窒化物半導体電界効果トランジスタ
【課題】 窒化物半導体電界効果トランジスタに関し、ゲートリーク電流を低減するとともに、優れた高出力特性を実現する。
【解決手段】 窒化物半導体電界効果型トランジスタのゲート絶縁膜2をハロゲン化物で構成する。
【解決手段】 窒化物半導体電界効果型トランジスタのゲート絶縁膜2をハロゲン化物で構成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は窒化物半導体電界効果トランジスタに関するものであり、特に、携帯基地局や衛星通信に用いられる高温動作、高速スイッチング、大電力動作が可能なMIS型電界効果トランジスタ、特に、MIS−HEMTのゲートリーク電流を低減するための構成に特徴のある窒化物半導体電界効果トランジスタに関するものである。
【背景技術】
【0002】
近年のワイヤレス通信技術或いは衛星通信技術の発展にともなって、デバイスの高速化や高出力化が要請されており、従来のSiデバイスやGaAs系デバイスでは不可能な領域での動作も要求されている。
【0003】
GaN、AlN、InNやその混晶に代表されるIII 族窒化物半導体は、その優れた材料特性からGaAs系デバイスに代わる高出力電子デバイスや短波長発光デバイスとして非常に注目を浴びている。
【0004】
例えば、その代表であるGaNの場合は、
a.バンドギャップが3.4eVと高く、200℃近傍での高温動作も可能であり、
b.破壊電界が2×106 V・cm-1と高耐圧であり、
c.電子の飽和ドリフト速度が、GaAsより低いものの、2.7×107 cm/秒と比較的高い、 という特徴を有している。
【0005】
このような特性を生かした高出力電子デバイスとしては、電界効果トランジスタ、特に、イオン化不純物散乱の少ない二次元電子ガスをチャネル層に形成した高電子移動度トランジスタ(HEMT)についての報告が数多くなされている。
【0006】
しかし、GaNをはじめとするIII 族窒化物半導体はあまり結晶性が良くないため、結晶中にダングリング・ボンドや表面準位が多く存在し、これらのダングリング・ボンドや表面準位に起因してゲートリーク電流が大きいという問題がある。
【0007】
そこで、近年、逆方向、順方向のゲートリーク電流を低減するとともに、耐圧を向上するために、ゲート電極とIII 族窒化物半導体との間にSiN膜を挿入したMIS−HEMTが報告されている(例えば、非特許文献1参照)。
【非特許文献1】http://www.nuee.nagoya−u.au.jp/labs/mizutakalab/thindex.html
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、III 族窒化物半導体自体のバンドギャップが大きいため、ゲート絶縁膜として従来から用いられているSiN、SiO2 、Al2 O3 等の酸化物や窒化物ではバンドギャップが充分ではなく、特にゲートに順方向の電圧を印加した際にゲートリーク電流を抑えきれないという問題がある。
【0009】
したがって、本発明は、ゲートリーク電流を低減するとともに、優れた高出力特性を実現することを目的とする。
【課題を解決するための手段】
【0010】
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
なお、図における符号3,4は、それぞれゲート電極、ソース・ドレイン電極である。 図1参照
上記課題を解決するために、本発明は、窒化物半導体電界効果トランジスタにおいて、ゲート絶縁膜2がハロゲン化物からなることを特徴とする。
【0011】
CaF2 、MgF2 、LiF等に代表されるハロゲン化物はバンドギャップが大きく、GaNやAlGaN等の窒化物半導体に対する伝導帯の障壁高も充分であることから、ハロゲン化物をゲート絶縁膜2として用いることによってゲートリーク電流を非常に低く抑えることができる。
【0012】
或いは、ゲート絶縁膜2は、少なくとも一層のハロゲン化物層を含む多層構造膜としても良いものであり、特に、窒化物半導体層1側にSiO2 、SiON、Al2 O3 、或いは、多結晶AlNのいずれかからなる絶縁膜を設けた多層構造膜とすることによって、界面準位をより低減することができる。
【0013】
この場合のハロゲン化物としては、塩化物でも良いが、LiF等のアルカリ金属の弗化物、CaF2 等のアルカリ土類金属の弗化物、CeF2 等の希土類元素の弗化物、或いは、MgF2 のうちのいずれかが好適であり、特に、取り扱い等の容易性や安定性の観点からCaF2 、MgF2 或いはLiFが望ましい。
なお、広義にはMgはアルカリ土類金属に含まれるが、本発明においては、アルカリ土類金属に含まれないとする。
【0014】
また、ゲート絶縁膜2は、ソース・ゲート間及びゲート・ドレイン間において、保護絶縁膜を介して設けるようにしても良いものであり、それによって、ソース・ゲート間及びゲート・ドレイン間の露出部は保護絶縁膜で覆われるので表面準位を低減して安定な特性を得ることができる。
【0015】
また、ゲート絶縁膜2の膜厚としては、1nm〜50nmの範囲が望ましく、1nm以下の場合には安定な膜質を確保することが困難になり、50nmを超えるとゲート絶縁膜2が厚くなり過ぎて駆動能力が大幅に低下する。
なお、実用的な観点からは5nm〜30nmの範囲がより好適である。
【発明の効果】
【0016】
本発明では、ゲート絶縁膜としてバンドギャップの大きなハロゲン化物を用いているので、ゲートリーク電流を大幅に低減することができ、優れた高出力特性を示す窒化物半導体によるMIS型電界効果トランジスタを実現することができる。
【発明を実施するための最良の形態】
【0017】
本発明は、二次元キャリアガス層を形成するためのAlGaN層等のキャリア供給層上に直接或いはGaN等の表面保護半導体層を介してCaF2 、MgF2 或いはLiF等のバンドギャップの大きなハロゲン化物からなるゲート絶縁膜を設け、その上にゲート電極を設けたものである。
【実施例1】
【0018】
ここで、図2及び図3を参照して、本発明の実施例1のAlGaN/GaN系MIS−HEMTの製造工程を説明する。
図2参照
まず、(0001)面を主面とするSiC基板11上に、通常のMOCVD法(有機金属気相成長法)を用いて、厚さが、例えば、3μmのi型GaN電子走行層12、厚さが、例えば、5nmのi型AlGaN層13、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、30nmのn型AlGaN電子供給層14、及び、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、10nmのn型GaN保護層15を順次堆積させる。
【0019】
次いで、厚さが10〜200nm、例えば、100nmのパッシベーション膜となるSiN膜16を全面に堆積する。
【0020】
次いで、フォトリソグラフィを用いてソース電極・ドレイン電極形成領域にそれぞれ開口部を有するレジストパターンを設け、弗素系及び塩素系ガスを用いたドライエッチングにより、ソース電極・ドレイン電極形成領域のSiN膜16及びn型GaN保護層15を除去する。
なお、この場合のソース電極形成領域−ドレイン電極形成領域間の距離は、例えば、10μmとする。
【0021】
次いで、蒸着・リフトオフ法を用いて除去部にTi膜及びAl膜を順次堆積させたのち、窒素雰囲気中において、例えば、600℃で熱処理を行うことによってオーミック特性のソース電極17及びドレイン電極18を形成する。
【0022】
図3参照
次いで、フォトリソグラフィを用いてゲート電極形成領域にチャネル方向に沿った長さが例えば、1.0μmの開口部を有するレジストパターンを設け、弗素系ガスを用いたドライエッチングによりゲート電極形成領域のSiN膜16を除去してn型GaN保護層15を露出させる。
【0023】
次いで、蒸着・リフトオフ法を用いてゲート絶縁膜19として厚さが5〜20nm、例えば、10nmのCaF2 膜、ゲート電極20としてのNi膜及びAu膜を順次堆積することによって、AlGaN/GaN系MIS−HEMTの基本構造が完成する。
【0024】
このAlGaN/GaN系MIS−HEMTにおいては、ゲート絶縁膜19としてバンドギャップの大きなCaF2 を用いているので、GaNやAlGaN等の窒化物半導体に対する伝導帯の障壁高を充分高くすることができ、それによって、従来のSiN膜をゲート絶縁膜として用いたAlGaN/GaN系MIS−HEMTに比べて充分にゲートリーク電流が小さく、良好な高出力特性を得ることができる。
【0025】
また、ソース・ゲート間及びドレイン・ゲート間のn型GaN保護層15の表面はパッシベーション性に優れたSiN膜16で覆われているので、素子特性を安定に保つことができる。
【0026】
また、n型AlGaN電子供給層上には、n型GaN保護層15を設けているので、界面準位等に起因する実効的な電位障壁の低下を効果的に抑制することができる。
【実施例2】
【0027】
次に、図4及び図5を参照して、本発明の実施例2のAlGaN/GaN系MIS−HEMTの製造工程を説明する。
図4参照
まず、(0001)面を主面とするSiC基板11上に、通常のMOCVD法(有機金属気相成長法)を用いて、厚さが、例えば、3μmのi型GaN電子走行層12、厚さが、例えば、5nmのi型AlGaN層13、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、30nmのn型AlGaN電子供給層14、及び、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、10nmのn型GaN保護層15を順次堆積させる。
【0028】
次いで、蒸着法を用いて厚さが5〜20nm、例えば、10nmのゲート絶縁膜となるCaF2 膜21を全面に堆積する。
【0029】
次いで、フォトリソグラフィを用いてソース電極・ドレイン電極形成領域にそれぞれ開口部を有するレジストパターンを設け、ドライエッチングにより、ソース電極・ドレイン電極形成領域のCaF2 膜21及びn型GaN保護層15を除去する。
なお、この場合のソース電極形成領域−ドレイン電極形成領域間の距離は、例えば、10μmとする。
【0030】
図5参照
次いで、蒸着・リフトオフ法を用いて除去部にTi膜及びAl膜を順次堆積させたのち、窒素雰囲気中において、例えば、600℃で熱処理を行うことによってオーミック特性のソース電極17及びドレイン電極18を形成する。
【0031】
次いで、チャネル方向に沿った長さが例えば、1.0μmの開口部を有するレジストパターンを設け、蒸着・リフトオフ法を用いてゲート電極22としてのNi膜及びAu膜を順次堆積することによって、AlGaN/GaN系MIS−HEMTの基本構造が完成する。
【0032】
この本発明の実施例2のAlGaN/GaN系MIS−HEMTにおいては、SiN膜の堆積工程及びゲート電極形成用の凹部の形成工程を省略しているので、上記の実施例1より製造工程が簡素化される。
【実施例3】
【0033】
次に、図6及び図7を参照して、本発明の実施例3のAlGaN/GaN系MIS−HEMTの製造工程を説明する。
図6参照
まず、(0001)面を主面とするSiC基板11上に、通常のMOCVD法(有機金属気相成長法)を用いて、厚さが、例えば、3μmのi型GaN電子走行層12、厚さが、例えば、5nmのi型AlGaN層13、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、30nmのn型AlGaN電子供給層14、及び、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、10nmのn型GaN保護層15を順次堆積させる。
【0034】
次いで、蒸着法を用いて厚さが5〜20nm、例えば、10nmのSiN膜23及び厚さが5〜20nm、例えば、10nmのCaF2 膜24を全面に堆積する。
【0035】
次いで、フォトリソグラフィを用いてソース電極・ドレイン電極形成領域にそれぞれ開口部を有するレジストパターンを設け、ドライエッチングにより、ソース電極・ドレイン電極形成領域のCaF2 膜24乃至n型GaN保護層15を除去する。
なお、この場合のソース電極形成領域−ドレイン電極形成領域間の距離は、例えば、10μmとする。
【0036】
図7参照
次いで、蒸着・リフトオフ法を用いて除去部にTi膜及びAl膜を順次堆積させたのち、窒素雰囲気中において、例えば、600℃で熱処理を行うことによってオーミック特性のソース電極17及びドレイン電極18を形成する。
【0037】
次いで、チャネル方向に沿った長さが例えば、1.0μmの開口部を有するレジストパターンを設け、蒸着・リフトオフ法を用いてゲート電極25としてのNi膜及びAu膜を順次堆積することによって、AlGaN/GaN系MIS−HEMTの基本構造が完成する。
【0038】
この本発明の実施例3のAlGaN/GaN系MIS−HEMTにおいては、ゲート絶縁膜をGaNに対してパッシベーション性に優れたSiN膜を下地としたSiN膜/CaF2 膜の多層構造膜で構成しているので、界面準位をより低減することができる。
【実施例4】
【0039】
次に、図8及び図9を参照して、本発明の実施例4のAlGaN/GaN系MIS−HEMTの製造工程を説明する。
図8参照
まず、(0001)面を主面とするSiC基板11上に、通常のMOCVD法(有機金属気相成長法)を用いて、厚さが、例えば、3μmのi型GaN電子走行層12、厚さが、例えば、5nmのi型AlGaN層13、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、30nmのn型AlGaN電子供給層14、及び、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、10nmのn型GaN保護層15を順次堆積させる。
【0040】
次いで、蒸着法を用いて厚さが5〜20nm、例えば、10nmのSiN膜23を全面に堆積する。
【0041】
次いで、フォトリソグラフィを用いてソース電極・ドレイン電極形成領域にそれぞれ開口部を有するレジストパターンを設け、弗素系及び塩素系ガスを用いたドライエッチングにより、ソース電極・ドレイン電極形成領域のSiN膜23乃至n型GaN保護層15を除去する。
なお、この場合のソース電極形成領域−ドレイン電極形成領域間の距離は、例えば、10μmとする。
【0042】
図9参照
次いで、蒸着・リフトオフ法を用いて除去部にTi膜及びAl膜を順次堆積させたのち、窒素雰囲気中において、例えば、600℃で熱処理を行うことによってオーミック特性のソース電極17及びドレイン電極18を形成する。
【0043】
次いで、チャネル方向に沿った長さが例えば、1.0μmの開口部を有するレジストパターンを設け、蒸着・リフトオフ法を用いて厚さが、5〜20nm、例えば、10nmのCaF2 膜26及びゲート電極27としてのNi膜及びAu膜を順次堆積することによって、AlGaN/GaN系MIS−HEMTの基本構造が完成する。
【0044】
この本発明の実施例4のAlGaN/GaN系MIS−HEMTにおいても、ゲート絶縁膜をGaNに対してパッシベーション性に優れたSiN膜を下地としたSiN膜/CaF2 膜の多層構造膜で構成しているので、界面準位をより低減することができる。
【0045】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、各実施例においては基板としてSiC基板を用いているが、SiC基板に限られるものではなく、例えば、SiCと同様にGaN系半導体との格子整合性に優れたサファイア基板或いはZnO基板を用いても良いものである。
なお、サファイア基板を用いた場合には、AlN低温バッファ層或いはGaN低温バッファ層を介してi型GaNキャリア走行層を設ければ良い。
【0046】
また、上記の各実施例における半導体の積層構造は単なる一例であり、電界効果トランジスタとして機能するのであれば、積層数及び材料組成は全く任意である。
例えば、上記の各実施例におけるn型GaN保護層は省略しても良いものであり、また、i型AlGaN層及びn型AlGaN層の組成はAl0.3 Ga0.7 Nを前提としているが、Al0.25Ga0.75N等の他の組成比でも良いものである。
【0047】
さらには、MIS−HEMTに限られるものではなく、例えば、バルクGaN半導体層を用いたMISFETにも適用されるものである。
【0048】
また、上記の各実施例におけるソース・ドレイン電極及びゲート電極の層構造・形成方法は一例であり、他の層構造・材料でも良いし、また、製造方法としてもリフトオフ法に限られるものではなく、全面に堆積したのち選択的にエッチング除去してソース・ドレイン電極或いはゲート電極を形成しても良いものである。
【0049】
また、上記の各実施例においては、ゲート絶縁膜を構成するバンドギャップの大きな絶縁物としてCaF2 を用いているが、CaF2 に限られるものではなく、CaF2 と同様のアルカリ土類金属の弗化物、MgF2 、または、LiF等のアルカリ金属の弗化物、或いは、CeF2 等の希土類元素の弗化物を用いても良く、いずれにしても、SiNよりバンドギャップの大きな絶縁物であれば良い。
【0050】
さらには、フッ化物に限られるものではなく、CaCl2 等の塩化物等の他のハロゲン元素を用いたハロゲン化合物、即ち、アルカリ金属のハロゲン化合物、アルカリ土類金属のハロゲン化合物、希土類元素のハロゲン化合物を用いても良いものである。
但し、取り扱い等の容易性、入手容易性や安定性の観点からCaF2 、MgF2 或いはLiFが望ましい。
【0051】
また、上記の各実施例においては、CaF2 を成膜する際に蒸着法を用いているが、蒸着法に限られるものではなく、スパッタ法、分子線エピタキシーなど他の成膜方法を用いても良いものである。
【0052】
また、上記の各実施例においては、ソース・ドレイン電極の形成工程において、ジャストエッチングを前提に説明しているが、必ずしもジャストエッチングである必要はなく、n型GaN保護層を少し残しても、或いは、逆に過剰エッチングしてAlGaN層を少し削っても構わない。
【0053】
また、上記の実施例2においては、ソース・ゲート間及びドレイン・ゲート間のn型GaN保護層15の表面はゲート絶縁膜と同じ厚さのCaF2 膜に覆われているだけであるので、安定性を高めるためにこの領域のCaF2 膜の厚さをゲート絶縁膜より厚くしても良い。
【0054】
例えば、最初にCaF2 膜を十分厚く形成しておき、ゲート電極の形成工程において、リフトオフ法に用いるレジストパターンを利用してゲート電極形成領域のCaF2 膜を厚さが10nm程度になるようにエッチングしたのちゲート電極を堆積するようにしても良いものである。
【0055】
また、上記の実施例3及び実施例4においては、下地ゲート絶縁膜となるSiN膜の厚さを例えば、10nmとしているが、この場合のゲート絶縁膜としてのSiN膜はより薄いほうが望ましいので、例えば、SiN膜を10nm程度に成膜したのち、ゲート電極形成部を選択的にエッチングして5nm以下にしたのち、CaF2 膜を堆積するようにしても良い。
【0056】
また、上記の実施例3及び実施例4においては、ゲート絶縁膜をSiN/CaF2 の2層構造としているが、下地は必ずしもSiN膜である必要はなく、CaF2 等のハロゲン化物よりIII 族窒化物半導体に対するパッシベーション性に優れた絶縁物であれば良く、例えば、SiO2 、SiON、Al2 O3 、或いは、多結晶AlN等を用いても良いものである。
【0057】
ここで再び図1を参照して、本発明の詳細な特徴を改めて説明する。
再び、図1参照
(付記1) ゲート絶縁膜2が、ハロゲン化物からなることを特徴とする窒化物半導体電界効果トランジスタ。
(付記2) ゲート絶縁膜2が、少なくとも一層のハロゲン化物層を含む多層構造膜からなることを特徴とする窒化物半導体電界効果トランジスタ。
(付記3) 上記多層構造膜が、上記ハロゲン化物と窒化物半導体層1との間にSiN、SiO2 、SiON、Al2 O3 、或いは、多結晶AlNのいずれかからなる絶縁膜を有することを特徴とする付記3記載の窒化物半導体電界効果トランジスタ。
(付記4) 上記ハロゲン化物が、アルカリ金属の弗化物、アルカリ土類金属の弗化物、希土類元素の弗化物、或いは、MgF2 のうちのいずれかであることを特徴とする付記1乃至3のいずれか1に記載の窒化物半導体電界効果トランジスタ。
(付記5) 上記ハロゲン化物が、CaF2 、MgF2 或いはLiFのいずれかであることを特徴とする付記4記載の窒化物半導体電界効果トランジスタ。
(付記6) 上記ゲート絶縁膜2が、ソース・ゲート間及びゲート・ドレイン間において、保護絶縁膜を介して設けられていることを特徴とする付記1乃至5のいずれか1に記載の窒化物半導体電界効果トランジスタ。
(付記7) 上記ゲート絶縁膜2の膜厚が、1nm〜50nmであることを特徴とする付記1乃至6のいずれか1に記載の窒化物半導体電界効果トランジスタ。
(付記8) 上記ゲート絶縁膜2の膜厚が、5nm〜30nmであることを特徴とする付記7記載の窒化物半導体電界効果トランジスタ。
【産業上の利用可能性】
【0058】
本発明の活用例としては、携帯基地局或いは衛星通信用の高出力トランジスタが典型的なものであるが、青色半導体レーザ等の青色半導体発光素子の駆動用トランジスタとして青色半導体発光素子とモノリシックに一体化しても良いものである。
【図面の簡単な説明】
【0059】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の実施例1のAlGaN/GaN系MIS−HEMTの途中までの製造工程の説明図である。
【図3】本発明の実施例1のAlGaN/GaN系MIS−HEMTの図2以降の製造工程の説明図である。
【図4】本発明の実施例2のAlGaN/GaN系MIS−HEMTの途中までの製造工程の説明図である。
【図5】本発明の実施例2のAlGaN/GaN系MIS−HEMTの図4以降の製造工程の説明図である。
【図6】本発明の実施例3のAlGaN/GaN系MIS−HEMTの途中までの製造工程の説明図である。
【図7】本発明の実施例3のAlGaN/GaN系MIS−HEMTの図6以降の製造工程の説明図である。
【図8】本発明の実施例4のAlGaN/GaN系MIS−HEMTの途中までの製造工程の説明図である。
【図9】本発明の実施例4のAlGaN/GaN系MIS−HEMTの図8以降の製造工程の説明図である。
【0060】
1 窒化物半導体層 2 ゲート絶縁膜
3 ゲート電極
4 ソース・ドレイン電極
11 SiC基板
12 i型GaN電子走行層
13 i型AlGaN層
14 n型AlGaN電子供給層
15 n型GaN保護層
16 SiN膜
17 ソース電極
18 ドレイン電極
19 ゲート絶縁膜
20 ゲート電極
21 CaF2 膜
22 ゲート電極
23 SiN膜
24 CaF2 膜
25 ゲート電極
26 CaF2 膜
27 ゲート電極
【技術分野】
【0001】
本発明は窒化物半導体電界効果トランジスタに関するものであり、特に、携帯基地局や衛星通信に用いられる高温動作、高速スイッチング、大電力動作が可能なMIS型電界効果トランジスタ、特に、MIS−HEMTのゲートリーク電流を低減するための構成に特徴のある窒化物半導体電界効果トランジスタに関するものである。
【背景技術】
【0002】
近年のワイヤレス通信技術或いは衛星通信技術の発展にともなって、デバイスの高速化や高出力化が要請されており、従来のSiデバイスやGaAs系デバイスでは不可能な領域での動作も要求されている。
【0003】
GaN、AlN、InNやその混晶に代表されるIII 族窒化物半導体は、その優れた材料特性からGaAs系デバイスに代わる高出力電子デバイスや短波長発光デバイスとして非常に注目を浴びている。
【0004】
例えば、その代表であるGaNの場合は、
a.バンドギャップが3.4eVと高く、200℃近傍での高温動作も可能であり、
b.破壊電界が2×106 V・cm-1と高耐圧であり、
c.電子の飽和ドリフト速度が、GaAsより低いものの、2.7×107 cm/秒と比較的高い、 という特徴を有している。
【0005】
このような特性を生かした高出力電子デバイスとしては、電界効果トランジスタ、特に、イオン化不純物散乱の少ない二次元電子ガスをチャネル層に形成した高電子移動度トランジスタ(HEMT)についての報告が数多くなされている。
【0006】
しかし、GaNをはじめとするIII 族窒化物半導体はあまり結晶性が良くないため、結晶中にダングリング・ボンドや表面準位が多く存在し、これらのダングリング・ボンドや表面準位に起因してゲートリーク電流が大きいという問題がある。
【0007】
そこで、近年、逆方向、順方向のゲートリーク電流を低減するとともに、耐圧を向上するために、ゲート電極とIII 族窒化物半導体との間にSiN膜を挿入したMIS−HEMTが報告されている(例えば、非特許文献1参照)。
【非特許文献1】http://www.nuee.nagoya−u.au.jp/labs/mizutakalab/thindex.html
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、III 族窒化物半導体自体のバンドギャップが大きいため、ゲート絶縁膜として従来から用いられているSiN、SiO2 、Al2 O3 等の酸化物や窒化物ではバンドギャップが充分ではなく、特にゲートに順方向の電圧を印加した際にゲートリーク電流を抑えきれないという問題がある。
【0009】
したがって、本発明は、ゲートリーク電流を低減するとともに、優れた高出力特性を実現することを目的とする。
【課題を解決するための手段】
【0010】
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
なお、図における符号3,4は、それぞれゲート電極、ソース・ドレイン電極である。 図1参照
上記課題を解決するために、本発明は、窒化物半導体電界効果トランジスタにおいて、ゲート絶縁膜2がハロゲン化物からなることを特徴とする。
【0011】
CaF2 、MgF2 、LiF等に代表されるハロゲン化物はバンドギャップが大きく、GaNやAlGaN等の窒化物半導体に対する伝導帯の障壁高も充分であることから、ハロゲン化物をゲート絶縁膜2として用いることによってゲートリーク電流を非常に低く抑えることができる。
【0012】
或いは、ゲート絶縁膜2は、少なくとも一層のハロゲン化物層を含む多層構造膜としても良いものであり、特に、窒化物半導体層1側にSiO2 、SiON、Al2 O3 、或いは、多結晶AlNのいずれかからなる絶縁膜を設けた多層構造膜とすることによって、界面準位をより低減することができる。
【0013】
この場合のハロゲン化物としては、塩化物でも良いが、LiF等のアルカリ金属の弗化物、CaF2 等のアルカリ土類金属の弗化物、CeF2 等の希土類元素の弗化物、或いは、MgF2 のうちのいずれかが好適であり、特に、取り扱い等の容易性や安定性の観点からCaF2 、MgF2 或いはLiFが望ましい。
なお、広義にはMgはアルカリ土類金属に含まれるが、本発明においては、アルカリ土類金属に含まれないとする。
【0014】
また、ゲート絶縁膜2は、ソース・ゲート間及びゲート・ドレイン間において、保護絶縁膜を介して設けるようにしても良いものであり、それによって、ソース・ゲート間及びゲート・ドレイン間の露出部は保護絶縁膜で覆われるので表面準位を低減して安定な特性を得ることができる。
【0015】
また、ゲート絶縁膜2の膜厚としては、1nm〜50nmの範囲が望ましく、1nm以下の場合には安定な膜質を確保することが困難になり、50nmを超えるとゲート絶縁膜2が厚くなり過ぎて駆動能力が大幅に低下する。
なお、実用的な観点からは5nm〜30nmの範囲がより好適である。
【発明の効果】
【0016】
本発明では、ゲート絶縁膜としてバンドギャップの大きなハロゲン化物を用いているので、ゲートリーク電流を大幅に低減することができ、優れた高出力特性を示す窒化物半導体によるMIS型電界効果トランジスタを実現することができる。
【発明を実施するための最良の形態】
【0017】
本発明は、二次元キャリアガス層を形成するためのAlGaN層等のキャリア供給層上に直接或いはGaN等の表面保護半導体層を介してCaF2 、MgF2 或いはLiF等のバンドギャップの大きなハロゲン化物からなるゲート絶縁膜を設け、その上にゲート電極を設けたものである。
【実施例1】
【0018】
ここで、図2及び図3を参照して、本発明の実施例1のAlGaN/GaN系MIS−HEMTの製造工程を説明する。
図2参照
まず、(0001)面を主面とするSiC基板11上に、通常のMOCVD法(有機金属気相成長法)を用いて、厚さが、例えば、3μmのi型GaN電子走行層12、厚さが、例えば、5nmのi型AlGaN層13、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、30nmのn型AlGaN電子供給層14、及び、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、10nmのn型GaN保護層15を順次堆積させる。
【0019】
次いで、厚さが10〜200nm、例えば、100nmのパッシベーション膜となるSiN膜16を全面に堆積する。
【0020】
次いで、フォトリソグラフィを用いてソース電極・ドレイン電極形成領域にそれぞれ開口部を有するレジストパターンを設け、弗素系及び塩素系ガスを用いたドライエッチングにより、ソース電極・ドレイン電極形成領域のSiN膜16及びn型GaN保護層15を除去する。
なお、この場合のソース電極形成領域−ドレイン電極形成領域間の距離は、例えば、10μmとする。
【0021】
次いで、蒸着・リフトオフ法を用いて除去部にTi膜及びAl膜を順次堆積させたのち、窒素雰囲気中において、例えば、600℃で熱処理を行うことによってオーミック特性のソース電極17及びドレイン電極18を形成する。
【0022】
図3参照
次いで、フォトリソグラフィを用いてゲート電極形成領域にチャネル方向に沿った長さが例えば、1.0μmの開口部を有するレジストパターンを設け、弗素系ガスを用いたドライエッチングによりゲート電極形成領域のSiN膜16を除去してn型GaN保護層15を露出させる。
【0023】
次いで、蒸着・リフトオフ法を用いてゲート絶縁膜19として厚さが5〜20nm、例えば、10nmのCaF2 膜、ゲート電極20としてのNi膜及びAu膜を順次堆積することによって、AlGaN/GaN系MIS−HEMTの基本構造が完成する。
【0024】
このAlGaN/GaN系MIS−HEMTにおいては、ゲート絶縁膜19としてバンドギャップの大きなCaF2 を用いているので、GaNやAlGaN等の窒化物半導体に対する伝導帯の障壁高を充分高くすることができ、それによって、従来のSiN膜をゲート絶縁膜として用いたAlGaN/GaN系MIS−HEMTに比べて充分にゲートリーク電流が小さく、良好な高出力特性を得ることができる。
【0025】
また、ソース・ゲート間及びドレイン・ゲート間のn型GaN保護層15の表面はパッシベーション性に優れたSiN膜16で覆われているので、素子特性を安定に保つことができる。
【0026】
また、n型AlGaN電子供給層上には、n型GaN保護層15を設けているので、界面準位等に起因する実効的な電位障壁の低下を効果的に抑制することができる。
【実施例2】
【0027】
次に、図4及び図5を参照して、本発明の実施例2のAlGaN/GaN系MIS−HEMTの製造工程を説明する。
図4参照
まず、(0001)面を主面とするSiC基板11上に、通常のMOCVD法(有機金属気相成長法)を用いて、厚さが、例えば、3μmのi型GaN電子走行層12、厚さが、例えば、5nmのi型AlGaN層13、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、30nmのn型AlGaN電子供給層14、及び、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、10nmのn型GaN保護層15を順次堆積させる。
【0028】
次いで、蒸着法を用いて厚さが5〜20nm、例えば、10nmのゲート絶縁膜となるCaF2 膜21を全面に堆積する。
【0029】
次いで、フォトリソグラフィを用いてソース電極・ドレイン電極形成領域にそれぞれ開口部を有するレジストパターンを設け、ドライエッチングにより、ソース電極・ドレイン電極形成領域のCaF2 膜21及びn型GaN保護層15を除去する。
なお、この場合のソース電極形成領域−ドレイン電極形成領域間の距離は、例えば、10μmとする。
【0030】
図5参照
次いで、蒸着・リフトオフ法を用いて除去部にTi膜及びAl膜を順次堆積させたのち、窒素雰囲気中において、例えば、600℃で熱処理を行うことによってオーミック特性のソース電極17及びドレイン電極18を形成する。
【0031】
次いで、チャネル方向に沿った長さが例えば、1.0μmの開口部を有するレジストパターンを設け、蒸着・リフトオフ法を用いてゲート電極22としてのNi膜及びAu膜を順次堆積することによって、AlGaN/GaN系MIS−HEMTの基本構造が完成する。
【0032】
この本発明の実施例2のAlGaN/GaN系MIS−HEMTにおいては、SiN膜の堆積工程及びゲート電極形成用の凹部の形成工程を省略しているので、上記の実施例1より製造工程が簡素化される。
【実施例3】
【0033】
次に、図6及び図7を参照して、本発明の実施例3のAlGaN/GaN系MIS−HEMTの製造工程を説明する。
図6参照
まず、(0001)面を主面とするSiC基板11上に、通常のMOCVD法(有機金属気相成長法)を用いて、厚さが、例えば、3μmのi型GaN電子走行層12、厚さが、例えば、5nmのi型AlGaN層13、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、30nmのn型AlGaN電子供給層14、及び、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、10nmのn型GaN保護層15を順次堆積させる。
【0034】
次いで、蒸着法を用いて厚さが5〜20nm、例えば、10nmのSiN膜23及び厚さが5〜20nm、例えば、10nmのCaF2 膜24を全面に堆積する。
【0035】
次いで、フォトリソグラフィを用いてソース電極・ドレイン電極形成領域にそれぞれ開口部を有するレジストパターンを設け、ドライエッチングにより、ソース電極・ドレイン電極形成領域のCaF2 膜24乃至n型GaN保護層15を除去する。
なお、この場合のソース電極形成領域−ドレイン電極形成領域間の距離は、例えば、10μmとする。
【0036】
図7参照
次いで、蒸着・リフトオフ法を用いて除去部にTi膜及びAl膜を順次堆積させたのち、窒素雰囲気中において、例えば、600℃で熱処理を行うことによってオーミック特性のソース電極17及びドレイン電極18を形成する。
【0037】
次いで、チャネル方向に沿った長さが例えば、1.0μmの開口部を有するレジストパターンを設け、蒸着・リフトオフ法を用いてゲート電極25としてのNi膜及びAu膜を順次堆積することによって、AlGaN/GaN系MIS−HEMTの基本構造が完成する。
【0038】
この本発明の実施例3のAlGaN/GaN系MIS−HEMTにおいては、ゲート絶縁膜をGaNに対してパッシベーション性に優れたSiN膜を下地としたSiN膜/CaF2 膜の多層構造膜で構成しているので、界面準位をより低減することができる。
【実施例4】
【0039】
次に、図8及び図9を参照して、本発明の実施例4のAlGaN/GaN系MIS−HEMTの製造工程を説明する。
図8参照
まず、(0001)面を主面とするSiC基板11上に、通常のMOCVD法(有機金属気相成長法)を用いて、厚さが、例えば、3μmのi型GaN電子走行層12、厚さが、例えば、5nmのi型AlGaN層13、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、30nmのn型AlGaN電子供給層14、及び、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、10nmのn型GaN保護層15を順次堆積させる。
【0040】
次いで、蒸着法を用いて厚さが5〜20nm、例えば、10nmのSiN膜23を全面に堆積する。
【0041】
次いで、フォトリソグラフィを用いてソース電極・ドレイン電極形成領域にそれぞれ開口部を有するレジストパターンを設け、弗素系及び塩素系ガスを用いたドライエッチングにより、ソース電極・ドレイン電極形成領域のSiN膜23乃至n型GaN保護層15を除去する。
なお、この場合のソース電極形成領域−ドレイン電極形成領域間の距離は、例えば、10μmとする。
【0042】
図9参照
次いで、蒸着・リフトオフ法を用いて除去部にTi膜及びAl膜を順次堆積させたのち、窒素雰囲気中において、例えば、600℃で熱処理を行うことによってオーミック特性のソース電極17及びドレイン電極18を形成する。
【0043】
次いで、チャネル方向に沿った長さが例えば、1.0μmの開口部を有するレジストパターンを設け、蒸着・リフトオフ法を用いて厚さが、5〜20nm、例えば、10nmのCaF2 膜26及びゲート電極27としてのNi膜及びAu膜を順次堆積することによって、AlGaN/GaN系MIS−HEMTの基本構造が完成する。
【0044】
この本発明の実施例4のAlGaN/GaN系MIS−HEMTにおいても、ゲート絶縁膜をGaNに対してパッシベーション性に優れたSiN膜を下地としたSiN膜/CaF2 膜の多層構造膜で構成しているので、界面準位をより低減することができる。
【0045】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、各実施例においては基板としてSiC基板を用いているが、SiC基板に限られるものではなく、例えば、SiCと同様にGaN系半導体との格子整合性に優れたサファイア基板或いはZnO基板を用いても良いものである。
なお、サファイア基板を用いた場合には、AlN低温バッファ層或いはGaN低温バッファ層を介してi型GaNキャリア走行層を設ければ良い。
【0046】
また、上記の各実施例における半導体の積層構造は単なる一例であり、電界効果トランジスタとして機能するのであれば、積層数及び材料組成は全く任意である。
例えば、上記の各実施例におけるn型GaN保護層は省略しても良いものであり、また、i型AlGaN層及びn型AlGaN層の組成はAl0.3 Ga0.7 Nを前提としているが、Al0.25Ga0.75N等の他の組成比でも良いものである。
【0047】
さらには、MIS−HEMTに限られるものではなく、例えば、バルクGaN半導体層を用いたMISFETにも適用されるものである。
【0048】
また、上記の各実施例におけるソース・ドレイン電極及びゲート電極の層構造・形成方法は一例であり、他の層構造・材料でも良いし、また、製造方法としてもリフトオフ法に限られるものではなく、全面に堆積したのち選択的にエッチング除去してソース・ドレイン電極或いはゲート電極を形成しても良いものである。
【0049】
また、上記の各実施例においては、ゲート絶縁膜を構成するバンドギャップの大きな絶縁物としてCaF2 を用いているが、CaF2 に限られるものではなく、CaF2 と同様のアルカリ土類金属の弗化物、MgF2 、または、LiF等のアルカリ金属の弗化物、或いは、CeF2 等の希土類元素の弗化物を用いても良く、いずれにしても、SiNよりバンドギャップの大きな絶縁物であれば良い。
【0050】
さらには、フッ化物に限られるものではなく、CaCl2 等の塩化物等の他のハロゲン元素を用いたハロゲン化合物、即ち、アルカリ金属のハロゲン化合物、アルカリ土類金属のハロゲン化合物、希土類元素のハロゲン化合物を用いても良いものである。
但し、取り扱い等の容易性、入手容易性や安定性の観点からCaF2 、MgF2 或いはLiFが望ましい。
【0051】
また、上記の各実施例においては、CaF2 を成膜する際に蒸着法を用いているが、蒸着法に限られるものではなく、スパッタ法、分子線エピタキシーなど他の成膜方法を用いても良いものである。
【0052】
また、上記の各実施例においては、ソース・ドレイン電極の形成工程において、ジャストエッチングを前提に説明しているが、必ずしもジャストエッチングである必要はなく、n型GaN保護層を少し残しても、或いは、逆に過剰エッチングしてAlGaN層を少し削っても構わない。
【0053】
また、上記の実施例2においては、ソース・ゲート間及びドレイン・ゲート間のn型GaN保護層15の表面はゲート絶縁膜と同じ厚さのCaF2 膜に覆われているだけであるので、安定性を高めるためにこの領域のCaF2 膜の厚さをゲート絶縁膜より厚くしても良い。
【0054】
例えば、最初にCaF2 膜を十分厚く形成しておき、ゲート電極の形成工程において、リフトオフ法に用いるレジストパターンを利用してゲート電極形成領域のCaF2 膜を厚さが10nm程度になるようにエッチングしたのちゲート電極を堆積するようにしても良いものである。
【0055】
また、上記の実施例3及び実施例4においては、下地ゲート絶縁膜となるSiN膜の厚さを例えば、10nmとしているが、この場合のゲート絶縁膜としてのSiN膜はより薄いほうが望ましいので、例えば、SiN膜を10nm程度に成膜したのち、ゲート電極形成部を選択的にエッチングして5nm以下にしたのち、CaF2 膜を堆積するようにしても良い。
【0056】
また、上記の実施例3及び実施例4においては、ゲート絶縁膜をSiN/CaF2 の2層構造としているが、下地は必ずしもSiN膜である必要はなく、CaF2 等のハロゲン化物よりIII 族窒化物半導体に対するパッシベーション性に優れた絶縁物であれば良く、例えば、SiO2 、SiON、Al2 O3 、或いは、多結晶AlN等を用いても良いものである。
【0057】
ここで再び図1を参照して、本発明の詳細な特徴を改めて説明する。
再び、図1参照
(付記1) ゲート絶縁膜2が、ハロゲン化物からなることを特徴とする窒化物半導体電界効果トランジスタ。
(付記2) ゲート絶縁膜2が、少なくとも一層のハロゲン化物層を含む多層構造膜からなることを特徴とする窒化物半導体電界効果トランジスタ。
(付記3) 上記多層構造膜が、上記ハロゲン化物と窒化物半導体層1との間にSiN、SiO2 、SiON、Al2 O3 、或いは、多結晶AlNのいずれかからなる絶縁膜を有することを特徴とする付記3記載の窒化物半導体電界効果トランジスタ。
(付記4) 上記ハロゲン化物が、アルカリ金属の弗化物、アルカリ土類金属の弗化物、希土類元素の弗化物、或いは、MgF2 のうちのいずれかであることを特徴とする付記1乃至3のいずれか1に記載の窒化物半導体電界効果トランジスタ。
(付記5) 上記ハロゲン化物が、CaF2 、MgF2 或いはLiFのいずれかであることを特徴とする付記4記載の窒化物半導体電界効果トランジスタ。
(付記6) 上記ゲート絶縁膜2が、ソース・ゲート間及びゲート・ドレイン間において、保護絶縁膜を介して設けられていることを特徴とする付記1乃至5のいずれか1に記載の窒化物半導体電界効果トランジスタ。
(付記7) 上記ゲート絶縁膜2の膜厚が、1nm〜50nmであることを特徴とする付記1乃至6のいずれか1に記載の窒化物半導体電界効果トランジスタ。
(付記8) 上記ゲート絶縁膜2の膜厚が、5nm〜30nmであることを特徴とする付記7記載の窒化物半導体電界効果トランジスタ。
【産業上の利用可能性】
【0058】
本発明の活用例としては、携帯基地局或いは衛星通信用の高出力トランジスタが典型的なものであるが、青色半導体レーザ等の青色半導体発光素子の駆動用トランジスタとして青色半導体発光素子とモノリシックに一体化しても良いものである。
【図面の簡単な説明】
【0059】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の実施例1のAlGaN/GaN系MIS−HEMTの途中までの製造工程の説明図である。
【図3】本発明の実施例1のAlGaN/GaN系MIS−HEMTの図2以降の製造工程の説明図である。
【図4】本発明の実施例2のAlGaN/GaN系MIS−HEMTの途中までの製造工程の説明図である。
【図5】本発明の実施例2のAlGaN/GaN系MIS−HEMTの図4以降の製造工程の説明図である。
【図6】本発明の実施例3のAlGaN/GaN系MIS−HEMTの途中までの製造工程の説明図である。
【図7】本発明の実施例3のAlGaN/GaN系MIS−HEMTの図6以降の製造工程の説明図である。
【図8】本発明の実施例4のAlGaN/GaN系MIS−HEMTの途中までの製造工程の説明図である。
【図9】本発明の実施例4のAlGaN/GaN系MIS−HEMTの図8以降の製造工程の説明図である。
【0060】
1 窒化物半導体層 2 ゲート絶縁膜
3 ゲート電極
4 ソース・ドレイン電極
11 SiC基板
12 i型GaN電子走行層
13 i型AlGaN層
14 n型AlGaN電子供給層
15 n型GaN保護層
16 SiN膜
17 ソース電極
18 ドレイン電極
19 ゲート絶縁膜
20 ゲート電極
21 CaF2 膜
22 ゲート電極
23 SiN膜
24 CaF2 膜
25 ゲート電極
26 CaF2 膜
27 ゲート電極
【特許請求の範囲】
【請求項1】
ゲート絶縁膜が、ハロゲン化物からなることを特徴とする窒化物半導体電界効果トランジスタ。
【請求項2】
ゲート絶縁膜が、少なくとも一層のハロゲン化物層を含む多層構造膜からなることを特徴とする窒化物半導体電界効果トランジスタ。
【請求項3】
上記ハロゲン化物が、アルカリ金属の弗化物、アルカリ土類金属の弗化物、希土類元素の弗化物、或いは、MgF2 のうちのいずれかであることを特徴とする請求項1または2に記載の窒化物半導体電界効果トランジスタ。
【請求項4】
上記ゲート絶縁膜が、ソース・ゲート間及びゲート・ドレイン間において、保護絶縁膜を介して設けられていることを特徴とする請求項1乃至3のいずれか1項に記載の窒化物半導体電界効果トランジスタ。
【請求項5】
上記ゲート絶縁膜の膜厚が、1nm〜50nmであることを特徴とする請求項1乃至4のいずれか1項に記載の窒化物半導体電界効果トランジスタ。
【請求項1】
ゲート絶縁膜が、ハロゲン化物からなることを特徴とする窒化物半導体電界効果トランジスタ。
【請求項2】
ゲート絶縁膜が、少なくとも一層のハロゲン化物層を含む多層構造膜からなることを特徴とする窒化物半導体電界効果トランジスタ。
【請求項3】
上記ハロゲン化物が、アルカリ金属の弗化物、アルカリ土類金属の弗化物、希土類元素の弗化物、或いは、MgF2 のうちのいずれかであることを特徴とする請求項1または2に記載の窒化物半導体電界効果トランジスタ。
【請求項4】
上記ゲート絶縁膜が、ソース・ゲート間及びゲート・ドレイン間において、保護絶縁膜を介して設けられていることを特徴とする請求項1乃至3のいずれか1項に記載の窒化物半導体電界効果トランジスタ。
【請求項5】
上記ゲート絶縁膜の膜厚が、1nm〜50nmであることを特徴とする請求項1乃至4のいずれか1項に記載の窒化物半導体電界効果トランジスタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【公開番号】特開2007−81346(P2007−81346A)
【公開日】平成19年3月29日(2007.3.29)
【国際特許分類】
【出願番号】特願2005−270903(P2005−270903)
【出願日】平成17年9月16日(2005.9.16)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成19年3月29日(2007.3.29)
【国際特許分類】
【出願日】平成17年9月16日(2005.9.16)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]