電界効果トランジスタ、集積回路、及びメモリ
【課題】 微細化が進んだ場合でもゲート・リーク電流の低減を図ることのできる電界効果トランジスタを実現すること。
【解決手段】 半導体基板1と、磁化方向が第1方向に固定された第1強磁性体電極3と、磁化方向が前記第1方向と実質的に同じ方向に固定された第2強磁性体電極4と、第1強磁性体電極3と第2強磁性体電極4との間のチャネル2と、チャネル2上にゲート絶縁層5を介して設けられ磁化方向が前記第1方向と実質的に反対の方向に固定された強磁性体層6を備えたゲート電極とを具備することを特徴とする電界効果トランジスタ。ゲート電極の強磁性体層6の磁化方向が、第1強磁性体電極3及び第2強磁性体電極4のそれぞれの磁化方向と実質的に反対の方向に固定されているので、トンネル磁気抵抗効果によりゲート・リーク電流を低減化することができる。
【解決手段】 半導体基板1と、磁化方向が第1方向に固定された第1強磁性体電極3と、磁化方向が前記第1方向と実質的に同じ方向に固定された第2強磁性体電極4と、第1強磁性体電極3と第2強磁性体電極4との間のチャネル2と、チャネル2上にゲート絶縁層5を介して設けられ磁化方向が前記第1方向と実質的に反対の方向に固定された強磁性体層6を備えたゲート電極とを具備することを特徴とする電界効果トランジスタ。ゲート電極の強磁性体層6の磁化方向が、第1強磁性体電極3及び第2強磁性体電極4のそれぞれの磁化方向と実質的に反対の方向に固定されているので、トンネル磁気抵抗効果によりゲート・リーク電流を低減化することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電界効果トランジスタ、集積回路、及びメモリに係り、特に強磁性体を用いた電界効果トランジスタ、集積回路、及びメモリに関する。
【背景技術】
【0002】
電界効果トランジスタは1960年代に発明されて以来、飛躍的な性能の向上を遂げ、現在ではプロセッサやメモリーなどのLSIにとって最も重要なデバイスとなっている。その特徴は、フォトリソグラフィーにより大量生産が可能であり、プロセスの微細化により高集積化が可能である等の優れた性質を有する点であり、学術的・産業的に著しい進化を遂げてきた。
【0003】
特に、半導体プロセスの微細化における技術発展は激しく、プロセスルールはまもなく45 nm世代を迎えようとしている。しかしながら、この微細化に伴ってデバイスの物理長は著しく小さくなってきている。特に、ゲート絶縁膜の物理膜厚が薄くなりすぎる結果、ゲート-ソース電極間やゲート-ドレイン電極間のトンネル電流、いわゆるゲート・リーク電流が増大するとの深刻な問題を抱えている。このゲート・リーク電流は、130 nm世代や90 nm世代のLSIでは無視できるが、65 nm世代以降では何らかの対策を講じなければ、サブスレッショルド・リーク電流と同等以上の消費電力の増大を引き起こす(例えば、非特許文献1参照)。
【0004】
現在、ゲート・リーク電流の低減について、大きく分けて2つの方法が考えられている。1つはLSIの内部回路の電源電圧を制御する手法、もう1つは現行のSiO2よりも比誘電率が高い材料をゲート絶縁膜に用いる手法である。しかしながら、さらに低消費電力のトランジスタを作製するためには、前記の方法に加えてさらにリーク電流を低減することのできる手法が必要である。
【0005】
また、近年では、電界効果トランジスタの一つの種類として、スピンを伝導に用いるスピン電界効果トランジスタが提案されている。これは、ソース電極またはドレイン電極に磁化を有する材質を用い、一方の磁化方向を可変にすることにより相互コンダクタンスを制御できるトランジスタであり、次世代のトランジスタとして期待されている(例えば、非特許文献2参照)。このスピン電界効果トランジスタを実用化する際にも、前述の電界効果トランジスタと同様のゲート・リーク電流問題が生じるため、何らかの対策が必要である。
【非特許文献1】ITRS 2003(INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS 2003 EDITION, introduction p.11)
【非特許文献2】S. Sugahara and M. Tanaka, Appl. Phys. Lett. 84(2004)2307
【発明の開示】
【発明が解決しようとする課題】
【0006】
以上説明したように、半導体プロセスが今後65 nm世代、45 nm世代とさらに微細化が進むに従い、電界効果トランジスタのゲート・リーク電流は急激に増大し、消費電力の増加を引き起こす。また、近年提案されているスピン電界効果トランジスタにおいても、同様のゲート・リーク電流の問題が生じる。
【0007】
本発明はかかる実情に鑑みてなされたものであり、微細化が進んだ場合でもゲート・リーク電流の低減を図ることのできる電界効果トランジスタを実現することを目的とする。
【課題を解決するための手段】
【0008】
上述した課題を解決するために、本発明の第1の電界効果トランジスタは、磁化方向が第1方向に固定された第1強磁性体電極と、磁化方向が前記第1方向と実質的に同じ方向に固定された第2強磁性体電極と、前記第1強磁性体電極と前記第2強磁性体電極との間のチャネルと、前記チャネル上にゲート絶縁層を介して設けられ磁化方向が前記第1方向と実質的に反対の方向に固定された強磁性体層を備えたゲート電極とを具備することを特徴とする。
【0009】
また、本発明の第2の電界効果トランジスタは、磁化方向が第1方向に固定された第1強磁性体電極と、磁化方向が可変の第2強磁性体電極と、前記第1強磁性体電極と前記第2強磁性体電極との間のチャネルと、前記チャネル上にゲート絶縁層を介して設けられ磁化方向が前記第1方向と実質的に反対の方向に固定された強磁性体層を備えたゲート電極とを具備することを特徴とする。
【0010】
また、上述した本発明の第1又は第2の電界効果トランジスタを備える集積回路を提供する。
【0011】
また、上述した本発明の第1又は第2の電界効果トランジスタと記憶素子とをメモリセルに備えるメモリを提供する。
【0012】
さらにまた、上述した本発明の第2の電界効果トランジスタを備え、データを前記第2強磁性体電極の磁化方向として記憶し、磁気抵抗効果を利用して当該データを読み出すことを特徴とするメモリを提供する。
【0013】
以上の本発明において、以下の構成を備えることが好ましい。
【0014】
(1)前記第2強磁性体電極の磁化方向は、前記第1方向と実質的に同じ方向若しくは前記第1方向と実質的に反対の方向に可変であること。
【0015】
(2)前記第2強磁性体電極の磁化方向を変えるための磁場を発生させる電流を流す配線を備えること。
【0016】
(3)前記配線は前記第2強磁性体電極の下に絶縁層を介して設けられていること。
【0017】
(4)前記配線は前記第2強磁性体電極の上に絶縁層を介して設けられていること。
【0018】
(5)前記第1強磁性体電極と前記チャネルとの間及び前記第2強磁性体電極と前記チャネルとの間の少なくとも一方に設けられたトンネルバリア層を備えること。
【0019】
(6)前記第1方向は、前記第1強磁性体電極と前記第2強磁性体電極とを結ぶ方向に実質的に垂直な方向であること。
【0020】
(7)前記第1方向は、前記第1強磁性体電極と前記第2強磁性体電極とを結ぶ方向に実質的に平行な方向であること。
【0021】
(8)前記ゲート電極は、前記ゲート絶縁層上に設けられた第1の強磁性体層と、この第1の強磁性体層上に設けられた非磁性層と、この非磁性層上に設けられた第2の強磁性体層とを備え、前記第1の強磁性体層の磁化方向が前記第1方向と実質的に反対の方向に固定され、前記第2の強磁性体層の磁化方向が前記第1方向と実質的に同じ方向に固定されていること。
【0022】
(9)前記第1強磁性体電極、前記第2強磁性体電極、及び前記強磁性体層のうち少なくとも一つの上に反強磁性層を備えること。
【発明の効果】
【0023】
本発明によれば、微細化が進んだ場合でもゲート・リーク電流の低減を図ることのできる電界効果トランジスタを実現することが可能である。
【発明を実施するための最良の形態】
【0024】
以下、本発明の実施形態について図面を参照しつつ具体的に説明する。
【0025】
(第1の実施形態)
本実施形態は、ソース電極、ドレイン電極、ゲート電極のそれぞれの磁化方向が固定された電界効果トランジスタに関するものである。図1は、本実施形態に係る電界効果トランジスタの構造を示す断面図である。
【0026】
図1(a)に示すように、n型シリコン基板1の表面にソース電極3とドレイン電極4が埋め込み形成されている。ソース電極3とドレイン電極4はそれぞれ強磁性材料からなり、ソース電極3の磁化とドレイン電極4の磁化は互いに実質的に同じ方向(略平行な方向)に向いている。これらの磁化は、ソース電極3とドレイン電極4とを結ぶ方向(チャネル長さ方向)に実質的に垂直な方向を向いている。ソース電極3とドレイン電極4の間はチャネル領域2となるが、このチャネル領域2上にゲート絶縁膜5が形成されており、さらにゲート絶縁膜5上にはゲート電極6が形成されている。ゲート電極6も強磁性材料からなり、ゲート電極6の磁化はソース電極3やドレイン電極4の磁化に対して実質的に逆方向(略反平行な方向)に向いている。
【0027】
この構造の電界効果トランジスタによれば、ソース電極3の磁化方向がゲート電極6の磁化方向と実質的に逆方向となっているので、ソース電極3とゲート電極6との間の抵抗がトンネル磁気抵抗効果により高くなり、両者の間にリーク電流が流れにくくなる。すなわち、ソース電極3とゲート電極6間のリーク電流は、MTJ(Magnetic Tunnel Junction、磁気トンネル接合)における磁化が略反平行状態のトンネル電流によって規定される。一般に、この相対的な磁化方向が略反平行の場合におけるトンネル電流は、磁化方向が略平行な場合や磁化を付与しない場合に比べて少なくなる。このため、ソース電極3とゲート電極6との間のリーク電流を低減することが可能である。
【0028】
このことは、ドレイン電極4とゲート電極6との間のリーク電流についても当てはまり、ドレイン電極4の磁化方向がゲート電極6の磁化方向と実質的に逆方向となっているので、ドレイン電極4とゲート電極6間にリーク電流が流れにくくなる。
【0029】
また、ソース電極3とゲート電極6間およびドレイン電極4とゲート電極6間には、チャネルを介したリーク電流も生じ得る。しかしながら、上記したようにソース電極3とゲート電極6間およびドレイン電極4とゲート電極6間の相対的な磁化方向を略反平行にとっておけば、磁気抵抗効果によりこのリーク電流も低減することが可能である。
【0030】
次に、図1(a)に示す電界効果トランジスタの製造方法について説明する。まず、n型シリコン基板1の表面にゲート絶縁膜5およびゲート電極6を形成する。次に、n型シリコン基板1においてソース電極3およびドレイン電極4が埋め込まれる部分をエッチングにより除去して凹部を形成する。次に、この凹部内に強磁性体膜を埋め込んで、ソース電極3およびドレイン電極4を形成する。さらに、ソース電極3、ドレイン電極4、ゲート電極6それぞれに対して磁化を付与する工程を行う。この工程は、一様磁場中にてアニールを行うプロセスを採用する。例えば、1Tの磁場中で300℃2時間のアニールを行えばよい。室温まで温度を下げた後に磁場を掃引すると、ソース電極・ドレイン電極とゲート電極の形状磁気異方性の違いにより、図1(a)に示す磁化配置を実現することができる。したがって、本製造方法においてはソース電極・ドレイン電極とゲート電極との形状が互いに異なるような設計が必要である。
【0031】
図1(b)は、本実施形態における変形例を示す図であり、ゲート絶縁膜15上に設けられるゲート電極を、強磁性体層16、非磁性体層17、強磁性体層18で構成する電界効果トランジスタの構造を示す。強磁性体層18の膜厚は強磁性体層16の膜厚よりも厚くなっており、強磁性体層16と強磁性体層18との間には反強磁性結合が生じている。強磁性体層18の磁化方向はソース電極3の磁化とドレイン電極4の磁化に対して実質的に同じ方向であり、磁性体層16の磁化方向はソース電極3の磁化とドレイン電極4の磁化に対して実質的に逆方向である。図1(b)の電界効果トランジスタにおいても、ソース電極3およびドレイン電極4の各々の磁化方向がゲート電極の強磁性体層16の磁化方向に対して実質的に逆方向となっているので、ソース電極3およびドレイン電極4とゲート電極6との間のリーク電流を低減することが可能である。
【0032】
次に、図1(b)に示す電界効果トランジスタの製造方法について説明する。まず、n型シリコン基板1の表面にゲート絶縁膜15、および強磁性体層16、非磁性体層17、強磁性体層18からなるゲート電極を形成する。次に、n型シリコン基板1においてソース電極3およびドレイン電極4が埋め込まれる部分をエッチングにより除去して凹部を形成する。次に、この凹部内に強磁性体膜を埋め込んで、ソース電極3およびドレイン電極4を形成する。さらに、ソース電極3、ドレイン電極4、ゲート電極それぞれに対して一様磁場中にてアニールを施すことにより、これらに磁化を付与する工程を行う。一様磁場中でアニールを行い、その後室温に戻すことにより、ソース電極3、ドレイン電極4、膜厚が厚い強磁性体層18の各々の磁化は互いに実質的に同じ方向を向くようになる。さらに、強磁性体層16と強磁性体層18間の反強磁性結合により、強磁性体層16の磁化方向はソース電極3、ドレイン電極4それぞれの磁化方向に対して実質的に逆方向となり、図1(b)の電界効果トランジスタを作製することができる。
【0033】
(第2の実施形態)
図2は本実施形態に係る電界効果トランジスタの構造を示す断面図である。図1と同一部分には同一符号を付して示す。本実施形態の電界効果トランジスタが第1の実施形態の電界効果トランジスタと異なる点は、ソース電極、ドレイン電極、ゲート電極それぞれの磁化の向きである。
【0034】
すなわち、図2(a)に示す電界効果トランジスタでは、ソース電極13、ドレイン電極14それぞれの磁化の向きは、ソース電極13とドレイン電極14とを結ぶ方向に実質的に平行な方向を向いている。ゲート絶縁膜25上に設けられたゲート電極26の磁化方向は、ソース電極13、ドレイン電極14それぞれの磁化方向に対して実質的に逆向きである。
【0035】
また、図2(b)に示す電界効果トランジスタにおいても、図2(a)と同様であり、ゲート絶縁膜27上に強磁性体層28、非磁性体層29、強磁性体層30が積層して構成されたゲート電極において、強磁性体層28と強磁性体層30それぞれの磁化方向は、ソース電極13とドレイン電極14とを結ぶ方向に実質的に平行な方向を向いている。強磁性体層28と強磁性体層30間には反強磁性結合が存在し、強磁性体層28の磁化方向はソース電極13とドレイン電極14それぞれの磁化方向に対して実質的に逆向きである。
【0036】
図2(a)、(b)の電界効果トランジスタにおいても、第1の実施形態と同様にソース電極とゲート電極間のリーク電流、およびドレイン電極とゲート電極間のリーク電流を低減することが可能である。
【0037】
(第3の実施形態)
図3は本実施形態に係る電界効果トランジスタの構造を示す断面図である。図1と同一部分には同一符号を付して示す。本実施形態の電界効果トランジスタが第1の実施形態の電界効果トランジスタと異なる点は、ソース電極、ドレイン電極、ゲート電極それぞれに反強磁性層が設けられていることである。
【0038】
図3(a)に示すように、ソース電極3、ドレイン電極4、ゲート電極6それぞれの上には、反強磁性層31、反強磁性層32、反強磁性層33がそれぞれ形成されている。これらの反強磁性層31、32、33により、ソース電極3、ドレイン電極4、ゲート電極6それぞれの磁化安定性を得ることができる。
【0039】
次に、図3(a)に示す電界効果トランジスタの製造方法について説明する。第1の実施形態と同様に、ゲート絶縁膜5、ゲート電極6、ソース電極3、およびドレイン電極4を形成した後、ソース電極3およびドレイン電極4上に反強磁性層31および反強磁性層32を、ゲート電極6上に反強磁性層33を形成する。反強磁性層31と反強磁性層32とは同じ材料から構成され、反強磁性層33はこれらの反強磁性層31、32のネール温度(T1)とは異なるネール温度を有する材料(T2)から構成される。
【0040】
次に、ソース電極3、ドレイン電極4、ゲート電極6それぞれに対して一様磁場中にてアニールを行うことにより、これらに磁化を付与する工程を行う。例えば、T1のネール温度がT2のネール温度よりも高い場合、反強磁性層T1のネール温度以上で一様磁場中においてアニールを行った後にT2のネール温度付近に降温し、磁場方向を180度回転してアニールを行い室温に戻せばよい。また、T2のネール温度がT1のネール温度よりも高い場合、反強磁性層T2のネール温度以上で一様磁場中においてアニールを行った後にT1のネール温度付近に降温し、磁場方向を180度回転してアニールを行い室温に戻せばよい。以上のアニール工程により、図3(a)の電界効果トランジスタを作製することができる。
【0041】
また、図3(b)に示す電界効果トランジスタにおいても、図3(a)と同様であり、ソース電極3、ドレイン電極4、ゲート電極の強磁性体層18それぞれの上には、反強磁性層31、反強磁性層32、反強磁性層33がそれぞれ形成されている。これらの反強磁性層31、32、33により、ソース電極3、ドレイン電極4、ゲート電極(強磁性体層16、18)それぞれの磁化安定性を得ることができる。なお、図3(b)の場合、反強磁性層31、反強磁性層32、反強磁性層33を同じ材料から構成することも可能である。
【0042】
図3(b)に示す電界効果トランジスタの製造方法は、図3(a)の電界効果トランジスタの製造方法とは異なり、第1の実施形態における図1(b)の電界効果トランジスタの製造方法を採用することができ、図3(a)の場合よりもより簡便に製造することが可能である。
【0043】
(第4の実施形態)
本実施形態は、ソース電極、ゲート電極のそれぞれの磁化方向が固定され、ソース電極またはドレイン電極のいずれかの磁化方向が可変となっているスピン電界効果トランジスタに関するものである。図4、図5は、本実施形態に係るスピン電界効果トランジスタの構造を示す断面図である。
【0044】
まず、図4(a)に示すように、n型シリコン基板1の表面にソース電極43とドレイン電極44が埋め込み形成されている。ソース電極43とドレイン電極44はそれぞれ強磁性材料からなり、ソース電極43の磁化は、ソース電極43とドレイン電極44とを結ぶ方向に実質的に垂直な方向に固定されており、ドレイン電極44の磁化は可変となっている。ドレイン電極44の磁化は、ソース電極43の磁化と実質的に同じ方向か、或いは実質的に逆方向に向くよう構成されている。ソース電極43とドレイン電極44の間はチャネル領域2となるが、このチャネル領域2上にゲート絶縁膜5が形成されており、さらにゲート絶縁膜5上にはゲート電極6が形成されている。ゲート電極6も強磁性材料からなり、ゲート電極6の磁化はソース電極43の磁化に対して実質的に逆方向に向いている。
【0045】
また、図5(a)のスピン電界効果トランジスタの場合は、図4(a)の場合とは逆にドレイン電極54の磁化は、ソース電極53とドレイン電極54とを結ぶ方向に実質的に垂直な方向に固定されており、ソース電極53の磁化は可変となっている。ソース電極53の磁化は、ドレイン電極54の磁化と実質的に同じ方向か、或いは実質的に逆方向に向くよう構成されている。
【0046】
次に、本実施形態に係るスピン電界効果トランジスタの動作機構について説明する。図4(a)に示したスピン電界効果トランジスタでは、ドレイン電極44の磁化が可変となっており、この磁化方向によってチャネル領域2に流れる電流を制御可能である。すなわち、ゲート電極6にしきい値電圧以上の電圧が印加されたとき、ドレイン電極44の磁化方向がソース電極43の磁化と逆向きの場合には、ソース電極43とドレイン電極44との間の抵抗がトンネル磁気抵抗効果により高くなってチャネル領域2には電流がほとんど流れない。一方、その逆にドレイン電極44の磁化方向がソース電極43の磁化と同じ向きの場合には、ソース電極43とドレイン電極44との間の抵抗がトンネル磁気抵抗効果により低くなってチャネル領域2には電流が流れる。図5(a)のスピン電界効果トランジスタにおいても、磁化が可変の電極がドレイン電極からソース電極へ入れ替わるだけであり、同様にチャネル領域2に流れる電流の制御が可能である。このようにチャネル領域2に流れる電流が制御可能であるので、ドレイン電極44やソース電極53の磁化方向を変化させることによりスピン電界効果トランジスタの出力電圧を制御することができ、プログラム可能な論理回路を組むことが可能となる。
【0047】
図4(a)のスピン電界効果トランジスタによれば、第1の実施形態と同様に、ソース電極43の磁化方向がゲート電極6の磁化方向と実質的に逆方向となっているので、ソース電極43とゲート電極6との間の抵抗がトンネル磁気抵抗効果により高くなり、両者の間にリーク電流が流れにくくなる。
【0048】
ここで、ドレイン電極44の磁化方向はゲート電極6の磁化方向に対して必ずしも逆方向とはならないので、リーク電流の問題が生じうる。したがって、図4(a)のスピン電界効果トランジスタは、ドレイン電極44側のリーク電流の問題を無視できる場合に効果的に適用することが可能である。より具体的に説明すると、トランジスタがオン状態の場合とオフ状態の場合とでリーク電流が生じる機構が異なり、トランジスタがオン状態のときはソース電極とゲート電極間のリーク電流が支配的であるのに対し、オフ状態のときはドレイン電極とゲート電極間のリーク電流が支配的である。このことを考慮すると、動作時にオン状態で使用される頻度が高いスピン電界効果トランジスタに対して、図4(a)のスピン電界効果トランジスタを効果的に適用することが可能である。
【0049】
一方、図5(a)のスピン電界効果トランジスタによれば、第1の実施形態と同様に、ドレイン電極54の磁化方向がゲート電極6の磁化方向と実質的に逆方向となっているので、ドレイン電極54とゲート電極6との間の抵抗がトンネル磁気抵抗効果により高くなり、両者の間にリーク電流が流れにくくなる。ここで、ソース電極53の磁化方向はゲート電極6の磁化方向に対して必ずしも逆方向とはならないので、リーク電流の問題が生じうる。したがって、図5(a)のスピン電界効果トランジスタは、ソース電極53側のリーク電流の問題を無視できる場合に効果的に適用することが可能である。すなわち、上述したことを考慮すると、動作時にオフ状態で使用される頻度が高いスピン電界効果トランジスタに対して、図5(a)のスピン電界効果トランジスタを効果的に適用することが可能である。
【0050】
図4(b)、図5(b)はそれぞれ、図4(a)、図5(a)に示すスピン電界効果トランジスタの変形例を示す図であり、それぞれゲート絶縁膜15上に設けられるゲート電極を、強磁性体層16、非磁性体層17、強磁性体層18で構成する電界効果トランジスタの構造を示す。強磁性体層18の膜厚は強磁性体層16の膜厚よりも厚くなっており、強磁性体層16と強磁性体層18との間には反強磁性結合が生じている。強磁性体層18の磁化方向はソース電極43の磁化やドレイン電極54の磁化に対して実質的に同じ方向であり、磁性体層16の磁化方向はソース電極43の磁化やドレイン電極54の磁化に対して実質的に逆方向である。図4(b)、図5(b)のスピン電界効果トランジスタにおいても、ソース電極43やドレイン電極54の各々の磁化方向がゲート電極の強磁性体層16の磁化方向に対して実質的に逆方向となっているので、それぞれソース電極43とゲート電極6との間、ドレイン電極54とゲート電極6との間のリーク電流を低減することが可能である。
【0051】
図4、図5に示すスピン電界効果トランジスタの製造方法は、図1の電界効果トランジスタの製造方法と同様である。異なる点は、ソース電極とドレイン電極の強磁性体材料が異なる点である。磁化方向が可変となる電極には、磁化方向が固定される電極よりも反転磁界が小さな材料、もしくは反転磁界が小さな電極形状を用いる。
【0052】
次に、本実施形態のスピン電界効果トランジスタにおいて、ソース電極やドレイン電極の磁化方向を変化させるための構造について説明する。図6はこの構造を示す断面図である。ここでは、ソース電極53の磁化方向を変化させる場合を一例として説明する。ドレイン電極の磁化方向を変化させる場合も同様である。
【0053】
図6(a)に示すようにソース電極53やドレイン電極54が埋め込まれる半導体層64と支持基板61との間には、書込み配線62と、書込み配線62と半導体層64間を絶縁する絶縁層63とが設けられる。書込み配線62には電流が流れ、この電流により矢印方向に発生する磁場により半導体ソース電極53の磁化方向を変化させることができる。すなわち、当該電流の流れる向きを変えることにより、発生する磁場の方向も変化し、これに基づいてソース電極53の磁化方向を変化させて書込みを行うことができる。
【0054】
図6(b)は変形例であり、スピン電界効果トランジスタの上に書込み配線67を設ける例である。スピン電界効果トランジスタと書込み配線67との間にはこれらを絶縁する絶縁層66が設けられている。この変形例においても、書込み配線67に流れる電流の向きを変えることにより、発生する磁場の方向(矢印方向)も変化し、これに基づいてソース電極53の磁化方向を変化させて書込みを行うことができる。
【0055】
(第5の実施形態)
図7、図8は本実施形態に係るスピン電界効果トランジスタの構造を示す断面図である。図4、図5と同一部分には同一符号を付して示す。本実施形態のスピン電界効果トランジスタが第4の実施形態のスピン電界効果トランジスタと異なる点は、ソース電極、ドレイン電極、ゲート電極に反強磁性層が設けられていることである。
【0056】
図7(a)に示すように、ソース電極43、ゲート電極6それぞれの上には、反強磁性層71、反強磁性層72がそれぞれ形成されている。これらの反強磁性層71、72により、ソース電極43、ゲート電極6それぞれの磁化安定性を得ることができる。また、図7(b)では、ゲート電極6、ドレイン電極54それぞれの上には、反強磁性層72、反強磁性層73がそれぞれ形成されている。これらの反強磁性層72、73により、ゲート電極6、ドレイン電極54それぞれの磁化安定性を得ることができる。
【0057】
さらに、図8(a)に示すように、ソース電極43、ゲート電極の強磁性体層18それぞれの上には、反強磁性層71、反強磁性層72がそれぞれ形成され、図8(b)に示すように、ゲート電極の強磁性体層18、ドレイン電極54それぞれの上には、反強磁性層72、反強磁性層73がそれぞれ形成されている。これらの反強磁性層71、72、73によっても、ソース電極43、ゲート電極、ドレイン電極54それぞれの磁化安定性を得ることができる。
【0058】
また、これらの反強磁性層71、72、73を用いることにより、スピン電界効果トランジスタの製造方法も簡便なものとなる。すなわち、ソース電極43、ゲート電極の強磁性体層18、ドレイン電極44を同じ強磁性体材料により形成した場合でも、反強磁性層71、72をそれぞれソース電極43、強磁性体層18の上に形成し、ドレイン電極44の上には反強磁性層を形成しないプロセスとするだけで、ソース電極43、強磁性体層18それぞれの磁化方向を固定するとともにドレイン電極44の磁化方向を可変とする構造を簡便に製造することができる。
【0059】
(第6の実施形態)
本実施形態は、第1の実施形態の図1の電界効果トランジスタにおいてソース電極とチャネルとの間及びドレイン電極とチャネルとの間にトンネルバリア層を設けたものである。図9は、本実施形態に係る電界効果トランジスタの構造を示す断面図である。
【0060】
図9(a)に示すように、n型シリコン基板101の表面にソース電極103とドレイン電極104が埋め込み形成されている。n型シリコン基板101の表面とソース電極103との間、及びn型シリコン基板101の表面とドレイン電極104との間にそれぞれトンネルバリア膜107が形成されている。ソース電極103とドレイン電極104はそれぞれ強磁性材料からなり、ソース電極103とドレイン電極104の磁化は、ソース電極103とドレイン電極104とを結ぶ方向に実質的に垂直な方向に固定されている。ソース電極103とドレイン電極104の間はチャネル領域102となるが、このチャネル領域102上にゲート絶縁膜5が形成されており、さらにゲート絶縁膜5上にはゲート電極106が形成されている。ゲート電極106も強磁性材料からなり、ゲート電極106の磁化はソース電極103、ドレイン電極104の磁化に対して実質的に逆方向に向いている。
【0061】
本実施形態の電界効果トランジスタによれば、トンネルバリア膜107が、n型シリコン基板101の表面とソース電極103との間で生じうる反応や、n型シリコン基板101の表面とドレイン電極104との間で生じうる反応をそれぞれ防止する役割を果たす。すなわち、製造過程でトランジスタが高温に晒されると、上述した反応が生ずる場合があるが、本実施形態によればこのような反応を抑制することができる。したがって、ソース電極103、ドレイン電極104とn型シリコン基板101の表面との間の接合を良好に形成することができ、トランジスタの製造歩留まりを向上させることが可能である。
【0062】
なお、求められるトランジスタの性能等に応じて、n型シリコン基板101の表面とソース電極103との間、及びn型シリコン基板101の表面とドレイン電極104との間のうち片方のみにトンネルバリア膜を形成する構造を採用することも可能である。
【0063】
図9(b)は、本実施形態における変形例を示す図であり、ゲート絶縁膜115上に設けられるゲート電極を、強磁性体層116、非磁性体層117、強磁性体層118で構成する電界効果トランジスタの構造を示す。強磁性体層118の膜厚は強磁性体層116の膜厚よりも厚くなっており、強磁性体層116と強磁性体層118との間には反強磁性結合が生じている。強磁性体層118の磁化方向はソース電極103の磁化とドレイン電極104の磁化に対して実質的に同じ方向であり、磁性体層116の磁化方向はソース電極103の磁化とドレイン電極104の磁化に対して実質的に逆方向である。この構造によっても図9(a)と同様の効果を得ることができる。
【0064】
(第7の実施形態)
本実施形態は、第5の実施形態の図7、図8のスピン電界効果トランジスタにおいてソース電極とチャネルとの間及びドレイン電極とチャネルとの間にトンネルバリア層を設けたものである。図10及び図11は、本実施形態に係るスピン電界効果トランジスタの構造を示す断面図である。
【0065】
図10(a)に示すように、n型シリコン基板101の表面にソース電極143とドレイン電極144が埋め込み形成されている。n型シリコン基板101の表面とソース電極143との間、及びn型シリコン基板101の表面とドレイン電極144との間にそれぞれトンネルバリア膜107が形成されている。ソース電極143とドレイン電極144はそれぞれ強磁性材料からなり、ソース電極143の磁化は、ソース電極143とドレイン電極144とを結ぶ方向に実質的に垂直な方向に固定されており、ドレイン電極144の磁化は可変となっている。ドレイン電極144の磁化は、ソース電極143の磁化と実質的に同じ方向か、或いは実質的に逆方向に向くよう構成されている。ソース電極143とドレイン電極144の間はチャネル領域102となるが、このチャネル領域102上にゲート絶縁膜105が形成されており、さらにゲート絶縁膜105上にはゲート電極106が形成されている。ゲート電極106も強磁性材料からなり、ゲート電極106の磁化はソース電極143の磁化に対して実質的に逆方向に向いている。また、ソース電極143、ゲート電極106それぞれの上には、反強磁性層171、反強磁性層172がそれぞれ形成されている。これらの反強磁性層171、172によって、ソース電極143、ゲート電極106それぞれの磁化安定性を得ることができる。
【0066】
また、図10(b)のスピン電界効果トランジスタの場合も、n型シリコン基板101の表面とソース電極153との間、及びn型シリコン基板101の表面とドレイン電極154との間にそれぞれトンネルバリア膜107が形成されている。図10(b)のスピン電界効果トランジスタでは、図10(a)の場合とは逆にドレイン電極154の磁化は、ソース電極153とドレイン電極154とを結ぶ方向に実質的に垂直な方向に固定されており、ソース電極153の磁化は可変となっている。ソース電極153の磁化は、ドレイン電極154の磁化と実質的に同じ方向か、或いは実質的に逆方向に向くよう構成されている。また、ゲート電極106、ドレイン電極154それぞれの上には、反強磁性層172、反強磁性層173がそれぞれ形成されている。これらの反強磁性層172、173によって、ゲート電極106、ドレイン電極154それぞれの磁化安定性を得ることができる。
【0067】
図11(a)、(b)はそれぞれ、図10(a)、(b)の変形例を示す図であり、ゲート絶縁膜115上に設けられるゲート電極を、強磁性体層116、非磁性体層117、強磁性体層118で構成するスピン電界効果トランジスタの構造を示す。強磁性体層118の膜厚は強磁性体層116の膜厚よりも厚くなっており、強磁性体層116と強磁性体層118との間には反強磁性結合が生じている。強磁性体層118の磁化方向はソース電極143の磁化やドレイン電極154の磁化に対して実質的に同じ方向であり、磁性体層116の磁化方向はソース電極143の磁化やドレイン電極154の磁化に対して実質的に逆方向である。強磁性体層118の上には反強磁性層172が設けられ、ゲート電極の磁化安定性を得ることができる。
【0068】
本実施形態のスピン電界効果トランジスタによれば、トンネルバリア膜107が、n型シリコン基板101の表面とソース電極143、153との間で生じうる反応や、n型シリコン基板101の表面とドレイン電極144、154との間で生じうる反応をそれぞれ防止する役割を果たす。したがって、ソース電極143、153とn型シリコン基板101の表面との間の接合、ドレイン電極144、154とn型シリコン基板101の表面との間の接合を良好に形成することができ、トランジスタの製造歩留まりを向上させることが可能である。
【0069】
さらに、トンネルバリア膜を付与したことで、チャネル領域102に高スピン偏極率でキャリアを注入できる。したがって、ソース電極153やドレイン電極144の磁化方向の変化に伴う相互コンダクタンスの変化を大きくとることができる。
【0070】
なお、求められるトランジスタの性能等に応じて、n型シリコン基板101の表面とソース電極143、153との間、及びn型シリコン基板101の表面とドレイン電極144、154との間のうち片方のみにトンネルバリア膜を形成する構造を採用することも可能である。また、必要に応じて、図4、図5のように反強磁性層を省略することもできる。
【0071】
上述した第1〜第7の実施形態において、以下の材料を採用することができる。
【0072】
まず、上記実施形態において、n型シリコン基板の代わりにp型シリコン基板を用いることができ、さらに、Ge、SixGe1−x(0<x<1)や、III−V族やII−VI族の化合物半導体などを用いることもできる。
【0073】
また、反強磁性層としては、Fe-Mn(鉄−マンガン)、Pt-Mn(白金−マンガン)、Pt-Cr-Mn(白金−クロム−マンガン)、Ni-Mn(ニッケル−マンガン)、Ir-Mn(イリジウム−マンガン)、NiO(酸化ニッケル)、Fe2O3(酸化鉄)などを用いることができる。
【0074】
また、強磁性体からなるソース電極、ドレイン電極、ゲート電極の各電極は一方向異方性を有することが望ましい。その膜厚は0.1 nmから100 nmが好ましい。さらに、これらの電極の膜厚は、超常磁性にならない程度の厚さが必要であり、0.4 nm以上であることがより望ましい。その材料は、Co、Fe、Niまたはそれらの合金、Co-Pt、Co-Fe-Pt、Fe-Pt、Co-Fe-Cr-Pt、C0-Cr-Ptや、CrO2、Co2MnGe、Co2MnAl、Co2MnSi、CoCrFeAlなどのホイスラー合金やハーフメタル材料、SiMn、GeMnなどの磁性半導体からなる群より選ばれる少なくとも1種を用いることが好ましい。なお、上記磁性材料に、Ag(銀)、Cu(銅)、Au(金)、Al(アルミニウム)、Ru(ルテニウム)、Os(オスニウム)、Re(レニウム)、Ta(タンタル)、B(ボロン)、C(炭素)、O(酸素)、N(窒素)、Pd(パラジウム)、Pt(白金)、Zr(ジルコニウム)、Ir(イリジウム)、W(タングステン)、Mo(モリブデン)、Nb(ニオブ)などの非磁性元素を添加して、磁気特性を調節したり、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
【0075】
また、ゲート電極において強磁性体層に挟まれる非磁性体層の材料としては、Ru、Re、Irなどを用いることができる。
【0076】
さらにまた、トンネルバリア層としては、Si、Ge、Al、Ga、Mg、Ti等の酸化物または窒化物を用いることができる。
【実施例】
【0077】
次に、本発明の実施例について図面を用いつつ詳細に説明する。
【0078】
(実施例1)
本実施例として、図3(b)に示す構造を有する電界効果トランジスタを作製した。その作製手順は、ソース電極3、ドレイン電極4の部分等を除き通常のSiプロセスとほぼ同様であるが、製造プロセスに沿って説明する。図14は実施例1の製造プロセスを示す工程断面図である。
【0079】
まず、n型シリコン基板1上にシリコン酸化膜(SiOx膜)を形成し、さらにこの上にシランとアンモニアを用いてシリコン窒化膜(Si3N4膜)を気相成長した。さらに、PEPを行い、ソース電極3、ゲート酸化膜15、ドレイン電極4となる部分の上に選択的にフォトレジストを形成する。次に、このフォトレジストをマスクとしてSi3N4膜をエッチングし、さらにSi3N4膜をマスクとしてその下のSiOx膜、n型シリコン基板1表面をエッチング除去する。
【0080】
その後、エッチング除去により露出したn型シリコン基板1の領域上に厚い素子分離用フィールドシリコン酸化膜201を形成する。さらに、ソース電極3、ゲート酸化膜15、ドレイン電極4となる部分の上に残っているSi3N4膜をリン酸で除去し、その下のSiOx膜もフッ酸で除去する。
【0081】
次に、熱酸化法によりゲート絶縁膜15としてシリコン酸化膜(SiOx膜)を15 nmの膜厚で成長させ、続いてこのゲート絶縁膜15上に(Co70Fe30)80B20(5 nm)16/Ru(0.95 nm)17/ Co70Fe30(5 nm)18/PtMn(15 nm)33/Ta(300 nm)を堆積した(括弧内は膜厚。)。この後、これらの積層膜に対してフォトリソグラフィーやエッチングを施して、ゲート電極パターン202を形成した。
【0082】
次に、このゲート電極パターン202をマスクとして、フッ素系ガスを用いたRIE(反応性イオンエッチング)により、ゲート絶縁膜15、並びにソース電極3、ドレイン電極4となる部分のn型シリコン基板1の表面領域を除去し、図14(a)の構造を作製した。その後、図14(b)に示すように、このエッチング除去部分にソース電極3及びドレイン電極4として、(Co70Fe30)80B20(5 nm)/Ta(300 nm)の積層膜203を堆積した。さらに、反強磁性層31、32としてPtMn(15 nm)膜204を堆積した。積層膜203やPtMn膜204の堆積には、指向性の強いスパッタ装置によるスパッタを用いると良い。
【0083】
その後、必要に応じて、素子分離用フィールドシリコン酸化膜201やゲート電極パターン202の上に残った積層膜203やPtMn膜204を除去し、層間絶縁膜やコンタクトホールを形成し、測定電極となるアルミ配線を形成した。最後に、一様磁場中でアニールを行った。磁場の大きさは8000 Oeとした。この磁場中アニールにより、ソース電極3、ドレイン電極4、膜厚が厚い強磁性体層18の各々の磁化は互いに実質的に同じ方向を向くようになった。さらに、強磁性体層16と強磁性体層18間の反強磁性結合により、強磁性体層16の磁化方向はソース電極3、ドレイン電極4それぞれの磁化方向に対して実質的に逆方向となり、図1(b)の電界効果トランジスタを作製することができた。
【0084】
また、比較例としてゲート電極、ソース電極、およびドレイン電極に非磁性材料であるAl-Siを用いたトランジスタを作製した。
【0085】
このようにして作製した本実施例のトランジスタと比較例のトランジスタに対して、リーク電流の測定を行った。測定手順は次の通りである。まず、非磁性材料からなる電極を有する比較例のトランジスタのソース電極をグランドに接続し、ゲート電極に正電圧+VGを印加し、ゲート電極とソース電極間に流れる電流を測定したところ、図12(a)に示されるI−V特性を得た。
【0086】
次に、強磁性体材料からなる電極を有する本実施例のトランジスタのソース電極3をグランドに接続し、ゲート電極に正電圧+VGを印加し、ゲート電極とソース電極間に流れる電流を測定したところ、図12(b)に示されるI−V特性を得た。
【0087】
図12に示されるように、比較例のトランジスタの場合(図12(a))に比べて、本実施例のトランジスタの場合(図12(b))には、約17%の電流が削減される。したがって、本実施例の構造を用いることによりリーク電流を低減させることが可能であることがわかる。また、本実施例のトランジスタにおいてソース電極3とドレイン電極4とは可換な構造を有しているため、上記の結果から、本実施例の構造はゲート電極とドレイン電極間のリーク電流低減にも効果があると考えられる。
【0088】
(実施例2)
本実施例として、図11(a)に示す構造を有するスピン電界効果トランジスタを作製した。その作製手順は、トンネルバリア層を形成する点を除き実施例1のプロセスとほぼ同様であるが、製造プロセスに沿って説明する。図15は実施例2の製造プロセスを示す工程断面図である。
【0089】
実施例1の図14(a)に示す構造を作製した後、極薄(例えば、(1 nm))のMgO膜をスパッタ法により堆積し、スパッタ堆積された膜をプラズマ酸化することによりトンネルバリア層107を作製した。Mg膜をスパッタ堆積した後に、スパッタ堆積された膜をプラズマ酸化してもよい。その後、実施例1の製造工程と同様に、ソース電極143及びドレイン電極144として、(Co70Fe30)80B20(5 nm)/Ta(300 nm)の積層膜213を堆積した。MgOスパッタ、プラズマ酸化、積層膜213の堆積の各工程は、真空を破らず連続的に行われることが好ましい。さらに、ドレイン電極144上にレジストマスクを設け、反強磁性層171としてPtMn(15 nm)膜をソース電極143上にのみ形成した。その後、実施例1と同様の製造工程により、本実施例のスピン電界効果トランジスタを作製した。本実施例のスピン電界効果トランジスタは、強磁性体層116と強磁性体層118との間には反強磁性結合が生じており、強磁性体層118の磁化方向はソース電極143の磁化に対して実質的に同じ方向であり、磁性体層116の磁化方向はソース電極143の磁化に対して実質的に逆方向であった。ドレイン電極144の磁化方向は、ソース電極143の磁化に対して実質的に同じか或いは逆の方向に可変となった。なお、ソース電極143及びドレイン電極144の作製は、ドレイン部、ソース部を片方ずつレジストマスクで覆って各電極の作製プロセスを行っても良い。
【0090】
また、比較例として、磁性体層116に相当する層の磁化方向がソース電極の磁化に対して実質的に同じ方向となる以外は本実施例の構造と同じであるトランジスタを作製した。
【0091】
このようにして作製した本実施例のトランジスタと比較例のトランジスタに対して、リーク電流の測定を行った。測定手順は次の通りである。まず、比較例のトランジスタのソース電極をグランドに接続し、ゲート電極に正電圧+VGを印加し、ゲート電極とソース電極間に流れる電流を測定したところ、図13(a)に示されるI−V特性を得た。
【0092】
次に、ドレイン電極の磁化方向を固定するために100 Oeの磁場を印加しながら、本実施例のトランジスタのソース電極143をグランドに接続し、ゲート電極に正電圧+VGを印加し、ゲート電極とソース電極間に流れる電流を測定したところ、図13(b)に示されるI−V特性を得た。
【0093】
図13に示されるように、比較例のトランジスタの場合(図13(a))に比べて、本実施例のトランジスタの場合(図13(b))には、約13%の電流が削減される。したがって、本実施例の構造を用いることによりリーク電流を低減させることが可能であることがわかる。また、本実施例のトランジスタにおいてソース電極3とドレイン電極4とは可換な構造を有しているため、上記の結果から、本実施例の構造はゲート電極とドレイン電極間のリーク電流低減にも効果があると考えられる。
【0094】
なお、本発明は上記実施形態、実施例に限定されることは無い。例えば、チャネルの型としてはエンハンス型に限らずデプリーション型のものを用いることができる。チャネルの製造方法としては、イオン注入のみならず、変調ドープを用いたヘテロ界面成長プロセスにより作製してもよい。
【0095】
また、上記実施形態、実施例の電界効果トランジスタを用いて集積回路を構成してもよい。上記実施形態、実施例の電界効果トランジスタと記憶素子とをメモリセルに備えるメモリを構成してもよい。例えば、誘電体キャパシタと組み合わせればDRAM(Dynamic Random Access Memory)を、強誘電体キャパシタと組み合わせればFRAM(Ferroelectric Random Access Memory)を、磁気抵抗効果素子と組み合わせればMRAM(Magnetic Random Access Memory)を構成することができる。さらにまた、EEPROM(データの書込みや消去を電気的に行うプログラム可能なリード・オンリ・メモリ)のトランジスタにも上記実施形態、実施例の電界効果トランジスタを適用することが可能である。
【0096】
さらにまた、上記実施形態、実施例のスピン電界効果トランジスタの磁化可変電極(ソース電極またはドレイン電極)を記憶部として用い、データを当該電極の磁化方向として記憶し、ソース電極とドレイン電極間に生ずる磁気抵抗効果を利用して当該データを読み出すメモリを提供することもできる。
【0097】
その他、本発明は上記実施形態や実施例そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態や実施例に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態や実施例に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態や実施例にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【0098】
【図1】本発明の第1の実施形態に係る電界効果トランジスタの構造を示す断面図。
【図2】本発明の第1の実施形態に係る電界効果トランジスタの構造の変形例を示す断面図。
【図3】本発明の第1の実施形態に係る電界効果トランジスタの構造の他の変形例を示す断面図。
【図4】本発明の第2の実施形態に係る電界効果トランジスタの構造を示す断面図。
【図5】本発明の第2の実施形態に係る電界効果トランジスタの構造の変形例を示す断面図。
【図6】本発明の第2の実施形態に係る電界効果トランジスタに電流磁場を印加する構造を示す断面図。
【図7】本発明の第2の実施形態に係る電界効果トランジスタの構造の他の変形例を示す断面図。
【図8】本発明の第2の実施形態に係る電界効果トランジスタの構造の他の変形例を示す断面図。
【図9】本発明の第3の実施形態に係る電界効果トランジスタの構造を示す断面図。
【図10】本発明の第4の実施形態に係る電界効果トランジスタの構造を示す断面図。
【図11】本発明の第4の実施形態に係る電界効果トランジスタの構造の変形例を示す断面図。
【図12】本発明の実施例1に係る電界効果トランジスタの電流−電圧特性を示す特性図。
【図13】本発明の実施例2に係る電界効果トランジスタの電流−電圧特性を示す特性図。
【図14】本発明の実施例1に係る電界効果トランジスタの製造方法を示す工程断面図。
【図15】本発明の実施例2に係る電界効果トランジスタの製造方法を示す工程断面図。
【符号の説明】
【0099】
1、101…n型シリコン基板
2、102…チャネル領域
3、43、53、103、143、153…ソース電極
4、44、54、104、144、154…ドレイン電極
5、15、25、27、105、115…ゲート絶縁膜
6、26、106…ゲート電極
16、28、116…強磁性体層
17、29、117…非磁性体層
18、30、118…強磁性体層
31、32、33、71、72、73、171、172、173…反強磁性層
61…支持基板
62、67…書込み配線
63、66…絶縁層
107…トンネルバリア膜
201…素子分離用フィールドシリコン酸化膜
202、211…ゲート電極パターン
203…積層膜
204…PtMn膜
212…トンネルバリア層
213…積層膜
【技術分野】
【0001】
本発明は、電界効果トランジスタ、集積回路、及びメモリに係り、特に強磁性体を用いた電界効果トランジスタ、集積回路、及びメモリに関する。
【背景技術】
【0002】
電界効果トランジスタは1960年代に発明されて以来、飛躍的な性能の向上を遂げ、現在ではプロセッサやメモリーなどのLSIにとって最も重要なデバイスとなっている。その特徴は、フォトリソグラフィーにより大量生産が可能であり、プロセスの微細化により高集積化が可能である等の優れた性質を有する点であり、学術的・産業的に著しい進化を遂げてきた。
【0003】
特に、半導体プロセスの微細化における技術発展は激しく、プロセスルールはまもなく45 nm世代を迎えようとしている。しかしながら、この微細化に伴ってデバイスの物理長は著しく小さくなってきている。特に、ゲート絶縁膜の物理膜厚が薄くなりすぎる結果、ゲート-ソース電極間やゲート-ドレイン電極間のトンネル電流、いわゆるゲート・リーク電流が増大するとの深刻な問題を抱えている。このゲート・リーク電流は、130 nm世代や90 nm世代のLSIでは無視できるが、65 nm世代以降では何らかの対策を講じなければ、サブスレッショルド・リーク電流と同等以上の消費電力の増大を引き起こす(例えば、非特許文献1参照)。
【0004】
現在、ゲート・リーク電流の低減について、大きく分けて2つの方法が考えられている。1つはLSIの内部回路の電源電圧を制御する手法、もう1つは現行のSiO2よりも比誘電率が高い材料をゲート絶縁膜に用いる手法である。しかしながら、さらに低消費電力のトランジスタを作製するためには、前記の方法に加えてさらにリーク電流を低減することのできる手法が必要である。
【0005】
また、近年では、電界効果トランジスタの一つの種類として、スピンを伝導に用いるスピン電界効果トランジスタが提案されている。これは、ソース電極またはドレイン電極に磁化を有する材質を用い、一方の磁化方向を可変にすることにより相互コンダクタンスを制御できるトランジスタであり、次世代のトランジスタとして期待されている(例えば、非特許文献2参照)。このスピン電界効果トランジスタを実用化する際にも、前述の電界効果トランジスタと同様のゲート・リーク電流問題が生じるため、何らかの対策が必要である。
【非特許文献1】ITRS 2003(INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS 2003 EDITION, introduction p.11)
【非特許文献2】S. Sugahara and M. Tanaka, Appl. Phys. Lett. 84(2004)2307
【発明の開示】
【発明が解決しようとする課題】
【0006】
以上説明したように、半導体プロセスが今後65 nm世代、45 nm世代とさらに微細化が進むに従い、電界効果トランジスタのゲート・リーク電流は急激に増大し、消費電力の増加を引き起こす。また、近年提案されているスピン電界効果トランジスタにおいても、同様のゲート・リーク電流の問題が生じる。
【0007】
本発明はかかる実情に鑑みてなされたものであり、微細化が進んだ場合でもゲート・リーク電流の低減を図ることのできる電界効果トランジスタを実現することを目的とする。
【課題を解決するための手段】
【0008】
上述した課題を解決するために、本発明の第1の電界効果トランジスタは、磁化方向が第1方向に固定された第1強磁性体電極と、磁化方向が前記第1方向と実質的に同じ方向に固定された第2強磁性体電極と、前記第1強磁性体電極と前記第2強磁性体電極との間のチャネルと、前記チャネル上にゲート絶縁層を介して設けられ磁化方向が前記第1方向と実質的に反対の方向に固定された強磁性体層を備えたゲート電極とを具備することを特徴とする。
【0009】
また、本発明の第2の電界効果トランジスタは、磁化方向が第1方向に固定された第1強磁性体電極と、磁化方向が可変の第2強磁性体電極と、前記第1強磁性体電極と前記第2強磁性体電極との間のチャネルと、前記チャネル上にゲート絶縁層を介して設けられ磁化方向が前記第1方向と実質的に反対の方向に固定された強磁性体層を備えたゲート電極とを具備することを特徴とする。
【0010】
また、上述した本発明の第1又は第2の電界効果トランジスタを備える集積回路を提供する。
【0011】
また、上述した本発明の第1又は第2の電界効果トランジスタと記憶素子とをメモリセルに備えるメモリを提供する。
【0012】
さらにまた、上述した本発明の第2の電界効果トランジスタを備え、データを前記第2強磁性体電極の磁化方向として記憶し、磁気抵抗効果を利用して当該データを読み出すことを特徴とするメモリを提供する。
【0013】
以上の本発明において、以下の構成を備えることが好ましい。
【0014】
(1)前記第2強磁性体電極の磁化方向は、前記第1方向と実質的に同じ方向若しくは前記第1方向と実質的に反対の方向に可変であること。
【0015】
(2)前記第2強磁性体電極の磁化方向を変えるための磁場を発生させる電流を流す配線を備えること。
【0016】
(3)前記配線は前記第2強磁性体電極の下に絶縁層を介して設けられていること。
【0017】
(4)前記配線は前記第2強磁性体電極の上に絶縁層を介して設けられていること。
【0018】
(5)前記第1強磁性体電極と前記チャネルとの間及び前記第2強磁性体電極と前記チャネルとの間の少なくとも一方に設けられたトンネルバリア層を備えること。
【0019】
(6)前記第1方向は、前記第1強磁性体電極と前記第2強磁性体電極とを結ぶ方向に実質的に垂直な方向であること。
【0020】
(7)前記第1方向は、前記第1強磁性体電極と前記第2強磁性体電極とを結ぶ方向に実質的に平行な方向であること。
【0021】
(8)前記ゲート電極は、前記ゲート絶縁層上に設けられた第1の強磁性体層と、この第1の強磁性体層上に設けられた非磁性層と、この非磁性層上に設けられた第2の強磁性体層とを備え、前記第1の強磁性体層の磁化方向が前記第1方向と実質的に反対の方向に固定され、前記第2の強磁性体層の磁化方向が前記第1方向と実質的に同じ方向に固定されていること。
【0022】
(9)前記第1強磁性体電極、前記第2強磁性体電極、及び前記強磁性体層のうち少なくとも一つの上に反強磁性層を備えること。
【発明の効果】
【0023】
本発明によれば、微細化が進んだ場合でもゲート・リーク電流の低減を図ることのできる電界効果トランジスタを実現することが可能である。
【発明を実施するための最良の形態】
【0024】
以下、本発明の実施形態について図面を参照しつつ具体的に説明する。
【0025】
(第1の実施形態)
本実施形態は、ソース電極、ドレイン電極、ゲート電極のそれぞれの磁化方向が固定された電界効果トランジスタに関するものである。図1は、本実施形態に係る電界効果トランジスタの構造を示す断面図である。
【0026】
図1(a)に示すように、n型シリコン基板1の表面にソース電極3とドレイン電極4が埋め込み形成されている。ソース電極3とドレイン電極4はそれぞれ強磁性材料からなり、ソース電極3の磁化とドレイン電極4の磁化は互いに実質的に同じ方向(略平行な方向)に向いている。これらの磁化は、ソース電極3とドレイン電極4とを結ぶ方向(チャネル長さ方向)に実質的に垂直な方向を向いている。ソース電極3とドレイン電極4の間はチャネル領域2となるが、このチャネル領域2上にゲート絶縁膜5が形成されており、さらにゲート絶縁膜5上にはゲート電極6が形成されている。ゲート電極6も強磁性材料からなり、ゲート電極6の磁化はソース電極3やドレイン電極4の磁化に対して実質的に逆方向(略反平行な方向)に向いている。
【0027】
この構造の電界効果トランジスタによれば、ソース電極3の磁化方向がゲート電極6の磁化方向と実質的に逆方向となっているので、ソース電極3とゲート電極6との間の抵抗がトンネル磁気抵抗効果により高くなり、両者の間にリーク電流が流れにくくなる。すなわち、ソース電極3とゲート電極6間のリーク電流は、MTJ(Magnetic Tunnel Junction、磁気トンネル接合)における磁化が略反平行状態のトンネル電流によって規定される。一般に、この相対的な磁化方向が略反平行の場合におけるトンネル電流は、磁化方向が略平行な場合や磁化を付与しない場合に比べて少なくなる。このため、ソース電極3とゲート電極6との間のリーク電流を低減することが可能である。
【0028】
このことは、ドレイン電極4とゲート電極6との間のリーク電流についても当てはまり、ドレイン電極4の磁化方向がゲート電極6の磁化方向と実質的に逆方向となっているので、ドレイン電極4とゲート電極6間にリーク電流が流れにくくなる。
【0029】
また、ソース電極3とゲート電極6間およびドレイン電極4とゲート電極6間には、チャネルを介したリーク電流も生じ得る。しかしながら、上記したようにソース電極3とゲート電極6間およびドレイン電極4とゲート電極6間の相対的な磁化方向を略反平行にとっておけば、磁気抵抗効果によりこのリーク電流も低減することが可能である。
【0030】
次に、図1(a)に示す電界効果トランジスタの製造方法について説明する。まず、n型シリコン基板1の表面にゲート絶縁膜5およびゲート電極6を形成する。次に、n型シリコン基板1においてソース電極3およびドレイン電極4が埋め込まれる部分をエッチングにより除去して凹部を形成する。次に、この凹部内に強磁性体膜を埋め込んで、ソース電極3およびドレイン電極4を形成する。さらに、ソース電極3、ドレイン電極4、ゲート電極6それぞれに対して磁化を付与する工程を行う。この工程は、一様磁場中にてアニールを行うプロセスを採用する。例えば、1Tの磁場中で300℃2時間のアニールを行えばよい。室温まで温度を下げた後に磁場を掃引すると、ソース電極・ドレイン電極とゲート電極の形状磁気異方性の違いにより、図1(a)に示す磁化配置を実現することができる。したがって、本製造方法においてはソース電極・ドレイン電極とゲート電極との形状が互いに異なるような設計が必要である。
【0031】
図1(b)は、本実施形態における変形例を示す図であり、ゲート絶縁膜15上に設けられるゲート電極を、強磁性体層16、非磁性体層17、強磁性体層18で構成する電界効果トランジスタの構造を示す。強磁性体層18の膜厚は強磁性体層16の膜厚よりも厚くなっており、強磁性体層16と強磁性体層18との間には反強磁性結合が生じている。強磁性体層18の磁化方向はソース電極3の磁化とドレイン電極4の磁化に対して実質的に同じ方向であり、磁性体層16の磁化方向はソース電極3の磁化とドレイン電極4の磁化に対して実質的に逆方向である。図1(b)の電界効果トランジスタにおいても、ソース電極3およびドレイン電極4の各々の磁化方向がゲート電極の強磁性体層16の磁化方向に対して実質的に逆方向となっているので、ソース電極3およびドレイン電極4とゲート電極6との間のリーク電流を低減することが可能である。
【0032】
次に、図1(b)に示す電界効果トランジスタの製造方法について説明する。まず、n型シリコン基板1の表面にゲート絶縁膜15、および強磁性体層16、非磁性体層17、強磁性体層18からなるゲート電極を形成する。次に、n型シリコン基板1においてソース電極3およびドレイン電極4が埋め込まれる部分をエッチングにより除去して凹部を形成する。次に、この凹部内に強磁性体膜を埋め込んで、ソース電極3およびドレイン電極4を形成する。さらに、ソース電極3、ドレイン電極4、ゲート電極それぞれに対して一様磁場中にてアニールを施すことにより、これらに磁化を付与する工程を行う。一様磁場中でアニールを行い、その後室温に戻すことにより、ソース電極3、ドレイン電極4、膜厚が厚い強磁性体層18の各々の磁化は互いに実質的に同じ方向を向くようになる。さらに、強磁性体層16と強磁性体層18間の反強磁性結合により、強磁性体層16の磁化方向はソース電極3、ドレイン電極4それぞれの磁化方向に対して実質的に逆方向となり、図1(b)の電界効果トランジスタを作製することができる。
【0033】
(第2の実施形態)
図2は本実施形態に係る電界効果トランジスタの構造を示す断面図である。図1と同一部分には同一符号を付して示す。本実施形態の電界効果トランジスタが第1の実施形態の電界効果トランジスタと異なる点は、ソース電極、ドレイン電極、ゲート電極それぞれの磁化の向きである。
【0034】
すなわち、図2(a)に示す電界効果トランジスタでは、ソース電極13、ドレイン電極14それぞれの磁化の向きは、ソース電極13とドレイン電極14とを結ぶ方向に実質的に平行な方向を向いている。ゲート絶縁膜25上に設けられたゲート電極26の磁化方向は、ソース電極13、ドレイン電極14それぞれの磁化方向に対して実質的に逆向きである。
【0035】
また、図2(b)に示す電界効果トランジスタにおいても、図2(a)と同様であり、ゲート絶縁膜27上に強磁性体層28、非磁性体層29、強磁性体層30が積層して構成されたゲート電極において、強磁性体層28と強磁性体層30それぞれの磁化方向は、ソース電極13とドレイン電極14とを結ぶ方向に実質的に平行な方向を向いている。強磁性体層28と強磁性体層30間には反強磁性結合が存在し、強磁性体層28の磁化方向はソース電極13とドレイン電極14それぞれの磁化方向に対して実質的に逆向きである。
【0036】
図2(a)、(b)の電界効果トランジスタにおいても、第1の実施形態と同様にソース電極とゲート電極間のリーク電流、およびドレイン電極とゲート電極間のリーク電流を低減することが可能である。
【0037】
(第3の実施形態)
図3は本実施形態に係る電界効果トランジスタの構造を示す断面図である。図1と同一部分には同一符号を付して示す。本実施形態の電界効果トランジスタが第1の実施形態の電界効果トランジスタと異なる点は、ソース電極、ドレイン電極、ゲート電極それぞれに反強磁性層が設けられていることである。
【0038】
図3(a)に示すように、ソース電極3、ドレイン電極4、ゲート電極6それぞれの上には、反強磁性層31、反強磁性層32、反強磁性層33がそれぞれ形成されている。これらの反強磁性層31、32、33により、ソース電極3、ドレイン電極4、ゲート電極6それぞれの磁化安定性を得ることができる。
【0039】
次に、図3(a)に示す電界効果トランジスタの製造方法について説明する。第1の実施形態と同様に、ゲート絶縁膜5、ゲート電極6、ソース電極3、およびドレイン電極4を形成した後、ソース電極3およびドレイン電極4上に反強磁性層31および反強磁性層32を、ゲート電極6上に反強磁性層33を形成する。反強磁性層31と反強磁性層32とは同じ材料から構成され、反強磁性層33はこれらの反強磁性層31、32のネール温度(T1)とは異なるネール温度を有する材料(T2)から構成される。
【0040】
次に、ソース電極3、ドレイン電極4、ゲート電極6それぞれに対して一様磁場中にてアニールを行うことにより、これらに磁化を付与する工程を行う。例えば、T1のネール温度がT2のネール温度よりも高い場合、反強磁性層T1のネール温度以上で一様磁場中においてアニールを行った後にT2のネール温度付近に降温し、磁場方向を180度回転してアニールを行い室温に戻せばよい。また、T2のネール温度がT1のネール温度よりも高い場合、反強磁性層T2のネール温度以上で一様磁場中においてアニールを行った後にT1のネール温度付近に降温し、磁場方向を180度回転してアニールを行い室温に戻せばよい。以上のアニール工程により、図3(a)の電界効果トランジスタを作製することができる。
【0041】
また、図3(b)に示す電界効果トランジスタにおいても、図3(a)と同様であり、ソース電極3、ドレイン電極4、ゲート電極の強磁性体層18それぞれの上には、反強磁性層31、反強磁性層32、反強磁性層33がそれぞれ形成されている。これらの反強磁性層31、32、33により、ソース電極3、ドレイン電極4、ゲート電極(強磁性体層16、18)それぞれの磁化安定性を得ることができる。なお、図3(b)の場合、反強磁性層31、反強磁性層32、反強磁性層33を同じ材料から構成することも可能である。
【0042】
図3(b)に示す電界効果トランジスタの製造方法は、図3(a)の電界効果トランジスタの製造方法とは異なり、第1の実施形態における図1(b)の電界効果トランジスタの製造方法を採用することができ、図3(a)の場合よりもより簡便に製造することが可能である。
【0043】
(第4の実施形態)
本実施形態は、ソース電極、ゲート電極のそれぞれの磁化方向が固定され、ソース電極またはドレイン電極のいずれかの磁化方向が可変となっているスピン電界効果トランジスタに関するものである。図4、図5は、本実施形態に係るスピン電界効果トランジスタの構造を示す断面図である。
【0044】
まず、図4(a)に示すように、n型シリコン基板1の表面にソース電極43とドレイン電極44が埋め込み形成されている。ソース電極43とドレイン電極44はそれぞれ強磁性材料からなり、ソース電極43の磁化は、ソース電極43とドレイン電極44とを結ぶ方向に実質的に垂直な方向に固定されており、ドレイン電極44の磁化は可変となっている。ドレイン電極44の磁化は、ソース電極43の磁化と実質的に同じ方向か、或いは実質的に逆方向に向くよう構成されている。ソース電極43とドレイン電極44の間はチャネル領域2となるが、このチャネル領域2上にゲート絶縁膜5が形成されており、さらにゲート絶縁膜5上にはゲート電極6が形成されている。ゲート電極6も強磁性材料からなり、ゲート電極6の磁化はソース電極43の磁化に対して実質的に逆方向に向いている。
【0045】
また、図5(a)のスピン電界効果トランジスタの場合は、図4(a)の場合とは逆にドレイン電極54の磁化は、ソース電極53とドレイン電極54とを結ぶ方向に実質的に垂直な方向に固定されており、ソース電極53の磁化は可変となっている。ソース電極53の磁化は、ドレイン電極54の磁化と実質的に同じ方向か、或いは実質的に逆方向に向くよう構成されている。
【0046】
次に、本実施形態に係るスピン電界効果トランジスタの動作機構について説明する。図4(a)に示したスピン電界効果トランジスタでは、ドレイン電極44の磁化が可変となっており、この磁化方向によってチャネル領域2に流れる電流を制御可能である。すなわち、ゲート電極6にしきい値電圧以上の電圧が印加されたとき、ドレイン電極44の磁化方向がソース電極43の磁化と逆向きの場合には、ソース電極43とドレイン電極44との間の抵抗がトンネル磁気抵抗効果により高くなってチャネル領域2には電流がほとんど流れない。一方、その逆にドレイン電極44の磁化方向がソース電極43の磁化と同じ向きの場合には、ソース電極43とドレイン電極44との間の抵抗がトンネル磁気抵抗効果により低くなってチャネル領域2には電流が流れる。図5(a)のスピン電界効果トランジスタにおいても、磁化が可変の電極がドレイン電極からソース電極へ入れ替わるだけであり、同様にチャネル領域2に流れる電流の制御が可能である。このようにチャネル領域2に流れる電流が制御可能であるので、ドレイン電極44やソース電極53の磁化方向を変化させることによりスピン電界効果トランジスタの出力電圧を制御することができ、プログラム可能な論理回路を組むことが可能となる。
【0047】
図4(a)のスピン電界効果トランジスタによれば、第1の実施形態と同様に、ソース電極43の磁化方向がゲート電極6の磁化方向と実質的に逆方向となっているので、ソース電極43とゲート電極6との間の抵抗がトンネル磁気抵抗効果により高くなり、両者の間にリーク電流が流れにくくなる。
【0048】
ここで、ドレイン電極44の磁化方向はゲート電極6の磁化方向に対して必ずしも逆方向とはならないので、リーク電流の問題が生じうる。したがって、図4(a)のスピン電界効果トランジスタは、ドレイン電極44側のリーク電流の問題を無視できる場合に効果的に適用することが可能である。より具体的に説明すると、トランジスタがオン状態の場合とオフ状態の場合とでリーク電流が生じる機構が異なり、トランジスタがオン状態のときはソース電極とゲート電極間のリーク電流が支配的であるのに対し、オフ状態のときはドレイン電極とゲート電極間のリーク電流が支配的である。このことを考慮すると、動作時にオン状態で使用される頻度が高いスピン電界効果トランジスタに対して、図4(a)のスピン電界効果トランジスタを効果的に適用することが可能である。
【0049】
一方、図5(a)のスピン電界効果トランジスタによれば、第1の実施形態と同様に、ドレイン電極54の磁化方向がゲート電極6の磁化方向と実質的に逆方向となっているので、ドレイン電極54とゲート電極6との間の抵抗がトンネル磁気抵抗効果により高くなり、両者の間にリーク電流が流れにくくなる。ここで、ソース電極53の磁化方向はゲート電極6の磁化方向に対して必ずしも逆方向とはならないので、リーク電流の問題が生じうる。したがって、図5(a)のスピン電界効果トランジスタは、ソース電極53側のリーク電流の問題を無視できる場合に効果的に適用することが可能である。すなわち、上述したことを考慮すると、動作時にオフ状態で使用される頻度が高いスピン電界効果トランジスタに対して、図5(a)のスピン電界効果トランジスタを効果的に適用することが可能である。
【0050】
図4(b)、図5(b)はそれぞれ、図4(a)、図5(a)に示すスピン電界効果トランジスタの変形例を示す図であり、それぞれゲート絶縁膜15上に設けられるゲート電極を、強磁性体層16、非磁性体層17、強磁性体層18で構成する電界効果トランジスタの構造を示す。強磁性体層18の膜厚は強磁性体層16の膜厚よりも厚くなっており、強磁性体層16と強磁性体層18との間には反強磁性結合が生じている。強磁性体層18の磁化方向はソース電極43の磁化やドレイン電極54の磁化に対して実質的に同じ方向であり、磁性体層16の磁化方向はソース電極43の磁化やドレイン電極54の磁化に対して実質的に逆方向である。図4(b)、図5(b)のスピン電界効果トランジスタにおいても、ソース電極43やドレイン電極54の各々の磁化方向がゲート電極の強磁性体層16の磁化方向に対して実質的に逆方向となっているので、それぞれソース電極43とゲート電極6との間、ドレイン電極54とゲート電極6との間のリーク電流を低減することが可能である。
【0051】
図4、図5に示すスピン電界効果トランジスタの製造方法は、図1の電界効果トランジスタの製造方法と同様である。異なる点は、ソース電極とドレイン電極の強磁性体材料が異なる点である。磁化方向が可変となる電極には、磁化方向が固定される電極よりも反転磁界が小さな材料、もしくは反転磁界が小さな電極形状を用いる。
【0052】
次に、本実施形態のスピン電界効果トランジスタにおいて、ソース電極やドレイン電極の磁化方向を変化させるための構造について説明する。図6はこの構造を示す断面図である。ここでは、ソース電極53の磁化方向を変化させる場合を一例として説明する。ドレイン電極の磁化方向を変化させる場合も同様である。
【0053】
図6(a)に示すようにソース電極53やドレイン電極54が埋め込まれる半導体層64と支持基板61との間には、書込み配線62と、書込み配線62と半導体層64間を絶縁する絶縁層63とが設けられる。書込み配線62には電流が流れ、この電流により矢印方向に発生する磁場により半導体ソース電極53の磁化方向を変化させることができる。すなわち、当該電流の流れる向きを変えることにより、発生する磁場の方向も変化し、これに基づいてソース電極53の磁化方向を変化させて書込みを行うことができる。
【0054】
図6(b)は変形例であり、スピン電界効果トランジスタの上に書込み配線67を設ける例である。スピン電界効果トランジスタと書込み配線67との間にはこれらを絶縁する絶縁層66が設けられている。この変形例においても、書込み配線67に流れる電流の向きを変えることにより、発生する磁場の方向(矢印方向)も変化し、これに基づいてソース電極53の磁化方向を変化させて書込みを行うことができる。
【0055】
(第5の実施形態)
図7、図8は本実施形態に係るスピン電界効果トランジスタの構造を示す断面図である。図4、図5と同一部分には同一符号を付して示す。本実施形態のスピン電界効果トランジスタが第4の実施形態のスピン電界効果トランジスタと異なる点は、ソース電極、ドレイン電極、ゲート電極に反強磁性層が設けられていることである。
【0056】
図7(a)に示すように、ソース電極43、ゲート電極6それぞれの上には、反強磁性層71、反強磁性層72がそれぞれ形成されている。これらの反強磁性層71、72により、ソース電極43、ゲート電極6それぞれの磁化安定性を得ることができる。また、図7(b)では、ゲート電極6、ドレイン電極54それぞれの上には、反強磁性層72、反強磁性層73がそれぞれ形成されている。これらの反強磁性層72、73により、ゲート電極6、ドレイン電極54それぞれの磁化安定性を得ることができる。
【0057】
さらに、図8(a)に示すように、ソース電極43、ゲート電極の強磁性体層18それぞれの上には、反強磁性層71、反強磁性層72がそれぞれ形成され、図8(b)に示すように、ゲート電極の強磁性体層18、ドレイン電極54それぞれの上には、反強磁性層72、反強磁性層73がそれぞれ形成されている。これらの反強磁性層71、72、73によっても、ソース電極43、ゲート電極、ドレイン電極54それぞれの磁化安定性を得ることができる。
【0058】
また、これらの反強磁性層71、72、73を用いることにより、スピン電界効果トランジスタの製造方法も簡便なものとなる。すなわち、ソース電極43、ゲート電極の強磁性体層18、ドレイン電極44を同じ強磁性体材料により形成した場合でも、反強磁性層71、72をそれぞれソース電極43、強磁性体層18の上に形成し、ドレイン電極44の上には反強磁性層を形成しないプロセスとするだけで、ソース電極43、強磁性体層18それぞれの磁化方向を固定するとともにドレイン電極44の磁化方向を可変とする構造を簡便に製造することができる。
【0059】
(第6の実施形態)
本実施形態は、第1の実施形態の図1の電界効果トランジスタにおいてソース電極とチャネルとの間及びドレイン電極とチャネルとの間にトンネルバリア層を設けたものである。図9は、本実施形態に係る電界効果トランジスタの構造を示す断面図である。
【0060】
図9(a)に示すように、n型シリコン基板101の表面にソース電極103とドレイン電極104が埋め込み形成されている。n型シリコン基板101の表面とソース電極103との間、及びn型シリコン基板101の表面とドレイン電極104との間にそれぞれトンネルバリア膜107が形成されている。ソース電極103とドレイン電極104はそれぞれ強磁性材料からなり、ソース電極103とドレイン電極104の磁化は、ソース電極103とドレイン電極104とを結ぶ方向に実質的に垂直な方向に固定されている。ソース電極103とドレイン電極104の間はチャネル領域102となるが、このチャネル領域102上にゲート絶縁膜5が形成されており、さらにゲート絶縁膜5上にはゲート電極106が形成されている。ゲート電極106も強磁性材料からなり、ゲート電極106の磁化はソース電極103、ドレイン電極104の磁化に対して実質的に逆方向に向いている。
【0061】
本実施形態の電界効果トランジスタによれば、トンネルバリア膜107が、n型シリコン基板101の表面とソース電極103との間で生じうる反応や、n型シリコン基板101の表面とドレイン電極104との間で生じうる反応をそれぞれ防止する役割を果たす。すなわち、製造過程でトランジスタが高温に晒されると、上述した反応が生ずる場合があるが、本実施形態によればこのような反応を抑制することができる。したがって、ソース電極103、ドレイン電極104とn型シリコン基板101の表面との間の接合を良好に形成することができ、トランジスタの製造歩留まりを向上させることが可能である。
【0062】
なお、求められるトランジスタの性能等に応じて、n型シリコン基板101の表面とソース電極103との間、及びn型シリコン基板101の表面とドレイン電極104との間のうち片方のみにトンネルバリア膜を形成する構造を採用することも可能である。
【0063】
図9(b)は、本実施形態における変形例を示す図であり、ゲート絶縁膜115上に設けられるゲート電極を、強磁性体層116、非磁性体層117、強磁性体層118で構成する電界効果トランジスタの構造を示す。強磁性体層118の膜厚は強磁性体層116の膜厚よりも厚くなっており、強磁性体層116と強磁性体層118との間には反強磁性結合が生じている。強磁性体層118の磁化方向はソース電極103の磁化とドレイン電極104の磁化に対して実質的に同じ方向であり、磁性体層116の磁化方向はソース電極103の磁化とドレイン電極104の磁化に対して実質的に逆方向である。この構造によっても図9(a)と同様の効果を得ることができる。
【0064】
(第7の実施形態)
本実施形態は、第5の実施形態の図7、図8のスピン電界効果トランジスタにおいてソース電極とチャネルとの間及びドレイン電極とチャネルとの間にトンネルバリア層を設けたものである。図10及び図11は、本実施形態に係るスピン電界効果トランジスタの構造を示す断面図である。
【0065】
図10(a)に示すように、n型シリコン基板101の表面にソース電極143とドレイン電極144が埋め込み形成されている。n型シリコン基板101の表面とソース電極143との間、及びn型シリコン基板101の表面とドレイン電極144との間にそれぞれトンネルバリア膜107が形成されている。ソース電極143とドレイン電極144はそれぞれ強磁性材料からなり、ソース電極143の磁化は、ソース電極143とドレイン電極144とを結ぶ方向に実質的に垂直な方向に固定されており、ドレイン電極144の磁化は可変となっている。ドレイン電極144の磁化は、ソース電極143の磁化と実質的に同じ方向か、或いは実質的に逆方向に向くよう構成されている。ソース電極143とドレイン電極144の間はチャネル領域102となるが、このチャネル領域102上にゲート絶縁膜105が形成されており、さらにゲート絶縁膜105上にはゲート電極106が形成されている。ゲート電極106も強磁性材料からなり、ゲート電極106の磁化はソース電極143の磁化に対して実質的に逆方向に向いている。また、ソース電極143、ゲート電極106それぞれの上には、反強磁性層171、反強磁性層172がそれぞれ形成されている。これらの反強磁性層171、172によって、ソース電極143、ゲート電極106それぞれの磁化安定性を得ることができる。
【0066】
また、図10(b)のスピン電界効果トランジスタの場合も、n型シリコン基板101の表面とソース電極153との間、及びn型シリコン基板101の表面とドレイン電極154との間にそれぞれトンネルバリア膜107が形成されている。図10(b)のスピン電界効果トランジスタでは、図10(a)の場合とは逆にドレイン電極154の磁化は、ソース電極153とドレイン電極154とを結ぶ方向に実質的に垂直な方向に固定されており、ソース電極153の磁化は可変となっている。ソース電極153の磁化は、ドレイン電極154の磁化と実質的に同じ方向か、或いは実質的に逆方向に向くよう構成されている。また、ゲート電極106、ドレイン電極154それぞれの上には、反強磁性層172、反強磁性層173がそれぞれ形成されている。これらの反強磁性層172、173によって、ゲート電極106、ドレイン電極154それぞれの磁化安定性を得ることができる。
【0067】
図11(a)、(b)はそれぞれ、図10(a)、(b)の変形例を示す図であり、ゲート絶縁膜115上に設けられるゲート電極を、強磁性体層116、非磁性体層117、強磁性体層118で構成するスピン電界効果トランジスタの構造を示す。強磁性体層118の膜厚は強磁性体層116の膜厚よりも厚くなっており、強磁性体層116と強磁性体層118との間には反強磁性結合が生じている。強磁性体層118の磁化方向はソース電極143の磁化やドレイン電極154の磁化に対して実質的に同じ方向であり、磁性体層116の磁化方向はソース電極143の磁化やドレイン電極154の磁化に対して実質的に逆方向である。強磁性体層118の上には反強磁性層172が設けられ、ゲート電極の磁化安定性を得ることができる。
【0068】
本実施形態のスピン電界効果トランジスタによれば、トンネルバリア膜107が、n型シリコン基板101の表面とソース電極143、153との間で生じうる反応や、n型シリコン基板101の表面とドレイン電極144、154との間で生じうる反応をそれぞれ防止する役割を果たす。したがって、ソース電極143、153とn型シリコン基板101の表面との間の接合、ドレイン電極144、154とn型シリコン基板101の表面との間の接合を良好に形成することができ、トランジスタの製造歩留まりを向上させることが可能である。
【0069】
さらに、トンネルバリア膜を付与したことで、チャネル領域102に高スピン偏極率でキャリアを注入できる。したがって、ソース電極153やドレイン電極144の磁化方向の変化に伴う相互コンダクタンスの変化を大きくとることができる。
【0070】
なお、求められるトランジスタの性能等に応じて、n型シリコン基板101の表面とソース電極143、153との間、及びn型シリコン基板101の表面とドレイン電極144、154との間のうち片方のみにトンネルバリア膜を形成する構造を採用することも可能である。また、必要に応じて、図4、図5のように反強磁性層を省略することもできる。
【0071】
上述した第1〜第7の実施形態において、以下の材料を採用することができる。
【0072】
まず、上記実施形態において、n型シリコン基板の代わりにp型シリコン基板を用いることができ、さらに、Ge、SixGe1−x(0<x<1)や、III−V族やII−VI族の化合物半導体などを用いることもできる。
【0073】
また、反強磁性層としては、Fe-Mn(鉄−マンガン)、Pt-Mn(白金−マンガン)、Pt-Cr-Mn(白金−クロム−マンガン)、Ni-Mn(ニッケル−マンガン)、Ir-Mn(イリジウム−マンガン)、NiO(酸化ニッケル)、Fe2O3(酸化鉄)などを用いることができる。
【0074】
また、強磁性体からなるソース電極、ドレイン電極、ゲート電極の各電極は一方向異方性を有することが望ましい。その膜厚は0.1 nmから100 nmが好ましい。さらに、これらの電極の膜厚は、超常磁性にならない程度の厚さが必要であり、0.4 nm以上であることがより望ましい。その材料は、Co、Fe、Niまたはそれらの合金、Co-Pt、Co-Fe-Pt、Fe-Pt、Co-Fe-Cr-Pt、C0-Cr-Ptや、CrO2、Co2MnGe、Co2MnAl、Co2MnSi、CoCrFeAlなどのホイスラー合金やハーフメタル材料、SiMn、GeMnなどの磁性半導体からなる群より選ばれる少なくとも1種を用いることが好ましい。なお、上記磁性材料に、Ag(銀)、Cu(銅)、Au(金)、Al(アルミニウム)、Ru(ルテニウム)、Os(オスニウム)、Re(レニウム)、Ta(タンタル)、B(ボロン)、C(炭素)、O(酸素)、N(窒素)、Pd(パラジウム)、Pt(白金)、Zr(ジルコニウム)、Ir(イリジウム)、W(タングステン)、Mo(モリブデン)、Nb(ニオブ)などの非磁性元素を添加して、磁気特性を調節したり、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
【0075】
また、ゲート電極において強磁性体層に挟まれる非磁性体層の材料としては、Ru、Re、Irなどを用いることができる。
【0076】
さらにまた、トンネルバリア層としては、Si、Ge、Al、Ga、Mg、Ti等の酸化物または窒化物を用いることができる。
【実施例】
【0077】
次に、本発明の実施例について図面を用いつつ詳細に説明する。
【0078】
(実施例1)
本実施例として、図3(b)に示す構造を有する電界効果トランジスタを作製した。その作製手順は、ソース電極3、ドレイン電極4の部分等を除き通常のSiプロセスとほぼ同様であるが、製造プロセスに沿って説明する。図14は実施例1の製造プロセスを示す工程断面図である。
【0079】
まず、n型シリコン基板1上にシリコン酸化膜(SiOx膜)を形成し、さらにこの上にシランとアンモニアを用いてシリコン窒化膜(Si3N4膜)を気相成長した。さらに、PEPを行い、ソース電極3、ゲート酸化膜15、ドレイン電極4となる部分の上に選択的にフォトレジストを形成する。次に、このフォトレジストをマスクとしてSi3N4膜をエッチングし、さらにSi3N4膜をマスクとしてその下のSiOx膜、n型シリコン基板1表面をエッチング除去する。
【0080】
その後、エッチング除去により露出したn型シリコン基板1の領域上に厚い素子分離用フィールドシリコン酸化膜201を形成する。さらに、ソース電極3、ゲート酸化膜15、ドレイン電極4となる部分の上に残っているSi3N4膜をリン酸で除去し、その下のSiOx膜もフッ酸で除去する。
【0081】
次に、熱酸化法によりゲート絶縁膜15としてシリコン酸化膜(SiOx膜)を15 nmの膜厚で成長させ、続いてこのゲート絶縁膜15上に(Co70Fe30)80B20(5 nm)16/Ru(0.95 nm)17/ Co70Fe30(5 nm)18/PtMn(15 nm)33/Ta(300 nm)を堆積した(括弧内は膜厚。)。この後、これらの積層膜に対してフォトリソグラフィーやエッチングを施して、ゲート電極パターン202を形成した。
【0082】
次に、このゲート電極パターン202をマスクとして、フッ素系ガスを用いたRIE(反応性イオンエッチング)により、ゲート絶縁膜15、並びにソース電極3、ドレイン電極4となる部分のn型シリコン基板1の表面領域を除去し、図14(a)の構造を作製した。その後、図14(b)に示すように、このエッチング除去部分にソース電極3及びドレイン電極4として、(Co70Fe30)80B20(5 nm)/Ta(300 nm)の積層膜203を堆積した。さらに、反強磁性層31、32としてPtMn(15 nm)膜204を堆積した。積層膜203やPtMn膜204の堆積には、指向性の強いスパッタ装置によるスパッタを用いると良い。
【0083】
その後、必要に応じて、素子分離用フィールドシリコン酸化膜201やゲート電極パターン202の上に残った積層膜203やPtMn膜204を除去し、層間絶縁膜やコンタクトホールを形成し、測定電極となるアルミ配線を形成した。最後に、一様磁場中でアニールを行った。磁場の大きさは8000 Oeとした。この磁場中アニールにより、ソース電極3、ドレイン電極4、膜厚が厚い強磁性体層18の各々の磁化は互いに実質的に同じ方向を向くようになった。さらに、強磁性体層16と強磁性体層18間の反強磁性結合により、強磁性体層16の磁化方向はソース電極3、ドレイン電極4それぞれの磁化方向に対して実質的に逆方向となり、図1(b)の電界効果トランジスタを作製することができた。
【0084】
また、比較例としてゲート電極、ソース電極、およびドレイン電極に非磁性材料であるAl-Siを用いたトランジスタを作製した。
【0085】
このようにして作製した本実施例のトランジスタと比較例のトランジスタに対して、リーク電流の測定を行った。測定手順は次の通りである。まず、非磁性材料からなる電極を有する比較例のトランジスタのソース電極をグランドに接続し、ゲート電極に正電圧+VGを印加し、ゲート電極とソース電極間に流れる電流を測定したところ、図12(a)に示されるI−V特性を得た。
【0086】
次に、強磁性体材料からなる電極を有する本実施例のトランジスタのソース電極3をグランドに接続し、ゲート電極に正電圧+VGを印加し、ゲート電極とソース電極間に流れる電流を測定したところ、図12(b)に示されるI−V特性を得た。
【0087】
図12に示されるように、比較例のトランジスタの場合(図12(a))に比べて、本実施例のトランジスタの場合(図12(b))には、約17%の電流が削減される。したがって、本実施例の構造を用いることによりリーク電流を低減させることが可能であることがわかる。また、本実施例のトランジスタにおいてソース電極3とドレイン電極4とは可換な構造を有しているため、上記の結果から、本実施例の構造はゲート電極とドレイン電極間のリーク電流低減にも効果があると考えられる。
【0088】
(実施例2)
本実施例として、図11(a)に示す構造を有するスピン電界効果トランジスタを作製した。その作製手順は、トンネルバリア層を形成する点を除き実施例1のプロセスとほぼ同様であるが、製造プロセスに沿って説明する。図15は実施例2の製造プロセスを示す工程断面図である。
【0089】
実施例1の図14(a)に示す構造を作製した後、極薄(例えば、(1 nm))のMgO膜をスパッタ法により堆積し、スパッタ堆積された膜をプラズマ酸化することによりトンネルバリア層107を作製した。Mg膜をスパッタ堆積した後に、スパッタ堆積された膜をプラズマ酸化してもよい。その後、実施例1の製造工程と同様に、ソース電極143及びドレイン電極144として、(Co70Fe30)80B20(5 nm)/Ta(300 nm)の積層膜213を堆積した。MgOスパッタ、プラズマ酸化、積層膜213の堆積の各工程は、真空を破らず連続的に行われることが好ましい。さらに、ドレイン電極144上にレジストマスクを設け、反強磁性層171としてPtMn(15 nm)膜をソース電極143上にのみ形成した。その後、実施例1と同様の製造工程により、本実施例のスピン電界効果トランジスタを作製した。本実施例のスピン電界効果トランジスタは、強磁性体層116と強磁性体層118との間には反強磁性結合が生じており、強磁性体層118の磁化方向はソース電極143の磁化に対して実質的に同じ方向であり、磁性体層116の磁化方向はソース電極143の磁化に対して実質的に逆方向であった。ドレイン電極144の磁化方向は、ソース電極143の磁化に対して実質的に同じか或いは逆の方向に可変となった。なお、ソース電極143及びドレイン電極144の作製は、ドレイン部、ソース部を片方ずつレジストマスクで覆って各電極の作製プロセスを行っても良い。
【0090】
また、比較例として、磁性体層116に相当する層の磁化方向がソース電極の磁化に対して実質的に同じ方向となる以外は本実施例の構造と同じであるトランジスタを作製した。
【0091】
このようにして作製した本実施例のトランジスタと比較例のトランジスタに対して、リーク電流の測定を行った。測定手順は次の通りである。まず、比較例のトランジスタのソース電極をグランドに接続し、ゲート電極に正電圧+VGを印加し、ゲート電極とソース電極間に流れる電流を測定したところ、図13(a)に示されるI−V特性を得た。
【0092】
次に、ドレイン電極の磁化方向を固定するために100 Oeの磁場を印加しながら、本実施例のトランジスタのソース電極143をグランドに接続し、ゲート電極に正電圧+VGを印加し、ゲート電極とソース電極間に流れる電流を測定したところ、図13(b)に示されるI−V特性を得た。
【0093】
図13に示されるように、比較例のトランジスタの場合(図13(a))に比べて、本実施例のトランジスタの場合(図13(b))には、約13%の電流が削減される。したがって、本実施例の構造を用いることによりリーク電流を低減させることが可能であることがわかる。また、本実施例のトランジスタにおいてソース電極3とドレイン電極4とは可換な構造を有しているため、上記の結果から、本実施例の構造はゲート電極とドレイン電極間のリーク電流低減にも効果があると考えられる。
【0094】
なお、本発明は上記実施形態、実施例に限定されることは無い。例えば、チャネルの型としてはエンハンス型に限らずデプリーション型のものを用いることができる。チャネルの製造方法としては、イオン注入のみならず、変調ドープを用いたヘテロ界面成長プロセスにより作製してもよい。
【0095】
また、上記実施形態、実施例の電界効果トランジスタを用いて集積回路を構成してもよい。上記実施形態、実施例の電界効果トランジスタと記憶素子とをメモリセルに備えるメモリを構成してもよい。例えば、誘電体キャパシタと組み合わせればDRAM(Dynamic Random Access Memory)を、強誘電体キャパシタと組み合わせればFRAM(Ferroelectric Random Access Memory)を、磁気抵抗効果素子と組み合わせればMRAM(Magnetic Random Access Memory)を構成することができる。さらにまた、EEPROM(データの書込みや消去を電気的に行うプログラム可能なリード・オンリ・メモリ)のトランジスタにも上記実施形態、実施例の電界効果トランジスタを適用することが可能である。
【0096】
さらにまた、上記実施形態、実施例のスピン電界効果トランジスタの磁化可変電極(ソース電極またはドレイン電極)を記憶部として用い、データを当該電極の磁化方向として記憶し、ソース電極とドレイン電極間に生ずる磁気抵抗効果を利用して当該データを読み出すメモリを提供することもできる。
【0097】
その他、本発明は上記実施形態や実施例そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態や実施例に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態や実施例に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態や実施例にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【0098】
【図1】本発明の第1の実施形態に係る電界効果トランジスタの構造を示す断面図。
【図2】本発明の第1の実施形態に係る電界効果トランジスタの構造の変形例を示す断面図。
【図3】本発明の第1の実施形態に係る電界効果トランジスタの構造の他の変形例を示す断面図。
【図4】本発明の第2の実施形態に係る電界効果トランジスタの構造を示す断面図。
【図5】本発明の第2の実施形態に係る電界効果トランジスタの構造の変形例を示す断面図。
【図6】本発明の第2の実施形態に係る電界効果トランジスタに電流磁場を印加する構造を示す断面図。
【図7】本発明の第2の実施形態に係る電界効果トランジスタの構造の他の変形例を示す断面図。
【図8】本発明の第2の実施形態に係る電界効果トランジスタの構造の他の変形例を示す断面図。
【図9】本発明の第3の実施形態に係る電界効果トランジスタの構造を示す断面図。
【図10】本発明の第4の実施形態に係る電界効果トランジスタの構造を示す断面図。
【図11】本発明の第4の実施形態に係る電界効果トランジスタの構造の変形例を示す断面図。
【図12】本発明の実施例1に係る電界効果トランジスタの電流−電圧特性を示す特性図。
【図13】本発明の実施例2に係る電界効果トランジスタの電流−電圧特性を示す特性図。
【図14】本発明の実施例1に係る電界効果トランジスタの製造方法を示す工程断面図。
【図15】本発明の実施例2に係る電界効果トランジスタの製造方法を示す工程断面図。
【符号の説明】
【0099】
1、101…n型シリコン基板
2、102…チャネル領域
3、43、53、103、143、153…ソース電極
4、44、54、104、144、154…ドレイン電極
5、15、25、27、105、115…ゲート絶縁膜
6、26、106…ゲート電極
16、28、116…強磁性体層
17、29、117…非磁性体層
18、30、118…強磁性体層
31、32、33、71、72、73、171、172、173…反強磁性層
61…支持基板
62、67…書込み配線
63、66…絶縁層
107…トンネルバリア膜
201…素子分離用フィールドシリコン酸化膜
202、211…ゲート電極パターン
203…積層膜
204…PtMn膜
212…トンネルバリア層
213…積層膜
【特許請求の範囲】
【請求項1】
磁化方向が第1方向に固定された第1強磁性体電極と、磁化方向が前記第1方向と実質的に同じ方向に固定された第2強磁性体電極と、前記第1強磁性体電極と前記第2強磁性体電極との間のチャネルと、前記チャネル上にゲート絶縁層を介して設けられ磁化方向が前記第1方向と実質的に反対の方向に固定された強磁性体層を備えたゲート電極とを具備することを特徴とする電界効果トランジスタ。
【請求項2】
磁化方向が第1方向に固定された第1強磁性体電極と、磁化方向が可変の第2強磁性体電極と、前記第1強磁性体電極と前記第2強磁性体電極との間のチャネルと、前記チャネル上にゲート絶縁層を介して設けられ磁化方向が前記第1方向と実質的に反対の方向に固定された強磁性体層を備えたゲート電極とを具備することを特徴とする電界効果トランジスタ。
【請求項3】
前記第2強磁性体電極の磁化方向は、前記第1方向と実質的に同じ方向若しくは前記第1方向と実質的に反対の方向に可変であることを特徴とする請求項2に記載の電界効果トランジスタ。
【請求項4】
前記第2強磁性体電極の磁化方向を変えるための磁場を発生させる電流を流す配線を備えることを特徴とする請求項2又は3に記載の電界効果トランジスタ。
【請求項5】
前記配線は前記第2強磁性体電極の下に絶縁層を介して設けられていることを特徴とする請求項4に記載の電界効果トランジスタ。
【請求項6】
前記配線は前記第2強磁性体電極の上に絶縁層を介して設けられていることを特徴とする請求項4に記載の電界効果トランジスタ。
【請求項7】
前記第1強磁性体電極と前記チャネルとの間及び前記第2強磁性体電極と前記チャネルとの間の少なくとも一方に設けられたトンネルバリア層を備えることを特徴とする請求項項1乃至6のいずれかに記載の電界効果トランジスタ。
【請求項8】
前記第1方向は、前記第1強磁性体電極と前記第2強磁性体電極とを結ぶ方向に実質的に垂直な方向であることを特徴とする請求項1乃至7のいずれかに記載の電界効果トランジスタ。
【請求項9】
前記第1方向は、前記第1強磁性体電極と前記第2強磁性体電極とを結ぶ方向に実質的に平行な方向であることを特徴とする請求項項1乃至7のいずれかに記載の電界効果トランジスタ。
【請求項10】
前記ゲート電極は、前記ゲート絶縁層上に設けられた第1の強磁性体層と、この第1の強磁性体層上に設けられた非磁性層と、この非磁性層上に設けられた第2の強磁性体層とを備え、前記第1の強磁性体層の磁化方向が前記第1方向と実質的に反対の方向に固定され、前記第2の強磁性体層の磁化方向が前記第1方向と実質的に同じ方向に固定されていることを特徴とする請求項項1乃至9のいずれかに記載の電界効果トランジスタ。
【請求項11】
前記第1強磁性体電極、前記第2強磁性体電極、及び前記強磁性体層のうち少なくとも一つの上に反強磁性層を備えることを特徴とする請求項1乃至10のいずれかに記載の電界効果トランジスタ。
【請求項12】
請求項1乃至11のいずれかに記載の電界効果トランジスタを備えることを特徴とする集積回路。
【請求項13】
請求項1乃至11のいずれかに記載の電界効果トランジスタと記憶素子とをメモリセルに備えることを特徴とするメモリ。
【請求項14】
前記第2強磁性体電極の磁化方向が可変である請求項2乃至11のいずれかに記載の電界効果トランジスタを備え、データを前記第2強磁性体電極の磁化方向として記憶し、磁気抵抗効果を利用して当該データを読み出すことを特徴とするメモリ。
【請求項1】
磁化方向が第1方向に固定された第1強磁性体電極と、磁化方向が前記第1方向と実質的に同じ方向に固定された第2強磁性体電極と、前記第1強磁性体電極と前記第2強磁性体電極との間のチャネルと、前記チャネル上にゲート絶縁層を介して設けられ磁化方向が前記第1方向と実質的に反対の方向に固定された強磁性体層を備えたゲート電極とを具備することを特徴とする電界効果トランジスタ。
【請求項2】
磁化方向が第1方向に固定された第1強磁性体電極と、磁化方向が可変の第2強磁性体電極と、前記第1強磁性体電極と前記第2強磁性体電極との間のチャネルと、前記チャネル上にゲート絶縁層を介して設けられ磁化方向が前記第1方向と実質的に反対の方向に固定された強磁性体層を備えたゲート電極とを具備することを特徴とする電界効果トランジスタ。
【請求項3】
前記第2強磁性体電極の磁化方向は、前記第1方向と実質的に同じ方向若しくは前記第1方向と実質的に反対の方向に可変であることを特徴とする請求項2に記載の電界効果トランジスタ。
【請求項4】
前記第2強磁性体電極の磁化方向を変えるための磁場を発生させる電流を流す配線を備えることを特徴とする請求項2又は3に記載の電界効果トランジスタ。
【請求項5】
前記配線は前記第2強磁性体電極の下に絶縁層を介して設けられていることを特徴とする請求項4に記載の電界効果トランジスタ。
【請求項6】
前記配線は前記第2強磁性体電極の上に絶縁層を介して設けられていることを特徴とする請求項4に記載の電界効果トランジスタ。
【請求項7】
前記第1強磁性体電極と前記チャネルとの間及び前記第2強磁性体電極と前記チャネルとの間の少なくとも一方に設けられたトンネルバリア層を備えることを特徴とする請求項項1乃至6のいずれかに記載の電界効果トランジスタ。
【請求項8】
前記第1方向は、前記第1強磁性体電極と前記第2強磁性体電極とを結ぶ方向に実質的に垂直な方向であることを特徴とする請求項1乃至7のいずれかに記載の電界効果トランジスタ。
【請求項9】
前記第1方向は、前記第1強磁性体電極と前記第2強磁性体電極とを結ぶ方向に実質的に平行な方向であることを特徴とする請求項項1乃至7のいずれかに記載の電界効果トランジスタ。
【請求項10】
前記ゲート電極は、前記ゲート絶縁層上に設けられた第1の強磁性体層と、この第1の強磁性体層上に設けられた非磁性層と、この非磁性層上に設けられた第2の強磁性体層とを備え、前記第1の強磁性体層の磁化方向が前記第1方向と実質的に反対の方向に固定され、前記第2の強磁性体層の磁化方向が前記第1方向と実質的に同じ方向に固定されていることを特徴とする請求項項1乃至9のいずれかに記載の電界効果トランジスタ。
【請求項11】
前記第1強磁性体電極、前記第2強磁性体電極、及び前記強磁性体層のうち少なくとも一つの上に反強磁性層を備えることを特徴とする請求項1乃至10のいずれかに記載の電界効果トランジスタ。
【請求項12】
請求項1乃至11のいずれかに記載の電界効果トランジスタを備えることを特徴とする集積回路。
【請求項13】
請求項1乃至11のいずれかに記載の電界効果トランジスタと記憶素子とをメモリセルに備えることを特徴とするメモリ。
【請求項14】
前記第2強磁性体電極の磁化方向が可変である請求項2乃至11のいずれかに記載の電界効果トランジスタを備え、データを前記第2強磁性体電極の磁化方向として記憶し、磁気抵抗効果を利用して当該データを読み出すことを特徴とするメモリ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2007−165786(P2007−165786A)
【公開日】平成19年6月28日(2007.6.28)
【国際特許分類】
【出願番号】特願2005−363624(P2005−363624)
【出願日】平成17年12月16日(2005.12.16)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成19年6月28日(2007.6.28)
【国際特許分類】
【出願日】平成17年12月16日(2005.12.16)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]