半導体装置およびその製造方法
【課題】本発明の半導体装置は、nチャネルの高電子移動度トランジスタ(HEMT)とpチャネル電界効果トランジスタとを単一の基板上に形成した。
【解決手段】nチャネル電界効果トランジスタは、第1チャネル層7と、この第1チャネル層7にヘテロ接合し、n型の電荷を供給するn型第1障壁層6と、n型第1障壁層6に対してpn接合型の電位障壁を有するp型ゲート領域10とを備え、pチャネル電界効果トランジスタは、p型の第2チャネル層13と、pn接合型の電位障壁を有するn型ゲート領域18とを備える。各トランジスタはpn接合型のゲート領域を有するのでターンオン電圧を高くすることが可能となり、ゲート逆方向リーク電流を減少させたエンハンスメントモードでの動作を実現した。
【解決手段】nチャネル電界効果トランジスタは、第1チャネル層7と、この第1チャネル層7にヘテロ接合し、n型の電荷を供給するn型第1障壁層6と、n型第1障壁層6に対してpn接合型の電位障壁を有するp型ゲート領域10とを備え、pチャネル電界効果トランジスタは、p型の第2チャネル層13と、pn接合型の電位障壁を有するn型ゲート領域18とを備える。各トランジスタはpn接合型のゲート領域を有するのでターンオン電圧を高くすることが可能となり、ゲート逆方向リーク電流を減少させたエンハンスメントモードでの動作を実現した。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、化合物半導体系の電界効果トランジスタに関し、特にn型の高電子移動度トランジスタとp型の電界効果トランジスタとを同一の化合物半導体基板上に形成した半導体装置に関する。
【背景技術】
【0002】
GaAs系などの化合物半導体層を持つ電界効果トランジスタは電子移動度が高く、良好な周波数特性を有することから、nチャネルを使って携帯電話などの高周波領域の分野で広く用いられている。現在、高周波数帯に用いられるnチャネルFET(Field Effect Transistor)は、高電子移動度トランジスタ(HEMT:High Electron Mobility
Transistor)が用いられている。また、その変形例であり、エピタキシャル成長によるある程度の格子不整合を許容してさらに高い電子移動度を実現する擬似格子接合高電子移動度トランジスタ(PHEMT:Pseudomorphic HEMT)が知られている。また、ゲート部にPN接合を形成したJPHEMT(Junction Pseudomorphic HEMT)(例えば特許文献1を参照)が知られている。JPHEMTは、ゲートに大きな正電圧を印加してチャネル層に形成されるキャリア欠乏領域を縮小し、チャネル層の寄生抵抗成分を減少させている。
【0003】
このように、nチャネルFETの高性能化が進んでおり、それに加えて、今後は高集積化が求められており、化合物半導体を用いた相補型(コンプリメンタリ)素子の開発が必要となっている。一般的に、化合物半導体上にnチャネルとpチャネルのFETを同時に形成する方法として、イオン注入技術を使用する手法が知られている。同一基板上にp型ドーパントとn型ドーパントを打ち分けて、nチャネル形成領域とpチャネル形成領域とを形成する。しかし、このイオン技術注入法を利用する場合は、注入したドーパントを活性化させるために、イオン注入後に少なくとも800℃以上の高温アニールを行う必要がある。
【0004】
特許文献2には、化合物半導体上にnチャネルFETとpチャネルFETを同時に形成する方法が記載されている。GaAsからなる化合物半導体基板上に、2次元電子ガスをキャリアとするnチャネル型ヘテロ接合電界効果トランジスタと、2次元正孔ガスをキャリアとするpチャネル型ヘテロ接合電界効果トランジスタを形成することが記載されている。nチャネル型ヘテロ接合電界効果トランジスタは、ノンドープGaAs層、ノンドープAlGaAs層、n型不純物ドープAlGaAs層、n型不純物ドープGaAs層を備えている。各層はエピタキシャル成長法により積層形成されている。n型不純物ドープAlGaAs層にはアルミニウム又はチタン/白金/金を用いたゲート電極が、n型不純物ドープGaAs層には金ゲルマニウム/金を用いたソース・ドレイン電極がそれぞれ形成されている。pチャネル型ヘテロ接合電界効果トランジスタは、上記積層構造の上にノンドープGaAs層、ノンドープAlGaAs層、p型不純物ドープAlGaAs層、p型不純物ドープGaAs層の各層がエピタキシャル成長法により積層形成されている。p型不純物ドープのAlGaAs層にはAl又はチタン/白金/金を用いたゲート電極が、p型不純物ドープのGaAs層の上には金/亜鉛/金を用いたソース・ドレイン電極がそれぞれ形成されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開平11−150264号公報
【特許文献2】特開昭61−67275号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
イオン注入技術をHEMTに用いようとすると、不純物のドーピング後に800℃以上の温度で熱処理が必要となる。しかし、ヘテロ接合は温度600℃程度のエピタキシャル成長法により形成されることから、800℃以上のアニール温度ではヘテロ接合界面において化合物組成元素や不純物元素の相互拡散が生じて、意図するヘテロ接合を実現することが困難であった。
【0007】
また、特許文献2に記載の各電界効果トランジスタは、各ゲートがショットキー接合型である。このため、閾値電圧を制御すること、あるいはpチャネルの電界効果トランジスタをエンハンスメントモードで動作させることが難しい。そのため、nチャネル電界効果トランジスタとpチャネル電界効果トランジスタを同一基板に形成してリーク電流の小さい相補型トランジスタを構成することが難しい、という課題があった。
【課題を解決するための手段】
【0008】
本発明においては上記課題を解決するために以下の手段を講じた。
【0009】
請求項1の発明においては、化合物半導体基板と、前記化合物半導体基板の上に形成され、第1チャネル層と、前記第1チャネル層にヘテロ接合し、前記第1チャネル層にn型の電荷を供給するn型の第1障壁層と、前記n型の第1障壁層に対してpn接合型の電位障壁を有するp型のゲート領域とを備えるnチャネル電界効果トランジスタ領域と、前記化合物半導体基板の上に形成され、p型の第2チャネル層と、前記p型の第2チャネル層に対してpn接合型の電位障壁を有するn型のゲート領域とを含むpチャネル電界効果トランジスタ領域と、から構成される半導体装置とした。
【0010】
請求項2の発明においては、前記pチャネル電界効果トランジスタ領域は、前記化合物半導体基板の上方に、前記第1チャネル層、前記n型の第1障壁層、前記第2チャネル層の順で積層して形成されていることを特徴とする請求項1に記載の半導体装置とした。
【0011】
請求項3の発明においては、前記nチャネル電界効果トランジスタ領域は、前記化合物半導体基板の上方に、前記p型の第2チャネル層、前記n型のゲート領域と同時に形成されたn型のゲート層、前記第1チャネル層、前記n型の第1障壁層の順で積層して形成されていることを特徴とする請求項1に記載の半導体装置とした。
【0012】
請求項4の発明においては、前記n型のゲート領域と前記p型の第2チャネル層との間にゲートリーク防止層が形成されていることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置とした。
【0013】
請求項5の発明においては、前記p型の第2チャネル層には、Znの拡散層からなるp型のソース領域とドレイン領域が、前記n型のゲート領域を挟むように互いに離間して形成されていることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置とした。
【0014】
請求項6の発明においては、前記化合物半導体基板と前記第1チャネル層との間に、前記第1チャネル層にn型の電荷を供給するn型の第2障壁層が形成されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置とした。
【0015】
請求項7の発明においては、前記pチャンネル電界効果トランジスタ領域には、バックゲート電極が形成されている請求項1〜6のいずれか1項に記載の半導体装置とした。
【0016】
請求項8の発明においては、前記pチャンネル電界効果トランジスタのバックゲート電極は、前記前記n型の第1障壁層上に形成されている請求項7に記載の半導体装置とした。
【0017】
請求項9の発明においては、化合物半導体基板上に、第1バッファ層と、第1チャネル層と、n型の第1障壁層と、第2バッファ層と、p型の第2チャネル層と、n型のゲート層とを順次エピタキシャル成長させて多層膜を形成する工程と、前記n型のゲート層を選択的に除去してpチャネル電界効果トランジスタ用のn型のゲート領域を形成する工程と、前記p型の第2チャネル層を選択的に除去して、前記n型のゲート領域を含む前記p型の第2チャネル層が残留するpチャネル電界効果トランジスタ領域と、前記n型の第1障壁層が残留するnチャネル電界効果トランジスタ領域とを区画する工程と、前記pチャネル電界効果トランジスタ領域と前記nチャネル電界効果トランジスタ領域の露出面に絶縁膜を同時に形成し、前記絶縁膜に第1開口部を形成する工程と、前記第1開口部からZn不純物を拡散させて、pチャネル電界効果トランジスタ用のソース領域及びドレイン領域とnチャネル電界効果トランジスタ用のゲート領域を同時に形成する工程と、前記pチャネル電界効果トランジスタ領域と前記nチャネル電界効果トランジスタ領域とを電気的に分離するための素子分離領域を形成する工程と、前記pチャネル電界効果トランジスタ用の前記ソース領域及びドレイン領域と前記nチャネル電界効果トランジスタ用のゲート領域に金属電極を形成する工程と、を含む半導体装置の製造方法とした。
【0018】
請求項10の発明においては、前記nチャンネル電界効果トランジスタ用のソース領域及びドレイン領域に金属電極を形成するときに同時に、前記n型の第1障壁層上に前記pチャンネル電界効果トランジスタのバックゲート電極を形成する工程を含む請求項9に記載の半導体装置の製造方法とした。
【0019】
請求項11の発明においては、化合物半導体基板上に、第1バッファ層と、p型の第2チャネル層と、n型のゲート層と、n型の第2障壁層と、第1チャネル層と、n型の第1障壁層とを順次エピタキシャル成長させて多層膜を形成する工程と、pチャネル電界効果トランジスタ領域とnチャネル電界効果トランジスタ領域とを電気的に分離するための素子分離領域を形成する工程と、前記pチャネル電界効果トランジスタ領域の前記n型の第1障壁層、前記第1チャネル層及び前記n型の第2障壁層を選択的に除去する工程と、前記pチャネル電界効果トランジスタ領域の前記n型のゲート層を選択的に除去してpチャネル電界効果トランジスタ用のn型のゲート領域を形成する工程と、前記pチャネル電界効果トランジスタ領域と前記nチャネル電界効果トランジスタ領域の露出面に絶縁膜を同時に形成し、前記絶縁膜に開口部を形成する工程と、前記開口部からZn不純物を拡散させて、pチャネル電界効果トランジスタ用のソース領域及びドレイン領域とnチャネル電界効果トランジスタ用のゲート領域を同時に形成する工程と、前記pチャネル電界効果トランジスタ用の前記ソース領域及びドレイン領域と前記nチャネル電界効果トランジスタ用のゲート領域に金属電極を形成する工程と、を含む半導体装置の製造方法とした。
【0020】
請求項12の発明においては、前記nチャンネル電界効果トランジスタ用のソース領域及びドレイン領域に金属電極を形成するときに同時に、前記n型の第1障壁層上に前記pチャンネル電界効果トランジスタのバックゲート電極を形成する工程を含む請求項11に記載の半導体装置の製造方法とした。
【発明の効果】
【0021】
本発明の半導体装置は、nチャネル高電子移動度トランジスタとpチャネル電界効果トランジスタとを同一の化合物半導体基板上に形成した。nチャネル電界効果トランジスタは、第1チャネル層と、この第1チャネル層にヘテロ接合し、第1チャネル層にn型の電荷を供給するn型の第1障壁層と、n型の第1障壁層に対してpn接合型の電位障壁を有するp型のゲート領域とを備えている。pチャネル電界効果トランジスタは、p型の第2チャネル層と、このp型の第2チャネル層に対してpn接合型の電位障壁を有するn型のゲート領域とを備えている。これにより、各トランジスタのゲート領域はpn接合型の電位障壁を有しているので、ショットキー接合に比べてターンオン電圧を高くすることが可能となり、ゲート逆方向リーク電流を減少させることができるとともに、閾値電圧の制御やエンハンスメントモードでの動作を容易に実現することができる。
【図面の簡単な説明】
【0022】
【図1】本発明の実施形態に係る半導体装置の模式的な縦断面図である。
【図2】本発明の他の実施形態に係る半導体装置の模式的な縦断面図である。
【図3】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図4】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図5】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図6】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図7】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図8】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図9】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図10】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図11】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図12】本発明のさらに他の実施形態に係る半導体装置の模式的な縦断面図である。
【図13】本発明のさらに他の実施形態に係る半導体装置の特性を示す図である。
【図14】本発明のさらに他の実施形態に係る半導体装置の製造方法を表す模式図である。
【図15】本発明のさらに他の実施形態に係る半導体装置の製造方法を表す模式図である。
【図16】本発明の別の実施形態に係る半導体装置の模式的な縦断面図である。
【発明を実施するための形態】
【0023】
本発明に係る半導体装置は、一つの化合物半導体基板上にpチャネル電界効果トランジスタが形成される領域(以下、pFET領域という。)とnチャネル電界効果トランジスタが形成される領域(以下、nFET領域という。)とを備えている。
【0024】
nFET領域は、化合物半導体基板上に形成されるn型第2障壁層と、第1チャネル層と、n型第1障壁層と、このn型第1障壁層に形成されたp型ゲート領域と、ゲート電極を備えている。なお、n型第2障壁層は省略することができる。
【0025】
n型第2障壁層と第1チャネル層との間、及び第1チャネル層とn型第1障壁層との間はヘテロ接合界面を構成する。n型第1障壁層及びn型第2障壁層は第1チャネル層よりも広いバンドギャップを有している。n型第1障壁層とp型ゲート領域との間はpn接合型の電位障壁が生じている。pn接合に基づく電位障壁はショットキー障壁よりもビルトイン電圧が大きい。そのために、p型ゲート領域に、より大きな正電圧を印加することができる。p型ゲート領域に正電圧を印加すると、第1チャネル層とn型第1障壁層又はn型第2障壁層との界面に井戸型ポテンシャルが構成される。n型第1障壁層又はn型第2障壁層からこの井戸型ポテンシャルに供給された電子は高移動度の2次元電子ガスとして振舞う。その結果、図示しないソース領域とドレイン領域間を電子の高速移動が可能となり、高速動作のスイッチング素子を実現することができる。
【0026】
pFET領域は、n型第1障壁層の上に形成されるゲートリーク防止層と、第2チャネル層と、n型ゲート領域と、ソース領域及びドレイン領域を備えている。ゲートリーク防止層を形成したのでゲートのリーク電流を低減することができる。なお、ゲートリーク防止層は省略することができる。pFET領域3とnFET領域4とは素子分離領域12により電気的に分離されている。
【0027】
n型ゲート領域は、第2チャネル層に対してpn接合型の電位障壁を有している。そのために、ショットキー型ゲートによる電界効果トランジスタと比較してゲートに印加するゲート電圧を低くしたエンハンスメントモードで駆動することができる。また、n型ゲート領域の不純物濃度を調整することにより、トランジスタの閾値電圧制御性を高めることができる。n型ゲート領域に負電圧を印加して第2チャネル層に形成される空乏層の深さを変化させて、ソース・ドレイン間に流れる電流(正孔)を制御する。
【0028】
このように、化合物半導体を用いてpn接合型ゲート領域を有するnFETとpFETを同一基板上に形成したので、リーク電流が少なく高速動作が可能な相補型FETを高密度で構成することができる。
【0029】
なお、pFETをn型第1障壁層の上に形成することに代えて、化合物半導体基板上にまず第2チャネル層とn型ゲート層等から成るpFETを形成し、n型ゲート層の上にn型第2障壁層、第1チャネル層、n型第1障壁層等からなるnFETを形成することができる。
【0030】
本発明の半導体装置の製造方法は、まず、化合物半導体基板上に第1バッファ層、第1チャネル層、n型第1障壁層、第2バッファ層、p型の第2チャネル層、及びn型ゲート層を順次積層形成する。更に、n型ゲート領域を選択的に形成してpチャネルFET用のn型ゲート領域を形成する工程、第2チャネル層を選択的に除去して、pFET領域とnFET領域とを区画する工程、表面に絶縁膜を形成する工程を備えている。更に、当該絶縁膜に開口部を形成してZn不純物を拡散させてpFET用のソース領域とドレイン領域とnFET用のゲート領域を同時に形成する工程、pFET領域とnFET領域を分離するための素子分離領域を形成する工程、pFET領域にpFET用のソース電極及びドレイン電極と、nFET用のゲート領域にゲート電極とを同時に形成する工程を備えている。
【0031】
その結果、段差部の上段側にpFET領域が形成され、段差部の下段側にnFET領域が形成される。また、化合物半導体基板2上に順次積層する順番を、p型の第2チャネル層、n型ゲート層を先に堆積し、次に、n型第2障壁層、第1チャネル層、n型第1障壁層の順に積層形成することができる。この場合は、段差部の上段側にnFET領域が形成され、下段側にpFET領域が形成される。
【0032】
このように、pFETとnFETとを同じ工程で同時に形成することができるので、製造工数の増加を抑制して低コストで製造することができる。
【0033】
(第一実施形態)
図1は、本発明の第一実施形態に係る半導体装置の模式的な縦断面図を表す。以下、化合物半導体としてIII−V属化合物を用いた例について具体的に説明する。最初にnFET領域4について説明する。化合物半導体基板2としてGaAs単結晶基板を使用した。第1バッファ層5として不純物が添加されていないノンドープのi−GaAs層とした。n型第2障壁層8はn型電荷供給層8aと高抵抗層8bの2層構造を有する。n型電荷供給層8aは、n型不純物としてSiを1.0×1012〜4.0×1012atoms/cm2の高濃度で添加した厚さ約3nmのn+AlGaAs層から構成され、高抵抗層8bは、不純物が添加されていない厚さ約3nmのi−AlGaAs層から構成されている。第1チャネル層7は、不純物が添加されていない厚さ5nm〜15nmのi−InGaAs層とした。n型電荷供給層8aは第1チャネル層7に電子を供給するために設けられており、高抵抗層8bは、その上の第1チャネル層7との間に良好なヘテロ接合界面を得るために形成されている。
【0034】
n型第1障壁層6は、n型電荷供給層6aが高抵抗層6b及び高抵抗層6cにより挟まれる3層構造から構成されている。高抵抗層6bは、不純物が添加されていない厚さ約3nmのi−AlGaAs層により形成されている。n型電荷供給層6aは、n型不純物としてSiを1.0×1012〜4.0×1012atoms/cm2の高濃度で添加された厚さ約6nmのn+AlGaAs層により形成されている。高抵抗層6cは、n型不純物としてSiが1.0×1010〜4.0×1011atoms/cm2の低濃度に添加された厚さ70nm〜200nmのn−AlGaAs層から形成されている。n型電荷供給層6aは、第1チャネル層7に電子を供給するために設けられ、高抵抗層6bは、その下に形成される第1チャネル層7との間に良好なヘテロ接合界面を得るために設けられている。
【0035】
p型ゲート領域10は、高抵抗層6cのn−AlGaAs層にZnを拡散したp型領域から形成されている。高抵抗層6cの上面には、シリコン窒化膜からなる絶縁膜9が形成され、p型ゲート領域10にZnを拡散させるための開口部が形成され、その開口部にはゲート電極11が形成されている。ゲート電極11は、チタン(Ti)、白金(Pt)、金(Au)が順次積層された金属電極により構成され、その下部のp型ゲート領域10とオーミックコンタクトがとられている。なお、図1において図示していないが、ゲート電極11を挟むようにソース電極とドレイン電極が形成され、高抵抗層6cとオーミンクコンタクトがとられている。
【0036】
次に、pFET領域3について説明する。pFET領域3は、高抵抗層6cまでは、nFET領域4と同じ積層構造を備えている。高抵抗層6cの上には、例えばSiなどのn型不純物を6×1018atoms/cm3含むn+GaAs層のキャップ層26が形成され、その上に不純物が添加されていない厚さ10nm〜100nmのi−GaAs層の第2バッファ層15が形成されている。
【0037】
第2チャネル層13は、第2バッファ層15の上に形成され、例えばC(炭素)などのp型不純物を1×1016〜5×1018atoms/cm3の濃度で添加された厚さ30nm〜250nmのp−GaAs層から構成されている。ゲートリーク防止層14は、第2チャネル層13の上に形成され、不純物が添加されていない厚さ0nm〜50nmのi−AlGaAs層により構成されている。n型ゲート領域18は、ゲートリーク防止層14の上に形成されるn型第1ゲート層18aとn型第2ゲート層18bの2層構造を備えている。n型第1ゲート層18aは、Siなどのn型不純物を1×1017〜5×1019atoms/cm3の濃度で添加した厚さ10nm〜50nmのn−InGaPから構成されている。n型第2ゲート層18bは、Siなどのn型不純物を1×1017〜5×1019atoms/cm3の濃度で添加した厚さ50〜200nmのn−GaAsにより構成されている。
【0038】
ソース領域及びドレイン領域16は、n型ゲート領域18を挟むように離間しゲートリーク防止層14を貫通し、第2チャネル層13の一部領域まで延在するように形成されている。ソース領域及びドレイン領域16は、ゲートリーク防止層14及び第2チャネル層13の一部領域に不純物としてZnを拡散させた拡散領域により構成されている。第2バッファ層15、第2チャネル層13、ゲートリーク防止層14及びn型ゲート領域18の側面と、ゲートリーク防止層14及びn型ゲート領域18の表面にはシリコン窒化膜からなる絶縁膜9が形成されている。絶縁膜9にはソース領域及びドレイン領域16にZnを拡散させるための開口部が形成され、この開口部には金属からなるソース電極及びドレイン電極17が形成され、その下部に形成されるソース領域及びドレイン領域16とオーミックコンタクトがとられている。
【0039】
素子分離領域12は、pFET領域3とnFET領域4との境界領域であって、n型第2障壁、第1チャネル層7及びn型第1障壁を貫通するように形成されている。素子分離領域12は、B(ボロン)をイオン注入して形成した。
【0040】
以上のとおり、pFET領域3にpn接合型ゲートを有するpチャネルFETを、nFET領域にpn接合型ゲートを有するnチャネルFETを形成した。これにより、両FET、特にpチャネルFETをエンハンスモードで動作させることができ、リーク電流を低減した高速動作の相補型FETを構成することができる。
【0041】
(第二実施形態)
図2は、本発明の第二実施形態に係る半導体装置20の模式的な縦断面図である。同一の部分又は同一の機能を有する部分には同じ符号を付している。
【0042】
半導体装置20は、化合物半導体基板2の上に形成したpFET領域3とnFET領域4が形成されている。まず、pFET領域3を説明する。GaAs単結晶からなる化合物半導体基板2の上に、不純物が添加されていないGaAsからなる第1バッファ層5が形成されている。第1バッファ層5の上に、n型不純物が添加されたn+GaAsからなるキャップ層26と不純物が添加されていないi−GaAsからなる第2バッファ層15が形成されている。その上に、p型不純物が添加されたp-GaAsからなる第2チャネル層13が形成されている。
【0043】
第2チャネル層13上に、不純物が添加されていないi−AlGaAsからなるゲートリーク防止層14が形成されている。その上に、n型不純物が添加されたn−InGaPからなるn型第1ゲート層18aと、n型不純物が添加されたn−GaAsからなるn型第2ゲート層18bの2層構造のn型ゲート領域18が形成されている。ソース領域及びドレイン領域16は、n型ゲート領域18を挟むように離間しゲートリーク防止層14を貫通し、第2チャネル層13の一部領域まで延在するように形成されている。ソース領域及びドレイン領域16は、ゲートリーク防止層14及び第2チャネル層13の一部領域に不純物としてZnを拡散させた拡散領域により構成されている。
【0044】
第2バッファ層15、第2チャネル層13、ゲートリーク防止層14及びn型ゲート領域18の側面と、ゲートリーク防止層14及びn型ゲート領域18の表面にはシリコン窒化膜からなる絶縁膜9が形成されている。絶縁膜9にはソース領域及びドレイン領域16にZnを拡散させるための開口部が形成され、この開口部には金属からなるソース電極及びドレイン電極17が形成され、その下部に形成されるソース領域及びドレイン領域16とオーミックコンタクトがとられている。絶縁膜9は、nFET領域4が形成されていない側面、即ち第2バッファ層15、第2チャネル層13及びゲートリーク防止層14の側面にも形成されている。
【0045】
次に、nFET領域4を説明する。化合物半導体基板2の上に、第1バッファ層5、第2バッファ層15、第2チャネル層13、ゲートリーク防止層14、n型第1ゲート層18a及びn型第2ゲート層18bの積層構造は、pFET領域3と同じ積層構造を備えている。その上に、不純物が添加されていないi-AlGaAsからなる高抵抗層8cと、高濃度のn型不純物が添加されたn+AlGaAsからなるn型電荷供給層8aと、不純物が添加されていないi−AlGaAsからなる高抵抗層8bの3層構造を有するn型第2障壁層8が形成されている。その上に、不純物が添加されていないi−InGaAsからなる第1チャネル層7が形成されている。その上に、不純物が添加されていないi−AlGaAsの高抵抗層6b、高濃度n型不純物が添加されたn+AlGaAsのn型電荷供給層6a、n型不純物が添加されたn−AlGaAsの高抵抗層6cからなる3層構造のn型第1障壁層6が形成されている。
【0046】
p型ゲート領域10は、高抵抗層6cのn−AlGaAs層にZnを拡散したp型の領域から形成されている。高抵抗層6cの上面には、シリコン窒化膜からなる絶縁膜9が形成され、p型ゲート領域10にZnを拡散させるための開口部が形成され、その開口部にはゲート電極11が形成されている。ゲート電極11は、チタン(Ti)、白金(Pt)、金(Au)が順次積層された金属電極により構成され、その下部のp型ゲート領域10とオーミックコンタクトがとられている。なお、図2において図示していないが、ゲート電極11を挟むようにソース電極とドレイン電極が形成され、高抵抗層6cとオーミンクコンタクトがとられている。
【0047】
素子分離領域12は、pFET領域3とnFET領域4との境界領域であって、n型第2障壁、第1チャネル層7及びn型第1障壁を貫通するように形成されている。また、素子分離領域12は、pFET領域3の側面に形成した絶縁膜9の表面、及びnFET領域4の側面、即ち第2バッファ層15、第2チャネル層13、ゲートリーク防止層14、n型ゲート層21、n型第2障壁層8、第1チャネル層7及びn型第1障壁層6の側面にも形成されている。また、絶縁膜9はpFET領域3とnFET領域4の境界領域に形成した素子分離領域12の露出面にも形成されている。
【0048】
なお、各層の膜厚や不純物が添加されている場合の不純物材料、その濃度は、第一実施形態と同様である。
【0049】
(第三実施形態)
図3〜図11を用いて本発明の第三実施形態に係る半導体装置1の製造方法を説明する。同一の部分又は同一の機能を有する部分には同じ符号を付している。
【0050】
図3は、GaAs単結晶基板上にGaAs材料を主体とする各層を、例えばMOCVD(Metal Organic Chemical Vapor Deposition)法によりエピタキシャル成長させた積層構造を表す模式的な縦断面図である。GaAs単結晶からなる化合物半導体基板2の上に、不純物を添加しないGaAs層をエピタキシャル成長させて厚さ約200nm程度の第1バッファ層5を形成する。その上に、n型不純物としてSiを1.0×1012〜4.0×1012atoms/cm2、例えば3.0×1012atoms/cm2の高濃度で添加したn+AlGaAs層をエピタキシャル成長させて厚さ約3nmのn型電荷供給層8aを形成する。次に不純物を添加しないi−AlGaAs層をエピタキシャル成長させて厚さ約3nmの高抵抗層8bを形成する。n型電荷供給層8aと高抵抗層8bによりn型第2障壁層8を構成する。n型第2障壁層8のアルミニウムの組成比は0.2〜0.3、例えばAl0.2Ga0.8Asとする。
【0051】
次に、n型第2障壁層8の上に不純物を添加しないi−InGaAs層をエピタキシャル成長させて厚さ5nm〜15nmの第1チャネル層7を形成する。第1チャネル層7のインジウム(In)の組成比を0.1〜0.4、例えばIn0.2Ga0.8Asとし、n型第2障壁層8よりもバンドギャップを狭くする。
【0052】
次に、第1チャネル層7の上に、不純物を添加しないi−AlGaAs層をエピタキシャル成長させて厚さ約2nmの高抵抗層6bを形成する。次にn型不純物としてSiを1.0×1012〜4.0×1012atoms/cm2の高濃度に添加したn+AlGaAs層をエピタキシャル成長させて厚さ約6nmのn型電荷供給層6aを形成する。次にn型不純物としてSiを低濃度に添加したn−AlGaAs層をエピタキシャル成長させて厚さ70nm〜200nmの高抵抗層6cを形成する。高抵抗層6b、n型電荷供給層6a及び高抵抗層6cによりn型第1障壁層6とする。n型第1障壁層6のアルミニウムの組成比は0.2〜0.3、例えばAl0.2Ga0.8Asとし、第1チャネル層7よりもバンドギャップを広くする。
【0053】
次に、n型第1障壁層6の上にn型不純物を6×1018atoms/cm3添加したn+GaAs膜をエピタキシャル成長させてキャップ層26を形成する。次に、不純物を添加しないi−GaAs層をエピタキシャル成長させて厚さ10nm〜100nmの第2バッファ層15を形成する。
【0054】
次に、第2バッファ層15の上に、例えばCなどのp型不純物を1×1016〜5×1018atoms/cm3の濃度で添加したp−GaAs層をエピタキシャル成長させて厚さ30nm〜250nmの第2チャネル層13を形成する。次に、不純物を添加しないi−AlGaAs層をエピタキシャル成長させて厚さ0〜50nmのゲートリーク防止層14を形成する。厚さが0とは、ゲートリーク防止層14は必須の構成ではないためである。ゲートリーク防止層14のアルミニウムの組成比は0.2〜0.3、例えばAl0.2Ga0.8Asとする。
【0055】
次に、ゲートリーク防止層14又は第2チャネル層13の上に、Siなどのn型不純物を1×1017〜5×1019atoms/cm3の濃度で添加したn−InGaP層をエピタキシャル成長させて厚さ10nm〜50nmのn型第1ゲート層18aを形成する。次に、Siなどのn型不純物を1×1017〜5×1019atoms/cm3添加したn−GaAs層をエピタキシャル成長させて厚さ50〜200nmのn型第2ゲート層18bを形成する。n型第1ゲート層18aとn型第2ゲート層18bによりn型ゲート層21を構成している。なお、以上のエピタキシャル成長は、温度約600℃により行った。
【0056】
次に、図4に示すように、n型第2ゲート層18b及びn型第1ゲート層18aを選択的にエッチング除去して、pFET領域3にn型ゲート領域18を形成する。フォトリソグラフィ技術及びウエットエッチング若しくはドライエッチング技術を用いてn型ゲート領域18を残す。次に、図5に示すように、ゲートリーク防止層14、第2チャネル層13、第2バッファ層15及びキャップ層26を順次選択的にエッチング除去し、除去した領域をnFET領域4、残した領域をpFET領域3とする。
【0057】
次に、図6に示すように、基板上面の露出した表面にプラズマCVD法によりシリコン窒化膜からなる絶縁膜9を厚さ100nm〜500nm形成する。次に、図7に示すように、絶縁膜9に、pFET領域3のソース領域及びドレイン領域形成用の第1開口部22a、22bと、nFET領域4のゲート領域形成用の第1開口部22cを形成する。第1開口部22a、22b、22cはフォトリソグラフィ技術、及び、例えばRIE(Reactive Ion Etching)技術を用いた異方性エッチングにより形成する。
【0058】
次に、図8に示すように、絶縁膜9の第1開口部22a、22bを通してゲートリーク防止層14と第2チャネル層13の厚さ方向途中まで拡散させると同時に、第1開口部22cを通して高抵抗層6cの厚さ方向途中まで拡散させる。これにより、pFET領域3にp型のソース領域及びドレイン領域16を、nFET領域4にp型ゲート領域10を形成する。Znは、ジエチルジンク(Zn(C2H5)2)とアルシン(AsH3)を含むガス雰囲気中で基板を約600℃に加熱し、第1開口部22a、22b、22cから導入拡散させる。第1開口部22cのnFET領域4では、Znの拡散の深さを第1チャネル層7の上面から約10nm以上離れるように形成することが好ましい。また、Znはイオン注入法により注入することもきる。
【0059】
次に、図9に示すように、pFET領域3とnFET領域4を電気的に分離するための素子分離領域12を形成する。素子分離領域12は、n型第1障壁層6、第1チャネル層7及びn型第2障壁層8の底部に達する深さまで形成する。素子分離領域12は、例えばBイオンのイオン注入法により形成することができる。
【0060】
次に、図10に示すように、基板の表面に金属膜を堆積し、フォトリソグラフィ技術及びエッチング技術を用いて選択的に除去して、pFET領域3のソース電極及びドレイン電極17と、nFET領域4のゲート電極11を同時に形成する。金属膜は、例えば電子ビーム蒸着法によりチタン(Ti)、白金(Pt)、金(Au)を例えば30nm、50nm、120nmの厚さで堆積する。これにより、Znを拡散させたp型のソース領域及びドレイン領域16とp型ゲート領域10のそれぞれにおいてオーミックコンタクトをとることができる。
【0061】
更に、図11に示すように、基板表面に絶縁材料からなる保護膜25を堆積し、次にnFET領域4のゲート電極11を挟むように保護膜25及び絶縁膜9に第2開口部23を形成する。そして、基板表面に抵抗加熱法により金−ゲルマニウム(AuGe)合金を厚さ約160nm、ニッケル(Ni)を厚さ約40nm堆積し、フォトリソグラフィ技術及びエッチング技術を用いて選択的に除去して、ソース電極及びドレイン電極24を形成する。ソース電極及びドレイン電極24はn型の高抵抗層6cとオーミックコンタクトがとられている。なお、保護膜25及び絶縁膜9の第2開口部23を形成する際に、pFET領域3のn型ゲート領域18の上部にも同時に開口部を形成し、nFET領域4のソース電極及びドレイン電極24と同時に、pFET領域3のゲート電極を形成することができる。
【0062】
以上説明した第三実施形態は、図1に示す構造のpチャネルFETとnチャネルFETとを同時に形成する製造方法であるが、同様に図2に示す構造のpチャネルFETとnチャネルFETとを同時に形成することができる。
【0063】
(第四実施形態)
以下、本発明の第四実施形態に係る半導体装置20の製造方法を説明する。GaAs単結晶からなる化合物半導体基板2の上に、GaAs層の第1バッファ層5をエピタキシャル成長させる。次にn型不純物を高濃度で添加したn+GaAsのキャップ層26と不純物を添加しないi−GaAsの第2バッファ層15をエピタキシャル成長させる。次に、p型不純物を添加したp−GaAsからなる第2チャネル層13と不純物を添加しないi−AlGaAsからなるゲートリーク防止層14をエピタキシャル成長させる。次に、n型不純物を低濃度で添加したn−InGaPからなるn型第1ゲート層18aとn型不純物を添加したn−GaAsからなるn型第2ゲート層18bを順次エピタキシャル成長させてn型ゲート層21を形成する。
【0064】
次に、不純物を添加しないi−AlGaAsからなる高抵抗層8cと、n型不純物を高濃度で添加したn+AlGaAsからなるn型電荷供給層8aと、不純物を添加しないi−AlGaAsからなる高抵抗層8bのn型第2障壁層8を形成する。次に、不純物を添加しないi−InGaAsの第1チャネル層7をエピタキシャル成長させる。次に、不純物を添加しないi−AlGaAsの高抵抗層6b、n型不純物を高濃度で添加したn+AlGaAsのn型電荷供給層6a、n型不純物を低濃度で添加したn-AlGaAsの高抵抗層6cを順次エピタキシャル成長させてn型第1障壁層6を形成する。以上、各層の膜厚や不純物を添加する場合の添加材料や添加濃度は上記第三実施形態と同様である。
【0065】
次に、素子分離領域12を形成してpFET領域3とnFET領域4とを電気的に分離し、次にpFET領域3の、n型第1障壁層6、第1チャネル層7及びn型第2障壁層8を選択的に除去する。次に、pFET領域3のn型ゲート層21を選択的に除去してn型第1ゲート層18aとn型第2ゲート層18bの積層構造を有するn型ゲート領域18を形成する。
【0066】
次に、シリコン窒化膜から成る絶縁膜9をn型第1障壁層6やゲートリーク防止層14の表面、及び素子分離領域12の表面に堆積する。次に、pFET領域3のソース領域及びドレイン領域形成用、及びnFET領域4のゲート領域形成用の開口部を形成する。そして、この開口部からZnのp型不純物をゲートリーク防止層14及び第2チャネル層13と高抵抗層6cに導入し、pFET領域3にソース領域及びドレイン領域16、nFET領域4にp型ゲート領域10をそれぞれ同時に形成する。
【0067】
次に、金属膜を堆積し選択的に除去して、pFET領域3にソース電極及びドレイン電極17と、nFET領域4にゲート電極11を同時に形成する。その他、pFET領域3のゲート電極やnFET領域4のソース電極及びドレイン電極の形成は、上記第三実施形態と同様に同時に形成することができる。また、エピタキシャル成長により形成した各層の不純物濃度や膜厚、Znの導入拡散、ソース電極、ドレイン電極及びゲート電極の組成や膜厚は、第三実施形態の場合と同様とすることができる。
【0068】
(第五実施例)
図12は、本発明の第五実施形態に係る半導体装置30の模式的な縦断面図である。上述した同一の部分又は同一の機能を有する部分には同じ符号を付している。また、後述するバックゲート電極31を除き、各層の膜厚や不純物が添加されている場合の不純物材料、その濃度は、第一実施形態と同様である。
【0069】
第五実施形態に係る半導体装置30は、上記第一実施形態に係る半導体装置1に対して、pFET領域3にさらにバックゲート電極を31設けている点で異なる。このように、pチャネルFETにバックゲート電極31を設けることにより、相互コンダクタンスが高くなり、pチャネルFETのオン/オフ特性を向上させることができる。
【0070】
図12に示すように、半導体装置30は、化合物半導体基板2の上にpFET領域3とnFET領域4とが形成されている。なお、nFET領域4は、第一実施形態に係る半導体装置1のnFET領域4と同じ構成であり、ここでは説明を省略する。
【0071】
pFET領域3においては、GaAs単結晶からなる化合物半導体基板2の上に、不純物が添加されていないGaAsからなる第1バッファ層5が形成されている。第1バッファ層5の上に、n型第2障壁層8、第1チャネル層7、n型第1障壁層6、キャップ層26、第2バッファ層15、第2チャネル層13が順次形成されている。そして、第2チャネル層13上には、ゲートリーク防止層14やソース領域及びドレイン領域16,16が形成されている。ソース領域及びドレイン領域16は、ゲートリーク防止層14及び第2チャネル層13の一部領域に不純物としてZnを拡散させた拡散領域により構成されている。なお、ゲートリーク防止層14は省略することができる。pFET領域3とnFET領域4とは素子分離領域12により電気的に分離されている。
【0072】
ゲートリーク防止層14上にはn型ゲート領域18が形成されており、第2チャネル層13に対してpn接合型の電位障壁を有している。そのために、ショットキー型ゲートによる電界効果トランジスタと比較してゲートに印加するゲート電圧を低くしたエンハンスメントモードで駆動することができる。
【0073】
さらに、半導体装置30のpFET領域3においては、n型第1障壁層6上にバックゲート電極31が形成されている。バックゲート電極31は、例えば、金−ゲルマニウム(AuGe)合金とニッケル(Ni)との2層構造より形成することができる。このバックゲート電極31は、図示しないが、n型ゲート領域18と電気的に接続される。
【0074】
このバックゲート電極31は、nチャネルFETのソース電極及びドレイン電極24を形成するときに同時に生成することができるため、新たな工程が必要なく、レジストマスクの追加は不要である。
【0075】
本出願人は、第一実施形態に係る半導体装置1のpチャネルFETのId−Vg特性と本第五実施形態に係る半導体装置30のpチャネルFETのId−Vg特性の測定を行った。その測定結果を図13に示す。なお、ゲート幅は10μmとした。
【0076】
この図13から、本第五実施形態に係る半導体装置30のpチャネルFETの方が、第一実施形態に係る半導体装置1のpチャネルFETよりも、pチャネルFETのオン/オフ特性が向上していることが分かる。
【0077】
例えば、第一実施形態に係る半導体装置1のpチャネルFETでは、ゲート電圧Vgが0V時(オン状態)のドレイン電流Idは、4.71×10-5(A)であり、ゲート電圧Vgが1V時(オフ状態)ドレイン電流Idは、8.23×10-8(A)である。一方、本第五実施形態に係る半導体装置30のpチャネルFETでは、ゲート電圧Vgが0V時(オン状態)のドレイン電流Idは、5.05×10-5(A)であり、ゲート電圧Vgが1V時(オフ状態)のドレイン電流Idは、1.75×10-11(A)である。
【0078】
また、本第五実施形態に係る半導体装置30のpチャネルFETでは、第一実施形態に係る半導体装置1のpチャネルFETに比べて、ゲート電圧Vgが1.5V時のドレイン電流Idは大きくなり、ゲート電圧Vgが−1Vの時のドレイン電流Idは小さくなる。
【0079】
しかも、本第五実施形態に係る半導体装置30のpチャネルFETでは、第一実施形態に係る半導体装置1のpチャネルFETに比べて、ゲート電圧Vgの変化に対するドレイン電流Idの変化率を大きくすることができる。
【0080】
このように、pチャネルFETにバックゲート電極31を設けることにより、pチャネルFETのオン/オフ特性を向上させることができる。
【0081】
なお、バックゲート電極31のレイアウト方法は多数考えられるが、pチャネルFETのn型ゲート領域18、ソース領域及びドレイン領域16が形成された領域の近くにバックゲート電極31を形成することで、レイアウトに関係なく同様の効果が得られる。
【0082】
次に、第五実施形態に係る半導体装置30の製造方法を説明する。
【0083】
まず、第三実施形態と同様に、図3及び図4で示す工程を行う。なお、これらの工程は第三実施形態と同様であるため、説明を省略する。
【0084】
次に、図14に示すように、pFET領域3のうちバックゲート電極31(図12参照)が形成される領域とnFET領域4において、ゲートリーク防止層14、第2チャネル層13、第2バッファ層15及びキャップ層26を順次選択的にエッチング除去する。
【0085】
次に、第三実施形態と同様に、図6〜図10で示す工程を行う。なお、これらの工程は第三実施形態と同様であるため、説明を省略する。
【0086】
次に、図15に示すように、基板表面に絶縁材料からなる保護膜25を堆積し、次にnFET領域4のゲート電極11を挟むように保護膜25及び絶縁膜9に第2開口部23を形成する。同時に、pFET領域3においては、n型第1障壁層6のn型の高抵抗層6c上の保護膜25及び絶縁膜9に第3開口部32を形成する。
【0087】
そして、基板表面に抵抗加熱法により金−ゲルマニウム(AuGe)合金を厚さ約160nm、ニッケル(Ni)を厚さ約40nm堆積し、フォトリソグラフィ技術及びエッチング技術を用いて選択的に除去して、ソース電極及びドレイン電極24とバックゲート電極31とを同時に形成する。これにより、図12に示すpチャネルFETが形成される。ソース電極及びドレイン電極24はn型の高抵抗層6cとオーミックコンタクトがとられている。また、同様に、バックゲート電極31はn型の高抵抗層6cとオーミックコンタクトがとられている。なお、保護膜25及び絶縁膜9の第2開口部23を形成する際に、pFET領域3のn型ゲート領域18の上部にも同時に開口部を形成し、nFET領域4のソース電極及びドレイン電極24と同時に、pFET領域3のゲート電極を形成することができる。
【0088】
このように、バックゲート電極31は、ソース電極及びドレイン電極24を形成するときに同時に形成することができるため、新たな工程が必要なく、レジストマスクの追加は不要である。
【0089】
(第六実施例)
図16は、本発明の第六実施形態に係る半導体装置40の模式的な縦断面図である。上述した同一の部分又は同一の機能を有する部分には同じ符号を付している。また、後述するバックゲート電極31及びn−GaAs層41を除き、各層の膜厚や不純物が添加されている場合の不純物材料、その濃度は、第二実施形態と同様である。
【0090】
第六実施形態に係る半導体装置40は、上記第二実施形態に係る半導体装置20に対して、第1バッファ層5とキャップ層26との間にn−GaAs層41を形成し、さらに、pFET領域3におけるn−GaAs層41上にバックゲート電極31を設けている点で異なる。このように、pチャネルFETにバックゲート電極31を設けることにより、相互コンダクタンスが高くなり、pチャネルFETのオン/オフ特性を向上させることができる。
【0091】
図16に示すように、半導体装置40では、化合物半導体基板2の上にpFET領域3とnFET領域4とが形成されている。なお、nFET領域4は、第二実施形態に係る半導体装置10のnFET領域4と同じ構成であり、ここでは説明を省略する。
【0092】
pFET領域3では、GaAs単結晶からなる化合物半導体基板2の上に、不純物が添加されていないGaAsからなる第1バッファ層5が形成されている。そして、第1バッファ層5の上に、n型不純物としてSiが1.0×1010〜4.0×1011atoms/cm2の低濃度に添加されたn−GaAsからなるn−GaAs層41が形成される。
【0093】
さらに、このn−GaAs層41上には、半導体装置20と同様に、キャップ層26、第2バッファ層15、第2チャネル層13が順次形成されている。そして、第2チャネル層13上には、ゲートリーク防止層14やソース領域及びドレイン領域16,16が形成されている。ソース領域及びドレイン領域16は、ゲートリーク防止層14及び第2チャネル層13の一部領域に不純物としてZnを拡散させた拡散領域により構成されている。なお、ゲートリーク防止層14は省略することができる。pFET領域3とnFET領域4とは素子分離領域12により電気的に分離されている。
【0094】
さらに、半導体装置40においては、n型第1障壁層6上にバックゲート電極31が形成されている。バックゲート電極31は、例えば、金−ゲルマニウム(AuGe)合金とニッケル(Ni)との2層構造より形成することができる。このバックゲート電極31は、図示しないが、n型ゲート領域18と電気的に接続される。
【0095】
このように、半導体装置40においては、半導体装置30と同様にバックゲート電極31を形成しており、pチャネルFETのオン/オフ特性を向上させることができる。
【0096】
次に、第六実施形態に係る半導体装置40の製造方法を説明する。
【0097】
まず、GaAs単結晶からなる化合物半導体基板2の上に、GaAs層の第1バッファ層5をエピタキシャル成長させる。次に、n型不純物としてSiが1.0×1010〜4.0×1011atoms/cm2の低濃度に添加されたn−GaAsからなるn−GaAs層41をエピタキシャル成長させる。その後、第四実施例と同様に、キャップ層26、第2バッファ層15、第2チャネル層13、ゲートリーク防止層14を順次エピタキシャル成長させ、その後、n型第1ゲート層18aとn型第2ゲート層18bを順次エピタキシャル成長させてn型ゲート層21を形成する。
【0098】
次に、第四実施例と同様に、抵抗層8bと、n型電荷供給層8aと、n型第2障壁層8、第1チャネル層7、n型第1障壁層6を形成し、素子分離領域12を形成してpFET領域3とnFET領域4とを電気的に分離する。
【0099】
次に、pFET領域3の、n型第1障壁層6、第1チャネル層7及びn型第2障壁層8を選択的に除去する。さらに、pFET領域3のバックゲート電極形成領域上のゲートリーク防止層14、第2チャネル層13、第2バッファ層15、キャップ層26を選択的に除去する。
【0100】
次に、第四実施例と同様に、n型ゲート領域18を形成し、シリコン窒化膜から成る絶縁膜9をn型第1障壁層6やゲートリーク防止層14の表面、n−GaAs層41の表面、及び素子分離領域12の表面に堆積する。次に、第四実施例と同様に、絶縁膜9を選択的に開口して開口部を形成し、この開口部からZnのp型不純物を導入して、pFET領域3にソース領域及びドレイン領域16、nFET領域4にp型ゲート領域10をそれぞれ同時に形成する。次に、第四実施例と同様に、金属膜を堆積し選択的に除去して、pFET領域3にソース電極及びドレイン電極17と、nFET領域4にゲート電極11を同時に形成する。
【0101】
次に、基板表面に絶縁材料からなる保護膜25を堆積し、nFET領域4のゲート電極11を挟むように保護膜25及び絶縁膜9に第2開口部23を形成する。同時に、pFET領域3においては、n型第1障壁層6のn型の高抵抗層6c上の保護膜25及び絶縁膜9に第3開口部32を形成する。
【0102】
そして、基板表面に抵抗加熱法により金−ゲルマニウム(AuGe)合金を厚さ約160nm、ニッケル(Ni)を厚さ約40nm堆積し、フォトリソグラフィ技術及びエッチング技術を用いて選択的に除去して、ソース電極及びドレイン電極24とバックゲート電極31とを同時に形成する。これにより、図16に示すpチャネルFETが形成される。ソース電極及びドレイン電極24はn型の高抵抗層6cとオーミックコンタクトがとられている。また、同様に、バックゲート電極31はn型の高抵抗層6cとオーミックコンタクトがとられている。なお、保護膜25及び絶縁膜9の第2開口部23を形成する際に、pFET領域3のn型ゲート領域18の上部にも同時に開口部を形成し、nFET領域4のソース電極及びドレイン電極24と同時に、pFET領域3のゲート電極を形成することができる。
【0103】
以上のとおり、本発明の半導体装置1、20、30、40の製造方法によれば、化合物半導体基板2上にpチャネルFETとnチャネルFETとを同時に形成することができる。しかも、pチャネルFETのp型の第2チャネル層13に対してn型ゲート領域18とし、またnチャネルFETのn型第1障壁層6に対してp型ゲート領域10とするpn接合型のゲート領域を同時に形成することができる。即ち、エンハンスメントモードの相補型FETを同時に構成することができるので、リーク電流を減少させた高速動作の可能な相補型FETを一つの化合物半導体基板に高密度で製造することが可能となる。
【符号の説明】
【0104】
1、20、30、40 半導体装置
2 化合物半導体基板
3 pチャネル電界効果トランジスタ領域
4 nチャネル電界効果トランジスタ領域
6 n型第1障壁層
7 第1チャネル層
8 n型第2障壁層
9 絶縁膜
10 p型ゲート領域
11 ゲート電極
12 素子分離領域
13 第2チャネル層
15 第2バッファ層
16 ソース領域及びドレイン領域
18 n型ゲート領域
31 バックゲート電極
41 n−GaAs層
【技術分野】
【0001】
本発明は、化合物半導体系の電界効果トランジスタに関し、特にn型の高電子移動度トランジスタとp型の電界効果トランジスタとを同一の化合物半導体基板上に形成した半導体装置に関する。
【背景技術】
【0002】
GaAs系などの化合物半導体層を持つ電界効果トランジスタは電子移動度が高く、良好な周波数特性を有することから、nチャネルを使って携帯電話などの高周波領域の分野で広く用いられている。現在、高周波数帯に用いられるnチャネルFET(Field Effect Transistor)は、高電子移動度トランジスタ(HEMT:High Electron Mobility
Transistor)が用いられている。また、その変形例であり、エピタキシャル成長によるある程度の格子不整合を許容してさらに高い電子移動度を実現する擬似格子接合高電子移動度トランジスタ(PHEMT:Pseudomorphic HEMT)が知られている。また、ゲート部にPN接合を形成したJPHEMT(Junction Pseudomorphic HEMT)(例えば特許文献1を参照)が知られている。JPHEMTは、ゲートに大きな正電圧を印加してチャネル層に形成されるキャリア欠乏領域を縮小し、チャネル層の寄生抵抗成分を減少させている。
【0003】
このように、nチャネルFETの高性能化が進んでおり、それに加えて、今後は高集積化が求められており、化合物半導体を用いた相補型(コンプリメンタリ)素子の開発が必要となっている。一般的に、化合物半導体上にnチャネルとpチャネルのFETを同時に形成する方法として、イオン注入技術を使用する手法が知られている。同一基板上にp型ドーパントとn型ドーパントを打ち分けて、nチャネル形成領域とpチャネル形成領域とを形成する。しかし、このイオン技術注入法を利用する場合は、注入したドーパントを活性化させるために、イオン注入後に少なくとも800℃以上の高温アニールを行う必要がある。
【0004】
特許文献2には、化合物半導体上にnチャネルFETとpチャネルFETを同時に形成する方法が記載されている。GaAsからなる化合物半導体基板上に、2次元電子ガスをキャリアとするnチャネル型ヘテロ接合電界効果トランジスタと、2次元正孔ガスをキャリアとするpチャネル型ヘテロ接合電界効果トランジスタを形成することが記載されている。nチャネル型ヘテロ接合電界効果トランジスタは、ノンドープGaAs層、ノンドープAlGaAs層、n型不純物ドープAlGaAs層、n型不純物ドープGaAs層を備えている。各層はエピタキシャル成長法により積層形成されている。n型不純物ドープAlGaAs層にはアルミニウム又はチタン/白金/金を用いたゲート電極が、n型不純物ドープGaAs層には金ゲルマニウム/金を用いたソース・ドレイン電極がそれぞれ形成されている。pチャネル型ヘテロ接合電界効果トランジスタは、上記積層構造の上にノンドープGaAs層、ノンドープAlGaAs層、p型不純物ドープAlGaAs層、p型不純物ドープGaAs層の各層がエピタキシャル成長法により積層形成されている。p型不純物ドープのAlGaAs層にはAl又はチタン/白金/金を用いたゲート電極が、p型不純物ドープのGaAs層の上には金/亜鉛/金を用いたソース・ドレイン電極がそれぞれ形成されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開平11−150264号公報
【特許文献2】特開昭61−67275号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
イオン注入技術をHEMTに用いようとすると、不純物のドーピング後に800℃以上の温度で熱処理が必要となる。しかし、ヘテロ接合は温度600℃程度のエピタキシャル成長法により形成されることから、800℃以上のアニール温度ではヘテロ接合界面において化合物組成元素や不純物元素の相互拡散が生じて、意図するヘテロ接合を実現することが困難であった。
【0007】
また、特許文献2に記載の各電界効果トランジスタは、各ゲートがショットキー接合型である。このため、閾値電圧を制御すること、あるいはpチャネルの電界効果トランジスタをエンハンスメントモードで動作させることが難しい。そのため、nチャネル電界効果トランジスタとpチャネル電界効果トランジスタを同一基板に形成してリーク電流の小さい相補型トランジスタを構成することが難しい、という課題があった。
【課題を解決するための手段】
【0008】
本発明においては上記課題を解決するために以下の手段を講じた。
【0009】
請求項1の発明においては、化合物半導体基板と、前記化合物半導体基板の上に形成され、第1チャネル層と、前記第1チャネル層にヘテロ接合し、前記第1チャネル層にn型の電荷を供給するn型の第1障壁層と、前記n型の第1障壁層に対してpn接合型の電位障壁を有するp型のゲート領域とを備えるnチャネル電界効果トランジスタ領域と、前記化合物半導体基板の上に形成され、p型の第2チャネル層と、前記p型の第2チャネル層に対してpn接合型の電位障壁を有するn型のゲート領域とを含むpチャネル電界効果トランジスタ領域と、から構成される半導体装置とした。
【0010】
請求項2の発明においては、前記pチャネル電界効果トランジスタ領域は、前記化合物半導体基板の上方に、前記第1チャネル層、前記n型の第1障壁層、前記第2チャネル層の順で積層して形成されていることを特徴とする請求項1に記載の半導体装置とした。
【0011】
請求項3の発明においては、前記nチャネル電界効果トランジスタ領域は、前記化合物半導体基板の上方に、前記p型の第2チャネル層、前記n型のゲート領域と同時に形成されたn型のゲート層、前記第1チャネル層、前記n型の第1障壁層の順で積層して形成されていることを特徴とする請求項1に記載の半導体装置とした。
【0012】
請求項4の発明においては、前記n型のゲート領域と前記p型の第2チャネル層との間にゲートリーク防止層が形成されていることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置とした。
【0013】
請求項5の発明においては、前記p型の第2チャネル層には、Znの拡散層からなるp型のソース領域とドレイン領域が、前記n型のゲート領域を挟むように互いに離間して形成されていることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置とした。
【0014】
請求項6の発明においては、前記化合物半導体基板と前記第1チャネル層との間に、前記第1チャネル層にn型の電荷を供給するn型の第2障壁層が形成されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置とした。
【0015】
請求項7の発明においては、前記pチャンネル電界効果トランジスタ領域には、バックゲート電極が形成されている請求項1〜6のいずれか1項に記載の半導体装置とした。
【0016】
請求項8の発明においては、前記pチャンネル電界効果トランジスタのバックゲート電極は、前記前記n型の第1障壁層上に形成されている請求項7に記載の半導体装置とした。
【0017】
請求項9の発明においては、化合物半導体基板上に、第1バッファ層と、第1チャネル層と、n型の第1障壁層と、第2バッファ層と、p型の第2チャネル層と、n型のゲート層とを順次エピタキシャル成長させて多層膜を形成する工程と、前記n型のゲート層を選択的に除去してpチャネル電界効果トランジスタ用のn型のゲート領域を形成する工程と、前記p型の第2チャネル層を選択的に除去して、前記n型のゲート領域を含む前記p型の第2チャネル層が残留するpチャネル電界効果トランジスタ領域と、前記n型の第1障壁層が残留するnチャネル電界効果トランジスタ領域とを区画する工程と、前記pチャネル電界効果トランジスタ領域と前記nチャネル電界効果トランジスタ領域の露出面に絶縁膜を同時に形成し、前記絶縁膜に第1開口部を形成する工程と、前記第1開口部からZn不純物を拡散させて、pチャネル電界効果トランジスタ用のソース領域及びドレイン領域とnチャネル電界効果トランジスタ用のゲート領域を同時に形成する工程と、前記pチャネル電界効果トランジスタ領域と前記nチャネル電界効果トランジスタ領域とを電気的に分離するための素子分離領域を形成する工程と、前記pチャネル電界効果トランジスタ用の前記ソース領域及びドレイン領域と前記nチャネル電界効果トランジスタ用のゲート領域に金属電極を形成する工程と、を含む半導体装置の製造方法とした。
【0018】
請求項10の発明においては、前記nチャンネル電界効果トランジスタ用のソース領域及びドレイン領域に金属電極を形成するときに同時に、前記n型の第1障壁層上に前記pチャンネル電界効果トランジスタのバックゲート電極を形成する工程を含む請求項9に記載の半導体装置の製造方法とした。
【0019】
請求項11の発明においては、化合物半導体基板上に、第1バッファ層と、p型の第2チャネル層と、n型のゲート層と、n型の第2障壁層と、第1チャネル層と、n型の第1障壁層とを順次エピタキシャル成長させて多層膜を形成する工程と、pチャネル電界効果トランジスタ領域とnチャネル電界効果トランジスタ領域とを電気的に分離するための素子分離領域を形成する工程と、前記pチャネル電界効果トランジスタ領域の前記n型の第1障壁層、前記第1チャネル層及び前記n型の第2障壁層を選択的に除去する工程と、前記pチャネル電界効果トランジスタ領域の前記n型のゲート層を選択的に除去してpチャネル電界効果トランジスタ用のn型のゲート領域を形成する工程と、前記pチャネル電界効果トランジスタ領域と前記nチャネル電界効果トランジスタ領域の露出面に絶縁膜を同時に形成し、前記絶縁膜に開口部を形成する工程と、前記開口部からZn不純物を拡散させて、pチャネル電界効果トランジスタ用のソース領域及びドレイン領域とnチャネル電界効果トランジスタ用のゲート領域を同時に形成する工程と、前記pチャネル電界効果トランジスタ用の前記ソース領域及びドレイン領域と前記nチャネル電界効果トランジスタ用のゲート領域に金属電極を形成する工程と、を含む半導体装置の製造方法とした。
【0020】
請求項12の発明においては、前記nチャンネル電界効果トランジスタ用のソース領域及びドレイン領域に金属電極を形成するときに同時に、前記n型の第1障壁層上に前記pチャンネル電界効果トランジスタのバックゲート電極を形成する工程を含む請求項11に記載の半導体装置の製造方法とした。
【発明の効果】
【0021】
本発明の半導体装置は、nチャネル高電子移動度トランジスタとpチャネル電界効果トランジスタとを同一の化合物半導体基板上に形成した。nチャネル電界効果トランジスタは、第1チャネル層と、この第1チャネル層にヘテロ接合し、第1チャネル層にn型の電荷を供給するn型の第1障壁層と、n型の第1障壁層に対してpn接合型の電位障壁を有するp型のゲート領域とを備えている。pチャネル電界効果トランジスタは、p型の第2チャネル層と、このp型の第2チャネル層に対してpn接合型の電位障壁を有するn型のゲート領域とを備えている。これにより、各トランジスタのゲート領域はpn接合型の電位障壁を有しているので、ショットキー接合に比べてターンオン電圧を高くすることが可能となり、ゲート逆方向リーク電流を減少させることができるとともに、閾値電圧の制御やエンハンスメントモードでの動作を容易に実現することができる。
【図面の簡単な説明】
【0022】
【図1】本発明の実施形態に係る半導体装置の模式的な縦断面図である。
【図2】本発明の他の実施形態に係る半導体装置の模式的な縦断面図である。
【図3】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図4】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図5】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図6】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図7】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図8】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図9】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図10】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図11】本発明の実施形態に係る半導体装置の製造方法を表す模式図である。
【図12】本発明のさらに他の実施形態に係る半導体装置の模式的な縦断面図である。
【図13】本発明のさらに他の実施形態に係る半導体装置の特性を示す図である。
【図14】本発明のさらに他の実施形態に係る半導体装置の製造方法を表す模式図である。
【図15】本発明のさらに他の実施形態に係る半導体装置の製造方法を表す模式図である。
【図16】本発明の別の実施形態に係る半導体装置の模式的な縦断面図である。
【発明を実施するための形態】
【0023】
本発明に係る半導体装置は、一つの化合物半導体基板上にpチャネル電界効果トランジスタが形成される領域(以下、pFET領域という。)とnチャネル電界効果トランジスタが形成される領域(以下、nFET領域という。)とを備えている。
【0024】
nFET領域は、化合物半導体基板上に形成されるn型第2障壁層と、第1チャネル層と、n型第1障壁層と、このn型第1障壁層に形成されたp型ゲート領域と、ゲート電極を備えている。なお、n型第2障壁層は省略することができる。
【0025】
n型第2障壁層と第1チャネル層との間、及び第1チャネル層とn型第1障壁層との間はヘテロ接合界面を構成する。n型第1障壁層及びn型第2障壁層は第1チャネル層よりも広いバンドギャップを有している。n型第1障壁層とp型ゲート領域との間はpn接合型の電位障壁が生じている。pn接合に基づく電位障壁はショットキー障壁よりもビルトイン電圧が大きい。そのために、p型ゲート領域に、より大きな正電圧を印加することができる。p型ゲート領域に正電圧を印加すると、第1チャネル層とn型第1障壁層又はn型第2障壁層との界面に井戸型ポテンシャルが構成される。n型第1障壁層又はn型第2障壁層からこの井戸型ポテンシャルに供給された電子は高移動度の2次元電子ガスとして振舞う。その結果、図示しないソース領域とドレイン領域間を電子の高速移動が可能となり、高速動作のスイッチング素子を実現することができる。
【0026】
pFET領域は、n型第1障壁層の上に形成されるゲートリーク防止層と、第2チャネル層と、n型ゲート領域と、ソース領域及びドレイン領域を備えている。ゲートリーク防止層を形成したのでゲートのリーク電流を低減することができる。なお、ゲートリーク防止層は省略することができる。pFET領域3とnFET領域4とは素子分離領域12により電気的に分離されている。
【0027】
n型ゲート領域は、第2チャネル層に対してpn接合型の電位障壁を有している。そのために、ショットキー型ゲートによる電界効果トランジスタと比較してゲートに印加するゲート電圧を低くしたエンハンスメントモードで駆動することができる。また、n型ゲート領域の不純物濃度を調整することにより、トランジスタの閾値電圧制御性を高めることができる。n型ゲート領域に負電圧を印加して第2チャネル層に形成される空乏層の深さを変化させて、ソース・ドレイン間に流れる電流(正孔)を制御する。
【0028】
このように、化合物半導体を用いてpn接合型ゲート領域を有するnFETとpFETを同一基板上に形成したので、リーク電流が少なく高速動作が可能な相補型FETを高密度で構成することができる。
【0029】
なお、pFETをn型第1障壁層の上に形成することに代えて、化合物半導体基板上にまず第2チャネル層とn型ゲート層等から成るpFETを形成し、n型ゲート層の上にn型第2障壁層、第1チャネル層、n型第1障壁層等からなるnFETを形成することができる。
【0030】
本発明の半導体装置の製造方法は、まず、化合物半導体基板上に第1バッファ層、第1チャネル層、n型第1障壁層、第2バッファ層、p型の第2チャネル層、及びn型ゲート層を順次積層形成する。更に、n型ゲート領域を選択的に形成してpチャネルFET用のn型ゲート領域を形成する工程、第2チャネル層を選択的に除去して、pFET領域とnFET領域とを区画する工程、表面に絶縁膜を形成する工程を備えている。更に、当該絶縁膜に開口部を形成してZn不純物を拡散させてpFET用のソース領域とドレイン領域とnFET用のゲート領域を同時に形成する工程、pFET領域とnFET領域を分離するための素子分離領域を形成する工程、pFET領域にpFET用のソース電極及びドレイン電極と、nFET用のゲート領域にゲート電極とを同時に形成する工程を備えている。
【0031】
その結果、段差部の上段側にpFET領域が形成され、段差部の下段側にnFET領域が形成される。また、化合物半導体基板2上に順次積層する順番を、p型の第2チャネル層、n型ゲート層を先に堆積し、次に、n型第2障壁層、第1チャネル層、n型第1障壁層の順に積層形成することができる。この場合は、段差部の上段側にnFET領域が形成され、下段側にpFET領域が形成される。
【0032】
このように、pFETとnFETとを同じ工程で同時に形成することができるので、製造工数の増加を抑制して低コストで製造することができる。
【0033】
(第一実施形態)
図1は、本発明の第一実施形態に係る半導体装置の模式的な縦断面図を表す。以下、化合物半導体としてIII−V属化合物を用いた例について具体的に説明する。最初にnFET領域4について説明する。化合物半導体基板2としてGaAs単結晶基板を使用した。第1バッファ層5として不純物が添加されていないノンドープのi−GaAs層とした。n型第2障壁層8はn型電荷供給層8aと高抵抗層8bの2層構造を有する。n型電荷供給層8aは、n型不純物としてSiを1.0×1012〜4.0×1012atoms/cm2の高濃度で添加した厚さ約3nmのn+AlGaAs層から構成され、高抵抗層8bは、不純物が添加されていない厚さ約3nmのi−AlGaAs層から構成されている。第1チャネル層7は、不純物が添加されていない厚さ5nm〜15nmのi−InGaAs層とした。n型電荷供給層8aは第1チャネル層7に電子を供給するために設けられており、高抵抗層8bは、その上の第1チャネル層7との間に良好なヘテロ接合界面を得るために形成されている。
【0034】
n型第1障壁層6は、n型電荷供給層6aが高抵抗層6b及び高抵抗層6cにより挟まれる3層構造から構成されている。高抵抗層6bは、不純物が添加されていない厚さ約3nmのi−AlGaAs層により形成されている。n型電荷供給層6aは、n型不純物としてSiを1.0×1012〜4.0×1012atoms/cm2の高濃度で添加された厚さ約6nmのn+AlGaAs層により形成されている。高抵抗層6cは、n型不純物としてSiが1.0×1010〜4.0×1011atoms/cm2の低濃度に添加された厚さ70nm〜200nmのn−AlGaAs層から形成されている。n型電荷供給層6aは、第1チャネル層7に電子を供給するために設けられ、高抵抗層6bは、その下に形成される第1チャネル層7との間に良好なヘテロ接合界面を得るために設けられている。
【0035】
p型ゲート領域10は、高抵抗層6cのn−AlGaAs層にZnを拡散したp型領域から形成されている。高抵抗層6cの上面には、シリコン窒化膜からなる絶縁膜9が形成され、p型ゲート領域10にZnを拡散させるための開口部が形成され、その開口部にはゲート電極11が形成されている。ゲート電極11は、チタン(Ti)、白金(Pt)、金(Au)が順次積層された金属電極により構成され、その下部のp型ゲート領域10とオーミックコンタクトがとられている。なお、図1において図示していないが、ゲート電極11を挟むようにソース電極とドレイン電極が形成され、高抵抗層6cとオーミンクコンタクトがとられている。
【0036】
次に、pFET領域3について説明する。pFET領域3は、高抵抗層6cまでは、nFET領域4と同じ積層構造を備えている。高抵抗層6cの上には、例えばSiなどのn型不純物を6×1018atoms/cm3含むn+GaAs層のキャップ層26が形成され、その上に不純物が添加されていない厚さ10nm〜100nmのi−GaAs層の第2バッファ層15が形成されている。
【0037】
第2チャネル層13は、第2バッファ層15の上に形成され、例えばC(炭素)などのp型不純物を1×1016〜5×1018atoms/cm3の濃度で添加された厚さ30nm〜250nmのp−GaAs層から構成されている。ゲートリーク防止層14は、第2チャネル層13の上に形成され、不純物が添加されていない厚さ0nm〜50nmのi−AlGaAs層により構成されている。n型ゲート領域18は、ゲートリーク防止層14の上に形成されるn型第1ゲート層18aとn型第2ゲート層18bの2層構造を備えている。n型第1ゲート層18aは、Siなどのn型不純物を1×1017〜5×1019atoms/cm3の濃度で添加した厚さ10nm〜50nmのn−InGaPから構成されている。n型第2ゲート層18bは、Siなどのn型不純物を1×1017〜5×1019atoms/cm3の濃度で添加した厚さ50〜200nmのn−GaAsにより構成されている。
【0038】
ソース領域及びドレイン領域16は、n型ゲート領域18を挟むように離間しゲートリーク防止層14を貫通し、第2チャネル層13の一部領域まで延在するように形成されている。ソース領域及びドレイン領域16は、ゲートリーク防止層14及び第2チャネル層13の一部領域に不純物としてZnを拡散させた拡散領域により構成されている。第2バッファ層15、第2チャネル層13、ゲートリーク防止層14及びn型ゲート領域18の側面と、ゲートリーク防止層14及びn型ゲート領域18の表面にはシリコン窒化膜からなる絶縁膜9が形成されている。絶縁膜9にはソース領域及びドレイン領域16にZnを拡散させるための開口部が形成され、この開口部には金属からなるソース電極及びドレイン電極17が形成され、その下部に形成されるソース領域及びドレイン領域16とオーミックコンタクトがとられている。
【0039】
素子分離領域12は、pFET領域3とnFET領域4との境界領域であって、n型第2障壁、第1チャネル層7及びn型第1障壁を貫通するように形成されている。素子分離領域12は、B(ボロン)をイオン注入して形成した。
【0040】
以上のとおり、pFET領域3にpn接合型ゲートを有するpチャネルFETを、nFET領域にpn接合型ゲートを有するnチャネルFETを形成した。これにより、両FET、特にpチャネルFETをエンハンスモードで動作させることができ、リーク電流を低減した高速動作の相補型FETを構成することができる。
【0041】
(第二実施形態)
図2は、本発明の第二実施形態に係る半導体装置20の模式的な縦断面図である。同一の部分又は同一の機能を有する部分には同じ符号を付している。
【0042】
半導体装置20は、化合物半導体基板2の上に形成したpFET領域3とnFET領域4が形成されている。まず、pFET領域3を説明する。GaAs単結晶からなる化合物半導体基板2の上に、不純物が添加されていないGaAsからなる第1バッファ層5が形成されている。第1バッファ層5の上に、n型不純物が添加されたn+GaAsからなるキャップ層26と不純物が添加されていないi−GaAsからなる第2バッファ層15が形成されている。その上に、p型不純物が添加されたp-GaAsからなる第2チャネル層13が形成されている。
【0043】
第2チャネル層13上に、不純物が添加されていないi−AlGaAsからなるゲートリーク防止層14が形成されている。その上に、n型不純物が添加されたn−InGaPからなるn型第1ゲート層18aと、n型不純物が添加されたn−GaAsからなるn型第2ゲート層18bの2層構造のn型ゲート領域18が形成されている。ソース領域及びドレイン領域16は、n型ゲート領域18を挟むように離間しゲートリーク防止層14を貫通し、第2チャネル層13の一部領域まで延在するように形成されている。ソース領域及びドレイン領域16は、ゲートリーク防止層14及び第2チャネル層13の一部領域に不純物としてZnを拡散させた拡散領域により構成されている。
【0044】
第2バッファ層15、第2チャネル層13、ゲートリーク防止層14及びn型ゲート領域18の側面と、ゲートリーク防止層14及びn型ゲート領域18の表面にはシリコン窒化膜からなる絶縁膜9が形成されている。絶縁膜9にはソース領域及びドレイン領域16にZnを拡散させるための開口部が形成され、この開口部には金属からなるソース電極及びドレイン電極17が形成され、その下部に形成されるソース領域及びドレイン領域16とオーミックコンタクトがとられている。絶縁膜9は、nFET領域4が形成されていない側面、即ち第2バッファ層15、第2チャネル層13及びゲートリーク防止層14の側面にも形成されている。
【0045】
次に、nFET領域4を説明する。化合物半導体基板2の上に、第1バッファ層5、第2バッファ層15、第2チャネル層13、ゲートリーク防止層14、n型第1ゲート層18a及びn型第2ゲート層18bの積層構造は、pFET領域3と同じ積層構造を備えている。その上に、不純物が添加されていないi-AlGaAsからなる高抵抗層8cと、高濃度のn型不純物が添加されたn+AlGaAsからなるn型電荷供給層8aと、不純物が添加されていないi−AlGaAsからなる高抵抗層8bの3層構造を有するn型第2障壁層8が形成されている。その上に、不純物が添加されていないi−InGaAsからなる第1チャネル層7が形成されている。その上に、不純物が添加されていないi−AlGaAsの高抵抗層6b、高濃度n型不純物が添加されたn+AlGaAsのn型電荷供給層6a、n型不純物が添加されたn−AlGaAsの高抵抗層6cからなる3層構造のn型第1障壁層6が形成されている。
【0046】
p型ゲート領域10は、高抵抗層6cのn−AlGaAs層にZnを拡散したp型の領域から形成されている。高抵抗層6cの上面には、シリコン窒化膜からなる絶縁膜9が形成され、p型ゲート領域10にZnを拡散させるための開口部が形成され、その開口部にはゲート電極11が形成されている。ゲート電極11は、チタン(Ti)、白金(Pt)、金(Au)が順次積層された金属電極により構成され、その下部のp型ゲート領域10とオーミックコンタクトがとられている。なお、図2において図示していないが、ゲート電極11を挟むようにソース電極とドレイン電極が形成され、高抵抗層6cとオーミンクコンタクトがとられている。
【0047】
素子分離領域12は、pFET領域3とnFET領域4との境界領域であって、n型第2障壁、第1チャネル層7及びn型第1障壁を貫通するように形成されている。また、素子分離領域12は、pFET領域3の側面に形成した絶縁膜9の表面、及びnFET領域4の側面、即ち第2バッファ層15、第2チャネル層13、ゲートリーク防止層14、n型ゲート層21、n型第2障壁層8、第1チャネル層7及びn型第1障壁層6の側面にも形成されている。また、絶縁膜9はpFET領域3とnFET領域4の境界領域に形成した素子分離領域12の露出面にも形成されている。
【0048】
なお、各層の膜厚や不純物が添加されている場合の不純物材料、その濃度は、第一実施形態と同様である。
【0049】
(第三実施形態)
図3〜図11を用いて本発明の第三実施形態に係る半導体装置1の製造方法を説明する。同一の部分又は同一の機能を有する部分には同じ符号を付している。
【0050】
図3は、GaAs単結晶基板上にGaAs材料を主体とする各層を、例えばMOCVD(Metal Organic Chemical Vapor Deposition)法によりエピタキシャル成長させた積層構造を表す模式的な縦断面図である。GaAs単結晶からなる化合物半導体基板2の上に、不純物を添加しないGaAs層をエピタキシャル成長させて厚さ約200nm程度の第1バッファ層5を形成する。その上に、n型不純物としてSiを1.0×1012〜4.0×1012atoms/cm2、例えば3.0×1012atoms/cm2の高濃度で添加したn+AlGaAs層をエピタキシャル成長させて厚さ約3nmのn型電荷供給層8aを形成する。次に不純物を添加しないi−AlGaAs層をエピタキシャル成長させて厚さ約3nmの高抵抗層8bを形成する。n型電荷供給層8aと高抵抗層8bによりn型第2障壁層8を構成する。n型第2障壁層8のアルミニウムの組成比は0.2〜0.3、例えばAl0.2Ga0.8Asとする。
【0051】
次に、n型第2障壁層8の上に不純物を添加しないi−InGaAs層をエピタキシャル成長させて厚さ5nm〜15nmの第1チャネル層7を形成する。第1チャネル層7のインジウム(In)の組成比を0.1〜0.4、例えばIn0.2Ga0.8Asとし、n型第2障壁層8よりもバンドギャップを狭くする。
【0052】
次に、第1チャネル層7の上に、不純物を添加しないi−AlGaAs層をエピタキシャル成長させて厚さ約2nmの高抵抗層6bを形成する。次にn型不純物としてSiを1.0×1012〜4.0×1012atoms/cm2の高濃度に添加したn+AlGaAs層をエピタキシャル成長させて厚さ約6nmのn型電荷供給層6aを形成する。次にn型不純物としてSiを低濃度に添加したn−AlGaAs層をエピタキシャル成長させて厚さ70nm〜200nmの高抵抗層6cを形成する。高抵抗層6b、n型電荷供給層6a及び高抵抗層6cによりn型第1障壁層6とする。n型第1障壁層6のアルミニウムの組成比は0.2〜0.3、例えばAl0.2Ga0.8Asとし、第1チャネル層7よりもバンドギャップを広くする。
【0053】
次に、n型第1障壁層6の上にn型不純物を6×1018atoms/cm3添加したn+GaAs膜をエピタキシャル成長させてキャップ層26を形成する。次に、不純物を添加しないi−GaAs層をエピタキシャル成長させて厚さ10nm〜100nmの第2バッファ層15を形成する。
【0054】
次に、第2バッファ層15の上に、例えばCなどのp型不純物を1×1016〜5×1018atoms/cm3の濃度で添加したp−GaAs層をエピタキシャル成長させて厚さ30nm〜250nmの第2チャネル層13を形成する。次に、不純物を添加しないi−AlGaAs層をエピタキシャル成長させて厚さ0〜50nmのゲートリーク防止層14を形成する。厚さが0とは、ゲートリーク防止層14は必須の構成ではないためである。ゲートリーク防止層14のアルミニウムの組成比は0.2〜0.3、例えばAl0.2Ga0.8Asとする。
【0055】
次に、ゲートリーク防止層14又は第2チャネル層13の上に、Siなどのn型不純物を1×1017〜5×1019atoms/cm3の濃度で添加したn−InGaP層をエピタキシャル成長させて厚さ10nm〜50nmのn型第1ゲート層18aを形成する。次に、Siなどのn型不純物を1×1017〜5×1019atoms/cm3添加したn−GaAs層をエピタキシャル成長させて厚さ50〜200nmのn型第2ゲート層18bを形成する。n型第1ゲート層18aとn型第2ゲート層18bによりn型ゲート層21を構成している。なお、以上のエピタキシャル成長は、温度約600℃により行った。
【0056】
次に、図4に示すように、n型第2ゲート層18b及びn型第1ゲート層18aを選択的にエッチング除去して、pFET領域3にn型ゲート領域18を形成する。フォトリソグラフィ技術及びウエットエッチング若しくはドライエッチング技術を用いてn型ゲート領域18を残す。次に、図5に示すように、ゲートリーク防止層14、第2チャネル層13、第2バッファ層15及びキャップ層26を順次選択的にエッチング除去し、除去した領域をnFET領域4、残した領域をpFET領域3とする。
【0057】
次に、図6に示すように、基板上面の露出した表面にプラズマCVD法によりシリコン窒化膜からなる絶縁膜9を厚さ100nm〜500nm形成する。次に、図7に示すように、絶縁膜9に、pFET領域3のソース領域及びドレイン領域形成用の第1開口部22a、22bと、nFET領域4のゲート領域形成用の第1開口部22cを形成する。第1開口部22a、22b、22cはフォトリソグラフィ技術、及び、例えばRIE(Reactive Ion Etching)技術を用いた異方性エッチングにより形成する。
【0058】
次に、図8に示すように、絶縁膜9の第1開口部22a、22bを通してゲートリーク防止層14と第2チャネル層13の厚さ方向途中まで拡散させると同時に、第1開口部22cを通して高抵抗層6cの厚さ方向途中まで拡散させる。これにより、pFET領域3にp型のソース領域及びドレイン領域16を、nFET領域4にp型ゲート領域10を形成する。Znは、ジエチルジンク(Zn(C2H5)2)とアルシン(AsH3)を含むガス雰囲気中で基板を約600℃に加熱し、第1開口部22a、22b、22cから導入拡散させる。第1開口部22cのnFET領域4では、Znの拡散の深さを第1チャネル層7の上面から約10nm以上離れるように形成することが好ましい。また、Znはイオン注入法により注入することもきる。
【0059】
次に、図9に示すように、pFET領域3とnFET領域4を電気的に分離するための素子分離領域12を形成する。素子分離領域12は、n型第1障壁層6、第1チャネル層7及びn型第2障壁層8の底部に達する深さまで形成する。素子分離領域12は、例えばBイオンのイオン注入法により形成することができる。
【0060】
次に、図10に示すように、基板の表面に金属膜を堆積し、フォトリソグラフィ技術及びエッチング技術を用いて選択的に除去して、pFET領域3のソース電極及びドレイン電極17と、nFET領域4のゲート電極11を同時に形成する。金属膜は、例えば電子ビーム蒸着法によりチタン(Ti)、白金(Pt)、金(Au)を例えば30nm、50nm、120nmの厚さで堆積する。これにより、Znを拡散させたp型のソース領域及びドレイン領域16とp型ゲート領域10のそれぞれにおいてオーミックコンタクトをとることができる。
【0061】
更に、図11に示すように、基板表面に絶縁材料からなる保護膜25を堆積し、次にnFET領域4のゲート電極11を挟むように保護膜25及び絶縁膜9に第2開口部23を形成する。そして、基板表面に抵抗加熱法により金−ゲルマニウム(AuGe)合金を厚さ約160nm、ニッケル(Ni)を厚さ約40nm堆積し、フォトリソグラフィ技術及びエッチング技術を用いて選択的に除去して、ソース電極及びドレイン電極24を形成する。ソース電極及びドレイン電極24はn型の高抵抗層6cとオーミックコンタクトがとられている。なお、保護膜25及び絶縁膜9の第2開口部23を形成する際に、pFET領域3のn型ゲート領域18の上部にも同時に開口部を形成し、nFET領域4のソース電極及びドレイン電極24と同時に、pFET領域3のゲート電極を形成することができる。
【0062】
以上説明した第三実施形態は、図1に示す構造のpチャネルFETとnチャネルFETとを同時に形成する製造方法であるが、同様に図2に示す構造のpチャネルFETとnチャネルFETとを同時に形成することができる。
【0063】
(第四実施形態)
以下、本発明の第四実施形態に係る半導体装置20の製造方法を説明する。GaAs単結晶からなる化合物半導体基板2の上に、GaAs層の第1バッファ層5をエピタキシャル成長させる。次にn型不純物を高濃度で添加したn+GaAsのキャップ層26と不純物を添加しないi−GaAsの第2バッファ層15をエピタキシャル成長させる。次に、p型不純物を添加したp−GaAsからなる第2チャネル層13と不純物を添加しないi−AlGaAsからなるゲートリーク防止層14をエピタキシャル成長させる。次に、n型不純物を低濃度で添加したn−InGaPからなるn型第1ゲート層18aとn型不純物を添加したn−GaAsからなるn型第2ゲート層18bを順次エピタキシャル成長させてn型ゲート層21を形成する。
【0064】
次に、不純物を添加しないi−AlGaAsからなる高抵抗層8cと、n型不純物を高濃度で添加したn+AlGaAsからなるn型電荷供給層8aと、不純物を添加しないi−AlGaAsからなる高抵抗層8bのn型第2障壁層8を形成する。次に、不純物を添加しないi−InGaAsの第1チャネル層7をエピタキシャル成長させる。次に、不純物を添加しないi−AlGaAsの高抵抗層6b、n型不純物を高濃度で添加したn+AlGaAsのn型電荷供給層6a、n型不純物を低濃度で添加したn-AlGaAsの高抵抗層6cを順次エピタキシャル成長させてn型第1障壁層6を形成する。以上、各層の膜厚や不純物を添加する場合の添加材料や添加濃度は上記第三実施形態と同様である。
【0065】
次に、素子分離領域12を形成してpFET領域3とnFET領域4とを電気的に分離し、次にpFET領域3の、n型第1障壁層6、第1チャネル層7及びn型第2障壁層8を選択的に除去する。次に、pFET領域3のn型ゲート層21を選択的に除去してn型第1ゲート層18aとn型第2ゲート層18bの積層構造を有するn型ゲート領域18を形成する。
【0066】
次に、シリコン窒化膜から成る絶縁膜9をn型第1障壁層6やゲートリーク防止層14の表面、及び素子分離領域12の表面に堆積する。次に、pFET領域3のソース領域及びドレイン領域形成用、及びnFET領域4のゲート領域形成用の開口部を形成する。そして、この開口部からZnのp型不純物をゲートリーク防止層14及び第2チャネル層13と高抵抗層6cに導入し、pFET領域3にソース領域及びドレイン領域16、nFET領域4にp型ゲート領域10をそれぞれ同時に形成する。
【0067】
次に、金属膜を堆積し選択的に除去して、pFET領域3にソース電極及びドレイン電極17と、nFET領域4にゲート電極11を同時に形成する。その他、pFET領域3のゲート電極やnFET領域4のソース電極及びドレイン電極の形成は、上記第三実施形態と同様に同時に形成することができる。また、エピタキシャル成長により形成した各層の不純物濃度や膜厚、Znの導入拡散、ソース電極、ドレイン電極及びゲート電極の組成や膜厚は、第三実施形態の場合と同様とすることができる。
【0068】
(第五実施例)
図12は、本発明の第五実施形態に係る半導体装置30の模式的な縦断面図である。上述した同一の部分又は同一の機能を有する部分には同じ符号を付している。また、後述するバックゲート電極31を除き、各層の膜厚や不純物が添加されている場合の不純物材料、その濃度は、第一実施形態と同様である。
【0069】
第五実施形態に係る半導体装置30は、上記第一実施形態に係る半導体装置1に対して、pFET領域3にさらにバックゲート電極を31設けている点で異なる。このように、pチャネルFETにバックゲート電極31を設けることにより、相互コンダクタンスが高くなり、pチャネルFETのオン/オフ特性を向上させることができる。
【0070】
図12に示すように、半導体装置30は、化合物半導体基板2の上にpFET領域3とnFET領域4とが形成されている。なお、nFET領域4は、第一実施形態に係る半導体装置1のnFET領域4と同じ構成であり、ここでは説明を省略する。
【0071】
pFET領域3においては、GaAs単結晶からなる化合物半導体基板2の上に、不純物が添加されていないGaAsからなる第1バッファ層5が形成されている。第1バッファ層5の上に、n型第2障壁層8、第1チャネル層7、n型第1障壁層6、キャップ層26、第2バッファ層15、第2チャネル層13が順次形成されている。そして、第2チャネル層13上には、ゲートリーク防止層14やソース領域及びドレイン領域16,16が形成されている。ソース領域及びドレイン領域16は、ゲートリーク防止層14及び第2チャネル層13の一部領域に不純物としてZnを拡散させた拡散領域により構成されている。なお、ゲートリーク防止層14は省略することができる。pFET領域3とnFET領域4とは素子分離領域12により電気的に分離されている。
【0072】
ゲートリーク防止層14上にはn型ゲート領域18が形成されており、第2チャネル層13に対してpn接合型の電位障壁を有している。そのために、ショットキー型ゲートによる電界効果トランジスタと比較してゲートに印加するゲート電圧を低くしたエンハンスメントモードで駆動することができる。
【0073】
さらに、半導体装置30のpFET領域3においては、n型第1障壁層6上にバックゲート電極31が形成されている。バックゲート電極31は、例えば、金−ゲルマニウム(AuGe)合金とニッケル(Ni)との2層構造より形成することができる。このバックゲート電極31は、図示しないが、n型ゲート領域18と電気的に接続される。
【0074】
このバックゲート電極31は、nチャネルFETのソース電極及びドレイン電極24を形成するときに同時に生成することができるため、新たな工程が必要なく、レジストマスクの追加は不要である。
【0075】
本出願人は、第一実施形態に係る半導体装置1のpチャネルFETのId−Vg特性と本第五実施形態に係る半導体装置30のpチャネルFETのId−Vg特性の測定を行った。その測定結果を図13に示す。なお、ゲート幅は10μmとした。
【0076】
この図13から、本第五実施形態に係る半導体装置30のpチャネルFETの方が、第一実施形態に係る半導体装置1のpチャネルFETよりも、pチャネルFETのオン/オフ特性が向上していることが分かる。
【0077】
例えば、第一実施形態に係る半導体装置1のpチャネルFETでは、ゲート電圧Vgが0V時(オン状態)のドレイン電流Idは、4.71×10-5(A)であり、ゲート電圧Vgが1V時(オフ状態)ドレイン電流Idは、8.23×10-8(A)である。一方、本第五実施形態に係る半導体装置30のpチャネルFETでは、ゲート電圧Vgが0V時(オン状態)のドレイン電流Idは、5.05×10-5(A)であり、ゲート電圧Vgが1V時(オフ状態)のドレイン電流Idは、1.75×10-11(A)である。
【0078】
また、本第五実施形態に係る半導体装置30のpチャネルFETでは、第一実施形態に係る半導体装置1のpチャネルFETに比べて、ゲート電圧Vgが1.5V時のドレイン電流Idは大きくなり、ゲート電圧Vgが−1Vの時のドレイン電流Idは小さくなる。
【0079】
しかも、本第五実施形態に係る半導体装置30のpチャネルFETでは、第一実施形態に係る半導体装置1のpチャネルFETに比べて、ゲート電圧Vgの変化に対するドレイン電流Idの変化率を大きくすることができる。
【0080】
このように、pチャネルFETにバックゲート電極31を設けることにより、pチャネルFETのオン/オフ特性を向上させることができる。
【0081】
なお、バックゲート電極31のレイアウト方法は多数考えられるが、pチャネルFETのn型ゲート領域18、ソース領域及びドレイン領域16が形成された領域の近くにバックゲート電極31を形成することで、レイアウトに関係なく同様の効果が得られる。
【0082】
次に、第五実施形態に係る半導体装置30の製造方法を説明する。
【0083】
まず、第三実施形態と同様に、図3及び図4で示す工程を行う。なお、これらの工程は第三実施形態と同様であるため、説明を省略する。
【0084】
次に、図14に示すように、pFET領域3のうちバックゲート電極31(図12参照)が形成される領域とnFET領域4において、ゲートリーク防止層14、第2チャネル層13、第2バッファ層15及びキャップ層26を順次選択的にエッチング除去する。
【0085】
次に、第三実施形態と同様に、図6〜図10で示す工程を行う。なお、これらの工程は第三実施形態と同様であるため、説明を省略する。
【0086】
次に、図15に示すように、基板表面に絶縁材料からなる保護膜25を堆積し、次にnFET領域4のゲート電極11を挟むように保護膜25及び絶縁膜9に第2開口部23を形成する。同時に、pFET領域3においては、n型第1障壁層6のn型の高抵抗層6c上の保護膜25及び絶縁膜9に第3開口部32を形成する。
【0087】
そして、基板表面に抵抗加熱法により金−ゲルマニウム(AuGe)合金を厚さ約160nm、ニッケル(Ni)を厚さ約40nm堆積し、フォトリソグラフィ技術及びエッチング技術を用いて選択的に除去して、ソース電極及びドレイン電極24とバックゲート電極31とを同時に形成する。これにより、図12に示すpチャネルFETが形成される。ソース電極及びドレイン電極24はn型の高抵抗層6cとオーミックコンタクトがとられている。また、同様に、バックゲート電極31はn型の高抵抗層6cとオーミックコンタクトがとられている。なお、保護膜25及び絶縁膜9の第2開口部23を形成する際に、pFET領域3のn型ゲート領域18の上部にも同時に開口部を形成し、nFET領域4のソース電極及びドレイン電極24と同時に、pFET領域3のゲート電極を形成することができる。
【0088】
このように、バックゲート電極31は、ソース電極及びドレイン電極24を形成するときに同時に形成することができるため、新たな工程が必要なく、レジストマスクの追加は不要である。
【0089】
(第六実施例)
図16は、本発明の第六実施形態に係る半導体装置40の模式的な縦断面図である。上述した同一の部分又は同一の機能を有する部分には同じ符号を付している。また、後述するバックゲート電極31及びn−GaAs層41を除き、各層の膜厚や不純物が添加されている場合の不純物材料、その濃度は、第二実施形態と同様である。
【0090】
第六実施形態に係る半導体装置40は、上記第二実施形態に係る半導体装置20に対して、第1バッファ層5とキャップ層26との間にn−GaAs層41を形成し、さらに、pFET領域3におけるn−GaAs層41上にバックゲート電極31を設けている点で異なる。このように、pチャネルFETにバックゲート電極31を設けることにより、相互コンダクタンスが高くなり、pチャネルFETのオン/オフ特性を向上させることができる。
【0091】
図16に示すように、半導体装置40では、化合物半導体基板2の上にpFET領域3とnFET領域4とが形成されている。なお、nFET領域4は、第二実施形態に係る半導体装置10のnFET領域4と同じ構成であり、ここでは説明を省略する。
【0092】
pFET領域3では、GaAs単結晶からなる化合物半導体基板2の上に、不純物が添加されていないGaAsからなる第1バッファ層5が形成されている。そして、第1バッファ層5の上に、n型不純物としてSiが1.0×1010〜4.0×1011atoms/cm2の低濃度に添加されたn−GaAsからなるn−GaAs層41が形成される。
【0093】
さらに、このn−GaAs層41上には、半導体装置20と同様に、キャップ層26、第2バッファ層15、第2チャネル層13が順次形成されている。そして、第2チャネル層13上には、ゲートリーク防止層14やソース領域及びドレイン領域16,16が形成されている。ソース領域及びドレイン領域16は、ゲートリーク防止層14及び第2チャネル層13の一部領域に不純物としてZnを拡散させた拡散領域により構成されている。なお、ゲートリーク防止層14は省略することができる。pFET領域3とnFET領域4とは素子分離領域12により電気的に分離されている。
【0094】
さらに、半導体装置40においては、n型第1障壁層6上にバックゲート電極31が形成されている。バックゲート電極31は、例えば、金−ゲルマニウム(AuGe)合金とニッケル(Ni)との2層構造より形成することができる。このバックゲート電極31は、図示しないが、n型ゲート領域18と電気的に接続される。
【0095】
このように、半導体装置40においては、半導体装置30と同様にバックゲート電極31を形成しており、pチャネルFETのオン/オフ特性を向上させることができる。
【0096】
次に、第六実施形態に係る半導体装置40の製造方法を説明する。
【0097】
まず、GaAs単結晶からなる化合物半導体基板2の上に、GaAs層の第1バッファ層5をエピタキシャル成長させる。次に、n型不純物としてSiが1.0×1010〜4.0×1011atoms/cm2の低濃度に添加されたn−GaAsからなるn−GaAs層41をエピタキシャル成長させる。その後、第四実施例と同様に、キャップ層26、第2バッファ層15、第2チャネル層13、ゲートリーク防止層14を順次エピタキシャル成長させ、その後、n型第1ゲート層18aとn型第2ゲート層18bを順次エピタキシャル成長させてn型ゲート層21を形成する。
【0098】
次に、第四実施例と同様に、抵抗層8bと、n型電荷供給層8aと、n型第2障壁層8、第1チャネル層7、n型第1障壁層6を形成し、素子分離領域12を形成してpFET領域3とnFET領域4とを電気的に分離する。
【0099】
次に、pFET領域3の、n型第1障壁層6、第1チャネル層7及びn型第2障壁層8を選択的に除去する。さらに、pFET領域3のバックゲート電極形成領域上のゲートリーク防止層14、第2チャネル層13、第2バッファ層15、キャップ層26を選択的に除去する。
【0100】
次に、第四実施例と同様に、n型ゲート領域18を形成し、シリコン窒化膜から成る絶縁膜9をn型第1障壁層6やゲートリーク防止層14の表面、n−GaAs層41の表面、及び素子分離領域12の表面に堆積する。次に、第四実施例と同様に、絶縁膜9を選択的に開口して開口部を形成し、この開口部からZnのp型不純物を導入して、pFET領域3にソース領域及びドレイン領域16、nFET領域4にp型ゲート領域10をそれぞれ同時に形成する。次に、第四実施例と同様に、金属膜を堆積し選択的に除去して、pFET領域3にソース電極及びドレイン電極17と、nFET領域4にゲート電極11を同時に形成する。
【0101】
次に、基板表面に絶縁材料からなる保護膜25を堆積し、nFET領域4のゲート電極11を挟むように保護膜25及び絶縁膜9に第2開口部23を形成する。同時に、pFET領域3においては、n型第1障壁層6のn型の高抵抗層6c上の保護膜25及び絶縁膜9に第3開口部32を形成する。
【0102】
そして、基板表面に抵抗加熱法により金−ゲルマニウム(AuGe)合金を厚さ約160nm、ニッケル(Ni)を厚さ約40nm堆積し、フォトリソグラフィ技術及びエッチング技術を用いて選択的に除去して、ソース電極及びドレイン電極24とバックゲート電極31とを同時に形成する。これにより、図16に示すpチャネルFETが形成される。ソース電極及びドレイン電極24はn型の高抵抗層6cとオーミックコンタクトがとられている。また、同様に、バックゲート電極31はn型の高抵抗層6cとオーミックコンタクトがとられている。なお、保護膜25及び絶縁膜9の第2開口部23を形成する際に、pFET領域3のn型ゲート領域18の上部にも同時に開口部を形成し、nFET領域4のソース電極及びドレイン電極24と同時に、pFET領域3のゲート電極を形成することができる。
【0103】
以上のとおり、本発明の半導体装置1、20、30、40の製造方法によれば、化合物半導体基板2上にpチャネルFETとnチャネルFETとを同時に形成することができる。しかも、pチャネルFETのp型の第2チャネル層13に対してn型ゲート領域18とし、またnチャネルFETのn型第1障壁層6に対してp型ゲート領域10とするpn接合型のゲート領域を同時に形成することができる。即ち、エンハンスメントモードの相補型FETを同時に構成することができるので、リーク電流を減少させた高速動作の可能な相補型FETを一つの化合物半導体基板に高密度で製造することが可能となる。
【符号の説明】
【0104】
1、20、30、40 半導体装置
2 化合物半導体基板
3 pチャネル電界効果トランジスタ領域
4 nチャネル電界効果トランジスタ領域
6 n型第1障壁層
7 第1チャネル層
8 n型第2障壁層
9 絶縁膜
10 p型ゲート領域
11 ゲート電極
12 素子分離領域
13 第2チャネル層
15 第2バッファ層
16 ソース領域及びドレイン領域
18 n型ゲート領域
31 バックゲート電極
41 n−GaAs層
【特許請求の範囲】
【請求項1】
化合物半導体基板と、
前記化合物半導体基板の上に形成され、第1チャネル層と、前記第1チャネル層にヘテロ接合し、前記第1チャネル層にn型の電荷を供給するn型の第1障壁層と、前記n型の第1障壁層に対してpn接合型の電位障壁を有するp型のゲート領域とを備えるnチャネル電界効果トランジスタ領域と、
前記化合物半導体基板の上に形成され、p型の第2チャネル層と、前記p型の第2チャネル層に対してpn接合型の電位障壁を有するn型のゲート領域とを含むpチャネル電界効果トランジスタ領域と、から構成される半導体装置。
【請求項2】
前記pチャネル電界効果トランジスタ領域は、前記化合物半導体基板の上方に、前記第1チャネル層、前記n型の第1障壁層、前記第2チャネル層の順で積層して形成されていることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記nチャネル電界効果トランジスタ領域は、前記化合物半導体基板の上方に、前記p型の第2チャネル層、前記n型のゲート領域と同時に形成されたn型のゲート層、前記第1チャネル層、前記n型の第1障壁層の順で積層して形成されていることを特徴とする請求項1に記載の半導体装置。
【請求項4】
前記n型のゲート領域と前記p型の第2チャネル層との間にゲートリーク防止層が形成されていることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
【請求項5】
前記p型の第2チャネル層には、Znの拡散層からなるp型のソース領域とドレイン領域が、前記n型のゲート領域を挟むように互いに離間して形成されていることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
【請求項6】
前記化合物半導体基板と前記第1チャネル層との間に、前記第1チャネル層にn型の電荷を供給するn型の第2障壁層が形成されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
【請求項7】
前記pチャンネル電界効果トランジスタ領域には、バックゲート電極が形成されている請求項1〜6のいずれか1項に記載の半導体装置。
【請求項8】
前記pチャンネル電界効果トランジスタのバックゲート電極は、前記前記n型の第1障壁層上に形成されている請求項7に記載の半導体装置。
【請求項9】
化合物半導体基板上に、第1バッファ層と、第1チャネル層と、n型の第1障壁層と、第2バッファ層と、p型の第2チャネル層と、n型のゲート層とを順次エピタキシャル成長させて多層膜を形成する工程と、
前記n型のゲート層を選択的に除去してpチャネル電界効果トランジスタ用のn型のゲート領域を形成する工程と、
前記p型の第2チャネル層を選択的に除去して、前記n型のゲート領域を含む前記p型の第2チャネル層が残留するpチャネル電界効果トランジスタ領域と、前記n型の第1障壁層が残留するnチャネル電界効果トランジスタ領域とを区画する工程と、
前記pチャネル電界効果トランジスタ領域と前記nチャネル電界効果トランジスタ領域の露出面に絶縁膜を同時に形成し、前記絶縁膜に第1開口部を形成する工程と、
前記第1開口部からZn不純物を拡散させて、pチャネル電界効果トランジスタ用のソース領域及びドレイン領域とnチャネル電界効果トランジスタ用のゲート領域を同時に形成する工程と、
前記pチャネル電界効果トランジスタ領域と前記nチャネル電界効果トランジスタ領域とを電気的に分離するための素子分離領域を形成する工程と、
前記pチャネル電界効果トランジスタ用の前記ソース領域及びドレイン領域と前記nチャネル電界効果トランジスタ用のゲート領域に金属電極を形成する工程と、を含む半導体装置の製造方法。
【請求項10】
前記nチャンネル電界効果トランジスタ用のソース領域及びドレイン領域に金属電極を形成するときに同時に、前記n型の第1障壁層上に前記pチャンネル電界効果トランジスタのバックゲート電極を形成する工程を含む請求項9に記載の半導体装置の製造方法。
【請求項11】
化合物半導体基板上に、第1バッファ層と、p型の第2チャネル層と、n型のゲート層と、n型の第2障壁層と、第1チャネル層と、n型の第1障壁層とを順次エピタキシャル成長させて多層膜を形成する工程と、
pチャネル電界効果トランジスタ領域とnチャネル電界効果トランジスタ領域とを電気的に分離するための素子分離領域を形成する工程と、
前記pチャネル電界効果トランジスタ領域の前記n型の第1障壁層、前記第1チャネル層及び前記n型の第2障壁層を選択的に除去する工程と、
前記pチャネル電界効果トランジスタ領域の前記n型のゲート層を選択的に除去してpチャネル電界効果トランジスタ用のn型のゲート領域を形成する工程と、
前記pチャネル電界効果トランジスタ領域と前記nチャネル電界効果トランジスタ領域の露出面に絶縁膜を同時に形成し、前記絶縁膜に開口部を形成する工程と、
前記開口部からZn不純物を拡散させて、pチャネル電界効果トランジスタ用のソース領域及びドレイン領域とnチャネル電界効果トランジスタ用のゲート領域を同時に形成する工程と、
前記pチャネル電界効果トランジスタ用の前記ソース領域及びドレイン領域と前記nチャネル電界効果トランジスタ用のゲート領域に金属電極を形成する工程と、を含む半導体装置の製造方法。
【請求項12】
前記nチャンネル電界効果トランジスタ用のソース領域及びドレイン領域に金属電極を形成するときに同時に、前記n型の第1障壁層上に前記pチャンネル電界効果トランジスタのバックゲート電極を形成する工程を含む請求項11に記載の半導体装置の製造方法。
【請求項1】
化合物半導体基板と、
前記化合物半導体基板の上に形成され、第1チャネル層と、前記第1チャネル層にヘテロ接合し、前記第1チャネル層にn型の電荷を供給するn型の第1障壁層と、前記n型の第1障壁層に対してpn接合型の電位障壁を有するp型のゲート領域とを備えるnチャネル電界効果トランジスタ領域と、
前記化合物半導体基板の上に形成され、p型の第2チャネル層と、前記p型の第2チャネル層に対してpn接合型の電位障壁を有するn型のゲート領域とを含むpチャネル電界効果トランジスタ領域と、から構成される半導体装置。
【請求項2】
前記pチャネル電界効果トランジスタ領域は、前記化合物半導体基板の上方に、前記第1チャネル層、前記n型の第1障壁層、前記第2チャネル層の順で積層して形成されていることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記nチャネル電界効果トランジスタ領域は、前記化合物半導体基板の上方に、前記p型の第2チャネル層、前記n型のゲート領域と同時に形成されたn型のゲート層、前記第1チャネル層、前記n型の第1障壁層の順で積層して形成されていることを特徴とする請求項1に記載の半導体装置。
【請求項4】
前記n型のゲート領域と前記p型の第2チャネル層との間にゲートリーク防止層が形成されていることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
【請求項5】
前記p型の第2チャネル層には、Znの拡散層からなるp型のソース領域とドレイン領域が、前記n型のゲート領域を挟むように互いに離間して形成されていることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
【請求項6】
前記化合物半導体基板と前記第1チャネル層との間に、前記第1チャネル層にn型の電荷を供給するn型の第2障壁層が形成されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
【請求項7】
前記pチャンネル電界効果トランジスタ領域には、バックゲート電極が形成されている請求項1〜6のいずれか1項に記載の半導体装置。
【請求項8】
前記pチャンネル電界効果トランジスタのバックゲート電極は、前記前記n型の第1障壁層上に形成されている請求項7に記載の半導体装置。
【請求項9】
化合物半導体基板上に、第1バッファ層と、第1チャネル層と、n型の第1障壁層と、第2バッファ層と、p型の第2チャネル層と、n型のゲート層とを順次エピタキシャル成長させて多層膜を形成する工程と、
前記n型のゲート層を選択的に除去してpチャネル電界効果トランジスタ用のn型のゲート領域を形成する工程と、
前記p型の第2チャネル層を選択的に除去して、前記n型のゲート領域を含む前記p型の第2チャネル層が残留するpチャネル電界効果トランジスタ領域と、前記n型の第1障壁層が残留するnチャネル電界効果トランジスタ領域とを区画する工程と、
前記pチャネル電界効果トランジスタ領域と前記nチャネル電界効果トランジスタ領域の露出面に絶縁膜を同時に形成し、前記絶縁膜に第1開口部を形成する工程と、
前記第1開口部からZn不純物を拡散させて、pチャネル電界効果トランジスタ用のソース領域及びドレイン領域とnチャネル電界効果トランジスタ用のゲート領域を同時に形成する工程と、
前記pチャネル電界効果トランジスタ領域と前記nチャネル電界効果トランジスタ領域とを電気的に分離するための素子分離領域を形成する工程と、
前記pチャネル電界効果トランジスタ用の前記ソース領域及びドレイン領域と前記nチャネル電界効果トランジスタ用のゲート領域に金属電極を形成する工程と、を含む半導体装置の製造方法。
【請求項10】
前記nチャンネル電界効果トランジスタ用のソース領域及びドレイン領域に金属電極を形成するときに同時に、前記n型の第1障壁層上に前記pチャンネル電界効果トランジスタのバックゲート電極を形成する工程を含む請求項9に記載の半導体装置の製造方法。
【請求項11】
化合物半導体基板上に、第1バッファ層と、p型の第2チャネル層と、n型のゲート層と、n型の第2障壁層と、第1チャネル層と、n型の第1障壁層とを順次エピタキシャル成長させて多層膜を形成する工程と、
pチャネル電界効果トランジスタ領域とnチャネル電界効果トランジスタ領域とを電気的に分離するための素子分離領域を形成する工程と、
前記pチャネル電界効果トランジスタ領域の前記n型の第1障壁層、前記第1チャネル層及び前記n型の第2障壁層を選択的に除去する工程と、
前記pチャネル電界効果トランジスタ領域の前記n型のゲート層を選択的に除去してpチャネル電界効果トランジスタ用のn型のゲート領域を形成する工程と、
前記pチャネル電界効果トランジスタ領域と前記nチャネル電界効果トランジスタ領域の露出面に絶縁膜を同時に形成し、前記絶縁膜に開口部を形成する工程と、
前記開口部からZn不純物を拡散させて、pチャネル電界効果トランジスタ用のソース領域及びドレイン領域とnチャネル電界効果トランジスタ用のゲート領域を同時に形成する工程と、
前記pチャネル電界効果トランジスタ用の前記ソース領域及びドレイン領域と前記nチャネル電界効果トランジスタ用のゲート領域に金属電極を形成する工程と、を含む半導体装置の製造方法。
【請求項12】
前記nチャンネル電界効果トランジスタ用のソース領域及びドレイン領域に金属電極を形成するときに同時に、前記n型の第1障壁層上に前記pチャンネル電界効果トランジスタのバックゲート電極を形成する工程を含む請求項11に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2011−192952(P2011−192952A)
【公開日】平成23年9月29日(2011.9.29)
【国際特許分類】
【出願番号】特願2010−134698(P2010−134698)
【出願日】平成22年6月14日(2010.6.14)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成23年9月29日(2011.9.29)
【国際特許分類】
【出願日】平成22年6月14日(2010.6.14)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]