酸化膜除去のための基板洗浄処理方法
【課題】基板表面の平坦性を損なうことなく自然酸化膜や有機物を除去する表面処理が可能となる洗浄手法を提供する。
【解決手段】プラズマ中のラジカルをプラズマ分離用のプラズマ閉じ込め電極板(110)のラジカル通過孔(111)を通して処理室に導入し、処理室に処理ガスを導入して処理室(121)内でラジカルと混合し、そしてラジカルと処理ガスとの混合雰囲気により基板表面を洗浄する。
【解決手段】プラズマ中のラジカルをプラズマ分離用のプラズマ閉じ込め電極板(110)のラジカル通過孔(111)を通して処理室に導入し、処理室に処理ガスを導入して処理室(121)内でラジカルと混合し、そしてラジカルと処理ガスとの混合雰囲気により基板表面を洗浄する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子製造における基板表面、特にIV族半導体表面の処理を含む装置及び製造方法に係る。
【背景技術】
【0002】
従来、半導体Si基板はウェット洗浄が行われていた。しかし、乾燥時のウォーターマークの完全除去、極薄酸化膜エッチング制御ができない、装置が大型化する等の問題があった。また、半導体基板のウェット洗浄後、大気に露出する時間が長いと表面に自然酸化膜の形成や炭素原子が吸着され、Si単結晶の成膜がされない、凹凸のある膜になる、ゲート絶縁膜界面での不純物準位の発生等の問題が生じる。
【0003】
そこで、成膜前に750℃以上のUHV真空加熱あるいはH2雰囲気で800℃以上の加熱を行い表面の酸化膜を除去していた。しかし、デバイスの微細化が進み誘電体絶縁膜/金属電極を用いると、デバイスはより低温で作成されることが必要となる。今後、650℃以下の温度でのデバイス作成が要求される。したがって、ウェット洗浄では限界があり、真空中で半導体基板の成膜前処理を行うドライ洗浄方法が必要となってきている。例えば、アルゴンプラズマによる逆スパッタ法(特開平10−147877号)。しかし、この方法では、半導体基板表面のSi−Si結合も切断されると考えられる。この場合、Siの欠損部分には直ちに酸化膜が形成され、Siの未結合手には汚染物質が付着しやすく、また、スパッタされた酸化物や汚染物質が側壁に再付着するなどの問題が生じ、この結果、後工程に悪影響(エピタキシャル成長の阻害、シリサイド界面に高抵抗部分を形成)を与える。さらにデバイスへの損傷も問題となる。
【0004】
また、特開2001−144028号には、プラズマ化されたF2ガスを用いて基板表面のシリコン酸化膜を除去後、基板表面に付着したF成分を除去するための水素ラジカルを照射することが記載されている。さらに、特開平04−96226号には、F2ガスを用いてSi自然酸化膜を基板上から除去した後にラジカル化されて水素を基板に照射し、水素で終端させることが記載されている。また、特開平06−120181号には、HFプラズマで基板表面酸化膜を除去したのち、水素イオンにより基板表面を水素終端する技術が開示されている。しかし、プラズマ化されたF2ガスの中には、ラジカル化したフッ素ガスだけでなく、イオン化したフッ素ガスも含まれているため、基板表面のシリコン酸化膜を除去した際、表面に凹凸が生じるという問題を生じる。さらに、基板表面にシリコン酸化膜だけでなく基板自体を除去してしまう可能性もある。また、半導体基板をプラズマに露出しているため、Si−Si結合も切断される。この場合、Siの欠損部分には直ちに酸化膜が形成され、Siの未結合手には汚染物質が付着しやすく、さらにスパッタされた酸化物や汚染物質が側壁に再付着するなどの問題が生じ、この結果、後工程に悪影響(エピ成長の阻害、シリサイド界面に高抵抗部分を形成)を与える。さらにデバイスへの損傷も問題となる。また、本公知例は、プラズマにより積極的にガスを分解して、水素基(Hラジカル)および水素イオンを生成する構成である。水素基(Hラジカル)および水素イオンによって、基板表面のフッ素残留物を除去しようとすると、チャンバからの金属汚染の問題、下地Siエッチレートが大きく、エッチングし過ぎるなどの問題がある。また、反応生成物のHFは再付着し易いため、十分なF除去効果が得られない。
【0005】
また、特開2001−102311号には、基板が配置される成膜室に対して導入孔を有するプレートで分離されたプラズマ生成室を有するプラズマ生成部にフッ素等洗浄ガスを供給し、このプラズマ生成部でプラズマを作ってラジカルを発生させ、このフッ素ラジカルを前記導入孔を介して基板が配置された成膜空間に導入し、基板に照射させ、基板を洗浄することが記載されている。また、特表2002−500276号には、遠隔プラズマ源で励起されたガスを分配するプレートを持ち、このプレートを通じてラジカルを供給して基板洗浄する方法が示されている。しかし、ラジカルの励起エネルギーを抑制した雰囲気に半導体基板表面を晒すことができないため、Siと高い選択性エッチングができず、そのため、表面粗さを損ねることなく自然酸化膜を除去できないという問題を生じる。
【0006】
特開2002−217169号には、高速ガス流の摩擦応力による物理的作用とを併用して異物を除去する洗浄工程を真空一貫で行う装置が開示されている。本公知例では、真空搬送での不純物の吸着や自然酸化の発生が抑制され、生産効率が向上することが記載されている。しかしながら、異物を除去できたとしても表面原子層オーダでは自然酸化膜や表面ラフネスが残ってしまう。すなわち、真空一貫での搬送によるデバイス特性向上の効果を得るためには、Siと自然酸化膜との高い選択性エッチングを原子層オーダで制御する洗浄技術と、大気に晒さずに搬送し成膜することが必要である。これにより、半導体/誘電絶縁膜接合における界面準位や膜中の固定電荷が少ない良好なデバイス特性が得られると考えられる。
【0007】
また、特開平10−172957号には、遠隔プラズマ源で励起されたアルゴン、ヘリウム、キセノン、水素の励起ガスと、下流で導入されたHFガスの混合ガスにより、酸化膜を選択的に除去することができ、シリコン基板に損傷も見られなかったとしている。しかし、近年要求される平坦性のレベルを満足するものではなかった。
【0008】
【特許文献1】特開2001−144028
【特許文献2】特開平04−96226号
【特許文献3】特開平06−120181号
【特許文献4】特開2001−102311
【特許文献5】特表2002−500276
【発明の開示】
【発明が解決しようとする課題】
【0009】
従来の基板表面の自然酸化膜や有機物を除去するウェット洗浄表面処理においては、洗浄後の基板を次の成膜工程まで大気搬送を伴うため大気中成分が基板表面に吸着し、界面に自然酸化膜や炭素原子等の不純物が残留するため、デバイス特性を劣化するという問題があった。また、ドライ洗浄表面処理をして、界面に自然酸化膜や炭素原子等の不純物が残留しないよう、洗浄後基板を真空中での基板処理を行なうと、基板表面の自然酸化膜、有機物、炭素などの不純物は除去できるが、ドライ洗浄により基板表面の平坦性が劣化するという問題があった。さらに、基板表面の平坦性が良くないと、作成するデバイスの特性が劣化してしまうという問題があった。
【課題を解決するための手段】
【0010】
本発明は、前述の問題を解決する目的でなされたものである。
本発明者らの検討結果によれば、プラズマによって生成したラジカルを、プラズマ生成室と処理室を分離する隔壁板に設けられた複数の孔から処理室に導入し、別途処理室に導入した処理ガスとこのラジカルを混合することで、上記ラジカルの励起エネルギーを抑制し、これによりSiと高い選択性を持った基板表面処理が可能となるため、基板表面の平坦性を損なうことなく自然酸化膜や有機物を除去する表面処理が可能となることが見出された。
【0011】
本発明は
基板を処理室内に設置し、
プラズマ生成ガスをプラズマ化し、
該プラズマ中のラジカルをプラズマ分離用のプラズマ閉じ込め電極板のラジカル通過孔を通して該処理室に導入し、
該処理室に処理ガスを導入して該処理室内でラジカルと混合し、そして
該ラジカルと該処理ガスとの混合雰囲気により該基板表面を洗浄することからなる基板洗浄方法である。
【0012】
また、該基板の表面はIV族半導体材料であり、該プラズマ生成ガスと処理ガスはHFを含有するものである基板洗浄方法である。
【0013】
プラズマ生成ガスの総ガス流量に対するプラズマ生成ガスのHF比率は、0.2〜1.0、さらに望ましくは0.5〜1.0であることが、好ましい。また、処理ガスの総ガス流量に対する処理ガスのHF比率は、0.2〜1.0、さらに望ましくは0.75〜1.0であることが好ましい。
【0014】
また、該プラズマ分離用のプラズマ閉じ込め電極板は該プラズマ中のラジカルを該処理室に導入する複数のラジカル導入孔と該処理ガスを該処理室内に導入する複数の処理ガス導入孔とを有し、該ラジカルと該処理ガスをそれぞれの導入孔から該処理室内の基板表面に向かって排出している基板洗浄方法である。
【0015】
また、前述の基板洗浄方法でIV族半導体基板表面を洗浄室にて洗浄し、洗浄された該基板を該洗浄室から大気に晒すことなくトランスファー室を介してエピタキシャル室へ移送し、該エピタキシャル室内で該基板表面上にエピタキシャル単結晶層をエピタキシャル成長させることからなる半導体素子製造方法である。
【0016】
また、前述の基板洗浄方法で製造されたエピタキシャル層を有する基板を、該エピタキシャル室から大気に晒すことなくトランスファー室を介してスパッタ室に移送し、
該スパッタ室にて該エピタキシャル層上に誘電体膜をスパッタし、
該誘電体膜を有する基板を該スパッタ室から大気に晒すことなくトランスファー室を介して酸化・窒化室へ移送し、
該酸化・窒化室にて該誘電体膜を酸化・窒化又は酸窒化することからなる半導体素子製造方法である。
【0017】
また、前述の半導体製造方法で、前記誘電体膜は、Hf、La、Ta、Al、W、Ti、Si、Geのグループから選択されたもの又はそれらの合金である半導体素子製造方法。
また前述の基板洗浄方法において、該プラズマガスをプラズマ化する際、プラズマガスに高周波電力を印加してプラズマ化しており、該高周波電力密度は0.001〜0.25W/cm2、望ましくは0.001〜0.125W/cm2、更に望ましくは0.001〜0.025W/cm2であることを特徴とする基板洗浄方法である。
【0018】
また、真空容器内でプラズマ生成ガスからプラズマを生成してラジカルを発生させ、このラジカルと処理ガスとで基板処理を行なうプラズマ分離型の基板処理装置であって、
導入されたプラズマ生成ガスをプラズマ化させるプラズマ生成室、
被処理基板を設置する基板ホルダーを含む処理室、及び
該プラズマ生成室と該処理室との間に複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板とからなる基板処理装置であって、
該プラズマ閉じ込め電極板は中空構造であり、処理室側に開口された複数の処理ガス導入孔が設けられており、該プラズマ閉じ込め電極板には、処理ガスを供給するガス導入管が配置されている基板処理装置において、
該プラズマ生成室内部のプラズマ生成空間には高周波電源から供給される電力によりプラズマを発生させる高周波印加電極を備え、
該高周波印加電極は、該電極を貫く複数の貫通孔を有し、
該プラズマ生成室にプラズマ生成ガスを導入するプラズマ生成ガス導入シャワープレートを更に含み、
該プラズマ生成ガス導入シャワープレートは、該複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板に沿って延在する電極上にプラズマ生成ガスを導入する複数のガス排出口を含むものである基板処理装置である。
【0019】
また、プラズマ生成ガス導入シャワープレートの複数のガス孔の直径は、2mm以下、さらに望ましくは1.5mm以下である基板処理装置である。
【0020】
また、前述の基板処理室において、該電極の複数の貫通孔の全体積をV2、該貫通孔を含む電極の全体積をV1としたとき、堆積比率V2/V1が0.01〜0.8であることを特徴とする基板処理装置である。
【0021】
また、基板処理装置において、該高周波印加電極へ印加される高周波電力密度は0.001〜0.25W/cm2、望ましくは0.001〜0.125W/cm2、更に望ましくは0.001〜0.025W/cm2であることを特徴とする基板処理装置である。
【0022】
前述の基板処理装置において、該プラズマ生成室に導入されるプラズマ生成ガスがHFを含むガスであり、かつ該処理室に導入されるガスがHFを含むガスであることを特徴とする基板処理装置である。
【0023】
また、前述の基板処理装置からなる基板洗浄室、
基板上にエピタキシャル層を形成するエピタキシャル成長室、及び
該基板洗浄室からの基板を大気に晒すことなく該エピタキシャル成長室に移送するトランスファー室とからなる半導体素子製造装置である。
【0024】
また、前述の装置において、誘電体膜を形成するスパッタ室を更に含み、該洗浄室又は該エピタキシャル成長室からの基板を大気に晒すことなく該トランスファー室を介して該スパッタ室に移送されるよう構成されている半導体素子製造装置である。
【0025】
また、前述の装置において、誘電体膜を酸化もしくは窒化もしくは酸窒化する酸化・窒化室を更に含み、該洗浄室又は該エピタキシャル成長室又は該スパッタ室からの基板を大気に晒すことなく該トランスファー室を介して該酸化・窒化室に移送されるよう構成されている半導体素子製造装置である。
【発明の効果】
【0026】
本発明により、半導体基板表面の自然酸化膜や有機不純物を従来のウェット洗浄よりも低減できる基板処理をすることができた。また、基板表面の平坦性を損ねることなく自然酸化膜や有機物を除去できた。
【0027】
半導体基板表面の自然酸化膜や有機不純物汚染を除去するために、プラズマ生成ガスと処理ガスとしてのHFまたは少なくともHFガスを含む混合ガスを用い、プラズマ生成室からラジカルを処理室に導入し、同時に処理室にHFを構成元素とするガス分子を導入することにより、上記ラジカルの励起エネルギーを抑制した雰囲気に半導体基板表面を晒して、基板表面の平坦性を損ねることなく自然酸化膜や有機物を除去できた。半導体基板の金属汚染やプラズマダメージを生じることも無い。また、従来のウェット洗浄では、アニール処理等の後処理を併用し、複数の工程を必要としていた基板処理が1つの工程で済むようになり効率よく所定の効果を得ることができるため、コストも低減でき、処理速度の大幅な向上が図れた。さらに、プラズマ生成ガスにシャワープレートを備えることにより均一に生成ガスを導入することができ、電極部に貫通する孔を備えることにより低電力でも放電でき、生成したプラズマ中のラジカルを複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板を備えることにより処理室に均一にラジカルが導入できた。また、プラズマ生成ガスとしてHFを用い、プラズマ生成室からラジカルを処理室に導入し、同時に処理室にHFを導入することにより、原子層オーダーで表面荒さが少ない表面処理を実現することにより、その表面上に単結晶Si、SiGe膜を得ることが可能となった。
【0028】
また、第1の工程により基板表面処理、第2の工程により単結晶成膜を大気に晒すことなく真空中を搬送することにより、界面の不純物が大気搬送の場合よりも少ないため、良好なデバイス特性を得ることができた。
【0029】
また、第1の工程により基板表面処理、第2の工程により単結晶成膜、第3の工程により誘電体材料をスパッタ成膜、第4の工程により酸化、窒化、酸窒化し、更に第5の工程により金属材料をスパッタ成膜を、全て大気に晒すことなく真空中で搬送することで、半導体/絶縁膜接合の界面の不純物が大気搬送の場合よりも少ないため、従来の酸化膜同等の界面準位密度、膜中の固定電荷密度が得られ、ヒステリシスが小さいC−V曲線が得られ、リーク電流が小さくなり、良好なデバイス特性を得ることができた。
【実施例】
【0030】
本発明の実施例を以下に説明する。
以下、添付図面を参照して、本発明の実施の形態を説明する。
本実施例では、図1に示した成膜装置1において、図3に示される表面処理装置100を用いた第1の工程を行いSi基板上に形成された自然酸化膜及び有機物を除去するプロセスに、本発明を適用した例について述べる。
【0031】
サンプルとして用いた基板5は清浄空気中に放置して自然酸化膜が形成されている直径300mmのSi単結晶基板である。基板5は、図示しない基板搬送機構によりロードロック室50へ搬送され、載置される。次に、図示しない排気系によりロードロック室50は減圧される。所定の圧力、具体的には1Pa以下まで減圧後、ロードロック室と搬送室の間の図示しないゲートバルブが開かれ、トランスファー室の図示しない搬送機構によって、搬送室60を介して表面処理装置100のへ搬送し、基板ホルダー114上に載置する。
【0032】
<表面処理装置の説明>
図3Aは、本発明の表面処理装置100の説明図である。
表面処理装置100は、基板5を載置することができる基板ホルダー114を備えた処理室113と、プラズマ生成室108から構成されている。処理室113とプラズマ生成室108は、複数のラジカル通過孔111を備えたプラズマ分離用のプラズマ閉じ込め電極板110で仕切られ分離されている。プラズマ閉じ込め電極板110は、導電性材料で出来ており、接地されている。プラズマ生成室108はプラズマ生成ガス導入シャワープレート107がある。プラズマ生成ガス導入シャワープレート107とプラズマ閉じ込め電極板110との間には、高周波印加電極104がある。高周波印加電極104には、放電を均一に安定させるためのその表面から裏面へと貫通する複数の電極貫通孔105がある。高周波印加電極104は、高周波電源103に接続されており、高周波電力が供給可能なようになっている。高周波印加電極104は、絶縁体108aによってプラズマ生成室壁にプラズマ閉じ込め電極110と略平行して横方向に延在する板状の部材として支持され、固定されている。高周波印加電極104の両側には上部と下部プラズマ生成空間109a、109bがある。
【0033】
上部プラズマ生成空間109aは、高周波印加電極104とプラズマ生成ガスシャワープレート107に接している。下部プラズマ生成空間109bは、高周波印加電極104とプラズマ閉じ込め電極板110に接している。
【0034】
図3Bは、プラズマ閉じ込め電極板110の断面拡大図である。また、図3Cはプラズマ閉じ込め電極板110の処理室から見た拡大図である。このように、プラズマ閉じ込め電極板110は、基板ホルダー114の基板支持面と対面し、プラズマ生成空間109から基板洗浄処理空121へ貫通したラジカル導入孔111を持っている。複数のラジカル導入孔111が電極板110の面に分布して設けられている。
プラズマ閉じ込め電極板110は、基板洗浄処理空121へ処理ガスを導入するための処理ガス導入経路120、処理ガス導入空間119、ガス導入孔112を持っている。プラズマ閉じ込め電極板110の処理ガス導入経路120に連通した処理ガス導入空間119から、基板洗浄処理空121に向けて開口された、複数の処理ガス導入孔112がプラズマ閉じ込め電極110の面において複数のラジカル導入孔111の少なくとも一部と並置して設けられている。プラズマ閉じ込め電極板110は、電極板110を横断方向(プラズマ生成室108と処理室113とを仕切る方向)に通っている処理ガス導入経路120と経路120からの処理ガスが吹き込まれる処理ガス導入空間119という中空構造を持っている。この処理ガス導入経路120に処理ガスを導入することで、処理ガスは複数の処理ガス導入空間119を通り複数の処理ガス導入孔112から基板洗浄処理空121の基板5へ均一に供給される。
【0035】
これら処理ガス導入経路120、処理ガス導入空間119、および処理ガス導入孔112は、プラズマ生成空間109およびラジカル導入孔111とは直接つながっていない。従って、ラジカル導入孔111から処理空間へ導入されるラジカルと、処理ガス導入孔112から導入される処理ガスとは、略平行して基板洗浄処理室121内にプラズマ閉じ込め電極面から基板面に向かって導入され基板洗浄処理空121で初めて混合される構造となっている。
【0036】
プラズマ生成ガスは、プラズマ生成ガス供給系101とプラズマ生成ガス供給管102を輸送され、プラズマ生成ガス導入シャワープレート107のプラズマ生成ガス導入孔106からプラズマ生成室108のプラズマ生成空間109a、電極貫通孔105、プラズマ生成空間109bへ導入され、所定の圧力に上昇する。
【0037】
高周波電源103から高周波印加電極104へ電力が供給されると、上部と下部プラズマ生成空間109a、109bで放電が開始する。このとき、プラズマ閉じ込め電極板110は、接地電極として働く。また、プラズマ生成ガスシャワープレート107も、これが接続されたプラズマ生成室108のチャンバ壁が接地されているため、やはり接地電極として働く。プラズマ閉じ込め電極板110が接地されていることによって、放電が安定に維持される。プラズマ生成ガスシャワープレート107も、また同様に接地されていることにより、放電が安定に維持されている。
【0038】
シャワープレートは絶縁性材料でもよく、この場合、その裏に位置するチャンバ壁が接地電極となる。プラズマ生成室108と基板洗浄処理室121とを、プラズマ閉じ込め電極板110が仕切っている。被洗浄処理室基板5はプラズマ閉じ込め電極板の面に相対して置かれる。プラズマ生成空間109a、109bのプラズマ中で生成したラジカルは、プラズマ閉じ込め電極板110のプラズマ生成室と基板洗浄処理室を連通する複数のラジカル導入孔111を通って、基板洗浄処理空121へ導入される。中性のラジカルはラジカル導入孔を通って基板洗浄処理空121に導入されるが、イオンなどの荷電粒子は、プラズマ閉じ込め電極板110のラジカル導入孔111をほとんど通り抜けることができないようになっている。プラズマ閉じ込め電極板110のラジカル導入孔111は、プラズマを閉じ込め、中性のラジカルを通過させるようになっている。なお、プラズマ閉じ込め電極板110が接地されることで、前述のプラズマを閉じ込め中性のラジカルを通過させる機能がより高まっている。また、プラズマ閉じ込め電極板110が接地されていることによって、高周波が基板洗浄処理空121にもれないようにシールドされている。もしもプラズマ閉じ込め電極板110が接地されていなければ、高周波印加電極104へ印加された高周波は、プラズマ閉じ込め電極板110で遮蔽されず、プラズマ閉じ込め電極板110は電極として機能し、従って処理室の基板洗浄処理空121でも放電する可能性がある。プラズマ閉じ込め電極板110を接地し、処理室の基板洗浄処理空121へのプラズマの侵入、および発生を防止することができる。
【0039】
一方で、導入されたラジカルの励起エネルギーを抑制するための、励起されていない処理ガスは、処理ガス供給系116から処理ガス供給管115を通じて処理ガス導入経路120へ導入されて拡散し、処理ガス導入空間119へ導入され、さらに処理ガス導入孔112から基板洗浄処理空121へ導入される。
ラジカル導入孔111から処理空間へ導入されるラジカルと、処理ガス導入孔112から導入される処理ガスとは、基板洗浄処理空121で初めて混合され、基板洗浄処理空121に面して置かれた基板5に対して所望の処理をする。
そして基板洗浄処理空121のガスは、排気系117により排気される。
【0040】
なお、ラジカル導入孔111の形状は、プラズマを遮蔽し中性のラジカルを通過できる機能を持っていれば、図に示した形状でなくても構わない。例えば、図3Bと図3Cでは、ラジカル導入孔111の形状は、プラズマ生成空間109に面した径より基板洗浄処理空121側の径が大きいが、同じ径であってもよいし、又はプラズマ生成空間109に面した径よりも基板洗浄処理空121側の径が小さくても良い。また、図3Bと図3Cでは、ラジカル導入孔111の形状は基板洗浄処理空121側からザグリがあり、その底から1本の細孔がプラズマ生成空間に向けて開いているが、この細孔が複数であってもよい。また、ザグリがプラズマ空間側から開いていて、その底から処理室側に向けて細孔が貫通していても良いし、もちろんその細孔が複数あってもよい。
【0041】
図3Dは、このプラズマ閉じ込め電極板110を処理室側から見た模式図である。
このように、ラジカル導入孔111と処理ガス導入孔112は、プラズマ閉じ込め電極板110に対して全面に分布して開口している。このように径方向に均一に分布することにより、プラズマ生成室で生成したラジカルを基板上に均一に供給することができ、さらに別途導入した処理ガスを同時に均一に基板へ向けて供給できる。処理ガスの導入が、基板洗浄処理室121の例えば側壁から一本の供給管で導入される場合に比べ、本発明のようにラジカル導入と平行してプラズマ閉じ込め電極板の面から供給されることは、基板面の洗浄処理の基板面全体についての均一性だけでなく、ラジカルの励起エネルギー抑制によるSiに対する自然酸化膜の選択的エッチングにより効果的である。
【0042】
なお、ラジカル導入孔111と処理ガス導入孔112の分布状況は、この通りでなくても良く、例えば、基板洗浄処理空121における基板処理の反応の結果によるガス濃度比の変動へ対応するためなど、基板処理の面内分布を真に均一にするための要請に応じて変化させることも可能である。例えば、ラジカル導入孔111の密度を中心部よりも周辺部で大きくしても良いし、また逆に減らしても構わない。同様に処理ガス導入孔112の密度を中心部よりも周辺部で大きくしても良いし、また逆に減らしても構わない。この場合の中心部から周辺部にかけてのラジカル導入孔111の密度の減少あるいは増加は、直線的であっても良いし、指数関数的でも構わない。
【0043】
プラズマ生成ガスは、プラズマ生成ガス供給系101とプラズマ生成ガス供給管102を輸送され、プラズマ生成ガス導入シャワープレート107のプラズマ生成ガス導入孔106からプラズマ生成室108のプラズマ生成空間109へ導入される。これにより、プラズマ生成ガスがプラズマ生成室108のプラズマ生成空間109に均一に導入することが可能である。
【0044】
前述のように、処理室113とプラズマ生成室108を分離しているプラズマ閉じ込め電極板110に設けられているラジカル導入孔111から、プラズマ生成ガスに由来するラジカルが、処理室113へ導入される。ここで、プラズマ生成室108からプラズマ閉じ込め電極板110のラジカル導入孔111を通過して処理室113に導入されるのは、ラジカルなどの電気的に中性な分子、あるいは原子であり、プラズマ中のイオンは処理室113にほとんど導入されない。プラズマ生成室108において、イオン密度がおよそ1×1010個/cm3であるとき、処理室113において観測される電流値から計算されるイオン密度はおよそ5×102個/cm3であり、実に1000万分の1以下にイオンの密度は減少させられており、実質処理室113に導入されるイオンはほとんどないと言って良い。これに対してラジカルは、その寿命にもよるが、プラズマ生成室で発生したラジカルのうち数%から数十%程度が処理室113へ輸送される。
【0045】
なお、荷電粒子がプラズマとしてふるまうためには、デバイ長が装置内部寸法よりも十分小さい必要がある。前述の処理室のイオン密度でプラズマが存在すると仮定すると、電子温度1〜5eVと仮定したときデバイ長は約0.3〜0.7mと計算される。現実的な半導体製造装置の装置内部寸法は一般にはせいぜい0.3m以下であるので、前述の処理室のイオン密度は、処理室の荷電粒子はプラズマとしての性質を持たないことを示唆している。
【0046】
図4Aは図1に示すようなプラズマ生成室108内に横方向に延在する板状の高周波印加電極104を装置上部から見たときの模式図である。また、図4Bは高周波印加電極の鳥瞰図である。高周波印加電極104には、その表面から裏面に貫通する電極貫通孔105が複数ある。高周波印加電極104の貫通孔105は、図4A、図4Bに示すような形態のものを用いた。この電極貫通孔105により、電極は0.25W/cm2以下の低電力でもより均一に放電できるので、処理室113に均一にラジカルが導入される。電極貫通孔105を含む高周波印加電極104の全体堆積V1と電極貫通孔105の体積V2の体積比率は、V2/V1 = 0.01〜0.8であることが好ましい。V2/V1 = 0.01〜0.8の状態では、図4Cのように、均一に放電するため、ラジカルは処理室に均一に供給される。複数の電極貫通孔105の全体積V2があまり小さいと、つまりV2/V1<0.01では図4Dのように、放電が片寄るため、ラジカル分布の悪化が確認された。また、V2/V1>0.8では、図4Eのように放電ができないため、ラジカル供給ができなかった。低い高周波電力密度(0.001W/cm2〜0.25W/cm2)にあって安定で均一なラジカル分布を得るには少なくともV2/V1は0.01〜0.8の範囲であるべきであるが、好ましくは0.04〜0.37の範囲であり、特に本実施例では0.14〜0.16の範囲に選択された。
【0047】
なお、プラズマ生成ガス導入シャワープレート107のプラズマ生成ガス導入孔106の直径は、2mm以下、さらに望ましくは1.5mm以下であることが好ましい。プラズマ生成ガス導入孔106の直径を、2mm以下、さらに望ましくは1.5mm以下とした場合、基板5の表面処理の均一性を顕著に改善することができた。またその結果、処理時間を短縮できることが明らかになった。前述のプラズマ生成空間109a、109b及び高周波印加電極104の電極貫通孔105に発生するプラズマからのラジカルを、基板洗浄処理空121の基板5へ、均一に安定供給することが可能となったことを示唆するものである。プラズマ生成ガス導入孔106の直径の最小値については、プラズマ生成ガスを通過させる機能がある寸法であれば良い。
【0048】
なお、プラズマ生成ガス導入孔106の直径が2mmよりも大きい場合には、基板5の表面処理の均一性が著しく悪化した。均一性の悪化により、長い処理時間が必要となった。基板洗浄処理空121へのラジカル供給を均一にすることができなくなったことが示唆される。
【0049】
プラズマ生成ガス導入シャワープレート107のプラズマ生成ガス導入孔106の直径が2mm以下である場合の具体的な形状の例を図5A〜5Eに示す。図5A〜5Eは、プラズマ生成ガス導入シャワープレート107のプラズマ生成ガス導入孔106付近の拡大断面の概略図である。図5Aのようにプラズマ生成ガス導入孔106が垂直孔であっても良いし、図5Bや図5Cのように片方からザグリがあっても良く、そのザグリは図5Cのようにプラズマ生成空間109aの側から開口していても良いし、図5Bのように他方の側から開口していても良い。また、図5Dや図5Eのようにプラズマ生成ガス導入孔106はテーパー形状の孔であってもよく、図5Eのようにプラズマ生成空間109aの側の径が他方の径より大きくても良いし、図5Dのように他方の側の径がプラズマ生成空間109aの側の径よりも大きくても良い。なお、プラズマ生成ガス導入孔106の直径が1.5mm以下である場合にも、その形状例は同様である。
【0050】
図5Fは、本実施例における、プラズマ生成ガス導入シャワープレート107の効果を説明する図である。プラズマ生成ガスとしてHFガス100sccmを使用し、高周波電力密度0.01W/cm2、処理室圧力50Paの条件において、処理室に置いた基板のシリコン酸化膜エッチング速度を測定した。図5Fにおいて、横軸は基板面内の位置を示し、縦軸は中心のエッチング速度で規格化したシリコン酸化膜のエッチング速度を示す。図5Fに示すように、プラズマ生成ガス導入シャワープレートを使用した場合901と、従来の導入方法であるシャワープレートを使用しない横方向からの導入の場合902とを比較すると、シャワープレートによる導入の場合901の方が、エッチング速度面内均一性が良好であった。これは、プラズマ生成空間109への均一なガス導入により、プラズマ生成空間109で均一な活性種濃度分布が得られ、これが反映されたためと推察される。従って、後述の高周波印加電極104の貫通孔105による均一なプラズマ生成と相乗された効果により、処理室に導入されるラジカル供給がより均一となることが示された。
【0051】
次に本発明の図1の成膜装置1を使用した半導体素子の製造方法について説明する。
まず、第1の工程の基板処理工程とその条件について説明する。第1の工程で使用する装置は図3に示す基板処理装置100である。
【0052】
プラズマ生成ガスとしてHFを100sccmプラズマ生成室108に供給し、プラズマ生成部でプラズマを発生させ、生成したプラズマ中のラジカルを複数のラジカル通過孔111を備えたプラズマ分離用のプラズマ閉じ込め電極板110に形成されたラジカル導入孔111を介して処理室113に供給した。上記ラジカルの励起エネルギーを抑制するため、処理ガスとしてHFを100sccmを処理室113に処理ガス導入孔112から供給した。プラズマ生成のための高周波電力密度は0.01W/cm2、圧力は50Pa、処理時間は5min、基板5の温度は25℃とした。基板洗浄処理のためのプラズマは、膜堆積処理の場合のプラズマよりも約数10分の1から数分の1の電力密度である0.001W/cm2〜0.25W/cm2の高周波電力密度で生成される。それより高い高周波電力密度であると自然酸化膜の選択的エッチングが困難となる。
【0053】
図12に、本発明の第1の工程後の表面粗さを調べ、従来のドライ処理、およびウェット処理の結果と比較して示す。図12に示される通り、本発明の第1の工程を使用して得られた表面粗さRaは0.18nmと、希フッ酸溶液によるウェット処理(Wet洗浄)を行った場合の表面粗さRaの0.17nmとほぼ同等の良好な表面粗さが得られている。また、処理ガスにHFガスを供給しない場合、表面粗さRaは2.0nmと荒れている。さらに、処理時間を10minと延長した場合でも表面粗さRaは0.19nmと荒れていないことが確認された。表面平坦性が向上した理由については、Siに対し表面自然酸化膜や有機物が選択的に除去された為である。プラズマにより生成した励起エネルギーの高いHFと別途処理ガスとして導入した励起していないHFを衝突させることにより、励起エネルギーが抑制されたHFが生成され、これが表面のSi原子をエッチングすることなく、表面自然酸化膜を選択的に除去していると推察される。これらの結果から、本発明を使用することにより、高温の前処理を必要としないドライ洗浄において、ウェット洗浄と同等の表面平坦性を実現できることが確認された。
【0054】
なお、本発明における表面平坦性は、プラズマにより生成した励起エネルギーの高いHFと別途処理ガスとして導入した励起していないHFを混合して衝突させることにより、励起エネルギーが抑制されたHFが生成されれば良い。従って、これが実現される状態であれば、本実施例の構成に限定されるものではない。
【0055】
すなわち、本実施例ではプラズマにより生成したラジカルを、プラズマ閉じ込め電極板110にある複数の貫通孔であるラジカル導入孔111を通じて基板に向けて供給しながら、同時に電極板に設けた複数の処理ガス供給孔から処理ガスを供給している。均一性の観点からは、とりわけ大口径の基板に対して均一な処理をすることが必要である場合には、ラジカルと励起しない処理ガスの両方を均一に基板へ供給する必要がある。そのため、本実施例のように、基板に対向した位置にある電極板からラジカルをシャワー供給し、さらに同時に処理ガスをシャワー供給できるような構造が望ましい。
【0056】
なお、本実施例でのラジカル生成は、高周波印加によるプラズマ生成により行なったが、マイクロ波によるプラズマ生成、その他の方法でも良く、具体的には図7に示すUV、X線、マイクロ波励起や、図8に示す触媒化学励起で発生させてもよい。図7ではUV、X線、マイクロ波が導入室203からプラズマガスに照射されプラズマガスをプラズマ化している。5は基板、201はプラズマ生成ガス供給系、202はプラズマガス生成供給管、204は複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板、205はラジカル導入孔、206は処理ガス導入孔、207は処理室、208は基板ホルダー、209は処理ガス供給管、210は処理ガス供給系、211は排気系である。処理ガスシステムは図3の構成と同じである。図8は加熱触媒体303によりガスをプラズマ化させる構成である。5は基板、301はプラズマ生成ガス供給系、302はプラズマ生成ガス供給管、304は複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板、305はラジカル導入孔、306は処理ガス導入孔、307は処理室、308は基板ホルダー、309は処理ガス供給管、310は処理ガス供給系、311は排気系である。処理ガスシステムは図3の構成と同じである。
【0057】
プラズマ生成室に導入するプラズマ生成ガスは、本実施例ではHFのみを用いたが、少なくともHFを含んでいれば良く、具体的にはHFをArで希釈したものを用いても良い。プラズマを発生させ、プラズマ閉じ込め電極板110を介すことにより、処理室113にはラジカルが導入される。さらに処理室113に導入する処理ガスは、本実施例ではHFのみを用いたが、少なくともHFを含んでいれば良く、具体的にはHFをArで希釈したものを用いても良い。プラズマ閉じ込め電極板110のラジカル導入孔111から処理室113に導入されたラジカルと、処理ガス導入孔112から導入される処理ガスが混合されることによりラジカルの励起エネルギーが抑制された雰囲気を作り出して、基板であるSiに対して基板表面の自然酸化膜と有機物を選択的に除去することによって、表面粗さを抑えながら基板表面処理を行なうことができる。
【0058】
図13は、本発明であるプラズマ生成ガスにHFを含む場合と、従来のプラズマ生成ガスがArのみである場合を比較した、表面粗さ(Ra)の処理ガスHF比率依存性のグラフである。
従来技術の特開平10−172957号では、遠隔プラズマ源で励起されたアルゴン(Ar)、ヘリウム(He)、キセノン(Xe)、水素(H2)の励起ガスと、下流で導入されたHFガスの混合ガスにより、酸化膜を選択的に除去することができ、シリコン基板に損傷も見られなかったとしている。しかし、近年要求される平坦性のレベルを満足するものではない。プラズマ生成ガス比率 HF/(HF+Ar)=0とは、プラズマ生成ガスがArガスのみである従来の場合を示す。図13に示すように、従来のプラズマ生成ガスがArの場合、すなわちHF/(HF+Ar)=0の場合と比較して、本発明のプラズマ生成ガスにHFを含む場合では、表面粗さ(Ra)は顕著に良好である。また、プラズマ生成ガスと処理ガスのHFとArの混合比率をそれぞれ変えることにより、自然酸化膜除去後の表面粗さが変化した。プラズマ生成ガスの総ガス流量に対するプラズマ生成ガスのHF比率は、0.2〜1.0、さらにウェット洗浄の表面粗さと同等である表面粗さを0.5nm以下にするには0.6〜1.0の範囲が好ましいことが判明した。プラズマ生成ガスと処理ガスがHFのみの場合に自然酸化膜除去後の表面粗さが最も小さい、すなわち平坦であった。
【0059】
なお、プラズマ生成室108に供給するプラズマ生成ガスとしてHFガスを使用し、複数のラジカル通過孔111を備えたプラズマ分離用のプラズマ閉じ込め電極板110に形成されたラジカル導入孔111を介してラジカルを供給した場合でも、処理ガスがArのみの場合には、基板表面の自然酸化膜は除去できず、表面処理の目的を達することができなかった。また、プラズマ生成ガスとしてHFガスを使用し、処理ガスとして何も流さなかった場合について調べると、表面粗さのRaは2.5nmと、HFを流した場合と比べ悪化した。
【0060】
また、本実施例ではSi基板を用いたが、本発明の基板表面処理はSi基板の表面処理に限るものではない。具体的にはSi、SiGeなどのIV族半導体で基板の表面が構成されていれば良く、さらに具体的にはガラス基板上に貼り合わせられたり、又は堆積された薄いSi層などのIV族半導体の表面の自然酸化膜や有機物汚染除去などの基板表面処理に適用できるものである。
なお、高周波印加電極104に印加する高周波電力密度は、0.001〜0.25W/cm2であることが好ましい。
【0061】
図6は、プラズマ生成ガスにHFガス、処理ガスにHFを用いた場合の、自然酸化膜とSiのエッチング速度比である自然酸化膜/Siの高周波電力密度依存性である。高周波電力密度を減少させることにより、Siのエッチングが抑制され、自然酸化膜のみ選択的にエッチングされる。ここで、自然酸化膜のエッチング量をSiのエッチング量で割った値を自然酸化膜/Siとする。高周波電力密度が小さくなるとSiのエッチング量が相対的に減少するため自然酸化膜/Siが増加する。一方、高周波電力密度が大きくなるとSiのエッチングが顕著に起こり、自然酸化膜/Siは減少する。ここで、高周波電力密度が大きくなるとSiのエッチングが起こるため、表面が荒れてしまう。表面の荒れを少なくするためには、自然酸化膜/Siを大きくし、高周波電力密度を少なくする必要がある。このため、高周波電力密度は上述の0.001〜0.25W/cm2の範囲内、望ましくは0.001〜0.125W/cm2、さらに望ましくは0.001〜0.025W/cm2が選ばれる。
【0062】
次に第2の工程のSi及びSiGeエピタキシャル単結晶成長工程とその条件について説明する。
図1に示した成膜装置1を用いて、図3に示される表面処理装置100を用いた第1の工程を行うことにより、Si基板上に形成された自然酸化膜を除去した後、真空搬送室60を通して第2の工程を行うCVD装置20に搬送し、表面処理処理後の表面にSi及びSiGeの単結晶膜を成長するプロセスについて述べる。
【0063】
第1の工程により表面処理し、第2の工程を行うCVD装置20内で基板温度600℃、Si2H6を36sccm供給し、圧力を2E-3Paで保持し、3min処理した。その後、基板温度600℃、Si2H6とGeH4を36sccm供給し、圧力を4E-3Paで保持し、3min処理した。この結果、図14に示すようにSi上のSiGe単結晶成長表面は、希フッ酸処理を用いたウェット洗浄(Wet洗浄)を行った表面と同等の表面粗さとなっており、良好なSiGe単結晶膜が得られた。また、図15に示すように、ウェット洗浄を行った後に上記Si/SiGe成長を行った場合に比べて、本実施例の方がSi基板と成長したSi界面の酸素及び炭素の原子密度が少ない。具体的には、界面の酸素及び炭素の原子密度が2×1020atoms/cm3以下である。これは、基板洗浄後の表面を大気に晒すことなく真空搬送を行うことにより、表面への酸素、炭素不純物の吸着を抑制できたためである。CVD装置20におけるSi及びSiGeの単結晶膜を成長するプロセスにおいては、Si2H6とGeH4などの水素化物ガスや、それにB2H6、PH3、AsH3などのドーピング材料ガスを混合して使用しても良い。又、Si2H6の代わりにSiH4も用い得る。
【0064】
次に第3の工程の誘電体膜スパッタ成膜工程と、第4の形成誘電体膜の工程の酸化・窒化工程と、第5の工程の電極スパッタ工程について説明する。第2の工程後、基板を搬送室60を通してスパッタ装置40で誘電体材料をスパッタ成膜する第3の工程を行い、この基板を搬送室60を通して酸化・窒化装置30で誘電体材料を酸化する第4の工程を行い、その後、基板を搬送室60を通してスパッタ装置40で金属電極材料をスパッタする第5の工程を行うプロセスを行い、FETデバイスを製造する。なお、装置10〜50は、それぞれの搬送又はプロセスコントローラ70〜74により制御されている。
【0065】
尚、第3の工程における誘電体材料成膜は、スパッタリングの他、CVDによるものであっても良い。同様に、第5の工程における金属電極材料成膜は、スパッタリングの他、CVDによるものであっても良い。
【0066】
図3Aに示される表面処理装置100において、第1の工程を行い、自然酸化膜を除去し、第2の工程を行い、Si単結晶膜を成長させ、その後、基板5を真空搬送室60を通して誘電体・電極スパッタ装置40に大気に晒すことなく搬送し、Hfをスパッタ成膜し、成膜した誘電体材料を酸化するため真空の搬送室60を通して酸化・窒化装置30に誘電体材料表面を大気に晒すことなく搬送し、プラズマ及びラジカル酸化を行い、さらに基板5を真空搬送室60を通して誘電体・電極スパッタ装置40に大気に晒すことなく搬送し、TiN電極をスパッタ成膜しデバイス特性評価を行った結果、図16、図17、図18に示すデータが得られた。
【0067】
図15は、本発明と従来の技術(第1の工程の変わりにウェット洗浄した場合)により作成したサンプルの電極部に電圧を印加し、キャパシタンスを測定したC−V曲線である。従来の技術と比較し、従来が30mV程のヒステリシスであったものが、ヒステリシスが10mVと小さい結果が得られている。
【0068】
図17は、本発明によって得られた界面準位密度と固定電荷密度の従来の技術(第1の工程の変わりにウェット洗浄した場合)との比較結果である。本発明のプロセスでサンプルを作成し、C−V曲線から界面準位密度と固定電荷密度を計算した結果、固定電荷密度、界面準位密度が従来よりも小さくなっている。これは、図15に示すように、第1の工程の基板洗浄後に第2の工程により成膜したSi表面の酸素、炭素の表面不純物が少ないためである。即ち、ドライ洗浄後の真空一貫処理の効果である。
【0069】
図1の成膜装置1は、一連のプロセスを真空一貫で行うためのコントローラを各プロセス装置と搬送装置毎に設けられており、すなわち、搬送コントローラ70は、装置からの入力信号を入力部で信号を受け取り、プロセッサでフローチャートで動作させるようにプログラムされた搬送用プログラムを動かし、真空トランスファーを通しての基板の各プロセス装置への移動の動作指示を装置に出力できるようになっている。また、プロセスコントローラA71〜D74は、プロセス装置からの入力信号を受け取り、処理をフローチャートで動作させるようにプログラムされたプログラムを動かし、動作指示を装置に出力できるようになっている。コントローラ70又は71〜74の構成は図2の81として示すもので、入力部82、プログラム及びデータを有する記憶部83、プロセッサ84及び出力部85からなり、基本的にはコンピュータ構成であり、対応の装置を制御している。
【0070】
図10に搬送コントローラ70とプロセスコントローラA〜D71〜74の行う制御を示す。ステップ610で自然酸化膜付きSi基板が準備される。搬送コントローラ70はロードロック装置40の真空度を1Pa以下になるように指示し(ステップ611)、更に表面処理装置100の真空度を1E−4Pa以上になるように指示をし、基板Sを表面処理装置100内に搬送室60を介して移動し、基板ホルダー上に配置する。プロセスコントローラA71は、前述の第1の工程の表面処理を基板5に行う手順を制御する(ステップ613)。
【0071】
搬送コントローラ70は、CVD成膜装置20の真空度を1E−4Pa以下になるよう真空排気する制御を行い、表面処理装置100内の基板5を搬送室60を介してCVD成膜装置20内に配置する。
【0072】
プロセスコントローラB72は、CVD成膜装置20内で上述した第2の工程の単結晶成長処理を行う制御をする(ステップ615)。その後直ちに第3の工程の誘電体・電極スパッタ成膜をするため搬送室60を介して誘電体・電極スパッタ装置40内に移動させる(ステップ616)。
【0073】
プロセスコントローラC73は、誘電体・電極スパッタ装置40内で、第3の工程の成膜処理を行う制御をする(ステップ617)。搬送コントローラ70は酸化・窒化装置30内の真空度を1E−4Pa以下にして、誘電体・電極スパッタ装置40内の基板5を酸化・窒化装置30内へ搬送室60を介して移動させる(ステップ618)。プロセスコントローラD74は、酸化・窒化装置30内で第4の工程を行う制御をする(ステップ619)。その後直ちに第5の工程の金属電極スパッタ成膜をするため搬送室60を介して誘電体・電極スパッタ装置40内に移動させる(ステップ620)。プロセスコントローラC73は、誘電体・電極スパッタ装置40内で、実施例3の成膜処理を行う制御をする(ステップ621)。その後、搬送コントローラ70は、ロードロック装置50により搬送室60内を大気に開放する(ステップ622)。
【0074】
上述の本発明の処理によって、図19のMOS電界効果トランジスタ(FET)90が製造された。Si基板91におけるソース領域92とドレイン領域93との間のゲート電極94下の誘電体ゲート絶縁膜95として、HfO膜が用いられた。このゲート絶縁膜95として、他に、Hf、La、Ta、Al、W、Ti、Si、Geもしくはそれらの合金膜であることが望ましく、さらに具体的にはHfN、HfON、HfLaO、HfLaN、HfLaON、HfAlLaO、HfAlLaN、HfAlLaON、LaAlO、LaAlN、LaAlON、LaO、LaN、LaON、HfSiO、HfSiONが採用され得、比誘電率は3.9〜100の範囲にある。そして固定電荷密度は0〜1×1011cm-2である。又、ゲート絶縁層の膜厚は0.5nm〜5.0nmとされている。
【0075】
ここで、「固定電荷」とは、固定酸化膜電荷とも称するが、SiO2膜中に存在し、電界などで移動せず固定された状態の電荷を云う。固定酸化膜電荷は酸化膜の構造欠陥により生じ、酸化膜の形成状態や熱処理に依存する。また通常Si−SiO2界面近傍にはシリコンの未結合手(ダングリングボンド)に起因するプラスの固定電荷が存在する。固定酸化膜電荷は、MOS構造のC−V特性をゲート電圧軸に沿って平行移動させる。固定電荷密度は、C−V法で測定される。
【0076】
図19のMOS−FETのゲート電極94として、Ti、Al、TiN、TaN、W等の金属、ポリシリコン(B(ボロン)−dope:p−Type又はP(リン)−dope:n−Type)又はNi−FUSI(フルシリサイド)が用いられる。
【0077】
本発明に従って、自然酸化膜が形成されたSi基板を表面処理し、大気に晒すことなくSi単結晶膜を成長し、さらに大気に晒すことなくHf等の誘電膜をスパッタ成膜し酸化・窒化した半導体/絶縁膜接合は、固定電荷や界面準位が大気搬送の接合よりも少ないため、図16のようなヒステリシスが小さいC−V曲線が得られ、リーク電流が小さくなり、良好なデバイス特性が得られた。「界面準位」とは、異種の半導体接合界面、半導体と金属や絶縁体との接合界面に形成される電子のエネルギー準位を云う。界面では半導体面は原子間の結合が切れた状態になるためダングリングボンドと呼ばれる未結合状態ができ、電荷を捕獲できるエネルギー準位を形成する。界面の不純物や欠陥も電荷を捕獲するエネルギー準位、即ち界面準位を形成する。一般に、界面準位は応答時間が遅く、また不安定であり、デバイス特性に悪影響を及ぼすことが多い。界面準位が少ないほどよい界面といえる。界面準位密度はC−V法で測定される。
【0078】
なお、本発明の成膜装置では図1に示される通り、表面処理ユニット100、CVD成膜ユニット20、誘電体・電極スパッタユニット30、酸化・窒化ユニット40、ロードロック室50、搬送室60は各1つずつの構成を使用しているが、各ユニットは必ずしも1つずつである必要はなく、スループットや膜の構成などのために複数のユニットを備えても構わない。例えば、ロードロックはスループットを上げるためにロードとアンロードの機能を分けた複数のロードロックで置き換えても構わない。また例えば、スパッタユニット30は誘電体膜を形成するためのユニットと電極を形成するためのユニットの2つ以上のスパッタユニットで置き換えても構わない。
【0079】
ただし本発明の平坦な表面を維持しながらドライ基板表面処理を行なうことが可能な基板処理方法を有効に使用するためには、表面処理ユニット100、CVD成膜ユニット20、ロードロック室50、搬送室60を少なくとも1つ以上備えていることが好ましい。この構成を持つことにより、ロードロックがあるため安定した雰囲気の減圧状態で高いスループットでドライ基板表面処理を行なうことが可能となり、大気中に基板を持ち出すことなく真空中を搬送室を通してCVD成膜ユニットへ搬送し、成膜を行なうことによって、Si基板表面とCVD成膜したSi/SiGe層との界面状態を良好に保つことが可能となるからである。
【0080】
またさらに、本発明の平坦な表面を維持しながらドライ基板表面処理を行なうことが可能な基板処理方法を有効に使用するためには、表面処理ユニット100、誘電体・電極スパッタユニット30、ロードロック室50、搬送室60を少なくとも1つ以上備えていることが好ましい。この構成を持つことにより、ロードロックがあるため安定した雰囲気の減圧状態で高いスループットでドライ基板表面処理を行なうことが可能となり、大気中に基板を持ち出すことなく真空中を搬送室を通して誘電体・電極スパッタユニット30へ搬送し、成膜を行なうことによって、Si基板表面と、その上にスパッタ成膜した、絶縁膜の基礎となる誘電体膜または導電性膜との界面状態を、良好に保つことが可能となるからである。
【0081】
本実施例ではCVD成膜ユニット20の詳細は図示していないが、チャンバと、基板を保持するための基板ホルダーと保持された基板を加熱するための基板加熱機構と、CVD成膜を行なうための原料ガスを含むガスを供給するためのガス導入機構と、チャンバ内部を排気するための排気手段を備えているエピタキシャル成膜ユニットであれば良い。
【0082】
同様にスパッタユニット30の詳細は図示していないが、チャンバと、基板を保持するための基板ホルダーと、チャンバ内にガスを導入する機構と、チャンバ内を排気する排気手段、および誘電体又は導電性金属のターゲットを設置するためのスパッタリングカソード、そして高周波電力供給機構又は直流電力供給機構があれば良い。
【0083】
なお、スパッタユニット30の図示しない誘電体又は導電性金属のターゲットを設置するためのスパッタリングカソードは、1つである必要はない。連続または連続しない複数の膜を成膜するため、複数のターゲットを設置するための複数のスパッタリングカソードを備えても良い。また、成膜分布の均一性の観点から、基板ホルダーは載置された基板を回転させるために回転する機構を備えることが好ましい。また、反応性スパッタによる成膜が行なえるように、スパッタユニット30のガス導入機構は、Arなどの不活性ガスのみならず、N2やO2などの反応性ガス、またはそれら反応性ガスとArガスとの混合ガスも導入できるようになっていることが好ましい。
【図面の簡単な説明】
【0084】
【図1】本発明で使用する成膜装置の構成例を示す模式図である。
【図2】本発明で使用する装置に設置されているコントローラの模式図である。
【図3A】本発明で使用する表面処理装置の構成例を示す模式図である。
【図3B】本発明の表面処理装置におけるプラズマ閉じ込め電極板の断面拡大図である。
【図3C】本発明の表面処理装置における、プラズマ閉じ込め電極板の、処理室側からみた拡大図である。
【図3D】本発明のプラズマ閉じ込め電極板部の処理室側から見た模式図である。
【図4A】本発明の表面処理装置の、高周波印加電極部の構成例を示す模式図である。
【図4B】本発明の表面処理装置の、高周波印加電極部の構成例を示す鳥瞰図である。
【図4C】本発明の表面処理装置において、V2/V1=0.01〜0.8である場合に、放電が放電室全体に発生することを説明する図である。
【図4D】本発明の表面処理装置において、V2/V1<0.01である場合に、放電が偏り、基板に対して不均一なラジカル供給となる様子を説明する図である。
【図4E】本発明の表面処理装置において、V2/V1>0.8である場合に、放電せず、従って基板に対してラジカル供給がない様子を説明する図である。
【図5A】プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例1を示すものである。
【図5B】プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例2を示すものである。
【図5C】プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例3を示すものである。
【図5D】プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例4を示すものである。
【図5E】プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例5を示すものである。
【図5F】本発明のプラズマ生成ガスのプラズマ室へのガス導入シャワープレートの効果を示す、シリコン酸化膜エッチング速度の基板面内分布の図である。
【図6】本発明の実施例によって得られた高周波電力密度を変更した場合の自然酸化膜/Siを示すグラフである。
【図7】本発明で使用するUV、X線、マイクロ波励起ラジカル表面処理装置の構成例を示す模式図である。
【図8】本発明で使用する触媒化学励起ラジカル表面処理装置の構成例を示す模式図である。
【図9】本発明で使用する表面処理方法を示す模式図である。
【図10】本発明で使用する搬送コントローラプログラムのフローチャート図である。
【図11】本発明で使用する成膜コントローラプログラムのフローチャート図である。
【図12】本発明の実施例によって得られた基板処理後の表面粗さ(Ra)を示すグラフと表面のSEM像の写真である。
【図13】本発明のプラズマ生成ガスにHFを含む場合と、従来のプラズマ生成ガスがArのみである場合を比較した、表面粗さ(Ra)の処理ガスHF比率依存性 のグラフ図である。
【図14】本発明の実施例によって得られたSi及びSiGe成長後の表面のSEM像の写真である。
【図15】本発明の実施例によって得られた界面の酸素及び炭素の原子密度を示すグラフ図である。
【図16】本発明の実施例によって得られたC−V曲線図である。
【図17】本発明の実施例によって得られた界面準位密度と固定電荷密度の従来の酸化膜との比較例を示す図である。
【図18】本発明の実施例によって得られた等価酸化膜厚(EOT)とリーク電流の関係を示すグラフ図である。
【図19】本発明の処理によりつくられたMOS−FETの図である。
【技術分野】
【0001】
本発明は、半導体素子製造における基板表面、特にIV族半導体表面の処理を含む装置及び製造方法に係る。
【背景技術】
【0002】
従来、半導体Si基板はウェット洗浄が行われていた。しかし、乾燥時のウォーターマークの完全除去、極薄酸化膜エッチング制御ができない、装置が大型化する等の問題があった。また、半導体基板のウェット洗浄後、大気に露出する時間が長いと表面に自然酸化膜の形成や炭素原子が吸着され、Si単結晶の成膜がされない、凹凸のある膜になる、ゲート絶縁膜界面での不純物準位の発生等の問題が生じる。
【0003】
そこで、成膜前に750℃以上のUHV真空加熱あるいはH2雰囲気で800℃以上の加熱を行い表面の酸化膜を除去していた。しかし、デバイスの微細化が進み誘電体絶縁膜/金属電極を用いると、デバイスはより低温で作成されることが必要となる。今後、650℃以下の温度でのデバイス作成が要求される。したがって、ウェット洗浄では限界があり、真空中で半導体基板の成膜前処理を行うドライ洗浄方法が必要となってきている。例えば、アルゴンプラズマによる逆スパッタ法(特開平10−147877号)。しかし、この方法では、半導体基板表面のSi−Si結合も切断されると考えられる。この場合、Siの欠損部分には直ちに酸化膜が形成され、Siの未結合手には汚染物質が付着しやすく、また、スパッタされた酸化物や汚染物質が側壁に再付着するなどの問題が生じ、この結果、後工程に悪影響(エピタキシャル成長の阻害、シリサイド界面に高抵抗部分を形成)を与える。さらにデバイスへの損傷も問題となる。
【0004】
また、特開2001−144028号には、プラズマ化されたF2ガスを用いて基板表面のシリコン酸化膜を除去後、基板表面に付着したF成分を除去するための水素ラジカルを照射することが記載されている。さらに、特開平04−96226号には、F2ガスを用いてSi自然酸化膜を基板上から除去した後にラジカル化されて水素を基板に照射し、水素で終端させることが記載されている。また、特開平06−120181号には、HFプラズマで基板表面酸化膜を除去したのち、水素イオンにより基板表面を水素終端する技術が開示されている。しかし、プラズマ化されたF2ガスの中には、ラジカル化したフッ素ガスだけでなく、イオン化したフッ素ガスも含まれているため、基板表面のシリコン酸化膜を除去した際、表面に凹凸が生じるという問題を生じる。さらに、基板表面にシリコン酸化膜だけでなく基板自体を除去してしまう可能性もある。また、半導体基板をプラズマに露出しているため、Si−Si結合も切断される。この場合、Siの欠損部分には直ちに酸化膜が形成され、Siの未結合手には汚染物質が付着しやすく、さらにスパッタされた酸化物や汚染物質が側壁に再付着するなどの問題が生じ、この結果、後工程に悪影響(エピ成長の阻害、シリサイド界面に高抵抗部分を形成)を与える。さらにデバイスへの損傷も問題となる。また、本公知例は、プラズマにより積極的にガスを分解して、水素基(Hラジカル)および水素イオンを生成する構成である。水素基(Hラジカル)および水素イオンによって、基板表面のフッ素残留物を除去しようとすると、チャンバからの金属汚染の問題、下地Siエッチレートが大きく、エッチングし過ぎるなどの問題がある。また、反応生成物のHFは再付着し易いため、十分なF除去効果が得られない。
【0005】
また、特開2001−102311号には、基板が配置される成膜室に対して導入孔を有するプレートで分離されたプラズマ生成室を有するプラズマ生成部にフッ素等洗浄ガスを供給し、このプラズマ生成部でプラズマを作ってラジカルを発生させ、このフッ素ラジカルを前記導入孔を介して基板が配置された成膜空間に導入し、基板に照射させ、基板を洗浄することが記載されている。また、特表2002−500276号には、遠隔プラズマ源で励起されたガスを分配するプレートを持ち、このプレートを通じてラジカルを供給して基板洗浄する方法が示されている。しかし、ラジカルの励起エネルギーを抑制した雰囲気に半導体基板表面を晒すことができないため、Siと高い選択性エッチングができず、そのため、表面粗さを損ねることなく自然酸化膜を除去できないという問題を生じる。
【0006】
特開2002−217169号には、高速ガス流の摩擦応力による物理的作用とを併用して異物を除去する洗浄工程を真空一貫で行う装置が開示されている。本公知例では、真空搬送での不純物の吸着や自然酸化の発生が抑制され、生産効率が向上することが記載されている。しかしながら、異物を除去できたとしても表面原子層オーダでは自然酸化膜や表面ラフネスが残ってしまう。すなわち、真空一貫での搬送によるデバイス特性向上の効果を得るためには、Siと自然酸化膜との高い選択性エッチングを原子層オーダで制御する洗浄技術と、大気に晒さずに搬送し成膜することが必要である。これにより、半導体/誘電絶縁膜接合における界面準位や膜中の固定電荷が少ない良好なデバイス特性が得られると考えられる。
【0007】
また、特開平10−172957号には、遠隔プラズマ源で励起されたアルゴン、ヘリウム、キセノン、水素の励起ガスと、下流で導入されたHFガスの混合ガスにより、酸化膜を選択的に除去することができ、シリコン基板に損傷も見られなかったとしている。しかし、近年要求される平坦性のレベルを満足するものではなかった。
【0008】
【特許文献1】特開2001−144028
【特許文献2】特開平04−96226号
【特許文献3】特開平06−120181号
【特許文献4】特開2001−102311
【特許文献5】特表2002−500276
【発明の開示】
【発明が解決しようとする課題】
【0009】
従来の基板表面の自然酸化膜や有機物を除去するウェット洗浄表面処理においては、洗浄後の基板を次の成膜工程まで大気搬送を伴うため大気中成分が基板表面に吸着し、界面に自然酸化膜や炭素原子等の不純物が残留するため、デバイス特性を劣化するという問題があった。また、ドライ洗浄表面処理をして、界面に自然酸化膜や炭素原子等の不純物が残留しないよう、洗浄後基板を真空中での基板処理を行なうと、基板表面の自然酸化膜、有機物、炭素などの不純物は除去できるが、ドライ洗浄により基板表面の平坦性が劣化するという問題があった。さらに、基板表面の平坦性が良くないと、作成するデバイスの特性が劣化してしまうという問題があった。
【課題を解決するための手段】
【0010】
本発明は、前述の問題を解決する目的でなされたものである。
本発明者らの検討結果によれば、プラズマによって生成したラジカルを、プラズマ生成室と処理室を分離する隔壁板に設けられた複数の孔から処理室に導入し、別途処理室に導入した処理ガスとこのラジカルを混合することで、上記ラジカルの励起エネルギーを抑制し、これによりSiと高い選択性を持った基板表面処理が可能となるため、基板表面の平坦性を損なうことなく自然酸化膜や有機物を除去する表面処理が可能となることが見出された。
【0011】
本発明は
基板を処理室内に設置し、
プラズマ生成ガスをプラズマ化し、
該プラズマ中のラジカルをプラズマ分離用のプラズマ閉じ込め電極板のラジカル通過孔を通して該処理室に導入し、
該処理室に処理ガスを導入して該処理室内でラジカルと混合し、そして
該ラジカルと該処理ガスとの混合雰囲気により該基板表面を洗浄することからなる基板洗浄方法である。
【0012】
また、該基板の表面はIV族半導体材料であり、該プラズマ生成ガスと処理ガスはHFを含有するものである基板洗浄方法である。
【0013】
プラズマ生成ガスの総ガス流量に対するプラズマ生成ガスのHF比率は、0.2〜1.0、さらに望ましくは0.5〜1.0であることが、好ましい。また、処理ガスの総ガス流量に対する処理ガスのHF比率は、0.2〜1.0、さらに望ましくは0.75〜1.0であることが好ましい。
【0014】
また、該プラズマ分離用のプラズマ閉じ込め電極板は該プラズマ中のラジカルを該処理室に導入する複数のラジカル導入孔と該処理ガスを該処理室内に導入する複数の処理ガス導入孔とを有し、該ラジカルと該処理ガスをそれぞれの導入孔から該処理室内の基板表面に向かって排出している基板洗浄方法である。
【0015】
また、前述の基板洗浄方法でIV族半導体基板表面を洗浄室にて洗浄し、洗浄された該基板を該洗浄室から大気に晒すことなくトランスファー室を介してエピタキシャル室へ移送し、該エピタキシャル室内で該基板表面上にエピタキシャル単結晶層をエピタキシャル成長させることからなる半導体素子製造方法である。
【0016】
また、前述の基板洗浄方法で製造されたエピタキシャル層を有する基板を、該エピタキシャル室から大気に晒すことなくトランスファー室を介してスパッタ室に移送し、
該スパッタ室にて該エピタキシャル層上に誘電体膜をスパッタし、
該誘電体膜を有する基板を該スパッタ室から大気に晒すことなくトランスファー室を介して酸化・窒化室へ移送し、
該酸化・窒化室にて該誘電体膜を酸化・窒化又は酸窒化することからなる半導体素子製造方法である。
【0017】
また、前述の半導体製造方法で、前記誘電体膜は、Hf、La、Ta、Al、W、Ti、Si、Geのグループから選択されたもの又はそれらの合金である半導体素子製造方法。
また前述の基板洗浄方法において、該プラズマガスをプラズマ化する際、プラズマガスに高周波電力を印加してプラズマ化しており、該高周波電力密度は0.001〜0.25W/cm2、望ましくは0.001〜0.125W/cm2、更に望ましくは0.001〜0.025W/cm2であることを特徴とする基板洗浄方法である。
【0018】
また、真空容器内でプラズマ生成ガスからプラズマを生成してラジカルを発生させ、このラジカルと処理ガスとで基板処理を行なうプラズマ分離型の基板処理装置であって、
導入されたプラズマ生成ガスをプラズマ化させるプラズマ生成室、
被処理基板を設置する基板ホルダーを含む処理室、及び
該プラズマ生成室と該処理室との間に複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板とからなる基板処理装置であって、
該プラズマ閉じ込め電極板は中空構造であり、処理室側に開口された複数の処理ガス導入孔が設けられており、該プラズマ閉じ込め電極板には、処理ガスを供給するガス導入管が配置されている基板処理装置において、
該プラズマ生成室内部のプラズマ生成空間には高周波電源から供給される電力によりプラズマを発生させる高周波印加電極を備え、
該高周波印加電極は、該電極を貫く複数の貫通孔を有し、
該プラズマ生成室にプラズマ生成ガスを導入するプラズマ生成ガス導入シャワープレートを更に含み、
該プラズマ生成ガス導入シャワープレートは、該複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板に沿って延在する電極上にプラズマ生成ガスを導入する複数のガス排出口を含むものである基板処理装置である。
【0019】
また、プラズマ生成ガス導入シャワープレートの複数のガス孔の直径は、2mm以下、さらに望ましくは1.5mm以下である基板処理装置である。
【0020】
また、前述の基板処理室において、該電極の複数の貫通孔の全体積をV2、該貫通孔を含む電極の全体積をV1としたとき、堆積比率V2/V1が0.01〜0.8であることを特徴とする基板処理装置である。
【0021】
また、基板処理装置において、該高周波印加電極へ印加される高周波電力密度は0.001〜0.25W/cm2、望ましくは0.001〜0.125W/cm2、更に望ましくは0.001〜0.025W/cm2であることを特徴とする基板処理装置である。
【0022】
前述の基板処理装置において、該プラズマ生成室に導入されるプラズマ生成ガスがHFを含むガスであり、かつ該処理室に導入されるガスがHFを含むガスであることを特徴とする基板処理装置である。
【0023】
また、前述の基板処理装置からなる基板洗浄室、
基板上にエピタキシャル層を形成するエピタキシャル成長室、及び
該基板洗浄室からの基板を大気に晒すことなく該エピタキシャル成長室に移送するトランスファー室とからなる半導体素子製造装置である。
【0024】
また、前述の装置において、誘電体膜を形成するスパッタ室を更に含み、該洗浄室又は該エピタキシャル成長室からの基板を大気に晒すことなく該トランスファー室を介して該スパッタ室に移送されるよう構成されている半導体素子製造装置である。
【0025】
また、前述の装置において、誘電体膜を酸化もしくは窒化もしくは酸窒化する酸化・窒化室を更に含み、該洗浄室又は該エピタキシャル成長室又は該スパッタ室からの基板を大気に晒すことなく該トランスファー室を介して該酸化・窒化室に移送されるよう構成されている半導体素子製造装置である。
【発明の効果】
【0026】
本発明により、半導体基板表面の自然酸化膜や有機不純物を従来のウェット洗浄よりも低減できる基板処理をすることができた。また、基板表面の平坦性を損ねることなく自然酸化膜や有機物を除去できた。
【0027】
半導体基板表面の自然酸化膜や有機不純物汚染を除去するために、プラズマ生成ガスと処理ガスとしてのHFまたは少なくともHFガスを含む混合ガスを用い、プラズマ生成室からラジカルを処理室に導入し、同時に処理室にHFを構成元素とするガス分子を導入することにより、上記ラジカルの励起エネルギーを抑制した雰囲気に半導体基板表面を晒して、基板表面の平坦性を損ねることなく自然酸化膜や有機物を除去できた。半導体基板の金属汚染やプラズマダメージを生じることも無い。また、従来のウェット洗浄では、アニール処理等の後処理を併用し、複数の工程を必要としていた基板処理が1つの工程で済むようになり効率よく所定の効果を得ることができるため、コストも低減でき、処理速度の大幅な向上が図れた。さらに、プラズマ生成ガスにシャワープレートを備えることにより均一に生成ガスを導入することができ、電極部に貫通する孔を備えることにより低電力でも放電でき、生成したプラズマ中のラジカルを複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板を備えることにより処理室に均一にラジカルが導入できた。また、プラズマ生成ガスとしてHFを用い、プラズマ生成室からラジカルを処理室に導入し、同時に処理室にHFを導入することにより、原子層オーダーで表面荒さが少ない表面処理を実現することにより、その表面上に単結晶Si、SiGe膜を得ることが可能となった。
【0028】
また、第1の工程により基板表面処理、第2の工程により単結晶成膜を大気に晒すことなく真空中を搬送することにより、界面の不純物が大気搬送の場合よりも少ないため、良好なデバイス特性を得ることができた。
【0029】
また、第1の工程により基板表面処理、第2の工程により単結晶成膜、第3の工程により誘電体材料をスパッタ成膜、第4の工程により酸化、窒化、酸窒化し、更に第5の工程により金属材料をスパッタ成膜を、全て大気に晒すことなく真空中で搬送することで、半導体/絶縁膜接合の界面の不純物が大気搬送の場合よりも少ないため、従来の酸化膜同等の界面準位密度、膜中の固定電荷密度が得られ、ヒステリシスが小さいC−V曲線が得られ、リーク電流が小さくなり、良好なデバイス特性を得ることができた。
【実施例】
【0030】
本発明の実施例を以下に説明する。
以下、添付図面を参照して、本発明の実施の形態を説明する。
本実施例では、図1に示した成膜装置1において、図3に示される表面処理装置100を用いた第1の工程を行いSi基板上に形成された自然酸化膜及び有機物を除去するプロセスに、本発明を適用した例について述べる。
【0031】
サンプルとして用いた基板5は清浄空気中に放置して自然酸化膜が形成されている直径300mmのSi単結晶基板である。基板5は、図示しない基板搬送機構によりロードロック室50へ搬送され、載置される。次に、図示しない排気系によりロードロック室50は減圧される。所定の圧力、具体的には1Pa以下まで減圧後、ロードロック室と搬送室の間の図示しないゲートバルブが開かれ、トランスファー室の図示しない搬送機構によって、搬送室60を介して表面処理装置100のへ搬送し、基板ホルダー114上に載置する。
【0032】
<表面処理装置の説明>
図3Aは、本発明の表面処理装置100の説明図である。
表面処理装置100は、基板5を載置することができる基板ホルダー114を備えた処理室113と、プラズマ生成室108から構成されている。処理室113とプラズマ生成室108は、複数のラジカル通過孔111を備えたプラズマ分離用のプラズマ閉じ込め電極板110で仕切られ分離されている。プラズマ閉じ込め電極板110は、導電性材料で出来ており、接地されている。プラズマ生成室108はプラズマ生成ガス導入シャワープレート107がある。プラズマ生成ガス導入シャワープレート107とプラズマ閉じ込め電極板110との間には、高周波印加電極104がある。高周波印加電極104には、放電を均一に安定させるためのその表面から裏面へと貫通する複数の電極貫通孔105がある。高周波印加電極104は、高周波電源103に接続されており、高周波電力が供給可能なようになっている。高周波印加電極104は、絶縁体108aによってプラズマ生成室壁にプラズマ閉じ込め電極110と略平行して横方向に延在する板状の部材として支持され、固定されている。高周波印加電極104の両側には上部と下部プラズマ生成空間109a、109bがある。
【0033】
上部プラズマ生成空間109aは、高周波印加電極104とプラズマ生成ガスシャワープレート107に接している。下部プラズマ生成空間109bは、高周波印加電極104とプラズマ閉じ込め電極板110に接している。
【0034】
図3Bは、プラズマ閉じ込め電極板110の断面拡大図である。また、図3Cはプラズマ閉じ込め電極板110の処理室から見た拡大図である。このように、プラズマ閉じ込め電極板110は、基板ホルダー114の基板支持面と対面し、プラズマ生成空間109から基板洗浄処理空121へ貫通したラジカル導入孔111を持っている。複数のラジカル導入孔111が電極板110の面に分布して設けられている。
プラズマ閉じ込め電極板110は、基板洗浄処理空121へ処理ガスを導入するための処理ガス導入経路120、処理ガス導入空間119、ガス導入孔112を持っている。プラズマ閉じ込め電極板110の処理ガス導入経路120に連通した処理ガス導入空間119から、基板洗浄処理空121に向けて開口された、複数の処理ガス導入孔112がプラズマ閉じ込め電極110の面において複数のラジカル導入孔111の少なくとも一部と並置して設けられている。プラズマ閉じ込め電極板110は、電極板110を横断方向(プラズマ生成室108と処理室113とを仕切る方向)に通っている処理ガス導入経路120と経路120からの処理ガスが吹き込まれる処理ガス導入空間119という中空構造を持っている。この処理ガス導入経路120に処理ガスを導入することで、処理ガスは複数の処理ガス導入空間119を通り複数の処理ガス導入孔112から基板洗浄処理空121の基板5へ均一に供給される。
【0035】
これら処理ガス導入経路120、処理ガス導入空間119、および処理ガス導入孔112は、プラズマ生成空間109およびラジカル導入孔111とは直接つながっていない。従って、ラジカル導入孔111から処理空間へ導入されるラジカルと、処理ガス導入孔112から導入される処理ガスとは、略平行して基板洗浄処理室121内にプラズマ閉じ込め電極面から基板面に向かって導入され基板洗浄処理空121で初めて混合される構造となっている。
【0036】
プラズマ生成ガスは、プラズマ生成ガス供給系101とプラズマ生成ガス供給管102を輸送され、プラズマ生成ガス導入シャワープレート107のプラズマ生成ガス導入孔106からプラズマ生成室108のプラズマ生成空間109a、電極貫通孔105、プラズマ生成空間109bへ導入され、所定の圧力に上昇する。
【0037】
高周波電源103から高周波印加電極104へ電力が供給されると、上部と下部プラズマ生成空間109a、109bで放電が開始する。このとき、プラズマ閉じ込め電極板110は、接地電極として働く。また、プラズマ生成ガスシャワープレート107も、これが接続されたプラズマ生成室108のチャンバ壁が接地されているため、やはり接地電極として働く。プラズマ閉じ込め電極板110が接地されていることによって、放電が安定に維持される。プラズマ生成ガスシャワープレート107も、また同様に接地されていることにより、放電が安定に維持されている。
【0038】
シャワープレートは絶縁性材料でもよく、この場合、その裏に位置するチャンバ壁が接地電極となる。プラズマ生成室108と基板洗浄処理室121とを、プラズマ閉じ込め電極板110が仕切っている。被洗浄処理室基板5はプラズマ閉じ込め電極板の面に相対して置かれる。プラズマ生成空間109a、109bのプラズマ中で生成したラジカルは、プラズマ閉じ込め電極板110のプラズマ生成室と基板洗浄処理室を連通する複数のラジカル導入孔111を通って、基板洗浄処理空121へ導入される。中性のラジカルはラジカル導入孔を通って基板洗浄処理空121に導入されるが、イオンなどの荷電粒子は、プラズマ閉じ込め電極板110のラジカル導入孔111をほとんど通り抜けることができないようになっている。プラズマ閉じ込め電極板110のラジカル導入孔111は、プラズマを閉じ込め、中性のラジカルを通過させるようになっている。なお、プラズマ閉じ込め電極板110が接地されることで、前述のプラズマを閉じ込め中性のラジカルを通過させる機能がより高まっている。また、プラズマ閉じ込め電極板110が接地されていることによって、高周波が基板洗浄処理空121にもれないようにシールドされている。もしもプラズマ閉じ込め電極板110が接地されていなければ、高周波印加電極104へ印加された高周波は、プラズマ閉じ込め電極板110で遮蔽されず、プラズマ閉じ込め電極板110は電極として機能し、従って処理室の基板洗浄処理空121でも放電する可能性がある。プラズマ閉じ込め電極板110を接地し、処理室の基板洗浄処理空121へのプラズマの侵入、および発生を防止することができる。
【0039】
一方で、導入されたラジカルの励起エネルギーを抑制するための、励起されていない処理ガスは、処理ガス供給系116から処理ガス供給管115を通じて処理ガス導入経路120へ導入されて拡散し、処理ガス導入空間119へ導入され、さらに処理ガス導入孔112から基板洗浄処理空121へ導入される。
ラジカル導入孔111から処理空間へ導入されるラジカルと、処理ガス導入孔112から導入される処理ガスとは、基板洗浄処理空121で初めて混合され、基板洗浄処理空121に面して置かれた基板5に対して所望の処理をする。
そして基板洗浄処理空121のガスは、排気系117により排気される。
【0040】
なお、ラジカル導入孔111の形状は、プラズマを遮蔽し中性のラジカルを通過できる機能を持っていれば、図に示した形状でなくても構わない。例えば、図3Bと図3Cでは、ラジカル導入孔111の形状は、プラズマ生成空間109に面した径より基板洗浄処理空121側の径が大きいが、同じ径であってもよいし、又はプラズマ生成空間109に面した径よりも基板洗浄処理空121側の径が小さくても良い。また、図3Bと図3Cでは、ラジカル導入孔111の形状は基板洗浄処理空121側からザグリがあり、その底から1本の細孔がプラズマ生成空間に向けて開いているが、この細孔が複数であってもよい。また、ザグリがプラズマ空間側から開いていて、その底から処理室側に向けて細孔が貫通していても良いし、もちろんその細孔が複数あってもよい。
【0041】
図3Dは、このプラズマ閉じ込め電極板110を処理室側から見た模式図である。
このように、ラジカル導入孔111と処理ガス導入孔112は、プラズマ閉じ込め電極板110に対して全面に分布して開口している。このように径方向に均一に分布することにより、プラズマ生成室で生成したラジカルを基板上に均一に供給することができ、さらに別途導入した処理ガスを同時に均一に基板へ向けて供給できる。処理ガスの導入が、基板洗浄処理室121の例えば側壁から一本の供給管で導入される場合に比べ、本発明のようにラジカル導入と平行してプラズマ閉じ込め電極板の面から供給されることは、基板面の洗浄処理の基板面全体についての均一性だけでなく、ラジカルの励起エネルギー抑制によるSiに対する自然酸化膜の選択的エッチングにより効果的である。
【0042】
なお、ラジカル導入孔111と処理ガス導入孔112の分布状況は、この通りでなくても良く、例えば、基板洗浄処理空121における基板処理の反応の結果によるガス濃度比の変動へ対応するためなど、基板処理の面内分布を真に均一にするための要請に応じて変化させることも可能である。例えば、ラジカル導入孔111の密度を中心部よりも周辺部で大きくしても良いし、また逆に減らしても構わない。同様に処理ガス導入孔112の密度を中心部よりも周辺部で大きくしても良いし、また逆に減らしても構わない。この場合の中心部から周辺部にかけてのラジカル導入孔111の密度の減少あるいは増加は、直線的であっても良いし、指数関数的でも構わない。
【0043】
プラズマ生成ガスは、プラズマ生成ガス供給系101とプラズマ生成ガス供給管102を輸送され、プラズマ生成ガス導入シャワープレート107のプラズマ生成ガス導入孔106からプラズマ生成室108のプラズマ生成空間109へ導入される。これにより、プラズマ生成ガスがプラズマ生成室108のプラズマ生成空間109に均一に導入することが可能である。
【0044】
前述のように、処理室113とプラズマ生成室108を分離しているプラズマ閉じ込め電極板110に設けられているラジカル導入孔111から、プラズマ生成ガスに由来するラジカルが、処理室113へ導入される。ここで、プラズマ生成室108からプラズマ閉じ込め電極板110のラジカル導入孔111を通過して処理室113に導入されるのは、ラジカルなどの電気的に中性な分子、あるいは原子であり、プラズマ中のイオンは処理室113にほとんど導入されない。プラズマ生成室108において、イオン密度がおよそ1×1010個/cm3であるとき、処理室113において観測される電流値から計算されるイオン密度はおよそ5×102個/cm3であり、実に1000万分の1以下にイオンの密度は減少させられており、実質処理室113に導入されるイオンはほとんどないと言って良い。これに対してラジカルは、その寿命にもよるが、プラズマ生成室で発生したラジカルのうち数%から数十%程度が処理室113へ輸送される。
【0045】
なお、荷電粒子がプラズマとしてふるまうためには、デバイ長が装置内部寸法よりも十分小さい必要がある。前述の処理室のイオン密度でプラズマが存在すると仮定すると、電子温度1〜5eVと仮定したときデバイ長は約0.3〜0.7mと計算される。現実的な半導体製造装置の装置内部寸法は一般にはせいぜい0.3m以下であるので、前述の処理室のイオン密度は、処理室の荷電粒子はプラズマとしての性質を持たないことを示唆している。
【0046】
図4Aは図1に示すようなプラズマ生成室108内に横方向に延在する板状の高周波印加電極104を装置上部から見たときの模式図である。また、図4Bは高周波印加電極の鳥瞰図である。高周波印加電極104には、その表面から裏面に貫通する電極貫通孔105が複数ある。高周波印加電極104の貫通孔105は、図4A、図4Bに示すような形態のものを用いた。この電極貫通孔105により、電極は0.25W/cm2以下の低電力でもより均一に放電できるので、処理室113に均一にラジカルが導入される。電極貫通孔105を含む高周波印加電極104の全体堆積V1と電極貫通孔105の体積V2の体積比率は、V2/V1 = 0.01〜0.8であることが好ましい。V2/V1 = 0.01〜0.8の状態では、図4Cのように、均一に放電するため、ラジカルは処理室に均一に供給される。複数の電極貫通孔105の全体積V2があまり小さいと、つまりV2/V1<0.01では図4Dのように、放電が片寄るため、ラジカル分布の悪化が確認された。また、V2/V1>0.8では、図4Eのように放電ができないため、ラジカル供給ができなかった。低い高周波電力密度(0.001W/cm2〜0.25W/cm2)にあって安定で均一なラジカル分布を得るには少なくともV2/V1は0.01〜0.8の範囲であるべきであるが、好ましくは0.04〜0.37の範囲であり、特に本実施例では0.14〜0.16の範囲に選択された。
【0047】
なお、プラズマ生成ガス導入シャワープレート107のプラズマ生成ガス導入孔106の直径は、2mm以下、さらに望ましくは1.5mm以下であることが好ましい。プラズマ生成ガス導入孔106の直径を、2mm以下、さらに望ましくは1.5mm以下とした場合、基板5の表面処理の均一性を顕著に改善することができた。またその結果、処理時間を短縮できることが明らかになった。前述のプラズマ生成空間109a、109b及び高周波印加電極104の電極貫通孔105に発生するプラズマからのラジカルを、基板洗浄処理空121の基板5へ、均一に安定供給することが可能となったことを示唆するものである。プラズマ生成ガス導入孔106の直径の最小値については、プラズマ生成ガスを通過させる機能がある寸法であれば良い。
【0048】
なお、プラズマ生成ガス導入孔106の直径が2mmよりも大きい場合には、基板5の表面処理の均一性が著しく悪化した。均一性の悪化により、長い処理時間が必要となった。基板洗浄処理空121へのラジカル供給を均一にすることができなくなったことが示唆される。
【0049】
プラズマ生成ガス導入シャワープレート107のプラズマ生成ガス導入孔106の直径が2mm以下である場合の具体的な形状の例を図5A〜5Eに示す。図5A〜5Eは、プラズマ生成ガス導入シャワープレート107のプラズマ生成ガス導入孔106付近の拡大断面の概略図である。図5Aのようにプラズマ生成ガス導入孔106が垂直孔であっても良いし、図5Bや図5Cのように片方からザグリがあっても良く、そのザグリは図5Cのようにプラズマ生成空間109aの側から開口していても良いし、図5Bのように他方の側から開口していても良い。また、図5Dや図5Eのようにプラズマ生成ガス導入孔106はテーパー形状の孔であってもよく、図5Eのようにプラズマ生成空間109aの側の径が他方の径より大きくても良いし、図5Dのように他方の側の径がプラズマ生成空間109aの側の径よりも大きくても良い。なお、プラズマ生成ガス導入孔106の直径が1.5mm以下である場合にも、その形状例は同様である。
【0050】
図5Fは、本実施例における、プラズマ生成ガス導入シャワープレート107の効果を説明する図である。プラズマ生成ガスとしてHFガス100sccmを使用し、高周波電力密度0.01W/cm2、処理室圧力50Paの条件において、処理室に置いた基板のシリコン酸化膜エッチング速度を測定した。図5Fにおいて、横軸は基板面内の位置を示し、縦軸は中心のエッチング速度で規格化したシリコン酸化膜のエッチング速度を示す。図5Fに示すように、プラズマ生成ガス導入シャワープレートを使用した場合901と、従来の導入方法であるシャワープレートを使用しない横方向からの導入の場合902とを比較すると、シャワープレートによる導入の場合901の方が、エッチング速度面内均一性が良好であった。これは、プラズマ生成空間109への均一なガス導入により、プラズマ生成空間109で均一な活性種濃度分布が得られ、これが反映されたためと推察される。従って、後述の高周波印加電極104の貫通孔105による均一なプラズマ生成と相乗された効果により、処理室に導入されるラジカル供給がより均一となることが示された。
【0051】
次に本発明の図1の成膜装置1を使用した半導体素子の製造方法について説明する。
まず、第1の工程の基板処理工程とその条件について説明する。第1の工程で使用する装置は図3に示す基板処理装置100である。
【0052】
プラズマ生成ガスとしてHFを100sccmプラズマ生成室108に供給し、プラズマ生成部でプラズマを発生させ、生成したプラズマ中のラジカルを複数のラジカル通過孔111を備えたプラズマ分離用のプラズマ閉じ込め電極板110に形成されたラジカル導入孔111を介して処理室113に供給した。上記ラジカルの励起エネルギーを抑制するため、処理ガスとしてHFを100sccmを処理室113に処理ガス導入孔112から供給した。プラズマ生成のための高周波電力密度は0.01W/cm2、圧力は50Pa、処理時間は5min、基板5の温度は25℃とした。基板洗浄処理のためのプラズマは、膜堆積処理の場合のプラズマよりも約数10分の1から数分の1の電力密度である0.001W/cm2〜0.25W/cm2の高周波電力密度で生成される。それより高い高周波電力密度であると自然酸化膜の選択的エッチングが困難となる。
【0053】
図12に、本発明の第1の工程後の表面粗さを調べ、従来のドライ処理、およびウェット処理の結果と比較して示す。図12に示される通り、本発明の第1の工程を使用して得られた表面粗さRaは0.18nmと、希フッ酸溶液によるウェット処理(Wet洗浄)を行った場合の表面粗さRaの0.17nmとほぼ同等の良好な表面粗さが得られている。また、処理ガスにHFガスを供給しない場合、表面粗さRaは2.0nmと荒れている。さらに、処理時間を10minと延長した場合でも表面粗さRaは0.19nmと荒れていないことが確認された。表面平坦性が向上した理由については、Siに対し表面自然酸化膜や有機物が選択的に除去された為である。プラズマにより生成した励起エネルギーの高いHFと別途処理ガスとして導入した励起していないHFを衝突させることにより、励起エネルギーが抑制されたHFが生成され、これが表面のSi原子をエッチングすることなく、表面自然酸化膜を選択的に除去していると推察される。これらの結果から、本発明を使用することにより、高温の前処理を必要としないドライ洗浄において、ウェット洗浄と同等の表面平坦性を実現できることが確認された。
【0054】
なお、本発明における表面平坦性は、プラズマにより生成した励起エネルギーの高いHFと別途処理ガスとして導入した励起していないHFを混合して衝突させることにより、励起エネルギーが抑制されたHFが生成されれば良い。従って、これが実現される状態であれば、本実施例の構成に限定されるものではない。
【0055】
すなわち、本実施例ではプラズマにより生成したラジカルを、プラズマ閉じ込め電極板110にある複数の貫通孔であるラジカル導入孔111を通じて基板に向けて供給しながら、同時に電極板に設けた複数の処理ガス供給孔から処理ガスを供給している。均一性の観点からは、とりわけ大口径の基板に対して均一な処理をすることが必要である場合には、ラジカルと励起しない処理ガスの両方を均一に基板へ供給する必要がある。そのため、本実施例のように、基板に対向した位置にある電極板からラジカルをシャワー供給し、さらに同時に処理ガスをシャワー供給できるような構造が望ましい。
【0056】
なお、本実施例でのラジカル生成は、高周波印加によるプラズマ生成により行なったが、マイクロ波によるプラズマ生成、その他の方法でも良く、具体的には図7に示すUV、X線、マイクロ波励起や、図8に示す触媒化学励起で発生させてもよい。図7ではUV、X線、マイクロ波が導入室203からプラズマガスに照射されプラズマガスをプラズマ化している。5は基板、201はプラズマ生成ガス供給系、202はプラズマガス生成供給管、204は複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板、205はラジカル導入孔、206は処理ガス導入孔、207は処理室、208は基板ホルダー、209は処理ガス供給管、210は処理ガス供給系、211は排気系である。処理ガスシステムは図3の構成と同じである。図8は加熱触媒体303によりガスをプラズマ化させる構成である。5は基板、301はプラズマ生成ガス供給系、302はプラズマ生成ガス供給管、304は複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板、305はラジカル導入孔、306は処理ガス導入孔、307は処理室、308は基板ホルダー、309は処理ガス供給管、310は処理ガス供給系、311は排気系である。処理ガスシステムは図3の構成と同じである。
【0057】
プラズマ生成室に導入するプラズマ生成ガスは、本実施例ではHFのみを用いたが、少なくともHFを含んでいれば良く、具体的にはHFをArで希釈したものを用いても良い。プラズマを発生させ、プラズマ閉じ込め電極板110を介すことにより、処理室113にはラジカルが導入される。さらに処理室113に導入する処理ガスは、本実施例ではHFのみを用いたが、少なくともHFを含んでいれば良く、具体的にはHFをArで希釈したものを用いても良い。プラズマ閉じ込め電極板110のラジカル導入孔111から処理室113に導入されたラジカルと、処理ガス導入孔112から導入される処理ガスが混合されることによりラジカルの励起エネルギーが抑制された雰囲気を作り出して、基板であるSiに対して基板表面の自然酸化膜と有機物を選択的に除去することによって、表面粗さを抑えながら基板表面処理を行なうことができる。
【0058】
図13は、本発明であるプラズマ生成ガスにHFを含む場合と、従来のプラズマ生成ガスがArのみである場合を比較した、表面粗さ(Ra)の処理ガスHF比率依存性のグラフである。
従来技術の特開平10−172957号では、遠隔プラズマ源で励起されたアルゴン(Ar)、ヘリウム(He)、キセノン(Xe)、水素(H2)の励起ガスと、下流で導入されたHFガスの混合ガスにより、酸化膜を選択的に除去することができ、シリコン基板に損傷も見られなかったとしている。しかし、近年要求される平坦性のレベルを満足するものではない。プラズマ生成ガス比率 HF/(HF+Ar)=0とは、プラズマ生成ガスがArガスのみである従来の場合を示す。図13に示すように、従来のプラズマ生成ガスがArの場合、すなわちHF/(HF+Ar)=0の場合と比較して、本発明のプラズマ生成ガスにHFを含む場合では、表面粗さ(Ra)は顕著に良好である。また、プラズマ生成ガスと処理ガスのHFとArの混合比率をそれぞれ変えることにより、自然酸化膜除去後の表面粗さが変化した。プラズマ生成ガスの総ガス流量に対するプラズマ生成ガスのHF比率は、0.2〜1.0、さらにウェット洗浄の表面粗さと同等である表面粗さを0.5nm以下にするには0.6〜1.0の範囲が好ましいことが判明した。プラズマ生成ガスと処理ガスがHFのみの場合に自然酸化膜除去後の表面粗さが最も小さい、すなわち平坦であった。
【0059】
なお、プラズマ生成室108に供給するプラズマ生成ガスとしてHFガスを使用し、複数のラジカル通過孔111を備えたプラズマ分離用のプラズマ閉じ込め電極板110に形成されたラジカル導入孔111を介してラジカルを供給した場合でも、処理ガスがArのみの場合には、基板表面の自然酸化膜は除去できず、表面処理の目的を達することができなかった。また、プラズマ生成ガスとしてHFガスを使用し、処理ガスとして何も流さなかった場合について調べると、表面粗さのRaは2.5nmと、HFを流した場合と比べ悪化した。
【0060】
また、本実施例ではSi基板を用いたが、本発明の基板表面処理はSi基板の表面処理に限るものではない。具体的にはSi、SiGeなどのIV族半導体で基板の表面が構成されていれば良く、さらに具体的にはガラス基板上に貼り合わせられたり、又は堆積された薄いSi層などのIV族半導体の表面の自然酸化膜や有機物汚染除去などの基板表面処理に適用できるものである。
なお、高周波印加電極104に印加する高周波電力密度は、0.001〜0.25W/cm2であることが好ましい。
【0061】
図6は、プラズマ生成ガスにHFガス、処理ガスにHFを用いた場合の、自然酸化膜とSiのエッチング速度比である自然酸化膜/Siの高周波電力密度依存性である。高周波電力密度を減少させることにより、Siのエッチングが抑制され、自然酸化膜のみ選択的にエッチングされる。ここで、自然酸化膜のエッチング量をSiのエッチング量で割った値を自然酸化膜/Siとする。高周波電力密度が小さくなるとSiのエッチング量が相対的に減少するため自然酸化膜/Siが増加する。一方、高周波電力密度が大きくなるとSiのエッチングが顕著に起こり、自然酸化膜/Siは減少する。ここで、高周波電力密度が大きくなるとSiのエッチングが起こるため、表面が荒れてしまう。表面の荒れを少なくするためには、自然酸化膜/Siを大きくし、高周波電力密度を少なくする必要がある。このため、高周波電力密度は上述の0.001〜0.25W/cm2の範囲内、望ましくは0.001〜0.125W/cm2、さらに望ましくは0.001〜0.025W/cm2が選ばれる。
【0062】
次に第2の工程のSi及びSiGeエピタキシャル単結晶成長工程とその条件について説明する。
図1に示した成膜装置1を用いて、図3に示される表面処理装置100を用いた第1の工程を行うことにより、Si基板上に形成された自然酸化膜を除去した後、真空搬送室60を通して第2の工程を行うCVD装置20に搬送し、表面処理処理後の表面にSi及びSiGeの単結晶膜を成長するプロセスについて述べる。
【0063】
第1の工程により表面処理し、第2の工程を行うCVD装置20内で基板温度600℃、Si2H6を36sccm供給し、圧力を2E-3Paで保持し、3min処理した。その後、基板温度600℃、Si2H6とGeH4を36sccm供給し、圧力を4E-3Paで保持し、3min処理した。この結果、図14に示すようにSi上のSiGe単結晶成長表面は、希フッ酸処理を用いたウェット洗浄(Wet洗浄)を行った表面と同等の表面粗さとなっており、良好なSiGe単結晶膜が得られた。また、図15に示すように、ウェット洗浄を行った後に上記Si/SiGe成長を行った場合に比べて、本実施例の方がSi基板と成長したSi界面の酸素及び炭素の原子密度が少ない。具体的には、界面の酸素及び炭素の原子密度が2×1020atoms/cm3以下である。これは、基板洗浄後の表面を大気に晒すことなく真空搬送を行うことにより、表面への酸素、炭素不純物の吸着を抑制できたためである。CVD装置20におけるSi及びSiGeの単結晶膜を成長するプロセスにおいては、Si2H6とGeH4などの水素化物ガスや、それにB2H6、PH3、AsH3などのドーピング材料ガスを混合して使用しても良い。又、Si2H6の代わりにSiH4も用い得る。
【0064】
次に第3の工程の誘電体膜スパッタ成膜工程と、第4の形成誘電体膜の工程の酸化・窒化工程と、第5の工程の電極スパッタ工程について説明する。第2の工程後、基板を搬送室60を通してスパッタ装置40で誘電体材料をスパッタ成膜する第3の工程を行い、この基板を搬送室60を通して酸化・窒化装置30で誘電体材料を酸化する第4の工程を行い、その後、基板を搬送室60を通してスパッタ装置40で金属電極材料をスパッタする第5の工程を行うプロセスを行い、FETデバイスを製造する。なお、装置10〜50は、それぞれの搬送又はプロセスコントローラ70〜74により制御されている。
【0065】
尚、第3の工程における誘電体材料成膜は、スパッタリングの他、CVDによるものであっても良い。同様に、第5の工程における金属電極材料成膜は、スパッタリングの他、CVDによるものであっても良い。
【0066】
図3Aに示される表面処理装置100において、第1の工程を行い、自然酸化膜を除去し、第2の工程を行い、Si単結晶膜を成長させ、その後、基板5を真空搬送室60を通して誘電体・電極スパッタ装置40に大気に晒すことなく搬送し、Hfをスパッタ成膜し、成膜した誘電体材料を酸化するため真空の搬送室60を通して酸化・窒化装置30に誘電体材料表面を大気に晒すことなく搬送し、プラズマ及びラジカル酸化を行い、さらに基板5を真空搬送室60を通して誘電体・電極スパッタ装置40に大気に晒すことなく搬送し、TiN電極をスパッタ成膜しデバイス特性評価を行った結果、図16、図17、図18に示すデータが得られた。
【0067】
図15は、本発明と従来の技術(第1の工程の変わりにウェット洗浄した場合)により作成したサンプルの電極部に電圧を印加し、キャパシタンスを測定したC−V曲線である。従来の技術と比較し、従来が30mV程のヒステリシスであったものが、ヒステリシスが10mVと小さい結果が得られている。
【0068】
図17は、本発明によって得られた界面準位密度と固定電荷密度の従来の技術(第1の工程の変わりにウェット洗浄した場合)との比較結果である。本発明のプロセスでサンプルを作成し、C−V曲線から界面準位密度と固定電荷密度を計算した結果、固定電荷密度、界面準位密度が従来よりも小さくなっている。これは、図15に示すように、第1の工程の基板洗浄後に第2の工程により成膜したSi表面の酸素、炭素の表面不純物が少ないためである。即ち、ドライ洗浄後の真空一貫処理の効果である。
【0069】
図1の成膜装置1は、一連のプロセスを真空一貫で行うためのコントローラを各プロセス装置と搬送装置毎に設けられており、すなわち、搬送コントローラ70は、装置からの入力信号を入力部で信号を受け取り、プロセッサでフローチャートで動作させるようにプログラムされた搬送用プログラムを動かし、真空トランスファーを通しての基板の各プロセス装置への移動の動作指示を装置に出力できるようになっている。また、プロセスコントローラA71〜D74は、プロセス装置からの入力信号を受け取り、処理をフローチャートで動作させるようにプログラムされたプログラムを動かし、動作指示を装置に出力できるようになっている。コントローラ70又は71〜74の構成は図2の81として示すもので、入力部82、プログラム及びデータを有する記憶部83、プロセッサ84及び出力部85からなり、基本的にはコンピュータ構成であり、対応の装置を制御している。
【0070】
図10に搬送コントローラ70とプロセスコントローラA〜D71〜74の行う制御を示す。ステップ610で自然酸化膜付きSi基板が準備される。搬送コントローラ70はロードロック装置40の真空度を1Pa以下になるように指示し(ステップ611)、更に表面処理装置100の真空度を1E−4Pa以上になるように指示をし、基板Sを表面処理装置100内に搬送室60を介して移動し、基板ホルダー上に配置する。プロセスコントローラA71は、前述の第1の工程の表面処理を基板5に行う手順を制御する(ステップ613)。
【0071】
搬送コントローラ70は、CVD成膜装置20の真空度を1E−4Pa以下になるよう真空排気する制御を行い、表面処理装置100内の基板5を搬送室60を介してCVD成膜装置20内に配置する。
【0072】
プロセスコントローラB72は、CVD成膜装置20内で上述した第2の工程の単結晶成長処理を行う制御をする(ステップ615)。その後直ちに第3の工程の誘電体・電極スパッタ成膜をするため搬送室60を介して誘電体・電極スパッタ装置40内に移動させる(ステップ616)。
【0073】
プロセスコントローラC73は、誘電体・電極スパッタ装置40内で、第3の工程の成膜処理を行う制御をする(ステップ617)。搬送コントローラ70は酸化・窒化装置30内の真空度を1E−4Pa以下にして、誘電体・電極スパッタ装置40内の基板5を酸化・窒化装置30内へ搬送室60を介して移動させる(ステップ618)。プロセスコントローラD74は、酸化・窒化装置30内で第4の工程を行う制御をする(ステップ619)。その後直ちに第5の工程の金属電極スパッタ成膜をするため搬送室60を介して誘電体・電極スパッタ装置40内に移動させる(ステップ620)。プロセスコントローラC73は、誘電体・電極スパッタ装置40内で、実施例3の成膜処理を行う制御をする(ステップ621)。その後、搬送コントローラ70は、ロードロック装置50により搬送室60内を大気に開放する(ステップ622)。
【0074】
上述の本発明の処理によって、図19のMOS電界効果トランジスタ(FET)90が製造された。Si基板91におけるソース領域92とドレイン領域93との間のゲート電極94下の誘電体ゲート絶縁膜95として、HfO膜が用いられた。このゲート絶縁膜95として、他に、Hf、La、Ta、Al、W、Ti、Si、Geもしくはそれらの合金膜であることが望ましく、さらに具体的にはHfN、HfON、HfLaO、HfLaN、HfLaON、HfAlLaO、HfAlLaN、HfAlLaON、LaAlO、LaAlN、LaAlON、LaO、LaN、LaON、HfSiO、HfSiONが採用され得、比誘電率は3.9〜100の範囲にある。そして固定電荷密度は0〜1×1011cm-2である。又、ゲート絶縁層の膜厚は0.5nm〜5.0nmとされている。
【0075】
ここで、「固定電荷」とは、固定酸化膜電荷とも称するが、SiO2膜中に存在し、電界などで移動せず固定された状態の電荷を云う。固定酸化膜電荷は酸化膜の構造欠陥により生じ、酸化膜の形成状態や熱処理に依存する。また通常Si−SiO2界面近傍にはシリコンの未結合手(ダングリングボンド)に起因するプラスの固定電荷が存在する。固定酸化膜電荷は、MOS構造のC−V特性をゲート電圧軸に沿って平行移動させる。固定電荷密度は、C−V法で測定される。
【0076】
図19のMOS−FETのゲート電極94として、Ti、Al、TiN、TaN、W等の金属、ポリシリコン(B(ボロン)−dope:p−Type又はP(リン)−dope:n−Type)又はNi−FUSI(フルシリサイド)が用いられる。
【0077】
本発明に従って、自然酸化膜が形成されたSi基板を表面処理し、大気に晒すことなくSi単結晶膜を成長し、さらに大気に晒すことなくHf等の誘電膜をスパッタ成膜し酸化・窒化した半導体/絶縁膜接合は、固定電荷や界面準位が大気搬送の接合よりも少ないため、図16のようなヒステリシスが小さいC−V曲線が得られ、リーク電流が小さくなり、良好なデバイス特性が得られた。「界面準位」とは、異種の半導体接合界面、半導体と金属や絶縁体との接合界面に形成される電子のエネルギー準位を云う。界面では半導体面は原子間の結合が切れた状態になるためダングリングボンドと呼ばれる未結合状態ができ、電荷を捕獲できるエネルギー準位を形成する。界面の不純物や欠陥も電荷を捕獲するエネルギー準位、即ち界面準位を形成する。一般に、界面準位は応答時間が遅く、また不安定であり、デバイス特性に悪影響を及ぼすことが多い。界面準位が少ないほどよい界面といえる。界面準位密度はC−V法で測定される。
【0078】
なお、本発明の成膜装置では図1に示される通り、表面処理ユニット100、CVD成膜ユニット20、誘電体・電極スパッタユニット30、酸化・窒化ユニット40、ロードロック室50、搬送室60は各1つずつの構成を使用しているが、各ユニットは必ずしも1つずつである必要はなく、スループットや膜の構成などのために複数のユニットを備えても構わない。例えば、ロードロックはスループットを上げるためにロードとアンロードの機能を分けた複数のロードロックで置き換えても構わない。また例えば、スパッタユニット30は誘電体膜を形成するためのユニットと電極を形成するためのユニットの2つ以上のスパッタユニットで置き換えても構わない。
【0079】
ただし本発明の平坦な表面を維持しながらドライ基板表面処理を行なうことが可能な基板処理方法を有効に使用するためには、表面処理ユニット100、CVD成膜ユニット20、ロードロック室50、搬送室60を少なくとも1つ以上備えていることが好ましい。この構成を持つことにより、ロードロックがあるため安定した雰囲気の減圧状態で高いスループットでドライ基板表面処理を行なうことが可能となり、大気中に基板を持ち出すことなく真空中を搬送室を通してCVD成膜ユニットへ搬送し、成膜を行なうことによって、Si基板表面とCVD成膜したSi/SiGe層との界面状態を良好に保つことが可能となるからである。
【0080】
またさらに、本発明の平坦な表面を維持しながらドライ基板表面処理を行なうことが可能な基板処理方法を有効に使用するためには、表面処理ユニット100、誘電体・電極スパッタユニット30、ロードロック室50、搬送室60を少なくとも1つ以上備えていることが好ましい。この構成を持つことにより、ロードロックがあるため安定した雰囲気の減圧状態で高いスループットでドライ基板表面処理を行なうことが可能となり、大気中に基板を持ち出すことなく真空中を搬送室を通して誘電体・電極スパッタユニット30へ搬送し、成膜を行なうことによって、Si基板表面と、その上にスパッタ成膜した、絶縁膜の基礎となる誘電体膜または導電性膜との界面状態を、良好に保つことが可能となるからである。
【0081】
本実施例ではCVD成膜ユニット20の詳細は図示していないが、チャンバと、基板を保持するための基板ホルダーと保持された基板を加熱するための基板加熱機構と、CVD成膜を行なうための原料ガスを含むガスを供給するためのガス導入機構と、チャンバ内部を排気するための排気手段を備えているエピタキシャル成膜ユニットであれば良い。
【0082】
同様にスパッタユニット30の詳細は図示していないが、チャンバと、基板を保持するための基板ホルダーと、チャンバ内にガスを導入する機構と、チャンバ内を排気する排気手段、および誘電体又は導電性金属のターゲットを設置するためのスパッタリングカソード、そして高周波電力供給機構又は直流電力供給機構があれば良い。
【0083】
なお、スパッタユニット30の図示しない誘電体又は導電性金属のターゲットを設置するためのスパッタリングカソードは、1つである必要はない。連続または連続しない複数の膜を成膜するため、複数のターゲットを設置するための複数のスパッタリングカソードを備えても良い。また、成膜分布の均一性の観点から、基板ホルダーは載置された基板を回転させるために回転する機構を備えることが好ましい。また、反応性スパッタによる成膜が行なえるように、スパッタユニット30のガス導入機構は、Arなどの不活性ガスのみならず、N2やO2などの反応性ガス、またはそれら反応性ガスとArガスとの混合ガスも導入できるようになっていることが好ましい。
【図面の簡単な説明】
【0084】
【図1】本発明で使用する成膜装置の構成例を示す模式図である。
【図2】本発明で使用する装置に設置されているコントローラの模式図である。
【図3A】本発明で使用する表面処理装置の構成例を示す模式図である。
【図3B】本発明の表面処理装置におけるプラズマ閉じ込め電極板の断面拡大図である。
【図3C】本発明の表面処理装置における、プラズマ閉じ込め電極板の、処理室側からみた拡大図である。
【図3D】本発明のプラズマ閉じ込め電極板部の処理室側から見た模式図である。
【図4A】本発明の表面処理装置の、高周波印加電極部の構成例を示す模式図である。
【図4B】本発明の表面処理装置の、高周波印加電極部の構成例を示す鳥瞰図である。
【図4C】本発明の表面処理装置において、V2/V1=0.01〜0.8である場合に、放電が放電室全体に発生することを説明する図である。
【図4D】本発明の表面処理装置において、V2/V1<0.01である場合に、放電が偏り、基板に対して不均一なラジカル供給となる様子を説明する図である。
【図4E】本発明の表面処理装置において、V2/V1>0.8である場合に、放電せず、従って基板に対してラジカル供給がない様子を説明する図である。
【図5A】プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例1を示すものである。
【図5B】プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例2を示すものである。
【図5C】プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例3を示すものである。
【図5D】プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例4を示すものである。
【図5E】プラズマ生成ガス導入シャワープレートのプラズマ生成ガス導入孔付近の拡大断面の概略図であり、プラズマ生成ガス導入孔の形状例5を示すものである。
【図5F】本発明のプラズマ生成ガスのプラズマ室へのガス導入シャワープレートの効果を示す、シリコン酸化膜エッチング速度の基板面内分布の図である。
【図6】本発明の実施例によって得られた高周波電力密度を変更した場合の自然酸化膜/Siを示すグラフである。
【図7】本発明で使用するUV、X線、マイクロ波励起ラジカル表面処理装置の構成例を示す模式図である。
【図8】本発明で使用する触媒化学励起ラジカル表面処理装置の構成例を示す模式図である。
【図9】本発明で使用する表面処理方法を示す模式図である。
【図10】本発明で使用する搬送コントローラプログラムのフローチャート図である。
【図11】本発明で使用する成膜コントローラプログラムのフローチャート図である。
【図12】本発明の実施例によって得られた基板処理後の表面粗さ(Ra)を示すグラフと表面のSEM像の写真である。
【図13】本発明のプラズマ生成ガスにHFを含む場合と、従来のプラズマ生成ガスがArのみである場合を比較した、表面粗さ(Ra)の処理ガスHF比率依存性 のグラフ図である。
【図14】本発明の実施例によって得られたSi及びSiGe成長後の表面のSEM像の写真である。
【図15】本発明の実施例によって得られた界面の酸素及び炭素の原子密度を示すグラフ図である。
【図16】本発明の実施例によって得られたC−V曲線図である。
【図17】本発明の実施例によって得られた界面準位密度と固定電荷密度の従来の酸化膜との比較例を示す図である。
【図18】本発明の実施例によって得られた等価酸化膜厚(EOT)とリーク電流の関係を示すグラフ図である。
【図19】本発明の処理によりつくられたMOS−FETの図である。
【特許請求の範囲】
【請求項1】
プラズマ生成室(108)、基板ホルダーをその内部に含む基板洗浄処理室(121)及び該プラズマ生成室と基板洗浄処理室を仕切るプラズマ閉じ込め電極板(110)とからなる基板洗浄装置において、
該プラズマ生成室は該プラズマ生成室内に該プラズマ閉じ込め電極と平行して横方向に延在する板状の高周波印加電極を含み、該高周波印加電極はその表面から裏面へと貫通する複数の貫通孔(105)が設けられており、該貫通孔を含む高周波印加電極の全体積V1と貫通孔の全体積V2との比V2/V1は0.01〜0.8に選ばれており、
該プラズマ閉じ込め電極は、その面に分布されて設けられた該プラズマ生成室と基板洗浄処理室とを連通する複数のラジカル導入孔(11)を有しており、
該プラズマ閉じ込め電極は更にその面に分布されて該ラジカル導入孔の少なくとも一部と並置して設けられた複数の処理ガス導入孔を有し、
該プラズマ閉じ込め電極は該基板ホルダーの基板支持面と対面するよう構成され、該プラズマ生成室で生成されたプラズマ中のラジカルが該ラジカル導入孔を通して該基板洗浄処理室内へと導入され、処理ガスが該処理ガス導入孔を通して該基板洗浄処理室内へと導入され、該ラジカルと処理ガスとが該プラズマ閉じ込め電極の面から該基板ホルダー上に配置される基板面に向かって導入されるよう構成されている基板洗浄装置。
【請求項2】
請求項1の基板洗浄処理装置において、該プラズマ閉じ込め電極は、該プラズマ生成室と該基板洗浄処理室とを仕切る方向に、該プラズマ閉じ込め電極を横断的に通る処理ガス導入経路を有し、該処理ガス導入経路に該複数の処理ガス導入孔の各々は接続され、該処理ガス導入経路に供給された処理ガスが該処理ガス導入孔から該基板洗浄処理室内に導入されるよう構成されている基板洗浄処理装置。
【請求項3】
基板洗浄処理室(121)内に配置された半導体基板の表面の酸化膜を洗浄処理する方法であって、
プラズマ生成室(108)内においてHFを含有するプラズマ生成ガスを励起して、プラズマを生成し、
該プラズマ中のラジカルを、該プラズマ生成室と該基板洗浄処理室とを仕切るプラズマ閉じ込め電極(110)にその面に分布して設けられた複数のプラズマ導入孔を通して該プラズマ生成室から該処理室へと選択的に導入し、
該処理室内に、励起されていないHFを含有する処理ガスを導入し、
該処理室内に導入されたラジカルと該処理ガスとの混合した雰囲気によって、該半導体基板の表面の酸化膜を洗浄処理しており、
該処理ガスは、該プラズマ閉じ込め電極の面に分布して該ラジカル導入孔の少なくとも一部と並置して設けられた複数の処理ガス導入孔を通して該プラズマ閉じ込め電極の面から該ラジカルの導入と略平行して該基板洗浄処理室内に導入されている基板洗浄処理方法。
【請求項4】
該半導体基板はSi基板であり、Si基板の酸化膜をエッチング除去して該Si基板を洗浄処理している請求項3の方法。
【請求項5】
MOS構造におけるゲート絶縁膜を形成する方法において、
請求項4の方法にてSi基板の表面洗浄をし、
該表面洗浄されたSi基板を大気に晒すことなくエピタキシャル室に移動させ、該エピタキシャル室で該表面洗浄されたSi基板上にエピタキシャル層を形成し、
該エピタキシャル層が形成されたSi基板を大気に晒すことなくスパッタ室に移動させ、該エピタキシャル層上に誘電体膜をスパッタリングで形成し、そして
該誘電体膜の形成されたSi基板を大気に晒すことなく酸化・窒化室に移動させ、該誘電体膜を酸化・窒化又は酸窒化して該ゲート絶縁膜を形成している方法。
【請求項6】
該誘電体膜は、Hf、La、Ta、Al、W、Ti、Si、Geのグループから選択されたもの又はそれらの合金である請求項5の方法。
【請求項7】
プラズマ生成室(108)、基板洗浄処理室(121)及び該プラズマ生成室と基板洗浄処理室を仕切るプラズマ閉じ込め電極板(110)からなる基板洗浄装置内で、基板表面を洗浄処理する方法において、
該基板洗浄処理室内に該プラズマ閉じ込め電極板の面に相対して平板状の基板を配置し、
該プラズマ閉じ込め電極板の面に分布されて設けられた該プラズマ生成室と基板洗浄処理室とを連通する複数のラジカル導入孔(111)を通して、該プラズマ生成室で生成されたプラズマ中のラジカルを該プラズマ室から該基板洗浄処理室へ導入し、そして
該基板洗浄処理室に励起されていない処理ガスを導入することからなり、
該プラズマ生成室内に横方向に延在する高周波印加電極により該プラズマ生成室に0.001W/cm2〜0.25W/cm2の高周波電力密度の高周波電力を印加しており、該高周波印加電極の表面から裏面へと貫通する複数の貫通孔(105)が設けられており、該貫通孔を含む高周波印加電極の全体積V1と貫通孔の全体積V2との比V2/V1は、0.01〜0.8に選ばれており、
該処理ガスの導入は、該プラズマ閉じ込め電極板の面に分布されて設けられ、該ラジカル導入孔の少なくとも一部と並置して該基板面に相対した複数の処理ガス導入孔(112)から該基板洗浄室内に該ラジカル導入と平行して導入されている方法。
【請求項8】
請求項7に記載の基板表面を洗浄処理する方法において、該基板表面の酸化膜を洗浄処理している方法。
【請求項9】
請求項8に記載の基板表面の酸化膜の洗浄処理方法において、IV族半導体材料基板表面の酸化膜を洗浄処理する方法であって、HFを含むプラズマ生成ガスを該プラズマ生成室に導入してプラズマを生成しており、そして該処理ガスはHFを含む処理ガスであることを特徴とする方法。
【請求項10】
請求項9に記載の基板表面の酸化膜の洗浄処理方法において、該プラズマ生成ガスの総ガス流量に対するHF比率は、0.2〜1.0であることを特徴とする方法。
【請求項11】
請求項10に記載の基板表面の洗浄処理方法において、該処理ガスはHFのみからなることを特徴とする方法。
【請求項12】
請求項7に記載の基板表面の酸化膜の洗浄処理方法において、該プラズマ生成室にシャワープレート(107)を介してプラズマガスを導入しており、該シャワープレートは板状の該高周波印加電極に相対した内面を有し、該シャワープレートの内面に分布して設けられた複数のプラズマ生成ガス導入孔(106)からプラズマ生成ガスを該プラズマ生成室に導入している方法。
【請求項13】
MOS構造におけるゲート絶縁膜を形成する方法において、
請求項9の方法にてSi基板表面の酸化膜を洗浄処理し、
該表面洗浄処理されたSi基板を大気に晒すことなくエピタキシャル室に移動させ、該エピタキシャル室で該表面洗浄処理されたSi基板上にエピタキシャル層を形成し、
該エピタキシャル層が形成されたSi基板を大気に晒すことなくスパッタ室に移動させ、該エピタキシャル層上に誘電体膜をスパッタリングで形成し、そして、
該誘電体膜の形成されたSi基板を大気に晒すことなく酸化・窒化室に移動させ、該誘電体膜を酸化・窒化又は酸窒化して該ゲート絶縁膜を形成している方法。
【請求項14】
請求項13に記載のゲート絶縁膜形成法において、該誘電体膜は、Hf、La、Ta、Al、W、Ti、Si、Geのグループから選択されたもの又はそれらの合金である方法。
【請求項1】
プラズマ生成室(108)、基板ホルダーをその内部に含む基板洗浄処理室(121)及び該プラズマ生成室と基板洗浄処理室を仕切るプラズマ閉じ込め電極板(110)とからなる基板洗浄装置において、
該プラズマ生成室は該プラズマ生成室内に該プラズマ閉じ込め電極と平行して横方向に延在する板状の高周波印加電極を含み、該高周波印加電極はその表面から裏面へと貫通する複数の貫通孔(105)が設けられており、該貫通孔を含む高周波印加電極の全体積V1と貫通孔の全体積V2との比V2/V1は0.01〜0.8に選ばれており、
該プラズマ閉じ込め電極は、その面に分布されて設けられた該プラズマ生成室と基板洗浄処理室とを連通する複数のラジカル導入孔(11)を有しており、
該プラズマ閉じ込め電極は更にその面に分布されて該ラジカル導入孔の少なくとも一部と並置して設けられた複数の処理ガス導入孔を有し、
該プラズマ閉じ込め電極は該基板ホルダーの基板支持面と対面するよう構成され、該プラズマ生成室で生成されたプラズマ中のラジカルが該ラジカル導入孔を通して該基板洗浄処理室内へと導入され、処理ガスが該処理ガス導入孔を通して該基板洗浄処理室内へと導入され、該ラジカルと処理ガスとが該プラズマ閉じ込め電極の面から該基板ホルダー上に配置される基板面に向かって導入されるよう構成されている基板洗浄装置。
【請求項2】
請求項1の基板洗浄処理装置において、該プラズマ閉じ込め電極は、該プラズマ生成室と該基板洗浄処理室とを仕切る方向に、該プラズマ閉じ込め電極を横断的に通る処理ガス導入経路を有し、該処理ガス導入経路に該複数の処理ガス導入孔の各々は接続され、該処理ガス導入経路に供給された処理ガスが該処理ガス導入孔から該基板洗浄処理室内に導入されるよう構成されている基板洗浄処理装置。
【請求項3】
基板洗浄処理室(121)内に配置された半導体基板の表面の酸化膜を洗浄処理する方法であって、
プラズマ生成室(108)内においてHFを含有するプラズマ生成ガスを励起して、プラズマを生成し、
該プラズマ中のラジカルを、該プラズマ生成室と該基板洗浄処理室とを仕切るプラズマ閉じ込め電極(110)にその面に分布して設けられた複数のプラズマ導入孔を通して該プラズマ生成室から該処理室へと選択的に導入し、
該処理室内に、励起されていないHFを含有する処理ガスを導入し、
該処理室内に導入されたラジカルと該処理ガスとの混合した雰囲気によって、該半導体基板の表面の酸化膜を洗浄処理しており、
該処理ガスは、該プラズマ閉じ込め電極の面に分布して該ラジカル導入孔の少なくとも一部と並置して設けられた複数の処理ガス導入孔を通して該プラズマ閉じ込め電極の面から該ラジカルの導入と略平行して該基板洗浄処理室内に導入されている基板洗浄処理方法。
【請求項4】
該半導体基板はSi基板であり、Si基板の酸化膜をエッチング除去して該Si基板を洗浄処理している請求項3の方法。
【請求項5】
MOS構造におけるゲート絶縁膜を形成する方法において、
請求項4の方法にてSi基板の表面洗浄をし、
該表面洗浄されたSi基板を大気に晒すことなくエピタキシャル室に移動させ、該エピタキシャル室で該表面洗浄されたSi基板上にエピタキシャル層を形成し、
該エピタキシャル層が形成されたSi基板を大気に晒すことなくスパッタ室に移動させ、該エピタキシャル層上に誘電体膜をスパッタリングで形成し、そして
該誘電体膜の形成されたSi基板を大気に晒すことなく酸化・窒化室に移動させ、該誘電体膜を酸化・窒化又は酸窒化して該ゲート絶縁膜を形成している方法。
【請求項6】
該誘電体膜は、Hf、La、Ta、Al、W、Ti、Si、Geのグループから選択されたもの又はそれらの合金である請求項5の方法。
【請求項7】
プラズマ生成室(108)、基板洗浄処理室(121)及び該プラズマ生成室と基板洗浄処理室を仕切るプラズマ閉じ込め電極板(110)からなる基板洗浄装置内で、基板表面を洗浄処理する方法において、
該基板洗浄処理室内に該プラズマ閉じ込め電極板の面に相対して平板状の基板を配置し、
該プラズマ閉じ込め電極板の面に分布されて設けられた該プラズマ生成室と基板洗浄処理室とを連通する複数のラジカル導入孔(111)を通して、該プラズマ生成室で生成されたプラズマ中のラジカルを該プラズマ室から該基板洗浄処理室へ導入し、そして
該基板洗浄処理室に励起されていない処理ガスを導入することからなり、
該プラズマ生成室内に横方向に延在する高周波印加電極により該プラズマ生成室に0.001W/cm2〜0.25W/cm2の高周波電力密度の高周波電力を印加しており、該高周波印加電極の表面から裏面へと貫通する複数の貫通孔(105)が設けられており、該貫通孔を含む高周波印加電極の全体積V1と貫通孔の全体積V2との比V2/V1は、0.01〜0.8に選ばれており、
該処理ガスの導入は、該プラズマ閉じ込め電極板の面に分布されて設けられ、該ラジカル導入孔の少なくとも一部と並置して該基板面に相対した複数の処理ガス導入孔(112)から該基板洗浄室内に該ラジカル導入と平行して導入されている方法。
【請求項8】
請求項7に記載の基板表面を洗浄処理する方法において、該基板表面の酸化膜を洗浄処理している方法。
【請求項9】
請求項8に記載の基板表面の酸化膜の洗浄処理方法において、IV族半導体材料基板表面の酸化膜を洗浄処理する方法であって、HFを含むプラズマ生成ガスを該プラズマ生成室に導入してプラズマを生成しており、そして該処理ガスはHFを含む処理ガスであることを特徴とする方法。
【請求項10】
請求項9に記載の基板表面の酸化膜の洗浄処理方法において、該プラズマ生成ガスの総ガス流量に対するHF比率は、0.2〜1.0であることを特徴とする方法。
【請求項11】
請求項10に記載の基板表面の洗浄処理方法において、該処理ガスはHFのみからなることを特徴とする方法。
【請求項12】
請求項7に記載の基板表面の酸化膜の洗浄処理方法において、該プラズマ生成室にシャワープレート(107)を介してプラズマガスを導入しており、該シャワープレートは板状の該高周波印加電極に相対した内面を有し、該シャワープレートの内面に分布して設けられた複数のプラズマ生成ガス導入孔(106)からプラズマ生成ガスを該プラズマ生成室に導入している方法。
【請求項13】
MOS構造におけるゲート絶縁膜を形成する方法において、
請求項9の方法にてSi基板表面の酸化膜を洗浄処理し、
該表面洗浄処理されたSi基板を大気に晒すことなくエピタキシャル室に移動させ、該エピタキシャル室で該表面洗浄処理されたSi基板上にエピタキシャル層を形成し、
該エピタキシャル層が形成されたSi基板を大気に晒すことなくスパッタ室に移動させ、該エピタキシャル層上に誘電体膜をスパッタリングで形成し、そして、
該誘電体膜の形成されたSi基板を大気に晒すことなく酸化・窒化室に移動させ、該誘電体膜を酸化・窒化又は酸窒化して該ゲート絶縁膜を形成している方法。
【請求項14】
請求項13に記載のゲート絶縁膜形成法において、該誘電体膜は、Hf、La、Ta、Al、W、Ti、Si、Geのグループから選択されたもの又はそれらの合金である方法。
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2010−74065(P2010−74065A)
【公開日】平成22年4月2日(2010.4.2)
【国際特許分類】
【出願番号】特願2008−242665(P2008−242665)
【出願日】平成20年9月22日(2008.9.22)
【出願人】(000227294)キヤノンアネルバ株式会社 (564)
【Fターム(参考)】
【公開日】平成22年4月2日(2010.4.2)
【国際特許分類】
【出願日】平成20年9月22日(2008.9.22)
【出願人】(000227294)キヤノンアネルバ株式会社 (564)
【Fターム(参考)】
[ Back to top ]