電子装置、電子装置の製造方法、電子回路及び電子機器
【課題】 特性を安定にでき、製造コストが安価で、高集積化を行い易く、また、効果的に消費電力の低減を行うことができる電子装置とその製造方法を提供すること。
【解決手段】 電子装置は、絶縁体１０１の中に、金属で形成された第１領域１０２及び第２領域１０３と、この第１領域１０２と第２領域１０３で挟まれた第３領域１０４を備える。この第３領域は、第１及び第２領域１０２，１０３を形成する金属元素と同じ金属元素で形成されて、直径が２０ｎｍ以下の微粒子を有する。第１領域１０２及び第２領域１０３は、第３領域１０４よりも、金属濃度が高くて電気抵抗が小さい。第１領域１０２と第２領域１０３とに電圧が印加されて、第３領域１０４を単一の電荷がトンネルする。第１領域１０２と、第２領域１０３と、第３領域１０４とは、互いに同じ金属元素を含むので、互いの境界に形成される障壁を安定にできる。
【解決手段】 電子装置は、絶縁体１０１の中に、金属で形成された第１領域１０２及び第２領域１０３と、この第１領域１０２と第２領域１０３で挟まれた第３領域１０４を備える。この第３領域は、第１及び第２領域１０２，１０３を形成する金属元素と同じ金属元素で形成されて、直径が２０ｎｍ以下の微粒子を有する。第１領域１０２及び第２領域１０３は、第３領域１０４よりも、金属濃度が高くて電気抵抗が小さい。第１領域１０２と第２領域１０３とに電圧が印加されて、第３領域１０４を単一の電荷がトンネルする。第１領域１０２と、第２領域１０３と、第３領域１０４とは、互いに同じ金属元素を含むので、互いの境界に形成される障壁を安定にできる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置およびその製造方法に関し、特に、導電性の微粒子を用いて単一電子素子を構成するのに好適な電子装置およびその製造方法に関する。
【背景技術】
【０００２】
スイッチング素子は、電子機器の基本的な構成要素である。そのため、スイッチング素子の低消費電力化を行うことで、電子機器の低消費電力化を行うことができる。また、スイッチング素子の低消費電力化は、スイッチング素子及び電子機器の発熱を抑制することができる。
【０００３】
スイッチング素子の低消費電力化は、バッテリー駆動の電子機器のみでなく、例えば発熱を抑えるために処理速度等の性能が制限されるすべての電子機器において、重要な課題である。この低消費電力化の課題を解決すべく、いわゆるクーロンブロッケード現象を利用して単一電子をスイッチングするスイッチング素子の研究が精力的になされている。クーロンブロッケード現象を利用することにより、非常に微小なキャパシタを通過するトンネル電流に現れる量子効果を使ってスイッチング動作を行うスイッチング素子が得られる。また、このようなスイッチング素子を用いて様々な論理回路やメモリ回路を構成することができる。
【０００４】
上記単一電子をスイッチングするスイッチング素子としては、従来、図１７に示すようなものがある（特開平１１−１９５７８０号公報（特許文献１）参照）。このスイッチング素子は、ＳｉＯ２からなる絶縁膜１７１２中に、典型的には２０ｎｍ以下の大きさのＳｎからなる微粒子１７１４を、Ｓｉ基板１７１０の表面と略平行の同一平面上に、略等間隔かつ互いに孤立した状態で配列している。上記Ｓｎ微粒子１７１４が形成されたＳｉＯ２絶縁膜１７１２上に、Ａｌからなるソース又はドレイン電極１７２６を設けると共に、上記ＳｉＯ２絶縁膜１７１２の側方に、Ａｌからなるゲート電極１７２７を設け、上記Ｓｉ基板１７１０をドレイン又はソースとして、トランジスタを構成している。
【０００５】
しかしながら、上記従来のスイッチング素子は、特性が不安定であるという問題がある。その原因は、上記Ａｌからなるソース又はドレイン電極１７２６と、上記ドレイン又はソースとなるＳｉ基板１７１０と、上記Ｓｎ微粒子１７１４とが、互いに異なる元素で構成されている点にある。これにより、上記絶縁膜１７１２に、合金や化合物による障壁や、仕事関数差に起因する障壁が生じる場合があるからである。
【０００６】
また、上記ソース又はドレイン電極１７２６と、基板１７１０と、微粒子１７１４とが互いに異なる元素で構成され、各部を別個の工程で作成する必要があるので、スイッチング素子の製造工程数が多くなる。したがって、製造コストの上昇を招くという問題がある。また、歩留まりの低下要因となって高集積化を行い難いという問題がある。
【０００７】
さらに、上記Ｓｎ微粒子１７１４の多くは浮遊ゲートとして機能するので、チャンネル電流が比較的大きくて、スイッチング素子の消費電力の低減効果が有効に得られないという問題がある。
【特許文献１】特開平１１−１９５７８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、本発明の課題は、特性を安定にでき、製造コストが安価で、高集積化を行い易く、また、効果的に消費電力の低減を行うことができる電子装置とその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明の電子装置は、
電気抵抗が高い高抵抗体と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第１領域と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第２領域と、
上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域と
を備え、
上記第１領域と、上記第２領域と、上記第３領域とは、互いに同一の金属又は半導体元素を含み、
上記第３領域は、上記金属又は半導体元素を含む微粒子を有し、
上記第３領域における上記金属又は半導体の平均濃度が、上記第１領域及び第２領域における上記金属又は半導体の平均濃度よりも低いことを特徴としている。
【００１０】
上記構成によれば、上記第３領域における上記金属又は半導体の平均濃度が、上記第１領域及び第２領域における上記金属又は半導体の平均濃度よりも低いことにより、上記第３領域の電気抵抗は、上記第１領域及び第２領域の電気抵抗よりも高くなる。上記第３領域は、上記金属又は半導体元素を含む微粒子を有するので、クーロンブロッケード現象により、上記微粒子を介して、上記第１領域と第２領域との間に電流を流すことができる。ここで、上記第１乃至第３領域に含まれる金属又は半導体元素は、互いに同一であるので、従来のＳｎ微粒子を含む絶縁膜にＡｌ電極とＳｉ基板が接触する場合のような、合金や化合物による障壁や、仕事関数差による障壁に起因する特性のばらつきを防止できる。
【００１１】
また、上記第１乃至第３領域に含まれる金属又は半導体元素は、互いに同一であるので、少ない工程で上記第１領域乃至第３領域を形成することができるから、この電子装置は、従来よりも少ない工程で製造できる。その結果、この電子装置は、製造コストの低減を図ることができ、また、高集積化を容易に行うことができる。
【００１２】
また、上記第１乃至第３領域は、互いに同一の金属又は半導体元素を含むので、上記第１及び第２領域によってソース／ドレインを形成し、上記第３領域によってチャンネルを形成した場合、上記各領域の金属又は半導体元素が他の領域に拡散しても、特性の大幅な変化を防止できる。したがって、この電子装置は、微細化が進んで拡散の影響を受け易くなっても、特性を安定にできる。
【００１３】
一実施形態の電子装置は、上記第１領域と第２領域との間の距離は、１．０ｎｍ以上０．１μｍ以下である。
【００１４】
上記実施形態によれば、上記第１領域と第２領域との間の距離が、１．０μｍ以下であることにより、上記第３領域の電気抵抗が不必要に高くなって動作速度が遅くなる不都合や、上記第１領域及び第２領域に印加すべき電圧が不必要に高くなる不都合を防止できる。また、この電子装置の高集積化を行うことができる。一方、上記第１領域と第２領域との間の距離が、１．０ｎｍ以上であることにより、上記第３領域の電気抵抗が不必要に低くなって過大な電流が流れる不都合を防止できる。
【００１５】
なお、上記第１領域と第２領域との間の距離とは、上記第１領域と第２領域との互いに最も近い部分が隔たる距離をいう。つまり、上記第１領域と第２領域との間に形成される最も狭い隙間の距離をいう。
【００１６】
また、上記第３領域に含まれる微粒子は、適切にクーロンブロッケード現象を用いるために、１ｎｍ以上２０ｎｍ以下の直径を有するのが好ましい。
【００１７】
一実施形態の電子装置は、上記第３領域の微粒子は、平面状に配列されている。
【００１８】
上記実施形態によれば、上記第３領域に微粒子が平面状に配列されることにより、上記第３領域に微粒子が３次元的に配置された場合よりも、この第３領域を流れる電流に関する特性を安定にできる。したがって、製造された電子装置毎の特性のばらつきを少なくできるので、量産性に優れた電子装置が得られる。
【００１９】
一実施形態の電子装置は、上記第３領域の微粒子は、直線状に配列されている。
【００２０】
上記実施形態によれば、上記第３領域に微粒子が直線状に配列されることにより、上記第３領域に微粒子が平面状に配置された場合よりも、この第３領域を流れる電流に関する特性を安定にできる。したがって、製造された電子装置毎の特性のばらつきを少なくできるので、量産性に優れた電子装置が得られる。
【００２１】
一実施形態の電子装置は、上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域及び第２領域における上記微粒子の平均密度は、上記第３領域における上記微粒子の平均密度よりも大きい。
【００２２】
上記実施形態によれば、上記第１領域及び第２領域が上記複数の微粒子を含むことにより、上記第１領域と第３領域との間の境界と、上記第２領域と第３領域との間の境界とについて、例えばバルク金属と絶縁体との接触境界におけるような障壁のばらつきに起因する特性のばらつきを少なくできる。したがって、製造された電子装置毎の特性のばらつきを少なくできるので、量産性に優れた電子装置が得られる。
【００２３】
また、上記第１領域及び第２領域における上記微粒子の平均密度が、上記第３領域における上記微粒子の平均密度よりも大きいことにより、上記第１領域及び第２領域は、上記第３領域よりも電流が流れやすい。したがって、上記第１領域及び第２領域を、電極や配線として用いることができる。
【００２４】
なお、上記微粒子の平均密度とは、各領域における単位体積あたりの微粒子の数を意味する。
【００２５】
一実施形態の電子装置は、上記第１領域の微粒子と、上記第２領域の微粒子と、上記第３領域の微粒子とは、互いに同一の平面上又は直線上に配列されており、上記第１領域及び第２領域における上記微粒子の配列間隔は、上記第３領域における上記微粒子の配列間隔よりも小さい。
【００２６】
上記実施形態によれば、上記第１乃至第３領域の微粒子を、互いに同一の平面上または直線上に配列することにより、電子装置の薄型化や小型化を図ることができる。
【００２７】
また、上記第１領域及び第２領域における上記微粒子の配列間隔を、上記第３領域における上記微粒子の配列間隔よりも小さくすることにより、上記第１領域及び第２領域の電気抵抗を第３領域の電気抵抗よりも小さくして、上記第１領域及び第２領域を電極や配線として用いることができる。
【００２８】
一実施形態の電子装置は、上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域の微粒子と、上記第２領域の微粒子と、上記第３領域の微粒子とは、互いに同一の平面上又は直線上に配列されており、
上記第１領域及び第２領域における上記微粒子の直径は、上記第３領域における上記微粒子の直径よりも大きい。
【００２９】
上記実施形態によれば、上記第１領域及び第２領域が上記複数の微粒子を含むことにより、製造された電子装置毎の特性のばらつきを少なくできるので、量産性に優れた電子装置が得られる。
【００３０】
また、上記第１領域乃至第３領域の微粒子は、互いに同一の平面上又は直線上に配置されているので、電子装置の薄型化や小型化を図ることができる。
【００３１】
また、上記第１領域及び第２領域における上記微粒子の直径は、上記第３領域における上記微粒子の直径よりも大きいので、上記第１及び第２領域は、上記第３領域に比べてクーロンブロッケード現象等のナノサイズ効果によって電気伝導が抑制される効果を少なくできる。したがって、上記第１及び第２領域の電気抵抗を第３領域の電気抵抗よりも小さくできる。
【００３２】
一実施形態の電子装置は、上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域及び第２領域の上記第３領域から遠い部分には、上記金属又は半導体元素の連続体が形成されている。
【００３３】
上記実施形態によれば、上記第１領域及び第２領域が上記複数の微粒子を含むことにより、上記第１領域と第３領域との間の境界と、上記第２領域と第３領域との間の境界とについて、例えば障壁のばらつき等に起因する特性のばらつきを少なくできる。
【００３４】
また、上記第１領域及び第２領域の上記第３領域から遠い部分には、上記金属又は半導体元素の連続体が形成されているので、上記第１領域及び第２領域の電気抵抗を効果的に低減できる。
【００３５】
なお、上記第１領域と第３領域との間の境界から、この第１領域の連続体が形成されている部分に向かって、微粒子の配置間隔が徐々に狭まるように形成するのが好ましい。また、上記第２領域と第３領域との間の境界から、この第２領域の連続体が形成されている部分に向かって、微粒子の配置間隔が徐々に狭まるように形成するのが好ましい。
【００３６】
一実施形態の電子装置は、上記第１及び第２領域に含まれる微粒子は、上記第３領域に含まれる微粒子よりも、直径が大きく、かつ、互いの離隔が小さい。
【００３７】
上記実施形態によれば、上記第３領域においては、クーロンブロッケード現象等のナノサイズ効果によって、単一電荷の流れの制御を行うことができる。一方、上記第１及び第２領域は、ナノサイズ効果を抑制して、電極や配線等として機能させることができる。
【００３８】
一実施形態の電子装置は、上記第１及び第２領域の互いに最も近い部分を結ぶ線に沿った断面において、上記第３領域に１個の上記微粒子が含まれる。
【００３９】
上記実施形態によれば、極微細であり、かつ、応答速度の速い電子装置を実現できる。
【００４０】
一実施形態の電子装置は、上記第１及び第２領域の互いに最も近い部分を結ぶ線に沿った断面において、上記第３領域に２個の上記微粒子が含まれる。
【００４１】
上記実施形態によれば、上記第１及び第２領域の間に、上記第３領域の微粒子を経由しないで電荷が流れる確率を低減できる。したがって、電子装置の動作を安定にできる。
【００４２】
一実施形態の電子装置は、上記第１及び第２領域の互いに最も近い部分を結ぶ線に沿った断面において、上記第３領域に３個以上の上記微粒子が含まれる。
【００４３】
上記実施形態によれば、電子装置が高温環境にある場合においても、上記第１及び第２領域の間のリーク電流を抑制することができる。特に、電子装置を小型にしつつリーク電流を抑制できる点で、上記第３領域に含まれる上記微粒子は、３個であるのが好ましい。
【００４４】
一実施形態の電子装置は、上記高抵抗体は、酸化シリコン又は窒化シリコンである。
【００４５】
上記実施形態によれば、半導体産業で一般的に用いられる酸化シリコン又は窒化シリコンを高抵抗体として用いることにより、従来の半導体製造装置を用いて電子装置を製造できる。また、本発明の電子装置と従来の他の半導体装置とを容易に混載できる。
【００４６】
一実施形態の電子装置は、上記微粒子は、融点が６００℃以上の材料で形成されている。
【００４７】
上記実施形態によれば、電子装置の製造工程において、上記微粒子の形成後に熱処理を行っても、微粒子の特性が変化することが防止できる。また、電子装置の構成部分に欠陥が発見された場合、微粒子の特性の変化させることなく、例えばアニール処理によって上記欠陥を回復することができる。
【００４８】
一実施形態の電子装置は、上記高抵抗体は半導体であり、上記第３領域に含まれる微粒子は不純物を含む半導体である。
【００４９】
上記実施形態によれば、従来の半導体製造装置を用いて電子装置を製造できるので、製造コストの削減を図ることができる。
【００５０】
一実施形態の電子装置は、上記第１領域と、第２領域と、第３領域とを含む平面に含まれない位置であって、上記第１領域および第２領域に対する距離よりも第３領域に対する距離が近い位置に形成された電極を備える。
【００５１】
上記実施形態によれば、上記電極に電圧を印加することにより、上記第３領域に対して効率良く電界を印加することができる。これにより、上記電極への印加電圧に応じて、上記第１領域と第２領域との間の電流を変化させて、スイッチング動作が可能な電子装置が得られる。
【００５２】
一実施形態の電子装置は、上記電極は浮遊電極であり、１０ｎｍ以下の大きさを有する。
【００５３】
上記実施形態によれば、上記浮遊電極に電荷を蓄積することによってメモリ機能が得られ、また、上記浮遊電極を１０ｎｍ以下の大きさにすることにより、上記蓄積する電荷の量を少なくして、超低消費電力の電子装置としてのメモリ素子を実現できる。
【００５４】
一実施形態の電子装置は、上記第３領域に含まれる微粒子と、上記第１領域及び第２領域との間に位置する高抵抗体の部分よりも、上記第３領域に含まれる微粒子と、上記電極との間に位置する高抵抗体の部分のほうが、電荷の通過に対する抵抗が大きい。
【００５５】
上記実施形態によれば、上記第３領域の微粒子にある電荷は、上記第１又は第２領域に対して移動し易い一方、上記電極に対しては移動し難い。これにより、上記電極と第３領域との間で電荷が移動することを抑制できるので、メモリとして機能する際の誤動作を効果的に防止できる。
【００５６】
一実施形態の電子装置は、上記第３領域に含まれる微粒子と、上記電極との間には、上記高抵抗体の部分が存在しており、
上記第３領域に含まれる複数の上記微粒子の間の距離のうちの最も大きい距離よりも、上記第３領域に含まれる複数の上記微粒子と上記電極との間の距離のうちの最も小さい距離のほうが大きい。
【００５７】
上記実施形態によれば、上記第３領域における電荷の通過よりも、上記第３領域と上記電極との間の電荷の通過を起こりにくくできる。したがって、上記電極の電荷の保持特性を高めることができる。
【００５８】
一実施形態の電子装置は、上記第３領域に含まれる複数の上記微粒子の間の距離のうちの最も小さい距離と、上記第３領域に含まれる複数の上記微粒子と上記電極との間の距離のうちの最も小さい距離とは、互いに同じであり、
上記距離が最も小さい微粒子と微粒子との間の障壁よりも、上記距離が最も小さい微粒子と上記電極との間の障壁のほうが大きい。
【００５９】
上記実施形態によれば、上記第１乃至第３領域を形成する高抵抗体の厚みを大きくすることなく、上記第３領域と電極との間に電荷の通り抜けが生じにくい小型の電子装置が得られる。なお、上記電極を形成する材料として、上記高抵抗体と電極との境界の障壁が高くなる材料を用いることにより、上記第３領域の微粒子と上記電極との間の障壁を高くできる。したがって、小型で、しかも、安定した性能の電子装置が得られる。
【００６０】
一実施形態の電子装置は、上記第１領域、上記第２領域、及び、上記電極のうちの少なくとも１つは、上記第３領域に向かう先端部分が尖った形状を有する。
【００６１】
上記実施形態によれば、上記尖った形状を有する先端部分により、上記第３領域に対する電荷の注入効率を向上できて、電子装置の動作速度を高速にできる。
【００６２】
一実施形態の電子装置は、上記第３領域に関して上記電極と反対側に、第２電極を備える。
【００６３】
上記実施形態によれば、上記電極と共に、上記第２電極に電圧を印加することにより、上記第３領域に対して電界を効率良く印加できる。したがって、安定して確実に動作できる電子装置が得られる。
【００６４】
一実施形態の電子装置は、上記高抵抗体は、導電性基板の表面が酸化されて形成された酸化膜である。
【００６５】
上記実施形態によれば、上記導電性基板の表面の酸化膜中に、本発明の電子装置を形成することにより、上記導電性基板を上記電極として用いることができる。したがって、安定してスイッチング動作を行う電子装置が得られる。
【００６６】
特に、上記導電性基板としてシリコン基板を用いて、このシリコン基板の表面に形成されたシリコン酸化膜に第１乃至第３領域を形成することにより、本発明の電子装置を、一般的な半導体製造装置を用いて容易に製造できる。また、本発明の電子装置と従来の半導体装置とを、共通のシリコン基板上に容易に混載できる。
【００６７】
なお、上記酸化膜の表面に、上記第２電極を形成してもよい。
【００６８】
本発明の他の側面による電子装置は、
電気抵抗が高い高抵抗体と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第１領域と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第２領域と、
上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域と
を備え、
上記第１領域と、上記第２領域と、上記第３領域とは、互いに同一の半導体元素を含むと共に、互いに同一の不純物が添加されており、
上記第３領域は、上記半導体元素で形成された微粒子を含み、
上記第３領域における上記不純物の平均濃度が、上記第１領域及び第２領域における上記不純物の平均濃度よりも低いことを特徴としている。
【００６９】
上記構成によれば、上記第１及び第２領域に対して、上記第３領域の電気抵抗を容易に高くできる。これにより、上記第１及び第２領域を電極又は配線として用いる一方、上記第３領域の微粒子における電荷の通過を制御して、単一電荷で動作する電子装置が得られる。
【００７０】
また、上記第１乃至第３領域に、互いに同一の大きさの微粒子を形成して、上記不純部の濃度を変えることにより、上記第１及び第２領域に対する上記第３領域の電気容量を、容易に小さくすることができる。
【００７１】
本発明の電子装置の製造方法は、上記電子装置を製造する方法であって、上記高抵抗体上に、所定パターンの制御層を形成する工程と、
上記高抵抗体に、上記制御層が形成された側から上記金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備える。
【００７２】
上記実施形態によれば、上記高抵抗体中のうち、上記制御層が配置されない位置に対応する部分に、第１及び第２領域が形成され、上記制御層が配置された位置に対応する部分に、第３領域が形成される。上記高抵抗体上に上記制御層が存在する状態で、上記金属又は半導体を注入することにより、単一の工程による単一のエネルギーの注入によって、上記高抵抗体中の注入深さを異ならせることができる。したがって、エネルギーが異なる注入を複数回行って注入深さを異ならせるよりも、工程数を少なくでき、また、アライメント工程を削除できる。
【００７３】
一実施形態の電子装置の製造方法は、上記高抵抗体上に、所定パターンの制御層を形成する工程と、
上記高抵抗体に、上記制御層が形成された側から上記金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記制御層が除去された高抵抗体に、上記金属又は半導体を注入する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備える。
【００７４】
上記実施形態によれば、上記金属又は半導体が透過しない制御層を用いることにより、上記高抵抗体中の上記制御層が配置された位置に対応する部分に、薄い注入を行う一方、上記高抵抗体中の上記制御層が配置されない位置に対応する部分に、濃い注入を行うことができる。上記制御層の除去前の注入と、上記制御層の除去後の注入とについて、各注入量を調節することにより、上記薄い注入の濃度と濃い注入の濃度とを、いずれも精度良く設定できる。
【００７５】
また、上記注入のエネルギーを調節することにより、上記金属及び半導体の注入深さを設定できる。したがって、上記高抵抗体の上記制御層が配置された位置に対応する部分に、浅い注入を行う一方、上記高抵抗体の上記制御層が配置されない位置に対応する部分に、深い注入を行うことができる。上記制御層の除去前の注入と、上記制御層の除去後の注入とについて、各注入エネルギーを調節することにより、浅い注入の深さと、深い注入の深さとをいずれも制御良く設定できる。
【００７６】
一実施形態の電子装置の製造方法は、上記高抵抗体に、上記金属又は半導体を注入する工程と、
上記金属又は半導体が注入された高抵抗体上に、所定パターンの制御層を形成する工程と、
上記制御層が形成された高抵抗体に、上記制御層が形成された側から金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備える。
【００７７】
上記実施形態によれば、上記制御層を配置していない状態で、上記高抵抗体に注入を行っているので、上記高抵抗体の表面部分には所定の均一濃度の金属又は半導体が存在する。したがって、上記制御層を配置した状態で注入を行うとき、注入が行われる領域と注入が行われない領域との間で、金属又は半導体の濃度の差が比較的小さくなる。したがって、金属又は半導体の濃度の差が比較的大きいことによって高濃度の部分から金属又は半導体が拡散する不都合を、効果的に抑制できる。特に、電子装置を微細化したときに、上記拡散による注入領域の境界の変動を防止できる。
【００７８】
一実施形態の電子装置の製造方法は、上記高抵抗体上に制御層を形成する工程と、
上記制御層が形成された高抵抗体上に、上記第１及び第２領域を形成するための材料を堆積又は塗布する工程と、
上記制御層を除去する工程と、
上記制御層が除去された高抵抗体上に、第３領域を形成するための材料を堆積または塗布する工程と、
上記第１乃至第３領域を形成するための材料が配置された高抵抗体に熱処理を行う工程と
を含む。
【００７９】
上記実施形態によれば、上記第１乃至第３領域を形成するための材料は、安価な装置によって堆積又は塗布することができるので、電子装置の製造コストを削減することができる。
【００８０】
一実施形態の電子装置の製造方法は、電気抵抗が低い基板上に、上記高抵抗体を形成する工程と、
上記高抵抗体の上に制御層を形成する工程と、
上記高抵抗体に、上記制御層が形成された側から上記金属又は半導体を注入して、上記高抵抗体中に、上記基板の表面に接する注入領域と、上記基板の表面から離れた注入領域とを形成する工程と、
上記制御層を除去する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備える。
【００８１】
上記実施形態によれば、上記高抵抗体中の上記基板の表面から離れた注入領域により、上記第１及び第２領域を形成すると共に、上記高抵抗体中の上記基板に接する注入領域により、上記電極を形成することができる。上記基板に接する注入領域のうち、上記基板に接する部分から遠い部分であって注入濃度が低い部分により、上記第３領域を形成することができる。この製造方法によって製造された電子装置は、上記基板に電圧を印加することにより、上記第３領域に対して電界を効果的に与えることができる。特に、上記基板を経由することにより、比較的低い電圧を上記基板に印加することにより、上記第３領域に所定の電界を印加することができる。
【００８２】
一実施形態の電子装置の製造方法は、
上記所定パターンの制御層を形成する工程は、この制御層の側壁を上記高抵抗体の表面に対して傾斜させるテーパーエッチングを行う工程を含む。
【００８３】
上記実施形態によれば、上記制御層の表面に対して直角方向から上記金属又は半導体の注入を行うことにより、上記高抵抗体中に、注入深さが連続的に変化した注入領域を形成できる。すなわち、上記高抵抗体中に、同一の深さにおいて注入濃度が異なる部分を形成できる。これにより、同一深さにおいて注入濃度が高い部分によって第１及び第２領域を形成すると共に、同一深さにおいて注入濃度が低い部分によって第３領域を形成することができる。
【００８４】
一実施形態の電子装置の製造方法は、上記高抵抗体に金属又は半導体を注入する工程は、上記高抵抗体中に、上記金属又は半導体の最大濃度の１／１０以上の濃度を有する部分の厚みが１０ｎｍ以下になる条件で、注入を行う。
【００８５】
上記実施形態によれば、上記高抵抗体中に、粒径の揃った上記微粒子を形成することができる。また、適切に上記熱処理を行うことにより、上記高抵抗体中に、上記微粒子を平面状に形成することができる。
【００８６】
一実施形態の電子装置の製造方法は、上記高抵抗体中に、Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，ＺＲ，Ｎｂ，Ｍｏ，Ｔｃ，Ｒｕ，Ｒｈ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ、及び、Ｐｔを含む群から選択される元素を注入する。
【００８７】
上記実施形態によれば、上記元素が高抵抗体中に注入された後、比較的高い温度の熱処理工程が行われた場合においても、上記元素の拡散を低減できる。したがって、安定した特性の電子装置を量産できる。
【００８８】
一実施形態の電子装置の製造方法は、上記高抵抗体中に、酸化によって不動態を形成する元素を注入する。
【００８９】
上記実施形態によれば、上記高抵抗体中に上記元素を注入した後、酸化工程を行うことにより、表面に強固な酸化膜を有する微粒子を形成することができる。したがって、上記微粒子に蓄積された電荷のリークの抑制や、上記微粒子への電荷の閉じ込め効果を高めることができる。その結果、電子装置の信頼性を高めることができる。上記元素としては、例えば、Ｆｅ，Ｎｉ，Ｃｏ，Ｃｒ，Ｔｉ，Ｎｂ，Ｔａ及びＡｌ等などを用いることができる。特に、Ｎｉ，Ｃｒ，Ｔｉ及びＡｌは、薄い酸化皮膜が容易に形成される点で好ましい。
【００９０】
本発明の電子回路は、上記電子装置を備えたことを特徴としている。
【００９１】
上記構成によれば、低消費電力で小型の電子回路が得られる。
【００９２】
なお、上記電子回路として、例えば論理回路やメモリ回路等、あらゆる回路に上記電子装置を用いることができる。
【００９３】
本発明の電子機器は、上記電子回路を備えたことを特徴としている。
【００９４】
上記構成によれば、低消費電力で小型の電子機器が得られる。
【００９５】
なお、上記電子機器として、例えば携帯型情報端末、携帯型録音再生装置、携帯電話、携帯型大容量記憶装置、パーソナルコンピュータ、家庭用電化機器等、あらゆる電子機器に上記電子回路を用いることができる。
【００９６】
本発明において、上記高抵抗体は、絶縁体であるのが好ましいが、微粒子に対して障壁として働くものであれば、絶縁体以外のものでもよい。
【００９７】
また、微粒子とは、形状が限定されるものではなく、ナノサイズ効果が得られる大きさ及び形状を有するものを広く含む。上記微粒子の形状は、電荷に対する障壁が均一に得られる点で、球形状が好ましいが、球形状に限らず、直方体や多面体等の形状であってもよく、要は、ナノサイズ効果が得られるものであればよい。この場合、微粒子の直径とは、この微粒子の表面の互いに最も遠い部分の間の寸法をいう。
【００９８】
また、微粒子とは、例えば、半導体中のナノレベルの狭い領域に不純物を注入して得られるような導電性の微小な領域をも含む概念である。
【００９９】
また、上記微粒子の材料は、電荷を蓄積する性質を有するものであれば、金属及び半導体に限られず、無機化合物や有機化合物を用いることもできる。
【０１００】
また、上記微粒子間を電荷が通過するときの抵抗は、いわゆる電気抵抗やトンネル抵抗を含む。
【０１０１】
また、本明細書中において平均濃度とは、体積密度、充填率と言い換えることができる。
【発明の効果】
【０１０２】
以上のように、本発明の電子装置は、電気抵抗が高い高抵抗体と、この高抵抗体中に形成されて上記高抵抗体よりも電気抵抗が低い第１領域及び第２領域と、上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域とを備え、上記第１乃至第３領域は、互いに同一の金属又は半導体元素を含み、上記第３領域は、上記金属又は半導体元素を含む微粒子を有するので、クーロンブロッケード現象により、上記第３領域の微粒子を介して上記第１領域と第２領域との間に電流を流すことができる。上記第１乃至第３領域は、互いに同一の金属又は半導体元素を含むので、従来のような互いに異なる金属と絶縁体との間に、仕事関数差による障壁等に起因して生じていた特性のばらつきを防止できる。また、上記第１乃至第３領域は、互いに同一の金属又は半導体元素を含むので、上記第１及び第２領域によってソース／ドレインを形成し、上記第３領域によってチャンネルを形成することにより、上記各領域の金属又は半導体元素が、他の領域に拡散しても、特性の大幅な変化を防止できる。したがって、この電子装置は、特性を安定にしつつ微細化を図ることができる。
【発明を実施するための最良の形態】
【０１０３】
以下、本発明を図示の実施の形態により詳細に説明する。
【０１０４】
（第１実施形態）
図１Ａ乃至１Ｄは、本発明の第１実施形態の電子装置を説明するための模式図である。
【０１０５】
本実施形態の電子装置は、典型的な例として、図１Ａに示すように、絶縁体１０１の中に、第１領域１０２および第２領域１０３と、この第１領域と第２領域との間に挟まれた第３領域１０４を備える。
【０１０６】
上記第３領域１０４は、図１Ｂに示すように、少なくとも１つの小領域１０５を含み、第１領域１０２および第２領域１０３に対して、絶縁体１０６によって電気的に各々絶縁されている。
【０１０７】
上記第１及び第２領域１０２，１０３は、典型的には、金属層である。上記第３領域１０４の小領域１０５は、典型的には、図１Ｃに示すように、上記第１及び第２領域１０２，１０３を形成する金属元素と同じ金属元素によって形成され、直径が２０ｎｍ以下の金属微粒子１０７である。
【０１０８】
上記第３領域は、小領域として複数の金属微粒子１０７を有してもよく、例えば、図１Ｄに示すように、３つの金属微粒子１０７を有してもよい。
【０１０９】
図２は、上記第１、第２及び第３領域１０２，１０３，１０４に含まれる上記金属の濃度分布を示す図である。図２から分かるように、上記第１及び第２領域１０２，１０３の金属の平均濃度は、上記第３領域１０４の金属の平均濃度よりも高い。図２において、Ｂは、上記各領域１０２，１０３，１０４に関して、平均濃度を算出する対象部分の厚みである。また、上記各領域の幅方向（Ｘ方向）については、上記小領域１０５の幅の約２倍の幅を有する部分を対象として平均濃度を算出している。
【０１１０】
図３Ａ乃至３Ｇは、本実施形態の電子装置において、第１乃至第３領域が取り得る形態を例示した模式図である。
【０１１１】
図３Ａの電子装置は、絶縁体１０１中の第１、第２及び第３領域のいずれも、微粒子を含んで構成されており、第１及び第２領域の微粒子１１２，１１３の密度（単位体積当たりの微粒子の数）は、第３領域の微粒子１０７の密度よりも大きい。これにより、第１及び第２領域の電気抵抗が、第３領域の電気抵抗よりも低くなる。
【０１１２】
図３Ｂの電子装置は、絶縁体１０１中の第１、第２及び第３領域が、平面状又は直線状に配列された微粒子１１２，１１３，１０７を含んでいる。微粒子１１２，１１３，１０７が平面状に配列されている場合、各領域において、奥行き方向にも微粒子が同様に配列されている。図３Ｂから分かるように、第１及び第２領域では、微粒子１１２，１１３間の距離が、第３領域の微粒子１０７間の距離よりも狭く形成されている。これにより、第１及び第２領域の電気抵抗が、第３領域の電気抵抗よりも低くなる。
【０１１３】
図３Ｃの電子装置は、絶縁体１０１中の第１乃至第３領域が、平面状又は直線状の微粒子１１２，１１３，１０７を含み、上記第１及び第２領域の微粒子１１２，１１３は、第３領域の微粒子１０７よりも直径が大きい。これにより、第１及び第２領域の微粒子１１２，１１３は、ナノサイズ効果が抑制されて、電極として機能する。
【０１１４】
図３Ｄの電子装置は、第１及び第２領域に、金属の連続体１１２，１１３が形成されている。また、絶縁体１０１中の第３領域には、上記金属を含む微粒子１０７が、３次元的に配列されている。
【０１１５】
図３Ｅの電子装置は、絶縁体１０１中の第３領域の微粒子１０７が、平面状又は直線状に配列されている。また、絶縁体１０１中の第１及び第２領域には、上記第３領域の微粒子１０７が配列された平面又は直線の延長上に、金属の連続体１１２，１１３が形成されている。
【０１１６】
図３Ｆの電子装置は、絶縁体１０１中の第１乃至第３領域に、平面状又は直線状に配列された微粒子１１２，１１３，１０７を含み、第１及び第２領域の微粒子１１２，１１３が、第３領域の微粒子１０７よりも微粒子径が大きく、かつ、粒子間の距離が狭い。
【０１１７】
図３Ｇの電子装置は、絶縁体１０１中の第１及び第２領域に、金属の連続体と、この連続体の厚み方向の両側に形成された微粒子とを含む。この連続体及び微粒子で、第１及び第２電極１２２，１２３を形成している。絶縁体１０１中の第３領域には、第１及び第２領域の連続体と同一平面上に、微粒子１０７が形成されている。
【０１１８】
図４Ａ乃至４Ｃは、本実施形態の電子装置において、効果的に小型化が可能な構成を示す模式図である。なお、図４Ａ乃至４Ｃにおいて、第１および第２領域の連続体１１２，１１３は、図３Ａ乃至３Ｇのように、微粒子や、連続体と微粒子で形成してもよい。
【０１１９】
図４Ａの電子装置は、絶縁体１０１中の第３領域が、単一の微粒子１０７を有する。この場合、最も効果的に小型化を図ることができる。
【０１２０】
図４Ｂの電子装置は、絶縁体１０１中の第３領域が、２つの微粒子１０７を有する。この場合、第１領域と第２領域との間の障壁が、図４Ａの電子装置よりも１つ増えるので、微粒子１０７からのトンネル現象によるリークを抑制することができる。
【０１２１】
図４Ｃの電子装置は、絶縁体１０１中の第３領域が、３つの微粒子１０７を有する。この第３領域の微粒子１０７は３つ以上でもよい。この場合、中央の微粒子１０７は、両側の微粒子１０７，１０７によって、第１及び第２領域からの影響が低減されるので、例えば第３領域に近接した電極などにより、中央の微粒子１０７のポテンシャルを制御し易くなる。
【０１２２】
本実施形態では、第１乃至第３領域は、金属で形成された微粒子や連続体を有したが、半導体で形成された微粒子や連続体を有してもよい。また、金属や半導体の単体に限られず、合金や化合物、あるいは、有機化合物で形成された微粒子や連続体であってもよい。
【０１２３】
また、上記第１乃至第３領域は絶縁体１０１に形成されたが、必ずしも絶縁体である必要はなく、微粒子１０７に対して障壁として働く物質や、電気抵抗が高い物質であればよい。
【０１２４】
図５Ａ乃至５Ｄは、本実施形態の電子装置の製造方法を示した工程図である。この電子装置は、シリコン基板５０１中の第１及び第２領域に、シリコンがリンドープされてなる連続体で形成された第１及び第２電極５０２，５０３を有し、この第１及び第２電極５０２，５０３の間に、シリコンがリンドープされてなる２つの微粒子５０４，５０４を有する。なお、上記微粒子５０４の数は２つに限られない。
【０１２５】
この電子装置の製造工程では、まず、図５Ａに示すように、通常の半導体製造装置を用いて、シリコン基板５０１上に熱酸化膜５０５を形成し、この熱酸化膜５０５上に、注入マスクとしてレジスト５０６をフォトリソグラフィーによって形成する。その後、リンのイオン注入により、第１及び第２電極５０２，５０３及び微粒子５０４を形成する。上記注入によって形成される微粒子５０４の大きさはナノメートルサイズであり、典型的には、数ｎｍから数十ｎｍである。この注入によって形成される微粒子５０４の大きさは、例えばＭＯＳのウエルのような従来の半導体において注入で形成されるものよりも小さい点に特徴がある。また、上記微粒子５０４の間の距離も、同様のナノメートルサイズであることが好ましい。
【０１２６】
次に、熱酸化膜５０５上のレジスト５０６を除去し、この熱酸化膜５０５上に、図５Ｃに示すように、第３電極５０７を形成する。この第３電極５０７は、電圧が印加されたときに、微粒子５０４に電界を印加するように設置する。
【０１２７】
上記熱酸化膜５０５上に層間絶縁膜５０９を形成し、上記第１乃至第３電極５０２，５０３，５０７に、導電体で形成された配線５０８を接続する。
【０１２８】
図６Ａ乃至６Ｆは、本実施形態の他の電子装置の製造方法を示す工程図である。この電子装置は、酸化膜５０５直下に第１及び第２電極５０２，５０３と微粒子５０４を形成している。この電子装置は、第３領域に微粒子５０４を３個有するが、微粒子の数はこれに限られない。この電子装置は、図５Ａ乃至５Ｄに示した方法と同様の方法で製造できる。図６Ａ乃至６Ｄにおいて、図５Ａ乃至５Ｄにおいて実質的に同じ部分には同じ参照番号を付して、詳細な説明を省略する。
【０１２９】
図６Ｄの電子装置の特徴は、第３電極５０７への印加電圧に伴う電界によって微粒子５０４に対してポテンシャルを変化させる以外に、微粒子５０４間及び微粒子５０４と第１及び第２電極５０２，５０３との間の小領域に対して電界を印加することにより、微粒子５０４間の障壁のポテンシャル高さを変化させて、この微粒子５０４間を流れるトンネル電流を変化させる点にある。
【０１３０】
この電子装置は、第１電極５０２がソース電極として、第２電極５０３がドレイン電極として、第３電極５０７がゲート電極として機能することにより、スイッチング素子として機能する。微粒子５０４間及び微粒子５０４と第１及び第２電極５０２，５０３との間の小領域は、寸法が２０ｎｍ以下と十分に小さいため、上記第３電極５０７への印加電圧の制御により、上記第１及び第２電極５０２，５０３の間に微小なトンネル電流を流すことができる。
【０１３１】
なお、図６Ｃ及び６Ｄに示すように、第３電極５０７を中央の微粒子５０４上に形成したが、図６Ｅ及び６Ｆに示すように、微粒子５０４の間のシリコン基板の部分（小領域）上に、第３電極５０７を形成してもよい。これにより、微粒子５０４間の障壁のポテンシャル高さを変化させて、この微粒子５０４間を流れるトンネル電流を変化させることができる。
【０１３２】
以上のように、本実施形態の電子装置は、単一あるいは複数の微粒子１０７，５０７を非常に狭い電極１１２，１１３，１２２，１３３，５０２，５０３間に整列させることにより、上記微粒子１０７，５０７同士の間や、電極１１２，１１３，１２２，１３３，５０２，５０３と微粒子１０７，５０７との間の小領域を、少ない電荷が低電位差でトンネルすることができる。したがって、電荷の量を、従来技術のデバイスに比較して飛躍的に少なくすることができ、極低消費の電子装置が実現できる。また、上記第３電極５０７を設けることにより、この第３電極５０７への低い印加電圧によって、第１及び第２電極５０２，５０３の間を流れる電荷の量を制御することができる。
【０１３３】
なお、第３電極を設けてスイッチング素子を構成した場合、図３Ａ乃至３Ｇに示した第１乃至第３領域を用いてもよい。例えば、図７に示すように、図３Ｇの第１乃至第３領域を、絶縁膜７１０上に形成されたシリコン層７０１中に形成し、このシリコン層７０１の表面に第３電極７０７を設けてもよい。図７において、７１２は、シリコンにリンドープされて形成された連続体及び微粒子からなる第１電極であり、７１３は、シリコンにリンドープされて形成された連続体及び微粒子からなる第２電極であり、７１４は、シリコンにリンドープされて平面状に形成された微粒子であり、７０８は、第１乃至第３電極７１２，７１３，７０７に各々接続された配線である。
【０１３４】
本実施形態の電子装置は、第３電極を浮遊化して例えば浮遊ゲートとして用いることで、メモリ素子として動作することも可能である。
【０１３５】
特に、本実施形態のメモリ素子は、従来のＭＯＳ型の例えばフラッシュメモリと異なり、上記第３電極をナノメートルサイズに微細化することができるので、書き込み及び消去に第３電極に与えるべき電荷が少なくできて、消費電力を抑制できる点で好ましい。
【０１３６】
図８Ａは、本実施形態の電子装置としてのメモリ素子の一例を示す模式図である。
【０１３７】
このメモリ素子は、第１領域と第２領域で挟まれた第３領域に隣接して、第３電極が形成されている。すなわち、第１領域の第１電極８１２と、第２領域の第２電極８１３の間の第３領域に、上記第１電極８１２と第２電極８１３が並ぶ方向に沿って配列されたチャンネル微粒子８１４が形成されている。上記第１電極８１２と第２電極８１３とチャンネル微粒子８１４が並ぶ平面に含まれない位置であって、上記チャンネル微粒子８１４の図８Ａにおける上側の位置に、微粒子で形成された第３電極としての浮遊微粒子８１５を備える。この浮遊微粒子８１５は、上記チャンネル微粒子８１４が並ぶ方向と略平行に、かつ、上記チャンネル微粒子８１４の密度と略同じ密度に形成されている。上記チャンネル微粒子８１４及び浮遊微粒子８１５は、ナノメートルサイズの金属又は半導体で形成されている。上記浮遊微粒子８１５の上側に、制御電極８０７が形成されている。このメモリ素子は、絶縁体基板８０１上に形成されており、上記チャンネル微粒子８１４及び浮遊微粒子８１５は、絶縁体８１７中に形成されている。この絶縁体８１７は、微粒子８１４，８１５に対して障壁となる材料であればよく、絶縁体以外に半導体等であってもよい。絶縁体基板８０１は、例えば、ガラス基板を用いることができる。上記ガラス基板８０１上にシリコン等の導体性物質をＣＶＤで堆積して、第１電極８１２及び第２電極８１３を形成することができる。また、上記絶縁基板８０１は、ガラス以外にアクリル、プラスチック、ポリプロピレン、ポリイミド及びビニール等を用いることも可能である。また、絶縁体基板８０１に代えて、半導体基板、例えばシリコン基板を用いてもかまわない。
【０１３８】
図８Ｂは、図８Ａのメモリ素子におけるチャンネル微粒子８１４と浮遊微粒子８１５との位置関係を示した図である。
【０１３９】
図８Ｂに示すように、チャンネル微粒子８１４と浮遊微粒子８１５との間の最も小さい距離Ｄ１と、上記第３領域中のチャンネル微粒子８１４とチャンネル微粒子との間の最も小さい距離Ｄ２とを比較すると、Ｄ１をＤ２よりも大きく形成している。これにより、チャンネル微粒子８１４同士の間の障壁よりも、チャンネル微粒子８１４と浮遊微粒子８１５との間の障壁を高くしている。これにより、上記浮遊微粒子８１５の電荷の保持特性が高くなる。なお、上記チャンネル微粒子８１４及び浮遊微粒子８１５は、共通の絶縁体８１７中に形成されているので、Ｄ１をＤ２よりも大きくすることによって浮遊微粒子８１５とチャンネル微粒子８１４との間の障壁を高くしたが、以下のようにして障壁高さを変えてもよい。すなわち、浮遊微粒子８１５の周りを囲む物質と、チャンネル微粒子８１４の周りを囲む物質とを異ならせて、浮遊微粒子８１５とチャンネル微粒子８１４との間の障壁をチャンネル微粒子８１４同士の間の障壁よりも高くしてもよい。この場合、必ずしもＤ１をＤ２よりも大きくする必要はない。
【０１４０】
なお、図８Ａ及び８Ｂにおいて、分かり易さのため、浮遊微粒子８１５及びチャンネル微粒子８１４は、夫々複数の微粒子で形成したが、浮遊微粒子８１５及びチャンネル微粒子８１４を構成する微粒子は少ないのが好ましく、特に、夫々１個の微粒子で浮遊微粒子８１５及びチャンネル微粒子８１４を構成するのが、極微細化が可能となる点で好ましい。
【０１４１】
本実施形態の電子装置は、第１領域と第２領域の間の距離を、例えば１．０ｎｍ〜０．１μｍのような非常に小さい距離に形成するので、第１電極及び第２電極への印加電圧が小さくても、また、第３領域の微粒子が小さくても、第１領域と第２領域の間に電流を流すことができる。また、第３領域と第３電極との間の距離を、例えば１．０ｎｍ〜０．１μｍのような非常に小さい距離に形成するので、この第３電極に印加した電圧によって生じる電界を第３領域に印加し易くなり、したがって、小さい印加電圧によって電子装置を動作できるので、消費電力の低減を図ることができる。また、第３電極を浮遊電極として用いた場合においても、この浮遊電極への電荷の出し入れの際に制御電極や第１及び第２電極に印加する電圧を小さくできるので、メモリ素子の消費電力の低減を図ることができる。
【０１４２】
本実施形態の電子装置では、ソース／ドレインとしての第１及び第２電極の間に電流が流れる際、第１及び第２電極と微粒子の間や、微粒子同士の間の複数の障壁を電荷がトンネルする。ここで、第１及び第２電極、あるいは、第３電極の形状を所定形状にすることによって、障壁及び微粒子に印加される電界を適切に調整することができる。
【０１４３】
図９Ａ乃至９Ｊは、本実施形態の電子装置が有する電極及び微粒子の形状の例を示した模式図である。
【０１４４】
図９Ａでは、第１及び第２領域の第１及び第２電極９０１，９０２を、互いに対向する部分が尖った形状にすることにより、第３領域の微粒子９１１に対する電荷の出し入れを効率良く行うことができる。
【０１４５】
図９Ｂでは、第３電極９０３を、第３領域内の所定の微粒子９１２に向かって尖った形状にすることにより、上記微粒子９１１に対して電界を強く印加できる。
【０１４６】
図９Ｃでは、第３電極を微粒子で形成して浮遊電極９０４とし、制御電極９０５を上記浮遊電極９０４に向かって尖った形状にすることにより、上記浮遊電極９０４への電荷の出し入れを容易にすることができる。
【０１４７】
図９Ｄは、第１及び第２領域の第１及び第２電極９０１，９０２を、互いに対向する部分が尖った形状にする。さらに、第３電極を微粒子で形成して浮遊電極９０４とし、制御電極９０５を上記浮遊電極９０４に向かって尖った形状にする。これにより、第１及び第２電極９０１，９０２間の電流の流れ易さと、浮遊電極９０４への電荷の出し入れのし易さとを向上できる。
【０１４８】
図９Ｅは、第３領域の微粒子９１２に関して浮遊電極９０４と反対側に、第４電極９０７を配置している。この第４電極９０７によって、第３電極９０３からの電界を引き込んで、上記第３領域に印加する電界の強度と精度を向上することが可能である。
【０１４９】
図９Ｆは、第４電極９０７の形状を、第３領域の所定の微粒子９１２に向かって尖らせて、この微粒子９１２に集中的に電界を印加できるようにしている。こ
図９Ａ乃至９Ｆにおいて、図９Ｇのように先端が尖った形状の電極は、図９Ｈのように、先端に矩形状の突起を有する形状の電極としてもよい。また、図９Ｇのように２等辺三角形状の電極を、図９Ｉのように先端の両側の辺が不等の直角三角形状の電極にしてもよい。さらに、図９Ｊのように、先端に向かって径が小さくなるように複数の微粒子が連結された電極にしてもよい。さらに、先端が尖った形状の電極は、先端が多少丸みを帯びていてもよい。
【０１５０】
以上のように、電極の形状を所定の形状にすることにより、電子装置のオンオフ比を増大することができる。また、所定の微粒子に効果的に電荷を蓄えることができる。
【０１５１】
本実施形態において、微粒子は、単体の金属で形成する必要はなく、例えば金属酸化膜の中に金属結晶が含まれるような構造であってもよい。あるいは、不純物が半導体中に導入されて形成されてもよい。要は、クーロンブロッケード現象を用いて、単一電荷を扱うことができれば、その材質は限定されない。また、上記微粒子の形状は、球状に限られず、ナノサイズ効果が得られる限り、いかなる形状であってもよい。
【０１５２】
（第２実施形態）
図１０Ａ乃至１０Ｅは、本発明の第２実施形態の電子装置の製造方法を説明する図である。
【０１５３】
まず、図示しないシリコン基板上に、熱酸化によって、高抵抗体としてのシリコン酸化膜１００１を形成する。このシリコン酸化膜１００１は、５〜１００ｎｍの厚み、典型的には３０ｎｍの厚みを有する。
【０１５４】
続いて、上記シリコン酸化膜１００１上に、ＣＶＤ装置を行いて、厚さ３〜６０ｎｍ、典型的には、１５ｎｍの厚みのポリシリコン膜を成膜する。このポリシリコンは、場合によっては酸化を行う。
【０１５５】
次に、図１０Ａに示すように、ポリシリコン膜に異方性エッチングを行って、シリコン酸化膜１００１の後に第３領域となる部分の上に、制御層１００２を形成する。
【０１５６】
その後、上記制御層１００２が表面に形成されたシリコン酸化膜１００１に金属注入を行う。
【０１５７】
図１０Ｃは、シリコン酸化膜１００１及び制御層１００２中に注入された金属の濃度分布を模式的に示した図である。金属濃度は、通常、厚み方向に連続的に変化するように注入されるが、分かり易さのため、３段階に分けて示している。すなわち、シリコン酸化膜１００１の所定深さに形成された高濃度領域１００３と、この高濃度領域１００３の表裏両面側に形成された中濃度領域１００４と、この中濃度領域１００４のさらに表裏両面側に形成された低濃度領域１００５とが形成される。
【０１５８】
続いて、図１０Ｄに示すように、制御層１００２を除去する。そして、熱処理を行って、注入された金属を凝集して微粒子及び連続体を形成する。
【０１５９】
上記シリコン酸化膜１００１に注入された金属の濃度に応じて、図１０Ｅに示すように、第１及び第２領域に、金属の連続体及び微粒子１０１２，１０１３が形成され、第３領域に、比較的低い密度の微粒子１０１４が形成される。詳しくは、シリコン酸化膜１００１中の高濃度領域１００３に金属の連続体１０１２が形成され、中濃度領域１００４に大径の微粒子１０１３が形成され、低濃度領域に小径の微粒子１０１４が形成される。
【０１６０】
本実施形態において、制御層１００２を除去した後に熱処理を行って微粒子を形成したが、熱処理を行って微粒子を形成した後に、制御層１００２を除去してもよい。また、熱処理は、注入工程で微粒子が直ちに形成される場合は不要である。ただし、この場合でも、熱処理を行った方が、欠陥の回復や、不要な界面準位の抑制を行うことができて、信頼性を向上できる点で好ましい。
【０１６１】
図１１Ａ乃至１１Ｅは、他の電子装置の製造方法を示す図である。本実施形態の電子装置は、制御層がテーパー形状を有している点が、図１０Ａ乃至１０Ｅの製造方法と異なる。
【０１６２】
すなわち、シリコン酸化膜１１０１上に形成されたポリシリコン膜に、図１０Ａの制御層１００２を形成したエッチングの条件よりもＨＢｒの流量比率を増加させた条件により、テーパーエッチングを行う。これにより、図１１Ａに示すように、表面からシリコン酸化膜１１０１側に向かうにつれて幅が広がるテーパー形状の制御層１１０２が形成される。
【０１６３】
テーパーエッチングを行う他の方法としては、等方性のドライエッチングやウエットエッチングがある。この場合は、制御層１１０２の上部の側面が概ね平行である一方、シリコン酸化膜１１０１の表面近傍部分の側面が末広がりになる裾引き形状となる。
【０１６４】
続いて、図１１Ｂに示すように、上記制御層１１０２が表面に形成されたシリコン酸化膜１１０１に、金属注入を行う。注入された金属濃度は、最も高い高濃度領域１１０３、中濃度領域１１０４、低濃度領域１１０５の順に低くなる。
【０１６５】
続いて、図１１Ｃに示すように、制御層１１０２を除去する。
【０１６６】
そして、熱処理を行って、図１１Ｅに示すように、第１及び第２領域に、金属の連続体及び微粒子１１１２，１１１３を形成し、第３領域に、比較的低い密度の微粒子１１１４を形成する。
【０１６７】
この後、図１１Ｅに示すように、必要に応じて、シリコン酸化膜１１０１の表面部分を酸化して絶縁膜を形成し、あるいは、シリコン酸化膜１１０１の表面に絶縁体を堆積して、絶縁膜１１０６を形成する。この絶縁膜１１０６上に、図示しないが、第３電極を形成することが可能となる。
【０１６８】
本実施形態の製造方法で製造した電子装置は、第１及び第２領域と、第３領域との間の境界近傍に、第３領域の微粒子よりも直径が大きい微粒子が形成される。これにより、第１及び第２領域と、第３領域との間の電荷の移動が容易になり、安定した特性の電子装置が得られる。
【０１６９】
図１２Ａ乃至１２Ｅは、本実施形態のスイッチング素子の製造工程を示した図である。
【０１７０】
まず、図１２Ａに示すように、シリコン基板１２１０に熱酸化を行って、このシリコン基板１２１０の表面部分に、厚みが２０ｎｍのシリコン酸化膜１２０１を形成する。そして、このシリコン酸化膜１２０１の表面に、イオン注入によって金属を注入する際の制御層となるマスク１２０２をレジストによって形成する。
【０１７１】
次に、上記マスク１２０２の存在の下、上記シリコン酸化膜１２０１に、金属としてのＡｇをイオン注入法によって注入する。このイオン注入は、１００ｋｅＶ以下の加速エネルギー、典型的には１５ｋｅＶの加速エネルギーと、５×１０1６ｃｍ-2のドーズで行う。
【０１７２】
このように、Ａｇイオンを低い加速エネルギーで注入するので、Ａｇイオン種は、シリコン酸化膜１２０１のマスク１２０２が表面に形成されていない部分には、深く注入される一方、シリコン酸化膜１２０１のマスク１２０２が表面に形成された部分には、浅く注入される。
【０１７３】
そして、不活性ガス雰囲気中で、５００〜７００°Ｃの温度で６０分間アニールを行う。これにより、上記シリコン酸化膜１２０１中にイオン注入されたＡｇ原子が凝集し、Ａｇからなる金属微粒子１２１４が第３領域に形成される。一方、銀微粒子が表面に融着したような銀の連続体が第１及び第２領域に形成されて、第１及び第２電極１２１２，１２１３が形成される。
【０１７４】
次に、図１２Ｂに示すようにマスク１２０２を除去する。
【０１７５】
そして、図１２Ｃに示すように、シリコン酸化膜１２０１の表面部分を更に酸化することにより、あるいは、シリコン酸化膜１２０１の表面に絶縁体を堆積することにより、上記シリコン酸化膜１２０１の表面に絶縁膜１２０６を形成する。
【０１７６】
続いて、図１２Ｄに示すように、上記絶縁膜１２０６上にポリシリコン膜を堆積し、パターニングすることにより、第３電極（ゲート電極）１２０７を形成する。
【０１７７】
そして、図１２Ｅに示すように、上記絶縁膜１２０６及び第３電極１２０７上に層間絶縁膜１２１５を堆積し、コンタクト工程やメタル配線工程を行って、上記第１乃至第３電極１２１２，１２１３，１２０７に接続するコンタクト配線１２０８を形成する。
【０１７８】
以上のようにして、第３電極１２０７への印加電極によって第１電極１２１２と第２電極１２１３との間の電流を単一電荷の単位で制御可能なスイッチング素子を製造できる。
【０１７９】
本実施形態の製造方法は、従来の一般的な半導体プロセスを用いて行うことができるので、上記スイッチング素子を既存の半導体製造ラインを用いて安価に製造できる。また、本実施形態のスイッチング素子と、従来の一般的な例えばＭＯＳデバイスとを容易に混載して製造できる。
【０１８０】
なお、上記実施形態において、微粒子及び連続体を形成するための金属種や、注入およびアニール条件は、微粒子及び連続体を形成すべき位置に応じて、適宜変更が可能である。
【０１８１】
また、上記実施形態において、高抵抗体として、シリコン酸化膜１００１，１１０１，１２０１を用いたが、ガラス基板を用いてもよい。また、高抵抗体としてプラスチック基板を用いてもよく、例えば、ビニールのような柔軟な材料で形成されたプラスチック基板を用いてもよい。この場合は、熱耐性を考慮して、微粒子を形成するのに用いる材料を選択する。
【０１８２】
また、制御層１００２，１１０２，１２０２をポリシリコンやレジストを用いて形成したが、酸化膜や窒化膜で形成しても構わない。この制御層１００２，１１０２，１２０２の材料と、注入を行うべき高抵抗体の材料に応じて、注入する金属又は半導体の材料や、注入エネルギーや、注入量などを調整する。
【０１８３】
また、微粒子１０１４，１１１４，１２１４を形成する材料は、Ａｇ以外の他の材料を用いても構わない。特に、高温での熱処理を行うことが困難な場合には、低融点材料を用いればよい。また、熱処理を行わなくても注入工程のみによって微粒子が形成されるような注入種、注入エネルギー及び注入量等を設定すればよい。
【０１８４】
また、微粒子１０１４，１１１４，１２１４を形成する材料を高抵抗体中に導入する方法としては、注入法を用いたが、固層拡散法など他の方法を用いても構わない。
【０１８５】
（第３実施形態）
第３実施形態では、他の電子装置の製造方法を説明する。本実施形態の電子装置の製造方法は、第１及び第２領域への金属又は半導体の注入と、第３領域への金属又は半導体の注入とを、互いに異なる工程で行う点が、第２実施形態と異なる。
【０１８６】
まず、図１３Ａに示すように、シリコン酸化膜１３０１の表面に、制御層としてのマスク１３０２をレジストによって形成する。
【０１８７】
続いて、上記マスク１３０２の存在の下、上記シリコン酸化膜１３０１に、金属としてのＡｇをイオン注入法によって注入して、第１領域及び第２領域となる部分に中濃度領域１３０４と低濃度領域１３０５とを形成する。
【０１８８】
上記マスク１３０２は、上記Ａｇイオンが通過しない厚みに形成されているので、このマスク１３０２が表面に形成されて第３領域となるシリコン酸化膜１３０１の部分には、Ａｇイオンは注入されない。換言すれば、シリコン酸化膜１３０１の第１及び第２領域となる部分のみに、Ａｇイオンが注入される。
【０１８９】
続いて、図１３Ｃに示すように、上記マスク１３０２を除去する。そして、シリコン酸化膜１３０１に、再度Ａｇイオンの注入を行う。これにより、図１３Ｄのように、シリコン酸化膜１３０１中の第１領域及び第２領域に、高濃度領域１３０３、中濃度領域１３０４、低濃度領域１３０５が形成される。一方、シリコン酸化膜１３０１の第３領域に、低濃度領域１３０７が形成される。
【０１９０】
続いて、所定条件でアニールを行うことにより、シリコン酸化膜１３０１に注入されたＡｇ原子が凝集されて、図１３Ｅに示すように、連続体及び微粒子で形成された第１及び第２電極１３１２，１３１３が、第１及び第２領域に形成される。また微粒子１３１４が第３領域に形成される。
【０１９１】
この後、図示しないが、シリコン酸化膜１３０１の表面に絶縁膜を形成し、この絶縁膜上にゲート電極を形成する。そして、層間絶縁膜を堆積し、第１電極１３１２、第２電極１３１３及びゲート電極に接続するコンタクト配線を形成することにより、本実施形態の電子装置が完成する。
【０１９２】
本実施形態では、典型的には、２回の注入で用いられる材料は同一であり、注入エネルギーは略同じである。なお、シリコン酸化膜１３０１の表面のスパッタリングが無視できない場合は、注入エネルギーを低減する必要がある。この場合、第１領域及び第２領域に形成される金属の連続体と、第３領域に形成される微粒子とが、互いに同一平面上に形成されるように、金属の注入条件を調整する必要がある。
【０１９３】
なお、第１及び第２領域に注入する金属材料と、第３領域に注入する金属材料とを互いに異ならせてもよく、また、第１及び第２領域と、第３領域とで注入条件を異ならせてもよい。また、上記第１乃至第３領域に注入する材料は、半導体であってもよい。また、上記シリコン酸化膜１３０１は、他の絶縁体であってもよく、あるいは、微粒子１３１４に対して障壁となる材料であれば、絶縁体以外のものでもよい。
【０１９４】
（第４実施形態）
第４実施形態では、制御層を形成する前に、シリコン酸化膜に注入を行う点が、第３実施形態と異なる。
【０１９５】
本実施形態では、まず、シリコン酸化膜１４０１に、第３領域に形成すべき微粒子が得られる濃度の金属を注入して、低濃度領域１４０６を形成する（図１４Ａ）。
【０１９６】
この後、上記シリコン酸化膜１４０１の表面に、所定形状の制御層１４０２をレジストによって形成する（図１４Ｂ）。この制御層１４０２は、後の注入工程で金属イオンを透過しない厚さに形成する。
【０１９７】
続いて、上記制御層１４０２が形成された側から、シリコン酸化膜１４０１に金属イオンの注入を行い（図１４Ｃ）、第１及び第２領域となる部分に、高濃度領域１４０３と、中濃度領域１４０４と、低濃度領域１４０５とを形成する。
【０１９８】
そして、制御層１４０２を除去して、アニールを行うことにより、第１領域及び第２領域に、連続体及び微粒子で形成された第１及び第２電極１４１２，１４１３を形成する。また、第３領域に微粒子１４１４を形成する。
【０１９９】
本実施形態によれば、第１及び第２領域への金属の注入条件と、第３領域への金属の注入条件とを、互いに独立して設定することができる点にある。
【０２００】
本実施形態において、制御層１４０２はレジストで形成して図１４Ｅの工程の前に除去したが、導電性物質で形成して残すことにより、第３電極として用いることができる。この場合、第１乃至第３領域と、第３電極とを自己整合的に形成することができ、精度の高い電子装置を容易に製造できる。
【０２０１】
なお、上記第１乃至第３領域に注入する材料は、半導体であってもよい。また、上記シリコン酸化膜１４０１は、他の絶縁体であってもよく、あるいは、微粒子１４１４に対して障壁となる材料であれば他のものでもよい。
【０２０２】
（第５実施形態）
第５実施形態では、微粒子及び連続体を、注入法ではなくて、堆積法又は塗付法を用いて形成する点が、第２乃至第４実施形態と異なる。
【０２０３】
まず、図１５Ａに示すように、シリコン酸化膜１５０１上に、レジストによって所定パターンの制御層１５０２を形成する。
【０２０４】
この後、上記シリコン酸化膜１５０１上に、第１及び第２領域に形成すべき電極の材料１５０３を堆積又は塗布する（図１５Ｂ）。
【０２０５】
続いて、上記制御層１５０２を除去した後、第３領域に形成すべき微粒子の材料を堆積又は塗布する（図１５Ｃ、１５Ｄ）。このとき、上記第１及び第２領域となる部分に微粒子を形成する材料を堆積又は塗布してもよい。この微粒子の材料は、溶剤に絶縁体および金属の材料を含ませたものを用いることができる。
【０２０６】
この後、熱処理を行って、上記第１及び第２領域に、第１電極１５１２及び第２電極１５１３を形成すると共に、上記第３領域に微粒子１５１４を形成する。そして、上記第１乃至第３領域上に、絶縁膜１５２１を形成して、図１５Ｅに示すような電子装置が得られる。
【０２０７】
なお、上記微粒子を形成するための材料によっては、熱処理工程を省略できる。この場合、工程数を削減してコストダウンを図ることができ、また、熱処理によって他の領域に与える影響を回避できる。
【０２０８】
熱処理を行わずに微粒子を形成する方法としては、例えば、絶縁体と金属をスパッタ法により堆積する方法がある。典型的には、絶縁体として酸化シリコンを用いると共に、金属としてタングステンやコバルトなどを用いることができる。絶縁体と共にスパッタ法によって堆積する金属は、高融点材料を用いるのが好ましく、例えば、Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，ＺＲ，Ｎｂ，Ｍｏ，Ｔｃ，Ｒｕ，Ｒｈ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ及びＰｔ等を用いることができる。
【０２０９】
そして、図示しないが、第２実施形態と同様に、絶縁膜１５２１上にゲート電極を形成し、その上に層間絶縁膜を堆積する。この層間絶縁膜に、第１電極１５１２、第２電極１５１３及びゲート電極に接続するコンタクト配線を形成することにより、スイッチング素子が得られる。
【０２１０】
本実施形態において、上記シリコン酸化膜１５０１は、他の絶縁体であってもよく、あるいは、微粒子１５１４に対して障壁となる材料であれば、絶縁体以外のものでもよい。
【０２１１】
（第６実施形態）
第６実施形態では、半導体を用いて微粒子を形成する。この微粒子を形成する半導体は、ドーピングによって高抵抗体中に導入する。
【０２１２】
まず、高抵抗体としてのシリコン酸化膜中にシリコンを注入して、シリコン微粒子を形成する。その後、シリコン酸化膜の表面に、所定形状のマスクをレジストによって形成し、このマスクが形成された側から、シリコン酸化膜中にリンを添加する。これにより、第１及び第２領域を形成する部分のシリコン微粒子が、リンドーピングによって低抵抗化されて、第１及び第２電極として機能する。一方、リンがドーピングされないシリコン微粒子は、第３領域の微粒子として機能する。
【０２１３】
本実施形態では、微粒子の寸法や形成密度を制御することによって第１乃至第３領域を形成するのではなく、微粒子の形態は同一である一方、リンドーピングの濃度によって第１乃至第３領域を形成する点が、第２乃至第５実施形態と異なる。
【０２１４】
本実施形態によれば、少ない工程で電子装置を作製でき、製造コストを低減することができる。また、電荷としてホールを用いた電子装置を容易に製造できる。したがって、従来よりも少ない工程でＣＭＯＳを製造できる。
【０２１５】
（第７実施形態）
第７実施形態の電子装置は、高抵抗体の第１及び第２領域を形成する部分の表面に制御層を形成する点が、第２乃至第５実施形態と異なる。
【０２１６】
まず、図１６Ａに示すように、シリコン基板１６１０上のシリコン酸化膜１６０１の表面であって、第１及び第２領域を形成する部分の表面に、ポリシリコンからなる２つの制御層１６０２，１６０２を形成する。
【０２１７】
この２つの制御層１６０２，１６０２が形成された側から、シリコン酸化膜１６０１に金属をイオン注入する。これにより、図１６Ｂに示すように、表面に制御層１６０２，１６０２が設けられたシリコン酸化膜１６０１の部分（第１及び第２領域に相当する）には、浅い位置に金属の高濃度領域１６０３、中濃度領域１６０４及び低濃度領域１６０５が形成される。一方、表面に制御層１６０２が設けられていないシリコン酸化膜１６０１の部分（第３領域に相当する）には、深い位置に金属の高濃度領域１６０３、中濃度領域１６０４及び低濃度領域１６０５が形成される。この第３領域の高濃度領域１６０３は、上記シリコン基板１６１０の表面に接するように形成する。
【０２１８】
続いて、上記制御層１６０２，１６０２を除去して、アニールを行うことにより、図１６Ｃに示すように、シリコン酸化膜１６０１の比較的浅い位置に形成された第１及び第２領域に、第１及び第２電極１６１２，１６１３が形成される。また、上記第１領域と第２領域に挟まれた第３領域に、密度が低い微粒子１６１４が形成される。これにより、少なくとも第１電極１６１２と第２電極１６１３が含まれる平面と同一の平面上において、微粒子１６１４が低密度に形成される。そして、この低密度の微粒子の下方（シリコン基板１６１０に近い側）に、第１電極１６１２と第２電極１６１３と同様に金属の連続体と大径の微粒子で形成された第３電極１６１５が形成される。この第３電極１６１５は、上記シリコン基板１６１０と接して形成されることにより、このシリコン基板１６１０を介して、第３領域に電界を印加することができる。すなわち、第１実施形態の図９Ｂに似た構成の電子装置が得られる。
【０２１９】
上記各実施形態において、第１及び第２領域は、金属又は半導体の連続体を有するが、第３領域における抵抗の変化の検出を妨げない限り、離散的な領域の集合体であってもよい。例えば、互いの間隔が狭くてトンネルが容易な微粒子の集合体で形成してもよく、あるいは、大径の微粒子の集合体で形成してもよく、要は、電気抵抗が第３領域よりも低ければよい。
【０２２０】
また、各実施形態において、第３領域の微粒子は、平面状に２次元的に配置してもよく、あるいは、直線状に１次元的に配置してもよく、あるいは、１個のみ配置してもよい。
【０２２１】
第２乃至第４、及び、第６実施形態では、絶縁膜中に注入を行うことによって、微粒子及び電極を形成したが、絶縁膜上にＣＶＤ法やスパッタ法などによって金属ナノドットを形成し、その上に絶縁膜を形成してもよい。この場合、金属ナノドットを形成する前までの工程と共に、一般的なＣＭＯＳの製造工程のうちのメタル配線を形成する前の工程までを並行して行うことができる。したがって、ＣＭＯＳが混載された電子装置を容易に製造することができる。
【０２２２】
また、上記各実施形態において、イオン注入によって高抵抗体中に導入する金属は、Ｃｕ，Ｆｅ，Ｓｎ，Ａｕ，Ｐｔ，Ｉｎ及びＧａ等の他の元素の金属であってもよい。特に、ＡｌやＳｉ等のように表面に不動態を形成する材料は、電子装置の特性が安定する点で好ましい。同様に、高融点の金属元素を用いる場合も、特性を安定にできる点で好ましい。
【０２２３】
また、本発明の電子装置は、高抵抗体として、シリコン酸化膜の他にシリコン窒化膜や他の絶縁膜を用いることも可能である。
【０２２４】
上記各実施形態の電子装置を用いることにより、単一電荷によるスイッチ動作やメモリ動作を行うスイッチング素子やメモリ素子を形成できる。詳しくは、微粒子で形成した浮遊電極に蓄積された電荷に応じて、制御電極に電圧が印加されたときの第１電極と第２電極との間（ソース電極とドレイン電極との間）の電流の変化を検知して、上記浮遊電極における記憶状態を検出することにより、メモリ素子として動作する。このようなスイッチング素子やメモリ素子を用いることにより、様々な論理回路やメモリ回路を構成することが可能になる。
【０２２５】
本発明の電子装置は従来の半導体プロセスを用いて作製できるので、従来の例えばＣＭＯＳ等のような半導体装置と容易に混載でき、また、従来のスイッチング素子及びメモリ素子に対して容易に置き換えることができる。
【０２２６】
また、本発明の電子装置を用いることにより、従来よりも低消費電力のスイッチング素子やメモリ素子を形成でき、ひいては、このスイッチング素子やメモリ素子を用いた電子機器の消費電力の低減を図ることができる。本発明の電子装置は、例えば、例えば携帯型情報端末、携帯型録音再生装置、携帯電話、携帯型大容量記憶装置、パーソナルコンピュータ、家庭用電化機器等のあらゆる電子機器に用いることが可能である。
【０２２７】
さらに、本発明の電子機器は、例えば、高抵抗体表面に制御層を形成し、イオン注入を行うことによって、第１乃至第３領域を容易に形成できるので、微細化が容易であり、電子装置の高集積化を容易に行うことができる。また、電子装置のデバイス長及びデバイス幅を高い自由度で設定することができる。
【図面の簡単な説明】
【０２２８】
【図１Ａ】本発明の第１実施形態の電子装置の基本構成を示す模式図である。
【図１Ｂ】電子装置の第３領域の一例を示す模式図である。
【図１Ｃ】第３領域に微粒子を有する電子装置を示す模式図である。
【図１Ｄ】第３領域に微粒子を有する他の電子装置を示す模式図である。
【図２】電子装置の第１乃至第３領域に含まれる金属の濃度分布を示す図である。
【図３Ａ】電子装置の第１乃至第３領域の一例を示す模式図である。
【図３Ｂ】電子装置の第１乃至第３領域の一例を示す模式図である。
【図３Ｃ】電子装置の第１乃至第３領域の一例を示す模式図である。
【図３Ｄ】電子装置の第１乃至第３領域の一例を示す模式図である。
【図３Ｅ】電子装置の第１乃至第３領域の一例を示す模式図である。
【図３Ｆ】電子装置の第１乃至第３領域の一例を示す模式図である。
【図３Ｇ】電子装置の第１乃至第３領域の一例を示す模式図である。
【図４Ａ】第３領域に単一の微粒子を有する電子装置を示す模式図である。
【図４Ｂ】第３領域に２つの微粒子を有する電子装置を示す模式図である。
【図４Ｃ】第３領域に３つの微粒子を有する電子装置を示す模式図である。
【図５Ａ】本実施形態の電子装置の製造方法を示す工程図である。
【図５Ｂ】図５Ａに続く製造工程を示す図である。
【図５Ｃ】図５Ｂに続く製造工程を示す図である。
【図５Ｄ】図５Ｃに続く製造工程を示す図である。
【図６Ａ】他の電子装置の製造方法を示す工程図である。
【図６Ｂ】図６Ａに続く製造工程を示す図である。
【図６Ｃ】図６Ｂに続く製造工程を示す図である。
【図６Ｄ】図６Ｃに続く製造工程を示す図である。
【図６Ｅ】図６Ｄに続く製造工程を示す図である。
【図６Ｆ】図６Ｅに続く製造工程を示す図である。
【図７】本実施形態の電子装置としてのスイッチング素子を示す図である。
【図８Ａ】本実施形態の電子装置としてのメモリ素子を示す図である。
【図８Ｂ】図８Ａのメモリ素子の一部を示す図である。
【図９Ａ】本実施形態の電子装置が有する電極及び微粒子の形状の一例を示す図である。
【図９Ｂ】電極及び微粒子の形状の他の例を示す図である。
【図９Ｃ】電極及び微粒子の形状の他の例を示す図である。
【図９Ｄ】電極及び微粒子の形状の他の例を示す図である。
【図９Ｅ】電極及び微粒子の形状の他の例を示す図である。
【図９Ｆ】電極及び微粒子の形状の他の例を示す図である。
【図９Ｇ】電極の形状の一例を示す図である。
【図９Ｈ】電極の形状の他の例を示す図である。
【図９Ｉ】電極の形状の他の例を示す図である。
【図９Ｊ】電極の形状の他の例を示す図である。
【図１０Ａ】第２実施形態の電子装置の製造方法を示す工程図である。
【図１０Ｂ】図１０Ａに続く工程を示す図である。
【図１０Ｃ】図１０Ｂに続く工程を示す図である。
【図１０Ｄ】図１０Ｃに続く工程を示す図である。
【図１０Ｅ】図１０Ｄに続く工程を示す図である。
【図１１Ａ】他の電子装置の製造方法を示す工程図である。
【図１１Ｂ】図１１Ａに続く工程を示す図である。
【図１１Ｃ】図１１Ｂに続く工程を示す図である。
【図１１Ｄ】図１１Ｃに続く工程を示す図である。
【図１１Ｅ】図１１Ｄに続く工程を示す図である。
【図１２Ａ】スイッチング素子の製造方法を示す工程図である。
【図１２Ｂ】図１２Ａに続く工程を示す図である。
【図１２Ｃ】図１２Ｂに続く工程を示す図である。
【図１２Ｄ】図１２Ｃに続く工程を示す図である。
【図１２Ｅ】図１２Ｄに続く工程を示す図である。
【図１３Ａ】第３実施形態の電子装置の製造方法を示す工程図である。
【図１３Ｂ】図１３Ａに続く工程を示す図である。
【図１３Ｃ】図１３Ｂに続く工程を示す図である。
【図１３Ｄ】図１３Ｃに続く工程を示す図である。
【図１３Ｅ】図１３Ｄに続く工程を示す図である。
【図１４Ａ】第４実施形態の電子装置の製造方法を示す工程図である。
【図１４Ｂ】図１４Ａに続く工程を示す図である。
【図１４Ｃ】図１４Ｂに続く工程を示す図である。
【図１４Ｄ】図１４Ｃに続く工程を示す図である。
【図１４Ｅ】図１４Ｄに続く工程を示す図である。
【図１５Ａ】第５実施形態の電子装置の製造方法を示す工程図である。
【図１５Ｂ】図１５Ａに続く工程を示す図である。
【図１５Ｃ】図１５Ｂに続く工程を示す図である。
【図１５Ｄ】図１５Ｃに続く工程を示す図である。
【図１５Ｅ】図１５Ｄに続く工程を示す図である。
【図１６Ａ】第７実施形態の電子装置の製造方法を示す工程図である。
【図１６Ｂ】図１６Ａに続く工程を示す図である。
【図１６Ｃ】図１６Ｂに続く工程を示す図である。
【図１７】従来のスイッチング素子を示す図である。
【符号の説明】
【０２２９】
１０１ 高抵抗体
１０２ 第１領域
１０３ 第２領域
１０４ 第３領域
１０５ 小領域
１０６ 絶縁体
１０７ 微粒子
【技術分野】
【０００１】
本発明は、電子装置およびその製造方法に関し、特に、導電性の微粒子を用いて単一電子素子を構成するのに好適な電子装置およびその製造方法に関する。
【背景技術】
【０００２】
スイッチング素子は、電子機器の基本的な構成要素である。そのため、スイッチング素子の低消費電力化を行うことで、電子機器の低消費電力化を行うことができる。また、スイッチング素子の低消費電力化は、スイッチング素子及び電子機器の発熱を抑制することができる。
【０００３】
スイッチング素子の低消費電力化は、バッテリー駆動の電子機器のみでなく、例えば発熱を抑えるために処理速度等の性能が制限されるすべての電子機器において、重要な課題である。この低消費電力化の課題を解決すべく、いわゆるクーロンブロッケード現象を利用して単一電子をスイッチングするスイッチング素子の研究が精力的になされている。クーロンブロッケード現象を利用することにより、非常に微小なキャパシタを通過するトンネル電流に現れる量子効果を使ってスイッチング動作を行うスイッチング素子が得られる。また、このようなスイッチング素子を用いて様々な論理回路やメモリ回路を構成することができる。
【０００４】
上記単一電子をスイッチングするスイッチング素子としては、従来、図１７に示すようなものがある（特開平１１−１９５７８０号公報（特許文献１）参照）。このスイッチング素子は、ＳｉＯ２からなる絶縁膜１７１２中に、典型的には２０ｎｍ以下の大きさのＳｎからなる微粒子１７１４を、Ｓｉ基板１７１０の表面と略平行の同一平面上に、略等間隔かつ互いに孤立した状態で配列している。上記Ｓｎ微粒子１７１４が形成されたＳｉＯ２絶縁膜１７１２上に、Ａｌからなるソース又はドレイン電極１７２６を設けると共に、上記ＳｉＯ２絶縁膜１７１２の側方に、Ａｌからなるゲート電極１７２７を設け、上記Ｓｉ基板１７１０をドレイン又はソースとして、トランジスタを構成している。
【０００５】
しかしながら、上記従来のスイッチング素子は、特性が不安定であるという問題がある。その原因は、上記Ａｌからなるソース又はドレイン電極１７２６と、上記ドレイン又はソースとなるＳｉ基板１７１０と、上記Ｓｎ微粒子１７１４とが、互いに異なる元素で構成されている点にある。これにより、上記絶縁膜１７１２に、合金や化合物による障壁や、仕事関数差に起因する障壁が生じる場合があるからである。
【０００６】
また、上記ソース又はドレイン電極１７２６と、基板１７１０と、微粒子１７１４とが互いに異なる元素で構成され、各部を別個の工程で作成する必要があるので、スイッチング素子の製造工程数が多くなる。したがって、製造コストの上昇を招くという問題がある。また、歩留まりの低下要因となって高集積化を行い難いという問題がある。
【０００７】
さらに、上記Ｓｎ微粒子１７１４の多くは浮遊ゲートとして機能するので、チャンネル電流が比較的大きくて、スイッチング素子の消費電力の低減効果が有効に得られないという問題がある。
【特許文献１】特開平１１−１９５７８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、本発明の課題は、特性を安定にでき、製造コストが安価で、高集積化を行い易く、また、効果的に消費電力の低減を行うことができる電子装置とその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明の電子装置は、
電気抵抗が高い高抵抗体と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第１領域と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第２領域と、
上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域と
を備え、
上記第１領域と、上記第２領域と、上記第３領域とは、互いに同一の金属又は半導体元素を含み、
上記第３領域は、上記金属又は半導体元素を含む微粒子を有し、
上記第３領域における上記金属又は半導体の平均濃度が、上記第１領域及び第２領域における上記金属又は半導体の平均濃度よりも低いことを特徴としている。
【００１０】
上記構成によれば、上記第３領域における上記金属又は半導体の平均濃度が、上記第１領域及び第２領域における上記金属又は半導体の平均濃度よりも低いことにより、上記第３領域の電気抵抗は、上記第１領域及び第２領域の電気抵抗よりも高くなる。上記第３領域は、上記金属又は半導体元素を含む微粒子を有するので、クーロンブロッケード現象により、上記微粒子を介して、上記第１領域と第２領域との間に電流を流すことができる。ここで、上記第１乃至第３領域に含まれる金属又は半導体元素は、互いに同一であるので、従来のＳｎ微粒子を含む絶縁膜にＡｌ電極とＳｉ基板が接触する場合のような、合金や化合物による障壁や、仕事関数差による障壁に起因する特性のばらつきを防止できる。
【００１１】
また、上記第１乃至第３領域に含まれる金属又は半導体元素は、互いに同一であるので、少ない工程で上記第１領域乃至第３領域を形成することができるから、この電子装置は、従来よりも少ない工程で製造できる。その結果、この電子装置は、製造コストの低減を図ることができ、また、高集積化を容易に行うことができる。
【００１２】
また、上記第１乃至第３領域は、互いに同一の金属又は半導体元素を含むので、上記第１及び第２領域によってソース／ドレインを形成し、上記第３領域によってチャンネルを形成した場合、上記各領域の金属又は半導体元素が他の領域に拡散しても、特性の大幅な変化を防止できる。したがって、この電子装置は、微細化が進んで拡散の影響を受け易くなっても、特性を安定にできる。
【００１３】
一実施形態の電子装置は、上記第１領域と第２領域との間の距離は、１．０ｎｍ以上０．１μｍ以下である。
【００１４】
上記実施形態によれば、上記第１領域と第２領域との間の距離が、１．０μｍ以下であることにより、上記第３領域の電気抵抗が不必要に高くなって動作速度が遅くなる不都合や、上記第１領域及び第２領域に印加すべき電圧が不必要に高くなる不都合を防止できる。また、この電子装置の高集積化を行うことができる。一方、上記第１領域と第２領域との間の距離が、１．０ｎｍ以上であることにより、上記第３領域の電気抵抗が不必要に低くなって過大な電流が流れる不都合を防止できる。
【００１５】
なお、上記第１領域と第２領域との間の距離とは、上記第１領域と第２領域との互いに最も近い部分が隔たる距離をいう。つまり、上記第１領域と第２領域との間に形成される最も狭い隙間の距離をいう。
【００１６】
また、上記第３領域に含まれる微粒子は、適切にクーロンブロッケード現象を用いるために、１ｎｍ以上２０ｎｍ以下の直径を有するのが好ましい。
【００１７】
一実施形態の電子装置は、上記第３領域の微粒子は、平面状に配列されている。
【００１８】
上記実施形態によれば、上記第３領域に微粒子が平面状に配列されることにより、上記第３領域に微粒子が３次元的に配置された場合よりも、この第３領域を流れる電流に関する特性を安定にできる。したがって、製造された電子装置毎の特性のばらつきを少なくできるので、量産性に優れた電子装置が得られる。
【００１９】
一実施形態の電子装置は、上記第３領域の微粒子は、直線状に配列されている。
【００２０】
上記実施形態によれば、上記第３領域に微粒子が直線状に配列されることにより、上記第３領域に微粒子が平面状に配置された場合よりも、この第３領域を流れる電流に関する特性を安定にできる。したがって、製造された電子装置毎の特性のばらつきを少なくできるので、量産性に優れた電子装置が得られる。
【００２１】
一実施形態の電子装置は、上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域及び第２領域における上記微粒子の平均密度は、上記第３領域における上記微粒子の平均密度よりも大きい。
【００２２】
上記実施形態によれば、上記第１領域及び第２領域が上記複数の微粒子を含むことにより、上記第１領域と第３領域との間の境界と、上記第２領域と第３領域との間の境界とについて、例えばバルク金属と絶縁体との接触境界におけるような障壁のばらつきに起因する特性のばらつきを少なくできる。したがって、製造された電子装置毎の特性のばらつきを少なくできるので、量産性に優れた電子装置が得られる。
【００２３】
また、上記第１領域及び第２領域における上記微粒子の平均密度が、上記第３領域における上記微粒子の平均密度よりも大きいことにより、上記第１領域及び第２領域は、上記第３領域よりも電流が流れやすい。したがって、上記第１領域及び第２領域を、電極や配線として用いることができる。
【００２４】
なお、上記微粒子の平均密度とは、各領域における単位体積あたりの微粒子の数を意味する。
【００２５】
一実施形態の電子装置は、上記第１領域の微粒子と、上記第２領域の微粒子と、上記第３領域の微粒子とは、互いに同一の平面上又は直線上に配列されており、上記第１領域及び第２領域における上記微粒子の配列間隔は、上記第３領域における上記微粒子の配列間隔よりも小さい。
【００２６】
上記実施形態によれば、上記第１乃至第３領域の微粒子を、互いに同一の平面上または直線上に配列することにより、電子装置の薄型化や小型化を図ることができる。
【００２７】
また、上記第１領域及び第２領域における上記微粒子の配列間隔を、上記第３領域における上記微粒子の配列間隔よりも小さくすることにより、上記第１領域及び第２領域の電気抵抗を第３領域の電気抵抗よりも小さくして、上記第１領域及び第２領域を電極や配線として用いることができる。
【００２８】
一実施形態の電子装置は、上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域の微粒子と、上記第２領域の微粒子と、上記第３領域の微粒子とは、互いに同一の平面上又は直線上に配列されており、
上記第１領域及び第２領域における上記微粒子の直径は、上記第３領域における上記微粒子の直径よりも大きい。
【００２９】
上記実施形態によれば、上記第１領域及び第２領域が上記複数の微粒子を含むことにより、製造された電子装置毎の特性のばらつきを少なくできるので、量産性に優れた電子装置が得られる。
【００３０】
また、上記第１領域乃至第３領域の微粒子は、互いに同一の平面上又は直線上に配置されているので、電子装置の薄型化や小型化を図ることができる。
【００３１】
また、上記第１領域及び第２領域における上記微粒子の直径は、上記第３領域における上記微粒子の直径よりも大きいので、上記第１及び第２領域は、上記第３領域に比べてクーロンブロッケード現象等のナノサイズ効果によって電気伝導が抑制される効果を少なくできる。したがって、上記第１及び第２領域の電気抵抗を第３領域の電気抵抗よりも小さくできる。
【００３２】
一実施形態の電子装置は、上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域及び第２領域の上記第３領域から遠い部分には、上記金属又は半導体元素の連続体が形成されている。
【００３３】
上記実施形態によれば、上記第１領域及び第２領域が上記複数の微粒子を含むことにより、上記第１領域と第３領域との間の境界と、上記第２領域と第３領域との間の境界とについて、例えば障壁のばらつき等に起因する特性のばらつきを少なくできる。
【００３４】
また、上記第１領域及び第２領域の上記第３領域から遠い部分には、上記金属又は半導体元素の連続体が形成されているので、上記第１領域及び第２領域の電気抵抗を効果的に低減できる。
【００３５】
なお、上記第１領域と第３領域との間の境界から、この第１領域の連続体が形成されている部分に向かって、微粒子の配置間隔が徐々に狭まるように形成するのが好ましい。また、上記第２領域と第３領域との間の境界から、この第２領域の連続体が形成されている部分に向かって、微粒子の配置間隔が徐々に狭まるように形成するのが好ましい。
【００３６】
一実施形態の電子装置は、上記第１及び第２領域に含まれる微粒子は、上記第３領域に含まれる微粒子よりも、直径が大きく、かつ、互いの離隔が小さい。
【００３７】
上記実施形態によれば、上記第３領域においては、クーロンブロッケード現象等のナノサイズ効果によって、単一電荷の流れの制御を行うことができる。一方、上記第１及び第２領域は、ナノサイズ効果を抑制して、電極や配線等として機能させることができる。
【００３８】
一実施形態の電子装置は、上記第１及び第２領域の互いに最も近い部分を結ぶ線に沿った断面において、上記第３領域に１個の上記微粒子が含まれる。
【００３９】
上記実施形態によれば、極微細であり、かつ、応答速度の速い電子装置を実現できる。
【００４０】
一実施形態の電子装置は、上記第１及び第２領域の互いに最も近い部分を結ぶ線に沿った断面において、上記第３領域に２個の上記微粒子が含まれる。
【００４１】
上記実施形態によれば、上記第１及び第２領域の間に、上記第３領域の微粒子を経由しないで電荷が流れる確率を低減できる。したがって、電子装置の動作を安定にできる。
【００４２】
一実施形態の電子装置は、上記第１及び第２領域の互いに最も近い部分を結ぶ線に沿った断面において、上記第３領域に３個以上の上記微粒子が含まれる。
【００４３】
上記実施形態によれば、電子装置が高温環境にある場合においても、上記第１及び第２領域の間のリーク電流を抑制することができる。特に、電子装置を小型にしつつリーク電流を抑制できる点で、上記第３領域に含まれる上記微粒子は、３個であるのが好ましい。
【００４４】
一実施形態の電子装置は、上記高抵抗体は、酸化シリコン又は窒化シリコンである。
【００４５】
上記実施形態によれば、半導体産業で一般的に用いられる酸化シリコン又は窒化シリコンを高抵抗体として用いることにより、従来の半導体製造装置を用いて電子装置を製造できる。また、本発明の電子装置と従来の他の半導体装置とを容易に混載できる。
【００４６】
一実施形態の電子装置は、上記微粒子は、融点が６００℃以上の材料で形成されている。
【００４７】
上記実施形態によれば、電子装置の製造工程において、上記微粒子の形成後に熱処理を行っても、微粒子の特性が変化することが防止できる。また、電子装置の構成部分に欠陥が発見された場合、微粒子の特性の変化させることなく、例えばアニール処理によって上記欠陥を回復することができる。
【００４８】
一実施形態の電子装置は、上記高抵抗体は半導体であり、上記第３領域に含まれる微粒子は不純物を含む半導体である。
【００４９】
上記実施形態によれば、従来の半導体製造装置を用いて電子装置を製造できるので、製造コストの削減を図ることができる。
【００５０】
一実施形態の電子装置は、上記第１領域と、第２領域と、第３領域とを含む平面に含まれない位置であって、上記第１領域および第２領域に対する距離よりも第３領域に対する距離が近い位置に形成された電極を備える。
【００５１】
上記実施形態によれば、上記電極に電圧を印加することにより、上記第３領域に対して効率良く電界を印加することができる。これにより、上記電極への印加電圧に応じて、上記第１領域と第２領域との間の電流を変化させて、スイッチング動作が可能な電子装置が得られる。
【００５２】
一実施形態の電子装置は、上記電極は浮遊電極であり、１０ｎｍ以下の大きさを有する。
【００５３】
上記実施形態によれば、上記浮遊電極に電荷を蓄積することによってメモリ機能が得られ、また、上記浮遊電極を１０ｎｍ以下の大きさにすることにより、上記蓄積する電荷の量を少なくして、超低消費電力の電子装置としてのメモリ素子を実現できる。
【００５４】
一実施形態の電子装置は、上記第３領域に含まれる微粒子と、上記第１領域及び第２領域との間に位置する高抵抗体の部分よりも、上記第３領域に含まれる微粒子と、上記電極との間に位置する高抵抗体の部分のほうが、電荷の通過に対する抵抗が大きい。
【００５５】
上記実施形態によれば、上記第３領域の微粒子にある電荷は、上記第１又は第２領域に対して移動し易い一方、上記電極に対しては移動し難い。これにより、上記電極と第３領域との間で電荷が移動することを抑制できるので、メモリとして機能する際の誤動作を効果的に防止できる。
【００５６】
一実施形態の電子装置は、上記第３領域に含まれる微粒子と、上記電極との間には、上記高抵抗体の部分が存在しており、
上記第３領域に含まれる複数の上記微粒子の間の距離のうちの最も大きい距離よりも、上記第３領域に含まれる複数の上記微粒子と上記電極との間の距離のうちの最も小さい距離のほうが大きい。
【００５７】
上記実施形態によれば、上記第３領域における電荷の通過よりも、上記第３領域と上記電極との間の電荷の通過を起こりにくくできる。したがって、上記電極の電荷の保持特性を高めることができる。
【００５８】
一実施形態の電子装置は、上記第３領域に含まれる複数の上記微粒子の間の距離のうちの最も小さい距離と、上記第３領域に含まれる複数の上記微粒子と上記電極との間の距離のうちの最も小さい距離とは、互いに同じであり、
上記距離が最も小さい微粒子と微粒子との間の障壁よりも、上記距離が最も小さい微粒子と上記電極との間の障壁のほうが大きい。
【００５９】
上記実施形態によれば、上記第１乃至第３領域を形成する高抵抗体の厚みを大きくすることなく、上記第３領域と電極との間に電荷の通り抜けが生じにくい小型の電子装置が得られる。なお、上記電極を形成する材料として、上記高抵抗体と電極との境界の障壁が高くなる材料を用いることにより、上記第３領域の微粒子と上記電極との間の障壁を高くできる。したがって、小型で、しかも、安定した性能の電子装置が得られる。
【００６０】
一実施形態の電子装置は、上記第１領域、上記第２領域、及び、上記電極のうちの少なくとも１つは、上記第３領域に向かう先端部分が尖った形状を有する。
【００６１】
上記実施形態によれば、上記尖った形状を有する先端部分により、上記第３領域に対する電荷の注入効率を向上できて、電子装置の動作速度を高速にできる。
【００６２】
一実施形態の電子装置は、上記第３領域に関して上記電極と反対側に、第２電極を備える。
【００６３】
上記実施形態によれば、上記電極と共に、上記第２電極に電圧を印加することにより、上記第３領域に対して電界を効率良く印加できる。したがって、安定して確実に動作できる電子装置が得られる。
【００６４】
一実施形態の電子装置は、上記高抵抗体は、導電性基板の表面が酸化されて形成された酸化膜である。
【００６５】
上記実施形態によれば、上記導電性基板の表面の酸化膜中に、本発明の電子装置を形成することにより、上記導電性基板を上記電極として用いることができる。したがって、安定してスイッチング動作を行う電子装置が得られる。
【００６６】
特に、上記導電性基板としてシリコン基板を用いて、このシリコン基板の表面に形成されたシリコン酸化膜に第１乃至第３領域を形成することにより、本発明の電子装置を、一般的な半導体製造装置を用いて容易に製造できる。また、本発明の電子装置と従来の半導体装置とを、共通のシリコン基板上に容易に混載できる。
【００６７】
なお、上記酸化膜の表面に、上記第２電極を形成してもよい。
【００６８】
本発明の他の側面による電子装置は、
電気抵抗が高い高抵抗体と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第１領域と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第２領域と、
上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域と
を備え、
上記第１領域と、上記第２領域と、上記第３領域とは、互いに同一の半導体元素を含むと共に、互いに同一の不純物が添加されており、
上記第３領域は、上記半導体元素で形成された微粒子を含み、
上記第３領域における上記不純物の平均濃度が、上記第１領域及び第２領域における上記不純物の平均濃度よりも低いことを特徴としている。
【００６９】
上記構成によれば、上記第１及び第２領域に対して、上記第３領域の電気抵抗を容易に高くできる。これにより、上記第１及び第２領域を電極又は配線として用いる一方、上記第３領域の微粒子における電荷の通過を制御して、単一電荷で動作する電子装置が得られる。
【００７０】
また、上記第１乃至第３領域に、互いに同一の大きさの微粒子を形成して、上記不純部の濃度を変えることにより、上記第１及び第２領域に対する上記第３領域の電気容量を、容易に小さくすることができる。
【００７１】
本発明の電子装置の製造方法は、上記電子装置を製造する方法であって、上記高抵抗体上に、所定パターンの制御層を形成する工程と、
上記高抵抗体に、上記制御層が形成された側から上記金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備える。
【００７２】
上記実施形態によれば、上記高抵抗体中のうち、上記制御層が配置されない位置に対応する部分に、第１及び第２領域が形成され、上記制御層が配置された位置に対応する部分に、第３領域が形成される。上記高抵抗体上に上記制御層が存在する状態で、上記金属又は半導体を注入することにより、単一の工程による単一のエネルギーの注入によって、上記高抵抗体中の注入深さを異ならせることができる。したがって、エネルギーが異なる注入を複数回行って注入深さを異ならせるよりも、工程数を少なくでき、また、アライメント工程を削除できる。
【００７３】
一実施形態の電子装置の製造方法は、上記高抵抗体上に、所定パターンの制御層を形成する工程と、
上記高抵抗体に、上記制御層が形成された側から上記金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記制御層が除去された高抵抗体に、上記金属又は半導体を注入する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備える。
【００７４】
上記実施形態によれば、上記金属又は半導体が透過しない制御層を用いることにより、上記高抵抗体中の上記制御層が配置された位置に対応する部分に、薄い注入を行う一方、上記高抵抗体中の上記制御層が配置されない位置に対応する部分に、濃い注入を行うことができる。上記制御層の除去前の注入と、上記制御層の除去後の注入とについて、各注入量を調節することにより、上記薄い注入の濃度と濃い注入の濃度とを、いずれも精度良く設定できる。
【００７５】
また、上記注入のエネルギーを調節することにより、上記金属及び半導体の注入深さを設定できる。したがって、上記高抵抗体の上記制御層が配置された位置に対応する部分に、浅い注入を行う一方、上記高抵抗体の上記制御層が配置されない位置に対応する部分に、深い注入を行うことができる。上記制御層の除去前の注入と、上記制御層の除去後の注入とについて、各注入エネルギーを調節することにより、浅い注入の深さと、深い注入の深さとをいずれも制御良く設定できる。
【００７６】
一実施形態の電子装置の製造方法は、上記高抵抗体に、上記金属又は半導体を注入する工程と、
上記金属又は半導体が注入された高抵抗体上に、所定パターンの制御層を形成する工程と、
上記制御層が形成された高抵抗体に、上記制御層が形成された側から金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備える。
【００７７】
上記実施形態によれば、上記制御層を配置していない状態で、上記高抵抗体に注入を行っているので、上記高抵抗体の表面部分には所定の均一濃度の金属又は半導体が存在する。したがって、上記制御層を配置した状態で注入を行うとき、注入が行われる領域と注入が行われない領域との間で、金属又は半導体の濃度の差が比較的小さくなる。したがって、金属又は半導体の濃度の差が比較的大きいことによって高濃度の部分から金属又は半導体が拡散する不都合を、効果的に抑制できる。特に、電子装置を微細化したときに、上記拡散による注入領域の境界の変動を防止できる。
【００７８】
一実施形態の電子装置の製造方法は、上記高抵抗体上に制御層を形成する工程と、
上記制御層が形成された高抵抗体上に、上記第１及び第２領域を形成するための材料を堆積又は塗布する工程と、
上記制御層を除去する工程と、
上記制御層が除去された高抵抗体上に、第３領域を形成するための材料を堆積または塗布する工程と、
上記第１乃至第３領域を形成するための材料が配置された高抵抗体に熱処理を行う工程と
を含む。
【００７９】
上記実施形態によれば、上記第１乃至第３領域を形成するための材料は、安価な装置によって堆積又は塗布することができるので、電子装置の製造コストを削減することができる。
【００８０】
一実施形態の電子装置の製造方法は、電気抵抗が低い基板上に、上記高抵抗体を形成する工程と、
上記高抵抗体の上に制御層を形成する工程と、
上記高抵抗体に、上記制御層が形成された側から上記金属又は半導体を注入して、上記高抵抗体中に、上記基板の表面に接する注入領域と、上記基板の表面から離れた注入領域とを形成する工程と、
上記制御層を除去する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備える。
【００８１】
上記実施形態によれば、上記高抵抗体中の上記基板の表面から離れた注入領域により、上記第１及び第２領域を形成すると共に、上記高抵抗体中の上記基板に接する注入領域により、上記電極を形成することができる。上記基板に接する注入領域のうち、上記基板に接する部分から遠い部分であって注入濃度が低い部分により、上記第３領域を形成することができる。この製造方法によって製造された電子装置は、上記基板に電圧を印加することにより、上記第３領域に対して電界を効果的に与えることができる。特に、上記基板を経由することにより、比較的低い電圧を上記基板に印加することにより、上記第３領域に所定の電界を印加することができる。
【００８２】
一実施形態の電子装置の製造方法は、
上記所定パターンの制御層を形成する工程は、この制御層の側壁を上記高抵抗体の表面に対して傾斜させるテーパーエッチングを行う工程を含む。
【００８３】
上記実施形態によれば、上記制御層の表面に対して直角方向から上記金属又は半導体の注入を行うことにより、上記高抵抗体中に、注入深さが連続的に変化した注入領域を形成できる。すなわち、上記高抵抗体中に、同一の深さにおいて注入濃度が異なる部分を形成できる。これにより、同一深さにおいて注入濃度が高い部分によって第１及び第２領域を形成すると共に、同一深さにおいて注入濃度が低い部分によって第３領域を形成することができる。
【００８４】
一実施形態の電子装置の製造方法は、上記高抵抗体に金属又は半導体を注入する工程は、上記高抵抗体中に、上記金属又は半導体の最大濃度の１／１０以上の濃度を有する部分の厚みが１０ｎｍ以下になる条件で、注入を行う。
【００８５】
上記実施形態によれば、上記高抵抗体中に、粒径の揃った上記微粒子を形成することができる。また、適切に上記熱処理を行うことにより、上記高抵抗体中に、上記微粒子を平面状に形成することができる。
【００８６】
一実施形態の電子装置の製造方法は、上記高抵抗体中に、Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，ＺＲ，Ｎｂ，Ｍｏ，Ｔｃ，Ｒｕ，Ｒｈ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ、及び、Ｐｔを含む群から選択される元素を注入する。
【００８７】
上記実施形態によれば、上記元素が高抵抗体中に注入された後、比較的高い温度の熱処理工程が行われた場合においても、上記元素の拡散を低減できる。したがって、安定した特性の電子装置を量産できる。
【００８８】
一実施形態の電子装置の製造方法は、上記高抵抗体中に、酸化によって不動態を形成する元素を注入する。
【００８９】
上記実施形態によれば、上記高抵抗体中に上記元素を注入した後、酸化工程を行うことにより、表面に強固な酸化膜を有する微粒子を形成することができる。したがって、上記微粒子に蓄積された電荷のリークの抑制や、上記微粒子への電荷の閉じ込め効果を高めることができる。その結果、電子装置の信頼性を高めることができる。上記元素としては、例えば、Ｆｅ，Ｎｉ，Ｃｏ，Ｃｒ，Ｔｉ，Ｎｂ，Ｔａ及びＡｌ等などを用いることができる。特に、Ｎｉ，Ｃｒ，Ｔｉ及びＡｌは、薄い酸化皮膜が容易に形成される点で好ましい。
【００９０】
本発明の電子回路は、上記電子装置を備えたことを特徴としている。
【００９１】
上記構成によれば、低消費電力で小型の電子回路が得られる。
【００９２】
なお、上記電子回路として、例えば論理回路やメモリ回路等、あらゆる回路に上記電子装置を用いることができる。
【００９３】
本発明の電子機器は、上記電子回路を備えたことを特徴としている。
【００９４】
上記構成によれば、低消費電力で小型の電子機器が得られる。
【００９５】
なお、上記電子機器として、例えば携帯型情報端末、携帯型録音再生装置、携帯電話、携帯型大容量記憶装置、パーソナルコンピュータ、家庭用電化機器等、あらゆる電子機器に上記電子回路を用いることができる。
【００９６】
本発明において、上記高抵抗体は、絶縁体であるのが好ましいが、微粒子に対して障壁として働くものであれば、絶縁体以外のものでもよい。
【００９７】
また、微粒子とは、形状が限定されるものではなく、ナノサイズ効果が得られる大きさ及び形状を有するものを広く含む。上記微粒子の形状は、電荷に対する障壁が均一に得られる点で、球形状が好ましいが、球形状に限らず、直方体や多面体等の形状であってもよく、要は、ナノサイズ効果が得られるものであればよい。この場合、微粒子の直径とは、この微粒子の表面の互いに最も遠い部分の間の寸法をいう。
【００９８】
また、微粒子とは、例えば、半導体中のナノレベルの狭い領域に不純物を注入して得られるような導電性の微小な領域をも含む概念である。
【００９９】
また、上記微粒子の材料は、電荷を蓄積する性質を有するものであれば、金属及び半導体に限られず、無機化合物や有機化合物を用いることもできる。
【０１００】
また、上記微粒子間を電荷が通過するときの抵抗は、いわゆる電気抵抗やトンネル抵抗を含む。
【０１０１】
また、本明細書中において平均濃度とは、体積密度、充填率と言い換えることができる。
【発明の効果】
【０１０２】
以上のように、本発明の電子装置は、電気抵抗が高い高抵抗体と、この高抵抗体中に形成されて上記高抵抗体よりも電気抵抗が低い第１領域及び第２領域と、上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域とを備え、上記第１乃至第３領域は、互いに同一の金属又は半導体元素を含み、上記第３領域は、上記金属又は半導体元素を含む微粒子を有するので、クーロンブロッケード現象により、上記第３領域の微粒子を介して上記第１領域と第２領域との間に電流を流すことができる。上記第１乃至第３領域は、互いに同一の金属又は半導体元素を含むので、従来のような互いに異なる金属と絶縁体との間に、仕事関数差による障壁等に起因して生じていた特性のばらつきを防止できる。また、上記第１乃至第３領域は、互いに同一の金属又は半導体元素を含むので、上記第１及び第２領域によってソース／ドレインを形成し、上記第３領域によってチャンネルを形成することにより、上記各領域の金属又は半導体元素が、他の領域に拡散しても、特性の大幅な変化を防止できる。したがって、この電子装置は、特性を安定にしつつ微細化を図ることができる。
【発明を実施するための最良の形態】
【０１０３】
以下、本発明を図示の実施の形態により詳細に説明する。
【０１０４】
（第１実施形態）
図１Ａ乃至１Ｄは、本発明の第１実施形態の電子装置を説明するための模式図である。
【０１０５】
本実施形態の電子装置は、典型的な例として、図１Ａに示すように、絶縁体１０１の中に、第１領域１０２および第２領域１０３と、この第１領域と第２領域との間に挟まれた第３領域１０４を備える。
【０１０６】
上記第３領域１０４は、図１Ｂに示すように、少なくとも１つの小領域１０５を含み、第１領域１０２および第２領域１０３に対して、絶縁体１０６によって電気的に各々絶縁されている。
【０１０７】
上記第１及び第２領域１０２，１０３は、典型的には、金属層である。上記第３領域１０４の小領域１０５は、典型的には、図１Ｃに示すように、上記第１及び第２領域１０２，１０３を形成する金属元素と同じ金属元素によって形成され、直径が２０ｎｍ以下の金属微粒子１０７である。
【０１０８】
上記第３領域は、小領域として複数の金属微粒子１０７を有してもよく、例えば、図１Ｄに示すように、３つの金属微粒子１０７を有してもよい。
【０１０９】
図２は、上記第１、第２及び第３領域１０２，１０３，１０４に含まれる上記金属の濃度分布を示す図である。図２から分かるように、上記第１及び第２領域１０２，１０３の金属の平均濃度は、上記第３領域１０４の金属の平均濃度よりも高い。図２において、Ｂは、上記各領域１０２，１０３，１０４に関して、平均濃度を算出する対象部分の厚みである。また、上記各領域の幅方向（Ｘ方向）については、上記小領域１０５の幅の約２倍の幅を有する部分を対象として平均濃度を算出している。
【０１１０】
図３Ａ乃至３Ｇは、本実施形態の電子装置において、第１乃至第３領域が取り得る形態を例示した模式図である。
【０１１１】
図３Ａの電子装置は、絶縁体１０１中の第１、第２及び第３領域のいずれも、微粒子を含んで構成されており、第１及び第２領域の微粒子１１２，１１３の密度（単位体積当たりの微粒子の数）は、第３領域の微粒子１０７の密度よりも大きい。これにより、第１及び第２領域の電気抵抗が、第３領域の電気抵抗よりも低くなる。
【０１１２】
図３Ｂの電子装置は、絶縁体１０１中の第１、第２及び第３領域が、平面状又は直線状に配列された微粒子１１２，１１３，１０７を含んでいる。微粒子１１２，１１３，１０７が平面状に配列されている場合、各領域において、奥行き方向にも微粒子が同様に配列されている。図３Ｂから分かるように、第１及び第２領域では、微粒子１１２，１１３間の距離が、第３領域の微粒子１０７間の距離よりも狭く形成されている。これにより、第１及び第２領域の電気抵抗が、第３領域の電気抵抗よりも低くなる。
【０１１３】
図３Ｃの電子装置は、絶縁体１０１中の第１乃至第３領域が、平面状又は直線状の微粒子１１２，１１３，１０７を含み、上記第１及び第２領域の微粒子１１２，１１３は、第３領域の微粒子１０７よりも直径が大きい。これにより、第１及び第２領域の微粒子１１２，１１３は、ナノサイズ効果が抑制されて、電極として機能する。
【０１１４】
図３Ｄの電子装置は、第１及び第２領域に、金属の連続体１１２，１１３が形成されている。また、絶縁体１０１中の第３領域には、上記金属を含む微粒子１０７が、３次元的に配列されている。
【０１１５】
図３Ｅの電子装置は、絶縁体１０１中の第３領域の微粒子１０７が、平面状又は直線状に配列されている。また、絶縁体１０１中の第１及び第２領域には、上記第３領域の微粒子１０７が配列された平面又は直線の延長上に、金属の連続体１１２，１１３が形成されている。
【０１１６】
図３Ｆの電子装置は、絶縁体１０１中の第１乃至第３領域に、平面状又は直線状に配列された微粒子１１２，１１３，１０７を含み、第１及び第２領域の微粒子１１２，１１３が、第３領域の微粒子１０７よりも微粒子径が大きく、かつ、粒子間の距離が狭い。
【０１１７】
図３Ｇの電子装置は、絶縁体１０１中の第１及び第２領域に、金属の連続体と、この連続体の厚み方向の両側に形成された微粒子とを含む。この連続体及び微粒子で、第１及び第２電極１２２，１２３を形成している。絶縁体１０１中の第３領域には、第１及び第２領域の連続体と同一平面上に、微粒子１０７が形成されている。
【０１１８】
図４Ａ乃至４Ｃは、本実施形態の電子装置において、効果的に小型化が可能な構成を示す模式図である。なお、図４Ａ乃至４Ｃにおいて、第１および第２領域の連続体１１２，１１３は、図３Ａ乃至３Ｇのように、微粒子や、連続体と微粒子で形成してもよい。
【０１１９】
図４Ａの電子装置は、絶縁体１０１中の第３領域が、単一の微粒子１０７を有する。この場合、最も効果的に小型化を図ることができる。
【０１２０】
図４Ｂの電子装置は、絶縁体１０１中の第３領域が、２つの微粒子１０７を有する。この場合、第１領域と第２領域との間の障壁が、図４Ａの電子装置よりも１つ増えるので、微粒子１０７からのトンネル現象によるリークを抑制することができる。
【０１２１】
図４Ｃの電子装置は、絶縁体１０１中の第３領域が、３つの微粒子１０７を有する。この第３領域の微粒子１０７は３つ以上でもよい。この場合、中央の微粒子１０７は、両側の微粒子１０７，１０７によって、第１及び第２領域からの影響が低減されるので、例えば第３領域に近接した電極などにより、中央の微粒子１０７のポテンシャルを制御し易くなる。
【０１２２】
本実施形態では、第１乃至第３領域は、金属で形成された微粒子や連続体を有したが、半導体で形成された微粒子や連続体を有してもよい。また、金属や半導体の単体に限られず、合金や化合物、あるいは、有機化合物で形成された微粒子や連続体であってもよい。
【０１２３】
また、上記第１乃至第３領域は絶縁体１０１に形成されたが、必ずしも絶縁体である必要はなく、微粒子１０７に対して障壁として働く物質や、電気抵抗が高い物質であればよい。
【０１２４】
図５Ａ乃至５Ｄは、本実施形態の電子装置の製造方法を示した工程図である。この電子装置は、シリコン基板５０１中の第１及び第２領域に、シリコンがリンドープされてなる連続体で形成された第１及び第２電極５０２，５０３を有し、この第１及び第２電極５０２，５０３の間に、シリコンがリンドープされてなる２つの微粒子５０４，５０４を有する。なお、上記微粒子５０４の数は２つに限られない。
【０１２５】
この電子装置の製造工程では、まず、図５Ａに示すように、通常の半導体製造装置を用いて、シリコン基板５０１上に熱酸化膜５０５を形成し、この熱酸化膜５０５上に、注入マスクとしてレジスト５０６をフォトリソグラフィーによって形成する。その後、リンのイオン注入により、第１及び第２電極５０２，５０３及び微粒子５０４を形成する。上記注入によって形成される微粒子５０４の大きさはナノメートルサイズであり、典型的には、数ｎｍから数十ｎｍである。この注入によって形成される微粒子５０４の大きさは、例えばＭＯＳのウエルのような従来の半導体において注入で形成されるものよりも小さい点に特徴がある。また、上記微粒子５０４の間の距離も、同様のナノメートルサイズであることが好ましい。
【０１２６】
次に、熱酸化膜５０５上のレジスト５０６を除去し、この熱酸化膜５０５上に、図５Ｃに示すように、第３電極５０７を形成する。この第３電極５０７は、電圧が印加されたときに、微粒子５０４に電界を印加するように設置する。
【０１２７】
上記熱酸化膜５０５上に層間絶縁膜５０９を形成し、上記第１乃至第３電極５０２，５０３，５０７に、導電体で形成された配線５０８を接続する。
【０１２８】
図６Ａ乃至６Ｆは、本実施形態の他の電子装置の製造方法を示す工程図である。この電子装置は、酸化膜５０５直下に第１及び第２電極５０２，５０３と微粒子５０４を形成している。この電子装置は、第３領域に微粒子５０４を３個有するが、微粒子の数はこれに限られない。この電子装置は、図５Ａ乃至５Ｄに示した方法と同様の方法で製造できる。図６Ａ乃至６Ｄにおいて、図５Ａ乃至５Ｄにおいて実質的に同じ部分には同じ参照番号を付して、詳細な説明を省略する。
【０１２９】
図６Ｄの電子装置の特徴は、第３電極５０７への印加電圧に伴う電界によって微粒子５０４に対してポテンシャルを変化させる以外に、微粒子５０４間及び微粒子５０４と第１及び第２電極５０２，５０３との間の小領域に対して電界を印加することにより、微粒子５０４間の障壁のポテンシャル高さを変化させて、この微粒子５０４間を流れるトンネル電流を変化させる点にある。
【０１３０】
この電子装置は、第１電極５０２がソース電極として、第２電極５０３がドレイン電極として、第３電極５０７がゲート電極として機能することにより、スイッチング素子として機能する。微粒子５０４間及び微粒子５０４と第１及び第２電極５０２，５０３との間の小領域は、寸法が２０ｎｍ以下と十分に小さいため、上記第３電極５０７への印加電圧の制御により、上記第１及び第２電極５０２，５０３の間に微小なトンネル電流を流すことができる。
【０１３１】
なお、図６Ｃ及び６Ｄに示すように、第３電極５０７を中央の微粒子５０４上に形成したが、図６Ｅ及び６Ｆに示すように、微粒子５０４の間のシリコン基板の部分（小領域）上に、第３電極５０７を形成してもよい。これにより、微粒子５０４間の障壁のポテンシャル高さを変化させて、この微粒子５０４間を流れるトンネル電流を変化させることができる。
【０１３２】
以上のように、本実施形態の電子装置は、単一あるいは複数の微粒子１０７，５０７を非常に狭い電極１１２，１１３，１２２，１３３，５０２，５０３間に整列させることにより、上記微粒子１０７，５０７同士の間や、電極１１２，１１３，１２２，１３３，５０２，５０３と微粒子１０７，５０７との間の小領域を、少ない電荷が低電位差でトンネルすることができる。したがって、電荷の量を、従来技術のデバイスに比較して飛躍的に少なくすることができ、極低消費の電子装置が実現できる。また、上記第３電極５０７を設けることにより、この第３電極５０７への低い印加電圧によって、第１及び第２電極５０２，５０３の間を流れる電荷の量を制御することができる。
【０１３３】
なお、第３電極を設けてスイッチング素子を構成した場合、図３Ａ乃至３Ｇに示した第１乃至第３領域を用いてもよい。例えば、図７に示すように、図３Ｇの第１乃至第３領域を、絶縁膜７１０上に形成されたシリコン層７０１中に形成し、このシリコン層７０１の表面に第３電極７０７を設けてもよい。図７において、７１２は、シリコンにリンドープされて形成された連続体及び微粒子からなる第１電極であり、７１３は、シリコンにリンドープされて形成された連続体及び微粒子からなる第２電極であり、７１４は、シリコンにリンドープされて平面状に形成された微粒子であり、７０８は、第１乃至第３電極７１２，７１３，７０７に各々接続された配線である。
【０１３４】
本実施形態の電子装置は、第３電極を浮遊化して例えば浮遊ゲートとして用いることで、メモリ素子として動作することも可能である。
【０１３５】
特に、本実施形態のメモリ素子は、従来のＭＯＳ型の例えばフラッシュメモリと異なり、上記第３電極をナノメートルサイズに微細化することができるので、書き込み及び消去に第３電極に与えるべき電荷が少なくできて、消費電力を抑制できる点で好ましい。
【０１３６】
図８Ａは、本実施形態の電子装置としてのメモリ素子の一例を示す模式図である。
【０１３７】
このメモリ素子は、第１領域と第２領域で挟まれた第３領域に隣接して、第３電極が形成されている。すなわち、第１領域の第１電極８１２と、第２領域の第２電極８１３の間の第３領域に、上記第１電極８１２と第２電極８１３が並ぶ方向に沿って配列されたチャンネル微粒子８１４が形成されている。上記第１電極８１２と第２電極８１３とチャンネル微粒子８１４が並ぶ平面に含まれない位置であって、上記チャンネル微粒子８１４の図８Ａにおける上側の位置に、微粒子で形成された第３電極としての浮遊微粒子８１５を備える。この浮遊微粒子８１５は、上記チャンネル微粒子８１４が並ぶ方向と略平行に、かつ、上記チャンネル微粒子８１４の密度と略同じ密度に形成されている。上記チャンネル微粒子８１４及び浮遊微粒子８１５は、ナノメートルサイズの金属又は半導体で形成されている。上記浮遊微粒子８１５の上側に、制御電極８０７が形成されている。このメモリ素子は、絶縁体基板８０１上に形成されており、上記チャンネル微粒子８１４及び浮遊微粒子８１５は、絶縁体８１７中に形成されている。この絶縁体８１７は、微粒子８１４，８１５に対して障壁となる材料であればよく、絶縁体以外に半導体等であってもよい。絶縁体基板８０１は、例えば、ガラス基板を用いることができる。上記ガラス基板８０１上にシリコン等の導体性物質をＣＶＤで堆積して、第１電極８１２及び第２電極８１３を形成することができる。また、上記絶縁基板８０１は、ガラス以外にアクリル、プラスチック、ポリプロピレン、ポリイミド及びビニール等を用いることも可能である。また、絶縁体基板８０１に代えて、半導体基板、例えばシリコン基板を用いてもかまわない。
【０１３８】
図８Ｂは、図８Ａのメモリ素子におけるチャンネル微粒子８１４と浮遊微粒子８１５との位置関係を示した図である。
【０１３９】
図８Ｂに示すように、チャンネル微粒子８１４と浮遊微粒子８１５との間の最も小さい距離Ｄ１と、上記第３領域中のチャンネル微粒子８１４とチャンネル微粒子との間の最も小さい距離Ｄ２とを比較すると、Ｄ１をＤ２よりも大きく形成している。これにより、チャンネル微粒子８１４同士の間の障壁よりも、チャンネル微粒子８１４と浮遊微粒子８１５との間の障壁を高くしている。これにより、上記浮遊微粒子８１５の電荷の保持特性が高くなる。なお、上記チャンネル微粒子８１４及び浮遊微粒子８１５は、共通の絶縁体８１７中に形成されているので、Ｄ１をＤ２よりも大きくすることによって浮遊微粒子８１５とチャンネル微粒子８１４との間の障壁を高くしたが、以下のようにして障壁高さを変えてもよい。すなわち、浮遊微粒子８１５の周りを囲む物質と、チャンネル微粒子８１４の周りを囲む物質とを異ならせて、浮遊微粒子８１５とチャンネル微粒子８１４との間の障壁をチャンネル微粒子８１４同士の間の障壁よりも高くしてもよい。この場合、必ずしもＤ１をＤ２よりも大きくする必要はない。
【０１４０】
なお、図８Ａ及び８Ｂにおいて、分かり易さのため、浮遊微粒子８１５及びチャンネル微粒子８１４は、夫々複数の微粒子で形成したが、浮遊微粒子８１５及びチャンネル微粒子８１４を構成する微粒子は少ないのが好ましく、特に、夫々１個の微粒子で浮遊微粒子８１５及びチャンネル微粒子８１４を構成するのが、極微細化が可能となる点で好ましい。
【０１４１】
本実施形態の電子装置は、第１領域と第２領域の間の距離を、例えば１．０ｎｍ〜０．１μｍのような非常に小さい距離に形成するので、第１電極及び第２電極への印加電圧が小さくても、また、第３領域の微粒子が小さくても、第１領域と第２領域の間に電流を流すことができる。また、第３領域と第３電極との間の距離を、例えば１．０ｎｍ〜０．１μｍのような非常に小さい距離に形成するので、この第３電極に印加した電圧によって生じる電界を第３領域に印加し易くなり、したがって、小さい印加電圧によって電子装置を動作できるので、消費電力の低減を図ることができる。また、第３電極を浮遊電極として用いた場合においても、この浮遊電極への電荷の出し入れの際に制御電極や第１及び第２電極に印加する電圧を小さくできるので、メモリ素子の消費電力の低減を図ることができる。
【０１４２】
本実施形態の電子装置では、ソース／ドレインとしての第１及び第２電極の間に電流が流れる際、第１及び第２電極と微粒子の間や、微粒子同士の間の複数の障壁を電荷がトンネルする。ここで、第１及び第２電極、あるいは、第３電極の形状を所定形状にすることによって、障壁及び微粒子に印加される電界を適切に調整することができる。
【０１４３】
図９Ａ乃至９Ｊは、本実施形態の電子装置が有する電極及び微粒子の形状の例を示した模式図である。
【０１４４】
図９Ａでは、第１及び第２領域の第１及び第２電極９０１，９０２を、互いに対向する部分が尖った形状にすることにより、第３領域の微粒子９１１に対する電荷の出し入れを効率良く行うことができる。
【０１４５】
図９Ｂでは、第３電極９０３を、第３領域内の所定の微粒子９１２に向かって尖った形状にすることにより、上記微粒子９１１に対して電界を強く印加できる。
【０１４６】
図９Ｃでは、第３電極を微粒子で形成して浮遊電極９０４とし、制御電極９０５を上記浮遊電極９０４に向かって尖った形状にすることにより、上記浮遊電極９０４への電荷の出し入れを容易にすることができる。
【０１４７】
図９Ｄは、第１及び第２領域の第１及び第２電極９０１，９０２を、互いに対向する部分が尖った形状にする。さらに、第３電極を微粒子で形成して浮遊電極９０４とし、制御電極９０５を上記浮遊電極９０４に向かって尖った形状にする。これにより、第１及び第２電極９０１，９０２間の電流の流れ易さと、浮遊電極９０４への電荷の出し入れのし易さとを向上できる。
【０１４８】
図９Ｅは、第３領域の微粒子９１２に関して浮遊電極９０４と反対側に、第４電極９０７を配置している。この第４電極９０７によって、第３電極９０３からの電界を引き込んで、上記第３領域に印加する電界の強度と精度を向上することが可能である。
【０１４９】
図９Ｆは、第４電極９０７の形状を、第３領域の所定の微粒子９１２に向かって尖らせて、この微粒子９１２に集中的に電界を印加できるようにしている。こ
図９Ａ乃至９Ｆにおいて、図９Ｇのように先端が尖った形状の電極は、図９Ｈのように、先端に矩形状の突起を有する形状の電極としてもよい。また、図９Ｇのように２等辺三角形状の電極を、図９Ｉのように先端の両側の辺が不等の直角三角形状の電極にしてもよい。さらに、図９Ｊのように、先端に向かって径が小さくなるように複数の微粒子が連結された電極にしてもよい。さらに、先端が尖った形状の電極は、先端が多少丸みを帯びていてもよい。
【０１５０】
以上のように、電極の形状を所定の形状にすることにより、電子装置のオンオフ比を増大することができる。また、所定の微粒子に効果的に電荷を蓄えることができる。
【０１５１】
本実施形態において、微粒子は、単体の金属で形成する必要はなく、例えば金属酸化膜の中に金属結晶が含まれるような構造であってもよい。あるいは、不純物が半導体中に導入されて形成されてもよい。要は、クーロンブロッケード現象を用いて、単一電荷を扱うことができれば、その材質は限定されない。また、上記微粒子の形状は、球状に限られず、ナノサイズ効果が得られる限り、いかなる形状であってもよい。
【０１５２】
（第２実施形態）
図１０Ａ乃至１０Ｅは、本発明の第２実施形態の電子装置の製造方法を説明する図である。
【０１５３】
まず、図示しないシリコン基板上に、熱酸化によって、高抵抗体としてのシリコン酸化膜１００１を形成する。このシリコン酸化膜１００１は、５〜１００ｎｍの厚み、典型的には３０ｎｍの厚みを有する。
【０１５４】
続いて、上記シリコン酸化膜１００１上に、ＣＶＤ装置を行いて、厚さ３〜６０ｎｍ、典型的には、１５ｎｍの厚みのポリシリコン膜を成膜する。このポリシリコンは、場合によっては酸化を行う。
【０１５５】
次に、図１０Ａに示すように、ポリシリコン膜に異方性エッチングを行って、シリコン酸化膜１００１の後に第３領域となる部分の上に、制御層１００２を形成する。
【０１５６】
その後、上記制御層１００２が表面に形成されたシリコン酸化膜１００１に金属注入を行う。
【０１５７】
図１０Ｃは、シリコン酸化膜１００１及び制御層１００２中に注入された金属の濃度分布を模式的に示した図である。金属濃度は、通常、厚み方向に連続的に変化するように注入されるが、分かり易さのため、３段階に分けて示している。すなわち、シリコン酸化膜１００１の所定深さに形成された高濃度領域１００３と、この高濃度領域１００３の表裏両面側に形成された中濃度領域１００４と、この中濃度領域１００４のさらに表裏両面側に形成された低濃度領域１００５とが形成される。
【０１５８】
続いて、図１０Ｄに示すように、制御層１００２を除去する。そして、熱処理を行って、注入された金属を凝集して微粒子及び連続体を形成する。
【０１５９】
上記シリコン酸化膜１００１に注入された金属の濃度に応じて、図１０Ｅに示すように、第１及び第２領域に、金属の連続体及び微粒子１０１２，１０１３が形成され、第３領域に、比較的低い密度の微粒子１０１４が形成される。詳しくは、シリコン酸化膜１００１中の高濃度領域１００３に金属の連続体１０１２が形成され、中濃度領域１００４に大径の微粒子１０１３が形成され、低濃度領域に小径の微粒子１０１４が形成される。
【０１６０】
本実施形態において、制御層１００２を除去した後に熱処理を行って微粒子を形成したが、熱処理を行って微粒子を形成した後に、制御層１００２を除去してもよい。また、熱処理は、注入工程で微粒子が直ちに形成される場合は不要である。ただし、この場合でも、熱処理を行った方が、欠陥の回復や、不要な界面準位の抑制を行うことができて、信頼性を向上できる点で好ましい。
【０１６１】
図１１Ａ乃至１１Ｅは、他の電子装置の製造方法を示す図である。本実施形態の電子装置は、制御層がテーパー形状を有している点が、図１０Ａ乃至１０Ｅの製造方法と異なる。
【０１６２】
すなわち、シリコン酸化膜１１０１上に形成されたポリシリコン膜に、図１０Ａの制御層１００２を形成したエッチングの条件よりもＨＢｒの流量比率を増加させた条件により、テーパーエッチングを行う。これにより、図１１Ａに示すように、表面からシリコン酸化膜１１０１側に向かうにつれて幅が広がるテーパー形状の制御層１１０２が形成される。
【０１６３】
テーパーエッチングを行う他の方法としては、等方性のドライエッチングやウエットエッチングがある。この場合は、制御層１１０２の上部の側面が概ね平行である一方、シリコン酸化膜１１０１の表面近傍部分の側面が末広がりになる裾引き形状となる。
【０１６４】
続いて、図１１Ｂに示すように、上記制御層１１０２が表面に形成されたシリコン酸化膜１１０１に、金属注入を行う。注入された金属濃度は、最も高い高濃度領域１１０３、中濃度領域１１０４、低濃度領域１１０５の順に低くなる。
【０１６５】
続いて、図１１Ｃに示すように、制御層１１０２を除去する。
【０１６６】
そして、熱処理を行って、図１１Ｅに示すように、第１及び第２領域に、金属の連続体及び微粒子１１１２，１１１３を形成し、第３領域に、比較的低い密度の微粒子１１１４を形成する。
【０１６７】
この後、図１１Ｅに示すように、必要に応じて、シリコン酸化膜１１０１の表面部分を酸化して絶縁膜を形成し、あるいは、シリコン酸化膜１１０１の表面に絶縁体を堆積して、絶縁膜１１０６を形成する。この絶縁膜１１０６上に、図示しないが、第３電極を形成することが可能となる。
【０１６８】
本実施形態の製造方法で製造した電子装置は、第１及び第２領域と、第３領域との間の境界近傍に、第３領域の微粒子よりも直径が大きい微粒子が形成される。これにより、第１及び第２領域と、第３領域との間の電荷の移動が容易になり、安定した特性の電子装置が得られる。
【０１６９】
図１２Ａ乃至１２Ｅは、本実施形態のスイッチング素子の製造工程を示した図である。
【０１７０】
まず、図１２Ａに示すように、シリコン基板１２１０に熱酸化を行って、このシリコン基板１２１０の表面部分に、厚みが２０ｎｍのシリコン酸化膜１２０１を形成する。そして、このシリコン酸化膜１２０１の表面に、イオン注入によって金属を注入する際の制御層となるマスク１２０２をレジストによって形成する。
【０１７１】
次に、上記マスク１２０２の存在の下、上記シリコン酸化膜１２０１に、金属としてのＡｇをイオン注入法によって注入する。このイオン注入は、１００ｋｅＶ以下の加速エネルギー、典型的には１５ｋｅＶの加速エネルギーと、５×１０1６ｃｍ-2のドーズで行う。
【０１７２】
このように、Ａｇイオンを低い加速エネルギーで注入するので、Ａｇイオン種は、シリコン酸化膜１２０１のマスク１２０２が表面に形成されていない部分には、深く注入される一方、シリコン酸化膜１２０１のマスク１２０２が表面に形成された部分には、浅く注入される。
【０１７３】
そして、不活性ガス雰囲気中で、５００〜７００°Ｃの温度で６０分間アニールを行う。これにより、上記シリコン酸化膜１２０１中にイオン注入されたＡｇ原子が凝集し、Ａｇからなる金属微粒子１２１４が第３領域に形成される。一方、銀微粒子が表面に融着したような銀の連続体が第１及び第２領域に形成されて、第１及び第２電極１２１２，１２１３が形成される。
【０１７４】
次に、図１２Ｂに示すようにマスク１２０２を除去する。
【０１７５】
そして、図１２Ｃに示すように、シリコン酸化膜１２０１の表面部分を更に酸化することにより、あるいは、シリコン酸化膜１２０１の表面に絶縁体を堆積することにより、上記シリコン酸化膜１２０１の表面に絶縁膜１２０６を形成する。
【０１７６】
続いて、図１２Ｄに示すように、上記絶縁膜１２０６上にポリシリコン膜を堆積し、パターニングすることにより、第３電極（ゲート電極）１２０７を形成する。
【０１７７】
そして、図１２Ｅに示すように、上記絶縁膜１２０６及び第３電極１２０７上に層間絶縁膜１２１５を堆積し、コンタクト工程やメタル配線工程を行って、上記第１乃至第３電極１２１２，１２１３，１２０７に接続するコンタクト配線１２０８を形成する。
【０１７８】
以上のようにして、第３電極１２０７への印加電極によって第１電極１２１２と第２電極１２１３との間の電流を単一電荷の単位で制御可能なスイッチング素子を製造できる。
【０１７９】
本実施形態の製造方法は、従来の一般的な半導体プロセスを用いて行うことができるので、上記スイッチング素子を既存の半導体製造ラインを用いて安価に製造できる。また、本実施形態のスイッチング素子と、従来の一般的な例えばＭＯＳデバイスとを容易に混載して製造できる。
【０１８０】
なお、上記実施形態において、微粒子及び連続体を形成するための金属種や、注入およびアニール条件は、微粒子及び連続体を形成すべき位置に応じて、適宜変更が可能である。
【０１８１】
また、上記実施形態において、高抵抗体として、シリコン酸化膜１００１，１１０１，１２０１を用いたが、ガラス基板を用いてもよい。また、高抵抗体としてプラスチック基板を用いてもよく、例えば、ビニールのような柔軟な材料で形成されたプラスチック基板を用いてもよい。この場合は、熱耐性を考慮して、微粒子を形成するのに用いる材料を選択する。
【０１８２】
また、制御層１００２，１１０２，１２０２をポリシリコンやレジストを用いて形成したが、酸化膜や窒化膜で形成しても構わない。この制御層１００２，１１０２，１２０２の材料と、注入を行うべき高抵抗体の材料に応じて、注入する金属又は半導体の材料や、注入エネルギーや、注入量などを調整する。
【０１８３】
また、微粒子１０１４，１１１４，１２１４を形成する材料は、Ａｇ以外の他の材料を用いても構わない。特に、高温での熱処理を行うことが困難な場合には、低融点材料を用いればよい。また、熱処理を行わなくても注入工程のみによって微粒子が形成されるような注入種、注入エネルギー及び注入量等を設定すればよい。
【０１８４】
また、微粒子１０１４，１１１４，１２１４を形成する材料を高抵抗体中に導入する方法としては、注入法を用いたが、固層拡散法など他の方法を用いても構わない。
【０１８５】
（第３実施形態）
第３実施形態では、他の電子装置の製造方法を説明する。本実施形態の電子装置の製造方法は、第１及び第２領域への金属又は半導体の注入と、第３領域への金属又は半導体の注入とを、互いに異なる工程で行う点が、第２実施形態と異なる。
【０１８６】
まず、図１３Ａに示すように、シリコン酸化膜１３０１の表面に、制御層としてのマスク１３０２をレジストによって形成する。
【０１８７】
続いて、上記マスク１３０２の存在の下、上記シリコン酸化膜１３０１に、金属としてのＡｇをイオン注入法によって注入して、第１領域及び第２領域となる部分に中濃度領域１３０４と低濃度領域１３０５とを形成する。
【０１８８】
上記マスク１３０２は、上記Ａｇイオンが通過しない厚みに形成されているので、このマスク１３０２が表面に形成されて第３領域となるシリコン酸化膜１３０１の部分には、Ａｇイオンは注入されない。換言すれば、シリコン酸化膜１３０１の第１及び第２領域となる部分のみに、Ａｇイオンが注入される。
【０１８９】
続いて、図１３Ｃに示すように、上記マスク１３０２を除去する。そして、シリコン酸化膜１３０１に、再度Ａｇイオンの注入を行う。これにより、図１３Ｄのように、シリコン酸化膜１３０１中の第１領域及び第２領域に、高濃度領域１３０３、中濃度領域１３０４、低濃度領域１３０５が形成される。一方、シリコン酸化膜１３０１の第３領域に、低濃度領域１３０７が形成される。
【０１９０】
続いて、所定条件でアニールを行うことにより、シリコン酸化膜１３０１に注入されたＡｇ原子が凝集されて、図１３Ｅに示すように、連続体及び微粒子で形成された第１及び第２電極１３１２，１３１３が、第１及び第２領域に形成される。また微粒子１３１４が第３領域に形成される。
【０１９１】
この後、図示しないが、シリコン酸化膜１３０１の表面に絶縁膜を形成し、この絶縁膜上にゲート電極を形成する。そして、層間絶縁膜を堆積し、第１電極１３１２、第２電極１３１３及びゲート電極に接続するコンタクト配線を形成することにより、本実施形態の電子装置が完成する。
【０１９２】
本実施形態では、典型的には、２回の注入で用いられる材料は同一であり、注入エネルギーは略同じである。なお、シリコン酸化膜１３０１の表面のスパッタリングが無視できない場合は、注入エネルギーを低減する必要がある。この場合、第１領域及び第２領域に形成される金属の連続体と、第３領域に形成される微粒子とが、互いに同一平面上に形成されるように、金属の注入条件を調整する必要がある。
【０１９３】
なお、第１及び第２領域に注入する金属材料と、第３領域に注入する金属材料とを互いに異ならせてもよく、また、第１及び第２領域と、第３領域とで注入条件を異ならせてもよい。また、上記第１乃至第３領域に注入する材料は、半導体であってもよい。また、上記シリコン酸化膜１３０１は、他の絶縁体であってもよく、あるいは、微粒子１３１４に対して障壁となる材料であれば、絶縁体以外のものでもよい。
【０１９４】
（第４実施形態）
第４実施形態では、制御層を形成する前に、シリコン酸化膜に注入を行う点が、第３実施形態と異なる。
【０１９５】
本実施形態では、まず、シリコン酸化膜１４０１に、第３領域に形成すべき微粒子が得られる濃度の金属を注入して、低濃度領域１４０６を形成する（図１４Ａ）。
【０１９６】
この後、上記シリコン酸化膜１４０１の表面に、所定形状の制御層１４０２をレジストによって形成する（図１４Ｂ）。この制御層１４０２は、後の注入工程で金属イオンを透過しない厚さに形成する。
【０１９７】
続いて、上記制御層１４０２が形成された側から、シリコン酸化膜１４０１に金属イオンの注入を行い（図１４Ｃ）、第１及び第２領域となる部分に、高濃度領域１４０３と、中濃度領域１４０４と、低濃度領域１４０５とを形成する。
【０１９８】
そして、制御層１４０２を除去して、アニールを行うことにより、第１領域及び第２領域に、連続体及び微粒子で形成された第１及び第２電極１４１２，１４１３を形成する。また、第３領域に微粒子１４１４を形成する。
【０１９９】
本実施形態によれば、第１及び第２領域への金属の注入条件と、第３領域への金属の注入条件とを、互いに独立して設定することができる点にある。
【０２００】
本実施形態において、制御層１４０２はレジストで形成して図１４Ｅの工程の前に除去したが、導電性物質で形成して残すことにより、第３電極として用いることができる。この場合、第１乃至第３領域と、第３電極とを自己整合的に形成することができ、精度の高い電子装置を容易に製造できる。
【０２０１】
なお、上記第１乃至第３領域に注入する材料は、半導体であってもよい。また、上記シリコン酸化膜１４０１は、他の絶縁体であってもよく、あるいは、微粒子１４１４に対して障壁となる材料であれば他のものでもよい。
【０２０２】
（第５実施形態）
第５実施形態では、微粒子及び連続体を、注入法ではなくて、堆積法又は塗付法を用いて形成する点が、第２乃至第４実施形態と異なる。
【０２０３】
まず、図１５Ａに示すように、シリコン酸化膜１５０１上に、レジストによって所定パターンの制御層１５０２を形成する。
【０２０４】
この後、上記シリコン酸化膜１５０１上に、第１及び第２領域に形成すべき電極の材料１５０３を堆積又は塗布する（図１５Ｂ）。
【０２０５】
続いて、上記制御層１５０２を除去した後、第３領域に形成すべき微粒子の材料を堆積又は塗布する（図１５Ｃ、１５Ｄ）。このとき、上記第１及び第２領域となる部分に微粒子を形成する材料を堆積又は塗布してもよい。この微粒子の材料は、溶剤に絶縁体および金属の材料を含ませたものを用いることができる。
【０２０６】
この後、熱処理を行って、上記第１及び第２領域に、第１電極１５１２及び第２電極１５１３を形成すると共に、上記第３領域に微粒子１５１４を形成する。そして、上記第１乃至第３領域上に、絶縁膜１５２１を形成して、図１５Ｅに示すような電子装置が得られる。
【０２０７】
なお、上記微粒子を形成するための材料によっては、熱処理工程を省略できる。この場合、工程数を削減してコストダウンを図ることができ、また、熱処理によって他の領域に与える影響を回避できる。
【０２０８】
熱処理を行わずに微粒子を形成する方法としては、例えば、絶縁体と金属をスパッタ法により堆積する方法がある。典型的には、絶縁体として酸化シリコンを用いると共に、金属としてタングステンやコバルトなどを用いることができる。絶縁体と共にスパッタ法によって堆積する金属は、高融点材料を用いるのが好ましく、例えば、Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，ＺＲ，Ｎｂ，Ｍｏ，Ｔｃ，Ｒｕ，Ｒｈ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ及びＰｔ等を用いることができる。
【０２０９】
そして、図示しないが、第２実施形態と同様に、絶縁膜１５２１上にゲート電極を形成し、その上に層間絶縁膜を堆積する。この層間絶縁膜に、第１電極１５１２、第２電極１５１３及びゲート電極に接続するコンタクト配線を形成することにより、スイッチング素子が得られる。
【０２１０】
本実施形態において、上記シリコン酸化膜１５０１は、他の絶縁体であってもよく、あるいは、微粒子１５１４に対して障壁となる材料であれば、絶縁体以外のものでもよい。
【０２１１】
（第６実施形態）
第６実施形態では、半導体を用いて微粒子を形成する。この微粒子を形成する半導体は、ドーピングによって高抵抗体中に導入する。
【０２１２】
まず、高抵抗体としてのシリコン酸化膜中にシリコンを注入して、シリコン微粒子を形成する。その後、シリコン酸化膜の表面に、所定形状のマスクをレジストによって形成し、このマスクが形成された側から、シリコン酸化膜中にリンを添加する。これにより、第１及び第２領域を形成する部分のシリコン微粒子が、リンドーピングによって低抵抗化されて、第１及び第２電極として機能する。一方、リンがドーピングされないシリコン微粒子は、第３領域の微粒子として機能する。
【０２１３】
本実施形態では、微粒子の寸法や形成密度を制御することによって第１乃至第３領域を形成するのではなく、微粒子の形態は同一である一方、リンドーピングの濃度によって第１乃至第３領域を形成する点が、第２乃至第５実施形態と異なる。
【０２１４】
本実施形態によれば、少ない工程で電子装置を作製でき、製造コストを低減することができる。また、電荷としてホールを用いた電子装置を容易に製造できる。したがって、従来よりも少ない工程でＣＭＯＳを製造できる。
【０２１５】
（第７実施形態）
第７実施形態の電子装置は、高抵抗体の第１及び第２領域を形成する部分の表面に制御層を形成する点が、第２乃至第５実施形態と異なる。
【０２１６】
まず、図１６Ａに示すように、シリコン基板１６１０上のシリコン酸化膜１６０１の表面であって、第１及び第２領域を形成する部分の表面に、ポリシリコンからなる２つの制御層１６０２，１６０２を形成する。
【０２１７】
この２つの制御層１６０２，１６０２が形成された側から、シリコン酸化膜１６０１に金属をイオン注入する。これにより、図１６Ｂに示すように、表面に制御層１６０２，１６０２が設けられたシリコン酸化膜１６０１の部分（第１及び第２領域に相当する）には、浅い位置に金属の高濃度領域１６０３、中濃度領域１６０４及び低濃度領域１６０５が形成される。一方、表面に制御層１６０２が設けられていないシリコン酸化膜１６０１の部分（第３領域に相当する）には、深い位置に金属の高濃度領域１６０３、中濃度領域１６０４及び低濃度領域１６０５が形成される。この第３領域の高濃度領域１６０３は、上記シリコン基板１６１０の表面に接するように形成する。
【０２１８】
続いて、上記制御層１６０２，１６０２を除去して、アニールを行うことにより、図１６Ｃに示すように、シリコン酸化膜１６０１の比較的浅い位置に形成された第１及び第２領域に、第１及び第２電極１６１２，１６１３が形成される。また、上記第１領域と第２領域に挟まれた第３領域に、密度が低い微粒子１６１４が形成される。これにより、少なくとも第１電極１６１２と第２電極１６１３が含まれる平面と同一の平面上において、微粒子１６１４が低密度に形成される。そして、この低密度の微粒子の下方（シリコン基板１６１０に近い側）に、第１電極１６１２と第２電極１６１３と同様に金属の連続体と大径の微粒子で形成された第３電極１６１５が形成される。この第３電極１６１５は、上記シリコン基板１６１０と接して形成されることにより、このシリコン基板１６１０を介して、第３領域に電界を印加することができる。すなわち、第１実施形態の図９Ｂに似た構成の電子装置が得られる。
【０２１９】
上記各実施形態において、第１及び第２領域は、金属又は半導体の連続体を有するが、第３領域における抵抗の変化の検出を妨げない限り、離散的な領域の集合体であってもよい。例えば、互いの間隔が狭くてトンネルが容易な微粒子の集合体で形成してもよく、あるいは、大径の微粒子の集合体で形成してもよく、要は、電気抵抗が第３領域よりも低ければよい。
【０２２０】
また、各実施形態において、第３領域の微粒子は、平面状に２次元的に配置してもよく、あるいは、直線状に１次元的に配置してもよく、あるいは、１個のみ配置してもよい。
【０２２１】
第２乃至第４、及び、第６実施形態では、絶縁膜中に注入を行うことによって、微粒子及び電極を形成したが、絶縁膜上にＣＶＤ法やスパッタ法などによって金属ナノドットを形成し、その上に絶縁膜を形成してもよい。この場合、金属ナノドットを形成する前までの工程と共に、一般的なＣＭＯＳの製造工程のうちのメタル配線を形成する前の工程までを並行して行うことができる。したがって、ＣＭＯＳが混載された電子装置を容易に製造することができる。
【０２２２】
また、上記各実施形態において、イオン注入によって高抵抗体中に導入する金属は、Ｃｕ，Ｆｅ，Ｓｎ，Ａｕ，Ｐｔ，Ｉｎ及びＧａ等の他の元素の金属であってもよい。特に、ＡｌやＳｉ等のように表面に不動態を形成する材料は、電子装置の特性が安定する点で好ましい。同様に、高融点の金属元素を用いる場合も、特性を安定にできる点で好ましい。
【０２２３】
また、本発明の電子装置は、高抵抗体として、シリコン酸化膜の他にシリコン窒化膜や他の絶縁膜を用いることも可能である。
【０２２４】
上記各実施形態の電子装置を用いることにより、単一電荷によるスイッチ動作やメモリ動作を行うスイッチング素子やメモリ素子を形成できる。詳しくは、微粒子で形成した浮遊電極に蓄積された電荷に応じて、制御電極に電圧が印加されたときの第１電極と第２電極との間（ソース電極とドレイン電極との間）の電流の変化を検知して、上記浮遊電極における記憶状態を検出することにより、メモリ素子として動作する。このようなスイッチング素子やメモリ素子を用いることにより、様々な論理回路やメモリ回路を構成することが可能になる。
【０２２５】
本発明の電子装置は従来の半導体プロセスを用いて作製できるので、従来の例えばＣＭＯＳ等のような半導体装置と容易に混載でき、また、従来のスイッチング素子及びメモリ素子に対して容易に置き換えることができる。
【０２２６】
また、本発明の電子装置を用いることにより、従来よりも低消費電力のスイッチング素子やメモリ素子を形成でき、ひいては、このスイッチング素子やメモリ素子を用いた電子機器の消費電力の低減を図ることができる。本発明の電子装置は、例えば、例えば携帯型情報端末、携帯型録音再生装置、携帯電話、携帯型大容量記憶装置、パーソナルコンピュータ、家庭用電化機器等のあらゆる電子機器に用いることが可能である。
【０２２７】
さらに、本発明の電子機器は、例えば、高抵抗体表面に制御層を形成し、イオン注入を行うことによって、第１乃至第３領域を容易に形成できるので、微細化が容易であり、電子装置の高集積化を容易に行うことができる。また、電子装置のデバイス長及びデバイス幅を高い自由度で設定することができる。
【図面の簡単な説明】
【０２２８】
【図１Ａ】本発明の第１実施形態の電子装置の基本構成を示す模式図である。
【図１Ｂ】電子装置の第３領域の一例を示す模式図である。
【図１Ｃ】第３領域に微粒子を有する電子装置を示す模式図である。
【図１Ｄ】第３領域に微粒子を有する他の電子装置を示す模式図である。
【図２】電子装置の第１乃至第３領域に含まれる金属の濃度分布を示す図である。
【図３Ａ】電子装置の第１乃至第３領域の一例を示す模式図である。
【図３Ｂ】電子装置の第１乃至第３領域の一例を示す模式図である。
【図３Ｃ】電子装置の第１乃至第３領域の一例を示す模式図である。
【図３Ｄ】電子装置の第１乃至第３領域の一例を示す模式図である。
【図３Ｅ】電子装置の第１乃至第３領域の一例を示す模式図である。
【図３Ｆ】電子装置の第１乃至第３領域の一例を示す模式図である。
【図３Ｇ】電子装置の第１乃至第３領域の一例を示す模式図である。
【図４Ａ】第３領域に単一の微粒子を有する電子装置を示す模式図である。
【図４Ｂ】第３領域に２つの微粒子を有する電子装置を示す模式図である。
【図４Ｃ】第３領域に３つの微粒子を有する電子装置を示す模式図である。
【図５Ａ】本実施形態の電子装置の製造方法を示す工程図である。
【図５Ｂ】図５Ａに続く製造工程を示す図である。
【図５Ｃ】図５Ｂに続く製造工程を示す図である。
【図５Ｄ】図５Ｃに続く製造工程を示す図である。
【図６Ａ】他の電子装置の製造方法を示す工程図である。
【図６Ｂ】図６Ａに続く製造工程を示す図である。
【図６Ｃ】図６Ｂに続く製造工程を示す図である。
【図６Ｄ】図６Ｃに続く製造工程を示す図である。
【図６Ｅ】図６Ｄに続く製造工程を示す図である。
【図６Ｆ】図６Ｅに続く製造工程を示す図である。
【図７】本実施形態の電子装置としてのスイッチング素子を示す図である。
【図８Ａ】本実施形態の電子装置としてのメモリ素子を示す図である。
【図８Ｂ】図８Ａのメモリ素子の一部を示す図である。
【図９Ａ】本実施形態の電子装置が有する電極及び微粒子の形状の一例を示す図である。
【図９Ｂ】電極及び微粒子の形状の他の例を示す図である。
【図９Ｃ】電極及び微粒子の形状の他の例を示す図である。
【図９Ｄ】電極及び微粒子の形状の他の例を示す図である。
【図９Ｅ】電極及び微粒子の形状の他の例を示す図である。
【図９Ｆ】電極及び微粒子の形状の他の例を示す図である。
【図９Ｇ】電極の形状の一例を示す図である。
【図９Ｈ】電極の形状の他の例を示す図である。
【図９Ｉ】電極の形状の他の例を示す図である。
【図９Ｊ】電極の形状の他の例を示す図である。
【図１０Ａ】第２実施形態の電子装置の製造方法を示す工程図である。
【図１０Ｂ】図１０Ａに続く工程を示す図である。
【図１０Ｃ】図１０Ｂに続く工程を示す図である。
【図１０Ｄ】図１０Ｃに続く工程を示す図である。
【図１０Ｅ】図１０Ｄに続く工程を示す図である。
【図１１Ａ】他の電子装置の製造方法を示す工程図である。
【図１１Ｂ】図１１Ａに続く工程を示す図である。
【図１１Ｃ】図１１Ｂに続く工程を示す図である。
【図１１Ｄ】図１１Ｃに続く工程を示す図である。
【図１１Ｅ】図１１Ｄに続く工程を示す図である。
【図１２Ａ】スイッチング素子の製造方法を示す工程図である。
【図１２Ｂ】図１２Ａに続く工程を示す図である。
【図１２Ｃ】図１２Ｂに続く工程を示す図である。
【図１２Ｄ】図１２Ｃに続く工程を示す図である。
【図１２Ｅ】図１２Ｄに続く工程を示す図である。
【図１３Ａ】第３実施形態の電子装置の製造方法を示す工程図である。
【図１３Ｂ】図１３Ａに続く工程を示す図である。
【図１３Ｃ】図１３Ｂに続く工程を示す図である。
【図１３Ｄ】図１３Ｃに続く工程を示す図である。
【図１３Ｅ】図１３Ｄに続く工程を示す図である。
【図１４Ａ】第４実施形態の電子装置の製造方法を示す工程図である。
【図１４Ｂ】図１４Ａに続く工程を示す図である。
【図１４Ｃ】図１４Ｂに続く工程を示す図である。
【図１４Ｄ】図１４Ｃに続く工程を示す図である。
【図１４Ｅ】図１４Ｄに続く工程を示す図である。
【図１５Ａ】第５実施形態の電子装置の製造方法を示す工程図である。
【図１５Ｂ】図１５Ａに続く工程を示す図である。
【図１５Ｃ】図１５Ｂに続く工程を示す図である。
【図１５Ｄ】図１５Ｃに続く工程を示す図である。
【図１５Ｅ】図１５Ｄに続く工程を示す図である。
【図１６Ａ】第７実施形態の電子装置の製造方法を示す工程図である。
【図１６Ｂ】図１６Ａに続く工程を示す図である。
【図１６Ｃ】図１６Ｂに続く工程を示す図である。
【図１７】従来のスイッチング素子を示す図である。
【符号の説明】
【０２２９】
１０１ 高抵抗体
１０２ 第１領域
１０３ 第２領域
１０４ 第３領域
１０５ 小領域
１０６ 絶縁体
１０７ 微粒子
【特許請求の範囲】
【請求項１】
電気抵抗が高い高抵抗体と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第１領域と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第２領域と、
上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域と
を備え、
上記第１領域と、上記第２領域と、上記第３領域とは、互いに同一の金属又は半導体元素を含み、
上記第３領域は、上記金属又は半導体を含む微粒子を有し、
上記第３領域における上記金属又は半導体の平均濃度が、上記第１領域及び第２領域における上記金属又は半導体の平均濃度よりも低いことを特徴とする電子装置。
【請求項２】
請求項１に記載の電子装置において、
上記第１領域と第２領域との間の距離は、１．０ｎｍ以上０．１μｍ以下であることを特徴とする電子装置。
【請求項３】
請求項１に記載の電子装置において、
上記第３領域の微粒子は、平面状に配列されていることを特徴とする電子装置。
【請求項４】
請求項１に記載の電子装置において、
上記第３領域の微粒子は、直線状に配列されていることを特徴とする電子装置。
【請求項５】
請求項１に記載の電子装置において、
上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域及び第２領域における上記微粒子の平均密度は、上記第３領域における上記微粒子の平均密度よりも大きいことを特徴とする電子装置。
【請求項６】
請求項５に記載の電子装置において、
上記第１領域の微粒子と、上記第２領域の微粒子と、上記第３領域の微粒子とは、互いに同一の平面上又は直線上に配列されており、上記第１領域及び第２領域における上記微粒子の配列間隔は、上記第３領域における上記微粒子の配列間隔よりも小さいことを特徴とする電子装置。
【請求項７】
請求項１に記載の電子装置において、
上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域の微粒子と、上記第２領域の微粒子と、上記第３領域の微粒子とは、互いに同一の平面上又は直線上に配列されており、
上記第１領域及び第２領域における上記微粒子の直径は、上記第３領域における上記微粒子の直径よりも大きいことを特徴とする電子装置。
【請求項８】
請求項１に記載の電子装置において、
上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域及び第２領域の上記第３領域から遠い部分には、上記金属又は半導体元素の連続体が形成されていることを特徴とする電子装置。
【請求項９】
請求項１に記載の電子装置において、
上記第１領域と、第２領域と、第３領域とを含む平面に含まれない位置であって、上記第１領域および第２領域に対する距離よりも第３領域に対する距離が近い位置に形成された電極を備えることを特徴とする電子装置。
【請求項１０】
請求項１に記載の電子装置を製造する方法であって、
上記高抵抗体上に、所定パターンの制御層を形成する工程と、
上記高抵抗体に、上記制御層が形成された側から上記金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備えることを特徴とする電子装置の製造方法。
【請求項１１】
請求項１に記載の電子装置を製造する方法であって、
上記高抵抗体上に、所定パターンの制御層を形成する工程と、
上記高抵抗体に、上記制御層が形成された側から上記金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記制御層が除去された高抵抗体に、上記金属又は半導体を注入する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備えることを特徴とする電子装置の製造方法。
【請求項１２】
請求項１に記載の電子装置を製造する方法であって、
上記高抵抗体に、上記金属又は半導体を注入する工程と、
上記金属又は半導体が注入された高抵抗体上に、所定パターンの制御層を形成する工程と、
上記制御層が形成された高抵抗体に、上記制御層が形成された側から金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備えることを特徴とする電子装置の製造方法。
【請求項１３】
請求項１に記載の電子装置を備えた電子回路。
【請求項１４】
請求項１３に記載の電子回路を備えた電子機器。
【請求項１】
電気抵抗が高い高抵抗体と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第１領域と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第２領域と、
上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域と
を備え、
上記第１領域と、上記第２領域と、上記第３領域とは、互いに同一の金属又は半導体元素を含み、
上記第３領域は、上記金属又は半導体を含む微粒子を有し、
上記第３領域における上記金属又は半導体の平均濃度が、上記第１領域及び第２領域における上記金属又は半導体の平均濃度よりも低いことを特徴とする電子装置。
【請求項２】
請求項１に記載の電子装置において、
上記第１領域と第２領域との間の距離は、１．０ｎｍ以上０．１μｍ以下であることを特徴とする電子装置。
【請求項３】
請求項１に記載の電子装置において、
上記第３領域の微粒子は、平面状に配列されていることを特徴とする電子装置。
【請求項４】
請求項１に記載の電子装置において、
上記第３領域の微粒子は、直線状に配列されていることを特徴とする電子装置。
【請求項５】
請求項１に記載の電子装置において、
上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域及び第２領域における上記微粒子の平均密度は、上記第３領域における上記微粒子の平均密度よりも大きいことを特徴とする電子装置。
【請求項６】
請求項５に記載の電子装置において、
上記第１領域の微粒子と、上記第２領域の微粒子と、上記第３領域の微粒子とは、互いに同一の平面上又は直線上に配列されており、上記第１領域及び第２領域における上記微粒子の配列間隔は、上記第３領域における上記微粒子の配列間隔よりも小さいことを特徴とする電子装置。
【請求項７】
請求項１に記載の電子装置において、
上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域の微粒子と、上記第２領域の微粒子と、上記第３領域の微粒子とは、互いに同一の平面上又は直線上に配列されており、
上記第１領域及び第２領域における上記微粒子の直径は、上記第３領域における上記微粒子の直径よりも大きいことを特徴とする電子装置。
【請求項８】
請求項１に記載の電子装置において、
上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域及び第２領域の上記第３領域から遠い部分には、上記金属又は半導体元素の連続体が形成されていることを特徴とする電子装置。
【請求項９】
請求項１に記載の電子装置において、
上記第１領域と、第２領域と、第３領域とを含む平面に含まれない位置であって、上記第１領域および第２領域に対する距離よりも第３領域に対する距離が近い位置に形成された電極を備えることを特徴とする電子装置。
【請求項１０】
請求項１に記載の電子装置を製造する方法であって、
上記高抵抗体上に、所定パターンの制御層を形成する工程と、
上記高抵抗体に、上記制御層が形成された側から上記金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備えることを特徴とする電子装置の製造方法。
【請求項１１】
請求項１に記載の電子装置を製造する方法であって、
上記高抵抗体上に、所定パターンの制御層を形成する工程と、
上記高抵抗体に、上記制御層が形成された側から上記金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記制御層が除去された高抵抗体に、上記金属又は半導体を注入する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備えることを特徴とする電子装置の製造方法。
【請求項１２】
請求項１に記載の電子装置を製造する方法であって、
上記高抵抗体に、上記金属又は半導体を注入する工程と、
上記金属又は半導体が注入された高抵抗体上に、所定パターンの制御層を形成する工程と、
上記制御層が形成された高抵抗体に、上記制御層が形成された側から金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備えることを特徴とする電子装置の製造方法。
【請求項１３】
請求項１に記載の電子装置を備えた電子回路。
【請求項１４】
請求項１３に記載の電子回路を備えた電子機器。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図３Ｇ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図７】
【図８Ａ】
【図８Ｂ】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図９Ｆ】
【図９Ｇ】
【図９Ｈ】
【図９Ｉ】
【図９Ｊ】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１０Ｅ】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１１Ｄ】
【図１１Ｅ】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図１２Ｄ】
【図１２Ｅ】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１３Ｄ】
【図１３Ｅ】
【図１４Ａ】
【図１４Ｂ】
【図１４Ｃ】
【図１４Ｄ】
【図１４Ｅ】
【図１５Ａ】
【図１５Ｂ】
【図１５Ｃ】
【図１５Ｄ】
【図１５Ｅ】
【図１６Ａ】
【図１６Ｂ】
【図１６Ｃ】
【図１７】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図３Ｇ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図７】
【図８Ａ】
【図８Ｂ】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図９Ｆ】
【図９Ｇ】
【図９Ｈ】
【図９Ｉ】
【図９Ｊ】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１０Ｅ】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１１Ｄ】
【図１１Ｅ】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図１２Ｄ】
【図１２Ｅ】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１３Ｄ】
【図１３Ｅ】
【図１４Ａ】
【図１４Ｂ】
【図１４Ｃ】
【図１４Ｄ】
【図１４Ｅ】
【図１５Ａ】
【図１５Ｂ】
【図１５Ｃ】
【図１５Ｄ】
【図１５Ｅ】
【図１６Ａ】
【図１６Ｂ】
【図１６Ｃ】
【図１７】
【公開番号】特開２００７−１４２１８０（Ｐ２００７−１４２１８０Ａ）
【公開日】平成１９年６月７日（２００７．６．７）
【国際特許分類】
【出願番号】特願２００５−３３４３３３（Ｐ２００５−３３４３３３）
【出願日】平成１７年１１月１８日（２００５．１１．１８）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成１９年６月７日（２００７．６．７）
【国際特許分類】
【出願日】平成１７年１１月１８日（２００５．１１．１８）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]