ＭＥＭＳセンサ
【課題】１つのチップへの集積回路との混載が可能でありながら、コンデンサを構成する第１電極および第２電極への外部からの直流電圧の印加が不要である、ＭＥＭＳセンサを提供する。
【解決手段】シリコン基板２上には、第１電極９が設けられている。第１電極９は、複数の不揮発性メモリセル５からなる。各不揮発性メモリセル５のフローティングゲート６には、電荷が蓄積されている。第１電極９に対してシリコン基板２側と反対側には、第２電極１６が設けられている。第２電極１６は、第１電極９に対して間隔を空けて対向し、第１電極９との対向方向に振動可能とされている。
【解決手段】シリコン基板２上には、第１電極９が設けられている。第１電極９は、複数の不揮発性メモリセル５からなる。各不揮発性メモリセル５のフローティングゲート６には、電荷が蓄積されている。第１電極９に対してシリコン基板２側と反対側には、第２電極１６が設けられている。第２電極１６は、第１電極９に対して間隔を空けて対向し、第１電極９との対向方向に振動可能とされている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ（Micro Electro Mechanical Systems）技術により製造されるセンサに関する。
【背景技術】
【０００２】
たとえば、音響／電気変換素子としてのコンデンサマイクでは、振動板およびバックプレートによりコンデンサが構成され、振動板またはバックプレートに直流電圧が印加された状態で、振動板の振動により生じるコンデンサの静電容量の変化が音声出力信号として取り出される。
このコンデンサマイクの一種として、エレクトレット現象（ある物質に強い電界をかけると、その電界を取り去った後でも電荷が残る現象）により帯電させた高分子フィルムを振動板に採用し、または、その帯電させた高分子フィルムをバックプレートに溶着させることによって、外部からの直流電圧の印加を不要とした、ＥＣＭ（Electret Condenser Microphone）が知られている。
【特許文献１】特開２００２−７８０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
最近、ＥＣＭに代えて、ＭＥＭＳ技術により製造されるシリコンマイクの注目度が急激に高まっている。シリコンマイクは、シリコン基板上に、振動板とバックプレートとを微小な間隔を空けて対向配置した構造を有している。このようなシリコンマイクは、ＥＣＭなどのコンデンサマイクと比較して、１つのチップに集積回路との混載が可能であるという大きな利点を有している。
【０００４】
しかしながら、シリコン基板上に帯電させた高分子フィルムをＭＥＭＳ技術により形成することはできないので、シリコンマイクでは、外部から振動板またはバックプレートへの直流電圧の印加が必要である。
本発明の目的は、１つのチップへの集積回路との混載が可能でありながら、コンデンサを構成する第１電極および第２電極への外部からの直流電圧の印加が不要である、ＭＥＭＳセンサを提供することである。
【課題を解決するための手段】
【０００５】
前記の目的を達成するための請求項１記載の発明は、半導体基板と、半導体基板上に形成され、電荷が蓄積された複数の不揮発性メモリセルからなる第１電極と、前記第１電極に対して前記半導体基板側と反対側に間隔を空けて対向し、前記第１電極との対向方向に振動可能な第２電極とを含む、ＭＥＭＳセンサである。
この構成によれば、半導体基板上には、第１電極が設けられている。第１電極は、複数の不揮発性メモリセルからなる。各不揮発性メモリセルには、電荷が蓄積されている。第１電極に対して半導体基板側と反対側には、第２電極が設けられている。第２電極は、第１電極に対して間隔を空けて対向し、その対向方向に振動可能とされている。
【０００６】
各不揮発性メモリセルに電荷が蓄積されていることにより（第１電極が帯電していることにより）、第１電極と第２電極との間には、電界（電位差）が生じている。そのため、外部から第１電極および第２電極に直流電圧を印加しなくても、第２電極が振動すると、第１電極および第２電極により構成されるコンデンサの静電容量が変化する。
また、半導体基板は、トランジスタなどからなる集積回路を形成するための半導体基板として利用することができる。これにより、ＭＥＭＳセンサと集積回路とを１つのチップに混載させることができる。
【０００７】
よって、このＭＥＭＳセンサは、１つのチップへの集積回路との混載が可能でありながら、コンデンサを構成する第１電極および第２電極への外部からの直流電圧の印加が不要である。
請求項２に記載のように、前記不揮発性メモリセルは、ポリシリコンからなるフローティングゲートと、前記フローティングゲート上に積層されたポリシリコンからなるコントロールゲートと、前記フローティングゲートと前記コントロールゲートとの間に介在され、窒化シリコン膜を１対の酸化シリコン膜で挟み込んだＯＮＯ構造を有する絶縁膜とを備えていてもよい。
【０００８】
この構成では、コントロールゲートの電圧を制御することにより、フローティングゲートに電荷（電子）を蓄積させることができる。
【発明を実施するための最良の形態】
【０００９】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係るシリコンマイクの構造を模式的に示す断面図である。
シリコンマイク１は、ＭＥＭＳ技術により製造されるセンサ（ＭＥＭＳセンサ）である。シリコンマイク１は、半導体基板としてのシリコン基板２を備えている。シリコン基板２の表面は、酸化シリコン（ＳｉＯ２）からなるゲート絶縁膜３により覆われている。
【００１０】
シリコン基板２には、メモリセル領域４が設定されている。メモリセル領域４には、複数の不揮発性メモリセル５が行列状に配置されている。各不揮発性メモリセル５は、シリコン基板２の表層部に、互いに間隔を空けて形成されたソース領域およびドレイン領域（いずれも図示せず）を備えている。また、各不揮発性メモリセル５は、ゲート絶縁膜３上に、ソース領域とドレイン領域との間に対向するフローティングゲート６と、フローティングゲート６上に積層されたコントロールゲート７とを備えている。フローティングゲート６およびコントロールゲート７は、不純物（たとえば、リン）が添加されたポリシリコンからなる。フローティングゲート６とコントロールゲート７との間には、ゲート間絶縁膜８が介在され、このゲート間絶縁膜８により、フローティングゲート６とコントロールゲート７とが絶縁されている。ゲート間絶縁膜８は、たとえば、窒化シリコン膜を１対の酸化シリコン膜で挟み込んだＯＮＯ（酸化膜−窒化膜−酸化膜）構造を有する膜からなる。
【００１１】
メモリセル領域４に行列状に配置された不揮発性メモリセル５は、シリコンマイク１におけるバックプレートとして機能する第１電極９を構成している。そして、各不揮発性メモリセル５のフローティングゲート６には、電荷（電子）が蓄積されている。これにより、第１電極９は、一様に帯電している。フローティングゲート６への電荷の蓄積は、コントロールゲート７の電圧を制御することにより達成される。
【００１２】
メモリセル領域４の周囲において、ゲート絶縁膜３上には、リンシリケートガラス（ＰＳＧ）からなる絶縁層１０が形成されている。
絶縁層１０上には、窒化シリコン（ＳｉＮ）からなる下絶縁膜１１が形成されている。下絶縁膜１１は、平面視でメモリセル領域４を含むシリコン基板２上の全域を覆っている。下絶縁膜１１は、絶縁層１０の上面に沿ったベース部１２と、第１電極９と対向する電極対向部１３と、ベース部１２と電極対向部１３の周縁部の一部とを接続する接続部１４とを一体的に有している。
【００１３】
電極対向部１３は、ベース部１２よりも一段高い位置に形成されており、電極対向部１３の下面と第１電極９（コントロールゲート７）の上面との間には、所定間隔（たとえば、４μｍ）が空けられている。また、電極対向部１３の周縁部は、接続部１４が形成されている一部分を除き、ベース部１２との間に間隔を空けて、ベース部１２から断絶されている。
【００１４】
下絶縁膜１１のベース部１２上には、アルミニウムからなるパッド１５が形成されている。
下絶縁膜１１の電極対向部１３上には、アルミニウムからなる第２電極１６が形成されている。第２電極１６は、図示しない配線を介して、パッド１５と電気的に接続されている。
【００１５】
下絶縁膜１１上には、窒化シリコンからなる上絶縁膜１７が形成されている。上絶縁膜１７は、下絶縁膜１１のベース部１２上に積層されたベース部１８と、下絶縁膜１１の電極対向部１３上に積層された電極被覆部１９と、下絶縁膜１１の接続部１４と接する接続部２０とを一体的に有している。
ベース部１８は、パッド１５の中央部を露出させるための開口２１を有し、その開口２１の周囲の部分によりパッド１５の周縁部を被覆している。パッド１５には、信号取り出し用配線が接続される。
【００１６】
接続部２０は、ベース部１８と電極被覆部１９の周縁部の一部とを接続している。この接続部２０および下絶縁膜１１の接続部１４によって、下絶縁膜１１の電極対向部１３および上絶縁膜１７の電極被覆部１９は、電極対向部１３の下面と第１電極９の上面との間に間隔を空けた状態で、第１電極９との対向方向に振動可能に支持されている。そして、第２電極１６は、電極対向部１３と電極被覆部１９とに挟持されることにより、第１電極９との対向方向に振動可能とされている。
【００１７】
以上のように、シリコン基板２上には、第１電極９が設けられている。第１電極９は、複数の不揮発性メモリセル５からなる。各不揮発性メモリセル５のフローティングゲート６には、電荷が蓄積されている。第１電極９に対してシリコン基板２側と反対側には、第２電極１６が設けられている。第２電極１６は、第１電極９に対して間隔を空けて対向し、第１電極９との対向方向に振動可能とされている。
【００１８】
各不揮発性メモリセル５のフローティングゲート６に電荷が蓄積されていることにより、第１電極９がほぼ一様に帯電し、第１電極９と第２電極１６との間には、ほぼ一様な電界（電位差）が生じている。そのため、外部から第１電極９および第２電極１６に直流電圧を印加しなくても、第２電極１６が振動すると、第１電極９および第２電極１６により構成されるコンデンサの静電容量が変化する。第２電極１６とパッド１５とが電気的に接続されているので、第１電極９および第２電極１６からなるコンデンサの静電容量が変化すると、パッド１５に接続された信号取り出し用配線に、その静電容量の変化量に応じた電流が流れる。したがって、信号取り出し用配線を流れる電流に基づいて、第２電極１６に入力された音圧の大きさを検出することができる。
【００１９】
また、シリコン基板２は、トランジスタなどからなる集積回路を形成するための半導体基板として利用することができる。これにより、シリコンマイク１と集積回路とを１つのチップに混載させることができる。
よって、シリコンマイク１は、１つのチップへの集積回路との混載が可能でありながら、コンデンサを構成する第１電極９および第２電極１６への外部からの直流電圧の印加が不要である。
【００２０】
図２Ａ〜２Ｆは、シリコンマイク１の製造方法を工程順に示す模式的な断面図である。
まず、図２Ａに示すように、熱酸化処理により、シリコン基板２の表面に、ゲート絶縁膜３が形成される。シリコン基板２の表層部には、メモリセル領域４に、不揮発性メモリセル５のソース領域およびドレイン領域が予め作り込まれている。つづいて、ＣＶＤ（Chemical Vapor Deposition）法により、ゲート絶縁膜３上に、不純物が添加されたポリシリコン膜、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜および不純物が添加されたポリシリコン膜が順に形成され、フォトリソグラフィ技術およびエッチング技術により、それらの膜がパターニングされる。これにより、メモリセル領域４において、ゲート絶縁膜３上に、複数の不揮発性メモリセル５のフローティングゲート６、コントロールゲート７およびゲート間絶縁膜８が形成される。
【００２１】
次に、図２Ｂに示すように、ＣＶＤ法により、ゲート絶縁膜３上に、リンシリケートガラスからなる第１絶縁膜２２が形成される。第１絶縁膜２２は、各不揮発性メモリセル５のフローティングゲート６、コントロールゲート７およびゲート間絶縁膜８を覆い、コントロールゲート７上における厚さが所定厚さ（たとえば、４μｍ）となるように形成される。
【００２２】
その後、図２Ｃに示すように、ＣＶＤ法により、第１絶縁膜２２上に、窒化シリコンからなる第２絶縁膜２３が形成される。第１絶縁膜２２は、その全面が第２絶縁膜２３により覆われる。
次いで、スパッタ法により、第２絶縁膜２３上に、アルミニウム（Ａｌ）膜が形成される。そして、フォトリソグラフィ技術およびエッチング技術により、そのアルミニウム膜がパターニングされる。これにより、図２Ｄに示すように、第２絶縁膜２３上に、パッド１５、第２電極１６およびこれらを接続する配線（図示せず）が形成される。
【００２３】
その後、図２Ｅに示すように、ＣＶＤ法により、第２絶縁膜２３上に、窒化シリコンからなる第３絶縁膜２４が形成される。第２絶縁膜２３上のパッド１５および第２電極１６などは、第３絶縁膜２４により覆われる。
第３絶縁膜２４の形成後、図２Ｆに示すように、フォトリソグラフィ技術およびエッチング技術により、第２絶縁膜２３および第３絶縁膜２４におけるメモリセル領域４を取り囲む部分と、第３絶縁膜２４におけるパッド１５に対向する部分とが選択的に除去される。これにより、第２絶縁膜２３は、ベース部１２、電極対向部１３および接続部１４を有する下絶縁膜１１となり、ベース部１２と電極対向部１３の周縁部との間に隙間２５が形成される。第３絶縁膜２４は、ベース部１８、電極被覆部１９および接続部２０を有する上絶縁膜１７となる。
【００２４】
その後、隙間２５を介して第１絶縁膜２２にエッチング液（たとえば、ふっ酸）が供給されることにより、メモリセル領域４から第１絶縁膜２２が選択的に除去される。これにより、第１絶縁膜２２は、絶縁層１０となる。また、下絶縁膜１１の電極対向部１３の下面と第１電極９（コントロールゲート７）の上面との間に空隙が形成され、電極対向部１３および上絶縁膜１７の電極被覆部１９により挟持された第２電極１６が振動可能な状態となり、図１に示すシリコンマイク１が得られる。
【００２５】
本発明の一実施形態の説明は以上のとおりであるが、本発明は、他の形態で実施することもできる。たとえば、ＭＥＭＳセンサの一例として、シリコンマイク１を取り上げたが、本発明は、シリコンマイク１に限らず、コンデンサの静電容量の変化量に基づいて、振動可能な第２電極に入力された音圧以外の圧力を検出可能な圧力センサや、第２電極に生じた加速度を検出可能な加速度センサなどに適用されてもよい。
【００２６】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００２７】
【図１】図１は、本発明の一実施形態に係るＭＥＭＳセンサの一例としてのシリコンマイクの構造を模式的に示す断面図である。
【図２Ａ】図２は、図１に示すシリコンマイクの製造方法を説明するための模式的な断面図である。
【図２Ｂ】図２Ｂは、図２Ａの次の工程を模式的に示す断面図である。
【図２Ｃ】図２Ｃは、図２Ｂの次の工程を模式的に示す断面図である。
【図２Ｄ】図２Ｄは、図２Ｃの次の工程を模式的に示す断面図である。
【図２Ｅ】図２Ｅは、図２Ｄの次の工程を模式的に示す断面図である。
【図２Ｆ】図２Ｆは、図２Ｅの次の工程を模式的に示す断面図である。
【符号の説明】
【００２８】
１ シリコンマイク（ＭＥＭＳセンサ）
２ シリコン基板（半導体基板）
５ 不揮発性メモリセル
６ フローティングゲート
７ コントロールゲート
８ ゲート間絶縁膜（絶縁膜）
９ 第１電極
１６ 第２電極
【技術分野】
【０００１】
本発明は、ＭＥＭＳ（Micro Electro Mechanical Systems）技術により製造されるセンサに関する。
【背景技術】
【０００２】
たとえば、音響／電気変換素子としてのコンデンサマイクでは、振動板およびバックプレートによりコンデンサが構成され、振動板またはバックプレートに直流電圧が印加された状態で、振動板の振動により生じるコンデンサの静電容量の変化が音声出力信号として取り出される。
このコンデンサマイクの一種として、エレクトレット現象（ある物質に強い電界をかけると、その電界を取り去った後でも電荷が残る現象）により帯電させた高分子フィルムを振動板に採用し、または、その帯電させた高分子フィルムをバックプレートに溶着させることによって、外部からの直流電圧の印加を不要とした、ＥＣＭ（Electret Condenser Microphone）が知られている。
【特許文献１】特開２００２−７８０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
最近、ＥＣＭに代えて、ＭＥＭＳ技術により製造されるシリコンマイクの注目度が急激に高まっている。シリコンマイクは、シリコン基板上に、振動板とバックプレートとを微小な間隔を空けて対向配置した構造を有している。このようなシリコンマイクは、ＥＣＭなどのコンデンサマイクと比較して、１つのチップに集積回路との混載が可能であるという大きな利点を有している。
【０００４】
しかしながら、シリコン基板上に帯電させた高分子フィルムをＭＥＭＳ技術により形成することはできないので、シリコンマイクでは、外部から振動板またはバックプレートへの直流電圧の印加が必要である。
本発明の目的は、１つのチップへの集積回路との混載が可能でありながら、コンデンサを構成する第１電極および第２電極への外部からの直流電圧の印加が不要である、ＭＥＭＳセンサを提供することである。
【課題を解決するための手段】
【０００５】
前記の目的を達成するための請求項１記載の発明は、半導体基板と、半導体基板上に形成され、電荷が蓄積された複数の不揮発性メモリセルからなる第１電極と、前記第１電極に対して前記半導体基板側と反対側に間隔を空けて対向し、前記第１電極との対向方向に振動可能な第２電極とを含む、ＭＥＭＳセンサである。
この構成によれば、半導体基板上には、第１電極が設けられている。第１電極は、複数の不揮発性メモリセルからなる。各不揮発性メモリセルには、電荷が蓄積されている。第１電極に対して半導体基板側と反対側には、第２電極が設けられている。第２電極は、第１電極に対して間隔を空けて対向し、その対向方向に振動可能とされている。
【０００６】
各不揮発性メモリセルに電荷が蓄積されていることにより（第１電極が帯電していることにより）、第１電極と第２電極との間には、電界（電位差）が生じている。そのため、外部から第１電極および第２電極に直流電圧を印加しなくても、第２電極が振動すると、第１電極および第２電極により構成されるコンデンサの静電容量が変化する。
また、半導体基板は、トランジスタなどからなる集積回路を形成するための半導体基板として利用することができる。これにより、ＭＥＭＳセンサと集積回路とを１つのチップに混載させることができる。
【０００７】
よって、このＭＥＭＳセンサは、１つのチップへの集積回路との混載が可能でありながら、コンデンサを構成する第１電極および第２電極への外部からの直流電圧の印加が不要である。
請求項２に記載のように、前記不揮発性メモリセルは、ポリシリコンからなるフローティングゲートと、前記フローティングゲート上に積層されたポリシリコンからなるコントロールゲートと、前記フローティングゲートと前記コントロールゲートとの間に介在され、窒化シリコン膜を１対の酸化シリコン膜で挟み込んだＯＮＯ構造を有する絶縁膜とを備えていてもよい。
【０００８】
この構成では、コントロールゲートの電圧を制御することにより、フローティングゲートに電荷（電子）を蓄積させることができる。
【発明を実施するための最良の形態】
【０００９】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係るシリコンマイクの構造を模式的に示す断面図である。
シリコンマイク１は、ＭＥＭＳ技術により製造されるセンサ（ＭＥＭＳセンサ）である。シリコンマイク１は、半導体基板としてのシリコン基板２を備えている。シリコン基板２の表面は、酸化シリコン（ＳｉＯ２）からなるゲート絶縁膜３により覆われている。
【００１０】
シリコン基板２には、メモリセル領域４が設定されている。メモリセル領域４には、複数の不揮発性メモリセル５が行列状に配置されている。各不揮発性メモリセル５は、シリコン基板２の表層部に、互いに間隔を空けて形成されたソース領域およびドレイン領域（いずれも図示せず）を備えている。また、各不揮発性メモリセル５は、ゲート絶縁膜３上に、ソース領域とドレイン領域との間に対向するフローティングゲート６と、フローティングゲート６上に積層されたコントロールゲート７とを備えている。フローティングゲート６およびコントロールゲート７は、不純物（たとえば、リン）が添加されたポリシリコンからなる。フローティングゲート６とコントロールゲート７との間には、ゲート間絶縁膜８が介在され、このゲート間絶縁膜８により、フローティングゲート６とコントロールゲート７とが絶縁されている。ゲート間絶縁膜８は、たとえば、窒化シリコン膜を１対の酸化シリコン膜で挟み込んだＯＮＯ（酸化膜−窒化膜−酸化膜）構造を有する膜からなる。
【００１１】
メモリセル領域４に行列状に配置された不揮発性メモリセル５は、シリコンマイク１におけるバックプレートとして機能する第１電極９を構成している。そして、各不揮発性メモリセル５のフローティングゲート６には、電荷（電子）が蓄積されている。これにより、第１電極９は、一様に帯電している。フローティングゲート６への電荷の蓄積は、コントロールゲート７の電圧を制御することにより達成される。
【００１２】
メモリセル領域４の周囲において、ゲート絶縁膜３上には、リンシリケートガラス（ＰＳＧ）からなる絶縁層１０が形成されている。
絶縁層１０上には、窒化シリコン（ＳｉＮ）からなる下絶縁膜１１が形成されている。下絶縁膜１１は、平面視でメモリセル領域４を含むシリコン基板２上の全域を覆っている。下絶縁膜１１は、絶縁層１０の上面に沿ったベース部１２と、第１電極９と対向する電極対向部１３と、ベース部１２と電極対向部１３の周縁部の一部とを接続する接続部１４とを一体的に有している。
【００１３】
電極対向部１３は、ベース部１２よりも一段高い位置に形成されており、電極対向部１３の下面と第１電極９（コントロールゲート７）の上面との間には、所定間隔（たとえば、４μｍ）が空けられている。また、電極対向部１３の周縁部は、接続部１４が形成されている一部分を除き、ベース部１２との間に間隔を空けて、ベース部１２から断絶されている。
【００１４】
下絶縁膜１１のベース部１２上には、アルミニウムからなるパッド１５が形成されている。
下絶縁膜１１の電極対向部１３上には、アルミニウムからなる第２電極１６が形成されている。第２電極１６は、図示しない配線を介して、パッド１５と電気的に接続されている。
【００１５】
下絶縁膜１１上には、窒化シリコンからなる上絶縁膜１７が形成されている。上絶縁膜１７は、下絶縁膜１１のベース部１２上に積層されたベース部１８と、下絶縁膜１１の電極対向部１３上に積層された電極被覆部１９と、下絶縁膜１１の接続部１４と接する接続部２０とを一体的に有している。
ベース部１８は、パッド１５の中央部を露出させるための開口２１を有し、その開口２１の周囲の部分によりパッド１５の周縁部を被覆している。パッド１５には、信号取り出し用配線が接続される。
【００１６】
接続部２０は、ベース部１８と電極被覆部１９の周縁部の一部とを接続している。この接続部２０および下絶縁膜１１の接続部１４によって、下絶縁膜１１の電極対向部１３および上絶縁膜１７の電極被覆部１９は、電極対向部１３の下面と第１電極９の上面との間に間隔を空けた状態で、第１電極９との対向方向に振動可能に支持されている。そして、第２電極１６は、電極対向部１３と電極被覆部１９とに挟持されることにより、第１電極９との対向方向に振動可能とされている。
【００１７】
以上のように、シリコン基板２上には、第１電極９が設けられている。第１電極９は、複数の不揮発性メモリセル５からなる。各不揮発性メモリセル５のフローティングゲート６には、電荷が蓄積されている。第１電極９に対してシリコン基板２側と反対側には、第２電極１６が設けられている。第２電極１６は、第１電極９に対して間隔を空けて対向し、第１電極９との対向方向に振動可能とされている。
【００１８】
各不揮発性メモリセル５のフローティングゲート６に電荷が蓄積されていることにより、第１電極９がほぼ一様に帯電し、第１電極９と第２電極１６との間には、ほぼ一様な電界（電位差）が生じている。そのため、外部から第１電極９および第２電極１６に直流電圧を印加しなくても、第２電極１６が振動すると、第１電極９および第２電極１６により構成されるコンデンサの静電容量が変化する。第２電極１６とパッド１５とが電気的に接続されているので、第１電極９および第２電極１６からなるコンデンサの静電容量が変化すると、パッド１５に接続された信号取り出し用配線に、その静電容量の変化量に応じた電流が流れる。したがって、信号取り出し用配線を流れる電流に基づいて、第２電極１６に入力された音圧の大きさを検出することができる。
【００１９】
また、シリコン基板２は、トランジスタなどからなる集積回路を形成するための半導体基板として利用することができる。これにより、シリコンマイク１と集積回路とを１つのチップに混載させることができる。
よって、シリコンマイク１は、１つのチップへの集積回路との混載が可能でありながら、コンデンサを構成する第１電極９および第２電極１６への外部からの直流電圧の印加が不要である。
【００２０】
図２Ａ〜２Ｆは、シリコンマイク１の製造方法を工程順に示す模式的な断面図である。
まず、図２Ａに示すように、熱酸化処理により、シリコン基板２の表面に、ゲート絶縁膜３が形成される。シリコン基板２の表層部には、メモリセル領域４に、不揮発性メモリセル５のソース領域およびドレイン領域が予め作り込まれている。つづいて、ＣＶＤ（Chemical Vapor Deposition）法により、ゲート絶縁膜３上に、不純物が添加されたポリシリコン膜、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜および不純物が添加されたポリシリコン膜が順に形成され、フォトリソグラフィ技術およびエッチング技術により、それらの膜がパターニングされる。これにより、メモリセル領域４において、ゲート絶縁膜３上に、複数の不揮発性メモリセル５のフローティングゲート６、コントロールゲート７およびゲート間絶縁膜８が形成される。
【００２１】
次に、図２Ｂに示すように、ＣＶＤ法により、ゲート絶縁膜３上に、リンシリケートガラスからなる第１絶縁膜２２が形成される。第１絶縁膜２２は、各不揮発性メモリセル５のフローティングゲート６、コントロールゲート７およびゲート間絶縁膜８を覆い、コントロールゲート７上における厚さが所定厚さ（たとえば、４μｍ）となるように形成される。
【００２２】
その後、図２Ｃに示すように、ＣＶＤ法により、第１絶縁膜２２上に、窒化シリコンからなる第２絶縁膜２３が形成される。第１絶縁膜２２は、その全面が第２絶縁膜２３により覆われる。
次いで、スパッタ法により、第２絶縁膜２３上に、アルミニウム（Ａｌ）膜が形成される。そして、フォトリソグラフィ技術およびエッチング技術により、そのアルミニウム膜がパターニングされる。これにより、図２Ｄに示すように、第２絶縁膜２３上に、パッド１５、第２電極１６およびこれらを接続する配線（図示せず）が形成される。
【００２３】
その後、図２Ｅに示すように、ＣＶＤ法により、第２絶縁膜２３上に、窒化シリコンからなる第３絶縁膜２４が形成される。第２絶縁膜２３上のパッド１５および第２電極１６などは、第３絶縁膜２４により覆われる。
第３絶縁膜２４の形成後、図２Ｆに示すように、フォトリソグラフィ技術およびエッチング技術により、第２絶縁膜２３および第３絶縁膜２４におけるメモリセル領域４を取り囲む部分と、第３絶縁膜２４におけるパッド１５に対向する部分とが選択的に除去される。これにより、第２絶縁膜２３は、ベース部１２、電極対向部１３および接続部１４を有する下絶縁膜１１となり、ベース部１２と電極対向部１３の周縁部との間に隙間２５が形成される。第３絶縁膜２４は、ベース部１８、電極被覆部１９および接続部２０を有する上絶縁膜１７となる。
【００２４】
その後、隙間２５を介して第１絶縁膜２２にエッチング液（たとえば、ふっ酸）が供給されることにより、メモリセル領域４から第１絶縁膜２２が選択的に除去される。これにより、第１絶縁膜２２は、絶縁層１０となる。また、下絶縁膜１１の電極対向部１３の下面と第１電極９（コントロールゲート７）の上面との間に空隙が形成され、電極対向部１３および上絶縁膜１７の電極被覆部１９により挟持された第２電極１６が振動可能な状態となり、図１に示すシリコンマイク１が得られる。
【００２５】
本発明の一実施形態の説明は以上のとおりであるが、本発明は、他の形態で実施することもできる。たとえば、ＭＥＭＳセンサの一例として、シリコンマイク１を取り上げたが、本発明は、シリコンマイク１に限らず、コンデンサの静電容量の変化量に基づいて、振動可能な第２電極に入力された音圧以外の圧力を検出可能な圧力センサや、第２電極に生じた加速度を検出可能な加速度センサなどに適用されてもよい。
【００２６】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００２７】
【図１】図１は、本発明の一実施形態に係るＭＥＭＳセンサの一例としてのシリコンマイクの構造を模式的に示す断面図である。
【図２Ａ】図２は、図１に示すシリコンマイクの製造方法を説明するための模式的な断面図である。
【図２Ｂ】図２Ｂは、図２Ａの次の工程を模式的に示す断面図である。
【図２Ｃ】図２Ｃは、図２Ｂの次の工程を模式的に示す断面図である。
【図２Ｄ】図２Ｄは、図２Ｃの次の工程を模式的に示す断面図である。
【図２Ｅ】図２Ｅは、図２Ｄの次の工程を模式的に示す断面図である。
【図２Ｆ】図２Ｆは、図２Ｅの次の工程を模式的に示す断面図である。
【符号の説明】
【００２８】
１ シリコンマイク（ＭＥＭＳセンサ）
２ シリコン基板（半導体基板）
５ 不揮発性メモリセル
６ フローティングゲート
７ コントロールゲート
８ ゲート間絶縁膜（絶縁膜）
９ 第１電極
１６ 第２電極
【特許請求の範囲】
【請求項１】
半導体基板と、
半導体基板上に形成され、電荷が蓄積された複数の不揮発性メモリセルからなる第１電極と、
前記第１電極に対して前記半導体基板側と反対側に間隔を空けて対向し、前記第１電極との対向方向に振動可能な第２電極とを含む、ＭＥＭＳセンサ。
【請求項２】
前記不揮発性メモリセルは、
ポリシリコンからなるフローティングゲートと、
前記フローティングゲート上に積層されたポリシリコンからなるコントロールゲートと、
前記フローティングゲートと前記コントロールゲートとの間に介在され、窒化シリコン膜を１対の酸化シリコン膜で挟み込んだＯＮＯ構造を有する絶縁膜とを備えている、請求項１に記載のＭＥＭＳセンサ。
【請求項１】
半導体基板と、
半導体基板上に形成され、電荷が蓄積された複数の不揮発性メモリセルからなる第１電極と、
前記第１電極に対して前記半導体基板側と反対側に間隔を空けて対向し、前記第１電極との対向方向に振動可能な第２電極とを含む、ＭＥＭＳセンサ。
【請求項２】
前記不揮発性メモリセルは、
ポリシリコンからなるフローティングゲートと、
前記フローティングゲート上に積層されたポリシリコンからなるコントロールゲートと、
前記フローティングゲートと前記コントロールゲートとの間に介在され、窒化シリコン膜を１対の酸化シリコン膜で挟み込んだＯＮＯ構造を有する絶縁膜とを備えている、請求項１に記載のＭＥＭＳセンサ。
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【公開番号】特開２００９−１４１５９１（Ｐ２００９−１４１５９１Ａ）
【公開日】平成２１年６月２５日（２００９．６．２５）
【国際特許分類】
【出願番号】特願２００７−３１４８４７（Ｐ２００７−３１４８４７）
【出願日】平成１９年１２月５日（２００７．１２．５）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２１年６月２５日（２００９．６．２５）
【国際特許分類】
【出願日】平成１９年１２月５日（２００７．１２．５）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]