ＭＥＭＳデバイス及びその製造方法並びにＭＥＭＳデバイスを有するパッケージ
【課題】ＭＥＭＳ素子が実装基板から応力を受け、その結果、ＭＥＭＳデバイスの感度低下又は感度バラツキを引き起こす。
【解決手段】ＭＥＭＳデバイスでは、ＭＥＭＳ素子１００が実装基板２０１に実装されている。ＭＥＭＳ素子１００では、シリコン基板１０１の下面１０１Ｂには突起物１０６が形成されている。突起物１０６と実装基板２０１とは接着剤２０２を介して接続されている。
【解決手段】ＭＥＭＳデバイスでは、ＭＥＭＳ素子１００が実装基板２０１に実装されている。ＭＥＭＳ素子１００では、シリコン基板１０１の下面１０１Ｂには突起物１０６が形成されている。突起物１０６と実装基板２０１とは接着剤２０２を介して接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイヤフラム構造を備えたＭＥＭＳ（Micro Electro Mechanical Systems）デバイス及びその製造方法に関し、特に、ダイヤフラム構造の土台であるシリコン基板の下面に複数の突起物を有するＭＥＭＳデバイス及びその製造方法に関する。また、本発明は、このようなＭＥＭＳデバイスを有するパッケージ（以下では単に「パッケージ」と記すことがある）に関する。
【背景技術】
【０００２】
ダイヤフラム構造を有するＭＥＭＳデバイスとしては、マイクロフォン、圧力センサ又は加速度センサなどがある。このようなＭＥＭＳデバイスは、音圧、圧力又は加速度といった外力をダイヤフラムの変位によって電気信号へ変換するもの（静電容量型又はピエゾ抵抗型など）である。
【０００３】
例えば特許文献１には、圧力センサチップ（センサチップ）をリードフレームに実装する技術が記載されている。センサチップをリードフレームに実装するとき、センサチップとリードフレームとの間に熱歪差が発生し、その結果、センサチップのセンサ部に引っ張り力等が働く場合がある。そこで、特許文献１では、上記熱歪差を吸収して緩和するように、所定の厚みを有する弾性材料をセンサチップとリードフレームとの間の仲介固着層として使用している。また、突っ張り用突起をリードフレームに設け、センサチップの電極にワイヤを接続する際にセンサチップの底面から生じる圧力を突っ張り用突起で受けている。さらには、支え用突起をリードフレームに設け、突っ張り用突起に因る歪応力がセンサ部に伝わらないようにしている。
【特許文献１】特開平３−２８９５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
センサチップが実装基板に実装されたセンサでは、その用途に応じて、実装基板を、樹脂基板、セラミック基板、及び、リードフレーム等から選択する。しかし、従来技術（特許文献１の技術）では、実装基板を加工して突っ張り用突起などを形成する必要がある。そのため、実装基板の材料が制約されてしまい、よって、用途に応じたセンサを提供できないという課題が招来する。
【０００５】
また、センサチップの小型化にともない、シリコン基板からなる支持枠の幅は数百μｍ程度である。一方、従来技術では、突っ張り用突起及び支え用突起をリードフレームの所定の位置に形成する必要があり、また、突っ張り用突起及び支え用突起がセンサチップの所定の位置に当接されるようにセンサチップをリードフレームに実装させる必要がある。そのため、従来技術では、センサチップの小型化により、突っ張り用突起等の大きさ又はリードフレームにおける突っ張り用突起等の位置が制約されるという課題が招来する。
【０００６】
また、実装基板からセンサチップへの応力緩和を高め、且つ、その応力がセンサチップにおいて均一になるようにセンサチップと実装基板とを接着するためには、実装基板の上面において接着剤を塗布する位置、接着剤の塗布量及び実装基板の上面における接着剤の塗布面積等を最適化する必要がある。しかし、従来技術では、接着剤を設けるための凹部がダイパッドに形成されている。そのため、接着剤を塗布する位置、接着剤の塗布量及び接着剤の塗布面積の最適化が難しいという課題が招来する。また、接着剤を凹部内に充填させているので、余分な接着剤が実装基板の上面に塗布される場合がある。
【０００７】
本発明は、前記課題に鑑み、実装基板の材料又はＭＥＭＳ素子の大きさ等に依存することなく、ＭＥＭＳ素子を実装基板に実装したとき（この実装を「実装」と記す）又はＭＥＭＳデバイスを基板に実装したとき（この実装を「２次実装」と記す）における実装基板からの応力を低減でき、特性劣化及び特性バラツキが抑制されたＭＥＭＳデバイス及びその製造方法並びにパッケージを提供する。
【課題を解決するための手段】
【０００８】
本発明に係るＭＥＭＳデバイスでは、ＭＥＭＳ素子が実装基板に実装されている。ＭＥＭＳ素子はシリコン基板を有し、シリコン基板の第１面には突起物が形成されている。突起物と実装基板とは接着剤を介して接続されている。
【０００９】
上記構成により、本発明に係るＭＥＭＳデバイスでは、ＭＥＭＳ素子と実装基板との間にギャップが形成される。これにより、実装基板からＭＥＭＳ素子への応力を低減でき、また、実装基板からＭＥＭＳ素子へ応力が伝達されること（「応力伝達」と記すことがある）を防止できる。
【００１０】
また、本発明に係るＭＥＭＳデバイスでは、突起物は、実装基板ではなくＭＥＭＳ素子に形成されている。これにより、実装基板を加工する必要がないので、実装基板の材料に制約されない。
【００１１】
さらに、本発明に係るＭＥＭＳデバイスでは、突起物は、シリコン基板の第１面上に形成されている。これにより、ＭＥＭＳ素子が小型化されてもＭＥＭＳ素子を突起物に形成できる。
【００１２】
本発明に係るＭＥＭＳデバイスでは、突起物は、シリコン基板の外周部に形成されていれば良い。
【００１３】
本発明に係るＭＥＭＳデバイスでは、シリコン基板の第２面上には振動膜が形成されていることが好ましい。この場合には、シリコン基板には、振動膜に達する孔が形成されていれば良く、突起物は、シリコン基板の第１面における孔の開口を囲うように形成されていれば良い。
【００１４】
本発明に係るＭＥＭＳデバイスでは、突起物の幅は、シリコン基板の第１面側よりも実装基板側の方が狭いことが好ましい。これにより、実装基板からＭＥＭＳ素子への応力がさらに低減し、応力伝達をさらに防止できる。
【００１５】
本発明に係るＭＥＭＳデバイスでは、シリコン基板の第１面には、第１の突起物群の外側に第２の突起物群が形成されていることが好ましい。突起物の高さが低いと応力伝達の防止を十分に図ることができない場合がある。しかし、上記構成では、突起物の高さがそれほど高くない場合であっても、応力伝達を防止できる。
【００１６】
本発明に係るＭＥＭＳデバイスでは、シリコン基板の第１面には、互いに高さが異なる突起物が形成されていることが好ましい。このとき、相対的に低い突起物にのみ接着剤を塗布すれば、接着剤の高さを確保でき、従って、ＭＥＭＳ素子へ印加される応力をさらに低減できる。
【００１７】
本発明に係るＭＥＭＳデバイスでは、突起物は、シリコン、SiO2及びSiNの少なくとも１つを含んでいれば良い。
【００１８】
本発明に係るＭＥＭＳデバイスでは、接着剤が突起物と実装基板との間に介在している第１領域と、接着剤が突起物と実装基板との間に介在していない第２領域とが存在していることが好ましい。これにより、余剰な接着剤が実装基板に塗布されることを防止できる。
【００１９】
本発明に係るＭＥＭＳデバイスが音響デバイスである場合には、固定膜が振動膜に対向してシリコン基板の上に配置されていれば良く、貫通孔が実装基板に形成されていれば良い。
【００２０】
本発明に係るＭＥＭＳデバイスでは、ＭＥＭＳ素子は実装基板上に設けられたカバーで覆われていることが好ましい。これにより、パッケージを形成し易い。
【００２１】
このようなＭＥＭＳデバイスは、次に示す方法に従って製造されることが好ましい。
【００２２】
本発明に係るＭＥＭＳデバイスの製造方法は、ＭＥＭＳ素子を形成する工程（ａ）と、ＭＥＭＳ素子を実装基板に実装する工程（ｂ）とを備えている。工程（ａ）は、シリコン基板の第１面に突起物を形成する工程を有している。工程（ｂ）は、突起物と実装基板とを接着剤を介して接続する工程を有している。
【００２３】
工程（ａ）は、シリコン基板の第１面上にマスクパターンを形成する工程と、マスクパターンを介してシリコン基板をエッチングすることにより突起物を形成する工程とを有していることが好ましい。
【００２４】
音響デバイスを製造するときには、工程（ａ）は、シリコン基板の第２面上に振動膜を形成する工程と、振動膜の上に犠牲膜を形成する工程と、犠牲膜の上に孔が形成された固定膜を形成する工程と、シリコン基板の第１面から第２面へ向かってシリコン基板を貫通する貫通孔を形成する工程と、固定膜に形成された孔を通して犠牲膜をエッチングする工程とを有していれば良い。
【００２５】
本発明に係るパッケージは、本発明に係るＭＥＭＳデバイスが導電性部材を介して電子機器内の基板に実装されて構成されている。
【発明の効果】
【００２６】
本発明では、実装基板からＭＥＭＳ素子への応力の低減を図ることができるので、ＭＥＭＳデバイスにおける特性劣化を抑制でき、また、その特性のバラツキを抑制できる。
【図面の簡単な説明】
【００２７】
【図１】（ａ）は本発明の一実施形態における第１のＭＥＭＳ素子の平面図であり、（ｂ）は図１（ａ）に示すIB−IB線における断面図である。
【図２】（ａ）は本発明の一実施形態における第２のＭＥＭＳ素子の平面図であり、（ｂ）は図２（ａ）に示すIIB−IIB線における断面図である。
【図３】（ａ）は本発明の一実施形態に係る第１のＭＥＭＳデバイスにおけるＭＥＭＳ素子の平面図であり、（ｂ）は図３（ａ）に示すIIIB−IIIB線における断面図である。
【図４】（ａ）は本発明の一実施形態に係る第２のＭＥＭＳデバイスにおけるＭＥＭＳ素子の平面図であり、（ｂ）は図４（ａ）の一部拡大図であり、（ｃ）は図４（ａ）に示すIVC−IVC線における断面図である。
【図５】（ａ）は本発明の一実施形態に係る第３のＭＥＭＳデバイスにおけるＭＥＭＳ素子の一部分の拡大平面図であり、（ｂ）は図５（ａ）に示すVB−VB線における断面図である。
【図６】（ａ）〜（ｄ）は、それぞれ、本発明の一実施形態に係るＭＥＭＳデバイスの一部分の断面図である。
【図７】（ａ）〜（ｂ）は、それぞれ、本発明の一実施形態に係るＭＥＭＳデバイスの一部分の断面図である。
【図８】本発明の一実施形態に係るパッケージの断面図である。
【図９】（ａ）は本発明の一実施形態における音響センサチップの平面図であり、（ｂ）は図９（ａ）に示すIXB−IXB線における断面図である。
【発明を実施するための形態】
【００２８】
以下では、図面を参照しながら、本発明の実施形態を説明する。なお、本発明は、以下に示す実施形態に限定されない。例えば、図１〜図９に示す各部材の形状は何れの望ましい例にすぎず、以下の数値は何れも望ましい例にすぎず、以下の材料は何れも望ましい材料にすぎない。発明の趣旨を逸脱しない範囲であれば、以下の記載内容及び図１〜図９に図示された内容に限定されることなく適宜変更可能である。また、以下では、ＭＥＭＳデバイスの例として音響トランスデューサを用いて説明するが、本発明は、ＭＥＭＳデバイス全般に適用できる技術である。ＭＥＭＳデバイスは、後述するが、半導体プロセスを用いて形成され、機械信号等を電気信号等に変換する変換素子（ＭＥＭＳ素子）を有する。ＭＥＭＳデバイスの例としては、音響トランスデューサ（ＭＥＭＳマイク）、圧力センサ、加速度センサ又は角速度センサなどが挙げられる。
【００２９】
本発明の実施形態では、ＭＥＭＳ素子、ＭＥＭＳデバイス及びパッケージの構成を簡潔に説明してから、ＭＥＭＳ素子に形成された突起物を説明する。図１（ａ）は本実施形態に係るＭＥＭＳ素子の一例を示す下面図であり、図１（ｂ）は図１（ａ）に示すIB−IB線における断面図である。図８は、本実施形態に係るパッケージの断面図である。
【００３０】
本実施形態におけるＭＥＭＳ素子１００は、ダイヤフラム１０４を有している。具体的には、図１（ａ）及び図１（ｂ）に示すように、ＭＥＭＳ素子１００は、平面視略菱形のシリコン基板１０１を備えている。シリコン基板１０１には、貫通孔１０２がその厚み方向に貫通して形成されており、シリコン基板１０１の上面（第２面）１０１Ａには、振動膜１０３が貫通孔１０２を塞ぐように設けられている。振動膜１０３は振動電極（不図示）を含んでおり、よって、振動膜１０３において貫通孔１０２の上に位置する部分がダイヤフラム１０４として機能する。ここで、シリコン基板１０１の上面１０１Ａにおける貫通孔１０２の開口の形状は六角形であるが、シリコン基板１０１の下面（第１面）１０１Ｂにおける貫通孔１０２の開口の形状は略菱形であり、よって、ダイヤフラム１０４は平面視六角形である。貫通孔１０２の外側に位置するシリコン基板１０１はダイヤフラム１０４を支持する支持枠１０５として機能し、支持枠１０５の下面（シリコン基板１０１の下面１０１Ｂ）には突起物１０６が形成されている。
【００３１】
このようなＭＥＭＳ素子１００は、図８に示すように、実装基板２０１の上面２０１Ａに実装されてＭＥＭＳデバイスを構成する。実装基板２０１の上面２０１Ａには、ＭＥＭＳ素子１００の突起物１０６が接着剤（例えばシリコン系樹脂）２０２を介して接着されており、また、ＩＣ（integrated circuit）素子２０３が実装されている。ＩＣ素子２０３は、金属細線２０４を介してＭＥＭＳ素子１００に接続されており、ＭＥＭＳ素子１００からの電気信号を変換する。ＭＥＭＳ素子１００及びＩＣ素子２０３は、実装基板２０１の上面２０１Ａ上に設けられたカバー２０５で覆われている。このようなＭＥＭＳデバイスは、図８に示すように、半田３０２を介して二次実装基板（電子機器内の基板）３０１に電気的に接続されてパッケージを構成している。
【００３２】
このように、本実施形態に係るＭＥＭＳデバイスでは、ＭＥＭＳ素子１００の突起物１０６が実装基板２０１の上面２０１Ａに接着されているので、ＭＥＭＳ素子１００は突起物１０６の高さ（Δｈ１）分だけ実装基板２０１の上面２０１Ａから離して配置される。よって、突起物１０６が支持枠１０５の下面に形成されていない場合に比べて、実装時又は２次実装時等における応力伝達を防止できる。従って、ＭＥＭＳデバイスの特性劣化（例えば感度劣化）を防止できる。また、応力伝達を防止できるので、ＭＥＭＳデバイスの高さがばらつくことを防止でき、よって、ＭＥＭＳデバイスの特性バラツキ（例えば感度バラツキ）を防止できる。
【００３３】
また、本実施形態に係るＭＥＭＳデバイスでは、突起物１０６が実装基板２０１の上面ではなくＭＥＭＳ素子１００の支持枠１０５の下面に形成されているので、実装基板２０１の材料等に制約されることなく応力伝達を防止できる。よって、本実施形態では、ＭＥＭＳデバイスの用途に依存することなく応力伝達を防止できる。
【００３４】
それだけでなく、本実施形態に係るＭＥＭＳデバイスでは、突起物１０６が支持枠１０５の下面上に形成されているので、ＭＥＭＳ素子１００が小型になっても突起物１０６を形成できる。よって、本実施形態では、ＭＥＭＳ素子１００の小型化を図りつつ応力伝達を防止できる。
【００３５】
さらに、本実施形態に係るＭＥＭＳデバイスでは、突起物１０６が接着剤２０２を介して実装基板２０１の上面２０１Ａに接着されることにより、ＭＥＭＳ素子１００が実装基板２０１の上面２０１Ａに接着されている。これにより、本実施形態に係るＭＥＭＳデバイスでは、突起物が設けられていないＭＥＭＳ素子を実装基板の上面に接着する場合に比べて接着面積が大きいので、ＭＥＭＳ素子１００と実装基板２０１との接着力の向上を図ることができる。
【００３６】
さらに、接着剤２０２としてシリコン系樹脂を用いると、シリコン系樹脂はそれ以外の接着剤に比べてヤング率が低いため、応力伝達をさらに和らげることができる。
【００３７】
では、突起物１０６を説明する。まず、図１（ａ）〜図５（ｂ）を用いて、突起物の平面視形状を説明する。図２（ａ）は本実施形態における別のＭＥＭＳ素子の下面図であり、図２（ｂ）は図２（ａ）に示すIIB−IIB線における断面図である。図３（ａ）は本実施形態に係る別のＭＥＭＳデバイスにおけるＭＥＭＳ素子の下面図であり、図３（ｂ）は図３（ａ）に示すIIIB−IIIB線における断面図である。図４（ａ）は本実施形態に係るまた別のＭＥＭＳデバイスにおけるＭＥＭＳ素子の下面図であり、図４（ｂ）は図４（ａ）の一部拡大図であり、図４（ｃ）は図４（ａ）に示すIVC−IVC線における断面図である。図５（ａ）は本実施形態に係る更に別のＭＥＭＳデバイスにおけるＭＥＭＳ素子の一部分の拡大下面図であり、図５（ｂ）は図５（ａ）に示すVB−VB線における断面図である。なお、図３（ｂ）、図４（ｃ）及び図５（ｂ）では、実装基板２０１の上面上の電極層の図示を省略している。
【００３８】
図１（ａ）〜（ｂ）に示すように突起物１０６が支持枠１０５の下面における貫通孔１０２の開口を囲むように形成されていても良いし、図２（ａ）〜図３（ｂ）に示すように複数の突起物１０６が支持枠１０５の周方向において互いに間隔（間隔Ｙ，図２（ｂ）参照）を開けて形成されていても良い。後者の場合には、各突出物１０６は、図２（ａ）〜（ｂ）に示すように支持枠１０５の周方向に沿って延びていても良いし、図３（ａ）〜（ｂ）に示すように支持枠１０５の幅方向に延びていても良い。また、突起物１０６の個数は図２（ａ）又は図３（ａ）における個数に限定されず、ＭＥＭＳ素子１００が実装基板２０１に対して平行に配置されるように、且つ、実装基板２０１からの応力がＭＥＭＳ素子１００に均一に加わるように、突起物１０６の個数を決めれば良い。何れの場合であっても、上述の効果を得ることができる。
【００３９】
支持枠１０５が実装基板２０１からの応力によって歪むことを考慮して、図４（ａ）〜（ｃ）に示す突起物１０６を形成しても良い。具体的には、実装基板２０１からの応力によって支持枠１０５が歪む方向としては、図４（ａ）〜（ｂ）に示すＢ−Ｂ方向、図４（ｃ）に示すＣ−Ｃ方向及び図４（ａ）〜（ｂ）に示すＡ−Ａ方向に対して捩れる方向等が挙げられる。これらの方向に対して垂直に突起物を形成すれば、実装基板２０１からの応力により支持枠１０５が歪むことを防止できるので、ＭＥＭＳ素子１００に印加される歪みを低減できる。そこで、図４（ａ）〜（ｃ）に示すように、支持枠１０５の下面には突起物１０６Ａと複数の突起物１０６Ｂとを形成することが好ましい。突起物１０６Ａは、支持枠１０５の周方向に亘って形成されており、つまり、図１（ａ）〜（ｂ）に示す突起物１０６である。これにより、支持枠１０５が実装基板２０１からの応力によってＢ−Ｂ方向及びＣ−Ｃ方向に歪むことを防止できる。複数の突起物１０６Ｂは支持枠１０５の周方向に互いに間隔を開けて形成されており、各突起物１０６Ｂは支持枠１０５の幅方向に延びている。別の言い方をすると、複数の突起物１０６Ｂは、図３（ａ）〜（ｂ）に示す突起物１０６である。これにより、支持枠１０５が実装基板２０１からの応力によってＡ−Ａ方向に対して捩れる方向及びＣ−Ｃ方向に歪むことを防止できる。
【００４０】
突起物１０６は、図５（ａ）及び（ｂ）に示すように、支持枠１０５の周方向に対してジグザグに延びていても良い。
【００４１】
次に、図６（ａ）〜（ｄ）を用いて、突起物１０６の幅及びその高さを順に説明する。図６（ａ）〜（ｄ）は本実施形態に係るまた別のＭＥＭＳデバイスの一部分の断面図である。なお、図６（ａ）〜（ｄ）では、実装基板２０１の上面上の電極層の図示を省略している。
【００４２】
突起物１０６の幅は、図６（ａ）等に示すように支持枠１０５の幅（Ｚ）よりも狭く、図６（ａ）に示すように突起物１０６の高さ方向において略同一であっても良いし（Ｗ１）、図６（ｂ）及び（ｄ）に示すように実装基板２０１側の方がシリコン基板１０１側よりも狭くても良いし（Ｗ２＜Ｗ１）、図６（ｃ）に示すようにシリコン基板１０１から実装基板２０１へ向かうにつれて徐々に狭くなっても良い。しかし、図６（ｂ）〜（ｄ）に示す突起物１０６が支持枠１０５の下面に形成されていれば、図６（ａ）に示す突起物１０６が支持枠１０５の下面に形成されている場合に比べて、応力伝達をさらに緩和できる。その理由は以下に示す通りである。
【００４３】
後述するように、実装時又は２次実装時には、熱処理を行う。ここで、シリコン基板１０１の材料と実装基板２０１の材料とでは熱膨張係数が異なる。そのため、実装時又は２次実装時に熱処理を行うと、その熱膨張係数差に起因する応力が実装基板２０１に発生し、発生した応力が接着剤２０２及び突起物１０６を介してＭＥＭＳ素子１００へ伝達される。これにより、突起物１０６の下面が小さければ、ＭＥＭＳ素子１００と実装基板２０１との接触面積が小さくなり、よって、応力伝達の更なる防止を図ることができる。従って、突起物１０６は図６（ａ）に示す形状よりも図６（ｂ）〜（ｄ）の何れかに示す形状を有している方が好ましい。
【００４４】
突起物１０６の高さ（Δｈ１）は高い方が好ましい。これにより、シリコン基板１０１の下面１０１Ｂと実装基板２０１の上面２０１Ａとの距離が長くなるので、応力伝達を更に防止できる。しかし、突起物１０６の高さが高くなると、突起物１０６の機械的強度を確保できない場合がある。そのため、突起物１０６の高さ（Δｈ１）は、シリコン基板１０１の高さＴ（図１（ｂ）参照）の１〜１０％程度であることが好ましく、具体的には数μｍ以上数十μｍ以下であれば良い。
【００４５】
なお、シリコン基板１０１の厚みが厚いときには、ダイヤフラム１０４への応力伝達を抑制できるので、突起物１０６を低くできる。逆に、シリコン基板１０１の厚みが薄いときには、ダイヤフラム１０４への応力伝達が抑制されにくく、よって、突起物１０６を高くする必要がある。
【００４６】
また、突起物１０６の加工もしくは形成上の理由から、又は、突起物１０６の機械的強度を確保する等の理由から、突起物１０６を低く形成する場合がある。この場合には、図６（ｄ）に示すように突起物１０６を支持枠１０５の幅方向に複数本形成すれば、実装基板２０１からＭＥＭＳ素子１００への応力を分散できる。このとき、内周側に位置する突起物１０６（第１の突起物群）は、図１（ａ）〜（ｂ）に示す突起物１０６であっても良いし、図２（ａ）〜（ｂ）に示す突起物１０６であっても良い。また、内周側に位置する突起物１０６の外側には、図１（ａ）〜（ｂ）に示す突起物１０６（第２の突起物群）が設けられていても良いし、図２（ａ）〜（ｂ）に示す突起物１０６（第２の突起物群）が設けられていても良い。
【００４７】
続いて、突起物１０６の材料を説明する。突起物１０６は、シリコンからなっても良く、ＭＥＭＳデバイスを形成するときに使用される膜（例えばＳｉＯ２膜又はＳｉＮ膜）からなっても良く、シリコン、ＳｉＯ２及びＳｉＮの少なくとも１つを含んでいても良い。また、突起物１０６としては次に示す膜を用いて形成しても良い。ＭＥＭＳ素子１００を形成するとき又はエアギャップ１１３（図９参照）を介して固定膜１１１（図９参照）を振動膜１０３に対向させて形成するときには、ＣＶＤ（Chemical Vapor Deposition）法などの手法により数μｍの厚みを有する膜をシリコン基板１０１の上面１０１Ａ上に形成する。このとき、シリコン基板１０１の上面１０１Ａ上に形成された膜と同一の膜がシリコン基板１０１の下面１０１Ｂ上にも形成されるので、このようにしてシリコン基板１０１の下面１０１Ｂ上に形成された膜を用いて突起物１０６を形成しても良い。
【００４８】
続いて、図３（ａ）〜図５（ｂ）及び図７（ａ）〜（ｂ）を用いて、接着剤２０２の塗布位置を説明する。図７（ａ）〜（ｂ）は、本実施形態に係るＭＥＭＳデバイスの一部分の断面図である。なお、図７（ａ）〜（ｂ）では、実装基板２０１の上面上の電極層の図示を省略している。
【００４９】
接着剤２０２は、図７（ａ）に示すように突起物１０６の外側面全体を被覆していても良いし、図７（ｂ）に示すように突起物１０６の外側面のうち実装基板２０１側に位置する部分を被覆していても良い。別の言い方をすると、接着剤２０２の高さ（Δｈ２）は、図７（ａ）に示すように突起物１０６の高さ（Δｈ１）と同じであっても良く、図７（ｂ）に示すように突起物１０６の高さ（Δｈ１）よりも低くても良い。しかし、図７（ｂ）に示す場合には、接着剤２０２がシリコン基板１０１の下面１０１Ｂに付着することを防止できるため、余剰の接着剤２０２がＭＥＭＳ素子１００に付着することを防止でき、よって、ＭＥＭＳ素子１００の性能悪化を防止できる。また、少ない接着剤２０２の量でＭＥＭＳ素子１００を実装基板２０１に接着させることができる。よって、接着剤２０２は突起物１０６の外側面のうち実装基板２０１側に位置する部分を被覆していることが好ましい。
【００５０】
全ての突起物１０６が接着剤２０２を介して実装基板２０１の上面２０１Ａに接着しても良いし、図３（ａ）〜図５（ｂ）に示すように一部の突起物１０６のみが接着剤２０２を介して実装基板の上面２０１Ａに接着していても良い。例えば、図３（ａ）〜図４（ｂ）では、接着剤２０２は、平面視において、シリコン基板１０１の中心線Ｌ１，Ｌ２に対して対称となる位置（４箇所）に設けられている。
【００５１】
一部の突起物１０６のみが接着剤２０２を介して実装基板の上面２０１Ａに接着している場合、図３（ａ）に示すように、接着剤２０２が突起物１０６と実装基板２０１との間に介在している領域（第１領域）Ａ１と、接着剤２０２が突起物１０６と実装基板２０１との間に介在していない領域（第２領域）Ａ２とが存在する（図３（ａ）には不図示であるが、領域Ａ１では接着剤２０２は突起物１０６と実装基板２０１との間に介在している。後述のように接着剤２０２を実装基板２０１の上面２０１に塗布してからその接着剤２０２の上にＭＥＭＳ素子１００を設置するためである。）。領域Ａ２にも突起物１０６を形成する理由は、ＭＥＭＳ素子１００を実装基板２０１に対して平行に実装させるためであり、また、実装時にはＭＥＭＳ素子１００に対して均一に外力が働くようにするためである。
【００５２】
また、一部の突起物１０６のみが接着剤２０２を介して実装基板の上面２０１Ａに接着している場合には、図４（ｃ）に示すように、接着剤２０２が塗布される突起物（第２の突起物）１０６Ｄの高さ（Δｈ３）は接着剤２０２が塗布されない突起物（第１の突起物）１０６Ｃの高さ（Δｈ１）よりも低い方が好ましい。これにより、接着剤２０２の高さ（Δｈ２）を（Δｈ１−Δｈ３）以上とすることができる。つまり、接着剤２０２が塗布される突起物１０６と接着剤２０２が塗布されない突起物１０６とで高さが同一である場合に比べて、接着剤２０２の高さを確保でき、よって、ＭＥＭＳ素子１００へ印加される応力を低減できる。例えば、相対的に高い突起物１０６Ｃの高さが１６μｍであるときには、相対的に低い突起物１０６Ｄの高さを１４μｍとすれば良い。
【００５３】
なお、図４（ｃ）に示す場合、相対的に低い突起物１０６Ｄを支持枠１０５の下面の一部分に集中して設けると、ＭＥＭＳ素子１００を実装基板２０１に対して平行に配置することが難しい場合があり、また、実装時又は２次実装時に発生する応力がＭＥＭＳ素子１００に対して均一に印加され難い場合がある。相対的に低い突起物１０６Ｄの個数が多すぎる場合にも同様の不具合の発生が考えられる。そのため、ＭＥＭＳ素子１００が実装基板２０１に対して平行に配置されるように、且つ、実装時又は２次実装時に発生する応力がＭＥＭＳ素子１００に対して均一に印加されるように、支持枠１０５の下面における相対的に高い突起物１０６Ｃの位置を決定することが好ましく、相対的に高い突起物１０６Ｃと相対的に低い突起物１０６Ｄとの個数比を決定することが好ましい。
【００５４】
また、図２（ａ）〜図３（ｂ）等に示すように複数の突起物１０６が互いに同一の高さを有している場合には、接着剤２０２の高さは、ＭＥＭＳ素子１００を実装基板２０１へ押圧するときの圧力又はリリース高さ（その押圧から開放されたときの実装基板２０１の上面２０１Ａからの高さ）等により決まる。
【００５５】
図９は、図１（ａ）〜（ｂ）に示すＭＥＭＳ素子１００を音響センサチップとして用いた場合の音響センサチップの一例を示す断面図である。
【００５６】
本実施形態における音響センサチップでは、振動膜１０３の上には固定膜１１１がエアギャップ１１３を介して配置されており、振動膜１０３と固定膜１１１とがコンデンサとして機能する。固定膜１１１は固定電極（不図示）を含んでおり、また、固定膜１１１には多数の音孔（音を通過させるための孔）１１２が形成されている。
【００５７】
このような音響センサチップでは、音圧が音孔１１２を介して固定膜１１１に伝わって振動膜１０３を振動させる。これにより、固定膜１１１と振動膜１０３との距離が変動するので、コンデンサの容量が変化する。コンデンサの容量変化を読み取ることにより、音をセンシングしている。
【００５８】
以下には、本実施形態における音響センサチップ、この音響センサチップを有する音響デバイス、及び、この音響デバイスを有するパッケージの製造方法を順に示す。なお、音響センサチップ以外のＭＥＭＳ素子は、以下に示す方法に倣って作製すれば良い。
【００５９】
まず、例えばＣＶＤ法により、シリコン基板１０１の上面１０１Ａ上に振動膜１０３を形成する。シリコン基板１０１としては、貫通孔１０２の形成し易さの観点から、（１１０）面方位のシリコン基板を使用することが好ましい。また、振動膜１０３は、振動電極を含んでいれば良く、絶縁膜（不図示）と振動電極との積層膜であってもかまわない。振動電極の具体例としては不純物がドープされたポリシリコンなどを挙げることができ、絶縁膜の具体例としてはシリコン酸化膜又はシリコン窒化膜などを挙げることができる。
【００６０】
次に、例えばＣＶＤ法により、振動膜１０３の上に犠牲膜（不図示）を形成する。この犠牲膜は後の工程でエッチングされ、エアギャップ１１３として機能する。
【００６１】
次に、例えばＣＶＤ法により、犠牲膜の上に固定膜１１１を形成する。固定膜１１１は、固定電極を含んでいれば良く、絶縁膜（不図示）と固定電極との積層膜であってもかまわない。固定電極の具体例としては不純物がドープされたポリシリコンなどを挙げることができ、絶縁膜の具体例としてはシリコン酸化膜又はシリコン窒化膜などを挙げることができる。なお、固定膜１１１には、複数の音孔１１２が形成されている。
【００６２】
次に、シリコン基板１０１の下面１０１Ｂ上にレジストマスクなどからなるマスクパターン（不図示）を配置して、そのマスクパターンに沿ってシリコン基板１０１をエッチングする。これにより、突起物１０６が形成される。
【００６３】
ここで、振動膜１０３又は固定膜１１１が絶縁膜を含んでいる場合には、シリコン基板１０１の下面１０１Ｂ上にも振動膜１０３又は固定膜１１１中の絶縁膜が形成されることとなる。この場合には、マスクパターンに沿ったエッチングにより、シリコン酸化膜又はシリコン窒化膜などの絶縁膜からなる突起物１０６が形成される。なお、シリコン基板１０１の下面１０１Ｂ上に形成された絶縁膜の膜厚が薄い場合には、その絶縁膜とシリコン基板１０１とで突起物１０６を形成する。そのため、突起物１０６が絶縁膜とシリコン膜との積層膜となることもある。
【００６４】
一方、振動膜１０３又は固定膜１１１が絶縁膜を含んでいない場合には、又は、振動膜１０３又は固定膜１１１が絶縁膜を含んでいるがシリコン基板１０１の下面１０１Ｂ上に形成された絶縁膜をエッチングによりあらかじめ除去した場合には、マスクパターンに沿ったエッチングにより、シリコンからなる突起物１０６が形成される。
【００６５】
また、異方性エッチングにより突起物１０６を形成したときには、図６（ａ）に示す突起物１０６が得られる。また、異方性エッチングを２段階に分けて行ったときには、図６（ｂ）又は図６（ｄ）に示す突起物１０６が得られる。また、等方性エッチングにより突起物１０６を形成したときには、図６（ｃ）に示す突起物１０６が得られる。また、エッチングを行って複数の突起物１０６を形成してから、そのうちの一部の突起物１０６に対してエッチングをさらに行うと、図４（ｃ）に示すように突起物１０６Ｃ，１０６Ｄが得られる。
【００６６】
次に、シリコン基板１０１の下面１０１Ｂ上にマスクパターンを再度形成して、シリコン基板１０１をその厚み方向に貫通する貫通孔１０２を形成する。具体的には、シリコン基板１０１の下面１０１Ｂ上に例えば平面視菱形状のマスクパターンを形成した後、例えばＫＯＨ等を用いてシリコン基板１０１をウエットエッチングする。すると、（１１０）面に比べてエッチングレートが５０〜１００倍程度遅い（１１１）面を露出させながら、（１１０）面がエッチングされる。このようにして、シリコン基板１０１に貫通孔１０２が形成され、振動膜１０３の下面側が露出する。
【００６７】
次に、固定膜１１１の音孔１１２からＨＦ等のエッチング液を犠牲膜に供給し、犠牲膜を除去する。これにより、固定膜１１１と振動膜１０３との間にエアギャップ１１３が形成される。なお、犠牲膜を完全に除去しても良いし、犠牲膜の一部を残存させても良い。後者の場合には、残存した犠牲膜を、固定膜１１１を支持する支持部として機能させることができる。このようにして、音響センサチップが作製される（工程（ａ））。
【００６８】
次に、実装基板２０１の上面２０１Ａにおいて突起物１０６が当接する部分に接着剤２０２を塗布する。このとき、接着剤２０２を、図４（ａ）等に示す位置に塗布しても良いし、支持枠１０５の周方向となる方向に沿って塗布しても良い。
【００６９】
次に、実装基板２０１の上面２０１Ａに音響センサチップを配置し、その状態で熱処理を行う。これにより、接着剤２０２が硬化し、音響センサチップが実装基板２０１の上面２０１Ａに接着される（工程（ｂ））。また、ＩＣ素子２０３を実装基板２０１の上面２０１Ａに実装し、音響センサチップとＩＣ素子２０３とを金属細線２０４で接続する。その後、音響センサチップ及びＩＣ素子２０３をカバー２０５で蓋し、このカバー２０５を実装基板２０１の上面２０１Ａに固定する。これにより、音響デバイスが作製される。
【００７０】
次に、半田３０２を用いて音響デバイスの実装基板２０１を２次実装基板３０１の上面に接着する。これにより、パッケージが作製される。このように、カバー２０５が実装基板２０１の上面２０１Ａに固定された音響デバイスは、別の電子機器（例えば、携帯電話又はデジタルカメラ等）の基板（２次実装基板）３０１へ実装可能である。
【００７１】
ところで、図８に示すＭＥＭＳデバイスを音響デバイスとして機能させるためには、実装基板２０１及びカバー２０５の少なくとも一方に音孔が形成されていることが好ましい。別の言い方をすると、音が音響センサチップの下側から音響デバイス内に入ってくるように音孔を形成しても良いし、音が音響センサチップの上側から音響デバイス内に入ってくるように音孔を形成しても良い。音が音響センサチップの下側から入ってくる場合には、音孔は、実装基板２０１に形成されていれば良く、実装基板２０１において音響センサチップの直下に位置する部分に形成されていることが好ましい。音が音響センサチップの上側から入ってくる場合には、音孔は、カバー２０５に形成されていれば良く、カバー２０５において音響センサチップの直上に位置する部分に形成されていることが好ましい。
【００７２】
一般に、背気室が大きいほど音響特性の向上を図ることができる，と言われている。ここで、背気室とは、音が入ってくる方向（音孔側）とは逆側に位置する閉じられた空間である。つまり、背気室は、音が音響センサチップの下側から入ってくる場合には音響センサチップとカバー２０５とで閉ざされた空間であるが、音が音響センサチップの上側から入ってくる場合には音響センサチップと実装基板２０１とで閉ざされた空間である。よって、音が音響センサチップの下側から入ってくるように音孔を形成した方が、音響特性の向上を図ることができる。
【産業上の利用可能性】
【００７３】
以上説明したように、本発明のダイヤフラム構造とその製造方法は、実装基板からの応力を緩和することができるので、高性能で特性ばらつきの小さなセンサチップの実現に有用である。
【符号の説明】
【００７４】
１００ ＭＥＭＳ素子
１０１ シリコン基板
１０１Ａ 上面（第２面）
１０１Ｂ 下面（第１面）
１０２ 貫通孔（シリコン基板に形成された孔）
１０３ 振動膜
１０６ 突起物
１０６Ｃ 突起物（第１の突起物）
１０６Ｄ 突起物（第２の突起物）
１１１ 固定膜
１１２ 音孔（固定膜に形成された孔）
２０１ 実装基板
２０１Ａ 上面
２０２ 接着剤
２０５ カバー
３０１ ２次実装基板（基板）
３０２ 半田（導電部材）
【技術分野】
【０００１】
本発明は、ダイヤフラム構造を備えたＭＥＭＳ（Micro Electro Mechanical Systems）デバイス及びその製造方法に関し、特に、ダイヤフラム構造の土台であるシリコン基板の下面に複数の突起物を有するＭＥＭＳデバイス及びその製造方法に関する。また、本発明は、このようなＭＥＭＳデバイスを有するパッケージ（以下では単に「パッケージ」と記すことがある）に関する。
【背景技術】
【０００２】
ダイヤフラム構造を有するＭＥＭＳデバイスとしては、マイクロフォン、圧力センサ又は加速度センサなどがある。このようなＭＥＭＳデバイスは、音圧、圧力又は加速度といった外力をダイヤフラムの変位によって電気信号へ変換するもの（静電容量型又はピエゾ抵抗型など）である。
【０００３】
例えば特許文献１には、圧力センサチップ（センサチップ）をリードフレームに実装する技術が記載されている。センサチップをリードフレームに実装するとき、センサチップとリードフレームとの間に熱歪差が発生し、その結果、センサチップのセンサ部に引っ張り力等が働く場合がある。そこで、特許文献１では、上記熱歪差を吸収して緩和するように、所定の厚みを有する弾性材料をセンサチップとリードフレームとの間の仲介固着層として使用している。また、突っ張り用突起をリードフレームに設け、センサチップの電極にワイヤを接続する際にセンサチップの底面から生じる圧力を突っ張り用突起で受けている。さらには、支え用突起をリードフレームに設け、突っ張り用突起に因る歪応力がセンサ部に伝わらないようにしている。
【特許文献１】特開平３−２８９５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
センサチップが実装基板に実装されたセンサでは、その用途に応じて、実装基板を、樹脂基板、セラミック基板、及び、リードフレーム等から選択する。しかし、従来技術（特許文献１の技術）では、実装基板を加工して突っ張り用突起などを形成する必要がある。そのため、実装基板の材料が制約されてしまい、よって、用途に応じたセンサを提供できないという課題が招来する。
【０００５】
また、センサチップの小型化にともない、シリコン基板からなる支持枠の幅は数百μｍ程度である。一方、従来技術では、突っ張り用突起及び支え用突起をリードフレームの所定の位置に形成する必要があり、また、突っ張り用突起及び支え用突起がセンサチップの所定の位置に当接されるようにセンサチップをリードフレームに実装させる必要がある。そのため、従来技術では、センサチップの小型化により、突っ張り用突起等の大きさ又はリードフレームにおける突っ張り用突起等の位置が制約されるという課題が招来する。
【０００６】
また、実装基板からセンサチップへの応力緩和を高め、且つ、その応力がセンサチップにおいて均一になるようにセンサチップと実装基板とを接着するためには、実装基板の上面において接着剤を塗布する位置、接着剤の塗布量及び実装基板の上面における接着剤の塗布面積等を最適化する必要がある。しかし、従来技術では、接着剤を設けるための凹部がダイパッドに形成されている。そのため、接着剤を塗布する位置、接着剤の塗布量及び接着剤の塗布面積の最適化が難しいという課題が招来する。また、接着剤を凹部内に充填させているので、余分な接着剤が実装基板の上面に塗布される場合がある。
【０００７】
本発明は、前記課題に鑑み、実装基板の材料又はＭＥＭＳ素子の大きさ等に依存することなく、ＭＥＭＳ素子を実装基板に実装したとき（この実装を「実装」と記す）又はＭＥＭＳデバイスを基板に実装したとき（この実装を「２次実装」と記す）における実装基板からの応力を低減でき、特性劣化及び特性バラツキが抑制されたＭＥＭＳデバイス及びその製造方法並びにパッケージを提供する。
【課題を解決するための手段】
【０００８】
本発明に係るＭＥＭＳデバイスでは、ＭＥＭＳ素子が実装基板に実装されている。ＭＥＭＳ素子はシリコン基板を有し、シリコン基板の第１面には突起物が形成されている。突起物と実装基板とは接着剤を介して接続されている。
【０００９】
上記構成により、本発明に係るＭＥＭＳデバイスでは、ＭＥＭＳ素子と実装基板との間にギャップが形成される。これにより、実装基板からＭＥＭＳ素子への応力を低減でき、また、実装基板からＭＥＭＳ素子へ応力が伝達されること（「応力伝達」と記すことがある）を防止できる。
【００１０】
また、本発明に係るＭＥＭＳデバイスでは、突起物は、実装基板ではなくＭＥＭＳ素子に形成されている。これにより、実装基板を加工する必要がないので、実装基板の材料に制約されない。
【００１１】
さらに、本発明に係るＭＥＭＳデバイスでは、突起物は、シリコン基板の第１面上に形成されている。これにより、ＭＥＭＳ素子が小型化されてもＭＥＭＳ素子を突起物に形成できる。
【００１２】
本発明に係るＭＥＭＳデバイスでは、突起物は、シリコン基板の外周部に形成されていれば良い。
【００１３】
本発明に係るＭＥＭＳデバイスでは、シリコン基板の第２面上には振動膜が形成されていることが好ましい。この場合には、シリコン基板には、振動膜に達する孔が形成されていれば良く、突起物は、シリコン基板の第１面における孔の開口を囲うように形成されていれば良い。
【００１４】
本発明に係るＭＥＭＳデバイスでは、突起物の幅は、シリコン基板の第１面側よりも実装基板側の方が狭いことが好ましい。これにより、実装基板からＭＥＭＳ素子への応力がさらに低減し、応力伝達をさらに防止できる。
【００１５】
本発明に係るＭＥＭＳデバイスでは、シリコン基板の第１面には、第１の突起物群の外側に第２の突起物群が形成されていることが好ましい。突起物の高さが低いと応力伝達の防止を十分に図ることができない場合がある。しかし、上記構成では、突起物の高さがそれほど高くない場合であっても、応力伝達を防止できる。
【００１６】
本発明に係るＭＥＭＳデバイスでは、シリコン基板の第１面には、互いに高さが異なる突起物が形成されていることが好ましい。このとき、相対的に低い突起物にのみ接着剤を塗布すれば、接着剤の高さを確保でき、従って、ＭＥＭＳ素子へ印加される応力をさらに低減できる。
【００１７】
本発明に係るＭＥＭＳデバイスでは、突起物は、シリコン、SiO2及びSiNの少なくとも１つを含んでいれば良い。
【００１８】
本発明に係るＭＥＭＳデバイスでは、接着剤が突起物と実装基板との間に介在している第１領域と、接着剤が突起物と実装基板との間に介在していない第２領域とが存在していることが好ましい。これにより、余剰な接着剤が実装基板に塗布されることを防止できる。
【００１９】
本発明に係るＭＥＭＳデバイスが音響デバイスである場合には、固定膜が振動膜に対向してシリコン基板の上に配置されていれば良く、貫通孔が実装基板に形成されていれば良い。
【００２０】
本発明に係るＭＥＭＳデバイスでは、ＭＥＭＳ素子は実装基板上に設けられたカバーで覆われていることが好ましい。これにより、パッケージを形成し易い。
【００２１】
このようなＭＥＭＳデバイスは、次に示す方法に従って製造されることが好ましい。
【００２２】
本発明に係るＭＥＭＳデバイスの製造方法は、ＭＥＭＳ素子を形成する工程（ａ）と、ＭＥＭＳ素子を実装基板に実装する工程（ｂ）とを備えている。工程（ａ）は、シリコン基板の第１面に突起物を形成する工程を有している。工程（ｂ）は、突起物と実装基板とを接着剤を介して接続する工程を有している。
【００２３】
工程（ａ）は、シリコン基板の第１面上にマスクパターンを形成する工程と、マスクパターンを介してシリコン基板をエッチングすることにより突起物を形成する工程とを有していることが好ましい。
【００２４】
音響デバイスを製造するときには、工程（ａ）は、シリコン基板の第２面上に振動膜を形成する工程と、振動膜の上に犠牲膜を形成する工程と、犠牲膜の上に孔が形成された固定膜を形成する工程と、シリコン基板の第１面から第２面へ向かってシリコン基板を貫通する貫通孔を形成する工程と、固定膜に形成された孔を通して犠牲膜をエッチングする工程とを有していれば良い。
【００２５】
本発明に係るパッケージは、本発明に係るＭＥＭＳデバイスが導電性部材を介して電子機器内の基板に実装されて構成されている。
【発明の効果】
【００２６】
本発明では、実装基板からＭＥＭＳ素子への応力の低減を図ることができるので、ＭＥＭＳデバイスにおける特性劣化を抑制でき、また、その特性のバラツキを抑制できる。
【図面の簡単な説明】
【００２７】
【図１】（ａ）は本発明の一実施形態における第１のＭＥＭＳ素子の平面図であり、（ｂ）は図１（ａ）に示すIB−IB線における断面図である。
【図２】（ａ）は本発明の一実施形態における第２のＭＥＭＳ素子の平面図であり、（ｂ）は図２（ａ）に示すIIB−IIB線における断面図である。
【図３】（ａ）は本発明の一実施形態に係る第１のＭＥＭＳデバイスにおけるＭＥＭＳ素子の平面図であり、（ｂ）は図３（ａ）に示すIIIB−IIIB線における断面図である。
【図４】（ａ）は本発明の一実施形態に係る第２のＭＥＭＳデバイスにおけるＭＥＭＳ素子の平面図であり、（ｂ）は図４（ａ）の一部拡大図であり、（ｃ）は図４（ａ）に示すIVC−IVC線における断面図である。
【図５】（ａ）は本発明の一実施形態に係る第３のＭＥＭＳデバイスにおけるＭＥＭＳ素子の一部分の拡大平面図であり、（ｂ）は図５（ａ）に示すVB−VB線における断面図である。
【図６】（ａ）〜（ｄ）は、それぞれ、本発明の一実施形態に係るＭＥＭＳデバイスの一部分の断面図である。
【図７】（ａ）〜（ｂ）は、それぞれ、本発明の一実施形態に係るＭＥＭＳデバイスの一部分の断面図である。
【図８】本発明の一実施形態に係るパッケージの断面図である。
【図９】（ａ）は本発明の一実施形態における音響センサチップの平面図であり、（ｂ）は図９（ａ）に示すIXB−IXB線における断面図である。
【発明を実施するための形態】
【００２８】
以下では、図面を参照しながら、本発明の実施形態を説明する。なお、本発明は、以下に示す実施形態に限定されない。例えば、図１〜図９に示す各部材の形状は何れの望ましい例にすぎず、以下の数値は何れも望ましい例にすぎず、以下の材料は何れも望ましい材料にすぎない。発明の趣旨を逸脱しない範囲であれば、以下の記載内容及び図１〜図９に図示された内容に限定されることなく適宜変更可能である。また、以下では、ＭＥＭＳデバイスの例として音響トランスデューサを用いて説明するが、本発明は、ＭＥＭＳデバイス全般に適用できる技術である。ＭＥＭＳデバイスは、後述するが、半導体プロセスを用いて形成され、機械信号等を電気信号等に変換する変換素子（ＭＥＭＳ素子）を有する。ＭＥＭＳデバイスの例としては、音響トランスデューサ（ＭＥＭＳマイク）、圧力センサ、加速度センサ又は角速度センサなどが挙げられる。
【００２９】
本発明の実施形態では、ＭＥＭＳ素子、ＭＥＭＳデバイス及びパッケージの構成を簡潔に説明してから、ＭＥＭＳ素子に形成された突起物を説明する。図１（ａ）は本実施形態に係るＭＥＭＳ素子の一例を示す下面図であり、図１（ｂ）は図１（ａ）に示すIB−IB線における断面図である。図８は、本実施形態に係るパッケージの断面図である。
【００３０】
本実施形態におけるＭＥＭＳ素子１００は、ダイヤフラム１０４を有している。具体的には、図１（ａ）及び図１（ｂ）に示すように、ＭＥＭＳ素子１００は、平面視略菱形のシリコン基板１０１を備えている。シリコン基板１０１には、貫通孔１０２がその厚み方向に貫通して形成されており、シリコン基板１０１の上面（第２面）１０１Ａには、振動膜１０３が貫通孔１０２を塞ぐように設けられている。振動膜１０３は振動電極（不図示）を含んでおり、よって、振動膜１０３において貫通孔１０２の上に位置する部分がダイヤフラム１０４として機能する。ここで、シリコン基板１０１の上面１０１Ａにおける貫通孔１０２の開口の形状は六角形であるが、シリコン基板１０１の下面（第１面）１０１Ｂにおける貫通孔１０２の開口の形状は略菱形であり、よって、ダイヤフラム１０４は平面視六角形である。貫通孔１０２の外側に位置するシリコン基板１０１はダイヤフラム１０４を支持する支持枠１０５として機能し、支持枠１０５の下面（シリコン基板１０１の下面１０１Ｂ）には突起物１０６が形成されている。
【００３１】
このようなＭＥＭＳ素子１００は、図８に示すように、実装基板２０１の上面２０１Ａに実装されてＭＥＭＳデバイスを構成する。実装基板２０１の上面２０１Ａには、ＭＥＭＳ素子１００の突起物１０６が接着剤（例えばシリコン系樹脂）２０２を介して接着されており、また、ＩＣ（integrated circuit）素子２０３が実装されている。ＩＣ素子２０３は、金属細線２０４を介してＭＥＭＳ素子１００に接続されており、ＭＥＭＳ素子１００からの電気信号を変換する。ＭＥＭＳ素子１００及びＩＣ素子２０３は、実装基板２０１の上面２０１Ａ上に設けられたカバー２０５で覆われている。このようなＭＥＭＳデバイスは、図８に示すように、半田３０２を介して二次実装基板（電子機器内の基板）３０１に電気的に接続されてパッケージを構成している。
【００３２】
このように、本実施形態に係るＭＥＭＳデバイスでは、ＭＥＭＳ素子１００の突起物１０６が実装基板２０１の上面２０１Ａに接着されているので、ＭＥＭＳ素子１００は突起物１０６の高さ（Δｈ１）分だけ実装基板２０１の上面２０１Ａから離して配置される。よって、突起物１０６が支持枠１０５の下面に形成されていない場合に比べて、実装時又は２次実装時等における応力伝達を防止できる。従って、ＭＥＭＳデバイスの特性劣化（例えば感度劣化）を防止できる。また、応力伝達を防止できるので、ＭＥＭＳデバイスの高さがばらつくことを防止でき、よって、ＭＥＭＳデバイスの特性バラツキ（例えば感度バラツキ）を防止できる。
【００３３】
また、本実施形態に係るＭＥＭＳデバイスでは、突起物１０６が実装基板２０１の上面ではなくＭＥＭＳ素子１００の支持枠１０５の下面に形成されているので、実装基板２０１の材料等に制約されることなく応力伝達を防止できる。よって、本実施形態では、ＭＥＭＳデバイスの用途に依存することなく応力伝達を防止できる。
【００３４】
それだけでなく、本実施形態に係るＭＥＭＳデバイスでは、突起物１０６が支持枠１０５の下面上に形成されているので、ＭＥＭＳ素子１００が小型になっても突起物１０６を形成できる。よって、本実施形態では、ＭＥＭＳ素子１００の小型化を図りつつ応力伝達を防止できる。
【００３５】
さらに、本実施形態に係るＭＥＭＳデバイスでは、突起物１０６が接着剤２０２を介して実装基板２０１の上面２０１Ａに接着されることにより、ＭＥＭＳ素子１００が実装基板２０１の上面２０１Ａに接着されている。これにより、本実施形態に係るＭＥＭＳデバイスでは、突起物が設けられていないＭＥＭＳ素子を実装基板の上面に接着する場合に比べて接着面積が大きいので、ＭＥＭＳ素子１００と実装基板２０１との接着力の向上を図ることができる。
【００３６】
さらに、接着剤２０２としてシリコン系樹脂を用いると、シリコン系樹脂はそれ以外の接着剤に比べてヤング率が低いため、応力伝達をさらに和らげることができる。
【００３７】
では、突起物１０６を説明する。まず、図１（ａ）〜図５（ｂ）を用いて、突起物の平面視形状を説明する。図２（ａ）は本実施形態における別のＭＥＭＳ素子の下面図であり、図２（ｂ）は図２（ａ）に示すIIB−IIB線における断面図である。図３（ａ）は本実施形態に係る別のＭＥＭＳデバイスにおけるＭＥＭＳ素子の下面図であり、図３（ｂ）は図３（ａ）に示すIIIB−IIIB線における断面図である。図４（ａ）は本実施形態に係るまた別のＭＥＭＳデバイスにおけるＭＥＭＳ素子の下面図であり、図４（ｂ）は図４（ａ）の一部拡大図であり、図４（ｃ）は図４（ａ）に示すIVC−IVC線における断面図である。図５（ａ）は本実施形態に係る更に別のＭＥＭＳデバイスにおけるＭＥＭＳ素子の一部分の拡大下面図であり、図５（ｂ）は図５（ａ）に示すVB−VB線における断面図である。なお、図３（ｂ）、図４（ｃ）及び図５（ｂ）では、実装基板２０１の上面上の電極層の図示を省略している。
【００３８】
図１（ａ）〜（ｂ）に示すように突起物１０６が支持枠１０５の下面における貫通孔１０２の開口を囲むように形成されていても良いし、図２（ａ）〜図３（ｂ）に示すように複数の突起物１０６が支持枠１０５の周方向において互いに間隔（間隔Ｙ，図２（ｂ）参照）を開けて形成されていても良い。後者の場合には、各突出物１０６は、図２（ａ）〜（ｂ）に示すように支持枠１０５の周方向に沿って延びていても良いし、図３（ａ）〜（ｂ）に示すように支持枠１０５の幅方向に延びていても良い。また、突起物１０６の個数は図２（ａ）又は図３（ａ）における個数に限定されず、ＭＥＭＳ素子１００が実装基板２０１に対して平行に配置されるように、且つ、実装基板２０１からの応力がＭＥＭＳ素子１００に均一に加わるように、突起物１０６の個数を決めれば良い。何れの場合であっても、上述の効果を得ることができる。
【００３９】
支持枠１０５が実装基板２０１からの応力によって歪むことを考慮して、図４（ａ）〜（ｃ）に示す突起物１０６を形成しても良い。具体的には、実装基板２０１からの応力によって支持枠１０５が歪む方向としては、図４（ａ）〜（ｂ）に示すＢ−Ｂ方向、図４（ｃ）に示すＣ−Ｃ方向及び図４（ａ）〜（ｂ）に示すＡ−Ａ方向に対して捩れる方向等が挙げられる。これらの方向に対して垂直に突起物を形成すれば、実装基板２０１からの応力により支持枠１０５が歪むことを防止できるので、ＭＥＭＳ素子１００に印加される歪みを低減できる。そこで、図４（ａ）〜（ｃ）に示すように、支持枠１０５の下面には突起物１０６Ａと複数の突起物１０６Ｂとを形成することが好ましい。突起物１０６Ａは、支持枠１０５の周方向に亘って形成されており、つまり、図１（ａ）〜（ｂ）に示す突起物１０６である。これにより、支持枠１０５が実装基板２０１からの応力によってＢ−Ｂ方向及びＣ−Ｃ方向に歪むことを防止できる。複数の突起物１０６Ｂは支持枠１０５の周方向に互いに間隔を開けて形成されており、各突起物１０６Ｂは支持枠１０５の幅方向に延びている。別の言い方をすると、複数の突起物１０６Ｂは、図３（ａ）〜（ｂ）に示す突起物１０６である。これにより、支持枠１０５が実装基板２０１からの応力によってＡ−Ａ方向に対して捩れる方向及びＣ−Ｃ方向に歪むことを防止できる。
【００４０】
突起物１０６は、図５（ａ）及び（ｂ）に示すように、支持枠１０５の周方向に対してジグザグに延びていても良い。
【００４１】
次に、図６（ａ）〜（ｄ）を用いて、突起物１０６の幅及びその高さを順に説明する。図６（ａ）〜（ｄ）は本実施形態に係るまた別のＭＥＭＳデバイスの一部分の断面図である。なお、図６（ａ）〜（ｄ）では、実装基板２０１の上面上の電極層の図示を省略している。
【００４２】
突起物１０６の幅は、図６（ａ）等に示すように支持枠１０５の幅（Ｚ）よりも狭く、図６（ａ）に示すように突起物１０６の高さ方向において略同一であっても良いし（Ｗ１）、図６（ｂ）及び（ｄ）に示すように実装基板２０１側の方がシリコン基板１０１側よりも狭くても良いし（Ｗ２＜Ｗ１）、図６（ｃ）に示すようにシリコン基板１０１から実装基板２０１へ向かうにつれて徐々に狭くなっても良い。しかし、図６（ｂ）〜（ｄ）に示す突起物１０６が支持枠１０５の下面に形成されていれば、図６（ａ）に示す突起物１０６が支持枠１０５の下面に形成されている場合に比べて、応力伝達をさらに緩和できる。その理由は以下に示す通りである。
【００４３】
後述するように、実装時又は２次実装時には、熱処理を行う。ここで、シリコン基板１０１の材料と実装基板２０１の材料とでは熱膨張係数が異なる。そのため、実装時又は２次実装時に熱処理を行うと、その熱膨張係数差に起因する応力が実装基板２０１に発生し、発生した応力が接着剤２０２及び突起物１０６を介してＭＥＭＳ素子１００へ伝達される。これにより、突起物１０６の下面が小さければ、ＭＥＭＳ素子１００と実装基板２０１との接触面積が小さくなり、よって、応力伝達の更なる防止を図ることができる。従って、突起物１０６は図６（ａ）に示す形状よりも図６（ｂ）〜（ｄ）の何れかに示す形状を有している方が好ましい。
【００４４】
突起物１０６の高さ（Δｈ１）は高い方が好ましい。これにより、シリコン基板１０１の下面１０１Ｂと実装基板２０１の上面２０１Ａとの距離が長くなるので、応力伝達を更に防止できる。しかし、突起物１０６の高さが高くなると、突起物１０６の機械的強度を確保できない場合がある。そのため、突起物１０６の高さ（Δｈ１）は、シリコン基板１０１の高さＴ（図１（ｂ）参照）の１〜１０％程度であることが好ましく、具体的には数μｍ以上数十μｍ以下であれば良い。
【００４５】
なお、シリコン基板１０１の厚みが厚いときには、ダイヤフラム１０４への応力伝達を抑制できるので、突起物１０６を低くできる。逆に、シリコン基板１０１の厚みが薄いときには、ダイヤフラム１０４への応力伝達が抑制されにくく、よって、突起物１０６を高くする必要がある。
【００４６】
また、突起物１０６の加工もしくは形成上の理由から、又は、突起物１０６の機械的強度を確保する等の理由から、突起物１０６を低く形成する場合がある。この場合には、図６（ｄ）に示すように突起物１０６を支持枠１０５の幅方向に複数本形成すれば、実装基板２０１からＭＥＭＳ素子１００への応力を分散できる。このとき、内周側に位置する突起物１０６（第１の突起物群）は、図１（ａ）〜（ｂ）に示す突起物１０６であっても良いし、図２（ａ）〜（ｂ）に示す突起物１０６であっても良い。また、内周側に位置する突起物１０６の外側には、図１（ａ）〜（ｂ）に示す突起物１０６（第２の突起物群）が設けられていても良いし、図２（ａ）〜（ｂ）に示す突起物１０６（第２の突起物群）が設けられていても良い。
【００４７】
続いて、突起物１０６の材料を説明する。突起物１０６は、シリコンからなっても良く、ＭＥＭＳデバイスを形成するときに使用される膜（例えばＳｉＯ２膜又はＳｉＮ膜）からなっても良く、シリコン、ＳｉＯ２及びＳｉＮの少なくとも１つを含んでいても良い。また、突起物１０６としては次に示す膜を用いて形成しても良い。ＭＥＭＳ素子１００を形成するとき又はエアギャップ１１３（図９参照）を介して固定膜１１１（図９参照）を振動膜１０３に対向させて形成するときには、ＣＶＤ（Chemical Vapor Deposition）法などの手法により数μｍの厚みを有する膜をシリコン基板１０１の上面１０１Ａ上に形成する。このとき、シリコン基板１０１の上面１０１Ａ上に形成された膜と同一の膜がシリコン基板１０１の下面１０１Ｂ上にも形成されるので、このようにしてシリコン基板１０１の下面１０１Ｂ上に形成された膜を用いて突起物１０６を形成しても良い。
【００４８】
続いて、図３（ａ）〜図５（ｂ）及び図７（ａ）〜（ｂ）を用いて、接着剤２０２の塗布位置を説明する。図７（ａ）〜（ｂ）は、本実施形態に係るＭＥＭＳデバイスの一部分の断面図である。なお、図７（ａ）〜（ｂ）では、実装基板２０１の上面上の電極層の図示を省略している。
【００４９】
接着剤２０２は、図７（ａ）に示すように突起物１０６の外側面全体を被覆していても良いし、図７（ｂ）に示すように突起物１０６の外側面のうち実装基板２０１側に位置する部分を被覆していても良い。別の言い方をすると、接着剤２０２の高さ（Δｈ２）は、図７（ａ）に示すように突起物１０６の高さ（Δｈ１）と同じであっても良く、図７（ｂ）に示すように突起物１０６の高さ（Δｈ１）よりも低くても良い。しかし、図７（ｂ）に示す場合には、接着剤２０２がシリコン基板１０１の下面１０１Ｂに付着することを防止できるため、余剰の接着剤２０２がＭＥＭＳ素子１００に付着することを防止でき、よって、ＭＥＭＳ素子１００の性能悪化を防止できる。また、少ない接着剤２０２の量でＭＥＭＳ素子１００を実装基板２０１に接着させることができる。よって、接着剤２０２は突起物１０６の外側面のうち実装基板２０１側に位置する部分を被覆していることが好ましい。
【００５０】
全ての突起物１０６が接着剤２０２を介して実装基板２０１の上面２０１Ａに接着しても良いし、図３（ａ）〜図５（ｂ）に示すように一部の突起物１０６のみが接着剤２０２を介して実装基板の上面２０１Ａに接着していても良い。例えば、図３（ａ）〜図４（ｂ）では、接着剤２０２は、平面視において、シリコン基板１０１の中心線Ｌ１，Ｌ２に対して対称となる位置（４箇所）に設けられている。
【００５１】
一部の突起物１０６のみが接着剤２０２を介して実装基板の上面２０１Ａに接着している場合、図３（ａ）に示すように、接着剤２０２が突起物１０６と実装基板２０１との間に介在している領域（第１領域）Ａ１と、接着剤２０２が突起物１０６と実装基板２０１との間に介在していない領域（第２領域）Ａ２とが存在する（図３（ａ）には不図示であるが、領域Ａ１では接着剤２０２は突起物１０６と実装基板２０１との間に介在している。後述のように接着剤２０２を実装基板２０１の上面２０１に塗布してからその接着剤２０２の上にＭＥＭＳ素子１００を設置するためである。）。領域Ａ２にも突起物１０６を形成する理由は、ＭＥＭＳ素子１００を実装基板２０１に対して平行に実装させるためであり、また、実装時にはＭＥＭＳ素子１００に対して均一に外力が働くようにするためである。
【００５２】
また、一部の突起物１０６のみが接着剤２０２を介して実装基板の上面２０１Ａに接着している場合には、図４（ｃ）に示すように、接着剤２０２が塗布される突起物（第２の突起物）１０６Ｄの高さ（Δｈ３）は接着剤２０２が塗布されない突起物（第１の突起物）１０６Ｃの高さ（Δｈ１）よりも低い方が好ましい。これにより、接着剤２０２の高さ（Δｈ２）を（Δｈ１−Δｈ３）以上とすることができる。つまり、接着剤２０２が塗布される突起物１０６と接着剤２０２が塗布されない突起物１０６とで高さが同一である場合に比べて、接着剤２０２の高さを確保でき、よって、ＭＥＭＳ素子１００へ印加される応力を低減できる。例えば、相対的に高い突起物１０６Ｃの高さが１６μｍであるときには、相対的に低い突起物１０６Ｄの高さを１４μｍとすれば良い。
【００５３】
なお、図４（ｃ）に示す場合、相対的に低い突起物１０６Ｄを支持枠１０５の下面の一部分に集中して設けると、ＭＥＭＳ素子１００を実装基板２０１に対して平行に配置することが難しい場合があり、また、実装時又は２次実装時に発生する応力がＭＥＭＳ素子１００に対して均一に印加され難い場合がある。相対的に低い突起物１０６Ｄの個数が多すぎる場合にも同様の不具合の発生が考えられる。そのため、ＭＥＭＳ素子１００が実装基板２０１に対して平行に配置されるように、且つ、実装時又は２次実装時に発生する応力がＭＥＭＳ素子１００に対して均一に印加されるように、支持枠１０５の下面における相対的に高い突起物１０６Ｃの位置を決定することが好ましく、相対的に高い突起物１０６Ｃと相対的に低い突起物１０６Ｄとの個数比を決定することが好ましい。
【００５４】
また、図２（ａ）〜図３（ｂ）等に示すように複数の突起物１０６が互いに同一の高さを有している場合には、接着剤２０２の高さは、ＭＥＭＳ素子１００を実装基板２０１へ押圧するときの圧力又はリリース高さ（その押圧から開放されたときの実装基板２０１の上面２０１Ａからの高さ）等により決まる。
【００５５】
図９は、図１（ａ）〜（ｂ）に示すＭＥＭＳ素子１００を音響センサチップとして用いた場合の音響センサチップの一例を示す断面図である。
【００５６】
本実施形態における音響センサチップでは、振動膜１０３の上には固定膜１１１がエアギャップ１１３を介して配置されており、振動膜１０３と固定膜１１１とがコンデンサとして機能する。固定膜１１１は固定電極（不図示）を含んでおり、また、固定膜１１１には多数の音孔（音を通過させるための孔）１１２が形成されている。
【００５７】
このような音響センサチップでは、音圧が音孔１１２を介して固定膜１１１に伝わって振動膜１０３を振動させる。これにより、固定膜１１１と振動膜１０３との距離が変動するので、コンデンサの容量が変化する。コンデンサの容量変化を読み取ることにより、音をセンシングしている。
【００５８】
以下には、本実施形態における音響センサチップ、この音響センサチップを有する音響デバイス、及び、この音響デバイスを有するパッケージの製造方法を順に示す。なお、音響センサチップ以外のＭＥＭＳ素子は、以下に示す方法に倣って作製すれば良い。
【００５９】
まず、例えばＣＶＤ法により、シリコン基板１０１の上面１０１Ａ上に振動膜１０３を形成する。シリコン基板１０１としては、貫通孔１０２の形成し易さの観点から、（１１０）面方位のシリコン基板を使用することが好ましい。また、振動膜１０３は、振動電極を含んでいれば良く、絶縁膜（不図示）と振動電極との積層膜であってもかまわない。振動電極の具体例としては不純物がドープされたポリシリコンなどを挙げることができ、絶縁膜の具体例としてはシリコン酸化膜又はシリコン窒化膜などを挙げることができる。
【００６０】
次に、例えばＣＶＤ法により、振動膜１０３の上に犠牲膜（不図示）を形成する。この犠牲膜は後の工程でエッチングされ、エアギャップ１１３として機能する。
【００６１】
次に、例えばＣＶＤ法により、犠牲膜の上に固定膜１１１を形成する。固定膜１１１は、固定電極を含んでいれば良く、絶縁膜（不図示）と固定電極との積層膜であってもかまわない。固定電極の具体例としては不純物がドープされたポリシリコンなどを挙げることができ、絶縁膜の具体例としてはシリコン酸化膜又はシリコン窒化膜などを挙げることができる。なお、固定膜１１１には、複数の音孔１１２が形成されている。
【００６２】
次に、シリコン基板１０１の下面１０１Ｂ上にレジストマスクなどからなるマスクパターン（不図示）を配置して、そのマスクパターンに沿ってシリコン基板１０１をエッチングする。これにより、突起物１０６が形成される。
【００６３】
ここで、振動膜１０３又は固定膜１１１が絶縁膜を含んでいる場合には、シリコン基板１０１の下面１０１Ｂ上にも振動膜１０３又は固定膜１１１中の絶縁膜が形成されることとなる。この場合には、マスクパターンに沿ったエッチングにより、シリコン酸化膜又はシリコン窒化膜などの絶縁膜からなる突起物１０６が形成される。なお、シリコン基板１０１の下面１０１Ｂ上に形成された絶縁膜の膜厚が薄い場合には、その絶縁膜とシリコン基板１０１とで突起物１０６を形成する。そのため、突起物１０６が絶縁膜とシリコン膜との積層膜となることもある。
【００６４】
一方、振動膜１０３又は固定膜１１１が絶縁膜を含んでいない場合には、又は、振動膜１０３又は固定膜１１１が絶縁膜を含んでいるがシリコン基板１０１の下面１０１Ｂ上に形成された絶縁膜をエッチングによりあらかじめ除去した場合には、マスクパターンに沿ったエッチングにより、シリコンからなる突起物１０６が形成される。
【００６５】
また、異方性エッチングにより突起物１０６を形成したときには、図６（ａ）に示す突起物１０６が得られる。また、異方性エッチングを２段階に分けて行ったときには、図６（ｂ）又は図６（ｄ）に示す突起物１０６が得られる。また、等方性エッチングにより突起物１０６を形成したときには、図６（ｃ）に示す突起物１０６が得られる。また、エッチングを行って複数の突起物１０６を形成してから、そのうちの一部の突起物１０６に対してエッチングをさらに行うと、図４（ｃ）に示すように突起物１０６Ｃ，１０６Ｄが得られる。
【００６６】
次に、シリコン基板１０１の下面１０１Ｂ上にマスクパターンを再度形成して、シリコン基板１０１をその厚み方向に貫通する貫通孔１０２を形成する。具体的には、シリコン基板１０１の下面１０１Ｂ上に例えば平面視菱形状のマスクパターンを形成した後、例えばＫＯＨ等を用いてシリコン基板１０１をウエットエッチングする。すると、（１１０）面に比べてエッチングレートが５０〜１００倍程度遅い（１１１）面を露出させながら、（１１０）面がエッチングされる。このようにして、シリコン基板１０１に貫通孔１０２が形成され、振動膜１０３の下面側が露出する。
【００６７】
次に、固定膜１１１の音孔１１２からＨＦ等のエッチング液を犠牲膜に供給し、犠牲膜を除去する。これにより、固定膜１１１と振動膜１０３との間にエアギャップ１１３が形成される。なお、犠牲膜を完全に除去しても良いし、犠牲膜の一部を残存させても良い。後者の場合には、残存した犠牲膜を、固定膜１１１を支持する支持部として機能させることができる。このようにして、音響センサチップが作製される（工程（ａ））。
【００６８】
次に、実装基板２０１の上面２０１Ａにおいて突起物１０６が当接する部分に接着剤２０２を塗布する。このとき、接着剤２０２を、図４（ａ）等に示す位置に塗布しても良いし、支持枠１０５の周方向となる方向に沿って塗布しても良い。
【００６９】
次に、実装基板２０１の上面２０１Ａに音響センサチップを配置し、その状態で熱処理を行う。これにより、接着剤２０２が硬化し、音響センサチップが実装基板２０１の上面２０１Ａに接着される（工程（ｂ））。また、ＩＣ素子２０３を実装基板２０１の上面２０１Ａに実装し、音響センサチップとＩＣ素子２０３とを金属細線２０４で接続する。その後、音響センサチップ及びＩＣ素子２０３をカバー２０５で蓋し、このカバー２０５を実装基板２０１の上面２０１Ａに固定する。これにより、音響デバイスが作製される。
【００７０】
次に、半田３０２を用いて音響デバイスの実装基板２０１を２次実装基板３０１の上面に接着する。これにより、パッケージが作製される。このように、カバー２０５が実装基板２０１の上面２０１Ａに固定された音響デバイスは、別の電子機器（例えば、携帯電話又はデジタルカメラ等）の基板（２次実装基板）３０１へ実装可能である。
【００７１】
ところで、図８に示すＭＥＭＳデバイスを音響デバイスとして機能させるためには、実装基板２０１及びカバー２０５の少なくとも一方に音孔が形成されていることが好ましい。別の言い方をすると、音が音響センサチップの下側から音響デバイス内に入ってくるように音孔を形成しても良いし、音が音響センサチップの上側から音響デバイス内に入ってくるように音孔を形成しても良い。音が音響センサチップの下側から入ってくる場合には、音孔は、実装基板２０１に形成されていれば良く、実装基板２０１において音響センサチップの直下に位置する部分に形成されていることが好ましい。音が音響センサチップの上側から入ってくる場合には、音孔は、カバー２０５に形成されていれば良く、カバー２０５において音響センサチップの直上に位置する部分に形成されていることが好ましい。
【００７２】
一般に、背気室が大きいほど音響特性の向上を図ることができる，と言われている。ここで、背気室とは、音が入ってくる方向（音孔側）とは逆側に位置する閉じられた空間である。つまり、背気室は、音が音響センサチップの下側から入ってくる場合には音響センサチップとカバー２０５とで閉ざされた空間であるが、音が音響センサチップの上側から入ってくる場合には音響センサチップと実装基板２０１とで閉ざされた空間である。よって、音が音響センサチップの下側から入ってくるように音孔を形成した方が、音響特性の向上を図ることができる。
【産業上の利用可能性】
【００７３】
以上説明したように、本発明のダイヤフラム構造とその製造方法は、実装基板からの応力を緩和することができるので、高性能で特性ばらつきの小さなセンサチップの実現に有用である。
【符号の説明】
【００７４】
１００ ＭＥＭＳ素子
１０１ シリコン基板
１０１Ａ 上面（第２面）
１０１Ｂ 下面（第１面）
１０２ 貫通孔（シリコン基板に形成された孔）
１０３ 振動膜
１０６ 突起物
１０６Ｃ 突起物（第１の突起物）
１０６Ｄ 突起物（第２の突起物）
１１１ 固定膜
１１２ 音孔（固定膜に形成された孔）
２０１ 実装基板
２０１Ａ 上面
２０２ 接着剤
２０５ カバー
３０１ ２次実装基板（基板）
３０２ 半田（導電部材）
【特許請求の範囲】
【請求項１】
第１面と前記第１面とは反対側に位置する第２面とを備えたシリコン基板を有するＭＥＭＳ素子と、
前記ＭＥＭＳ素子を実装する実装基板とを備え、
前記シリコン基板の前記第１面には、突起物が形成されており、
前記突起物と前記実装基板とは、接着剤を介して接続されていることを特徴とするＭＥＭＳデバイス。
【請求項２】
前記突起物は、前記シリコン基板の外周部に形成されていることを特徴とする請求項１に記載のＭＥＭＳデバイス。
【請求項３】
前記シリコン基板の前記第２面上には、振動膜が形成されており、
前記シリコン基板には、前記振動膜に達する孔が形成されており、
前記突起物は、前記孔を囲うように配置されていることを特徴とする請求項１又は２に記載のＭＥＭＳデバイス。
【請求項４】
前記突起物の幅は、前記シリコン基板の前記第１面側よりも前記実装基板側の方が狭いことを特徴とする請求項１〜３のいずれか１項に記載のＭＥＭＳデバイス。
【請求項５】
前記シリコン基板の前記第１面には、複数の前記突起物からなる第１の突起物群と、複数の前記突起物からなる第２の突起物群とが形成されており、
前記第２の突起物群は、前記第１の突起物群を囲むように配置されていることを特徴とする請求項１〜４のいずれか１項に記載のＭＥＭＳデバイス。
【請求項６】
前記シリコン基板の前記第１面には、複数の前記突起物が形成されており、
前記複数の突起物には、第１の高さを有する突起物と、第１の高さとは異なる第２の高さを有する突起物とが含まれていることを特徴とする請求項１〜５のいずれか１項に記載のＭＥＭＳデバイス。
【請求項７】
前記突起物は、シリコン、SiO2及びSiNの少なくとも１つを含んでいることを特徴とする請求項１〜６のいずれか１項に記載のＭＥＭＳデバイス。
【請求項８】
前記接着剤が前記突起物と前記実装基板との間に介在している第１領域と、前記接着剤が前記突起物と前記実装基板との間に介在していない第２領域とが存在していることを特徴とする請求項１〜７のいずれか１項に記載のＭＥＭＳデバイス。
【請求項９】
前記シリコン基板の上には、前記振動膜に対向する固定膜が設けられていることを特徴とする請求項３〜８のいずれか１項に記載のＭＥＭＳデバイス。
【請求項１０】
前記実装基板上には、前記ＭＥＭＳ素子を覆うカバーが設けられていることを特徴とする請求項１〜９のいずれか１項に記載のＭＥＭＳデバイス。
【請求項１１】
前記実装基板には、開口部が形成されていることを特徴とする請求項１〜１０のいずれか１項に記載のＭＥＭＳデバイス。
【請求項１２】
請求項１〜１１のいずれか１項に記載の前記ＭＥＭＳデバイスが導電性部材を介して電子機器内の基板に実装されて構成されていることを特徴とするパッケージ。
【請求項１３】
第１面と前記第１面とは反対側に位置する第２面とを備えたシリコン基板を有するＭＥＭＳ素子を形成する工程（ａ）と、
前記ＭＥＭＳ素子を実装基板に実装する工程（ｂ）とを備え、
前記工程（ａ）は、前記シリコン基板の前記第１面に突起物を形成する工程を有し、
前記工程（ｂ）は、前記突起物と前記実装基板とを接着剤を介して接続する工程を有していることを特徴とするＭＥＭＳデバイスの製造方法。
【請求項１４】
前記工程（ａ）は、
前記シリコン基板の前記第１面上にマスクパターンを形成する工程と、
前記マスクパターンを介して前記シリコン基板をエッチングすることにより、前記突起物を形成する工程とを有していることを特徴とする請求項１３に記載のＭＥＭＳデバイスの製造方法。
【請求項１５】
前記工程（ａ）は、
前記シリコン基板の前記第２面上に振動膜を形成する工程と、
前記振動膜の上に犠牲膜を形成する工程と、
前記犠牲膜の上に孔が形成された固定膜を形成する工程と、
前記シリコン基板の前記第１面から前記第２面へ向かって前記シリコン基板を貫通する貫通孔を形成する工程と、
前記固定膜に形成された前記孔を通して、前記犠牲膜をエッチングする工程とを有していることを特徴とする請求項１３または１４に記載のＭＥＭＳデバイスの製造方法。
【請求項１６】
前記突起物は、シリコン、SiO2及びSiNの少なくとも一つを含んでいることを特徴とする請求項１３〜１５のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
【請求項１】
第１面と前記第１面とは反対側に位置する第２面とを備えたシリコン基板を有するＭＥＭＳ素子と、
前記ＭＥＭＳ素子を実装する実装基板とを備え、
前記シリコン基板の前記第１面には、突起物が形成されており、
前記突起物と前記実装基板とは、接着剤を介して接続されていることを特徴とするＭＥＭＳデバイス。
【請求項２】
前記突起物は、前記シリコン基板の外周部に形成されていることを特徴とする請求項１に記載のＭＥＭＳデバイス。
【請求項３】
前記シリコン基板の前記第２面上には、振動膜が形成されており、
前記シリコン基板には、前記振動膜に達する孔が形成されており、
前記突起物は、前記孔を囲うように配置されていることを特徴とする請求項１又は２に記載のＭＥＭＳデバイス。
【請求項４】
前記突起物の幅は、前記シリコン基板の前記第１面側よりも前記実装基板側の方が狭いことを特徴とする請求項１〜３のいずれか１項に記載のＭＥＭＳデバイス。
【請求項５】
前記シリコン基板の前記第１面には、複数の前記突起物からなる第１の突起物群と、複数の前記突起物からなる第２の突起物群とが形成されており、
前記第２の突起物群は、前記第１の突起物群を囲むように配置されていることを特徴とする請求項１〜４のいずれか１項に記載のＭＥＭＳデバイス。
【請求項６】
前記シリコン基板の前記第１面には、複数の前記突起物が形成されており、
前記複数の突起物には、第１の高さを有する突起物と、第１の高さとは異なる第２の高さを有する突起物とが含まれていることを特徴とする請求項１〜５のいずれか１項に記載のＭＥＭＳデバイス。
【請求項７】
前記突起物は、シリコン、SiO2及びSiNの少なくとも１つを含んでいることを特徴とする請求項１〜６のいずれか１項に記載のＭＥＭＳデバイス。
【請求項８】
前記接着剤が前記突起物と前記実装基板との間に介在している第１領域と、前記接着剤が前記突起物と前記実装基板との間に介在していない第２領域とが存在していることを特徴とする請求項１〜７のいずれか１項に記載のＭＥＭＳデバイス。
【請求項９】
前記シリコン基板の上には、前記振動膜に対向する固定膜が設けられていることを特徴とする請求項３〜８のいずれか１項に記載のＭＥＭＳデバイス。
【請求項１０】
前記実装基板上には、前記ＭＥＭＳ素子を覆うカバーが設けられていることを特徴とする請求項１〜９のいずれか１項に記載のＭＥＭＳデバイス。
【請求項１１】
前記実装基板には、開口部が形成されていることを特徴とする請求項１〜１０のいずれか１項に記載のＭＥＭＳデバイス。
【請求項１２】
請求項１〜１１のいずれか１項に記載の前記ＭＥＭＳデバイスが導電性部材を介して電子機器内の基板に実装されて構成されていることを特徴とするパッケージ。
【請求項１３】
第１面と前記第１面とは反対側に位置する第２面とを備えたシリコン基板を有するＭＥＭＳ素子を形成する工程（ａ）と、
前記ＭＥＭＳ素子を実装基板に実装する工程（ｂ）とを備え、
前記工程（ａ）は、前記シリコン基板の前記第１面に突起物を形成する工程を有し、
前記工程（ｂ）は、前記突起物と前記実装基板とを接着剤を介して接続する工程を有していることを特徴とするＭＥＭＳデバイスの製造方法。
【請求項１４】
前記工程（ａ）は、
前記シリコン基板の前記第１面上にマスクパターンを形成する工程と、
前記マスクパターンを介して前記シリコン基板をエッチングすることにより、前記突起物を形成する工程とを有していることを特徴とする請求項１３に記載のＭＥＭＳデバイスの製造方法。
【請求項１５】
前記工程（ａ）は、
前記シリコン基板の前記第２面上に振動膜を形成する工程と、
前記振動膜の上に犠牲膜を形成する工程と、
前記犠牲膜の上に孔が形成された固定膜を形成する工程と、
前記シリコン基板の前記第１面から前記第２面へ向かって前記シリコン基板を貫通する貫通孔を形成する工程と、
前記固定膜に形成された前記孔を通して、前記犠牲膜をエッチングする工程とを有していることを特徴とする請求項１３または１４に記載のＭＥＭＳデバイスの製造方法。
【請求項１６】
前記突起物は、シリコン、SiO2及びSiNの少なくとも一つを含んでいることを特徴とする請求項１３〜１５のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−６０９２（Ｐ２０１２−６０９２Ａ）
【公開日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願番号】特願２０１０−１４１７１０（Ｐ２０１０−１４１７１０）
【出願日】平成２２年６月２２日（２０１０．６．２２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願日】平成２２年６月２２日（２０１０．６．２２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]