Ｎ型およびＰ型カルコゲニド素材の製造方法、カルコゲニド薄膜型トランジスタおよびその製作方法
【課題】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を製造する方法、ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてカルコゲニド薄膜トランジスタを製造する方法を提供する。
【解決手段】基板上にチャネル層を構成するｎ型カルコゲニド層を形成するステップと；ｎ型カルコゲニド層の上部に拡散防止層を形成し、拡散防止層をパターニングするステップ；およびｎ型カルコゲニド層にＴｅ合金を蒸着し拡散させ、ソースおよびドレイン領域を構成するｐ型カルコゲニド層を形成するステップを含む。
【解決手段】基板上にチャネル層を構成するｎ型カルコゲニド層を形成するステップと；ｎ型カルコゲニド層の上部に拡散防止層を形成し、拡散防止層をパターニングするステップ；およびｎ型カルコゲニド層にＴｅ合金を蒸着し拡散させ、ソースおよびドレイン領域を構成するｐ型カルコゲニド層を形成するステップを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｎ型およびｐ型カルコゲニド素材を製造する方法、カルコゲニド薄膜トランジスタおよびその製造方法に関するものである。より詳しくは、ｎ型カルコゲニド素材とｐ型カルコゲニド素材を製造する方法、ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてカルコゲニド薄膜トランジスタを製造する方法に関するものである。
【背景技術】
【０００２】
一般的に、情報通信技術が発達するに伴い、高速処理および大容量格納などの技術発展も共になされる。情報格納に用いられる素子としては、ＣＤ、ＤＶＤと知られている光情報格納素子、およびＤＲＡＭなどの電気メモリ素子が挙げられる。情報格納および処理分野に用いられる素子としてはフォト薄膜トランジスタやＣＭＯＳイメージセンサが挙げられる。フォト薄膜トランジスタは通常ＣＭＯＳ工程を用いて製造することができる。
【０００３】
周期律表上のカルコゲニド（ＣＨＡＬＣＯＧＥＮＩＤＥ）系の元素を含むＧｅＴｅ−Ｓｂ2Ｔｅ3（Ｇｅ2Ｓｂ2Ｔｅ5：ＧＳＴ）の固有な元素の性質を利用すれば、相対的に高効率の光伝導性を有する低価の低温工程の光伝導性薄膜型トランジスタ（ＰＨＯＴＯ−ＴＦＴ）を製作することができる。また、カルコゲニド系の元素を含む非晶質相のゲルマニウム・アンチモン・テルライド（Ｇｅ2Ｓｂ2Ｔｅ5）物質の孤立電子対状態（ｓｔａｔｅ）による電荷濃度と同一物質Ｇｅ2Ｓｂ2Ｔｅ5の空っぽ状態（ｖａｃａｎｃｙ ｓｔａｔｅ）による電荷濃度との差によって発生する電位障壁（ｐｏｔｅｎｔｉａｌ ｂａｒｒｉｅｒ）形成原理から予測されるダイオード機能を用いて無ドーピング薄膜型カルコゲニドトランジスタを製作することができる。
【０００４】
しかし、本発明のように、周期律表に基づいたカルコゲニド系の元素を含むＧｅ2Ｓｂ2Ｔｅ5に酸素（Ｏ2）を添加してｎ型カルコゲニド素材とｐ型カルコゲニド素材を製造する方法、製造されたｎ型カルコゲニド素材とｐ型カルコゲニドを用いて薄膜型トランジスタを製作する方法については公示されていない。
【０００５】
Ｇｅ2Ｓｂ2Ｔｅ5を用いて研究してきた光情報格納の光記録素材、次世代不揮発性メモリに対する従来技術を見ると次の通りである。
【０００６】
非特許文獻１は、Ｇｅ2Ｓｂ2Ｔｅ5を非晶質相から結晶質相に、結晶質相から非晶質相に、どれくらいの光を照射すると相が変化し、このような相変化の結果を利用すれば光学的に構成された光ピックアップを用いて光情報格納に応用できるかに関するものである。
【０００７】
さらに、Ｇｅ2Ｓｂ2Ｔｅ5系の相変化素材を初めて提案した提案者であるＯｖｓｉｎｓｋｙによって提案されたものであり、相変化を用いた不揮発性メモリ（ＰＲＡＭ）に関する内容であって、相変化現象を電気メモリに用いた方法に関するものもある。この技術は結晶質相が相互移動して表すスイッチ現象を電気メモリに適用した方法であって、メモリに関するものである。
【０００８】
非特許文獻２は、Ｇｅ2Ｓｂ2Ｔｅ5を用いて電気メモリトランジスタを製作して特性を測定した結果を発表した論文に関するものである。基本的に、前述した非特許文獻１から取った相変化メカニズムを用いた方法に該当し、結晶質相または非晶質相へ状態を相互移動して表すスイッチ現象をメモリとＴＦＴに適用したものである。
【０００９】
カルコゲニド素材は原子構造の固有な特性によって典型的なｐ型伝導度を有する素材と知られている。ｐ型伝導度を示すようにする主な要因はバンドギャップ内の空っぽ状態（ｖａｃａｎｃｙ ｓｔａｔｅ）によって発生すると知られており、このような原子構造の固有な特性によって現在までｎ型カルコゲニド素材が開発されたことはなかった。
【００１０】
図１は、一般的なＣＭＯＳ工程を用いて製造されるフォト薄膜トランジスタの構造を概略的に説明するための概念図である。実際のＣＭＯＳ工程を通して製造されるフォト薄膜トランジスタの構造はより複雑である。
【００１１】
図１を参考にすれば、不純物がドーピングされたシリコン基板１００の上に非晶質相のシリコン膜１１０が形成されている。非晶質相のシリコン膜１１０の両側にはオーミックコンタクト（ｏｍｉｃ ｃｏｎｔａｃｔ）を良くするためのソース（ｓｏｕｒｃｅ）およびドレイン（ｄｒａｉｎ）オーミックコンタクト部１２０が形成されている。オーミックコンタクト部１２０は非晶質相のシリコン膜１１０の一部に不純物をイオン注入して形成する。ソースおよびドレインオーミックコンタクト部１２０には各々ソース電極１４０およびドレイン電極１５０が形成されている。非晶質相のシリコン膜１１０、オーミックコンタクト部１２０、ソース電極１４０およびドレイン電極１５０の上にゲート絶縁膜１３０が形成されている。ゲート絶縁膜１３０は酸化膜を用いて形成する。ゲート絶縁膜１３０の上にはゲート電極が金属膜１６０を用いて形成される。
【００１２】
このような構造を有する従来のフォト薄膜トランジスタを製作するためには高温（例えば、５００℃〜１０００℃）工程が要求される。特に、図１のＣＭＯＳ工程を用いて製造される薄膜トランジスタは高価のシリコン基板を用いなければならず、オーミックコンタクト部を形成するためのイオン注入工程を必ず必要とする。または水素化されドーピングされたオーミックコンタクト部分を必ず必要とする。
【００１３】
現在、ＴＦＴ−ＬＣＤディスプレイおよび／あるいは携帯電話などに用いられているＴＦＴは大体図１のような構造からなっている。
【００１４】
カルコゲニド素材の場合、図１の参照符号１１０の層をチャネル層として活用するためには、先ずＴＦＴのチャネル層はｎ型素材であるかｐ型素材であるべきであり、参照符号１２０のオーミックコンタクト部はその逆にｐ型であるかｎ型でなければならない。このような構造が最も良いトランジスタの典型的な構造と知られている。
【００１５】
【非特許文献１】Noboru Yamada, Eiji Ohno, Kenishi Nishiuchi, Nobuo Aka hira, and Masatoshi Takao, Rapid-phase transition of GeTe-Sb2Te3 pseudobinary amorphous thin films for an optical disk memory, Journal of Applied Physics Vol 69, No. 5 2849-2856 1991.3.1
【非特許文献２】Sumio Hosaka, Kunihiro Miyauchi, Takuro Tamura, Hayato Sone, Hajime Koyanagi, Proposal for a memory transistor using phase change and nanosize effects, Microelectronic Engineering, Vol 73-74 , 736-740, 2004.
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、上記のような問題点を解決するために考案されたものであり、情報格納分野に活発に用いられたり次世代素子として用いたりすることができるカルコゲニド素材を用いて、ｎ型伝導度を有するカルコゲニド素材とｐ型伝導度を有するカルコゲニド素材を開発することをその目的とする。
【００１７】
また、本発明は、開発されたｎ型伝導度素材とｐ型伝導度素材を用いて高いオン／オフ比率を有する高効率のカルコゲニド薄膜型トランジスタを製作することを他の目的とする。
【課題を解決するための手段】
【００１８】
本発明に係るｎ型カルコゲニド素材の製造方法は、カルコゲニド素材をターゲットとして配置するステップ；および前記カルコゲニド素材を基板上に蒸着するために蒸着チャンバー（ｃｈａｍｂｅｒ）にアルゴン（Ａｒ）ガスと酸素（Ｏ2）ガスを注入するステップを含む。特に、前記カルコゲニド素材はＧｅ2Ｓｂ2Ｔｅ5であることを特徴とする。
【００１９】
一方、本発明に係るｐ型カルコゲニド素材の製造方法は、ｎ型カルコゲニド素材にＴｅ合金を蒸着するステップ；および前記Ｔｅ合金が蒸着されたｎ型カルコゲニド素材を拡散させるステップを含む。特に、前記Ｔｅ合金はＧｅＴｅ、ＳｂＴｅ、Ｔｅからなる群から選択される１つであることを特徴とする。
【００２０】
また、前記Ｔｅ合金が蒸着されたｎ型カルコゲニド素材を拡散させるステップは、前記Ｔｅ合金が蒸着されたｎ型カルコゲニド素材に熱エネルギーを加えて行うことを特徴とする。
【００２１】
一方、カルコゲニド薄膜型トランジスタの製作方法は、基板上にチャネル層を構成するｎ型カルコゲニド層を形成するステップと；前記ｎ型カルコゲニド層の上部に拡散防止層を形成し、前記拡散防止層をパターニングするステップ；および前記ｎ型カルコゲニド層にＴｅ合金を蒸着し拡散させ、ソースおよびドレイン領域を構成するｐ型カルコゲニド層を形成するステップを含む。特に、前記基板はガラス基板、プラスチック基板、ポリイミド基板、ビニル基板のうちの１つであることを特徴とする。
【００２２】
また、前記カルコゲニド層はＧｅ2Ｓｂ2Ｔｅ5層で形成することを特徴とする。
また、前記チャネル層を構成するｎ型カルコゲニド層の下部にゲート絶縁層を介在してゲート電極を形成するステップをさらに含む。
【００２３】
また、前記ゲート絶縁層は有機物である高分子ＰＭＭＡ膜であることを特徴とする。
また、前記ゲート絶縁層はＰＥＣＶＤ方法によって形成されたシリコン酸化膜であることを特徴とする。
【００２４】
また、本発明に係る薄膜型トランジスタは、チャネル層を構成し、第１型伝導度を有するカルコゲニド層と；前記第１型伝導度を有するカルコゲニド層の両側部に各々形成され、ソースおよびドレイン領域を構成し、第２型伝導度を有するカルコゲニド層；および前記ソースおよびドレイン領域を構成し、第２型伝導度を有するカルコゲニド層に連結されたソース電極およびドレイン電極を備える。特に、前記チャネル層とソースおよびドレイン領域を構成するカルコゲニド層はＧｅ2Ｓｂ2Ｔｅ5層であることを特徴とする。
【００２５】
また、前記第１型伝導度を有するカルコゲニド層の下部にゲート絶縁層を介在して形成されたゲート電極をさらに備えることを特徴とする。
【００２６】
また、前記ゲート絶縁層は有機物である高分子ＰＭＭＡ膜であることを特徴とする。
また、前記ゲート絶縁層はＰＥＣＶＤ方法によって形成されたシリコン酸化膜であることを特徴とする。
【００２７】
また、前記第１型伝導度を有するカルコゲニド層の上部には拡散防止層が形成されていることを特徴とする。
また、前記チャネル層はｎ型であり、前記ソースおよびドレイン領域はｐ型であることを特徴とする。
また、前記チャネル層はｐ型であり、前記ソースおよびドレイン領域はｎ型であることを特徴とする。
【発明の効果】
【００２８】
本発明によれば、次のような効果がある。
カルコゲニド素材を用いてｎ型伝導度を有するカルコゲニド素材とｐ型伝導度を有するカルコゲニド素材を製造する方法と、製造されたｎ型伝導度を有するカルコゲニド素材とｐ型伝導度を有するカルコゲニド素材を用いて薄膜型トランジスタを製作することができる。
【００２９】
また、本発明に係る薄膜型トランジスタは、低温工程で製作できるだけでなく、プラスチック基板上においても工程が可能であり、イオンを注入する必要がなく、低価で実現できる利点がある。
【００３０】
また、大きい移動度（ｍｏｂｉｌｔｙ）を有しており、今後、センサあるいはプラスチック基板上のロジック素子の製作も可能であると予想される。
【発明を実施するための最良の形態】
【００３１】
以下、本発明について添付図面を参照してより詳細に説明すれば次の通りである。ここで、繰り返される説明、本発明の要旨を濁す恐れがある公知機能、および構成に対する詳細な説明は省略する。本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状および大きさなどはより明確な説明のために誇張され得る。図面において、膜（層）または領域の大きさおよび厚さは明細書の明確性のために誇張されたものである。
【００３２】
本発明では、情報格納分野において活発にあるいは次世代不揮発性メモリ素子の素材として用いることができるカルコゲニド（ＣＨＡＬＣＯＧＥＮＩＤＥ）層を利用する。カルコゲニド層の例としては、ＧｅＴｅ−Ｓｂ2Ｔｅ3層（Ｇｅ2Ｓｂ2Ｔｅ5、以下「ＧＳＴ層」という）を利用する。ＧＳＴ層をカルコゲニド層の例として挙げたが、本発明がこれに限定されるものではない。
【００３３】
本発明に用いられるカルコゲニド層は高効率の光伝導性を有しており、フォト薄膜トランジスタ（Ｐｈｏｔｏ ＴＦＴ）の光伝導層として用いることができる。さらには、本発明のカルコゲニド層はレーザーあるいは熱エネルギーによって非晶質相（Ａｍｏｒｐｈｏｕｓ）から結晶質相（Ｃｒｙｓｔａｌｌｉｎｅ）または結晶質相から非晶質相への相変化が可能である。
【００３４】
本発明の薄膜トランジスタはガラス基板上に低価および低温工程で形成できることは勿論である。
【００３５】
カルコゲニド層は原子構造が有する固有な特性によってｐ型半導体だけが可能である。ｐ型の多数電荷は、非晶質相では孤立電子対状態（Ｌｏｎｅ ｐａｉｒ ｅｌｅｃｔｒｏｎ ｓｔａｔｅ）によって左右される。非晶質相のカルコゲニド層は孤立電子対状態によってｐ型半導体特性を示す。非晶質相のカルコゲニド層のフェルミレベル（Ｆｅｒｍｉ Ｌｅｖｅｌ、Ｅｆ）は真性レベル（ｉｎｔｒｉｎｓｉｃ ｌｅｖｅｌ、Ｅｉ）に近いｐ型半導体形態であり、真性レベル（Ｅｉ）とフェルミレベル（Ｅｆ）との間の電荷濃度差（キャリア濃度差）はΦｐ２として小さい値を有する。非晶質相のカルコゲニド層の価電子帯（Ｅｖ）および伝導帯（Ｅｃ）との間のバンドギャップ（Ｅｇｐ２）は０．７ｅＶである。また、結晶質相のカルコゲニド層の場合、非晶質相における孤立電子対状態はなくなり、周期的な結晶相原子構造から発生する空っぽ状態（ｖａｃａｎｃｙ ｓｔａｔｅ）によって発生する多数電荷によってｐ型半導体特性を示す。
【００３６】
したがって、カルコゲニド素材は前述した基本的な原子構造の欠陥により、ドーピング（ｄｏｐｐｉｎｇ）方法によってはｎ型カルコゲニド素材が開発されたことがなかった。
【００３７】
本発明では、このような欠陥を有する、すなわちｐ型半導体特性を示すカルコゲニド素材（以下、「ｐ型カルコゲニド素材」）に酸素を注入することによって、ｎ型半導体特性を示すカルコゲニド素材（以下、「ｎ型カルコゲニド素材」）を開発できる方法を提示する。
【００３８】
先ず、基板上にカルコゲニド素材（例えば、ＧＳＴ）を蒸着する。蒸着に使われた装置はスパッタ（例えば、ＲＦ Ｍａｇｎｅｔｒｏｎ Ｓｐｕｔｔｅｒ）装置であって、典型的にカルコゲニド素材を蒸着する時に使う装置である。スパッタ（ｓｐｕｔｔｅｒ）の他に熱蒸着装置を使うこともできる。
【００３９】
スパッタを用いてカルコゲニド素材であるＧＳＴをＣｏ−Ｓｐｕｔｔｅｒあるいは単一ターゲットとして蒸着する条件を探す。この時、用いるプラズマガスとしてはアルゴン（Ａｒ）ガスを用いる。前述した過程は一般的にカルコゲニド素材を蒸着する時に用いる方法である。
【００４０】
図２は、前述した方法によって一般的に蒸着したカルコゲニド素材の透過特性を示すグラフである。
非晶質相のカルコゲニドの場合、バンドギャップ（ｂａｎｄ ｇａｐ）は０．７ｅＶ（波長約１７００ｎｍ帯域）であり、図２に示す通りである。このように蒸着された非晶質相のカルコゲニドを結晶化すると、バンドギャップが約０．５ｅＶになって光透過曲線が長波長に移る曲線となる。
【００４１】
以下では、ｎ型カルコゲニド素材を製造する過程について説明する。
先ず、ｎ型カルコゲニド素材を製作するためには、図３に示すように非晶質相のカルコゲニドを製造する時に蒸着チャンバー（ｃｈａｍｂｅｒ）に酸素を添加すれば良い。
【００４２】
より詳しくは、カルコゲニド素材をターゲット（ｔａｒｇｅｔ）として配置する。また、蒸着チャンバーにアルゴンガスの他に酸素ガスを同時に注入する。そうすると、注入された酸素ガスの一部が蒸着されるカルコゲニド薄膜に注入され、注入された酸素によってｎ型カルコゲニド素材が形成される。すなわち、アルゴンガスと酸素ガスの注入が完了すれば、アルゴンガスと酸素ガスの混合物がイオン化するように高周波エネルギーがスパッタガン（図示せず）に供給され、それによってプラズマ（ｐｌａｓｍａ）が発生する。
【００４３】
発生したプラズマ内のイオン化したアルゴンと酸素イオンはターゲットに衝突してターゲット物質をスパッタリングし、その結果カルコゲニド素材が基板上に蒸着される。
【００４４】
スパッタを用いてカルコゲニド素材を蒸着する時、プラズマを形成するためにアルゴンガスを注入する時に、ｎ型カルコゲニド素材蒸着のために酸素ガスをアルゴンガスの注入と同時に注入して蒸着する。この時、注入される酸素ガスの量とアルゴンガスの注入量の比率を変化させながら蒸着することができる。
【００４５】
本発明に用いられた酸素ガス量／アルゴンガス量の比率を各々０．１、０．２５、０．３５、０．５の比にして、酸素ガスとアルゴンガスをスパッタに注入した（例えば、酸素注入量２ｓｃｃｍ／アルゴン注入量２０ｓｃｃｍ＝０．１）。この時、蒸着されるｎ型カルコゲニド素材の厚さは蒸着する時間で調節する。
【００４６】
酸素ドーピングして蒸着されたカルコゲニド素材はＸＲＤ（Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）測定で非晶質相であることが分かる。
【００４７】
図４は、酸素ガス量／アルゴンガス量の比率を各々０．１、０．２５、０．３５、０．５の比にして酸素ガスとアルゴンガスをスパッタに注入した時に変わるカルコゲニド素材の光透過曲線を測定した結果である。酸素の投入量が多くなるにつれてバンドギャップが短波長に移ることが分かる。酸素ガス量／アルゴンガス量の注入比率が０．１である場合にはバンドギャップエネルギーは波長で約１３００ｎｍ帯域、０．２である場合には約１２００ｎｍ、０．３５である場合には約１１００ｎｍ、０．５である場合には約１０００ｎｍ程度に移動することが分かる。
【００４８】
図４において、光透過曲線が長波長において（１４００ｎｍ以後）屈曲が発生する理由は、光の干渉によって表れる典型的な現象であって、バンドギャップの予測には大きな意味がない。
【００４９】
酸素ガス量／アルゴンガス量の注入比率を異にして製作したカルコゲニド素材の伝導度がｎ型であるかｐ型であるかを調べるためにそれぞれの素材に対してホール効果（Ｈａｌｌ Ｅｆｆｅｃｔ）を測定した。
【００５０】
表１は酸素ガス量／アルゴンガス量の注入比率を異にして製作したカルコゲニド素材のホール効果を測定した結果を整理したものである。ホール効果を通じて多数キャリアの種類、キャリアの濃度、移動度などが分かる。
【００５１】
【表１】
【００５２】
表１によれば、酸素ガス量／アルゴンガス量の注入比率が０．１から０．３５までは酸素注入量に関係なくｎ型カルコゲニド素材が形成されることが分かる。
【００５３】
酸素ガス量／アルゴンガス量の注入比率が０．３５以後においてもｎ型素材になると予測されるが、酸素の量が過度に多い場合には酸化物によって非晶質相になり、ホール測定ではどのような（例えば、ｎ型またはｐ型）伝導度を有する素材になるかが分からない。
【００５４】
図５は、図４のように酸素ガス量／アルゴンガス量の注入比率を各々異にして製作したカルコゲニド素材を熱処理し、変わるバンドギャップを光透過曲線で測定したグラフである。図５は、酸素ガス量／アルゴンガス量の注入比率を各々０．２５、０．３５、０．５である場合を示す。
【００５５】
熱処理すれば試料は非晶質相から結晶質相に変化する。酸素ガス量／アルゴンガス量の注入比率が０．１である場合には、バンドギャップが波長で約１７００ｎｍ帯域であり、０．２５、０．３５、０．５である場合には、全てバンドギャップ帯域が波長で１７００ｎｍ帯域に移動した。
【００５６】
結局、酸素をドーピングしたカルコゲニド薄膜は、熱処理すれば、非晶質相から結晶質相に相変化してバンドギャップが減少する現象を示す。このような結果は、一般的に酸素をドーピング（ｄｏｐｐｉｎｇ）しないカルコゲニド素材が示す非晶質相から結晶質相に相変化するに伴ってバンドギャップが０．７ｅＶから０．５ｅＶに変化する様子と同様である。
【００５７】
しかし、酸素ドーピングされたカルコゲニド薄膜の場合、酸素ガス量／アルゴンガス量の注入比率が０．１〜０．５である時、バンドギャップは初期非晶質相１．０ｅＶ〜１．２ｅＶから結晶質相に相変化すれば、バンドギャップが約０．７ｅＶまで移動する点は差がある。
【００５８】
以下では、ｐ型カルコゲニド素材を製造する過程について説明する。
図３に示すように、ｐ型カルコゲニド素材を製造するためには、酸素が注入されたカルコゲニド薄膜（素材）にＧｅＴｅ、ＳｂＴｅ、Ｔｅのうちの１つ以上のＴｅ合金を蒸着し熱処理して、拡散（ｄｉｆｆｕｓｉｏｎ）させれば良い。
【００５９】
カルコゲニド素材がｐ型伝導度を示す理由として空っぽ状態であることを言及した。したがって、空っぽ状態を発生させる主要因子であるＴｅカルコゲン元素を注入すればｐ型伝導度素材に変わる確率が高い。
【００６０】
したがって、本発明の実施例では、ＧｅＴｅを注入する方式で酸素が注入されたカルコゲニド素材をｎ型伝導度素材からｐ型伝導度素材に変える。注入する方式としては、蒸着された酸素ドーピングされたカルコゲニド素材にＧｅＴｅを蒸着、熱処理して、拡散（ｄｉｆｆｕｓｉｏｎ）させる方法を選択した。拡散する熱処理温度は、一般的に、カルコゲニドが非晶質相から結晶相に相が変化する温度で約１時間熱処理すれば良い。
【００６１】
表２は、酸素ドーピングされたｎ型カルコゲニド素材にどれくらいの厚さでＧｅＴｅを蒸着すればｎ型カルコゲニド素材からｐ型カルコゲニド素材に変化するかを示す。ここで、ＧＳＴＯは酸素ガス量／アルゴンガス量の注入比率０．１であるｎ型カルコゲニド素材を示す。
【００６２】
【表２】
【００６３】
図６は、表２によって製作されたｐ型カルコゲニド素材を拡散させ熱処理する前のまた他の光透過曲線である。これは、左側１０００〜１５００ｎｍ間の光透過曲線が拡散させる前の光透過曲線である。図６のＮｏｒｍ ＡＳ２１、Ｎｏｒｍ ＡＳ２０、Ｎｏｒｍ ＡＳ１９は熱処理前に酸素が添加されたＮ型半導体の光透過率であり、図６のＮｏｒｍ Ａｎｎ２１、Ｎｏｒｍ Ａｎｎ２０、Ｎｏｒｍ Ａｎｎ１９は熱処理後の光透過率を示す曲線である。
【００６４】
図７は、表２の方法によって製作されたｐ型カルコゲニド素材を熱処理して拡散させた後の光透過曲線である。（１７００ｎに移動した右側曲線）。
【００６５】
ＧｅＴｅを拡散させたｐ型カルコゲニド素材の光透過曲線は、初期酸素ドーピングされたｎ型カルコゲニド素材の光透過曲線において大きく変化しないほどドーピングされたことを確認することができる。
【００６６】
以上、ｎ型カルコゲニド素材とｐ型カルコゲニド素材を製作する方法について言及した。以下では、前述した過程を通じて製作されたｎ型伝導度を有するカルコゲニド素材とｐ型伝導度を有するカルコゲニド素材を用いて、カルコゲニドトランジスタを製作する過程についてより詳しく説明する。
【００６７】
図８乃至図１８は、ｎ型カルコゲニドとｐ型カルコゲニドを用いてオン／オフ（ｏｎ／ｏｆｆ）比率が改善されたトランジスタ素子を製作する工程順を説明するための図面である。
【００６８】
具体的に、基板２００、例えばガラス基板上にゲート電極用金属層２０２を形成する（図８）。ゲート電極用金属層２０２はスパッタリング法を用いて基板２００の上に形成する。ゲート電極用金属層２０２は、例えば、金層、アルミニウム層またはクロム層で構成される。ゲート電極用金属層２０２をフォトリソグラフィ工程でパターニングしてゲート電極２０４を形成する。それにより、下部ゲート形態のゲート電極２０４が完成される（図９）。ゲート電極２０４は後述するカルコゲニド層２０８に流れる光電流をオン／オフにする役割をする。
【００６９】
一方、図９においては、ゲート絶縁層２０６およびゲート電極２０４をカルコゲニド層２０８の下部に形成される下部ゲート形態で構成したが、ゲート絶縁層２０６およびゲート電極２０４をカルコゲニド層２０５の上部に形成される上部ゲート形態で構成することもできる。
【００７０】
ゲート電極２０４および基板２００の上にゲート絶縁層２０６を形成する（図１０）。ゲート絶縁層（ｇａｔｅ ｏｘｉｄｅ、２０６）はカルコゲニド系絶縁層、例えばＡｓ2Ｓ3層や、有機物である高分子ＰＭＭＡ膜、シリコン酸化膜、シリコン絶縁膜などで構成することができる。ゲート絶縁層２０６を構成する有機物である高分子ＰＭＭＡ（ｐｏｌｙ ｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ）層は透明な膜質である。ゲート絶縁層２０６はカルコゲニド層２０８との良い接触を維持し、製造工程中にカルコゲニド層２０８の性質を変化させない役割をする。
【００７１】
ゲート絶縁層２０６としてシリコン酸化膜を用いる場合、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法で形成する。
【００７２】
次に、ゲート絶縁層２０６の上に非晶質相のカルコゲニド層２０８を蒸着（ｄｅｐｏｓｉｔｉｏｎ）する。この時、図３に基づいて前述したように、非晶質相のｎ型カルコゲニド層２０８を形成するために蒸着装置にアルゴンガスと酸素ガスを同時に注入する。そうすると、注入された酸素ガスの一部が蒸着されるカルコゲニド素材に注入され、この時、注入された酸素によってｎ型カルコゲニド層２０８が形成される。本発明の実施例においては、カルコゲニド層２０８をＧＳＴ層で形成し、スパッタリング法で形成する（図１１）。
【００７３】
また、非晶質相のカルコゲニド層２０８の上面にレーザーを照射して結晶質相のカルコゲニド層２０９を形成する（図１２）。
【００７４】
また、カルコゲニド層２０９の上に拡散（ｄｉｆｆｕｓｉｏｎ）が起こらないように拡散防止層２１０を蒸着する。この時、拡散防止層２１０はシリコン酸化膜（ＳｉＯ2）などで構成する。また、拡散防止層２１０の上に金属層２１２を形成する。例えば、アルミニウム（Ａｌ）を用いて金属層２１２を形成する（図１３）。
【００７５】
次に、結晶質相のカルコゲニド層２０９の上に形成された拡散防止層２１０と金属層２１２をフォトリソグラフィおよび湿式エッチング工程を用いてパターニングして、所定の幅を有する拡散防止層２１４と金属層２１６を形成する（図１４）。
【００７６】
また、ゲート絶縁層２０６の上に形成されたカルコゲニド層２０９および金属層２１６にＧｅＴｅを蒸着、熱処理して拡散させる方法によって酸素が注入されたカルコゲニド層２０９をｎ型伝導度素材からｐ型伝導度素材に変える。拡散させる熱処理温度は、一般的に、カルコゲニドが非晶質相から結晶相に相が変化する温度で約１時間熱処理すれば良い。
【００７７】
前述したことによれば、ＧｅＴｅ薄膜は熱処理過程を通して拡散防止層２１４が形成されていないカルコゲニド層２０９の両側部において拡散される。すなわち、露出したカルコゲニド層２０９に蒸着されたＧｅＴｅ薄膜は熱処理過程を通してｎ型伝導度を有するカルコゲニド層２０９の両側部において拡散される。したがって、ｎ型伝導度を有するカルコゲニド層２０９の両側部はｐ型伝導度を有するカルコゲニド層２２０に変わる。
【００７８】
この時、拡散防止層２１４が形成されたカルコゲニド層２０９、すなわち露出していないカルコゲニド層２０９はｎ型伝導度を有するカルコゲニド層２１８として状態がそのまま維持される。本発明においては、このようにトランジスタのチャネルが自然に形成される工程を「Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｈａｎｎｅｌ工程」と称することにする（図１５）。
【００７９】
したがって、チャネル幅と長さはｎ型カルコゲニド層２０９の上にパターニングされた拡散防止層２１４の模様に応じて自然に形成される。拡散防止層２１４の上に蒸着されるＧｅＴｅは今後の工程で取り除かれる。
【００８０】
次に、ｐ型伝導度を有するカルコゲニド層２２０をパターニングして所定の幅を有するように形成する（図１６）。また、カルコゲニド層２２０、金属層２１６、およびゲート絶縁層２０６の上にレイヤー２２２を形成して、コンタクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ、２２４）が形成されるようにする（図１７）。
【００８１】
次に、コンタクトホール２２４にソース（Ｓｏｕｒｃｅ）側の金属電極２２６とドレイン（Ｄｒａｉｎ）側の金属電極２２８を形成することで、薄膜型トランジスタを完成する（図１８）。
【００８２】
図１９は、図８乃至図１７の工程順によって製作された素子を示す。すなわち、ソースとドレイン側の金属電極を形成する直前のものを示す。図１９において、中央部に黒く表示された部分がトランジスタのチャネルに該当する部分である。本発明に係る薄膜型トランジスタは、図１５に基づいて言及したように、Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｈａｎｎｅｌ工程を通してチャネル幅が自然に整列される長所がある。
【００８３】
図２０は、前述した過程を通じて製作された、ｎ型カルコゲニド素材とｐ型カルコゲニド素材とからなる薄膜型カルコゲニドトランジスタの特性を示すグラフである。
【００８４】
Ｘ軸はソースドレイン電圧を示し、Ｙ軸はナノアンペアの単位ドレイン電流を示す。比較的に小さいゲート電圧においても非常にきれいに動作するトランジスタの特性曲線を確認することができる。また、電流整流度が非常に良い特性を示すことを確認することができる。
【００８５】
以上のように、図面と明細書において最適な実施例が開示された。ここでは特定用語が用いられたが、これは、単に本発明を説明するための目的で用いられるものであって、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために用いられたものではない。よって、本技術分野の通常の知識を有する者であれば、様々な変形および均等な他の実施例が可能であるということを理解しなければならない。したがって、本発明の真の技術的保護範囲は添付された特許請求の範囲の技術的思想によって決められなければならない。
【図面の簡単な説明】
【００８６】
【図１】一般的なＣＭＯＳ工程を用いて製造されるフォト薄膜型トランジスタの構造を概略的に説明するための概念図である。
【図２】一般的な工程によって蒸着された非晶質カルコゲニドの光透過曲線を示す図であって、一般的なスパッタリング法で蒸着された時の非晶質カルコゲニド薄膜の光透過曲線である。
【図３】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を製造する方法を示す図であって、酸素注入とＧｅＴｅ拡散によって形成されるｎ型カルコゲニド素材とｐ型カルコゲニド素材を製作する方法を示す図である。
【図４】酸素注入量によって変わるカルコゲニド素材の光透過曲線を示す図である。
【図５】酸素ドーピングされたカルコゲニド素材を熱処理した後の光透過曲線の移動を示す図であって、酸素注入量によって変わるカルコゲニド素材の光透過曲線を示す図である。
【図６】ｐ型カルコゲニド素材を拡散させ熱処理する前の光透過曲線を示す図である。
【図７】ｐ型カルコゲニド素材を拡散させ熱処理した後の光透過曲線を示す図である。
【図８】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図９】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１０】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１１】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１２】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１３】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１４】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１５】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１６】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１７】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１８】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１９】本発明に係るカルコゲニド薄膜型トランジスタの製作方法によって自然に形成されるトランジスタのチャネルを示す図である。
【図２０】本発明に係る製造方法によって製造されたｎ型カルコゲニド素材とｐ型カルコゲニド素材で製作された薄膜型カルコゲニドトランジスタの特性を示すグラフである。
【符号の説明】
【００８７】
２００ 基板
２０４ ゲート電極
２０６ ゲート絶縁層
２１４ 拡散防止層
２１６ 金属層
２１８ ｎ型伝導度を有するカルコゲニド層
２２０ ｐ型伝導度を有するカルコゲニド層
【技術分野】
【０００１】
本発明は、ｎ型およびｐ型カルコゲニド素材を製造する方法、カルコゲニド薄膜トランジスタおよびその製造方法に関するものである。より詳しくは、ｎ型カルコゲニド素材とｐ型カルコゲニド素材を製造する方法、ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてカルコゲニド薄膜トランジスタを製造する方法に関するものである。
【背景技術】
【０００２】
一般的に、情報通信技術が発達するに伴い、高速処理および大容量格納などの技術発展も共になされる。情報格納に用いられる素子としては、ＣＤ、ＤＶＤと知られている光情報格納素子、およびＤＲＡＭなどの電気メモリ素子が挙げられる。情報格納および処理分野に用いられる素子としてはフォト薄膜トランジスタやＣＭＯＳイメージセンサが挙げられる。フォト薄膜トランジスタは通常ＣＭＯＳ工程を用いて製造することができる。
【０００３】
周期律表上のカルコゲニド（ＣＨＡＬＣＯＧＥＮＩＤＥ）系の元素を含むＧｅＴｅ−Ｓｂ2Ｔｅ3（Ｇｅ2Ｓｂ2Ｔｅ5：ＧＳＴ）の固有な元素の性質を利用すれば、相対的に高効率の光伝導性を有する低価の低温工程の光伝導性薄膜型トランジスタ（ＰＨＯＴＯ−ＴＦＴ）を製作することができる。また、カルコゲニド系の元素を含む非晶質相のゲルマニウム・アンチモン・テルライド（Ｇｅ2Ｓｂ2Ｔｅ5）物質の孤立電子対状態（ｓｔａｔｅ）による電荷濃度と同一物質Ｇｅ2Ｓｂ2Ｔｅ5の空っぽ状態（ｖａｃａｎｃｙ ｓｔａｔｅ）による電荷濃度との差によって発生する電位障壁（ｐｏｔｅｎｔｉａｌ ｂａｒｒｉｅｒ）形成原理から予測されるダイオード機能を用いて無ドーピング薄膜型カルコゲニドトランジスタを製作することができる。
【０００４】
しかし、本発明のように、周期律表に基づいたカルコゲニド系の元素を含むＧｅ2Ｓｂ2Ｔｅ5に酸素（Ｏ2）を添加してｎ型カルコゲニド素材とｐ型カルコゲニド素材を製造する方法、製造されたｎ型カルコゲニド素材とｐ型カルコゲニドを用いて薄膜型トランジスタを製作する方法については公示されていない。
【０００５】
Ｇｅ2Ｓｂ2Ｔｅ5を用いて研究してきた光情報格納の光記録素材、次世代不揮発性メモリに対する従来技術を見ると次の通りである。
【０００６】
非特許文獻１は、Ｇｅ2Ｓｂ2Ｔｅ5を非晶質相から結晶質相に、結晶質相から非晶質相に、どれくらいの光を照射すると相が変化し、このような相変化の結果を利用すれば光学的に構成された光ピックアップを用いて光情報格納に応用できるかに関するものである。
【０００７】
さらに、Ｇｅ2Ｓｂ2Ｔｅ5系の相変化素材を初めて提案した提案者であるＯｖｓｉｎｓｋｙによって提案されたものであり、相変化を用いた不揮発性メモリ（ＰＲＡＭ）に関する内容であって、相変化現象を電気メモリに用いた方法に関するものもある。この技術は結晶質相が相互移動して表すスイッチ現象を電気メモリに適用した方法であって、メモリに関するものである。
【０００８】
非特許文獻２は、Ｇｅ2Ｓｂ2Ｔｅ5を用いて電気メモリトランジスタを製作して特性を測定した結果を発表した論文に関するものである。基本的に、前述した非特許文獻１から取った相変化メカニズムを用いた方法に該当し、結晶質相または非晶質相へ状態を相互移動して表すスイッチ現象をメモリとＴＦＴに適用したものである。
【０００９】
カルコゲニド素材は原子構造の固有な特性によって典型的なｐ型伝導度を有する素材と知られている。ｐ型伝導度を示すようにする主な要因はバンドギャップ内の空っぽ状態（ｖａｃａｎｃｙ ｓｔａｔｅ）によって発生すると知られており、このような原子構造の固有な特性によって現在までｎ型カルコゲニド素材が開発されたことはなかった。
【００１０】
図１は、一般的なＣＭＯＳ工程を用いて製造されるフォト薄膜トランジスタの構造を概略的に説明するための概念図である。実際のＣＭＯＳ工程を通して製造されるフォト薄膜トランジスタの構造はより複雑である。
【００１１】
図１を参考にすれば、不純物がドーピングされたシリコン基板１００の上に非晶質相のシリコン膜１１０が形成されている。非晶質相のシリコン膜１１０の両側にはオーミックコンタクト（ｏｍｉｃ ｃｏｎｔａｃｔ）を良くするためのソース（ｓｏｕｒｃｅ）およびドレイン（ｄｒａｉｎ）オーミックコンタクト部１２０が形成されている。オーミックコンタクト部１２０は非晶質相のシリコン膜１１０の一部に不純物をイオン注入して形成する。ソースおよびドレインオーミックコンタクト部１２０には各々ソース電極１４０およびドレイン電極１５０が形成されている。非晶質相のシリコン膜１１０、オーミックコンタクト部１２０、ソース電極１４０およびドレイン電極１５０の上にゲート絶縁膜１３０が形成されている。ゲート絶縁膜１３０は酸化膜を用いて形成する。ゲート絶縁膜１３０の上にはゲート電極が金属膜１６０を用いて形成される。
【００１２】
このような構造を有する従来のフォト薄膜トランジスタを製作するためには高温（例えば、５００℃〜１０００℃）工程が要求される。特に、図１のＣＭＯＳ工程を用いて製造される薄膜トランジスタは高価のシリコン基板を用いなければならず、オーミックコンタクト部を形成するためのイオン注入工程を必ず必要とする。または水素化されドーピングされたオーミックコンタクト部分を必ず必要とする。
【００１３】
現在、ＴＦＴ−ＬＣＤディスプレイおよび／あるいは携帯電話などに用いられているＴＦＴは大体図１のような構造からなっている。
【００１４】
カルコゲニド素材の場合、図１の参照符号１１０の層をチャネル層として活用するためには、先ずＴＦＴのチャネル層はｎ型素材であるかｐ型素材であるべきであり、参照符号１２０のオーミックコンタクト部はその逆にｐ型であるかｎ型でなければならない。このような構造が最も良いトランジスタの典型的な構造と知られている。
【００１５】
【非特許文献１】Noboru Yamada, Eiji Ohno, Kenishi Nishiuchi, Nobuo Aka hira, and Masatoshi Takao, Rapid-phase transition of GeTe-Sb2Te3 pseudobinary amorphous thin films for an optical disk memory, Journal of Applied Physics Vol 69, No. 5 2849-2856 1991.3.1
【非特許文献２】Sumio Hosaka, Kunihiro Miyauchi, Takuro Tamura, Hayato Sone, Hajime Koyanagi, Proposal for a memory transistor using phase change and nanosize effects, Microelectronic Engineering, Vol 73-74 , 736-740, 2004.
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、上記のような問題点を解決するために考案されたものであり、情報格納分野に活発に用いられたり次世代素子として用いたりすることができるカルコゲニド素材を用いて、ｎ型伝導度を有するカルコゲニド素材とｐ型伝導度を有するカルコゲニド素材を開発することをその目的とする。
【００１７】
また、本発明は、開発されたｎ型伝導度素材とｐ型伝導度素材を用いて高いオン／オフ比率を有する高効率のカルコゲニド薄膜型トランジスタを製作することを他の目的とする。
【課題を解決するための手段】
【００１８】
本発明に係るｎ型カルコゲニド素材の製造方法は、カルコゲニド素材をターゲットとして配置するステップ；および前記カルコゲニド素材を基板上に蒸着するために蒸着チャンバー（ｃｈａｍｂｅｒ）にアルゴン（Ａｒ）ガスと酸素（Ｏ2）ガスを注入するステップを含む。特に、前記カルコゲニド素材はＧｅ2Ｓｂ2Ｔｅ5であることを特徴とする。
【００１９】
一方、本発明に係るｐ型カルコゲニド素材の製造方法は、ｎ型カルコゲニド素材にＴｅ合金を蒸着するステップ；および前記Ｔｅ合金が蒸着されたｎ型カルコゲニド素材を拡散させるステップを含む。特に、前記Ｔｅ合金はＧｅＴｅ、ＳｂＴｅ、Ｔｅからなる群から選択される１つであることを特徴とする。
【００２０】
また、前記Ｔｅ合金が蒸着されたｎ型カルコゲニド素材を拡散させるステップは、前記Ｔｅ合金が蒸着されたｎ型カルコゲニド素材に熱エネルギーを加えて行うことを特徴とする。
【００２１】
一方、カルコゲニド薄膜型トランジスタの製作方法は、基板上にチャネル層を構成するｎ型カルコゲニド層を形成するステップと；前記ｎ型カルコゲニド層の上部に拡散防止層を形成し、前記拡散防止層をパターニングするステップ；および前記ｎ型カルコゲニド層にＴｅ合金を蒸着し拡散させ、ソースおよびドレイン領域を構成するｐ型カルコゲニド層を形成するステップを含む。特に、前記基板はガラス基板、プラスチック基板、ポリイミド基板、ビニル基板のうちの１つであることを特徴とする。
【００２２】
また、前記カルコゲニド層はＧｅ2Ｓｂ2Ｔｅ5層で形成することを特徴とする。
また、前記チャネル層を構成するｎ型カルコゲニド層の下部にゲート絶縁層を介在してゲート電極を形成するステップをさらに含む。
【００２３】
また、前記ゲート絶縁層は有機物である高分子ＰＭＭＡ膜であることを特徴とする。
また、前記ゲート絶縁層はＰＥＣＶＤ方法によって形成されたシリコン酸化膜であることを特徴とする。
【００２４】
また、本発明に係る薄膜型トランジスタは、チャネル層を構成し、第１型伝導度を有するカルコゲニド層と；前記第１型伝導度を有するカルコゲニド層の両側部に各々形成され、ソースおよびドレイン領域を構成し、第２型伝導度を有するカルコゲニド層；および前記ソースおよびドレイン領域を構成し、第２型伝導度を有するカルコゲニド層に連結されたソース電極およびドレイン電極を備える。特に、前記チャネル層とソースおよびドレイン領域を構成するカルコゲニド層はＧｅ2Ｓｂ2Ｔｅ5層であることを特徴とする。
【００２５】
また、前記第１型伝導度を有するカルコゲニド層の下部にゲート絶縁層を介在して形成されたゲート電極をさらに備えることを特徴とする。
【００２６】
また、前記ゲート絶縁層は有機物である高分子ＰＭＭＡ膜であることを特徴とする。
また、前記ゲート絶縁層はＰＥＣＶＤ方法によって形成されたシリコン酸化膜であることを特徴とする。
【００２７】
また、前記第１型伝導度を有するカルコゲニド層の上部には拡散防止層が形成されていることを特徴とする。
また、前記チャネル層はｎ型であり、前記ソースおよびドレイン領域はｐ型であることを特徴とする。
また、前記チャネル層はｐ型であり、前記ソースおよびドレイン領域はｎ型であることを特徴とする。
【発明の効果】
【００２８】
本発明によれば、次のような効果がある。
カルコゲニド素材を用いてｎ型伝導度を有するカルコゲニド素材とｐ型伝導度を有するカルコゲニド素材を製造する方法と、製造されたｎ型伝導度を有するカルコゲニド素材とｐ型伝導度を有するカルコゲニド素材を用いて薄膜型トランジスタを製作することができる。
【００２９】
また、本発明に係る薄膜型トランジスタは、低温工程で製作できるだけでなく、プラスチック基板上においても工程が可能であり、イオンを注入する必要がなく、低価で実現できる利点がある。
【００３０】
また、大きい移動度（ｍｏｂｉｌｔｙ）を有しており、今後、センサあるいはプラスチック基板上のロジック素子の製作も可能であると予想される。
【発明を実施するための最良の形態】
【００３１】
以下、本発明について添付図面を参照してより詳細に説明すれば次の通りである。ここで、繰り返される説明、本発明の要旨を濁す恐れがある公知機能、および構成に対する詳細な説明は省略する。本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状および大きさなどはより明確な説明のために誇張され得る。図面において、膜（層）または領域の大きさおよび厚さは明細書の明確性のために誇張されたものである。
【００３２】
本発明では、情報格納分野において活発にあるいは次世代不揮発性メモリ素子の素材として用いることができるカルコゲニド（ＣＨＡＬＣＯＧＥＮＩＤＥ）層を利用する。カルコゲニド層の例としては、ＧｅＴｅ−Ｓｂ2Ｔｅ3層（Ｇｅ2Ｓｂ2Ｔｅ5、以下「ＧＳＴ層」という）を利用する。ＧＳＴ層をカルコゲニド層の例として挙げたが、本発明がこれに限定されるものではない。
【００３３】
本発明に用いられるカルコゲニド層は高効率の光伝導性を有しており、フォト薄膜トランジスタ（Ｐｈｏｔｏ ＴＦＴ）の光伝導層として用いることができる。さらには、本発明のカルコゲニド層はレーザーあるいは熱エネルギーによって非晶質相（Ａｍｏｒｐｈｏｕｓ）から結晶質相（Ｃｒｙｓｔａｌｌｉｎｅ）または結晶質相から非晶質相への相変化が可能である。
【００３４】
本発明の薄膜トランジスタはガラス基板上に低価および低温工程で形成できることは勿論である。
【００３５】
カルコゲニド層は原子構造が有する固有な特性によってｐ型半導体だけが可能である。ｐ型の多数電荷は、非晶質相では孤立電子対状態（Ｌｏｎｅ ｐａｉｒ ｅｌｅｃｔｒｏｎ ｓｔａｔｅ）によって左右される。非晶質相のカルコゲニド層は孤立電子対状態によってｐ型半導体特性を示す。非晶質相のカルコゲニド層のフェルミレベル（Ｆｅｒｍｉ Ｌｅｖｅｌ、Ｅｆ）は真性レベル（ｉｎｔｒｉｎｓｉｃ ｌｅｖｅｌ、Ｅｉ）に近いｐ型半導体形態であり、真性レベル（Ｅｉ）とフェルミレベル（Ｅｆ）との間の電荷濃度差（キャリア濃度差）はΦｐ２として小さい値を有する。非晶質相のカルコゲニド層の価電子帯（Ｅｖ）および伝導帯（Ｅｃ）との間のバンドギャップ（Ｅｇｐ２）は０．７ｅＶである。また、結晶質相のカルコゲニド層の場合、非晶質相における孤立電子対状態はなくなり、周期的な結晶相原子構造から発生する空っぽ状態（ｖａｃａｎｃｙ ｓｔａｔｅ）によって発生する多数電荷によってｐ型半導体特性を示す。
【００３６】
したがって、カルコゲニド素材は前述した基本的な原子構造の欠陥により、ドーピング（ｄｏｐｐｉｎｇ）方法によってはｎ型カルコゲニド素材が開発されたことがなかった。
【００３７】
本発明では、このような欠陥を有する、すなわちｐ型半導体特性を示すカルコゲニド素材（以下、「ｐ型カルコゲニド素材」）に酸素を注入することによって、ｎ型半導体特性を示すカルコゲニド素材（以下、「ｎ型カルコゲニド素材」）を開発できる方法を提示する。
【００３８】
先ず、基板上にカルコゲニド素材（例えば、ＧＳＴ）を蒸着する。蒸着に使われた装置はスパッタ（例えば、ＲＦ Ｍａｇｎｅｔｒｏｎ Ｓｐｕｔｔｅｒ）装置であって、典型的にカルコゲニド素材を蒸着する時に使う装置である。スパッタ（ｓｐｕｔｔｅｒ）の他に熱蒸着装置を使うこともできる。
【００３９】
スパッタを用いてカルコゲニド素材であるＧＳＴをＣｏ−Ｓｐｕｔｔｅｒあるいは単一ターゲットとして蒸着する条件を探す。この時、用いるプラズマガスとしてはアルゴン（Ａｒ）ガスを用いる。前述した過程は一般的にカルコゲニド素材を蒸着する時に用いる方法である。
【００４０】
図２は、前述した方法によって一般的に蒸着したカルコゲニド素材の透過特性を示すグラフである。
非晶質相のカルコゲニドの場合、バンドギャップ（ｂａｎｄ ｇａｐ）は０．７ｅＶ（波長約１７００ｎｍ帯域）であり、図２に示す通りである。このように蒸着された非晶質相のカルコゲニドを結晶化すると、バンドギャップが約０．５ｅＶになって光透過曲線が長波長に移る曲線となる。
【００４１】
以下では、ｎ型カルコゲニド素材を製造する過程について説明する。
先ず、ｎ型カルコゲニド素材を製作するためには、図３に示すように非晶質相のカルコゲニドを製造する時に蒸着チャンバー（ｃｈａｍｂｅｒ）に酸素を添加すれば良い。
【００４２】
より詳しくは、カルコゲニド素材をターゲット（ｔａｒｇｅｔ）として配置する。また、蒸着チャンバーにアルゴンガスの他に酸素ガスを同時に注入する。そうすると、注入された酸素ガスの一部が蒸着されるカルコゲニド薄膜に注入され、注入された酸素によってｎ型カルコゲニド素材が形成される。すなわち、アルゴンガスと酸素ガスの注入が完了すれば、アルゴンガスと酸素ガスの混合物がイオン化するように高周波エネルギーがスパッタガン（図示せず）に供給され、それによってプラズマ（ｐｌａｓｍａ）が発生する。
【００４３】
発生したプラズマ内のイオン化したアルゴンと酸素イオンはターゲットに衝突してターゲット物質をスパッタリングし、その結果カルコゲニド素材が基板上に蒸着される。
【００４４】
スパッタを用いてカルコゲニド素材を蒸着する時、プラズマを形成するためにアルゴンガスを注入する時に、ｎ型カルコゲニド素材蒸着のために酸素ガスをアルゴンガスの注入と同時に注入して蒸着する。この時、注入される酸素ガスの量とアルゴンガスの注入量の比率を変化させながら蒸着することができる。
【００４５】
本発明に用いられた酸素ガス量／アルゴンガス量の比率を各々０．１、０．２５、０．３５、０．５の比にして、酸素ガスとアルゴンガスをスパッタに注入した（例えば、酸素注入量２ｓｃｃｍ／アルゴン注入量２０ｓｃｃｍ＝０．１）。この時、蒸着されるｎ型カルコゲニド素材の厚さは蒸着する時間で調節する。
【００４６】
酸素ドーピングして蒸着されたカルコゲニド素材はＸＲＤ（Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）測定で非晶質相であることが分かる。
【００４７】
図４は、酸素ガス量／アルゴンガス量の比率を各々０．１、０．２５、０．３５、０．５の比にして酸素ガスとアルゴンガスをスパッタに注入した時に変わるカルコゲニド素材の光透過曲線を測定した結果である。酸素の投入量が多くなるにつれてバンドギャップが短波長に移ることが分かる。酸素ガス量／アルゴンガス量の注入比率が０．１である場合にはバンドギャップエネルギーは波長で約１３００ｎｍ帯域、０．２である場合には約１２００ｎｍ、０．３５である場合には約１１００ｎｍ、０．５である場合には約１０００ｎｍ程度に移動することが分かる。
【００４８】
図４において、光透過曲線が長波長において（１４００ｎｍ以後）屈曲が発生する理由は、光の干渉によって表れる典型的な現象であって、バンドギャップの予測には大きな意味がない。
【００４９】
酸素ガス量／アルゴンガス量の注入比率を異にして製作したカルコゲニド素材の伝導度がｎ型であるかｐ型であるかを調べるためにそれぞれの素材に対してホール効果（Ｈａｌｌ Ｅｆｆｅｃｔ）を測定した。
【００５０】
表１は酸素ガス量／アルゴンガス量の注入比率を異にして製作したカルコゲニド素材のホール効果を測定した結果を整理したものである。ホール効果を通じて多数キャリアの種類、キャリアの濃度、移動度などが分かる。
【００５１】
【表１】
【００５２】
表１によれば、酸素ガス量／アルゴンガス量の注入比率が０．１から０．３５までは酸素注入量に関係なくｎ型カルコゲニド素材が形成されることが分かる。
【００５３】
酸素ガス量／アルゴンガス量の注入比率が０．３５以後においてもｎ型素材になると予測されるが、酸素の量が過度に多い場合には酸化物によって非晶質相になり、ホール測定ではどのような（例えば、ｎ型またはｐ型）伝導度を有する素材になるかが分からない。
【００５４】
図５は、図４のように酸素ガス量／アルゴンガス量の注入比率を各々異にして製作したカルコゲニド素材を熱処理し、変わるバンドギャップを光透過曲線で測定したグラフである。図５は、酸素ガス量／アルゴンガス量の注入比率を各々０．２５、０．３５、０．５である場合を示す。
【００５５】
熱処理すれば試料は非晶質相から結晶質相に変化する。酸素ガス量／アルゴンガス量の注入比率が０．１である場合には、バンドギャップが波長で約１７００ｎｍ帯域であり、０．２５、０．３５、０．５である場合には、全てバンドギャップ帯域が波長で１７００ｎｍ帯域に移動した。
【００５６】
結局、酸素をドーピングしたカルコゲニド薄膜は、熱処理すれば、非晶質相から結晶質相に相変化してバンドギャップが減少する現象を示す。このような結果は、一般的に酸素をドーピング（ｄｏｐｐｉｎｇ）しないカルコゲニド素材が示す非晶質相から結晶質相に相変化するに伴ってバンドギャップが０．７ｅＶから０．５ｅＶに変化する様子と同様である。
【００５７】
しかし、酸素ドーピングされたカルコゲニド薄膜の場合、酸素ガス量／アルゴンガス量の注入比率が０．１〜０．５である時、バンドギャップは初期非晶質相１．０ｅＶ〜１．２ｅＶから結晶質相に相変化すれば、バンドギャップが約０．７ｅＶまで移動する点は差がある。
【００５８】
以下では、ｐ型カルコゲニド素材を製造する過程について説明する。
図３に示すように、ｐ型カルコゲニド素材を製造するためには、酸素が注入されたカルコゲニド薄膜（素材）にＧｅＴｅ、ＳｂＴｅ、Ｔｅのうちの１つ以上のＴｅ合金を蒸着し熱処理して、拡散（ｄｉｆｆｕｓｉｏｎ）させれば良い。
【００５９】
カルコゲニド素材がｐ型伝導度を示す理由として空っぽ状態であることを言及した。したがって、空っぽ状態を発生させる主要因子であるＴｅカルコゲン元素を注入すればｐ型伝導度素材に変わる確率が高い。
【００６０】
したがって、本発明の実施例では、ＧｅＴｅを注入する方式で酸素が注入されたカルコゲニド素材をｎ型伝導度素材からｐ型伝導度素材に変える。注入する方式としては、蒸着された酸素ドーピングされたカルコゲニド素材にＧｅＴｅを蒸着、熱処理して、拡散（ｄｉｆｆｕｓｉｏｎ）させる方法を選択した。拡散する熱処理温度は、一般的に、カルコゲニドが非晶質相から結晶相に相が変化する温度で約１時間熱処理すれば良い。
【００６１】
表２は、酸素ドーピングされたｎ型カルコゲニド素材にどれくらいの厚さでＧｅＴｅを蒸着すればｎ型カルコゲニド素材からｐ型カルコゲニド素材に変化するかを示す。ここで、ＧＳＴＯは酸素ガス量／アルゴンガス量の注入比率０．１であるｎ型カルコゲニド素材を示す。
【００６２】
【表２】
【００６３】
図６は、表２によって製作されたｐ型カルコゲニド素材を拡散させ熱処理する前のまた他の光透過曲線である。これは、左側１０００〜１５００ｎｍ間の光透過曲線が拡散させる前の光透過曲線である。図６のＮｏｒｍ ＡＳ２１、Ｎｏｒｍ ＡＳ２０、Ｎｏｒｍ ＡＳ１９は熱処理前に酸素が添加されたＮ型半導体の光透過率であり、図６のＮｏｒｍ Ａｎｎ２１、Ｎｏｒｍ Ａｎｎ２０、Ｎｏｒｍ Ａｎｎ１９は熱処理後の光透過率を示す曲線である。
【００６４】
図７は、表２の方法によって製作されたｐ型カルコゲニド素材を熱処理して拡散させた後の光透過曲線である。（１７００ｎに移動した右側曲線）。
【００６５】
ＧｅＴｅを拡散させたｐ型カルコゲニド素材の光透過曲線は、初期酸素ドーピングされたｎ型カルコゲニド素材の光透過曲線において大きく変化しないほどドーピングされたことを確認することができる。
【００６６】
以上、ｎ型カルコゲニド素材とｐ型カルコゲニド素材を製作する方法について言及した。以下では、前述した過程を通じて製作されたｎ型伝導度を有するカルコゲニド素材とｐ型伝導度を有するカルコゲニド素材を用いて、カルコゲニドトランジスタを製作する過程についてより詳しく説明する。
【００６７】
図８乃至図１８は、ｎ型カルコゲニドとｐ型カルコゲニドを用いてオン／オフ（ｏｎ／ｏｆｆ）比率が改善されたトランジスタ素子を製作する工程順を説明するための図面である。
【００６８】
具体的に、基板２００、例えばガラス基板上にゲート電極用金属層２０２を形成する（図８）。ゲート電極用金属層２０２はスパッタリング法を用いて基板２００の上に形成する。ゲート電極用金属層２０２は、例えば、金層、アルミニウム層またはクロム層で構成される。ゲート電極用金属層２０２をフォトリソグラフィ工程でパターニングしてゲート電極２０４を形成する。それにより、下部ゲート形態のゲート電極２０４が完成される（図９）。ゲート電極２０４は後述するカルコゲニド層２０８に流れる光電流をオン／オフにする役割をする。
【００６９】
一方、図９においては、ゲート絶縁層２０６およびゲート電極２０４をカルコゲニド層２０８の下部に形成される下部ゲート形態で構成したが、ゲート絶縁層２０６およびゲート電極２０４をカルコゲニド層２０５の上部に形成される上部ゲート形態で構成することもできる。
【００７０】
ゲート電極２０４および基板２００の上にゲート絶縁層２０６を形成する（図１０）。ゲート絶縁層（ｇａｔｅ ｏｘｉｄｅ、２０６）はカルコゲニド系絶縁層、例えばＡｓ2Ｓ3層や、有機物である高分子ＰＭＭＡ膜、シリコン酸化膜、シリコン絶縁膜などで構成することができる。ゲート絶縁層２０６を構成する有機物である高分子ＰＭＭＡ（ｐｏｌｙ ｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ）層は透明な膜質である。ゲート絶縁層２０６はカルコゲニド層２０８との良い接触を維持し、製造工程中にカルコゲニド層２０８の性質を変化させない役割をする。
【００７１】
ゲート絶縁層２０６としてシリコン酸化膜を用いる場合、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法で形成する。
【００７２】
次に、ゲート絶縁層２０６の上に非晶質相のカルコゲニド層２０８を蒸着（ｄｅｐｏｓｉｔｉｏｎ）する。この時、図３に基づいて前述したように、非晶質相のｎ型カルコゲニド層２０８を形成するために蒸着装置にアルゴンガスと酸素ガスを同時に注入する。そうすると、注入された酸素ガスの一部が蒸着されるカルコゲニド素材に注入され、この時、注入された酸素によってｎ型カルコゲニド層２０８が形成される。本発明の実施例においては、カルコゲニド層２０８をＧＳＴ層で形成し、スパッタリング法で形成する（図１１）。
【００７３】
また、非晶質相のカルコゲニド層２０８の上面にレーザーを照射して結晶質相のカルコゲニド層２０９を形成する（図１２）。
【００７４】
また、カルコゲニド層２０９の上に拡散（ｄｉｆｆｕｓｉｏｎ）が起こらないように拡散防止層２１０を蒸着する。この時、拡散防止層２１０はシリコン酸化膜（ＳｉＯ2）などで構成する。また、拡散防止層２１０の上に金属層２１２を形成する。例えば、アルミニウム（Ａｌ）を用いて金属層２１２を形成する（図１３）。
【００７５】
次に、結晶質相のカルコゲニド層２０９の上に形成された拡散防止層２１０と金属層２１２をフォトリソグラフィおよび湿式エッチング工程を用いてパターニングして、所定の幅を有する拡散防止層２１４と金属層２１６を形成する（図１４）。
【００７６】
また、ゲート絶縁層２０６の上に形成されたカルコゲニド層２０９および金属層２１６にＧｅＴｅを蒸着、熱処理して拡散させる方法によって酸素が注入されたカルコゲニド層２０９をｎ型伝導度素材からｐ型伝導度素材に変える。拡散させる熱処理温度は、一般的に、カルコゲニドが非晶質相から結晶相に相が変化する温度で約１時間熱処理すれば良い。
【００７７】
前述したことによれば、ＧｅＴｅ薄膜は熱処理過程を通して拡散防止層２１４が形成されていないカルコゲニド層２０９の両側部において拡散される。すなわち、露出したカルコゲニド層２０９に蒸着されたＧｅＴｅ薄膜は熱処理過程を通してｎ型伝導度を有するカルコゲニド層２０９の両側部において拡散される。したがって、ｎ型伝導度を有するカルコゲニド層２０９の両側部はｐ型伝導度を有するカルコゲニド層２２０に変わる。
【００７８】
この時、拡散防止層２１４が形成されたカルコゲニド層２０９、すなわち露出していないカルコゲニド層２０９はｎ型伝導度を有するカルコゲニド層２１８として状態がそのまま維持される。本発明においては、このようにトランジスタのチャネルが自然に形成される工程を「Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｈａｎｎｅｌ工程」と称することにする（図１５）。
【００７９】
したがって、チャネル幅と長さはｎ型カルコゲニド層２０９の上にパターニングされた拡散防止層２１４の模様に応じて自然に形成される。拡散防止層２１４の上に蒸着されるＧｅＴｅは今後の工程で取り除かれる。
【００８０】
次に、ｐ型伝導度を有するカルコゲニド層２２０をパターニングして所定の幅を有するように形成する（図１６）。また、カルコゲニド層２２０、金属層２１６、およびゲート絶縁層２０６の上にレイヤー２２２を形成して、コンタクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ、２２４）が形成されるようにする（図１７）。
【００８１】
次に、コンタクトホール２２４にソース（Ｓｏｕｒｃｅ）側の金属電極２２６とドレイン（Ｄｒａｉｎ）側の金属電極２２８を形成することで、薄膜型トランジスタを完成する（図１８）。
【００８２】
図１９は、図８乃至図１７の工程順によって製作された素子を示す。すなわち、ソースとドレイン側の金属電極を形成する直前のものを示す。図１９において、中央部に黒く表示された部分がトランジスタのチャネルに該当する部分である。本発明に係る薄膜型トランジスタは、図１５に基づいて言及したように、Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｈａｎｎｅｌ工程を通してチャネル幅が自然に整列される長所がある。
【００８３】
図２０は、前述した過程を通じて製作された、ｎ型カルコゲニド素材とｐ型カルコゲニド素材とからなる薄膜型カルコゲニドトランジスタの特性を示すグラフである。
【００８４】
Ｘ軸はソースドレイン電圧を示し、Ｙ軸はナノアンペアの単位ドレイン電流を示す。比較的に小さいゲート電圧においても非常にきれいに動作するトランジスタの特性曲線を確認することができる。また、電流整流度が非常に良い特性を示すことを確認することができる。
【００８５】
以上のように、図面と明細書において最適な実施例が開示された。ここでは特定用語が用いられたが、これは、単に本発明を説明するための目的で用いられるものであって、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために用いられたものではない。よって、本技術分野の通常の知識を有する者であれば、様々な変形および均等な他の実施例が可能であるということを理解しなければならない。したがって、本発明の真の技術的保護範囲は添付された特許請求の範囲の技術的思想によって決められなければならない。
【図面の簡単な説明】
【００８６】
【図１】一般的なＣＭＯＳ工程を用いて製造されるフォト薄膜型トランジスタの構造を概略的に説明するための概念図である。
【図２】一般的な工程によって蒸着された非晶質カルコゲニドの光透過曲線を示す図であって、一般的なスパッタリング法で蒸着された時の非晶質カルコゲニド薄膜の光透過曲線である。
【図３】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を製造する方法を示す図であって、酸素注入とＧｅＴｅ拡散によって形成されるｎ型カルコゲニド素材とｐ型カルコゲニド素材を製作する方法を示す図である。
【図４】酸素注入量によって変わるカルコゲニド素材の光透過曲線を示す図である。
【図５】酸素ドーピングされたカルコゲニド素材を熱処理した後の光透過曲線の移動を示す図であって、酸素注入量によって変わるカルコゲニド素材の光透過曲線を示す図である。
【図６】ｐ型カルコゲニド素材を拡散させ熱処理する前の光透過曲線を示す図である。
【図７】ｐ型カルコゲニド素材を拡散させ熱処理した後の光透過曲線を示す図である。
【図８】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図９】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１０】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１１】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１２】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１３】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１４】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１５】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１６】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１７】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１８】ｎ型カルコゲニド素材とｐ型カルコゲニド素材を用いてオン／オフ比率が改善されたトランジスタを製作する工程を説明するための図である。
【図１９】本発明に係るカルコゲニド薄膜型トランジスタの製作方法によって自然に形成されるトランジスタのチャネルを示す図である。
【図２０】本発明に係る製造方法によって製造されたｎ型カルコゲニド素材とｐ型カルコゲニド素材で製作された薄膜型カルコゲニドトランジスタの特性を示すグラフである。
【符号の説明】
【００８７】
２００ 基板
２０４ ゲート電極
２０６ ゲート絶縁層
２１４ 拡散防止層
２１６ 金属層
２１８ ｎ型伝導度を有するカルコゲニド層
２２０ ｐ型伝導度を有するカルコゲニド層
【特許請求の範囲】
【請求項１】
ｎ型カルコゲニド素材を製造する方法であって、
カルコゲニド素材をターゲットとして配置するステップ；および
前記カルコゲニド素材を基板上に蒸着するために蒸着チャンバー（ｃｈａｍｂｅｒ）にアルゴン（Ａｒ）ガスと酸素（Ｏ2）ガスを注入するステップを含むｎ型カルコゲニド素材の製造方法。
【請求項２】
前記カルコゲニド素材はＧｅ2Ｓｂ2Ｔｅ5であることを特徴とする請求項１に記載のｎ型カルコゲニド素材の製造方法。
【請求項３】
ｎ型カルコゲニド素材にＴｅ合金を蒸着するステップ；および
前記Ｔｅ合金が蒸着されたｎ型カルコゲニド素材を拡散させるステップを含むｐ型カルコゲニド素材の製造方法。
【請求項４】
前記Ｔｅ合金はＧｅＴｅ、ＳｂＴｅ、Ｔｅからなる群から選択される１つであることを特徴とする請求項３に記載のｐ型カルコゲニド素材の製造方法。
【請求項５】
前記Ｔｅ合金が蒸着されたｎ型カルコゲニド素材を拡散させるステップは、
前記Ｔｅ合金が蒸着されたｎ型カルコゲニド素材に熱エネルギーを加えて行うことを特徴とする請求項３に記載のｐ型カルコゲニド素材の製造方法。
【請求項６】
基板上にチャネル層を構成するｎ型カルコゲニド層を形成するステップと；
前記ｎ型カルコゲニド層の上部に拡散防止層を形成し、前記拡散防止層をパターニングするステップ；および
前記ｎ型カルコゲニド層にＴｅ合金を蒸着し拡散させ、ソースおよびドレイン領域を構成するｐ型カルコゲニド層を形成するステップを含むカルコゲニド薄膜型トランジスタの製作方法。
【請求項７】
前記基板は、ガラス基板、プラスチック基板、ポリイミド基板、ビニル基板のうちの１つであることを特徴とする請求項６に記載のカルコゲニド薄膜型トランジスタの製作方法。
【請求項８】
前記カルコゲニド層は、Ｇｅ2Ｓｂ2Ｔｅ5層で形成することを特徴とする請求項６に記載のカルコゲニド薄膜型トランジスタの製作方法。
【請求項９】
前記チャネル層を構成するｎ型カルコゲニド層の下部にゲート絶縁層を介在してゲート電極を形成するステップをさらに含むことを特徴とする請求項６に記載のカルコゲニド薄膜型トランジスタの製作方法。
【請求項１０】
前記ゲート絶縁層は、有機物である高分子ＰＭＭＡ膜であることを特徴とする請求項９に記載のカルコゲニド薄膜型トランジスタの製作方法。
【請求項１１】
前記ゲート絶縁層は、ＰＥＣＶＤ方法によって形成されたシリコン酸化膜であることを特徴とする請求項９に記載の薄膜型トランジスタの製作方法。
【請求項１２】
チャネル層を構成し、第１型伝導度を有するカルコゲニド層と；
前記第１型伝導度を有するカルコゲニド層の両側部に各々形成され、ソースおよびドレイン領域を構成し、第２型伝導度を有するカルコゲニド層；および
前記ソースおよびドレイン領域を構成し、第２型伝導度を有するカルコゲニド層に連結されたソース電極およびドレイン電極を備える薄膜型トランジスタ。
【請求項１３】
前記チャネル層とソースおよびドレイン領域を構成するカルコゲニド層はＧｅ2Ｓｂ2Ｔｅ5層であることを特徴とする請求項１２に記載の薄膜型トランジスタ。
【請求項１４】
前記第１型伝導度を有するカルコゲニド層の下部にゲート絶縁層を介在して形成されたゲート電極をさらに備えることを特徴とする請求項１２に記載の薄膜型トランジスタ。
【請求項１５】
前記ゲート絶縁層は有機物である高分子ＰＭＭＡ膜であることを特徴とする請求項１４に記載の薄膜型トランジスタ。
【請求項１６】
前記ゲート絶縁層は、ＰＥＣＶＤ方法によって形成されたシリコン酸化膜であることを特徴とする請求項１４に記載の薄膜型トランジスタ。
【請求項１７】
前記第１型伝導度を有するカルコゲニド層の上部には拡散防止層が形成されていることを特徴とする請求項１２に記載の薄膜型トランジスタ。
【請求項１８】
前記チャネル層はｎ型であり、前記ソースおよびドレイン領域はｐ型であることを特徴とする請求項１２に記載の薄膜型トランジスタ。
【請求項１９】
前記チャネル層はｐ型であり、前記ソースおよびドレイン領域はｎ型であることを特徴とする請求項１２に記載の薄膜型トランジスタ。
【請求項１】
ｎ型カルコゲニド素材を製造する方法であって、
カルコゲニド素材をターゲットとして配置するステップ；および
前記カルコゲニド素材を基板上に蒸着するために蒸着チャンバー（ｃｈａｍｂｅｒ）にアルゴン（Ａｒ）ガスと酸素（Ｏ2）ガスを注入するステップを含むｎ型カルコゲニド素材の製造方法。
【請求項２】
前記カルコゲニド素材はＧｅ2Ｓｂ2Ｔｅ5であることを特徴とする請求項１に記載のｎ型カルコゲニド素材の製造方法。
【請求項３】
ｎ型カルコゲニド素材にＴｅ合金を蒸着するステップ；および
前記Ｔｅ合金が蒸着されたｎ型カルコゲニド素材を拡散させるステップを含むｐ型カルコゲニド素材の製造方法。
【請求項４】
前記Ｔｅ合金はＧｅＴｅ、ＳｂＴｅ、Ｔｅからなる群から選択される１つであることを特徴とする請求項３に記載のｐ型カルコゲニド素材の製造方法。
【請求項５】
前記Ｔｅ合金が蒸着されたｎ型カルコゲニド素材を拡散させるステップは、
前記Ｔｅ合金が蒸着されたｎ型カルコゲニド素材に熱エネルギーを加えて行うことを特徴とする請求項３に記載のｐ型カルコゲニド素材の製造方法。
【請求項６】
基板上にチャネル層を構成するｎ型カルコゲニド層を形成するステップと；
前記ｎ型カルコゲニド層の上部に拡散防止層を形成し、前記拡散防止層をパターニングするステップ；および
前記ｎ型カルコゲニド層にＴｅ合金を蒸着し拡散させ、ソースおよびドレイン領域を構成するｐ型カルコゲニド層を形成するステップを含むカルコゲニド薄膜型トランジスタの製作方法。
【請求項７】
前記基板は、ガラス基板、プラスチック基板、ポリイミド基板、ビニル基板のうちの１つであることを特徴とする請求項６に記載のカルコゲニド薄膜型トランジスタの製作方法。
【請求項８】
前記カルコゲニド層は、Ｇｅ2Ｓｂ2Ｔｅ5層で形成することを特徴とする請求項６に記載のカルコゲニド薄膜型トランジスタの製作方法。
【請求項９】
前記チャネル層を構成するｎ型カルコゲニド層の下部にゲート絶縁層を介在してゲート電極を形成するステップをさらに含むことを特徴とする請求項６に記載のカルコゲニド薄膜型トランジスタの製作方法。
【請求項１０】
前記ゲート絶縁層は、有機物である高分子ＰＭＭＡ膜であることを特徴とする請求項９に記載のカルコゲニド薄膜型トランジスタの製作方法。
【請求項１１】
前記ゲート絶縁層は、ＰＥＣＶＤ方法によって形成されたシリコン酸化膜であることを特徴とする請求項９に記載の薄膜型トランジスタの製作方法。
【請求項１２】
チャネル層を構成し、第１型伝導度を有するカルコゲニド層と；
前記第１型伝導度を有するカルコゲニド層の両側部に各々形成され、ソースおよびドレイン領域を構成し、第２型伝導度を有するカルコゲニド層；および
前記ソースおよびドレイン領域を構成し、第２型伝導度を有するカルコゲニド層に連結されたソース電極およびドレイン電極を備える薄膜型トランジスタ。
【請求項１３】
前記チャネル層とソースおよびドレイン領域を構成するカルコゲニド層はＧｅ2Ｓｂ2Ｔｅ5層であることを特徴とする請求項１２に記載の薄膜型トランジスタ。
【請求項１４】
前記第１型伝導度を有するカルコゲニド層の下部にゲート絶縁層を介在して形成されたゲート電極をさらに備えることを特徴とする請求項１２に記載の薄膜型トランジスタ。
【請求項１５】
前記ゲート絶縁層は有機物である高分子ＰＭＭＡ膜であることを特徴とする請求項１４に記載の薄膜型トランジスタ。
【請求項１６】
前記ゲート絶縁層は、ＰＥＣＶＤ方法によって形成されたシリコン酸化膜であることを特徴とする請求項１４に記載の薄膜型トランジスタ。
【請求項１７】
前記第１型伝導度を有するカルコゲニド層の上部には拡散防止層が形成されていることを特徴とする請求項１２に記載の薄膜型トランジスタ。
【請求項１８】
前記チャネル層はｎ型であり、前記ソースおよびドレイン領域はｐ型であることを特徴とする請求項１２に記載の薄膜型トランジスタ。
【請求項１９】
前記チャネル層はｐ型であり、前記ソースおよびドレイン領域はｎ型であることを特徴とする請求項１２に記載の薄膜型トランジスタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２０】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２０】
【図１９】
【公開番号】特開２００９−１３８２７３（Ｐ２００９−１３８２７３Ａ）
【公開日】平成２１年６月２５日（２００９．６．２５）
【国際特許分類】
【出願番号】特願２００８−３１２３４１（Ｐ２００８−３１２３４１）
【出願日】平成２０年１２月８日（２００８．１２．８）
【出願人】（５９６１８００７６）韓國電子通信研究院 (733)
【氏名又は名称原語表記】Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ
【住所又は居所原語表記】１６１ Ｋａｊｏｎｇ−ｄｏｎｇ， Ｙｕｓｏｎｇ−ｇｕ， Ｔａｅｊｏｎ ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２１年６月２５日（２００９．６．２５）
【国際特許分類】
【出願日】平成２０年１２月８日（２００８．１２．８）
【出願人】（５９６１８００７６）韓國電子通信研究院 (733)
【氏名又は名称原語表記】Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ
【住所又は居所原語表記】１６１ Ｋａｊｏｎｇ−ｄｏｎｇ， Ｙｕｓｏｎｇ−ｇｕ， Ｔａｅｊｏｎ ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]