ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法
【課題】７０ｎｍ以下の金属配線を有する次世代ＤＲＡＭで要求される容量および良好な漏れ電流特性を確保できるキャパシタ及びその製造方法を提供する。
【解決手段】キャパシタ形成方法は、ストレージ電極６５を形成するステップと、ストレージ電極６５の表面をプラズマ窒化６６Ａ処理するステップと、該表面がプラズマ窒化６６Ａ処理されたストレージ電極６５上にＺｒＯ２薄膜６７を蒸着するステップと、ＺｒＯ２薄膜６７の表面をプラズマ窒化処理して、表面が窒化６６ＢされたＺｒＯ２薄膜を形成するステップと、窒化６６Ｂされた前記ＺｒＯ２薄膜上にプレート電極６８を形成するステップとを含む。
【解決手段】キャパシタ形成方法は、ストレージ電極６５を形成するステップと、ストレージ電極６５の表面をプラズマ窒化６６Ａ処理するステップと、該表面がプラズマ窒化６６Ａ処理されたストレージ電極６５上にＺｒＯ２薄膜６７を蒸着するステップと、ＺｒＯ２薄膜６７の表面をプラズマ窒化処理して、表面が窒化６６ＢされたＺｒＯ２薄膜を形成するステップと、窒化６６Ｂされた前記ＺｒＯ２薄膜上にプレート電極６８を形成するステップとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のキャパシタ形成方法に関し、さらに詳細には、所望の充電容量を確保し、且つ、漏れ電流特性及び熱安定性をも確保することのできるジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法に関する。
【背景技術】
【０００２】
最近、半導体製造技術の発達により、メモリ製品の高集積化が加速化されるにつれて、単位セル面積が著しく減少しており、動作電圧の低電圧化がなされている。これに伴い、素子のリフレッシュ時間が短縮され、ソフトエラー（soft error）が発生するという問題が発生しており、このような問題を防止するために、２５ｆＦ／セル以上の高い充電容量を有し、漏れ電流発生の少ないキャパシタの開発が要求されている。
【０００３】
周知のように、キャパシタの充電容量は、電極の表面積及び誘電体の誘電定数に比例し、電極間の距離に該当する誘電膜厚、より正確には、誘電膜の等価酸化膜厚（Tox: equivalent SiO2 thickness）に反比例する。したがって、高集積素子で要求される大きな充電容量を有するキャパシタを具現するためには、高い誘電率を有し、且つ、等価酸化膜厚を薄くすることのできる誘電膜を使用しなければならない。
【０００４】
従来のＳｉ３Ｎ４（ε＝７）薄膜を誘電膜として用いるＮＯ（Nitride-Oxide）キャパシタは、高集積化にともなう充電容量の確保において限界を呈しており、充分な充電容量の確保のために、Ｓｉ３Ｎ４（ε＝７）よりも高い誘電定数を有するＴａ２Ｏ５（ε＝２５）、Ｌａ２Ｏ３（ε＝３０）及びＨｆＯ２（ε＝２０）などを単一誘電体として採用したＳＩＳ（Polisilicon-Insulator-Polisilicon）構造のキャパシタの開発がなされている。
【０００５】
ところが、Ｔａ２Ｏ５（ε＝２５）膜は、漏れ電流に脆弱であるだけでなく、熱処理時に発生する酸化膜のために、事実上等価酸化膜厚を３０Å以下に下げることができないという問題がある。そして、Ｌａ２Ｏ３膜及びＨｆＯ２膜は、誘電定数がそれぞれ３０及び２０程度であるから、充電容量の確保の面では有利であるが、等価酸化膜の厚さを１５Å以下に薄くした場合、漏れ電流が増加し降伏電圧強度が極めて小さくなって、繰り返される電気的衝撃に脆弱であることから、キャパシタの耐久性を低下させるという問題がある。特に、ＨｆＯ２膜は、Ａｌ２Ｏ３膜よりも結晶化温度が低いため、後続する６００℃以上の高温での熱処理を行う時、漏れ電流が急増するという問題がある。
【０００６】
一方、従来ＳＩＳ構造のキャパシタで電極物質として使用されていたポリシリコンに関しても、高集積素子で要求される高い電気伝導性を確保するのには限界があることから、高い電気伝導性を有する金属体を新しい電極物質として使用するようになった。
【０００７】
これに、１００ｎｍ以下の微細金属配線を有する高集積ＤＲＡＭに採用できるキャパシタとして、金属電極と２重あるいは３重誘電膜とを採用したキャパシタが開発されている。例えば、金属系電極（ＴｉＮ）とＨｆＯ２／Ａｌ２Ｏ３のような２重誘電体とを採用したＭＩＳ（Metal-Insulator-Polisilicon）構造のキャパシタや、または、金属系電極（ＴｉＮ）とＨｆＯ２／Ａｌ２Ｏ３／ＨｆＯ２のような３重誘電体とを採用したＭＩＭ（Metal-Insulator-Metal）構造のキャパシタが開発されている。
【０００８】
しかし、上記の従来のＭＩＳまたはＭＩＭ構造のキャパシタの場合、７０ｎｍ以下の金属配線を有する素子への採用には限界がある。これは、ＭＩＳまたはＭＩＭキャパシタのＨｆＯ２／Ａｌ２Ｏ３及びＨｆＯ２／Ａｌ２Ｏ３／ＨｆＯ２の多重誘電膜は、等価酸化膜厚の限界が１２Å程度であることから、７０ｎｍ以下の金属配線が採用されるＤＲＡＭにおいて２５ｆＦ／セル以上の充電容量を得ることが難しいためである。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記の従来の技術の問題を解決するためになされたものであって、その目的は、７０ｎｍクラス以下の金属配線を有する次世代ＤＲＡＭにおいて必要とする充電容量を確保し、且つ、漏れ電流特性をも確保することができる半導体素子のキャパシタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
そこで、上記の目的を達成するため、本発明の半導体素子のキャパシタ形成方法によれば、ストレージ電極を形成するステップと、該ストレージ電極の表面をプラズマ窒化処理するステップと、該表面がプラズマ窒化処理された前記ストレージ電極上にＺｒＯ２薄膜を蒸着するステップと、該ＺｒＯ２薄膜の表面をプラズマ窒化処理して、表面が窒化されたＺｒＯ２薄膜を形成するステップと、窒化された前記ＺｒＯ２薄膜上にプレート電極を形成するステップとを含むことを特徴とする。
【００１１】
また、本発明の半導体素子のキャパシタ形成方法によれば、ストレージ電極を形成するステップと、該ストレージ電極上にＡｌ２Ｏ３薄膜を蒸着するステップと、該Ａｌ２Ｏ３薄膜上にＺｒＯ２薄膜を蒸着するステップと、該ＺｒＯ２薄膜の表面をプラズマ窒化処理して、窒化されたＺｒＯ２薄膜及びＡｌ２Ｏ３薄膜の２重膜からなる誘電膜を形成するステップと、２重膜からなる前記誘電膜上にプレート電極を形成するステップとを含むことを特徴とする。
【００１２】
また、本発明の半導体素子のキャパシタ形成方法によれば、ストレージ電極を形成するステップと、該ストレージ電極の表面をプラズマ窒化処理するステップと、表面がプラズマ窒化処理された前記ストレージ電極上に第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び第２ＺｒＯ２薄膜を順に蒸着するステップと、該第２ＺｒＯ２薄膜の表面をプラズマ窒化処理して、第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び窒化された第２ＺｒＯ２薄膜の３重膜からなる誘電膜を形成するステップと、該誘電膜上にプレート電極を形成するステップとを含むことを特徴とする。
【００１３】
また、本発明の半導体素子のキャパシタによれば、ストレージ電極と、該ストレージ電極上に形成され、表面がプラズマ窒化されたＺｒＯ２薄膜と、該ＺｒＯ２薄膜上のプレート電極とを備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、キャパシタの誘電膜として、大きなバンドギャップエネルギー（Band Gap Energy: Eg）値を有するＺｒＯ２（Ｅｇ＝７．８ｅＶ、ε＝２０〜２５）薄膜と熱安定性に優れているＡｌ２Ｏ３（Ｅｇ＝８．７ｅＶ、ε＝９）薄膜とからなる多重誘電膜構造を構成することによって、漏れ電流発生の抑制力を向上させ得ることはもちろん、降伏電圧値を高めることができ、また、大容量の充電容量を得ることができるため、７０ｎｍクラス以下の高集積メモリ製品で要求される充分な充電容量を有し、且つ、優れた漏れ電流及び降伏電圧特性を有するキャパシタを具現できる。
【００１５】
その上、ＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜は、従来のＨｆＯ２などの単一誘電膜より優れた熱安定性を有することと関連して、キャパシタ形成後の集積工程において不可欠な高温での熱処理を行う時にも電気的特性の劣化が防止され、したがって、本発明は、７０ｎｍ以下の金属配線工程が採用される次世代半導体メモリ素子におけるキャパシタの耐久性と信頼性とを同時に向上させることができる。
【００１６】
また、本発明は、キャパシタの誘電膜としてＺｒＯ２薄膜を採用し、その蒸着前後にプラズマ窒化処理を行って、薄膜表面にＺｒ-Ｏ-Ｎ結合を誘導することにより、ＺｒＯ２薄膜自体の結晶化温度を高めることはもちろん、プレート電極から膜内部への不純物拡散を防止することによって、所望の充電容量を確保し、且つ、キャパシタの漏れ電流特性及び降伏電圧特性を向上させることができる。
【００１７】
したがって、本発明は、ＺｒＯ２の誘電膜を採用したキャパシタを形成するとしても、７００℃以上の高温熱工程による漏れ電流の発生を少なくとも２倍以上著しく低くすることができるため、超高集積メモリ製品でのキャパシタの耐久性と信頼性とを向上させることができる。
【図面の簡単な説明】
【００１８】
【図１Ａ】本発明の第１の実施の形態に係る半導体素子のキャパシタ形成方法を説明するための工程別の断面図である。
【図１Ｂ】本発明の第１の実施の形態に係る半導体素子のキャパシタ形成方法を説明するための工程別の断面図である。
【図１Ｃ】本発明の第１の実施の形態に係る半導体素子のキャパシタ形成方法を説明するための工程別の断面図である。
【図２】第１の実施の形態に係るキャパシタの積層構造を詳細に示す断面図である。
【図３】ＡＬＤ法にともなうＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜の蒸着過程を説明するための図である。
【図４】本発明の第２の実施の形態に係るキャパシタの積層構造を示す断面図である。
【図５】本発明の第３の実施の形態に係るキャパシタの積層構造を示す断面図である。
【図６】本発明の第４の実施の形態に係るキャパシタの積層構造を示す断面図である。
【図７】本発明の第５の実施の形態に係るキャパシタの積層構造を示す断面図である。
【図８Ａ】本発明の第６の実施の形態に係るキャパシタの製造方法を示す工程別の断面図である。
【図８Ｂ】本発明の第６の実施の形態に係るキャパシタの製造方法を示す工程別の断面図である。
【図８Ｃ】本発明の第６の実施の形態に係るキャパシタの製造方法を示す工程別の断面図である。
【図８Ｄ】本発明の第６の実施の形態に係るキャパシタの形成方法を説明するための模式図である。
【図９】本発明の第７の実施の形態〜第９の実施の形態に係るキャパシタの形成方法を説明するための模式図である。
【図１０】本発明の第７の実施の形態〜第９の実施の形態に係るキャパシタの形成方法を説明するための模式図である。
【図１１】本発明の第７の実施の形態〜第９の実施の形態に係るキャパシタの形成方法を説明するための模式図である。
【発明を実施するための形態】
【００１９】
以下、本発明の最も好ましい実施の形態を添付した図面を参照しながら説明する。
【００２０】
本発明では、７０ｎｍクラス以下のＤＲＡＭのキャパシタに要求される３０ｆＦ／セル以上の充電容量、０．５ｆＦ／セル以下の漏れ電流及び２．０Ｖ（１ｐＡ／セルにおいて）以上の降伏電圧特性を得ることを目的として、プラズマ窒化されたジルコニウム酸化膜（以下、「ＺｒＯ２薄膜」と記す）の単一膜またはＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜を採用したキャパシタを構成する。
【００２１】
この場合、ＺｒＯ２（Ｅｇ＝７．８ｅＶ，ε＝２０〜２５）薄膜がＴａ２Ｏ５（Ｅｇ＝４．５ｅＶ，ε＝２５）誘電膜及びＨｆＯ２（Ｅｇ＝５．７ｅＶ，ε＝２０）誘電膜よりも大きなバンドギャップエネルギーと誘電定数とを有する物質であることと、Ａｌ２Ｏ３（Ｅｇ＝８．７ｅＶ，ε＝９）薄膜がＨｆＯ２（Ｅｇ＝５．７ｅＶ，ε＝２０）誘電膜に比べて、熱安定性に優れている物質であることと関連して、ＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜は、従来の単一誘電膜を採用したキャパシタの漏れ電流の問題及び熱安定性の問題の発生を抑制することができる。
【００２２】
これにより、プラズマ窒化されたＺｒＯ２薄膜またはＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜は、等価酸化膜厚を１２Å以下に下げることができ、したがって、プラズマ窒化されたＺｒＯ２薄膜またはＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜を採用した本発明のキャパシタは、７０ｎｍクラス以下のＤＲＡＭでも３０ｆＦ／セル以上の大容量の充電容量を得ることができる。
【００２３】
その結果、プラズマ窒化されたＺｒＯ２薄膜またはＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜を採用した本発明のキャパシタは、７０ｎｍクラス以下の金属配線を有する次世代のＤＲＡＭ製品で要求される充電容量を確保し、且つ、量産可能な漏れ電流及び降伏電圧特性をも確保することができる。
【００２４】
また、本発明は、ＺｒＯ２、Ａｌ２Ｏ３蒸着後に膜質改善のために、低温アニールを行い、かつ誘電定数を増大させるために、高温アニールを採用して、結晶性を改善する。また、漏れ電流特性の劣化防止のために、金属電極と熱安定性に優れたＡｌ２Ｏ３とを共に使用する。
【００２５】
図１Ａ〜図１Ｃは、本発明の第１の実施の形態に係る半導体素子のキャパシタ形成方法を説明するための工程別の断面図であって、これらを説明すれば、次の通りである。
【００２６】
図１Ａに示されているように、トランジスタ及びビットラインを含む下部パターン（図示せず）が形成された半導体基板１１の全面上に、下部パターンを覆うように層間絶縁膜１２を形成する。
【００２７】
次に、層間絶縁膜１２をエッチングして、基板接合領域またはランディングプラグポリＬＰＰを露出させるコンタクト孔１３を形成した後、コンタクト孔１３内に導電膜を埋め込んで、ストレージノードコンタクト１４を形成する。
【００２８】
次に、ストレージノードコンタクト１４を含む層間絶縁膜１２上にストレージ電極物質の蒸着及びＣＭＰまたはエッチバック処理による分離処理を行って、ストレージノードコンタクト１４と接続されるストレージ電極１５を形成する。
【００２９】
ここで、ストレージ電極１５は、ドープされたポリシリコン（doped polysilicon）、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、Ｒｕ／ＲｕＯ２、Ｉｒ／ＩｒＯ２及びＳｒＲｕＯ３からなる群の中から選択されたいずれかの物質を用いて、２００Å〜５００Åの厚さに形成する。また、ストレージ電極１５は、図１Ａに示したように、シリンダー（cylinder）構造以外に、凹（concave）構造、または、単純スタック（Stack）構造としても形成が可能である。
【００３０】
例えば、ストレージ電極１５をＴｉＮで蒸着によって形成する場合、ソース物質には、ＴｉＣｌ４を使用し、反応ガスには、ＮＨ３を使用し、ソース物質と反応ガスとの流量をそれぞれ１０ｓｃｃｍ〜１０００ｓｃｃｍに維持する。この時、反応チャンバの圧力は、０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）に維持し、基板温度は、５００〜７００℃に維持し、ＴｉＮは、２００Å〜５００Åの厚さに蒸着する。
【００３１】
上記したストレージ電極１５を形成した後には、ストレージ電極１５を緻密にし、漏れ電流増加の原因となる電極内の残留不純物を除去しながら、電極表面の荒さ（roughness）を緩和して、電界集中が防止されるように、Ｎ２、Ｈ２、Ｎ２／Ｈ２、Ｏ２、Ｏ３及びＮＨ３で構成された群の中から選択されるいずれかのガス雰囲気下で低温アニールを行う。
【００３２】
この時、低温アニールは、プラズマ、電気炉及びＲＴＰ（Rapid Thermal Process）方式で構成された群の中から選択されるいずれかの方式で行う。プラズマを利用してアニールする場合、１００Ｗ〜５００ＷのＲＦ電力を有するプラズマを利用して、２００℃〜５００℃の温度範囲と０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）の圧力範囲下で、選択された雰囲気ガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら、１分〜５分間行う。一方、電気炉を利用してアニールする場合、６００℃〜８００℃の温度で選択された雰囲気ガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら行い、ＲＴＰを利用してアニールする場合、５００℃〜８００℃の温度範囲を有する常圧（７００〜７６０ｔｏｒｒ（９３３１６〜１０１３１５Ｐａ））または減圧（１〜１００ｔｏｒｒ（１３３．３〜１３３３０Ｐａ））のチャンバ内で選択されたガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら行う。
【００３３】
図１Ｂに示されているように、ストレージ電極１５上にＺｒＯ２薄膜１６Ａ、Ａｌ２Ｏ３薄膜１６Ｂの順に積層されたＡｌ２Ｏ３／ＺｒＯ２構造の多重誘電膜１６を形成する。ここで、多重誘電膜１６は、例えば、ＡＬＤ（Atomic Layer Deposition）法により蒸着するが、これは図３を参照して後述する。
【００３４】
図１Ｃに示されているように、ＺｒＯ２薄膜１６ＡとＡｌ２Ｏ３薄膜１６Ｂとからなる多重誘電膜１６上にドープされたポリシリコン、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、Ｒｕ／ＲｕＯ２、Ｉｒ／ＩｒＯ２及びＳｒＲｕＯ３からなる群の中から選択されたいずれかの物質からなるプレート電極１７を形成する。以上で、ＺｒＯ２薄膜１６ＡとＡｌ２Ｏ３薄膜１６Ｂとからなる多重誘電膜１６を備えた第１の実施の形態に係るキャパシタが完成する。
【００３５】
ここで、プレート電極１７は、ＣＶＤ ＴｉＮ／ＰＶＤ ＴｉＮで形成するが、例えば、ＣＶＤ ＴｉＮの蒸着方法は、次の通りである。ソース物質には、ＴｉＣｌ４を使用し、反応ガスには、ＮＨ３を使用し、ソース物質と反応ガスとの流量をそれぞれ１０ｓｃｃｍ〜１０００ｓｃｃｍに維持する。この時、反応チャンバの圧力は、０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）に維持し、基板温度は、５００〜６００℃に維持し、ＴｉＮは、２００Å〜４００Åの厚さに蒸着する。
【００３６】
プレート電極１７の形成後には、後続する集積工程またはパッケージ工程での環境性テストにおいて、水素成分、水分、温度または電気的衝撃などからキャパシタの構造的安定性を確保するための保護膜として、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＴｉＯ２及びＬａ２Ｏ３などの酸化膜またはＴｉＮなどの金属の酸化物もしくは窒化物からなる保護膜をＡＬＤ法で５０Å〜２００Åの厚さに蒸着することが好ましい。
【００３７】
図２は、第１の実施の形態に係るキャパシタの積層構造を詳細に示した断面図であって、ストレージ電極１５上にＺｒＯ２薄膜１６Ａ、Ａｌ２Ｏ３薄膜１６Ｂの順に積層された多重誘電膜１６が形成され、多重誘電膜１６上にプレート電極１７が形成される。
【００３８】
多重誘電膜１６において、ＺｒＯ２薄膜１６Ａの厚さは、５Å〜１００Åであり、Ａｌ２Ｏ３薄膜１６Ｂの厚さは、５Å〜３０Åであって、多重誘電膜１６の総厚は１０Å〜１３０Åとなる。
【００３９】
図３は、ＡＬＤ工程によるＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜を蒸着によって形成する過程を説明するための図である。
【００４０】
図３に示されているように、ＺｒＯ２薄膜及びＡｌ２Ｏ３薄膜の蒸着は、「ソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを、所望の厚さの薄膜が得られるまで繰り返し行うＡＬＤ法で行う。すなわち、単位サイクルは、ソースガスをフローさせてソースガスを吸着させ、吸着されずにチャンバ内部に残留するソースガスを外部にパージさせ、チャンバ内部の反応ガスをフローさせて、吸着されたソースガスとの反応により所望の薄膜を蒸着した後、またパージガスをフローさせて、チャンバ内部に残留する未反応ガスを外部にパージさせる。
【００４１】
まず、ＡＬＤ法によるＺｒＯ２薄膜の蒸着は、「Ｚｒソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを１サイクルとし、所望の厚さの薄膜が得られるまで、単位サイクルを繰り返し行う方式で行う。この時、ＺｒＯ２薄膜の蒸着の際、基板温度は、２００℃〜３５０℃の範囲の低温とし、反応チャンバの圧力は、０．１〜１ｔｏｒｒ（１３．３３〜１３３．３Ｐａ）の範囲にする。
【００４２】
詳細に述べると、ＺｒＣｌ４、Ｚｒ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、Ｚｒ（Ｏ-ｔＢｕ）４、Ｚｒ［Ｎ（ＣＨ３）２］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）]４、Ｚｒ［Ｎ（Ｃ２Ｈ５）２］４、Ｚｒ（ｔｍｈｄ）４、Ｚｒ（ＯｉＣ３Ｈ７）３（ｔｍｔｄ）及びＺｒ（ＯｔＢｕ）４からなる群の中から選択されるいずれかのＺｒソースガスをＡＬＤ装備のチャンバ内部に注入させて、Ｚｒソースを吸着させる。この時、Ｚｒソースガスは、運搬ガスであるＡｒガスによりチャンバに注入され、Ａｒガスは、流量を１５０ｓｃｃｍ〜２５０ｓｃｃｍとして０．１秒〜１０秒間フローさせる。
【００４３】
そして、チャンバ内部にパージガス（Ｎ２またはＡｒ）をフローさせて、吸着されずにチャンバ内部に残留するＺｒソースガスを外部にパージさせる。この時、パージガスは、流量を２００ｓｃｃｍ〜４００ｓｃｃｍとして３秒〜１０秒間フローさせる。
【００４４】
そして、チャンバ内部にＯ３、Ｏ２、プラズマＯ２、Ｎ２Ｏ、プラズマＮ２Ｏ及びＨ２Ｏ蒸気からなる群の中から選択されるいずれかの反応ガスをフローさせ、吸着されたＺｒソースと反応させてＺｒＯ２薄膜を蒸着により形成する。この時、反応ガスは、流量を０．１ｓｌｍ〜１ｓｌｍとして３秒〜１０秒間フローさせるが、反応ガスがＯ３（濃度が１００〜５００ｇ／ｃｍ３）である場合には、流量を２００ｓｃｃｍ〜５００ｓｃｃｍとする。
【００４５】
最後に、チャンバ内部にパージガス（Ｎ２またはＡｒ）をフローさせて、吸着されずにチャンバ内部に残留する未反応ガスを外部にパージさせる。この時、パージガスは、流量を５０ｓｃｃｍ〜２００ｓｃｃｍとして３秒〜１０秒間フローさせる。
【００４６】
上記のような「Ｚｒソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを繰り返し行って、ＺｒＯ２薄膜の厚さが５Å〜１００Åになるようにする。
【００４７】
次に、ＡＬＤ法によるＡｌ２Ｏ３薄膜の蒸着は、ＺｒＯ２薄膜蒸着後その場（Ｉｎ−ｓｉｔｕ）で行うが、「Ａｌソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを１サイクルとし、所望の厚さの薄膜が得られるまで、単位サイクルを繰り返し行う方式で行う。そして、Ａｌ２Ｏ３薄膜の蒸着の際、基板温度は、２００℃〜５００℃の範囲の低温とし、反応チャンバの圧力は、０．１〜１ｔｏｒｒ（１３．３３〜１３３３Ｐａ）の範囲にする。
【００４８】
詳細に述べると、Ａｌ（ＣＨ３）３、Ａｌ（Ｃ２Ｈ５）３、及びＡｌを含有した他の有機金属化合物からなる群の中から選択されるいずれかのＡｌソースガスをＡＬＤ装備のチャンバ内部にフローさせて、Ａｌソースを吸着させる。この時、Ａｌソースガスは、運搬ガスであるＡｒガスによりチャンバ内部に注入され、Ａｒは、流量を２０ｓｃｃｍ〜１００ｓｃｃｍとして０．１秒〜５秒間フローさせる。
【００４９】
そして、チャンバ内部にパージガス（Ｎ２またはＡｒ）をフローさせて、吸着されずにチャンバ内部に残留するＡｌソースガスを外部にパージさせる。この時、パージガスは、流量を５０ｓｃｃｍ〜３００ｓｃｃｍとして０．１秒〜５秒間フローさせる。
【００５０】
そして、チャンバ内部にＯ３、Ｏ２、プラズマＯ２、Ｎ２Ｏ、プラズマＮ２Ｏ及びＨ２Ｏ蒸気からなる群の中から選択されるいずれかの反応ガスをフローさせ、吸着されたＡｌソースと反応させてＡｌ２Ｏ３薄膜を蒸着により形成する。この時、反応ガスは、流量を０．１ｓｌｍ〜１ｓｌｍとして３秒〜１０秒間フローさせるが、反応ガスがＯ３（濃度が１００〜５００ｇ／ｃｍ３）である場合には、流量を２００ｓｃｃｍ〜５００ｓｃｃｍとする。
【００５１】
最後に、チャンバ内部にパージガス（Ｎ２またはＡｒ）をフローさせて、吸着されずにチャンバ内部に残留する未反応ガスを外部にパージさせる。この時、パージガスは、流量を３００ｓｃｃｍ〜１０００ｓｃｃｍとして０．１秒〜１０秒間フローさせる。
【００５２】
上記のような「Ａｌソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを繰り返し行って、Ａｌ２Ｏ３薄膜の厚さが５Å〜３０Åになるようにする。
【００５３】
上述したように、ＡＬＤ法によりＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とをＩｎ−ｓｉｔｕで蒸着して形成する多重誘電膜２０は、各薄膜の蒸着後、これに続く工程により薄膜内の炭素、水素などの不純物及び酸素空孔のような欠陥を除去しながら薄膜表面の荒さを緩和して、究極的に各薄膜の漏れ電流及び降伏電圧特性が向上するように低温アニールを行う。
【００５４】
この時、低温アニールは、プラズマアニールまたはＵＶ（Ultra violet）／Ｏ３アニールを行う。
【００５５】
まず、プラズマアニールは、３００℃〜４５０℃の温度範囲でＮ２、Ｈ２、Ｎ２／Ｈ２、ＮＨ３、Ｎ２Ｏ、Ｎ２／Ｏ２、Ｏ２及びＯ３からなる群の中から選択されるいずれかのガス雰囲気下で行い、５０Ｗ〜３００ＷのＲＦ電力を有するプラズマを利用して、０．１〜１ｔｏｒｒ（１３．３３〜１３３．３Ｐａ）の圧力範囲で選択されたガスを１００ｓｃｃｍ〜２００ｓｃｃｍだけフローさせながら、３０秒〜１２０秒間行う。
【００５６】
そして、ＵＶ／Ｏ３アニールは、３００℃〜４００℃の温度範囲で２分〜１０分間、１５３０ｍＷ／ｃｍ２の強度で実施する。
【００５７】
上記のような低温アニール工程後には、各薄膜の誘電定数を増大させるために高温アニールを追加的に行うが、高温アニールは、Ｎ、Ａｒ及びＨｅからなる群の中から選択されるいずれかのガス雰囲気下で急速アニール（Rapid Thermal Anneal）または炉アニール（Furnace anneal）を行う。この時、急速アニールは、５００℃〜８００℃の温度範囲を有する常圧（７００〜７６０ｔｏｒｒ（９３３１６〜１０１３１５Ｐａ））または減圧（１〜１００ｔｏｒｒ（１３３．３〜１３３３０Ｐａ））のチャンバ内で選択されたガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら、３０秒〜１２０秒間行い、炉アニールは、６００℃〜８００℃の温度で選択されたガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら、１０分〜３０分間行う。
【００５８】
一方、低温アニール（プラズマアニールまたはＵＶ／Ｏ３アニール）と高温アニール（急速アニールまたは炉アニール）とは、プレート電極形成後に行うことができる。
【００５９】
図４は、本発明の第２の実施の形態に係るキャパシタの積層構造を示す断面図であって、第２の実施の形態に係るキャパシタは、ストレージ電極２１、多重誘電膜２２及びプレート電極２３から構成される。
【００６０】
図４において、多重誘電膜２２は、Ａｌ２Ｏ３薄膜２２Ａ、ＺｒＯ２薄膜２２Ｂの順に積層されたＺｒＯ２／Ａｌ２Ｏ３構造であり、第２の実施の形態は、第１の実施の形態と異なって、ストレージ電極２１の形成後にＡｌ２Ｏ３薄膜２２Ａを先に蒸着し、ＺｒＯ２薄膜２２Ｂを後から蒸着する。ここで、ＺｒＯ２薄膜２２Ｂは、５Å〜１００Åの厚さ、Ａｌ２Ｏ３薄膜２２Ａは、５Å〜３０Åの厚さを維持する。
【００６１】
図５は、本発明の第３の実施の形態に係るキャパシタの積層構造を示す断面図であって、第３の実施の形態に係るキャパシタは、ストレージ電極３１、多重誘電膜３２及びプレート電極３３から構成される。
【００６２】
図５において、多重誘電膜３２は、ＺｒＯ２薄膜３２Ａ、Ａｌ２Ｏ３薄膜３２Ｂの順にそれぞれ少なくとも２回以上交互に蒸着された（Ａｌ２Ｏ３／ＺｒＯ２）ｎ（２≦ｎ≦１０）構造である。ここで、ｎは、各薄膜の蒸着回数であり、ＺｒＯ２薄膜３２Ａは、５Å〜２５Åの厚さ、Ａｌ２Ｏ３薄膜３２Ｂは、５Å〜１０Åの厚さを維持する。
【００６３】
図６は、本発明の第４の実施の形態に係るキャパシタの構造を示す図であって、第４の実施の形態に係るキャパシタは、ストレージ電極４１、多重誘電膜４２及びプレート電極４３から構成される。
【００６４】
図６において、多重誘電膜４２は、Ａｌ２Ｏ３薄膜４２Ａ、ＺｒＯ２薄膜４２Ｂの順にそれぞれ少なくとも２回以上交互に蒸着された（ＺｒＯ２／Ａｌ２Ｏ３）ｎ（２≦ｎ≦１０）構造である。ここで、ｎは、各薄膜の蒸着回数であり、ＺｒＯ２薄膜４２Ｂは、５Å〜２５Åの厚さ、Ａｌ２Ｏ３薄膜４２Ａは、５Å〜１０Åの厚さを維持する。
【００６５】
図７は、本発明の第５の実施の形態に係るキャパシタの構造を示す図であって、第５の実施の形態に係るキャパシタは、ストレージ電極５１、多重誘電膜５２及びプレート電極５３から構成される。
【００６６】
図７において、多重誘電膜５２は、第１ＺｒＯ２薄膜５２Ａ、Ａｌ２Ｏ３薄膜５２Ｂ、第２ＺｒＯ２薄膜５２Ｃの順に積層されたＺｒＯ２／Ａｌ２Ｏ３／ＺｒＯ２の３重膜構造である。ここで、第１及び第２ＺｒＯ２薄膜５２Ａ、５２Ｃは、それぞれ５Å〜５０Åの厚さ、Ａｌ２Ｏ３薄膜５２Ｂは、５Å〜１５Åの厚さを維持する。
【００６７】
図４〜図７において、Ａｌ２Ｏ３薄膜とＺｒＯ２薄膜とは、図３に示されたＡＬＤ法で蒸着されたものであって、Ａｌ２Ｏ３薄膜とＺｒＯ２薄膜とのソースガス、パージガス及び反応ガスは、全て第１の実施の形態と同様に使用する。
【００６８】
好ましくは、Ｚｒソースガスには、ＺｒＣｌ４、Ｚｒ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、Ｚｒ（Ｏ-ｔＢｕ）４、Ｚｒ［Ｎ（ＣＨ３）２］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）２］４、Ｚｒ（ｔｍｈｄ）４、Ｚｒ（ＯｉＣ３Ｈ７）３（ｔｍｔｄ）及びＺｒ（ＯｔＢｕ）４からなる群の中から選択されるいずれかを使用し、パージガスには、Ｎ２またはＡｒを使用し、反応ガスには、Ｏ３、Ｏ２、プラズマＯ２、Ｎ２Ｏ、プラズマＮ２Ｏ及びＨ２Ｏ蒸気からなる群の中から選択されるいずれかを使用し、Ａｌソースガスには、Ａｌ（ＣＨ３）３、Ａｌ（Ｃ２Ｈ５）３、及びＡｌを含有した他の有機金属化合物からなる群の中から選択されるいずれかを使用する。
【００６９】
なお、ＡＬＤ法によりＡｌ２Ｏ３薄膜及びＺｒＯ２薄膜を蒸着した後には、各薄膜の蒸着後、これに続く工程により、薄膜内の炭素、水素などの不純物及び酸素空孔などの欠陥を除去しながら薄膜表面の荒さを緩和して、究極的に各薄膜の漏れ電流及び降伏電圧特性が向上するように低温アニールを行い、追加的に各薄膜の誘電定数を増加させるために、高温アニールを行う。ここで、低温アニール及び高温アニールに関しては、第１の実施の形態での説明を参照されたい。
【００７０】
上述したように、第１〜第５の実施の形態に係るキャパシタは、誘電膜として、大きなバンドギャップエネルギー値を有するＺｒＯ２（Ｅｇ＝７．８ｅＶ、ε＝２０〜２５）薄膜と熱安定性に優れたＡｌ２Ｏ３（Ｅｇ＝８．７ｅＶ、ε＝９）薄膜とからなる多重誘電膜構造を構成することによって、漏れ電流発生の抑制力を向上させ得ることはもちろん、降伏電圧値を高くすることができ、かつ、大容量の充電容量を得ることができることから、７０ｎｍクラス以下の高集積メモリ製品で要求される充分な充電容量を有し、且つ、望ましい漏れ電流及び降伏電圧特性を有するキャパシタを具現できる。
【００７１】
その上、ＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜は、従来のＨｆＯ２などの単一誘電膜よりも優れた熱安定性を有することと関連して、キャパシタ形成後の集積工程で不可欠な高温の熱処理を行う時にも電気的特性の劣化が防止され、したがって、本発明は、７０ｎｍ以下の金属配線工程が採用される次世代半導体メモリ素子におけるキャパシタの耐久性と信頼性を同時に向上させることができる。
【００７２】
図８Ａ〜８Ｃは、本発明の第６の実施の形態に係るキャパシタの製造方法を示す各工程における断面図であって、図８Ｄは、本発明の第６の実施の形態に係るキャパシタの形成方法を説明するための模式図である。
【００７３】
図８Ａに示されているように、トランジスタ及びビットラインを含む下部パターン（図示せず）が形成された半導体基板６１の全面上に下部パターンを覆うように層間絶縁膜６２を形成する。その後、層間絶縁膜６２をエッチングして、基板接合領域またはランディングプラグポリＬＰＰを露出させるコンタクト孔６３を形成した後、コンタクト孔６３内に導電膜を埋め込んで、ストレージノードコンタクト６４を形成する。次に、ストレージノードコンタクト６４を含む層間絶縁膜６２上にストレージノードコンタクト６４と接続されるように、ストレージ電極物質の蒸着及びＣＭＰまたはエッチバックによる分離処理を行って、ストレージ電極６５を形成する。
【００７４】
ここで、ストレージ電極６５は、ドープされたポリシリコン、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、Ｒｕ／ＲｕＯ２、Ｉｒ／ＩｒＯ２及びＳｒＲｕＯ３からなる群の中から選択されたいずれかの物質で形成し、２００〜５００Åの厚さに形成する。また、ストレージ電極６５は、図８Ａに示したようなシリンダー構造以外に凹構造、または単純スタック構造に形成することもできる。
【００７５】
例えば、ストレージ電極６５をＴｉＮで蒸着によって形成する場合、ソース物質には、ＴｉＣｌ４を使用し、反応ガスには、ＮＨ３を使用し、ソース物質と反応ガスとの流量をそれぞれ１０ｓｃｃｍ〜１０００ｓｃｃｍに維持する。この時、反応チャンバの圧力は、０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）に維持し、基板温度は、５００〜７００℃に維持し、ＴｉＮは、２００Å〜４００Åの厚さに蒸着する。
【００７６】
ストレージ電極６５を形成した後、ストレージ電極６５を緻密にし、漏れ電流増加の原因となる電極内の残留不純物を除去しながら、電極表面の荒さを緩和して、電界集中が防止されるように、Ｎ２、Ｈ２、Ｎ２／Ｈ２、Ｏ２、Ｏ３及びＮＨ３からなる群の中から選択されるいずれかのガス雰囲気下で低温アニールを行う。
【００７７】
この時、低温アニールは、プラズマ、電気炉及びＲＴＰ方式で構成された群の中から選択されるいずれかの方式で行う。プラズマを利用してアニールする場合、１００〜５００ＷのＲＦ電力を有するプラズマを利用して、２００〜５００℃の温度範囲と０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）の圧力範囲で、選択されたガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら１〜５分間行う。一方、電気炉を利用してアニールする場合、６００〜８００℃の温度で選択されたガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら行い、ＲＴＰを利用してアニールする場合、５００〜８００℃の温度範囲を有する常圧（７００〜７６０ｔｏｒｒ（９３３１６〜１０１３１５Ｐａ））または減圧（１〜１００ｔｏｒｒ（１３３．３〜１３３３０Ｐａ））チャンバ内で選択されたガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら行う。
【００７８】
図８Ｂに示されているように、ストレージ電極６５の表面をプラズマ窒化させた後、３０〜１００Åの厚さにＺｒＯ２薄膜６７を蒸着し、その後、ＺｒＯ２薄膜６７の表面をプラズマ窒化させて、表面が窒化されたＺｒＯ２薄膜６７からなる誘電膜を形成する。したがって、ＺｒＯ２薄膜６７の上下にプラズマ窒化層６６Ａ、６６Ｂが存在するが、ＺｒＯ２薄膜６７の下のプラズマ窒化層６６Ａは、ストレージ電極６５の表面を窒化させたものであって、ＺｒＯ２薄膜６７の上のプラズマ窒化層６６Ｂは、ＺｒＯ２薄膜６７の表面を窒化させたものである。
【００７９】
ＺｒＯ２薄膜６７の上下にプラズマ窒化層６６Ａ、６６Ｂを形成する理由は、ＺｒＯ２薄膜６７の熱安定性を確保し、膜内に不純物が侵入することを防止するためのものであって、プラズマ窒化層６６Ａ、６６Ｂを形成するためのプラズマ処理は、２００〜５００℃の温度、０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）の圧力のＮＨ３、Ｎ２またはＮ２／Ｈ２雰囲気で、ＲＦパワーを１００〜５００Ｗ程度にして、グロー放電を発生させたチャンバ内で５秒〜３００秒間行う。
【００８０】
このように、ＺｒＯ２薄膜６７の蒸着前後でプラズマ窒化処理を行う場合、プレート電極から漏れ電流ソースである不純物が膜内に拡散することを遮断でき、特に、ＺｒＯ２薄膜６７の上下の表面にＺｒ-Ｏ−Ｎ結合を誘導して、自体の結晶化温度が上昇するようにすることによって、後続する６００℃以上の高温での熱処理を行う際、結晶化が抑制されて、キャパシタの漏れ電流発生を防止できることはもちろん、キャパシタ誘電膜の降伏電圧も増大させることができるようになる。
【００８１】
一方、前記プラズマ窒化処理後には、前記ＺｒＯ２薄膜６７の表面に蓄積された窒素の濃度プロファイルを制御して、キャパシタの電気的特性が調節できるように、常圧または減圧状態と６００〜９００℃の温度範囲でＲＴＰまたは炉方式によってアニールを行う。
【００８２】
そして、ＺｒＯ２薄膜６７は、図３に示されたＡＬＤ法はもちろん、ＭＯＣＶＤ（Metal Organic CVD）法またはパルスＣＶＤ法を利用して蒸着する。
【００８３】
ＡＬＤ法によるＺｒＯ２薄膜の蒸着は、「Ｚｒソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを１サイクルとし、所望の厚さの薄膜が得られるまで、単位サイクルを繰り返し行う方式で行う。そして、ＺｒＯ２薄膜の蒸着の際、基板温度は、２００℃〜３５０℃範囲の低温にし、反応チャンバの圧力は、０．１〜１ｔｏｒｒ（１３．３３〜１３３．３Ｐａ）の範囲にする。
【００８４】
まず、Ｚｒソースガスには、ＺｒＣｌ４、Ｚｒ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、及びＺｒを含有した他の有機金属化合物からなる群の中から選択されるいずれかを使用し、Ｚｒソースガスの運搬ガスには、Ａｒを使用する。ここで、運搬ガスであるＡｒは、流量を１５０ｓｃｃｍ〜２５０ｓｃｃｍとして０．１秒〜１０秒間フローさせる。
【００８５】
そして、反応ガスには、Ｏ３（濃度；２００±２０ｇ／ｃｍ３）、Ｏ２及び水蒸気（Ｈ２Ｏ）からなる群から選択されるいずれかを使用し、パージガスには、Ｎ２またはアルゴンを使用する。この時、パージガスは、流量を２００ｓｃｃｍ〜４００ｓｃｃｍ（Ｚｒソースフロー後）または５０ｓｃｃｍ〜２００ｓｃｃｍ（反応ガスフロー後）として３秒〜１０秒間フローさせ、反応ガスは、流量を０．１ｓｌｍ〜１ｓｌｍとして３秒〜１０秒間フローさせる。また、反応ガスには、ＺｒＯ２薄膜６７内に弱い水素結合に起因した電荷トラッピング現象を除去する目的で、水蒸気（Ｈ２Ｏ）の代わりに重水（Ｄ２Ｏ）を使用し、水素結合の代りに重水結合を有する金属酸化膜の絶縁膜を形成することも可能であり、この場合、誘電膜の信頼性をさらに向上させることができる。また、反応ガスには、水蒸気、重水の他にＯ３、Ｏ２、プラズマＯ２、Ｎ２Ｏ、又はプラズマＮ２Ｏを使用することもできる。
【００８６】
図８Ｃに示されているように、蒸着の前後にプラズマ窒化処理を行ったＺｒＯ２薄膜６７上にプレート電極６８を形成し、これにより、窒化されたＺｒＯ２薄膜６７を備えたキャパシタの形成を完了する。
【００８７】
この時、プレート電極６８は、ドープされたポリシリコンで形成するか、または、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２及びＰｔなどの物質で形成し、特に、プレート電極６８を金属物質で形成した場合、好ましくは、その上に湿度、温度または電気的衝撃に対するキャパシタの構造的な安定性を向上させるための保護膜として、シリコン窒化膜またはポリシリコン膜を２００〜１０００Åの厚さに蒸着する。
【００８８】
上記した図８〜図８Ｃによれば、第６の実施の形態では、ＺｒＯ２薄膜６７の蒸着の前後にプラズマ窒化処理を行うことによりＺｒＯ２薄膜６７の表面にＺｒ−Ｏ−Ｎの結合を誘導して、ＺｒＯ２薄膜６７自体の結晶化温度を上げることはもちろん、膜内への不純物拡散が遮断されるようにする。言い換えれば、ＺｒＯ２薄膜が有している熱安定性の限界、すなわち結晶化温度が低いという短所を解消するために、ＺｒＯ２薄膜の蒸着後その表面をプラズマ処理し、薄膜内に窒素を混合させて、Ｚｒ−Ｏ−Ｎ結合を誘導する。この場合、表面窒化によりＺｒＯ２薄膜自体の結晶化温度が高くなり、また、プレート電極またはストレージ電極からＺｒＯ２薄膜内への不純物拡散を效果的に抑制させる。
【００８９】
これにより、第６の実施の形態ではＺｒＯ２薄膜６７の漏れ電流特性を向上させ得ることはもちろん、降伏電圧もまた高めることができるので、構造的な安定性をも確保できる。したがって、窒化されたＺｒＯ２薄膜を誘電膜として採用してキャパシタを構成することによって、充分な充電容量を確保することができることはもちろん、良好な漏れ電流特性をも確保できるので、７０ｎｍクラス以下のメモリ製品のキャパシタの具現が可能になる。
【００９０】
一方、上記した本発明の第６の実施の形態では、キャパシタ誘電膜として窒化されたＺｒＯ２薄膜６７の単一膜を採用したが、窒化されたＡｌ２Ｏ３薄膜と窒化されたＺｒＯ２薄膜との２重膜、Ａｌ２Ｏ３薄膜と窒化されたＺｒＯ２薄膜との２重膜、ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び窒化されたＺｒＯ２薄膜の３重膜、窒化されたＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び窒化されたＺｒＯ２薄膜の３重膜、窒化されたＺｒＯ２薄膜、窒化されたＡｌ２Ｏ３薄膜及び窒化されたＺｒＯ２薄膜の３重膜を採用するすることも可能であり、２重膜または３重膜構造の窒化されたＺｒＯ２薄膜を採用しても、窒化されたＺｒＯ２の単一膜を採用した場合と同じ効果を得ることができる。
【００９１】
図９〜図１１は、本発明の第７実施の形態〜第９実施の形態に係るキャパシタの形成方法を説明するための模式図である。
【００９２】
図９は、本発明の第７の実施の形態に係る窒化されたＺｒＯ２薄膜と窒化されたＡｌ２Ｏ３薄膜の２重膜構造で誘電膜を構成する場合であって、図９に示したように、ドープされたポリシリコンまたはＴｉＮからなるストレージ電極上にＡｌ２Ｏ３薄膜を蒸着した後、Ａｌ２Ｏ３薄膜の表面をＮＨ３プラズマ窒化処理し、その後、プラズマ窒化処理が行われたＡｌ２Ｏ３薄膜上にＺｒＯ２薄膜を蒸着した後、このＺｒＯ２薄膜の表面をＮＨ３プラズマ窒化処理して、最終的に窒化されたＺｒＯ２薄膜と窒化されたＡｌ２Ｏ３薄膜との２重膜からなる誘電膜を形成する。
【００９３】
図１０は、本発明の第８の実施の形態に係る窒化されたＺｒＯ２薄膜とＡｌ２Ｏ３との２重膜で誘電膜を構成する場合であって、図１０に示したように、ストレージ電極上にＡｌ２Ｏ３薄膜、ＺｒＯ２薄膜を順に蒸着した後、ＺｒＯ２薄膜の表面をＮＨ３プラズマ窒化処理して、最終的に窒化されたＺｒＯ２薄膜とＡｌ２Ｏ３薄膜との２重膜からなる誘電膜を形成する。
【００９４】
図９及び図１０の誘電膜形成方法において、Ａｌ２Ｏ３薄膜は、ＺｒＯ２薄膜より相対的に熱安定性に優れているため、窒化されたＺｒＯ２薄膜と窒化されたＡｌ２Ｏ３薄膜との２重膜、または窒化されたＺｒＯ２薄膜とＡｌ２Ｏ３薄膜との２重膜で誘電膜を構成する場合が、窒化されたＺｒＯ２薄膜の単一膜で誘電膜を構成する場合よりも、漏れ電流特性に優れることと予想される。特に、後続する熱処理工程が８５０℃以上である場合には、図９と同様に、ＺｒＯ２薄膜の蒸着前にＡｌ２Ｏ３薄膜の表面をＮＨ３プラズマ窒化処理することが好ましいが、後続する熱処理工程が８５０℃以下である場合には、図１０と同様に、ＺｒＯ２薄膜の蒸着前のＮＨ３プラズマ窒化処理を省略して、ＺｒＯ２薄膜の蒸着後だけにＮＨ３プラズマ窒化処理を行っても、ＺｒＯ２の熱安定性の強化効果は充分に期待できる。
【００９５】
図１１は、本発明の第９の実施の形態に係るＺｒＯ２薄膜、Ａｌ２Ｏ３及び窒化されたＺｒＯ２薄膜の３重膜構造で誘電膜を構成する場合であって、図１１に示したように、ストレージ電極の表面をＮＨ３プラズマ窒化処理した後、プラズマ窒化処理が行われたストレージ電極上に第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び第２ＺｒＯ２薄膜を順に蒸着し、その後、第２ＺｒＯ２薄膜の表面をＮＨ３プラズマ窒化処理して、最終的にＺｒＯ２薄膜、Ａｌ２Ｏ３及び窒化されたＺｒＯ２の３重膜からなる誘電膜を形成する。
【００９６】
上記において、Ａｌ２Ｏ３薄膜は、ＺｒＯ２薄膜と同様に、ＡＬＤ、ＭＯＣＶＤ及びパルスＣＶＤ法のうちのいずれかを利用して形成し、ＡＬＤ法によるＡｌ２Ｏ３薄膜の蒸着は、「Ａｌソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを１サイクルとし、所望の厚さの薄膜が得られるまで、単位サイクルを繰り返し行う方式で行う。そして、Ａｌ２Ｏ３薄膜の蒸着時に、基板温度は２００℃〜５００℃範囲の低温とし、反応チャンバの圧力は０．１ｔｏｒｒ〜１ｔｏｒｒ（１３．３３〜１３３．３Ｐａ）の範囲にする。
【００９７】
まず、Ａｌソースガスには、Ａｌ（ＣＨ３）３、Ａｌ（Ｃ２Ｈ５）３、及びＡｌを含有した他の有機金属化合物で構成された群の中から選択されるいずれかを使用し、Ａｌソースガスの運搬ガスとしてＡｒを使用する。ここで、運搬ガスであるＡｒは、流量を２０ｓｃｃｍ〜１００ｓｃｃｍとして０．１秒〜５秒間フローさせる。
【００９８】
そして、反応ガスには、Ｏ３（濃度；２００±２０ｇ／ｃｍ３）、Ｏ２及び水蒸気（Ｈ２Ｏ）からなる群の中から選択されるいずれかを使用し、パージガスには、Ｎ２またはアルゴンを使用する。この時、パージガスは、Ａｌソースガスフロー後には流量を５０ｓｃｃｍ〜３００ｓｃｃｍとして０．１秒〜５秒間フローさせ、反応ガスフロー後には流量を３００ｓｃｃｍ〜１０００ｓｃｃｍとして０．１秒〜１０秒間フローさせる。そして、Ａｌソースガスは、５０〜５００ｓｃｃｍでフローさせ、反応ガスは、流量を０．１ｓｌｍ〜１ｓｌｍとして３秒〜１０秒間フローさせる。
【００９９】
そして、第９の実施の形態では、ＺｒＯ２薄膜、Ａｌ２Ｏ３及び窒化されたＺｒＯ２薄膜の３重膜構造で誘電膜を構成する場合を例として説明したが、窒化されたＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び窒化されたＺｒＯ２薄膜の３重膜、窒化されたＺｒＯ２薄膜、窒化されたＡｌ２Ｏ３薄膜及び窒化されたＺｒＯ２薄膜の３重膜を採用することも可能である。
【０１００】
上述した第６〜第９の実施の形態によれば、ＺｒＯ２薄膜の蒸着後、その表面をプラズマ窒化処理し薄膜内に窒素を混合させて、Ｚｒ-Ｏ-Ｎ結合を誘導する。この場合、表面の窒化によりＺｒＯ２薄膜自体の結晶化温度が高くなり、また、プレート電極またはストレージ電極からＺｒＯ２薄膜内への不純物の拡散を效果的に抑制することができる。
【０１０１】
このような原理に基づいて、窒化されたＺｒＯ２の単一膜構造でキャパシタ誘電膜を構成するか、窒化されたＺｒＯ２とＡｌ２Ｏ３との２重膜、または、ＺｒＯ２、Ａｌ２Ｏ３及び窒化されたＺｒＯ２の３重膜構造でキャパシタ誘電膜を構成し、これにより、１００ｎｍクラス以下のメモリ製品で要求される充電容量を確保することはもちろん、良好な漏れ電流特性をも確保することができる。
【０１０２】
なお、本発明は、上記の実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【符号の説明】
【０１０３】
１１ 半導体基板
１２ 層間絶縁膜
１３ コンタクト孔
１４ ストレージノードコンタクト
１５ ストレージ電極
１６ 多重誘電膜
１６Ａ ＺｒＯ２薄膜
１６Ｂ Ａｌ２Ｏ３薄膜
１７ プレート電極
【技術分野】
【０００１】
本発明は、半導体素子のキャパシタ形成方法に関し、さらに詳細には、所望の充電容量を確保し、且つ、漏れ電流特性及び熱安定性をも確保することのできるジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法に関する。
【背景技術】
【０００２】
最近、半導体製造技術の発達により、メモリ製品の高集積化が加速化されるにつれて、単位セル面積が著しく減少しており、動作電圧の低電圧化がなされている。これに伴い、素子のリフレッシュ時間が短縮され、ソフトエラー（soft error）が発生するという問題が発生しており、このような問題を防止するために、２５ｆＦ／セル以上の高い充電容量を有し、漏れ電流発生の少ないキャパシタの開発が要求されている。
【０００３】
周知のように、キャパシタの充電容量は、電極の表面積及び誘電体の誘電定数に比例し、電極間の距離に該当する誘電膜厚、より正確には、誘電膜の等価酸化膜厚（Tox: equivalent SiO2 thickness）に反比例する。したがって、高集積素子で要求される大きな充電容量を有するキャパシタを具現するためには、高い誘電率を有し、且つ、等価酸化膜厚を薄くすることのできる誘電膜を使用しなければならない。
【０００４】
従来のＳｉ３Ｎ４（ε＝７）薄膜を誘電膜として用いるＮＯ（Nitride-Oxide）キャパシタは、高集積化にともなう充電容量の確保において限界を呈しており、充分な充電容量の確保のために、Ｓｉ３Ｎ４（ε＝７）よりも高い誘電定数を有するＴａ２Ｏ５（ε＝２５）、Ｌａ２Ｏ３（ε＝３０）及びＨｆＯ２（ε＝２０）などを単一誘電体として採用したＳＩＳ（Polisilicon-Insulator-Polisilicon）構造のキャパシタの開発がなされている。
【０００５】
ところが、Ｔａ２Ｏ５（ε＝２５）膜は、漏れ電流に脆弱であるだけでなく、熱処理時に発生する酸化膜のために、事実上等価酸化膜厚を３０Å以下に下げることができないという問題がある。そして、Ｌａ２Ｏ３膜及びＨｆＯ２膜は、誘電定数がそれぞれ３０及び２０程度であるから、充電容量の確保の面では有利であるが、等価酸化膜の厚さを１５Å以下に薄くした場合、漏れ電流が増加し降伏電圧強度が極めて小さくなって、繰り返される電気的衝撃に脆弱であることから、キャパシタの耐久性を低下させるという問題がある。特に、ＨｆＯ２膜は、Ａｌ２Ｏ３膜よりも結晶化温度が低いため、後続する６００℃以上の高温での熱処理を行う時、漏れ電流が急増するという問題がある。
【０００６】
一方、従来ＳＩＳ構造のキャパシタで電極物質として使用されていたポリシリコンに関しても、高集積素子で要求される高い電気伝導性を確保するのには限界があることから、高い電気伝導性を有する金属体を新しい電極物質として使用するようになった。
【０００７】
これに、１００ｎｍ以下の微細金属配線を有する高集積ＤＲＡＭに採用できるキャパシタとして、金属電極と２重あるいは３重誘電膜とを採用したキャパシタが開発されている。例えば、金属系電極（ＴｉＮ）とＨｆＯ２／Ａｌ２Ｏ３のような２重誘電体とを採用したＭＩＳ（Metal-Insulator-Polisilicon）構造のキャパシタや、または、金属系電極（ＴｉＮ）とＨｆＯ２／Ａｌ２Ｏ３／ＨｆＯ２のような３重誘電体とを採用したＭＩＭ（Metal-Insulator-Metal）構造のキャパシタが開発されている。
【０００８】
しかし、上記の従来のＭＩＳまたはＭＩＭ構造のキャパシタの場合、７０ｎｍ以下の金属配線を有する素子への採用には限界がある。これは、ＭＩＳまたはＭＩＭキャパシタのＨｆＯ２／Ａｌ２Ｏ３及びＨｆＯ２／Ａｌ２Ｏ３／ＨｆＯ２の多重誘電膜は、等価酸化膜厚の限界が１２Å程度であることから、７０ｎｍ以下の金属配線が採用されるＤＲＡＭにおいて２５ｆＦ／セル以上の充電容量を得ることが難しいためである。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記の従来の技術の問題を解決するためになされたものであって、その目的は、７０ｎｍクラス以下の金属配線を有する次世代ＤＲＡＭにおいて必要とする充電容量を確保し、且つ、漏れ電流特性をも確保することができる半導体素子のキャパシタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
そこで、上記の目的を達成するため、本発明の半導体素子のキャパシタ形成方法によれば、ストレージ電極を形成するステップと、該ストレージ電極の表面をプラズマ窒化処理するステップと、該表面がプラズマ窒化処理された前記ストレージ電極上にＺｒＯ２薄膜を蒸着するステップと、該ＺｒＯ２薄膜の表面をプラズマ窒化処理して、表面が窒化されたＺｒＯ２薄膜を形成するステップと、窒化された前記ＺｒＯ２薄膜上にプレート電極を形成するステップとを含むことを特徴とする。
【００１１】
また、本発明の半導体素子のキャパシタ形成方法によれば、ストレージ電極を形成するステップと、該ストレージ電極上にＡｌ２Ｏ３薄膜を蒸着するステップと、該Ａｌ２Ｏ３薄膜上にＺｒＯ２薄膜を蒸着するステップと、該ＺｒＯ２薄膜の表面をプラズマ窒化処理して、窒化されたＺｒＯ２薄膜及びＡｌ２Ｏ３薄膜の２重膜からなる誘電膜を形成するステップと、２重膜からなる前記誘電膜上にプレート電極を形成するステップとを含むことを特徴とする。
【００１２】
また、本発明の半導体素子のキャパシタ形成方法によれば、ストレージ電極を形成するステップと、該ストレージ電極の表面をプラズマ窒化処理するステップと、表面がプラズマ窒化処理された前記ストレージ電極上に第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び第２ＺｒＯ２薄膜を順に蒸着するステップと、該第２ＺｒＯ２薄膜の表面をプラズマ窒化処理して、第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び窒化された第２ＺｒＯ２薄膜の３重膜からなる誘電膜を形成するステップと、該誘電膜上にプレート電極を形成するステップとを含むことを特徴とする。
【００１３】
また、本発明の半導体素子のキャパシタによれば、ストレージ電極と、該ストレージ電極上に形成され、表面がプラズマ窒化されたＺｒＯ２薄膜と、該ＺｒＯ２薄膜上のプレート電極とを備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、キャパシタの誘電膜として、大きなバンドギャップエネルギー（Band Gap Energy: Eg）値を有するＺｒＯ２（Ｅｇ＝７．８ｅＶ、ε＝２０〜２５）薄膜と熱安定性に優れているＡｌ２Ｏ３（Ｅｇ＝８．７ｅＶ、ε＝９）薄膜とからなる多重誘電膜構造を構成することによって、漏れ電流発生の抑制力を向上させ得ることはもちろん、降伏電圧値を高めることができ、また、大容量の充電容量を得ることができるため、７０ｎｍクラス以下の高集積メモリ製品で要求される充分な充電容量を有し、且つ、優れた漏れ電流及び降伏電圧特性を有するキャパシタを具現できる。
【００１５】
その上、ＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜は、従来のＨｆＯ２などの単一誘電膜より優れた熱安定性を有することと関連して、キャパシタ形成後の集積工程において不可欠な高温での熱処理を行う時にも電気的特性の劣化が防止され、したがって、本発明は、７０ｎｍ以下の金属配線工程が採用される次世代半導体メモリ素子におけるキャパシタの耐久性と信頼性とを同時に向上させることができる。
【００１６】
また、本発明は、キャパシタの誘電膜としてＺｒＯ２薄膜を採用し、その蒸着前後にプラズマ窒化処理を行って、薄膜表面にＺｒ-Ｏ-Ｎ結合を誘導することにより、ＺｒＯ２薄膜自体の結晶化温度を高めることはもちろん、プレート電極から膜内部への不純物拡散を防止することによって、所望の充電容量を確保し、且つ、キャパシタの漏れ電流特性及び降伏電圧特性を向上させることができる。
【００１７】
したがって、本発明は、ＺｒＯ２の誘電膜を採用したキャパシタを形成するとしても、７００℃以上の高温熱工程による漏れ電流の発生を少なくとも２倍以上著しく低くすることができるため、超高集積メモリ製品でのキャパシタの耐久性と信頼性とを向上させることができる。
【図面の簡単な説明】
【００１８】
【図１Ａ】本発明の第１の実施の形態に係る半導体素子のキャパシタ形成方法を説明するための工程別の断面図である。
【図１Ｂ】本発明の第１の実施の形態に係る半導体素子のキャパシタ形成方法を説明するための工程別の断面図である。
【図１Ｃ】本発明の第１の実施の形態に係る半導体素子のキャパシタ形成方法を説明するための工程別の断面図である。
【図２】第１の実施の形態に係るキャパシタの積層構造を詳細に示す断面図である。
【図３】ＡＬＤ法にともなうＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜の蒸着過程を説明するための図である。
【図４】本発明の第２の実施の形態に係るキャパシタの積層構造を示す断面図である。
【図５】本発明の第３の実施の形態に係るキャパシタの積層構造を示す断面図である。
【図６】本発明の第４の実施の形態に係るキャパシタの積層構造を示す断面図である。
【図７】本発明の第５の実施の形態に係るキャパシタの積層構造を示す断面図である。
【図８Ａ】本発明の第６の実施の形態に係るキャパシタの製造方法を示す工程別の断面図である。
【図８Ｂ】本発明の第６の実施の形態に係るキャパシタの製造方法を示す工程別の断面図である。
【図８Ｃ】本発明の第６の実施の形態に係るキャパシタの製造方法を示す工程別の断面図である。
【図８Ｄ】本発明の第６の実施の形態に係るキャパシタの形成方法を説明するための模式図である。
【図９】本発明の第７の実施の形態〜第９の実施の形態に係るキャパシタの形成方法を説明するための模式図である。
【図１０】本発明の第７の実施の形態〜第９の実施の形態に係るキャパシタの形成方法を説明するための模式図である。
【図１１】本発明の第７の実施の形態〜第９の実施の形態に係るキャパシタの形成方法を説明するための模式図である。
【発明を実施するための形態】
【００１９】
以下、本発明の最も好ましい実施の形態を添付した図面を参照しながら説明する。
【００２０】
本発明では、７０ｎｍクラス以下のＤＲＡＭのキャパシタに要求される３０ｆＦ／セル以上の充電容量、０．５ｆＦ／セル以下の漏れ電流及び２．０Ｖ（１ｐＡ／セルにおいて）以上の降伏電圧特性を得ることを目的として、プラズマ窒化されたジルコニウム酸化膜（以下、「ＺｒＯ２薄膜」と記す）の単一膜またはＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜を採用したキャパシタを構成する。
【００２１】
この場合、ＺｒＯ２（Ｅｇ＝７．８ｅＶ，ε＝２０〜２５）薄膜がＴａ２Ｏ５（Ｅｇ＝４．５ｅＶ，ε＝２５）誘電膜及びＨｆＯ２（Ｅｇ＝５．７ｅＶ，ε＝２０）誘電膜よりも大きなバンドギャップエネルギーと誘電定数とを有する物質であることと、Ａｌ２Ｏ３（Ｅｇ＝８．７ｅＶ，ε＝９）薄膜がＨｆＯ２（Ｅｇ＝５．７ｅＶ，ε＝２０）誘電膜に比べて、熱安定性に優れている物質であることと関連して、ＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜は、従来の単一誘電膜を採用したキャパシタの漏れ電流の問題及び熱安定性の問題の発生を抑制することができる。
【００２２】
これにより、プラズマ窒化されたＺｒＯ２薄膜またはＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜は、等価酸化膜厚を１２Å以下に下げることができ、したがって、プラズマ窒化されたＺｒＯ２薄膜またはＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜を採用した本発明のキャパシタは、７０ｎｍクラス以下のＤＲＡＭでも３０ｆＦ／セル以上の大容量の充電容量を得ることができる。
【００２３】
その結果、プラズマ窒化されたＺｒＯ２薄膜またはＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜を採用した本発明のキャパシタは、７０ｎｍクラス以下の金属配線を有する次世代のＤＲＡＭ製品で要求される充電容量を確保し、且つ、量産可能な漏れ電流及び降伏電圧特性をも確保することができる。
【００２４】
また、本発明は、ＺｒＯ２、Ａｌ２Ｏ３蒸着後に膜質改善のために、低温アニールを行い、かつ誘電定数を増大させるために、高温アニールを採用して、結晶性を改善する。また、漏れ電流特性の劣化防止のために、金属電極と熱安定性に優れたＡｌ２Ｏ３とを共に使用する。
【００２５】
図１Ａ〜図１Ｃは、本発明の第１の実施の形態に係る半導体素子のキャパシタ形成方法を説明するための工程別の断面図であって、これらを説明すれば、次の通りである。
【００２６】
図１Ａに示されているように、トランジスタ及びビットラインを含む下部パターン（図示せず）が形成された半導体基板１１の全面上に、下部パターンを覆うように層間絶縁膜１２を形成する。
【００２７】
次に、層間絶縁膜１２をエッチングして、基板接合領域またはランディングプラグポリＬＰＰを露出させるコンタクト孔１３を形成した後、コンタクト孔１３内に導電膜を埋め込んで、ストレージノードコンタクト１４を形成する。
【００２８】
次に、ストレージノードコンタクト１４を含む層間絶縁膜１２上にストレージ電極物質の蒸着及びＣＭＰまたはエッチバック処理による分離処理を行って、ストレージノードコンタクト１４と接続されるストレージ電極１５を形成する。
【００２９】
ここで、ストレージ電極１５は、ドープされたポリシリコン（doped polysilicon）、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、Ｒｕ／ＲｕＯ２、Ｉｒ／ＩｒＯ２及びＳｒＲｕＯ３からなる群の中から選択されたいずれかの物質を用いて、２００Å〜５００Åの厚さに形成する。また、ストレージ電極１５は、図１Ａに示したように、シリンダー（cylinder）構造以外に、凹（concave）構造、または、単純スタック（Stack）構造としても形成が可能である。
【００３０】
例えば、ストレージ電極１５をＴｉＮで蒸着によって形成する場合、ソース物質には、ＴｉＣｌ４を使用し、反応ガスには、ＮＨ３を使用し、ソース物質と反応ガスとの流量をそれぞれ１０ｓｃｃｍ〜１０００ｓｃｃｍに維持する。この時、反応チャンバの圧力は、０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）に維持し、基板温度は、５００〜７００℃に維持し、ＴｉＮは、２００Å〜５００Åの厚さに蒸着する。
【００３１】
上記したストレージ電極１５を形成した後には、ストレージ電極１５を緻密にし、漏れ電流増加の原因となる電極内の残留不純物を除去しながら、電極表面の荒さ（roughness）を緩和して、電界集中が防止されるように、Ｎ２、Ｈ２、Ｎ２／Ｈ２、Ｏ２、Ｏ３及びＮＨ３で構成された群の中から選択されるいずれかのガス雰囲気下で低温アニールを行う。
【００３２】
この時、低温アニールは、プラズマ、電気炉及びＲＴＰ（Rapid Thermal Process）方式で構成された群の中から選択されるいずれかの方式で行う。プラズマを利用してアニールする場合、１００Ｗ〜５００ＷのＲＦ電力を有するプラズマを利用して、２００℃〜５００℃の温度範囲と０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）の圧力範囲下で、選択された雰囲気ガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら、１分〜５分間行う。一方、電気炉を利用してアニールする場合、６００℃〜８００℃の温度で選択された雰囲気ガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら行い、ＲＴＰを利用してアニールする場合、５００℃〜８００℃の温度範囲を有する常圧（７００〜７６０ｔｏｒｒ（９３３１６〜１０１３１５Ｐａ））または減圧（１〜１００ｔｏｒｒ（１３３．３〜１３３３０Ｐａ））のチャンバ内で選択されたガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら行う。
【００３３】
図１Ｂに示されているように、ストレージ電極１５上にＺｒＯ２薄膜１６Ａ、Ａｌ２Ｏ３薄膜１６Ｂの順に積層されたＡｌ２Ｏ３／ＺｒＯ２構造の多重誘電膜１６を形成する。ここで、多重誘電膜１６は、例えば、ＡＬＤ（Atomic Layer Deposition）法により蒸着するが、これは図３を参照して後述する。
【００３４】
図１Ｃに示されているように、ＺｒＯ２薄膜１６ＡとＡｌ２Ｏ３薄膜１６Ｂとからなる多重誘電膜１６上にドープされたポリシリコン、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、Ｒｕ／ＲｕＯ２、Ｉｒ／ＩｒＯ２及びＳｒＲｕＯ３からなる群の中から選択されたいずれかの物質からなるプレート電極１７を形成する。以上で、ＺｒＯ２薄膜１６ＡとＡｌ２Ｏ３薄膜１６Ｂとからなる多重誘電膜１６を備えた第１の実施の形態に係るキャパシタが完成する。
【００３５】
ここで、プレート電極１７は、ＣＶＤ ＴｉＮ／ＰＶＤ ＴｉＮで形成するが、例えば、ＣＶＤ ＴｉＮの蒸着方法は、次の通りである。ソース物質には、ＴｉＣｌ４を使用し、反応ガスには、ＮＨ３を使用し、ソース物質と反応ガスとの流量をそれぞれ１０ｓｃｃｍ〜１０００ｓｃｃｍに維持する。この時、反応チャンバの圧力は、０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）に維持し、基板温度は、５００〜６００℃に維持し、ＴｉＮは、２００Å〜４００Åの厚さに蒸着する。
【００３６】
プレート電極１７の形成後には、後続する集積工程またはパッケージ工程での環境性テストにおいて、水素成分、水分、温度または電気的衝撃などからキャパシタの構造的安定性を確保するための保護膜として、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＴｉＯ２及びＬａ２Ｏ３などの酸化膜またはＴｉＮなどの金属の酸化物もしくは窒化物からなる保護膜をＡＬＤ法で５０Å〜２００Åの厚さに蒸着することが好ましい。
【００３７】
図２は、第１の実施の形態に係るキャパシタの積層構造を詳細に示した断面図であって、ストレージ電極１５上にＺｒＯ２薄膜１６Ａ、Ａｌ２Ｏ３薄膜１６Ｂの順に積層された多重誘電膜１６が形成され、多重誘電膜１６上にプレート電極１７が形成される。
【００３８】
多重誘電膜１６において、ＺｒＯ２薄膜１６Ａの厚さは、５Å〜１００Åであり、Ａｌ２Ｏ３薄膜１６Ｂの厚さは、５Å〜３０Åであって、多重誘電膜１６の総厚は１０Å〜１３０Åとなる。
【００３９】
図３は、ＡＬＤ工程によるＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜を蒸着によって形成する過程を説明するための図である。
【００４０】
図３に示されているように、ＺｒＯ２薄膜及びＡｌ２Ｏ３薄膜の蒸着は、「ソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを、所望の厚さの薄膜が得られるまで繰り返し行うＡＬＤ法で行う。すなわち、単位サイクルは、ソースガスをフローさせてソースガスを吸着させ、吸着されずにチャンバ内部に残留するソースガスを外部にパージさせ、チャンバ内部の反応ガスをフローさせて、吸着されたソースガスとの反応により所望の薄膜を蒸着した後、またパージガスをフローさせて、チャンバ内部に残留する未反応ガスを外部にパージさせる。
【００４１】
まず、ＡＬＤ法によるＺｒＯ２薄膜の蒸着は、「Ｚｒソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを１サイクルとし、所望の厚さの薄膜が得られるまで、単位サイクルを繰り返し行う方式で行う。この時、ＺｒＯ２薄膜の蒸着の際、基板温度は、２００℃〜３５０℃の範囲の低温とし、反応チャンバの圧力は、０．１〜１ｔｏｒｒ（１３．３３〜１３３．３Ｐａ）の範囲にする。
【００４２】
詳細に述べると、ＺｒＣｌ４、Ｚｒ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、Ｚｒ（Ｏ-ｔＢｕ）４、Ｚｒ［Ｎ（ＣＨ３）２］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）]４、Ｚｒ［Ｎ（Ｃ２Ｈ５）２］４、Ｚｒ（ｔｍｈｄ）４、Ｚｒ（ＯｉＣ３Ｈ７）３（ｔｍｔｄ）及びＺｒ（ＯｔＢｕ）４からなる群の中から選択されるいずれかのＺｒソースガスをＡＬＤ装備のチャンバ内部に注入させて、Ｚｒソースを吸着させる。この時、Ｚｒソースガスは、運搬ガスであるＡｒガスによりチャンバに注入され、Ａｒガスは、流量を１５０ｓｃｃｍ〜２５０ｓｃｃｍとして０．１秒〜１０秒間フローさせる。
【００４３】
そして、チャンバ内部にパージガス（Ｎ２またはＡｒ）をフローさせて、吸着されずにチャンバ内部に残留するＺｒソースガスを外部にパージさせる。この時、パージガスは、流量を２００ｓｃｃｍ〜４００ｓｃｃｍとして３秒〜１０秒間フローさせる。
【００４４】
そして、チャンバ内部にＯ３、Ｏ２、プラズマＯ２、Ｎ２Ｏ、プラズマＮ２Ｏ及びＨ２Ｏ蒸気からなる群の中から選択されるいずれかの反応ガスをフローさせ、吸着されたＺｒソースと反応させてＺｒＯ２薄膜を蒸着により形成する。この時、反応ガスは、流量を０．１ｓｌｍ〜１ｓｌｍとして３秒〜１０秒間フローさせるが、反応ガスがＯ３（濃度が１００〜５００ｇ／ｃｍ３）である場合には、流量を２００ｓｃｃｍ〜５００ｓｃｃｍとする。
【００４５】
最後に、チャンバ内部にパージガス（Ｎ２またはＡｒ）をフローさせて、吸着されずにチャンバ内部に残留する未反応ガスを外部にパージさせる。この時、パージガスは、流量を５０ｓｃｃｍ〜２００ｓｃｃｍとして３秒〜１０秒間フローさせる。
【００４６】
上記のような「Ｚｒソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを繰り返し行って、ＺｒＯ２薄膜の厚さが５Å〜１００Åになるようにする。
【００４７】
次に、ＡＬＤ法によるＡｌ２Ｏ３薄膜の蒸着は、ＺｒＯ２薄膜蒸着後その場（Ｉｎ−ｓｉｔｕ）で行うが、「Ａｌソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを１サイクルとし、所望の厚さの薄膜が得られるまで、単位サイクルを繰り返し行う方式で行う。そして、Ａｌ２Ｏ３薄膜の蒸着の際、基板温度は、２００℃〜５００℃の範囲の低温とし、反応チャンバの圧力は、０．１〜１ｔｏｒｒ（１３．３３〜１３３３Ｐａ）の範囲にする。
【００４８】
詳細に述べると、Ａｌ（ＣＨ３）３、Ａｌ（Ｃ２Ｈ５）３、及びＡｌを含有した他の有機金属化合物からなる群の中から選択されるいずれかのＡｌソースガスをＡＬＤ装備のチャンバ内部にフローさせて、Ａｌソースを吸着させる。この時、Ａｌソースガスは、運搬ガスであるＡｒガスによりチャンバ内部に注入され、Ａｒは、流量を２０ｓｃｃｍ〜１００ｓｃｃｍとして０．１秒〜５秒間フローさせる。
【００４９】
そして、チャンバ内部にパージガス（Ｎ２またはＡｒ）をフローさせて、吸着されずにチャンバ内部に残留するＡｌソースガスを外部にパージさせる。この時、パージガスは、流量を５０ｓｃｃｍ〜３００ｓｃｃｍとして０．１秒〜５秒間フローさせる。
【００５０】
そして、チャンバ内部にＯ３、Ｏ２、プラズマＯ２、Ｎ２Ｏ、プラズマＮ２Ｏ及びＨ２Ｏ蒸気からなる群の中から選択されるいずれかの反応ガスをフローさせ、吸着されたＡｌソースと反応させてＡｌ２Ｏ３薄膜を蒸着により形成する。この時、反応ガスは、流量を０．１ｓｌｍ〜１ｓｌｍとして３秒〜１０秒間フローさせるが、反応ガスがＯ３（濃度が１００〜５００ｇ／ｃｍ３）である場合には、流量を２００ｓｃｃｍ〜５００ｓｃｃｍとする。
【００５１】
最後に、チャンバ内部にパージガス（Ｎ２またはＡｒ）をフローさせて、吸着されずにチャンバ内部に残留する未反応ガスを外部にパージさせる。この時、パージガスは、流量を３００ｓｃｃｍ〜１０００ｓｃｃｍとして０．１秒〜１０秒間フローさせる。
【００５２】
上記のような「Ａｌソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを繰り返し行って、Ａｌ２Ｏ３薄膜の厚さが５Å〜３０Åになるようにする。
【００５３】
上述したように、ＡＬＤ法によりＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とをＩｎ−ｓｉｔｕで蒸着して形成する多重誘電膜２０は、各薄膜の蒸着後、これに続く工程により薄膜内の炭素、水素などの不純物及び酸素空孔のような欠陥を除去しながら薄膜表面の荒さを緩和して、究極的に各薄膜の漏れ電流及び降伏電圧特性が向上するように低温アニールを行う。
【００５４】
この時、低温アニールは、プラズマアニールまたはＵＶ（Ultra violet）／Ｏ３アニールを行う。
【００５５】
まず、プラズマアニールは、３００℃〜４５０℃の温度範囲でＮ２、Ｈ２、Ｎ２／Ｈ２、ＮＨ３、Ｎ２Ｏ、Ｎ２／Ｏ２、Ｏ２及びＯ３からなる群の中から選択されるいずれかのガス雰囲気下で行い、５０Ｗ〜３００ＷのＲＦ電力を有するプラズマを利用して、０．１〜１ｔｏｒｒ（１３．３３〜１３３．３Ｐａ）の圧力範囲で選択されたガスを１００ｓｃｃｍ〜２００ｓｃｃｍだけフローさせながら、３０秒〜１２０秒間行う。
【００５６】
そして、ＵＶ／Ｏ３アニールは、３００℃〜４００℃の温度範囲で２分〜１０分間、１５３０ｍＷ／ｃｍ２の強度で実施する。
【００５７】
上記のような低温アニール工程後には、各薄膜の誘電定数を増大させるために高温アニールを追加的に行うが、高温アニールは、Ｎ、Ａｒ及びＨｅからなる群の中から選択されるいずれかのガス雰囲気下で急速アニール（Rapid Thermal Anneal）または炉アニール（Furnace anneal）を行う。この時、急速アニールは、５００℃〜８００℃の温度範囲を有する常圧（７００〜７６０ｔｏｒｒ（９３３１６〜１０１３１５Ｐａ））または減圧（１〜１００ｔｏｒｒ（１３３．３〜１３３３０Ｐａ））のチャンバ内で選択されたガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら、３０秒〜１２０秒間行い、炉アニールは、６００℃〜８００℃の温度で選択されたガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら、１０分〜３０分間行う。
【００５８】
一方、低温アニール（プラズマアニールまたはＵＶ／Ｏ３アニール）と高温アニール（急速アニールまたは炉アニール）とは、プレート電極形成後に行うことができる。
【００５９】
図４は、本発明の第２の実施の形態に係るキャパシタの積層構造を示す断面図であって、第２の実施の形態に係るキャパシタは、ストレージ電極２１、多重誘電膜２２及びプレート電極２３から構成される。
【００６０】
図４において、多重誘電膜２２は、Ａｌ２Ｏ３薄膜２２Ａ、ＺｒＯ２薄膜２２Ｂの順に積層されたＺｒＯ２／Ａｌ２Ｏ３構造であり、第２の実施の形態は、第１の実施の形態と異なって、ストレージ電極２１の形成後にＡｌ２Ｏ３薄膜２２Ａを先に蒸着し、ＺｒＯ２薄膜２２Ｂを後から蒸着する。ここで、ＺｒＯ２薄膜２２Ｂは、５Å〜１００Åの厚さ、Ａｌ２Ｏ３薄膜２２Ａは、５Å〜３０Åの厚さを維持する。
【００６１】
図５は、本発明の第３の実施の形態に係るキャパシタの積層構造を示す断面図であって、第３の実施の形態に係るキャパシタは、ストレージ電極３１、多重誘電膜３２及びプレート電極３３から構成される。
【００６２】
図５において、多重誘電膜３２は、ＺｒＯ２薄膜３２Ａ、Ａｌ２Ｏ３薄膜３２Ｂの順にそれぞれ少なくとも２回以上交互に蒸着された（Ａｌ２Ｏ３／ＺｒＯ２）ｎ（２≦ｎ≦１０）構造である。ここで、ｎは、各薄膜の蒸着回数であり、ＺｒＯ２薄膜３２Ａは、５Å〜２５Åの厚さ、Ａｌ２Ｏ３薄膜３２Ｂは、５Å〜１０Åの厚さを維持する。
【００６３】
図６は、本発明の第４の実施の形態に係るキャパシタの構造を示す図であって、第４の実施の形態に係るキャパシタは、ストレージ電極４１、多重誘電膜４２及びプレート電極４３から構成される。
【００６４】
図６において、多重誘電膜４２は、Ａｌ２Ｏ３薄膜４２Ａ、ＺｒＯ２薄膜４２Ｂの順にそれぞれ少なくとも２回以上交互に蒸着された（ＺｒＯ２／Ａｌ２Ｏ３）ｎ（２≦ｎ≦１０）構造である。ここで、ｎは、各薄膜の蒸着回数であり、ＺｒＯ２薄膜４２Ｂは、５Å〜２５Åの厚さ、Ａｌ２Ｏ３薄膜４２Ａは、５Å〜１０Åの厚さを維持する。
【００６５】
図７は、本発明の第５の実施の形態に係るキャパシタの構造を示す図であって、第５の実施の形態に係るキャパシタは、ストレージ電極５１、多重誘電膜５２及びプレート電極５３から構成される。
【００６６】
図７において、多重誘電膜５２は、第１ＺｒＯ２薄膜５２Ａ、Ａｌ２Ｏ３薄膜５２Ｂ、第２ＺｒＯ２薄膜５２Ｃの順に積層されたＺｒＯ２／Ａｌ２Ｏ３／ＺｒＯ２の３重膜構造である。ここで、第１及び第２ＺｒＯ２薄膜５２Ａ、５２Ｃは、それぞれ５Å〜５０Åの厚さ、Ａｌ２Ｏ３薄膜５２Ｂは、５Å〜１５Åの厚さを維持する。
【００６７】
図４〜図７において、Ａｌ２Ｏ３薄膜とＺｒＯ２薄膜とは、図３に示されたＡＬＤ法で蒸着されたものであって、Ａｌ２Ｏ３薄膜とＺｒＯ２薄膜とのソースガス、パージガス及び反応ガスは、全て第１の実施の形態と同様に使用する。
【００６８】
好ましくは、Ｚｒソースガスには、ＺｒＣｌ４、Ｚｒ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、Ｚｒ（Ｏ-ｔＢｕ）４、Ｚｒ［Ｎ（ＣＨ３）２］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）２］４、Ｚｒ（ｔｍｈｄ）４、Ｚｒ（ＯｉＣ３Ｈ７）３（ｔｍｔｄ）及びＺｒ（ＯｔＢｕ）４からなる群の中から選択されるいずれかを使用し、パージガスには、Ｎ２またはＡｒを使用し、反応ガスには、Ｏ３、Ｏ２、プラズマＯ２、Ｎ２Ｏ、プラズマＮ２Ｏ及びＨ２Ｏ蒸気からなる群の中から選択されるいずれかを使用し、Ａｌソースガスには、Ａｌ（ＣＨ３）３、Ａｌ（Ｃ２Ｈ５）３、及びＡｌを含有した他の有機金属化合物からなる群の中から選択されるいずれかを使用する。
【００６９】
なお、ＡＬＤ法によりＡｌ２Ｏ３薄膜及びＺｒＯ２薄膜を蒸着した後には、各薄膜の蒸着後、これに続く工程により、薄膜内の炭素、水素などの不純物及び酸素空孔などの欠陥を除去しながら薄膜表面の荒さを緩和して、究極的に各薄膜の漏れ電流及び降伏電圧特性が向上するように低温アニールを行い、追加的に各薄膜の誘電定数を増加させるために、高温アニールを行う。ここで、低温アニール及び高温アニールに関しては、第１の実施の形態での説明を参照されたい。
【００７０】
上述したように、第１〜第５の実施の形態に係るキャパシタは、誘電膜として、大きなバンドギャップエネルギー値を有するＺｒＯ２（Ｅｇ＝７．８ｅＶ、ε＝２０〜２５）薄膜と熱安定性に優れたＡｌ２Ｏ３（Ｅｇ＝８．７ｅＶ、ε＝９）薄膜とからなる多重誘電膜構造を構成することによって、漏れ電流発生の抑制力を向上させ得ることはもちろん、降伏電圧値を高くすることができ、かつ、大容量の充電容量を得ることができることから、７０ｎｍクラス以下の高集積メモリ製品で要求される充分な充電容量を有し、且つ、望ましい漏れ電流及び降伏電圧特性を有するキャパシタを具現できる。
【００７１】
その上、ＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とからなる多重誘電膜は、従来のＨｆＯ２などの単一誘電膜よりも優れた熱安定性を有することと関連して、キャパシタ形成後の集積工程で不可欠な高温の熱処理を行う時にも電気的特性の劣化が防止され、したがって、本発明は、７０ｎｍ以下の金属配線工程が採用される次世代半導体メモリ素子におけるキャパシタの耐久性と信頼性を同時に向上させることができる。
【００７２】
図８Ａ〜８Ｃは、本発明の第６の実施の形態に係るキャパシタの製造方法を示す各工程における断面図であって、図８Ｄは、本発明の第６の実施の形態に係るキャパシタの形成方法を説明するための模式図である。
【００７３】
図８Ａに示されているように、トランジスタ及びビットラインを含む下部パターン（図示せず）が形成された半導体基板６１の全面上に下部パターンを覆うように層間絶縁膜６２を形成する。その後、層間絶縁膜６２をエッチングして、基板接合領域またはランディングプラグポリＬＰＰを露出させるコンタクト孔６３を形成した後、コンタクト孔６３内に導電膜を埋め込んで、ストレージノードコンタクト６４を形成する。次に、ストレージノードコンタクト６４を含む層間絶縁膜６２上にストレージノードコンタクト６４と接続されるように、ストレージ電極物質の蒸着及びＣＭＰまたはエッチバックによる分離処理を行って、ストレージ電極６５を形成する。
【００７４】
ここで、ストレージ電極６５は、ドープされたポリシリコン、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、Ｒｕ／ＲｕＯ２、Ｉｒ／ＩｒＯ２及びＳｒＲｕＯ３からなる群の中から選択されたいずれかの物質で形成し、２００〜５００Åの厚さに形成する。また、ストレージ電極６５は、図８Ａに示したようなシリンダー構造以外に凹構造、または単純スタック構造に形成することもできる。
【００７５】
例えば、ストレージ電極６５をＴｉＮで蒸着によって形成する場合、ソース物質には、ＴｉＣｌ４を使用し、反応ガスには、ＮＨ３を使用し、ソース物質と反応ガスとの流量をそれぞれ１０ｓｃｃｍ〜１０００ｓｃｃｍに維持する。この時、反応チャンバの圧力は、０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）に維持し、基板温度は、５００〜７００℃に維持し、ＴｉＮは、２００Å〜４００Åの厚さに蒸着する。
【００７６】
ストレージ電極６５を形成した後、ストレージ電極６５を緻密にし、漏れ電流増加の原因となる電極内の残留不純物を除去しながら、電極表面の荒さを緩和して、電界集中が防止されるように、Ｎ２、Ｈ２、Ｎ２／Ｈ２、Ｏ２、Ｏ３及びＮＨ３からなる群の中から選択されるいずれかのガス雰囲気下で低温アニールを行う。
【００７７】
この時、低温アニールは、プラズマ、電気炉及びＲＴＰ方式で構成された群の中から選択されるいずれかの方式で行う。プラズマを利用してアニールする場合、１００〜５００ＷのＲＦ電力を有するプラズマを利用して、２００〜５００℃の温度範囲と０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）の圧力範囲で、選択されたガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら１〜５分間行う。一方、電気炉を利用してアニールする場合、６００〜８００℃の温度で選択されたガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら行い、ＲＴＰを利用してアニールする場合、５００〜８００℃の温度範囲を有する常圧（７００〜７６０ｔｏｒｒ（９３３１６〜１０１３１５Ｐａ））または減圧（１〜１００ｔｏｒｒ（１３３．３〜１３３３０Ｐａ））チャンバ内で選択されたガスを５ｓｃｃｍ〜５ｓｌｍだけフローさせながら行う。
【００７８】
図８Ｂに示されているように、ストレージ電極６５の表面をプラズマ窒化させた後、３０〜１００Åの厚さにＺｒＯ２薄膜６７を蒸着し、その後、ＺｒＯ２薄膜６７の表面をプラズマ窒化させて、表面が窒化されたＺｒＯ２薄膜６７からなる誘電膜を形成する。したがって、ＺｒＯ２薄膜６７の上下にプラズマ窒化層６６Ａ、６６Ｂが存在するが、ＺｒＯ２薄膜６７の下のプラズマ窒化層６６Ａは、ストレージ電極６５の表面を窒化させたものであって、ＺｒＯ２薄膜６７の上のプラズマ窒化層６６Ｂは、ＺｒＯ２薄膜６７の表面を窒化させたものである。
【００７９】
ＺｒＯ２薄膜６７の上下にプラズマ窒化層６６Ａ、６６Ｂを形成する理由は、ＺｒＯ２薄膜６７の熱安定性を確保し、膜内に不純物が侵入することを防止するためのものであって、プラズマ窒化層６６Ａ、６６Ｂを形成するためのプラズマ処理は、２００〜５００℃の温度、０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）の圧力のＮＨ３、Ｎ２またはＮ２／Ｈ２雰囲気で、ＲＦパワーを１００〜５００Ｗ程度にして、グロー放電を発生させたチャンバ内で５秒〜３００秒間行う。
【００８０】
このように、ＺｒＯ２薄膜６７の蒸着前後でプラズマ窒化処理を行う場合、プレート電極から漏れ電流ソースである不純物が膜内に拡散することを遮断でき、特に、ＺｒＯ２薄膜６７の上下の表面にＺｒ-Ｏ−Ｎ結合を誘導して、自体の結晶化温度が上昇するようにすることによって、後続する６００℃以上の高温での熱処理を行う際、結晶化が抑制されて、キャパシタの漏れ電流発生を防止できることはもちろん、キャパシタ誘電膜の降伏電圧も増大させることができるようになる。
【００８１】
一方、前記プラズマ窒化処理後には、前記ＺｒＯ２薄膜６７の表面に蓄積された窒素の濃度プロファイルを制御して、キャパシタの電気的特性が調節できるように、常圧または減圧状態と６００〜９００℃の温度範囲でＲＴＰまたは炉方式によってアニールを行う。
【００８２】
そして、ＺｒＯ２薄膜６７は、図３に示されたＡＬＤ法はもちろん、ＭＯＣＶＤ（Metal Organic CVD）法またはパルスＣＶＤ法を利用して蒸着する。
【００８３】
ＡＬＤ法によるＺｒＯ２薄膜の蒸着は、「Ｚｒソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを１サイクルとし、所望の厚さの薄膜が得られるまで、単位サイクルを繰り返し行う方式で行う。そして、ＺｒＯ２薄膜の蒸着の際、基板温度は、２００℃〜３５０℃範囲の低温にし、反応チャンバの圧力は、０．１〜１ｔｏｒｒ（１３．３３〜１３３．３Ｐａ）の範囲にする。
【００８４】
まず、Ｚｒソースガスには、ＺｒＣｌ４、Ｚｒ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、及びＺｒを含有した他の有機金属化合物からなる群の中から選択されるいずれかを使用し、Ｚｒソースガスの運搬ガスには、Ａｒを使用する。ここで、運搬ガスであるＡｒは、流量を１５０ｓｃｃｍ〜２５０ｓｃｃｍとして０．１秒〜１０秒間フローさせる。
【００８５】
そして、反応ガスには、Ｏ３（濃度；２００±２０ｇ／ｃｍ３）、Ｏ２及び水蒸気（Ｈ２Ｏ）からなる群から選択されるいずれかを使用し、パージガスには、Ｎ２またはアルゴンを使用する。この時、パージガスは、流量を２００ｓｃｃｍ〜４００ｓｃｃｍ（Ｚｒソースフロー後）または５０ｓｃｃｍ〜２００ｓｃｃｍ（反応ガスフロー後）として３秒〜１０秒間フローさせ、反応ガスは、流量を０．１ｓｌｍ〜１ｓｌｍとして３秒〜１０秒間フローさせる。また、反応ガスには、ＺｒＯ２薄膜６７内に弱い水素結合に起因した電荷トラッピング現象を除去する目的で、水蒸気（Ｈ２Ｏ）の代わりに重水（Ｄ２Ｏ）を使用し、水素結合の代りに重水結合を有する金属酸化膜の絶縁膜を形成することも可能であり、この場合、誘電膜の信頼性をさらに向上させることができる。また、反応ガスには、水蒸気、重水の他にＯ３、Ｏ２、プラズマＯ２、Ｎ２Ｏ、又はプラズマＮ２Ｏを使用することもできる。
【００８６】
図８Ｃに示されているように、蒸着の前後にプラズマ窒化処理を行ったＺｒＯ２薄膜６７上にプレート電極６８を形成し、これにより、窒化されたＺｒＯ２薄膜６７を備えたキャパシタの形成を完了する。
【００８７】
この時、プレート電極６８は、ドープされたポリシリコンで形成するか、または、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２及びＰｔなどの物質で形成し、特に、プレート電極６８を金属物質で形成した場合、好ましくは、その上に湿度、温度または電気的衝撃に対するキャパシタの構造的な安定性を向上させるための保護膜として、シリコン窒化膜またはポリシリコン膜を２００〜１０００Åの厚さに蒸着する。
【００８８】
上記した図８〜図８Ｃによれば、第６の実施の形態では、ＺｒＯ２薄膜６７の蒸着の前後にプラズマ窒化処理を行うことによりＺｒＯ２薄膜６７の表面にＺｒ−Ｏ−Ｎの結合を誘導して、ＺｒＯ２薄膜６７自体の結晶化温度を上げることはもちろん、膜内への不純物拡散が遮断されるようにする。言い換えれば、ＺｒＯ２薄膜が有している熱安定性の限界、すなわち結晶化温度が低いという短所を解消するために、ＺｒＯ２薄膜の蒸着後その表面をプラズマ処理し、薄膜内に窒素を混合させて、Ｚｒ−Ｏ−Ｎ結合を誘導する。この場合、表面窒化によりＺｒＯ２薄膜自体の結晶化温度が高くなり、また、プレート電極またはストレージ電極からＺｒＯ２薄膜内への不純物拡散を效果的に抑制させる。
【００８９】
これにより、第６の実施の形態ではＺｒＯ２薄膜６７の漏れ電流特性を向上させ得ることはもちろん、降伏電圧もまた高めることができるので、構造的な安定性をも確保できる。したがって、窒化されたＺｒＯ２薄膜を誘電膜として採用してキャパシタを構成することによって、充分な充電容量を確保することができることはもちろん、良好な漏れ電流特性をも確保できるので、７０ｎｍクラス以下のメモリ製品のキャパシタの具現が可能になる。
【００９０】
一方、上記した本発明の第６の実施の形態では、キャパシタ誘電膜として窒化されたＺｒＯ２薄膜６７の単一膜を採用したが、窒化されたＡｌ２Ｏ３薄膜と窒化されたＺｒＯ２薄膜との２重膜、Ａｌ２Ｏ３薄膜と窒化されたＺｒＯ２薄膜との２重膜、ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び窒化されたＺｒＯ２薄膜の３重膜、窒化されたＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び窒化されたＺｒＯ２薄膜の３重膜、窒化されたＺｒＯ２薄膜、窒化されたＡｌ２Ｏ３薄膜及び窒化されたＺｒＯ２薄膜の３重膜を採用するすることも可能であり、２重膜または３重膜構造の窒化されたＺｒＯ２薄膜を採用しても、窒化されたＺｒＯ２の単一膜を採用した場合と同じ効果を得ることができる。
【００９１】
図９〜図１１は、本発明の第７実施の形態〜第９実施の形態に係るキャパシタの形成方法を説明するための模式図である。
【００９２】
図９は、本発明の第７の実施の形態に係る窒化されたＺｒＯ２薄膜と窒化されたＡｌ２Ｏ３薄膜の２重膜構造で誘電膜を構成する場合であって、図９に示したように、ドープされたポリシリコンまたはＴｉＮからなるストレージ電極上にＡｌ２Ｏ３薄膜を蒸着した後、Ａｌ２Ｏ３薄膜の表面をＮＨ３プラズマ窒化処理し、その後、プラズマ窒化処理が行われたＡｌ２Ｏ３薄膜上にＺｒＯ２薄膜を蒸着した後、このＺｒＯ２薄膜の表面をＮＨ３プラズマ窒化処理して、最終的に窒化されたＺｒＯ２薄膜と窒化されたＡｌ２Ｏ３薄膜との２重膜からなる誘電膜を形成する。
【００９３】
図１０は、本発明の第８の実施の形態に係る窒化されたＺｒＯ２薄膜とＡｌ２Ｏ３との２重膜で誘電膜を構成する場合であって、図１０に示したように、ストレージ電極上にＡｌ２Ｏ３薄膜、ＺｒＯ２薄膜を順に蒸着した後、ＺｒＯ２薄膜の表面をＮＨ３プラズマ窒化処理して、最終的に窒化されたＺｒＯ２薄膜とＡｌ２Ｏ３薄膜との２重膜からなる誘電膜を形成する。
【００９４】
図９及び図１０の誘電膜形成方法において、Ａｌ２Ｏ３薄膜は、ＺｒＯ２薄膜より相対的に熱安定性に優れているため、窒化されたＺｒＯ２薄膜と窒化されたＡｌ２Ｏ３薄膜との２重膜、または窒化されたＺｒＯ２薄膜とＡｌ２Ｏ３薄膜との２重膜で誘電膜を構成する場合が、窒化されたＺｒＯ２薄膜の単一膜で誘電膜を構成する場合よりも、漏れ電流特性に優れることと予想される。特に、後続する熱処理工程が８５０℃以上である場合には、図９と同様に、ＺｒＯ２薄膜の蒸着前にＡｌ２Ｏ３薄膜の表面をＮＨ３プラズマ窒化処理することが好ましいが、後続する熱処理工程が８５０℃以下である場合には、図１０と同様に、ＺｒＯ２薄膜の蒸着前のＮＨ３プラズマ窒化処理を省略して、ＺｒＯ２薄膜の蒸着後だけにＮＨ３プラズマ窒化処理を行っても、ＺｒＯ２の熱安定性の強化効果は充分に期待できる。
【００９５】
図１１は、本発明の第９の実施の形態に係るＺｒＯ２薄膜、Ａｌ２Ｏ３及び窒化されたＺｒＯ２薄膜の３重膜構造で誘電膜を構成する場合であって、図１１に示したように、ストレージ電極の表面をＮＨ３プラズマ窒化処理した後、プラズマ窒化処理が行われたストレージ電極上に第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び第２ＺｒＯ２薄膜を順に蒸着し、その後、第２ＺｒＯ２薄膜の表面をＮＨ３プラズマ窒化処理して、最終的にＺｒＯ２薄膜、Ａｌ２Ｏ３及び窒化されたＺｒＯ２の３重膜からなる誘電膜を形成する。
【００９６】
上記において、Ａｌ２Ｏ３薄膜は、ＺｒＯ２薄膜と同様に、ＡＬＤ、ＭＯＣＶＤ及びパルスＣＶＤ法のうちのいずれかを利用して形成し、ＡＬＤ法によるＡｌ２Ｏ３薄膜の蒸着は、「Ａｌソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを１サイクルとし、所望の厚さの薄膜が得られるまで、単位サイクルを繰り返し行う方式で行う。そして、Ａｌ２Ｏ３薄膜の蒸着時に、基板温度は２００℃〜５００℃範囲の低温とし、反応チャンバの圧力は０．１ｔｏｒｒ〜１ｔｏｒｒ（１３．３３〜１３３．３Ｐａ）の範囲にする。
【００９７】
まず、Ａｌソースガスには、Ａｌ（ＣＨ３）３、Ａｌ（Ｃ２Ｈ５）３、及びＡｌを含有した他の有機金属化合物で構成された群の中から選択されるいずれかを使用し、Ａｌソースガスの運搬ガスとしてＡｒを使用する。ここで、運搬ガスであるＡｒは、流量を２０ｓｃｃｍ〜１００ｓｃｃｍとして０．１秒〜５秒間フローさせる。
【００９８】
そして、反応ガスには、Ｏ３（濃度；２００±２０ｇ／ｃｍ３）、Ｏ２及び水蒸気（Ｈ２Ｏ）からなる群の中から選択されるいずれかを使用し、パージガスには、Ｎ２またはアルゴンを使用する。この時、パージガスは、Ａｌソースガスフロー後には流量を５０ｓｃｃｍ〜３００ｓｃｃｍとして０．１秒〜５秒間フローさせ、反応ガスフロー後には流量を３００ｓｃｃｍ〜１０００ｓｃｃｍとして０．１秒〜１０秒間フローさせる。そして、Ａｌソースガスは、５０〜５００ｓｃｃｍでフローさせ、反応ガスは、流量を０．１ｓｌｍ〜１ｓｌｍとして３秒〜１０秒間フローさせる。
【００９９】
そして、第９の実施の形態では、ＺｒＯ２薄膜、Ａｌ２Ｏ３及び窒化されたＺｒＯ２薄膜の３重膜構造で誘電膜を構成する場合を例として説明したが、窒化されたＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び窒化されたＺｒＯ２薄膜の３重膜、窒化されたＺｒＯ２薄膜、窒化されたＡｌ２Ｏ３薄膜及び窒化されたＺｒＯ２薄膜の３重膜を採用することも可能である。
【０１００】
上述した第６〜第９の実施の形態によれば、ＺｒＯ２薄膜の蒸着後、その表面をプラズマ窒化処理し薄膜内に窒素を混合させて、Ｚｒ-Ｏ-Ｎ結合を誘導する。この場合、表面の窒化によりＺｒＯ２薄膜自体の結晶化温度が高くなり、また、プレート電極またはストレージ電極からＺｒＯ２薄膜内への不純物の拡散を效果的に抑制することができる。
【０１０１】
このような原理に基づいて、窒化されたＺｒＯ２の単一膜構造でキャパシタ誘電膜を構成するか、窒化されたＺｒＯ２とＡｌ２Ｏ３との２重膜、または、ＺｒＯ２、Ａｌ２Ｏ３及び窒化されたＺｒＯ２の３重膜構造でキャパシタ誘電膜を構成し、これにより、１００ｎｍクラス以下のメモリ製品で要求される充電容量を確保することはもちろん、良好な漏れ電流特性をも確保することができる。
【０１０２】
なお、本発明は、上記の実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【符号の説明】
【０１０３】
１１ 半導体基板
１２ 層間絶縁膜
１３ コンタクト孔
１４ ストレージノードコンタクト
１５ ストレージ電極
１６ 多重誘電膜
１６Ａ ＺｒＯ２薄膜
１６Ｂ Ａｌ２Ｏ３薄膜
１７ プレート電極
【特許請求の範囲】
【請求項１】
ストレージ電極を形成するステップと、
該ストレージ電極の表面をプラズマ窒化処理するステップと、
該表面がプラズマ窒化処理された前記ストレージ電極上にＺｒＯ２薄膜を蒸着するステップと、
該ＺｒＯ２薄膜の表面をプラズマ窒化処理して、表面が窒化されたＺｒＯ２薄膜を形成するステップと、
窒化された前記ＺｒＯ２薄膜上にプレート電極を形成するステップと
を含むことを特徴とする半導体素子のキャパシタ形成方法。
【請求項２】
前記プラズマ窒化処理は、
２００〜５００℃の温度範囲、０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）の圧力範囲、ＮＨ３、Ｎ２及びＮ２／Ｈ２からなる群の中から選択されるいずれかの雰囲気で、ＲＦパワーを１００〜５００Ｗ程度にしてグロー放電を発生させたチャンバ内で５〜３００秒間行われることを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項３】
前記ＺｒＯ２薄膜は、３０〜１００Åの範囲の厚さに蒸着されることを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項４】
前記ＺｒＯ２薄膜は、ＡＬＤ法、ＭＯＣＶＤ法及び変更されたパルスＣＶＤ法からなる群の中から選択されるいずれかの方法で蒸着によって形成されることを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項５】
前記ＡＬＤ法を利用したＺｒＯ２薄膜の蒸着時に、
ＺｒのソースガスにＺｒ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、ＺｒＣｌ４、及びＺｒを含有した他の有機金属化合物からなる群から選択されたいずれかのソースガスを使用して、該ソースガスを５０〜５００ｓｃｃｍの範囲でフローさせ、反応ガスに水蒸気（Ｈ２Ｏ）または重水（Ｄ２Ｏ）を使用して、該反応ガスを０．１〜１ｓｌｍの範囲でフローさせることを特徴とする請求項４に記載の半導体素子のキャパシタ形成方法。
【請求項６】
前記ＺｒＯ２薄膜のプラズマ窒化処理の後、該ＺｒＯ２薄膜の表面に蓄積された窒素の濃度プロファイルを制御するために、常圧または減圧状態、６００〜９００℃の温度範囲で、ＲＴＰまたは炉方式に応じてアニールを行うステップをさらに含むことを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項７】
前記ストレージ電極及びプレート電極は、ドープされたポリシリコン、または、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ及びＰｔからなる群の中から選択されるいずれかで形成されることを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項８】
前記プレート電極を形成した後、湿度、温度及び電気的衝撃に対する構造的な安定性を確保するために、前記プレート電極の上にシリコン窒化膜またはドープされたポリシリコンからなる保護膜を２００〜１０００Åの範囲の厚さに形成することを特徴とする請求項７に記載の半導体素子のキャパシタ形成方法。
【請求項９】
ストレージ電極を形成するステップと、
該ストレージ電極上にＡｌ２Ｏ３薄膜を蒸着するステップと、
該Ａｌ２Ｏ３薄膜上にＺｒＯ２薄膜を蒸着するステップと、
該ＺｒＯ２薄膜の表面をプラズマ窒化処理して、窒化されたＺｒＯ２薄膜及びＡｌ２Ｏ３薄膜の２重膜からなる誘電膜を形成するステップと、
２重膜からなる前記誘電膜上にプレート電極を形成するステップと
を含むことを特徴とする半導体素子のキャパシタ形成方法。
【請求項１０】
前記Ａｌ２Ｏ３薄膜を蒸着するステップの後、前記ＺｒＯ２薄膜を蒸着するステップの前に、前記Ａｌ２Ｏ３薄膜の表面をプラズマ窒化処理するステップをさらに含むことを特徴とする請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１１】
前記プラズマ窒化処理は、２００〜５００℃の温度範囲、０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）の圧力範囲、ＮＨ３、Ｎ２及びＮ２／Ｈ２からなる群の中から選択されるいずれかの雰囲気で、ＲＦパワーを１００〜５００Ｗ程度にしてグロー放電を発生させたチャンバ内で５〜３００秒間行われることを特徴とする請求項９または１０に記載の半導体素子のキャパシタ形成方法。
【請求項１２】
前記Ａｌ２Ｏ３薄膜及びＺｒＯ２薄膜は、厚さの和が３０〜１００Åの範囲の厚さを有するように蒸着されることを特徴とする請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１３】
前記Ａｌ２Ｏ３薄膜及びＺｒＯ２薄膜は、ＡＬＤ法、ＭＯＣＶＤ法及びパルスＣＶＤ法からなる群の中から選択されるいずれかの方法で蒸着によって形成されることを特徴とする請求項１２に記載の半導体素子のキャパシタ形成方法。
【請求項１４】
前記ＡＬＤ法を利用した前記Ａｌ２Ｏ３薄膜の蒸着時に、
ＡｌのソースガスにＡｌ（ＣＨ３）３、又はＡｌを含有した他の有機金属化合物を使用して、前記ソースガスを５０〜５００ｓｃｃｍの範囲でフローさせ、
反応ガスにＯ３（濃度；２００±２０ｇ／ｃｍ３）、Ｏ２、水蒸気（Ｈ２Ｏ）及び重水（Ｄ２Ｏ）からなる群の中から選択されるいずれかを使用して、前記反応ガスを０．１〜１ｓｌｍの範囲でフローさせることを特徴とする請求項１３に記載の半導体素子のキャパシタ形成方法。
【請求項１５】
前記ＡＬＤ法を利用した前記ＺｒＯ２薄膜の蒸着時に、
ＺｒのソースガスにＺｒ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、ＺｒＣｌ４、及びＺｒを含有した他の有機金属化合物から成る群の中から選択されるいずれかを使用して、前記ソースガスを５０〜５００ｓｃｃｍの範囲でフローさせ、
反応ガスにＯ３（濃度；２００±２０ｇ／ｃｍ３）、Ｏ２、水蒸気（Ｈ２Ｏ）及び重水（Ｄ２Ｏ）からなる群の中から選択されるいずれかを使用して、前記反応ガスを０．１〜１ｓｌｍの範囲でフローさせることを特徴とする請求項１３に記載の半導体素子のキャパシタ形成方法。
【請求項１６】
前記ＺｒＯ２薄膜のプラズマ窒化処理の後、該ＺｒＯ２薄膜の表面に蓄積された窒素の濃度プロファイルを制御するために、常圧または減圧状態、６００〜９００℃の温度範囲で、ＲＴＰまたは炉方式に応じてアニールを行うステップをさらに含むことを特徴とする請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１７】
前記ストレージ電極及びプレート電極は、ドープされたポリシリコン、または、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ及びＰｔからなる群の中から選択されるいずれかで形成されることを特徴とする請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１８】
前記プレート電極を形成した後、湿度、温度及び電気的衝撃に対する構造的な安定性を確保するために、前記プレート電極の上にシリコン窒化膜またはドープされたポリシリコンからなる保護膜を２００〜１０００Åの範囲の厚さに形成することを特徴とする請求項１７に記載の半導体素子のキャパシタ形成方法。
【請求項１９】
ストレージ電極を形成するステップと、
該ストレージ電極の表面をプラズマ窒化処理するステップと、
表面がプラズマ窒化処理された前記ストレージ電極上に第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び第２ＺｒＯ２薄膜を順に蒸着するステップと、
該第２ＺｒＯ２薄膜の表面をプラズマ窒化処理して、第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び窒化された第２ＺｒＯ２薄膜の３重膜からなる誘電膜を形成するステップと、
該誘電膜上にプレート電極を形成するステップと
を含むことを特徴とする半導体素子のキャパシタ形成方法。
【請求項２０】
前記第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び第２ＺｒＯ２薄膜を順に蒸着する前記ステップは、
前記第１ＺｒＯ２薄膜を蒸着するステップと、
前記第１ＺｒＯ２薄膜の表面をプラズマ窒化処理するステップと、
窒化された前記第１ＺｒＯ２薄膜上にＡｌ２Ｏ３薄膜を蒸着するステップと、
該Ａｌ２Ｏ３薄膜上に前記第２ＺｒＯ２薄を蒸着するステップと
を含むことを特徴とする請求項１９に記載の半導体素子のキャパシタ形成方法。
【請求項２１】
前記第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び第２ＺｒＯ２薄膜を順に蒸着する前記ステップは、
前記第１ＺｒＯ２薄膜を蒸着するステップと、
前記第１ＺｒＯ２薄膜の表面をプラズマ窒化処理するステップと、
窒化された前記第１ＺｒＯ２薄膜上にＡｌ２Ｏ３薄膜を蒸着するステップと
該Ａｌ２Ｏ３薄膜の表面をプラズマ窒化処理するステップと、
窒化された該Ａｌ２Ｏ３薄膜上に第２ＺｒＯ２薄膜を蒸着するステップと
を含むことを特徴とする請求項１９に記載の半導体素子のキャパシタ形成方法。
【請求項２２】
前記プラズマ窒化処理は、２００〜５００℃の範囲の温度、０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）の範囲の圧力、ＮＨ３、Ｎ２及びＮ２／Ｈ２からなる群の中から選択されるいずれかの雰囲気で、ＲＦパワーを１００〜５００Ｗ程度にしてグロー放電を発生させたチャンバ内で５〜３００秒間行われることを特徴とする請求項１９〜２１のいずれか１項に記載の半導体素子のキャパシタ形成方法。
【請求項２３】
前記第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び第２ＺｒＯ２薄膜は、これらの厚さの和が３０〜１００Åの厚さを有するように蒸着されることを特徴とする請求項１９〜２１のいずれか１項に記載の半導体素子のキャパシタ形成方法。
【請求項２４】
前記Ａｌ２Ｏ３薄膜及び第１、第２ＺｒＯ２薄膜は、
ＡＬＤ法、ＭＯＣＶＤ法及びパルスＣＶＤ法からなる群の中から選択されるいずれかの方法で蒸着によって形成されることを特徴とする請求項１９に記載の半導体素子のキャパシタ形成方法。
【請求項２５】
前記ＡＬＤ法を利用したＡｌ２Ｏ３薄膜の蒸着時に、
ＡｌのソースガスにＡｌ（ＣＨ３）３、若しくはＡｌを含有した他の有機金属化合物を使用して、前記ソースガスを５０〜５００ｓｃｃｍの範囲でフローさせ、
反応ガスにＯ３（濃度；２００±２０ｇ／ｃｍ３）、Ｏ２、水蒸気（Ｈ２Ｏ）及び重水（Ｄ２Ｏ）からなる群の中から選択されるいずれかを使用して、前記反応ガスを０．１〜１ｓｌｍの範囲でフローさせることを特徴とする請求項２４に記載の半導体素子のキャパシタ形成方法。
【請求項２６】
前記ＡＬＤ法を利用した第１、第２ＺｒＯ２薄膜の蒸着時に、
Ｚｒのソースガスに、Ｚｒ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、ＺｒＣｌ４、若しくはＺｒを含有した他の有機金属化合物を使用して、前記ソースガスを５０〜５００ｓｃｃｍの範囲でフローさせ、
反応ガスにＯ３（濃度；２００±２０ｇ／ｃｍ３）、Ｏ２、水蒸気（Ｈ２Ｏ）及び重水（Ｄ２Ｏ）からなる群の中から選択されるいずれかを使用して、前記反応ガスを０．１〜１ｓｌｍの範囲でフローさせることを特徴とする請求項２４に記載の半導体素子のキャパシタ形成方法。
【請求項２７】
前記第２ＺｒＯ２薄膜のプラズマ窒化処理の後、該第２ＺｒＯ２薄膜の表面に蓄積された窒素の濃度プロファイルを制御するために、常圧または減圧状態、６００〜９００℃の温度範囲で、ＲＴＰまたは炉方式に応じてアニールを行うステップをさらに含むことを特徴とする請求項１９〜２１のいずれか１項に記載の半導体素子のキャパシタ形成方法。
【請求項２８】
前記ストレージ電極及びプレート電極は、
ドープされたポリシリコン、または、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ及びＰｔからなる群の中から選択されるいずれかで形成されることを特徴とする請求項１９に記載の半導体素子のキャパシタ形成方法。
【請求項２９】
前記プレート電極を形成した後、湿度、温度及び電気的衝撃に対して構造的な安定性を確保するために、前記プレート電極の上にシリコン窒化膜またはドープされたポリシリコンからなる保護膜を２００〜１０００Åの範囲の厚さに形成することを特徴とする請求項１９に記載の半導体素子のキャパシタ形成方法。
【請求項３０】
ストレージ電極と、
該ストレージ電極上に形成され、表面がプラズマ窒化されたＺｒＯ２薄膜と、
該ＺｒＯ２薄膜上のプレート電極と
を備えることを特徴とする半導体素子のキャパシタ。
【請求項３１】
前記ＺｒＯ２薄膜と前記ストレージ電極との間に配置されたＡｌ２Ｏ３薄膜をさらに備えることを特徴とする請求項３０に記載の半導体素子のキャパシタ。
【請求項３２】
前記ＺｒＯ２薄膜と前記ストレージ電極との間に配置され、表面がプラズマ窒化されたＡｌ２Ｏ３薄膜をさらに備えることを特徴とする請求項３０に記載の半導体素子のキャパシタ。
【請求項３３】
前記ＺｒＯ２薄膜と前記ストレージ電極との間に配置され、表面がプラズマ窒化されたＡｌ２Ｏ３薄膜と表面がプラズマ窒化されたＺｒＯ２薄膜との２重構造をさらに備えて、ＺｒＯ２／Ａｌ２Ｏ３／ＺｒＯ２構造を形成することを特徴とする請求項３０に記載の半導体素子のキャパシタ。
【請求項３４】
前記ＺｒＯ２薄膜と前記ストレージ電極との間に配置され、Ａｌ２Ｏ３薄膜と表面がプラズマ窒化されたＺｒＯ２薄膜との２重構造をさらに備えて、ＺｒＯ２／Ａｌ２Ｏ３／ＺｒＯ２構造を形成することを特徴とする請求項３０に記載の半導体素子のキャパシタ。
【請求項３５】
前記ＺｒＯ２薄膜と前記ストレージ電極との間に配置され、Ａｌ２Ｏ３薄膜とＺｒＯ２薄膜との２重構造をさらに備えて、ＺｒＯ２／Ａｌ２Ｏ３／ＺｒＯ２構造を形成することを特徴とする請求項３０に記載の半導体素子のキャパシタ。
【請求項３６】
前記ストレージ電極は、表面がプラズマ窒化されたことを特徴とする請求項３０および３３〜３５のいずれか１項に記載の半導体素子のキャパシタ。
【請求項１】
ストレージ電極を形成するステップと、
該ストレージ電極の表面をプラズマ窒化処理するステップと、
該表面がプラズマ窒化処理された前記ストレージ電極上にＺｒＯ２薄膜を蒸着するステップと、
該ＺｒＯ２薄膜の表面をプラズマ窒化処理して、表面が窒化されたＺｒＯ２薄膜を形成するステップと、
窒化された前記ＺｒＯ２薄膜上にプレート電極を形成するステップと
を含むことを特徴とする半導体素子のキャパシタ形成方法。
【請求項２】
前記プラズマ窒化処理は、
２００〜５００℃の温度範囲、０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）の圧力範囲、ＮＨ３、Ｎ２及びＮ２／Ｈ２からなる群の中から選択されるいずれかの雰囲気で、ＲＦパワーを１００〜５００Ｗ程度にしてグロー放電を発生させたチャンバ内で５〜３００秒間行われることを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項３】
前記ＺｒＯ２薄膜は、３０〜１００Åの範囲の厚さに蒸着されることを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項４】
前記ＺｒＯ２薄膜は、ＡＬＤ法、ＭＯＣＶＤ法及び変更されたパルスＣＶＤ法からなる群の中から選択されるいずれかの方法で蒸着によって形成されることを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項５】
前記ＡＬＤ法を利用したＺｒＯ２薄膜の蒸着時に、
ＺｒのソースガスにＺｒ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、ＺｒＣｌ４、及びＺｒを含有した他の有機金属化合物からなる群から選択されたいずれかのソースガスを使用して、該ソースガスを５０〜５００ｓｃｃｍの範囲でフローさせ、反応ガスに水蒸気（Ｈ２Ｏ）または重水（Ｄ２Ｏ）を使用して、該反応ガスを０．１〜１ｓｌｍの範囲でフローさせることを特徴とする請求項４に記載の半導体素子のキャパシタ形成方法。
【請求項６】
前記ＺｒＯ２薄膜のプラズマ窒化処理の後、該ＺｒＯ２薄膜の表面に蓄積された窒素の濃度プロファイルを制御するために、常圧または減圧状態、６００〜９００℃の温度範囲で、ＲＴＰまたは炉方式に応じてアニールを行うステップをさらに含むことを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項７】
前記ストレージ電極及びプレート電極は、ドープされたポリシリコン、または、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ及びＰｔからなる群の中から選択されるいずれかで形成されることを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項８】
前記プレート電極を形成した後、湿度、温度及び電気的衝撃に対する構造的な安定性を確保するために、前記プレート電極の上にシリコン窒化膜またはドープされたポリシリコンからなる保護膜を２００〜１０００Åの範囲の厚さに形成することを特徴とする請求項７に記載の半導体素子のキャパシタ形成方法。
【請求項９】
ストレージ電極を形成するステップと、
該ストレージ電極上にＡｌ２Ｏ３薄膜を蒸着するステップと、
該Ａｌ２Ｏ３薄膜上にＺｒＯ２薄膜を蒸着するステップと、
該ＺｒＯ２薄膜の表面をプラズマ窒化処理して、窒化されたＺｒＯ２薄膜及びＡｌ２Ｏ３薄膜の２重膜からなる誘電膜を形成するステップと、
２重膜からなる前記誘電膜上にプレート電極を形成するステップと
を含むことを特徴とする半導体素子のキャパシタ形成方法。
【請求項１０】
前記Ａｌ２Ｏ３薄膜を蒸着するステップの後、前記ＺｒＯ２薄膜を蒸着するステップの前に、前記Ａｌ２Ｏ３薄膜の表面をプラズマ窒化処理するステップをさらに含むことを特徴とする請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１１】
前記プラズマ窒化処理は、２００〜５００℃の温度範囲、０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）の圧力範囲、ＮＨ３、Ｎ２及びＮ２／Ｈ２からなる群の中から選択されるいずれかの雰囲気で、ＲＦパワーを１００〜５００Ｗ程度にしてグロー放電を発生させたチャンバ内で５〜３００秒間行われることを特徴とする請求項９または１０に記載の半導体素子のキャパシタ形成方法。
【請求項１２】
前記Ａｌ２Ｏ３薄膜及びＺｒＯ２薄膜は、厚さの和が３０〜１００Åの範囲の厚さを有するように蒸着されることを特徴とする請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１３】
前記Ａｌ２Ｏ３薄膜及びＺｒＯ２薄膜は、ＡＬＤ法、ＭＯＣＶＤ法及びパルスＣＶＤ法からなる群の中から選択されるいずれかの方法で蒸着によって形成されることを特徴とする請求項１２に記載の半導体素子のキャパシタ形成方法。
【請求項１４】
前記ＡＬＤ法を利用した前記Ａｌ２Ｏ３薄膜の蒸着時に、
ＡｌのソースガスにＡｌ（ＣＨ３）３、又はＡｌを含有した他の有機金属化合物を使用して、前記ソースガスを５０〜５００ｓｃｃｍの範囲でフローさせ、
反応ガスにＯ３（濃度；２００±２０ｇ／ｃｍ３）、Ｏ２、水蒸気（Ｈ２Ｏ）及び重水（Ｄ２Ｏ）からなる群の中から選択されるいずれかを使用して、前記反応ガスを０．１〜１ｓｌｍの範囲でフローさせることを特徴とする請求項１３に記載の半導体素子のキャパシタ形成方法。
【請求項１５】
前記ＡＬＤ法を利用した前記ＺｒＯ２薄膜の蒸着時に、
ＺｒのソースガスにＺｒ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、ＺｒＣｌ４、及びＺｒを含有した他の有機金属化合物から成る群の中から選択されるいずれかを使用して、前記ソースガスを５０〜５００ｓｃｃｍの範囲でフローさせ、
反応ガスにＯ３（濃度；２００±２０ｇ／ｃｍ３）、Ｏ２、水蒸気（Ｈ２Ｏ）及び重水（Ｄ２Ｏ）からなる群の中から選択されるいずれかを使用して、前記反応ガスを０．１〜１ｓｌｍの範囲でフローさせることを特徴とする請求項１３に記載の半導体素子のキャパシタ形成方法。
【請求項１６】
前記ＺｒＯ２薄膜のプラズマ窒化処理の後、該ＺｒＯ２薄膜の表面に蓄積された窒素の濃度プロファイルを制御するために、常圧または減圧状態、６００〜９００℃の温度範囲で、ＲＴＰまたは炉方式に応じてアニールを行うステップをさらに含むことを特徴とする請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１７】
前記ストレージ電極及びプレート電極は、ドープされたポリシリコン、または、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ及びＰｔからなる群の中から選択されるいずれかで形成されることを特徴とする請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１８】
前記プレート電極を形成した後、湿度、温度及び電気的衝撃に対する構造的な安定性を確保するために、前記プレート電極の上にシリコン窒化膜またはドープされたポリシリコンからなる保護膜を２００〜１０００Åの範囲の厚さに形成することを特徴とする請求項１７に記載の半導体素子のキャパシタ形成方法。
【請求項１９】
ストレージ電極を形成するステップと、
該ストレージ電極の表面をプラズマ窒化処理するステップと、
表面がプラズマ窒化処理された前記ストレージ電極上に第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び第２ＺｒＯ２薄膜を順に蒸着するステップと、
該第２ＺｒＯ２薄膜の表面をプラズマ窒化処理して、第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び窒化された第２ＺｒＯ２薄膜の３重膜からなる誘電膜を形成するステップと、
該誘電膜上にプレート電極を形成するステップと
を含むことを特徴とする半導体素子のキャパシタ形成方法。
【請求項２０】
前記第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び第２ＺｒＯ２薄膜を順に蒸着する前記ステップは、
前記第１ＺｒＯ２薄膜を蒸着するステップと、
前記第１ＺｒＯ２薄膜の表面をプラズマ窒化処理するステップと、
窒化された前記第１ＺｒＯ２薄膜上にＡｌ２Ｏ３薄膜を蒸着するステップと、
該Ａｌ２Ｏ３薄膜上に前記第２ＺｒＯ２薄を蒸着するステップと
を含むことを特徴とする請求項１９に記載の半導体素子のキャパシタ形成方法。
【請求項２１】
前記第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び第２ＺｒＯ２薄膜を順に蒸着する前記ステップは、
前記第１ＺｒＯ２薄膜を蒸着するステップと、
前記第１ＺｒＯ２薄膜の表面をプラズマ窒化処理するステップと、
窒化された前記第１ＺｒＯ２薄膜上にＡｌ２Ｏ３薄膜を蒸着するステップと
該Ａｌ２Ｏ３薄膜の表面をプラズマ窒化処理するステップと、
窒化された該Ａｌ２Ｏ３薄膜上に第２ＺｒＯ２薄膜を蒸着するステップと
を含むことを特徴とする請求項１９に記載の半導体素子のキャパシタ形成方法。
【請求項２２】
前記プラズマ窒化処理は、２００〜５００℃の範囲の温度、０．１〜１０ｔｏｒｒ（１３．３３〜１３３３Ｐａ）の範囲の圧力、ＮＨ３、Ｎ２及びＮ２／Ｈ２からなる群の中から選択されるいずれかの雰囲気で、ＲＦパワーを１００〜５００Ｗ程度にしてグロー放電を発生させたチャンバ内で５〜３００秒間行われることを特徴とする請求項１９〜２１のいずれか１項に記載の半導体素子のキャパシタ形成方法。
【請求項２３】
前記第１ＺｒＯ２薄膜、Ａｌ２Ｏ３薄膜及び第２ＺｒＯ２薄膜は、これらの厚さの和が３０〜１００Åの厚さを有するように蒸着されることを特徴とする請求項１９〜２１のいずれか１項に記載の半導体素子のキャパシタ形成方法。
【請求項２４】
前記Ａｌ２Ｏ３薄膜及び第１、第２ＺｒＯ２薄膜は、
ＡＬＤ法、ＭＯＣＶＤ法及びパルスＣＶＤ法からなる群の中から選択されるいずれかの方法で蒸着によって形成されることを特徴とする請求項１９に記載の半導体素子のキャパシタ形成方法。
【請求項２５】
前記ＡＬＤ法を利用したＡｌ２Ｏ３薄膜の蒸着時に、
ＡｌのソースガスにＡｌ（ＣＨ３）３、若しくはＡｌを含有した他の有機金属化合物を使用して、前記ソースガスを５０〜５００ｓｃｃｍの範囲でフローさせ、
反応ガスにＯ３（濃度；２００±２０ｇ／ｃｍ３）、Ｏ２、水蒸気（Ｈ２Ｏ）及び重水（Ｄ２Ｏ）からなる群の中から選択されるいずれかを使用して、前記反応ガスを０．１〜１ｓｌｍの範囲でフローさせることを特徴とする請求項２４に記載の半導体素子のキャパシタ形成方法。
【請求項２６】
前記ＡＬＤ法を利用した第１、第２ＺｒＯ２薄膜の蒸着時に、
Ｚｒのソースガスに、Ｚｒ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、ＺｒＣｌ４、若しくはＺｒを含有した他の有機金属化合物を使用して、前記ソースガスを５０〜５００ｓｃｃｍの範囲でフローさせ、
反応ガスにＯ３（濃度；２００±２０ｇ／ｃｍ３）、Ｏ２、水蒸気（Ｈ２Ｏ）及び重水（Ｄ２Ｏ）からなる群の中から選択されるいずれかを使用して、前記反応ガスを０．１〜１ｓｌｍの範囲でフローさせることを特徴とする請求項２４に記載の半導体素子のキャパシタ形成方法。
【請求項２７】
前記第２ＺｒＯ２薄膜のプラズマ窒化処理の後、該第２ＺｒＯ２薄膜の表面に蓄積された窒素の濃度プロファイルを制御するために、常圧または減圧状態、６００〜９００℃の温度範囲で、ＲＴＰまたは炉方式に応じてアニールを行うステップをさらに含むことを特徴とする請求項１９〜２１のいずれか１項に記載の半導体素子のキャパシタ形成方法。
【請求項２８】
前記ストレージ電極及びプレート電極は、
ドープされたポリシリコン、または、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ及びＰｔからなる群の中から選択されるいずれかで形成されることを特徴とする請求項１９に記載の半導体素子のキャパシタ形成方法。
【請求項２９】
前記プレート電極を形成した後、湿度、温度及び電気的衝撃に対して構造的な安定性を確保するために、前記プレート電極の上にシリコン窒化膜またはドープされたポリシリコンからなる保護膜を２００〜１０００Åの範囲の厚さに形成することを特徴とする請求項１９に記載の半導体素子のキャパシタ形成方法。
【請求項３０】
ストレージ電極と、
該ストレージ電極上に形成され、表面がプラズマ窒化されたＺｒＯ２薄膜と、
該ＺｒＯ２薄膜上のプレート電極と
を備えることを特徴とする半導体素子のキャパシタ。
【請求項３１】
前記ＺｒＯ２薄膜と前記ストレージ電極との間に配置されたＡｌ２Ｏ３薄膜をさらに備えることを特徴とする請求項３０に記載の半導体素子のキャパシタ。
【請求項３２】
前記ＺｒＯ２薄膜と前記ストレージ電極との間に配置され、表面がプラズマ窒化されたＡｌ２Ｏ３薄膜をさらに備えることを特徴とする請求項３０に記載の半導体素子のキャパシタ。
【請求項３３】
前記ＺｒＯ２薄膜と前記ストレージ電極との間に配置され、表面がプラズマ窒化されたＡｌ２Ｏ３薄膜と表面がプラズマ窒化されたＺｒＯ２薄膜との２重構造をさらに備えて、ＺｒＯ２／Ａｌ２Ｏ３／ＺｒＯ２構造を形成することを特徴とする請求項３０に記載の半導体素子のキャパシタ。
【請求項３４】
前記ＺｒＯ２薄膜と前記ストレージ電極との間に配置され、Ａｌ２Ｏ３薄膜と表面がプラズマ窒化されたＺｒＯ２薄膜との２重構造をさらに備えて、ＺｒＯ２／Ａｌ２Ｏ３／ＺｒＯ２構造を形成することを特徴とする請求項３０に記載の半導体素子のキャパシタ。
【請求項３５】
前記ＺｒＯ２薄膜と前記ストレージ電極との間に配置され、Ａｌ２Ｏ３薄膜とＺｒＯ２薄膜との２重構造をさらに備えて、ＺｒＯ２／Ａｌ２Ｏ３／ＺｒＯ２構造を形成することを特徴とする請求項３０に記載の半導体素子のキャパシタ。
【請求項３６】
前記ストレージ電極は、表面がプラズマ窒化されたことを特徴とする請求項３０および３３〜３５のいずれか１項に記載の半導体素子のキャパシタ。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図９】
【図１０】
【図１１】
【図１Ｂ】
【図１Ｃ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−１３４５１１（Ｐ２０１２−１３４５１１Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１２−１４２３５（Ｐ２０１２−１４２３５）
【出願日】平成２４年１月２６日（２０１２．１．２６）
【分割の表示】特願２００５−３２３０７０（Ｐ２００５−３２３０７０）の分割
【原出願日】平成１７年１１月８日（２００５．１１．８）
【出願人】（３１００２４０３３）エスケーハイニックス株式会社 (122)
【氏名又は名称原語表記】ＳＫ ｈｙｎｉｘ Ｉｎｃ．
【住所又は居所原語表記】２０９１， Ｇｙｅｏｎｇｃｈｕｎｇ−ｄａｅｒｏ，Ｂｕｂａｌ−ｅｕｂ，Ｉｃｈｅｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２４年１月２６日（２０１２．１．２６）
【分割の表示】特願２００５−３２３０７０（Ｐ２００５−３２３０７０）の分割
【原出願日】平成１７年１１月８日（２００５．１１．８）
【出願人】（３１００２４０３３）エスケーハイニックス株式会社 (122)
【氏名又は名称原語表記】ＳＫ ｈｙｎｉｘ Ｉｎｃ．
【住所又は居所原語表記】２０９１， Ｇｙｅｏｎｇｃｈｕｎｇ−ｄａｅｒｏ，Ｂｕｂａｌ−ｅｕｂ，Ｉｃｈｅｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]