半導体装置、金属膜の製造方法及び半導体装置の製造方法
【課題】高集積化することができる半導体装置、金属膜の製造方法及び半導体装置の製造方法を提供することである。
【解決手段】実施形態に係る半導体装置は、半導体基板と、前記半導体基板に形成され、ヒ素を含むヒ素拡散層と、前記ヒ素拡散層上に形成された金属膜と、を備える。前記金属膜は、タングステン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属、並びにヒ素を含む。
【解決手段】実施形態に係る半導体装置は、半導体基板と、前記半導体基板に形成され、ヒ素を含むヒ素拡散層と、前記ヒ素拡散層上に形成された金属膜と、を備える。前記金属膜は、タングステン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属、並びにヒ素を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置、金属膜の製造方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
シリコン（Si）系半導体装置全般に於いてｎ形の導電形を示す拡散層と金属との接続が多く用いられているのは周知である。この拡散層と金属との接続は、素子の特性や微細化の容易性、生産の容易性の視点から、以下のような特質を持つことが理想である。すなわち、
（１）ｎ形拡散層と金属との界面において、ｎ形の不純物であるドナー（ヒ素、リン等）の濃度は最大値を示し、金属と半導体との接合抵抗が最小となる。
（２）ｎ形拡散層と金属との空間的な位置関係は整合されており、ズレによる余剰部分を有しない。
【０００３】
しかしながら、実際には従来の製造技術においては、金属との接合に先立って行われる拡散層の形成が、一般的にイオン注入や固相拡散、気相拡散とその後の熱処理により行なわれるため、最表面（後の金属との界面）では、ドナー濃度は最大値とならない。
また、拡散層のパターニングと金属のパターニングを個別のフォトリソグラフィにて実施するため、「合わせズレ」が生じる。このズレを補完するために「合わせ余裕」が必要となることから空間的な余剰を設けることを余儀なくされる。
このように従来の製造技術では理想的なｎ形拡散層と金属の構成を実現することは困難であり、接触抵抗の増大、微細化の阻害、生産工程の増加、コスト増加などの問題を解決することが出来ずにいる。
【０００４】
次に、上記背景の典型的な事例に関して説明する。
低耐圧のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化物半導体電界効果トランジスタ）のオン抵抗を低減する方法として、３次元ＭＯＳ構造が有望視されている。これはウェーハの厚さ方向にトランジスタのチャネルを形成するものである。電流経路となるチャネル幅を大きく取ってオン抵抗を低減させることができる。
【０００５】
一方、このような構造をとると、チャネルにおける抵抗成分は減少するものの、ウェーハの厚さ方向に配置されたソース拡散層及びドレイン拡散層の抵抗成分が、オン抵抗の低減を妨げるようになってくる。
【０００６】
細かい設計値により多少は変化するものの、チャネル密度増加によるオン抵抗の低減とソースドレイン抵抗によるオン抵抗の増加のトレードオフは、３次元ＭＯＳの深さが１０〜２０μｍ程度で現れる。
この問題を解決するために、ソース・ドレイン拡散層に低抵抗金属を埋め込むことが考えられる。
【０００７】
しかしながら、低抵抗金属の埋め込み位置が拡散層の中央からずれる問題が生じる。位置がずれると、ソースやドレインの拡散層が短い方向、すなわち拡散層の抵抗が低い方向に優先的に電流経路が形成されることから、拡散層の長い方向のチャネルは有効活用できないこととなる。その結果として、オン抵抗が増加してしまい、３ＤＭＯＳ構造の特徴が生かせなくなる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−２４２０７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
実施形態によると、高集積化することができる半導体装置、金属膜の製造方法及び半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１０】
実施形態に係る半導体装置は、半導体基板と、前記半導体基板に形成され、ヒ素を含むヒ素拡散層と、前記ヒ素拡散層上に形成された金属膜と、を備える。前記金属膜は、タングステン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属、並びにヒ素を含む。
【００１１】
また、実施形態に係る金属膜の製造方法は、タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属を含むハロゲン化合物のガスと、Ｒ１Ｒ２Ｒ３Ａｓと表され、Ｒ１、Ｒ２及びＲ３の各置換基は水素または有機基を示す還元ガスとの間の熱反応によって、ヒ素を含む金属膜を形成する工程、を備える。
【００１２】
さらに、実施形態に係る半導体装置の製造方法は、タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属を含むハロゲン化合物のガスと、Ｒ１Ｒ２Ｒ３Ａｓと表され、Ｒ１、Ｒ２及びＲ３の各置換基は水素または有機基を示す還元ガスとの間の熱反応によって、ヒ素を含む金属膜を半導体基板上に形成する工程を備える。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態に係る半導体装置を例示する模式断面図である。
【図２】第１の実施形態に係る半導体基板中のヒ素濃度を例示するグラフ図であり、横軸は半導体基板における金属膜からの距離を示し、縦軸は半導体基板におけるヒ素の濃度を示す。
【図３】第１の実施形態において使用する反応容器を例示する模式断面図である。
【図４】第１の実施形態において使用する半導体基板を例示する模式断面図である。
【図５】（ａ）〜（ｃ）は第１の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。
【図６】第１の実施形態に係る半導体装置を例示する模式断面図である。
【図７】第１の実施形態に係る半導体装置を例示する模式断面図である。
【図８】第２の実施形態に係る半導体装置を例示する模式断面図である。
【図９】第２の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。
【図１０】第３の実施形態に係る半導体装置を例示する模式断面図である。
【図１１】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。
【図１２】第２の比較例に係る半導体装置を例示する模式断面図である。
【図１３】第３の比較例に係る半導体装置を例示する模式断面図である。
【図１４】（ａ）及び（ｂ）は第４の比較例に係る半導体装置の製造方法を例示する模式工程断面図である。
【図１５】（ａ）〜（ｃ）は第５の比較例に係る半導体装置の製造方法を例示する模式工程断面図である。
【図１６】第４の実施形態に係る半導体装置を例示する模式斜視図である。
【図１７】（ａ）及び（ｂ）は第４の実施形態に係る半導体装置の製造方法を例示する模式工程斜視図である。
【発明を実施するための形態】
【００１４】
（第１の実施形態）
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態にかかる半導体装置１について説明する。
図１は、第１の実施形態に係る半導体装置を例示する模式断面図である。図２は、第１の実施形態に係る半導体基板中のヒ素濃度を例示するグラフ図であり、横軸は半導体基板における金属膜からの距離を示し、縦軸は半導体基板におけるヒ素の濃度を示す。図３は、第１の実施形態において使用する反応容器を例示する模式断面図である。図４は、第１の実施形態において使用する半導体基板を例示する模式断面図である。図５（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。図６及び図７は、第１の実施形態に係る半導体装置を例示する模式断面図である。
図１に示すように、本実施形態に係る半導体装置１は、半導体基板、例えば、シリコン基板１０に設けられている。シリコン基板１０には不純物、例えばリン（Ｐ）が導入されている。リンが導入されたシリコン基板１０の導電形は、ｎ形である。
【００１５】
シリコン基板１０の下面に接して、ドレイン電極膜３９が形成されている。ドレイン電極膜３９の材料としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）及びタンタル（Ｔａ）からなる群より選択された少なくとも１種の金属を含んでいる。さらに、ドレイン電極膜３９は、ヒ素（Ａｓ）を含んでいる。さらにチップ組み立て時の接続を考慮し、電極表面材料としてニッケル（Ｎｉ）、バナジウム（Ｖ）、金（Ａｕ）及び銀（Ａｇ）並びにそれらの合金を適宜選定し積層する等、ドレイン拡散層１２と近接する金属以外は適宜選択可能である。
シリコン基板１０の下部には、ドレイン拡散層１２が形成されている。ドレイン拡散層１２には、不純物としてヒ素が導入されている。したがって、ドレイン拡散層１２はヒ素の拡散層となっている。ヒ素が導入されたドレイン拡散層１２の導電形は、ｎ形である。ドレイン電極膜３９は、ドレイン拡散層１２に接して形成されている。また、ドレイン電極膜３９とドレイン拡散層１２とはオーミック接続している。
【００１６】
シリコン基板１０の上面から所定の深さまでベース領域１３が形成されている。ベース領域１３には、不純物、例えばボロン（Ｂ）が導入されている。ボロンが導入されたベース領域１３の導電形は、ｐ形である。
ベース領域１３の上部には、ベース領域１３に接するようにソース拡散層１４が形成されている。ソース拡散層１４には、不純物としてヒ素が導入されている。したがって、ソース拡散層１４は、ヒ素の拡散層となっている。ヒ素が導入されたソース拡散層１４の導電形は、ｎ形である。
【００１７】
シリコン基板１０において、ドレイン拡散層１２、ベース領域１３及びソース拡散層１４以外の部分をドリフト領域１５という。ドリフト領域１５の導電形は、シリコン基板１０と同じ導電形、すなわちｎ形である。ドリフト領域１５は、ドレイン拡散層１２及びベース領域１３と接するように形成されている。ドリフト領域１５には、ドナーとなる不純物として、リンが導入されている。ドリフト領域１５におけるリンの濃度は、ドレイン拡散層１２におけるヒ素の濃度より低いものとされている。
シリコン基板１０の上面には、１つの方向に延びる複数のゲートトレンチ１６が平行に形成されている。ゲートトレンチ１６は、シリコン基板１０の上面から、ソース拡散層１４及びベース領域１３を貫通し、ドリフト領域１５の内部に到達するように形成されている。
【００１８】
ゲートトレンチ１６の内面上には、ゲート絶縁膜、例えばシリコン酸化膜１７が形成されている。また、ゲートトレンチ１６の内部には、導電材料、例えばポリシリコンが埋め込まれている。溝１６の内部に埋め込まれたポリシリコンは、ゲート電極１８として機能する。ポリシリコンには、不純物、例えばリンが導入されている。ゲート電極１８の上端面は、ゲートトレンチ１６の上端面より上に出ていてもよい。
【００１９】
シリコン基板１０上には、ゲート電極１８を覆うように層間絶縁膜１９が形成されている。層間絶縁膜１９におけるソース拡散層１４上には上部コンタクトトレンチ２０が形成されている。上部コンタクトトレンチ２０の形状は、ゲートトレンチ１６が延びる方向と平行に延びる溝の形状とされている。シリコン基板１０には、上部コンタクトトレンチ２０と通じるように下部コンタクトトレンチ２１が形成されている。下部コンタクトトレンチ２１は、ソース拡散層１４の内部まで到達するように形成されている。
【００２０】
層間絶縁膜１９上には、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を埋めるように、ソース電極膜４０が形成されている。前述と同様に、ソース電極膜４０の材料としては、タングステン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属を含んでいる。さらに、ソース電極膜４０は、ヒ素を含んでいる。ソース電極膜４０のうち、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１の内部に埋め込まれた部分をコンタクト３８という。コンタクト３８は、ソース拡散層１４とオーミック接続している。図１に示すような構成が、紙面に垂直な方向に続いている。したがって、半導体装置１の平面図及び側面図は省略する。
なお、ドレイン電極膜３９及びソース電極膜４０を合わせて金属膜１１ともいう。
また、本実施形態において、ソース電極膜４０を溝状の上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１の内部に形成したが、層間絶縁膜１９及びソース拡散層１４に孔状のコンタクトホールを形成して、ソース電極膜４０をコンタクトホールの内部に形成してもよい。溝状の上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１並びに孔状のコンタクトホールを凹部という。
【００２１】
ドレイン拡散層１２及びソース拡散層１４におけるヒ素の濃度はそれぞれドレイン電極膜３９及びソース電極膜４０からの距離が短いほど高くなっている。
図２において、実線ａは、ドレイン拡散層１２におけるドレイン電極膜３９より拡散分布したヒ素の濃度を示している。図２に示すように、金属膜としてドレイン電極膜３９からの距離が短いほどヒ素濃度が高いことを示している。点線ｂは、金属膜からの距離をｘとした場合のヒ素の濃度を相補誤差関数ｅｒｆｃ（ｘ）でフィッティングしたものである。ドレイン拡散層１２におけるドレイン電極膜３９より拡散分布したヒ素の濃度の分布は、ドレイン電極膜３９からの距離を変数とする相補誤差関数でフィッティングできるような分布とされている。なお、前述のようにドレイン拡散層１２の導電形はｎ形であり、ドナーとしてヒ素やリンが分布していることから、ヒ素を予めドレイン拡散層１２に導入および拡散している場合は、そのヒ素の分布と相補誤差関数によりフィッティング可能な分布の重畳により最終的なヒ素濃度分布が決定することになる。
【００２２】
次に、本実施形態に係る半導体装置１の動作について説明する。
先ず、半導体装置１のゲート電極１８に電圧を負荷する。そうすると、溝１６の内面上に設けられたシリコン酸化膜１７が、ゲート絶縁膜として働く。シリコン基板１０の溝１６に沿ったベース領域１３がチャネルとして働き、反転層が形成される。そしてソース拡散層１４とドレイン拡散層１２との間に電圧を負荷すれば、反転層内をキャリアが移動し、電流が流れる。ゲート電極１８の電圧を変化させることによって、ソース拡散層１４・ドレイン拡散層１２間を流れる電流量を制御する。
【００２３】
以下、本実施形態に係る半導体装置１の製造方法について説明する。先ず、金属膜の製造方法について説明する。
図３及び図４に示すように、反応容器３０の内部には処理台３１が設けられている。また、反応容器３０には、ガスノズル３５及び３６が連通されている。
先ず、処理台３１に、半導体基板として、例えばシリコン基板１０を設置する。シリコン基板１０には、不純物としてリンを導入したｎ形拡散層３２、不純物としてボロンを導入したｐ形拡散層３３及び不純物を添加していない真性半導体領域３４を含むものを用意する。
【００２４】
次に、排気を行って、反応容器３０内の雰囲気を真空に近づける。また、シリコン基板１０を含む反応容器３０内の部材の温度を調整する。反応容器３０内の部材の温度としては、例えば２００℃〜７００℃の範囲があげられる。このような温度範囲とすることで、反応容器３０内に導入したガスが反応し、金属膜１１を形成することができる。
【００２５】
その後、反応容器３０の内部に、ガスノズル３５から、メタルソースガスとして、六フッ化タングステンガス（ＷＦ６）を導入すると共に、ガスノズル３６から、メタルソースガスの還元ガスとしてアルシン（ＡｓＨ３）を導入する。なお、ガスは、同じノズルもしくは個別のノズルから交互に導入してもよい。反応容器３０の内部に前記ガスを導入することによって、反応容器３０の内部の圧力を２５０Ｐａに設定する。また、シリコン基板１０の温度を３８０℃に設定する。
【００２６】
そして、２種の前記ガスの熱反応を行なう。その結果、シリコン基板１０上に膜成長速度１２ｎｍ／分で金属膜１１を形成する。本実施形態における熱反応は次の（１）式で表せる反応である。
ＷＦ６＋ＡｓＨ３→Ｗ＋ＡｓＦ３＋３ＨＦ （１）
本実施形態においては、ヒ素とフッ素元素（Ｆ）の化合物である三フッ化ヒ素（ＡｓＦ３）は気化し難い。なぜなら、三フッ化ヒ素の１気圧（７６０ｍｍＨｇ）における沸点は５６．３℃だからである。したがって、三フッ化ヒ素は、金属膜１１中に堆積する。
【００２７】
さらに、一部の三フッ化ヒ素は、次の（２）式で表せる熱分解の反応を行う。
ＡｓＦ３→Ａｓ＋（３／２）・Ｆ２ （２）
フッ素（Ｆ２）は、気化しやすい。なぜなら、フッ素の１気圧における沸点は−１８８℃である。よって、金属膜１１中にヒ素が残留する。
【００２８】
金属膜１１の組成をオージェ電子法にて分析した。主成分はタングステンであった。タングステンは全体の９７％を占めていた。また、混合物としてヒ素が全体の２．７％を占めていた。その他の不純物として、水素、酸素、フッ素などが微少量検出された。
【００２９】
同様の反応は、ＷＦ６の代わりに六塩化タングステンガス（ＷＣｌ６）や六フッ化モリブデンガス（ＭｏＦ６）、六塩化モリブデンガス（ＭｏＣｌ６）を用いたＣＶＤにおいても再現することができる。さらに、タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属を含むハロゲン化合物のガスと、Ｒ１Ｒ２Ｒ３Ａｓと表され、Ｒ１、Ｒ２及びＲ３の各置換基は水素または有機基を示す還元ガスとの反応においても再現することができる。
【００３０】
Ｒ１、Ｒ２及びＲ３としては、Ｃ６Ｈ５があげられる。したがって、Ｒ１Ｒ２Ｒ３Ａｓと表される還元ガスとしては、（Ｃ６Ｈ５）３Ａｓがあげられる。
そして、金属膜１１及びシリコン基板１０を熱処理し、金属膜１１に含まれるヒ素をシリコン基板１０中に拡散させる。ヒ素が拡散した部分が、ヒ素拡散層４２となる。本実施形態に示すような金属膜１１及びヒ素拡散層４２を、以下の半導体装置におけるソース・ドレイン電極膜及びソース・ドレイン拡散層に適用する。
【００３１】
（第１の比較例）
次に、第１の比較例について説明する。
本比較例は、金属膜の形成方法において、還元ガスとしてアルシンの代わりにシラン（ＳｉＨ４）を導入する。したがって、本比較例においては、次の（３）式で表せる熱反応が起こる。
ＷＦ６＋ＳｉＨ４→Ｗ＋ＳｉＦ４＋２ＨＦ＋Ｈ２ （３）
本比較例のように、還元ガスとしてシリコンを含むシランを用いた場合は、シリコンはタングステン膜中にほとんど残らない。これは、（３）式における四フッ化ケイ素（ＳｉＦ４）の蒸気圧が高いからである。すなわち、四フッ化ケイ素の１気圧での沸点は−９４．８℃である。四フッ化ケイ素は反応容器の内部の気体として排気される。前述の金属膜１１の製造方法と異なり、還元ガスに含まれる元素が残留しない。
【００３２】
本実施形態の金属膜１１の形成方法においては、ヒ素を含む金属膜１１を形成することができる。
また、温度を適正に選ぶことで、成膜速度を十分確保し膜欠陥密度を低減することができる。膜中に含まれるヒ素濃度をシリコン基板１０に拡散させることができる程度含ませることができる。
反応ガスを交互に反応容器内に導入する場合、気相中の急激な反応を抑制でき膜質の改善や段差被覆性に大きな効果が得られる。
【００３３】
さらに、真性半導体領域３４と金属膜１１との間にヒ素拡散層２５を形成することができるので、本来、ショットキーバリアが存在して電気的コンタクトを形成することができない真性半導体領域３４と金属膜１１との間に、自己整合的に均一で浅いオーミックコンタクト構造を形成することができる。
【００３４】
次に、本実施形態の金属膜１１の形成方法を適用した半導体装置１の製造方法について説明する。
【００３５】
先ず、図５（ａ）に示すように、例えば単結晶のシリコンからなるシリコン基板１０を用意する。シリコン基板１０には、例えばリンが導入されている。従って、リンが導入されたシリコン基板１０の導電形は、ｎ形である。
次に、シリコン基板１０の上面から所定の深さに渡って、不純物、例えばボロンをイオン注入する。これにより、シリコン基板１０の上部にベース領域１３を形成する。
【００３６】
その後、シリコン基板１０の上面に、１つの方向に延びる複数のゲートトレンチ１６を平行に形成する。ゲートトレンチ１６は、ベース領域１３を貫通するような深さで形成する。ゲートトレンチ１６は、例えば、シリコン基板１０上に１つの方向に延びる複数のハードマスクを平行に形成し、ハードマスクをマスクとしてシリコン基板１０をエッチングすることにより形成する。
【００３７】
そして、ゲートトレンチ１６の内面上に、ゲート絶縁膜、例えばシリコン酸化膜１７を形成する。シリコン酸化膜１７は、ゲートトレンチ１６の内面を含むシリコン基板１０上にシリコン酸化膜を形成した後、ゲートトレンチ１６の内面の部分以外の部分を除去して形成する。
【００３８】
次に、ゲートトレンチ１６の内部を埋め込むように、シリコン基板１０上に、導電材料、例えばポリシリコン膜を形成した後、ゲートトレンチ１６の内部の部分以外の部分を除去する。これにより、ポリシリコンをゲートトレンチ１６の内部に埋め込む。ゲートトレンチ１６の内部に埋め込まれた部分は、ゲート電極１８として機能する。ポリシリコンには、不純物、例えばリンが導入されている。ゲートトレンチ１６上に堆積されたポリシリコンを残して電極１８を形成してもよい。この場合、ゲート電極１８の上端面は、ゲートトレンチ１６の上端面より上に出る。
【００３９】
次に、図５（ｂ）に示すように、シリコン基板１０上に、ゲート電極１８を覆うように層間絶縁膜１９を形成する。層間絶縁膜としては、例えば、シリコン酸化膜及びＵＳＧ（Undope Silicate Glass：アンドープ珪酸塩ガラス）があげられる。層間絶縁膜１９におけるゲートトレンチ１６間の領域上に、上部コンタクトトレンチ２０を形成する。上部コンタクトトレンチ２０は、ゲートトレンチ１６が延びる方向と平行に延びる溝の形状として形成する。シリコン基板１０に、上部コンタクトトレンチ２０に通じるように下部コンタクトトレンチ２１を形成する。なお、層間絶縁膜１９及びシリコン基板１０に、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１の代わりにコンタクトホールを形成してもよい。
【００４０】
次に、図５（ｃ）に示すように、層間絶縁膜１９上に、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を埋めるように、ソース電極膜４０を形成する。ソース電極膜４０のうち、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１の内部に埋め込まれた部分をコンタクト３８という。
また、シリコン基板１０の裏面にはドレイン電極膜３９を形成する。ドレイン電極膜３９は、ソース電極膜４０と同時に形成しても良いが、別の工程で単独で形成することも構わない。例えば、半導体基板１０の裏面の領域１５を切削やエッチングすることで基板を薄くすることがあるが（領域１５の抵抗値低減）、上記切削やエッチングは一般に基板表側の製造工程が完了後に実施するので、その場合はソース電極膜４０とドレイン電極膜３９は、二回の工程に分けて形成される。
【００４１】
ドレイン電極膜３９及びソース電極膜４０は、上述したヒ素を含む金属膜１１の製造方法と同様の方法で形成する。
なお、ドレイン電極膜３９を、チップ組み立て時の接続を考慮し、電極表面材料としてＮｉ、Ｖ、Ａｕ及びＡｇ並びにそれらの合金を適宜選択し、積層してもよい。
【００４２】
そして、ドレイン電極膜３９及びソース電極膜４０に含まれるヒ素をシリコン基板１０に拡散させる。拡散させる方法としては、急速熱処理（Rapid Thermal Anneal：ＲＴＡ）法があげられる。ＲＴＡ法は、拡散炉にて短時間の熱処理を行なう。熱処理温度としては、例えば８００℃〜１０００℃の温度である。熱処理時間としては数秒である。
この熱処理により、シリコン基板１０中に含有されたヒ素が活性化され、ドナーとして働くようになる。ヒ素拡散層がソース拡散層１４及びドレイン拡散層１２となる。
このようにして、図１に示すように、半導体装置１が製造される。
【００４３】
本実施形態に係る半導体装置１においては、ソース拡散層１４及びドレイン拡散層１２におけるヒ素の濃度は、ソース電極膜４０及びドレイン電極膜３９に接する部分において最も高い。このため、ソース電極膜４０とソース拡散層１４との間の界面抵抗、及びドレイン電極膜３９とドレイン拡散層１２との間の界面抵抗が低く、オーミックコンタクトが実現される。また、これらの界面においては、どこでも抵抗が同一であるから、ソース拡散層１４及びドレイン拡散層１２の全体を、電流経路として有効に活用することができる。これにより、オン抵抗を減少することができ、ソース拡散層１４及びドレイン拡散層１２の抵抗をそのままにして微細化し、半導体装置を高集積化することができる。
【００４４】
また、本実施形態の半導体装置１の製造方法においては、ＣＶＤ法により金属膜を形成している。ＣＶＤ法による膜の形成は、段差を被覆する特性に優れている。したがって、シリコン基板１０に形成された微細な上部コンタクトトレンチ２０や下部コンタクトトレンチ２１のような溝を覆う金属膜１１を形成することができる。
反応ガスを交互に反応容器内に導入する場合、ガスの急激な反応を抑制することができ、金属膜１１を均一に形成することができる。
【００４５】
本実施形態においては、図６に示すように、シリコン基板１０におけるドレイン拡散層１２及びソース拡散層１４と、ドレイン電極膜３９及びソース電極膜４０との界面にシリサイド膜２２が形成されてあってもよい。これにより、界面の抵抗を低減するとともに、界面における熱的安定性を向上することができる。シリサイドとしては、例えば、タングステンシリサイド、モリブデンシリサイド、チタンシリサイド、ルテニウムシリサイド、ハフニウムシリサイド及びタンタルシリサイドがあげられる。
【００４６】
以下、界面にシリサイド膜２２を形成する方法を説明する。まず、前述の金属膜１１の製造方法と同様の方法でドレイン電極膜３９及びソース電極膜４０を形成する。その後、前述のヒ素を拡散させる熱処理の後に、さらに熱処理を行って、界面にシリサイド膜２２を形成する。タングステンはシリコンと８００℃程度の温度で緩やかに反応を開始しタングステンシリサイドを形成する。そのため、前述した熱処理の加熱条件を適宜選択することで、図１に示すようなタングステンのソース電極膜４０／ソース拡散層１４またはタングステンのドレイン電極膜３９／ドレイン領域１２の構造を、図６に示すようなタングステンのソース電極膜４０／タングステンシリサイド膜２２／ソース拡散層１４またはタングステンのドレイン電極膜３９／タングステンシリサイド膜２２／ドレイン拡散層１２の構造とすることができる。
【００４７】
ここで、「／」は、積層していることを示し、「タングステンのソース電極膜４０／ソース拡散層１４」は、ソース拡散層１４上にタングステンのソース電極膜４０が積層していることを示す。
また、金属をシリサイドとする加熱条件としては、例えば、ソース拡散層１４及びドレイン拡散層１２のようなヒ素の拡散層を形成する熱処理よりも高温で熱処理を行ったり、ヒ素の拡散層を形成する熱処理よりも長時間の熱処理を行うことがあげられる。
【００４８】
さらに、本実施形態においては、図７に示すように、ドレイン電極膜３９の全体及びソース電極膜４０の全体が、シリサイド膜２２によって形成されてあってもよい。これにより、コンタクト３８全体の熱的安定性が向上するという効果がある。
以下、ドレイン電極膜３９の全体及びソース電極膜４０の全体をシリサイドとする方法について説明する。まず、前述の金属膜１１の製造方法と同様の方法で、ドレイン電極膜３９及びソース電極膜４０を形成する。その後、前述の熱処理条件より高温または長時間の熱処理を行なう。これにより、図１に示すようなタングステンのソース電極膜４０／ソース拡散層１４またはタングステンのドレイン電極膜３９／ドレイン拡散層１２の構造を、図７に示すようなタングステンシリサイドのソース電極膜４０／ソース拡散層１４またはタングステンシリサイドのドレイン電極膜３９／ドレイン拡散層１２の構造とする。
【００４９】
（第２の実施形態）
次に、第２の実施形態について説明する。
図８は、第２の実施形態に係る半導体装置を例示する模式断面図である。図９は、第２の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。
本実施形態は、シリコン基板１０とドレイン電極膜３９及びソース電極膜４０との間にライナー膜が形成されている場合の実施形態である。
【００５０】
図８に示すように、本実施形態における半導体装置２において、ソース拡散層１４及びドレイン拡散層１２とドレイン電極膜３９及びソース電極膜４０との間に、ライナー膜２３が形成されている。ライナー膜２３とは、ヒ素拡散層であるソース拡散層１４及びドレイン拡散層１２とドレイン電極膜３９及びソース電極膜４０との間に形成された膜をいう。ライナー膜２３は、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化シリコン、窒化シリコン及びＳｉＮＨからなる群より選択された少なくとも１種の材料を含んでいる。その他の構成及び動作は、前述の第１の実施形態と同様である。
【００５１】
以下、本実施形態に係る半導体装置２の製造方法について説明する。
先ず、前述の第１の実施形態と同様に、図５（ａ）及び図５（ｂ）に示す工程を実施する。これらの工程については、説明を省略する。
【００５２】
次に、図９に示すように、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１の内面を含むシリコン基板１０上並びにシリコン基板１０の裏面にライナー膜２３を形成する。ライナー膜２３の材料としては、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化シリコン、窒化シリコン及びＳｉＮＨからなる群より選択された少なくとも１種の材料があげられる。
【００５３】
ライナー膜２３の形成方法としては、熱ＣＶＤ法やプラズマＣＶＤ法があげられる。また、シリコン基板１０の酸化または窒化により形成することもできる。
ライナー膜２３は、層間絶縁膜１９上の部分を選択的に除去する。層間絶縁膜１９上の部分を残していてもよい。
その後、層間絶縁膜１９上に、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を埋めるように、ソース電極膜４０及びドレイン電極膜３９を形成する。金属膜１１のうち、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１の内部に埋め込まれた部分をコンタクト３８という。
また、シリコン基板１０の裏面にはドレイン電極膜３９を形成する。ドレイン電極膜３９及びソース電極膜４０の形成方法は、前述の第１の実施形態と同様である。
【００５４】
そして、ソース電極膜４０及びドレイン電極膜３９に含まれるヒ素をシリコン基板１０に拡散させる。ヒ素の拡散層がソース拡散層１４及びドレイン拡散層１２となる。ヒ素の拡散は、ライナー膜２３を通して行うことができる。
このようにして、図８に示すように半導体装置２が製造される。
【００５５】
タングステン膜などの金属膜をＣＶＤ法で形成する場合には、その副生成物であるフッ素やフッ化水素（ＨＦ）によりシリコン基板１０が局所的に腐食されることがある。本実施形態に係る半導体装置２によれば、ライナー膜２３をシリコン基板１０上に形成した後で、タングステン膜をＣＶＤ法で形成しているので、このようなフッ素やフッ化水素によるシリコン基板１０の腐食を防止することができる。
【００５６】
（第３の実施形態）
次に、第３の実施形態について説明する。
図１０は、第３の実施形態に係る半導体装置を例示する模式断面図である。図１１（ａ）〜図１１（ｃ）は、第３の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。
図１０に示すように、本実施形態における半導体装置３においては、ベース領域１３まで深く下部コンタクトトレンチ２１が形成されている。また、ベース領域１３における下部コンタクトトレンチ２１の底面の直下領域には、キャリア抜き層２４が形成されている。
【００５７】
キャリア抜き層２４は、トランジスタのオフ時の過渡期にベース領域１３内に残留するホールをコンタクト３８を介して排出する。これにより、アバランシェ耐性を高めることができる。キャリア抜き層２４は、ホールを排出しやすくするため、ベース領域１３まで下部コンタクトトレンチ２１を形成し、下部コンタクトトレンチ２１の底面直下に形成されている。キャリア抜き層２４には、不純物として、例えばアクセプターとなるボロンがベース領域１３より高濃度で導入されている。
【００５８】
本実施形態におけるソース拡散層１４は、シリコン基板１０上からのイオン注入法及び熱拡散により形成されている。したがって、ソース拡散層１４における不純物濃度は、シリコン基板１０の上面から深くなるほど減少している。
シリコン基板１０における下部コンタクトトレンチ２１に接する部分には、ヒ素拡散層２５が形成されている。
コンタクト３８は、ヒ素を含むソース電極膜４０によって形成されている。
その他の構成及び動作は、前述の第１の実施形態と同様であるので説明を省略する。
【００５９】
以下、本実施形態に係る半導体装置の製造方法について説明する。
先ず、前述の第１の実施形態と同様に、図５（ａ）に示す工程を実施する。この工程については、説明を省略する。なお、本実施形態においては、ゲートトレンチ１６上に堆積されたポリシリコンを残して、ゲート電極１８を形成する。ゲート電極１８の上端部を、ゲートトレンチ１６の上端部より突出させている。
【００６０】
次に、図１１（ａ）に示すように、ソース拡散層１４を形成する。ソース拡散層１４は、シリコン基板１０上から不純物、例えばリンをイオン注入し、その後熱拡散によって形成する。このようにして形成されたソース拡散層１４における不純物濃度は、シリコン基板１０の上面から深くなるほど濃度が減少している。
【００６１】
その後、図１１（ｂ）に示すように、シリコン基板１０上に、ゲート電極１８を覆うように層間絶縁膜１９を形成する。そして、層間絶縁膜１９におけるゲートトレンチ１６間の領域上に、上部コンタクトトレンチ２０を形成する。シリコン基板１０に、上部コンタクトトレンチ２０に通じるように下部コンタクトトレンチ２１を形成する。下部コンタクトトレンチ２１は、ソース拡散層１４を貫通させ、ベース領域１３の上面に到達するように深く形成する。
【００６２】
そして、図１１（ｃ）に示すように、下部コンタクトトレンチ２１の底面におけるベース領域１３にキャリア抜き層２４を形成する。キャリア抜き層２４は、シリコン基板１０上から、不純物、例えばボロンをイオン注入することによって形成する。
次に、層間絶縁膜１９上に、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を埋めるように、ソース電極膜４０を形成する。また、シリコン基板１０の裏面には、ドレイン電極膜３９を形成する。
【００６３】
その後、図１０に示すように、ソース電極膜４０及びドレイン電極膜３９に含まれるヒ素をシリコン基板１０に拡散させる。そして、シリコン基板１０における下部コンタクトトレンチ２１の側面に接する領域に、ヒ素拡散層２５を形成する。また、シリコン基板１０の下部にドレイン領域１２を形成する。
このようにして、半導体装置３が製造される。
【００６４】
（第２の比較例）
次に、第２の比較例について説明する。
本比較例は、ソースアッパーコンタクト２６を形成した場合の例である。また、ソース電極膜４０及びドレイン電極膜３９はヒ素を含まない金属膜４１で形成されている。
図１２は、第２の比較例に係る半導体装置を例示する模式断面図である。
図１２に示すように、本比較例に係る半導体装置４においても、ベース領域１３まで深くコンタクトトレンチ２１が形成されている。また、コンタクトトレンチ２１の底面には、キャリア抜き層２４が形成されている。本実施形態におけるソース拡散層１４は、シリコン基板１０上からのイオン注入法及び熱拡散法により形成されている。
【００６５】
したがって、ソース拡散層１４における不純物濃度は、シリコン基板１０の上面が最も高い。シリコン基板１０の上面から深くなるほど濃度が減少している。
しかし、前述の実施形態と異なり、ソース電極膜４０及びドレイン電極膜３９はヒ素を含まない金属膜４１で形成されている。また、コンタクトトレンチ２１に接する部分には、ヒ素拡散層２５が形成されていない。したがって、コンタクトトレンチ２１の側面に接する部分の抵抗が高くなっている。
【００６６】
そこで、オン抵抗を低下させるために、上部コンタクトトレンチ２０の幅を、下部コンタクトトレンチ２１の幅より広く取っている。そして、上部コンタクトトレンチ２０の底面部分にシリコン基板１０の上面を露出させている。露出した部分が、ソースアッパーコンタクト２６となっている。そのため、オン抵抗を低く保つことができる。
しかしながら、ソースアッパーコンタクト２６の幅だけ余計に面積を必要とする。よって、半導体装置４を高集積化することができない。
【００６７】
（第３の比較例）
次に、第３の比較例について説明する。
本比較例は、ソースアッパーコンタクト２６もヒ素拡散層２５も形成しない場合の例である。また、ソース電極膜４０及びドレイン電極膜３９はヒ素を含まない金属膜４１で形成されている。
図１３は、第３の比較例に係る半導体装置を例示する模式断面図である。
図１３に示すように、本比較例における半導体装置５においては、ソースアッパーコンタクト２６もヒ素拡散層２５も形成されていない。ソースアッパーコンタクト２６がないため、ソースアッパーコンタクト２６の面積を削減することができる。
【００６８】
しかし、シリコン基板１０の上面から深くなるにつれて、ソース拡散層１４における不純物濃度が低くなっている。よって、下部コンタクトトレンチ２１の底部の側面に接する部分の抵抗が高くなってしまう。そのため、低抵抗化するために面積を増加させる必要が生じる。よって、半導体装置５を高集積化することができない。
【００６９】
（第４の比較例）
次に、第４の比較例について説明する。
本比較例は、下部コンタクトトレンチ２１の周囲に、不純物を導入する。その後、ヒ素を含むソース電極膜４０の代わりに、ヒ素を含まない金属膜４１を形成する。
図１４（ａ）及び図１４（ｂ）は、第４の比較例に係る半導体装置の製造方法を例示する模式工程断面図である。
先ず、前述の第１の実施形態と同様に、図５（ａ）に示す工程を実施する。この工程については、説明を省略する。
【００７０】
次に、前述の第３の実施形態と同様に、図１１（ａ）及び図１１（ｂ）に示す工程を実施する。この工程については、説明を省略する。
そして、図１４（ａ）に示すように、コンタクトトレンチ２１の周囲に不純物を導入して、不純物の拡散層３７を形成する。不純物の拡散層３７は、シリコン基板１０上からイオン注入し、熱拡散することによって形成する。また、シリコン基板１０の底部にドレイン拡散層１２を形成する。ドレイン拡散層１２もイオン注入及び熱拡散により形成する。
【００７１】
その後、図１４（ｂ）に示すように、コンタクトトレンチ２１の底面の直下領域におけるベース領域１３にキャリア抜き層２４を形成する。
次に、層間絶縁膜１９上に、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を埋めるように、ヒ素を含まない金属膜４１を形成する。また、シリコン基板１０の裏面にもヒ素を含まない金属膜４１を形成する。
【００７２】
本比較例に係る半導体装置６においては、不純物の拡散層３７におけるコンタクトトレンチ２１の底部の側壁に接する部分では不純物濃度が低下する。イオン注入や気相拡散によってはコンタクトトレンチ２１の側壁に均一に不純物を導入することができない場合があるからである。不純物濃度が低下したコンタクトトレンチ２１の底部では、コンタクト抵抗が高くなる。
【００７３】
（第５の比較例）
次に、第５の比較例について説明する。
本比較例は、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を形成する前に、半導体基板中に不純物を導入して、不純物の拡散層３７を形成する。そして、不純物の拡散層３７に下部コンタクトトレンチ２１を形成する。ソース電極膜４０及びドレイン電極膜３９としては、ヒ素を含まない金属膜４１を使用する。
図１５（ａ）〜図１５（ｃ）は、第５の比較例に係る半導体装置の製造方法を例示する模式工程断面図である。
【００７４】
先ず、前述の第１の実施形態と同様に、図５（ａ）に示す工程を実施する。この工程については、説明を省略する。
次に、前述の第３の実施形態と同様に、図１１（ａ）に示す工程を実施する。この工程については、説明を省略する。
【００７５】
次に、図１５（ａ）に示すように、ゲートトレンチ１６の間のシリコン基板１０の上部に、不純物の拡散層３７を形成する。不純物の拡散層３７は、シリコン基板１０上から、イオン注入し、熱拡散することによって形成する。
その後、図１５（ｂ）に示すように、シリコン基板１０上に、ゲート電極１８を覆うように層間絶縁膜１９を形成する。層間絶縁膜１９におけるゲートトレンチ１６間の領域上に、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を形成する。上部コンタクトトレンチ２０は、層間絶縁膜１９を貫通させ、下部コンタクトトレンチ２１は、上部コンタクトトレンチ２０と通じるようにシリコン基板１０に形成する。
【００７６】
そして、図１５（ｃ）に示すように、下部コンタクトトレンチ２１の底面におけるベース領域１３にキャリア抜き層２４を形成する。キャリア抜き層２４は、シリコン基板１０上から、不純物、例えばボロンをイオン注入することによって形成する。
次に、層間絶縁膜１９上に、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を埋めるように、ヒ素を含まない金属膜４１を形成する。また、シリコン基板１０の裏面にもヒ素を含まない金属膜４１を形成する。
【００７７】
本比較例において、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１と不純物の拡散層３７との位置関係がリソグラフィーの合わせズレにより変化することがある。例えば、図１５（ｃ）において、下部コンタクトトレンチ２１ａの右側にある不純物の拡散層３７ａの幅と左側にある不純物の拡散層３７ｂの幅とが異なることがある。そうすると、拡散層における電流経路によって抵抗が異なることになる。
【００７８】
本実施形態に係る半導体装置３においては、前述した第２〜第５の比較例に係る半導体装置４〜７と異なり、金属膜１１はヒ素を含んでいる。そして、下部コンタクトトレンチ２１の側面に接する部分にヒ素の拡散層２５が形成されている。ソース拡散層１４がイオン注入及び熱拡散で形成されている場合には、ソース拡散層１４における不純物濃度は、シリコン基板１０の上面から深くなるほど減少している。しかし、コンタクト３８とソース拡散層１４の界面に、ヒ素の拡散層２５が形成されているため、イオン注入とその後の熱拡散による不純物濃度の分布が反映されず、コンタクト３８とソース拡散層１４との界面の抵抗を減少させることができる。よって、低抵抗化するためにソース拡散層１４の面積を増加させる必要がなく、半導体装置３を高集積化することができる。
【００７９】
また、半導体装置３においては、ヒ素拡散層２５において、ヒ素の濃度は、ソース電極膜４０に接する部分において最も高い。このため、ソース電極膜４０とヒ素拡散層２５との間の界面抵抗が低く、オーミックコンタクトが実現される。
さらに、この界面においては、どこでも抵抗が同一であるから、ヒ素拡散層２５の全体を、電流経路として有効に活用することができる。これにより、オン抵抗を低下させることができる。
【００８０】
また、コンタクト３８の底部には、ｐ形のキャリア抜き層２４を形成しているので、コンタクト３８の側面に接する部分にのみヒ素拡散層２５を形成することができる。よって、コンタクト３８が、ソース拡散層１４の電極としての機能と、ベース領域１３におけるホールを排出する機能を発揮することができる。
合わせズレが生じないように、ヒ素拡散層２５を自己整合的に形成することができ、半導体装置５を高集積化することができる。
【００８１】
（第４の実施形態）
次に、第４の実施形態について説明する。
本実施形態に係る半導体装置は、３次元ＭＯＳについてのものである。
図１６は、第４の実施形態に係る半導体装置を例示する模式斜視図である。図１７（ａ）及び図１７（ｂ）は、第４の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。
図１６に示すように、本実施形態に係る半導体装置８は、半導体基板、例えばシリコン基板１０に設けられている。シリコン基板１０の上面には、１つの方向に延びる複数のゲートトレンチ１６が形成されている。本実施形態において、説明の便宜上、ＸＹＺ直交座標軸を採用する。すなわち、シリコン基板１０の上面に平行な方向のうち、ゲートトレンチ１６が延びる方向をＸ方向とする。ゲートトレンチ１６が延びる方向と直交する方向をＹ方向とする。シリコン基板１０の上面に直交する方向をＺ方向とする。
【００８２】
ゲートトレンチ１６は、シリコン基板１０の上面から所定の深さまで形成されている。
ゲートトレンチ１６と離間してドレイン電極溝４３が形成されている。ドレイン電極溝４３はＹ方向に延びるように形成されている。また、ドレイン電極溝４３は、ゲートトレンチ１６とＸ方向に離間して形成されている。ドレイン電極溝４３は、シリコン基板１０の上面から所定の深さまで形成されている。
ドレイン電極溝４３の内部には、ドレイン電極膜３９が埋め込まれている。ドレイン電極膜３９は、ヒ素を含んでいる。
【００８３】
ドレイン電極溝４３の周囲の領域におけるシリコン基板１０の上面から所定の深さまでの部分には、ドレイン拡散層１２が形成されている。ドレイン拡散層１２には、不純物としてヒ素が導入されている。
ゲートトレンチ１６の相互間におけるシリコン基板１０の上面から所定の深さまでの部分には、ベース領域１３が形成されている。
【００８４】
ドレイン拡散層１２とベース領域１３との間におけるシリコン基板１０の上面から所定の深さまでの部分には、ドリフト領域１５が設けられている。したがって、ドリフト領域１５は、ドレイン拡散層１２及びベース領域１３と接するように形成されている。また、ドリフト領域１５は、ゲートトレンチ１６のＸ方向における一端と接している。
【００８５】
ゲートトレンチ１６の相互間には、ベース領域１３を挟んで、ドリフト領域１５と反対の部分にソース拡散層１４が形成されている。ソース拡散層１４は、シリコン基板１０の上面から所定の深さまで形成されている。ソース拡散層１４には、不純物としてヒ素が導入されている。ソース拡散層１４は、ゲートトレンチ１６に接するように形成されている。ソース拡散層１４中には、ソース電極溝４４が形成されている。ソース電極溝４４は、シリコン基板１０の上面から所定の深さまで形成されている。
ソース電極溝４４の内部には、ソース電極膜４０が形成されている。ソース電極膜４０にはヒ素が含まれている。
【００８６】
ゲートトレンチ１６の内面上には、ゲート絶縁膜、例えばシリコン酸化膜１７が形成されている。また、ゲートトレンチ１６の内部には、導電材料、例えばポリシリコンが埋め込まれている。溝１６の内部に埋め込まれたポリシリコンは、ゲート電極１８として機能する。
図２３に示すような構成が、Ｙ方向に続いている。また、絶縁膜及び配線等を挟んでＸ方向に続いていてもよい。
【００８７】
本実施形態に係る半導体装置８の動作は、前述の第１の実施形態に係る半導体装置１において、チャネルを流れる電流の向きを、シリコン基板１０のＸ方向とした場合と同様である。
以下、本実施形態に係る半導体装置の製造方法について説明する。
先ず、図１７（ａ）に示すように、シリコン基板１０を用意する。シリコン基板１０には、例えばリンが導入されている。
【００８８】
次に、シリコン基板１０の上面から所定の領域に、所定の深さに渡って、不純物、例えばボロンをイオン注入する。イオン注入は、シリコン基板１０上に、所定の開口部を有するマスクを使用して行う。これにより、シリコン基板１０の上部にベース領域１３を形成する。
その後、シリコン基板１０の上面に、１つの方向、例えば、Ｘ方向に延びる複数のゲートトレンチ１６を平行に形成する。ゲートトレンチ１６は、Ｘ方向において、ベース領域１３を分断するように形成する。また、ゲートトレンチ１６は、シリコン基板１０の上面から所定の深さで形成する。
そして、ゲートトレンチ１６の内面上に、ゲート絶縁膜、例えばシリコン酸化膜１７を形成する。
【００８９】
次に、ポリシリコンをゲートトレンチ１６の内部に埋め込む。ゲートトレンチ１６の内部に埋め込まれた部分は、ゲート電極１８として機能する。
その後、ゲートトレンチ１６の相互間におけるベース領域１３中に、ゲートトレンチ１６と離間して、ソース電極溝４４を形成する。ソース電極溝４４は、シリコン基板１０の上面から所定の深さまで形成する。
【００９０】
次に、図１７（ｂ）に示すように、ドレイン電極溝４３及びソース電極溝４４に、ヒ素を含む金属膜１１を埋め込んで、ドレイン電極膜３９及びソース電極膜４０を形成する。金属膜１１は前述の第１の実施形態と同様の方法で形成する。
【００９１】
そして、図１６に示すように、ドレイン電極膜３９及びソース電極膜４０に含まれるヒ素をシリコン基板１０に拡散させる。これにより、ドレイン拡散層１２及びソース拡散層１４が形成される。ドレイン拡散層１２は、ドレイン電極溝４３の周囲の領域におけるシリコン基板１０の上面から所定の深さまでの部分に形成される。ソース拡散層は、電極溝４４の周囲の領域におけるシリコン基板１０の上面から所定の深さまでの部分において、ゲートトレンチ１６に接するように形成されている。
このようにして、図１６に示すように、半導体装置８が製造される。
【００９２】
本実施形態に係る半導体装置８においては、ソース拡散層１４及びドレイン拡散層１２を、ソース電極膜４０及びドレイン電極膜３９からのヒ素の拡散により形成するので、シリコン基板１０の上面上からのイオン注入法で形成する場合より、ソース拡散層１４及びドレイン拡散層１２のシリコン基板１０の厚さ方向におけるドーパント濃度を均一にすることができる。よって、電流経路における抵抗を均一にすることができる。
また、ソース・ドレイン間の長さを一定に保ちながら、シリコン基板１０の厚さ方向に、ＭＯＳ構造を延ばすことができるので、オン抵抗の増加を生じることなく、ＭＯＳ構造を高集積化することができる。
【００９３】
さらに半導体装置８においては、電極溝４３及び４４に埋め込まれた金属膜１１の位置がドレイン拡散層１２及びソース拡散層１４の中央に位置する。拡散層の中央から位置がずれると、拡散層が短い方向、すなわち拡散層の抵抗が低い方向に優先的に電流経路が形成されるが、本実施形態においては、拡散層の位置が中央であるので、電流経路を均一にすることができる。よって、オン抵抗を低下させることができる。
【００９４】
以上説明した実施形態によれば、高集積化を図ることができる半導体装置、金属膜の製造方法及び半導体装置の製造方法を実現することができる。
【００９５】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００９６】
１、２、３、４、５、６、７、８：半導体装置、１０：シリコン基板、１１：金属膜、１２：ドレイン拡散層、１３：ベース領域、１４：ソース拡散層、１５：ドリフト領域、１６：ゲートトレンチ、１７：シリコン酸化膜、１８：ゲート電極、１９：層間絶縁膜、２０：上部コンタクトトレンチ、２１、２１ａ：下部コンタクトトレンチ、２２：シリサイド膜、２３：ライナー膜、２４：キャリア抜き層、２５：ヒ素拡散層、２６：ソースアッパーコンタクト、３０：反応容器、３１：処理台、３２：ｎ形拡散層、３３：ｐ形拡散層、３４：真性半導体領域、３５、３６：ガスノズル、３７、３７ａ、３７ｂ：不純物の拡散層：３８コンタクト、３９：ドレイン電極膜、４０：ソース電極膜、４１：ヒ素を含まない金属膜：、４２：ヒ素拡散層、４３：ドレイン電極溝、４４：ソース電極溝
【技術分野】
【０００１】
本発明の実施形態は、半導体装置、金属膜の製造方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
シリコン（Si）系半導体装置全般に於いてｎ形の導電形を示す拡散層と金属との接続が多く用いられているのは周知である。この拡散層と金属との接続は、素子の特性や微細化の容易性、生産の容易性の視点から、以下のような特質を持つことが理想である。すなわち、
（１）ｎ形拡散層と金属との界面において、ｎ形の不純物であるドナー（ヒ素、リン等）の濃度は最大値を示し、金属と半導体との接合抵抗が最小となる。
（２）ｎ形拡散層と金属との空間的な位置関係は整合されており、ズレによる余剰部分を有しない。
【０００３】
しかしながら、実際には従来の製造技術においては、金属との接合に先立って行われる拡散層の形成が、一般的にイオン注入や固相拡散、気相拡散とその後の熱処理により行なわれるため、最表面（後の金属との界面）では、ドナー濃度は最大値とならない。
また、拡散層のパターニングと金属のパターニングを個別のフォトリソグラフィにて実施するため、「合わせズレ」が生じる。このズレを補完するために「合わせ余裕」が必要となることから空間的な余剰を設けることを余儀なくされる。
このように従来の製造技術では理想的なｎ形拡散層と金属の構成を実現することは困難であり、接触抵抗の増大、微細化の阻害、生産工程の増加、コスト増加などの問題を解決することが出来ずにいる。
【０００４】
次に、上記背景の典型的な事例に関して説明する。
低耐圧のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化物半導体電界効果トランジスタ）のオン抵抗を低減する方法として、３次元ＭＯＳ構造が有望視されている。これはウェーハの厚さ方向にトランジスタのチャネルを形成するものである。電流経路となるチャネル幅を大きく取ってオン抵抗を低減させることができる。
【０００５】
一方、このような構造をとると、チャネルにおける抵抗成分は減少するものの、ウェーハの厚さ方向に配置されたソース拡散層及びドレイン拡散層の抵抗成分が、オン抵抗の低減を妨げるようになってくる。
【０００６】
細かい設計値により多少は変化するものの、チャネル密度増加によるオン抵抗の低減とソースドレイン抵抗によるオン抵抗の増加のトレードオフは、３次元ＭＯＳの深さが１０〜２０μｍ程度で現れる。
この問題を解決するために、ソース・ドレイン拡散層に低抵抗金属を埋め込むことが考えられる。
【０００７】
しかしながら、低抵抗金属の埋め込み位置が拡散層の中央からずれる問題が生じる。位置がずれると、ソースやドレインの拡散層が短い方向、すなわち拡散層の抵抗が低い方向に優先的に電流経路が形成されることから、拡散層の長い方向のチャネルは有効活用できないこととなる。その結果として、オン抵抗が増加してしまい、３ＤＭＯＳ構造の特徴が生かせなくなる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−２４２０７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
実施形態によると、高集積化することができる半導体装置、金属膜の製造方法及び半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１０】
実施形態に係る半導体装置は、半導体基板と、前記半導体基板に形成され、ヒ素を含むヒ素拡散層と、前記ヒ素拡散層上に形成された金属膜と、を備える。前記金属膜は、タングステン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属、並びにヒ素を含む。
【００１１】
また、実施形態に係る金属膜の製造方法は、タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属を含むハロゲン化合物のガスと、Ｒ１Ｒ２Ｒ３Ａｓと表され、Ｒ１、Ｒ２及びＲ３の各置換基は水素または有機基を示す還元ガスとの間の熱反応によって、ヒ素を含む金属膜を形成する工程、を備える。
【００１２】
さらに、実施形態に係る半導体装置の製造方法は、タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属を含むハロゲン化合物のガスと、Ｒ１Ｒ２Ｒ３Ａｓと表され、Ｒ１、Ｒ２及びＲ３の各置換基は水素または有機基を示す還元ガスとの間の熱反応によって、ヒ素を含む金属膜を半導体基板上に形成する工程を備える。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態に係る半導体装置を例示する模式断面図である。
【図２】第１の実施形態に係る半導体基板中のヒ素濃度を例示するグラフ図であり、横軸は半導体基板における金属膜からの距離を示し、縦軸は半導体基板におけるヒ素の濃度を示す。
【図３】第１の実施形態において使用する反応容器を例示する模式断面図である。
【図４】第１の実施形態において使用する半導体基板を例示する模式断面図である。
【図５】（ａ）〜（ｃ）は第１の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。
【図６】第１の実施形態に係る半導体装置を例示する模式断面図である。
【図７】第１の実施形態に係る半導体装置を例示する模式断面図である。
【図８】第２の実施形態に係る半導体装置を例示する模式断面図である。
【図９】第２の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。
【図１０】第３の実施形態に係る半導体装置を例示する模式断面図である。
【図１１】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。
【図１２】第２の比較例に係る半導体装置を例示する模式断面図である。
【図１３】第３の比較例に係る半導体装置を例示する模式断面図である。
【図１４】（ａ）及び（ｂ）は第４の比較例に係る半導体装置の製造方法を例示する模式工程断面図である。
【図１５】（ａ）〜（ｃ）は第５の比較例に係る半導体装置の製造方法を例示する模式工程断面図である。
【図１６】第４の実施形態に係る半導体装置を例示する模式斜視図である。
【図１７】（ａ）及び（ｂ）は第４の実施形態に係る半導体装置の製造方法を例示する模式工程斜視図である。
【発明を実施するための形態】
【００１４】
（第１の実施形態）
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態にかかる半導体装置１について説明する。
図１は、第１の実施形態に係る半導体装置を例示する模式断面図である。図２は、第１の実施形態に係る半導体基板中のヒ素濃度を例示するグラフ図であり、横軸は半導体基板における金属膜からの距離を示し、縦軸は半導体基板におけるヒ素の濃度を示す。図３は、第１の実施形態において使用する反応容器を例示する模式断面図である。図４は、第１の実施形態において使用する半導体基板を例示する模式断面図である。図５（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。図６及び図７は、第１の実施形態に係る半導体装置を例示する模式断面図である。
図１に示すように、本実施形態に係る半導体装置１は、半導体基板、例えば、シリコン基板１０に設けられている。シリコン基板１０には不純物、例えばリン（Ｐ）が導入されている。リンが導入されたシリコン基板１０の導電形は、ｎ形である。
【００１５】
シリコン基板１０の下面に接して、ドレイン電極膜３９が形成されている。ドレイン電極膜３９の材料としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）及びタンタル（Ｔａ）からなる群より選択された少なくとも１種の金属を含んでいる。さらに、ドレイン電極膜３９は、ヒ素（Ａｓ）を含んでいる。さらにチップ組み立て時の接続を考慮し、電極表面材料としてニッケル（Ｎｉ）、バナジウム（Ｖ）、金（Ａｕ）及び銀（Ａｇ）並びにそれらの合金を適宜選定し積層する等、ドレイン拡散層１２と近接する金属以外は適宜選択可能である。
シリコン基板１０の下部には、ドレイン拡散層１２が形成されている。ドレイン拡散層１２には、不純物としてヒ素が導入されている。したがって、ドレイン拡散層１２はヒ素の拡散層となっている。ヒ素が導入されたドレイン拡散層１２の導電形は、ｎ形である。ドレイン電極膜３９は、ドレイン拡散層１２に接して形成されている。また、ドレイン電極膜３９とドレイン拡散層１２とはオーミック接続している。
【００１６】
シリコン基板１０の上面から所定の深さまでベース領域１３が形成されている。ベース領域１３には、不純物、例えばボロン（Ｂ）が導入されている。ボロンが導入されたベース領域１３の導電形は、ｐ形である。
ベース領域１３の上部には、ベース領域１３に接するようにソース拡散層１４が形成されている。ソース拡散層１４には、不純物としてヒ素が導入されている。したがって、ソース拡散層１４は、ヒ素の拡散層となっている。ヒ素が導入されたソース拡散層１４の導電形は、ｎ形である。
【００１７】
シリコン基板１０において、ドレイン拡散層１２、ベース領域１３及びソース拡散層１４以外の部分をドリフト領域１５という。ドリフト領域１５の導電形は、シリコン基板１０と同じ導電形、すなわちｎ形である。ドリフト領域１５は、ドレイン拡散層１２及びベース領域１３と接するように形成されている。ドリフト領域１５には、ドナーとなる不純物として、リンが導入されている。ドリフト領域１５におけるリンの濃度は、ドレイン拡散層１２におけるヒ素の濃度より低いものとされている。
シリコン基板１０の上面には、１つの方向に延びる複数のゲートトレンチ１６が平行に形成されている。ゲートトレンチ１６は、シリコン基板１０の上面から、ソース拡散層１４及びベース領域１３を貫通し、ドリフト領域１５の内部に到達するように形成されている。
【００１８】
ゲートトレンチ１６の内面上には、ゲート絶縁膜、例えばシリコン酸化膜１７が形成されている。また、ゲートトレンチ１６の内部には、導電材料、例えばポリシリコンが埋め込まれている。溝１６の内部に埋め込まれたポリシリコンは、ゲート電極１８として機能する。ポリシリコンには、不純物、例えばリンが導入されている。ゲート電極１８の上端面は、ゲートトレンチ１６の上端面より上に出ていてもよい。
【００１９】
シリコン基板１０上には、ゲート電極１８を覆うように層間絶縁膜１９が形成されている。層間絶縁膜１９におけるソース拡散層１４上には上部コンタクトトレンチ２０が形成されている。上部コンタクトトレンチ２０の形状は、ゲートトレンチ１６が延びる方向と平行に延びる溝の形状とされている。シリコン基板１０には、上部コンタクトトレンチ２０と通じるように下部コンタクトトレンチ２１が形成されている。下部コンタクトトレンチ２１は、ソース拡散層１４の内部まで到達するように形成されている。
【００２０】
層間絶縁膜１９上には、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を埋めるように、ソース電極膜４０が形成されている。前述と同様に、ソース電極膜４０の材料としては、タングステン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属を含んでいる。さらに、ソース電極膜４０は、ヒ素を含んでいる。ソース電極膜４０のうち、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１の内部に埋め込まれた部分をコンタクト３８という。コンタクト３８は、ソース拡散層１４とオーミック接続している。図１に示すような構成が、紙面に垂直な方向に続いている。したがって、半導体装置１の平面図及び側面図は省略する。
なお、ドレイン電極膜３９及びソース電極膜４０を合わせて金属膜１１ともいう。
また、本実施形態において、ソース電極膜４０を溝状の上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１の内部に形成したが、層間絶縁膜１９及びソース拡散層１４に孔状のコンタクトホールを形成して、ソース電極膜４０をコンタクトホールの内部に形成してもよい。溝状の上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１並びに孔状のコンタクトホールを凹部という。
【００２１】
ドレイン拡散層１２及びソース拡散層１４におけるヒ素の濃度はそれぞれドレイン電極膜３９及びソース電極膜４０からの距離が短いほど高くなっている。
図２において、実線ａは、ドレイン拡散層１２におけるドレイン電極膜３９より拡散分布したヒ素の濃度を示している。図２に示すように、金属膜としてドレイン電極膜３９からの距離が短いほどヒ素濃度が高いことを示している。点線ｂは、金属膜からの距離をｘとした場合のヒ素の濃度を相補誤差関数ｅｒｆｃ（ｘ）でフィッティングしたものである。ドレイン拡散層１２におけるドレイン電極膜３９より拡散分布したヒ素の濃度の分布は、ドレイン電極膜３９からの距離を変数とする相補誤差関数でフィッティングできるような分布とされている。なお、前述のようにドレイン拡散層１２の導電形はｎ形であり、ドナーとしてヒ素やリンが分布していることから、ヒ素を予めドレイン拡散層１２に導入および拡散している場合は、そのヒ素の分布と相補誤差関数によりフィッティング可能な分布の重畳により最終的なヒ素濃度分布が決定することになる。
【００２２】
次に、本実施形態に係る半導体装置１の動作について説明する。
先ず、半導体装置１のゲート電極１８に電圧を負荷する。そうすると、溝１６の内面上に設けられたシリコン酸化膜１７が、ゲート絶縁膜として働く。シリコン基板１０の溝１６に沿ったベース領域１３がチャネルとして働き、反転層が形成される。そしてソース拡散層１４とドレイン拡散層１２との間に電圧を負荷すれば、反転層内をキャリアが移動し、電流が流れる。ゲート電極１８の電圧を変化させることによって、ソース拡散層１４・ドレイン拡散層１２間を流れる電流量を制御する。
【００２３】
以下、本実施形態に係る半導体装置１の製造方法について説明する。先ず、金属膜の製造方法について説明する。
図３及び図４に示すように、反応容器３０の内部には処理台３１が設けられている。また、反応容器３０には、ガスノズル３５及び３６が連通されている。
先ず、処理台３１に、半導体基板として、例えばシリコン基板１０を設置する。シリコン基板１０には、不純物としてリンを導入したｎ形拡散層３２、不純物としてボロンを導入したｐ形拡散層３３及び不純物を添加していない真性半導体領域３４を含むものを用意する。
【００２４】
次に、排気を行って、反応容器３０内の雰囲気を真空に近づける。また、シリコン基板１０を含む反応容器３０内の部材の温度を調整する。反応容器３０内の部材の温度としては、例えば２００℃〜７００℃の範囲があげられる。このような温度範囲とすることで、反応容器３０内に導入したガスが反応し、金属膜１１を形成することができる。
【００２５】
その後、反応容器３０の内部に、ガスノズル３５から、メタルソースガスとして、六フッ化タングステンガス（ＷＦ６）を導入すると共に、ガスノズル３６から、メタルソースガスの還元ガスとしてアルシン（ＡｓＨ３）を導入する。なお、ガスは、同じノズルもしくは個別のノズルから交互に導入してもよい。反応容器３０の内部に前記ガスを導入することによって、反応容器３０の内部の圧力を２５０Ｐａに設定する。また、シリコン基板１０の温度を３８０℃に設定する。
【００２６】
そして、２種の前記ガスの熱反応を行なう。その結果、シリコン基板１０上に膜成長速度１２ｎｍ／分で金属膜１１を形成する。本実施形態における熱反応は次の（１）式で表せる反応である。
ＷＦ６＋ＡｓＨ３→Ｗ＋ＡｓＦ３＋３ＨＦ （１）
本実施形態においては、ヒ素とフッ素元素（Ｆ）の化合物である三フッ化ヒ素（ＡｓＦ３）は気化し難い。なぜなら、三フッ化ヒ素の１気圧（７６０ｍｍＨｇ）における沸点は５６．３℃だからである。したがって、三フッ化ヒ素は、金属膜１１中に堆積する。
【００２７】
さらに、一部の三フッ化ヒ素は、次の（２）式で表せる熱分解の反応を行う。
ＡｓＦ３→Ａｓ＋（３／２）・Ｆ２ （２）
フッ素（Ｆ２）は、気化しやすい。なぜなら、フッ素の１気圧における沸点は−１８８℃である。よって、金属膜１１中にヒ素が残留する。
【００２８】
金属膜１１の組成をオージェ電子法にて分析した。主成分はタングステンであった。タングステンは全体の９７％を占めていた。また、混合物としてヒ素が全体の２．７％を占めていた。その他の不純物として、水素、酸素、フッ素などが微少量検出された。
【００２９】
同様の反応は、ＷＦ６の代わりに六塩化タングステンガス（ＷＣｌ６）や六フッ化モリブデンガス（ＭｏＦ６）、六塩化モリブデンガス（ＭｏＣｌ６）を用いたＣＶＤにおいても再現することができる。さらに、タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属を含むハロゲン化合物のガスと、Ｒ１Ｒ２Ｒ３Ａｓと表され、Ｒ１、Ｒ２及びＲ３の各置換基は水素または有機基を示す還元ガスとの反応においても再現することができる。
【００３０】
Ｒ１、Ｒ２及びＲ３としては、Ｃ６Ｈ５があげられる。したがって、Ｒ１Ｒ２Ｒ３Ａｓと表される還元ガスとしては、（Ｃ６Ｈ５）３Ａｓがあげられる。
そして、金属膜１１及びシリコン基板１０を熱処理し、金属膜１１に含まれるヒ素をシリコン基板１０中に拡散させる。ヒ素が拡散した部分が、ヒ素拡散層４２となる。本実施形態に示すような金属膜１１及びヒ素拡散層４２を、以下の半導体装置におけるソース・ドレイン電極膜及びソース・ドレイン拡散層に適用する。
【００３１】
（第１の比較例）
次に、第１の比較例について説明する。
本比較例は、金属膜の形成方法において、還元ガスとしてアルシンの代わりにシラン（ＳｉＨ４）を導入する。したがって、本比較例においては、次の（３）式で表せる熱反応が起こる。
ＷＦ６＋ＳｉＨ４→Ｗ＋ＳｉＦ４＋２ＨＦ＋Ｈ２ （３）
本比較例のように、還元ガスとしてシリコンを含むシランを用いた場合は、シリコンはタングステン膜中にほとんど残らない。これは、（３）式における四フッ化ケイ素（ＳｉＦ４）の蒸気圧が高いからである。すなわち、四フッ化ケイ素の１気圧での沸点は−９４．８℃である。四フッ化ケイ素は反応容器の内部の気体として排気される。前述の金属膜１１の製造方法と異なり、還元ガスに含まれる元素が残留しない。
【００３２】
本実施形態の金属膜１１の形成方法においては、ヒ素を含む金属膜１１を形成することができる。
また、温度を適正に選ぶことで、成膜速度を十分確保し膜欠陥密度を低減することができる。膜中に含まれるヒ素濃度をシリコン基板１０に拡散させることができる程度含ませることができる。
反応ガスを交互に反応容器内に導入する場合、気相中の急激な反応を抑制でき膜質の改善や段差被覆性に大きな効果が得られる。
【００３３】
さらに、真性半導体領域３４と金属膜１１との間にヒ素拡散層２５を形成することができるので、本来、ショットキーバリアが存在して電気的コンタクトを形成することができない真性半導体領域３４と金属膜１１との間に、自己整合的に均一で浅いオーミックコンタクト構造を形成することができる。
【００３４】
次に、本実施形態の金属膜１１の形成方法を適用した半導体装置１の製造方法について説明する。
【００３５】
先ず、図５（ａ）に示すように、例えば単結晶のシリコンからなるシリコン基板１０を用意する。シリコン基板１０には、例えばリンが導入されている。従って、リンが導入されたシリコン基板１０の導電形は、ｎ形である。
次に、シリコン基板１０の上面から所定の深さに渡って、不純物、例えばボロンをイオン注入する。これにより、シリコン基板１０の上部にベース領域１３を形成する。
【００３６】
その後、シリコン基板１０の上面に、１つの方向に延びる複数のゲートトレンチ１６を平行に形成する。ゲートトレンチ１６は、ベース領域１３を貫通するような深さで形成する。ゲートトレンチ１６は、例えば、シリコン基板１０上に１つの方向に延びる複数のハードマスクを平行に形成し、ハードマスクをマスクとしてシリコン基板１０をエッチングすることにより形成する。
【００３７】
そして、ゲートトレンチ１６の内面上に、ゲート絶縁膜、例えばシリコン酸化膜１７を形成する。シリコン酸化膜１７は、ゲートトレンチ１６の内面を含むシリコン基板１０上にシリコン酸化膜を形成した後、ゲートトレンチ１６の内面の部分以外の部分を除去して形成する。
【００３８】
次に、ゲートトレンチ１６の内部を埋め込むように、シリコン基板１０上に、導電材料、例えばポリシリコン膜を形成した後、ゲートトレンチ１６の内部の部分以外の部分を除去する。これにより、ポリシリコンをゲートトレンチ１６の内部に埋め込む。ゲートトレンチ１６の内部に埋め込まれた部分は、ゲート電極１８として機能する。ポリシリコンには、不純物、例えばリンが導入されている。ゲートトレンチ１６上に堆積されたポリシリコンを残して電極１８を形成してもよい。この場合、ゲート電極１８の上端面は、ゲートトレンチ１６の上端面より上に出る。
【００３９】
次に、図５（ｂ）に示すように、シリコン基板１０上に、ゲート電極１８を覆うように層間絶縁膜１９を形成する。層間絶縁膜としては、例えば、シリコン酸化膜及びＵＳＧ（Undope Silicate Glass：アンドープ珪酸塩ガラス）があげられる。層間絶縁膜１９におけるゲートトレンチ１６間の領域上に、上部コンタクトトレンチ２０を形成する。上部コンタクトトレンチ２０は、ゲートトレンチ１６が延びる方向と平行に延びる溝の形状として形成する。シリコン基板１０に、上部コンタクトトレンチ２０に通じるように下部コンタクトトレンチ２１を形成する。なお、層間絶縁膜１９及びシリコン基板１０に、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１の代わりにコンタクトホールを形成してもよい。
【００４０】
次に、図５（ｃ）に示すように、層間絶縁膜１９上に、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を埋めるように、ソース電極膜４０を形成する。ソース電極膜４０のうち、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１の内部に埋め込まれた部分をコンタクト３８という。
また、シリコン基板１０の裏面にはドレイン電極膜３９を形成する。ドレイン電極膜３９は、ソース電極膜４０と同時に形成しても良いが、別の工程で単独で形成することも構わない。例えば、半導体基板１０の裏面の領域１５を切削やエッチングすることで基板を薄くすることがあるが（領域１５の抵抗値低減）、上記切削やエッチングは一般に基板表側の製造工程が完了後に実施するので、その場合はソース電極膜４０とドレイン電極膜３９は、二回の工程に分けて形成される。
【００４１】
ドレイン電極膜３９及びソース電極膜４０は、上述したヒ素を含む金属膜１１の製造方法と同様の方法で形成する。
なお、ドレイン電極膜３９を、チップ組み立て時の接続を考慮し、電極表面材料としてＮｉ、Ｖ、Ａｕ及びＡｇ並びにそれらの合金を適宜選択し、積層してもよい。
【００４２】
そして、ドレイン電極膜３９及びソース電極膜４０に含まれるヒ素をシリコン基板１０に拡散させる。拡散させる方法としては、急速熱処理（Rapid Thermal Anneal：ＲＴＡ）法があげられる。ＲＴＡ法は、拡散炉にて短時間の熱処理を行なう。熱処理温度としては、例えば８００℃〜１０００℃の温度である。熱処理時間としては数秒である。
この熱処理により、シリコン基板１０中に含有されたヒ素が活性化され、ドナーとして働くようになる。ヒ素拡散層がソース拡散層１４及びドレイン拡散層１２となる。
このようにして、図１に示すように、半導体装置１が製造される。
【００４３】
本実施形態に係る半導体装置１においては、ソース拡散層１４及びドレイン拡散層１２におけるヒ素の濃度は、ソース電極膜４０及びドレイン電極膜３９に接する部分において最も高い。このため、ソース電極膜４０とソース拡散層１４との間の界面抵抗、及びドレイン電極膜３９とドレイン拡散層１２との間の界面抵抗が低く、オーミックコンタクトが実現される。また、これらの界面においては、どこでも抵抗が同一であるから、ソース拡散層１４及びドレイン拡散層１２の全体を、電流経路として有効に活用することができる。これにより、オン抵抗を減少することができ、ソース拡散層１４及びドレイン拡散層１２の抵抗をそのままにして微細化し、半導体装置を高集積化することができる。
【００４４】
また、本実施形態の半導体装置１の製造方法においては、ＣＶＤ法により金属膜を形成している。ＣＶＤ法による膜の形成は、段差を被覆する特性に優れている。したがって、シリコン基板１０に形成された微細な上部コンタクトトレンチ２０や下部コンタクトトレンチ２１のような溝を覆う金属膜１１を形成することができる。
反応ガスを交互に反応容器内に導入する場合、ガスの急激な反応を抑制することができ、金属膜１１を均一に形成することができる。
【００４５】
本実施形態においては、図６に示すように、シリコン基板１０におけるドレイン拡散層１２及びソース拡散層１４と、ドレイン電極膜３９及びソース電極膜４０との界面にシリサイド膜２２が形成されてあってもよい。これにより、界面の抵抗を低減するとともに、界面における熱的安定性を向上することができる。シリサイドとしては、例えば、タングステンシリサイド、モリブデンシリサイド、チタンシリサイド、ルテニウムシリサイド、ハフニウムシリサイド及びタンタルシリサイドがあげられる。
【００４６】
以下、界面にシリサイド膜２２を形成する方法を説明する。まず、前述の金属膜１１の製造方法と同様の方法でドレイン電極膜３９及びソース電極膜４０を形成する。その後、前述のヒ素を拡散させる熱処理の後に、さらに熱処理を行って、界面にシリサイド膜２２を形成する。タングステンはシリコンと８００℃程度の温度で緩やかに反応を開始しタングステンシリサイドを形成する。そのため、前述した熱処理の加熱条件を適宜選択することで、図１に示すようなタングステンのソース電極膜４０／ソース拡散層１４またはタングステンのドレイン電極膜３９／ドレイン領域１２の構造を、図６に示すようなタングステンのソース電極膜４０／タングステンシリサイド膜２２／ソース拡散層１４またはタングステンのドレイン電極膜３９／タングステンシリサイド膜２２／ドレイン拡散層１２の構造とすることができる。
【００４７】
ここで、「／」は、積層していることを示し、「タングステンのソース電極膜４０／ソース拡散層１４」は、ソース拡散層１４上にタングステンのソース電極膜４０が積層していることを示す。
また、金属をシリサイドとする加熱条件としては、例えば、ソース拡散層１４及びドレイン拡散層１２のようなヒ素の拡散層を形成する熱処理よりも高温で熱処理を行ったり、ヒ素の拡散層を形成する熱処理よりも長時間の熱処理を行うことがあげられる。
【００４８】
さらに、本実施形態においては、図７に示すように、ドレイン電極膜３９の全体及びソース電極膜４０の全体が、シリサイド膜２２によって形成されてあってもよい。これにより、コンタクト３８全体の熱的安定性が向上するという効果がある。
以下、ドレイン電極膜３９の全体及びソース電極膜４０の全体をシリサイドとする方法について説明する。まず、前述の金属膜１１の製造方法と同様の方法で、ドレイン電極膜３９及びソース電極膜４０を形成する。その後、前述の熱処理条件より高温または長時間の熱処理を行なう。これにより、図１に示すようなタングステンのソース電極膜４０／ソース拡散層１４またはタングステンのドレイン電極膜３９／ドレイン拡散層１２の構造を、図７に示すようなタングステンシリサイドのソース電極膜４０／ソース拡散層１４またはタングステンシリサイドのドレイン電極膜３９／ドレイン拡散層１２の構造とする。
【００４９】
（第２の実施形態）
次に、第２の実施形態について説明する。
図８は、第２の実施形態に係る半導体装置を例示する模式断面図である。図９は、第２の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。
本実施形態は、シリコン基板１０とドレイン電極膜３９及びソース電極膜４０との間にライナー膜が形成されている場合の実施形態である。
【００５０】
図８に示すように、本実施形態における半導体装置２において、ソース拡散層１４及びドレイン拡散層１２とドレイン電極膜３９及びソース電極膜４０との間に、ライナー膜２３が形成されている。ライナー膜２３とは、ヒ素拡散層であるソース拡散層１４及びドレイン拡散層１２とドレイン電極膜３９及びソース電極膜４０との間に形成された膜をいう。ライナー膜２３は、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化シリコン、窒化シリコン及びＳｉＮＨからなる群より選択された少なくとも１種の材料を含んでいる。その他の構成及び動作は、前述の第１の実施形態と同様である。
【００５１】
以下、本実施形態に係る半導体装置２の製造方法について説明する。
先ず、前述の第１の実施形態と同様に、図５（ａ）及び図５（ｂ）に示す工程を実施する。これらの工程については、説明を省略する。
【００５２】
次に、図９に示すように、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１の内面を含むシリコン基板１０上並びにシリコン基板１０の裏面にライナー膜２３を形成する。ライナー膜２３の材料としては、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化シリコン、窒化シリコン及びＳｉＮＨからなる群より選択された少なくとも１種の材料があげられる。
【００５３】
ライナー膜２３の形成方法としては、熱ＣＶＤ法やプラズマＣＶＤ法があげられる。また、シリコン基板１０の酸化または窒化により形成することもできる。
ライナー膜２３は、層間絶縁膜１９上の部分を選択的に除去する。層間絶縁膜１９上の部分を残していてもよい。
その後、層間絶縁膜１９上に、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を埋めるように、ソース電極膜４０及びドレイン電極膜３９を形成する。金属膜１１のうち、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１の内部に埋め込まれた部分をコンタクト３８という。
また、シリコン基板１０の裏面にはドレイン電極膜３９を形成する。ドレイン電極膜３９及びソース電極膜４０の形成方法は、前述の第１の実施形態と同様である。
【００５４】
そして、ソース電極膜４０及びドレイン電極膜３９に含まれるヒ素をシリコン基板１０に拡散させる。ヒ素の拡散層がソース拡散層１４及びドレイン拡散層１２となる。ヒ素の拡散は、ライナー膜２３を通して行うことができる。
このようにして、図８に示すように半導体装置２が製造される。
【００５５】
タングステン膜などの金属膜をＣＶＤ法で形成する場合には、その副生成物であるフッ素やフッ化水素（ＨＦ）によりシリコン基板１０が局所的に腐食されることがある。本実施形態に係る半導体装置２によれば、ライナー膜２３をシリコン基板１０上に形成した後で、タングステン膜をＣＶＤ法で形成しているので、このようなフッ素やフッ化水素によるシリコン基板１０の腐食を防止することができる。
【００５６】
（第３の実施形態）
次に、第３の実施形態について説明する。
図１０は、第３の実施形態に係る半導体装置を例示する模式断面図である。図１１（ａ）〜図１１（ｃ）は、第３の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。
図１０に示すように、本実施形態における半導体装置３においては、ベース領域１３まで深く下部コンタクトトレンチ２１が形成されている。また、ベース領域１３における下部コンタクトトレンチ２１の底面の直下領域には、キャリア抜き層２４が形成されている。
【００５７】
キャリア抜き層２４は、トランジスタのオフ時の過渡期にベース領域１３内に残留するホールをコンタクト３８を介して排出する。これにより、アバランシェ耐性を高めることができる。キャリア抜き層２４は、ホールを排出しやすくするため、ベース領域１３まで下部コンタクトトレンチ２１を形成し、下部コンタクトトレンチ２１の底面直下に形成されている。キャリア抜き層２４には、不純物として、例えばアクセプターとなるボロンがベース領域１３より高濃度で導入されている。
【００５８】
本実施形態におけるソース拡散層１４は、シリコン基板１０上からのイオン注入法及び熱拡散により形成されている。したがって、ソース拡散層１４における不純物濃度は、シリコン基板１０の上面から深くなるほど減少している。
シリコン基板１０における下部コンタクトトレンチ２１に接する部分には、ヒ素拡散層２５が形成されている。
コンタクト３８は、ヒ素を含むソース電極膜４０によって形成されている。
その他の構成及び動作は、前述の第１の実施形態と同様であるので説明を省略する。
【００５９】
以下、本実施形態に係る半導体装置の製造方法について説明する。
先ず、前述の第１の実施形態と同様に、図５（ａ）に示す工程を実施する。この工程については、説明を省略する。なお、本実施形態においては、ゲートトレンチ１６上に堆積されたポリシリコンを残して、ゲート電極１８を形成する。ゲート電極１８の上端部を、ゲートトレンチ１６の上端部より突出させている。
【００６０】
次に、図１１（ａ）に示すように、ソース拡散層１４を形成する。ソース拡散層１４は、シリコン基板１０上から不純物、例えばリンをイオン注入し、その後熱拡散によって形成する。このようにして形成されたソース拡散層１４における不純物濃度は、シリコン基板１０の上面から深くなるほど濃度が減少している。
【００６１】
その後、図１１（ｂ）に示すように、シリコン基板１０上に、ゲート電極１８を覆うように層間絶縁膜１９を形成する。そして、層間絶縁膜１９におけるゲートトレンチ１６間の領域上に、上部コンタクトトレンチ２０を形成する。シリコン基板１０に、上部コンタクトトレンチ２０に通じるように下部コンタクトトレンチ２１を形成する。下部コンタクトトレンチ２１は、ソース拡散層１４を貫通させ、ベース領域１３の上面に到達するように深く形成する。
【００６２】
そして、図１１（ｃ）に示すように、下部コンタクトトレンチ２１の底面におけるベース領域１３にキャリア抜き層２４を形成する。キャリア抜き層２４は、シリコン基板１０上から、不純物、例えばボロンをイオン注入することによって形成する。
次に、層間絶縁膜１９上に、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を埋めるように、ソース電極膜４０を形成する。また、シリコン基板１０の裏面には、ドレイン電極膜３９を形成する。
【００６３】
その後、図１０に示すように、ソース電極膜４０及びドレイン電極膜３９に含まれるヒ素をシリコン基板１０に拡散させる。そして、シリコン基板１０における下部コンタクトトレンチ２１の側面に接する領域に、ヒ素拡散層２５を形成する。また、シリコン基板１０の下部にドレイン領域１２を形成する。
このようにして、半導体装置３が製造される。
【００６４】
（第２の比較例）
次に、第２の比較例について説明する。
本比較例は、ソースアッパーコンタクト２６を形成した場合の例である。また、ソース電極膜４０及びドレイン電極膜３９はヒ素を含まない金属膜４１で形成されている。
図１２は、第２の比較例に係る半導体装置を例示する模式断面図である。
図１２に示すように、本比較例に係る半導体装置４においても、ベース領域１３まで深くコンタクトトレンチ２１が形成されている。また、コンタクトトレンチ２１の底面には、キャリア抜き層２４が形成されている。本実施形態におけるソース拡散層１４は、シリコン基板１０上からのイオン注入法及び熱拡散法により形成されている。
【００６５】
したがって、ソース拡散層１４における不純物濃度は、シリコン基板１０の上面が最も高い。シリコン基板１０の上面から深くなるほど濃度が減少している。
しかし、前述の実施形態と異なり、ソース電極膜４０及びドレイン電極膜３９はヒ素を含まない金属膜４１で形成されている。また、コンタクトトレンチ２１に接する部分には、ヒ素拡散層２５が形成されていない。したがって、コンタクトトレンチ２１の側面に接する部分の抵抗が高くなっている。
【００６６】
そこで、オン抵抗を低下させるために、上部コンタクトトレンチ２０の幅を、下部コンタクトトレンチ２１の幅より広く取っている。そして、上部コンタクトトレンチ２０の底面部分にシリコン基板１０の上面を露出させている。露出した部分が、ソースアッパーコンタクト２６となっている。そのため、オン抵抗を低く保つことができる。
しかしながら、ソースアッパーコンタクト２６の幅だけ余計に面積を必要とする。よって、半導体装置４を高集積化することができない。
【００６７】
（第３の比較例）
次に、第３の比較例について説明する。
本比較例は、ソースアッパーコンタクト２６もヒ素拡散層２５も形成しない場合の例である。また、ソース電極膜４０及びドレイン電極膜３９はヒ素を含まない金属膜４１で形成されている。
図１３は、第３の比較例に係る半導体装置を例示する模式断面図である。
図１３に示すように、本比較例における半導体装置５においては、ソースアッパーコンタクト２６もヒ素拡散層２５も形成されていない。ソースアッパーコンタクト２６がないため、ソースアッパーコンタクト２６の面積を削減することができる。
【００６８】
しかし、シリコン基板１０の上面から深くなるにつれて、ソース拡散層１４における不純物濃度が低くなっている。よって、下部コンタクトトレンチ２１の底部の側面に接する部分の抵抗が高くなってしまう。そのため、低抵抗化するために面積を増加させる必要が生じる。よって、半導体装置５を高集積化することができない。
【００６９】
（第４の比較例）
次に、第４の比較例について説明する。
本比較例は、下部コンタクトトレンチ２１の周囲に、不純物を導入する。その後、ヒ素を含むソース電極膜４０の代わりに、ヒ素を含まない金属膜４１を形成する。
図１４（ａ）及び図１４（ｂ）は、第４の比較例に係る半導体装置の製造方法を例示する模式工程断面図である。
先ず、前述の第１の実施形態と同様に、図５（ａ）に示す工程を実施する。この工程については、説明を省略する。
【００７０】
次に、前述の第３の実施形態と同様に、図１１（ａ）及び図１１（ｂ）に示す工程を実施する。この工程については、説明を省略する。
そして、図１４（ａ）に示すように、コンタクトトレンチ２１の周囲に不純物を導入して、不純物の拡散層３７を形成する。不純物の拡散層３７は、シリコン基板１０上からイオン注入し、熱拡散することによって形成する。また、シリコン基板１０の底部にドレイン拡散層１２を形成する。ドレイン拡散層１２もイオン注入及び熱拡散により形成する。
【００７１】
その後、図１４（ｂ）に示すように、コンタクトトレンチ２１の底面の直下領域におけるベース領域１３にキャリア抜き層２４を形成する。
次に、層間絶縁膜１９上に、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を埋めるように、ヒ素を含まない金属膜４１を形成する。また、シリコン基板１０の裏面にもヒ素を含まない金属膜４１を形成する。
【００７２】
本比較例に係る半導体装置６においては、不純物の拡散層３７におけるコンタクトトレンチ２１の底部の側壁に接する部分では不純物濃度が低下する。イオン注入や気相拡散によってはコンタクトトレンチ２１の側壁に均一に不純物を導入することができない場合があるからである。不純物濃度が低下したコンタクトトレンチ２１の底部では、コンタクト抵抗が高くなる。
【００７３】
（第５の比較例）
次に、第５の比較例について説明する。
本比較例は、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を形成する前に、半導体基板中に不純物を導入して、不純物の拡散層３７を形成する。そして、不純物の拡散層３７に下部コンタクトトレンチ２１を形成する。ソース電極膜４０及びドレイン電極膜３９としては、ヒ素を含まない金属膜４１を使用する。
図１５（ａ）〜図１５（ｃ）は、第５の比較例に係る半導体装置の製造方法を例示する模式工程断面図である。
【００７４】
先ず、前述の第１の実施形態と同様に、図５（ａ）に示す工程を実施する。この工程については、説明を省略する。
次に、前述の第３の実施形態と同様に、図１１（ａ）に示す工程を実施する。この工程については、説明を省略する。
【００７５】
次に、図１５（ａ）に示すように、ゲートトレンチ１６の間のシリコン基板１０の上部に、不純物の拡散層３７を形成する。不純物の拡散層３７は、シリコン基板１０上から、イオン注入し、熱拡散することによって形成する。
その後、図１５（ｂ）に示すように、シリコン基板１０上に、ゲート電極１８を覆うように層間絶縁膜１９を形成する。層間絶縁膜１９におけるゲートトレンチ１６間の領域上に、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を形成する。上部コンタクトトレンチ２０は、層間絶縁膜１９を貫通させ、下部コンタクトトレンチ２１は、上部コンタクトトレンチ２０と通じるようにシリコン基板１０に形成する。
【００７６】
そして、図１５（ｃ）に示すように、下部コンタクトトレンチ２１の底面におけるベース領域１３にキャリア抜き層２４を形成する。キャリア抜き層２４は、シリコン基板１０上から、不純物、例えばボロンをイオン注入することによって形成する。
次に、層間絶縁膜１９上に、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１を埋めるように、ヒ素を含まない金属膜４１を形成する。また、シリコン基板１０の裏面にもヒ素を含まない金属膜４１を形成する。
【００７７】
本比較例において、上部コンタクトトレンチ２０及び下部コンタクトトレンチ２１と不純物の拡散層３７との位置関係がリソグラフィーの合わせズレにより変化することがある。例えば、図１５（ｃ）において、下部コンタクトトレンチ２１ａの右側にある不純物の拡散層３７ａの幅と左側にある不純物の拡散層３７ｂの幅とが異なることがある。そうすると、拡散層における電流経路によって抵抗が異なることになる。
【００７８】
本実施形態に係る半導体装置３においては、前述した第２〜第５の比較例に係る半導体装置４〜７と異なり、金属膜１１はヒ素を含んでいる。そして、下部コンタクトトレンチ２１の側面に接する部分にヒ素の拡散層２５が形成されている。ソース拡散層１４がイオン注入及び熱拡散で形成されている場合には、ソース拡散層１４における不純物濃度は、シリコン基板１０の上面から深くなるほど減少している。しかし、コンタクト３８とソース拡散層１４の界面に、ヒ素の拡散層２５が形成されているため、イオン注入とその後の熱拡散による不純物濃度の分布が反映されず、コンタクト３８とソース拡散層１４との界面の抵抗を減少させることができる。よって、低抵抗化するためにソース拡散層１４の面積を増加させる必要がなく、半導体装置３を高集積化することができる。
【００７９】
また、半導体装置３においては、ヒ素拡散層２５において、ヒ素の濃度は、ソース電極膜４０に接する部分において最も高い。このため、ソース電極膜４０とヒ素拡散層２５との間の界面抵抗が低く、オーミックコンタクトが実現される。
さらに、この界面においては、どこでも抵抗が同一であるから、ヒ素拡散層２５の全体を、電流経路として有効に活用することができる。これにより、オン抵抗を低下させることができる。
【００８０】
また、コンタクト３８の底部には、ｐ形のキャリア抜き層２４を形成しているので、コンタクト３８の側面に接する部分にのみヒ素拡散層２５を形成することができる。よって、コンタクト３８が、ソース拡散層１４の電極としての機能と、ベース領域１３におけるホールを排出する機能を発揮することができる。
合わせズレが生じないように、ヒ素拡散層２５を自己整合的に形成することができ、半導体装置５を高集積化することができる。
【００８１】
（第４の実施形態）
次に、第４の実施形態について説明する。
本実施形態に係る半導体装置は、３次元ＭＯＳについてのものである。
図１６は、第４の実施形態に係る半導体装置を例示する模式斜視図である。図１７（ａ）及び図１７（ｂ）は、第４の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。
図１６に示すように、本実施形態に係る半導体装置８は、半導体基板、例えばシリコン基板１０に設けられている。シリコン基板１０の上面には、１つの方向に延びる複数のゲートトレンチ１６が形成されている。本実施形態において、説明の便宜上、ＸＹＺ直交座標軸を採用する。すなわち、シリコン基板１０の上面に平行な方向のうち、ゲートトレンチ１６が延びる方向をＸ方向とする。ゲートトレンチ１６が延びる方向と直交する方向をＹ方向とする。シリコン基板１０の上面に直交する方向をＺ方向とする。
【００８２】
ゲートトレンチ１６は、シリコン基板１０の上面から所定の深さまで形成されている。
ゲートトレンチ１６と離間してドレイン電極溝４３が形成されている。ドレイン電極溝４３はＹ方向に延びるように形成されている。また、ドレイン電極溝４３は、ゲートトレンチ１６とＸ方向に離間して形成されている。ドレイン電極溝４３は、シリコン基板１０の上面から所定の深さまで形成されている。
ドレイン電極溝４３の内部には、ドレイン電極膜３９が埋め込まれている。ドレイン電極膜３９は、ヒ素を含んでいる。
【００８３】
ドレイン電極溝４３の周囲の領域におけるシリコン基板１０の上面から所定の深さまでの部分には、ドレイン拡散層１２が形成されている。ドレイン拡散層１２には、不純物としてヒ素が導入されている。
ゲートトレンチ１６の相互間におけるシリコン基板１０の上面から所定の深さまでの部分には、ベース領域１３が形成されている。
【００８４】
ドレイン拡散層１２とベース領域１３との間におけるシリコン基板１０の上面から所定の深さまでの部分には、ドリフト領域１５が設けられている。したがって、ドリフト領域１５は、ドレイン拡散層１２及びベース領域１３と接するように形成されている。また、ドリフト領域１５は、ゲートトレンチ１６のＸ方向における一端と接している。
【００８５】
ゲートトレンチ１６の相互間には、ベース領域１３を挟んで、ドリフト領域１５と反対の部分にソース拡散層１４が形成されている。ソース拡散層１４は、シリコン基板１０の上面から所定の深さまで形成されている。ソース拡散層１４には、不純物としてヒ素が導入されている。ソース拡散層１４は、ゲートトレンチ１６に接するように形成されている。ソース拡散層１４中には、ソース電極溝４４が形成されている。ソース電極溝４４は、シリコン基板１０の上面から所定の深さまで形成されている。
ソース電極溝４４の内部には、ソース電極膜４０が形成されている。ソース電極膜４０にはヒ素が含まれている。
【００８６】
ゲートトレンチ１６の内面上には、ゲート絶縁膜、例えばシリコン酸化膜１７が形成されている。また、ゲートトレンチ１６の内部には、導電材料、例えばポリシリコンが埋め込まれている。溝１６の内部に埋め込まれたポリシリコンは、ゲート電極１８として機能する。
図２３に示すような構成が、Ｙ方向に続いている。また、絶縁膜及び配線等を挟んでＸ方向に続いていてもよい。
【００８７】
本実施形態に係る半導体装置８の動作は、前述の第１の実施形態に係る半導体装置１において、チャネルを流れる電流の向きを、シリコン基板１０のＸ方向とした場合と同様である。
以下、本実施形態に係る半導体装置の製造方法について説明する。
先ず、図１７（ａ）に示すように、シリコン基板１０を用意する。シリコン基板１０には、例えばリンが導入されている。
【００８８】
次に、シリコン基板１０の上面から所定の領域に、所定の深さに渡って、不純物、例えばボロンをイオン注入する。イオン注入は、シリコン基板１０上に、所定の開口部を有するマスクを使用して行う。これにより、シリコン基板１０の上部にベース領域１３を形成する。
その後、シリコン基板１０の上面に、１つの方向、例えば、Ｘ方向に延びる複数のゲートトレンチ１６を平行に形成する。ゲートトレンチ１６は、Ｘ方向において、ベース領域１３を分断するように形成する。また、ゲートトレンチ１６は、シリコン基板１０の上面から所定の深さで形成する。
そして、ゲートトレンチ１６の内面上に、ゲート絶縁膜、例えばシリコン酸化膜１７を形成する。
【００８９】
次に、ポリシリコンをゲートトレンチ１６の内部に埋め込む。ゲートトレンチ１６の内部に埋め込まれた部分は、ゲート電極１８として機能する。
その後、ゲートトレンチ１６の相互間におけるベース領域１３中に、ゲートトレンチ１６と離間して、ソース電極溝４４を形成する。ソース電極溝４４は、シリコン基板１０の上面から所定の深さまで形成する。
【００９０】
次に、図１７（ｂ）に示すように、ドレイン電極溝４３及びソース電極溝４４に、ヒ素を含む金属膜１１を埋め込んで、ドレイン電極膜３９及びソース電極膜４０を形成する。金属膜１１は前述の第１の実施形態と同様の方法で形成する。
【００９１】
そして、図１６に示すように、ドレイン電極膜３９及びソース電極膜４０に含まれるヒ素をシリコン基板１０に拡散させる。これにより、ドレイン拡散層１２及びソース拡散層１４が形成される。ドレイン拡散層１２は、ドレイン電極溝４３の周囲の領域におけるシリコン基板１０の上面から所定の深さまでの部分に形成される。ソース拡散層は、電極溝４４の周囲の領域におけるシリコン基板１０の上面から所定の深さまでの部分において、ゲートトレンチ１６に接するように形成されている。
このようにして、図１６に示すように、半導体装置８が製造される。
【００９２】
本実施形態に係る半導体装置８においては、ソース拡散層１４及びドレイン拡散層１２を、ソース電極膜４０及びドレイン電極膜３９からのヒ素の拡散により形成するので、シリコン基板１０の上面上からのイオン注入法で形成する場合より、ソース拡散層１４及びドレイン拡散層１２のシリコン基板１０の厚さ方向におけるドーパント濃度を均一にすることができる。よって、電流経路における抵抗を均一にすることができる。
また、ソース・ドレイン間の長さを一定に保ちながら、シリコン基板１０の厚さ方向に、ＭＯＳ構造を延ばすことができるので、オン抵抗の増加を生じることなく、ＭＯＳ構造を高集積化することができる。
【００９３】
さらに半導体装置８においては、電極溝４３及び４４に埋め込まれた金属膜１１の位置がドレイン拡散層１２及びソース拡散層１４の中央に位置する。拡散層の中央から位置がずれると、拡散層が短い方向、すなわち拡散層の抵抗が低い方向に優先的に電流経路が形成されるが、本実施形態においては、拡散層の位置が中央であるので、電流経路を均一にすることができる。よって、オン抵抗を低下させることができる。
【００９４】
以上説明した実施形態によれば、高集積化を図ることができる半導体装置、金属膜の製造方法及び半導体装置の製造方法を実現することができる。
【００９５】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００９６】
１、２、３、４、５、６、７、８：半導体装置、１０：シリコン基板、１１：金属膜、１２：ドレイン拡散層、１３：ベース領域、１４：ソース拡散層、１５：ドリフト領域、１６：ゲートトレンチ、１７：シリコン酸化膜、１８：ゲート電極、１９：層間絶縁膜、２０：上部コンタクトトレンチ、２１、２１ａ：下部コンタクトトレンチ、２２：シリサイド膜、２３：ライナー膜、２４：キャリア抜き層、２５：ヒ素拡散層、２６：ソースアッパーコンタクト、３０：反応容器、３１：処理台、３２：ｎ形拡散層、３３：ｐ形拡散層、３４：真性半導体領域、３５、３６：ガスノズル、３７、３７ａ、３７ｂ：不純物の拡散層：３８コンタクト、３９：ドレイン電極膜、４０：ソース電極膜、４１：ヒ素を含まない金属膜：、４２：ヒ素拡散層、４３：ドレイン電極溝、４４：ソース電極溝
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成され、ヒ素を含むヒ素拡散層と、
前記ヒ素拡散層上に形成された金属膜と、
を備え、
前記金属膜は、タングステン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属、並びにヒ素を含むことを特徴とする半導体装置。
【請求項２】
前記ヒ素拡散層におけるヒ素濃度は、前記金属膜からの距離が短いほど高いことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記金属膜は、前記ヒ素拡散層の凹部内に形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記半導体基板は、シリコンを含み、
前記金属膜における少なくとも前記ヒ素拡散層に接する部分は、前記金属のシリサイドからなることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記金属膜と前記ヒ素拡散層との間に設けられたライナー膜をさらに備え、
前記ライナー膜は、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化シリコン、窒化シリコン及びＳｉＮＨからなる群より選択された少なくとも１種の材料を含む膜であることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
前記半導体基板に形成されたｐ形のベース領域と、
前記半導体基板の下部に形成されたｎ形のドレイン拡散層と、
前記半導体基板の前記ベース領域と前記ドレイン拡散層との間に形成され、前記ドレイン拡散層よりドナーとなる不純物の濃度が低いｎ形のドリフト領域と、
前記半導体基板の上面から前記ベース領域を貫通して形成されたゲートトレンチと、
前記ゲートトレンチの内面上に形成されたゲート絶縁膜と、
前記ゲートトレンチの内部に埋設されたゲート電極と、
をさらに備え、
前記ヒ素拡散層は、前記ベース領域上であって、前記ゲートトレンチに接するように形成されていることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記半導体基板の上面から所定の深さまで、前記半導体基板の面内方向における一方向に延びるように形成された複数のゲートトレンチと、
前記ゲートトレンチの相互間における前記半導体基板の上面から所定の深さまでの部分に形成されたｐ形のベース領域と、
前記半導体基板の上面から所定の深さまで形成され、前記ベース領域及び前記ゲートトレンチの前記一方向の一端と接するように形成され、前記ヒ素拡散層よりドナーとなる不純物の濃度が低いｎ形のドリフト領域と、
前記ゲートトレンチの内面上に形成されたゲート絶縁膜と、
前記ゲートトレンチの内部に埋設されたゲート電極と、
をさらに備え、
前記ヒ素拡散層は、前記ベース領域を挟んで前記ドリフト領域の反対側の部分であって前記ゲートトレンチの相互間における前記ゲートトレンチに接する部分及び前記ドリフト領域を挟んで前記ベース領域の反対側の部分であって前記ゲートトレンチの前記一方向に離間した部分の少なくともいずれかに形成され、
前記金属膜は、前記ヒ素拡散層の凹部内に
形成されていることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項８】
前記半導体基板の上部に形成されたｎ形のソース拡散層と、
前記半導体基板の前記ソース領域の下方に形成されたｐ形のベース領域と、
前記半導体基板の下部に形成されたｎ形のドレイン拡散層と、
前記半導体基板の前記ベース領域と前記ドレイン拡散層との間に形成され、前記ドレイン拡散層よりドナーとなる不純物の濃度が低いｎ形のドリフト領域と、
前記半導体基板の上面から前記ソース拡散層及び前記ベース領域を貫通して形成された複数のゲートトレンチと、
前記ゲートトレンチの内面上に形成されたゲート絶縁膜と、
前記ゲートトレンチの内部に埋設されたゲート電極と、
前記半導体基板の上面から前記ソース領域を貫通して前記ベース領域に到達するように形成されたコンタクトトレンチと、
前記コンタクトトレンチの直下領域に形成され、前記ベース領域より、アクセプターとなる不純物の濃度が高いｐ形のキャリア抜き層と、
前記ゲート電極を覆うように前記半導体基板上に設けられた層間絶縁膜と、
を備え、
前記金属膜は、前記層間絶縁膜内における前記コンタクトトレンチ上の部分及び前記コンタクトトレンチ内に形成されて前記キャリア抜き層に接続され、
前記ヒ素拡散層は、前記コンタクトトレンチの側面に接する部分に形成されていることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項９】
タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属を含むハロゲン化合物のガスと、Ｒ１Ｒ２Ｒ３Ａｓと表され、Ｒ１、Ｒ２及びＲ３の各置換基は水素または有機基を示す還元ガスとの間の熱反応によって、ヒ素を含む金属膜を形成する工程を備えたことを特徴とする金属膜の製造方法。
【請求項１０】
タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属を含むハロゲン化合物のガスと、Ｒ１Ｒ２Ｒ３Ａｓと表され、Ｒ１、Ｒ２及びＲ３の各置換基は水素または有機基を示す還元ガスとの間の熱反応によって、ヒ素を含む金属膜を半導体基板上に形成する工程を備えたことを特徴とする半導体装置の製造方法。
【請求項１１】
前記金属膜中に含まれる前記ヒ素を前記半導体基板中に拡散させて、ヒ素拡散層を形成する工程をさらに備えたことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記半導体基板に凹部を形成する工程をさらに備え、
前記金属膜を形成する工程において、前記凹部を埋めるように前記金属膜を形成することを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
前記半導体基板は、シリコンを含み、
前記半導体基板及び前記金属膜を熱処理することによって、前記金属膜における少なくとも前記半導体基板との界面を、前記金属膜を構成する金属のシリサイドとする工程をさらに備えたことを特徴とする請求項１０〜１２のいずれか１つに記載の半導体装置の製造方法。
【請求項１４】
前記金属膜を前記半導体基板上に形成する工程の前に、
前記半導体基板上に、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化シリコン、窒化シリコン及びＳｉＮＨからなる群より選択された少なくとも１種の材料を含むライナー膜を形成する工程をさらに備えたことを特徴とする請求項１０〜１３のいずれか１つに記載の半導体装置の製造方法。
【請求項１５】
前記半導体基板の上部にｐ形のベース領域を形成する工程と、
前記半導体基板に前記ベース領域を貫通する複数のゲートトレンチを形成する工程と、
前記ゲートトレンチの内面上に、ゲート絶縁膜を形成する工程と、
前記ゲートトレンチの内部に導電部材を埋設してゲート電極を形成する工程と、
前記ゲート電極を覆うように、前記シリコン基板上に層間絶縁膜を形成する工程と、
前記半導体基板の上部及び前記層間絶縁膜における前記ゲートトレンチの相互間に、コンタクトトレンチを形成する工程と、
を備え、
前記金属膜を形成する工程において、前記コンタクトトレンチ内に前記金属膜を埋設してコンタクトを形成し、
前記ヒ素拡散層を形成する工程において、前記半導体基板を熱処理することによって、前記コンタクトに含まれる前記ヒ素を前記半導体基板中に拡散させ、前記ベース領域に接するように前記ヒ素拡散層を含むソース拡散層を形成することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１６】
前記半導体基板の上部に選択的にｐ形のベース領域を形成する工程と、
前記半導体基板の上面に、前記半導体基板の面内方向における一方向に延び、前記ベース領域を分断するように複数のゲートトレンチを形成する工程と、
前記半導体基板の上面から所定の深さで、前記ゲートトレンチから前記一方向に離間した部分にドレイン電極溝を形成する工程と、
前記半導体基板の上面から所定の深さで、前記ゲートトレンチの相互間における前記ベース領域を挟んで前記ドレイン電極溝と反対側の部分に、ソース電極溝を形成する工程と、
前記ゲートトレンチの内面上にゲート絶縁膜を形成する工程と、
前記ゲートトレンチの内部に導電部材を埋設してゲート電極を形成する工程と、
をさらに備え、
前記金属膜を形成する工程において、前記ドレイン電極溝及び前記ソース電極溝の少なくともいずれかに前記金属膜を埋設し、
前記ヒ素拡散層を形成する工程において、前記半導体基板を熱処理することによって、前記金属膜に含まれる前記ヒ素を前記半導体基板中に拡散させ、前記ヒ素拡散層を含むドレイン拡散層及びソース拡散層の少なくともいずれかを形成することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１７】
前記半導体基板の上部にｐ形のベース領域を形成する工程と、
前記半導体基板における前記ベース領域の上部にソース拡散層を形成する工程と、
前記半導体基板に前記ベース領域及び前記ソース拡散層を貫通する複数のゲートトレンチを形成する工程と、
前記ゲートトレンチの内面上に、ゲート絶縁膜を形成する工程と、
前記ゲートトレンチの内部に導電部材を埋設してゲート電極を形成する工程と、
前記ゲート電極を覆うように、前記シリコン基板上に層間絶縁膜を形成する工程と、
前記半導体基板の上部及び前記層間絶縁膜における前記ゲートトレンチの相互間に、コンタクトトレンチを形成する工程と、
前記コンタクトトレンチの底面の直下領域に、キャリア抜き層を形成する工程と、
を備え、
前記金属膜を形成する工程において、前記コンタクトトレンチ内に前記金属膜を埋設してコンタクトを形成し、
前記ヒ素拡散層を形成する工程において、前記半導体基板を熱処理することによって、前記コンタクトに含まれる前記ヒ素を前記半導体基板中に拡散させ、前記半導体基板における前記コンタクトの側面に接する部分に前記ヒ素拡散層を形成することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１８】
前記熱反応の温度を２００℃〜７００℃の範囲とすることを特徴とする請求項１０〜１７のいずれか１つに記載の半導体装置の製造方法。
【請求項１９】
前記ハロゲン化合物のガスは、タングステン六フッ化ガス（ＷＦ６）、タングステン六塩化ガス（ＷＣｌ６）、モリブデン六フッ化ガス（ＭｏＦ６）及びモリブデン六塩化ガス（ＭｏＣｌ６）からなる群より選択された少なくとも１種を含むガスであることを特徴とする請求項１０〜１８のいずれか１つに記載の半導体装置の製造方法。
【請求項２０】
前記還元ガスは、アルシンガスであることを特徴とする請求項１０〜１９のいずれか１つに記載の半導体装置の製造方法。
【請求項１】
半導体基板と、
前記半導体基板に形成され、ヒ素を含むヒ素拡散層と、
前記ヒ素拡散層上に形成された金属膜と、
を備え、
前記金属膜は、タングステン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属、並びにヒ素を含むことを特徴とする半導体装置。
【請求項２】
前記ヒ素拡散層におけるヒ素濃度は、前記金属膜からの距離が短いほど高いことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記金属膜は、前記ヒ素拡散層の凹部内に形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記半導体基板は、シリコンを含み、
前記金属膜における少なくとも前記ヒ素拡散層に接する部分は、前記金属のシリサイドからなることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記金属膜と前記ヒ素拡散層との間に設けられたライナー膜をさらに備え、
前記ライナー膜は、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化シリコン、窒化シリコン及びＳｉＮＨからなる群より選択された少なくとも１種の材料を含む膜であることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
前記半導体基板に形成されたｐ形のベース領域と、
前記半導体基板の下部に形成されたｎ形のドレイン拡散層と、
前記半導体基板の前記ベース領域と前記ドレイン拡散層との間に形成され、前記ドレイン拡散層よりドナーとなる不純物の濃度が低いｎ形のドリフト領域と、
前記半導体基板の上面から前記ベース領域を貫通して形成されたゲートトレンチと、
前記ゲートトレンチの内面上に形成されたゲート絶縁膜と、
前記ゲートトレンチの内部に埋設されたゲート電極と、
をさらに備え、
前記ヒ素拡散層は、前記ベース領域上であって、前記ゲートトレンチに接するように形成されていることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記半導体基板の上面から所定の深さまで、前記半導体基板の面内方向における一方向に延びるように形成された複数のゲートトレンチと、
前記ゲートトレンチの相互間における前記半導体基板の上面から所定の深さまでの部分に形成されたｐ形のベース領域と、
前記半導体基板の上面から所定の深さまで形成され、前記ベース領域及び前記ゲートトレンチの前記一方向の一端と接するように形成され、前記ヒ素拡散層よりドナーとなる不純物の濃度が低いｎ形のドリフト領域と、
前記ゲートトレンチの内面上に形成されたゲート絶縁膜と、
前記ゲートトレンチの内部に埋設されたゲート電極と、
をさらに備え、
前記ヒ素拡散層は、前記ベース領域を挟んで前記ドリフト領域の反対側の部分であって前記ゲートトレンチの相互間における前記ゲートトレンチに接する部分及び前記ドリフト領域を挟んで前記ベース領域の反対側の部分であって前記ゲートトレンチの前記一方向に離間した部分の少なくともいずれかに形成され、
前記金属膜は、前記ヒ素拡散層の凹部内に
形成されていることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項８】
前記半導体基板の上部に形成されたｎ形のソース拡散層と、
前記半導体基板の前記ソース領域の下方に形成されたｐ形のベース領域と、
前記半導体基板の下部に形成されたｎ形のドレイン拡散層と、
前記半導体基板の前記ベース領域と前記ドレイン拡散層との間に形成され、前記ドレイン拡散層よりドナーとなる不純物の濃度が低いｎ形のドリフト領域と、
前記半導体基板の上面から前記ソース拡散層及び前記ベース領域を貫通して形成された複数のゲートトレンチと、
前記ゲートトレンチの内面上に形成されたゲート絶縁膜と、
前記ゲートトレンチの内部に埋設されたゲート電極と、
前記半導体基板の上面から前記ソース領域を貫通して前記ベース領域に到達するように形成されたコンタクトトレンチと、
前記コンタクトトレンチの直下領域に形成され、前記ベース領域より、アクセプターとなる不純物の濃度が高いｐ形のキャリア抜き層と、
前記ゲート電極を覆うように前記半導体基板上に設けられた層間絶縁膜と、
を備え、
前記金属膜は、前記層間絶縁膜内における前記コンタクトトレンチ上の部分及び前記コンタクトトレンチ内に形成されて前記キャリア抜き層に接続され、
前記ヒ素拡散層は、前記コンタクトトレンチの側面に接する部分に形成されていることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項９】
タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属を含むハロゲン化合物のガスと、Ｒ１Ｒ２Ｒ３Ａｓと表され、Ｒ１、Ｒ２及びＲ３の各置換基は水素または有機基を示す還元ガスとの間の熱反応によって、ヒ素を含む金属膜を形成する工程を備えたことを特徴とする金属膜の製造方法。
【請求項１０】
タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも１種の金属を含むハロゲン化合物のガスと、Ｒ１Ｒ２Ｒ３Ａｓと表され、Ｒ１、Ｒ２及びＲ３の各置換基は水素または有機基を示す還元ガスとの間の熱反応によって、ヒ素を含む金属膜を半導体基板上に形成する工程を備えたことを特徴とする半導体装置の製造方法。
【請求項１１】
前記金属膜中に含まれる前記ヒ素を前記半導体基板中に拡散させて、ヒ素拡散層を形成する工程をさらに備えたことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記半導体基板に凹部を形成する工程をさらに備え、
前記金属膜を形成する工程において、前記凹部を埋めるように前記金属膜を形成することを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
前記半導体基板は、シリコンを含み、
前記半導体基板及び前記金属膜を熱処理することによって、前記金属膜における少なくとも前記半導体基板との界面を、前記金属膜を構成する金属のシリサイドとする工程をさらに備えたことを特徴とする請求項１０〜１２のいずれか１つに記載の半導体装置の製造方法。
【請求項１４】
前記金属膜を前記半導体基板上に形成する工程の前に、
前記半導体基板上に、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化シリコン、窒化シリコン及びＳｉＮＨからなる群より選択された少なくとも１種の材料を含むライナー膜を形成する工程をさらに備えたことを特徴とする請求項１０〜１３のいずれか１つに記載の半導体装置の製造方法。
【請求項１５】
前記半導体基板の上部にｐ形のベース領域を形成する工程と、
前記半導体基板に前記ベース領域を貫通する複数のゲートトレンチを形成する工程と、
前記ゲートトレンチの内面上に、ゲート絶縁膜を形成する工程と、
前記ゲートトレンチの内部に導電部材を埋設してゲート電極を形成する工程と、
前記ゲート電極を覆うように、前記シリコン基板上に層間絶縁膜を形成する工程と、
前記半導体基板の上部及び前記層間絶縁膜における前記ゲートトレンチの相互間に、コンタクトトレンチを形成する工程と、
を備え、
前記金属膜を形成する工程において、前記コンタクトトレンチ内に前記金属膜を埋設してコンタクトを形成し、
前記ヒ素拡散層を形成する工程において、前記半導体基板を熱処理することによって、前記コンタクトに含まれる前記ヒ素を前記半導体基板中に拡散させ、前記ベース領域に接するように前記ヒ素拡散層を含むソース拡散層を形成することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１６】
前記半導体基板の上部に選択的にｐ形のベース領域を形成する工程と、
前記半導体基板の上面に、前記半導体基板の面内方向における一方向に延び、前記ベース領域を分断するように複数のゲートトレンチを形成する工程と、
前記半導体基板の上面から所定の深さで、前記ゲートトレンチから前記一方向に離間した部分にドレイン電極溝を形成する工程と、
前記半導体基板の上面から所定の深さで、前記ゲートトレンチの相互間における前記ベース領域を挟んで前記ドレイン電極溝と反対側の部分に、ソース電極溝を形成する工程と、
前記ゲートトレンチの内面上にゲート絶縁膜を形成する工程と、
前記ゲートトレンチの内部に導電部材を埋設してゲート電極を形成する工程と、
をさらに備え、
前記金属膜を形成する工程において、前記ドレイン電極溝及び前記ソース電極溝の少なくともいずれかに前記金属膜を埋設し、
前記ヒ素拡散層を形成する工程において、前記半導体基板を熱処理することによって、前記金属膜に含まれる前記ヒ素を前記半導体基板中に拡散させ、前記ヒ素拡散層を含むドレイン拡散層及びソース拡散層の少なくともいずれかを形成することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１７】
前記半導体基板の上部にｐ形のベース領域を形成する工程と、
前記半導体基板における前記ベース領域の上部にソース拡散層を形成する工程と、
前記半導体基板に前記ベース領域及び前記ソース拡散層を貫通する複数のゲートトレンチを形成する工程と、
前記ゲートトレンチの内面上に、ゲート絶縁膜を形成する工程と、
前記ゲートトレンチの内部に導電部材を埋設してゲート電極を形成する工程と、
前記ゲート電極を覆うように、前記シリコン基板上に層間絶縁膜を形成する工程と、
前記半導体基板の上部及び前記層間絶縁膜における前記ゲートトレンチの相互間に、コンタクトトレンチを形成する工程と、
前記コンタクトトレンチの底面の直下領域に、キャリア抜き層を形成する工程と、
を備え、
前記金属膜を形成する工程において、前記コンタクトトレンチ内に前記金属膜を埋設してコンタクトを形成し、
前記ヒ素拡散層を形成する工程において、前記半導体基板を熱処理することによって、前記コンタクトに含まれる前記ヒ素を前記半導体基板中に拡散させ、前記半導体基板における前記コンタクトの側面に接する部分に前記ヒ素拡散層を形成することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１８】
前記熱反応の温度を２００℃〜７００℃の範囲とすることを特徴とする請求項１０〜１７のいずれか１つに記載の半導体装置の製造方法。
【請求項１９】
前記ハロゲン化合物のガスは、タングステン六フッ化ガス（ＷＦ６）、タングステン六塩化ガス（ＷＣｌ６）、モリブデン六フッ化ガス（ＭｏＦ６）及びモリブデン六塩化ガス（ＭｏＣｌ６）からなる群より選択された少なくとも１種を含むガスであることを特徴とする請求項１０〜１８のいずれか１つに記載の半導体装置の製造方法。
【請求項２０】
前記還元ガスは、アルシンガスであることを特徴とする請求項１０〜１９のいずれか１つに記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１３−４５３９（Ｐ２０１３−４５３９Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３０６４７（Ｐ２０１１−１３０６４７）
【出願日】平成２３年６月１０日（２０１１．６．１０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月１０日（２０１１．６．１０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]