半導体装置および半導体装置の製造方法
【課題】しきい値のシフトの抑制可能な半導体装置および半導体装置の製造方法を提供する。
【解決手段】高誘電率絶縁膜１３上に、高誘電率絶縁膜１３中の金属元素１の上層への拡散を防止する拡散防止膜１０が形成されるため、高誘電率絶縁膜１３中の金属元素１の上層への拡散が防止される。その結果として、高誘電率絶縁膜１３中の金属元素１と、絶縁膜１４とゲート電極１５の境界近傍において、ゲート電極１５のＳｉ元素との反応および結合が抑制される。
【解決手段】高誘電率絶縁膜１３上に、高誘電率絶縁膜１３中の金属元素１の上層への拡散を防止する拡散防止膜１０が形成されるため、高誘電率絶縁膜１３中の金属元素１の上層への拡散が防止される。その結果として、高誘電率絶縁膜１３中の金属元素１と、絶縁膜１４とゲート電極１５の境界近傍において、ゲート電極１５のＳｉ元素との反応および結合が抑制される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関し、ゲート部に高誘電率絶縁膜を備えた半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路装置に用いられる素子の１つにＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が知られている。図１０はＭＯＳＦＥＴの模式図である。ＭＯＳＦＥＴは、スケーリング則に従い、図１０（Ａ）から図１０（Ｂ）のように、ＭＯＳＦＥＴの高さ方向と横方向のサイズを同時に縮小するとともに、素子の特性を正常に保ちながら、性能の向上がなされてきた。
【０００３】
しかし、ＭＯＳＦＥＴの微細化に伴い、ゲート絶縁膜２１（図１０（Ａ））からゲート絶縁膜２１ａ（図１０（Ｂ））のようにゲート絶縁膜の膜厚が数原子層分に相当する２ｎｍ程までに薄膜化されると、電流がゲート絶縁膜を透過、すなわちトンネル電流Ｉtが流れ始める。この結果、リーク電流が制御不可能となって増加し、また、ドレイン電流の漏洩や消費電力の増加などが生じる（例えば、特許文献１参照）。
【０００４】
特に、次世代ＭＯＳＦＥＴには、さらなる微細化が進められて、しきい値制御が可能であり、リーク電流、等価酸化膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ、ゲート絶縁膜に利用する材料の物理的な膜厚を、酸化シリコン（ＳｉＯ2）膜が示す誘電容量に対して、それと等価な誘電容量を示す膜厚に換算した値のこと。）、ヒステリシスが低いことが求められている。
【０００５】
上記の次世代ＭＯＳＦＥＴを実現するため、ゲート絶縁膜に、従来使用されていた酸化膜よりも高い誘電率を有する材料（以下、高誘電率絶縁膜と呼ぶ）の適用が提案された。そこで、酸化膜中に窒素（Ｎ2）を添加して得られる酸窒化膜の窒素濃度を高くすることで、誘電率を向上させる手法が検討された。
【０００６】
しかし、酸窒化膜の窒素濃度を高くしていくと、絶縁性が上がり、膜中欠陥起因の電荷が増大するために、ＭＯＳＦＥＴの動作速度および信頼性が大幅に劣化するという問題があった。新たに酸窒化膜の代替材料となる高誘電率絶縁膜として、酸化ハフニウム（ＨｆＯ2）や酸化アルミニウム（Ａｌ2Ｏ3）などの高誘電率材料が提案された。
【０００７】
このような高誘電率絶縁膜を用いることにより、容量換算圧膜（ＣＥＴ：Ｃａｐａｃｉｔａｎｃｅ Ｅｑｕｉｖａｌｅｎｔ Ｔｈｉｃｋｎｅｓｓ、ゲート絶縁体に利用している材料が示す誘電容量に対して、それと等価な誘電容量を示すＳｉＯ2膜の膜厚に換算した値のこと。）をトンネル電流Ｉtが流れない程の膜厚に抑えながら、物理膜厚を大きくすることができる。このため、ゲート絶縁膜中のトンネル電流Ｉtの発生が抑えられ、リーク電流を低減させることが可能となった。
【特許文献１】特開２００６−０１９６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、高誘電率材料を用いる場合、次のような問題があった。
以下、図１１、図１２を用いて説明する。
図１１は、ゲート部の断面模式図である。
【０００９】
図１１について、半導体基板（図示せず）上に形成された酸化膜３２０上に、高誘電率絶縁膜３３０が形成され、その上に高誘電率絶縁膜３３０よりもシリコン（Ｓｉ）組成が大きい絶縁膜３４０が形成されている。さらにその上に、ポリシリコンより構成されるゲート電極３５０が形成されている。
【００１０】
図１２は、ＭＯＳＦＥＴのゲート電圧−ドレイン電流特性を示す図である。図１２では、ゲート部に酸窒化膜または高誘電率材料からなる高誘電率絶縁膜３３０を有するｐＭＯＳＦＥＴとｎＭＯＳＦＥＴのゲート電圧−ドレイン電流特性が示されている。図１２によれば、高誘電率絶縁膜３３０が高誘電率材料からなる場合は、酸窒化膜からなる場合と比較して、特に、ｐＭＯＳＦＥＴにおいては、しきい値が０．６Ｖ〜０．７Ｖシフトする。これによって、ｐＭＯＳＦＥＴとｎＭＯＳＦＥＴのしきい値が異なり、ＣＭＯＳ回路を構成することができなくなる問題があった。
【００１１】
このしきい値のシフトの原因としては以下のことが考えられる。ＭＯＳＦＥＴはその製造工程において、ソース／ドレイン領域形成のために、不純物ドープ後に熱処理を行う。その際、図１１に示すように、高誘電率絶縁膜３３０中の例えば、ハフニウム（Ｈｆ）などの金属元素３０は熱エネルギーを受けて拡散する。拡散した金属元素３０は、絶縁膜３４０とゲート電極３５０の境界近傍において、ゲート電極３５０のＳｉ元素と反応し、結合し、双極子が構成されることにより電場が生じる。このように、絶縁膜３４０とゲート電極３５０の境界近傍において発生する電場がしきい値のシフトを引き起こす。このことから、高誘電率材料を用いると、ＣＭＯＳとして動作させることができなくなってしまう。
【００１２】
本発明はこのような点に鑑みてなされたものであり、しきい値のシフトの抑制可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明では、上記課題を解決するために、図１に例示するように、ゲート部に高誘電率絶縁膜１３を備えた半導体装置において、高誘電率絶縁膜１３上に形成され、高誘電率絶縁膜１３から上層への金属元素１の拡散を防止する拡散防止膜１０と、拡散防止膜１０上に形成される絶縁膜１４と、絶縁膜１４上に形成されるゲート電極１５と、を有することを特徴とする半導体装置が提供される。
【００１４】
上記の構成によれば、高誘電率絶縁膜１３上に、高誘電率絶縁膜１３中の金属元素１の上層への拡散を防止する拡散防止膜１０が形成されるため、高誘電率絶縁膜１３中の金属元素１の上層への拡散が防止される。
【００１５】
また、本発明では、ゲート部に高誘電率絶縁膜を備えた半導体装置の製造方法において、前記高誘電率絶縁膜上に、前記高誘電率絶縁膜から上層への金属元素の拡散を防止する拡散防止膜を形成する工程と、前記拡散防止膜上に、絶縁膜を形成する工程と、前記絶縁膜上に、ゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【００１６】
上記の方法によれば、高誘電率絶縁膜上に、高誘電率絶縁膜の上層への金属元素の拡散を防止する拡散防止膜が形成され、拡散防止膜上に、絶縁膜が形成されることにより、高誘電率絶縁膜中の金属元素の上層への拡散が防止される。
【発明の効果】
【００１７】
本発明の半導体装置によれば、高誘電率絶縁膜上に、高誘電率絶縁膜中の金属元素の上層への拡散を防止する拡散防止膜を形成するため、高誘電率絶縁膜中の金属元素の上層への拡散を防止し、拡散防止膜上の絶縁膜とゲート電極との境界において、金属元素とゲート電極の元素との反応および結合を抑制することができる。これにより、ＭＯＳＦＥＴのしきい値のシフトの抑制ができるようになる。
【００１８】
また、本発明の半導体装置の製造方法によれば、高誘電率絶縁膜上に、高誘電率絶縁膜の上層への金属元素の拡散を防止する拡散防止膜を形成し、拡散防止膜上に、絶縁膜を形成することにより、高誘電率絶縁膜中の金属元素の上層への拡散を防止することができる。この結果、ＭＯＳＦＥＴのしきい値のシフトの抑制ができるようになる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は本実施の形態の半導体装置の特徴部分であるＭＯＳＦＥＴのゲート部の断面模式図である。図１の構成は以下の通りである。半導体基板（図示せず）上に、酸化膜１２および高誘電率絶縁膜１３が順に形成されている。その上に、拡散防止膜１０が形成されている。拡散防止膜１０上には、高誘電率絶縁膜１３よりＳｉ組成が大きい絶縁膜１４が形成されている。さらに、その上に、ポリシリコンより構成されるゲート電極１５が形成されている。尚、例として酸化膜１２には、ＳｉＯ2膜、高誘電率絶縁膜１３には、ＨｆＯ2膜、拡散防止膜１０には、窒化シリコン（ＳｉＮ）膜（膜厚０．２ｎｍ〜０．５ｎｍ）、絶縁膜１４には、ハフニウムシリケート（ＨｆＳｉＯ）膜といった材料が挙げられる。
【００２０】
上記のような構成とすることによって従来と比べて以下のような効果が期待できる。
ゲート部に高誘電率絶縁膜１３を有するＭＯＳＦＥＴの製造工程において、ソース／ドレイン領域（図示せず）形成のために、不純物ドープ後に熱処理を行う。熱処理を行うと、高誘電率絶縁膜１３中のＨｆなどの金属元素１が熱エネルギーを受けて拡散する。しかし、従来と異なり、金属元素１は拡散防止膜１０によって、Ｓｉ組成が大きい絶縁膜１４への拡散が抑制され、金属元素１およびゲート電極１５のＳｉ元素との反応が抑制される。結果、しきい値のシフトを抑制することができるので、ＣＭＯＳを動作させることができるようになる。
【００２１】
以下、本実施の形態の半導体装置の製造方法を説明する。
図２から図９は、ＭＯＳＦＥＴの各製造工程における断面模式図である。
以下、ｎＭＯＳＦＥＴの製造方法について説明する。
【００２２】
Ｓｉ基板１１０上に、Ｐ型不純物ドープ領域を形成するために、ホウ素（Ｂ）イオンを注入し、高温の酸素（Ｏ2）雰囲気中にさらして、ＳｉＯ2膜１２０を形成する（図２）。ＳｉＯ2膜１２０を形成後、ＨｆＯ2膜１３０を形成する（図３）。
【００２３】
ＨｆＯ2膜１３０形成後、ＨｆＯ2膜１３０の表面に対し窒化処理を行い、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって、ＳｉＮ膜１００を０．２ｎｍ〜０．５ｎｍ形成する（図４）。
【００２４】
ＳｉＮ膜１００形成後、ＨｆＳｉＯ膜１４０を形成する（図５）。ＨｆＳｉＯ膜１４０形成後、ゲート電極として、ポリシリコン膜１５０を形成する（図６）。ポリシリコン膜１５０形成後、フォトレジスト（図示せず）を塗布し、露光および現像し、フォトレジストパターン２００を形成する（図７）。フォトレジストパターン２００をマスクとして、エッチングを行い、フォトレジストパターン２００除去後、酸化膜２１０を形成する（図８）。その後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）にて、サイドウォール２１０ａを形成し、例えば、リン（Ｐ）イオンを注入し、熱処理を行って、ソース領域２２０／ドレイン領域２３０を形成する（図９）。その後は、配線工程などを行う。
【００２５】
以上のように、高誘電率材料上に拡散防止膜を形成することにより、高誘電率材料中の金属元素の拡散を抑制することができ、金属元素とゲート電極のＳｉ元素との反応が抑制される。結果、しきい値のシフトを抑制することができるので、ＣＭＯＳを動作させることができるようになる。
【００２６】
尚、上記実施の形態において、半導体基板として、Ｓｉ基板１１０を用いた場合を述べたが、ゲルマニウム（Ｇｅ）を用いた場合でも同様の効果を得ることが可能である。
同様に、高誘電率絶縁膜として、ＨｆＯ2膜１３０を用いたが、ＨｆＯ2膜１３０の他に、Ｈｆ、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、ランタン（Ｌａ）、タンタル（Ｔａ）のうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜を用いた場合でも同様の効果を得ることが可能である。
【００２７】
同様に、拡散防止膜として、ＭＯＣＶＤ法において形成されたＳｉＮ膜１００を用いた場合を例に述べたが、ＭＯＣＶＤ法もしくは原子層蒸着法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて、ＳｉＮ、窒化アルミニウム（ＡｌＮ）、窒化ハフニウム（ＨｆＮ）を、ＥＯＴを考慮し膜厚を０．２ｎｍ〜０．５ｎｍとして形成される場合でも同様の効果を得ることができる。
【００２８】
また、同様に、上記では、Ｓｉ組成が大きい絶縁膜として、ＨｆＳｉＯ膜１４０を用いたが、Ｓｉを含み、かつ、Ｈｆ、Ｚｒ、Ｙ、Ｌａ、Ｔａのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜を用いた場合でも同様の効果を得ることができる。
【００２９】
（付記１） ゲート部に高誘電率絶縁膜を備えた半導体装置において、
前記高誘電率絶縁膜上に形成され、前記高誘電率絶縁膜から上層への金属元素の拡散を防止する拡散防止膜と、
前記拡散防止膜上に形成される絶縁膜と、
前記絶縁膜上に形成されるゲート電極と、
を有することを特徴とする半導体装置。
【００３０】
（付記２） 前記高誘電率絶縁膜は、ハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする付記１記載の半導体装置。
【００３１】
（付記３） 前記拡散防止膜は、窒化シリコン、窒化アルミニウムまたは窒化ハフニウムで構成されることを特徴とする付記１記載の半導体装置。
（付記４） 前記拡散防止膜の膜厚を０．２ｎｍ〜０．５ｎｍとすることを特徴とする付記３記載の半導体装置。
【００３２】
（付記５） 前記絶縁膜は、シリコンを含み、かつハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする付記１記載の半導体装置。
【００３３】
（付記６） 前記絶縁膜は前記高誘電率絶縁膜よりもシリコン組成が大きいことを特徴とする付記１記載の半導体装置。
（付記７） ゲート部に高誘電率絶縁膜を備えた半導体装置の製造方法において、
前記高誘電率絶縁膜上に、前記高誘電率絶縁膜から上層への金属元素の拡散を防止する拡散防止膜を形成する工程と、
前記拡散防止膜上に、絶縁膜を形成する工程と、
前記絶縁膜上に、ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【００３４】
（付記８） 前記拡散防止膜を形成する工程の前に、前記高誘電率絶縁膜上に窒化処理を行う工程をさらに有することを特徴とする付記７記載の半導体装置の製造方法。
（付記９） 前記高誘電率絶縁膜は、ハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする付記７記載の半導体装置の製造方法。
【００３５】
（付記１０） 前記拡散防止膜は、窒化シリコン、窒化アルミニウムまたは窒化ハフニウムで構成されることを特徴とする付記７記載の半導体装置の製造方法。
（付記１１） 前記拡散防止膜の膜厚を０．２ｎｍ〜０．５ｎｍとすることを特徴とする付記１０記載の半導体装置の製造方法。
【００３６】
（付記１２） 前記拡散防止膜を、ＭＯＣＶＤ法もしくはＡＬＤ法により形成することを特徴とする付記７記載の半導体装置の製造方法。
（付記１３） 前記絶縁膜は、シリコンを含み、かつハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする付記７記載の半導体装置の製造方法。
【００３７】
（付記１４） 前記絶縁膜は、前記高誘電率絶縁膜よりもシリコン組成が大きいことを特徴とする付記７記載の半導体装置の製造方法。
【図面の簡単な説明】
【００３８】
【図１】本実施の形態の半導体装置の特徴部分であるＭＯＳＦＥＴのゲート部の断面模式図である。
【図２】ＭＯＳＦＥＴの各製造工程における断面模式図（その１）である。
【図３】ＭＯＳＦＥＴの各製造工程における断面模式図（その２）である。
【図４】ＭＯＳＦＥＴの各製造工程における断面模式図（その３）である。
【図５】ＭＯＳＦＥＴの各製造工程における断面模式図（その４）である。
【図６】ＭＯＳＦＥＴの各製造工程における断面模式図（その５）である。
【図７】ＭＯＳＦＥＴの各製造工程における断面模式図（その６）である。
【図８】ＭＯＳＦＥＴの各製造工程における断面模式図（その７）である。
【図９】ＭＯＳＦＥＴの各製造工程における断面模式図（その８）である。
【図１０】ＭＯＳＦＥＴの模式図である。
【図１１】ゲート部の断面模式図である。
【図１２】ＭＯＳＦＥＴのゲート電圧−ドレイン電流特性を示す図である。
【符号の説明】
【００３９】
１ 金属元素
１０ 拡散防止膜
１２ 酸化膜
１３ 高誘電率絶縁膜
１４ 絶縁膜
１５ ゲート電極
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関し、ゲート部に高誘電率絶縁膜を備えた半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路装置に用いられる素子の１つにＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が知られている。図１０はＭＯＳＦＥＴの模式図である。ＭＯＳＦＥＴは、スケーリング則に従い、図１０（Ａ）から図１０（Ｂ）のように、ＭＯＳＦＥＴの高さ方向と横方向のサイズを同時に縮小するとともに、素子の特性を正常に保ちながら、性能の向上がなされてきた。
【０００３】
しかし、ＭＯＳＦＥＴの微細化に伴い、ゲート絶縁膜２１（図１０（Ａ））からゲート絶縁膜２１ａ（図１０（Ｂ））のようにゲート絶縁膜の膜厚が数原子層分に相当する２ｎｍ程までに薄膜化されると、電流がゲート絶縁膜を透過、すなわちトンネル電流Ｉtが流れ始める。この結果、リーク電流が制御不可能となって増加し、また、ドレイン電流の漏洩や消費電力の増加などが生じる（例えば、特許文献１参照）。
【０００４】
特に、次世代ＭＯＳＦＥＴには、さらなる微細化が進められて、しきい値制御が可能であり、リーク電流、等価酸化膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ、ゲート絶縁膜に利用する材料の物理的な膜厚を、酸化シリコン（ＳｉＯ2）膜が示す誘電容量に対して、それと等価な誘電容量を示す膜厚に換算した値のこと。）、ヒステリシスが低いことが求められている。
【０００５】
上記の次世代ＭＯＳＦＥＴを実現するため、ゲート絶縁膜に、従来使用されていた酸化膜よりも高い誘電率を有する材料（以下、高誘電率絶縁膜と呼ぶ）の適用が提案された。そこで、酸化膜中に窒素（Ｎ2）を添加して得られる酸窒化膜の窒素濃度を高くすることで、誘電率を向上させる手法が検討された。
【０００６】
しかし、酸窒化膜の窒素濃度を高くしていくと、絶縁性が上がり、膜中欠陥起因の電荷が増大するために、ＭＯＳＦＥＴの動作速度および信頼性が大幅に劣化するという問題があった。新たに酸窒化膜の代替材料となる高誘電率絶縁膜として、酸化ハフニウム（ＨｆＯ2）や酸化アルミニウム（Ａｌ2Ｏ3）などの高誘電率材料が提案された。
【０００７】
このような高誘電率絶縁膜を用いることにより、容量換算圧膜（ＣＥＴ：Ｃａｐａｃｉｔａｎｃｅ Ｅｑｕｉｖａｌｅｎｔ Ｔｈｉｃｋｎｅｓｓ、ゲート絶縁体に利用している材料が示す誘電容量に対して、それと等価な誘電容量を示すＳｉＯ2膜の膜厚に換算した値のこと。）をトンネル電流Ｉtが流れない程の膜厚に抑えながら、物理膜厚を大きくすることができる。このため、ゲート絶縁膜中のトンネル電流Ｉtの発生が抑えられ、リーク電流を低減させることが可能となった。
【特許文献１】特開２００６−０１９６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、高誘電率材料を用いる場合、次のような問題があった。
以下、図１１、図１２を用いて説明する。
図１１は、ゲート部の断面模式図である。
【０００９】
図１１について、半導体基板（図示せず）上に形成された酸化膜３２０上に、高誘電率絶縁膜３３０が形成され、その上に高誘電率絶縁膜３３０よりもシリコン（Ｓｉ）組成が大きい絶縁膜３４０が形成されている。さらにその上に、ポリシリコンより構成されるゲート電極３５０が形成されている。
【００１０】
図１２は、ＭＯＳＦＥＴのゲート電圧−ドレイン電流特性を示す図である。図１２では、ゲート部に酸窒化膜または高誘電率材料からなる高誘電率絶縁膜３３０を有するｐＭＯＳＦＥＴとｎＭＯＳＦＥＴのゲート電圧−ドレイン電流特性が示されている。図１２によれば、高誘電率絶縁膜３３０が高誘電率材料からなる場合は、酸窒化膜からなる場合と比較して、特に、ｐＭＯＳＦＥＴにおいては、しきい値が０．６Ｖ〜０．７Ｖシフトする。これによって、ｐＭＯＳＦＥＴとｎＭＯＳＦＥＴのしきい値が異なり、ＣＭＯＳ回路を構成することができなくなる問題があった。
【００１１】
このしきい値のシフトの原因としては以下のことが考えられる。ＭＯＳＦＥＴはその製造工程において、ソース／ドレイン領域形成のために、不純物ドープ後に熱処理を行う。その際、図１１に示すように、高誘電率絶縁膜３３０中の例えば、ハフニウム（Ｈｆ）などの金属元素３０は熱エネルギーを受けて拡散する。拡散した金属元素３０は、絶縁膜３４０とゲート電極３５０の境界近傍において、ゲート電極３５０のＳｉ元素と反応し、結合し、双極子が構成されることにより電場が生じる。このように、絶縁膜３４０とゲート電極３５０の境界近傍において発生する電場がしきい値のシフトを引き起こす。このことから、高誘電率材料を用いると、ＣＭＯＳとして動作させることができなくなってしまう。
【００１２】
本発明はこのような点に鑑みてなされたものであり、しきい値のシフトの抑制可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明では、上記課題を解決するために、図１に例示するように、ゲート部に高誘電率絶縁膜１３を備えた半導体装置において、高誘電率絶縁膜１３上に形成され、高誘電率絶縁膜１３から上層への金属元素１の拡散を防止する拡散防止膜１０と、拡散防止膜１０上に形成される絶縁膜１４と、絶縁膜１４上に形成されるゲート電極１５と、を有することを特徴とする半導体装置が提供される。
【００１４】
上記の構成によれば、高誘電率絶縁膜１３上に、高誘電率絶縁膜１３中の金属元素１の上層への拡散を防止する拡散防止膜１０が形成されるため、高誘電率絶縁膜１３中の金属元素１の上層への拡散が防止される。
【００１５】
また、本発明では、ゲート部に高誘電率絶縁膜を備えた半導体装置の製造方法において、前記高誘電率絶縁膜上に、前記高誘電率絶縁膜から上層への金属元素の拡散を防止する拡散防止膜を形成する工程と、前記拡散防止膜上に、絶縁膜を形成する工程と、前記絶縁膜上に、ゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【００１６】
上記の方法によれば、高誘電率絶縁膜上に、高誘電率絶縁膜の上層への金属元素の拡散を防止する拡散防止膜が形成され、拡散防止膜上に、絶縁膜が形成されることにより、高誘電率絶縁膜中の金属元素の上層への拡散が防止される。
【発明の効果】
【００１７】
本発明の半導体装置によれば、高誘電率絶縁膜上に、高誘電率絶縁膜中の金属元素の上層への拡散を防止する拡散防止膜を形成するため、高誘電率絶縁膜中の金属元素の上層への拡散を防止し、拡散防止膜上の絶縁膜とゲート電極との境界において、金属元素とゲート電極の元素との反応および結合を抑制することができる。これにより、ＭＯＳＦＥＴのしきい値のシフトの抑制ができるようになる。
【００１８】
また、本発明の半導体装置の製造方法によれば、高誘電率絶縁膜上に、高誘電率絶縁膜の上層への金属元素の拡散を防止する拡散防止膜を形成し、拡散防止膜上に、絶縁膜を形成することにより、高誘電率絶縁膜中の金属元素の上層への拡散を防止することができる。この結果、ＭＯＳＦＥＴのしきい値のシフトの抑制ができるようになる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は本実施の形態の半導体装置の特徴部分であるＭＯＳＦＥＴのゲート部の断面模式図である。図１の構成は以下の通りである。半導体基板（図示せず）上に、酸化膜１２および高誘電率絶縁膜１３が順に形成されている。その上に、拡散防止膜１０が形成されている。拡散防止膜１０上には、高誘電率絶縁膜１３よりＳｉ組成が大きい絶縁膜１４が形成されている。さらに、その上に、ポリシリコンより構成されるゲート電極１５が形成されている。尚、例として酸化膜１２には、ＳｉＯ2膜、高誘電率絶縁膜１３には、ＨｆＯ2膜、拡散防止膜１０には、窒化シリコン（ＳｉＮ）膜（膜厚０．２ｎｍ〜０．５ｎｍ）、絶縁膜１４には、ハフニウムシリケート（ＨｆＳｉＯ）膜といった材料が挙げられる。
【００２０】
上記のような構成とすることによって従来と比べて以下のような効果が期待できる。
ゲート部に高誘電率絶縁膜１３を有するＭＯＳＦＥＴの製造工程において、ソース／ドレイン領域（図示せず）形成のために、不純物ドープ後に熱処理を行う。熱処理を行うと、高誘電率絶縁膜１３中のＨｆなどの金属元素１が熱エネルギーを受けて拡散する。しかし、従来と異なり、金属元素１は拡散防止膜１０によって、Ｓｉ組成が大きい絶縁膜１４への拡散が抑制され、金属元素１およびゲート電極１５のＳｉ元素との反応が抑制される。結果、しきい値のシフトを抑制することができるので、ＣＭＯＳを動作させることができるようになる。
【００２１】
以下、本実施の形態の半導体装置の製造方法を説明する。
図２から図９は、ＭＯＳＦＥＴの各製造工程における断面模式図である。
以下、ｎＭＯＳＦＥＴの製造方法について説明する。
【００２２】
Ｓｉ基板１１０上に、Ｐ型不純物ドープ領域を形成するために、ホウ素（Ｂ）イオンを注入し、高温の酸素（Ｏ2）雰囲気中にさらして、ＳｉＯ2膜１２０を形成する（図２）。ＳｉＯ2膜１２０を形成後、ＨｆＯ2膜１３０を形成する（図３）。
【００２３】
ＨｆＯ2膜１３０形成後、ＨｆＯ2膜１３０の表面に対し窒化処理を行い、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって、ＳｉＮ膜１００を０．２ｎｍ〜０．５ｎｍ形成する（図４）。
【００２４】
ＳｉＮ膜１００形成後、ＨｆＳｉＯ膜１４０を形成する（図５）。ＨｆＳｉＯ膜１４０形成後、ゲート電極として、ポリシリコン膜１５０を形成する（図６）。ポリシリコン膜１５０形成後、フォトレジスト（図示せず）を塗布し、露光および現像し、フォトレジストパターン２００を形成する（図７）。フォトレジストパターン２００をマスクとして、エッチングを行い、フォトレジストパターン２００除去後、酸化膜２１０を形成する（図８）。その後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）にて、サイドウォール２１０ａを形成し、例えば、リン（Ｐ）イオンを注入し、熱処理を行って、ソース領域２２０／ドレイン領域２３０を形成する（図９）。その後は、配線工程などを行う。
【００２５】
以上のように、高誘電率材料上に拡散防止膜を形成することにより、高誘電率材料中の金属元素の拡散を抑制することができ、金属元素とゲート電極のＳｉ元素との反応が抑制される。結果、しきい値のシフトを抑制することができるので、ＣＭＯＳを動作させることができるようになる。
【００２６】
尚、上記実施の形態において、半導体基板として、Ｓｉ基板１１０を用いた場合を述べたが、ゲルマニウム（Ｇｅ）を用いた場合でも同様の効果を得ることが可能である。
同様に、高誘電率絶縁膜として、ＨｆＯ2膜１３０を用いたが、ＨｆＯ2膜１３０の他に、Ｈｆ、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、ランタン（Ｌａ）、タンタル（Ｔａ）のうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜を用いた場合でも同様の効果を得ることが可能である。
【００２７】
同様に、拡散防止膜として、ＭＯＣＶＤ法において形成されたＳｉＮ膜１００を用いた場合を例に述べたが、ＭＯＣＶＤ法もしくは原子層蒸着法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて、ＳｉＮ、窒化アルミニウム（ＡｌＮ）、窒化ハフニウム（ＨｆＮ）を、ＥＯＴを考慮し膜厚を０．２ｎｍ〜０．５ｎｍとして形成される場合でも同様の効果を得ることができる。
【００２８】
また、同様に、上記では、Ｓｉ組成が大きい絶縁膜として、ＨｆＳｉＯ膜１４０を用いたが、Ｓｉを含み、かつ、Ｈｆ、Ｚｒ、Ｙ、Ｌａ、Ｔａのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜を用いた場合でも同様の効果を得ることができる。
【００２９】
（付記１） ゲート部に高誘電率絶縁膜を備えた半導体装置において、
前記高誘電率絶縁膜上に形成され、前記高誘電率絶縁膜から上層への金属元素の拡散を防止する拡散防止膜と、
前記拡散防止膜上に形成される絶縁膜と、
前記絶縁膜上に形成されるゲート電極と、
を有することを特徴とする半導体装置。
【００３０】
（付記２） 前記高誘電率絶縁膜は、ハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする付記１記載の半導体装置。
【００３１】
（付記３） 前記拡散防止膜は、窒化シリコン、窒化アルミニウムまたは窒化ハフニウムで構成されることを特徴とする付記１記載の半導体装置。
（付記４） 前記拡散防止膜の膜厚を０．２ｎｍ〜０．５ｎｍとすることを特徴とする付記３記載の半導体装置。
【００３２】
（付記５） 前記絶縁膜は、シリコンを含み、かつハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする付記１記載の半導体装置。
【００３３】
（付記６） 前記絶縁膜は前記高誘電率絶縁膜よりもシリコン組成が大きいことを特徴とする付記１記載の半導体装置。
（付記７） ゲート部に高誘電率絶縁膜を備えた半導体装置の製造方法において、
前記高誘電率絶縁膜上に、前記高誘電率絶縁膜から上層への金属元素の拡散を防止する拡散防止膜を形成する工程と、
前記拡散防止膜上に、絶縁膜を形成する工程と、
前記絶縁膜上に、ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【００３４】
（付記８） 前記拡散防止膜を形成する工程の前に、前記高誘電率絶縁膜上に窒化処理を行う工程をさらに有することを特徴とする付記７記載の半導体装置の製造方法。
（付記９） 前記高誘電率絶縁膜は、ハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする付記７記載の半導体装置の製造方法。
【００３５】
（付記１０） 前記拡散防止膜は、窒化シリコン、窒化アルミニウムまたは窒化ハフニウムで構成されることを特徴とする付記７記載の半導体装置の製造方法。
（付記１１） 前記拡散防止膜の膜厚を０．２ｎｍ〜０．５ｎｍとすることを特徴とする付記１０記載の半導体装置の製造方法。
【００３６】
（付記１２） 前記拡散防止膜を、ＭＯＣＶＤ法もしくはＡＬＤ法により形成することを特徴とする付記７記載の半導体装置の製造方法。
（付記１３） 前記絶縁膜は、シリコンを含み、かつハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする付記７記載の半導体装置の製造方法。
【００３７】
（付記１４） 前記絶縁膜は、前記高誘電率絶縁膜よりもシリコン組成が大きいことを特徴とする付記７記載の半導体装置の製造方法。
【図面の簡単な説明】
【００３８】
【図１】本実施の形態の半導体装置の特徴部分であるＭＯＳＦＥＴのゲート部の断面模式図である。
【図２】ＭＯＳＦＥＴの各製造工程における断面模式図（その１）である。
【図３】ＭＯＳＦＥＴの各製造工程における断面模式図（その２）である。
【図４】ＭＯＳＦＥＴの各製造工程における断面模式図（その３）である。
【図５】ＭＯＳＦＥＴの各製造工程における断面模式図（その４）である。
【図６】ＭＯＳＦＥＴの各製造工程における断面模式図（その５）である。
【図７】ＭＯＳＦＥＴの各製造工程における断面模式図（その６）である。
【図８】ＭＯＳＦＥＴの各製造工程における断面模式図（その７）である。
【図９】ＭＯＳＦＥＴの各製造工程における断面模式図（その８）である。
【図１０】ＭＯＳＦＥＴの模式図である。
【図１１】ゲート部の断面模式図である。
【図１２】ＭＯＳＦＥＴのゲート電圧−ドレイン電流特性を示す図である。
【符号の説明】
【００３９】
１ 金属元素
１０ 拡散防止膜
１２ 酸化膜
１３ 高誘電率絶縁膜
１４ 絶縁膜
１５ ゲート電極
【特許請求の範囲】
【請求項１】
ゲート部に高誘電率絶縁膜を備えた半導体装置において、
前記高誘電率絶縁膜上に形成され、前記高誘電率絶縁膜から上層への金属元素の拡散を防止する拡散防止膜と、
前記拡散防止膜上に形成される絶縁膜と、
前記絶縁膜上に形成されるゲート電極と、
を有することを特徴とする半導体装置。
【請求項２】
前記高誘電率絶縁膜は、ハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記拡散防止膜は、窒化シリコン、窒化アルミニウムまたは窒化ハフニウムで構成されることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記拡散防止膜の膜厚を０．２ｎｍ〜０．５ｎｍとすることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記絶縁膜は、シリコンを含み、かつハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記絶縁膜は前記高誘電率絶縁膜よりもシリコン組成が大きいことを特徴とする請求項１記載の半導体装置。
【請求項７】
ゲート部に高誘電率絶縁膜を備えた半導体装置の製造方法において、
前記高誘電率絶縁膜上に、前記高誘電率絶縁膜から上層への金属元素の拡散を防止する拡散防止膜を形成する工程と、
前記拡散防止膜上に、絶縁膜を形成する工程と、
前記絶縁膜上に、ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項８】
前記拡散防止膜を形成する工程の前に、前記高誘電率絶縁膜上に窒化処理を行う工程をさらに有することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記拡散防止膜は、窒化シリコン、窒化アルミニウムまたは窒化ハフニウムで構成されることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１０】
前記拡散防止膜を、ＭＯＣＶＤ法もしくはＡＬＤ法により形成することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１】
ゲート部に高誘電率絶縁膜を備えた半導体装置において、
前記高誘電率絶縁膜上に形成され、前記高誘電率絶縁膜から上層への金属元素の拡散を防止する拡散防止膜と、
前記拡散防止膜上に形成される絶縁膜と、
前記絶縁膜上に形成されるゲート電極と、
を有することを特徴とする半導体装置。
【請求項２】
前記高誘電率絶縁膜は、ハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記拡散防止膜は、窒化シリコン、窒化アルミニウムまたは窒化ハフニウムで構成されることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記拡散防止膜の膜厚を０．２ｎｍ〜０．５ｎｍとすることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記絶縁膜は、シリコンを含み、かつハフニウム、アルミニウム、ジルコニウム、イットリウム、ランタン、タンタルのうち少なくとも１種類を含む酸化膜、酸窒化膜または窒化膜で構成されることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記絶縁膜は前記高誘電率絶縁膜よりもシリコン組成が大きいことを特徴とする請求項１記載の半導体装置。
【請求項７】
ゲート部に高誘電率絶縁膜を備えた半導体装置の製造方法において、
前記高誘電率絶縁膜上に、前記高誘電率絶縁膜から上層への金属元素の拡散を防止する拡散防止膜を形成する工程と、
前記拡散防止膜上に、絶縁膜を形成する工程と、
前記絶縁膜上に、ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項８】
前記拡散防止膜を形成する工程の前に、前記高誘電率絶縁膜上に窒化処理を行う工程をさらに有することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記拡散防止膜は、窒化シリコン、窒化アルミニウムまたは窒化ハフニウムで構成されることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１０】
前記拡散防止膜を、ＭＯＣＶＤ法もしくはＡＬＤ法により形成することを特徴とする請求項７記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００７−２６６５５２（Ｐ２００７−２６６５５２Ａ）
【公開日】平成１９年１０月１１日（２００７．１０．１１）
【国際特許分類】
【出願番号】特願２００６−９３２７６（Ｐ２００６−９３２７６）
【出願日】平成１８年３月３０日（２００６．３．３０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１９年１０月１１日（２００７．１０．１１）
【国際特許分類】
【出願日】平成１８年３月３０日（２００６．３．３０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]