半導体装置とその製造方法

【課題】信頼性の高いヘテロ接合を有するノーマリオフ型の半導体装置を提供すること。
【解決手段】半導体装置１は金属膜２２を備えている。金属膜２２は、ゲート部３０とドレイン電極２４及び／又はソース電極２６の間の半導体積層体１０の表面の少なくとも一部に設けられている。金属膜２２は、半導体積層体１０の表面部に窒素空孔を形成することが可能な材料である。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合を有するノーマリオフ型の半導体装置とその製造方法に関する。
【背景技術】
【０００２】
電子走行層と電子供給層で構成されるヘテロ接合面に形成される２次元電子ガス層をチャネルとして利用する半導体装置が知られている。この種の半導体装置では、ノーマリオフで動作することが望まれており、その開発が活発に進められている。ノーマリオフを実現する技術の１つに、電子供給層の厚みを薄くすることによって、２次元電子ガス層の電子濃度を薄くする技術が開発されている。２次元電子ガス層の電子濃度を薄くすることで、閾値が正側にシフトし、ノーマリオフが実現される。しかしながら、２次元電子ガス層の電子濃度が薄くなると、オン抵抗が高くなるという問題がある。
【０００３】
このような問題に対処するために、特許文献１は、電子供給層の厚みを薄くするとともに、ゲート部とドレイン電極の間、及びゲート部とソース電極の間の電子供給層の表面に、２次元電子ガス層に電子を供給することが可能なｎ型の有機半導体膜（例えば、フラーレン）を選択的に形成する技術を開示している。これにより、特許文献１の技術では、ゲート部の下方の２次元電子ガス層の電子密度を薄く維持しながら、それ以外の２次元電子ガス層の電子密度を選択的に濃くすることができる。特許文献１の技術によると、ノーマリオフを維持しながら、オン抵抗を低減することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−９６２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、有機半導体膜は、安定した品質で製造することが難しく、信頼性が低いという問題がある。本発明は、信頼性の高いヘテロ接合を有するノーマリオフ型の半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本明細書で開示される半導体装置は、半導体積層体と第１電極と第２電極とゲート部と金属膜とを備えている。半導体積層体は、窒化物半導体の第１半導体層と窒化物半導体の第２半導体層を有しており、第１半導体層と第２半導体層はヘテロ接合を構成している。第１電極は、半導体積層体の表面の一部に対向して設けられており、へテロ接合の第１部位に電気的に接続されている。第２電極は、半導体積層体の表面の一部に対向して設けられており、へテロ接合の第１部位とは異なる第２部位に電気的に接続されている。ゲート部は、第１電極と第２電極の間の半導体積層体の表面の一部に対向して設けられている。ここで、「半導体積層体の表面に対向する」とは、半導体積層体の表面に接触する場合の他に、他の部材を介して半導体積層体の表面に対向する場合を含む。金属膜は、ゲート部と第１電極及び／又は第２電極の間の半導体積層体の表面の少なくとも一部に接触して設けられている。金属膜は、半導体積層体の表面部に窒素空孔を形成することが可能な材料である。この態様の半導体装置によると、金属膜の下方に存在する半導体積層体の表面部に窒素空孔が選択的に形成されており、その窒素空孔が電子キャリアのドナーとして働くことから、金属膜の下方に存在する２次元電子ガス層の電子密度を選択的に濃くすることができる。金属膜は、ゲート部に対応する範囲には設けられておらず、ゲート部と第１電極の間、及び／又はゲート部と第２電極の間の少なくとも一部に設けられている。これにより、ゲート部の下方の電子密度を相対的に薄くしてノーマリオフを実現しながら、ゲート部と第１電極の間、及び／又はゲート部と第２電極の間に対応する２次元電子ガス層の電子濃度を相対的に濃くしてオン抵抗を低減することができる。さらに、金属膜は、半導体装置の材料として広く用いられているものであり、既知の製造技術を用いて安定した品質で作成することが可能である。本明細書で開示される技術によると、信頼性の高いヘテロ接合を有するノーマリオフ型の半導体装置を提供することができる。
【０００７】
金属膜の少なくとも一部は、金属窒化物であってもよい。この金属窒化物は、半導体積層体の表面部に存在していた窒素と金属膜を構成する金属が結合して形成される。すなわち、この態様の半導体装置は、金属膜を構成する金属に窒素と結合し易い材料を用いたときの形態を示している。この態様の半導体装置によると、半導体積層体の表面部に存在していた窒素が金属膜を結合し、半導体積層体の表面部に窒素空孔が形成される。
【０００８】
金属膜の材料は、チタン、クロム、バナジウム、タンタル、ニッケル、ジルコニウム、ニオブ、タングステン、及びモリブテンからなる群から選択される少なくとも１つを含んでいてもよい。これらの材料は、窒素と結合して窒素空孔を形成することができる。
【０００９】
金属膜の材料は、第１主電極と第２主電極の少なくともいずれか一方の材料と共通であってもよい。この態様の半導体装置は、第１主電極と第２主電極の材料を利用して金属膜が形成されていると評価することができる。換言すれば、特別な材料を利用することなく、金属膜を形成することができる。
【００１０】
本明細書で開示される技術は、ヘテロ接合を構成する窒化物半導体の第１半導体層と窒化物半導体の第２半導体層を有する半導体積層体を用いて半導体装置を製造する方法に具現化される。本明細書で開示される製造方法は、金属膜形成工程と第１電極形成工程と第２電極形成工程とゲート部形成工程を備えている。金属膜形成工程では、半導体積層体の表面の非被覆領域を残して半導体積層体の表面の一部に接触するように金属膜を形成する。第１電極形成工程では、半導体積層体の表面の一部に対向するように、へテロ接合の第１部位に電気的に接続される第１電極を形成する。第２電極形成工程では、半導体積層体の表面の一部に対向するように、へテロ接合の前記第１部位とは異なる第２部位に電気的に接続される第２電極を形成する。ゲート部形成工程では、半導体積層体の表面の非被覆領域の少なくとも一部を含む範囲にゲート部を形成する。ここで、金属膜は、ゲート部と第１電極及び／又は第２電極の間の半導体積層体の表面の少なくとも一部に接触して設けられている。金属膜は、半導体積層体の表面部に窒素空孔を形成することが可能な材料である。この製造方法を利用すると、信頼性の高いヘテロ接合を有するノーマリオフ型の半導体装置を製造することができる。
【００１１】
金属膜形成工程と第１電極形成工程と第２電極形成工程は、同時に実施されてもよい。この場合、これらの工程は、半導体積層体の表面に第１値の厚みを有する金属層を形成し、非被覆領域に対応する範囲の金属層を除去して半導体積層体の表面を露出させ、金属層の一部を第２値の厚みにまで除去することで実施される。ここで、第１電極及び第２電極は、第１値の厚みを有する金属層を用いて形成されている。金属膜は、第２値の厚みを有する金属層を用いて形成されている。この製造方法を利用すると、少ない工程数で信頼性の高いヘテロ接合を有するノーマリオフ型の半導体装置を製造することができる。
【発明の効果】
【００１２】
本明細書で開示される技術によると、信頼性の高いヘテロ接合を有するノーマリオフ型の半導体装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、実施例の半導体装置の要部断面図を模式的に示す。
【図２】図２は、実施例の半導体装置を製造する第１製造方法の一工程を示す。
【図３】図３は、実施例の半導体装置を製造する第１製造方法の一工程を示す。
【図４】図４は、実施例の半導体装置を製造する第１製造方法の一工程を示す。
【図５】図５は、実施例の半導体装置を製造する第１製造方法の一工程を示す。
【図６】図６は、実施例の半導体装置を製造する第１製造方法の一工程を示す。
【図７】図７は、実施例の半導体装置を製造する第１製造方法の一工程を示す。
【図８】図８は、実施例の半導体装置を製造する第１製造方法の一工程を示す。
【図９】図９は、実施例の半導体装置を製造する第１製造方法の一工程を示す。
【図１０】図１０は、実施例の半導体装置を製造する第１製造方法の一工程を示す。
【図１１】図１１は、実施例の半導体装置を製造する第２製造方法の一工程を示す。
【図１２】図１２は、実施例の半導体装置を製造する第２製造方法の一工程を示す。
【図１３】図１３は、実施例の半導体装置を製造する第２製造方法の一工程を示す。
【図１４】図１４は、実施例の半導体装置を製造する第２製造方法の一工程を示す。
【発明を実施するための形態】
【００１４】
本明細書で開示される技術を整理しておく。
（第１特徴）第１半導体層の半導体材料は、Ｉｎ_ＸａＧａ_ＹａＡｌ_{１−Ｘａ−Ｙａ}Ｎ（０≦Ｘａ≦１、０≦Ｙａ≦１、０≦Ｘａ＋Ｙａ≦１）で表される。第２半導体層の半導体材料は、Ｉｎ_ＸｂＧａ_ＹｂＡｌ_{１−Ｘｂ−Ｙｂ}Ｎ（０≦Ｘｂ≦１、０≦Ｙｂ≦１、０≦Ｘｂ＋Ｙｂ≦１）で表される。ここで、（１−Ｘａ−Ｙａ）＜（１−Ｘｂ−Ｙｂ）の関係が成立するのが望ましい。
（第２特徴）金属膜の材料は、チタン（Ｔｉ）、クロム（Ｃｒ）、バナジウム（Ｖ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、及びモリブテン（Ｍｏ）からなる群から選択される少なくとも１つを含んでいるのが望ましい。さらに、金属膜の材料には、第１主電極と第２主電極のオーミック電極の材料として用いられるものと共通のものが用いられるのが望ましい。オーミック電極としては、チタン／アルミニウムの積層電極、チタン／アルミニウム／ニッケル／金の積層電極、チタン／アルミニウム／チタン／金の積層電極、チタン／金／白金、バナジウム／アルミニウム／バナジウム／金の積層電極が用いられる。
【実施例】
【００１５】
図１に示されるように、半導体装置１は、高電子移動度トランジスタであり、半導体積層体１０と、金属膜２２と、ドレイン電極２４（第１主電極の一例）と、ソース電極２６（第２主電極の一例）と、ゲート部３０を備えている。ドレイン電極２４とソース電極２６とゲート部３０はそれぞれ、平面視したときに、一方向(紙面奥行き方向）に沿って延びている。また、ドレイン電極２４とソース電極２６とゲート部３０は、平面視したときに、平行に配列されている。
【００１６】
半導体積層体１０は、ノンドープの窒化ガリウム（ＧａＮ）の電子走行層１２（第１半導体層の一例）とノンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）の電子供給層１４（第２半導体層の一例）とを有している。電子供給層１４の厚みは約２〜１０ｎｍであり、電子供給層１４に含まれるアルミニウムの組成比は約２５％である。電子供給層１４は、電子走行層１２よりも広いバンドギャップを有している。電子走行層１２と電子供給層１４は、ヘテロ接合を構成しており、そのヘテロ接合面に２次元電子ガス層（２ＤＥＧ）が形成されている。電子走行層１２と電子供給層１４は、有機金属気相成長法を利用して、図示しない下地基板上に結晶成長して形成される。
【００１７】
金属膜２２は、半導体積層体１０の表面の非被覆領域２２ａを被覆せずに、半導体積層体１０の表面の一部に接触して設けられている。具体的には、金属膜２２は、ゲート部３０とドレイン電極２４の間の半導体積層体１０の表面の全範囲、及びゲート部３０とソース電極２６の間の半導体積層体１０の表面の全範囲に接触して設けられている。金属膜２２の厚みは約０．１〜３ｎｍであり、その材料にはチタンが用いられている。金属膜２２は、半導体積層体１０の表面部の窒素と結合し、少なくとも半導体積層体１０の接合面において金属窒化物を構成する。この結果、半導体積層体１０の表面部に窒素空孔を形成する。
【００１８】
ドレイン電極２４は、半導体積層体１０の表面の一部に対向して形成されている。ドレイン電極２４は、チタン層２４ａとアルミニウム層２４ｂが積層して構成されている。ドレイン電極２４のチタン層２４ａは、半導体積層体１０の表面と金属膜２２の双方に接触している。なお、ドレイン電極２４のチタン層２４ａと金属膜２２は同一の材料であり、それらは一体の構造物として評価することもできる。ドレイン電極２４は、その下方に存在するヘテロ接合面の２次元電子ガス層（２ＤＥＧ）の一部に電気的に接続されている。なお、ドレイン電極２４と２次元電子ガス層（２ＤＥＧ）の電気的な接続を良好とするために、ドレイン電極２４の下方の半導体積層体１０の表面部がｎ型化されていてもよい。
【００１９】
ソース電極２６は、半導体積層体１０の表面の一部に対向して形成されている。ソース電極２６は、チタン層２６ａとアルミニウム層２６ｂが積層して構成されている。ソース電極２６のチタン層２６ａは、半導体積層体１０の表面と金属膜２２の双方に接触している。なお、ソース電極２６のチタン層２６ａと金属膜２２は同一の材料であり、それらは一体の構造物として評価することもできる。ソース電極２６は、その下方に存在するヘテロ接合面の２次元電子ガス層（２ＤＥＧ）の一部に電気的に接続されている。なお、ソース電極２６と２次元電子ガス層（２ＤＥＧ）の電気的な接続を良好とするために、ソース電極２６の下方の半導体積層体１０の表面部がｎ型化されていてもよい。
【００２０】
ゲート部３０は、ドレイン電極２４とソース電極２６の間に配置されており、半導体積層体１０の表面の一部に対向して形成されている。ゲート部３０は、平面視したときに、非被覆領域２２ａの全範囲を含むように形成されている。ゲート部は、ゲート絶縁膜３２とゲート電極３４を備えている。ここで、ゲート絶縁膜３２は、ゲート電極３４の下方に存在する絶縁体の部分をいう。ゲート絶縁膜３２の厚みは約５０ｎｍであり、その材料には酸化シリコンが用いられている。ゲート電極３４の材料にはニッケルと金の積層が用いられている。ゲート電極３４は、ゲート絶縁膜３２を介して半導体積層体１０の表面のうちの非被覆領域２２ａに対向している。
【００２１】
次に、半導体装置１の動作を説明する。電子供給層１４の厚みが約２〜１０ｎｍ程度と薄く形成されているので、電子走行層１２と電子供給層１４のヘテロ接合に起因するピエゾ分極が弱い。このため、ゲート部３０の下方では、ゲート電極３４に電圧が印加されていない状態において、電子走行層１２と電子供給層１４のヘテロ接合面に形成される２次元電子ガス層の電子密度が薄い。この結果、ゲート電極３４に電圧が印加されていない状態では、ゲート部３０の下方で電子キャリアの導通が遮断され、ドレイン電極２４とソース電極２６の間に電流が流れない。半導体装置１は、ゲート電極３４に電圧が印加されていないときにオフ状態であり、ノーマリオフ型である。
【００２２】
ゲート電極３４に正電圧が印加されると、ゲート部３０の下方の２次元電子ガス層の電子濃度が濃くなり、電子キャリアが導通する。これにより、電流が２次元電子ガス層を介してドレイン電極２４とソース電極２６の間を流れる。半導体装置１では、半導体積層体１０の表面に金属膜２２が形成されている。金属膜２２は、半導体積層体１０の表面部の窒素と結合し、窒素空孔を形成する。窒素空孔は、ドナー準位を形成しており、２次元電子ガス層に電子を供給することができる。このため、ゲート部３０とドレイン電極２４の間、及びゲート部３０のソース電極２６の間の２次元電子ガス層の電子濃度が選択的に濃く形成されている。このため、半導体装置１では、電子供給層１４の厚みが薄く形成されているにも関わらず、低いオン抵抗が得られる。
【００２３】
半導体装置１の特徴を列記する。
（１）半導体装置１の金属膜２２は、この分野で広く用いられている材料である。このため、既知の製造技術を利用して、半導体装置１の金属膜２２を安定した品質で製造することができる。特に、本実施例では、ドレイン電極２４とソース電極２６のオーミック電極として利用されているチタンが金属膜２２の材料として用いられており、特別な製造装置を用いることなく、高品質な金属膜２２を形成することができる。
（２）半導体装置１の金属膜２２の厚みは極めて薄く、面方向の抵抗値は極めて高い。このため、金属膜２２がドレイン電極２４又はソース電極２６に接触していたとしても、金属膜２２を電流が流れることはなく、２次元電子ガス層を優先して電流が流れる。このため、ゲート部３０とドレイン電極２４の間の全範囲、及びゲート部３０とソース電極２６の間の全範囲に、金属膜２２を形成することができる。
（３）半導体装置１の金属膜２２は、例えば有機金属膜に比して高温下でも品質が安定している。このため、例えば高温環境が想定される車載用の複合ＩＣでは、半導体装置１の適用が極めて有用である。
（４）金属膜２２を利用する技術は、絶縁ゲート型のゲート部３０を有する半導体装置１に用いられるのが特に望ましい。半導体装置１では、ゲート部３０のゲート絶縁膜３２に用いられる絶縁体が、非被覆領域２２ａを超えて側方に延びている。このような構造であっても、金属膜２２の厚みが極めて薄いので、ゲート絶縁膜３２に用いられる絶縁体が、金属膜２２の端部において段切れを起こすことなく、良質な状態で形成される。
【００２４】
（半導体装置１の第１製造方法）
図２〜図１０を参照して、半導体装置１の第１製造方法を説明する。まず、図２に示されるように、露光及び現像工程を経て、半導体積層体１０の表面にフォトレジスト４２をパターニングする。フォトレジスト４２は、半導体積層体１０の表面の非被覆領域２２ａに対応する範囲が残るようにパターニングされる。
【００２５】
次に、図３に示されるように、蒸着法又はスパッタ法を利用して、半導体積層体１０の表面に金属膜２２を形成する。具体的には、電子ビーム蒸着装置を用いて、真空度が１×１０^−４Ｐａ以下の高真空下でチタンを蒸着する。このとき、電子ビームのエミッション電流は、チタンが蒸発する最低の電流値であり、低い堆積レートで蒸着を行うのが望ましい。チタンの蒸着膜厚は、膜厚モニターで制御される。金属膜２２の一部は、フォトレジスト４２の表面にも形成される。
【００２６】
次に、図４に示されるように、リフトオフ法を利用して、フォトレジスト４２を除去し、それと同時にフォトレジスト４２上に形成されていた金属膜２２の一部も除去する。これにより、非被覆領域２２ａに対応して開口が形成された金属膜２２が、半導体積層体１０の表面に形成される。
【００２７】
次に、図５に示されるように、露光及び現像工程を経て、半導体積層体１０の表面にフォトレジスト４４をパターニングする。フォトレジスト４４は、ドレイン電極２４及びソース電極２６の形成範囲に開口が形成されるようにパターニングされる。
【００２８】
次に、図６に示されるように、蒸着法又はスパッタ法を利用して、半導体積層体１０の表面にチタン層２４ａ，２６ａとアルミニウム層２４ｂ，２６ｂの積層を形成する。チタン層２４ａ，２６ａとアルミニウム層２４ｂ，２６ｂの積層の一部は、フォトレジスト４４の表面にも形成される。
【００２９】
次に、図７に示されるように、リフトオフ法を利用して、フォトレジスト４４を除去し、それと同時にフォトレジスト４４上に形成されていたチタン層２４ａ，２６ａの一部及びアルミニウム層２４ｂ，２６ｂの一部を除去する。次に、６００℃以上の窒素雰囲気下でアニール処理を実施し、ドレイン電極２４とソース電極２６のオーミック性を改善する。
【００３０】
次に、図８に示されるように、ＣＶＤ（Chemical Vapor Deposition）法を利用して、非被覆領域２２ａを含む範囲にゲート絶縁膜３２を形成する。この例では、金属膜２２の表面にもゲート絶縁膜３２を形成する。
【００３１】
次に、図９に示されるように、露光及び現像工程を経て、ゲート絶縁膜３２の表面にフォトレジスト４６をパターニングする。フォトレジスト４６は、非被覆領域２２ａに対応して開口が形成されるようにパターニングされる。
【００３２】
次に、図１０に示されるように、蒸着法又はスパッタ法を利用して、ゲート絶縁膜３２の表面にゲート電極３４を形成する。ゲート電極３４の一部は、フォトレジスト４６の表面にも形成される。最後に、リフトオフ法を利用して、フォトレジスト４６を除去し、それと同時にフォトレジスト４６の表面に形成されていたゲート電極３４の一部を除去する。これにより、非被覆領域２２ａに対応してゲート部３０が形成される。上記の工程を経て、図１に示される半導体装置１が製造される。
【００３３】
（半導体装置１の第２製造方法）
以下、図１１〜図１４を参照して、半導体装置１の第２製造方法を説明する。フォトレジスト４２を形成する工程（図２参照）までは、第１製造方法と同様である。
【００３４】
次に、図１１に示されるように、蒸着法又はスパッタ法を利用して、半導体積層体１０の表面に第１値の厚みＴ１を有する金属層２０を形成する。金属層２０は、チタン層とアルミニウム層の積層である。金属層２０の一部は、フォトレジスト４２の表面にも被膜される。
【００３５】
次に、図１２に示されるように、リフトオフ法を利用して、フォトレジスト４２を除去し、それと同時に金属層２０の一部も除去する。これにより、非被覆領域２２ａに対応して開口が形成された金属層２０が、半導体積層体１０の表面に形成される。
【００３６】
次に、図１３に示されるように、露光及び現像工程を経て、金属層２０の表面にフォトレジスト４８をパターニングする。フォトレジスト４８は、ドレイン電極２４及びソース電極２６の形成範囲に対応する範囲が残るようにパターニングされる。
【００３７】
次に、図１４に示されるように、ドライエッチング技術を利用して、金属層２０の一部を第２値の厚みＴ２にまで除去する。これにより、ドレイン電極２４とソース電極２６は第１値の厚みＴ１を有する金属層２０の部分に形成され、金属膜２２は第２値の厚みＴ２を有する金属層２０の部分に形成される。この後の工程は、第１製造方法の図８以降と同様である。
【００３８】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３９】
１０：半導体積層体
１２：電子走行層（第１半導体層の一例）
１４：電子供給層（第２半導体層の一例）
２０：金属層
２２：金属膜
２２ａ：非被覆領域
２４：ドレイン電極（第１主電極の一例）
２６：ソース電極（第２主電極の一例）
３０：ゲート部

【特許請求の範囲】
【請求項１】
半導体積層体と第１電極と第２電極とゲート部と金属膜と、を備えており、
前記半導体積層体は、窒化物半導体の第１半導体層と窒化物半導体の第２半導体層を有しており、前記第１半導体層と前記第２半導体層はヘテロ接合を構成しており、
前記第１電極は、前記半導体積層体の表面の一部に対向して設けられており、前記へテロ接合の第１部位に電気的に接続されており、
前記第２電極は、前記半導体積層体の表面の一部に対向して設けられており、前記へテロ接合の前記第１部位とは異なる第２部位に電気的に接続されており、
前記ゲート部は、前記第１電極と前記第２電極の間の前記半導体積層体の表面の一部に対向して設けられており、
前記金属膜は、前記ゲート部と前記第１電極及び／又は前記第２電極の間の前記半導体積層体の表面の少なくとも一部に接触して設けられており、
前記金属膜は、前記半導体積層体の表面部に窒素空孔を形成することが可能な材料である半導体装置。
【請求項２】
前記金属膜の少なくとも一部は、金属窒化物である請求項１に記載の半導体装置。
【請求項３】
前記金属膜の材料は、チタン、クロム、バナジウム、タンタル、ニッケル、ジルコニウム、ニオブ、タングステン、及びモリブテンからなる群から選択される少なくとも１つを含む請求項２に記載の半導体装置。
【請求項４】
前記金属膜の材料は、前記第１主電極と前記第２主電極の少なくともいずれか一方に用いられる材料と共通である請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
ヘテロ接合を構成する窒化物半導体の第１半導体層と窒化物半導体の第２半導体層を有する半導体積層体を用いて半導体装置を製造する方法であって、
前記半導体積層体の表面の非被覆領域を残して半導体積層体の表面の一部に接触するように金属膜を形成する金属膜形成工程と、
前記半導体積層体の表面の一部に対向するように、前記へテロ接合の第１部位に電気的に接続される第１電極を形成する第１電極形成工程と、
前記半導体積層体の表面の一部に対向するように、前記へテロ接合の前記第１部位とは異なる第２部位に電気的に接続される第２電極を形成する第２電極形成工程と、
前記半導体積層体の表面の前記非被覆領域の少なくとも一部を含む範囲にゲート部を形成するゲート部形成工程と、を備えており、
前記金属膜は、前記ゲート部と前記第１電極及び／又は前記第２電極の間の前記半導体積層体の表面の少なくとも一部に接触して設けられており、
前記金属膜は、前記半導体積層体の表面部に窒素空孔を形成することが可能な材料である製造方法。
【請求項６】
前記金属膜形成工程と前記第１電極形成工程と前記第２電極形成工程は、
前記半導体積層体の表面に第１値の厚みを有する金属層を形成し、前記非被覆領域に対応する範囲の前記金属層を除去して前記半導体積層体の表面を露出させ、前記金属層の一部を第２値の厚みにまで除去することで実施され、
前記第１電極及び前記第２電極は、前記第１値の厚みを有する前記金属層を用いて形成されており、
前記金属膜は、前記第２値の厚みを有する前記金属層を用いて形成されている請求項５に記載の半導体装置の製造方法。

【図１】