半導体装置の製造方法及び半導体装置
【課題】新規なDTMOSトランジスタの製造方法を提供する。
【解決手段】半導体装置の製造方法は、第1領域と、第1領域に接続しこれより幅狭の第2領域と、第2領域に接続しこれより幅狭の第3領域とを含む半導体領域の画定工程、半導体領域に第1導電型不純物でウェル領域を形成する工程、ウェル領域上へのゲート絶縁膜形成工程、第3領域を幅方向に横断する第1部と、第1部から第1領域上に延びた第2部とを含むゲート電極を形成する工程、ゲート電極側面に、第2領域の一部を覆い他の一部を露出させるサイドウォールを形成する工程、第1領域及び第2領域の他の一部にゲート電極及びサイドウォールをマスクとし第2導電型不純物を注入する工程、熱処理による第2導電型不純物拡散工程、サイドウォールの一部を薬液で除去する工程、第1領域及び第2領域の他の一部へのシリサイド層形成工程を有する。
【解決手段】半導体装置の製造方法は、第1領域と、第1領域に接続しこれより幅狭の第2領域と、第2領域に接続しこれより幅狭の第3領域とを含む半導体領域の画定工程、半導体領域に第1導電型不純物でウェル領域を形成する工程、ウェル領域上へのゲート絶縁膜形成工程、第3領域を幅方向に横断する第1部と、第1部から第1領域上に延びた第2部とを含むゲート電極を形成する工程、ゲート電極側面に、第2領域の一部を覆い他の一部を露出させるサイドウォールを形成する工程、第1領域及び第2領域の他の一部にゲート電極及びサイドウォールをマスクとし第2導電型不純物を注入する工程、熱処理による第2導電型不純物拡散工程、サイドウォールの一部を薬液で除去する工程、第1領域及び第2領域の他の一部へのシリサイド層形成工程を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【0002】
ゲート電極とボディ(ウェル)とが電気的に接続されたMOSトランジスタであるdynamic threshold voltage MOS(DTMOS)トランジスタが開発されている。DTMOSトランジスタは、ウェルへの電圧印加で閾値電圧が下がることにより、低電圧でも高速動作させることができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2002−299633号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の一目的は、新規な構造を有するDTMOSトランジスタ及びその製造方法を提供することである。
【課題を解決するための手段】
【0005】
本発明の一観点によれば、半導体基板に、素子分離絶縁膜を形成し、第1領域と、前記第1領域に接続され前記第1領域より幅が狭い第2領域と、前記第2領域に接続され前記第2領域より幅が狭い第3領域とを含む半導体領域を画定する工程と、前記半導体領域に第1導電型不純物を注入して、ウェル領域を形成する工程と、前記ウェル領域上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記第3領域を幅方向に横断する第1部と、前記第1部から前記第1領域上に延びた第2部とを含むゲート電極を形成する工程と、前記ゲート電極の側面に、前記第2領域の一部を覆い、前記第2領域の他の一部を露出させるサイドウォール絶縁膜を形成する工程と、前記第1領域及び前記第2領域の前記他の一部に、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第1導電型と反対の第2導電型の不純物を注入する工程と、熱処理を行って、前記第2導電型の前記不純物を拡散させる工程と、前記サイドウォール絶縁膜の一部を薬液により除去する工程と、前記サイドウォール絶縁膜の一部を前記薬液により除去した後、前記第1領域及び前記第2領域の前記他の一部に、シリサイド層を形成する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【0006】
サイドウォール絶縁膜外側に露出した第2領域の他の一部に注入された第2導電型不純物は、熱処理により拡散して、サイドウォール絶縁膜下方に入り込む。これにより、第2領域で、サイドウォール絶縁膜の除去に伴い露出した領域を、不純物拡散領域内に収めやすくなり、サイドウォール絶縁膜外側に形成されるシリサイド層に起因する接合リークを抑制しやすくなる。
【図面の簡単な説明】
【0007】
【図1】図1P、図1A〜図1Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図2】図2P、図2A〜図2Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図3】図3P、図3A〜図3Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図4】図4P、図4A〜図4Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図5】図5P、図5A〜図5Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図6】図6P、図6A〜図6Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図7】図7P、図7A〜図7Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図8】図8P、図8A〜図8Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図9】図9P、図9A〜図9Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図10】図10P、図10A〜図10Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図11】図11P、図11A〜図11Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図12】図12P、図12A〜図12Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図13】図13は、第1比較例のDTMOSトランジスタの概略平面図である。
【図14】図14は、第2比較例のDTMOSトランジスタの概略平面図である。
【図15】図15P、図15A1〜図15A4は、第2比較例のDTMOSトランジスタの概略平面図及び概略断面図である。
【発明を実施するための形態】
【0008】
本発明の実施例によるDTMOSトランジスタについて説明する前に、まず、第1比較例及び第2比較例によるDTMOSトランジスタについて説明する。
【0009】
図13は、第1比較例のDTMOSトランジスタの概略平面図である。n型MOSトランジスタを例として説明する。シリコン基板に素子分離絶縁膜102が形成され、素子分離絶縁膜102に囲まれて、矩形の半導体領域105が画定されている。半導体領域105の全体に亘り、p型ウェルが形成されている。
【0010】
半導体領域105上に、導電材料でゲート電極構造107が形成されている。ゲート電極構造107は、境界部分107aとゲート電極部分107bを含み、境界部分107aが横画に当たり、ゲート電極部分107bが縦画に当たるT字形状を形成する。境界部分107aは、半導体領域105を横切って、境界部分107aの一方側(紙面上側)に配置されるコンタクト領域105aと、境界部分107aの他方側(紙面下側)に配置されるトランジスタ領域105bとを画定する。
【0011】
ゲート電極部分107bが、トランジスタ領域105b上に延在し、MOSトランジスタのゲート電極を形成する。トランジスタ領域105bの、ゲート電極部分107bを挟んで両側に、n型不純物が注入されて、ソース/ドレイン領域が形成されている。ソース/ドレイン領域に電気的に接続するコンタクトプラグ118tが形成されている。
【0012】
コンタクト領域105aには、p型不純物が注入されている。n型不純物の注入窓IWnとp型不純物の注入窓IWpを、破線で示す。n型不純物の注入領域と、p型不純物の注入領域の境界は、境界部分107aの中心に画定されている。
【0013】
コンタクト領域105a上に、p型ウェルと電気的に接続するコンタクトプラグ118が形成されている。コンタクトプラグ118は、境界部分107aの上方に延在し、コンタクトプラグ118を介してp型ウェルとゲート電極107の両方に電圧を印加することができる。このようにして、第1比較例のDTMOSトランジスタが形成されている。
【0014】
半導体領域105上に配置された境界部分107aの、n型不純物が注入された領域107C(右上りの斜線で示す)は、キャパシタ電極を形成し、トランジスタ領域105bに形成されたMOSトランジスタについて寄生容量を生じる。寄生容量は、小さいことが好ましい。
【0015】
図14は、第2比較例のDTMOSトランジスタの概略平面図である。第1比較例との違いについて説明する。第2比較例では、半導体領域205の形状が、第1比較例の半導体領域105の形状と異なる。
【0016】
第2比較例の半導体領域205は、矩形状の第1領域203の幅方向中央部から、第2領域204が突き出した形状を有する。第1領域203に比べて、第2領域204の幅が狭い。第2領域204は、一定幅に形成されている。
【0017】
ゲート電極構造207は、第1比較例と同様に、T字形状を有する。境界部分207aが、第2領域204を長さ方向の途中で横切って、半導体領域205に、境界部分207aの一方側(紙面上側)に配置されたコンタクト領域205aと、境界部分207aの他方側(紙面下側)に配置されたトランジスタ領域205bとを画定する。
【0018】
第1領域203に、ソース/ドレイン領域に電気的に接続するコンタクトプラグ218tが形成されている。コンタクト領域205aに、p型ウェル及び境界部分207aに電気的に接続するコンタクトプラグ218が形成されている。
【0019】
第2比較例では、第1領域203よりも幅の狭い第2領域204が形成され、境界部分207aが第2領域204上で半導体領域205を横切っている。これにより、半導体領域205上に配置された部分の境界部分207aを短くできる。つまり、寄生容量を発生させるキャパシタ電極領域207Cを狭くすることができる。このようにして、寄生容量の低減が図られる。
【0020】
次に、図15P、図15A1〜図15A4を参照して、第2比較例のDTMOSトランジスタに生じる課題について説明する。
【0021】
図15Pは、第2比較例のDTMOSトランジスタの概略平面図である。図15Pには、ゲート電極構造207の側面に形成されたサイドウォール絶縁膜209を、トランジスタ側について示す。サイドウォール絶縁膜209は、ソース/ドレイン領域形成のための不純物注入(SD注入)のマスクとして用いられる。図15Pに破線で示す縁209aは、SD注入時のサイドウォール絶縁膜209の縁を示す。
【0022】
SD注入の後、ソース/ドレイン領域上等にシリサイド層が形成される。シリサイド層形成の前に、基板表面の自然酸化膜を除去する薬液処理が行われる。この薬液処理に伴って、サイドウォール絶縁膜209が後退する。図15Pに実線で示す縁209bは、薬液処理による後退後のサイドウォール絶縁膜209の縁を示す。
【0023】
図15A1〜図15A4は、図15Pにおける第1領域203と境界部分207aとの間で、第2領域204を横切るAA´断面図であり、第2比較例のDTMOSの製造工程を示す。
【0024】
図15A1は、SD注入工程を示す。SD注入に先立って、p型ウェルpwに、ゲート電極部分207bをマスクとしてn型不純物が注入され、エクステンション領域208が形成されている。
【0025】
エクステンション領域208の形成後、ゲート電極部分207bの側面にサイドウォール絶縁膜209が形成される。ゲート電極部分207bは、第2領域204の幅内に収まる幅であるが、SD注入時のサイドウォール絶縁膜209は、全体の幅(ゲート電極部分207bを挟んで一方の縁209aから他方の縁209aまでの幅)が、第2領域204の幅よりも広い。つまり、サイドウォール絶縁膜209の縁209aは、第2領域204の外側の素子分離絶縁膜202上に掛かっている。
【0026】
第1領域203と境界部分207aとの間で、SD注入工程で注入されるn型不純物は、半導体領域ではなく素子分離絶縁膜202に注入されて、不純物の注入された絶縁膜部分202nが形成される。
【0027】
図15A2は、不純物の活性化アニール工程を示す。SD注入工程で絶縁膜部分202nに注入されたn型不純物は、活性化アニールでほとんど拡散しない。
【0028】
図15A3は、自然酸化膜除去の薬液処理工程を示す。薬液処理工程に伴って、サイドウォール絶縁膜209が後退して、第2領域204に形成されたエクステンション領域208が露出する。
【0029】
図15A4は、シリサイド形成工程を示す。露出した第2領域204に、エクステンション領域208に重なってシリサイド層214が形成されるとともに、ゲート電極部分207bの上面に、シリサイド層214gが形成される。
【0030】
第2領域204に形成されたシリサイド層214は、エクステンション領域208よりも深く入り込む。これに起因して、p型ウェルpwとシリサイド層214とが接触し、接合リークが増える。図15Pに、第1領域203と境界部分207aとの間で、エクステンション領域208よりも深く入り込んで形成されたシリサイド層214を、右上りのハッチングで示す。
【0031】
なお、第1領域203では、SD注入により、サイドウォール絶縁膜209の外側のp型ウェルに不純物が注入されて、エクステンション領域208よりも高濃度で深いソース/ドレイン領域が形成される。さらに、ソース/ドレイン領域に注入された不純物は、活性化アニールにより拡散する。第1領域203には、SD注入による不純物が添加された領域よりも浅く、シリサイド層を形成することができる。これにより、第1領域203では、上述のような接合リークが抑制されている。
【0032】
次に、本発明の実施例によるDTMOSトランジスタについて説明する。図1P、図1A、図1B、図1C〜図12P、図12A、図12B、図12Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。平面図に「P」を付し、平面図のAA´断面、BB´断面、CC´断面に、それぞれ「A」、「B」、「C」を付す。代表として1つ分のDTMOSトランジスタを図示して説明を進めるが、同一ウエハ上に並んで、同様の構造の多数のDTMOSトランジスタが同時形成される。n型MOSトランジスタの形成を例として説明を続ける。
【0033】
図1P、図1A〜図1Cを参照する。半導体基板1、例えばp型シリコン基板に、例えばシャロートレンチアイソレーション(STI)により、素子分離絶縁膜2を形成し、素子分離絶縁膜2に囲まれた半導体領域5を画定する。例えば、STIによる素子分離絶縁膜2の厚さは、300nm〜400nm程度である。
【0034】
半導体領域5は、第1領域3と第2領域4とを含む。第1領域3は、例えば、幅w3が300nm〜500nm程度の矩形状である。第2領域4は、第1領域3の幅方向中央部から突き出した形状で配置され、第1領域3より幅が狭い。
【0035】
この実施例では、第2領域4を、主部分4aと、主部分4aを第1領域3に接続する接続部分4bとで形成している。主部分4aを、第1領域3よりも幅の狭い矩形状とし、接続部分4bを、第1領域3に近づくにつれ幅が広くなる台形状としている。主部分4aの幅w4aは、例えば100nm〜150nm程度であり、接続部分4bの中央部の幅4wbは、例えば200nm〜250nm程度である。
【0036】
図2P、図2A〜図2Cを参照する。半導体領域5の全体を露出する注入窓IW1を持つレジストパターンRP1を形成する。レジストパターンRP1をマスクとして、例えば、Pを加速エネルギ300keV〜400keV、ドーズ量5×1012cm−2〜5×1013cm−2で注入して、素子分離絶縁膜2よりも深いn型ウェルnwを形成する。
【0037】
そして、例えば、Bを加速エネルギ30keV〜60keV、ドーズ量5×1012cm−2〜5×1013cm−2で注入して、素子分離絶縁膜2よりも浅いp型ウェルpwを形成する。さらに、例えば、Bを加速エネルギ5keV〜20keV、ドーズ量5×1012cm−2〜5×1013cm−2で注入して、チャネル注入を行なう。その後、レジストパターンRP1を除去する。
【0038】
同一ウエハ上に形成された各半導体領域5のp型ウェルpwに、n型のDTMOSトランジスタが形成される。DTMOSトランジスタ同士は、n型ウェルnwにより、相互に電気的に分離される。
【0039】
図3P、図3A〜図3Cを参照する。半導体領域5上に、例えば、熱酸化により厚さ1nm〜2nmの酸化シリコン膜を成長させて、ゲート絶縁膜6を形成する。次に、基板1の全面上に、例えば、化学気相堆積(CVD)でポリシリコン膜を厚さ70nm〜150nm堆積する。
【0040】
ポリシリコン膜上に、ゲート電極構造7の形状のレジストパターンを形成し、このレジストパターンをマスクとしポリシリコン膜をパターニングして、ゲート電極構造7を残す。このエッチングにより、ゲート電極構造7の外側のゲート絶縁膜6も除去される。その後、このレジストパターンを除去する。
【0041】
ゲート電極構造7(ゲート電極7)は、境界部分7aとゲート電極部分7bとを含む。境界部分7aは、第2領域4の主部分4aを幅方向に横切って、半導体領域5に、境界部分7aの一方側(紙面上側)に配置されたコンタクト領域5aと、境界部分7aの他方側(紙面下側)に配置されたトランジスタ領域5bとを画定する。
【0042】
トランジスタ領域5bに含まれる第2領域4の部分(境界領域7aより第1領域3側の主部分4a及び接続部分4b)を、付随トランジスタ領域4cと呼ぶこととする。トランジスタ領域5bは、第1領域3と付随トランジスタ領域4cとを含む。以下、付随トランジスタ領域4cに対して、第1領域3を、主トランジスタ領域3と呼ぶこともある。境界部分7aは、(主部分4aを横切る方向を長さ方向として)例えば、幅100nm〜200nmである。
【0043】
ゲート電極部分7bは、境界部分7aの長さ方向中央部からトランジスタ領域5b上に延在し、トランジスタ領域5bに形成されるMOSトランジスタのゲート電極を形成する。なお、ゲート電極部分7bの延在方向との直交方向を、主トランジスタ領域3の幅方向としている。ゲート電極部分7bの幅(ゲート長)は、例えば50nmである。ゲート電極部分7bは、第2領域4の主部分4a及び接続部分4bの幅より狭く、付随トランジスタ領域4cの幅内に配置されている。境界部分7aとゲート電極部分7bとが、T字形状のゲート電極構造7を形成する。
【0044】
AA´断面は、コンタクト領域5aを横切る断面であり、BB´断面は、接続部分4bで付随トランジスタ領域4cを横切る断面であり、CC´断面は、主トランジスタ領域3を横切る断面である。
【0045】
本実施例のDTMOSトランジスタにおいても、第2比較例と同様に、第1領域3よりも幅の狭い第2領域4上で、境界部分7aが半導体領域5を横切っている。これにより、寄生容量の低減が図られている。
【0046】
図4P、図4A〜図4Cを参照する。半導体領域5のトランジスタ領域5bを露出する注入窓IW2を持ち、コンタクト領域5aを覆うレジストパターンRP2を形成する。注入窓IW2のコンタクト側の縁(そして、図6P等、図7P等を参照して後述するn型不純物注入の注入窓IW3とp型不純物注入の注入窓IW4との境界)は、境界部分7aの幅内、例えば中心に配置される。
【0047】
レジストパターンRP2及びゲート電極構造7をマスクとして、例えば、Bを加速エネルギ5keV〜20keV、ドーズ量5×1012cm−2〜5×1013cm−2で注入して、または例えば、Inを加速エネルギ20keV〜70keV、ドーズ量5×1012cm−2〜5×1013cm−2で注入して、ポケット注入を行なう。
【0048】
そして、例えば、Asを加速エネルギ1keV〜4keV、ドーズ量5×1014cm−2〜5×1015cm−2で注入して、エクステンション領域8を形成する。その後、レジストパターンRP2を除去する。
【0049】
図5P、図5A〜図5Cを参照する。ゲート電極構造7を覆って、基板1の全面上に、例えば、CVD(成膜温度400℃〜600℃)で酸化シリコン膜を厚さ50nm〜100nm堆積する。この酸化シリコン膜を異方性ドライエッチングでエッチングして、ゲート電極構造7の側面上にサイドウォール絶縁膜9を残す。サイドウォール絶縁膜9の厚さは、例えば50nm〜100nmである。なお、酸化シリコン膜の替わりに、例えば、CVD(成膜温度400℃〜600℃)で形成した窒化シリコン膜を用いてサイドウォール絶縁膜9を形成することもできる。
【0050】
図5Pに示すように、サイドウォール絶縁膜9の全体的な幅(ゲート電極構造7を挟んで一方の縁から他方の縁までの幅)は、境界部分7aで広く、境界部分7aとゲート電極部分7bとの接続部で狭くなり、ゲート電極部分7bが延在している部分で一定となる。ゲート電極部分7bの延在部分での、サイドウォール絶縁膜9の全体的な幅は、第2領域4の主部分4aの幅よりも広い。
【0051】
一方、付随トランジスタ領域4cは、接続部分4bで、主トランジスタ領域3側ほど幅が広がっている。付随トランジスタ領域4cの幅が広がることにより、サイドウォール絶縁膜9の縁と、付随トランジスタ領域4cの縁とが、交差する。交差位置ISよりコンタクト側では、サイドウォール絶縁膜9の全体的な幅が、第2領域4の幅より広く、交差位置ISよりトランジスタ側では、サイドウォール絶縁膜9の全体的な幅が、第2領域4の幅より狭くなる。これにより、第2領域4は、第1領域3との接続部分4bで、サイドウォール絶縁膜9の外側にはみ出した(露出した)領域PAを持つ。
【0052】
図5BのBB´断面は、交差位置ISより少しコンタクト側を横切っており、サイドウォール絶縁膜9の全体的な幅が、第2領域4の幅よりも広い部分を示す。BB´断面では、サイドウォール絶縁膜9の外側端部が、素子分離絶縁膜2上に掛かっている。
【0053】
図6P、図6A〜図6Cを参照する。トランジスタ領域5bを露出する注入窓IW3を持ち、コンタクト領域5aを覆うレジストパターンRP3を形成する。
【0054】
レジストパターンRP3、ゲート電極構造7、及びサイドウォール絶縁膜9をマスクとして、例えば、Pを加速エネルギ4keV〜10keV、ドーズ量2×1015cm−2〜1×1016cm−2で注入し、エクステンション領域8よりも高濃度で深いn+型領域であるソース/ドレイン領域10を形成する(SD注入)。
【0055】
付随トランジスタ領域4cのはみ出した領域PAにも、不純物が注入される。SD注入により、はみ出した領域PAに形成される不純物注入領域も、ソース/ドレイン領域10と呼ぶこととする。
【0056】
なお、注入窓IW3内に露出しマスクとした部分のゲート電極構造7及びサイドウォール絶縁膜9にも、n型不純物が注入される。その後、レジストパターンRP3を除去する。
【0057】
図6C及び図6Pに示すように、主トランジスタ領域3において、サイドウォール絶縁膜9の外側のp型ウェルpwにn型不純物が注入されて、ソース/ドレイン領域10が形成される。p型ウェルpwより外側の素子分離絶縁膜2中にも、同時に、n型不純物が注入されて、n型不純物の注入された絶縁膜部分2nが形成される。
【0058】
図6B及び図6Pに示すように、BB´断面では、サイドウォール絶縁膜9の外側の端が、素子分離絶縁膜2上に掛かっているので、n型不純物は、サイドウォール絶縁膜9の外側の素子分離絶縁膜2上に注入されて、n型不純物の注入された絶縁膜部分2nが形成される。
【0059】
図7P、図7A〜図7Cを参照する。コンタクト領域5aを露出する注入窓IW4を持ち、トランジスタ領域5bを覆うレジストパターンRP4を形成する。レジストパターンRP4、ゲート電極構造7、及びサイドウォール絶縁膜9をマスクとして、例えば、Bを加速エネルギ2keV〜5keV、ドーズ量2×1015cm−2〜1×1016cm−2で注入する。
【0060】
図7A及び図7Pに示すように、コンタクト領域5aのp型ウェルpwにp+型領域11が形成される。p型ウェルpwより外側の素子分離絶縁膜2中にも、p型不純物が注入されて、p型不純物の注入された絶縁膜部分2pが形成される。なお、注入窓IW4内に露出しマスクとした部分のゲート電極構造7及びサイドウォール絶縁膜9にも、p型不純物が注入される。その後、レジストパターンRP4を除去する。
【0061】
なお、本実施例では、n型MOSトランジスタのみ形成する例を示しているが、同一ウエハ上に、n型MOSトランジスタとp型MOSトランジスタを同時形成することもできる。このような場合は、p型MOSトランジスタのソース/ドレイン領域を形成するp型不純物注入工程を流用して、p+型領域11を形成することができる。
【0062】
図8P、図8A〜図8Cを参照する。ラピッドサーマルアニーリング(RTA)により、例えば、1000℃〜1100℃で3秒以内の熱処理を行って、注入されたn型不純物及びp型不純物の活性化アニールを行なう。活性化アニールにより、注入された不純物が、例えば30nm〜60nm拡散する。
【0063】
ソース/ドレイン領域10に注入されたn型不純物と、p+型領域11に注入されたp型不純物は拡散して、ソース/ドレイン領域10とp+型領域11が、それぞれ、面内方向及び深さ方向に拡がる。ソース/ドレイン領域10とp+型領域11の、拡散で拡がった部分を、それぞれ、拡散領域10d、拡散領域11dと呼ぶこととする。
【0064】
拡散領域10dと拡散領域11dは、それぞれ、サイドウォール絶縁膜9の下方に入り込み、拡散領域10dと拡散領域11dの縁の形状は、それぞれ、サイドウォール絶縁膜9の縁の形状に整合する。図8Pにおいて、サイドウォール絶縁膜9の下方に入り込んだ部分の拡散領域10d及び拡散領域11dを、それぞれ、右上り、左上りのハッチングで示す。また、不純物の拡散の方向を矢印で示す。
【0065】
図8C及び図8Pに示すように、主トランジスタ領域3では、サイドウォール絶縁膜9の側方外側に不純物が注入されてソース/ドレイン領域10が形成されており、不純物が、横方向に拡散してサイドウォール絶縁膜9の下方に入り込む。
【0066】
図8B及び図8Pに示すように、BB´断面を示した位置の付随トランジスタ領域4cでは、サイドウォール絶縁膜9の側方外側にはソース/ドレイン領域10が形成されていない。従って、サイドウォール絶縁膜9の側方外側のソース/ドレイン領域10からの不純物拡散は生じない。なお、素子分離絶縁膜部分2nに注入された不純物は、ほとんど拡散しない。
【0067】
しかし、BB´断面を示した位置の少し主トランジスタ領域3側に、付随トランジスタ領域4cのはみ出した領域PAが形成されており、はみ出した領域PAにもSD注入により不純物が注入されている。はみ出した領域PAに注入された不純物が、付随トランジスタ領域4cの縁に沿って、紙面上方に拡散することにより、BB´断面を示した位置でも、拡散領域10dを形成することができる。
【0068】
図9P、図9A〜図9Cを参照する。後のシリサイド層形成の前処理として、基板1の表面に形成された自然酸化シリコン膜を、例えば希フッ酸による薬液処理で除去する。この薬液処理に伴って、サイドウォール絶縁膜9が後退する。例えば、熱酸化膜6nm相当がエッチングされる条件を適用すると、不純物が高濃度に注入された低温形成サイドウォール絶縁膜9は、25nm〜30nm程度エッチングされる。
【0069】
なお、サイドウォール絶縁膜9のエッチング量は、膜種、成膜温度、注入不純物量、不純物種により変化しうる。例えば、n型MOSトランジスタ形成で注入されるPが高濃度に注入された膜は、エッチングされやすくなり、一方、p型MOSトランジスタ形成で注入されるBが注入された膜は、エッチングされにくくなる場合もある。
【0070】
例えば400℃〜600℃の低温で成膜されたサイドウォール絶縁膜は、例えば700℃や800℃の高温で成膜されたものに比べて、エッチングされやすい。成膜温度を700℃等に上げれば、サイドウォール絶縁膜のエッチングを抑えることができるが、不純物を拡散させてしまうためにトランジスタの性能低下を招く。不純物注入から活性化アニールまでのプロセス温度は、低温に保たれることが好ましい。
【0071】
図9P等において、後退前のサイドウォール絶縁膜9の形状を破線で示し、後退後のサイドウォール絶縁膜9の形状を実線で示す。図9Pに示すように、後退後のサイドウォール絶縁膜9の縁の形状は、後退前のサイドウォール絶縁膜9の縁の形状に整合する。
【0072】
サイドウォール絶縁膜9の後退に伴い、後退前にサイドウォール絶縁膜9で覆われていた部分のコンタクト領域5a及びトランジスタ領域5bが露出する。自然酸化膜を除去する薬液処理は、サイドウォール絶縁膜9の後退幅が、特にトランジスタ領域5bにおける不純物の拡散幅より短い条件で行われる。つまり、特にトランジスタ領域5bにおいて、サイドウォール絶縁膜9の後退で露出した部分EXを、ソース/ドレイン領域10から不純物が拡散した拡散領域10d内に収める。
【0073】
図9B及び図9Pに示すように、サイドウォール絶縁膜9の外側にはみ出した領域PAは、サイドウォール絶縁膜9の後退により拡大し、サイドウォール絶縁膜9の後退後のBB´断面は、はみ出した領域PAの拡大部分を横切る。はみ出した領域PAの拡大部分は、不純物の拡散領域10d内に収まる。
【0074】
図10P、図10A〜図10Cを参照する。ゲート電極構造7及びサイドウォール絶縁膜9を覆って、基板1の全面上に、シリサイド層を形成するための金属膜を形成する。例えば、スパッタリングにより、コバルト膜12を厚さ5nm程度堆積し、さらにコバルト膜12上に窒化チタン膜13を厚さ15nm程度堆積する。
【0075】
図11P、図11A〜図11Cを参照する。RTAにより、例えば、550℃、30秒程度の熱処理を行うことで、シリサイド化を行う。次に、硫酸と過酸化水素水との混合薬液 (SPM液)でのウェットエッチングにより、窒化チタン膜13およびコバルト膜12の未反応部分を除去し、半導体領域5に形成されたシリサイド層14、及びゲート電極構造7に形成されたシリサイド層14gを残す。未反応部分を除去後、RTAにより、窒素雰囲気中で700℃、30秒程度の追加熱処理を行い、シリサイド層14及び14gを低抵抗化する。
【0076】
サイドウォール絶縁膜9の外側に露出した半導体領域5の全面上に、シリサイド層14が形成される。サイドウォール絶縁膜9の近傍のシリサイド層14は、トランジスタ領域5bでは拡散領域10d上に形成され、コンタクト領域5aでは拡散領域11d上に形成される。なお、シリサイド層にコバルトシリサイドを用いる例を説明しているが、その他例えば、ニッケルシリサイド等を用いることもできる。
【0077】
図11B及び図11Pに示すように、接続部分4bがはみ出した領域PAに形成されるシリサイド層14も、拡散領域10d上に形成することができる。
【0078】
拡散領域10d及び拡散領域11dは、シリサイド層14よりも基板1の深い位置まで達している。従って、トランジスタ領域5bの全面について、特に、付随トランジスタ領域4cについて、シリサイド層14がp型ウェルpwまで到達することに起因する接合リークが抑制される。
【0079】
図12P、図12A〜図12Cを参照する。ゲート電極構造7及びサイドウォール絶縁膜9を覆って、基板1の全面上に、例えば、CVDで、窒化シリコンを厚さ50nm〜100nm堆積して、エッチングストッパ膜15を形成する。エッチングストッパ膜15上に、例えば、CVDで酸化シリコンを厚さ300nm〜600nm堆積して、層間絶縁膜16を形成する。
【0080】
層間絶縁膜16の上面を化学機械研磨(CMP)で平坦化した後、フォトリソグラフィ及びエッチングにより、コンタクトホール17t及び17を形成する。コンタクトホール17tは、主トランジスタ領域3上に配置され、コンタクトホール17は、コンタクト領域5a上から境界部分7a上に延在して配置される。
【0081】
その後、コンタクトホール17t及び17内に、窒化チタン膜を介しタングステンにより、コンタクトプラグ18t及び18を形成する。コンタクトプラグ18tが、MOSトランジスタのソース/ドレイン領域10に電気的に接続する。コンタクトプラグ18が、p型ウェルpw及びゲート電極構造7に電気的に接続する。このようにして、実施例によるDTMOSトランジスタが形成される。
【0082】
以上説明したように、本実施例によれば、第2領域4の第1領域3への接続部分4bに、サイドウォール絶縁膜9の外側にはみ出した領域PAが設けられる。境界部7aより第1領域3側に配置される第2領域4(付随トランジスタ領域4c)の幅を、第1領域3側ほど広く形成することにより、このような、はみ出した領域PAを得ることができる。はみ出した領域PAに、SD注入で不純物が注入され、はみ出した領域PAに注入された不純物が、活性化アニールで拡散する。
【0083】
これにより、付随トランジスタ領域4cにおいて、サイドウォール絶縁膜9の後退で露出した半導体領域EXを、SD注入で注入された不純物の拡散領域10d内に収めることが容易になり、サイドウォール絶縁膜9の外側に形成されるシリサイド層14に起因する接合リークを抑制することができる。
【0084】
なお、n型MOSトランジスタの形成を実施例として説明したが、説明中の導電型を反転させて、p型MOSトランジスタを形成することもできる。
【0085】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0086】
以上説明した実施例を含む実施形態に関し、さらに以下の付記を開示する。
(付記1)
半導体基板に、素子分離絶縁膜を形成し、第1領域と、前記第1領域に接続され前記第1領域より幅が狭い第2領域と、前記第2領域に接続され前記第2領域より幅が狭い第3領域とを含む半導体領域を画定する工程と、
前記半導体領域に第1導電型不純物を注入して、ウェル領域を形成する工程と、
前記ウェル領域上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記第3領域を幅方向に横断する第1部と、前記第1部から前記第1領域上に延びた第2部とを含むゲート電極を形成する工程と、
前記ゲート電極の側面に、前記第2領域の一部を覆い、前記第2領域の他の一部を露出させるサイドウォール絶縁膜を形成する工程と、
前記第1領域及び前記第2領域の前記他の一部に、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第1導電型と反対の第2導電型の不純物を注入する工程と、
熱処理を行って、前記第2導電型の前記不純物を拡散させる工程と、
前記サイドウォール絶縁膜の一部を薬液により除去する工程と、
前記サイドウォール絶縁膜の一部を前記薬液により除去した後、前記第1領域及び前記第2領域の前記他の一部に、シリサイド層を形成する工程と
を有する半導体装置の製造方法。
(付記2)
前記第2領域は、前記第1領域側ほど幅が広くなっている付記1に記載の半導体装置の製造方法。
(付記3)
前記サイドウォール絶縁膜の一部を薬液により除去する工程は、前記サイドウォール絶縁膜の除去により露出する前記第2領域の部分が、前記熱処理により前記不純物が拡散した領域内に収まるように、前記サイドウォール絶縁膜の一部を除去する付記1または2に記載の半導体装置の製造方法。
(付記4)
前記サイドウォール絶縁膜を形成する工程で形成された時点の前記サイドウォール絶縁膜の縁は、前記第2領域の縁と交差して、交差位置より前記第1領域側で、前記第2領域の他の一部が露出する付記1〜3のいずれか1つに記載の半導体装置の製造方法。
(付記5)
前記第2領域の前記他の一部に形成されるシリサイド層は、前記不純物の拡散領域よりも浅く形成される付記1〜4のいずれか1つに記載の半導体装置の製造方法。
(付記6)
さらに、
前記第3領域及び前記ゲート電極に電気的に接続する導電部材を形成する工程を有する付記1〜5のいずれか1つに記載の半導体装置の製造方法。
(付記7)
前記導電部材を形成する工程は、前記第1領域に電気的に接続する導電部材も形成する付記6に記載の半導体装置の製造方法。
(付記8)
前記シリサイド層を形成する工程は、前記第3領域にもシリサイド層を形成する付記1〜7のいずれか1つに記載の半導体装置の製造方法。
(付記9)
さらに、
前記サイドウォール絶縁膜を形成する工程の前に、
前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして注入される前記不純物よりも浅く、前記第1領域及び前記第2領域に、前記ゲート電極をマスクとして、前記第2導電型の不純物を注入する工程を有する付記1〜8のいずれか1つに記載の半導体装置の製造方法。
(付記10)
前記第2部は、前記第1部が横断する前記第3領域の幅よりも狭く、前記第2領域及び前記第3領域の幅内に配置される付記1〜9のいずれか1つに記載の半導体装置の製造方法。
(付記11)
前記ゲート電極は、前記第1部と前記第2部とがT字形状をなす付記1〜10のいずれか1つに記載の半導体装置の製造方法。
(付記12)
半導体基板中に素子分離絶縁膜により画定され、第1領域と、前記第1領域に接続され前記第1領域より幅が狭い第2領域と、前記第2領域に接続され前記第2領域より幅が狭い第3領域とを含み、第1導電型不純物が注入された半導体領域と、
前記半導体領域上方に形成され、前記第3領域を幅方向に横断する第1部と、前記第1部から前記第1領域上に延びた第2部とを含むゲート電極と、
前記半導体領域と前記ゲート電極との間に配置されたゲート絶縁膜と、
前記ゲート電極の側面に形成され、前記第2領域の一部を覆い、前記第2領域の他の一部を露出させるサイドウォール絶縁膜と、
前記第1領域及び前記第2領域のうち、前記サイドウォール絶縁膜の外側とともに前記サイドウォール絶縁膜の下方にも形成され、前記第1導電型と逆の第2導電型の不純物が添加された不純物領域と、
前記第1領域及び前記第2領域のうち、前記サイドウォール絶縁膜の外側に形成されたシリサイド層と、
前記第3領域及び前記ゲート電極に電気的に接続する導電部材と、
前記第1領域に電気的に接続する導電部材と
を有する半導体装置。
(付記13)
前記第2領域は、前記第1領域側ほど幅が広くなっている付記12に記載の半導体装置。
(付記14)
前記サイドウォール絶縁膜の縁は、前記第2領域の縁と交差して、交差位置より前記第1領域側で、前記第2領域の前記他の一部が露出している付記12または13に記載の半導体装置。
(付記15)
前記第2部は、前記第1部が横切る前記第3領域の幅よりも狭く、前記第2領域及び前記第3領域の幅内に配置される付記12〜14のいずれか1つに記載の半導体装置。
(付記16)
前記ゲート電極は、前記第1部と前記第2部とがT字形状をなす付記12〜15のいずれか1つに記載の半導体装置。
【符号の説明】
【0087】
1 半導体基板
2 素子分離絶縁膜
3 第1領域(主トランジスタ領域)
4 第2領域
4a 主部分
4b 接続部分
4c 付随トランジスタ領域
5 半導体領域
5a コンタクト領域
5b トランジスタ領域
6 ゲート絶縁膜
7 ゲート電極構造
7a 境界部分
7b ゲート電極部分
8 エクステンション領域
9 サイドウォール絶縁膜
10 ソース/ドレイン領域
10d 拡散領域
11 p+型領域
11d 拡散領域
12 コバルト膜
13 窒化チタン膜
14、14g シリサイド層
15 エッチングストッパ膜
16 層間絶縁膜
17、17t コンタクトホール
18、18t コンタクトプラグ
【技術分野】
【0001】
本発明は、半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【0002】
ゲート電極とボディ(ウェル)とが電気的に接続されたMOSトランジスタであるdynamic threshold voltage MOS(DTMOS)トランジスタが開発されている。DTMOSトランジスタは、ウェルへの電圧印加で閾値電圧が下がることにより、低電圧でも高速動作させることができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2002−299633号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の一目的は、新規な構造を有するDTMOSトランジスタ及びその製造方法を提供することである。
【課題を解決するための手段】
【0005】
本発明の一観点によれば、半導体基板に、素子分離絶縁膜を形成し、第1領域と、前記第1領域に接続され前記第1領域より幅が狭い第2領域と、前記第2領域に接続され前記第2領域より幅が狭い第3領域とを含む半導体領域を画定する工程と、前記半導体領域に第1導電型不純物を注入して、ウェル領域を形成する工程と、前記ウェル領域上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記第3領域を幅方向に横断する第1部と、前記第1部から前記第1領域上に延びた第2部とを含むゲート電極を形成する工程と、前記ゲート電極の側面に、前記第2領域の一部を覆い、前記第2領域の他の一部を露出させるサイドウォール絶縁膜を形成する工程と、前記第1領域及び前記第2領域の前記他の一部に、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第1導電型と反対の第2導電型の不純物を注入する工程と、熱処理を行って、前記第2導電型の前記不純物を拡散させる工程と、前記サイドウォール絶縁膜の一部を薬液により除去する工程と、前記サイドウォール絶縁膜の一部を前記薬液により除去した後、前記第1領域及び前記第2領域の前記他の一部に、シリサイド層を形成する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【0006】
サイドウォール絶縁膜外側に露出した第2領域の他の一部に注入された第2導電型不純物は、熱処理により拡散して、サイドウォール絶縁膜下方に入り込む。これにより、第2領域で、サイドウォール絶縁膜の除去に伴い露出した領域を、不純物拡散領域内に収めやすくなり、サイドウォール絶縁膜外側に形成されるシリサイド層に起因する接合リークを抑制しやすくなる。
【図面の簡単な説明】
【0007】
【図1】図1P、図1A〜図1Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図2】図2P、図2A〜図2Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図3】図3P、図3A〜図3Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図4】図4P、図4A〜図4Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図5】図5P、図5A〜図5Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図6】図6P、図6A〜図6Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図7】図7P、図7A〜図7Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図8】図8P、図8A〜図8Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図9】図9P、図9A〜図9Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図10】図10P、図10A〜図10Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図11】図11P、図11A〜図11Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図12】図12P、図12A〜図12Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。
【図13】図13は、第1比較例のDTMOSトランジスタの概略平面図である。
【図14】図14は、第2比較例のDTMOSトランジスタの概略平面図である。
【図15】図15P、図15A1〜図15A4は、第2比較例のDTMOSトランジスタの概略平面図及び概略断面図である。
【発明を実施するための形態】
【0008】
本発明の実施例によるDTMOSトランジスタについて説明する前に、まず、第1比較例及び第2比較例によるDTMOSトランジスタについて説明する。
【0009】
図13は、第1比較例のDTMOSトランジスタの概略平面図である。n型MOSトランジスタを例として説明する。シリコン基板に素子分離絶縁膜102が形成され、素子分離絶縁膜102に囲まれて、矩形の半導体領域105が画定されている。半導体領域105の全体に亘り、p型ウェルが形成されている。
【0010】
半導体領域105上に、導電材料でゲート電極構造107が形成されている。ゲート電極構造107は、境界部分107aとゲート電極部分107bを含み、境界部分107aが横画に当たり、ゲート電極部分107bが縦画に当たるT字形状を形成する。境界部分107aは、半導体領域105を横切って、境界部分107aの一方側(紙面上側)に配置されるコンタクト領域105aと、境界部分107aの他方側(紙面下側)に配置されるトランジスタ領域105bとを画定する。
【0011】
ゲート電極部分107bが、トランジスタ領域105b上に延在し、MOSトランジスタのゲート電極を形成する。トランジスタ領域105bの、ゲート電極部分107bを挟んで両側に、n型不純物が注入されて、ソース/ドレイン領域が形成されている。ソース/ドレイン領域に電気的に接続するコンタクトプラグ118tが形成されている。
【0012】
コンタクト領域105aには、p型不純物が注入されている。n型不純物の注入窓IWnとp型不純物の注入窓IWpを、破線で示す。n型不純物の注入領域と、p型不純物の注入領域の境界は、境界部分107aの中心に画定されている。
【0013】
コンタクト領域105a上に、p型ウェルと電気的に接続するコンタクトプラグ118が形成されている。コンタクトプラグ118は、境界部分107aの上方に延在し、コンタクトプラグ118を介してp型ウェルとゲート電極107の両方に電圧を印加することができる。このようにして、第1比較例のDTMOSトランジスタが形成されている。
【0014】
半導体領域105上に配置された境界部分107aの、n型不純物が注入された領域107C(右上りの斜線で示す)は、キャパシタ電極を形成し、トランジスタ領域105bに形成されたMOSトランジスタについて寄生容量を生じる。寄生容量は、小さいことが好ましい。
【0015】
図14は、第2比較例のDTMOSトランジスタの概略平面図である。第1比較例との違いについて説明する。第2比較例では、半導体領域205の形状が、第1比較例の半導体領域105の形状と異なる。
【0016】
第2比較例の半導体領域205は、矩形状の第1領域203の幅方向中央部から、第2領域204が突き出した形状を有する。第1領域203に比べて、第2領域204の幅が狭い。第2領域204は、一定幅に形成されている。
【0017】
ゲート電極構造207は、第1比較例と同様に、T字形状を有する。境界部分207aが、第2領域204を長さ方向の途中で横切って、半導体領域205に、境界部分207aの一方側(紙面上側)に配置されたコンタクト領域205aと、境界部分207aの他方側(紙面下側)に配置されたトランジスタ領域205bとを画定する。
【0018】
第1領域203に、ソース/ドレイン領域に電気的に接続するコンタクトプラグ218tが形成されている。コンタクト領域205aに、p型ウェル及び境界部分207aに電気的に接続するコンタクトプラグ218が形成されている。
【0019】
第2比較例では、第1領域203よりも幅の狭い第2領域204が形成され、境界部分207aが第2領域204上で半導体領域205を横切っている。これにより、半導体領域205上に配置された部分の境界部分207aを短くできる。つまり、寄生容量を発生させるキャパシタ電極領域207Cを狭くすることができる。このようにして、寄生容量の低減が図られる。
【0020】
次に、図15P、図15A1〜図15A4を参照して、第2比較例のDTMOSトランジスタに生じる課題について説明する。
【0021】
図15Pは、第2比較例のDTMOSトランジスタの概略平面図である。図15Pには、ゲート電極構造207の側面に形成されたサイドウォール絶縁膜209を、トランジスタ側について示す。サイドウォール絶縁膜209は、ソース/ドレイン領域形成のための不純物注入(SD注入)のマスクとして用いられる。図15Pに破線で示す縁209aは、SD注入時のサイドウォール絶縁膜209の縁を示す。
【0022】
SD注入の後、ソース/ドレイン領域上等にシリサイド層が形成される。シリサイド層形成の前に、基板表面の自然酸化膜を除去する薬液処理が行われる。この薬液処理に伴って、サイドウォール絶縁膜209が後退する。図15Pに実線で示す縁209bは、薬液処理による後退後のサイドウォール絶縁膜209の縁を示す。
【0023】
図15A1〜図15A4は、図15Pにおける第1領域203と境界部分207aとの間で、第2領域204を横切るAA´断面図であり、第2比較例のDTMOSの製造工程を示す。
【0024】
図15A1は、SD注入工程を示す。SD注入に先立って、p型ウェルpwに、ゲート電極部分207bをマスクとしてn型不純物が注入され、エクステンション領域208が形成されている。
【0025】
エクステンション領域208の形成後、ゲート電極部分207bの側面にサイドウォール絶縁膜209が形成される。ゲート電極部分207bは、第2領域204の幅内に収まる幅であるが、SD注入時のサイドウォール絶縁膜209は、全体の幅(ゲート電極部分207bを挟んで一方の縁209aから他方の縁209aまでの幅)が、第2領域204の幅よりも広い。つまり、サイドウォール絶縁膜209の縁209aは、第2領域204の外側の素子分離絶縁膜202上に掛かっている。
【0026】
第1領域203と境界部分207aとの間で、SD注入工程で注入されるn型不純物は、半導体領域ではなく素子分離絶縁膜202に注入されて、不純物の注入された絶縁膜部分202nが形成される。
【0027】
図15A2は、不純物の活性化アニール工程を示す。SD注入工程で絶縁膜部分202nに注入されたn型不純物は、活性化アニールでほとんど拡散しない。
【0028】
図15A3は、自然酸化膜除去の薬液処理工程を示す。薬液処理工程に伴って、サイドウォール絶縁膜209が後退して、第2領域204に形成されたエクステンション領域208が露出する。
【0029】
図15A4は、シリサイド形成工程を示す。露出した第2領域204に、エクステンション領域208に重なってシリサイド層214が形成されるとともに、ゲート電極部分207bの上面に、シリサイド層214gが形成される。
【0030】
第2領域204に形成されたシリサイド層214は、エクステンション領域208よりも深く入り込む。これに起因して、p型ウェルpwとシリサイド層214とが接触し、接合リークが増える。図15Pに、第1領域203と境界部分207aとの間で、エクステンション領域208よりも深く入り込んで形成されたシリサイド層214を、右上りのハッチングで示す。
【0031】
なお、第1領域203では、SD注入により、サイドウォール絶縁膜209の外側のp型ウェルに不純物が注入されて、エクステンション領域208よりも高濃度で深いソース/ドレイン領域が形成される。さらに、ソース/ドレイン領域に注入された不純物は、活性化アニールにより拡散する。第1領域203には、SD注入による不純物が添加された領域よりも浅く、シリサイド層を形成することができる。これにより、第1領域203では、上述のような接合リークが抑制されている。
【0032】
次に、本発明の実施例によるDTMOSトランジスタについて説明する。図1P、図1A、図1B、図1C〜図12P、図12A、図12B、図12Cは、実施例のDTMOSトランジスタの製造方法の主要工程を示す概略平面図及び概略断面図である。平面図に「P」を付し、平面図のAA´断面、BB´断面、CC´断面に、それぞれ「A」、「B」、「C」を付す。代表として1つ分のDTMOSトランジスタを図示して説明を進めるが、同一ウエハ上に並んで、同様の構造の多数のDTMOSトランジスタが同時形成される。n型MOSトランジスタの形成を例として説明を続ける。
【0033】
図1P、図1A〜図1Cを参照する。半導体基板1、例えばp型シリコン基板に、例えばシャロートレンチアイソレーション(STI)により、素子分離絶縁膜2を形成し、素子分離絶縁膜2に囲まれた半導体領域5を画定する。例えば、STIによる素子分離絶縁膜2の厚さは、300nm〜400nm程度である。
【0034】
半導体領域5は、第1領域3と第2領域4とを含む。第1領域3は、例えば、幅w3が300nm〜500nm程度の矩形状である。第2領域4は、第1領域3の幅方向中央部から突き出した形状で配置され、第1領域3より幅が狭い。
【0035】
この実施例では、第2領域4を、主部分4aと、主部分4aを第1領域3に接続する接続部分4bとで形成している。主部分4aを、第1領域3よりも幅の狭い矩形状とし、接続部分4bを、第1領域3に近づくにつれ幅が広くなる台形状としている。主部分4aの幅w4aは、例えば100nm〜150nm程度であり、接続部分4bの中央部の幅4wbは、例えば200nm〜250nm程度である。
【0036】
図2P、図2A〜図2Cを参照する。半導体領域5の全体を露出する注入窓IW1を持つレジストパターンRP1を形成する。レジストパターンRP1をマスクとして、例えば、Pを加速エネルギ300keV〜400keV、ドーズ量5×1012cm−2〜5×1013cm−2で注入して、素子分離絶縁膜2よりも深いn型ウェルnwを形成する。
【0037】
そして、例えば、Bを加速エネルギ30keV〜60keV、ドーズ量5×1012cm−2〜5×1013cm−2で注入して、素子分離絶縁膜2よりも浅いp型ウェルpwを形成する。さらに、例えば、Bを加速エネルギ5keV〜20keV、ドーズ量5×1012cm−2〜5×1013cm−2で注入して、チャネル注入を行なう。その後、レジストパターンRP1を除去する。
【0038】
同一ウエハ上に形成された各半導体領域5のp型ウェルpwに、n型のDTMOSトランジスタが形成される。DTMOSトランジスタ同士は、n型ウェルnwにより、相互に電気的に分離される。
【0039】
図3P、図3A〜図3Cを参照する。半導体領域5上に、例えば、熱酸化により厚さ1nm〜2nmの酸化シリコン膜を成長させて、ゲート絶縁膜6を形成する。次に、基板1の全面上に、例えば、化学気相堆積(CVD)でポリシリコン膜を厚さ70nm〜150nm堆積する。
【0040】
ポリシリコン膜上に、ゲート電極構造7の形状のレジストパターンを形成し、このレジストパターンをマスクとしポリシリコン膜をパターニングして、ゲート電極構造7を残す。このエッチングにより、ゲート電極構造7の外側のゲート絶縁膜6も除去される。その後、このレジストパターンを除去する。
【0041】
ゲート電極構造7(ゲート電極7)は、境界部分7aとゲート電極部分7bとを含む。境界部分7aは、第2領域4の主部分4aを幅方向に横切って、半導体領域5に、境界部分7aの一方側(紙面上側)に配置されたコンタクト領域5aと、境界部分7aの他方側(紙面下側)に配置されたトランジスタ領域5bとを画定する。
【0042】
トランジスタ領域5bに含まれる第2領域4の部分(境界領域7aより第1領域3側の主部分4a及び接続部分4b)を、付随トランジスタ領域4cと呼ぶこととする。トランジスタ領域5bは、第1領域3と付随トランジスタ領域4cとを含む。以下、付随トランジスタ領域4cに対して、第1領域3を、主トランジスタ領域3と呼ぶこともある。境界部分7aは、(主部分4aを横切る方向を長さ方向として)例えば、幅100nm〜200nmである。
【0043】
ゲート電極部分7bは、境界部分7aの長さ方向中央部からトランジスタ領域5b上に延在し、トランジスタ領域5bに形成されるMOSトランジスタのゲート電極を形成する。なお、ゲート電極部分7bの延在方向との直交方向を、主トランジスタ領域3の幅方向としている。ゲート電極部分7bの幅(ゲート長)は、例えば50nmである。ゲート電極部分7bは、第2領域4の主部分4a及び接続部分4bの幅より狭く、付随トランジスタ領域4cの幅内に配置されている。境界部分7aとゲート電極部分7bとが、T字形状のゲート電極構造7を形成する。
【0044】
AA´断面は、コンタクト領域5aを横切る断面であり、BB´断面は、接続部分4bで付随トランジスタ領域4cを横切る断面であり、CC´断面は、主トランジスタ領域3を横切る断面である。
【0045】
本実施例のDTMOSトランジスタにおいても、第2比較例と同様に、第1領域3よりも幅の狭い第2領域4上で、境界部分7aが半導体領域5を横切っている。これにより、寄生容量の低減が図られている。
【0046】
図4P、図4A〜図4Cを参照する。半導体領域5のトランジスタ領域5bを露出する注入窓IW2を持ち、コンタクト領域5aを覆うレジストパターンRP2を形成する。注入窓IW2のコンタクト側の縁(そして、図6P等、図7P等を参照して後述するn型不純物注入の注入窓IW3とp型不純物注入の注入窓IW4との境界)は、境界部分7aの幅内、例えば中心に配置される。
【0047】
レジストパターンRP2及びゲート電極構造7をマスクとして、例えば、Bを加速エネルギ5keV〜20keV、ドーズ量5×1012cm−2〜5×1013cm−2で注入して、または例えば、Inを加速エネルギ20keV〜70keV、ドーズ量5×1012cm−2〜5×1013cm−2で注入して、ポケット注入を行なう。
【0048】
そして、例えば、Asを加速エネルギ1keV〜4keV、ドーズ量5×1014cm−2〜5×1015cm−2で注入して、エクステンション領域8を形成する。その後、レジストパターンRP2を除去する。
【0049】
図5P、図5A〜図5Cを参照する。ゲート電極構造7を覆って、基板1の全面上に、例えば、CVD(成膜温度400℃〜600℃)で酸化シリコン膜を厚さ50nm〜100nm堆積する。この酸化シリコン膜を異方性ドライエッチングでエッチングして、ゲート電極構造7の側面上にサイドウォール絶縁膜9を残す。サイドウォール絶縁膜9の厚さは、例えば50nm〜100nmである。なお、酸化シリコン膜の替わりに、例えば、CVD(成膜温度400℃〜600℃)で形成した窒化シリコン膜を用いてサイドウォール絶縁膜9を形成することもできる。
【0050】
図5Pに示すように、サイドウォール絶縁膜9の全体的な幅(ゲート電極構造7を挟んで一方の縁から他方の縁までの幅)は、境界部分7aで広く、境界部分7aとゲート電極部分7bとの接続部で狭くなり、ゲート電極部分7bが延在している部分で一定となる。ゲート電極部分7bの延在部分での、サイドウォール絶縁膜9の全体的な幅は、第2領域4の主部分4aの幅よりも広い。
【0051】
一方、付随トランジスタ領域4cは、接続部分4bで、主トランジスタ領域3側ほど幅が広がっている。付随トランジスタ領域4cの幅が広がることにより、サイドウォール絶縁膜9の縁と、付随トランジスタ領域4cの縁とが、交差する。交差位置ISよりコンタクト側では、サイドウォール絶縁膜9の全体的な幅が、第2領域4の幅より広く、交差位置ISよりトランジスタ側では、サイドウォール絶縁膜9の全体的な幅が、第2領域4の幅より狭くなる。これにより、第2領域4は、第1領域3との接続部分4bで、サイドウォール絶縁膜9の外側にはみ出した(露出した)領域PAを持つ。
【0052】
図5BのBB´断面は、交差位置ISより少しコンタクト側を横切っており、サイドウォール絶縁膜9の全体的な幅が、第2領域4の幅よりも広い部分を示す。BB´断面では、サイドウォール絶縁膜9の外側端部が、素子分離絶縁膜2上に掛かっている。
【0053】
図6P、図6A〜図6Cを参照する。トランジスタ領域5bを露出する注入窓IW3を持ち、コンタクト領域5aを覆うレジストパターンRP3を形成する。
【0054】
レジストパターンRP3、ゲート電極構造7、及びサイドウォール絶縁膜9をマスクとして、例えば、Pを加速エネルギ4keV〜10keV、ドーズ量2×1015cm−2〜1×1016cm−2で注入し、エクステンション領域8よりも高濃度で深いn+型領域であるソース/ドレイン領域10を形成する(SD注入)。
【0055】
付随トランジスタ領域4cのはみ出した領域PAにも、不純物が注入される。SD注入により、はみ出した領域PAに形成される不純物注入領域も、ソース/ドレイン領域10と呼ぶこととする。
【0056】
なお、注入窓IW3内に露出しマスクとした部分のゲート電極構造7及びサイドウォール絶縁膜9にも、n型不純物が注入される。その後、レジストパターンRP3を除去する。
【0057】
図6C及び図6Pに示すように、主トランジスタ領域3において、サイドウォール絶縁膜9の外側のp型ウェルpwにn型不純物が注入されて、ソース/ドレイン領域10が形成される。p型ウェルpwより外側の素子分離絶縁膜2中にも、同時に、n型不純物が注入されて、n型不純物の注入された絶縁膜部分2nが形成される。
【0058】
図6B及び図6Pに示すように、BB´断面では、サイドウォール絶縁膜9の外側の端が、素子分離絶縁膜2上に掛かっているので、n型不純物は、サイドウォール絶縁膜9の外側の素子分離絶縁膜2上に注入されて、n型不純物の注入された絶縁膜部分2nが形成される。
【0059】
図7P、図7A〜図7Cを参照する。コンタクト領域5aを露出する注入窓IW4を持ち、トランジスタ領域5bを覆うレジストパターンRP4を形成する。レジストパターンRP4、ゲート電極構造7、及びサイドウォール絶縁膜9をマスクとして、例えば、Bを加速エネルギ2keV〜5keV、ドーズ量2×1015cm−2〜1×1016cm−2で注入する。
【0060】
図7A及び図7Pに示すように、コンタクト領域5aのp型ウェルpwにp+型領域11が形成される。p型ウェルpwより外側の素子分離絶縁膜2中にも、p型不純物が注入されて、p型不純物の注入された絶縁膜部分2pが形成される。なお、注入窓IW4内に露出しマスクとした部分のゲート電極構造7及びサイドウォール絶縁膜9にも、p型不純物が注入される。その後、レジストパターンRP4を除去する。
【0061】
なお、本実施例では、n型MOSトランジスタのみ形成する例を示しているが、同一ウエハ上に、n型MOSトランジスタとp型MOSトランジスタを同時形成することもできる。このような場合は、p型MOSトランジスタのソース/ドレイン領域を形成するp型不純物注入工程を流用して、p+型領域11を形成することができる。
【0062】
図8P、図8A〜図8Cを参照する。ラピッドサーマルアニーリング(RTA)により、例えば、1000℃〜1100℃で3秒以内の熱処理を行って、注入されたn型不純物及びp型不純物の活性化アニールを行なう。活性化アニールにより、注入された不純物が、例えば30nm〜60nm拡散する。
【0063】
ソース/ドレイン領域10に注入されたn型不純物と、p+型領域11に注入されたp型不純物は拡散して、ソース/ドレイン領域10とp+型領域11が、それぞれ、面内方向及び深さ方向に拡がる。ソース/ドレイン領域10とp+型領域11の、拡散で拡がった部分を、それぞれ、拡散領域10d、拡散領域11dと呼ぶこととする。
【0064】
拡散領域10dと拡散領域11dは、それぞれ、サイドウォール絶縁膜9の下方に入り込み、拡散領域10dと拡散領域11dの縁の形状は、それぞれ、サイドウォール絶縁膜9の縁の形状に整合する。図8Pにおいて、サイドウォール絶縁膜9の下方に入り込んだ部分の拡散領域10d及び拡散領域11dを、それぞれ、右上り、左上りのハッチングで示す。また、不純物の拡散の方向を矢印で示す。
【0065】
図8C及び図8Pに示すように、主トランジスタ領域3では、サイドウォール絶縁膜9の側方外側に不純物が注入されてソース/ドレイン領域10が形成されており、不純物が、横方向に拡散してサイドウォール絶縁膜9の下方に入り込む。
【0066】
図8B及び図8Pに示すように、BB´断面を示した位置の付随トランジスタ領域4cでは、サイドウォール絶縁膜9の側方外側にはソース/ドレイン領域10が形成されていない。従って、サイドウォール絶縁膜9の側方外側のソース/ドレイン領域10からの不純物拡散は生じない。なお、素子分離絶縁膜部分2nに注入された不純物は、ほとんど拡散しない。
【0067】
しかし、BB´断面を示した位置の少し主トランジスタ領域3側に、付随トランジスタ領域4cのはみ出した領域PAが形成されており、はみ出した領域PAにもSD注入により不純物が注入されている。はみ出した領域PAに注入された不純物が、付随トランジスタ領域4cの縁に沿って、紙面上方に拡散することにより、BB´断面を示した位置でも、拡散領域10dを形成することができる。
【0068】
図9P、図9A〜図9Cを参照する。後のシリサイド層形成の前処理として、基板1の表面に形成された自然酸化シリコン膜を、例えば希フッ酸による薬液処理で除去する。この薬液処理に伴って、サイドウォール絶縁膜9が後退する。例えば、熱酸化膜6nm相当がエッチングされる条件を適用すると、不純物が高濃度に注入された低温形成サイドウォール絶縁膜9は、25nm〜30nm程度エッチングされる。
【0069】
なお、サイドウォール絶縁膜9のエッチング量は、膜種、成膜温度、注入不純物量、不純物種により変化しうる。例えば、n型MOSトランジスタ形成で注入されるPが高濃度に注入された膜は、エッチングされやすくなり、一方、p型MOSトランジスタ形成で注入されるBが注入された膜は、エッチングされにくくなる場合もある。
【0070】
例えば400℃〜600℃の低温で成膜されたサイドウォール絶縁膜は、例えば700℃や800℃の高温で成膜されたものに比べて、エッチングされやすい。成膜温度を700℃等に上げれば、サイドウォール絶縁膜のエッチングを抑えることができるが、不純物を拡散させてしまうためにトランジスタの性能低下を招く。不純物注入から活性化アニールまでのプロセス温度は、低温に保たれることが好ましい。
【0071】
図9P等において、後退前のサイドウォール絶縁膜9の形状を破線で示し、後退後のサイドウォール絶縁膜9の形状を実線で示す。図9Pに示すように、後退後のサイドウォール絶縁膜9の縁の形状は、後退前のサイドウォール絶縁膜9の縁の形状に整合する。
【0072】
サイドウォール絶縁膜9の後退に伴い、後退前にサイドウォール絶縁膜9で覆われていた部分のコンタクト領域5a及びトランジスタ領域5bが露出する。自然酸化膜を除去する薬液処理は、サイドウォール絶縁膜9の後退幅が、特にトランジスタ領域5bにおける不純物の拡散幅より短い条件で行われる。つまり、特にトランジスタ領域5bにおいて、サイドウォール絶縁膜9の後退で露出した部分EXを、ソース/ドレイン領域10から不純物が拡散した拡散領域10d内に収める。
【0073】
図9B及び図9Pに示すように、サイドウォール絶縁膜9の外側にはみ出した領域PAは、サイドウォール絶縁膜9の後退により拡大し、サイドウォール絶縁膜9の後退後のBB´断面は、はみ出した領域PAの拡大部分を横切る。はみ出した領域PAの拡大部分は、不純物の拡散領域10d内に収まる。
【0074】
図10P、図10A〜図10Cを参照する。ゲート電極構造7及びサイドウォール絶縁膜9を覆って、基板1の全面上に、シリサイド層を形成するための金属膜を形成する。例えば、スパッタリングにより、コバルト膜12を厚さ5nm程度堆積し、さらにコバルト膜12上に窒化チタン膜13を厚さ15nm程度堆積する。
【0075】
図11P、図11A〜図11Cを参照する。RTAにより、例えば、550℃、30秒程度の熱処理を行うことで、シリサイド化を行う。次に、硫酸と過酸化水素水との混合薬液 (SPM液)でのウェットエッチングにより、窒化チタン膜13およびコバルト膜12の未反応部分を除去し、半導体領域5に形成されたシリサイド層14、及びゲート電極構造7に形成されたシリサイド層14gを残す。未反応部分を除去後、RTAにより、窒素雰囲気中で700℃、30秒程度の追加熱処理を行い、シリサイド層14及び14gを低抵抗化する。
【0076】
サイドウォール絶縁膜9の外側に露出した半導体領域5の全面上に、シリサイド層14が形成される。サイドウォール絶縁膜9の近傍のシリサイド層14は、トランジスタ領域5bでは拡散領域10d上に形成され、コンタクト領域5aでは拡散領域11d上に形成される。なお、シリサイド層にコバルトシリサイドを用いる例を説明しているが、その他例えば、ニッケルシリサイド等を用いることもできる。
【0077】
図11B及び図11Pに示すように、接続部分4bがはみ出した領域PAに形成されるシリサイド層14も、拡散領域10d上に形成することができる。
【0078】
拡散領域10d及び拡散領域11dは、シリサイド層14よりも基板1の深い位置まで達している。従って、トランジスタ領域5bの全面について、特に、付随トランジスタ領域4cについて、シリサイド層14がp型ウェルpwまで到達することに起因する接合リークが抑制される。
【0079】
図12P、図12A〜図12Cを参照する。ゲート電極構造7及びサイドウォール絶縁膜9を覆って、基板1の全面上に、例えば、CVDで、窒化シリコンを厚さ50nm〜100nm堆積して、エッチングストッパ膜15を形成する。エッチングストッパ膜15上に、例えば、CVDで酸化シリコンを厚さ300nm〜600nm堆積して、層間絶縁膜16を形成する。
【0080】
層間絶縁膜16の上面を化学機械研磨(CMP)で平坦化した後、フォトリソグラフィ及びエッチングにより、コンタクトホール17t及び17を形成する。コンタクトホール17tは、主トランジスタ領域3上に配置され、コンタクトホール17は、コンタクト領域5a上から境界部分7a上に延在して配置される。
【0081】
その後、コンタクトホール17t及び17内に、窒化チタン膜を介しタングステンにより、コンタクトプラグ18t及び18を形成する。コンタクトプラグ18tが、MOSトランジスタのソース/ドレイン領域10に電気的に接続する。コンタクトプラグ18が、p型ウェルpw及びゲート電極構造7に電気的に接続する。このようにして、実施例によるDTMOSトランジスタが形成される。
【0082】
以上説明したように、本実施例によれば、第2領域4の第1領域3への接続部分4bに、サイドウォール絶縁膜9の外側にはみ出した領域PAが設けられる。境界部7aより第1領域3側に配置される第2領域4(付随トランジスタ領域4c)の幅を、第1領域3側ほど広く形成することにより、このような、はみ出した領域PAを得ることができる。はみ出した領域PAに、SD注入で不純物が注入され、はみ出した領域PAに注入された不純物が、活性化アニールで拡散する。
【0083】
これにより、付随トランジスタ領域4cにおいて、サイドウォール絶縁膜9の後退で露出した半導体領域EXを、SD注入で注入された不純物の拡散領域10d内に収めることが容易になり、サイドウォール絶縁膜9の外側に形成されるシリサイド層14に起因する接合リークを抑制することができる。
【0084】
なお、n型MOSトランジスタの形成を実施例として説明したが、説明中の導電型を反転させて、p型MOSトランジスタを形成することもできる。
【0085】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0086】
以上説明した実施例を含む実施形態に関し、さらに以下の付記を開示する。
(付記1)
半導体基板に、素子分離絶縁膜を形成し、第1領域と、前記第1領域に接続され前記第1領域より幅が狭い第2領域と、前記第2領域に接続され前記第2領域より幅が狭い第3領域とを含む半導体領域を画定する工程と、
前記半導体領域に第1導電型不純物を注入して、ウェル領域を形成する工程と、
前記ウェル領域上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記第3領域を幅方向に横断する第1部と、前記第1部から前記第1領域上に延びた第2部とを含むゲート電極を形成する工程と、
前記ゲート電極の側面に、前記第2領域の一部を覆い、前記第2領域の他の一部を露出させるサイドウォール絶縁膜を形成する工程と、
前記第1領域及び前記第2領域の前記他の一部に、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第1導電型と反対の第2導電型の不純物を注入する工程と、
熱処理を行って、前記第2導電型の前記不純物を拡散させる工程と、
前記サイドウォール絶縁膜の一部を薬液により除去する工程と、
前記サイドウォール絶縁膜の一部を前記薬液により除去した後、前記第1領域及び前記第2領域の前記他の一部に、シリサイド層を形成する工程と
を有する半導体装置の製造方法。
(付記2)
前記第2領域は、前記第1領域側ほど幅が広くなっている付記1に記載の半導体装置の製造方法。
(付記3)
前記サイドウォール絶縁膜の一部を薬液により除去する工程は、前記サイドウォール絶縁膜の除去により露出する前記第2領域の部分が、前記熱処理により前記不純物が拡散した領域内に収まるように、前記サイドウォール絶縁膜の一部を除去する付記1または2に記載の半導体装置の製造方法。
(付記4)
前記サイドウォール絶縁膜を形成する工程で形成された時点の前記サイドウォール絶縁膜の縁は、前記第2領域の縁と交差して、交差位置より前記第1領域側で、前記第2領域の他の一部が露出する付記1〜3のいずれか1つに記載の半導体装置の製造方法。
(付記5)
前記第2領域の前記他の一部に形成されるシリサイド層は、前記不純物の拡散領域よりも浅く形成される付記1〜4のいずれか1つに記載の半導体装置の製造方法。
(付記6)
さらに、
前記第3領域及び前記ゲート電極に電気的に接続する導電部材を形成する工程を有する付記1〜5のいずれか1つに記載の半導体装置の製造方法。
(付記7)
前記導電部材を形成する工程は、前記第1領域に電気的に接続する導電部材も形成する付記6に記載の半導体装置の製造方法。
(付記8)
前記シリサイド層を形成する工程は、前記第3領域にもシリサイド層を形成する付記1〜7のいずれか1つに記載の半導体装置の製造方法。
(付記9)
さらに、
前記サイドウォール絶縁膜を形成する工程の前に、
前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして注入される前記不純物よりも浅く、前記第1領域及び前記第2領域に、前記ゲート電極をマスクとして、前記第2導電型の不純物を注入する工程を有する付記1〜8のいずれか1つに記載の半導体装置の製造方法。
(付記10)
前記第2部は、前記第1部が横断する前記第3領域の幅よりも狭く、前記第2領域及び前記第3領域の幅内に配置される付記1〜9のいずれか1つに記載の半導体装置の製造方法。
(付記11)
前記ゲート電極は、前記第1部と前記第2部とがT字形状をなす付記1〜10のいずれか1つに記載の半導体装置の製造方法。
(付記12)
半導体基板中に素子分離絶縁膜により画定され、第1領域と、前記第1領域に接続され前記第1領域より幅が狭い第2領域と、前記第2領域に接続され前記第2領域より幅が狭い第3領域とを含み、第1導電型不純物が注入された半導体領域と、
前記半導体領域上方に形成され、前記第3領域を幅方向に横断する第1部と、前記第1部から前記第1領域上に延びた第2部とを含むゲート電極と、
前記半導体領域と前記ゲート電極との間に配置されたゲート絶縁膜と、
前記ゲート電極の側面に形成され、前記第2領域の一部を覆い、前記第2領域の他の一部を露出させるサイドウォール絶縁膜と、
前記第1領域及び前記第2領域のうち、前記サイドウォール絶縁膜の外側とともに前記サイドウォール絶縁膜の下方にも形成され、前記第1導電型と逆の第2導電型の不純物が添加された不純物領域と、
前記第1領域及び前記第2領域のうち、前記サイドウォール絶縁膜の外側に形成されたシリサイド層と、
前記第3領域及び前記ゲート電極に電気的に接続する導電部材と、
前記第1領域に電気的に接続する導電部材と
を有する半導体装置。
(付記13)
前記第2領域は、前記第1領域側ほど幅が広くなっている付記12に記載の半導体装置。
(付記14)
前記サイドウォール絶縁膜の縁は、前記第2領域の縁と交差して、交差位置より前記第1領域側で、前記第2領域の前記他の一部が露出している付記12または13に記載の半導体装置。
(付記15)
前記第2部は、前記第1部が横切る前記第3領域の幅よりも狭く、前記第2領域及び前記第3領域の幅内に配置される付記12〜14のいずれか1つに記載の半導体装置。
(付記16)
前記ゲート電極は、前記第1部と前記第2部とがT字形状をなす付記12〜15のいずれか1つに記載の半導体装置。
【符号の説明】
【0087】
1 半導体基板
2 素子分離絶縁膜
3 第1領域(主トランジスタ領域)
4 第2領域
4a 主部分
4b 接続部分
4c 付随トランジスタ領域
5 半導体領域
5a コンタクト領域
5b トランジスタ領域
6 ゲート絶縁膜
7 ゲート電極構造
7a 境界部分
7b ゲート電極部分
8 エクステンション領域
9 サイドウォール絶縁膜
10 ソース/ドレイン領域
10d 拡散領域
11 p+型領域
11d 拡散領域
12 コバルト膜
13 窒化チタン膜
14、14g シリサイド層
15 エッチングストッパ膜
16 層間絶縁膜
17、17t コンタクトホール
18、18t コンタクトプラグ
【特許請求の範囲】
【請求項1】
半導体基板に、素子分離絶縁膜を形成し、第1領域と、前記第1領域に接続され前記第1領域より幅が狭い第2領域と、前記第2領域に接続され前記第2領域より幅が狭い第3領域とを含む半導体領域を画定する工程と、
前記半導体領域に第1導電型不純物を注入して、ウェル領域を形成する工程と、
前記ウェル領域上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記第3領域を幅方向に横断する第1部と、前記第1部から前記第1領域上に延びた第2部とを含むゲート電極を形成する工程と、
前記ゲート電極の側面に、前記第2領域の一部を覆い、前記第2領域の他の一部を露出させるサイドウォール絶縁膜を形成する工程と、
前記第1領域及び前記第2領域の前記他の一部に、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第1導電型と反対の第2導電型の不純物を注入する工程と、
熱処理を行って、前記第2導電型の前記不純物を拡散させる工程と、
前記サイドウォール絶縁膜の一部を薬液により除去する工程と、
前記サイドウォール絶縁膜の一部を前記薬液により除去した後、前記第1領域及び前記第2領域の前記他の一部に、シリサイド層を形成する工程と
を有する半導体装置の製造方法。
【請求項2】
前記第2領域は、前記第1領域側ほど幅が広くなっている請求項1に記載の半導体装置の製造方法。
【請求項3】
前記サイドウォール絶縁膜の一部を薬液により除去する工程は、前記サイドウォール絶縁膜の除去により露出する前記第2領域の部分が、前記熱処理により前記不純物が拡散した領域内に収まるように、前記サイドウォール絶縁膜の一部を除去する請求項1または2に記載の半導体装置の製造方法。
【請求項4】
前記第2領域の前記他の一部に形成されるシリサイド層は、前記不純物の拡散領域よりも浅く形成される請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
【請求項5】
さらに、
前記第3領域及び前記ゲート電極に電気的に接続する導電部材を形成する工程を有する請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
【請求項6】
前記導電部材を形成する工程は、前記第1領域に電気的に接続する導電部材も形成する請求項5に記載の半導体装置の製造方法。
【請求項7】
半導体基板中に素子分離絶縁膜により画定され、第1領域と、前記第1領域に接続され前記第1領域より幅が狭い第2領域と、前記第2領域に接続され前記第2領域より幅が狭い第3領域とを含み、第1導電型不純物が注入された半導体領域と、
前記半導体領域上方に形成され、前記第3領域を幅方向に横断する第1部と、前記第1部から前記第1領域上に延びた第2部とを含むゲート電極と、
前記半導体領域と前記ゲート電極との間に配置されたゲート絶縁膜と、
前記ゲート電極の側面に形成され、前記第2領域の一部を覆い、前記第2領域の他の一部を露出させるサイドウォール絶縁膜と、
前記第1領域及び前記第2領域のうち、前記サイドウォール絶縁膜の外側とともに前記サイドウォール絶縁膜の下方にも形成され、前記第1導電型と逆の第2導電型の不純物が添加された不純物領域と、
前記第1領域及び前記第2領域のうち、前記サイドウォール絶縁膜の外側に形成されたシリサイド層と、
前記第3領域及び前記ゲート電極に電気的に接続する導電部材と、
前記第1領域に電気的に接続する導電部材と
を有する半導体装置。
【請求項8】
前記第2領域は、前記第1領域側ほど幅が広くなっている請求項7に記載の半導体装置。
【請求項9】
前記サイドウォール絶縁膜の縁は、前記第2領域の縁と交差して、交差位置より前記第1領域側で、前記第2領域の前記他の一部が露出している請求項7または8に記載の半導体装置。
【請求項10】
前記第2部は、前記第1部が横切る前記第3領域の幅よりも狭く、前記第2領域及び前記第3領域の幅内に配置される請求項7〜9のいずれか1項に記載の半導体装置。
【請求項1】
半導体基板に、素子分離絶縁膜を形成し、第1領域と、前記第1領域に接続され前記第1領域より幅が狭い第2領域と、前記第2領域に接続され前記第2領域より幅が狭い第3領域とを含む半導体領域を画定する工程と、
前記半導体領域に第1導電型不純物を注入して、ウェル領域を形成する工程と、
前記ウェル領域上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記第3領域を幅方向に横断する第1部と、前記第1部から前記第1領域上に延びた第2部とを含むゲート電極を形成する工程と、
前記ゲート電極の側面に、前記第2領域の一部を覆い、前記第2領域の他の一部を露出させるサイドウォール絶縁膜を形成する工程と、
前記第1領域及び前記第2領域の前記他の一部に、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第1導電型と反対の第2導電型の不純物を注入する工程と、
熱処理を行って、前記第2導電型の前記不純物を拡散させる工程と、
前記サイドウォール絶縁膜の一部を薬液により除去する工程と、
前記サイドウォール絶縁膜の一部を前記薬液により除去した後、前記第1領域及び前記第2領域の前記他の一部に、シリサイド層を形成する工程と
を有する半導体装置の製造方法。
【請求項2】
前記第2領域は、前記第1領域側ほど幅が広くなっている請求項1に記載の半導体装置の製造方法。
【請求項3】
前記サイドウォール絶縁膜の一部を薬液により除去する工程は、前記サイドウォール絶縁膜の除去により露出する前記第2領域の部分が、前記熱処理により前記不純物が拡散した領域内に収まるように、前記サイドウォール絶縁膜の一部を除去する請求項1または2に記載の半導体装置の製造方法。
【請求項4】
前記第2領域の前記他の一部に形成されるシリサイド層は、前記不純物の拡散領域よりも浅く形成される請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
【請求項5】
さらに、
前記第3領域及び前記ゲート電極に電気的に接続する導電部材を形成する工程を有する請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
【請求項6】
前記導電部材を形成する工程は、前記第1領域に電気的に接続する導電部材も形成する請求項5に記載の半導体装置の製造方法。
【請求項7】
半導体基板中に素子分離絶縁膜により画定され、第1領域と、前記第1領域に接続され前記第1領域より幅が狭い第2領域と、前記第2領域に接続され前記第2領域より幅が狭い第3領域とを含み、第1導電型不純物が注入された半導体領域と、
前記半導体領域上方に形成され、前記第3領域を幅方向に横断する第1部と、前記第1部から前記第1領域上に延びた第2部とを含むゲート電極と、
前記半導体領域と前記ゲート電極との間に配置されたゲート絶縁膜と、
前記ゲート電極の側面に形成され、前記第2領域の一部を覆い、前記第2領域の他の一部を露出させるサイドウォール絶縁膜と、
前記第1領域及び前記第2領域のうち、前記サイドウォール絶縁膜の外側とともに前記サイドウォール絶縁膜の下方にも形成され、前記第1導電型と逆の第2導電型の不純物が添加された不純物領域と、
前記第1領域及び前記第2領域のうち、前記サイドウォール絶縁膜の外側に形成されたシリサイド層と、
前記第3領域及び前記ゲート電極に電気的に接続する導電部材と、
前記第1領域に電気的に接続する導電部材と
を有する半導体装置。
【請求項8】
前記第2領域は、前記第1領域側ほど幅が広くなっている請求項7に記載の半導体装置。
【請求項9】
前記サイドウォール絶縁膜の縁は、前記第2領域の縁と交差して、交差位置より前記第1領域側で、前記第2領域の前記他の一部が露出している請求項7または8に記載の半導体装置。
【請求項10】
前記第2部は、前記第1部が横切る前記第3領域の幅よりも狭く、前記第2領域及び前記第3領域の幅内に配置される請求項7〜9のいずれか1項に記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2012−109384(P2012−109384A)
【公開日】平成24年6月7日(2012.6.7)
【国際特許分類】
【出願番号】特願2010−256762(P2010−256762)
【出願日】平成22年11月17日(2010.11.17)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
【公開日】平成24年6月7日(2012.6.7)
【国際特許分類】
【出願日】平成22年11月17日(2010.11.17)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]