半導体装置及びその製造方法
【課題】シリコンCMOSデバイス等におけるシングルメタルゲート構造を実現することができ、デバイス特性揺らぎの低減及び高信頼化をはかる。
【解決手段】基板上に、pチャネルMISトランジスタ41とnチャネルMISトランジスタ42を備えた半導体装置であって、pチャネルMISトランジスタ41とnチャネルMISトランジスタ42の各ゲート電極32はTaとCの合金で形成され、ゲート電極32のTaに対するCのモル比(C/Ta)が2以上4以下である。
【解決手段】基板上に、pチャネルMISトランジスタ41とnチャネルMISトランジスタ42を備えた半導体装置であって、pチャネルMISトランジスタ41とnチャネルMISトランジスタ42の各ゲート電極32はTaとCの合金で形成され、ゲート電極32のTaに対するCのモル比(C/Ta)が2以上4以下である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、同一基板上にpチャネルMISトランジスタとnチャネルMISトランジスタを形成した半導体装置に係わり、特にゲート電極構造の改良をはかった半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年、シリコンCMOS(Complementary Metal Oxide Semiconductor)デバイスにおいては、チタン,モリブデン,タングステン,タンタルなどの高融点金属、或いはこれらの窒化物をゲート電極として使用する試みがなされている。これは、いわゆるメタルゲート技術と称される。
【0003】
メタルゲート技術では、ゲート電極内部には原理的に空乏層が発生しないので、シリコンゲートの場合のように空乏層によるMISトランジスタの電流駆動力の低下は発生しない。特に、単一のメタルゲート材料でnチャネルMISトランジスタ、pチャネルMISトランジスタの双方のゲート電極を構成する、いわゆるシングルメタルゲート技術では、nチャネルMISトランジスタとpチャネルMISトランジスタのゲート電極堆積及び加工を共通化できる。これにより、nチャネルMISトランジスタとpチャネルMISトランジスタで異なるメタルゲートを用いる場合に問題となる工程複雑化、工程数の増加などの課題を解決できる。
【0004】
これまで、シングルメタルゲート材料としてはTiN,TaNなどの材料が提案されている。これらの材料は、その仕事関数が4.5〜4.7eVの範囲にあるため、単一のメタルゲートでnチャネルMISトランジスタとpチャネルMISトランジスタのしきい値電圧を対称的な値に設定可能な材料である。
【0005】
しかし、この種のシングルメタルゲート材料には、組成や成膜方法によらず、多結晶構造をとるという特徴がある。このことが、デバイス特性に大きな悪影響を与える。即ち、これら材料の仕事関数は結晶面方位に大きく左右されるため、多結晶薄膜では結晶粒サイズ程度のスケールで仕事関数が揺らいでいる。典型的な結晶粒サイズは数10〜数100nm程度であり、この寸法は将来のトランジスタのゲート長と同程度の値である。従って、多結晶ゲート電極を用いた場合、トランジスタ間でゲート電極の仕事関数が揺らぎ、しきい値電圧も揺らぎを持つことになる。トランジスタには均一な性能が要求されているため、この特性揺らぎは許容できない。
【0006】
この問題を解決するためには、メタルゲートを単結晶にするか、デバイスの特徴的サイズ(ゲート長)よりもずっと小さい揺らぎしか持たない構造的特徴にするか、何れかが必要になる。後者の構造に関しては、非晶質TaSiNメタルゲート電極が提案されている(例えば、非特許文献1参照)。非晶質であれば、構造的均質性は非常に高く、特性の揺らぎは顕在化しない。しかしながら、TaSiNメタルゲートの仕事関数は4.4eV程度であり、シングルメタルゲートとして利用することはできなかった。
【0007】
また、nチャネルMISトランジスタにTaCx電極を用いたTaCxメタルゲート技術が提案されている(例えば、非特許文献2参照)。しかし、この技術では、TaCx電極の仕事関数が4.18eVであるため、pチャネルMISトランジスタのゲート電極に用いたとしても、そのしきい値電圧は非常に高くなり、CMOSの正常動作は不可能になる。
【非特許文献1】D. -G. Park et al.,“Rubust Ternary Metal Gate Electrodes for Dual Gate CMOS Devices”,2001 IEDM, p.p. 671-674.
【非特許文献2】J. K. Schaeffer et al.,“Challenges for the Integration of Metal Gate Electrodes”,2004 IEDM, p.p.287-209
【発明の開示】
【発明が解決しようとする課題】
【0008】
このように従来、トランジスタの電流駆動力を向上させ、処理速度の速いシリコンCMOSデバイスを実現するために、従来のシリコンゲートに替えてメタルゲート技術を導入することが必須である。しかし、デバイス特性揺らぎを防ぐのに適したシングルメタルゲート構造は実現できていないのが現状であった。
【0009】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、シリコンCMOSデバイス等に用いるのに適したシングルメタルゲート構造を実現することができ、デバイス特性揺らぎの低減及び高信頼化をはかり得る半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【0010】
上記課題を解決するために本発明は、次のような構成を採用している。
【0011】
即ち、本発明の一態様は、基板上に、pチャネルMISトランジスタとnチャネルMISトランジスタを具備した半導体装置であって、前記pチャネルMISトランジスタとnチャネルMISトランジスタの各ゲート電極はTaとCの合金で形成され、前記ゲート電極のCとTaとの比(C/Ta)が2以上4以下であることを特徴とする。
【0012】
また、本発明の別の一態様は、基板上に形成されたn型半導体領域と、前記基板上に前記n型半導体領域とは絶縁分離して形成されたp型半導体領域と、前記n型半導体領域上に、ゲート絶縁膜を介してTaとCの合金からなる下部ゲート電極を形成し、該下部ゲート電極上にシリコンを含む上層ゲート電極を形成して構成されたpチャネルMISトランジスタと、前記p型半導体領域上に、ゲート絶縁膜を介してTaとCの合金からなる下部ゲート電極を形成し、該下部ゲート電極上にシリコンを含む上層ゲート電極を形成して構成されたnチャネルMISトランジスタと、を具備した半導体装置であって、前記各トランジスタの下部ゲート電極のCとTaとの比(C/Ta)が2以上4以下であることを特徴とする。
【0013】
また、本発明の別の一態様は、半導体基板上にpチャネルMISトランジスタとnチャネルMISトランジスタを含む半導体装置の製造方法であって、前記基板上に、n型半導体領域とp型半導体領域を絶縁分離して形成する工程と、前記各半導体領域上にゲート絶縁膜を形成する工程と、前記n型半導体領域及びp型半導体領域のそれぞれで、前記ゲート絶縁膜上に、スパッタ法により、TaとCの合金からなりCとTaとの比(C/Ta)が2以上4以下のゲート電極を形成する工程と、を含むことを特徴とする。
【発明の効果】
【0014】
本発明によれば、ゲート電極をTaとCの合金で形成し、CとTaとの比(C/Ta)を2以上4以下に設定することにより、シングルゲートメタルとして適正な仕事関数を得ることができ、CMOSデバイス等における特性揺らぎの低減及び高信頼化をはかることができる。
【発明を実施するための最良の形態】
【0015】
まず、実施形態を説明する前に、本発明の概要及び原理を説明する。
【0016】
本発明の一実施形態は、図1に示すようなCMOSデバイスを備えた半導体装置であって、その最大の特徴は、TaCxをpチャネルMISトランジスタ、nチャネルMISトランジスタの両方のゲート電極として有することである。
【0017】
なお、図中の10はSOI基板、11はSi基板、12は埋め込み絶縁膜、13はSi層、22はn型ウェル、23はp型ウェル、24は素子分離絶縁膜、25はp型拡散層、26はp型エクステンション層、27はn型拡散層、28はn型エクステンション層、31はゲート絶縁膜、32はTaCxゲート電極、33はゲート側壁絶縁膜、34は層間絶縁膜、41はpチャネルMISトランジスタ、42はnチャネルMISトランジスタを示している。
【0018】
ところで、TaCxメタルゲート技術については、前述した(非特許文献2)に記載されている。この従来技術と本発明が異なるのは、本発明ではTaCxをpチャネルMISトランジスタとnチャネルMISトランジスタの双方に用いているのに対し、従来技術ではnチャネルMISトランジスタにしかTaCx電極を用いていない点である。従来技術では、TaCx電極の仕事関数が4.18eVであったため、このような制約が生じていた。仮に、従来技術のTaCxをpチャネルMISトランジスタのゲート電極に用いたとしても、そのしきい値電圧は非常に高くなり、CMOSの正常動作は不可能になる。
【0019】
これに対し本発明では、Taに対するCのモル比(C/Ta)を最適に設定することにより、TaCxメタルゲートの仕事関数をpチャネル及びnチャネルの各MISトランジスタのゲートとして適した値にすることを特徴とする。図2は、本発明者らの実験に基づく、TaCx電極組成と仕事関数との関係を示す実験結果である。本発明者らは、TaとCとの比(C/Ta)を2〜4に設定することにより、TaCxメタルゲートの仕事関数を4.5〜4.7eVの範囲にできることを、組成を系統的に変化させた実験を行うことにより見出した。これにより、pチャネルMISトランジスタとnチャネルMISトランジスタの両方にTaCxを用いても、トランジスタのしきい値電圧を低い値に設定することが可能となった。
【0020】
また、本発明のもう一つの特徴は、TaCxゲート電極が非晶質、或いは5nm以下のサイズで相分離した特徴を有することである。本発明者らは、組成を系統的に変化させた実験から、このような構造的特徴は、(C/Ta)が1.5以上の時に実現されることを発見した。図3は、その結果の一部を示す、TaCx膜の結晶性を調べたXRD(X-ray diffractometory)スペクトルである。
【0021】
(C/Ta)〜0.7の時には、非常に強いTaC結晶ピークが観測された。これに対し、(C/Ta)〜1.3においてはTaC結晶ピークは弱くなり、(C/Ta)〜2.7ではTaCx膜からは何のピークも観測されなかった。組成をより細かく変化させた実験で、結晶ピークが観測されなくなる組成の臨界値は(C/Ta)=1.5であることが分かった。
【0022】
図4は、(C/Ta)〜2.7の場合のTaCx膜の断面TEM像である。TaCx膜は白黒のコントラストを示している。黒い箇所にはTaが集積しており、白い箇所はカーボンがリッチになっている。Taが集積している領域のサイズは、この組成では1nm以下であった。
【0023】
図5は、本発明のTaCゲート電極の特徴を示した模式図である。CリッチなTaCx(2<x)母相の中に、直径5nm以下のTaC析出相が形成されている。TaC析出相は結晶化していてもよく、非晶質状態であってもよい。TaCx(2<x)母相は非晶質状態である。TaC析出相は、前記図4の実験結果では黒いコントラストで示されている。
【0024】
本発明の組成範囲におけるTaCxゲート電極は、従来のLSI製造工程を経てもその構造が殆ど変化しないことが判明した。図6は、(C/Ta)〜2.7のTaCx薄膜を1000℃,20秒熱処理する前後のXRDスペクトルである。1000℃,20秒は従来のLSI製造における十分な熱工程を示すものだが、この熱処理を経ても、XRDスペクトルには殆ど変化が観測されなかった。2θ〜40°付近のTaC結晶ピークの現れる位置に極微量な回折線が見られるが、その半値幅は極めて大きく、X線分析的には非晶質、或いは結晶サイズ1nm以下の相分離した構造と判断できる。
【0025】
図7は、本発明のナノ相分離したTaCゲート電極のミクロスコピック原子結合状態を調べたXPS(X-ray Photoelectron emission Spectroscopy)によるC1sスペクトルである。TaC膜中には、その組成によらず、炭素から見た第1近接位置に炭素、或いはTaが存在することが分かる。本発明の組成範囲(C/Ta=2〜4)では、炭素の第1近接は大部分が炭素であり、僅かなTa−C結合が存在していることが判明した(図7中のC/Ta=2.7)。C−C結合は主にTaC電極の母相に存在するC−C結合起因であり、C−Ta結合は主にTaC析出相に起因している。
【0026】
このように、TaCx薄膜の物性的特徴を詳細に調べた結果として、Taに対するCのモル比(C/Ta)の制御によって仕事関数と構造的特徴の双方を制御でき、さらにはこのような特性が1000℃の熱処理に対しても安定であることを新たに発見した。本発明はこの新しい発見に基づいて行われたものであり、従来技術の範疇とは全く異なる構成、効果を有するものである。
【0027】
なお、非晶質ゲート電極としては従来、(非特許文献1)に示されるTaSiNゲート電極が存在する。この技術を用いれば将来のゲート長10nmのトランジスタにおいてもしきい値電圧揺らぎは顕在化しない。しかしながら、TaSiNの仕事関数は4.4eV程度であり、nチャネルMISトランジスタのしきい値電圧を設計するのには丁度良いが、pチャネルMISトランジスタのしきい値電圧は高くなりすぎて、CMOSトランジスタの正常動作が不可能となる。
【0028】
本発明のTaCx電極のTaに対するCのモル比(C/Ta)は、図8に示すように、2以上4以下の範囲に限定される。TaCxの仕事関数がシングルメタルゲートに適した4.5〜4.7eVとなるための(C/Ta)の範囲は、2以上4以下である。一方、TaCxがしきい値電圧ばらつきを示さない非晶質或いは5nm以下の相分離した構造となるためには、(C/Ta)が1.5以上である必要がある。本発明のTaCxゲート電極は、仕事関数が4.5eV〜4.7eVであり、かつその構造は非晶質或いは5nm以下の特徴的サイズに相分離した構造であることが要求される。これらの要求を満たす組成範囲は、(C/Ta)が2以上4以下である。
【0029】
以上その概要を述べたような構成により、特性ばらつきが非常に小さく、ゲート空乏化の無い高性能なメタルゲートCMOSデバイスを備えた半導体装置を、容易なプロセスによって提供することが可能となる。
【0030】
以下、本発明の詳細を図示の実施形態によって説明する。
【0031】
(第1の実施形態)
図1は、本発明の第1の実施形態に係わる半導体装置の概略構成を示す素子構造断面図である。
【0032】
Si基板11上に埋め込み絶縁膜12を介してSi層13を形成することによりSOI基板10が構成され、このSOI基板10のSi層13には、n型ウェル領域22及びp型ウェル領域23が設けられている。n型ウェル領域22とp型ウェル領域23は、素子分離絶縁膜24により分離されている。なお、本実施形態では基板としてSOI基板を用いたが、バルク基板を用いても良いのは勿論のことである。
【0033】
n型ウェル領域22には、pチャネルMISトランジスタ41が設けられる。pチャネルMISトランジスタ41は、p型拡散層25と、p型エクステンション層26と、ゲート絶縁膜31と、TaCx電極32とを備えている。ゲート絶縁膜31はn型ウェル領域22上に設けられ、このゲート絶縁膜31上にTaCx電極32が設けられている。なお、本実施形態においては、ゲート絶縁膜31とTaCx電極32の積層構造の両側部には、絶縁体からなるサイドウォール33が設けられている。
【0034】
また、p型エクステンション層26はゲート絶縁膜31とTaCx電極32の積層構造の両側のn型ウェル領域22に設けられ、p型拡散層25はサイドウォール33の両側のn型ウェル領域22に設けられている。p型拡散層25は、p型エクステンション層26よりもn型ウェル領域22との接合深さが深くなるように構成されている。そして、p型拡散層25及びp型エクステンション層26がpチャネルMISトランジスタ41のソース・ドレイン領域となる。
【0035】
一方、p型ウェル領域23には、nチャネルMISトランジスタ42が設けられる。nチャネルMISトランジスタ42は、n型拡散層27と、n型エクステンション層28と、ゲート絶縁膜31と、TaCx電極32とを備えている。ゲート絶縁膜31はp型ウェル領域23上に設けられ、このゲート絶縁膜31上にTaCx電極32が設けられている。なお、本実施形態においては、ゲート絶縁膜31とTaCx電極32の積層構造の両側部には、絶縁体からなるサイドウォール33が設けられている。
【0036】
また、n型エクステンション層28はゲート絶縁膜31とTaCx電極32の積層構造の両側のp型ウェル領域23に設けられ、n型拡散層27はサイドウォール33の両側のp型ウェル領域23に設けられている。n型拡散層27は、n型エクステンション層28よりもp型ウェル領域23との接合深さが深くなるように構成されている。そして、n型拡散層27及びn型エクステンション層28がnチャネルMISトランジスタ42のソース・ドレイン領域となる。
【0037】
次に、本実施形態の半導体装置の製造方法を、図9〜図11を参照して説明する。
【0038】
まず、図9(a)に示すように、Si基板11上に埋め込み絶縁膜12を介してSi層13を形成したSOI基板10を用意し、SOI層(Si層13)に、素子分離絶縁膜24によって分離されたn型ウェル領域22及びp型ウェル領域23を形成する。引き続き、ウェハ上の全面にゲート絶縁材料膜31、TaCx電極32を堆積する。
【0039】
ゲート絶縁膜31としては、SiO2 ,SiOxNyの他に、高誘電体(High-k )絶縁膜を用いることができる。高誘電体絶縁膜としては、例えば、Ti・Hf・Zr及びLa等希土類元素の酸化物或いは混合酸化物、Ti・Hf・Zr及びLa等希土類元素のシリケート・アルミネート或いはこれらに窒素を添加した絶縁膜、Si3 N4 ・Al2 O3 ・Ta2 O5 ・TiO2 ・La2 O3 ・CeO2 ・ZrO2 ・HfO2 ・SrTiO3 ・Pr2 O3 或いはこれらに窒素を添加した絶縁膜などが挙げられる。ここでは一例として、厚さ1.5nmのSiONを熱酸化及びプラズマ窒化により堆積した。 High-K ゲート絶縁膜の形成には、MOCVD(Metal organic chemical vapor deposition)法、ALD(Atomic layer deposition)法、MBE(Molecular beam epitaxy)法、PVD(Physical vapor deposition)法などを用いることができる。
【0040】
TaCx電極32は、TaとCの2つのターゲットを用いたAr雰囲気によるスパッタリングにより形成した。膜厚は100nmであった。本実施形態においては、Ar流量は1〜20sccm、Taターゲット及びCターゲットに印加する電力の比は約1:10〜20、堆積時の装置真空度は0.01〜0.3Paであった。このときのTaに対するCのモル比(C/Ta)は2〜4まで変化させることができた。ここで、TaCx電極32の成膜を、(C/Ta)が2〜4のTaCx化合物ターゲットを用いたArスパッタリングで行うことも可能である。さらに、Taターゲットのみを用い、Ar/CH系ガスの反応性スパッタを用いても良い。また、スパッタ法でなく、CVD法やMBE法、ALD法なども用いることができる。
【0041】
本実施形態のTaCx電極32のTaに対するCのモル比(C/Ta)は、前述の要請から2以上4以下の範囲に限定される。また、この工程の後に、TaCx電極32の表面を極薄く酸化する処理を施すと、後工程におけるTaCx電極の耐プロセス性が向上する。ここでは、1000℃スパイクアニールを1%酸素雰囲気で行うことにより、TaCx表面に膜厚1nm以下の酸化層を形成した。
【0042】
次に、図9(a)の構造に対し通常のリソグラフィー技術とエッチング技術を用いて、ゲート電極用のレジストパターン35を形成する。このレジストパターン35をマスクとして、通常用いられるエッチングガスによってTaCx電極32、ゲート絶縁膜31をエッチングし、図9(b)の構造を得る。
【0043】
次に、図9(c)に示すように、O2 アッシャー処理によりレジストパターン35を除去する。この際、TaCx電極32の側面は若干酸化される。引き続き、硫酸と過酸化水素水の混合液によってO2 アッシャーで除去しきれなかったレジスト、残渣物などを化学的に除去する。この際、TaCx電極32は元来耐薬品性が強いが、これに加えてその表面が薄い酸化物で被覆されているため、硫酸と過酸化水素水の混合液に浸食されにくい。
【0044】
次に、図10(d)に示すように、n型ウェル領域22の上部をレジスト(図示せず)で保護し、p型ウェル領域23の領域に、n型の不純物、例えばリン,砒素,アンチモンなどをイオン注入する。そして、n型ウェル領域22上のレジストを除去した後、1000℃以上のスパイクアニールにより、n型エクステンション層28を形成する。
【0045】
次に、図10(e)に示すように、p型ウェル領域23の上部をレジスト(図示せず)で保護し、n型ウェル領域22の領域に、p型の不純物、例えばボロン,インジウムなどをイオン注入し、p型ウェル領域23上のレジストを除去した後、1000℃以上のスパイクアニールにより、p型エクステンション層26を形成する。
【0046】
次に、図10(f)に示すように、通常のプロセスでゲート側壁絶縁膜33を形成する。即ち、基板上の全面にCVD法等により酸化膜を堆積した後、TaCx電極32の上面が露出するまでRIE等でエッチバックする。
【0047】
次に、図11(g)に示すように、n型ウェル領域22の上部をレジスト36で保護し、p型ウェル領域23の領域に、n型の不純物、例えばリン,砒素,アンチモンなどをイオン注入し、n型注入領域37を形成する。
【0048】
次に、図11(h)に示すように、n型ウェル領域22の上部のレジスト36を剥離した後に、p型ウェル領域23の上部をレジスト39で保護し、n型ウェル領域22の領域に、p型の不純物、例えばボロン,インジウムなどをイオン注入し、p型注入領域38を形成する。
【0049】
次に、図11(i)に示すように、p型ウェル領域23の上部のレジスト39を剥離した後に、900℃以上の熱処理を行うことで、n型拡散層27、p型拡散層25を完全に活性化させた。
【0050】
これ以降は、層間絶縁膜34の形成、平坦化処理など通常の工程を経て、前記図1に示す構造を得ることができる。
【0051】
図12は、本実施形態におけるTaCx電極/ゲート絶縁膜/Si−MIS構造のデバイス完成時点での断面を示すTEM写真である。図中に示す通り、デバイス作成の高温熱処理を経た後においても、TaCxとSiO2 との反応は全く生じておらず、TaCx電極の構造は堆積直後の状態(前記図4)と何ら変わっていない。
【0052】
本実施形態のTaCx電極32はミッドギャップ仕事関数を持つため、通常のプレーナ型バルクCMOSデバイスに適用するためには、低しきい値電圧化のためのチャネル領域へのカウンターイオン注入などが必須となり、高い電流駆動力を得ることは困難である。従って、本実施形態が最大限有効に活用されるためには、SOIデバイス、Fin−FETデバイスなど、ゲート電極の仕事関数がミッドギャップであっても、しきい値電圧が低く設定できるデバイスとの組み合わせが最も望ましい。
【0053】
また、本実施形態のゲート絶縁膜としては、非晶質構造をとるものが最も好ましい。本実施形態のTaCx電極は非晶質乃至はナノ相分離構造を有するが、その下部に形成されたゲート絶縁膜が多結晶構造を有したとき、その結晶粒界などが核形成中心となり、TaCx電極を部分的に結晶化させる可能性があるためである。例えば、HfO2 をゲート絶縁膜に用いた場合、HfO2 結晶粒界の箇所で相分離したTaCx微結晶が容易に核発生し(これを不均一核発生と呼ぶ)、その後のLSI熱工程で5nm以上の粒子サイズまで核成長してしまう可能性が高くなる。既に説明したように、本実施形態のTaCx電極は本来的に非晶質乃至はナノ相分離の構造を有するが、ゲート絶縁膜との界面という特殊な場所においてはその本来の性質が覆されることが生じ得る。ここで、ゲート絶縁膜に非晶質材料を用いれば、TaCx結晶の核発生中心が皆無なため、HfO2 の例で述べたような不均一核発生は起きえず、本実施形態のTaCx本来の非晶質乃至はナノ相分離の構造を最大限有効に活用できる。
【0054】
具体的なゲート絶縁膜材料としては、HfSiONを用いることが最も望ましい。その理由は、HfSiONが1000℃以上の熱処理工程を経ても非晶質状態を保てる、現状で最も耐熱性に優れた材料であるためである。HfAlO(Hf濃度22%以下)なども優れた非晶質材料ではあるが、1000℃以上の熱処理を経ると部分的にHfO2 結晶が生じてしまい、この結晶が先に述べたTaCx結晶の核発生中心として作用する恐れが高くなる。本実施形態ではTaCx電極形成後、必ず1000℃以上の熱工程が施されるため、ゲート絶縁膜にHfSiONを用いることは極めて重要なことである。勿論、非晶質材料としてはSiO2 やSiONなどをあげることもできるが、これら材料はその誘電率が低く、本実施形態が適用されるであろう将来のLSIのゲート絶縁膜としては十分な絶縁性を有さない。
【0055】
以上説明したように本実施形態によれば、低抵抗で耐熱性を有し、空乏化しきい値電圧ばらつきといった問題もないゲート電極を有するCMOSデバイスを得ることができる。また、このCMOSデバイスを製造する際のステップ数が増加するのを防止できると共に、複雑なプロセスが必要でなくなる。
【0056】
(第2の実施形態)
図13は、本発明の第2の実施形態に係わる半導体装置の概略構成を示す素子構造断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0057】
本実施形態のCMOSデバイスの構造は、第1の実施形態の構造において、TaCx電極32の上部に、pチャネルMISトランジスタ41においてはp+ シリコンゲート電極51、nチャネルMISトランジスタ42においてはn+ シリコンゲート電極52を配した構造となっている。
【0058】
即ち、pチャネルMISトランジスタ41においては、ゲート電極が、TaCx下部電極32とp+ シリコン上部電極51の2層構造となっている。nチャネルMISトランジスタ42においては、ゲート電極が、TaCx下部電極32とn+ シリコン上部電極52の2層構造となっている。
【0059】
次に、本実施形態の半導体装置の製造方法を、図14(a)〜(d)を参照して説明する。
【0060】
まず、図14(a)に示すように、SOI基板10のSi層13に、素子分離絶縁膜24によって分離されたn型ウェル領域22及びp型ウェル領域23を形成する。引き続き、ウェハ上の全面にゲート絶縁材料膜31、TaCx電極32を堆積し、さらにその上部にノンドープシリコン53を堆積する。ここで、ノンドープシリコン層53にGe/Ge+Si〜0.3程度のGeが添加されていても良い。
【0061】
ゲート絶縁膜31としては、SiO2 ,SiOxNyの他に、HfO2 ,HfOxNy,HfSixOy,HfSixOyNz,HfAlxOy,HfAlxOyNz,LaHfxOy,Al2 O3 ,ZrO2 ,ZrSixOy,ZrSixOyNzなどのHigh-kゲート絶縁膜を用いることができる。ここでは一例として、厚さ3nmのHfSiON(Hf/Hf+Si〜0.5、窒素濃度20原子%)をMOCVD法により堆積した。堆積法としては、ALD法,MBE法,PVD法などを用いることができる。
【0062】
TaCx電極32は、TaとCの2つのターゲットを用いたAr雰囲気によるスパッタリングにより形成した。Taに対するCのモル比(C/Ta)は2.7、膜厚は10nmであった。ここで、TaCx電極32の成膜法はスパッタ法でなく、CVD法やMBE法などであっても構わない。
【0063】
本実施形態のTaC電極10のTaに対するCのモル比(C/Ta)は、前述の要請から2以上4以下の範囲に限定される。また、その膜厚は後述の理由により5nm以上であることが必要である。ノンドープシリコン53は、通常のCVD法等により堆積され、その膜厚は100nmであった。
【0064】
次に、図14(a)の構造に対し通常のリソグラフィー技術とエッチング技術を用いて、ゲート電極用レジストパターン35を形成する。このレジストパターン35をマスクとして、通常用いられるエッチングガスによってノンドープシリコン53、TaCx電極32、ゲート絶縁膜31をエッチングし、図14(b)の構造を得る。
【0065】
その後、O2 アッシャー処理によりレジストパターン35を除去する。この際、TaCx電極32の側面は若干酸化される。引き続き、硫酸と過酸化水素水の混合液によってO2 アッシャーで除去しきれなかったレジスト、残渣物などを化学的に除去する。
【0066】
本実施形態では第1の実施形態と異なり、TaCx電極32の上部の殆どはノンドープシリコン53で被覆されており、僅かに端面が露出しているのみである。その僅かに露出したTaCx電極32の表面は薄い酸化物で被覆されている。これにより、本実施形態のゲート積層構造は、第1の実施形態にもまして硫酸と過酸化水素水の混合液に浸食されにくく、プロセス条件の余裕が大きい。例えば、残渣物をより徹底的に除去するための長時間処理などを施す場合には本実施形態の構造耐性が効果を発揮する。
【0067】
引き続き、第1の実施形態と同様のプロセスで、n型エクステンション層28、p型エクステンション層26を形成し、図14(c)の構造を得た。なお、このプロセスの際にノンドープシリコン53は、pチャネルMISトランジスタ41においては、p+ シリコンゲート電極51となり、nチャネルMISトランジスタ42においては、n+ シリコンゲート電極52となる。
【0068】
さらに第1の実施形態と同様の工程でn型拡散層27、p型拡散層25を形成し、図14(d)の構造を得た。引き続いて、層間絶縁膜34の形成、平坦化処理など通常の工程を経て、前記図13の構造を完成させた。
【0069】
本実施形態の効果は、第1の実施形態と同様のデバイス特性ばらつき抑制の効果を、TaCx層をシリコンゲートにより被覆することで格段に高いプロセス耐性を持って実現できる点である。このようなシリコンゲート積層によるプロセス耐性の向上は、従来のミッドギャップ材料TiN,TaNなどでも同様と思われる。
【0070】
但し、これら従来のメタルゲートとシリコンゲートとの積層は、シリコンゲートに添加されるボロン,砒素,リンなどの不純物が、TiN,TaNなどに拡散、集積することにより、仕事関数を変調したり、或いはシリコンゲート自体の不純物濃度が低下し抵抗上昇する、などの弊害があった。
【0071】
これに対し、本実施形態の構造では、下部のTaCx電極32が非晶質であるため、シリコンゲートの不純物はその内部に侵入することが困難である。これにより、従来のTiN,TaNにおける仕事関数変調やシリコンゲートの抵抗増加などの課題は完全に解消される。
【0072】
ここで、本実施形態におけるTaCx電極32の厚さは5nmより大の必要がある。これは、TaCx電極32がこれより薄くなると、上記不純物侵入抑制効果が発揮されにくくなるためである。さらに、TaCx膜厚は10nm以下であることが望ましい。これは、TaCxが10nm以上になるとゲートエッチング後の端面に露出するTaCxの面積が増加し、上部をシリコンで被覆したことによるプロセス耐性向上効果が得られがたくなるためである。
【0073】
(第3の実施形態)
図15は、本発明の第3の実施形態に係わる半導体装置の概略構成を示す素子構造断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0074】
本実施形態におけるCMOSデバイスの構造は、第1の実施形態の構造において、TaCx電極32の上部に、pチャネルMISトランジスタ、nチャネルMISトランジスタ共に、シリサイド電極54を配した構造となっている。
【0075】
次に、本実施形態の半導体装置の製造方法を、図16及び図17を参照して説明する。
【0076】
まず、図16(a)に示すように、SOI基板10のSi層13に、素子分離絶縁膜24によって分離されたn型ウェル領域22及びp型ウェル領域23を形成する。引き続き、ウェハ上の全面にゲート絶縁材料膜31、TaCx電極32を堆積し、さらにその上部にノンドープシリコン53を堆積する。ここで、ノンドープシリコン層53にGe/Ge+Si〜0.3程度のGeが添加されていても良い。さらに、その上部にハードマスクSiN層55を堆積した。
【0077】
ゲート絶縁膜31としては、SiO2 ,SiOxNyの他に、HfO2 ,HfOxNy,HfSixOy,HfSixOyNz,HfAlxOy,HfAlxOyNz,LaHfxOy,Al2 O3 ,ZrO2 ,ZrSixOy,ZrSixOyNzなどのHigh-kゲート絶縁膜を用いることができる。ここでは一例として、厚さ3nmのHfSiON(Hf/Hf+Si〜0.5、窒素濃度20原子%)をMOCVD法により堆積した。堆積法としては、ALD法,MBE法,PVD法などを用いることができる。
【0078】
TaCx電極32は、TaとCの2つのターゲットを用いたAr雰囲気によるスパッタリングにより形成した。Taに対するCのモル比(C/Ta)は2.7、膜厚は10nmであった。ここで、TaCx電極32の成膜法はスパッタ法でなく、CVD法やMBE法などであっても構わない。本実施形態のTaC電極10のTaに対するCのモル比(C/Ta)は、前述の要請から2以上4以下の範囲に限定される。また、その膜厚は後述の理由により1.5nm以上であることが必要である。
【0079】
ノンドープシリコン53は、通常のCVD法等により堆積され、その膜厚は100nmであった。ハードマスクSiN層55は、通常のCVD法により形成することができ、その膜厚は20nmであった。
【0080】
引き続き、上記構造に対し通常のリソグラフィー技術とエッチング技術を用いて、ゲート電極用レジストパターン(図示せず)を形成し、これをマスクとして、通常用いられるエッチングガスによってハードマスクSiN層55、ノンドープシリコン53、TaCx電極32、ゲート絶縁膜31をエッチングし、図16(a)の構造を得る。
【0081】
次いで、図16(a)の構造に対し、n型エクステンション層28、p型エクステンション層26を形成し、図16(b)の構造を得た。この際、ノンドープシリコン53はハードマスクSiN55にその上部を被覆されているため、不純物によって低抵抗化されない。
【0082】
引き続いて、図16(c)に示すように、SiNなどでゲート側壁絶縁膜33を形成した後に、n型拡散層27及びp型拡散層25を形成した。この際、エクステンション層形成時同様、ノンドープシリコン53はハードマスクSiN55にその上部を被覆されているため、不純物によって低抵抗化されない。
【0083】
次に、図16(c)の構造に対し層間絶縁膜34を堆積し、素子の表面を通常の工程で平坦化することで、図17(d)の構造を実現した。
【0084】
この後、ホット燐酸などの溶液処理により、ハードマスクSiN層55を除去した。さらに、ノンドープシリコン53の表面に形成された自然酸化膜を希HF水溶液処理によって除去した後、直ちにウェハ全面に金属層56、本実施形態ではNiを60nm、スパッタリング法等により堆積し、図17(e)の構造を得た。Ni以外に、Co,Ti,Pt,Erなどを用いることも可能である。
【0085】
次いで、図17(f)に示すように、熱処理を行うことにより金属層56とノンドープシリコン53を固相反応させルことによって、金属シリサイド54を形成した。本実施形態においては、400℃,60秒の窒素雰囲気での熱処理を行うことにより、NiSi(モノシリサイド)相を形成した。熱処理温度は350〜550℃の範囲で行うことが可能であり、熱処理時間は適宜変更して行うことができる。
【0086】
ノンドープシリコン53にゲルマニウムが含有されている場合でも、金属層56との固相反応は同様のプロセスで完遂できる。この場合には、形成されるのは金属シリサイドではなく、金属ジャーマノシリサイド、本実施形態ではNiSiGeになる。
【0087】
これ以降は、未反応の金属層56を金属シリサイド54に対し選択的に剥離する。本実施形態では、硫酸と過酸化水素水の混合溶液によってNiSiに対し選択的にNiを除去した。これにより、前記図15の構造を完成した。
【0088】
本実施形態は、第1の実施形態におけるTaC電極のプロセス耐性における脆弱さを改良した第2の実施形態を、さらに改良するものである。第2の実施形態では、シリコンゲート電極とTaCx電極が積層構造になっていた。これにより、ゲート電極のシート抵抗が、第1の実施形態よりも原理的に高くなることを避け得なかった。これに対し本実施形態では、第2の実施形態におけるシリコンゲート電極を全て金属シリサイドに変換しているため、ゲート電極のシート抵抗を第1の実施形態とほぼ同様の水準まで低減することができる。
【0089】
本実施形態では、nチャネルMISトランジスタとpチャネルMISトランジスタのシリコン電極を同時プロセスで金属シリサイド化する。ここで、第2の実施形態のように、シリコン電極が不純物によってドーピングされていると、金属シリサイド形成速度が、不純物の種類によって大きく変わることが知られている。この場合には、nチャネルMISトランジスタとpチャネルMISトランジスタの金属シリサイド化が不均等に進行するため、トランジスタ間の特性ばらつきが生じる可能性が高い。従って本実施形態では、シリコン電極が不純物によってドーピングされないようなプロセスを行うことが必須である。本実施形態では、ノンドープシリコン53の上部をハードマスクSiN層55で被覆することでそのプロセスを構築した。
【0090】
本実施形態においては、TaCx電極32の厚さは5nmより大でなくてはならない。仮にその厚みが5nm以下であった場合、本実施形態のゲート電極の仕事関数はTaCx電極32ではなく上層の金属シリサイド54の仕事関数で決定されてしまうためである。ここで例えば、NiSiなどのシリサイドであれば、TaCxゲート電極同様のミッドギャップ仕事関数を示すため、TaCx電極32が5nm以下の厚みであっても、トランジスタのしきい値電圧としては適正な値を実現することは可能である。しかしながら、金属シリサイドは多結晶構造をとるため、本発明の本来の意図である、非晶質或いはナノ相分離構造によるしきい値電圧ばらつきの低減効果は得ることができなくなる。また、本実施形態におけるTaCx電極32の厚さは、第2の実施形態と同様の要請により10nm以下であることが望ましい。
【0091】
(変形例)
なお、本発明は上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【0092】
【図1】第1の実施形態に係わる半導体装置の概略構成を示す素子構造断面図。
【図2】TaCx電極組成と仕事関数との関係を示す特性図。
【図3】TaCx電極組成と結晶性の変化との関係を説明するためのもので、XRDスペクトルを示す図。
【図4】TaCx電極の断面TEM像を示す顕微鏡写真。
【図5】ナノ相分離TaCx電極の特徴を説明するための模式図。
【図6】TaCx電極の高温熱処理による構造変化を調べた実験結果を説明するためのもので、XRDスペクトルを示す図。
【図7】ナノ相分離TaCx電極の微視的原子構造を解析したXPSスペクトルを示す図。
【図8】Taに対するCのモル比(C/Ta)規定の根拠を示す模式図。
【図9】第1の実施形態に係わる半導体装置の製造工程を示す断面図。
【図10】第1の実施形態に係わる半導体装置の製造工程を示す断面図。
【図11】第1の実施形態に係わる半導体装置の製造工程を示す断面図。
【図12】第1の実施形態におけるデバイス完成時点でのTaCx電極の断面TEM像を示す顕微鏡写真。
【図13】第2の実施形態に係わる半導体装置の概略構成を示す素子構造断面図。
【図14】第2の実施形態に係わる半導体装置の製造工程を示す断面図。
【図15】第3の実施形態に係わる半導体装置の概略構成を示す素子構造断面図。
【図16】第3の実施形態に係わる半導体装置の製造工程を示す断面図。
【図17】第3の実施形態に係わる半導体装置の製造工程を示す断面図。
【符号の説明】
【0093】
10…SOI基板
11…Si基板
12…埋め込み酸化膜
13…Si層
22…n型ウェル領域
23…p型ウェル領域
24…素子分離絶縁膜
25…p型拡散層
26…p型エクステンション層
27…n型拡散層
28…n型エクステンション層
31…ゲート絶縁膜
32…TaCx電極
33…ゲート側壁絶縁膜
34…層間絶縁膜
35…ゲート電極レジストパターン
36,39…レジスト
37…n型注入領域
38…p型注入領域
41…pチャネルMISトランジスタ
42…nチャネルMISトランジスタ
51…p+ 型シリコンゲート電極(上部ゲート電極)
52…n+ 型シリコンゲート電極(上部ゲート電極)
53…ノンドープシリコン
54…金属シリサイド
55…ハードマスクSiN層
56…金属層
【技術分野】
【0001】
本発明は、同一基板上にpチャネルMISトランジスタとnチャネルMISトランジスタを形成した半導体装置に係わり、特にゲート電極構造の改良をはかった半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年、シリコンCMOS(Complementary Metal Oxide Semiconductor)デバイスにおいては、チタン,モリブデン,タングステン,タンタルなどの高融点金属、或いはこれらの窒化物をゲート電極として使用する試みがなされている。これは、いわゆるメタルゲート技術と称される。
【0003】
メタルゲート技術では、ゲート電極内部には原理的に空乏層が発生しないので、シリコンゲートの場合のように空乏層によるMISトランジスタの電流駆動力の低下は発生しない。特に、単一のメタルゲート材料でnチャネルMISトランジスタ、pチャネルMISトランジスタの双方のゲート電極を構成する、いわゆるシングルメタルゲート技術では、nチャネルMISトランジスタとpチャネルMISトランジスタのゲート電極堆積及び加工を共通化できる。これにより、nチャネルMISトランジスタとpチャネルMISトランジスタで異なるメタルゲートを用いる場合に問題となる工程複雑化、工程数の増加などの課題を解決できる。
【0004】
これまで、シングルメタルゲート材料としてはTiN,TaNなどの材料が提案されている。これらの材料は、その仕事関数が4.5〜4.7eVの範囲にあるため、単一のメタルゲートでnチャネルMISトランジスタとpチャネルMISトランジスタのしきい値電圧を対称的な値に設定可能な材料である。
【0005】
しかし、この種のシングルメタルゲート材料には、組成や成膜方法によらず、多結晶構造をとるという特徴がある。このことが、デバイス特性に大きな悪影響を与える。即ち、これら材料の仕事関数は結晶面方位に大きく左右されるため、多結晶薄膜では結晶粒サイズ程度のスケールで仕事関数が揺らいでいる。典型的な結晶粒サイズは数10〜数100nm程度であり、この寸法は将来のトランジスタのゲート長と同程度の値である。従って、多結晶ゲート電極を用いた場合、トランジスタ間でゲート電極の仕事関数が揺らぎ、しきい値電圧も揺らぎを持つことになる。トランジスタには均一な性能が要求されているため、この特性揺らぎは許容できない。
【0006】
この問題を解決するためには、メタルゲートを単結晶にするか、デバイスの特徴的サイズ(ゲート長)よりもずっと小さい揺らぎしか持たない構造的特徴にするか、何れかが必要になる。後者の構造に関しては、非晶質TaSiNメタルゲート電極が提案されている(例えば、非特許文献1参照)。非晶質であれば、構造的均質性は非常に高く、特性の揺らぎは顕在化しない。しかしながら、TaSiNメタルゲートの仕事関数は4.4eV程度であり、シングルメタルゲートとして利用することはできなかった。
【0007】
また、nチャネルMISトランジスタにTaCx電極を用いたTaCxメタルゲート技術が提案されている(例えば、非特許文献2参照)。しかし、この技術では、TaCx電極の仕事関数が4.18eVであるため、pチャネルMISトランジスタのゲート電極に用いたとしても、そのしきい値電圧は非常に高くなり、CMOSの正常動作は不可能になる。
【非特許文献1】D. -G. Park et al.,“Rubust Ternary Metal Gate Electrodes for Dual Gate CMOS Devices”,2001 IEDM, p.p. 671-674.
【非特許文献2】J. K. Schaeffer et al.,“Challenges for the Integration of Metal Gate Electrodes”,2004 IEDM, p.p.287-209
【発明の開示】
【発明が解決しようとする課題】
【0008】
このように従来、トランジスタの電流駆動力を向上させ、処理速度の速いシリコンCMOSデバイスを実現するために、従来のシリコンゲートに替えてメタルゲート技術を導入することが必須である。しかし、デバイス特性揺らぎを防ぐのに適したシングルメタルゲート構造は実現できていないのが現状であった。
【0009】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、シリコンCMOSデバイス等に用いるのに適したシングルメタルゲート構造を実現することができ、デバイス特性揺らぎの低減及び高信頼化をはかり得る半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【0010】
上記課題を解決するために本発明は、次のような構成を採用している。
【0011】
即ち、本発明の一態様は、基板上に、pチャネルMISトランジスタとnチャネルMISトランジスタを具備した半導体装置であって、前記pチャネルMISトランジスタとnチャネルMISトランジスタの各ゲート電極はTaとCの合金で形成され、前記ゲート電極のCとTaとの比(C/Ta)が2以上4以下であることを特徴とする。
【0012】
また、本発明の別の一態様は、基板上に形成されたn型半導体領域と、前記基板上に前記n型半導体領域とは絶縁分離して形成されたp型半導体領域と、前記n型半導体領域上に、ゲート絶縁膜を介してTaとCの合金からなる下部ゲート電極を形成し、該下部ゲート電極上にシリコンを含む上層ゲート電極を形成して構成されたpチャネルMISトランジスタと、前記p型半導体領域上に、ゲート絶縁膜を介してTaとCの合金からなる下部ゲート電極を形成し、該下部ゲート電極上にシリコンを含む上層ゲート電極を形成して構成されたnチャネルMISトランジスタと、を具備した半導体装置であって、前記各トランジスタの下部ゲート電極のCとTaとの比(C/Ta)が2以上4以下であることを特徴とする。
【0013】
また、本発明の別の一態様は、半導体基板上にpチャネルMISトランジスタとnチャネルMISトランジスタを含む半導体装置の製造方法であって、前記基板上に、n型半導体領域とp型半導体領域を絶縁分離して形成する工程と、前記各半導体領域上にゲート絶縁膜を形成する工程と、前記n型半導体領域及びp型半導体領域のそれぞれで、前記ゲート絶縁膜上に、スパッタ法により、TaとCの合金からなりCとTaとの比(C/Ta)が2以上4以下のゲート電極を形成する工程と、を含むことを特徴とする。
【発明の効果】
【0014】
本発明によれば、ゲート電極をTaとCの合金で形成し、CとTaとの比(C/Ta)を2以上4以下に設定することにより、シングルゲートメタルとして適正な仕事関数を得ることができ、CMOSデバイス等における特性揺らぎの低減及び高信頼化をはかることができる。
【発明を実施するための最良の形態】
【0015】
まず、実施形態を説明する前に、本発明の概要及び原理を説明する。
【0016】
本発明の一実施形態は、図1に示すようなCMOSデバイスを備えた半導体装置であって、その最大の特徴は、TaCxをpチャネルMISトランジスタ、nチャネルMISトランジスタの両方のゲート電極として有することである。
【0017】
なお、図中の10はSOI基板、11はSi基板、12は埋め込み絶縁膜、13はSi層、22はn型ウェル、23はp型ウェル、24は素子分離絶縁膜、25はp型拡散層、26はp型エクステンション層、27はn型拡散層、28はn型エクステンション層、31はゲート絶縁膜、32はTaCxゲート電極、33はゲート側壁絶縁膜、34は層間絶縁膜、41はpチャネルMISトランジスタ、42はnチャネルMISトランジスタを示している。
【0018】
ところで、TaCxメタルゲート技術については、前述した(非特許文献2)に記載されている。この従来技術と本発明が異なるのは、本発明ではTaCxをpチャネルMISトランジスタとnチャネルMISトランジスタの双方に用いているのに対し、従来技術ではnチャネルMISトランジスタにしかTaCx電極を用いていない点である。従来技術では、TaCx電極の仕事関数が4.18eVであったため、このような制約が生じていた。仮に、従来技術のTaCxをpチャネルMISトランジスタのゲート電極に用いたとしても、そのしきい値電圧は非常に高くなり、CMOSの正常動作は不可能になる。
【0019】
これに対し本発明では、Taに対するCのモル比(C/Ta)を最適に設定することにより、TaCxメタルゲートの仕事関数をpチャネル及びnチャネルの各MISトランジスタのゲートとして適した値にすることを特徴とする。図2は、本発明者らの実験に基づく、TaCx電極組成と仕事関数との関係を示す実験結果である。本発明者らは、TaとCとの比(C/Ta)を2〜4に設定することにより、TaCxメタルゲートの仕事関数を4.5〜4.7eVの範囲にできることを、組成を系統的に変化させた実験を行うことにより見出した。これにより、pチャネルMISトランジスタとnチャネルMISトランジスタの両方にTaCxを用いても、トランジスタのしきい値電圧を低い値に設定することが可能となった。
【0020】
また、本発明のもう一つの特徴は、TaCxゲート電極が非晶質、或いは5nm以下のサイズで相分離した特徴を有することである。本発明者らは、組成を系統的に変化させた実験から、このような構造的特徴は、(C/Ta)が1.5以上の時に実現されることを発見した。図3は、その結果の一部を示す、TaCx膜の結晶性を調べたXRD(X-ray diffractometory)スペクトルである。
【0021】
(C/Ta)〜0.7の時には、非常に強いTaC結晶ピークが観測された。これに対し、(C/Ta)〜1.3においてはTaC結晶ピークは弱くなり、(C/Ta)〜2.7ではTaCx膜からは何のピークも観測されなかった。組成をより細かく変化させた実験で、結晶ピークが観測されなくなる組成の臨界値は(C/Ta)=1.5であることが分かった。
【0022】
図4は、(C/Ta)〜2.7の場合のTaCx膜の断面TEM像である。TaCx膜は白黒のコントラストを示している。黒い箇所にはTaが集積しており、白い箇所はカーボンがリッチになっている。Taが集積している領域のサイズは、この組成では1nm以下であった。
【0023】
図5は、本発明のTaCゲート電極の特徴を示した模式図である。CリッチなTaCx(2<x)母相の中に、直径5nm以下のTaC析出相が形成されている。TaC析出相は結晶化していてもよく、非晶質状態であってもよい。TaCx(2<x)母相は非晶質状態である。TaC析出相は、前記図4の実験結果では黒いコントラストで示されている。
【0024】
本発明の組成範囲におけるTaCxゲート電極は、従来のLSI製造工程を経てもその構造が殆ど変化しないことが判明した。図6は、(C/Ta)〜2.7のTaCx薄膜を1000℃,20秒熱処理する前後のXRDスペクトルである。1000℃,20秒は従来のLSI製造における十分な熱工程を示すものだが、この熱処理を経ても、XRDスペクトルには殆ど変化が観測されなかった。2θ〜40°付近のTaC結晶ピークの現れる位置に極微量な回折線が見られるが、その半値幅は極めて大きく、X線分析的には非晶質、或いは結晶サイズ1nm以下の相分離した構造と判断できる。
【0025】
図7は、本発明のナノ相分離したTaCゲート電極のミクロスコピック原子結合状態を調べたXPS(X-ray Photoelectron emission Spectroscopy)によるC1sスペクトルである。TaC膜中には、その組成によらず、炭素から見た第1近接位置に炭素、或いはTaが存在することが分かる。本発明の組成範囲(C/Ta=2〜4)では、炭素の第1近接は大部分が炭素であり、僅かなTa−C結合が存在していることが判明した(図7中のC/Ta=2.7)。C−C結合は主にTaC電極の母相に存在するC−C結合起因であり、C−Ta結合は主にTaC析出相に起因している。
【0026】
このように、TaCx薄膜の物性的特徴を詳細に調べた結果として、Taに対するCのモル比(C/Ta)の制御によって仕事関数と構造的特徴の双方を制御でき、さらにはこのような特性が1000℃の熱処理に対しても安定であることを新たに発見した。本発明はこの新しい発見に基づいて行われたものであり、従来技術の範疇とは全く異なる構成、効果を有するものである。
【0027】
なお、非晶質ゲート電極としては従来、(非特許文献1)に示されるTaSiNゲート電極が存在する。この技術を用いれば将来のゲート長10nmのトランジスタにおいてもしきい値電圧揺らぎは顕在化しない。しかしながら、TaSiNの仕事関数は4.4eV程度であり、nチャネルMISトランジスタのしきい値電圧を設計するのには丁度良いが、pチャネルMISトランジスタのしきい値電圧は高くなりすぎて、CMOSトランジスタの正常動作が不可能となる。
【0028】
本発明のTaCx電極のTaに対するCのモル比(C/Ta)は、図8に示すように、2以上4以下の範囲に限定される。TaCxの仕事関数がシングルメタルゲートに適した4.5〜4.7eVとなるための(C/Ta)の範囲は、2以上4以下である。一方、TaCxがしきい値電圧ばらつきを示さない非晶質或いは5nm以下の相分離した構造となるためには、(C/Ta)が1.5以上である必要がある。本発明のTaCxゲート電極は、仕事関数が4.5eV〜4.7eVであり、かつその構造は非晶質或いは5nm以下の特徴的サイズに相分離した構造であることが要求される。これらの要求を満たす組成範囲は、(C/Ta)が2以上4以下である。
【0029】
以上その概要を述べたような構成により、特性ばらつきが非常に小さく、ゲート空乏化の無い高性能なメタルゲートCMOSデバイスを備えた半導体装置を、容易なプロセスによって提供することが可能となる。
【0030】
以下、本発明の詳細を図示の実施形態によって説明する。
【0031】
(第1の実施形態)
図1は、本発明の第1の実施形態に係わる半導体装置の概略構成を示す素子構造断面図である。
【0032】
Si基板11上に埋め込み絶縁膜12を介してSi層13を形成することによりSOI基板10が構成され、このSOI基板10のSi層13には、n型ウェル領域22及びp型ウェル領域23が設けられている。n型ウェル領域22とp型ウェル領域23は、素子分離絶縁膜24により分離されている。なお、本実施形態では基板としてSOI基板を用いたが、バルク基板を用いても良いのは勿論のことである。
【0033】
n型ウェル領域22には、pチャネルMISトランジスタ41が設けられる。pチャネルMISトランジスタ41は、p型拡散層25と、p型エクステンション層26と、ゲート絶縁膜31と、TaCx電極32とを備えている。ゲート絶縁膜31はn型ウェル領域22上に設けられ、このゲート絶縁膜31上にTaCx電極32が設けられている。なお、本実施形態においては、ゲート絶縁膜31とTaCx電極32の積層構造の両側部には、絶縁体からなるサイドウォール33が設けられている。
【0034】
また、p型エクステンション層26はゲート絶縁膜31とTaCx電極32の積層構造の両側のn型ウェル領域22に設けられ、p型拡散層25はサイドウォール33の両側のn型ウェル領域22に設けられている。p型拡散層25は、p型エクステンション層26よりもn型ウェル領域22との接合深さが深くなるように構成されている。そして、p型拡散層25及びp型エクステンション層26がpチャネルMISトランジスタ41のソース・ドレイン領域となる。
【0035】
一方、p型ウェル領域23には、nチャネルMISトランジスタ42が設けられる。nチャネルMISトランジスタ42は、n型拡散層27と、n型エクステンション層28と、ゲート絶縁膜31と、TaCx電極32とを備えている。ゲート絶縁膜31はp型ウェル領域23上に設けられ、このゲート絶縁膜31上にTaCx電極32が設けられている。なお、本実施形態においては、ゲート絶縁膜31とTaCx電極32の積層構造の両側部には、絶縁体からなるサイドウォール33が設けられている。
【0036】
また、n型エクステンション層28はゲート絶縁膜31とTaCx電極32の積層構造の両側のp型ウェル領域23に設けられ、n型拡散層27はサイドウォール33の両側のp型ウェル領域23に設けられている。n型拡散層27は、n型エクステンション層28よりもp型ウェル領域23との接合深さが深くなるように構成されている。そして、n型拡散層27及びn型エクステンション層28がnチャネルMISトランジスタ42のソース・ドレイン領域となる。
【0037】
次に、本実施形態の半導体装置の製造方法を、図9〜図11を参照して説明する。
【0038】
まず、図9(a)に示すように、Si基板11上に埋め込み絶縁膜12を介してSi層13を形成したSOI基板10を用意し、SOI層(Si層13)に、素子分離絶縁膜24によって分離されたn型ウェル領域22及びp型ウェル領域23を形成する。引き続き、ウェハ上の全面にゲート絶縁材料膜31、TaCx電極32を堆積する。
【0039】
ゲート絶縁膜31としては、SiO2 ,SiOxNyの他に、高誘電体(High-k )絶縁膜を用いることができる。高誘電体絶縁膜としては、例えば、Ti・Hf・Zr及びLa等希土類元素の酸化物或いは混合酸化物、Ti・Hf・Zr及びLa等希土類元素のシリケート・アルミネート或いはこれらに窒素を添加した絶縁膜、Si3 N4 ・Al2 O3 ・Ta2 O5 ・TiO2 ・La2 O3 ・CeO2 ・ZrO2 ・HfO2 ・SrTiO3 ・Pr2 O3 或いはこれらに窒素を添加した絶縁膜などが挙げられる。ここでは一例として、厚さ1.5nmのSiONを熱酸化及びプラズマ窒化により堆積した。 High-K ゲート絶縁膜の形成には、MOCVD(Metal organic chemical vapor deposition)法、ALD(Atomic layer deposition)法、MBE(Molecular beam epitaxy)法、PVD(Physical vapor deposition)法などを用いることができる。
【0040】
TaCx電極32は、TaとCの2つのターゲットを用いたAr雰囲気によるスパッタリングにより形成した。膜厚は100nmであった。本実施形態においては、Ar流量は1〜20sccm、Taターゲット及びCターゲットに印加する電力の比は約1:10〜20、堆積時の装置真空度は0.01〜0.3Paであった。このときのTaに対するCのモル比(C/Ta)は2〜4まで変化させることができた。ここで、TaCx電極32の成膜を、(C/Ta)が2〜4のTaCx化合物ターゲットを用いたArスパッタリングで行うことも可能である。さらに、Taターゲットのみを用い、Ar/CH系ガスの反応性スパッタを用いても良い。また、スパッタ法でなく、CVD法やMBE法、ALD法なども用いることができる。
【0041】
本実施形態のTaCx電極32のTaに対するCのモル比(C/Ta)は、前述の要請から2以上4以下の範囲に限定される。また、この工程の後に、TaCx電極32の表面を極薄く酸化する処理を施すと、後工程におけるTaCx電極の耐プロセス性が向上する。ここでは、1000℃スパイクアニールを1%酸素雰囲気で行うことにより、TaCx表面に膜厚1nm以下の酸化層を形成した。
【0042】
次に、図9(a)の構造に対し通常のリソグラフィー技術とエッチング技術を用いて、ゲート電極用のレジストパターン35を形成する。このレジストパターン35をマスクとして、通常用いられるエッチングガスによってTaCx電極32、ゲート絶縁膜31をエッチングし、図9(b)の構造を得る。
【0043】
次に、図9(c)に示すように、O2 アッシャー処理によりレジストパターン35を除去する。この際、TaCx電極32の側面は若干酸化される。引き続き、硫酸と過酸化水素水の混合液によってO2 アッシャーで除去しきれなかったレジスト、残渣物などを化学的に除去する。この際、TaCx電極32は元来耐薬品性が強いが、これに加えてその表面が薄い酸化物で被覆されているため、硫酸と過酸化水素水の混合液に浸食されにくい。
【0044】
次に、図10(d)に示すように、n型ウェル領域22の上部をレジスト(図示せず)で保護し、p型ウェル領域23の領域に、n型の不純物、例えばリン,砒素,アンチモンなどをイオン注入する。そして、n型ウェル領域22上のレジストを除去した後、1000℃以上のスパイクアニールにより、n型エクステンション層28を形成する。
【0045】
次に、図10(e)に示すように、p型ウェル領域23の上部をレジスト(図示せず)で保護し、n型ウェル領域22の領域に、p型の不純物、例えばボロン,インジウムなどをイオン注入し、p型ウェル領域23上のレジストを除去した後、1000℃以上のスパイクアニールにより、p型エクステンション層26を形成する。
【0046】
次に、図10(f)に示すように、通常のプロセスでゲート側壁絶縁膜33を形成する。即ち、基板上の全面にCVD法等により酸化膜を堆積した後、TaCx電極32の上面が露出するまでRIE等でエッチバックする。
【0047】
次に、図11(g)に示すように、n型ウェル領域22の上部をレジスト36で保護し、p型ウェル領域23の領域に、n型の不純物、例えばリン,砒素,アンチモンなどをイオン注入し、n型注入領域37を形成する。
【0048】
次に、図11(h)に示すように、n型ウェル領域22の上部のレジスト36を剥離した後に、p型ウェル領域23の上部をレジスト39で保護し、n型ウェル領域22の領域に、p型の不純物、例えばボロン,インジウムなどをイオン注入し、p型注入領域38を形成する。
【0049】
次に、図11(i)に示すように、p型ウェル領域23の上部のレジスト39を剥離した後に、900℃以上の熱処理を行うことで、n型拡散層27、p型拡散層25を完全に活性化させた。
【0050】
これ以降は、層間絶縁膜34の形成、平坦化処理など通常の工程を経て、前記図1に示す構造を得ることができる。
【0051】
図12は、本実施形態におけるTaCx電極/ゲート絶縁膜/Si−MIS構造のデバイス完成時点での断面を示すTEM写真である。図中に示す通り、デバイス作成の高温熱処理を経た後においても、TaCxとSiO2 との反応は全く生じておらず、TaCx電極の構造は堆積直後の状態(前記図4)と何ら変わっていない。
【0052】
本実施形態のTaCx電極32はミッドギャップ仕事関数を持つため、通常のプレーナ型バルクCMOSデバイスに適用するためには、低しきい値電圧化のためのチャネル領域へのカウンターイオン注入などが必須となり、高い電流駆動力を得ることは困難である。従って、本実施形態が最大限有効に活用されるためには、SOIデバイス、Fin−FETデバイスなど、ゲート電極の仕事関数がミッドギャップであっても、しきい値電圧が低く設定できるデバイスとの組み合わせが最も望ましい。
【0053】
また、本実施形態のゲート絶縁膜としては、非晶質構造をとるものが最も好ましい。本実施形態のTaCx電極は非晶質乃至はナノ相分離構造を有するが、その下部に形成されたゲート絶縁膜が多結晶構造を有したとき、その結晶粒界などが核形成中心となり、TaCx電極を部分的に結晶化させる可能性があるためである。例えば、HfO2 をゲート絶縁膜に用いた場合、HfO2 結晶粒界の箇所で相分離したTaCx微結晶が容易に核発生し(これを不均一核発生と呼ぶ)、その後のLSI熱工程で5nm以上の粒子サイズまで核成長してしまう可能性が高くなる。既に説明したように、本実施形態のTaCx電極は本来的に非晶質乃至はナノ相分離の構造を有するが、ゲート絶縁膜との界面という特殊な場所においてはその本来の性質が覆されることが生じ得る。ここで、ゲート絶縁膜に非晶質材料を用いれば、TaCx結晶の核発生中心が皆無なため、HfO2 の例で述べたような不均一核発生は起きえず、本実施形態のTaCx本来の非晶質乃至はナノ相分離の構造を最大限有効に活用できる。
【0054】
具体的なゲート絶縁膜材料としては、HfSiONを用いることが最も望ましい。その理由は、HfSiONが1000℃以上の熱処理工程を経ても非晶質状態を保てる、現状で最も耐熱性に優れた材料であるためである。HfAlO(Hf濃度22%以下)なども優れた非晶質材料ではあるが、1000℃以上の熱処理を経ると部分的にHfO2 結晶が生じてしまい、この結晶が先に述べたTaCx結晶の核発生中心として作用する恐れが高くなる。本実施形態ではTaCx電極形成後、必ず1000℃以上の熱工程が施されるため、ゲート絶縁膜にHfSiONを用いることは極めて重要なことである。勿論、非晶質材料としてはSiO2 やSiONなどをあげることもできるが、これら材料はその誘電率が低く、本実施形態が適用されるであろう将来のLSIのゲート絶縁膜としては十分な絶縁性を有さない。
【0055】
以上説明したように本実施形態によれば、低抵抗で耐熱性を有し、空乏化しきい値電圧ばらつきといった問題もないゲート電極を有するCMOSデバイスを得ることができる。また、このCMOSデバイスを製造する際のステップ数が増加するのを防止できると共に、複雑なプロセスが必要でなくなる。
【0056】
(第2の実施形態)
図13は、本発明の第2の実施形態に係わる半導体装置の概略構成を示す素子構造断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0057】
本実施形態のCMOSデバイスの構造は、第1の実施形態の構造において、TaCx電極32の上部に、pチャネルMISトランジスタ41においてはp+ シリコンゲート電極51、nチャネルMISトランジスタ42においてはn+ シリコンゲート電極52を配した構造となっている。
【0058】
即ち、pチャネルMISトランジスタ41においては、ゲート電極が、TaCx下部電極32とp+ シリコン上部電極51の2層構造となっている。nチャネルMISトランジスタ42においては、ゲート電極が、TaCx下部電極32とn+ シリコン上部電極52の2層構造となっている。
【0059】
次に、本実施形態の半導体装置の製造方法を、図14(a)〜(d)を参照して説明する。
【0060】
まず、図14(a)に示すように、SOI基板10のSi層13に、素子分離絶縁膜24によって分離されたn型ウェル領域22及びp型ウェル領域23を形成する。引き続き、ウェハ上の全面にゲート絶縁材料膜31、TaCx電極32を堆積し、さらにその上部にノンドープシリコン53を堆積する。ここで、ノンドープシリコン層53にGe/Ge+Si〜0.3程度のGeが添加されていても良い。
【0061】
ゲート絶縁膜31としては、SiO2 ,SiOxNyの他に、HfO2 ,HfOxNy,HfSixOy,HfSixOyNz,HfAlxOy,HfAlxOyNz,LaHfxOy,Al2 O3 ,ZrO2 ,ZrSixOy,ZrSixOyNzなどのHigh-kゲート絶縁膜を用いることができる。ここでは一例として、厚さ3nmのHfSiON(Hf/Hf+Si〜0.5、窒素濃度20原子%)をMOCVD法により堆積した。堆積法としては、ALD法,MBE法,PVD法などを用いることができる。
【0062】
TaCx電極32は、TaとCの2つのターゲットを用いたAr雰囲気によるスパッタリングにより形成した。Taに対するCのモル比(C/Ta)は2.7、膜厚は10nmであった。ここで、TaCx電極32の成膜法はスパッタ法でなく、CVD法やMBE法などであっても構わない。
【0063】
本実施形態のTaC電極10のTaに対するCのモル比(C/Ta)は、前述の要請から2以上4以下の範囲に限定される。また、その膜厚は後述の理由により5nm以上であることが必要である。ノンドープシリコン53は、通常のCVD法等により堆積され、その膜厚は100nmであった。
【0064】
次に、図14(a)の構造に対し通常のリソグラフィー技術とエッチング技術を用いて、ゲート電極用レジストパターン35を形成する。このレジストパターン35をマスクとして、通常用いられるエッチングガスによってノンドープシリコン53、TaCx電極32、ゲート絶縁膜31をエッチングし、図14(b)の構造を得る。
【0065】
その後、O2 アッシャー処理によりレジストパターン35を除去する。この際、TaCx電極32の側面は若干酸化される。引き続き、硫酸と過酸化水素水の混合液によってO2 アッシャーで除去しきれなかったレジスト、残渣物などを化学的に除去する。
【0066】
本実施形態では第1の実施形態と異なり、TaCx電極32の上部の殆どはノンドープシリコン53で被覆されており、僅かに端面が露出しているのみである。その僅かに露出したTaCx電極32の表面は薄い酸化物で被覆されている。これにより、本実施形態のゲート積層構造は、第1の実施形態にもまして硫酸と過酸化水素水の混合液に浸食されにくく、プロセス条件の余裕が大きい。例えば、残渣物をより徹底的に除去するための長時間処理などを施す場合には本実施形態の構造耐性が効果を発揮する。
【0067】
引き続き、第1の実施形態と同様のプロセスで、n型エクステンション層28、p型エクステンション層26を形成し、図14(c)の構造を得た。なお、このプロセスの際にノンドープシリコン53は、pチャネルMISトランジスタ41においては、p+ シリコンゲート電極51となり、nチャネルMISトランジスタ42においては、n+ シリコンゲート電極52となる。
【0068】
さらに第1の実施形態と同様の工程でn型拡散層27、p型拡散層25を形成し、図14(d)の構造を得た。引き続いて、層間絶縁膜34の形成、平坦化処理など通常の工程を経て、前記図13の構造を完成させた。
【0069】
本実施形態の効果は、第1の実施形態と同様のデバイス特性ばらつき抑制の効果を、TaCx層をシリコンゲートにより被覆することで格段に高いプロセス耐性を持って実現できる点である。このようなシリコンゲート積層によるプロセス耐性の向上は、従来のミッドギャップ材料TiN,TaNなどでも同様と思われる。
【0070】
但し、これら従来のメタルゲートとシリコンゲートとの積層は、シリコンゲートに添加されるボロン,砒素,リンなどの不純物が、TiN,TaNなどに拡散、集積することにより、仕事関数を変調したり、或いはシリコンゲート自体の不純物濃度が低下し抵抗上昇する、などの弊害があった。
【0071】
これに対し、本実施形態の構造では、下部のTaCx電極32が非晶質であるため、シリコンゲートの不純物はその内部に侵入することが困難である。これにより、従来のTiN,TaNにおける仕事関数変調やシリコンゲートの抵抗増加などの課題は完全に解消される。
【0072】
ここで、本実施形態におけるTaCx電極32の厚さは5nmより大の必要がある。これは、TaCx電極32がこれより薄くなると、上記不純物侵入抑制効果が発揮されにくくなるためである。さらに、TaCx膜厚は10nm以下であることが望ましい。これは、TaCxが10nm以上になるとゲートエッチング後の端面に露出するTaCxの面積が増加し、上部をシリコンで被覆したことによるプロセス耐性向上効果が得られがたくなるためである。
【0073】
(第3の実施形態)
図15は、本発明の第3の実施形態に係わる半導体装置の概略構成を示す素子構造断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0074】
本実施形態におけるCMOSデバイスの構造は、第1の実施形態の構造において、TaCx電極32の上部に、pチャネルMISトランジスタ、nチャネルMISトランジスタ共に、シリサイド電極54を配した構造となっている。
【0075】
次に、本実施形態の半導体装置の製造方法を、図16及び図17を参照して説明する。
【0076】
まず、図16(a)に示すように、SOI基板10のSi層13に、素子分離絶縁膜24によって分離されたn型ウェル領域22及びp型ウェル領域23を形成する。引き続き、ウェハ上の全面にゲート絶縁材料膜31、TaCx電極32を堆積し、さらにその上部にノンドープシリコン53を堆積する。ここで、ノンドープシリコン層53にGe/Ge+Si〜0.3程度のGeが添加されていても良い。さらに、その上部にハードマスクSiN層55を堆積した。
【0077】
ゲート絶縁膜31としては、SiO2 ,SiOxNyの他に、HfO2 ,HfOxNy,HfSixOy,HfSixOyNz,HfAlxOy,HfAlxOyNz,LaHfxOy,Al2 O3 ,ZrO2 ,ZrSixOy,ZrSixOyNzなどのHigh-kゲート絶縁膜を用いることができる。ここでは一例として、厚さ3nmのHfSiON(Hf/Hf+Si〜0.5、窒素濃度20原子%)をMOCVD法により堆積した。堆積法としては、ALD法,MBE法,PVD法などを用いることができる。
【0078】
TaCx電極32は、TaとCの2つのターゲットを用いたAr雰囲気によるスパッタリングにより形成した。Taに対するCのモル比(C/Ta)は2.7、膜厚は10nmであった。ここで、TaCx電極32の成膜法はスパッタ法でなく、CVD法やMBE法などであっても構わない。本実施形態のTaC電極10のTaに対するCのモル比(C/Ta)は、前述の要請から2以上4以下の範囲に限定される。また、その膜厚は後述の理由により1.5nm以上であることが必要である。
【0079】
ノンドープシリコン53は、通常のCVD法等により堆積され、その膜厚は100nmであった。ハードマスクSiN層55は、通常のCVD法により形成することができ、その膜厚は20nmであった。
【0080】
引き続き、上記構造に対し通常のリソグラフィー技術とエッチング技術を用いて、ゲート電極用レジストパターン(図示せず)を形成し、これをマスクとして、通常用いられるエッチングガスによってハードマスクSiN層55、ノンドープシリコン53、TaCx電極32、ゲート絶縁膜31をエッチングし、図16(a)の構造を得る。
【0081】
次いで、図16(a)の構造に対し、n型エクステンション層28、p型エクステンション層26を形成し、図16(b)の構造を得た。この際、ノンドープシリコン53はハードマスクSiN55にその上部を被覆されているため、不純物によって低抵抗化されない。
【0082】
引き続いて、図16(c)に示すように、SiNなどでゲート側壁絶縁膜33を形成した後に、n型拡散層27及びp型拡散層25を形成した。この際、エクステンション層形成時同様、ノンドープシリコン53はハードマスクSiN55にその上部を被覆されているため、不純物によって低抵抗化されない。
【0083】
次に、図16(c)の構造に対し層間絶縁膜34を堆積し、素子の表面を通常の工程で平坦化することで、図17(d)の構造を実現した。
【0084】
この後、ホット燐酸などの溶液処理により、ハードマスクSiN層55を除去した。さらに、ノンドープシリコン53の表面に形成された自然酸化膜を希HF水溶液処理によって除去した後、直ちにウェハ全面に金属層56、本実施形態ではNiを60nm、スパッタリング法等により堆積し、図17(e)の構造を得た。Ni以外に、Co,Ti,Pt,Erなどを用いることも可能である。
【0085】
次いで、図17(f)に示すように、熱処理を行うことにより金属層56とノンドープシリコン53を固相反応させルことによって、金属シリサイド54を形成した。本実施形態においては、400℃,60秒の窒素雰囲気での熱処理を行うことにより、NiSi(モノシリサイド)相を形成した。熱処理温度は350〜550℃の範囲で行うことが可能であり、熱処理時間は適宜変更して行うことができる。
【0086】
ノンドープシリコン53にゲルマニウムが含有されている場合でも、金属層56との固相反応は同様のプロセスで完遂できる。この場合には、形成されるのは金属シリサイドではなく、金属ジャーマノシリサイド、本実施形態ではNiSiGeになる。
【0087】
これ以降は、未反応の金属層56を金属シリサイド54に対し選択的に剥離する。本実施形態では、硫酸と過酸化水素水の混合溶液によってNiSiに対し選択的にNiを除去した。これにより、前記図15の構造を完成した。
【0088】
本実施形態は、第1の実施形態におけるTaC電極のプロセス耐性における脆弱さを改良した第2の実施形態を、さらに改良するものである。第2の実施形態では、シリコンゲート電極とTaCx電極が積層構造になっていた。これにより、ゲート電極のシート抵抗が、第1の実施形態よりも原理的に高くなることを避け得なかった。これに対し本実施形態では、第2の実施形態におけるシリコンゲート電極を全て金属シリサイドに変換しているため、ゲート電極のシート抵抗を第1の実施形態とほぼ同様の水準まで低減することができる。
【0089】
本実施形態では、nチャネルMISトランジスタとpチャネルMISトランジスタのシリコン電極を同時プロセスで金属シリサイド化する。ここで、第2の実施形態のように、シリコン電極が不純物によってドーピングされていると、金属シリサイド形成速度が、不純物の種類によって大きく変わることが知られている。この場合には、nチャネルMISトランジスタとpチャネルMISトランジスタの金属シリサイド化が不均等に進行するため、トランジスタ間の特性ばらつきが生じる可能性が高い。従って本実施形態では、シリコン電極が不純物によってドーピングされないようなプロセスを行うことが必須である。本実施形態では、ノンドープシリコン53の上部をハードマスクSiN層55で被覆することでそのプロセスを構築した。
【0090】
本実施形態においては、TaCx電極32の厚さは5nmより大でなくてはならない。仮にその厚みが5nm以下であった場合、本実施形態のゲート電極の仕事関数はTaCx電極32ではなく上層の金属シリサイド54の仕事関数で決定されてしまうためである。ここで例えば、NiSiなどのシリサイドであれば、TaCxゲート電極同様のミッドギャップ仕事関数を示すため、TaCx電極32が5nm以下の厚みであっても、トランジスタのしきい値電圧としては適正な値を実現することは可能である。しかしながら、金属シリサイドは多結晶構造をとるため、本発明の本来の意図である、非晶質或いはナノ相分離構造によるしきい値電圧ばらつきの低減効果は得ることができなくなる。また、本実施形態におけるTaCx電極32の厚さは、第2の実施形態と同様の要請により10nm以下であることが望ましい。
【0091】
(変形例)
なお、本発明は上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【0092】
【図1】第1の実施形態に係わる半導体装置の概略構成を示す素子構造断面図。
【図2】TaCx電極組成と仕事関数との関係を示す特性図。
【図3】TaCx電極組成と結晶性の変化との関係を説明するためのもので、XRDスペクトルを示す図。
【図4】TaCx電極の断面TEM像を示す顕微鏡写真。
【図5】ナノ相分離TaCx電極の特徴を説明するための模式図。
【図6】TaCx電極の高温熱処理による構造変化を調べた実験結果を説明するためのもので、XRDスペクトルを示す図。
【図7】ナノ相分離TaCx電極の微視的原子構造を解析したXPSスペクトルを示す図。
【図8】Taに対するCのモル比(C/Ta)規定の根拠を示す模式図。
【図9】第1の実施形態に係わる半導体装置の製造工程を示す断面図。
【図10】第1の実施形態に係わる半導体装置の製造工程を示す断面図。
【図11】第1の実施形態に係わる半導体装置の製造工程を示す断面図。
【図12】第1の実施形態におけるデバイス完成時点でのTaCx電極の断面TEM像を示す顕微鏡写真。
【図13】第2の実施形態に係わる半導体装置の概略構成を示す素子構造断面図。
【図14】第2の実施形態に係わる半導体装置の製造工程を示す断面図。
【図15】第3の実施形態に係わる半導体装置の概略構成を示す素子構造断面図。
【図16】第3の実施形態に係わる半導体装置の製造工程を示す断面図。
【図17】第3の実施形態に係わる半導体装置の製造工程を示す断面図。
【符号の説明】
【0093】
10…SOI基板
11…Si基板
12…埋め込み酸化膜
13…Si層
22…n型ウェル領域
23…p型ウェル領域
24…素子分離絶縁膜
25…p型拡散層
26…p型エクステンション層
27…n型拡散層
28…n型エクステンション層
31…ゲート絶縁膜
32…TaCx電極
33…ゲート側壁絶縁膜
34…層間絶縁膜
35…ゲート電極レジストパターン
36,39…レジスト
37…n型注入領域
38…p型注入領域
41…pチャネルMISトランジスタ
42…nチャネルMISトランジスタ
51…p+ 型シリコンゲート電極(上部ゲート電極)
52…n+ 型シリコンゲート電極(上部ゲート電極)
53…ノンドープシリコン
54…金属シリサイド
55…ハードマスクSiN層
56…金属層
【特許請求の範囲】
【請求項1】
基板上に、pチャネルMISトランジスタとnチャネルMISトランジスタを具備し、
前記pチャネルMISトランジスタとnチャネルMISトランジスタの各ゲート電極はTaとCの合金で形成され、前記ゲート電極のTaに対するCのモル比(C/Ta)が2以上4以下であることを特徴とする半導体装置。
【請求項2】
前記ゲート電極は、母相と析出相とに相分離しており、前記析出相のサイズは5nm以下であることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記ゲート電極は、非晶質であることを特徴とする請求項1記載の半導体装置。
【請求項4】
基板上に形成されたn型半導体領域と、
前記基板上に前記n型半導体領域とは絶縁分離して形成されたp型半導体領域と、
前記n型半導体領域上に、ゲート絶縁膜を介してTaとCの合金からなる下部ゲート電極を形成し、前記下部ゲート電極上にシリコンを含む上層ゲート電極を形成して構成されたpチャネルMISトランジスタと、
前記p型半導体領域上に、ゲート絶縁膜を介してTaとCの合金からなる下部ゲート電極を形成し、前記下部ゲート電極上にシリコンを含む上層ゲート電極を形成して構成されたnチャネルMISトランジスタと、
を具備し、
前記各トランジスタの下部ゲート電極のTaに対するCのモル比(C/Ta)が2以上4以下であることを特徴とする半導体装置。
【請求項5】
前記各トランジスタの下部ゲート電極は、5nm以下のサイズで相分離していることを特徴とする請求項4記載の半導体装置。
【請求項6】
前記各トランジスタの下部ゲート電極は、非晶質であることを特徴とする請求項4記載の半導体装置。
【請求項7】
前記各トランジスタの下部ゲート電極の膜厚は、5nmより大であることを特徴とする請求項4〜6の何れかに記載の半導体装置。
【請求項8】
前記pチャネルMISトランジスタの上部ゲート電極は、p+ 型シリコン又はシリコンゲルマニウムであり、前記nチャネルMISトランジスタの上部ゲート電極は、n+ 型シリコン又はシリコンゲルマニウムであることを特徴とする請求項4〜7の何れかに記載の半導体装置。
【請求項9】
前記pチャネルMISトランジスタの上部ゲート電極及び前記nチャネルMISトランジスタの上部ゲート電極は、金属シリサイドであることを特徴とする請求項4〜7の何れかに記載の半導体装置。
【請求項10】
半導体基板上にpチャネルMISトランジスタとnチャネルMISトランジスタを含む半導体装置の製造方法であって、
前記基板上に、n型半導体領域とp型半導体領域を絶縁分離して形成する工程と、
前記各半導体領域上にゲート絶縁膜を形成する工程と、
前記n型半導体領域及びp型半導体領域のそれぞれで、前記ゲート絶縁膜上に、スパッタ法により、TaとCの合金からなりTaに対するCのモル比(C/Ta)が2以上4以下のゲート電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項11】
前記ゲート電極を形成する工程として、TaとCの2つのターゲットをAr雰囲気でスパッタすることを特徴とする請求項17記載の半導体装置の製造方法。
【請求項1】
基板上に、pチャネルMISトランジスタとnチャネルMISトランジスタを具備し、
前記pチャネルMISトランジスタとnチャネルMISトランジスタの各ゲート電極はTaとCの合金で形成され、前記ゲート電極のTaに対するCのモル比(C/Ta)が2以上4以下であることを特徴とする半導体装置。
【請求項2】
前記ゲート電極は、母相と析出相とに相分離しており、前記析出相のサイズは5nm以下であることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記ゲート電極は、非晶質であることを特徴とする請求項1記載の半導体装置。
【請求項4】
基板上に形成されたn型半導体領域と、
前記基板上に前記n型半導体領域とは絶縁分離して形成されたp型半導体領域と、
前記n型半導体領域上に、ゲート絶縁膜を介してTaとCの合金からなる下部ゲート電極を形成し、前記下部ゲート電極上にシリコンを含む上層ゲート電極を形成して構成されたpチャネルMISトランジスタと、
前記p型半導体領域上に、ゲート絶縁膜を介してTaとCの合金からなる下部ゲート電極を形成し、前記下部ゲート電極上にシリコンを含む上層ゲート電極を形成して構成されたnチャネルMISトランジスタと、
を具備し、
前記各トランジスタの下部ゲート電極のTaに対するCのモル比(C/Ta)が2以上4以下であることを特徴とする半導体装置。
【請求項5】
前記各トランジスタの下部ゲート電極は、5nm以下のサイズで相分離していることを特徴とする請求項4記載の半導体装置。
【請求項6】
前記各トランジスタの下部ゲート電極は、非晶質であることを特徴とする請求項4記載の半導体装置。
【請求項7】
前記各トランジスタの下部ゲート電極の膜厚は、5nmより大であることを特徴とする請求項4〜6の何れかに記載の半導体装置。
【請求項8】
前記pチャネルMISトランジスタの上部ゲート電極は、p+ 型シリコン又はシリコンゲルマニウムであり、前記nチャネルMISトランジスタの上部ゲート電極は、n+ 型シリコン又はシリコンゲルマニウムであることを特徴とする請求項4〜7の何れかに記載の半導体装置。
【請求項9】
前記pチャネルMISトランジスタの上部ゲート電極及び前記nチャネルMISトランジスタの上部ゲート電極は、金属シリサイドであることを特徴とする請求項4〜7の何れかに記載の半導体装置。
【請求項10】
半導体基板上にpチャネルMISトランジスタとnチャネルMISトランジスタを含む半導体装置の製造方法であって、
前記基板上に、n型半導体領域とp型半導体領域を絶縁分離して形成する工程と、
前記各半導体領域上にゲート絶縁膜を形成する工程と、
前記n型半導体領域及びp型半導体領域のそれぞれで、前記ゲート絶縁膜上に、スパッタ法により、TaとCの合金からなりTaに対するCのモル比(C/Ta)が2以上4以下のゲート電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項11】
前記ゲート電極を形成する工程として、TaとCの2つのターゲットをAr雰囲気でスパッタすることを特徴とする請求項17記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2007−149755(P2007−149755A)
【公開日】平成19年6月14日(2007.6.14)
【国際特許分類】
【出願番号】特願2005−338789(P2005−338789)
【出願日】平成17年11月24日(2005.11.24)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成19年6月14日(2007.6.14)
【国際特許分類】
【出願日】平成17年11月24日(2005.11.24)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]