積層した接続レベルを有する集積回路装置用マスク数の低減法
【課題】3D積層メモリ装置は、各接続レベル毎に別個のマスクが使用されるので必要なマスク数は多くなるが、パターンを工夫して必要マスク数を減らす。
【解決手段】3次元積層集積回路装置は配線領域に接続レベルの積層部を有する。接続レベルの積層部で2のN乗個のレベルまで含む配線接続領域を形成するためのN個のエッチングマスクの組だけが必要とされる。幾つかの例によれば、2のX−1乗(2X−1)個の接続レベルは、連続番号Xのエッチングマスクでエッチングされ、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与される。当該方法は接続レベルでの形成領域に整合した配線接続領域を形成する。
【解決手段】3次元積層集積回路装置は配線領域に接続レベルの積層部を有する。接続レベルの積層部で2のN乗個のレベルまで含む配線接続領域を形成するためのN個のエッチングマスクの組だけが必要とされる。幾つかの例によれば、2のX−1乗(2X−1)個の接続レベルは、連続番号Xのエッチングマスクでエッチングされ、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与される。当該方法は接続レベルでの形成領域に整合した配線接続領域を形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に高密度集積回路装置に関し、特に複数レベルの3次元積層装置の配線構造に関する。
【背景技術】
【0002】
高密度の記憶装置の製造においては、集積回路上の単位面積当たりのデータ量が最も重量なファクターとされる。記憶装置の臨界的な次元がリソグラフィー技術の限界に近づくに従い、メモリセルの積層する多レベルのための技術もより大きな記憶容量の密度とビット当たりの低コストを稼ぐのに提案されている。
【0003】
例えば、薄膜トランジスタ技術は"多層積層可能な薄膜トランジスタNAND型フラッシュメモリ"ライその他、IEEE国際電子デバイス会議、11-13 DEC 2006や"30nmノードを超えたILD及びTANOS構造上の単結晶シリコン層の積層を用いた3次元積層NAND型フラッシュメモリ技術"ジャンその他、IEEE国際電子デバイス会議、11-13 DEC 2006における電荷捕獲メモリに応用されている。
【0004】
また、クロスポイントアレイ技術も、"ダイオード/アンチヒューズメモリセルの3次元アレイを伴う512MbPROM"ジョンソンその他、IEEE、固体回路ジャーナル、Vol 38, no 11, Nov. 2003におけるアンチヒューズメモリへ応用されており、さらに3次元メモリと題されクリーブに与えられた米国特許第7,081,377号も参照されたい。
【0005】
電荷捕獲メモリ技術での垂直NANDセルを提供する他の構造が"VRATとPIPEによる超高密度フラッシュメモリのための新規な3D構造"キムその他、VLSIテクノロジーシンポジウム、技術論文ダイジェスト、17-19 June 2008, 122-123ページに記載されている。
【0006】
3次元の積層メモリ装置では、メモリセルの下部レベルとデコード用回路などを接続するのに用いられる導体配線が上部レベルに亘ってつながる。配線を行う費用は必要なリソグラフィーの工程数と共に増大する。リソグラフィーの工程数を削減する1つのアプローチは"超高密度フラッシュメモリ用の穴あけ(Punch)と穴埋め(Plug)方法についてのビットコストスケーラブル(bit cost scalable)技術" 田中その他、2007 VLSIテクノロジーシンポジウム、技術論文ダイジェスト、12-14 June 2007, 14-15ページに記載されている。
【発明の概要】
【発明が解決しようとする課題】
【0007】
ところが、従来の3D積層メモリ装置についての1つの欠点は、各接続レベルに典型的には別個のマスクが使用されることである。それ故、例えば、20個の接続レベルがあるとすると、20個の異なるマスクが共通に必要とされ、1つの接続レベルはそのレベルのためのマスクの作成とそのレベルのためのエッチング工程が必要とされる。
【課題を解決するための手段】
【0008】
本発明のいくつかの例によれば、2のN乗(2N)個の接続レベルの領域へのアクセスを提供するのにN個のマスクだけで済むことになる。いくつかの例によれば、2のX−1乗(2x−1)個の接続レベルが各マスク連続数X回でエッチングされる。
【0009】
配線領域での接続レベルの積層部を有する3次元積層集積回路装置に使用される方法の第1の例は、接続レベルでの形成領域に整合し且つ露出する配線接続領域を作成するのに使用される。N個のエッチングマスクの組は、接続レベルの積層部での配線接続領域の2のN乗(2N)個レベルまで及び含んで作成するのに用いられる。各マスクはマスクとエッチング領域を有する。Nは少なくとも2に等しい整数である。Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与される。配線領域での接続レベルの積層部を覆ういかなる上部層の少なくとも一部は除去される。配線領域は選択された順で前記マスクを使用してN回のエッチングを行う。そのようにすることで、表面層からそれぞれの接続レベルへ拡がる接続開口部を作成する。その接続開口部は、2のN乗(2N)個の接続レベルのそれぞれで形成領域に整合されアクセスを提供する。2のX−1乗(2X−1)個の接続レベルは連続番号Xの各マスクのエッチング工程の間にエッチングされる。導電体は接続開口部を介して形成されて接続レベルでの形成領域に接続される。いくつかの例では、次の工程を含む。ビアパターン表面を定めるため充填材料が前記開口部に与えられる。前記充填材料を介してビア部を開口して各接続レベルの形成領域を露出される。前記ビア部内に導電材料を積層させる。いくつかの例においては、アクセス工程が少なくとも4に等しいNで実行される。いくつかの例では、除去工程は配線領域を露出させる追加マスクを用いて実施され、また他の例では除去工程は配線領域でのブランケットエッチング工程を用いて実施される。いくつかの例では、側壁材料がN個のエッチングマスクの1つとして活用される。
【0010】
方法のまた他の1つの例では、3次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に電気的な接続を提供する。集積回路装置は配線領域を有するタイプのものであり、該配線領域は上部層と該上部層の下に少なくとも第1、第2、第3、及び第4の接続レベルの積層部を有する。上部層に少なくとも第1及び第2の開口部が形成され、各開口部は前記第1の接続レベルの表面部を露出させ、前記第1及び第2の開口部は部分的には上部層側壁で境界が形成される。前記表面部の第2の部分は側壁材料なしのままで、前記第1及び第2の開口部の側壁上および前記表面部のそれぞれの第1の部分上には側壁材料が積層される。前記表面部の前記第2の部分を介してそれぞれ前記第1及び第2の開口部を拡げて前記第1及び第2の開口部のそれぞれで前記第2の接続レベルの表面を露出させる。前記各開口部の側壁材料の少なくともいくつかが除去されて前記各開口部の表面部の第1の部分のいくつかが露出され、配線接続領域が前記第2の開口部に形成される。前記第2の開口部の該配線接続領域は前記第1と前記第2の接続レベルの形成領域に整合される。さらに前記第1及び前記第2の接続レベルを介して表面部の露出された前記第1の部分から第1の開口部を拡げて前記第3の接続レベルの表面を露出させ、且つ前記第2及び前記第3の接続レベルを介して前記第2の接続レベルの露出された表面から前記第1の開口部を拡げて前記第4の接続レベルの表面を露出させる。そのようにすることで、前記第1の開口部の該配線接続領域は前記第3及び第4の接続レベルにおける形成領域に整合される。前記第1、第2、第3、及び第4の接続レベルの形成領域に導電体が形成される。いくつかの例では、前記導電体の形成工程では、ビアパターン表面を定めるため充填材料を前記開口部に与え、前記充填材料を介してビア部を開口して各接続レベルの形成領域を露出させ、前記ビア部内に導電材料を積層させる。
【0011】
マスクの組の例は、3次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に整合する配線接続領域を形成するのに用いられ、前記接続レベルの積層部は上部層に被覆される。N個のエッチングマスクの組の前記各マスクはマスクとエッチング領域を有し、該エッチング領域は3次元積層集積回路装置の配線領域の2のN−1乗(2N−1)個の接続レベルまでの且つ含んだ形成領域と整合する配線接続領域を形成するのに用いられる。Nは少なくとも3である整数であり、Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与されてなる。いくつかの例では、前記エッチングマスクは、いくつかの前記エッチングマスクの対応する位置にダミーマスク領域を有する。いくつかの例では、前記エッチングマスクは前記エッチングマスクのそれぞれの対応する位置に少なくとも1つのダミーマスク領域を有する。いくつかの例では、Nは4以上である。
【0012】
他の1つのマスクの組は、3次元集積回路装置のための配線領域の接続レベルの積層部での形成領域に整合する配線接続領域を形成するのに用いられる。N個のエッチングマスクの組の各マスクはマスクとエッチング領域を有し、該エッチング領域は3次元積層集積回路装置の配線領域の2のN乗(2N)個の接続レベルまでの且つ含んだ形成領域と整合する配線接続領域を形成するのに用いられる。Nは少なくとも2である整数である。Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与されてなる。
【0013】
本発明の他の特徴、利点は、続く図面、詳細な説明、請求の範囲を見ることで把握することができる。
【0014】
図1乃至図16と関連した記述は、本件譲受人と同じ譲受人を有した3次元集積回路層配線という名称で2009年10月14日に出願された出願番号12/579,192の米国特許出願から取り込まれたものであり、その開示内容は言及によりここに包摂される。
【図面の簡単な説明】
【0015】
【図1】導体180が装置の種々のレベル160−1〜160−4に延長されてなる小さな占有面積の配線構造190を有する3次元構造を含む装置の断面図である。
【図2A】形成領域を示すレベル160−1の平面図を示す。
【図2B】形成領域を示すレベル160−2の平面図を示す。
【図2C】形成領域を示すレベル160−3の平面図を示す。
【図2D】形成領域を示すレベル160−4の平面図を示す。
【図3A】3D配線構造を含む3次元積層集積回路装置の一部を示す断面図である。
【図3B】3D配線構造を含む3次元積層集積回路装置の一部を示す断面図であり、図3Aに直交する図である。
【図4】メモリアレイの2つの側部周辺に配線構造を有する前記装置の実施形態の上面レイアウトである。
【図5】メモリアレイの4つの側部周辺に配線構造を有する前記装置の実施形態の上面レイアウトである。
【図6】ここに説明される配線構造を有するメモリ装置の一部の模式図である。
【図7】ここに説明される配線構造を有する3Dメモリ装置を有する集積回路装置の簡素化されたブロック図である。
【図8A】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図8B】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図8C】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図9A】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図9B】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図10A】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図10B】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図11A】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図11B】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図12A】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図12B】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図13A】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図13B】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図14A】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図14B】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図15】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図16】レベル上の形成領域の可変な幅に適応させるための、長手方向で階段状に変化する幅を有するマスクでの開口部の平面図である。
【図17】本発明に従った配線接続領域を形成するための方法の簡略化された流れ図である。
【図18】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、上位層上に形成された追加マスクと共に接続レベルの積層部の簡略化された断面図である。
【図19】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、上位層を介し図18の追加マスク内の開口領域を介してエッチングを行った結果を示す。
【図20】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、図19の接続レベルの積層部に適用される第1のマスクを示す図である。
【図21】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、前記第1のマスクを用いた単一接続レベルのエッチングの結果を示す図である。
【図22】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、図21の接続レベルの積層部に適用される第2のマスクを示す図である。
【図23】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、図22の2つの接続レベルを介したエッチングの結果を示す図である。
【図24】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、4つの異なる接続レベルでの第2のマスクを除去して配線接続領域を露出させた図23の構造を示す図である。
【図25】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、図24の構造の露出された表面上に設けられるエッチングストッパー層を伴う図24の構造を示す図である。
【図26】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、層間誘電体層によって被覆される図25の構造を示す図である。
【図27】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、前記4つの接続レベルのそれぞれの配線接続領域での形成領域に接続するため、前記層間誘電体層と前記エッチングストッパー層を介して電気導電体を形成した後の図26の構造を示す図である。
【図28】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第2の例を示す図である。
【図29】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第2の例を示す図である。
【図30】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第2の例を示す図である。
【図31】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第2の例を示す図である。
【図32】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第2の例を示す図である。
【図33】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第2の例を示す図である。
【図34】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第2の例を示す図である。
【図35】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図36】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図37】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図38】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図39】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図40】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図41】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図42】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図43】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図44】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図45】16の接続レベルの積層部の方法例を示す図である。
【図46】図45の方法例のエッチング結果を示す図である。
【図47】配線接続領域の間にダミー積層部を形成するようにマスクがダミー接続領域を有するときのエッチング結果を示す図である。
【発明を実施するための形態】
【0016】
図1は導電体180が当該装置の種々のレベル160−1〜160−4まで延長されるところの小さい領域における配線構造190を有する3次元構造を含む装置の断面図である。描かれた例では、4つのレベル160−1〜160−4が示されている。より一般的に、ここに説明される小さい配線構造190は、Nが少なくとも2であるところの、レベル0〜Nを有する構造で実施され得る。
【0017】
導電体180は種々のレベル160−1〜160−4の形成領域に接続するために配線構造190内に配設ざれる。以下に詳述されるように、各個別のレベルの導電体180は、形成領域161−1a,161−1b,161−2a,161−2b,161−3a,161−3b,161−4に接続するために重なるレベルの開口部を介して延在される。本例においては、導電体180は接続レベル160−1〜160−4を該接続レベル160−1〜160−4上に重ねられた配線層の内部接続配線185に接続させるように使用される。
【0018】
形成領域は、導電体180に接続するのに使用される接続レベル160−1〜160−4の部分である。形成領域のサイズは、種々の接続レベル160−1〜160−4の形成領域内の導電性形成領域を重ねられる内部接続配線185に十分に接続させる余裕を導電体180も与え、同時に異なるレベルの形成領域について導電体180と重なる開口部の間の不整合の如き問題も解決するような十分に大きなものとされる。
【0019】
このように形成領域のサイズは、使用される導電体の寸法と数を含むいくつかのファクターに依存し、実施形態ごとに変わるものである。加えて、導電体180の数は形成領域のそれぞれで異なるものとなる。
【0020】
図示の例では、レベル160−1〜160−4は、ドープした多結晶シリコンのような材料のそれぞれ面状導電体層とレベルレベル160−1〜160−4を分けている絶縁材料165の層からなる。代替え的に、レベル160−1〜160−4は、面状に積層された材料層である必要はなく、代わりに垂直な次元で変化する材料層であっても良い。
【0021】
異なるレベル160−1〜160−4に接続する導電体180は、図1Aに示された断面に沿って延長される方向に配設される。異なるレベル160−1〜160−4に接続する導電体180の構造により定められるこの方向はここでは"長手"方向と称する。"横"方向は長手方向に垂直な方向であり、図1Aの図示された断面に入り且つ出る方向である。長手方向と横方向の両方とも水平次元のものと考えられ、レベル160−1〜160−4の平面図の2次元領域内の方向という意味をなす。構造や特徴の"長さ"は長手方向の長さであり、その"幅"は横方向の幅である。
【0022】
レベル160−1は複数のレベル160−1〜160−4のうちの最も低いレベルである。このレベル160−1は絶縁層164の上とされる。
【0023】
レベル160−1は、導電体180と接続のための第1と第2の形成領域161−1a,161−1bを有する。
【0024】
図1において、レベル160−1は配線構造190の両端に2つの形成領域161−1a,161−1bを有する。幾つかの代替え的な実施形態では、1つの形成領域161−1a,161−1bが省略される。
【0025】
図2Aは、配線構造190の領域内の形成領域161−1a,161−1bを含む、レベル160−1の部分の平面図である。配線領域190の領域は、導電体のビアサイズの幅の近いものとされ、その幅よりもより長くできる長さを有する。図2Aに示すように、形成領域161−1aは横方向で幅200を有し、長手方向で長さ201を有する。形成領域161−1bは横方向で幅202を有し、長手方向で長さ203を有する。図2Aの実施形態においては、形成領域161−1a,161−1bは、それぞれ円形、楕円形、正方形、長方形、もしくは他のいくらか歪んだ形状の断面を有していても良い。
【0026】
レベル160−1は最も低いレベルであることから、導電体180は当該レベル160−1を介して下のレベルに至る必要はない。本例では、よってレベル160−1は配線構造190の内部で開口部を設けていない。
【0027】
図1に戻って、レベル160−2はレベル160−1の上に重なっている。レベル160−2はレベル160−1上の形成領域161−1aの上に重なる開口部250を有している。開口部250は開口部250の長さ252を定める先端側長手側壁251aと基端側長手側壁251bを有している。開口部250の長さ252は少なくとも下層の形成領域161−1aの長さ201と同程度とされ、形成領域161−1aの導電体180はレベル160−2を通過できる。
【0028】
レベル160−2はまた形成領域161−1bの上に重なる開口部255を有している。開口部255は開口部255の長さ257を定める先端側及び基端側長手側壁256a、256bを有する。開口部255の長さ257は少なくとも下層の形成領域161−1bの長さ203と同程度とされ、形成領域161−1bの導電体180はレベル160−2を通過できる。
【0029】
レベル160−2はまた開口部250、255の近傍に第1、第2の形成領域161−1a、161−1bをそれぞれ有している。第1、第2の形成領域161−1a、161−1bは導電体180と接続するのに使用されるレベル160−2の部分である。
【0030】
図2Bは、配線構造190の領域内の第1、第2の形成領域161−2a,161−2b、及び開口部250、255を含む、レベル160−2の部分の平面図である。
【0031】
図2Bに示すように、開口部250は長さ252を定める長手側壁251a、251bを有し、開口部250の幅254を定める横側壁253a、253bを有している。幅254は少なくとも下層の形成領域161−1aの幅200と同程度とされ、導電体180は開口部250を通過できる。
【0032】
開口部255は長さ257を定める長手側壁256a、256bを有しており、幅259を定める横側壁258a、258bを有している。幅259は少なくとも下層の形成領域161−1bの幅202と同程度とされ、導電体180は開口部255を通過できる。
【0033】
図2Bの平面図において、開口部250、255はそれぞれ矩形状の断面を有する。実施形態においては、開口部250,255はそれらを形成するのに使用されるマスクの形状に応じて、それぞれ円形、楕円形、正方形、長方形、もしくは他のいくらか歪んだ形状の断面を有していても良い。
【0034】
図2Bに示すように、形成領域161−2aは開口部250の近傍とされ、横方向に幅204を有し、長手方向に長さ205を有する。形成領域161−2bは開口部255の近傍とされ、横方向に幅206を有し、長手方向に長さ207を有する。
【0035】
図1に戻り、レベル160−3はレベル160−2の上に重なる。レベル160−3はレベル160−1上の形成領域161−1aとレベル160−2上の形成領域161−2aの上に重なる開口部260を有する。開口部260は開口部260の長さ262を定める先端側及び基端側長手側壁261a、261bを有する。開口部260の長さ252は少なくとも下層の形成領域161−1a、161−2aの長さ201、205の合計と同程度とされ、形成領域161−1a、161−2aの導電体180はレベル160−3を通過できる。
【0036】
図1に示すように、開口部260の先端側長手側壁261aはその下部の開口部250の先端側長手側壁251aと垂直に整合している。以下に詳述する製法の実施形態では、開口部は単独のエッチングマスクの開口部とその単独のエッチングマスクの開口部に重なって形成された1つの追加のマスクを用いて形成でき、重要な整合工程を経ることなしでその追加のマスクでのエッチングを行い、垂直方向に整合された単独のエッチングマスクの周囲に沿って先端側長手側壁261a、251aを有する開口部の形成する結果をもたらすことになる。
【0037】
レベル160−3はまたレベル160−1上の形成領域161−1bとレベル160−2上の形成領域161−2bの上に重なる開口部265を有する。開口部265は開口部265の長さ267を定める外側及び内側長手側壁266a、266bを有する。開口部265の外側長手側壁266aは、その下部の開口部255の外側長手側壁256aと垂直方向に整合する。
【0038】
開口部265の長さ267は少なくとも下層の形成領域161−1b、161−2bの長さ203、207と同程度とされ、形成領域161−1b、161−2bの導電体180はレベル160−3を通過できる。
【0039】
レベル160−3はまた開口部260、265の近傍に第1、第2の形成領域161−3a、161−3bをそれぞれ有している。第1、第2の形成領域161−3a、161−3bは導電体180と接続するのに使用されるレベル160−3の部分である。
【0040】
図2Cは配線構造190内の第1、第2の形成領域161−3a、161−3bと開口部260、265を含むレベル160−3の部分についての平面図である。
【0041】
図2Cに示すように、開口部260は長さ262を定める外側及び内側長手側壁261a、261bを有し、開口部260の幅264a、264bを定める横側壁263a、263bを有する。幅264aは少なくとも下層の形成領域161−1aの幅200と同程度とされ、幅264bは少なくとも下層の形成領域161−2aの幅204と同程度とされ、導電体180は開口部260を通過できる。
【0042】
図示の実施形態においては、幅264a、264bは実質的に同じである。代替的に、幅264a、264bは、異なる幅を持つ形成領域に合わせて、異ならせることができる。
【0043】
開口部265は長さ267を定める外側及び内側長手側壁266a、266bを有し、幅269a、269bを定める横側壁268a、268bを有する。幅269aは少なくとも下層の形成領域161−1bの幅202と同程度とされ、幅269bは少なくとも下層の形成領域161−2bの幅206と同程度とされ、導電体180は開口部265を通過できる。
【0044】
図2に示すように、形成領域161−3aは開口部260の近傍であり、横方向に幅214を有し、長手方向に長さ215を有する。形成領域161−3bは開口部265の近傍であり、横方向に幅216を有し、長手方向に長さ217を有する。
【0045】
図1に戻って、レベル160−4はレベル160−3の上に重なる。レベル160−4はレベル160−1上の形成領域161−1a、レベル160−2上の形成領域161−2a、及びレベル160−3上の形成領域161−3aの上に重なる開口部270を有する。開口部270は開口部270の長さ272を定める長手側壁271a、271bを有する。開口部270の長さ272は少なくとも下層の形成領域161−1a、161−2a、161−3aの長さ201、205、215の合計と同程度とされ、形成領域161−1a、161−2a、161−3aの導電体180はレベル160−4を通過できる。図1に示すように、開口部270の長手側壁271aはその下部の開口部260の長手側壁261aと垂直方向に整合する。
【0046】
レベル160−4はまたレベル160−1上の形成領域161−1b、レベル160−2上の形成領域161−2b、及びレベル160−3上の形成領域161−3bの上に重なる開口部275を有する。開口部275は開口部275の長さ277を定める長手側壁276a、276bを有する。開口部275の長手側壁267aは、その下部の開口部265の長手側壁266aと垂直方向に整合する。
【0047】
開口部275の長さ277は少なくとも下層の形成領域161−1b、161−2b、161−3bの長さ203、207、217の合計と同程度とされ、形成領域161−b、161−2b、161−3bの導電体180はレベル160−4を通過できる。
【0048】
レベル160−4はまた開口部270、275の間に形成領域161−4を有する。形成領域161−4は導電体180と接続するのに用いられるレベル160−4の部分である。図1では、レベル160−4は1つの形成領域161−4を有する。代替え的に、レベル160−4は1より多い形成領域を有していても良い。
【0049】
図2Dは配線構造190内の形成領域161−4と開口部270、275を含むレベル160−4の部分についての平面図である。
【0050】
図2Dに示すように、開口部270は長さ272を定める長手側壁271a、271bを有し、開口部270の幅274a、274b、274cを定める横側壁273a、273bを有する。幅274a、274b、274cは少なくとも下層の形成領域161−1a、161−2a、161−3aの幅200、204、214と同程度とされ、導電体180は開口部270を通過できる。
【0051】
開口部275は長さ277を定める外側及び内側長手側壁276a、276bを有し、幅279a、279b、279cを定める横側壁278a、278bを有する。幅279a、279b、279cは少なくとも下層の形成領域161−1b、161−2b、161−3bの幅202、206、216と同程度とされ、導電体180は開口部275を通過できる。
【0052】
図2Dに示すように、形成領域161−4は開口部270、275の間にあり、横方向に幅224を有し、長手方向に長さ225を有する。
【0053】
図1に戻って、開口部270、260、250の先端側長手側壁271a、261a、251aは垂直に整合しており、開口部270、260、250の長さの違いは側壁271b、261b、251bの水平方向のオフセットによるものである。ここに用いられるように、"垂直に整合する"の要素や特徴は横方向と長手方向の両方に垂直な仮想平面と実質的に同一面のものとされる。ここに用いられるように、"実質的に同一面"の用語は、1つのエッチングマスクでの開口部と側壁の平面におけるバリエーションをもたらす複数のエッチングプロセスを用いた開口部の形成での製造公差に順応するものと意図される。
【0054】
図1に示すように、開口部275、265、255の長手側壁276a、266a、256aは垂直方向に整合されている。
【0055】
同様に、レベルの開口部の横側壁も垂直方向に整合されている。図2A〜図2Dによれば、開口部270、260、250の横側壁273a、263a、253aは垂直方向に整合されている。さらに、横側壁273b、263b、253bは垂直方向に整合されている。開口部275、265、255については、長手側壁276a、266a、256aが垂直方向に整合されており、横側壁278b、268b、258bが垂直方向に整合されている。
【0056】
図示の実施形態では、種々のレベル161−1〜160−4の開口部は横方向で実質的に同じ幅を有する。代替え的に、異なる幅を有する形成領域に順応して開口部の幅は長手方向に沿って、例えば階段状に変えることができる。
【0057】
ここで説明される配線構造190を実施する技術は、従来の技術に比べて、複数のレベル160−1〜160−4への接続に必要な領域や足跡を著しく減らす。結果として、種々のレベル160−1〜160−4の記憶回路の実施により多くの空間を提供できる。これは従来の技術と比較して、上位のレベルにおける、より高いメモリ密度と低いビット当たりのコストをもたらす。
【0058】
図1の断面では、配線構造190の開口部はレベル160−4上の形成領域161−4の両側に階段状のパターンを有するレベルをもたらす。すなわち、各レベルの2つの開口部は、長手方向と横方向の両方に垂直な軸について対称的であり、各レベルの2つの形成領域はまたその軸について対称である。ここに用いられるように、"対称的"の用語は、1つのエッチングマスクでの開口部と開口部の次元におけるバリエーションをもたらす複数のエッチングプロセスを用いた開口部の形成での製造公差に順応するものと意図される。
【0059】
各レベルが1つの開口部と1つの形成領域を有する代替的な実施形態においては、レベルは一方の側のみ階段状のパターンを有する。
【0060】
図示の例では、4つのレベル160−1〜160−4が示される。より一般的には、ここに説明される小さい配線構造はレベル0からN(Nは少なくとも2である。)で実施され得る。一般的に、(i)が1からNに等しい場合では、レベル(i)はレベル(i-1)の上に重なり、レベル(i)の上の形成領域(i)の近傍に開口部(i)を有する。開口部(i)はレベル(i-1)の上の形成領域 (i-1)の上に延長され、1より大きい(i)の場合では、レベル(i-1)の近接した開口部(i-1)の上に延長される。開口部(i)は、レベル(i)の開口部(i-1)の先端側長手側壁に整合した先端側長手側壁を有し、開口部(i)の長さを定める基端側長手側壁を有する。開口部(i)の長さは、形成領域(i-1)の長さともしあれば開口部(i-1)の長さを足したものと少なくとも同程度である。1より大きい(i)の場合、開口部(i)は、レベル(i)の開口部(i-1)の横側壁に整合した横側壁を有し、形成領域(i-1)の幅と少なくとも同等な開口部(i)の幅を定める。
【0061】
メモリセルや形状についての他のタイプは代替的な実施形態で使用できる。使用可能なメモリセルの他のタイプの例としては、誘電体電荷捕獲とフローティングゲートのメモリセルを含む。例えば、他の例としては、デバイスのレベルは、平面なメモリセルアレイが絶縁材料で分離され、薄膜トランジスタや関連する技術を用いてレベル内に形成領域されるアクセスデバイスやアクセスラインを伴って、実施され得る。さらに、ここに説明される配線構造では、小さな足跡内でデバイス内に種々のレベルに延長される導電体が使用勝手が良く、3次元積層集積回路装置の他のタイプによっても実施される。
【0062】
図3Aはここに説明されるように配線構造190と共にメモリセルアレイ110と周辺領域120を有する3次元積層集積回路装置の一部の断面図である。
【0063】
図3Aでは、メモリアレイ領域110は、本件譲受人と共有とされ言及によりここに包摂されるものとされる、ラングによる米国特許出願No.12/430,290に記載されるようにワンタイムプログラマブルな多レベルメモリーセルとして実施されるものである。ここでは、ここに説明される3次元配線構造が実施できる代表的な集積回路構造が説明される。
【0064】
メモリアレイ領域110は、半導体基板130にソース領域132a、132bとドレイン領域134a、134bを有する水平電界効果型トランジスタアクセスデバイス131a、131bを具備するメモリアクセス層112を有する。基板130は、集積回路を支持する既知の技術におけるバルクのシリコンや絶縁層上のシリコン層を備えていても良い。トレンチ絶縁構造135a、135bは基板130の領域を絶縁分離する。ワード線140a、140bはアクセスデバイス131a、131bのゲートとして機能する。接続プラグ142a、142bは層間誘電体144を介してドレイン領域134a、134bとビット線150a、150bを接続するように延長する。
【0065】
接続パッド152a、152bは下部の接続部146a、146bに接続され、アクセストランジスタのソース領域132a、132bにも接続される。接続パッド152a、152bとビット線150a、150bは層間誘電体154の中に存在する。
【0066】
図示の例では、レベルはドープトポリシリコンのような材料の各平面導電層からなる。代替的に、レベルは平面の積層された材料層である必要はなく、代わりに垂直方向の次元で材料の層が変化するようなものであっても良い。
【0067】
絶縁層165−1〜165−3はレベル160−1〜160−4を他から分離する。絶縁層166はレベル160−1〜160−4と絶縁層165−1〜165−3の上に重なる。
【0068】
複数の電極ピラー171a、171bはメモリーセルアクセス層112の上部に形成され、レベルを介して延在される。本図では、第1の電極ピラー171aは、例えばタングステン若しくは他の好適な電極材料で作られた中央導電コア170aを有し、ポリシリコンシース172aに囲まれている。反ヒューズ材料の層174a、若しくは他のプログラマブルメモリー材料は、ポリシリコンシース172aと複数のレベル160−1〜160−4の間に形成される。レベル160−1〜160−4は、本例では比較的に高濃度のn型のポリシリコンからなり、ポリシリコンシース172aは比較的に高濃度のp型のポリシリコンからなる。好ましくは、ポリシリコンシース172aの厚みは、pn接合によって形成される空乏層の深さよりも深いものとされる。空乏層の深さは、それを形成するのに使用されるn型及びp型のポリシリコンの相対的なドーピング濃度によって部分的には決定される。レベル160−1〜160−4とシース172aはアモルファスシリコンによっても同様に実施できる。また、その他の半導体材料も利用できる。
【0069】
第1の電極ピラー171aはパッド152aに接続される。導電コア170b、ポリシリコンシース172b、反ヒューズ材料層174bを有する第2の電極ピラー171bは、パッド152bに接続される。
【0070】
複数のレベル160−1〜160−4とピラー171a、171bの間のインターフェイス領域は、下記に詳述されるように、整流器と直流に接続されるプログラマブル素子を有するメモリ素子を有する。
【0071】
初期状態では、二酸化シリコン、酸窒化シリコン、若しくはその他の酸化シリコンであるピラー171aの反ヒューズ材料の層174aは高い抵抗を有する。例えば窒化シリコンの如き他の反ヒューズ材料を用いても良い。ワード線140、ビット線150と複数のレベル160−1〜160−4に所要の電圧を供給してプログラミングを行った後、反ヒューズ材料の層174aが壊れて、対応するレベルに近接した反ヒューズ材料内の活性領域が低抵抗状態になるものと仮定される。
【0072】
図3Aに示すように、レベル160−1〜160−4の複数の導電体層は支持回路や導電体180が複数のレベル160−1〜160−4に形成された周辺領域120に延長される。種々の装置は、集積回路100の復号論理回路やその他の回路を支持するために周辺部120で実施される。
【0073】
導電体180は、種々のレベル160−1〜160−4の形成領域に接続するために配線構造190内に形成される。以下に詳しく説明されるように、各レベル160−1〜160−4の導電体180は、導電体配線185を含む配線層へ上に重なるレベルの開口部を介して延長される。導電体配線185はレベル160−1〜160−4と周辺部120の復号回路の間の配線を提供する。
【0074】
図3Aの破線で代表されるように、異なるレベル160−1〜160−4に接続する導電体180は、図3Aに示す断面の内外に延長される長手方向に形成される。
【0075】
図3Bは、図1に示す配線構造190の如き図を示し、図3Aの配線構造190を介してFig.3B−Fig.3B線に沿った長手方向の断面図である。図3Bに示されるように、各レベルの導電体180は、形成領域に接続するため、上に重なるレベルの開口部を介して延長する。
【0076】
図示の例では、4つのレベル160−1〜160−4が示される。さらに一般的には、ここで説明される小さい配線構造はNを少なくとも2とした場合のレベル0〜Nで実施可能である。
【0077】
メモリセルと構造の他のタイプは代替的な実施形態で用いることができる。例えば、1つの代替例では、装置のレベルは、絶縁材料で分離された平面メモリセルアレイとして、薄膜トランジスタ若しくは関連技術を用いてレベル内に形成されるアクセスデバイスとアクセスラインと共に、実施され得る。さらに、ここに記載される配線構造は、小さい足跡内でデバイスの内の種々のレベルに延長される導電体180を有し、他のタイプの3次元積層集積回路装置によっても実施される。
【0078】
図3A、3Bにおいて、1つの配線構造190が示されている。複数の配線構造は、メモリアレイ領域110を囲むような装置内で種々の場所で、より多くの電力供給を提供するように、形成できる。図4はアレイの各側に周辺部120で領域190−1、190−2にシリーズを有する、2つのシリーズの配線構造を有する装置100の実施形態の上面レイアウトを示す。図5はアレイの4つ全部の側の周辺部120にシリーズ190−1、190−2、190−3、190−4を有する、配線構造の4つのシリーズを含む実施形態の上面レイアウトを示す。例示のアレイサイズが1000行と1000列のセルを有し、10のレベルを有し、ワード線幅とビット線幅を定める特徴サイズがFであり、レベル上の形成領域のサイズがFである例においては、1つの配線構造によって占有される領域の長さは約2Fのレベル数倍、すなわち20Fであり、ワード線当たりのピッチが約2F、すなわちアレイの幅が約2000Fとされることが分かる。このように、以下の例では、アレイ幅にそってシリーズ190−3のようなシリーズに約100個の配線構造を形成領域することができ、アレイ長さに沿ってシリーズ190−1のようなシリーズの同様な数のものを形成することができる。
【0079】
またさらに他の代替的な実施形態では、1若しくはそれ以上の配線構造が、周辺部120の配線構造に加えて若しくはその置き換えとしてメモリアレイ領域110内に形成され得る。さらに、配線構造は、メモリアレイ領域110の端部に平行とされるよりはむしろ斜めに、或いは他のいかなる方向にも延長可能とされる。
【0080】
図6はここで説明される配線構造を含むメモリ装置の一部の概略図である。第1の電極ピラー171aはビット線150aとワード線140aを使用して選択されるアクセストランジスタ131aに接続される。複数のメモリ素子544−1〜544−4はピラー171aに接続される。各メモリ素子は整流器549に直列に接続されたプログラマブル素子548を有する。反ヒューズ材料の層はpn接合部に位置するけれども、このシリーズ構造は図3A,3Bに示される構造を代表する。プログラマブル素子548はしばしば反ヒューズを示すように使用されるシンボルで代表される。しかしながら、他のタイプのプログラマブル抵抗材料や構造を用いることができることは理解されるべきである。
【0081】
また、導電体平面と電極ピラーのポリシリコンの間のpn接合によって実施される整流器549は、他の整流器によって置換されていても良い。例えば、ゲルマニウムシリサイドのような固体電解質ベース、あるいは他の好適な材料による整流器を整流器として使用しても良い。他の代表的な固体電解質材料については、米国特許第7,382,647号を参照されたい。
【0082】
メモリ素子544−1〜544−4のそれぞれは対応する導電体レベル160−1〜160−4に接続される。レベル160−1〜160−4は、導電体180と配線185を介して平面復号器546に接続される。平面復号器546はアドレスに応答して、メモリ素子の整流器が順バイアスとなって導通するように接地547の如き電圧を選択されたレベルに加え、メモリ素子の整流器が逆バイアスとなって非導通となるように電圧を浮遊の非選択レベルに加える。
【0083】
図7は、ここで説明される配線構造を有する3Dメモリアレイ360を有する集積回路装置300の簡略化されたブロック図である。ローデコーダー361はメモリアレイ360の行に沿って配設された複数のワード線140に接続される。カラムデコーダー363はメモリアレイ360の列に沿って配設された複数のビット線150に接続されて、アレイ360内のメモリセルからのデータの読み出しと書き込みを行う。平面復号器546は導電体180と配線ライン185を介してメモリセル360の複数のレベル160−1〜160−4に接続される。アドレスはバス365上からカラムデコーダー363、ローデコーダー361、及び平面復号器546に供給される。ブロック366内のセンスアンプとデータイン構造はデータバス367を介して本例ではカラムデコーダー363に接続される。データは集積回路300上の入出力ポートからデータイン線371を介してブロック366のデータイン構造に供給される。図示の実施形態では、一般目的のプロセッサ、特定目的の応用回路、或いはチップ上のシステム機能を提供するモジュールの組み合わせなどの他の回路374を集積回路300上に設けても良い。データはブロック366内のセンスアンプからデータアウト線372を介して集積回路300の入出力ポートに、若しくは集積回路300の内外の他のデータ送り先に供給される。
【0084】
本例で実施されるバイアス調整状態装置369を用いるコントローラーは、電圧供給部から発生もしくは提供されるバイアス調整供給電圧の印加を制御し、若しくは読み出し、書き込み電圧をブロック368内に供給する。コントローラーは当技術で既知の特定目的の論理回路を使用して実施するようにしても良い。代替的な実施形態では、コントローラーは一般目的のプロセッサを有し、該プロセッサは同じ集積回路で実施され、当該装置の動作を制御するためにコンピュータープログラムを作動させる。また、他の実施形態では、特定目的の論理回路と一般目的のプロセッサが組み合わせされ、コントローラーの動作に役立つものとされる。
【0085】
図8A〜8C乃至図15はここで説明されるようなとても小さな足跡を有する配線構造を製造する加工順の実施形態の工程を示す。
【0086】
図8Aと図8Cは、加工順の第1の工程の断面図を示し、図8Bは加工順の第1の工程の上面図を示す。この応用の目的について、第1の工程では提供されたメモリーセルアクセス層112の上に重なる複数のレベル160−1〜160−4を形成する。図示された実施形態において、図8A〜8Cに図示された構造はラングによる共有の米国特許出願第12/430,290に記載されるプロセスを用いて作製されるものであり、上記言及により含まれたものとされるものである。
【0087】
代替的な実施形態では、レベルは当該技術で既知の標準プロセスによって作製することができ、ここに記載される配線構造が実施されるデバイスによって、トランジスタやダイオード、ワード線、ビット線、ソース線、導電体プラグ、基板内のドープト領域などのアクセスデバイスを含めることができる。
【0088】
上述のように、メモリアレイ領域110のメモリセルと構造の他のタイプは、代替的な実施形態でも使用することができる。
【0089】
次に、開口部810を有する第1のマスク800は図8A〜8Cに示される構造の上に形成され、図9Aと図9Bにそれぞれ上面と断面で示される構造をもたらす。第1のマスク800は、第1のマスク800のための層を堆積させて形成でき、開口部810を形成するためにリソグラフィー技術を用いて層をパターニングする。第1のマスク800は例えば窒化シリコン、酸化シリコン、酸窒化シリコンなどの硬いマスク材から形成しても良い。
【0090】
第1のマスク800の開口部810は、レベル160−1〜160−4の上の形成領域の組み合わせの周囲を囲む。よって、開口部810の幅192はレベル160−1〜160−4の上の形成領域の幅と少なくとも同程度とされ、続いて形成される導電体180はレベルの開口部を介して通過できる。開口部810の長さ194はレベル160−1〜160−4の上の形成領域の長さの合計と少なくとも同程度とされ、続いて形成される導電体180はレベルの開口部を介して通過できる。
【0091】
次に、第2のエッチングマスク900は図9A〜9Bに図示される構造の上に、開口部810の中も含めて、形成され、図10Aと10Bにそれぞれの上面図と断面図に図示される構造をもたらす。図に示すように、第2のエッチングマスク900は開口部810の長さ194よりも短い長さ910を有し、開口部810の幅192と少なくとも同程度の幅を有する。
【0092】
図示された実施形態においては、第2のエッチングマスク900は、第1のマスク800の材料について選択的にエッチングできる材料で構成され、開口部810の内部の第2のマスク900の長さは、以下に説明される続くプロセス工程において選択的に短くされる。換言すれば、第2のマスク900の材料は、当該第2のマスク900の長さを減らすのに使用されるプロセスの第1のマスク800の材料のエッチングレートよりも大きなエッチングレートを有する。例えば、第1のマスク800が硬いマスク材料を有する実施形態においては、第2のマスクはフォトレジストからなるものとすることができる。
【0093】
次に、エッチングプロセスがエッチングマスクとしての第1、第2のマスク800、900を使用する図10A〜図10Bに示された構造上に行われ、図11A〜図11Bの上面及び断面に図示される構造をもたらす。エッチングプロセスは、例えば、タイミングモードエッチングを用いたシングルエッチング化学物を用いて実行することもできる。代替的に、エッチングプロセスは、絶縁層166、レベル160−4、絶縁材料165−3、及びレベル160−3を介してそれぞれエッチングする異なるエッチング化学物を使用して実行することも可能である。
【0094】
エッチングによりレベル160−4を介して開口部1000を形成してレベル160−3の一部を露出する。開口部1000はレベル160−1の上の形成領域161−1aの上に重なる。開口部1000は形成領域161−1aの長さと少なくとも同程度の長さ1002を有し、形成領域161−1aの幅と少なくとも同程度の幅1004を有する。
【0095】
エッチングにより、またレベル160−4を介して開口部1010を形成してレベル160−3の一部を露出する。開口部1010はレベル160−1の上の形成領域161−1bの上に重なる。開口部1010は形成領域161−1bの長さと少なくとも同程度の長さ1012を有し、形成領域161−1bの幅と少なくとも同程度の幅1014を有する。
【0096】
次に、マスク910の長さ910は、長さ1110を有する短い長さのマスク1100を形成するように短くされ、図12Aと図12Bの上面と断面にそれぞれ図示される構造をもたらす。図示の実施形態では、マスク900はフォトレジストからなり、例えば、塩素や臭化水素系の化学物を伴う反応性イオンエッチングを用いて除去することが可能である。
【0097】
次に、エッチングプロセスは第1のマスク800と短い長さのマスク1100をエッチングマスクとして用いて図12A、12Bに示される構造上に実行され、図13A、13Bに上面と断面で示される構造をもたらす。
【0098】
エッチングプロセスはレベル160−3を介して開口部1000、1010に及び、レベル160−2の下地部分を露出する。
【0099】
エッチングから、マスク1100の長さの短縮によってもうマスク1100には被覆されないレベル160−4の部分を介して開口部1200、1210をさらに形成して、レベル160−3の部分を露出する。開口部1200は開口部1000の近傍に形成され、レベル160−2の上の形成領域161−2aの上に重なる。開口部1200は、形成領域161−2aの長さと少なくとも同程度の長さ1202を有し、形成領域161−2aの幅と少なくとも同程度の幅1204を有する。
【0100】
開口部1210は開口部1010の近傍に形成され、レベル160−2の上の形成領域161−2bの上に重なる。開口部1210は、形成領域161−2bの長さと少なくとも同程度の長さ1212を有し、形成領域161−2bの幅と少なくとも同程度の幅1214を有する。
【0101】
次に、マスク1110の長さ1110は、長さ1305を有する短い長さのマスク1300を形成するように短くされる。エッチングプロセスは第1のマスク800と短い長さのマスク1300をエッチングマスクとして用いて実行され、図14A、14Bに上面と断面で示される構造をもたらす。
【0102】
エッチングプロセスはレベル160−2を介して開口部1000、1010に及び、レベル160−1の上の形成領域161−1a、161−1bを露出する。エッチングプロセスはレベル160−3を介して開口部1200、1210に及び、レベル160−2の上の形成領域161−2a、161−2bを露出する。
【0103】
エッチングから、マスク1300の長さの短縮によってもう被覆されないレベル160−4の部分を介して開口部1310、1320をさらに形成して、レベル160−3の形成領域161−3a、161−3bを露出する。
【0104】
開口部1310は開口部1200の近傍に形成される。開口部1310は、形成領域161−3aの長さと少なくとも同程度の長さ1312を有し、形成領域161−3aの幅と少なくとも同程度の幅1314を有する。
【0105】
開口部1320は開口部1210の近傍に形成される。開口部1320は、形成領域161−3bの長さと少なくとも同程度の長さ1322を有し、形成領域161−3bの幅と少なくとも同程度の幅1324を有する。
【0106】
次に、絶縁充填材料1400が図14A〜14Bに図示される構造上に堆積され、化学機械研磨(CMP)などの平坦化プロセスが実行され、マスク800、1300が除去され、図15の断面図に示す構造がもたらされる。
【0107】
次に、リソグラフィーパターンが形成され、コンダクター180の形成領域へのビア部を定める。絶縁充填材料1400を介して深く高アスペクト比のビア部を形成するように反応性イオンエッチングを用いることができ、導電体180のビア部を提供することができる。ビア部を開口した後、導電体180を形成するためにビア部はタングステン若しくは他の導電材料が充填される。金属化プロセスが適用されて配線185を形成して導電体185と平面復号回路の間の配線を提供する。最後に、バックエンドオブライン(BEOL)プロセスが適用されて集積回路が完成され、図3A〜3Bに示す構造がもたらされる。
【0108】
下地レベルの上の形成領域に導電体を通すために使用される種々のレベルの開口部は、シングルエッチングマスク800の開口部810を用いて、同様に、重要な整合工程を経ずに追加マスクでのエッチングプロセスを用いてレベルをパターニングすることで形成される。結果として、垂直に側壁が整合した種々のレベルについての開口部が自己整合的に形成される。
【0109】
上述の図示の例では、マスク800のオープニング810は平面図で矩形の断面を有する。結果として、種々のレベルの開口部は横方向に沿って実質的に同じ幅を有する。代替的に、マスク800の開口部は、種々のレベルの形成領域の形状に応じて、それぞれ円形、楕円形、正方形、長方形、もしくは他のいくらか歪んだ形状の断面を有していても良い。
【0110】
例えば、異なる幅を有する形成領域に合わせて、マスク800の開口部の幅は長手方向に沿って変更できる。図16は、長手方向に階段状に幅が異なるマスク800の開口部1510の平面を図示し、レベルの開口部の幅が応じて変化するものとなっている。
【0111】
ここから本発明は主に図17〜47を参照して説明する。
【0112】
下記の説明は典型的には特定の構造の実施形態と方法を参照したものとされる。本発明を特に開示された実施形態と方法に限定するつもりはないものと理解されるべきであるが、本発明は、他の特徴、要素、方法、及び実施形態を用いて実施されても良い。好ましい実施形態は本発明を説明するために記載されるものであり、請求の範囲で定められるところの、その範囲を限定するものはない。当業者は続く説明の種々の同等なバリエーションを認識するものである。種々の実施形態の同様な要素は同様な参照符号を以て共通に参照される。
【0113】
図17は本発明に従う配線接続領域14を作製するための方法10についての簡略化した流れ図である。図17の配線接続領域作製方法は、取得工程12でN個のマスクのセットを得ることを含む。図17に示す方法10の更なる工程は、図18〜27と共に下記に説明され、本発明を実行する方法の第1の例を説明する。
【0114】
N個のマスクの組は、図27に示すように、接続レベル18.1、18.2、18.3、18.4の積層部16で配線接続領域14の2N個までのレベルを作製するのに使用され、積層部16は3次元積層IC装置の配線領域17に形成される。配線領域17は典型的には図4、5に示されるような周辺配線領域であり、しかし他の場所に位置していても良い。図18〜44の3つの例では、図示の簡略化のために4つの接続レベルが基板19上に示され、3次元積層IC装置は共通にさらに多くの接続レベルを有する。以下に説明するように、各マスクはマスクとエッチング領域を有し、Nは少なくとも2に等しい整数である。Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与される。X=1の場合、関連したマスクのためのエッチング工程では1つの接続レベル18がエッチングされる。X=2の場合、関連したマスクのためのエッチング工程では2つの接続レベルがエッチングされる。
【0115】
次に、図17に示すように、部分除去工程20が実行され、図19に示す、接続レベル18の集積部16の上に重なる上部層24の部分22を除去する。この例においては、上部層24は第1、第2の酸化シリコン層26、28と典型的にはそれらの間の窒化シリコンからなる電荷捕獲層27を有する。本例においては、この除去は開口領域32を有する追加マスク30を用いて完了し、図19に示すように上部層24の部分22のエッチングを許容する。本例では、接続レベル18はそれぞれ、典型的にはワード線のような導電体を形成するパターン化されたポリシリコン層である上部導電体層34と、典型的には酸化シリコン若しくは窒化シリコン化合物である下部絶縁層36とを有する。参照層34は典型的にはポリシリコン層34と称される。しかしながら、層34は、例えば金属、金属シリサイド、及びポリシリコン、金属シリサイド、金属の1つより多いものからの多層組み合わせのような他の適切な材料から形成しても良い。上部層24の誘電体層28を介してのエッチングは、材料選択的なエッチングプロセスを用いて典型的には制御される。例えば、誘電体層28が酸化シリコンで層34がポリシリコンである場合、誘電体層28をエッチングする反応性イオンエッチングを用いて、エッチングは層34に到達したところで効果的に停止する。同様な技術は他の状況のエッチングの深さ制御にも使用することができる。エッチングの深さを制御する他の技術も使用することができる。追加のマスク30は接続レベル18の集積部16のエッチングのためのスペースを単純に開口するのに用いられることから、追加のマスク30はN個のマスクの組の一部ではないと考えられる。図28〜34に関して下記に説明される例において、いかなる追加層24も追加のマスクを必要とせずにブランケットエッチングを用いて配線接続領域から除去される。
【0116】
図20は図19の接続レベル18の集積部16の上の第1のマスク38.1の形成を図示するものである。本例では、第1のマスク38.1は、フォトレジストマスク要素40.1、40.2、40.3を有し、そのうちマスク要素40.2は第1のポリシリコン層34.1の中央部分42.1を覆うものとされ、マスク要素40.3は第1のポリシリコン層34.1の端部部分42.2を覆うものとされる。図21は、フォトレジストマスク要素40によって被覆されていない接続レベル18.1の部分がエッチングで接続レベル18.1まで削られるエッチング工程の結果を示す。すなわち、1つの接続レベル18がこの第1のエッチング工程でエッチングされる。
【0117】
図22は、図21の接続レベル18の集積部16の上の第2のフォトレジストマスク38.2の形成を図示するものである。マスク38.2は図22の破線で示唆されるように配線接続領域14.1、14.2として後の使用されるポリシリコン層34.1、34.2の露出すべき部分を被覆する。図23は2つの接続レベルがエッチングされる第2のエッチング工程の結果を示す。特に、ポリシリコン層34.2の露出した表面部分44はエッチングにより2つの層を除去して、ポリシリコン層34.4の部分46を露出させる。さらに、ポリシリコン層34.1の露出した部分はまたはエッチングにより2つの層を除去してポリシリコン層34.3の部分47を露出させる。図24は、配線接続領域14.1、14.2、14.3、14.4として活用されるポリシリコン層34.1、34.2、34.3、34.4の部分を残す第2のマスク38.2を除去した結果を示す。接続レベル18.1の薄いカラム部分48はしばしばダミー集積部若しくは部分高さダミー集積部と呼ばれ、製造上の耐性のため若しくは結果として設けることができる。
【0118】
図18〜24の例では、2つのマスク38.1、38.2は、4つの異なる接続レベル18−1〜18−4の4つの配線接続領域14−1〜14−4の形成領域へのアクセスをもたらすのに使用される。本発明によれば、配線領域17はN個のマスクを用いてN回エッチングされ、2N個の接続レベル18のそれぞれに配線接続領域14を作製する。配線接続領域14は、2N個の接続レベルのそれぞれで、図27を参照して以下に説明するように、形成領域56に整合され、アクセスをもたらす。各エッチング工程は、連続番号Xの各マスクの2X−1個の接続レベルを介するエッチングを有する。図17の配線領域エッチング工程を参照されたい。
【0119】
図25は、接続レベル18のエッチングされた集積部16の露出した表面の上に、層間絶縁体が酸化シリコンである場合に窒化シリコンのようなエッチング停止層50を適用するオプションの工程を行った結果を示す。以下、層間誘電体52が図26に図示されるように図25の構造上に図17のエッチング領域充填工程53によって堆積される。これは、配線接続領域14で電気的に導電性がある形成領域56に導通するように、層間誘電体52とエッチング停止層50を介して電気的導電体54を形成するように続く。導電体54はタングステンプラグプロセスを用いて形成しても良く、これは選択された層の上の形成領域への開口部をもたらす誘電体の充填を介してビア部を形成することを含み、CVDもしくはPVDプロセスを用いて、ビア部に接着層が形成されてビア部を充填するためのタングステンの堆積を行い、垂直方向の導電体54を形成領域する。これは図27に図示され、図17の電気的導電体形成工程60として示される。
【0120】
図17〜図27の第1の例の同様の要素に言及する同様の参照番号を以て、図28〜図34を参照しながら第2の例を説明する。図28の配線領域17の接続レベル18の積層部16は図18のものと同様の基礎構造を有する。この例では、上部層24の誘電体層26と電荷捕獲層27はブランケットエッチングプロセスにより除去され、追加のマスク30の必要性をなくしている。第1のマスク38.1は誘電体層28の上に形成され、マスク要素40.1、40.2の間の開口領域41.1とマスク要素40.2、40.3の間の開口領域41.2と共に形成される。これは図31に示される第1のエッチング工程が続き、開口部62、63が、マスク要素40.1、40.2の間の開口部41.1とマスク要素40.2、40.3の間の開口部41.2における誘電体層28とポリシリコン層34.1を介して形成される。このようなエッチング工程はポリシリコン層34.2まで続けることができるが、図33、34を用いた説明のように理由を証拠だてする必要はない。第2のマスク38.2はマスク要素40.4、40.5を含み、開口部63を被覆するマスク要素40.5を伴い、開口部62と開口部62、63の間の誘電体層28の部分64は被覆されない。
【0121】
図33は2つの接続レベルがエッチングされる第2のエッチング工程の結果を図示する。特に、開口部62は酸化層36.3までエッチングされ、誘電体層28の部分64は2つの接続レベル分酸化層36.2までエッチングされる。次いで、第2のマスク38.2は除去され、層間誘電体52が図34に示すエッチングされた構造の上に堆積される。これは、配線接続領域14−1〜14−4の形成領域56.1〜56.4と接続を行うためのポリシリコン層34−1〜34−4を被覆する層間誘電体52と酸化層28、36.1、36.2、36.3を介した導電体54.1〜54.4の形成に続く。
【0122】
図18〜24の例のように、図28〜34の例においては2つのマスク38.1、38.2は、4つの異なる接続レベル18.1〜18.4での4つの配線接続領域14.1〜14.4の形成領域56.1〜56.4にアクセスを提供するのに用いられる。本発明によれば、配線領域17はN個のマスクを用いてN回エッチングされ、各接続レベル18での配線接続領域14を作製する。配線接続領域14は、2N個の接続レベルのそれぞれの形成領域56に整合し、アクセスを提供する。再度、エッチング工程は連続番号Xの各マスクの2x−1個の接続レベルを介したエッチングプロセスを具備する。
【0123】
図35〜44は、同様の要素に言及する同様の参照番号を以て再度本発明を実施する方法の第3の例を説明する。第1のマスク38.1は上部層24と配線領域17の接続レベル18の積層部16の上に形成される。フォトレジストマスク要素40.1、40.2、40.3は図35に示すようにマスク要素40.1と40.2の間とマスク要素40.2と40.3の間に開口領域66.1と66.2を形成する。開口領域66.1、66.2の下には上部層24の部分が、上部層24の第1、第2の開口部68.1、68.2を作製する第1の接続レベル18のポリシリコン層34.1までエッチングされる。開口部68.1、68.2は第1のポリシリコン層34.1の表面部分70.1、70.2を露出する。
【0124】
図38は、第1、第2の開口部68.1、68.2の側壁の側壁材料72.1、72.2を堆積させた結果を示す。これは異なる方法で完成させることができ、例えばウエハー上にCVD若しくはスパッタリングにより窒化シリコンのような絶縁材料のブランケット層を堆積させ、側壁のスペーサーが残るところの垂直な側壁に近接した領域を除いてウエハーの水平面から材料を除去するまで異方性エッチングを行う。側壁材料72.1、72.2は表面部分70.1、70.2のそれぞれの第1の部分74.1、74.2を被覆し、表面部分70.1、70.2のそれぞれの第2の部分76.1、76.2を被覆しない。
【0125】
図38の構造は、次いで、側壁材料を攻撃せずに側壁材料72.1、72.2のサイズを減らしてポリシリコン層34.2を露出するために1つの接続レベルを介して第1、第2の開口部68.1、68.2を延長させる例えば異方性の反応性イオンエッチングによりエッチングされる。図39を参照されたい。次いで、図40のように、側壁材料72.1、72.2は除去され、表面部分70.1、70.2の第1の部分74.1、74.2を露出させる。図41は第2の開口部68.2を充填する図40の構造の上の第2のマスク38.2を示す。第1の開口部68.1は、第1の部分74.1の下の第3のポリシリコン層34.3の部分78と第2の部分76.1の下の第4のポリシリコン層34.4の部分80を露出させるために、2つの接続レベルをエッチングしたものとされる。
【0126】
第2のマスク38.2は次いで除去され、図42の構造は図43に示されるように層間誘電体52によって被覆される。図44は、配線接続領域14−1〜14.4における形成領域56−1〜56−4に接続する導電体54−1〜54−4を形成した結果を示す。
【0127】
図35〜44に示した方法は、特に比較的に厚い上部層24が接続レベル18の積層部16の上に用いられるときに好適である。図18〜27の例で用いたSiN層50を第2、第3の例に使用することもできる。
【0128】
図45は16個の接続レベル18の製法例を図示するものである。本発明によれば、16個の接続レベル18のそれぞれのために配線接続領域14は、単に4個のマスク38を用いてアクセスできる。本例では、第1のマスク38.1は、1、3、5、...とラベル付けられた8つのフォトレジストマスク要素40を有し、2、4、6、...とラベル付けられた開口部エッチング領域41に続く。本例では、各マスク要素40と領域41の各端部は1つの単位分の長手方向の寸法を有する。1つの層は第1のマスク38.1のためにエッチングされる。第2のマスク38.2は1/2、5/6、...とラベル付けられた4つのフォトレジストマスク要素を有し、3/4、7/8、...とラベル付けられた開口部エッチング領域に続き、それぞれは2つの単位分の長手方向の寸法を有する。2つの層は第2のマスク38.2を用いてエッチングされる。第3のマスク38.3は1−4、9−12とラベル付けられた2つのフォトレジストマスク要素を有し、5−8、13−16とラベル付けられた開口部エッチング領域に続き、それぞれは4つの単位分の長手方向の寸法を有する。4つの層は第3のマスク38.3を用いてエッチングされる。第4のマスク38.4は1−8とラベル付けられた1つのフォトレジストマスク要素を有し、9−16とラベル付けられた開口部エッチング領域に続き、それぞれは8つの単位分の長手方向の寸法を有する。8つの層は第4のマスク38.4を用いてエッチングされる。
【0129】
上述のように、xが1とされて第1のマスク38.1が使用されるとき、単一の層18がエッチングされる(2x−1=20=1)。第2のマスク38.2が使用されるとき、2つの層18がエッチングされる(2x−1=21=2)。第3のマスク38.3が使用されるとき、4つの層18がエッチングされる(2x−1=22=4)。第4のマスク38.4が使用されるとき、8つの層18がエッチングされる(2x−1=23=8)。このように、1から16の間のいくつもの接続レベル18は、1つのレベルのエッチング、2つのレベルのエッチング、4つのレベルのエッチング、及び8つのレベルのエッチングのいくつかの組み合わせを用いてアクセスできる。これについての他の思考法は、4つのマスクが十進法の1〜16に対応した4ケタの2値番号、すなわち、0000、0001、0010、...、1111を代表するものである。例えば、接続レベル18の配線接続領域14にアクセスするためには、12の接続レベルをエッチングする必要があり、それは、第3のマスク38.3(4つの接続レベルをエッチングする)と第4のマスク38.4(8つの接続レベルをエッチングする)のための開口領域41を用いて完成することができる。接続レベル18の積層部16と共に図45のマスク38.1〜38.4の使用の結果を図46に示す。従来法では、典型的には16個の異なるマスクが必要とされ、結果としてより高額な製法の出費や、耐性を得るために欠陥の可能性が増大していた。
【0130】
図45、46の例は、形成領域56と整合する配線接続領域14の継続的で開口工程領域をもたらす。図47は4つのマスク38が、各配線接続領域14と接続領域14、16に近接した全高境界の集積部84の間の全高のダミー集積部82を有する16個の接続レベル18の集積部16を作製するように構成されている例を示す。これはどこでもダミー集積部82を作製しようとすると各マスク38にダミーマスク領域86を提供することで得られるものである。本例では、各配線接続領域14の間にダミー集積部82が配設される。しかしながら、いくつかの例では、1つ若しくはそれ以上のダミー集積部82を除くようにすることもできる。また、ダミー集積部82の長手方向の寸法も同じである必要はない。
【0131】
マスク38は各マスクでエッチングされる接続レベル18の番号の順に使用される必要はない。すなわち、マスク38.2はマスク38.1の前に使用することもできる。しかしながら、マスクはエッチングされる接続レベルの番号の昇順に使用されることが好ましく、これは、より大きなプロセス窓のため、1つの接続レベルをエッチングするのに使用されるマスクが最初で、2つの接続レベルをエッチングするのに使用されるマスクが2番目で、となっているからである。
【0132】
図47の例では、ダミーマスク領域86は、結果としてのダミー集積部82が全高のダミー集積部となるように各マスク38の対応する位置に配設される。図24の薄いカラム部48のような部分高さのダミー集積部は、1つ若しくはそれ以上、しかし全てではないマスク38の対応する位置にダミーマスク領域38を形成することで作製することができる。
【0133】
図17〜44に関してN=2として且つ図45〜47に関してN=4として言及して説明しているが、マスクの数は3以外でもよく、Nは4よりも大きくても良い。N個のマスクの組は、配線接続領域の2N個のレベルを作製するのに使用することができ、また配線接続領域の2N個のレベルまでの及びそれを含んで作製することにも使用することができる。例えば、Nが4に等しいとき、4つのマスクを配線接続領域の16のレベルよりも少ないレベル、例えば13、14、15のレベルを配線接続領域のレベルを作製するのに使用することができる。
【0134】
本発明は上述の好適な実施形態と例への言及によって説明されているが、これらの例は限定する意味あいよりもむしろ説明することを意図したものであることを理解すべきである。変形例や組み合わせ例は当業者には容易に発生するものであって、これら変形例や組み合わせ例は本発明の要旨の内であって、続く請求の範囲内のものである。
【0135】
いかなる及び全ての特許、特許出願、及び上記言及された印刷された刊行物の開示内容はここに当該言及により包摂されるものとする。
【技術分野】
【0001】
本発明は、一般に高密度集積回路装置に関し、特に複数レベルの3次元積層装置の配線構造に関する。
【背景技術】
【0002】
高密度の記憶装置の製造においては、集積回路上の単位面積当たりのデータ量が最も重量なファクターとされる。記憶装置の臨界的な次元がリソグラフィー技術の限界に近づくに従い、メモリセルの積層する多レベルのための技術もより大きな記憶容量の密度とビット当たりの低コストを稼ぐのに提案されている。
【0003】
例えば、薄膜トランジスタ技術は"多層積層可能な薄膜トランジスタNAND型フラッシュメモリ"ライその他、IEEE国際電子デバイス会議、11-13 DEC 2006や"30nmノードを超えたILD及びTANOS構造上の単結晶シリコン層の積層を用いた3次元積層NAND型フラッシュメモリ技術"ジャンその他、IEEE国際電子デバイス会議、11-13 DEC 2006における電荷捕獲メモリに応用されている。
【0004】
また、クロスポイントアレイ技術も、"ダイオード/アンチヒューズメモリセルの3次元アレイを伴う512MbPROM"ジョンソンその他、IEEE、固体回路ジャーナル、Vol 38, no 11, Nov. 2003におけるアンチヒューズメモリへ応用されており、さらに3次元メモリと題されクリーブに与えられた米国特許第7,081,377号も参照されたい。
【0005】
電荷捕獲メモリ技術での垂直NANDセルを提供する他の構造が"VRATとPIPEによる超高密度フラッシュメモリのための新規な3D構造"キムその他、VLSIテクノロジーシンポジウム、技術論文ダイジェスト、17-19 June 2008, 122-123ページに記載されている。
【0006】
3次元の積層メモリ装置では、メモリセルの下部レベルとデコード用回路などを接続するのに用いられる導体配線が上部レベルに亘ってつながる。配線を行う費用は必要なリソグラフィーの工程数と共に増大する。リソグラフィーの工程数を削減する1つのアプローチは"超高密度フラッシュメモリ用の穴あけ(Punch)と穴埋め(Plug)方法についてのビットコストスケーラブル(bit cost scalable)技術" 田中その他、2007 VLSIテクノロジーシンポジウム、技術論文ダイジェスト、12-14 June 2007, 14-15ページに記載されている。
【発明の概要】
【発明が解決しようとする課題】
【0007】
ところが、従来の3D積層メモリ装置についての1つの欠点は、各接続レベルに典型的には別個のマスクが使用されることである。それ故、例えば、20個の接続レベルがあるとすると、20個の異なるマスクが共通に必要とされ、1つの接続レベルはそのレベルのためのマスクの作成とそのレベルのためのエッチング工程が必要とされる。
【課題を解決するための手段】
【0008】
本発明のいくつかの例によれば、2のN乗(2N)個の接続レベルの領域へのアクセスを提供するのにN個のマスクだけで済むことになる。いくつかの例によれば、2のX−1乗(2x−1)個の接続レベルが各マスク連続数X回でエッチングされる。
【0009】
配線領域での接続レベルの積層部を有する3次元積層集積回路装置に使用される方法の第1の例は、接続レベルでの形成領域に整合し且つ露出する配線接続領域を作成するのに使用される。N個のエッチングマスクの組は、接続レベルの積層部での配線接続領域の2のN乗(2N)個レベルまで及び含んで作成するのに用いられる。各マスクはマスクとエッチング領域を有する。Nは少なくとも2に等しい整数である。Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与される。配線領域での接続レベルの積層部を覆ういかなる上部層の少なくとも一部は除去される。配線領域は選択された順で前記マスクを使用してN回のエッチングを行う。そのようにすることで、表面層からそれぞれの接続レベルへ拡がる接続開口部を作成する。その接続開口部は、2のN乗(2N)個の接続レベルのそれぞれで形成領域に整合されアクセスを提供する。2のX−1乗(2X−1)個の接続レベルは連続番号Xの各マスクのエッチング工程の間にエッチングされる。導電体は接続開口部を介して形成されて接続レベルでの形成領域に接続される。いくつかの例では、次の工程を含む。ビアパターン表面を定めるため充填材料が前記開口部に与えられる。前記充填材料を介してビア部を開口して各接続レベルの形成領域を露出される。前記ビア部内に導電材料を積層させる。いくつかの例においては、アクセス工程が少なくとも4に等しいNで実行される。いくつかの例では、除去工程は配線領域を露出させる追加マスクを用いて実施され、また他の例では除去工程は配線領域でのブランケットエッチング工程を用いて実施される。いくつかの例では、側壁材料がN個のエッチングマスクの1つとして活用される。
【0010】
方法のまた他の1つの例では、3次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に電気的な接続を提供する。集積回路装置は配線領域を有するタイプのものであり、該配線領域は上部層と該上部層の下に少なくとも第1、第2、第3、及び第4の接続レベルの積層部を有する。上部層に少なくとも第1及び第2の開口部が形成され、各開口部は前記第1の接続レベルの表面部を露出させ、前記第1及び第2の開口部は部分的には上部層側壁で境界が形成される。前記表面部の第2の部分は側壁材料なしのままで、前記第1及び第2の開口部の側壁上および前記表面部のそれぞれの第1の部分上には側壁材料が積層される。前記表面部の前記第2の部分を介してそれぞれ前記第1及び第2の開口部を拡げて前記第1及び第2の開口部のそれぞれで前記第2の接続レベルの表面を露出させる。前記各開口部の側壁材料の少なくともいくつかが除去されて前記各開口部の表面部の第1の部分のいくつかが露出され、配線接続領域が前記第2の開口部に形成される。前記第2の開口部の該配線接続領域は前記第1と前記第2の接続レベルの形成領域に整合される。さらに前記第1及び前記第2の接続レベルを介して表面部の露出された前記第1の部分から第1の開口部を拡げて前記第3の接続レベルの表面を露出させ、且つ前記第2及び前記第3の接続レベルを介して前記第2の接続レベルの露出された表面から前記第1の開口部を拡げて前記第4の接続レベルの表面を露出させる。そのようにすることで、前記第1の開口部の該配線接続領域は前記第3及び第4の接続レベルにおける形成領域に整合される。前記第1、第2、第3、及び第4の接続レベルの形成領域に導電体が形成される。いくつかの例では、前記導電体の形成工程では、ビアパターン表面を定めるため充填材料を前記開口部に与え、前記充填材料を介してビア部を開口して各接続レベルの形成領域を露出させ、前記ビア部内に導電材料を積層させる。
【0011】
マスクの組の例は、3次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に整合する配線接続領域を形成するのに用いられ、前記接続レベルの積層部は上部層に被覆される。N個のエッチングマスクの組の前記各マスクはマスクとエッチング領域を有し、該エッチング領域は3次元積層集積回路装置の配線領域の2のN−1乗(2N−1)個の接続レベルまでの且つ含んだ形成領域と整合する配線接続領域を形成するのに用いられる。Nは少なくとも3である整数であり、Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与されてなる。いくつかの例では、前記エッチングマスクは、いくつかの前記エッチングマスクの対応する位置にダミーマスク領域を有する。いくつかの例では、前記エッチングマスクは前記エッチングマスクのそれぞれの対応する位置に少なくとも1つのダミーマスク領域を有する。いくつかの例では、Nは4以上である。
【0012】
他の1つのマスクの組は、3次元集積回路装置のための配線領域の接続レベルの積層部での形成領域に整合する配線接続領域を形成するのに用いられる。N個のエッチングマスクの組の各マスクはマスクとエッチング領域を有し、該エッチング領域は3次元積層集積回路装置の配線領域の2のN乗(2N)個の接続レベルまでの且つ含んだ形成領域と整合する配線接続領域を形成するのに用いられる。Nは少なくとも2である整数である。Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与されてなる。
【0013】
本発明の他の特徴、利点は、続く図面、詳細な説明、請求の範囲を見ることで把握することができる。
【0014】
図1乃至図16と関連した記述は、本件譲受人と同じ譲受人を有した3次元集積回路層配線という名称で2009年10月14日に出願された出願番号12/579,192の米国特許出願から取り込まれたものであり、その開示内容は言及によりここに包摂される。
【図面の簡単な説明】
【0015】
【図1】導体180が装置の種々のレベル160−1〜160−4に延長されてなる小さな占有面積の配線構造190を有する3次元構造を含む装置の断面図である。
【図2A】形成領域を示すレベル160−1の平面図を示す。
【図2B】形成領域を示すレベル160−2の平面図を示す。
【図2C】形成領域を示すレベル160−3の平面図を示す。
【図2D】形成領域を示すレベル160−4の平面図を示す。
【図3A】3D配線構造を含む3次元積層集積回路装置の一部を示す断面図である。
【図3B】3D配線構造を含む3次元積層集積回路装置の一部を示す断面図であり、図3Aに直交する図である。
【図4】メモリアレイの2つの側部周辺に配線構造を有する前記装置の実施形態の上面レイアウトである。
【図5】メモリアレイの4つの側部周辺に配線構造を有する前記装置の実施形態の上面レイアウトである。
【図6】ここに説明される配線構造を有するメモリ装置の一部の模式図である。
【図7】ここに説明される配線構造を有する3Dメモリ装置を有する集積回路装置の簡素化されたブロック図である。
【図8A】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図8B】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図8C】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図9A】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図9B】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図10A】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図10B】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図11A】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図11B】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図12A】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図12B】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図13A】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図13B】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図14A】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図14B】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図15】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図16】レベル上の形成領域の可変な幅に適応させるための、長手方向で階段状に変化する幅を有するマスクでの開口部の平面図である。
【図17】本発明に従った配線接続領域を形成するための方法の簡略化された流れ図である。
【図18】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、上位層上に形成された追加マスクと共に接続レベルの積層部の簡略化された断面図である。
【図19】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、上位層を介し図18の追加マスク内の開口領域を介してエッチングを行った結果を示す。
【図20】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、図19の接続レベルの積層部に適用される第1のマスクを示す図である。
【図21】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、前記第1のマスクを用いた単一接続レベルのエッチングの結果を示す図である。
【図22】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、図21の接続レベルの積層部に適用される第2のマスクを示す図である。
【図23】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、図22の2つの接続レベルを介したエッチングの結果を示す図である。
【図24】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、4つの異なる接続レベルでの第2のマスクを除去して配線接続領域を露出させた図23の構造を示す図である。
【図25】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、図24の構造の露出された表面上に設けられるエッチングストッパー層を伴う図24の構造を示す図である。
【図26】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、層間誘電体層によって被覆される図25の構造を示す図である。
【図27】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第1の例を示す図であって、前記4つの接続レベルのそれぞれの配線接続領域での形成領域に接続するため、前記層間誘電体層と前記エッチングストッパー層を介して電気導電体を形成した後の図26の構造を示す図である。
【図28】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第2の例を示す図である。
【図29】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第2の例を示す図である。
【図30】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第2の例を示す図である。
【図31】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第2の例を示す図である。
【図32】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第2の例を示す図である。
【図33】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第2の例を示す図である。
【図34】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第2の例を示す図である。
【図35】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図36】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図37】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図38】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図39】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図40】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図41】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図42】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図43】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図44】3次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第3の例を示す図である。
【図45】16の接続レベルの積層部の方法例を示す図である。
【図46】図45の方法例のエッチング結果を示す図である。
【図47】配線接続領域の間にダミー積層部を形成するようにマスクがダミー接続領域を有するときのエッチング結果を示す図である。
【発明を実施するための形態】
【0016】
図1は導電体180が当該装置の種々のレベル160−1〜160−4まで延長されるところの小さい領域における配線構造190を有する3次元構造を含む装置の断面図である。描かれた例では、4つのレベル160−1〜160−4が示されている。より一般的に、ここに説明される小さい配線構造190は、Nが少なくとも2であるところの、レベル0〜Nを有する構造で実施され得る。
【0017】
導電体180は種々のレベル160−1〜160−4の形成領域に接続するために配線構造190内に配設ざれる。以下に詳述されるように、各個別のレベルの導電体180は、形成領域161−1a,161−1b,161−2a,161−2b,161−3a,161−3b,161−4に接続するために重なるレベルの開口部を介して延在される。本例においては、導電体180は接続レベル160−1〜160−4を該接続レベル160−1〜160−4上に重ねられた配線層の内部接続配線185に接続させるように使用される。
【0018】
形成領域は、導電体180に接続するのに使用される接続レベル160−1〜160−4の部分である。形成領域のサイズは、種々の接続レベル160−1〜160−4の形成領域内の導電性形成領域を重ねられる内部接続配線185に十分に接続させる余裕を導電体180も与え、同時に異なるレベルの形成領域について導電体180と重なる開口部の間の不整合の如き問題も解決するような十分に大きなものとされる。
【0019】
このように形成領域のサイズは、使用される導電体の寸法と数を含むいくつかのファクターに依存し、実施形態ごとに変わるものである。加えて、導電体180の数は形成領域のそれぞれで異なるものとなる。
【0020】
図示の例では、レベル160−1〜160−4は、ドープした多結晶シリコンのような材料のそれぞれ面状導電体層とレベルレベル160−1〜160−4を分けている絶縁材料165の層からなる。代替え的に、レベル160−1〜160−4は、面状に積層された材料層である必要はなく、代わりに垂直な次元で変化する材料層であっても良い。
【0021】
異なるレベル160−1〜160−4に接続する導電体180は、図1Aに示された断面に沿って延長される方向に配設される。異なるレベル160−1〜160−4に接続する導電体180の構造により定められるこの方向はここでは"長手"方向と称する。"横"方向は長手方向に垂直な方向であり、図1Aの図示された断面に入り且つ出る方向である。長手方向と横方向の両方とも水平次元のものと考えられ、レベル160−1〜160−4の平面図の2次元領域内の方向という意味をなす。構造や特徴の"長さ"は長手方向の長さであり、その"幅"は横方向の幅である。
【0022】
レベル160−1は複数のレベル160−1〜160−4のうちの最も低いレベルである。このレベル160−1は絶縁層164の上とされる。
【0023】
レベル160−1は、導電体180と接続のための第1と第2の形成領域161−1a,161−1bを有する。
【0024】
図1において、レベル160−1は配線構造190の両端に2つの形成領域161−1a,161−1bを有する。幾つかの代替え的な実施形態では、1つの形成領域161−1a,161−1bが省略される。
【0025】
図2Aは、配線構造190の領域内の形成領域161−1a,161−1bを含む、レベル160−1の部分の平面図である。配線領域190の領域は、導電体のビアサイズの幅の近いものとされ、その幅よりもより長くできる長さを有する。図2Aに示すように、形成領域161−1aは横方向で幅200を有し、長手方向で長さ201を有する。形成領域161−1bは横方向で幅202を有し、長手方向で長さ203を有する。図2Aの実施形態においては、形成領域161−1a,161−1bは、それぞれ円形、楕円形、正方形、長方形、もしくは他のいくらか歪んだ形状の断面を有していても良い。
【0026】
レベル160−1は最も低いレベルであることから、導電体180は当該レベル160−1を介して下のレベルに至る必要はない。本例では、よってレベル160−1は配線構造190の内部で開口部を設けていない。
【0027】
図1に戻って、レベル160−2はレベル160−1の上に重なっている。レベル160−2はレベル160−1上の形成領域161−1aの上に重なる開口部250を有している。開口部250は開口部250の長さ252を定める先端側長手側壁251aと基端側長手側壁251bを有している。開口部250の長さ252は少なくとも下層の形成領域161−1aの長さ201と同程度とされ、形成領域161−1aの導電体180はレベル160−2を通過できる。
【0028】
レベル160−2はまた形成領域161−1bの上に重なる開口部255を有している。開口部255は開口部255の長さ257を定める先端側及び基端側長手側壁256a、256bを有する。開口部255の長さ257は少なくとも下層の形成領域161−1bの長さ203と同程度とされ、形成領域161−1bの導電体180はレベル160−2を通過できる。
【0029】
レベル160−2はまた開口部250、255の近傍に第1、第2の形成領域161−1a、161−1bをそれぞれ有している。第1、第2の形成領域161−1a、161−1bは導電体180と接続するのに使用されるレベル160−2の部分である。
【0030】
図2Bは、配線構造190の領域内の第1、第2の形成領域161−2a,161−2b、及び開口部250、255を含む、レベル160−2の部分の平面図である。
【0031】
図2Bに示すように、開口部250は長さ252を定める長手側壁251a、251bを有し、開口部250の幅254を定める横側壁253a、253bを有している。幅254は少なくとも下層の形成領域161−1aの幅200と同程度とされ、導電体180は開口部250を通過できる。
【0032】
開口部255は長さ257を定める長手側壁256a、256bを有しており、幅259を定める横側壁258a、258bを有している。幅259は少なくとも下層の形成領域161−1bの幅202と同程度とされ、導電体180は開口部255を通過できる。
【0033】
図2Bの平面図において、開口部250、255はそれぞれ矩形状の断面を有する。実施形態においては、開口部250,255はそれらを形成するのに使用されるマスクの形状に応じて、それぞれ円形、楕円形、正方形、長方形、もしくは他のいくらか歪んだ形状の断面を有していても良い。
【0034】
図2Bに示すように、形成領域161−2aは開口部250の近傍とされ、横方向に幅204を有し、長手方向に長さ205を有する。形成領域161−2bは開口部255の近傍とされ、横方向に幅206を有し、長手方向に長さ207を有する。
【0035】
図1に戻り、レベル160−3はレベル160−2の上に重なる。レベル160−3はレベル160−1上の形成領域161−1aとレベル160−2上の形成領域161−2aの上に重なる開口部260を有する。開口部260は開口部260の長さ262を定める先端側及び基端側長手側壁261a、261bを有する。開口部260の長さ252は少なくとも下層の形成領域161−1a、161−2aの長さ201、205の合計と同程度とされ、形成領域161−1a、161−2aの導電体180はレベル160−3を通過できる。
【0036】
図1に示すように、開口部260の先端側長手側壁261aはその下部の開口部250の先端側長手側壁251aと垂直に整合している。以下に詳述する製法の実施形態では、開口部は単独のエッチングマスクの開口部とその単独のエッチングマスクの開口部に重なって形成された1つの追加のマスクを用いて形成でき、重要な整合工程を経ることなしでその追加のマスクでのエッチングを行い、垂直方向に整合された単独のエッチングマスクの周囲に沿って先端側長手側壁261a、251aを有する開口部の形成する結果をもたらすことになる。
【0037】
レベル160−3はまたレベル160−1上の形成領域161−1bとレベル160−2上の形成領域161−2bの上に重なる開口部265を有する。開口部265は開口部265の長さ267を定める外側及び内側長手側壁266a、266bを有する。開口部265の外側長手側壁266aは、その下部の開口部255の外側長手側壁256aと垂直方向に整合する。
【0038】
開口部265の長さ267は少なくとも下層の形成領域161−1b、161−2bの長さ203、207と同程度とされ、形成領域161−1b、161−2bの導電体180はレベル160−3を通過できる。
【0039】
レベル160−3はまた開口部260、265の近傍に第1、第2の形成領域161−3a、161−3bをそれぞれ有している。第1、第2の形成領域161−3a、161−3bは導電体180と接続するのに使用されるレベル160−3の部分である。
【0040】
図2Cは配線構造190内の第1、第2の形成領域161−3a、161−3bと開口部260、265を含むレベル160−3の部分についての平面図である。
【0041】
図2Cに示すように、開口部260は長さ262を定める外側及び内側長手側壁261a、261bを有し、開口部260の幅264a、264bを定める横側壁263a、263bを有する。幅264aは少なくとも下層の形成領域161−1aの幅200と同程度とされ、幅264bは少なくとも下層の形成領域161−2aの幅204と同程度とされ、導電体180は開口部260を通過できる。
【0042】
図示の実施形態においては、幅264a、264bは実質的に同じである。代替的に、幅264a、264bは、異なる幅を持つ形成領域に合わせて、異ならせることができる。
【0043】
開口部265は長さ267を定める外側及び内側長手側壁266a、266bを有し、幅269a、269bを定める横側壁268a、268bを有する。幅269aは少なくとも下層の形成領域161−1bの幅202と同程度とされ、幅269bは少なくとも下層の形成領域161−2bの幅206と同程度とされ、導電体180は開口部265を通過できる。
【0044】
図2に示すように、形成領域161−3aは開口部260の近傍であり、横方向に幅214を有し、長手方向に長さ215を有する。形成領域161−3bは開口部265の近傍であり、横方向に幅216を有し、長手方向に長さ217を有する。
【0045】
図1に戻って、レベル160−4はレベル160−3の上に重なる。レベル160−4はレベル160−1上の形成領域161−1a、レベル160−2上の形成領域161−2a、及びレベル160−3上の形成領域161−3aの上に重なる開口部270を有する。開口部270は開口部270の長さ272を定める長手側壁271a、271bを有する。開口部270の長さ272は少なくとも下層の形成領域161−1a、161−2a、161−3aの長さ201、205、215の合計と同程度とされ、形成領域161−1a、161−2a、161−3aの導電体180はレベル160−4を通過できる。図1に示すように、開口部270の長手側壁271aはその下部の開口部260の長手側壁261aと垂直方向に整合する。
【0046】
レベル160−4はまたレベル160−1上の形成領域161−1b、レベル160−2上の形成領域161−2b、及びレベル160−3上の形成領域161−3bの上に重なる開口部275を有する。開口部275は開口部275の長さ277を定める長手側壁276a、276bを有する。開口部275の長手側壁267aは、その下部の開口部265の長手側壁266aと垂直方向に整合する。
【0047】
開口部275の長さ277は少なくとも下層の形成領域161−1b、161−2b、161−3bの長さ203、207、217の合計と同程度とされ、形成領域161−b、161−2b、161−3bの導電体180はレベル160−4を通過できる。
【0048】
レベル160−4はまた開口部270、275の間に形成領域161−4を有する。形成領域161−4は導電体180と接続するのに用いられるレベル160−4の部分である。図1では、レベル160−4は1つの形成領域161−4を有する。代替え的に、レベル160−4は1より多い形成領域を有していても良い。
【0049】
図2Dは配線構造190内の形成領域161−4と開口部270、275を含むレベル160−4の部分についての平面図である。
【0050】
図2Dに示すように、開口部270は長さ272を定める長手側壁271a、271bを有し、開口部270の幅274a、274b、274cを定める横側壁273a、273bを有する。幅274a、274b、274cは少なくとも下層の形成領域161−1a、161−2a、161−3aの幅200、204、214と同程度とされ、導電体180は開口部270を通過できる。
【0051】
開口部275は長さ277を定める外側及び内側長手側壁276a、276bを有し、幅279a、279b、279cを定める横側壁278a、278bを有する。幅279a、279b、279cは少なくとも下層の形成領域161−1b、161−2b、161−3bの幅202、206、216と同程度とされ、導電体180は開口部275を通過できる。
【0052】
図2Dに示すように、形成領域161−4は開口部270、275の間にあり、横方向に幅224を有し、長手方向に長さ225を有する。
【0053】
図1に戻って、開口部270、260、250の先端側長手側壁271a、261a、251aは垂直に整合しており、開口部270、260、250の長さの違いは側壁271b、261b、251bの水平方向のオフセットによるものである。ここに用いられるように、"垂直に整合する"の要素や特徴は横方向と長手方向の両方に垂直な仮想平面と実質的に同一面のものとされる。ここに用いられるように、"実質的に同一面"の用語は、1つのエッチングマスクでの開口部と側壁の平面におけるバリエーションをもたらす複数のエッチングプロセスを用いた開口部の形成での製造公差に順応するものと意図される。
【0054】
図1に示すように、開口部275、265、255の長手側壁276a、266a、256aは垂直方向に整合されている。
【0055】
同様に、レベルの開口部の横側壁も垂直方向に整合されている。図2A〜図2Dによれば、開口部270、260、250の横側壁273a、263a、253aは垂直方向に整合されている。さらに、横側壁273b、263b、253bは垂直方向に整合されている。開口部275、265、255については、長手側壁276a、266a、256aが垂直方向に整合されており、横側壁278b、268b、258bが垂直方向に整合されている。
【0056】
図示の実施形態では、種々のレベル161−1〜160−4の開口部は横方向で実質的に同じ幅を有する。代替え的に、異なる幅を有する形成領域に順応して開口部の幅は長手方向に沿って、例えば階段状に変えることができる。
【0057】
ここで説明される配線構造190を実施する技術は、従来の技術に比べて、複数のレベル160−1〜160−4への接続に必要な領域や足跡を著しく減らす。結果として、種々のレベル160−1〜160−4の記憶回路の実施により多くの空間を提供できる。これは従来の技術と比較して、上位のレベルにおける、より高いメモリ密度と低いビット当たりのコストをもたらす。
【0058】
図1の断面では、配線構造190の開口部はレベル160−4上の形成領域161−4の両側に階段状のパターンを有するレベルをもたらす。すなわち、各レベルの2つの開口部は、長手方向と横方向の両方に垂直な軸について対称的であり、各レベルの2つの形成領域はまたその軸について対称である。ここに用いられるように、"対称的"の用語は、1つのエッチングマスクでの開口部と開口部の次元におけるバリエーションをもたらす複数のエッチングプロセスを用いた開口部の形成での製造公差に順応するものと意図される。
【0059】
各レベルが1つの開口部と1つの形成領域を有する代替的な実施形態においては、レベルは一方の側のみ階段状のパターンを有する。
【0060】
図示の例では、4つのレベル160−1〜160−4が示される。より一般的には、ここに説明される小さい配線構造はレベル0からN(Nは少なくとも2である。)で実施され得る。一般的に、(i)が1からNに等しい場合では、レベル(i)はレベル(i-1)の上に重なり、レベル(i)の上の形成領域(i)の近傍に開口部(i)を有する。開口部(i)はレベル(i-1)の上の形成領域 (i-1)の上に延長され、1より大きい(i)の場合では、レベル(i-1)の近接した開口部(i-1)の上に延長される。開口部(i)は、レベル(i)の開口部(i-1)の先端側長手側壁に整合した先端側長手側壁を有し、開口部(i)の長さを定める基端側長手側壁を有する。開口部(i)の長さは、形成領域(i-1)の長さともしあれば開口部(i-1)の長さを足したものと少なくとも同程度である。1より大きい(i)の場合、開口部(i)は、レベル(i)の開口部(i-1)の横側壁に整合した横側壁を有し、形成領域(i-1)の幅と少なくとも同等な開口部(i)の幅を定める。
【0061】
メモリセルや形状についての他のタイプは代替的な実施形態で使用できる。使用可能なメモリセルの他のタイプの例としては、誘電体電荷捕獲とフローティングゲートのメモリセルを含む。例えば、他の例としては、デバイスのレベルは、平面なメモリセルアレイが絶縁材料で分離され、薄膜トランジスタや関連する技術を用いてレベル内に形成領域されるアクセスデバイスやアクセスラインを伴って、実施され得る。さらに、ここに説明される配線構造では、小さな足跡内でデバイス内に種々のレベルに延長される導電体が使用勝手が良く、3次元積層集積回路装置の他のタイプによっても実施される。
【0062】
図3Aはここに説明されるように配線構造190と共にメモリセルアレイ110と周辺領域120を有する3次元積層集積回路装置の一部の断面図である。
【0063】
図3Aでは、メモリアレイ領域110は、本件譲受人と共有とされ言及によりここに包摂されるものとされる、ラングによる米国特許出願No.12/430,290に記載されるようにワンタイムプログラマブルな多レベルメモリーセルとして実施されるものである。ここでは、ここに説明される3次元配線構造が実施できる代表的な集積回路構造が説明される。
【0064】
メモリアレイ領域110は、半導体基板130にソース領域132a、132bとドレイン領域134a、134bを有する水平電界効果型トランジスタアクセスデバイス131a、131bを具備するメモリアクセス層112を有する。基板130は、集積回路を支持する既知の技術におけるバルクのシリコンや絶縁層上のシリコン層を備えていても良い。トレンチ絶縁構造135a、135bは基板130の領域を絶縁分離する。ワード線140a、140bはアクセスデバイス131a、131bのゲートとして機能する。接続プラグ142a、142bは層間誘電体144を介してドレイン領域134a、134bとビット線150a、150bを接続するように延長する。
【0065】
接続パッド152a、152bは下部の接続部146a、146bに接続され、アクセストランジスタのソース領域132a、132bにも接続される。接続パッド152a、152bとビット線150a、150bは層間誘電体154の中に存在する。
【0066】
図示の例では、レベルはドープトポリシリコンのような材料の各平面導電層からなる。代替的に、レベルは平面の積層された材料層である必要はなく、代わりに垂直方向の次元で材料の層が変化するようなものであっても良い。
【0067】
絶縁層165−1〜165−3はレベル160−1〜160−4を他から分離する。絶縁層166はレベル160−1〜160−4と絶縁層165−1〜165−3の上に重なる。
【0068】
複数の電極ピラー171a、171bはメモリーセルアクセス層112の上部に形成され、レベルを介して延在される。本図では、第1の電極ピラー171aは、例えばタングステン若しくは他の好適な電極材料で作られた中央導電コア170aを有し、ポリシリコンシース172aに囲まれている。反ヒューズ材料の層174a、若しくは他のプログラマブルメモリー材料は、ポリシリコンシース172aと複数のレベル160−1〜160−4の間に形成される。レベル160−1〜160−4は、本例では比較的に高濃度のn型のポリシリコンからなり、ポリシリコンシース172aは比較的に高濃度のp型のポリシリコンからなる。好ましくは、ポリシリコンシース172aの厚みは、pn接合によって形成される空乏層の深さよりも深いものとされる。空乏層の深さは、それを形成するのに使用されるn型及びp型のポリシリコンの相対的なドーピング濃度によって部分的には決定される。レベル160−1〜160−4とシース172aはアモルファスシリコンによっても同様に実施できる。また、その他の半導体材料も利用できる。
【0069】
第1の電極ピラー171aはパッド152aに接続される。導電コア170b、ポリシリコンシース172b、反ヒューズ材料層174bを有する第2の電極ピラー171bは、パッド152bに接続される。
【0070】
複数のレベル160−1〜160−4とピラー171a、171bの間のインターフェイス領域は、下記に詳述されるように、整流器と直流に接続されるプログラマブル素子を有するメモリ素子を有する。
【0071】
初期状態では、二酸化シリコン、酸窒化シリコン、若しくはその他の酸化シリコンであるピラー171aの反ヒューズ材料の層174aは高い抵抗を有する。例えば窒化シリコンの如き他の反ヒューズ材料を用いても良い。ワード線140、ビット線150と複数のレベル160−1〜160−4に所要の電圧を供給してプログラミングを行った後、反ヒューズ材料の層174aが壊れて、対応するレベルに近接した反ヒューズ材料内の活性領域が低抵抗状態になるものと仮定される。
【0072】
図3Aに示すように、レベル160−1〜160−4の複数の導電体層は支持回路や導電体180が複数のレベル160−1〜160−4に形成された周辺領域120に延長される。種々の装置は、集積回路100の復号論理回路やその他の回路を支持するために周辺部120で実施される。
【0073】
導電体180は、種々のレベル160−1〜160−4の形成領域に接続するために配線構造190内に形成される。以下に詳しく説明されるように、各レベル160−1〜160−4の導電体180は、導電体配線185を含む配線層へ上に重なるレベルの開口部を介して延長される。導電体配線185はレベル160−1〜160−4と周辺部120の復号回路の間の配線を提供する。
【0074】
図3Aの破線で代表されるように、異なるレベル160−1〜160−4に接続する導電体180は、図3Aに示す断面の内外に延長される長手方向に形成される。
【0075】
図3Bは、図1に示す配線構造190の如き図を示し、図3Aの配線構造190を介してFig.3B−Fig.3B線に沿った長手方向の断面図である。図3Bに示されるように、各レベルの導電体180は、形成領域に接続するため、上に重なるレベルの開口部を介して延長する。
【0076】
図示の例では、4つのレベル160−1〜160−4が示される。さらに一般的には、ここで説明される小さい配線構造はNを少なくとも2とした場合のレベル0〜Nで実施可能である。
【0077】
メモリセルと構造の他のタイプは代替的な実施形態で用いることができる。例えば、1つの代替例では、装置のレベルは、絶縁材料で分離された平面メモリセルアレイとして、薄膜トランジスタ若しくは関連技術を用いてレベル内に形成されるアクセスデバイスとアクセスラインと共に、実施され得る。さらに、ここに記載される配線構造は、小さい足跡内でデバイスの内の種々のレベルに延長される導電体180を有し、他のタイプの3次元積層集積回路装置によっても実施される。
【0078】
図3A、3Bにおいて、1つの配線構造190が示されている。複数の配線構造は、メモリアレイ領域110を囲むような装置内で種々の場所で、より多くの電力供給を提供するように、形成できる。図4はアレイの各側に周辺部120で領域190−1、190−2にシリーズを有する、2つのシリーズの配線構造を有する装置100の実施形態の上面レイアウトを示す。図5はアレイの4つ全部の側の周辺部120にシリーズ190−1、190−2、190−3、190−4を有する、配線構造の4つのシリーズを含む実施形態の上面レイアウトを示す。例示のアレイサイズが1000行と1000列のセルを有し、10のレベルを有し、ワード線幅とビット線幅を定める特徴サイズがFであり、レベル上の形成領域のサイズがFである例においては、1つの配線構造によって占有される領域の長さは約2Fのレベル数倍、すなわち20Fであり、ワード線当たりのピッチが約2F、すなわちアレイの幅が約2000Fとされることが分かる。このように、以下の例では、アレイ幅にそってシリーズ190−3のようなシリーズに約100個の配線構造を形成領域することができ、アレイ長さに沿ってシリーズ190−1のようなシリーズの同様な数のものを形成することができる。
【0079】
またさらに他の代替的な実施形態では、1若しくはそれ以上の配線構造が、周辺部120の配線構造に加えて若しくはその置き換えとしてメモリアレイ領域110内に形成され得る。さらに、配線構造は、メモリアレイ領域110の端部に平行とされるよりはむしろ斜めに、或いは他のいかなる方向にも延長可能とされる。
【0080】
図6はここで説明される配線構造を含むメモリ装置の一部の概略図である。第1の電極ピラー171aはビット線150aとワード線140aを使用して選択されるアクセストランジスタ131aに接続される。複数のメモリ素子544−1〜544−4はピラー171aに接続される。各メモリ素子は整流器549に直列に接続されたプログラマブル素子548を有する。反ヒューズ材料の層はpn接合部に位置するけれども、このシリーズ構造は図3A,3Bに示される構造を代表する。プログラマブル素子548はしばしば反ヒューズを示すように使用されるシンボルで代表される。しかしながら、他のタイプのプログラマブル抵抗材料や構造を用いることができることは理解されるべきである。
【0081】
また、導電体平面と電極ピラーのポリシリコンの間のpn接合によって実施される整流器549は、他の整流器によって置換されていても良い。例えば、ゲルマニウムシリサイドのような固体電解質ベース、あるいは他の好適な材料による整流器を整流器として使用しても良い。他の代表的な固体電解質材料については、米国特許第7,382,647号を参照されたい。
【0082】
メモリ素子544−1〜544−4のそれぞれは対応する導電体レベル160−1〜160−4に接続される。レベル160−1〜160−4は、導電体180と配線185を介して平面復号器546に接続される。平面復号器546はアドレスに応答して、メモリ素子の整流器が順バイアスとなって導通するように接地547の如き電圧を選択されたレベルに加え、メモリ素子の整流器が逆バイアスとなって非導通となるように電圧を浮遊の非選択レベルに加える。
【0083】
図7は、ここで説明される配線構造を有する3Dメモリアレイ360を有する集積回路装置300の簡略化されたブロック図である。ローデコーダー361はメモリアレイ360の行に沿って配設された複数のワード線140に接続される。カラムデコーダー363はメモリアレイ360の列に沿って配設された複数のビット線150に接続されて、アレイ360内のメモリセルからのデータの読み出しと書き込みを行う。平面復号器546は導電体180と配線ライン185を介してメモリセル360の複数のレベル160−1〜160−4に接続される。アドレスはバス365上からカラムデコーダー363、ローデコーダー361、及び平面復号器546に供給される。ブロック366内のセンスアンプとデータイン構造はデータバス367を介して本例ではカラムデコーダー363に接続される。データは集積回路300上の入出力ポートからデータイン線371を介してブロック366のデータイン構造に供給される。図示の実施形態では、一般目的のプロセッサ、特定目的の応用回路、或いはチップ上のシステム機能を提供するモジュールの組み合わせなどの他の回路374を集積回路300上に設けても良い。データはブロック366内のセンスアンプからデータアウト線372を介して集積回路300の入出力ポートに、若しくは集積回路300の内外の他のデータ送り先に供給される。
【0084】
本例で実施されるバイアス調整状態装置369を用いるコントローラーは、電圧供給部から発生もしくは提供されるバイアス調整供給電圧の印加を制御し、若しくは読み出し、書き込み電圧をブロック368内に供給する。コントローラーは当技術で既知の特定目的の論理回路を使用して実施するようにしても良い。代替的な実施形態では、コントローラーは一般目的のプロセッサを有し、該プロセッサは同じ集積回路で実施され、当該装置の動作を制御するためにコンピュータープログラムを作動させる。また、他の実施形態では、特定目的の論理回路と一般目的のプロセッサが組み合わせされ、コントローラーの動作に役立つものとされる。
【0085】
図8A〜8C乃至図15はここで説明されるようなとても小さな足跡を有する配線構造を製造する加工順の実施形態の工程を示す。
【0086】
図8Aと図8Cは、加工順の第1の工程の断面図を示し、図8Bは加工順の第1の工程の上面図を示す。この応用の目的について、第1の工程では提供されたメモリーセルアクセス層112の上に重なる複数のレベル160−1〜160−4を形成する。図示された実施形態において、図8A〜8Cに図示された構造はラングによる共有の米国特許出願第12/430,290に記載されるプロセスを用いて作製されるものであり、上記言及により含まれたものとされるものである。
【0087】
代替的な実施形態では、レベルは当該技術で既知の標準プロセスによって作製することができ、ここに記載される配線構造が実施されるデバイスによって、トランジスタやダイオード、ワード線、ビット線、ソース線、導電体プラグ、基板内のドープト領域などのアクセスデバイスを含めることができる。
【0088】
上述のように、メモリアレイ領域110のメモリセルと構造の他のタイプは、代替的な実施形態でも使用することができる。
【0089】
次に、開口部810を有する第1のマスク800は図8A〜8Cに示される構造の上に形成され、図9Aと図9Bにそれぞれ上面と断面で示される構造をもたらす。第1のマスク800は、第1のマスク800のための層を堆積させて形成でき、開口部810を形成するためにリソグラフィー技術を用いて層をパターニングする。第1のマスク800は例えば窒化シリコン、酸化シリコン、酸窒化シリコンなどの硬いマスク材から形成しても良い。
【0090】
第1のマスク800の開口部810は、レベル160−1〜160−4の上の形成領域の組み合わせの周囲を囲む。よって、開口部810の幅192はレベル160−1〜160−4の上の形成領域の幅と少なくとも同程度とされ、続いて形成される導電体180はレベルの開口部を介して通過できる。開口部810の長さ194はレベル160−1〜160−4の上の形成領域の長さの合計と少なくとも同程度とされ、続いて形成される導電体180はレベルの開口部を介して通過できる。
【0091】
次に、第2のエッチングマスク900は図9A〜9Bに図示される構造の上に、開口部810の中も含めて、形成され、図10Aと10Bにそれぞれの上面図と断面図に図示される構造をもたらす。図に示すように、第2のエッチングマスク900は開口部810の長さ194よりも短い長さ910を有し、開口部810の幅192と少なくとも同程度の幅を有する。
【0092】
図示された実施形態においては、第2のエッチングマスク900は、第1のマスク800の材料について選択的にエッチングできる材料で構成され、開口部810の内部の第2のマスク900の長さは、以下に説明される続くプロセス工程において選択的に短くされる。換言すれば、第2のマスク900の材料は、当該第2のマスク900の長さを減らすのに使用されるプロセスの第1のマスク800の材料のエッチングレートよりも大きなエッチングレートを有する。例えば、第1のマスク800が硬いマスク材料を有する実施形態においては、第2のマスクはフォトレジストからなるものとすることができる。
【0093】
次に、エッチングプロセスがエッチングマスクとしての第1、第2のマスク800、900を使用する図10A〜図10Bに示された構造上に行われ、図11A〜図11Bの上面及び断面に図示される構造をもたらす。エッチングプロセスは、例えば、タイミングモードエッチングを用いたシングルエッチング化学物を用いて実行することもできる。代替的に、エッチングプロセスは、絶縁層166、レベル160−4、絶縁材料165−3、及びレベル160−3を介してそれぞれエッチングする異なるエッチング化学物を使用して実行することも可能である。
【0094】
エッチングによりレベル160−4を介して開口部1000を形成してレベル160−3の一部を露出する。開口部1000はレベル160−1の上の形成領域161−1aの上に重なる。開口部1000は形成領域161−1aの長さと少なくとも同程度の長さ1002を有し、形成領域161−1aの幅と少なくとも同程度の幅1004を有する。
【0095】
エッチングにより、またレベル160−4を介して開口部1010を形成してレベル160−3の一部を露出する。開口部1010はレベル160−1の上の形成領域161−1bの上に重なる。開口部1010は形成領域161−1bの長さと少なくとも同程度の長さ1012を有し、形成領域161−1bの幅と少なくとも同程度の幅1014を有する。
【0096】
次に、マスク910の長さ910は、長さ1110を有する短い長さのマスク1100を形成するように短くされ、図12Aと図12Bの上面と断面にそれぞれ図示される構造をもたらす。図示の実施形態では、マスク900はフォトレジストからなり、例えば、塩素や臭化水素系の化学物を伴う反応性イオンエッチングを用いて除去することが可能である。
【0097】
次に、エッチングプロセスは第1のマスク800と短い長さのマスク1100をエッチングマスクとして用いて図12A、12Bに示される構造上に実行され、図13A、13Bに上面と断面で示される構造をもたらす。
【0098】
エッチングプロセスはレベル160−3を介して開口部1000、1010に及び、レベル160−2の下地部分を露出する。
【0099】
エッチングから、マスク1100の長さの短縮によってもうマスク1100には被覆されないレベル160−4の部分を介して開口部1200、1210をさらに形成して、レベル160−3の部分を露出する。開口部1200は開口部1000の近傍に形成され、レベル160−2の上の形成領域161−2aの上に重なる。開口部1200は、形成領域161−2aの長さと少なくとも同程度の長さ1202を有し、形成領域161−2aの幅と少なくとも同程度の幅1204を有する。
【0100】
開口部1210は開口部1010の近傍に形成され、レベル160−2の上の形成領域161−2bの上に重なる。開口部1210は、形成領域161−2bの長さと少なくとも同程度の長さ1212を有し、形成領域161−2bの幅と少なくとも同程度の幅1214を有する。
【0101】
次に、マスク1110の長さ1110は、長さ1305を有する短い長さのマスク1300を形成するように短くされる。エッチングプロセスは第1のマスク800と短い長さのマスク1300をエッチングマスクとして用いて実行され、図14A、14Bに上面と断面で示される構造をもたらす。
【0102】
エッチングプロセスはレベル160−2を介して開口部1000、1010に及び、レベル160−1の上の形成領域161−1a、161−1bを露出する。エッチングプロセスはレベル160−3を介して開口部1200、1210に及び、レベル160−2の上の形成領域161−2a、161−2bを露出する。
【0103】
エッチングから、マスク1300の長さの短縮によってもう被覆されないレベル160−4の部分を介して開口部1310、1320をさらに形成して、レベル160−3の形成領域161−3a、161−3bを露出する。
【0104】
開口部1310は開口部1200の近傍に形成される。開口部1310は、形成領域161−3aの長さと少なくとも同程度の長さ1312を有し、形成領域161−3aの幅と少なくとも同程度の幅1314を有する。
【0105】
開口部1320は開口部1210の近傍に形成される。開口部1320は、形成領域161−3bの長さと少なくとも同程度の長さ1322を有し、形成領域161−3bの幅と少なくとも同程度の幅1324を有する。
【0106】
次に、絶縁充填材料1400が図14A〜14Bに図示される構造上に堆積され、化学機械研磨(CMP)などの平坦化プロセスが実行され、マスク800、1300が除去され、図15の断面図に示す構造がもたらされる。
【0107】
次に、リソグラフィーパターンが形成され、コンダクター180の形成領域へのビア部を定める。絶縁充填材料1400を介して深く高アスペクト比のビア部を形成するように反応性イオンエッチングを用いることができ、導電体180のビア部を提供することができる。ビア部を開口した後、導電体180を形成するためにビア部はタングステン若しくは他の導電材料が充填される。金属化プロセスが適用されて配線185を形成して導電体185と平面復号回路の間の配線を提供する。最後に、バックエンドオブライン(BEOL)プロセスが適用されて集積回路が完成され、図3A〜3Bに示す構造がもたらされる。
【0108】
下地レベルの上の形成領域に導電体を通すために使用される種々のレベルの開口部は、シングルエッチングマスク800の開口部810を用いて、同様に、重要な整合工程を経ずに追加マスクでのエッチングプロセスを用いてレベルをパターニングすることで形成される。結果として、垂直に側壁が整合した種々のレベルについての開口部が自己整合的に形成される。
【0109】
上述の図示の例では、マスク800のオープニング810は平面図で矩形の断面を有する。結果として、種々のレベルの開口部は横方向に沿って実質的に同じ幅を有する。代替的に、マスク800の開口部は、種々のレベルの形成領域の形状に応じて、それぞれ円形、楕円形、正方形、長方形、もしくは他のいくらか歪んだ形状の断面を有していても良い。
【0110】
例えば、異なる幅を有する形成領域に合わせて、マスク800の開口部の幅は長手方向に沿って変更できる。図16は、長手方向に階段状に幅が異なるマスク800の開口部1510の平面を図示し、レベルの開口部の幅が応じて変化するものとなっている。
【0111】
ここから本発明は主に図17〜47を参照して説明する。
【0112】
下記の説明は典型的には特定の構造の実施形態と方法を参照したものとされる。本発明を特に開示された実施形態と方法に限定するつもりはないものと理解されるべきであるが、本発明は、他の特徴、要素、方法、及び実施形態を用いて実施されても良い。好ましい実施形態は本発明を説明するために記載されるものであり、請求の範囲で定められるところの、その範囲を限定するものはない。当業者は続く説明の種々の同等なバリエーションを認識するものである。種々の実施形態の同様な要素は同様な参照符号を以て共通に参照される。
【0113】
図17は本発明に従う配線接続領域14を作製するための方法10についての簡略化した流れ図である。図17の配線接続領域作製方法は、取得工程12でN個のマスクのセットを得ることを含む。図17に示す方法10の更なる工程は、図18〜27と共に下記に説明され、本発明を実行する方法の第1の例を説明する。
【0114】
N個のマスクの組は、図27に示すように、接続レベル18.1、18.2、18.3、18.4の積層部16で配線接続領域14の2N個までのレベルを作製するのに使用され、積層部16は3次元積層IC装置の配線領域17に形成される。配線領域17は典型的には図4、5に示されるような周辺配線領域であり、しかし他の場所に位置していても良い。図18〜44の3つの例では、図示の簡略化のために4つの接続レベルが基板19上に示され、3次元積層IC装置は共通にさらに多くの接続レベルを有する。以下に説明するように、各マスクはマスクとエッチング領域を有し、Nは少なくとも2に等しい整数である。Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与される。X=1の場合、関連したマスクのためのエッチング工程では1つの接続レベル18がエッチングされる。X=2の場合、関連したマスクのためのエッチング工程では2つの接続レベルがエッチングされる。
【0115】
次に、図17に示すように、部分除去工程20が実行され、図19に示す、接続レベル18の集積部16の上に重なる上部層24の部分22を除去する。この例においては、上部層24は第1、第2の酸化シリコン層26、28と典型的にはそれらの間の窒化シリコンからなる電荷捕獲層27を有する。本例においては、この除去は開口領域32を有する追加マスク30を用いて完了し、図19に示すように上部層24の部分22のエッチングを許容する。本例では、接続レベル18はそれぞれ、典型的にはワード線のような導電体を形成するパターン化されたポリシリコン層である上部導電体層34と、典型的には酸化シリコン若しくは窒化シリコン化合物である下部絶縁層36とを有する。参照層34は典型的にはポリシリコン層34と称される。しかしながら、層34は、例えば金属、金属シリサイド、及びポリシリコン、金属シリサイド、金属の1つより多いものからの多層組み合わせのような他の適切な材料から形成しても良い。上部層24の誘電体層28を介してのエッチングは、材料選択的なエッチングプロセスを用いて典型的には制御される。例えば、誘電体層28が酸化シリコンで層34がポリシリコンである場合、誘電体層28をエッチングする反応性イオンエッチングを用いて、エッチングは層34に到達したところで効果的に停止する。同様な技術は他の状況のエッチングの深さ制御にも使用することができる。エッチングの深さを制御する他の技術も使用することができる。追加のマスク30は接続レベル18の集積部16のエッチングのためのスペースを単純に開口するのに用いられることから、追加のマスク30はN個のマスクの組の一部ではないと考えられる。図28〜34に関して下記に説明される例において、いかなる追加層24も追加のマスクを必要とせずにブランケットエッチングを用いて配線接続領域から除去される。
【0116】
図20は図19の接続レベル18の集積部16の上の第1のマスク38.1の形成を図示するものである。本例では、第1のマスク38.1は、フォトレジストマスク要素40.1、40.2、40.3を有し、そのうちマスク要素40.2は第1のポリシリコン層34.1の中央部分42.1を覆うものとされ、マスク要素40.3は第1のポリシリコン層34.1の端部部分42.2を覆うものとされる。図21は、フォトレジストマスク要素40によって被覆されていない接続レベル18.1の部分がエッチングで接続レベル18.1まで削られるエッチング工程の結果を示す。すなわち、1つの接続レベル18がこの第1のエッチング工程でエッチングされる。
【0117】
図22は、図21の接続レベル18の集積部16の上の第2のフォトレジストマスク38.2の形成を図示するものである。マスク38.2は図22の破線で示唆されるように配線接続領域14.1、14.2として後の使用されるポリシリコン層34.1、34.2の露出すべき部分を被覆する。図23は2つの接続レベルがエッチングされる第2のエッチング工程の結果を示す。特に、ポリシリコン層34.2の露出した表面部分44はエッチングにより2つの層を除去して、ポリシリコン層34.4の部分46を露出させる。さらに、ポリシリコン層34.1の露出した部分はまたはエッチングにより2つの層を除去してポリシリコン層34.3の部分47を露出させる。図24は、配線接続領域14.1、14.2、14.3、14.4として活用されるポリシリコン層34.1、34.2、34.3、34.4の部分を残す第2のマスク38.2を除去した結果を示す。接続レベル18.1の薄いカラム部分48はしばしばダミー集積部若しくは部分高さダミー集積部と呼ばれ、製造上の耐性のため若しくは結果として設けることができる。
【0118】
図18〜24の例では、2つのマスク38.1、38.2は、4つの異なる接続レベル18−1〜18−4の4つの配線接続領域14−1〜14−4の形成領域へのアクセスをもたらすのに使用される。本発明によれば、配線領域17はN個のマスクを用いてN回エッチングされ、2N個の接続レベル18のそれぞれに配線接続領域14を作製する。配線接続領域14は、2N個の接続レベルのそれぞれで、図27を参照して以下に説明するように、形成領域56に整合され、アクセスをもたらす。各エッチング工程は、連続番号Xの各マスクの2X−1個の接続レベルを介するエッチングを有する。図17の配線領域エッチング工程を参照されたい。
【0119】
図25は、接続レベル18のエッチングされた集積部16の露出した表面の上に、層間絶縁体が酸化シリコンである場合に窒化シリコンのようなエッチング停止層50を適用するオプションの工程を行った結果を示す。以下、層間誘電体52が図26に図示されるように図25の構造上に図17のエッチング領域充填工程53によって堆積される。これは、配線接続領域14で電気的に導電性がある形成領域56に導通するように、層間誘電体52とエッチング停止層50を介して電気的導電体54を形成するように続く。導電体54はタングステンプラグプロセスを用いて形成しても良く、これは選択された層の上の形成領域への開口部をもたらす誘電体の充填を介してビア部を形成することを含み、CVDもしくはPVDプロセスを用いて、ビア部に接着層が形成されてビア部を充填するためのタングステンの堆積を行い、垂直方向の導電体54を形成領域する。これは図27に図示され、図17の電気的導電体形成工程60として示される。
【0120】
図17〜図27の第1の例の同様の要素に言及する同様の参照番号を以て、図28〜図34を参照しながら第2の例を説明する。図28の配線領域17の接続レベル18の積層部16は図18のものと同様の基礎構造を有する。この例では、上部層24の誘電体層26と電荷捕獲層27はブランケットエッチングプロセスにより除去され、追加のマスク30の必要性をなくしている。第1のマスク38.1は誘電体層28の上に形成され、マスク要素40.1、40.2の間の開口領域41.1とマスク要素40.2、40.3の間の開口領域41.2と共に形成される。これは図31に示される第1のエッチング工程が続き、開口部62、63が、マスク要素40.1、40.2の間の開口部41.1とマスク要素40.2、40.3の間の開口部41.2における誘電体層28とポリシリコン層34.1を介して形成される。このようなエッチング工程はポリシリコン層34.2まで続けることができるが、図33、34を用いた説明のように理由を証拠だてする必要はない。第2のマスク38.2はマスク要素40.4、40.5を含み、開口部63を被覆するマスク要素40.5を伴い、開口部62と開口部62、63の間の誘電体層28の部分64は被覆されない。
【0121】
図33は2つの接続レベルがエッチングされる第2のエッチング工程の結果を図示する。特に、開口部62は酸化層36.3までエッチングされ、誘電体層28の部分64は2つの接続レベル分酸化層36.2までエッチングされる。次いで、第2のマスク38.2は除去され、層間誘電体52が図34に示すエッチングされた構造の上に堆積される。これは、配線接続領域14−1〜14−4の形成領域56.1〜56.4と接続を行うためのポリシリコン層34−1〜34−4を被覆する層間誘電体52と酸化層28、36.1、36.2、36.3を介した導電体54.1〜54.4の形成に続く。
【0122】
図18〜24の例のように、図28〜34の例においては2つのマスク38.1、38.2は、4つの異なる接続レベル18.1〜18.4での4つの配線接続領域14.1〜14.4の形成領域56.1〜56.4にアクセスを提供するのに用いられる。本発明によれば、配線領域17はN個のマスクを用いてN回エッチングされ、各接続レベル18での配線接続領域14を作製する。配線接続領域14は、2N個の接続レベルのそれぞれの形成領域56に整合し、アクセスを提供する。再度、エッチング工程は連続番号Xの各マスクの2x−1個の接続レベルを介したエッチングプロセスを具備する。
【0123】
図35〜44は、同様の要素に言及する同様の参照番号を以て再度本発明を実施する方法の第3の例を説明する。第1のマスク38.1は上部層24と配線領域17の接続レベル18の積層部16の上に形成される。フォトレジストマスク要素40.1、40.2、40.3は図35に示すようにマスク要素40.1と40.2の間とマスク要素40.2と40.3の間に開口領域66.1と66.2を形成する。開口領域66.1、66.2の下には上部層24の部分が、上部層24の第1、第2の開口部68.1、68.2を作製する第1の接続レベル18のポリシリコン層34.1までエッチングされる。開口部68.1、68.2は第1のポリシリコン層34.1の表面部分70.1、70.2を露出する。
【0124】
図38は、第1、第2の開口部68.1、68.2の側壁の側壁材料72.1、72.2を堆積させた結果を示す。これは異なる方法で完成させることができ、例えばウエハー上にCVD若しくはスパッタリングにより窒化シリコンのような絶縁材料のブランケット層を堆積させ、側壁のスペーサーが残るところの垂直な側壁に近接した領域を除いてウエハーの水平面から材料を除去するまで異方性エッチングを行う。側壁材料72.1、72.2は表面部分70.1、70.2のそれぞれの第1の部分74.1、74.2を被覆し、表面部分70.1、70.2のそれぞれの第2の部分76.1、76.2を被覆しない。
【0125】
図38の構造は、次いで、側壁材料を攻撃せずに側壁材料72.1、72.2のサイズを減らしてポリシリコン層34.2を露出するために1つの接続レベルを介して第1、第2の開口部68.1、68.2を延長させる例えば異方性の反応性イオンエッチングによりエッチングされる。図39を参照されたい。次いで、図40のように、側壁材料72.1、72.2は除去され、表面部分70.1、70.2の第1の部分74.1、74.2を露出させる。図41は第2の開口部68.2を充填する図40の構造の上の第2のマスク38.2を示す。第1の開口部68.1は、第1の部分74.1の下の第3のポリシリコン層34.3の部分78と第2の部分76.1の下の第4のポリシリコン層34.4の部分80を露出させるために、2つの接続レベルをエッチングしたものとされる。
【0126】
第2のマスク38.2は次いで除去され、図42の構造は図43に示されるように層間誘電体52によって被覆される。図44は、配線接続領域14−1〜14.4における形成領域56−1〜56−4に接続する導電体54−1〜54−4を形成した結果を示す。
【0127】
図35〜44に示した方法は、特に比較的に厚い上部層24が接続レベル18の積層部16の上に用いられるときに好適である。図18〜27の例で用いたSiN層50を第2、第3の例に使用することもできる。
【0128】
図45は16個の接続レベル18の製法例を図示するものである。本発明によれば、16個の接続レベル18のそれぞれのために配線接続領域14は、単に4個のマスク38を用いてアクセスできる。本例では、第1のマスク38.1は、1、3、5、...とラベル付けられた8つのフォトレジストマスク要素40を有し、2、4、6、...とラベル付けられた開口部エッチング領域41に続く。本例では、各マスク要素40と領域41の各端部は1つの単位分の長手方向の寸法を有する。1つの層は第1のマスク38.1のためにエッチングされる。第2のマスク38.2は1/2、5/6、...とラベル付けられた4つのフォトレジストマスク要素を有し、3/4、7/8、...とラベル付けられた開口部エッチング領域に続き、それぞれは2つの単位分の長手方向の寸法を有する。2つの層は第2のマスク38.2を用いてエッチングされる。第3のマスク38.3は1−4、9−12とラベル付けられた2つのフォトレジストマスク要素を有し、5−8、13−16とラベル付けられた開口部エッチング領域に続き、それぞれは4つの単位分の長手方向の寸法を有する。4つの層は第3のマスク38.3を用いてエッチングされる。第4のマスク38.4は1−8とラベル付けられた1つのフォトレジストマスク要素を有し、9−16とラベル付けられた開口部エッチング領域に続き、それぞれは8つの単位分の長手方向の寸法を有する。8つの層は第4のマスク38.4を用いてエッチングされる。
【0129】
上述のように、xが1とされて第1のマスク38.1が使用されるとき、単一の層18がエッチングされる(2x−1=20=1)。第2のマスク38.2が使用されるとき、2つの層18がエッチングされる(2x−1=21=2)。第3のマスク38.3が使用されるとき、4つの層18がエッチングされる(2x−1=22=4)。第4のマスク38.4が使用されるとき、8つの層18がエッチングされる(2x−1=23=8)。このように、1から16の間のいくつもの接続レベル18は、1つのレベルのエッチング、2つのレベルのエッチング、4つのレベルのエッチング、及び8つのレベルのエッチングのいくつかの組み合わせを用いてアクセスできる。これについての他の思考法は、4つのマスクが十進法の1〜16に対応した4ケタの2値番号、すなわち、0000、0001、0010、...、1111を代表するものである。例えば、接続レベル18の配線接続領域14にアクセスするためには、12の接続レベルをエッチングする必要があり、それは、第3のマスク38.3(4つの接続レベルをエッチングする)と第4のマスク38.4(8つの接続レベルをエッチングする)のための開口領域41を用いて完成することができる。接続レベル18の積層部16と共に図45のマスク38.1〜38.4の使用の結果を図46に示す。従来法では、典型的には16個の異なるマスクが必要とされ、結果としてより高額な製法の出費や、耐性を得るために欠陥の可能性が増大していた。
【0130】
図45、46の例は、形成領域56と整合する配線接続領域14の継続的で開口工程領域をもたらす。図47は4つのマスク38が、各配線接続領域14と接続領域14、16に近接した全高境界の集積部84の間の全高のダミー集積部82を有する16個の接続レベル18の集積部16を作製するように構成されている例を示す。これはどこでもダミー集積部82を作製しようとすると各マスク38にダミーマスク領域86を提供することで得られるものである。本例では、各配線接続領域14の間にダミー集積部82が配設される。しかしながら、いくつかの例では、1つ若しくはそれ以上のダミー集積部82を除くようにすることもできる。また、ダミー集積部82の長手方向の寸法も同じである必要はない。
【0131】
マスク38は各マスクでエッチングされる接続レベル18の番号の順に使用される必要はない。すなわち、マスク38.2はマスク38.1の前に使用することもできる。しかしながら、マスクはエッチングされる接続レベルの番号の昇順に使用されることが好ましく、これは、より大きなプロセス窓のため、1つの接続レベルをエッチングするのに使用されるマスクが最初で、2つの接続レベルをエッチングするのに使用されるマスクが2番目で、となっているからである。
【0132】
図47の例では、ダミーマスク領域86は、結果としてのダミー集積部82が全高のダミー集積部となるように各マスク38の対応する位置に配設される。図24の薄いカラム部48のような部分高さのダミー集積部は、1つ若しくはそれ以上、しかし全てではないマスク38の対応する位置にダミーマスク領域38を形成することで作製することができる。
【0133】
図17〜44に関してN=2として且つ図45〜47に関してN=4として言及して説明しているが、マスクの数は3以外でもよく、Nは4よりも大きくても良い。N個のマスクの組は、配線接続領域の2N個のレベルを作製するのに使用することができ、また配線接続領域の2N個のレベルまでの及びそれを含んで作製することにも使用することができる。例えば、Nが4に等しいとき、4つのマスクを配線接続領域の16のレベルよりも少ないレベル、例えば13、14、15のレベルを配線接続領域のレベルを作製するのに使用することができる。
【0134】
本発明は上述の好適な実施形態と例への言及によって説明されているが、これらの例は限定する意味あいよりもむしろ説明することを意図したものであることを理解すべきである。変形例や組み合わせ例は当業者には容易に発生するものであって、これら変形例や組み合わせ例は本発明の要旨の内であって、続く請求の範囲内のものである。
【0135】
いかなる及び全ての特許、特許出願、及び上記言及された印刷された刊行物の開示内容はここに当該言及により包摂されるものとする。
【特許請求の範囲】
【請求項1】
配線領域に接続レベルの積層部を有する3次元積層集積回路装置に、前記接続レベルで形成領域と整合され且つ露出する配線接続領域を形成するのに用いられる方法であって、当該方法は、
前記接続レベルの積層部で配線接続領域の2のN乗(2N)個レベルまでを作成し含むN個のエッチングマスクのセットを使用し、ここで各マスクはマスクとエッチング領域を有し、Nは少なくとも2である整数であり、Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与され、
前記配線領域の接続レベルの積層部の上に重なる上部層の少なくとも一部を除去し、
表面層からそれぞれ接続レベルまで延長される接続開口部を選択的に形成するために前記マスクを使用してN回の配線領域のエッチングを行い、ここで前記接続開口部は2のN乗(2N)個の接続レベルのそれぞれでの形成領域に整合されアクセスを提供するものとされ、
前記エッチングの工程は連続番号Xの各マスクの2X−1乗(2X−1)個の接続レベルまでをエッチングし、
導電体が前記接続開口部を介して前記接続レベルの形成領域に接続するように形成され得ることを特徴とする方法。
【請求項2】
前記請求項1記載の方法であって、
さらにビアパターン表面を定めるため充填材料を前記開口部に与え、
前記充填材料を介してビア部を開口して各接続レベルの形成領域を露出させ、
前記ビア部内に導電材料を積層させることを特徴とする方法。
【請求項3】
請求項1記載の方法であって、前記アクセス工程は少なくとも前記マスクの1つにダミーマスク領域を有するマスクを以て実施されることを特徴とする方法。
【請求項4】
請求項1記載の方法であって、前記アクセス工程は少なくとも前記マスクのいくつかの対応する位置にダミーマスク領域を有するマスクを以て実施されることを特徴とする方法。
【請求項5】
請求項1記載の方法であって、前記アクセス工程は前記マスクのそれぞれの対応する位置に少なくとも1つのダミーマスク領域を有するマスクを以て実施されることを特徴とする方法。
【請求項6】
請求項1記載の方法であって、前記アクセス工程は少なくとも4に等しいNで実施されることを特徴とする方法。
【請求項7】
請求項1記載の方法であって、前記実施工程は連続番号Xの順に実施されることを特徴とする方法。
【請求項8】
請求項1記載の方法であって、前記除去工程は配線領域を露出させる追加マスクを用いて実施されることを特徴とする方法。
【請求項9】
請求項1記載の方法であって、前記除去工程は配線領域でのブランケットエッチング工程を用いて実施されることを特徴とする方法。
【請求項10】
請求項1記載の方法であって、前記除去工程では第1の接続レベルの上部表面部を露出させる上部層に側壁が部分的に境とされる開口部が形成され、
前記配線領域のエッチング工程では、
前記上部表面部の第2の部分は側壁材料なしのままで、前記開口部の側壁上および前記上部表面部の第1の部分の上には側壁材料が積層され、
前記上部表面部の前記第2の部分を介して前記開口部を拡げて下部の接続レベルの上面へのアクセスを提供し、
側壁材料の少なくともいくつかが除去されて上部表面部の第1の部分のいくつかが露出され、前記第1と前記下部の接続レベルの形成領域に整合され且つアクセスを提供する配線接続領域を形成し、
前記側壁材料がN個のエッチングマスクの1つとして活用されることを特徴とする方法。
【請求項11】
請求項10記載の方法であって、前記側壁材料の除去工程は前記形成領域を露出させるように実施されることを特徴とする方法。
【請求項12】
請求項10記載の方法であって、前記側壁材料の除去工程は前記側壁材料の実質的に全てを除去することで実施されることを特徴とする方法。
【請求項13】
請求項10記載の方法であって、前記開口部形成工程は上部層である層に対して実施され、選択された接続レベルは第1の接続レベルであることを特徴とする方法。
【請求項14】
請求項1記載の方法であって、前記除去工程では各開口部での第1の接続レベルの上部表面部を露出させる上部層に第1及び第2の開口部が形成され、
前記配線領域のエッチング工程では、
前記各上部表面部の第2の部分は側壁材料なしのままで、前記開口部の側壁上および前記上部表面部の上には側壁材料が積層され、
前記上部表面部の前記第2の部分を介してそれぞれ前記第1及び第2の開口部を拡げて各開口部で第2の接続レベルの上面を露出させ、
側壁材料の少なくともいくつかが除去されて上部表面部の第1の部分のいくつかが露出され、配線接続領域を前記第2の開口部に形成し、前記第2の開口部の該配線接続領域は前記第1と前記第2の接続レベルの形成領域に整合され且つアクセスを提供するものとされ、
さらに前記第1及び前記第2の接続レベルを介して上部表面部の露出された前記第1の部分から第1の開口部を拡げて第3の接続レベルの上面を露出させ、且つ前記第2及び前記第3の接続レベルを介して第2の接続レベルの露出された上面から第1の開口部を拡げて第4の接続レベルの上面を露出させ、前記第1の開口部の該配線接続領域は前記第3及び第4の接続レベルにおける形成領域に整合され且つアクセスを提供するものとされ、
前記側壁材料がN個のエッチングマスクの1つとして活用されることを特徴とする方法。
【請求項15】
配線領域を有するタイプの3次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に電気的な接続を配設する方法であって、前記配線領域は上部層と該上部層の下に少なくとも第1、第2、第3、及び第4の接続レベルの積層部を有し、前記方法は、
上部層に少なくとも第1及び第2の開口部が形成され、各開口部は前記第1の接続レベルの表面部を露出させ、前記第1及び第2の開口部は部分的には上部層側壁で境界が形成され、
前記表面部の第2の部分は側壁材料なしのままで、前記第1及び第2の開口部の側壁上および前記表面部のそれぞれの第1の部分上には側壁材料が積層され、
前記表面部の前記第2の部分を介してそれぞれ前記第1及び第2の開口部を拡げて前記第1及び第2の開口部のそれぞれで前記第2の接続レベルの表面を露出させ、
前記各開口部の側壁材料の少なくともいくつかが除去されて前記各開口部の表面部の第1の部分のいくつかが露出され、配線接続領域を前記第2の開口部に形成し、前記第2の開口部の該配線接続領域は前記第1と前記第2の接続レベルの形成領域に整合され、
さらに前記第1及び前記第2の接続レベルを介して表面部の露出された前記第1の部分から第1の開口部を拡げて前記第3の接続レベルの表面を露出させ、且つ前記第2及び前記第3の接続レベルを介して前記第2の接続レベルの露出された表面から前記第1の開口部を拡げて前記第4の接続レベルの表面を露出させ、前記第1の開口部の該配線接続領域は前記第3及び第4の接続レベルにおける形成領域に整合され、
前記第1、第2、第3、及び第4の接続レベルの形成領域に導電体を形成することを特徴とする方法。
【請求項16】
請求項15記載の方法であって、前記導電体の形成工程ではさらに
ビアパターン表面を定めるため充填材料を前記開口部に与え、
前記充填材料を介してビア部を開口して各接続レベルの形成領域を露出させ、
前記ビア部内に導電材料を積層させることを特徴とする方法。
【請求項17】
請求項15記載の方法であって、前記第1及び第2の開口部の形成工程は、前記第1の接続レベルの上面部を露出するように実施され、さらに拡張工程では前記第3及び第4の接続レベルの形成領域を露出するように実施されることを特徴とする方法。
【請求項18】
3次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に整合する配線接続領域を形成するのに用いられるマスクの組であって、前記接続レベルの積層部は上部層に被覆され、該マスクの組は、
N個のエッチングマスクの組を有し、前記各マスクはマスクとエッチング領域を有し、該エッチング領域は3次元積層集積回路装置の配線領域の2のN−1乗(2N−1)個の接続レベルまでの且つ含んだ形成領域と整合する配線接続領域を形成するのに用いられ、Nは少なくとも3である整数であり、Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与されてなることを特徴とするマスクの組。
【請求項19】
請求項18記載のマスクの組であって、前記前記側壁材料がN個のエッチングマスクの1つとして活用されることを特徴とするマスクの組。
【請求項20】
請求項18記載のマスクの組であって、前記エッチングマスクは少なくとも1つの前記エッチングマスク上のダミーマスク領域を有することを特徴とするマスクの組。
【請求項21】
請求項18記載のマスクの組であって、前記エッチングマスクは、いくつかの前記エッチングマスクの対応する位置にダミーマスク領域を有することを特徴とするマスクの組。
【請求項22】
請求項18記載のマスクの組であって、前記エッチングマスクは前記エッチングマスクのそれぞれの対応する位置に少なくとも1つのダミーマスク領域を有することを特徴とするマスクの組。
【請求項23】
請求項18記載のマスクの組であって、選択されたエッチングマスクのエッチング領域の長手方向の寸法はほぼ等しいことを特徴とするマスクの組。
【請求項24】
請求項18記載のマスクの組であって、前記マスクとエッチング領域は長手方向の寸法を有し、前記マスクと選択されたマスクのエッチング領域は長手方向の寸法が互いにほぼ等しいことを特徴とするマスクの組。
【請求項25】
請求項18記載のマスクの組であって、前記マスクとエッチング領域は長手方向の寸法を有し、前記マスクと全部のマスクのエッチング領域は長手方向の寸法が互いにほぼ等しいことを特徴とするマスクの組。
【請求項26】
請求項18記載のマスクの組であって、Nは4に等しい若しくはそれ以上であることを特徴とするマスクの組。
【請求項27】
3次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に整合する配線接続領域を形成するのに用いられるマスクの組であって、該マスクの組は、
N個のエッチングマスクの組を有し、前記各マスクはマスクとエッチング領域を有し、該エッチング領域は3次元積層集積回路装置の配線領域の2のN乗(2N)個の接続レベルまでの且つ含んだ形成領域と整合する配線接続領域を形成するのに用いられ、Nは少なくとも2である整数であり、Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与されてなることを特徴とするマスクの組。
【請求項1】
配線領域に接続レベルの積層部を有する3次元積層集積回路装置に、前記接続レベルで形成領域と整合され且つ露出する配線接続領域を形成するのに用いられる方法であって、当該方法は、
前記接続レベルの積層部で配線接続領域の2のN乗(2N)個レベルまでを作成し含むN個のエッチングマスクのセットを使用し、ここで各マスクはマスクとエッチング領域を有し、Nは少なくとも2である整数であり、Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与され、
前記配線領域の接続レベルの積層部の上に重なる上部層の少なくとも一部を除去し、
表面層からそれぞれ接続レベルまで延長される接続開口部を選択的に形成するために前記マスクを使用してN回の配線領域のエッチングを行い、ここで前記接続開口部は2のN乗(2N)個の接続レベルのそれぞれでの形成領域に整合されアクセスを提供するものとされ、
前記エッチングの工程は連続番号Xの各マスクの2X−1乗(2X−1)個の接続レベルまでをエッチングし、
導電体が前記接続開口部を介して前記接続レベルの形成領域に接続するように形成され得ることを特徴とする方法。
【請求項2】
前記請求項1記載の方法であって、
さらにビアパターン表面を定めるため充填材料を前記開口部に与え、
前記充填材料を介してビア部を開口して各接続レベルの形成領域を露出させ、
前記ビア部内に導電材料を積層させることを特徴とする方法。
【請求項3】
請求項1記載の方法であって、前記アクセス工程は少なくとも前記マスクの1つにダミーマスク領域を有するマスクを以て実施されることを特徴とする方法。
【請求項4】
請求項1記載の方法であって、前記アクセス工程は少なくとも前記マスクのいくつかの対応する位置にダミーマスク領域を有するマスクを以て実施されることを特徴とする方法。
【請求項5】
請求項1記載の方法であって、前記アクセス工程は前記マスクのそれぞれの対応する位置に少なくとも1つのダミーマスク領域を有するマスクを以て実施されることを特徴とする方法。
【請求項6】
請求項1記載の方法であって、前記アクセス工程は少なくとも4に等しいNで実施されることを特徴とする方法。
【請求項7】
請求項1記載の方法であって、前記実施工程は連続番号Xの順に実施されることを特徴とする方法。
【請求項8】
請求項1記載の方法であって、前記除去工程は配線領域を露出させる追加マスクを用いて実施されることを特徴とする方法。
【請求項9】
請求項1記載の方法であって、前記除去工程は配線領域でのブランケットエッチング工程を用いて実施されることを特徴とする方法。
【請求項10】
請求項1記載の方法であって、前記除去工程では第1の接続レベルの上部表面部を露出させる上部層に側壁が部分的に境とされる開口部が形成され、
前記配線領域のエッチング工程では、
前記上部表面部の第2の部分は側壁材料なしのままで、前記開口部の側壁上および前記上部表面部の第1の部分の上には側壁材料が積層され、
前記上部表面部の前記第2の部分を介して前記開口部を拡げて下部の接続レベルの上面へのアクセスを提供し、
側壁材料の少なくともいくつかが除去されて上部表面部の第1の部分のいくつかが露出され、前記第1と前記下部の接続レベルの形成領域に整合され且つアクセスを提供する配線接続領域を形成し、
前記側壁材料がN個のエッチングマスクの1つとして活用されることを特徴とする方法。
【請求項11】
請求項10記載の方法であって、前記側壁材料の除去工程は前記形成領域を露出させるように実施されることを特徴とする方法。
【請求項12】
請求項10記載の方法であって、前記側壁材料の除去工程は前記側壁材料の実質的に全てを除去することで実施されることを特徴とする方法。
【請求項13】
請求項10記載の方法であって、前記開口部形成工程は上部層である層に対して実施され、選択された接続レベルは第1の接続レベルであることを特徴とする方法。
【請求項14】
請求項1記載の方法であって、前記除去工程では各開口部での第1の接続レベルの上部表面部を露出させる上部層に第1及び第2の開口部が形成され、
前記配線領域のエッチング工程では、
前記各上部表面部の第2の部分は側壁材料なしのままで、前記開口部の側壁上および前記上部表面部の上には側壁材料が積層され、
前記上部表面部の前記第2の部分を介してそれぞれ前記第1及び第2の開口部を拡げて各開口部で第2の接続レベルの上面を露出させ、
側壁材料の少なくともいくつかが除去されて上部表面部の第1の部分のいくつかが露出され、配線接続領域を前記第2の開口部に形成し、前記第2の開口部の該配線接続領域は前記第1と前記第2の接続レベルの形成領域に整合され且つアクセスを提供するものとされ、
さらに前記第1及び前記第2の接続レベルを介して上部表面部の露出された前記第1の部分から第1の開口部を拡げて第3の接続レベルの上面を露出させ、且つ前記第2及び前記第3の接続レベルを介して第2の接続レベルの露出された上面から第1の開口部を拡げて第4の接続レベルの上面を露出させ、前記第1の開口部の該配線接続領域は前記第3及び第4の接続レベルにおける形成領域に整合され且つアクセスを提供するものとされ、
前記側壁材料がN個のエッチングマスクの1つとして活用されることを特徴とする方法。
【請求項15】
配線領域を有するタイプの3次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に電気的な接続を配設する方法であって、前記配線領域は上部層と該上部層の下に少なくとも第1、第2、第3、及び第4の接続レベルの積層部を有し、前記方法は、
上部層に少なくとも第1及び第2の開口部が形成され、各開口部は前記第1の接続レベルの表面部を露出させ、前記第1及び第2の開口部は部分的には上部層側壁で境界が形成され、
前記表面部の第2の部分は側壁材料なしのままで、前記第1及び第2の開口部の側壁上および前記表面部のそれぞれの第1の部分上には側壁材料が積層され、
前記表面部の前記第2の部分を介してそれぞれ前記第1及び第2の開口部を拡げて前記第1及び第2の開口部のそれぞれで前記第2の接続レベルの表面を露出させ、
前記各開口部の側壁材料の少なくともいくつかが除去されて前記各開口部の表面部の第1の部分のいくつかが露出され、配線接続領域を前記第2の開口部に形成し、前記第2の開口部の該配線接続領域は前記第1と前記第2の接続レベルの形成領域に整合され、
さらに前記第1及び前記第2の接続レベルを介して表面部の露出された前記第1の部分から第1の開口部を拡げて前記第3の接続レベルの表面を露出させ、且つ前記第2及び前記第3の接続レベルを介して前記第2の接続レベルの露出された表面から前記第1の開口部を拡げて前記第4の接続レベルの表面を露出させ、前記第1の開口部の該配線接続領域は前記第3及び第4の接続レベルにおける形成領域に整合され、
前記第1、第2、第3、及び第4の接続レベルの形成領域に導電体を形成することを特徴とする方法。
【請求項16】
請求項15記載の方法であって、前記導電体の形成工程ではさらに
ビアパターン表面を定めるため充填材料を前記開口部に与え、
前記充填材料を介してビア部を開口して各接続レベルの形成領域を露出させ、
前記ビア部内に導電材料を積層させることを特徴とする方法。
【請求項17】
請求項15記載の方法であって、前記第1及び第2の開口部の形成工程は、前記第1の接続レベルの上面部を露出するように実施され、さらに拡張工程では前記第3及び第4の接続レベルの形成領域を露出するように実施されることを特徴とする方法。
【請求項18】
3次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に整合する配線接続領域を形成するのに用いられるマスクの組であって、前記接続レベルの積層部は上部層に被覆され、該マスクの組は、
N個のエッチングマスクの組を有し、前記各マスクはマスクとエッチング領域を有し、該エッチング領域は3次元積層集積回路装置の配線領域の2のN−1乗(2N−1)個の接続レベルまでの且つ含んだ形成領域と整合する配線接続領域を形成するのに用いられ、Nは少なくとも3である整数であり、Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与されてなることを特徴とするマスクの組。
【請求項19】
請求項18記載のマスクの組であって、前記前記側壁材料がN個のエッチングマスクの1つとして活用されることを特徴とするマスクの組。
【請求項20】
請求項18記載のマスクの組であって、前記エッチングマスクは少なくとも1つの前記エッチングマスク上のダミーマスク領域を有することを特徴とするマスクの組。
【請求項21】
請求項18記載のマスクの組であって、前記エッチングマスクは、いくつかの前記エッチングマスクの対応する位置にダミーマスク領域を有することを特徴とするマスクの組。
【請求項22】
請求項18記載のマスクの組であって、前記エッチングマスクは前記エッチングマスクのそれぞれの対応する位置に少なくとも1つのダミーマスク領域を有することを特徴とするマスクの組。
【請求項23】
請求項18記載のマスクの組であって、選択されたエッチングマスクのエッチング領域の長手方向の寸法はほぼ等しいことを特徴とするマスクの組。
【請求項24】
請求項18記載のマスクの組であって、前記マスクとエッチング領域は長手方向の寸法を有し、前記マスクと選択されたマスクのエッチング領域は長手方向の寸法が互いにほぼ等しいことを特徴とするマスクの組。
【請求項25】
請求項18記載のマスクの組であって、前記マスクとエッチング領域は長手方向の寸法を有し、前記マスクと全部のマスクのエッチング領域は長手方向の寸法が互いにほぼ等しいことを特徴とするマスクの組。
【請求項26】
請求項18記載のマスクの組であって、Nは4に等しい若しくはそれ以上であることを特徴とするマスクの組。
【請求項27】
3次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に整合する配線接続領域を形成するのに用いられるマスクの組であって、該マスクの組は、
N個のエッチングマスクの組を有し、前記各マスクはマスクとエッチング領域を有し、該エッチング領域は3次元積層集積回路装置の配線領域の2のN乗(2N)個の接続レベルまでの且つ含んだ形成領域と整合する配線接続領域を形成するのに用いられ、Nは少なくとも2である整数であり、Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与されてなることを特徴とするマスクの組。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図9A】
【図9B】
【図10A】
【図10B】
【図11A】
【図11B】
【図12A】
【図12B】
【図13A】
【図13B】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図9A】
【図9B】
【図10A】
【図10B】
【図11A】
【図11B】
【図12A】
【図12B】
【図13A】
【図13B】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【公開番号】特開2012−186302(P2012−186302A)
【公開日】平成24年9月27日(2012.9.27)
【国際特許分類】
【外国語出願】
【出願番号】特願2011−48094(P2011−48094)
【出願日】平成23年3月4日(2011.3.4)
【出願人】(500454518)マクロニクス インターナショナル カンパニー リミテッド (13)
【Fターム(参考)】
【公開日】平成24年9月27日(2012.9.27)
【国際特許分類】
【出願番号】特願2011−48094(P2011−48094)
【出願日】平成23年3月4日(2011.3.4)
【出願人】(500454518)マクロニクス インターナショナル カンパニー リミテッド (13)
【Fターム(参考)】
[ Back to top ]