酸化物半導体膜の形成方法および半導体装置の作製方法
【課題】良好な半導体特性を有する酸化物半導体膜の形成方法を提供する。さらに、該酸化物半導体膜を適用し、良好な電気特性を有する半導体装置の作製方法を提供する。
【解決手段】酸化物半導体膜を形成し、酸化物半導体膜上に接して設けられた水素透過膜を形成し、水素透過膜上に接して設けられた水素捕縛膜を形成し、加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させる酸化物半導体膜の形成方法である。また、該形成方法を用いて作製する半導体装置の作製方法である。
【解決手段】酸化物半導体膜を形成し、酸化物半導体膜上に接して設けられた水素透過膜を形成し、水素透過膜上に接して設けられた水素捕縛膜を形成し、加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させる酸化物半導体膜の形成方法である。また、該形成方法を用いて作製する半導体装置の作製方法である。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体膜の形成方法、および該形成方法を用いた半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置は、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、フラットパネルディスプレイに代表される液晶表示装置や発光表示装置において、その多くに用いられているトランジスタは、ガラス基板上にて、アモルファスシリコンや多結晶シリコンなどのシリコン半導体によって構成されている。
【０００４】
そのシリコン半導体に代わって、半導体特性を有する金属酸化物である酸化物半導体をトランジスタに用いる技術が注目されている。
【０００５】
例えば、酸化物半導体として、一元系金属酸化物である酸化亜鉛や、ホモロガス化合物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物があり、それらを用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１乃至特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６５５２８号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２００７−１２３８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
酸化物半導体膜を形成する際、該酸化物半導体膜には構成元素でない水素が混入して形成されることがある。酸化物半導体膜中の水素の一部は、ドナーとして機能し、キャリアである電子を生成するため該酸化物半導体膜の導電性を増大させてしまう。このように、水素を含み、導電性が増大すると該酸化物半導体膜の半導体特性に問題が生じる。
【０００８】
例えば、水素を含み、導電性が増大した酸化物半導体膜をチャネル形成領域に適用したトランジスタは、しきい値電圧がマイナス方向に変動し、ゲート電極に電圧が印加されていない状態（Ｖｇｓ＝０Ｖ）においてドレイン電流が流れてしまう問題が生じる。なお、本明細書において、ドレイン電流とはソース電極とドレイン電極の間を流れる電流のことをいう。また、本明細書では、ゲート電極に電圧が印加されていない状態（Ｖｇｓ＝０Ｖ）においてドレイン電流が流れてしまうことをノーマリーオンとよぶ。
【０００９】
そこで、上記問題を鑑み、本発明の一態様は、良好な半導体特性を有する酸化物半導体膜の形成方法を提供することを課題の一とする。さらに、該酸化物半導体膜を適用し、良好な電気特性を有する半導体装置の作製方法を提供することを課題の一とする。
【課題を解決するための手段】
【００１０】
本発明の技術的思想は、加熱処理によって、酸化物半導体膜に含まれる水素を脱離させ、水素透過膜を介して該水素を水素捕縛膜に移動させることである。なお、該水素は水素捕縛膜に捕縛される。
【００１１】
本発明の一態様は、酸化物半導体膜を形成し、酸化物半導体膜上に接して水素を拡散する膜（水素透過膜）を形成し、該水素透過膜上に接して水素を捕縛する膜（水素捕縛膜）を形成し、加熱処理を行うことで、該酸化物半導体膜から水素を脱離させる酸化物半導体膜の形成方法である。
【００１２】
また、本発明の別の一態様は、酸化物半導体膜を形成し、酸化物半導体膜上に接して酸化物を有する水素透過膜を形成し、該水素透過膜上に接して水素捕縛膜を形成し、加熱処理を行うことで、該酸化物半導体膜から水素を脱離させつつ、水素透過膜から酸化物半導体膜に酸素を供給する酸化物半導体膜の形成方法である。
【００１３】
上記において、加熱処理を行った後は、水素透過膜および水素捕縛膜を除去することが可能である。なお、加熱処理を行った後であれば、水素透過膜および水素捕縛膜を除去した後も酸化物半導体膜における水素含有量は低減されている。
【００１４】
また、水素捕縛膜を構成する金属元素の主成分は、酸化物半導体膜を構成する金属元素の主成分と一致しているが、水素透過膜は、該金属元素を主成分として含まないものとする。
【００１５】
上記において、水素透過膜は酸化シリコン膜または酸化窒化シリコン膜とし、水素捕縛膜はインジウム（Ｉｎ）を含む酸窒化物膜とすることができる。なお、本明細書において、酸化窒化シリコン膜とは、その組成において、窒素よりも酸素の含有量が多いものをいう。また、本明細書において、Ｉｎを含む酸窒化物膜とは、その組成において、Ｉｎを含んで、かつ窒素よりも酸素の含有量が多いものをいい、特に酸化物材料を窒化させて形成するものをいう。
【００１６】
つまり、本発明の別の一態様は、酸化物半導体膜を形成し、酸化物半導体膜上に接して酸化シリコン膜または酸化窒化シリコン膜を形成し、酸化シリコン膜または酸化窒化シリコン膜上に接してＩｎを含む酸窒化物膜を形成し、加熱処理を行うことで、酸化物半導体膜から水素を脱離させる酸化物半導体膜の形成方法である。
【００１７】
さらに、上記酸化物半導体膜は、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いて形成し、上記Ｉｎを含む酸窒化物膜は、該Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料を窒化させて形成することができる。なお、本明細書では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いて形成した酸化物半導体膜をＩＧＺＯ膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜）とよび、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料を窒化させて形成した酸窒化物膜をＩＧＺＯＮ膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜）とよぶことにする。
【００１８】
また、加熱処理によって酸化物半導体膜から脱離した水素を効率よく拡散させる（透過させる）ために、水素透過膜は薄く形成することが好ましい。具体的には、水素透過膜を酸化シリコン膜または酸化窒化シリコン膜とする場合、その厚さは０．５ｎｍ以上１５ｎｍ以下、好ましくは２ｎｍ以上５ｎｍ以下とする。
【００１９】
また、上記した、水素を脱離させた酸化物半導体膜の形成方法を適用して、半導体装置を作製することができる。
【発明の効果】
【００２０】
本発明の一態様によれば、水素含有量が低減され、且つ良好な半導体特性を有する酸化物半導体膜の形成方法を提供することができる。さらに、該酸化物半導体膜を適用し、良好な電気特性を有する半導体装置の作製方法を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一態様である酸化物半導体膜の形成方法を説明する断面図。
【図２】本発明の一態様である半導体装置の上面図および断面図。
【図３】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図４】本発明の一態様であるトランジスタを用いた液晶表示装置の回路図の一例。
【図５】本発明の一態様であるトランジスタを用いた半導体記憶装置の回路図の一例、およびキャパシタに保持された電圧の時間変化を示す図。
【図６】本発明の一態様であるトランジスタを用いた半導体記憶装置の一例を示す回路図、および容量配線の電圧とドレイン電流の関係を示す図。
【図７】本発明の一態様であるトランジスタを用いたＣＰＵの具体例を示すブロック図およびその一部の回路図。
【図８】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図９】酸化物半導体膜に含まれる水素濃度プロファイルを示す図。
【発明を実施するための形態】
【００２２】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２３】
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２４】
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
【００２５】
「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２６】
本明細書において、レジストマスクを用いてエッチングを行う際、エッチングを行った後、明細書に明記されていない場合も該レジストマスクは剥離するものとする。
【００２７】
本明細書において、「オン電流」とは、トランジスタが導通状態のときに、ソースとドレインの間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧（ソースを基準としたソースとゲートの電位差）がトランジスタのしきい値電圧よりも大きいときに、ソースとドレインとの間に流れる電流が、オン電流である。また「オフ電流」とは、トランジスタが非導通状態としたときに、意図せずにソースとドレインの間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧がトランジスタのしきい値電圧よりも小さいときに、ソースとドレインとの間に流れる電流が、オフ電流である。
【００２８】
（実施の形態１）
本実施の形態では、本発明の一態様である酸化物半導体膜の形成方法について説明する。具体的には、水素を脱離させた酸化物半導体膜の形成方法について、図１を用いて説明する。
【００２９】
基板１０１は、材質などに大きな制限はないが、少なくとも、後に行う加熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、基板１０１として、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０１として用いてもよい。さらに、金属材料で構成された導電性を有する基板表面に絶縁性の膜を形成したものを用いてもよい。
【００３０】
また、基板１０１として可撓性基板を用いてもよい。可撓性基板上にトランジスタを設ける場合、可撓性基板上に直接、本発明の一態様に係る酸化物半導体膜を形成してもよい。さらに、一度、他の基板に該酸化物半導体膜を形成したのち、これを剥離し、可撓性基板に転置してもよい。なお、該酸化物半導体膜を剥離し、可撓性基板に転置するためには、該他の基板と該酸化物半導体膜との間に、剥離が容易な領域を設けることが好ましい。
【００３１】
次に、基板１０１上に酸化物半導体膜１０３を形成する（図１（Ａ）参照）。酸化物半導体膜１０３は半導体特性を有する金属酸化物で形成される。また、酸化物半導体膜１０３の結晶性には特に限定はなく、例えば、非晶質の酸化物半導体膜、単結晶の酸化物半導体膜、多結晶の酸化物半導体膜などとすることができる。
【００３２】
酸化物半導体膜１０３は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜としてもよい。
【００３３】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００３４】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００３５】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００３６】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００３７】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
【００３８】
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
【００３９】
酸化物半導体膜１０３は、スパッタリング法、分子線エピタキシー法、原子層堆積法またはパルスレーザー蒸着法により形成すればよい。酸化物半導体膜１０３の厚さは、形成する酸化物半導体膜の種類および形成時間などを考慮し、所望の厚さとすればよい。
【００４０】
酸化物半導体膜１０３に適用できる半導体特性を有する金属酸化物としては、以下の材料がある。例えば、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、一元系金属酸化物であるＩｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いればよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。
【００４１】
酸化物半導体膜１０３にＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いる場合、Ｉｎ、Ｇａ、およびＺｎを含む金属酸化物ターゲットの一例として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比を有するものがある。さらに、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲット、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲット、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：１：８［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。
【００４２】
また、酸化物半導体膜１０３にＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比で、Ｉｎ／Ｚｎ＝０．５以上５０以下、好ましくはＩｎ／Ｚｎ＝１以上２０以下、さらに好ましくはＩｎ／Ｚｎ＝１．５以上１５以下とする。Ｚｎの原子数比を前述の範囲とすることで、トランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとすると好ましい。
【００４３】
また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。例えば、酸化物半導体膜１０３に化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまたはＧａおよびＣｏなどを用いてもよい。
【００４４】
なお、後に形成する水素捕縛膜を構成する金属元素は、酸化物半導体膜１０３を構成する金属元素と一致することが好ましく、さらに該水素捕縛膜はＩｎを含む酸窒化物膜が好ましいため、本実施の形態において酸化物半導体膜１０３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いてスパッタリング法によりＩＧＺＯ膜を形成する。
【００４５】
また、後に行う加熱処理によって、酸化物半導体膜１０３中の水素を脱離させることができるが、酸化物半導体膜１０３を形成する際にできる限り、酸化物半導体膜１０３に含まれる水素濃度を低減させておくほうがよい。具体的には、スパッタリング法により酸化物半導体膜１０３を形成する際、水素濃度を低減させるには、スパッタリング装置の処理室内に供給する雰囲気ガスとして、水素、水、水酸基または水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、および希ガスと酸素との混合ガスを適宜用いればよい。さらには、該処理室の排気は、水の排気能力の高いクライオポンプおよび水素の排気能力の高いスパッタイオンポンプを組み合わせて用いればよい。
【００４６】
上記スパッタリング装置および上記スパッタリング法により、水素の混入が低減された酸化物半導体膜１０３を形成することができる。なお、上記スパッタリング装置および上記スパッタリング法を用いても酸化物半導体膜１０３は少なからず窒素を含んで形成される。例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される酸化物半導体膜１０３の窒素濃度は、５×１０１８ｃｍ−３未満となる。
【００４７】
酸化物半導体膜１０３上に水素透過膜１０５を形成する。水素透過膜１０５は、後に行う加熱処理によって、酸化物半導体膜１０３から脱離した水素を拡散する（透過する）機能を有する膜である。水素透過膜１０５は、該機能を有する膜であればよく、導電膜、絶縁膜または半導体膜などを適用できる。また、水素透過膜１０５を形成する方法は、スパッタリング法など酸化物半導体膜１０３に適用できる方法の他に、プラズマＣＶＤ法を用いてもよい。
【００４８】
ここで、酸化物半導体の化学量論比に対して酸素が少ない状態、所謂、酸化物半導体の酸素欠損について説明する。酸化物半導体膜を形成する際または形成後に、該酸化物半導体膜には酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体における酸素欠損は、その酸素欠損の一部がドナーとなりキャリアである電子を生成し、形成した酸化物半導体膜の導電性を増大させてしまう。それゆえ、形成した酸化物半導体膜の半導体特性を低下させてしまう。
【００４９】
そこで、水素透過膜１０５に酸化物を有する膜を用いることで、後に行う加熱処理によって、酸化物半導体膜１０３から水素を脱離させつつ、酸化物半導体膜１０３に酸素を供給できる。酸化物半導体膜１０３に酸素が供給されることで、酸化物半導体膜１０３の酸素欠損が低減され、キャリアである電子の生成が抑制される。具体的には、該酸化物を有する膜として、酸化シリコン膜または酸化窒化シリコン膜を用いることができる。
【００５０】
また、後に行う加熱処理によって酸化物半導体膜１０３から脱離した水素を効率よく拡散させる（透過させる）ために、水素透過膜１０５は薄く形成することが好ましい。具体的には、水素透過膜１０５を酸化シリコン膜または酸化窒化シリコン膜とする場合、その厚さは０．５ｎｍ以上１５ｎｍ以下、好ましくは２ｎｍ以上５ｎｍ以下とすればよい。
【００５１】
なお、本実施の形態において、水素透過膜１０５はスパッタリング法により酸化シリコン膜を５ｎｍの厚さで形成するものとする。
【００５２】
次に、水素透過膜１０５上に水素捕縛膜１０７を形成する。ここまでの工程で得られる構成を図１（Ｂ）に示す。水素捕縛膜１０７は、後に行う加熱処理によって、酸化物半導体膜１０３から脱離し、さらに水素透過膜１０５を拡散した（透過した）水素を捕縛する機能を有した膜である。該機能を有した膜であれば、導電膜、絶縁膜および半導体膜など、特に限定なく水素捕縛膜１０７に適用できる。水素捕縛膜１０７を形成する方法は、スパッタリング法など酸化物半導体膜１０３に適用できる方法の他に、プラズマＣＶＤ法を用いてもよい。
【００５３】
水素捕縛膜１０７は、Ｉｎを含む酸窒化物膜とすることが好ましい。具体的には、少なくとも窒化インジウムを含み、加えて酸化インジウム、酸化ガリウム、酸化亜鉛、酸化スズ、酸化アルミニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化タンタルおよび酸化シリコンの一種以上を含む材料を用いて形成した膜である。さらに、水素捕縛膜１０７は、窒素濃度が０．０１ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下とし、該窒素濃度は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によって定量化できる。
【００５４】
また、水素捕縛膜１０７は、水素透過膜１０５を拡散した（透過した）水素を捕縛する機能を有した膜であれば、半導体膜に限らず、導電膜、または絶縁膜などを適用できる。
【００５５】
水素捕縛膜１０７に用いるＩｎを含む酸窒化物膜をスパッタリング法で形成する場合、少なくとも酸化インジウムを含むターゲットを用い、窒化させるガスを供給して形成する。該ターゲットは、酸化インジウムに加えて酸化ガリウム、酸化亜鉛、酸化スズ、酸化アルミニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化タンタルおよび酸化シリコンの少なくとも一種以上を含む材料を用いてもよい。また、該窒化させるガスは、少なくとも窒素を用いて、窒素の他に、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノンなど）および酸素のいずれか一種以上を用いてもよい。
【００５６】
特に、水素捕縛膜１０７を構成する金属元素の主成分は、酸化物半導体膜１０３を構成する金属元素の主成分と一致してもよいし、または水素捕縛膜１０７は酸化物半導体膜１０３の成分を含む事が望ましいことから、水素捕縛膜１０７は、酸化物半導体膜１０３と同じ金属酸化物材料で形成することができる。したがって、酸化物半導体膜１０３をＩＧＺＯ膜とする場合、水素捕縛膜１０７はＩＧＺＯＮ膜とすることができる。なお、ＩＧＺＯＮ膜は、ＩＧＺＯ膜を形成する装置の処理室内に供給された窒素を含むガスでＩＧＺＯターゲットをスパッタすることで得られる。
【００５７】
また、水素捕縛膜１０７の厚さは、形成する膜の種類および形成時間などを考慮し、所望の厚さとすればよいが、酸化物半導体膜１０３から脱離した水素を効率よく捕縛するために、ある程度厚く形成することが好ましい。具体的には、１０ｎｍ以上５００ｎｍ以下とすればよい。
【００５８】
なお、本実施の形態において、水素捕縛膜１０７はスパッタリング法によりＩＧＺＯＮ膜を３００ｎｍの厚さで形成するものとする。
【００５９】
また、酸化物半導体膜１０３、水素透過膜１０５および水素捕縛膜１０７は、真空下で連続して形成してもよい。例えば、基板１０１の表面に付着した水素を含む不純物を、熱処理またはプラズマ処理で除去した後、大気に暴露することなく酸化物半導体膜１０３を形成し、続けて大気に暴露することなく水素透過膜１０５および水素捕縛膜１０７を形成してもよい。このように連続して形成することで、基板１０１の表面に付着した水素を含む不純物を低減し、また、基板１０１と酸化物半導体膜１０３、酸化物半導体膜１０３と水素透過膜１０５、水素透過膜１０５と水素捕縛膜１０７との界面に、大気成分が付着することを抑制できる。これにより、後に行う加熱処理によって酸化物半導体膜１０３から脱離する水素を、効率よく拡散（または透過）および捕縛することができる。
【００６０】
次に、ここまでの工程で得られた構成に加熱処理を行う。該加熱処理を行うことで、酸化物半導体膜１０３に含まれていた水素を脱離させることができる。脱離した水素は、水素透過膜１０５を透過して水素捕縛膜１０７に捕縛される。つまり、該加熱処理によって、酸化物半導体膜１０３に含まれていた水素を水素捕縛膜１０７に移動させることができる。したがって、該加熱処理によって、水素濃度が低減され、かつ高純度化された酸化物半導体膜１０９が形成される。ここまでの工程で得られた構成を図１（Ｃ）に示す。
【００６１】
また、酸化物半導体膜１０３と水素捕縛膜１０７との間に水素透過膜１０５を形成することによって、酸化物半導体膜１０３と水素捕縛膜１０７とは隔てられて設けられることになる。例えば、酸化物半導体膜１０３上に水素捕縛膜１０７を直接設けた場合、加熱処理によって酸化物半導体膜１０３から脱離した水素の一部が、水素捕縛膜１０７に捕縛されずに酸化物半導体膜１０３と水素捕縛膜１０７との界面に残存することがある。しかし、酸化物半導体膜１０３と水素捕縛膜１０７との間に水素透過膜１０５を設けることで、加熱処理によって酸化物半導体膜１０３から脱離した水素を、酸化物半導体膜１０３に残存させることなく、水素捕縛膜１０７に移動させることができ、酸化物半導体膜１０３の水素濃度を十分に低減できる。
【００６２】
上記加熱処理の温度は、４５０℃超過基板１０１の歪み点温度未満とし、好ましくは５００℃以上基板１０１の歪み点温度未満、さらに好ましくは５５０℃以上基板１０１の歪み点温度未満とする。該温度は高いほど、酸化物半導体膜１０３から脱離する水素量は多くなる。また、基板１０１上に形成する酸化物半導体膜１０３の厚さが薄いほど、該温度を低くすることできる。
【００６３】
上記加熱処理に用いる加熱装置に特別な限定はなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置であってもよい。例えば、電気炉や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
【００６４】
上記加熱処理によって、形成された酸化物半導体膜１０９の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下である。なお、酸化物半導体膜１０９中の水素濃度は、ＳＩＭＳで定量化できる値である。酸化物半導体膜１０９は、ドナーとして機能する水素が低減され、キャリアである電子の生成が抑制されているため、良好な半導体特性を有する。
【００６５】
また、上記方法により得られた酸化物半導体膜１０９を、半導体装置、例えば、トランジスタのチャネル形成領域などに適用する際は、図１（Ｄ）に示すようにエッチングにより水素透過膜１０５および水素捕縛膜１０７を除去し、該トランジスタを作製すればよい。
【００６６】
さらに、水素捕縛膜１０７と酸化物半導体膜１０９は、構成する金属元素の主成分が一致していてもよく、水素捕縛膜１０７と酸化物半導体膜１０９は同じ金属酸化物材料で形成することができる。そのため、水素捕縛膜１０７と酸化物半導体膜１０９をエッチングする際のエッチングレートは同程度となる。しかし、水素透過膜１０５と水素捕縛膜１０７および水素透過膜１０５と酸化物半導体膜１０９とは、構成元素が異なるために水素透過膜１０５と水素捕縛膜１０７とはエッチングレートが異なり、水素透過膜１０５と酸化物半導体膜１０９とはエッチングレートが異なる。したがって、水素透過膜１０５および水素捕縛膜１０７を除去する際、水素捕縛膜１０７は酸化物半導体膜１０９に対して、高いエッチング選択比を得ることができる。つまり、酸化物半導体膜１０９を過剰にエッチングすることなく水素透過膜１０５および水素捕縛膜１０７を除去することができる。
【００６７】
具体的には、水素透過膜１０５を酸化シリコン膜とし、水素捕縛膜１０７をＩＧＺＯＮ膜とし、酸化物半導体膜１０９をＩＧＺＯ膜とする場合、該ＩＧＺＯＮ膜と該ＩＧＺＯ膜のエッチングレートが同程度であっても、該酸化シリコン膜と該ＩＧＺＯ膜のエッチングレートは異なるため、該酸化シリコン膜は該ＩＧＺＯ膜に対して高いエッチング選択比を得ることができる。したがって、該ＩＧＺＯ膜を過剰にエッチングすることなく、該酸化シリコン膜と該ＩＧＺＯＮ膜を除去することができる。
【００６８】
ここで、酸化物半導体膜１０３として、ＣＡＡＣ−ＯＳ膜を形成する方法について説明する。
【００６９】
ＣＡＡＣ−ＯＳ膜を形成する方法としては、以下２通りの方法がある。（１）１つの方法は、酸化物半導体膜の形成を、基板を加熱しながら１回行う方法であり、（２）もう１つの方法は、酸化物半導体膜の形成を２回に分けて、それぞれ酸化物半導体膜を形成した後に加熱処理を行う方法である。
【００７０】
はじめに、（１）の方法でＣＡＡＣ−ＯＳ膜を形成する場合について説明する。
【００７１】
基板１０１上に、基板１０１を加熱しながら酸化物半導体膜１０３を形成する。なお、酸化物半導体膜１０３は、上記の通り、スパッタリング法、分子線エピタキシー法、原子層堆積法またはパルスレーザー蒸着法により形成すればよい。
【００７２】
基板１０１を加熱する温度は、基板１０１の温度が１５０℃以上４５０℃以下となるようにし、好ましくは基板１０１の温度が２００℃以上３５０℃以下となるようにする。
【００７３】
酸化物半導体膜１０３の形成時に基板１０１の温度を高くすることで、酸化物半導体膜１０３において、非晶質部に対して結晶部が占める割合の多いＣＡＡＣ−ＯＳ膜とすることができる。
【００７４】
次に、（２）の方法でＣＡＡＣ−ＯＳ膜を形成する場合について説明する。
【００７５】
基板１０１の温度を２００℃以上４００℃以下に保ちながら、基板１０１上に１層目の酸化物半導体膜を形成し、窒素、酸素、希ガス、または乾燥空気の雰囲気下で、５５０℃以上基板１０１の歪み点温度未満の加熱処理を行う。該加熱処理によって、１層目の酸化物半導体膜の表面を含む領域に結晶領域（板状結晶を含む）が形成される。そして、２層目の酸化物半導体膜を１層目の酸化物半導体膜よりも厚く形成する。その後、再び５５０℃以上基板１０１の歪み点温度未満で加熱処理を行う。該加熱処理によって、結晶領域（板状結晶を含む）が形成された１層目の酸化物半導体膜を結晶成長の種として上方に結晶成長させ、２層目の酸化物半導体膜の表面を含む領域全体が結晶化される。なお、１層目の酸化物半導体膜および２層目の酸化物半導体膜は、上記したように酸化物半導体膜１０３に適用できる金属酸化物材料を用いればよい。なお、１層目の酸化物半導体膜は１ｎｍ以上１０ｎｍ以下で形成するのが好ましい。
【００７６】
以上より、酸化物半導体膜上に水素透過膜および水素捕縛膜を形成し、加熱処理により、該酸化物半導体膜から水素を脱離させ、さらには水素捕縛膜に捕縛させることで、水素濃度が低減された酸化物半導体膜を形成することができる。つまり、本実施の形態で説明した形成方法を用いることで、良好な半導体特性を有する酸化物半導体膜を得ることができる。
【００７７】
なお、本実施の形態で示した構成は、本明細書の他の実施の形態および実施例で示す構成と適宜組み合わせることができる。
【００７８】
（実施の形態２）
本実施の形態では、実施の形態１で説明した酸化物半導体膜の形成方法を適用した半導体装置の作製方法について説明する。ここでは、トランジスタを例に説明する。
【００７９】
実施の形態１で説明した酸化物半導体膜の形成方法を適用できるトランジスタの構造に特に限定はなく、トップゲート構造、ボトムゲート構造またはデュアルゲート構造のいずれにも適用できる。具体的には、トップゲート−トップコンタクト構造、トップゲート−ボトムコンタクト構造、ボトムゲート−トップコンタクト構造、またはボトムゲート−ボトムコンタクト構造のいずれにも適用できる。
【００８０】
本実施の形態では、一例としてトップゲート構造かつトップコンタクト構造のトランジスタに、実施の形態１で説明した酸化物半導体膜の形成方法を適用した場合について説明する。なお、該トランジスタをトランジスタ１００とし、トランジスタ１００の構造および作製方法は、実施の形態１で用いた符号を適宜用いて説明する。
【００８１】
図２（Ａ）にトランジスタ１００の上面図を示す。図２（Ｂ）には図２（Ａ）の一点鎖線Ａ−Ｂ間における断面図を示す。
【００８２】
トランジスタ１００は、基板１０１上に下地絶縁膜１０２が設けられ、下地絶縁膜１０２上に酸化物半導体膜１１１が設けられ、酸化物半導体膜１１１の上面および側面の一部に接してソース電極１１２ａおよびドレイン電極１１２ｂが設けられ、酸化物半導体膜１１１、ソース電極１１２ａおよびドレイン電極１１２ｂ上にゲート絶縁膜１１４が設けられ、ゲート絶縁膜１１４上にゲート電極１１６が酸化物半導体膜１１１と重畳して設けられている。なお、図２（Ａ）において、明瞭化のため、下地絶縁膜１０２およびゲート絶縁膜１１４は図示していない。
【００８３】
トランジスタ１００の作製方法について、図３を参照して説明する。
【００８４】
基板１０１は実施の形態１と同様であり、ここでは、基板１０１をガラス基板とする。
【００８５】
次に基板１０１上に下地絶縁膜１０２を形成する。下地絶縁膜１０２は、下記の材料を用いて単層構造、または積層構造として形成する。下地絶縁膜１０２は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。下地絶縁膜１０２の厚さに限定はないが、下地絶縁膜１０２の厚さは５０ｎｍ以上とすることが好ましい。これは、基板１０１からの不純物（例えば、ＬｉやＮａなどのアルカリ金属など）の拡散を防止する他に、トランジスタ１００の作製工程におけるエッチング工程によって、基板１０１がエッチングされることを防ぐために下地絶縁膜１０２を用いるからである。
【００８６】
下地絶縁膜１０２の材料としては、酸化シリコン、酸化ガリウム、もしくは酸化アルミニウムなどの酸化物絶縁膜、または窒化シリコン、もしくは窒化アルミニウムなどの窒化物絶縁膜、または酸化窒化シリコン、酸化窒化アルミニウム、もしくは窒化酸化シリコンから選ばれる絶縁膜を用いることができる。なお、下地絶縁膜１０２は、後に形成する酸化物半導体膜１０９と接する部分において酸素を含むことが好ましい。
【００８７】
ここで、酸化窒化シリコンとは、その組成において窒素よりも酸素の含有量が多いものをいい、窒化酸化シリコンとは、その組成において酸素よりも窒素の含有量が多いものをいう。
【００８８】
窒化アルミニウム膜、窒化酸化アルミニウム膜および窒化シリコン膜は、熱伝導率が高いため、下地絶縁膜１０２に用いることで、トランジスタ１００の放熱性を良好にすることができる。
【００８９】
トランジスタ１００の作製にあたり、ＬｉやＮａなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましい。基板１０１にアルカリ金属などの不純物を含むガラス基板を用いる場合、アルカリ金属の侵入防止のため、下地絶縁膜１０２として、上記窒化物絶縁膜を形成することが好ましい。
【００９０】
なお、下地絶縁膜１０２は、後に形成する酸化物半導体膜１０９と接する部分において酸素を含むことが好ましいため、上記窒化物絶縁膜を下地絶縁膜１０２に適用する場合は、該窒化物絶縁膜上に上記酸化物絶縁膜を形成し、積層構造にするとよい。
【００９１】
また、下地絶縁膜１０２は、後に形成する酸化物半導体膜１０９と接する部分において酸素を含むことが好ましいことから、下地絶縁膜１０２として、加熱により酸素放出される膜を用いてもよい。「加熱により酸素放出される」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算した酸素の放出量が１．０×１０１８ｃｍ−３以上、好ましくは３．０×１０２０ｃｍ−３以上であることをいう。
【００９２】
ここで、酸素の放出量をＴＤＳ分析で酸素原子に換算して定量する方法について説明する。
【００９３】
ＴＤＳ分析したときの気体の放出量は、イオン強度の積分値に比例する。このため、該積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料において検出したイオン強度の積分値に対する原子の密度の割合をいう。
【００９４】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるイオン強度の全てが酸素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【００９５】
【数１】
【００９６】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照できる。なお、上記した酸素の放出量の数値は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ｃｍ−３の水素原子を含むシリコンウェハを用いて測定した数値である。
【００９７】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【００９８】
なお、ＮＯ２は酸素分子の放出量である。絶縁膜においては、酸素原子に換算したときの酸素の放出量は、酸素分子の放出量の２倍となる。
【００９９】
加熱により酸素放出される膜の一例として、酸素が過剰な酸化シリコン（ＳｉＯＸ（ｘ＞２））膜がある。酸素が過剰な酸化シリコン（ＳｉＯＸ（ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものをいう。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。なお、本実施の形態では、下地絶縁膜１０２として該酸素が過剰な酸化シリコン膜を用いるものとする。
【０１００】
次に、下地絶縁膜１０２上に酸化物半導体膜１０９を形成する。酸化物半導体膜１０９としては、実施の形態１で説明した形成方法を用いてＩＧＺＯ膜を形成する（図１（Ａ）乃至（Ｄ）参照）。酸化物半導体膜１０９は、厚さ１０ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下となるようにして形成する。なお、ここまでの工程で得られた構成を図３（Ａ）に示す。
【０１０１】
酸化物半導体膜１０９（後に酸化物半導体膜１１１となる。）は、実施の形態１で説明したように加熱処理（便宜上、第１の加熱処理とする）により、水素が脱離しており、水素濃度が低減されている。なお、該水素濃度は実施の形態１と同様に１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下である。
【０１０２】
また、酸化物半導体膜１０９を形成する際、水素透過膜を酸化シリコン膜または酸化窒化シリコン膜のように酸化物を有する水素透過膜とするため、該水素透過膜から酸化物半導体膜１０９中に酸素が供給されている。さらに、本実施の形態における酸化物半導体膜１０９は、第１の加熱処理によって、下地絶縁膜１０２から酸素が供給されるため、酸化物半導体膜１０９中の酸素欠損はより低減している。加えて、第１の加熱処理により、下地絶縁膜１０２から、下地絶縁膜１０２と酸化物半導体膜１０９との界面近傍にも酸素が供給されるため、下地絶縁膜１０２と酸化物半導体膜１０９との界面準位も低減されている。
【０１０３】
酸化物半導体膜１０９上に、レジストマスクをフォトリソグラフィ工程により形成し、該レジストマスクを用いて所望の形状にエッチングして、島状の酸化物半導体膜１１０を形成する。該レジストマスクはフォトリソグラフィ工程の他にインクジェット法、印刷法等を適宜用いることができる。該エッチングは、ドライエッチングでもウェットエッチングでもよく、酸化物半導体膜１１０の側面がテーパ形状となるようにエッチングすることが好ましい。酸化物半導体膜１１０の側面をテーパ形状とすることで、本工程以降のトランジスタ１００の作製において、形成される膜の被覆性を向上させることができ、該膜の断切れを防止することができる。ドライエッチングの場合、テーパ形状は、該レジストマスクを後退させつつエッチングすることで形成することができる。
【０１０４】
次に、酸化物半導体膜１１０の上面および側面の一部に接するソース電極１１２ａおよびドレイン電極１１２ｂを形成する。ソース電極１１２ａおよびドレイン電極１１２ｂに適用できる導電材料は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金である。また、ソース電極１１２ａおよびドレイン電極１１２ｂは、該導電材料を用いて、単層構造または積層構造として形成する。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０１０５】
上記した導電材料を用いて導電膜を形成し、フォトリソグラフィ工程によりレジストマスを該導電膜上に形成し、該レジストマスクを用いて、該導電膜を所望の形状にエッチングすることで、ソース電極１１２ａおよびドレイン電極１１２ｂを形成できる。該レジストマスクはフォトリソグラフィ工程の他にインクジェット法、印刷法等を適宜用いることができる。また、該エッチングはドライエッチングでもウェットエッチングでもよく、ソース電極１１２ａおよびドレイン電極１１２ｂの側面はテーパ形状となるよう加工することが好ましい。なぜなら、本工程以降のトランジスタ１００の作製において、形成される膜の被覆性を向上させることができ、該膜の断切れを防止することができるからである。ドライエッチングの場合、テーパ形状は、該レジストマスクを後退させつつエッチングすることで形成することができる。
【０１０６】
なお、ソース電極１１２ａおよびドレイン電極１１２ｂは、ソース配線およびドレイン配線としても機能する。また、ソース電極１１２ａおよびドレイン電極１１２ｂの厚さとしては、上記導電材料の電気抵抗や、作製工程にかかる時間を考慮し、適宜決めることができる。例えば、１０ｎｍ以上５００ｎｍ以下で形成すればよい。
【０１０７】
ここまでの工程で得られた構成を図３（Ｂ）に示す。
【０１０８】
次に、酸化物半導体膜１１０、ソース電極１１２ａおよびドレイン電極１１２ｂ上にゲート絶縁膜１１４を形成する。ゲート絶縁膜１１４は、下地絶縁膜１０２に適用できる材料を用いて、単層構造または積層構造として形成する。また、ゲート絶縁膜１１４の厚さは、１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下とするとよい。ゲート絶縁膜１１４についても、酸化物半導体膜１１０と接する部分において酸素を含んでいることが好ましい。さらに、ゲート絶縁膜１１４に加熱により酸素放出される膜を用いてもよい。
【０１０９】
ここまでの工程で得られた構成に対して第２の加熱処理を行ってもよい。第２の加熱処理を行うことで、酸化物半導体膜１１１を形成できる。第２の加熱処理は、酸化物半導体膜１１０から水素（水、水酸基または水素化物を含む）を放出させると共に、下地絶縁膜１０２およびゲート絶縁膜１１４に含まれる酸素の一部を放出し、酸化物半導体膜１１０中（加えて、下地絶縁膜１０２と酸化物半導体膜１１０との界面近傍、および酸化物半導体膜１１０とゲート絶縁膜１１４との界面近傍）に酸素を拡散させることができる。つまり、第２の加熱処理は、酸化物半導体膜１１１中の酸素欠損、下地絶縁膜１０２と酸化物半導体膜１１１との界面準位、および酸化物半導体膜１１１とゲート絶縁膜１１４との界面準位を低減させることができる。
【０１１０】
第２の加熱処理に用いる装置は、第１の加熱処理に適用できる装置を適宜用いればよい。第２の加熱処理の条件について、温度は１５０℃以上基板歪み点温度未満、好ましくは２５０℃以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下とし、酸化性雰囲気または不活性雰囲気で行う。ここで、酸化性雰囲気は、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性雰囲気は、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。処理時間は３分〜２４時間とする。２４時間を超える熱処理は生産性の低下を招くため好ましくない。なお、第２の加熱処理を行うタイミングは、ゲート絶縁膜１１４を形成した後であればいつでもよい。
【０１１１】
第１の加熱処理および第２の加熱処理によって、酸化物半導体膜１１１は水素濃度および酸素欠損が低減されているため、酸化物半導体膜１１１において、キャリアである電子の生成が抑制される。したがって、トランジスタ１００のしきい値電圧をマイナス方向へ変動することを抑制でき、ノーマリーオンを抑制できる。
【０１１２】
さらに、第１の加熱処理および第２の加熱処理によって、下地絶縁膜１０２と酸化物半導体膜１１１との界面準位、および酸化物半導体膜１１１とゲート絶縁膜１１４との界面準位が低減される。したがって、トランジスタ１００は、トランジスタ１００の動作に起因して生じうる電荷などが、下地絶縁膜１０２と酸化物半導体膜１１１との界面、および酸化物半導体膜１１１とゲート絶縁膜１１４との界面に捕獲されることを抑制できる。これにより、トランジスタ１００を電気特性の劣化の少ないトランジスタとすることができる。
【０１１３】
また、酸化物半導体膜１１１（エッチングおよび第２の加熱処理を行う前は酸化物半導体膜１０９）を、水素濃度が低減されたＣＡＡＣ−ＯＳ膜とする場合で、トランジスタ１００のチャネル形成領域は、水素濃度が低減されたＣＡＡＣ−ＯＳ膜で構成されることになる。これにより、トランジスタ１００は光照射（可視光または紫外光）の前後およびＢＴ（ゲート・熱バイアス）ストレス試験前後において、しきい値電圧の変動が小さくなり、安定した電気特性を有する信頼性の高いトランジスタとすることができる。なお、該水素濃度は１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下である。
【０１１４】
また、第１の加熱処理および第２の加熱処理によって、酸化物半導体膜１１１は、水素濃度が十分に低減（高純度化）され、かつ十分な酸素を供給されて酸素欠損に起因するバンドギャップ中の欠陥準位が低減されている。このため、トランジスタ１００のオフ電流は低減する。具体的には、室温（２５℃）でのオフ電流（ここでは、チャネル長３μｍかつチャネル幅１μｍにおける値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。なお、ＬｉやＮａなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましく、酸化物半導体膜１０９（後に酸化物半導体膜１１０となる。）中において２×１０１６ｃｍ−３以下、好ましくは、１×１０１５ｃｍ−３以下の濃度とすることが好ましい。さらに、アルカリ土類金属も不純物であるため含有量を少なくすることが好ましい。
【０１１５】
なお、第１の加熱処理によって形成される酸化物半導体膜１０９は、良好な電気特性を有するトランジスタ１００が作製可能な程度に水素濃度が十分に低減され、かつ酸素欠損に起因するバンドギャップ中の欠陥準位が十分に低減されたものであれば、酸化物半導体膜１１１を形成するための第２の加熱処理は省略してもよい。
【０１１６】
ここまでの工程で得られた構成を図３（Ｃ）に示す。
【０１１７】
次に、ゲート絶縁膜１１４上に、酸化物半導体膜１１１と重畳するゲート電極１１６を形成する。ゲート電極１１６は、ソース電極１１２ａおよびドレイン電極１１２ｂと同様に形成すればよい。なお、ここまでの工程で得られた構成を図３（Ｄ）に示す。
【０１１８】
また、ゲート絶縁膜１１４、および、ゲート電極１１６として加工される前の導電膜は、大気に暴露することなく、連続で形成することが好ましい。これにより、ゲート絶縁膜１１４およびゲート電極１１６の界面に大気成分が付着することを抑制でき、トランジスタ１００の電気特性を良好にすることができる。
【０１１９】
また、ゲート絶縁膜１１４とゲート電極１１６との間に、酸化物半導体膜１０９を形成する際に用いる水素捕縛膜、特に、Ｉｎを含む酸窒化物膜を設けてもよい。具体的には、少なくとも窒化インジウムを含み、加えて酸化インジウム、酸化ガリウム、酸化亜鉛、酸化スズ、酸化アルミニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化タンタルおよび酸化シリコンの一種以上を含む材料で形成した膜である。Ｉｎを含む酸窒化物膜中に含まれる水素の一部はキャリアである電子を生成する。電子は負の電荷を有するため、ゲート電極から余分に負のバイアスが印加されているのと同様に電界が生じ、トランジスタのしきい値電圧をプラス方向にシフトさせる。Ｉｎを含む酸窒化物膜に含まれる窒素濃度を制御することで、Ｉｎを含む酸窒化物膜に含まれる水素濃度を制御することができる。なお、該酸窒化物膜の水素濃度はＳＩＭＳで定量化でき、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下とする。該水素濃度にすることで、トランジスタのしきい値電圧のマイナス方向への変動を抑制することができる。
【０１２０】
ここまでの工程によって、トランジスタ１００を作製できる。
【０１２１】
また、図３（Ｅ）に示すように、ゲート絶縁膜１１４およびゲート電極１１６上に保護絶縁膜１１８を設ける構成としてもよい。保護絶縁膜１１８には、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜または窒化シリコン膜を用い、スパッタリング法、ＣＶＤ法などで形成すればよい。このとき、保護絶縁膜１１８には、加熱により酸素を放出しにくい膜を用いることが好ましい。これは、酸化物半導体膜１１１の導電率を低下させないためである。具体的には、ＣＶＤ法により、シランガスを主材料とし、酸化窒素ガス、窒素ガス、水素ガスおよび希ガスから適切な原料ガスを混合して成膜すればよい。また、成膜する際の基板温度を３００℃以上５５０℃以下とすればよい。ＣＶＤ法を用いることで、加熱により酸素を放出しにくい膜とすることができる。
【０１２２】
なお、必要に応じて、ゲート絶縁膜１１４および保護絶縁膜１１８を開口し、ゲート電極１１６、ソース電極１１２ａおよびドレイン電極１１２ｂを露出させる。
【０１２３】
以上より、本発明の一態様である酸化物半導体膜の形成方法を用いて半導体装置を作製することができる。また、該半導体装置は、良好な半導体特性を有する酸化物半導体膜を用いていることから、良好な電気特性を有する。
【０１２４】
なお、本実施の形態で示した構成は、本明細書の他の実施の形態および実施例で示す構成と適宜組み合わせることができる。
【０１２５】
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタを用いて作製した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本発明の一形態を適用した例について説明するが、これに限定されるものではない。例えば、発光装置の一つであるＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に本発明の一形態を適用することも、当業者であれば容易に想到しうるものである。
【０１２６】
図４にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、ソース線ＳＬ＿１乃至ＳＬ＿ａ、ゲート線ＧＬ＿１乃至ＧＬ＿ｂおよび複数の画素２２００を有する。画素２２００は、トランジスタ２２３０と、キャパシタ２２２０と、液晶素子２２１０と、を含む。こうした画素２２００が複数集まって液晶表示装置の画素部を構成する。なお、単にソース線またはゲート線を指す場合には、ソース線ＳＬまたはゲート線ＧＬと記載することもある。
【０１２７】
トランジスタ２２３０は、本発明の一態様である実施の形態２で示したトランジスタを用いる。実施の形態２で示したトランジスタは、電界効果移動度が高いなど電気特性が良好であるため表示品位の高い表示装置を得ることができる。また、実施の形態２で示したトランジスタは、オフ電流が極めて小さいため、消費電力の低い表示装置を得ることができる。
【０１２８】
ゲート線ＧＬはトランジスタ２２３０のゲートと接続し、ソース線ＳＬはトランジスタ２２３０のソースと接続し、トランジスタ２２３０のドレインは、キャパシタ２２２０の一方の容量電極および液晶素子２２１０の一方の画素電極と接続する。キャパシタ２２２０の他方の容量電極および液晶素子２２１０の他方の画素電極は、共通電極と接続する。なお、共通電極はゲート線ＧＬと同一層かつ同一材料で設けてもよい。
【０１２９】
また、ゲート線ＧＬは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態２で示したトランジスタを含んでもよい。
【０１３０】
また、ソース線ＳＬは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態２で示したトランジスタを含んでもよい。
【０１３１】
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基板上に形成し、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ワイヤボンディング、またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方法を用いて接続してもよい。
【０１３２】
また、トランジスタは静電気などにより破壊されやすいため、表示装置には保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１３３】
ゲート線ＧＬにトランジスタ２２３０のしきい値電圧以上になるように電圧を印加すると、ソース線ＳＬから供給された電荷がトランジスタ２２３０のドレイン電流となってキャパシタ２２２０に蓄積される。１行分の充電後、該行にあるトランジスタ２２３０はオフ状態となり、ソース線ＳＬから電圧が掛からなくなるが、キャパシタ２２２０に蓄積された電荷によって必要な電圧を維持することができる。その後、次の行のキャパシタ２２２０の充電に移る。このようにして、１行からｂ行の充電を行う。
【０１３４】
なお、トランジスタ２２３０にオフ電流の小さなトランジスタを用いる場合、キャパシタ２２２０の電圧を維持する期間を長くすることができる。この効果によって、動きの少ない画像（静止画を含む。）では、表示の書き換え周波数を低減でき、さらなる消費電力の低減が可能となる。また、キャパシタ２２２０の容量をさらに小さくすることが可能となるため、充電に必要な消費電力を低減することができる。
【０１３５】
以上のように、本発明の一態様によって、表示品位が高く、消費電力の小さい液晶表示装置を提供することができる。
【０１３６】
（実施の形態４）
本実施の形態では、実施の形態２で示したトランジスタを用いて、半導体記憶装置を作製する例について説明する。
【０１３７】
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。
【０１３８】
不揮発性半導体記憶装置の代表例としては、トランジスタのゲートとチャネル領域との間にフローティングゲートを有し、当該フローティングゲートに電荷を保持することで記憶を行うフラッシュメモリがある。
【０１３９】
上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態２で示したトランジスタを適用することができる。
【０１４０】
まずは、実施の形態２で示したトランジスタを適用した半導体記憶装置であるメモリセルについて図５を用いて説明する。
【０１４１】
メモリセルは、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジスタＴｒと、キャパシタＣと、を有する（図５（Ａ）参照）。
【０１４２】
キャパシタＣに保持された電圧の時間変化は、トランジスタＴｒのオフ電流によって図５（Ｂ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１まで充電された電圧は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。この期間を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿１の間にリフレッシュをする必要がある。
【０１４３】
ここで、トランジスタＴｒに実施の形態２で示したトランジスタを適用すると、オフ電流が小さいため、保持期間Ｔ＿１を長くすることができる。即ち、リフレッシュ期間を長くとることが可能となるため、消費電力を低減することができる。例えば、高純度化されオフ電流が１×１０−２１Ａ以下、好ましくは１×１０−２４Ａ以下となった酸化物半導体膜を用いたトランジスタでメモリセルを構成すると、電力を供給せずに数日間から数十年間に渡ってデータを保持することが可能となる。
【０１４４】
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さい半導体記憶装置を得ることができる。
【０１４５】
次に、実施の形態２で示したトランジスタを適用した不揮発性の半導体記憶装置のメモリセルについて図６を用いて説明する。
【０１４６】
図６（Ａ）は、上記メモリセルの回路図である。メモリセルは、トランジスタＴｒ＿１と、トランジスタＴｒ＿１のゲートと接続するゲート配線ＧＬ＿１と、トランジスタＴｒ＿１のソースと接続するソース配線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ＿２のソースと接続するソース配線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続するドレイン配線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端と接続する容量配線ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよびトランジスタＴｒ＿２のゲートと接続するノードＮと、を有する。
【０１４７】
なお、図６に示すメモリセルは、ノードＮの電圧に応じて、トランジスタＴｒ＿２のしきい値電圧が変動することを利用したものである。例えば、図６（Ｂ）は容量配線ＣＬの電圧Ｖ＿ＣＬと、トランジスタＴｒ＿２を流れるドレイン電流Ｉｄｓ＿２との関係を説明する図である。
【０１４８】
ここで、ノードＮは、トランジスタＴｒ＿１を介して電圧を調整することができる。例えば、ＳＬ＿１の電圧をＶＤＤとする。このとき、ＧＬ＿１の電圧をＴｒ＿１のしきい値電圧ＶｔｈにＶＤＤを加えた電圧以上とすることで、ノードＮの電圧をＨＩＧＨにすることができる。また、ＧＬ＿１の電圧をＴｒ＿１のしきい値電圧Ｖｔｈ以下とすることで、ノードＮの電圧をＬＯＷにすることができる。
【０１４９】
そのため、Ｎ＝ＬＯＷで示したＶ＿ＣＬ−Ｉｄｓ＿２カーブと、Ｎ＝ＨＩＧＨで示したＶＣＬ−Ｉｄｓ＿２カーブのいずれかを得ることができる。即ち、Ｎ＝ＬＯＷでは、Ｖ＿ＣＬ＝０ＶにてＩｄｓ＿２が小さいため、データ０となる。また、Ｎ＝ＨＩＧＨでは、Ｖ＿ＣＬ＝０ＶにてＩｄｓ＿２が大きいため、データ１となる。このようにして、データを記憶することができる。
【０１５０】
ここで、トランジスタＴｒ＿１に実施の形態２で示したトランジスタを適用すると、該トランジスタはオフ電流を極めて小さくすることができるため、ノードＮに蓄積された電荷がトランジスタＴｒ＿１のソースおよびドレイン間を通して意図せずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、本発明の一態様を用いることでトランジスタＴｒ＿１のしきい値電圧が調整されるため、書き込みに必要な電圧を低減することが可能となり、フラッシュメモリなどと比較して消費電力を低減することができる。
【０１５１】
なお、トランジスタＴｒ＿２に、実施の形態２で示したトランジスタを適用しても構わない。
【０１５２】
以上のように、本発明の一態様によって、長期間の信頼性が高く、消費電力の小さく、集積度の高い半導体記憶装置を得ることができる。
【０１５３】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１５４】
（実施の形態５）
実施の形態２で示したトランジスタを少なくとも一部に用いてＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を構成することができる。
【０１５５】
図７（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図７（Ａ）に示すＣＰＵは、基板１１９０上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図７（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０１５６】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０１５７】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０１５８】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
【０１５９】
図７（Ａ）に示すＣＰＵでは、レジスタ１１９６に、記憶素子が設けられている。レジスタ１１９６の記憶素子には、実施の形態４に示すいずれかの記憶素子を用いることができる。
【０１６０】
図７（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有する記憶素子において、位相反転素子によるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。位相反転素子によるデータの保持が選択されている場合、レジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内の記憶素子への電源電圧の供給を停止することができる。
【０１６１】
電源停止に関しては、図７（Ｂ）または図７（Ｃ）に示すように、記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図７（Ｂ）および図７（Ｃ）の回路の説明を行う。
【０１６２】
図７（Ｂ）および図７（Ｃ）では、記憶素子への電源電位の供給を制御するスイッチング素子に、酸化物半導体を活性層に用いたトランジスタを含む記憶回路の構成の一例を示す。
【０１６３】
図７（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、記憶素子１１４２を複数有する記憶素子群１１４３とを有している。具体的に、各記憶素子１１４２には、実施の形態４に示す記憶素子を用いることができる。記憶素子群１１４３が有する各記憶素子１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、記憶素子群１１４３が有する各記憶素子１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
【０１６４】
図７（Ｂ）では、スイッチング素子１１４１として、酸化物半導体などのバンドギャップの大きい半導体を活性層に有するトランジスタを用いており、該トランジスタは、そのゲートに与えられる信号ＳｉｇＡによりスイッチングが制御される。
【０１６５】
なお、図７（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
【０１６６】
また、図７（Ｂ）では、スイッチング素子１１４１により、記憶素子群１１４３が有する各記憶素子１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
【０１６７】
また、図７（Ｃ）には、記憶素子群１１４３が有する各記憶素子１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、記憶素子群１１４３が有する各記憶素子１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
【０１６８】
記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
【０１６９】
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などのＬＳＩにも応用可能である。
【０１７０】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１７１】
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラやデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などがある。
【０１７２】
図８（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。本発明の一態様は、表示部９６０３に適用することができる。本発明の一態様を用いることで、表示部９６０３のサイズを大きくしたときにも消費電力の低いテレビジョン装置とすることができる。
【０１７３】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０１７４】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１７５】
図８（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。本発明の一態様は、表示部９７０３に適用することができる。本発明の一態様を用いることで、表示部９７０３のサイズを大きくしたときにも消費電力の低いデジタルフォトフレームとすることができる。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０１７６】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０１７７】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０１７８】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例１】
【０１７９】
本実施例では、実施の形態１にならって酸化物半導体膜を形成し、該酸化物半導体膜に含まれる水素濃度を評価した結果について説明する。なお、該酸化物半導体膜を試料Ａとする。
【０１８０】
はじめに、試料Ａの作製方法について図１を参照して説明する。
【０１８１】
まず、基板１０１として石英基板を用いた。基板１０１上にスパッタリング法により酸化物半導体膜１０３を３００ｎｍの厚さで形成した（図１（Ａ）参照）。本実施例では、酸化物半導体膜１０３はＩＧＺＯ膜とした。該ＩＧＺＯ膜は、スパッタリング装置の反応室にアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ供給し、該反応室内の圧力を０．４Ｐａとし、電力を０．５ｋＷとし、基板１０１の温度を２００℃となるようにし、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］のターゲットを用いて形成した。
【０１８２】
次に、酸化物半導体膜１０３上に水素透過膜１０５である酸化シリコン膜をスパッタリング法により５ｎｍの厚さで形成した。該酸化シリコン膜は、スパッタリング装置の反応室にアルゴンガスを２５ｓｃｃｍ、酸素ガスを２５ｓｃｃｍ供給し、該反応室内の圧力を０．４Ｐａとし、電力を１．０ｋＷとし、基板１０１の温度を１００℃となるようにし、ＳｉＯ２ターゲットを用いて形成した。
【０１８３】
次に、水素透過膜１０５上に水素捕縛膜１０７である酸窒化物膜をスパッタリング法により３００ｎｍの厚さで形成した（図１（Ｂ）参照）。本実施例では、該酸窒化膜をＩＧＺＯＮ膜とした。該ＩＧＺＯＮ膜は、スパッタリング装置の反応室に窒素ガスを４０ｓｃｃｍ供給し、該反応室内の圧力を０．４Ｐａとし、電力を０．５ｋＷとし、基板１０１の温度を２００℃となるようにし、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］のターゲットを用いて形成した。
【０１８４】
次に、ここまでの工程で得られた構成に加熱処理を行った（図１（Ｃ）参照）。該加熱処理は、加熱する温度を５５０℃とし、窒素雰囲気下で１時間行った。なお、該加熱処理を行ったものを試料Ａとし、該加熱処理を行っていないものを比較例とした。比較例は該加熱処理を行っていないこと以外は試料Ａと同じ工程で作製した試料である。
【０１８５】
次に、試料Ａにおける水素濃度をＳＩＭＳで評価し、その結果を図９に示した。図９において、縦軸は試料Ａおよび比較例に含まれる水素濃度を表し、横軸は試料Ａおよび比較例の表面（ＩＧＺＯＮ膜表面）から基板方向への深さを表している。また、試料Ａの水素濃度プロファイルを実線で示し、比較例の水素濃度プロファイルを破線で示した。試料Ａおよび比較例において、ＩＧＺＯ膜中の水素濃度で信頼性の高い値の範囲は横軸３００ｎｍ付近から５５０ｎｍ付近までの範囲であり、ＩＧＺＯＮ膜中水素濃度で信頼性の高い値の範囲は横軸５０ｎｍ付近から１５０ｎｍ付近の範囲である。また、横軸２００ｎｍ付近から２５０ｎｍ付近の範囲に存在するピークは、酸化シリコン膜が５ｎｍと薄いために発生するピークであり、この範囲に水素濃度は信頼性の低い値である。また、横軸６００ｎｍ付近の水素濃度の値は石英基板（基板１０１）に起因するものである。
【０１８６】
図９より、ＩＧＺＯ膜に相当する範囲において、試料Ａの水素濃度は、比較例の水素濃度よりも低減していることが確認された。また、ＩＧＺＯＮ膜に相当する範囲において、試料Ａの水素濃度は、比較例の水素濃度よりも増大していることが確認された。
【０１８７】
以上より、ＩＧＺＯ膜上に酸化シリコン膜およびＩＧＺＯＮ膜を形成し、加熱処理を行うことで該ＩＧＺＯ膜中の水素が脱離し、該水素は酸化シリコン膜を透過し、ＩＧＺＯＮ膜に捕縛されることが確認された。
【０１８８】
本実施例より、酸化物半導体膜上に水素透過膜を形成し、該水素透過膜上に水素捕縛膜を形成し、加熱処理を行うことで、該酸化物半導体膜から水素を脱離させ、さらには水素捕縛膜に捕縛させることでき、水素濃度が低減された酸化物半導体膜を形成できることが確認された。
【符号の説明】
【０１８９】
１００ トランジスタ
１０１ 基板
１０２ 下地絶縁膜
１０３ 酸化物半導体膜
１０５ 水素透過膜
１０７ 水素捕縛膜
１０９ 酸化物半導体膜
１１０ 酸化物半導体膜
１１１ 酸化物半導体膜
１１２ａ ソース電極
１１２ｂ ドレイン電極
１１４ ゲート絶縁膜
１１６ ゲート電極
１１８ 保護絶縁膜
１１４１ スイッチング素子
１１４２ 記憶素子
１１４３ 記憶素子群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２２００ 画素
２２１０ 液晶素子
２２２０ キャパシタ
２２３０ トランジスタ
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
【技術分野】
【０００１】
酸化物半導体膜の形成方法、および該形成方法を用いた半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置は、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、フラットパネルディスプレイに代表される液晶表示装置や発光表示装置において、その多くに用いられているトランジスタは、ガラス基板上にて、アモルファスシリコンや多結晶シリコンなどのシリコン半導体によって構成されている。
【０００４】
そのシリコン半導体に代わって、半導体特性を有する金属酸化物である酸化物半導体をトランジスタに用いる技術が注目されている。
【０００５】
例えば、酸化物半導体として、一元系金属酸化物である酸化亜鉛や、ホモロガス化合物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物があり、それらを用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１乃至特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６５５２８号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２００７−１２３８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
酸化物半導体膜を形成する際、該酸化物半導体膜には構成元素でない水素が混入して形成されることがある。酸化物半導体膜中の水素の一部は、ドナーとして機能し、キャリアである電子を生成するため該酸化物半導体膜の導電性を増大させてしまう。このように、水素を含み、導電性が増大すると該酸化物半導体膜の半導体特性に問題が生じる。
【０００８】
例えば、水素を含み、導電性が増大した酸化物半導体膜をチャネル形成領域に適用したトランジスタは、しきい値電圧がマイナス方向に変動し、ゲート電極に電圧が印加されていない状態（Ｖｇｓ＝０Ｖ）においてドレイン電流が流れてしまう問題が生じる。なお、本明細書において、ドレイン電流とはソース電極とドレイン電極の間を流れる電流のことをいう。また、本明細書では、ゲート電極に電圧が印加されていない状態（Ｖｇｓ＝０Ｖ）においてドレイン電流が流れてしまうことをノーマリーオンとよぶ。
【０００９】
そこで、上記問題を鑑み、本発明の一態様は、良好な半導体特性を有する酸化物半導体膜の形成方法を提供することを課題の一とする。さらに、該酸化物半導体膜を適用し、良好な電気特性を有する半導体装置の作製方法を提供することを課題の一とする。
【課題を解決するための手段】
【００１０】
本発明の技術的思想は、加熱処理によって、酸化物半導体膜に含まれる水素を脱離させ、水素透過膜を介して該水素を水素捕縛膜に移動させることである。なお、該水素は水素捕縛膜に捕縛される。
【００１１】
本発明の一態様は、酸化物半導体膜を形成し、酸化物半導体膜上に接して水素を拡散する膜（水素透過膜）を形成し、該水素透過膜上に接して水素を捕縛する膜（水素捕縛膜）を形成し、加熱処理を行うことで、該酸化物半導体膜から水素を脱離させる酸化物半導体膜の形成方法である。
【００１２】
また、本発明の別の一態様は、酸化物半導体膜を形成し、酸化物半導体膜上に接して酸化物を有する水素透過膜を形成し、該水素透過膜上に接して水素捕縛膜を形成し、加熱処理を行うことで、該酸化物半導体膜から水素を脱離させつつ、水素透過膜から酸化物半導体膜に酸素を供給する酸化物半導体膜の形成方法である。
【００１３】
上記において、加熱処理を行った後は、水素透過膜および水素捕縛膜を除去することが可能である。なお、加熱処理を行った後であれば、水素透過膜および水素捕縛膜を除去した後も酸化物半導体膜における水素含有量は低減されている。
【００１４】
また、水素捕縛膜を構成する金属元素の主成分は、酸化物半導体膜を構成する金属元素の主成分と一致しているが、水素透過膜は、該金属元素を主成分として含まないものとする。
【００１５】
上記において、水素透過膜は酸化シリコン膜または酸化窒化シリコン膜とし、水素捕縛膜はインジウム（Ｉｎ）を含む酸窒化物膜とすることができる。なお、本明細書において、酸化窒化シリコン膜とは、その組成において、窒素よりも酸素の含有量が多いものをいう。また、本明細書において、Ｉｎを含む酸窒化物膜とは、その組成において、Ｉｎを含んで、かつ窒素よりも酸素の含有量が多いものをいい、特に酸化物材料を窒化させて形成するものをいう。
【００１６】
つまり、本発明の別の一態様は、酸化物半導体膜を形成し、酸化物半導体膜上に接して酸化シリコン膜または酸化窒化シリコン膜を形成し、酸化シリコン膜または酸化窒化シリコン膜上に接してＩｎを含む酸窒化物膜を形成し、加熱処理を行うことで、酸化物半導体膜から水素を脱離させる酸化物半導体膜の形成方法である。
【００１７】
さらに、上記酸化物半導体膜は、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いて形成し、上記Ｉｎを含む酸窒化物膜は、該Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料を窒化させて形成することができる。なお、本明細書では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いて形成した酸化物半導体膜をＩＧＺＯ膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜）とよび、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料を窒化させて形成した酸窒化物膜をＩＧＺＯＮ膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜）とよぶことにする。
【００１８】
また、加熱処理によって酸化物半導体膜から脱離した水素を効率よく拡散させる（透過させる）ために、水素透過膜は薄く形成することが好ましい。具体的には、水素透過膜を酸化シリコン膜または酸化窒化シリコン膜とする場合、その厚さは０．５ｎｍ以上１５ｎｍ以下、好ましくは２ｎｍ以上５ｎｍ以下とする。
【００１９】
また、上記した、水素を脱離させた酸化物半導体膜の形成方法を適用して、半導体装置を作製することができる。
【発明の効果】
【００２０】
本発明の一態様によれば、水素含有量が低減され、且つ良好な半導体特性を有する酸化物半導体膜の形成方法を提供することができる。さらに、該酸化物半導体膜を適用し、良好な電気特性を有する半導体装置の作製方法を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一態様である酸化物半導体膜の形成方法を説明する断面図。
【図２】本発明の一態様である半導体装置の上面図および断面図。
【図３】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図４】本発明の一態様であるトランジスタを用いた液晶表示装置の回路図の一例。
【図５】本発明の一態様であるトランジスタを用いた半導体記憶装置の回路図の一例、およびキャパシタに保持された電圧の時間変化を示す図。
【図６】本発明の一態様であるトランジスタを用いた半導体記憶装置の一例を示す回路図、および容量配線の電圧とドレイン電流の関係を示す図。
【図７】本発明の一態様であるトランジスタを用いたＣＰＵの具体例を示すブロック図およびその一部の回路図。
【図８】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図９】酸化物半導体膜に含まれる水素濃度プロファイルを示す図。
【発明を実施するための形態】
【００２２】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２３】
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２４】
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
【００２５】
「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２６】
本明細書において、レジストマスクを用いてエッチングを行う際、エッチングを行った後、明細書に明記されていない場合も該レジストマスクは剥離するものとする。
【００２７】
本明細書において、「オン電流」とは、トランジスタが導通状態のときに、ソースとドレインの間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧（ソースを基準としたソースとゲートの電位差）がトランジスタのしきい値電圧よりも大きいときに、ソースとドレインとの間に流れる電流が、オン電流である。また「オフ電流」とは、トランジスタが非導通状態としたときに、意図せずにソースとドレインの間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧がトランジスタのしきい値電圧よりも小さいときに、ソースとドレインとの間に流れる電流が、オフ電流である。
【００２８】
（実施の形態１）
本実施の形態では、本発明の一態様である酸化物半導体膜の形成方法について説明する。具体的には、水素を脱離させた酸化物半導体膜の形成方法について、図１を用いて説明する。
【００２９】
基板１０１は、材質などに大きな制限はないが、少なくとも、後に行う加熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、基板１０１として、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０１として用いてもよい。さらに、金属材料で構成された導電性を有する基板表面に絶縁性の膜を形成したものを用いてもよい。
【００３０】
また、基板１０１として可撓性基板を用いてもよい。可撓性基板上にトランジスタを設ける場合、可撓性基板上に直接、本発明の一態様に係る酸化物半導体膜を形成してもよい。さらに、一度、他の基板に該酸化物半導体膜を形成したのち、これを剥離し、可撓性基板に転置してもよい。なお、該酸化物半導体膜を剥離し、可撓性基板に転置するためには、該他の基板と該酸化物半導体膜との間に、剥離が容易な領域を設けることが好ましい。
【００３１】
次に、基板１０１上に酸化物半導体膜１０３を形成する（図１（Ａ）参照）。酸化物半導体膜１０３は半導体特性を有する金属酸化物で形成される。また、酸化物半導体膜１０３の結晶性には特に限定はなく、例えば、非晶質の酸化物半導体膜、単結晶の酸化物半導体膜、多結晶の酸化物半導体膜などとすることができる。
【００３２】
酸化物半導体膜１０３は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜としてもよい。
【００３３】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００３４】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００３５】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００３６】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００３７】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
【００３８】
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
【００３９】
酸化物半導体膜１０３は、スパッタリング法、分子線エピタキシー法、原子層堆積法またはパルスレーザー蒸着法により形成すればよい。酸化物半導体膜１０３の厚さは、形成する酸化物半導体膜の種類および形成時間などを考慮し、所望の厚さとすればよい。
【００４０】
酸化物半導体膜１０３に適用できる半導体特性を有する金属酸化物としては、以下の材料がある。例えば、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、一元系金属酸化物であるＩｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いればよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。
【００４１】
酸化物半導体膜１０３にＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いる場合、Ｉｎ、Ｇａ、およびＺｎを含む金属酸化物ターゲットの一例として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比を有するものがある。さらに、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲット、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲット、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：１：８［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。
【００４２】
また、酸化物半導体膜１０３にＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比で、Ｉｎ／Ｚｎ＝０．５以上５０以下、好ましくはＩｎ／Ｚｎ＝１以上２０以下、さらに好ましくはＩｎ／Ｚｎ＝１．５以上１５以下とする。Ｚｎの原子数比を前述の範囲とすることで、トランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとすると好ましい。
【００４３】
また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。例えば、酸化物半導体膜１０３に化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまたはＧａおよびＣｏなどを用いてもよい。
【００４４】
なお、後に形成する水素捕縛膜を構成する金属元素は、酸化物半導体膜１０３を構成する金属元素と一致することが好ましく、さらに該水素捕縛膜はＩｎを含む酸窒化物膜が好ましいため、本実施の形態において酸化物半導体膜１０３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いてスパッタリング法によりＩＧＺＯ膜を形成する。
【００４５】
また、後に行う加熱処理によって、酸化物半導体膜１０３中の水素を脱離させることができるが、酸化物半導体膜１０３を形成する際にできる限り、酸化物半導体膜１０３に含まれる水素濃度を低減させておくほうがよい。具体的には、スパッタリング法により酸化物半導体膜１０３を形成する際、水素濃度を低減させるには、スパッタリング装置の処理室内に供給する雰囲気ガスとして、水素、水、水酸基または水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、および希ガスと酸素との混合ガスを適宜用いればよい。さらには、該処理室の排気は、水の排気能力の高いクライオポンプおよび水素の排気能力の高いスパッタイオンポンプを組み合わせて用いればよい。
【００４６】
上記スパッタリング装置および上記スパッタリング法により、水素の混入が低減された酸化物半導体膜１０３を形成することができる。なお、上記スパッタリング装置および上記スパッタリング法を用いても酸化物半導体膜１０３は少なからず窒素を含んで形成される。例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される酸化物半導体膜１０３の窒素濃度は、５×１０１８ｃｍ−３未満となる。
【００４７】
酸化物半導体膜１０３上に水素透過膜１０５を形成する。水素透過膜１０５は、後に行う加熱処理によって、酸化物半導体膜１０３から脱離した水素を拡散する（透過する）機能を有する膜である。水素透過膜１０５は、該機能を有する膜であればよく、導電膜、絶縁膜または半導体膜などを適用できる。また、水素透過膜１０５を形成する方法は、スパッタリング法など酸化物半導体膜１０３に適用できる方法の他に、プラズマＣＶＤ法を用いてもよい。
【００４８】
ここで、酸化物半導体の化学量論比に対して酸素が少ない状態、所謂、酸化物半導体の酸素欠損について説明する。酸化物半導体膜を形成する際または形成後に、該酸化物半導体膜には酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体における酸素欠損は、その酸素欠損の一部がドナーとなりキャリアである電子を生成し、形成した酸化物半導体膜の導電性を増大させてしまう。それゆえ、形成した酸化物半導体膜の半導体特性を低下させてしまう。
【００４９】
そこで、水素透過膜１０５に酸化物を有する膜を用いることで、後に行う加熱処理によって、酸化物半導体膜１０３から水素を脱離させつつ、酸化物半導体膜１０３に酸素を供給できる。酸化物半導体膜１０３に酸素が供給されることで、酸化物半導体膜１０３の酸素欠損が低減され、キャリアである電子の生成が抑制される。具体的には、該酸化物を有する膜として、酸化シリコン膜または酸化窒化シリコン膜を用いることができる。
【００５０】
また、後に行う加熱処理によって酸化物半導体膜１０３から脱離した水素を効率よく拡散させる（透過させる）ために、水素透過膜１０５は薄く形成することが好ましい。具体的には、水素透過膜１０５を酸化シリコン膜または酸化窒化シリコン膜とする場合、その厚さは０．５ｎｍ以上１５ｎｍ以下、好ましくは２ｎｍ以上５ｎｍ以下とすればよい。
【００５１】
なお、本実施の形態において、水素透過膜１０５はスパッタリング法により酸化シリコン膜を５ｎｍの厚さで形成するものとする。
【００５２】
次に、水素透過膜１０５上に水素捕縛膜１０７を形成する。ここまでの工程で得られる構成を図１（Ｂ）に示す。水素捕縛膜１０７は、後に行う加熱処理によって、酸化物半導体膜１０３から脱離し、さらに水素透過膜１０５を拡散した（透過した）水素を捕縛する機能を有した膜である。該機能を有した膜であれば、導電膜、絶縁膜および半導体膜など、特に限定なく水素捕縛膜１０７に適用できる。水素捕縛膜１０７を形成する方法は、スパッタリング法など酸化物半導体膜１０３に適用できる方法の他に、プラズマＣＶＤ法を用いてもよい。
【００５３】
水素捕縛膜１０７は、Ｉｎを含む酸窒化物膜とすることが好ましい。具体的には、少なくとも窒化インジウムを含み、加えて酸化インジウム、酸化ガリウム、酸化亜鉛、酸化スズ、酸化アルミニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化タンタルおよび酸化シリコンの一種以上を含む材料を用いて形成した膜である。さらに、水素捕縛膜１０７は、窒素濃度が０．０１ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下とし、該窒素濃度は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によって定量化できる。
【００５４】
また、水素捕縛膜１０７は、水素透過膜１０５を拡散した（透過した）水素を捕縛する機能を有した膜であれば、半導体膜に限らず、導電膜、または絶縁膜などを適用できる。
【００５５】
水素捕縛膜１０７に用いるＩｎを含む酸窒化物膜をスパッタリング法で形成する場合、少なくとも酸化インジウムを含むターゲットを用い、窒化させるガスを供給して形成する。該ターゲットは、酸化インジウムに加えて酸化ガリウム、酸化亜鉛、酸化スズ、酸化アルミニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化タンタルおよび酸化シリコンの少なくとも一種以上を含む材料を用いてもよい。また、該窒化させるガスは、少なくとも窒素を用いて、窒素の他に、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノンなど）および酸素のいずれか一種以上を用いてもよい。
【００５６】
特に、水素捕縛膜１０７を構成する金属元素の主成分は、酸化物半導体膜１０３を構成する金属元素の主成分と一致してもよいし、または水素捕縛膜１０７は酸化物半導体膜１０３の成分を含む事が望ましいことから、水素捕縛膜１０７は、酸化物半導体膜１０３と同じ金属酸化物材料で形成することができる。したがって、酸化物半導体膜１０３をＩＧＺＯ膜とする場合、水素捕縛膜１０７はＩＧＺＯＮ膜とすることができる。なお、ＩＧＺＯＮ膜は、ＩＧＺＯ膜を形成する装置の処理室内に供給された窒素を含むガスでＩＧＺＯターゲットをスパッタすることで得られる。
【００５７】
また、水素捕縛膜１０７の厚さは、形成する膜の種類および形成時間などを考慮し、所望の厚さとすればよいが、酸化物半導体膜１０３から脱離した水素を効率よく捕縛するために、ある程度厚く形成することが好ましい。具体的には、１０ｎｍ以上５００ｎｍ以下とすればよい。
【００５８】
なお、本実施の形態において、水素捕縛膜１０７はスパッタリング法によりＩＧＺＯＮ膜を３００ｎｍの厚さで形成するものとする。
【００５９】
また、酸化物半導体膜１０３、水素透過膜１０５および水素捕縛膜１０７は、真空下で連続して形成してもよい。例えば、基板１０１の表面に付着した水素を含む不純物を、熱処理またはプラズマ処理で除去した後、大気に暴露することなく酸化物半導体膜１０３を形成し、続けて大気に暴露することなく水素透過膜１０５および水素捕縛膜１０７を形成してもよい。このように連続して形成することで、基板１０１の表面に付着した水素を含む不純物を低減し、また、基板１０１と酸化物半導体膜１０３、酸化物半導体膜１０３と水素透過膜１０５、水素透過膜１０５と水素捕縛膜１０７との界面に、大気成分が付着することを抑制できる。これにより、後に行う加熱処理によって酸化物半導体膜１０３から脱離する水素を、効率よく拡散（または透過）および捕縛することができる。
【００６０】
次に、ここまでの工程で得られた構成に加熱処理を行う。該加熱処理を行うことで、酸化物半導体膜１０３に含まれていた水素を脱離させることができる。脱離した水素は、水素透過膜１０５を透過して水素捕縛膜１０７に捕縛される。つまり、該加熱処理によって、酸化物半導体膜１０３に含まれていた水素を水素捕縛膜１０７に移動させることができる。したがって、該加熱処理によって、水素濃度が低減され、かつ高純度化された酸化物半導体膜１０９が形成される。ここまでの工程で得られた構成を図１（Ｃ）に示す。
【００６１】
また、酸化物半導体膜１０３と水素捕縛膜１０７との間に水素透過膜１０５を形成することによって、酸化物半導体膜１０３と水素捕縛膜１０７とは隔てられて設けられることになる。例えば、酸化物半導体膜１０３上に水素捕縛膜１０７を直接設けた場合、加熱処理によって酸化物半導体膜１０３から脱離した水素の一部が、水素捕縛膜１０７に捕縛されずに酸化物半導体膜１０３と水素捕縛膜１０７との界面に残存することがある。しかし、酸化物半導体膜１０３と水素捕縛膜１０７との間に水素透過膜１０５を設けることで、加熱処理によって酸化物半導体膜１０３から脱離した水素を、酸化物半導体膜１０３に残存させることなく、水素捕縛膜１０７に移動させることができ、酸化物半導体膜１０３の水素濃度を十分に低減できる。
【００６２】
上記加熱処理の温度は、４５０℃超過基板１０１の歪み点温度未満とし、好ましくは５００℃以上基板１０１の歪み点温度未満、さらに好ましくは５５０℃以上基板１０１の歪み点温度未満とする。該温度は高いほど、酸化物半導体膜１０３から脱離する水素量は多くなる。また、基板１０１上に形成する酸化物半導体膜１０３の厚さが薄いほど、該温度を低くすることできる。
【００６３】
上記加熱処理に用いる加熱装置に特別な限定はなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置であってもよい。例えば、電気炉や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
【００６４】
上記加熱処理によって、形成された酸化物半導体膜１０９の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下である。なお、酸化物半導体膜１０９中の水素濃度は、ＳＩＭＳで定量化できる値である。酸化物半導体膜１０９は、ドナーとして機能する水素が低減され、キャリアである電子の生成が抑制されているため、良好な半導体特性を有する。
【００６５】
また、上記方法により得られた酸化物半導体膜１０９を、半導体装置、例えば、トランジスタのチャネル形成領域などに適用する際は、図１（Ｄ）に示すようにエッチングにより水素透過膜１０５および水素捕縛膜１０７を除去し、該トランジスタを作製すればよい。
【００６６】
さらに、水素捕縛膜１０７と酸化物半導体膜１０９は、構成する金属元素の主成分が一致していてもよく、水素捕縛膜１０７と酸化物半導体膜１０９は同じ金属酸化物材料で形成することができる。そのため、水素捕縛膜１０７と酸化物半導体膜１０９をエッチングする際のエッチングレートは同程度となる。しかし、水素透過膜１０５と水素捕縛膜１０７および水素透過膜１０５と酸化物半導体膜１０９とは、構成元素が異なるために水素透過膜１０５と水素捕縛膜１０７とはエッチングレートが異なり、水素透過膜１０５と酸化物半導体膜１０９とはエッチングレートが異なる。したがって、水素透過膜１０５および水素捕縛膜１０７を除去する際、水素捕縛膜１０７は酸化物半導体膜１０９に対して、高いエッチング選択比を得ることができる。つまり、酸化物半導体膜１０９を過剰にエッチングすることなく水素透過膜１０５および水素捕縛膜１０７を除去することができる。
【００６７】
具体的には、水素透過膜１０５を酸化シリコン膜とし、水素捕縛膜１０７をＩＧＺＯＮ膜とし、酸化物半導体膜１０９をＩＧＺＯ膜とする場合、該ＩＧＺＯＮ膜と該ＩＧＺＯ膜のエッチングレートが同程度であっても、該酸化シリコン膜と該ＩＧＺＯ膜のエッチングレートは異なるため、該酸化シリコン膜は該ＩＧＺＯ膜に対して高いエッチング選択比を得ることができる。したがって、該ＩＧＺＯ膜を過剰にエッチングすることなく、該酸化シリコン膜と該ＩＧＺＯＮ膜を除去することができる。
【００６８】
ここで、酸化物半導体膜１０３として、ＣＡＡＣ−ＯＳ膜を形成する方法について説明する。
【００６９】
ＣＡＡＣ−ＯＳ膜を形成する方法としては、以下２通りの方法がある。（１）１つの方法は、酸化物半導体膜の形成を、基板を加熱しながら１回行う方法であり、（２）もう１つの方法は、酸化物半導体膜の形成を２回に分けて、それぞれ酸化物半導体膜を形成した後に加熱処理を行う方法である。
【００７０】
はじめに、（１）の方法でＣＡＡＣ−ＯＳ膜を形成する場合について説明する。
【００７１】
基板１０１上に、基板１０１を加熱しながら酸化物半導体膜１０３を形成する。なお、酸化物半導体膜１０３は、上記の通り、スパッタリング法、分子線エピタキシー法、原子層堆積法またはパルスレーザー蒸着法により形成すればよい。
【００７２】
基板１０１を加熱する温度は、基板１０１の温度が１５０℃以上４５０℃以下となるようにし、好ましくは基板１０１の温度が２００℃以上３５０℃以下となるようにする。
【００７３】
酸化物半導体膜１０３の形成時に基板１０１の温度を高くすることで、酸化物半導体膜１０３において、非晶質部に対して結晶部が占める割合の多いＣＡＡＣ−ＯＳ膜とすることができる。
【００７４】
次に、（２）の方法でＣＡＡＣ−ＯＳ膜を形成する場合について説明する。
【００７５】
基板１０１の温度を２００℃以上４００℃以下に保ちながら、基板１０１上に１層目の酸化物半導体膜を形成し、窒素、酸素、希ガス、または乾燥空気の雰囲気下で、５５０℃以上基板１０１の歪み点温度未満の加熱処理を行う。該加熱処理によって、１層目の酸化物半導体膜の表面を含む領域に結晶領域（板状結晶を含む）が形成される。そして、２層目の酸化物半導体膜を１層目の酸化物半導体膜よりも厚く形成する。その後、再び５５０℃以上基板１０１の歪み点温度未満で加熱処理を行う。該加熱処理によって、結晶領域（板状結晶を含む）が形成された１層目の酸化物半導体膜を結晶成長の種として上方に結晶成長させ、２層目の酸化物半導体膜の表面を含む領域全体が結晶化される。なお、１層目の酸化物半導体膜および２層目の酸化物半導体膜は、上記したように酸化物半導体膜１０３に適用できる金属酸化物材料を用いればよい。なお、１層目の酸化物半導体膜は１ｎｍ以上１０ｎｍ以下で形成するのが好ましい。
【００７６】
以上より、酸化物半導体膜上に水素透過膜および水素捕縛膜を形成し、加熱処理により、該酸化物半導体膜から水素を脱離させ、さらには水素捕縛膜に捕縛させることで、水素濃度が低減された酸化物半導体膜を形成することができる。つまり、本実施の形態で説明した形成方法を用いることで、良好な半導体特性を有する酸化物半導体膜を得ることができる。
【００７７】
なお、本実施の形態で示した構成は、本明細書の他の実施の形態および実施例で示す構成と適宜組み合わせることができる。
【００７８】
（実施の形態２）
本実施の形態では、実施の形態１で説明した酸化物半導体膜の形成方法を適用した半導体装置の作製方法について説明する。ここでは、トランジスタを例に説明する。
【００７９】
実施の形態１で説明した酸化物半導体膜の形成方法を適用できるトランジスタの構造に特に限定はなく、トップゲート構造、ボトムゲート構造またはデュアルゲート構造のいずれにも適用できる。具体的には、トップゲート−トップコンタクト構造、トップゲート−ボトムコンタクト構造、ボトムゲート−トップコンタクト構造、またはボトムゲート−ボトムコンタクト構造のいずれにも適用できる。
【００８０】
本実施の形態では、一例としてトップゲート構造かつトップコンタクト構造のトランジスタに、実施の形態１で説明した酸化物半導体膜の形成方法を適用した場合について説明する。なお、該トランジスタをトランジスタ１００とし、トランジスタ１００の構造および作製方法は、実施の形態１で用いた符号を適宜用いて説明する。
【００８１】
図２（Ａ）にトランジスタ１００の上面図を示す。図２（Ｂ）には図２（Ａ）の一点鎖線Ａ−Ｂ間における断面図を示す。
【００８２】
トランジスタ１００は、基板１０１上に下地絶縁膜１０２が設けられ、下地絶縁膜１０２上に酸化物半導体膜１１１が設けられ、酸化物半導体膜１１１の上面および側面の一部に接してソース電極１１２ａおよびドレイン電極１１２ｂが設けられ、酸化物半導体膜１１１、ソース電極１１２ａおよびドレイン電極１１２ｂ上にゲート絶縁膜１１４が設けられ、ゲート絶縁膜１１４上にゲート電極１１６が酸化物半導体膜１１１と重畳して設けられている。なお、図２（Ａ）において、明瞭化のため、下地絶縁膜１０２およびゲート絶縁膜１１４は図示していない。
【００８３】
トランジスタ１００の作製方法について、図３を参照して説明する。
【００８４】
基板１０１は実施の形態１と同様であり、ここでは、基板１０１をガラス基板とする。
【００８５】
次に基板１０１上に下地絶縁膜１０２を形成する。下地絶縁膜１０２は、下記の材料を用いて単層構造、または積層構造として形成する。下地絶縁膜１０２は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。下地絶縁膜１０２の厚さに限定はないが、下地絶縁膜１０２の厚さは５０ｎｍ以上とすることが好ましい。これは、基板１０１からの不純物（例えば、ＬｉやＮａなどのアルカリ金属など）の拡散を防止する他に、トランジスタ１００の作製工程におけるエッチング工程によって、基板１０１がエッチングされることを防ぐために下地絶縁膜１０２を用いるからである。
【００８６】
下地絶縁膜１０２の材料としては、酸化シリコン、酸化ガリウム、もしくは酸化アルミニウムなどの酸化物絶縁膜、または窒化シリコン、もしくは窒化アルミニウムなどの窒化物絶縁膜、または酸化窒化シリコン、酸化窒化アルミニウム、もしくは窒化酸化シリコンから選ばれる絶縁膜を用いることができる。なお、下地絶縁膜１０２は、後に形成する酸化物半導体膜１０９と接する部分において酸素を含むことが好ましい。
【００８７】
ここで、酸化窒化シリコンとは、その組成において窒素よりも酸素の含有量が多いものをいい、窒化酸化シリコンとは、その組成において酸素よりも窒素の含有量が多いものをいう。
【００８８】
窒化アルミニウム膜、窒化酸化アルミニウム膜および窒化シリコン膜は、熱伝導率が高いため、下地絶縁膜１０２に用いることで、トランジスタ１００の放熱性を良好にすることができる。
【００８９】
トランジスタ１００の作製にあたり、ＬｉやＮａなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましい。基板１０１にアルカリ金属などの不純物を含むガラス基板を用いる場合、アルカリ金属の侵入防止のため、下地絶縁膜１０２として、上記窒化物絶縁膜を形成することが好ましい。
【００９０】
なお、下地絶縁膜１０２は、後に形成する酸化物半導体膜１０９と接する部分において酸素を含むことが好ましいため、上記窒化物絶縁膜を下地絶縁膜１０２に適用する場合は、該窒化物絶縁膜上に上記酸化物絶縁膜を形成し、積層構造にするとよい。
【００９１】
また、下地絶縁膜１０２は、後に形成する酸化物半導体膜１０９と接する部分において酸素を含むことが好ましいことから、下地絶縁膜１０２として、加熱により酸素放出される膜を用いてもよい。「加熱により酸素放出される」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算した酸素の放出量が１．０×１０１８ｃｍ−３以上、好ましくは３．０×１０２０ｃｍ−３以上であることをいう。
【００９２】
ここで、酸素の放出量をＴＤＳ分析で酸素原子に換算して定量する方法について説明する。
【００９３】
ＴＤＳ分析したときの気体の放出量は、イオン強度の積分値に比例する。このため、該積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料において検出したイオン強度の積分値に対する原子の密度の割合をいう。
【００９４】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるイオン強度の全てが酸素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【００９５】
【数１】
【００９６】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照できる。なお、上記した酸素の放出量の数値は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ｃｍ−３の水素原子を含むシリコンウェハを用いて測定した数値である。
【００９７】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【００９８】
なお、ＮＯ２は酸素分子の放出量である。絶縁膜においては、酸素原子に換算したときの酸素の放出量は、酸素分子の放出量の２倍となる。
【００９９】
加熱により酸素放出される膜の一例として、酸素が過剰な酸化シリコン（ＳｉＯＸ（ｘ＞２））膜がある。酸素が過剰な酸化シリコン（ＳｉＯＸ（ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものをいう。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。なお、本実施の形態では、下地絶縁膜１０２として該酸素が過剰な酸化シリコン膜を用いるものとする。
【０１００】
次に、下地絶縁膜１０２上に酸化物半導体膜１０９を形成する。酸化物半導体膜１０９としては、実施の形態１で説明した形成方法を用いてＩＧＺＯ膜を形成する（図１（Ａ）乃至（Ｄ）参照）。酸化物半導体膜１０９は、厚さ１０ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下となるようにして形成する。なお、ここまでの工程で得られた構成を図３（Ａ）に示す。
【０１０１】
酸化物半導体膜１０９（後に酸化物半導体膜１１１となる。）は、実施の形態１で説明したように加熱処理（便宜上、第１の加熱処理とする）により、水素が脱離しており、水素濃度が低減されている。なお、該水素濃度は実施の形態１と同様に１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下である。
【０１０２】
また、酸化物半導体膜１０９を形成する際、水素透過膜を酸化シリコン膜または酸化窒化シリコン膜のように酸化物を有する水素透過膜とするため、該水素透過膜から酸化物半導体膜１０９中に酸素が供給されている。さらに、本実施の形態における酸化物半導体膜１０９は、第１の加熱処理によって、下地絶縁膜１０２から酸素が供給されるため、酸化物半導体膜１０９中の酸素欠損はより低減している。加えて、第１の加熱処理により、下地絶縁膜１０２から、下地絶縁膜１０２と酸化物半導体膜１０９との界面近傍にも酸素が供給されるため、下地絶縁膜１０２と酸化物半導体膜１０９との界面準位も低減されている。
【０１０３】
酸化物半導体膜１０９上に、レジストマスクをフォトリソグラフィ工程により形成し、該レジストマスクを用いて所望の形状にエッチングして、島状の酸化物半導体膜１１０を形成する。該レジストマスクはフォトリソグラフィ工程の他にインクジェット法、印刷法等を適宜用いることができる。該エッチングは、ドライエッチングでもウェットエッチングでもよく、酸化物半導体膜１１０の側面がテーパ形状となるようにエッチングすることが好ましい。酸化物半導体膜１１０の側面をテーパ形状とすることで、本工程以降のトランジスタ１００の作製において、形成される膜の被覆性を向上させることができ、該膜の断切れを防止することができる。ドライエッチングの場合、テーパ形状は、該レジストマスクを後退させつつエッチングすることで形成することができる。
【０１０４】
次に、酸化物半導体膜１１０の上面および側面の一部に接するソース電極１１２ａおよびドレイン電極１１２ｂを形成する。ソース電極１１２ａおよびドレイン電極１１２ｂに適用できる導電材料は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金である。また、ソース電極１１２ａおよびドレイン電極１１２ｂは、該導電材料を用いて、単層構造または積層構造として形成する。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０１０５】
上記した導電材料を用いて導電膜を形成し、フォトリソグラフィ工程によりレジストマスを該導電膜上に形成し、該レジストマスクを用いて、該導電膜を所望の形状にエッチングすることで、ソース電極１１２ａおよびドレイン電極１１２ｂを形成できる。該レジストマスクはフォトリソグラフィ工程の他にインクジェット法、印刷法等を適宜用いることができる。また、該エッチングはドライエッチングでもウェットエッチングでもよく、ソース電極１１２ａおよびドレイン電極１１２ｂの側面はテーパ形状となるよう加工することが好ましい。なぜなら、本工程以降のトランジスタ１００の作製において、形成される膜の被覆性を向上させることができ、該膜の断切れを防止することができるからである。ドライエッチングの場合、テーパ形状は、該レジストマスクを後退させつつエッチングすることで形成することができる。
【０１０６】
なお、ソース電極１１２ａおよびドレイン電極１１２ｂは、ソース配線およびドレイン配線としても機能する。また、ソース電極１１２ａおよびドレイン電極１１２ｂの厚さとしては、上記導電材料の電気抵抗や、作製工程にかかる時間を考慮し、適宜決めることができる。例えば、１０ｎｍ以上５００ｎｍ以下で形成すればよい。
【０１０７】
ここまでの工程で得られた構成を図３（Ｂ）に示す。
【０１０８】
次に、酸化物半導体膜１１０、ソース電極１１２ａおよびドレイン電極１１２ｂ上にゲート絶縁膜１１４を形成する。ゲート絶縁膜１１４は、下地絶縁膜１０２に適用できる材料を用いて、単層構造または積層構造として形成する。また、ゲート絶縁膜１１４の厚さは、１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下とするとよい。ゲート絶縁膜１１４についても、酸化物半導体膜１１０と接する部分において酸素を含んでいることが好ましい。さらに、ゲート絶縁膜１１４に加熱により酸素放出される膜を用いてもよい。
【０１０９】
ここまでの工程で得られた構成に対して第２の加熱処理を行ってもよい。第２の加熱処理を行うことで、酸化物半導体膜１１１を形成できる。第２の加熱処理は、酸化物半導体膜１１０から水素（水、水酸基または水素化物を含む）を放出させると共に、下地絶縁膜１０２およびゲート絶縁膜１１４に含まれる酸素の一部を放出し、酸化物半導体膜１１０中（加えて、下地絶縁膜１０２と酸化物半導体膜１１０との界面近傍、および酸化物半導体膜１１０とゲート絶縁膜１１４との界面近傍）に酸素を拡散させることができる。つまり、第２の加熱処理は、酸化物半導体膜１１１中の酸素欠損、下地絶縁膜１０２と酸化物半導体膜１１１との界面準位、および酸化物半導体膜１１１とゲート絶縁膜１１４との界面準位を低減させることができる。
【０１１０】
第２の加熱処理に用いる装置は、第１の加熱処理に適用できる装置を適宜用いればよい。第２の加熱処理の条件について、温度は１５０℃以上基板歪み点温度未満、好ましくは２５０℃以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下とし、酸化性雰囲気または不活性雰囲気で行う。ここで、酸化性雰囲気は、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性雰囲気は、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。処理時間は３分〜２４時間とする。２４時間を超える熱処理は生産性の低下を招くため好ましくない。なお、第２の加熱処理を行うタイミングは、ゲート絶縁膜１１４を形成した後であればいつでもよい。
【０１１１】
第１の加熱処理および第２の加熱処理によって、酸化物半導体膜１１１は水素濃度および酸素欠損が低減されているため、酸化物半導体膜１１１において、キャリアである電子の生成が抑制される。したがって、トランジスタ１００のしきい値電圧をマイナス方向へ変動することを抑制でき、ノーマリーオンを抑制できる。
【０１１２】
さらに、第１の加熱処理および第２の加熱処理によって、下地絶縁膜１０２と酸化物半導体膜１１１との界面準位、および酸化物半導体膜１１１とゲート絶縁膜１１４との界面準位が低減される。したがって、トランジスタ１００は、トランジスタ１００の動作に起因して生じうる電荷などが、下地絶縁膜１０２と酸化物半導体膜１１１との界面、および酸化物半導体膜１１１とゲート絶縁膜１１４との界面に捕獲されることを抑制できる。これにより、トランジスタ１００を電気特性の劣化の少ないトランジスタとすることができる。
【０１１３】
また、酸化物半導体膜１１１（エッチングおよび第２の加熱処理を行う前は酸化物半導体膜１０９）を、水素濃度が低減されたＣＡＡＣ−ＯＳ膜とする場合で、トランジスタ１００のチャネル形成領域は、水素濃度が低減されたＣＡＡＣ−ＯＳ膜で構成されることになる。これにより、トランジスタ１００は光照射（可視光または紫外光）の前後およびＢＴ（ゲート・熱バイアス）ストレス試験前後において、しきい値電圧の変動が小さくなり、安定した電気特性を有する信頼性の高いトランジスタとすることができる。なお、該水素濃度は１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下である。
【０１１４】
また、第１の加熱処理および第２の加熱処理によって、酸化物半導体膜１１１は、水素濃度が十分に低減（高純度化）され、かつ十分な酸素を供給されて酸素欠損に起因するバンドギャップ中の欠陥準位が低減されている。このため、トランジスタ１００のオフ電流は低減する。具体的には、室温（２５℃）でのオフ電流（ここでは、チャネル長３μｍかつチャネル幅１μｍにおける値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。なお、ＬｉやＮａなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましく、酸化物半導体膜１０９（後に酸化物半導体膜１１０となる。）中において２×１０１６ｃｍ−３以下、好ましくは、１×１０１５ｃｍ−３以下の濃度とすることが好ましい。さらに、アルカリ土類金属も不純物であるため含有量を少なくすることが好ましい。
【０１１５】
なお、第１の加熱処理によって形成される酸化物半導体膜１０９は、良好な電気特性を有するトランジスタ１００が作製可能な程度に水素濃度が十分に低減され、かつ酸素欠損に起因するバンドギャップ中の欠陥準位が十分に低減されたものであれば、酸化物半導体膜１１１を形成するための第２の加熱処理は省略してもよい。
【０１１６】
ここまでの工程で得られた構成を図３（Ｃ）に示す。
【０１１７】
次に、ゲート絶縁膜１１４上に、酸化物半導体膜１１１と重畳するゲート電極１１６を形成する。ゲート電極１１６は、ソース電極１１２ａおよびドレイン電極１１２ｂと同様に形成すればよい。なお、ここまでの工程で得られた構成を図３（Ｄ）に示す。
【０１１８】
また、ゲート絶縁膜１１４、および、ゲート電極１１６として加工される前の導電膜は、大気に暴露することなく、連続で形成することが好ましい。これにより、ゲート絶縁膜１１４およびゲート電極１１６の界面に大気成分が付着することを抑制でき、トランジスタ１００の電気特性を良好にすることができる。
【０１１９】
また、ゲート絶縁膜１１４とゲート電極１１６との間に、酸化物半導体膜１０９を形成する際に用いる水素捕縛膜、特に、Ｉｎを含む酸窒化物膜を設けてもよい。具体的には、少なくとも窒化インジウムを含み、加えて酸化インジウム、酸化ガリウム、酸化亜鉛、酸化スズ、酸化アルミニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化タンタルおよび酸化シリコンの一種以上を含む材料で形成した膜である。Ｉｎを含む酸窒化物膜中に含まれる水素の一部はキャリアである電子を生成する。電子は負の電荷を有するため、ゲート電極から余分に負のバイアスが印加されているのと同様に電界が生じ、トランジスタのしきい値電圧をプラス方向にシフトさせる。Ｉｎを含む酸窒化物膜に含まれる窒素濃度を制御することで、Ｉｎを含む酸窒化物膜に含まれる水素濃度を制御することができる。なお、該酸窒化物膜の水素濃度はＳＩＭＳで定量化でき、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下とする。該水素濃度にすることで、トランジスタのしきい値電圧のマイナス方向への変動を抑制することができる。
【０１２０】
ここまでの工程によって、トランジスタ１００を作製できる。
【０１２１】
また、図３（Ｅ）に示すように、ゲート絶縁膜１１４およびゲート電極１１６上に保護絶縁膜１１８を設ける構成としてもよい。保護絶縁膜１１８には、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜または窒化シリコン膜を用い、スパッタリング法、ＣＶＤ法などで形成すればよい。このとき、保護絶縁膜１１８には、加熱により酸素を放出しにくい膜を用いることが好ましい。これは、酸化物半導体膜１１１の導電率を低下させないためである。具体的には、ＣＶＤ法により、シランガスを主材料とし、酸化窒素ガス、窒素ガス、水素ガスおよび希ガスから適切な原料ガスを混合して成膜すればよい。また、成膜する際の基板温度を３００℃以上５５０℃以下とすればよい。ＣＶＤ法を用いることで、加熱により酸素を放出しにくい膜とすることができる。
【０１２２】
なお、必要に応じて、ゲート絶縁膜１１４および保護絶縁膜１１８を開口し、ゲート電極１１６、ソース電極１１２ａおよびドレイン電極１１２ｂを露出させる。
【０１２３】
以上より、本発明の一態様である酸化物半導体膜の形成方法を用いて半導体装置を作製することができる。また、該半導体装置は、良好な半導体特性を有する酸化物半導体膜を用いていることから、良好な電気特性を有する。
【０１２４】
なお、本実施の形態で示した構成は、本明細書の他の実施の形態および実施例で示す構成と適宜組み合わせることができる。
【０１２５】
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタを用いて作製した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本発明の一形態を適用した例について説明するが、これに限定されるものではない。例えば、発光装置の一つであるＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に本発明の一形態を適用することも、当業者であれば容易に想到しうるものである。
【０１２６】
図４にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、ソース線ＳＬ＿１乃至ＳＬ＿ａ、ゲート線ＧＬ＿１乃至ＧＬ＿ｂおよび複数の画素２２００を有する。画素２２００は、トランジスタ２２３０と、キャパシタ２２２０と、液晶素子２２１０と、を含む。こうした画素２２００が複数集まって液晶表示装置の画素部を構成する。なお、単にソース線またはゲート線を指す場合には、ソース線ＳＬまたはゲート線ＧＬと記載することもある。
【０１２７】
トランジスタ２２３０は、本発明の一態様である実施の形態２で示したトランジスタを用いる。実施の形態２で示したトランジスタは、電界効果移動度が高いなど電気特性が良好であるため表示品位の高い表示装置を得ることができる。また、実施の形態２で示したトランジスタは、オフ電流が極めて小さいため、消費電力の低い表示装置を得ることができる。
【０１２８】
ゲート線ＧＬはトランジスタ２２３０のゲートと接続し、ソース線ＳＬはトランジスタ２２３０のソースと接続し、トランジスタ２２３０のドレインは、キャパシタ２２２０の一方の容量電極および液晶素子２２１０の一方の画素電極と接続する。キャパシタ２２２０の他方の容量電極および液晶素子２２１０の他方の画素電極は、共通電極と接続する。なお、共通電極はゲート線ＧＬと同一層かつ同一材料で設けてもよい。
【０１２９】
また、ゲート線ＧＬは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態２で示したトランジスタを含んでもよい。
【０１３０】
また、ソース線ＳＬは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態２で示したトランジスタを含んでもよい。
【０１３１】
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基板上に形成し、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ワイヤボンディング、またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方法を用いて接続してもよい。
【０１３２】
また、トランジスタは静電気などにより破壊されやすいため、表示装置には保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１３３】
ゲート線ＧＬにトランジスタ２２３０のしきい値電圧以上になるように電圧を印加すると、ソース線ＳＬから供給された電荷がトランジスタ２２３０のドレイン電流となってキャパシタ２２２０に蓄積される。１行分の充電後、該行にあるトランジスタ２２３０はオフ状態となり、ソース線ＳＬから電圧が掛からなくなるが、キャパシタ２２２０に蓄積された電荷によって必要な電圧を維持することができる。その後、次の行のキャパシタ２２２０の充電に移る。このようにして、１行からｂ行の充電を行う。
【０１３４】
なお、トランジスタ２２３０にオフ電流の小さなトランジスタを用いる場合、キャパシタ２２２０の電圧を維持する期間を長くすることができる。この効果によって、動きの少ない画像（静止画を含む。）では、表示の書き換え周波数を低減でき、さらなる消費電力の低減が可能となる。また、キャパシタ２２２０の容量をさらに小さくすることが可能となるため、充電に必要な消費電力を低減することができる。
【０１３５】
以上のように、本発明の一態様によって、表示品位が高く、消費電力の小さい液晶表示装置を提供することができる。
【０１３６】
（実施の形態４）
本実施の形態では、実施の形態２で示したトランジスタを用いて、半導体記憶装置を作製する例について説明する。
【０１３７】
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。
【０１３８】
不揮発性半導体記憶装置の代表例としては、トランジスタのゲートとチャネル領域との間にフローティングゲートを有し、当該フローティングゲートに電荷を保持することで記憶を行うフラッシュメモリがある。
【０１３９】
上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態２で示したトランジスタを適用することができる。
【０１４０】
まずは、実施の形態２で示したトランジスタを適用した半導体記憶装置であるメモリセルについて図５を用いて説明する。
【０１４１】
メモリセルは、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジスタＴｒと、キャパシタＣと、を有する（図５（Ａ）参照）。
【０１４２】
キャパシタＣに保持された電圧の時間変化は、トランジスタＴｒのオフ電流によって図５（Ｂ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１まで充電された電圧は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。この期間を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿１の間にリフレッシュをする必要がある。
【０１４３】
ここで、トランジスタＴｒに実施の形態２で示したトランジスタを適用すると、オフ電流が小さいため、保持期間Ｔ＿１を長くすることができる。即ち、リフレッシュ期間を長くとることが可能となるため、消費電力を低減することができる。例えば、高純度化されオフ電流が１×１０−２１Ａ以下、好ましくは１×１０−２４Ａ以下となった酸化物半導体膜を用いたトランジスタでメモリセルを構成すると、電力を供給せずに数日間から数十年間に渡ってデータを保持することが可能となる。
【０１４４】
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さい半導体記憶装置を得ることができる。
【０１４５】
次に、実施の形態２で示したトランジスタを適用した不揮発性の半導体記憶装置のメモリセルについて図６を用いて説明する。
【０１４６】
図６（Ａ）は、上記メモリセルの回路図である。メモリセルは、トランジスタＴｒ＿１と、トランジスタＴｒ＿１のゲートと接続するゲート配線ＧＬ＿１と、トランジスタＴｒ＿１のソースと接続するソース配線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ＿２のソースと接続するソース配線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続するドレイン配線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端と接続する容量配線ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよびトランジスタＴｒ＿２のゲートと接続するノードＮと、を有する。
【０１４７】
なお、図６に示すメモリセルは、ノードＮの電圧に応じて、トランジスタＴｒ＿２のしきい値電圧が変動することを利用したものである。例えば、図６（Ｂ）は容量配線ＣＬの電圧Ｖ＿ＣＬと、トランジスタＴｒ＿２を流れるドレイン電流Ｉｄｓ＿２との関係を説明する図である。
【０１４８】
ここで、ノードＮは、トランジスタＴｒ＿１を介して電圧を調整することができる。例えば、ＳＬ＿１の電圧をＶＤＤとする。このとき、ＧＬ＿１の電圧をＴｒ＿１のしきい値電圧ＶｔｈにＶＤＤを加えた電圧以上とすることで、ノードＮの電圧をＨＩＧＨにすることができる。また、ＧＬ＿１の電圧をＴｒ＿１のしきい値電圧Ｖｔｈ以下とすることで、ノードＮの電圧をＬＯＷにすることができる。
【０１４９】
そのため、Ｎ＝ＬＯＷで示したＶ＿ＣＬ−Ｉｄｓ＿２カーブと、Ｎ＝ＨＩＧＨで示したＶＣＬ−Ｉｄｓ＿２カーブのいずれかを得ることができる。即ち、Ｎ＝ＬＯＷでは、Ｖ＿ＣＬ＝０ＶにてＩｄｓ＿２が小さいため、データ０となる。また、Ｎ＝ＨＩＧＨでは、Ｖ＿ＣＬ＝０ＶにてＩｄｓ＿２が大きいため、データ１となる。このようにして、データを記憶することができる。
【０１５０】
ここで、トランジスタＴｒ＿１に実施の形態２で示したトランジスタを適用すると、該トランジスタはオフ電流を極めて小さくすることができるため、ノードＮに蓄積された電荷がトランジスタＴｒ＿１のソースおよびドレイン間を通して意図せずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、本発明の一態様を用いることでトランジスタＴｒ＿１のしきい値電圧が調整されるため、書き込みに必要な電圧を低減することが可能となり、フラッシュメモリなどと比較して消費電力を低減することができる。
【０１５１】
なお、トランジスタＴｒ＿２に、実施の形態２で示したトランジスタを適用しても構わない。
【０１５２】
以上のように、本発明の一態様によって、長期間の信頼性が高く、消費電力の小さく、集積度の高い半導体記憶装置を得ることができる。
【０１５３】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１５４】
（実施の形態５）
実施の形態２で示したトランジスタを少なくとも一部に用いてＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を構成することができる。
【０１５５】
図７（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図７（Ａ）に示すＣＰＵは、基板１１９０上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図７（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０１５６】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０１５７】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０１５８】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
【０１５９】
図７（Ａ）に示すＣＰＵでは、レジスタ１１９６に、記憶素子が設けられている。レジスタ１１９６の記憶素子には、実施の形態４に示すいずれかの記憶素子を用いることができる。
【０１６０】
図７（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有する記憶素子において、位相反転素子によるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。位相反転素子によるデータの保持が選択されている場合、レジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内の記憶素子への電源電圧の供給を停止することができる。
【０１６１】
電源停止に関しては、図７（Ｂ）または図７（Ｃ）に示すように、記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図７（Ｂ）および図７（Ｃ）の回路の説明を行う。
【０１６２】
図７（Ｂ）および図７（Ｃ）では、記憶素子への電源電位の供給を制御するスイッチング素子に、酸化物半導体を活性層に用いたトランジスタを含む記憶回路の構成の一例を示す。
【０１６３】
図７（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、記憶素子１１４２を複数有する記憶素子群１１４３とを有している。具体的に、各記憶素子１１４２には、実施の形態４に示す記憶素子を用いることができる。記憶素子群１１４３が有する各記憶素子１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、記憶素子群１１４３が有する各記憶素子１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
【０１６４】
図７（Ｂ）では、スイッチング素子１１４１として、酸化物半導体などのバンドギャップの大きい半導体を活性層に有するトランジスタを用いており、該トランジスタは、そのゲートに与えられる信号ＳｉｇＡによりスイッチングが制御される。
【０１６５】
なお、図７（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
【０１６６】
また、図７（Ｂ）では、スイッチング素子１１４１により、記憶素子群１１４３が有する各記憶素子１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
【０１６７】
また、図７（Ｃ）には、記憶素子群１１４３が有する各記憶素子１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、記憶素子群１１４３が有する各記憶素子１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
【０１６８】
記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
【０１６９】
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などのＬＳＩにも応用可能である。
【０１７０】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１７１】
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラやデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などがある。
【０１７２】
図８（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。本発明の一態様は、表示部９６０３に適用することができる。本発明の一態様を用いることで、表示部９６０３のサイズを大きくしたときにも消費電力の低いテレビジョン装置とすることができる。
【０１７３】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０１７４】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１７５】
図８（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。本発明の一態様は、表示部９７０３に適用することができる。本発明の一態様を用いることで、表示部９７０３のサイズを大きくしたときにも消費電力の低いデジタルフォトフレームとすることができる。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０１７６】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０１７７】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０１７８】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例１】
【０１７９】
本実施例では、実施の形態１にならって酸化物半導体膜を形成し、該酸化物半導体膜に含まれる水素濃度を評価した結果について説明する。なお、該酸化物半導体膜を試料Ａとする。
【０１８０】
はじめに、試料Ａの作製方法について図１を参照して説明する。
【０１８１】
まず、基板１０１として石英基板を用いた。基板１０１上にスパッタリング法により酸化物半導体膜１０３を３００ｎｍの厚さで形成した（図１（Ａ）参照）。本実施例では、酸化物半導体膜１０３はＩＧＺＯ膜とした。該ＩＧＺＯ膜は、スパッタリング装置の反応室にアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ供給し、該反応室内の圧力を０．４Ｐａとし、電力を０．５ｋＷとし、基板１０１の温度を２００℃となるようにし、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］のターゲットを用いて形成した。
【０１８２】
次に、酸化物半導体膜１０３上に水素透過膜１０５である酸化シリコン膜をスパッタリング法により５ｎｍの厚さで形成した。該酸化シリコン膜は、スパッタリング装置の反応室にアルゴンガスを２５ｓｃｃｍ、酸素ガスを２５ｓｃｃｍ供給し、該反応室内の圧力を０．４Ｐａとし、電力を１．０ｋＷとし、基板１０１の温度を１００℃となるようにし、ＳｉＯ２ターゲットを用いて形成した。
【０１８３】
次に、水素透過膜１０５上に水素捕縛膜１０７である酸窒化物膜をスパッタリング法により３００ｎｍの厚さで形成した（図１（Ｂ）参照）。本実施例では、該酸窒化膜をＩＧＺＯＮ膜とした。該ＩＧＺＯＮ膜は、スパッタリング装置の反応室に窒素ガスを４０ｓｃｃｍ供給し、該反応室内の圧力を０．４Ｐａとし、電力を０．５ｋＷとし、基板１０１の温度を２００℃となるようにし、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］のターゲットを用いて形成した。
【０１８４】
次に、ここまでの工程で得られた構成に加熱処理を行った（図１（Ｃ）参照）。該加熱処理は、加熱する温度を５５０℃とし、窒素雰囲気下で１時間行った。なお、該加熱処理を行ったものを試料Ａとし、該加熱処理を行っていないものを比較例とした。比較例は該加熱処理を行っていないこと以外は試料Ａと同じ工程で作製した試料である。
【０１８５】
次に、試料Ａにおける水素濃度をＳＩＭＳで評価し、その結果を図９に示した。図９において、縦軸は試料Ａおよび比較例に含まれる水素濃度を表し、横軸は試料Ａおよび比較例の表面（ＩＧＺＯＮ膜表面）から基板方向への深さを表している。また、試料Ａの水素濃度プロファイルを実線で示し、比較例の水素濃度プロファイルを破線で示した。試料Ａおよび比較例において、ＩＧＺＯ膜中の水素濃度で信頼性の高い値の範囲は横軸３００ｎｍ付近から５５０ｎｍ付近までの範囲であり、ＩＧＺＯＮ膜中水素濃度で信頼性の高い値の範囲は横軸５０ｎｍ付近から１５０ｎｍ付近の範囲である。また、横軸２００ｎｍ付近から２５０ｎｍ付近の範囲に存在するピークは、酸化シリコン膜が５ｎｍと薄いために発生するピークであり、この範囲に水素濃度は信頼性の低い値である。また、横軸６００ｎｍ付近の水素濃度の値は石英基板（基板１０１）に起因するものである。
【０１８６】
図９より、ＩＧＺＯ膜に相当する範囲において、試料Ａの水素濃度は、比較例の水素濃度よりも低減していることが確認された。また、ＩＧＺＯＮ膜に相当する範囲において、試料Ａの水素濃度は、比較例の水素濃度よりも増大していることが確認された。
【０１８７】
以上より、ＩＧＺＯ膜上に酸化シリコン膜およびＩＧＺＯＮ膜を形成し、加熱処理を行うことで該ＩＧＺＯ膜中の水素が脱離し、該水素は酸化シリコン膜を透過し、ＩＧＺＯＮ膜に捕縛されることが確認された。
【０１８８】
本実施例より、酸化物半導体膜上に水素透過膜を形成し、該水素透過膜上に水素捕縛膜を形成し、加熱処理を行うことで、該酸化物半導体膜から水素を脱離させ、さらには水素捕縛膜に捕縛させることでき、水素濃度が低減された酸化物半導体膜を形成できることが確認された。
【符号の説明】
【０１８９】
１００ トランジスタ
１０１ 基板
１０２ 下地絶縁膜
１０３ 酸化物半導体膜
１０５ 水素透過膜
１０７ 水素捕縛膜
１０９ 酸化物半導体膜
１１０ 酸化物半導体膜
１１１ 酸化物半導体膜
１１２ａ ソース電極
１１２ｂ ドレイン電極
１１４ ゲート絶縁膜
１１６ ゲート電極
１１８ 保護絶縁膜
１１４１ スイッチング素子
１１４２ 記憶素子
１１４３ 記憶素子群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２２００ 画素
２２１０ 液晶素子
２２２０ キャパシタ
２２３０ トランジスタ
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
【特許請求の範囲】
【請求項１】
酸化物半導体膜を形成し、
前記酸化物半導体膜上に接して水素透過膜を形成し、
前記水素透過膜上に接して水素捕縛膜を形成し、
加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させることを特徴とする酸化物半導体膜の形成方法。
【請求項２】
酸化物半導体膜を形成し、
前記酸化物半導体膜上に接して酸化物を有する水素透過膜を形成し、
前記水素透過膜上に接して水素捕縛膜を形成し、
加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させつつ、前記水素透過膜から前記酸化物半導体膜に酸素を供給することを特徴とする酸化物半導体膜の形成方法。
【請求項３】
請求項１または請求項２において、
前記加熱処理後に、前記水素透過膜および前記水素捕縛膜を除去することを特徴とする酸化物半導体膜の形成方法。
【請求項４】
請求項３において、
前記水素捕縛膜を構成する金属元素の主成分と前記酸化物半導体膜を構成する金属元素の主成分とが一致しており、
前記水素透過膜は、前記金属元素を主成分として含まないことを特徴とする酸化物半導体膜の形成方法。
【請求項５】
酸化物半導体膜を形成し、
前記酸化物半導体膜上に接して酸化シリコン膜または酸化窒化シリコン膜を形成し、
前記酸化シリコン膜または前記酸化窒化シリコン膜上に接してインジウムを含む酸窒化物膜を形成し、
加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させることを特徴とする酸化物半導体膜の形成方法。
【請求項６】
請求項５において、
前記酸化物半導体膜がＩｎ−Ｇａ−Ｚｎ−Ｏ膜であり、
前記Ｉｎを含む酸窒化物膜がＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜であることを特徴とする酸化物半導体膜の形成方法。
【請求項７】
請求項５または請求項６において、
前記酸化シリコン膜または酸化窒化シリコン膜の厚さは５ｎｍ以下であることを特徴とする酸化物半導体膜の形成方法。
【請求項８】
請求項１乃至請求項７のいずれか一に記載の酸化物半導体膜の形成方法を適用した半導体装置の作製方法。
【請求項１】
酸化物半導体膜を形成し、
前記酸化物半導体膜上に接して水素透過膜を形成し、
前記水素透過膜上に接して水素捕縛膜を形成し、
加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させることを特徴とする酸化物半導体膜の形成方法。
【請求項２】
酸化物半導体膜を形成し、
前記酸化物半導体膜上に接して酸化物を有する水素透過膜を形成し、
前記水素透過膜上に接して水素捕縛膜を形成し、
加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させつつ、前記水素透過膜から前記酸化物半導体膜に酸素を供給することを特徴とする酸化物半導体膜の形成方法。
【請求項３】
請求項１または請求項２において、
前記加熱処理後に、前記水素透過膜および前記水素捕縛膜を除去することを特徴とする酸化物半導体膜の形成方法。
【請求項４】
請求項３において、
前記水素捕縛膜を構成する金属元素の主成分と前記酸化物半導体膜を構成する金属元素の主成分とが一致しており、
前記水素透過膜は、前記金属元素を主成分として含まないことを特徴とする酸化物半導体膜の形成方法。
【請求項５】
酸化物半導体膜を形成し、
前記酸化物半導体膜上に接して酸化シリコン膜または酸化窒化シリコン膜を形成し、
前記酸化シリコン膜または前記酸化窒化シリコン膜上に接してインジウムを含む酸窒化物膜を形成し、
加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させることを特徴とする酸化物半導体膜の形成方法。
【請求項６】
請求項５において、
前記酸化物半導体膜がＩｎ−Ｇａ−Ｚｎ−Ｏ膜であり、
前記Ｉｎを含む酸窒化物膜がＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜であることを特徴とする酸化物半導体膜の形成方法。
【請求項７】
請求項５または請求項６において、
前記酸化シリコン膜または酸化窒化シリコン膜の厚さは５ｎｍ以下であることを特徴とする酸化物半導体膜の形成方法。
【請求項８】
請求項１乃至請求項７のいずれか一に記載の酸化物半導体膜の形成方法を適用した半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−２１６７９４（Ｐ２０１２−２１６７９４Ａ）
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願番号】特願２０１２−６２９２７（Ｐ２０１２−６２９２７）
【出願日】平成２４年３月２０日（２０１２．３．２０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願日】平成２４年３月２０日（２０１２．３．２０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]