半導体装置の製造方法
【課題】化合物半導体層内に拡散領域を形成する場合に横方向の拡散を抑制すること、または、電極間のリーク電流を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理する工程（ステップＳ１０）と、前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程（ステップＳ１２）と、前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程（ステップＳ１４）と、を有することを特徴とする半導体装置の製造方法である。
【解決手段】本発明は、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理する工程（ステップＳ１０）と、前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程（ステップＳ１２）と、前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程（ステップＳ１４）と、を有することを特徴とする半導体装置の製造方法である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、化合物半導体層上に窒化シリコン膜を形成する工程を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
化合物半導体層を用いた半導体装置としては、例えば光通信等や光記憶媒体装置の分野において用いられる光半導体装置や例えば携帯電話等の無線通信分野において用いられるマイクロ波を扱う半導体装置がある。光半導体装置としては、光を発光する半導体レーザや発光ダイオード（ＬＥＤ）等の半導体発光装置、または光を受光するフォトダイオード等の半導体受光装置である光半導体装置がある。また、マイクロ波扱う半導体装置としては、ＧａＡｓ層やＧａＮ層を用いたＦＥＴやＨＥＭＴ等がある。化合物半導体層を有する半導体装置の製造方法においては、化合物半導体層の表面状態を制御することが重要である。例えば、特許文献１には、ＧａＡｓ層表面の酸化物をプラズマ処理により除去し、その表面に窒化シリコン膜からなるマスク層を設け、ＧａＡｓ層に拡散領域を形成する技術が開示されている。
【０００３】
【特許文献１】特開平３−１８０１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
化合物半導体層上の窒化シリコン層をマスクに拡散領域を形成する場合、縦方向（化合物半導体層の表面に対する垂直方向）への拡散に対し横方向（化合物半導体層の表面に対する水平方向）の拡散を抑制することが求められる。また、電極間の化合物半導体層の窒化シリコン膜界面のリーク電流を抑制することが求められる。
【０００５】
本発明は、化合物半導体層内に拡散領域を形成する場合に横方向の拡散を抑制すること、または、電極間のリーク電流を抑制することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理する工程と、前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、化合物半導体層内に拡散領域を形成する場合に横方向の拡散を抑制することができる。
【０００７】
本発明は、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面のイオン化ポテンシャルが５．１ｅＶより大きくなる処理を行う工程と、前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、化合物半導体層内に拡散領域を形成する場合に横方向の拡散を抑制することができる。
【０００８】
本発明は、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理する工程と、前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、前記窒化シリコン膜の開口部にソース電極とドレイン電極とを形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、ソース電極とドレイン電極間のリーク電流を抑制することができる。
【０００９】
本発明は、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面のイオン化ポテンシャルが５．１ｅＶより大きくなる処理を行う工程と、前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、前記窒化シリコン膜の開口部にソース電極とドレイン電極とを形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、ソース電極とドレイン電極間のリーク電流を抑制することができる。
【００１０】
上記構成において、前記窒化シリコン膜を形成する工程は、プラズマＣＶＤ法を用い前記窒化シリコン膜を形成する工程である構成とすることができる。また、上記構成において、前記窒化シリコン膜を形成する工程は、ガス流量比をＳｉＨ４：ＮＨ３：Ｎ２＝３〜１０：５〜１０：１０００とし前記窒化シリコン膜を形成する工程である構成とすることができる。この構成によれば、窒化シリコン膜の屈折率を１．７７以上かつ１．８５以下とすることができる。
【００１１】
上記構成において、前記拡散領域を形成する工程は、固相拡散法を用い拡散領域を形成する工程を含む構成とすることができる。また、上記構成において、前記拡散領域を形成する工程は、亜鉛を含む拡散ソースを用い前記拡散領域する工程を含む構成とすることができる。
【００１２】
上記構成において、前記弗酸水溶液は濃度が３０ｗｔ％〜５０ｗｔ％の弗化水素を含み、前記緩衝弗酸は３３ｗｔ％〜３９ｗｔ％の濃度の弗化アンモニウムと１ｗｔ％〜８ｗｔ％の濃度の弗化水素とを含む構成とすることができる。また、上記構成において、前記半導体装置は、ＨＥＭＴまたはＭＥＳＦＥＴである構成とすることができる。
【発明の効果】
【００１３】
本発明によれば、化合物半導体層内に拡散領域を形成する場合に横方向の拡散を抑制すること、または、電極間のリーク電流を抑制することが可能な半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
まず、発明者が行ったＧａＡｓ基板１０にＺｎ（亜鉛）を拡散させる実験について説明する。図１は実験のフローを示すフローチャートであり、図２は実験後の断面図である。図１および図２を参照に、ＧａＡｓ基板１１の表面を、薬液で表面処理する（ステップＳ１０）。ＧａＡｓ基板の表面に、膜厚が約１００ｎｍの窒化シリコン膜からなるマスク層２２をプラズマＣＶＤ法を用い形成する。その後、マスク層２２の拡散領域を形成すべき領域に開口部を形成する。これにより、開口部を有するマスク層２２が形成される（ステップＳ１２）。マスク層２２の開口部のＧａＡｓ基板上およびマスク層上に、スパッタ法を用い酸化亜鉛（ＺｎＯ）膜および酸化シリコン（ＳｉＯ２）膜からなる拡散ソース層３２を形成する。拡散ソース層３２上に酸化シリコン膜３３を形成する。熱処理を行うことにより、マスク層２２をマスクにＧａＡｓ基板１１内に拡散領域３０を形成する（ステップＳ１４）。このように、拡散領域３０を固相拡散法を用い形成する。また、亜鉛を含む拡散ソース層３２（拡散ソース）を用い拡散領域３０を形成する。図２のように、拡散領域３０の縦方向（ＧａＡｓ基板１１の表面と垂直方向）に最も拡散した拡散領域３０の厚さを拡散領域３０の深さ、マスク層２２から横方向（ＧａＡｓ基板１１の表面と水平方向）に最も拡散した量を拡散領域３０の広がりとした。
【００１５】
図３は図１のように作製した試料の断面をＳＥＭ観察した画像の模式図である。図３のように、ＳＥＭ画像から拡散領域３０の深さと広がりを測定した。広がり／深さをアスペクト比と定義した。つまり、アスペクト比が小さいことは拡散領域３０の広がりが小さいことを示し、良好な拡散領域３０であることを示している。
【００１６】
まず、図１のステップＳ１２の窒化シリコン膜の膜質を変え拡散領域３０のアスペクト比を調べた。表１を参照に、ステップＳ１０の処理を弗化水素の濃度が４０ｗｔ％の弗酸水溶液を用いて行った後、プラズマＣＶＤ法を用い窒化シリコン膜をマスク層２２として形成した（ステップＳ１２）。Ａ条件は窒化シリコン膜の屈折率は１．８５、条件Ｂの窒化シリコン膜の屈折率が２．３３とした。その後、条件Ａは６５０℃の温度で２０分、条件Ｂは６５０℃の温度で１００秒の熱処理を行い拡散領域３０を形成した。その結果、条件Ａ、Ｂのアスペクト比はそれぞれ１．６および２．０であった。条件Ａは条件Ｂに比べ、熱処理時間が長いにもかかわらずアスペクト比は小さい。
【表１】
【００１７】
同様に、表２を参照に、ステップＳ１０は表１と同じ条件で行い、ステップＳ１２として、プラズマＣＶＤ法を用い、条件Ｃ、Ｄは屈折率１．７７、条件Ｅ、Ｆは屈折率１．８５の窒化シリコン膜をマスク層２２として形成した。その後、条件Ｃ、Ｅは６００℃の温度で１０分、条件Ｄ、Ｆは６００℃の温度で３０分の熱処理を行い拡散領域３０を形成した。その結果、条件Ｃ、Ｄは条件Ｅ、Ｆよりアスペクト比がさらに小さくなっている。
【表２】
【００１８】
表１、表２より、マスク層２２として用いる窒化シリコン膜の屈折率を１．８５以下とすることにより、拡散領域３０のアスペクト比を小さくすることができる。また、少なくとも屈折率が１．７７まではアスペクト比は小さい。
【００１９】
なお、表１および表２の実験において、条件Ａ、Ｃ〜Ｆのマスク層２２は、ＲＦ周波数が１３．５６ＭＨｚ、ガス流量比がＳｉＨ４：ＮＨ３：Ｎ２＝３〜１０：５〜１０：１０００の条件で成膜し、条件Ｂのマスク層２２は、ＲＦ周波数が３７５ｋＨｚ、ガス流量比がＳｉＨ４：Ｎ２＝１：３０で成膜した。このように、プラズマＣＶＤ方を用いガス流量比をＳｉＨ４：ＮＨ３：Ｎ２＝３〜１０：５〜１０：１０００とし窒化シリコン膜を形成することにより、屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成することができる。また、窒化シリコン膜の屈折率を変化させる方法としては、例えばＲＦパワーを高くする、またはＮＨ３のガス流量比を上げることにより屈折率を小さくすることができる。
【００２０】
次に、図１のステップＳ１０の表面処理を変え拡散領域３０のアスペクト比を調べた。なお、表面処理は全て室温で行った。表３を参照に、ステップＳ１０として、条件ａは表面処理を行わず、条件ｂ、ｃ、ｄ、ｅ、ｆはそれぞれ硝酸の濃度が６ｗｔ％の希硝酸（ＨＮＯ３＋Ｈ２Ｏ）、弗化アンモニウムの濃度が４０ｗｔ％の弗化アンモニウム水溶液（ＮＨ４Ｆ＋Ｈ２Ｏ）、弗酸の濃度が２．４ｗｔ％および弗化アンモニウムの濃度が３８ｗｔ％の緩衝弗酸（ＮＨ４Ｆ＋ＨＦ）、アンモニア濃度が０．６ｗｔ％のアンモニア水（ＮＨ３ＯＨ＋Ｈ２Ｏ）、弗酸の濃度が４０ｗｔ％の弗酸水溶液（ＨＦ＋Ｈ２Ｏ）を薬液として用い、１分間の処理を行った。その後、薬液を水洗でリンスした。マスク層２２として屈折率１．８５の窒化シリコン膜を形成した（ステップＳ１２）。その後、６００℃の温度で１０分、の熱処理を行い拡散領域３０を形成した。各条件におけるアスペクト比を表３に示す。表３のイオン化ポテンシャルは、ステップＳ１０の表面処理後、大気中において理研計器製のＭｏｄｅｌ ＡＣ−２（商品名）を用い測定したイオン化ポテンシャルである。
【表３】
【００２１】
図４は表３のイオン化ポテンシャルとアスペクト比との関係を示した図である。図４より、イオン化ポテンシャルが大きくなるとアスペクト比は小さくなる。表面処理として、弗酸水溶液または緩衝弗酸を用いた場合、イオン化ポテンシャルが大きくなりアスペクト比は小さくなる。
【００２２】
表１より、化合物半導体層の表面処理として弗酸水溶液または緩衝弗酸を用い、拡散のためのマスク層２２を屈折率が少なくとも１．７７以上かつ１．８５以下の窒化シリコン膜を用いることにより、拡散領域３０のアスペクト比を小さくすることができる。また、表３および図４より、弗酸水溶液または緩衝弗酸で表面処理した場合と同程度以上のアスペクト比を得るためには、表面処理は、化合物半導体層の表面をイオン化ポテンシャルが５．１ｅＶ以上となる処理であることが好ましい。なお、弗酸水溶液、緩衝弗酸の濃度は本実験の値に限られない。弗酸水溶液は濃度が３０ｗｔ％〜５０ｗｔ％の弗化水素を含むことが好ましく、緩衝弗酸は３３ｗｔ％〜３９ｗｔ％の濃度の弗化アンモニウムと１ｗｔ％〜８ｗｔ％の濃度の弗化水素とを含むことが好ましい。
【００２３】
発明者は、アスペクト比が改善されるメカニズムにつき以下のように考えた。まず、横方向に拡散が進む原因の１つとして、ＧａＡｓ基板１１（化合物半導体層）表面のＧａ（III族原子）の空孔を介し拡散が横方向に進むのではないかと考えた。窒化シリコン膜の屈折率が小さくなるとＧａＡｓ基板１１の表面のＧａが窒化シリコン膜に拡散し（引き抜かれ）ＧａＡｓ基板１１表面のＧａが少なくなり、Ｇａの空孔が生じる。そこで、窒化シリコン膜の屈折率を少なくとも１．７７以上とすることにより、Ｇａの窒化シリコン膜への拡散を抑制することができる。よって、ＧａＡｓ基板１１表面のＧａの空孔は少なく、横方向の拡散が抑制される。さらに、窒化シリコン膜を成膜する前に、ＧａＡｓ基板１１表面のイオン化ポテンシャルを大きくすると、窒化シリコン膜へのＧａの拡散を一層抑制することができる。よって、ＧａＡｓ基板１１表面のＧａの空孔は少なく、横方向の拡散が抑制される。
【００２４】
上記メカニズムによれば、化合物半導体層の表面のイオン化ポテンシャルが大きくなる表面処理を行い屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を拡散のマスク層とする方法は、ＧａＡｓ層以外であってもＧａを含む化合物半導体層であれば、Ｇａの空孔を抑制するという効果がある。特にＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面に上記表面処理を用いることにより、窒化シリコン膜へのＧａの拡散を抑制し、化合物半導体層界面のＧａの空孔を抑制することができる。Ｇａの空孔を介した横方向の拡散は、亜鉛以外を用いた拡散でも生じる。または、固相拡散法以外の拡散法を用いた拡散であっても生じる。このため、上記方法は、亜鉛以外の拡散、固相拡散法以外の拡散方法に対しても有効である。
【００２５】
また、化合物半導体層の表面のＧａの空孔を抑制するためには、プラズマＣＶＤ法以外の成膜法で形成された窒化シリコン膜であっても屈折率が１．７７以上かつ１．８５以下であれば良い。表面処理は、弗酸水溶液または緩衝弗酸（弗酸を含む薬液）を用い行うことにより、化合物半導体層の表面のイオン化ポテンシャルを大きくすることができる。また、化合物半導体層の表面に、ＧａＡｓ層の表面に処理を行うとＧａＡｓ層の表面のイオン化ポテンシャルが５．１ｅＶ以上となるような処理を行う。これにより、弗酸水溶液または緩衝弗酸を用い表面処理を行う場合と同程度以上に化合物半導体層の表面のＧａの空孔を抑制することができる。よって拡散領域３０のアスペクト比を、弗酸水溶液または緩衝弗酸を用い表面処理を行う場合と同程度以下にすることができる。
【実施例１】
【００２６】
実施例１は発振波長が６６０ｎｍでありリッジ部を有する半導体レーザの例である。図５は半導体レーザの斜視図、図６（ａ）は図１のＡ−Ａ断面図、図６（ｂ）は図５のＢ−Ｂ断面図である。図５、図６（ａ）および図６（ｂ）を参照に、ｎ型ＧａＡｓ基板１０上に化合物半導体層２０としてｎ型クラッド層１２、活性層１４、ｐ型クラッド層１６、中間層１７およびｐ型コンタクト層１８が設けられている。図６（ａ）を参照に、Ｐ型コンタクト層１８、中間層１７およびｐ型クラッド層１６の一部が除去され窪み部３７が設けられ、窪み部３７の間にｐ型クラッド層１６の一部、中間層１７およびｐ型コンタクト層１８からなるリッジ部３６が設けられている。つまり、化合物半導体層２０はリッジ部３６を有する。ｐ型コンタクト層１８上には、ｐ型コンタクト層１８とオーミック接続する電極２４が設けられている。図５および図６（ｂ）を参照に、化合物半導体層２０のＢ−Ｂ方向の端部には拡散領域３０が設けられている。
【００２７】
図６（ａ）を参照に、活性層１４は屈折率の低いｎ型クラッド層１２およびｐ型クラッド層１６に挟まれているため、化合物半導体層２０を伝搬する光は、活性層１４近傍に閉じ込められる。一方、リッジ部３６下の活性層１４近傍を伝搬する光に対する等価屈折率は、リッジ部３６両側の窪み部３７下の活性層１４近傍を伝搬する光に対する等価屈折率より大きい。このため、活性層１４近傍を伝搬する光はリッジ部３６下の活性層１４近傍に閉じ込められる。活性層１４近傍を伝搬する光を閉じ込める部分を導波路３４という。また、リッジ部３６は導波路３４を形成するための化合物半導体層２０に形成された凸部である。電極２４と基板１０との間に電流を流すことにより、活性層１４で発光した光は、前述のように導波路３４に閉じ込められる。図６（ｂ）を参照に、導波路３４内の光は化合物半導体層２０の両側の端面２６および２８で反射される。このようにして、導波路３４内で誘導放出された光はレーザ光として、前記端面から出力光として出射される。
【００２８】
図７（ａ）から図９（ｃ）を用い、実施例１に係る半導体レーザの製造方法について説明する。図７（ａ）から図８（ｃ）は図５のＢ−Ｂ断面に相当する図である。図７（ａ）を参照に、ｎ型ＧａＡｓ基板１０上に、ＭＯＣＶＤ法を用い、化合物半導体層２０として、ＡｌＧａＩｎＰ層からなるｎ型クラッド層１２、ＩｎＧａＰ／ＡｌＧａＩｎＰのＭＱＷ（多重量子井戸）からなる活性層１４、ＡｌＧａＩｎＰ層からなるｐ型クラッド層１６、ＩｎＧａＰからなる中間層１７およびＧａＡｓ層からなるＺｎをドープしたｐ型コンタクト層１８を成長する。つまり、基板１０上にｎ型クラッド層１２、活性層１４およびｐ型クラッド層１６が順次積層された化合物半導体層２０を形成する。
【００２９】
図７（ｂ）を参照に、ｐ型コンタクト層１８上の表面を表３で用いた条件の緩衝弗酸または弗酸水溶液に１分間浸漬し表面処理する。その後、５分間水洗し、緩衝弗酸または弗酸水溶液をリンスする。ｐ型コンタクト層１８上に接し、屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜からなるマスク層２２を、プラズマＣＶＤ法を用いて形成する。図７（ｃ）を参照に、拡散領域となるべき領域５０に開口部４２を有するフォトレジスト４０を形成する。ここで、領域５０は、出力光が出射する端面となるべき面Ｔの近傍に設けられている。フォトレジスト４０をマスクにマスク層２２をエッチングする。
【００３０】
図８（ａ）を参照に、フォトレジスト４０を除去し、マスク層２２上およびマスク層２２の開口部４２底面のＰ型コンタクト層１８上に、例えばスパッタ法を用い膜厚が例えば１００から１５０ｎｍの酸化亜鉛膜および酸化シリコン膜からなる拡散ソース層３２を形成する。拡散ソース層３２上に膜厚が例えば１００ｎｍから２００ｎｍの酸化シリコン膜３３を形成し、拡散ソース層３２を覆う。酸化シリコン膜３３により、拡散ソース層３２の亜鉛を化合物半導体層２０内に効率よく拡散させることができる。図８（ｂ）を参照に、例えば５５０℃から６００℃の温度で１０分から１５分間熱処理する。これにより拡散ソース層３２のＺｎを化合物半導体層２０内に拡散させる。熱処理はファーネスアニール法を用いたが、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法を用いることもできる。これにより、化合物半導体層２０内に拡散領域３０が形成される。
【００３１】
図９（ａ）から図９（ｃ）は図５のＡ−Ａ断面に相当する図である。図９（ａ）を参照に、酸化シリコン膜３３およびマスク層２２を除去する。図９（ｂ）を参照に、フォトレジストまたは絶縁膜をマスクに化合物半導体層２０にｐ型クラッド層１６に達する窪み部３７を形成する。これにより窪み部３７の間にリッジ部３６が形成される。図９（ｃ）を参照に、リッジ部３６の最上層のｐ型コンタクト層１８上にＴｉ、Ｍｏ、Ａｕからなる電極２４を形成する。図８（ｃ）を参照に、端面となる面Ｔで基板１０および化合物半導体層２０を劈開する。以上により半導体レーザが完成する。
【００３２】
実施例１によれば、図７（ｂ）のように、Ｇａを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理し、化合物半導体層２０の表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜からなるマスク層２２を形成する。図８（ｂ）のように、窒化シリコン膜からなるマスク層２２をマスクに化合物半導体層２０内に拡散領域３０を形成する。これにより、拡散領域３０の横方向の拡散が抑制される。拡散領域３０は、活性層１４を無秩序化することにより、ＣＯＤ（壊滅的光学障害）レベルを上げるため設けられている。そこで、拡散領域３０が横方向に広がると、無秩序化した活性層１４の範囲が広くなり発光効率が低下してしまうという課題が生じる。さらに、横方向の拡散を見越して拡散のためのマスクを形成する必要があり、半導体レーザのサイズが大きくなってしまうという課題も生じる。実施例１によれば、拡散領域３０の横方向の広がりを小さくできるため、上記課題を解決することができる。
【００３３】
実施例１は、半導体レーザの例であったが、表面がＧａを含む化合物半導体層（特に、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層）であれば半導体レーザには限られない。
【実施例２】
【００３４】
実施例２は、ＧａＡｓを用いたＨＥＭＴの例である。図１０（ａ）を参照に、ＧａＡｓ基板６０上にＭＯＣＶＤ法を用い、化合物半導体層６８としてＧａＡｓバッファ層６２、ＡｌＧａＡｓ電子供給層６４およびＧａＡｓキャップ層６６を順次形成する。図１０（ｂ）を参照に、化合物半導体層６８の表面を表３で用いた条件の緩衝弗酸または弗酸水溶液に１分間浸漬し表面処理する。その後、５分間水洗し、緩衝弗酸または弗酸水溶液をリンスする。ＧａＡｓキャップ層６６上に接し、屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜７０を、プラズマＣＶＤ法を用いて形成する。窒化シリコン膜７０の膜厚としては、例えば１００ｎｍから２００ｎｍとすることができる。図１０（ｃ）を参照に、ゲート電極７４を形成する領域の窒化シリコン膜７０を除去し開口部を形成する。窒化シリコン膜７０を除去し開口部の化合物半導体層６８上にゲート電極７４として、例えばリフトオフ法および蒸着法を用いＮｉ／ＡｕまたはＮｉ／Ａｌを形成する。窒化シリコン膜７０の開口部の化合物半導体層６８上にオーミック電極７２（ソース電極およびドレイン電極）として、例えば蒸着法およびリフトオフ法を用いＡｕＧｅ／Ａｕを形成する。以上により実施例２に係るＨＥＭＴが完成する。
【００３５】
実施例２によれば、図１０（ｂ）のように、Ｇａを含む化合物半導体層６８の表面を弗酸水溶液または緩衝弗酸で処理し、化合物半導体層６８の表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜７０を形成する。図１０（ｃ）のように、窒化シリコン膜７０の開口部にソース電極とドレイン電極とを形成する。つまり、弗酸水溶液または緩衝弗酸は、化合物半導体層６８の表面のソース電極とドレイン電極との間となるべき領域、さらに言えばゲート電極７４とオーミック電極７２とになるべき領域の間を処理する。また、窒化シリコン膜７０は、ソース電極とドレイン電極との間となるべき領域、さらに言えばゲート電極７４とオーミック電極７２とになるべき領域の間に形成される。ＧａＡｓキャップ層６６の表面にＧａの空孔が生じると、電子がＧａの空孔に捕獲され、ドレイン電流が減少するコラプス現象が発生する。また、ＧａＡｓキャップ層６６の表面にＧａの空孔により、リーク電流が流れることがある。実施例２においては、ＧａＡｓキャップ層６６の表面のＧａの空孔の発生を抑制することができる。よって、コラプス現象やリーク電流を抑制することができる。
【００３６】
実施例２は、ＧａＡｓを用いたＨＥＭＴの例であったが、表面がＧａを含む化合物半導体層（特に、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層）であれば、例えばＧａＡｓ以外の化合物半導体層の表面を有するＨＥＭＴ（高電子移動度トランジスタ）やＭＥＳＦＥＴ（金属―半導体ＦＥＴ）等のＦＥＴであっても良い。
【００３７】
また、ゲート電極７４とオーミック電極７２間の化合物半導体層６８の表面を弗酸水溶液または緩衝弗酸（弗酸を含む薬液）で処理し、屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜７０を形成する例であったが、これらの電極には限られない。ゲート電極７４およびオーミック電極７２以外であっても、電極間のリーク電流を低減することができる。
【００３８】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００３９】
【図１】図１は実験のフローチャートである。
【図２】図２は拡散領域の深さと広がりを説明するための図である。
【図３】図３は拡散領域のＳＥＭ画像の模式図である。
【図４】図４はＧａＡｓ基板表面のイオン化ポテンシャルに対するアスペクト比を示す図である。
【図５】図５は実施例１に係る半導体装置の斜視図である。
【図６】図６（ａ）は図５のＡ−Ａ断面図であり、図６（ｂ）は図５のＢ−Ｂ断面図である。
【図７】図７（ａ）から図７（ｃ）は実施例１に係る半導体レーザの製造工程を示す断面図（その１）である。
【図８】図８（ａ）から図８（ｃ）は実施例１に係る半導体レーザの製造工程を示す断面図（その２）である。
【図９】図９（ａ）から図９（ｃ）は実施例１に係る半導体レーザの製造工程を示す断面図（その３）である。
【図１０】図１０（ａ）から図１０（ｃ）は実施例２に係るＨＥＭＴの製造工程を示す断面図である。
【符号の説明】
【００４０】
１０ ＧａＡｓ基板
１１ ＧａＡｓ基板
１２ ｎ型クラッド層
１４ 活性層
１６ ｐ型クラッド層
１８ ｐ型コンタクト層
２０ 化合物半導体層
２２ マスク層
２４ 電極
３０ 拡散領域
３２ 拡散ソース層
３３ 酸化シリコン膜
３４ 導波路
３６ リッジ部
３７ 窪み部
３８ 開口部
６０ 基板
６２ ＧａＡｓバッファ層
６４ ＡｌＧａＡｓ電子供給層
６６ ＧａＡｓキャップ層
６８ 化合物半導体層
７０ 窒化シリコン膜
７２ オーミック電極
７４ ゲート電極
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、化合物半導体層上に窒化シリコン膜を形成する工程を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
化合物半導体層を用いた半導体装置としては、例えば光通信等や光記憶媒体装置の分野において用いられる光半導体装置や例えば携帯電話等の無線通信分野において用いられるマイクロ波を扱う半導体装置がある。光半導体装置としては、光を発光する半導体レーザや発光ダイオード（ＬＥＤ）等の半導体発光装置、または光を受光するフォトダイオード等の半導体受光装置である光半導体装置がある。また、マイクロ波扱う半導体装置としては、ＧａＡｓ層やＧａＮ層を用いたＦＥＴやＨＥＭＴ等がある。化合物半導体層を有する半導体装置の製造方法においては、化合物半導体層の表面状態を制御することが重要である。例えば、特許文献１には、ＧａＡｓ層表面の酸化物をプラズマ処理により除去し、その表面に窒化シリコン膜からなるマスク層を設け、ＧａＡｓ層に拡散領域を形成する技術が開示されている。
【０００３】
【特許文献１】特開平３−１８０１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
化合物半導体層上の窒化シリコン層をマスクに拡散領域を形成する場合、縦方向（化合物半導体層の表面に対する垂直方向）への拡散に対し横方向（化合物半導体層の表面に対する水平方向）の拡散を抑制することが求められる。また、電極間の化合物半導体層の窒化シリコン膜界面のリーク電流を抑制することが求められる。
【０００５】
本発明は、化合物半導体層内に拡散領域を形成する場合に横方向の拡散を抑制すること、または、電極間のリーク電流を抑制することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理する工程と、前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、化合物半導体層内に拡散領域を形成する場合に横方向の拡散を抑制することができる。
【０００７】
本発明は、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面のイオン化ポテンシャルが５．１ｅＶより大きくなる処理を行う工程と、前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、化合物半導体層内に拡散領域を形成する場合に横方向の拡散を抑制することができる。
【０００８】
本発明は、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理する工程と、前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、前記窒化シリコン膜の開口部にソース電極とドレイン電極とを形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、ソース電極とドレイン電極間のリーク電流を抑制することができる。
【０００９】
本発明は、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面のイオン化ポテンシャルが５．１ｅＶより大きくなる処理を行う工程と、前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、前記窒化シリコン膜の開口部にソース電極とドレイン電極とを形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、ソース電極とドレイン電極間のリーク電流を抑制することができる。
【００１０】
上記構成において、前記窒化シリコン膜を形成する工程は、プラズマＣＶＤ法を用い前記窒化シリコン膜を形成する工程である構成とすることができる。また、上記構成において、前記窒化シリコン膜を形成する工程は、ガス流量比をＳｉＨ４：ＮＨ３：Ｎ２＝３〜１０：５〜１０：１０００とし前記窒化シリコン膜を形成する工程である構成とすることができる。この構成によれば、窒化シリコン膜の屈折率を１．７７以上かつ１．８５以下とすることができる。
【００１１】
上記構成において、前記拡散領域を形成する工程は、固相拡散法を用い拡散領域を形成する工程を含む構成とすることができる。また、上記構成において、前記拡散領域を形成する工程は、亜鉛を含む拡散ソースを用い前記拡散領域する工程を含む構成とすることができる。
【００１２】
上記構成において、前記弗酸水溶液は濃度が３０ｗｔ％〜５０ｗｔ％の弗化水素を含み、前記緩衝弗酸は３３ｗｔ％〜３９ｗｔ％の濃度の弗化アンモニウムと１ｗｔ％〜８ｗｔ％の濃度の弗化水素とを含む構成とすることができる。また、上記構成において、前記半導体装置は、ＨＥＭＴまたはＭＥＳＦＥＴである構成とすることができる。
【発明の効果】
【００１３】
本発明によれば、化合物半導体層内に拡散領域を形成する場合に横方向の拡散を抑制すること、または、電極間のリーク電流を抑制することが可能な半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
まず、発明者が行ったＧａＡｓ基板１０にＺｎ（亜鉛）を拡散させる実験について説明する。図１は実験のフローを示すフローチャートであり、図２は実験後の断面図である。図１および図２を参照に、ＧａＡｓ基板１１の表面を、薬液で表面処理する（ステップＳ１０）。ＧａＡｓ基板の表面に、膜厚が約１００ｎｍの窒化シリコン膜からなるマスク層２２をプラズマＣＶＤ法を用い形成する。その後、マスク層２２の拡散領域を形成すべき領域に開口部を形成する。これにより、開口部を有するマスク層２２が形成される（ステップＳ１２）。マスク層２２の開口部のＧａＡｓ基板上およびマスク層上に、スパッタ法を用い酸化亜鉛（ＺｎＯ）膜および酸化シリコン（ＳｉＯ２）膜からなる拡散ソース層３２を形成する。拡散ソース層３２上に酸化シリコン膜３３を形成する。熱処理を行うことにより、マスク層２２をマスクにＧａＡｓ基板１１内に拡散領域３０を形成する（ステップＳ１４）。このように、拡散領域３０を固相拡散法を用い形成する。また、亜鉛を含む拡散ソース層３２（拡散ソース）を用い拡散領域３０を形成する。図２のように、拡散領域３０の縦方向（ＧａＡｓ基板１１の表面と垂直方向）に最も拡散した拡散領域３０の厚さを拡散領域３０の深さ、マスク層２２から横方向（ＧａＡｓ基板１１の表面と水平方向）に最も拡散した量を拡散領域３０の広がりとした。
【００１５】
図３は図１のように作製した試料の断面をＳＥＭ観察した画像の模式図である。図３のように、ＳＥＭ画像から拡散領域３０の深さと広がりを測定した。広がり／深さをアスペクト比と定義した。つまり、アスペクト比が小さいことは拡散領域３０の広がりが小さいことを示し、良好な拡散領域３０であることを示している。
【００１６】
まず、図１のステップＳ１２の窒化シリコン膜の膜質を変え拡散領域３０のアスペクト比を調べた。表１を参照に、ステップＳ１０の処理を弗化水素の濃度が４０ｗｔ％の弗酸水溶液を用いて行った後、プラズマＣＶＤ法を用い窒化シリコン膜をマスク層２２として形成した（ステップＳ１２）。Ａ条件は窒化シリコン膜の屈折率は１．８５、条件Ｂの窒化シリコン膜の屈折率が２．３３とした。その後、条件Ａは６５０℃の温度で２０分、条件Ｂは６５０℃の温度で１００秒の熱処理を行い拡散領域３０を形成した。その結果、条件Ａ、Ｂのアスペクト比はそれぞれ１．６および２．０であった。条件Ａは条件Ｂに比べ、熱処理時間が長いにもかかわらずアスペクト比は小さい。
【表１】
【００１７】
同様に、表２を参照に、ステップＳ１０は表１と同じ条件で行い、ステップＳ１２として、プラズマＣＶＤ法を用い、条件Ｃ、Ｄは屈折率１．７７、条件Ｅ、Ｆは屈折率１．８５の窒化シリコン膜をマスク層２２として形成した。その後、条件Ｃ、Ｅは６００℃の温度で１０分、条件Ｄ、Ｆは６００℃の温度で３０分の熱処理を行い拡散領域３０を形成した。その結果、条件Ｃ、Ｄは条件Ｅ、Ｆよりアスペクト比がさらに小さくなっている。
【表２】
【００１８】
表１、表２より、マスク層２２として用いる窒化シリコン膜の屈折率を１．８５以下とすることにより、拡散領域３０のアスペクト比を小さくすることができる。また、少なくとも屈折率が１．７７まではアスペクト比は小さい。
【００１９】
なお、表１および表２の実験において、条件Ａ、Ｃ〜Ｆのマスク層２２は、ＲＦ周波数が１３．５６ＭＨｚ、ガス流量比がＳｉＨ４：ＮＨ３：Ｎ２＝３〜１０：５〜１０：１０００の条件で成膜し、条件Ｂのマスク層２２は、ＲＦ周波数が３７５ｋＨｚ、ガス流量比がＳｉＨ４：Ｎ２＝１：３０で成膜した。このように、プラズマＣＶＤ方を用いガス流量比をＳｉＨ４：ＮＨ３：Ｎ２＝３〜１０：５〜１０：１０００とし窒化シリコン膜を形成することにより、屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成することができる。また、窒化シリコン膜の屈折率を変化させる方法としては、例えばＲＦパワーを高くする、またはＮＨ３のガス流量比を上げることにより屈折率を小さくすることができる。
【００２０】
次に、図１のステップＳ１０の表面処理を変え拡散領域３０のアスペクト比を調べた。なお、表面処理は全て室温で行った。表３を参照に、ステップＳ１０として、条件ａは表面処理を行わず、条件ｂ、ｃ、ｄ、ｅ、ｆはそれぞれ硝酸の濃度が６ｗｔ％の希硝酸（ＨＮＯ３＋Ｈ２Ｏ）、弗化アンモニウムの濃度が４０ｗｔ％の弗化アンモニウム水溶液（ＮＨ４Ｆ＋Ｈ２Ｏ）、弗酸の濃度が２．４ｗｔ％および弗化アンモニウムの濃度が３８ｗｔ％の緩衝弗酸（ＮＨ４Ｆ＋ＨＦ）、アンモニア濃度が０．６ｗｔ％のアンモニア水（ＮＨ３ＯＨ＋Ｈ２Ｏ）、弗酸の濃度が４０ｗｔ％の弗酸水溶液（ＨＦ＋Ｈ２Ｏ）を薬液として用い、１分間の処理を行った。その後、薬液を水洗でリンスした。マスク層２２として屈折率１．８５の窒化シリコン膜を形成した（ステップＳ１２）。その後、６００℃の温度で１０分、の熱処理を行い拡散領域３０を形成した。各条件におけるアスペクト比を表３に示す。表３のイオン化ポテンシャルは、ステップＳ１０の表面処理後、大気中において理研計器製のＭｏｄｅｌ ＡＣ−２（商品名）を用い測定したイオン化ポテンシャルである。
【表３】
【００２１】
図４は表３のイオン化ポテンシャルとアスペクト比との関係を示した図である。図４より、イオン化ポテンシャルが大きくなるとアスペクト比は小さくなる。表面処理として、弗酸水溶液または緩衝弗酸を用いた場合、イオン化ポテンシャルが大きくなりアスペクト比は小さくなる。
【００２２】
表１より、化合物半導体層の表面処理として弗酸水溶液または緩衝弗酸を用い、拡散のためのマスク層２２を屈折率が少なくとも１．７７以上かつ１．８５以下の窒化シリコン膜を用いることにより、拡散領域３０のアスペクト比を小さくすることができる。また、表３および図４より、弗酸水溶液または緩衝弗酸で表面処理した場合と同程度以上のアスペクト比を得るためには、表面処理は、化合物半導体層の表面をイオン化ポテンシャルが５．１ｅＶ以上となる処理であることが好ましい。なお、弗酸水溶液、緩衝弗酸の濃度は本実験の値に限られない。弗酸水溶液は濃度が３０ｗｔ％〜５０ｗｔ％の弗化水素を含むことが好ましく、緩衝弗酸は３３ｗｔ％〜３９ｗｔ％の濃度の弗化アンモニウムと１ｗｔ％〜８ｗｔ％の濃度の弗化水素とを含むことが好ましい。
【００２３】
発明者は、アスペクト比が改善されるメカニズムにつき以下のように考えた。まず、横方向に拡散が進む原因の１つとして、ＧａＡｓ基板１１（化合物半導体層）表面のＧａ（III族原子）の空孔を介し拡散が横方向に進むのではないかと考えた。窒化シリコン膜の屈折率が小さくなるとＧａＡｓ基板１１の表面のＧａが窒化シリコン膜に拡散し（引き抜かれ）ＧａＡｓ基板１１表面のＧａが少なくなり、Ｇａの空孔が生じる。そこで、窒化シリコン膜の屈折率を少なくとも１．７７以上とすることにより、Ｇａの窒化シリコン膜への拡散を抑制することができる。よって、ＧａＡｓ基板１１表面のＧａの空孔は少なく、横方向の拡散が抑制される。さらに、窒化シリコン膜を成膜する前に、ＧａＡｓ基板１１表面のイオン化ポテンシャルを大きくすると、窒化シリコン膜へのＧａの拡散を一層抑制することができる。よって、ＧａＡｓ基板１１表面のＧａの空孔は少なく、横方向の拡散が抑制される。
【００２４】
上記メカニズムによれば、化合物半導体層の表面のイオン化ポテンシャルが大きくなる表面処理を行い屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を拡散のマスク層とする方法は、ＧａＡｓ層以外であってもＧａを含む化合物半導体層であれば、Ｇａの空孔を抑制するという効果がある。特にＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面に上記表面処理を用いることにより、窒化シリコン膜へのＧａの拡散を抑制し、化合物半導体層界面のＧａの空孔を抑制することができる。Ｇａの空孔を介した横方向の拡散は、亜鉛以外を用いた拡散でも生じる。または、固相拡散法以外の拡散法を用いた拡散であっても生じる。このため、上記方法は、亜鉛以外の拡散、固相拡散法以外の拡散方法に対しても有効である。
【００２５】
また、化合物半導体層の表面のＧａの空孔を抑制するためには、プラズマＣＶＤ法以外の成膜法で形成された窒化シリコン膜であっても屈折率が１．７７以上かつ１．８５以下であれば良い。表面処理は、弗酸水溶液または緩衝弗酸（弗酸を含む薬液）を用い行うことにより、化合物半導体層の表面のイオン化ポテンシャルを大きくすることができる。また、化合物半導体層の表面に、ＧａＡｓ層の表面に処理を行うとＧａＡｓ層の表面のイオン化ポテンシャルが５．１ｅＶ以上となるような処理を行う。これにより、弗酸水溶液または緩衝弗酸を用い表面処理を行う場合と同程度以上に化合物半導体層の表面のＧａの空孔を抑制することができる。よって拡散領域３０のアスペクト比を、弗酸水溶液または緩衝弗酸を用い表面処理を行う場合と同程度以下にすることができる。
【実施例１】
【００２６】
実施例１は発振波長が６６０ｎｍでありリッジ部を有する半導体レーザの例である。図５は半導体レーザの斜視図、図６（ａ）は図１のＡ−Ａ断面図、図６（ｂ）は図５のＢ−Ｂ断面図である。図５、図６（ａ）および図６（ｂ）を参照に、ｎ型ＧａＡｓ基板１０上に化合物半導体層２０としてｎ型クラッド層１２、活性層１４、ｐ型クラッド層１６、中間層１７およびｐ型コンタクト層１８が設けられている。図６（ａ）を参照に、Ｐ型コンタクト層１８、中間層１７およびｐ型クラッド層１６の一部が除去され窪み部３７が設けられ、窪み部３７の間にｐ型クラッド層１６の一部、中間層１７およびｐ型コンタクト層１８からなるリッジ部３６が設けられている。つまり、化合物半導体層２０はリッジ部３６を有する。ｐ型コンタクト層１８上には、ｐ型コンタクト層１８とオーミック接続する電極２４が設けられている。図５および図６（ｂ）を参照に、化合物半導体層２０のＢ−Ｂ方向の端部には拡散領域３０が設けられている。
【００２７】
図６（ａ）を参照に、活性層１４は屈折率の低いｎ型クラッド層１２およびｐ型クラッド層１６に挟まれているため、化合物半導体層２０を伝搬する光は、活性層１４近傍に閉じ込められる。一方、リッジ部３６下の活性層１４近傍を伝搬する光に対する等価屈折率は、リッジ部３６両側の窪み部３７下の活性層１４近傍を伝搬する光に対する等価屈折率より大きい。このため、活性層１４近傍を伝搬する光はリッジ部３６下の活性層１４近傍に閉じ込められる。活性層１４近傍を伝搬する光を閉じ込める部分を導波路３４という。また、リッジ部３６は導波路３４を形成するための化合物半導体層２０に形成された凸部である。電極２４と基板１０との間に電流を流すことにより、活性層１４で発光した光は、前述のように導波路３４に閉じ込められる。図６（ｂ）を参照に、導波路３４内の光は化合物半導体層２０の両側の端面２６および２８で反射される。このようにして、導波路３４内で誘導放出された光はレーザ光として、前記端面から出力光として出射される。
【００２８】
図７（ａ）から図９（ｃ）を用い、実施例１に係る半導体レーザの製造方法について説明する。図７（ａ）から図８（ｃ）は図５のＢ−Ｂ断面に相当する図である。図７（ａ）を参照に、ｎ型ＧａＡｓ基板１０上に、ＭＯＣＶＤ法を用い、化合物半導体層２０として、ＡｌＧａＩｎＰ層からなるｎ型クラッド層１２、ＩｎＧａＰ／ＡｌＧａＩｎＰのＭＱＷ（多重量子井戸）からなる活性層１４、ＡｌＧａＩｎＰ層からなるｐ型クラッド層１６、ＩｎＧａＰからなる中間層１７およびＧａＡｓ層からなるＺｎをドープしたｐ型コンタクト層１８を成長する。つまり、基板１０上にｎ型クラッド層１２、活性層１４およびｐ型クラッド層１６が順次積層された化合物半導体層２０を形成する。
【００２９】
図７（ｂ）を参照に、ｐ型コンタクト層１８上の表面を表３で用いた条件の緩衝弗酸または弗酸水溶液に１分間浸漬し表面処理する。その後、５分間水洗し、緩衝弗酸または弗酸水溶液をリンスする。ｐ型コンタクト層１８上に接し、屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜からなるマスク層２２を、プラズマＣＶＤ法を用いて形成する。図７（ｃ）を参照に、拡散領域となるべき領域５０に開口部４２を有するフォトレジスト４０を形成する。ここで、領域５０は、出力光が出射する端面となるべき面Ｔの近傍に設けられている。フォトレジスト４０をマスクにマスク層２２をエッチングする。
【００３０】
図８（ａ）を参照に、フォトレジスト４０を除去し、マスク層２２上およびマスク層２２の開口部４２底面のＰ型コンタクト層１８上に、例えばスパッタ法を用い膜厚が例えば１００から１５０ｎｍの酸化亜鉛膜および酸化シリコン膜からなる拡散ソース層３２を形成する。拡散ソース層３２上に膜厚が例えば１００ｎｍから２００ｎｍの酸化シリコン膜３３を形成し、拡散ソース層３２を覆う。酸化シリコン膜３３により、拡散ソース層３２の亜鉛を化合物半導体層２０内に効率よく拡散させることができる。図８（ｂ）を参照に、例えば５５０℃から６００℃の温度で１０分から１５分間熱処理する。これにより拡散ソース層３２のＺｎを化合物半導体層２０内に拡散させる。熱処理はファーネスアニール法を用いたが、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法を用いることもできる。これにより、化合物半導体層２０内に拡散領域３０が形成される。
【００３１】
図９（ａ）から図９（ｃ）は図５のＡ−Ａ断面に相当する図である。図９（ａ）を参照に、酸化シリコン膜３３およびマスク層２２を除去する。図９（ｂ）を参照に、フォトレジストまたは絶縁膜をマスクに化合物半導体層２０にｐ型クラッド層１６に達する窪み部３７を形成する。これにより窪み部３７の間にリッジ部３６が形成される。図９（ｃ）を参照に、リッジ部３６の最上層のｐ型コンタクト層１８上にＴｉ、Ｍｏ、Ａｕからなる電極２４を形成する。図８（ｃ）を参照に、端面となる面Ｔで基板１０および化合物半導体層２０を劈開する。以上により半導体レーザが完成する。
【００３２】
実施例１によれば、図７（ｂ）のように、Ｇａを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理し、化合物半導体層２０の表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜からなるマスク層２２を形成する。図８（ｂ）のように、窒化シリコン膜からなるマスク層２２をマスクに化合物半導体層２０内に拡散領域３０を形成する。これにより、拡散領域３０の横方向の拡散が抑制される。拡散領域３０は、活性層１４を無秩序化することにより、ＣＯＤ（壊滅的光学障害）レベルを上げるため設けられている。そこで、拡散領域３０が横方向に広がると、無秩序化した活性層１４の範囲が広くなり発光効率が低下してしまうという課題が生じる。さらに、横方向の拡散を見越して拡散のためのマスクを形成する必要があり、半導体レーザのサイズが大きくなってしまうという課題も生じる。実施例１によれば、拡散領域３０の横方向の広がりを小さくできるため、上記課題を解決することができる。
【００３３】
実施例１は、半導体レーザの例であったが、表面がＧａを含む化合物半導体層（特に、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層）であれば半導体レーザには限られない。
【実施例２】
【００３４】
実施例２は、ＧａＡｓを用いたＨＥＭＴの例である。図１０（ａ）を参照に、ＧａＡｓ基板６０上にＭＯＣＶＤ法を用い、化合物半導体層６８としてＧａＡｓバッファ層６２、ＡｌＧａＡｓ電子供給層６４およびＧａＡｓキャップ層６６を順次形成する。図１０（ｂ）を参照に、化合物半導体層６８の表面を表３で用いた条件の緩衝弗酸または弗酸水溶液に１分間浸漬し表面処理する。その後、５分間水洗し、緩衝弗酸または弗酸水溶液をリンスする。ＧａＡｓキャップ層６６上に接し、屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜７０を、プラズマＣＶＤ法を用いて形成する。窒化シリコン膜７０の膜厚としては、例えば１００ｎｍから２００ｎｍとすることができる。図１０（ｃ）を参照に、ゲート電極７４を形成する領域の窒化シリコン膜７０を除去し開口部を形成する。窒化シリコン膜７０を除去し開口部の化合物半導体層６８上にゲート電極７４として、例えばリフトオフ法および蒸着法を用いＮｉ／ＡｕまたはＮｉ／Ａｌを形成する。窒化シリコン膜７０の開口部の化合物半導体層６８上にオーミック電極７２（ソース電極およびドレイン電極）として、例えば蒸着法およびリフトオフ法を用いＡｕＧｅ／Ａｕを形成する。以上により実施例２に係るＨＥＭＴが完成する。
【００３５】
実施例２によれば、図１０（ｂ）のように、Ｇａを含む化合物半導体層６８の表面を弗酸水溶液または緩衝弗酸で処理し、化合物半導体層６８の表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜７０を形成する。図１０（ｃ）のように、窒化シリコン膜７０の開口部にソース電極とドレイン電極とを形成する。つまり、弗酸水溶液または緩衝弗酸は、化合物半導体層６８の表面のソース電極とドレイン電極との間となるべき領域、さらに言えばゲート電極７４とオーミック電極７２とになるべき領域の間を処理する。また、窒化シリコン膜７０は、ソース電極とドレイン電極との間となるべき領域、さらに言えばゲート電極７４とオーミック電極７２とになるべき領域の間に形成される。ＧａＡｓキャップ層６６の表面にＧａの空孔が生じると、電子がＧａの空孔に捕獲され、ドレイン電流が減少するコラプス現象が発生する。また、ＧａＡｓキャップ層６６の表面にＧａの空孔により、リーク電流が流れることがある。実施例２においては、ＧａＡｓキャップ層６６の表面のＧａの空孔の発生を抑制することができる。よって、コラプス現象やリーク電流を抑制することができる。
【００３６】
実施例２は、ＧａＡｓを用いたＨＥＭＴの例であったが、表面がＧａを含む化合物半導体層（特に、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層）であれば、例えばＧａＡｓ以外の化合物半導体層の表面を有するＨＥＭＴ（高電子移動度トランジスタ）やＭＥＳＦＥＴ（金属―半導体ＦＥＴ）等のＦＥＴであっても良い。
【００３７】
また、ゲート電極７４とオーミック電極７２間の化合物半導体層６８の表面を弗酸水溶液または緩衝弗酸（弗酸を含む薬液）で処理し、屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜７０を形成する例であったが、これらの電極には限られない。ゲート電極７４およびオーミック電極７２以外であっても、電極間のリーク電流を低減することができる。
【００３８】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００３９】
【図１】図１は実験のフローチャートである。
【図２】図２は拡散領域の深さと広がりを説明するための図である。
【図３】図３は拡散領域のＳＥＭ画像の模式図である。
【図４】図４はＧａＡｓ基板表面のイオン化ポテンシャルに対するアスペクト比を示す図である。
【図５】図５は実施例１に係る半導体装置の斜視図である。
【図６】図６（ａ）は図５のＡ−Ａ断面図であり、図６（ｂ）は図５のＢ−Ｂ断面図である。
【図７】図７（ａ）から図７（ｃ）は実施例１に係る半導体レーザの製造工程を示す断面図（その１）である。
【図８】図８（ａ）から図８（ｃ）は実施例１に係る半導体レーザの製造工程を示す断面図（その２）である。
【図９】図９（ａ）から図９（ｃ）は実施例１に係る半導体レーザの製造工程を示す断面図（その３）である。
【図１０】図１０（ａ）から図１０（ｃ）は実施例２に係るＨＥＭＴの製造工程を示す断面図である。
【符号の説明】
【００４０】
１０ ＧａＡｓ基板
１１ ＧａＡｓ基板
１２ ｎ型クラッド層
１４ 活性層
１６ ｐ型クラッド層
１８ ｐ型コンタクト層
２０ 化合物半導体層
２２ マスク層
２４ 電極
３０ 拡散領域
３２ 拡散ソース層
３３ 酸化シリコン膜
３４ 導波路
３６ リッジ部
３７ 窪み部
３８ 開口部
６０ 基板
６２ ＧａＡｓバッファ層
６４ ＡｌＧａＡｓ電子供給層
６６ ＧａＡｓキャップ層
６８ 化合物半導体層
７０ 窒化シリコン膜
７２ オーミック電極
７４ ゲート電極
【特許請求の範囲】
【請求項１】
ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理する工程と、
前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、
前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面のイオン化ポテンシャルが５．１ｅＶより大きくなる処理を行う工程と、
前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、
前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項３】
ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理する工程と、
前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、
前記窒化シリコン膜の開口部にソース電極とドレイン電極とを形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項４】
ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面のイオン化ポテンシャルが５．１ｅＶより大きくなる処理を行う工程と、
前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、
前記窒化シリコン膜の開口部にソース電極とドレイン電極とを形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記窒化シリコン膜を形成する工程は、プラズマＣＶＤ法を用い前記窒化シリコン膜を形成する工程であることを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
【請求項６】
前記窒化シリコン膜を形成する工程は、ガス流量比をＳｉＨ４：ＮＨ３：Ｎ２＝３〜１０：５〜１０：１０００とし前記窒化シリコン膜を形成する工程であることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記拡散領域を形成する工程は、固相拡散法を用い拡散領域を形成する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項８】
前記拡散領域を形成する工程は、亜鉛を含む拡散ソースを用い前記拡散領域する工程を含むことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記弗酸水溶液は濃度が３０ｗｔ％〜５０ｗｔ％の弗化水素を含み、前記緩衝弗酸は３３ｗｔ％〜３９ｗｔ％の濃度の弗化アンモニウムと１ｗｔ％〜８ｗｔ％の濃度の弗化水素とを含むことを特徴とする請求項１または３記載の半導体装置の製造方法。
【請求項１０】
前記半導体装置は、ＨＥＭＴまたはＭＥＳＦＥＴであることを特徴とする請求項３または４記載の半導体装置の製造方法。
【請求項１】
ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理する工程と、
前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、
前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面のイオン化ポテンシャルが５．１ｅＶより大きくなる処理を行う工程と、
前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、
前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項３】
ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理する工程と、
前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、
前記窒化シリコン膜の開口部にソース電極とドレイン電極とを形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項４】
ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層の表面のイオン化ポテンシャルが５．１ｅＶより大きくなる処理を行う工程と、
前記化合物半導体層の前記表面上に屈折率が１．７７以上かつ１．８５以下の窒化シリコン膜を形成する工程と、
前記窒化シリコン膜の開口部にソース電極とドレイン電極とを形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記窒化シリコン膜を形成する工程は、プラズマＣＶＤ法を用い前記窒化シリコン膜を形成する工程であることを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
【請求項６】
前記窒化シリコン膜を形成する工程は、ガス流量比をＳｉＨ４：ＮＨ３：Ｎ２＝３〜１０：５〜１０：１０００とし前記窒化シリコン膜を形成する工程であることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記拡散領域を形成する工程は、固相拡散法を用い拡散領域を形成する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項８】
前記拡散領域を形成する工程は、亜鉛を含む拡散ソースを用い前記拡散領域する工程を含むことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記弗酸水溶液は濃度が３０ｗｔ％〜５０ｗｔ％の弗化水素を含み、前記緩衝弗酸は３３ｗｔ％〜３９ｗｔ％の濃度の弗化アンモニウムと１ｗｔ％〜８ｗｔ％の濃度の弗化水素とを含むことを特徴とする請求項１または３記載の半導体装置の製造方法。
【請求項１０】
前記半導体装置は、ＨＥＭＴまたはＭＥＳＦＥＴであることを特徴とする請求項３または４記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００７−２５１０６９（Ｐ２００７−２５１０６９Ａ）
【公開日】平成１９年９月２７日（２００７．９．２７）
【国際特許分類】
【出願番号】特願２００６−７５７２９（Ｐ２００６−７５７２９）
【出願日】平成１８年３月１７日（２００６．３．１７）
【出願人】（０００１５４３２５）ユーディナデバイス株式会社 (291)
【復代理人】
【識別番号】１００１３７６１５
【弁理士】
【氏名又は名称】横山 照夫
【復代理人】
【識別番号】１００１３４５１１
【弁理士】
【氏名又は名称】八田 俊之
【Ｆターム（参考）】
【公開日】平成１９年９月２７日（２００７．９．２７）
【国際特許分類】
【出願日】平成１８年３月１７日（２００６．３．１７）
【出願人】（０００１５４３２５）ユーディナデバイス株式会社 (291)
【復代理人】
【識別番号】１００１３７６１５
【弁理士】
【氏名又は名称】横山 照夫
【復代理人】
【識別番号】１００１３４５１１
【弁理士】
【氏名又は名称】八田 俊之
【Ｆターム（参考）】
[ Back to top ]