半導体装置及びその作製方法
【課題】 軽量、薄型、小型である密着型エリアセンサを提供する。
【解決手段】本発明のエリアセンサは、発光素子を用いてセンサ部に画像を表示する機能と、光電変換素子を用いた読み取り機能を有する。そのため、新たに電子ディスプレイをエリアセンサに設けなくとも、センサ部で読み込んだ画像をセンサ部に表示させることが可能である。また、本発明のフォトダイオードの光電変換層は、非晶質珪素膜で形成されており、Ｎ型半導体層及びＰ型半導体層は多結晶珪素膜で形成されている。このとき、非晶質珪素膜は、多結晶珪素膜よりも厚く形成され、その結果、本発明のフォトダイオードは、より多くの光を受け取ることが出来る。
【解決手段】本発明のエリアセンサは、発光素子を用いてセンサ部に画像を表示する機能と、光電変換素子を用いた読み取り機能を有する。そのため、新たに電子ディスプレイをエリアセンサに設けなくとも、センサ部で読み込んだ画像をセンサ部に表示させることが可能である。また、本発明のフォトダイオードの光電変換層は、非晶質珪素膜で形成されており、Ｎ型半導体層及びＰ型半導体層は多結晶珪素膜で形成されている。このとき、非晶質珪素膜は、多結晶珪素膜よりも厚く形成され、その結果、本発明のフォトダイオードは、より多くの光を受け取ることが出来る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ機能及び表示機能を有するエリアセンサ（半導体装置）に関する。特に、ＥＬ素子を光源として有し、平面（絶縁表面上）に設けられた光電変換素子と、マトリクス状に配置された複数の薄膜トランジスタ（ＴＦＴ）によって構成されるエリアセンサ（半導体装置）に関する。
【背景技術】
【０００２】
近年、紙面上の文字・図画情報や、映像情報等の光信号から、画像情報を有する電気信号を読み出すダイオード、ＣＣＤ等の光電変換素子を有する固体撮像装置が用いられるようになってきた。この固体撮像装置は、スキャナーやデジタルカメラ等に用いられている。
【０００３】
光電変換素子を有する固体撮像装置には、ラインセンサと、エリアセンサとがある。ラインセンサは、線状に設けられた光電変換素子を被写体においてスキャンし、画像の情報を電気信号として取り込んでいる。
【０００４】
それに対しエリアセンサは、密着型エリアセンサとも呼ばれており、平面に設けられた光電変換素子を被写体上に配置し、画像の情報を電気信号として取り込んでいる。エリアセンサはラインセンサと異なり光電変換素子をスキャンする必要がないことから、スキャンするためのモーター等が不要である。
【０００５】
図２３に従来のエリアセンサの構成を示す。図２３（Ａ）に示すのはエリアセンサの斜視図であり、図２３（Ｂ）に示すのはその断面図である。光電変換素子が設けられたセンサ基板２５０１、バックライト２５０２、光散乱板２５０３が図２３（Ｂ）に示すように設けられている。
【０００６】
光源としてのバックライト２５０２からの光は、光散乱板２５０３内で屈折し、被写体２５０４に照射される。照射された光は被写体２５０４において反射し、センサ基板２５０１上に設けられた光電変換素子に照射される。光電変換素子に光が照射されると、光の輝度に応じた大きさの電流が光電変換素子内で生じ、被写体２５０４の画像情報が電気信号としてエリアセンサ内に取り込まれる。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したエリアセンサは、バックライト２５０２からの光が被写体２５０４に均一に照射されないと、読み込んだ画像が部分的に明るくなったり暗くなったりしてむらが生じてしまう。そのため光が均一に被写体２５０４に照射するように、光散乱板２５０３の構造に工夫をこらしたり、バックライト２５０２、光散乱板２５０３、センサ基板２５０１、被写体２５０４の位置を精密に調整したりする必要が生じる。
【０００８】
またバックライト２５０２及び光散乱板２５０３のサイズを抑えることは難しく、そのためにエリアセンサ自体の小型化、薄型化、軽量化が妨げられている。
【０００９】
本発明は上記の実情を鑑みてなされたもので、小型、薄型、軽量であり、かつ読み込んだ画像に明るさのむらが生じないエリアセンサを提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明のエリアセンサは、光電変換素子としてフォトダイオードを用いる。また光源としてＥＬ（エレクトロルミネッセンス）素子を用いる。
【００１１】
本明細書においてフォトダイオード（光電変換素子）とは、Ｎ型半導体層と、Ｐ型半導体層と、Ｎ型半導体層及びＰ型半導体層の一部に接するように設けられた光電変換層とを有する。
【００１２】
フォトダイオードは光が照射されると、光によって生じたキャリアによって、電圧が低下する。このとき、光強度が強いほど、電圧が低下する量も大きい。このとき、フォトダイオードに光が照射された場合の電圧と、照射されなかった場合の電圧とを比較して、センサ信号線に信号が入力される。
【００１３】
またＥＬ素子（発光素子）とは自発光型素子であり、主にＥＬディスプレイに用いられている。ＥＬディスプレイとは有機ＥＬディスプレイ（ＯＥＬＤ：Organic ＥＬ Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも言う。
【００１４】
ＥＬ素子は一対の電極（陽極と陰極）の間にＥＬ層（有機化合物層）が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬディスプレイは殆どこの構造を採用している。
【００１５】
また他にも、電極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【００１６】
本明細書において一対の電極間に設けられる全ての層を総称してＥＬ層（有機化合物層）と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。そして、上記構造でなるＥＬ層に一対の電極から所定の電圧を加え、それにより発光層においてキャリアの再結合が起こって発光する。
【００１７】
なお、本明細書において、ＥＬ素子（発光素子）は一対の電極（陽極と陰極）
間に有機化合物層が挟まれた構造とする。有機化合物層は、公知の発光材料を用いて作製することが出来る。また、有機化合物層には、単層構造と積層構造の二つの構造があるが、本発明はどちらの構造を用いてもよい。なお、有機化合物層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と、三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明はどちらの発光を用いてもよい。
【００１８】
フォトダイオードとＥＬ素子とは同じセンサ基板上にマトリクス状に設けられる。そして同じくマトリクス状に基板上に設けられた薄膜トランジスタ（ＴＦＴ）を用いて、フォトダイオードとＥＬ素子のそれぞれの動作を制御する。
【００１９】
ＥＬ素子から発せられた光は被写体において反射し、フォトダイオードに照射される。フォトダイオードに照射された光によって電流が生じ、被写体の画像情報を有する電気信号（画像信号）がエリアセンサに取り込まれる。
【００２０】
本発明は上記構成によって光が被写体に均一に照射されるため、読み込んだ画像の明るさにむらが生じることはない。そしてバックライトと光散乱板を、センサ基板と別個に設ける必要はないため、従来例と異なり、バックライト、光散乱板、センサ基板及び被写体の位置を精密に調整したりする必要がなく、エリアセンサ自体の小型化、薄型化、軽量化が実現される。またエリアセンサ自体の機械的強度が増す。
【００２１】
また本発明のエリアセンサは、前記ＥＬ素子を用いてエリアセンサに画像を表示させることが可能である。本発明においてＥＬ素子は、画像を読み込む際の光源としての機能と、画像を表示するための光源としての機能を併せ持つ。そのため、エリアセンサに別途電子ディスプレイを設けなくとも、画像を表示させることができる。
【００２２】
なお、シリコンで形成された膜には単結晶シリコン膜、多結晶シリコン膜（ポリシリコン膜）、非晶質シリコン膜（アモルファスシリコン膜）等がある。
本発明のフォトダイオードは、光電変換層は非晶質シリコン膜（アモルファスシリコン膜）で形成し、Ｎ型半導体層はＮ型の多結晶シリコン膜（ポリシリコン膜）、Ｐ型半導体層はＰ型の多結晶シリコン膜（ポリシリコン膜）で形成する。このとき、非晶質シリコン膜は、多結晶シリコン膜よりも厚く、厚さの比は、好ましくは（１〜１０）：１である。本発明で用いるフォトダイオードは、非晶質シリコン膜の厚さが多結晶シリコン膜よりも厚いことによって、光電変換層には、より多くの光を受け取ることができる。
【００２３】
また、非晶質シリコン膜（アモルファスシリコン膜）は光の吸収率が高く、よって、本発明では光電変換層に非晶質シリコン膜（アモルファスシリコン膜）を用いる。
【００２４】
フォトダイオードでは、光が全く当たっていない場合でも、暗電流（光強度が０の時に流れてしまう電流）が流れてしまう。しかし、アモルファスシリコン膜は抵抗が高いために、光が暗くても電流が流れず、暗電流を小さくすることができる。すなわち、暗電流が大きい場合と小さい場合とを比較すると、暗電流が小さい場合には、光が暗い場合において、フォトダイオードが受け取ることのできる光の明暗の領域がひろくなる。
【００２５】
なお、図１６で示すように、光電変換層２４８上に設けられた第一層間絶縁膜２５０を覆うように金属膜２８０を形成することもできる。
【００２６】
ＥＬ素子から被写体に光を照射し、被写体において反射した光が、フォトダイオードに照射される。しかし、光電変換層を通過した光のうち、光電変換層に照射されず、そのまま通過してしまう光が存在する。しかし、図１６に示すように金属膜が存在すると、このような光が、金属膜に反射し、再び光電変換層が光を受け取ることが出来る。そのため、より多くの光を受け取ることができる。
【００２７】
以下に、本発明の構成を示す。
【００２８】
本発明は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成したエリアセンサであって、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とするエリアセンサが提供される。
【００２９】
本発明は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成したエリアセンサであって、 前記ＥＬ素子から発せられた光は、被写体において反射して前記フォトダイオードに照射され、 前記フォトダイオードは、前記フォトダイオードに照射された光から画像信号を生成し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とするエリアセンサが提供される。
【００３０】
本発明は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成したエリアセンサであって、 前記複数のトランジスタは、前記ＥＬ素子の発光を制御しており、 前記ＥＬ素子から発せられた光は、被写体において反射して前記フォトダイオードに照射され、 前記フォトダイオードと前記複数のトランジスタとは、前記フォトダイオードに照射された光から画像信号を生成し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とするエリアセンサが提供される。
【００３１】
本発明はフォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成したエリアセンサであって、 前記画素は、フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴとを有しており、 前記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴは、前記ＥＬ素子の発光を制御しており、 前記ＥＬ素子から発せられた光は、被写体において反射して前記フォトダイオードに照射され、 前記フォトダイオード、前記リセット用ＴＦＴ、前記バッファ用ＴＦＴ及び選択用ＴＦＴは、前記フォトダイオードに照射された光から画像信号を生成し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とするエリアセンサが提供される。
【００３２】
本発明は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成した表示装置であって、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とする表示装置が提供される。
【００３３】
本発明は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成した表示装置であって、 前記ＥＬ素子から発せられた光は、被写体において反射して前記フォトダイオードに照射し、 前記フォトダイオードは、前記フォトダイオードに照射された光から画像信号を生成し、 前記画像信号を用いて、前記発光素子により画像を表示し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とする表示装置が提供される。
【００３４】
本発明は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成した表示装置であって、 前記複数のトランジスタは、前記ＥＬ素子の発光を制御しており、 前記ＥＬ素子から発せられた光は、被写体において反射して前記フォトダイオードに照射され、 前記フォトダイオードと前記複数のトランジスタとは、前記フォトダイオードに照射された光から画像信号を生成し、 前記画像信号を用いて、前記発光素子と前記複数のトランジスタとにより画像を表示し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とする表示装置が提供される。
【００３５】
本発明は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成した表示装置であって、 前記画素は、フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴとを有しており、 前記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴは、前記ＥＬ素子の発光を制御しており、 前記ＥＬ素子から発せられた光は、被写体において反射して前記フォトダイオードに照射され、 前記フォトダイオード、前記リセット用ＴＦＴ、前記バッファ用ＴＦＴ及び選択用ＴＦＴは、前記フォトダイオードに照射された光から画像信号を生成し、 前記画像信号を用いて、前記発光素子、前記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴにより画像を表示し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とする表示装置が提供される。
【発明の効果】
【００３６】
本発明は上記構成によって光が被写体に均一に照射されるため、読み込んだ画像にむらが生じにくい。また、従来例と異なり、バックライトと光散乱板とをセンサ基板と別個に設ける必要はないため、バックライト、光散乱板、センサ基板及び被写体の位置を精密に調整したりする必要がなく、エリアセンサ自体の機械的強度が増す。その結果、エリアセンサ自体の小型化、薄型化、軽量化が実現される。
【００３７】
また、ＥＬ素子を用いてセンサ部に画像を表示することが可能である。そのため、新たに電子ディスプレイをエリアセンサに設けなくとも、センサ部で読み込んだ画像をセンサ部に表示させることが可能であり、その場で読み込んだ画像を確認することができる。
【００３８】
さらに、本発明で用いられるフォトダイオードは、光電変換層は非晶質珪素膜で形成されており、Ｎ型半導体層はＮ型の多結晶珪素膜、Ｐ型半導体層はＰ型の多結晶珪素膜で形成されている。このとき、非晶質珪素膜は、多結晶珪素膜よりも厚く、厚さの比は、好ましくは（１〜１０）：１である。非晶質珪素膜の厚さが多結晶珪素膜よりも厚いことによって、より多くの光を受け取ることが出来る。なお、本発明では、非晶質珪素膜は、多結晶珪素膜等よりも光の吸収率が高いために、光電変換層に非晶質珪素膜を用いている。
【図面の簡単な説明】
【００３９】
【図１】センサ部の回路図。
【図２】画素の回路図。
【図３】センサ部の画像の読み取りのタイミングチャート。
【図４】センサ部のカラー画像の読み取りのタイミングチャート。
【図５】デジタル駆動のエリアセンサ上面図。
【図６】画像の読み取り際の、ＥＬ素子の発光のタイミングチャート。
【図７】画像の表示の際の、ＥＬ素子の発光のタイミングチャート。
【図８】アナログ駆動のエリアセンサ上面図。
【図９】画像の読み取り際の、ＥＬ素子の発光のタイミングチャート。
【図１０】センサ部の作製工程図。
【図１１】センサ部の作製工程図。
【図１２】センサ部の作製工程図。
【図１３】センサ部の作製工程図。
【図１４】センサ部の作製工程図。
【図１５】本発明のフォトダイオードの拡大図。
【図１６】本発明のフォトダイオードの拡大図。
【図１７】本発明のエリアセンサのセンサ部の上面図。
【図１８】本発明のエリアセンサのセンサ部の概観図および断面図。
【図１９】本発明の作製工程図。
【図２０】本発明の作製工程図。
【図２１】本発明のエリアセンサの一例である携帯ハンドスキャナーの外観図。
【図２２】本発明のエリアセンサの一例であるタッチパネル付エリアセンサの外観図。
【図２３】従来のエリアセンサの斜視図及び断面図。
【図２４】センサ部の回路図。
【図２５】本発明が適用可能な電子機器の一例の図。
【発明を実施するための形態】
【００４０】
以下に、本発明のエリアセンサ（半導体装置）の構成について説明する。本発明のエリアセンサは画像の読み取りを行うセンサ部と、センサ部の駆動を制御する駆動部とを有している。図１に本発明のセンサ部の回路図を示す。
【００４１】
センサ部１０１はソース信号線Ｓ１〜Ｓｘ、電源供給線Ｖ１〜Ｖｘ、ゲート信号線Ｇ１〜Ｇｙ、リセット用ゲート信号線ＲＧ１〜ＲＧｙ、センサ用ゲート信号線ＳＧ１〜ＳＧｙ、センサ出力配線ＳＳ１〜ＳＳｘ、センサ用電源線ＶＢが設けられている。
【００４２】
センサ部１０１は複数の画素１０２を有している。画素１０２は、ソース信号線Ｓ１〜Ｓｘのいずれか１つと、電源供給線Ｖ１〜Ｖｘのいずれか１つと、ゲート信号線Ｇ１〜Ｇｙのいずれか１つと、リセット用ゲート信号線ＲＧ１〜ＲＧｙのいずれか１つと、センサ用ゲート信号線ＳＧ１〜ＳＧｙのいずれか１つと、センサ出力配線ＳＳ１〜ＳＳｘのいずれか１つと、センサ用電源線ＶＢとを有している。
【００４３】
センサ出力配線ＳＳ１〜ＳＳｘはそれぞれ定電流電源１０３＿１〜１０３＿ｘに接続されている。
【００４４】
図２に画素１０２の詳しい構成を示す。点線で囲まれた領域が画素１０２である。なお、ソース信号線Ｓは、ソース信号線Ｓ１〜Ｓｘのいずれか１つを意味する。また電源供給線Ｖは電源供給線Ｖ１〜Ｖｘのいずれか１つを意味する。またゲート信号線Ｇはゲート信号線Ｇ１〜Ｇｙのいずれか１つを意味する。またリセット用ゲート信号線ＲＧはリセット用ゲート信号線ＲＧ１〜ＲＧｙのいずれか１つを意味する。またセンサ用ゲート信号線ＳＧは、センサ用ゲート信号線ＳＧ１〜ＳＧｙのいずれか１つを意味する。またセンサ出力配線ＳＳはセンサ出力配線ＳＳ１〜ＳＳｘのいずれか１つを意味する。
【００４５】
画素１０２はスイッチング用ＴＦＴ１０４、ＥＬ駆動用ＴＦＴ１０５、ＥＬ素子１０６を有している。また図２では画素１０２にコンデンサ１０７が設けられているが、コンデンサ１０７を設けなくとも良い。
【００４６】
ＥＬ素子１０６は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極がＥＬ駆動用ＴＦＴ１０５のソース領域またはドレイン領域と接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極がＥＬ駆動用ＴＦＴ１０５のソース領域またはドレイン領域と接続している場合、陽極が対向電極、陰極が画素電極である。
【００４７】
スイッチング用ＴＦＴ１０４のゲート電極はゲート信号線Ｇに接続されている。そしてスイッチング用ＴＦＴ１０４のソース領域とドレイン領域は、一方がソース信号線Ｓに、もう一方がＥＬ駆動用ＴＦＴ１０５のゲート電極に接続されている。
【００４８】
ＥＬ駆動用ＴＦＴ１０５のソース領域は電源供給線Ｖに接続されており、ＥＬ駆動用ＴＦＴ１０５のドレイン領域は、ＥＬ素子１０６に接続されている。コンデンサ１０７はＥＬ駆動用ＴＦＴ１０５のゲート電極と電源供給線Ｖとに接続して設けられている。
【００４９】
さらに画素１０２は、リセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１、選択用ＴＦＴ１１２、フォトダイオード１１３を有している。
【００５０】
リセット用ＴＦＴ１１０のゲート電極はリセット用ゲート信号線ＲＧに接続されている。リセット用ＴＦＴ１１０のソース領域はセンサ用電源線ＶＢに接続されている。センサ用電源線ＶＢは常に一定の電位（基準電位）に保たれている。
またリセット用ＴＦＴ１１０のドレイン領域はフォトダイオード１１３及びバッファ用ＴＦＴ１１１のゲート電極に接続されている。
【００５１】
図示しないが、フォトダイオード１１３はＮ型半導体層と、Ｐ型半導体層と、Ｎ型半導体層とＰ型半導体層の間に設けられた光電変換層とを有している。リセット用ＴＦＴ１１０のドレイン領域は、フォトダイオード１１３のＰ型半導体層又はＮ型半導体層のどちらか一方に接続されている。
【００５２】
バッファ用ＴＦＴ１１１のドレイン領域はセンサ用電源線ＶＢに接続されており、常に一定の基準電位に保たれている。そしてバッファ用ＴＦＴ１１１のソース領域は選択用ＴＦＴ１１２のソース領域又はドレイン領域に接続されている。
【００５３】
選択用ＴＦＴ１１２のゲート電極はセンサ用ゲート信号線ＳＧに接続されている。そして選択用ＴＦＴ１１２のソース領域とドレイン領域は、一方は上述したとおりバッファ用ＴＦＴ１１１のソース領域に接続されており、もう一方はセンサ出力配線ＳＳに接続されている。センサ出力配線ＳＳは定電流電源１０３（定電流電源１０３＿１〜１０３＿ｘのいずれか１つ）に接続されており、常に一定の電流が流れている。
【００５４】
次に本発明のエリアセンサの駆動方法について、図１及び図２を用いて簡単に説明する。
【００５５】
画素１０２が有するＥＬ素子１０６はエリアセンサの光源として機能しており、スイッチング用ＴＦＴ１０４、ＥＬ駆動用ＴＦＴ１０５及びコンデンサ１０７は、光源としてのＥＬ素子１０６の動作を制御している。
【００５６】
ＥＬ素子から発せられる光は被写体において反射し、画素１０２が有するフォトダイオード１１３に照射される。フォトダイオード１１３は、照射された光を、画像情報を有する電気信号に変換する。そしてフォトダイオード１１３で発生した画像情報を有する電気信号は、リセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２により画像信号としてエリアセンサ内に取り込まれる。
【００５７】
図３は、リセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２の動作を示すタイミングチャートである。なおここでは、リセット用ＴＦＴ１１０がＮチャネル型ＴＦＴ、バッファ用ＴＦＴ１１１がＰチャネル型ＴＦＴ、選択用ＴＦＴ１１２がＮチャネル型ＴＦＴの場合のタイミングチャートを示す。本発明においてリセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２は、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴのどちらでも良い。
ただし、リセット用ＴＦＴ１１０とバッファ用ＴＦＴ１１１の極性は逆の方が好ましい。
【００５８】
まずリセット用ゲート信号線ＲＧ１に入力されているリセット信号によって、リセット用ゲート信号線ＲＧ１に接続されている１ライン目の画素のリセット用ＴＦＴ１１０はオンの状態になる。そして、センサ用電源線ＶＢの基準電位がバッファ用ＴＦＴ１１１のゲート電極に与えられる。
【００５９】
また、センサ用ゲート信号線ＳＧ１に入力されているセンサ信号によって、センサ用ゲート信号線ＳＧ１に接続されている１ライン目の画素の選択用ＴＦＴ１１２がオフの状態になる。よってバッファ用ＴＦＴ１１１のソース領域は、基準電位からバッファ用ＴＦＴ１１１のソース領域とゲート電極の電位差ＶGSを差し引いた電位に保たれている。なお本明細書では、リセット用ＴＦＴ１１０がオンの状態である期間をリセット期間と呼ぶ。
【００６０】
そしてリセット用ゲート信号線ＲＧ１に入力されたリセット信号の電位が変化して、１ライン目の画素のリセット用ＴＦＴ１１０が全てオフの状態になる。よってセンサ用電源線ＶＢの基準電位は、１ライン目の画素のバッファ用ＴＦＴ１１１のゲート電極に与えられなくなる。なお、リセット用ＴＦＴ１１０がオフの状態にある期間を、本明細書ではサンプル期間ＳＴと呼ぶ。特に１ライン目の画素のリセット用ＴＦＴ１１０がオフの状態にある期間をサンプル期間ＳＴ１と呼ぶ。
【００６１】
サンプル期間ＳＴ１では、センサ用ゲート信号線ＳＧ１に入力されたセンサ信号の電位が変化して、１ライン目の画素の選択用ＴＦＴ１１２がオンの状態になる。よって１ライン目の画素のバッファ用ＴＦＴ１１１のソース領域は、選択用ＴＦＴ１１２を介してセンサ出力配線ＳＳ１に電気的に接続される。センサ出力配線ＳＳ１は定電流電源１０３＿１に接続されており、そのためバッファ用ＴＦＴ１１１はソースフォロワ（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ）として機能し、ソース領域とゲート電極の電位差ＶGSは一定となる。
【００６２】
サンプル期間ＳＴ１において、ＥＬ素子１０６からの光が被写体において反射してフォトダイオード１１３に照射されると、フォトダイオード１１３に電流が流れる。そのため、リセット期間において基準電位に保たれていたバッファ用ＴＦＴ１１１のゲート電極の電位は、フォトダイオード１１３で発生する電流の大きさに応じて高くなる。
【００６３】
フォトダイオード１１３に流れる電流は、フォトダイオード１１３に照射される光の強さに比例するため、被写体上の画像の情報は、フォトダイオード１１３においてそのまま電気信号に変換される。フォトダイオード１１３において生成された電気信号は、バッファ用ＴＦＴ１１１のゲート電極に入力される。
【００６４】
バッファ用ＴＦＴ１１１のソース領域とゲート電極の電位差ＶGSは常に一定であるので、バッファ用ＴＦＴ１１１のソース領域は、バッファ用ＴＦＴ１１１のゲート電極の電位からＶGSを差し引いた電位に保たれている。そのためバッファ用ＴＦＴ１１１のゲート電極の電位が変化すると、それに伴ってバッファ用ＴＦＴ１１１のソース領域の電位も変化する。
【００６５】
バッファ用ＴＦＴ１１１のソース領域の電位は、画像信号として選択用ＴＦＴ１１２を介しセンサ出力配線ＳＳ１に入力される。
【００６６】
次に、リセット用ゲート信号線ＲＧ１に入力されているリセット信号によって、ＲＧ１に接続されている１ライン目の画素のリセット用ＴＦＴ１１０はオンの状態になり、再びリセット期間になる。それと同時にリセット用ゲート信号線ＲＧ２に入力されているリセット信号によって、ＲＧ２に接続されている２ライン目の画素のリセット用ＴＦＴ１１０はオフの状態になり、サンプリング期間ＳＴ２が開始する。
【００６７】
サンプリング期間ＳＴ２では、サンプリング期間ＳＴ１と同様に、フォトダイオードにおいて画像情報を有する電気信号が生成し、画像信号がセンサ出力配線ＳＳ２に入力される。
【００６８】
上記動作を繰り返し、サンプリング期間ＳＴｙが終了すると、１つの画像を画像信号として読み込むことができる。なお本明細書では、サンプリング期間ＳＴ１〜ＳＴｙの全てが出現するまでの期間をセンサフレーム期間ＳＦと呼ぶ。
【００６９】
また各サンプリング期間において、各画素が有するＥＬ素子を常に発光させておく必要がある。例えば１ライン目の画素が有するＥＬ素子は、最低でもサンプリング期間ＳＴ１の間発光していることが重要である。なお全ての画素がセンサフレーム期間ＳＦの間、常に発光していても良い。
【００７０】
なおカラー画像を読み込むエリアセンサの場合、センサ部はＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した画素を有している。ＲＧＢの各色に対応した画素は、ＲＧＢに対応した三種類のＥＬ素子を有しているか、または白色発光のＥＬ素子とＲＧＢの三種類のカラーフィルターを有しているか、または青色又は青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを有している。
【００７１】
ＲＧＢの各色に対応した画素から発せられるＲＧＢの各色の光は、被写体に順に照射される。そして被写体において反射されたＲＧＢの各色の光が、画素の有するフォトダイオードに照射され、ＲＧＢ各色に対応する画像信号がエリアセンサに取り込まれる。
【００７２】
図４は、カラー画像を読み込むエリアセンサのリセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２の動作を示すタイミングチャートである。なおここでは、リセット用ＴＦＴ１１０がＮチャネル型ＴＦＴ、バッファ用ＴＦＴ１１１がＰチャネル型ＴＦＴ、選択用ＴＦＴ１１２がＮチャネル型ＴＦＴの場合のタイミングチャートを示す。
【００７３】
Ｒに対応する画素のＥＬ素子が発光している期間内に、サンプル期間ＳＴ１〜ＳＴｙの全てが出現する。このＲに対応する画素のＥＬ素子が発光している期間内において、サンプリング期間ＳＴ１〜ＳＴｙの全てが出現するまでの期間をＲ用センサフレーム期間ＳＦｒと呼ぶ。Ｒ用センサフレーム期間ＳＦｒにおいてＲに対応する画像信号がエリアセンサ内に取り込まれる。なおＲ用センサフレーム期間ＳＦｒにおいて、Ｇ、Ｂに対応する画素は発光を行わない。
【００７４】
次に、Ｇに対応する画素のＥＬ素子が発光している期間内に、サンプル期間ＳＴ１〜ＳＴｙの全てが出現する。このＧに対応する画素のＥＬ素子が発光している期間内において、サンプリング期間ＳＴ１〜ＳＴｙの全てが出現するまでの期間をＧ用センサフレーム期間ＳＦｇと呼ぶ。Ｇ用センサフレーム期間ＳＦｇにおいてＧに対応する画像信号がエリアセンサ内に取り込まれる。なおＧ用センサフレーム期間ＳＦｇにおいて、Ｒ、Ｂに対応する画素は発光を行わない。
【００７５】
次に、Ｂに対応する画素のＥＬ素子が発光している期間内に、サンプル期間ＳＴ１〜ＳＴｙの全てが出現する。このＢに対応する画素のＥＬ素子が発光している期間内において、サンプリング期間ＳＴ１〜ＳＴｙの全てが出現するまでの期間をＢ用センサフレーム期間ＳＦｂと呼ぶ。Ｂ用センサフレーム期間ＳＦｂにおいてＢに対応する画像信号がエリアセンサ内に取り込まれる。Ｂ用センサフレーム期間ＳＦｂにおいて、Ｒ、Ｇに対応する画素は発光を行わない。
【００７６】
Ｒ用センサフレーム期間ＳＦｒと、Ｇ用センサフレーム期間ＳＦｇと、Ｂ用センサフレーム期間ＳＦｂの全てが出現するまでの期間がセンサフレーム期間ＳＦである。センサフレーム期間ＳＦが終了すると１つのカラー画像を画像信号として読み込むことができる。
【００７７】
また各サンプリング期間において、各色に対応する画素のＥＬ素子を常に発光させておく必要がある。例えばＢ用センサフレーム期間内のサンプリング期間ＳＴ１においては、１ライン目の画素のうちＢに対応する画素のＥＬ素子は常に発光していることが重要である。またＲ用、Ｇ用、Ｂ用センサフレーム期間（ＳＦｒ、ＳＦｇ、ＳＦｂ）のそれぞれにおいて、各色に対応する画素が常に発光していても良い。
【００７８】
本発明は上記構成によって光が被写体に均一に照射されるため、読み込んだ画像の明るさにむらが生じることはない。そしてバックライトと光散乱板とを、センサ基板（ＥＬ素子及び光電変換素子が設けられた絶縁表面を有する基板）と別個に設ける必要はないため、従来例と異なり、バックライト、光散乱板、センサ基板及び被写体の位置を精密に調整したりする必要がなく、エリアセンサ自体の小型化、薄型化、軽量化が実現される。またエリアセンサ自体の機械的強度が増す。
【００７９】
また本発明のエリアセンサは、光源としてのＥＬ素子を用いてセンサ部に画像を表示することが可能である。そのため、新たに電子ディスプレイをエリアセンサに設けなくとも、フォトダイオードで読み込んだ画像をセンサ部に表示させることが可能であり、その場で読み込んだ画像を確認することができる。
【実施例１】
【００８０】
以下に、本発明の実施例について説明する。
【００８１】
本実施例では、図２に示すところのＥＬ素子１０６の動作を制御している、スイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動方法について説明する。なおセンサ部の構成は実施の形態で示した構成と同じであるので、図１及び図２を参照する。
【００８２】
図５に本実施例のエリアセンサの上面図を示す。１２０はソース信号線駆動回路、１２２はゲート信号線駆動回路であり、共にスイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動を制御している。また１２１はセンサ用ソース信号線駆動回路、１２３はセンサ用ゲート信号線駆動回路であり、共にリセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２の駆動を制御している。なお本明細書において、ソース信号線駆動回路１２０、ゲート信号線駆動回路１２２、センサ用ソース信号線駆動回路１２１、センサ用ゲート信号線駆動回路１２３を駆動部と呼ぶ。
【００８３】
ソース信号線駆動回路１２０は、シフトレジスタ１２０ａ、ラッチ（Ａ）１２０ｂ、ラッチ（Ｂ）１２０ｃを有している。ソース信号線駆動回路１２０において、シフトレジスタ１２０ａにクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）が入力される。シフトレジスタ１２０ａは、これらのクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、後段の回路へタイミング信号を順次供給する。
【００８４】
なおシフトレジスタ１２０ａからのタイミング信号を、バッファ等（図示せず）によって緩衝増幅し、後段の回路へ緩衝増幅したタイミング信号を順次供給しても良い。タイミング信号が供給される配線には、多くの回路あるいは素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。
【００８５】
シフトレジスタ１２０ａからのタイミング信号は、ラッチ（Ａ）１２０ｂに供給される。ラッチ（Ａ）１２０ｂは、デジタル信号（digital sigｎals）を処理する複数のステージのラッチを有している。ラッチ（Ａ）１２０ｂは、前記タイミング信号が入力されると同時に、デジタル信号を順次書き込み、保持する。
【００８６】
なお、ラッチ（Ａ）１２０ｂにデジタル信号を取り込む際に、ラッチ（Ａ）１２０ｂが有する複数のステージのラッチに、順にデジタル信号を入力しても良い。しかし本発明はこの構成に限定されない。ラッチ（Ａ）１２０ｂが有する複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時にデジタル信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【００８７】
ラッチ（Ａ）１２０ｂの全ステージのラッチへのデジタル信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。すなわち、ラッチ（Ａ）１２０ｂ中で一番左側のステージのラッチにデジタル信号の書き込みが開始される時点から、一番右側のステージのラッチにデジタル信号の書き込みが終了する時点までの時間間隔がライン期間である。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【００８８】
１ライン期間が終了すると、ラッチ（Ｂ）１２０ｃにラッチシグナル（Latch Signal）が供給される。この瞬間、ラッチ（Ａ）１２０ｂに書き込まれ保持されているデジタル信号は、ラッチ（Ｂ）１２０ｃに一斉に送出され、ラッチ（Ｂ）
１２０ｃの全ステージのラッチに書き込まれ、保持される。
【００８９】
デジタル信号をラッチ（Ｂ）１２０ｃに送出し終えたラッチ（Ａ）１２０ｂは、シフトレジスタ１２０ａからのタイミング信号に基づき、再びデジタル信号の書き込みを順次行う。
【００９０】
この２順目の１ライン期間中には、ラッチ（Ｂ）１２０ｃに書き込まれ、保持されているデジタル信号がソース信号線Ｓ１〜Ｓｘに入力される。
【００９１】
一方、ゲート信号線駆動回路１２２は、それぞれシフトレジスタ、バッファ（いずれも図示せず）を有している。また場合によっては、ゲート信号線駆動回路１２２が、シフトレジスタ、バッファの他にレベルシフトを有していても良い。
【００９２】
ゲート信号線駆動回路１２２において、シフトレジスタ（図示せず）からのゲート信号がバッファ（図示せず）に供給され、対応するゲート信号線に供給される。ゲート信号線Ｇ１〜Ｇｙには、それぞれ１ライン分の画素のスイッチング用ＴＦＴ１０４のゲート電極が接続されており、１ライン分全ての画素のスイッチング用ＴＦＴ１０４を同時にオンの状態にしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【００９３】
なおソース信号線駆動回路とゲート信号線駆動回路の数、構成及びその動作は、本実施例で示した構成に限定されない。本発明のエリアセンサは、公知のソース信号線駆動回路及びゲート信号線駆動回路を用いることが可能である。
【００９４】
次に、センサ部のスイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５を、デジタル方式で駆動させた場合のタイミングチャートを図６に示す。
【００９５】
センサ部１０１の全ての画素が一通り発光するまでの期間を１フレーム期間（Ｆ）と呼ぶ。フレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。アドレス期間とは、１フレーム期間中、全ての画素にデジタル信号を入力する期間である。サステイン期間（点灯期間とも呼ぶ）とは、アドレス期間において画素に入力されたデジタル信号によって、ＥＬ素子を発光又は非発光の状態にし、表示を行う期間を示している。
【００９６】
電源供給線（Ｖ１〜Ｖｘ）の電位は所定の電位（電源電位）に保たれている。
【００９７】
まずアドレス期間Ｔａにおいて、ＥＬ素子１０６の対向電極の電位は、電源電位と同じ高さに保たれている。
【００９８】
そしてゲート信号線Ｇ１に入力されるゲート信号によって、ゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ１０４がオンの状態になる。次に、ソース信号線駆動回路１２０からソース信号線（Ｓ１〜Ｓｘ）にデジタル信号が入力される。ソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタル信号は、オンの状態のスイッチング用ＴＦＴ１０４を介してＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【００９９】
次にゲート信号線Ｇ２に入力されるゲート信号によって、ゲート信号線Ｇ２に接続されている全てのスイッチング用ＴＦＴ１０４がオンの状態になる。次に、ソース信号線駆動回路１２０からソース信号線（Ｓ１〜Ｓｘ）にデジタル信号が入力される。ソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタル信号は、オンの状態のスイッチング用ＴＦＴ１０４を介してＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【０１００】
上述した動作をゲート信号線Ｇｙまで繰り返し、全ての画素１０２のＥＬ駆動用ＴＦＴ１０５のゲート電極にデジタル信号が入力され、アドレス期間が終了する。
【０１０１】
アドレス期間Ｔａが終了すると同時にサステイン期間となる。サステイン期間において、全てのスイッチング用ＴＦＴ１０４は、オフの状態となる。
【０１０２】
そしてサステイン期間が開始されると同時に、全てのＥＬ素子の対向電極の電位は、電源電位が画素電極に与えられたときにＥＬ素子が発光する程度に、電源電位との間に電位差を有する高さになる。なお本明細書において、画素電極と対向電極の電位差をＥＬ駆動電圧と呼ぶ。また各画素が有するＥＬ駆動用ＴＦＴ１０５のゲート電極に入力されたデジタル信号によってＥＬ駆動用ＴＦＴ１０５はオンの状態になっている。よって電源電位がＥＬ素子の画素電極に与えられ、全ての画素が有するＥＬ素子は発光する。
【０１０３】
サステイン期間が終了すると同時に、１つのフレーム期間が終了する。本発明では、全てのサンプリング期間ＳＴ１〜ＳＴｙにおいて画素が発光する必要があり、よって本実施例の駆動方法の場合、サステイン期間内にセンサフレーム期間ＳＦが含まれていることが重要である。
【０１０４】
なお本実施例では、単色の画像を読み込むエリアセンサの駆動方法について説明したが、カラー画像を読み込む場合も同様である。ただしカラー画像を読み込むエリアセンサの場合、１つのフレーム期間をＲＧＢに対応した３つのサブフレーム期間に分割し、各サブフレーム期間においてアドレス期間とサステイン期間とを設ける。そしてＲ用のサブフレーム期間のアドレス期間では、Ｒに対応する画素のＥＬ素子だけ発光するようなデジタル信号を全ての画素に入力し、サステイン期間においてＲのＥＬ素子だけ発光を行う。Ｇ用、Ｂ用のサブフレーム期間においても同様に、各サステイン期間において、各色に対応する画素のＥＬ素子のみが発光を行うようにする。
【０１０５】
そしてカラー画像を読み込むエリアセンサの場合、ＲＧＢに対応した３つのサブフレーム期間の各サステイン期間は、Ｒ用、Ｇ用、Ｂ用センサフレーム期間（ＳＦｒ、ＳＦｇ、ＳＦｂ）をそれぞれ含んでいることが重要である。
【実施例２】
【０１０６】
本実施例では、センサ部１０１において画像を表示する際の、スイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動方法について説明する。なおセンサ部の構成は実施の形態で示した構成と同じであるので、図１及び図２を参照する。
【０１０７】
図７に、本発明のエリアセンサにおいて、デジタル方式でセンサ部１０１に画像を表示する際のタイミングチャートを示す。
【０１０８】
まず、１フレーム期間（Ｆ）をＮ個のサブフレーム期間（ＳＦ１〜ＳＦＮ）に分割する。階調数が多くなるにつれて１フレーム期間におけるサブフレーム期間の数も増える。なおエリアセンサのセンサ部が画像を表示する場合、１フレーム期間（Ｆ）とは、センサ部の全ての画素が１つの画像を表示する期間を指す。
【０１０９】
本実施例の場合、フレーム期間は１秒間に６０以上設けることが好ましい。１秒間に表示される画像の数を６０以上にすることで、視覚的にフリッカ等の画像のちらつきを抑えることが可能になる。
【０１１０】
サブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。アドレス期間とは、１サブフレーム期間中、全ての画素にデジタルビデオ信号を入力する期間である。なおデジタルビデオ信号とは、画像情報を有するデジタルの信号である。サステイン期間（点灯期間とも呼ぶ）とは、アドレス期間において画素に入力されたデジタルビデオ信号によって、ＥＬ素子を発光又は非発光の状態にし、表示を行う期間を示している。なおデジタルビデオ信号とは、画像情報を有するデジタル信号を意味する。
【０１１１】
ＳＦ１〜ＳＦＮが有するアドレス期間（Ｔａ）をそれぞれＴａ１〜ＴａＮとする。ＳＦ１〜ＳＦＮが有するサステイン期間（Ｔｓ）をそれぞれＴｓ１〜ＴｓＮとする。
【０１１２】
電源供給線（Ｖ１〜Ｖｘ）の電位は所定の電位（電源電位）に保たれている。
【０１１３】
まずアドレス期間Ｔａにおいて、ＥＬ素子１０６対向電極の電位は、電源電位と同じ高さに保たれている。
【０１１４】
次にゲート信号線Ｇ１に入力されるゲート信号によって、ゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ１０４がオンの状態になる。次に、ソース信号線駆動回路１０２からソース信号線（Ｓ１〜Ｓｘ）にデジタルビデオ信号が入力される。デジタルビデオ信号は「０」または「１」の情報を有しており、「０」と「１」のデジタルビデオ信号は、一方がＨｉ、一方がＬｏの電圧を有する信号である。
【０１１５】
そしてソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタルビデオ信号は、オンの状態のスイッチング用ＴＦＴ１０４を介して、ＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【０１１６】
次にゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ１０４がオフの状態になり、ゲート信号線Ｇ２に入力されるゲート信号によって、ゲート信号線Ｇ２に接続されている全てのスイッチング用ＴＦＴ１０４がオンの状態になる。次に、ソース信号線駆動回路１０２からソース信号線（Ｓ１〜Ｓｘ）にデジタルビデオ信号が入力される。ソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタルビデオ信号は、オンの状態のスイッチング用ＴＦＴ１０４を介して、ＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【０１１７】
上述した動作をゲート信号線Ｇｙまで繰り返し、全ての画素１０２のＥＬ駆動用ＴＦＴ１０５のゲート電極にデジタルビデオ信号が入力され、アドレス期間が終了する。
【０１１８】
アドレス期間Ｔａが終了すると同時にサステイン期間Ｔｓとなる。サステイン期間において、全てのスイッチング用ＴＦＴ１０４はオフの状態になる。サステイン期間において、全てのＥＬ素子の対向電極の電位は、電源電位が画素電極に与えられたときにＥＬ素子が発光する程度に、電源電位との間に電位差を有する高さになる。
【０１１９】
本実施例では、デジタルビデオ信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０５はオフの状態になる。よってＥＬ素子の画素電極は対向電極の電位に保たれたままである。その結果、「０」の情報を有するデジタルビデオ信号が入力された画素において、ＥＬ素子１０６は発光しない。
【０１２０】
逆にデジタルビデオ信号が「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０５はオンの状態になる。よって電源電位がＥＬ素子１０６の画素電極に与えられる。その結果、「１」の情報を有するデジタルビデオ信号が入力された画素が有するＥＬ素子１０６は発光する。
【０１２１】
このように、画素に入力されるデジタルビデオ信号の有する情報によって、ＥＬ素子が発光または非発光の状態になり、画素は表示を行う。
【０１２２】
サステイン期間が終了すると同時に、１つのサブフレーム期間が終了する。そして次のサブフレーム期間が出現し、再びアドレス期間に入り、全画素にデジタルビデオ信号を入力したら、再びサステイン期間に入る。なお、サブフレーム期間ＳＦ１〜ＳＦＮの出現する順序は任意である。
【０１２３】
以下、残りのサブフレーム期間においても同様の動作を繰り返し、表示を行う。Ｎ個のサブフレーム期間が全て終了したら、１つの画像が表示され、１フレーム期間が終了する。１フレーム期間が終了すると次のフレーム期間のサブフレーム期間が出現し、上述した動作を繰り返す。
【０１２４】
本発明において、Ｎ個のサブフレーム期間がそれぞれ有するアドレス期間（Ｔａ１〜ＴａＮ）の長さは全て同じである。またＮ個のサステイン期間Ｔｓ１、…、ＴｓＮの長さの比は、Ｔｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ（Ｎ−１）：ＴｓＮ＝２0：２-1：２-2：…：２-(N-2)：２-(N-1)で表される。
【０１２５】
各画素の階調は、１フレーム期間においてどのサブフレーム期間を発光させるかによって決まる。例えば、Ｎ＝８のとき、全部のサステイン期間で発光した場合の画素の輝度を１００％とすると、Ｔｓ１とＴｓ２において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ３とＴｓ５とＴｓ８を選択した場合には１６％の輝度が表現できる。
【０１２６】
なお本実施例は、実施例１と自由に組み合わせることが可能である。
【実施例３】
【０１２７】
実施例１及び２では、アドレス期間において対向電極の電位を電源電位と同じ電位に保っていたため、ＥＬ素子は発光しなかった。しかし本発明はこの構成に限定されない。画素電極に電源電位が与えられたときにＥＬ素子が発光する程度の電位差を、対向電位と電源電位との間に常に設け、アドレス期間においても表示期間と同様に表示を行うようにしても良い。
【０１２８】
ただしＥＬ素子をエリアセンサの光源として用いる実施例１と本実施例を組み合わせる場合、単色の画像を読み込むエリアセンサでは、フレーム期間内にセンサフレーム期間ＳＦが含まれていることが重要である。またカラー画像を読み込むエリアセンサでは、ＲＧＢに対応した３つのサブフレーム期間が、それぞれＲ用、Ｇ用、Ｂ用のセンサフレーム期間に含まれていることが重要である。
【０１２９】
またセンサ部に画像を表示する実施例２と本実施例を組み合わせる場合、サブフレーム期間全体が実際に表示を行う期間となるので、サブフレーム期間の長さを、ＳＦ１：ＳＦ２：ＳＦ３：…：ＳＦ（Ｎ−１）：ＳＦＮ＝２0：２-1：２-2：…：２-(N-2)：２-(N-1)となるように設定する。上記構成により、アドレス期間を発光させない駆動方法に比べて、高い輝度の画像が得られる。
【実施例４】
【０１３０】
本実施例では、図２に示すところのＥＬ素子１０６の動作を制御している、スイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動方法の、実施例１とは異なる例について説明する。なおセンサ部の構成は実施の形態で示した構成と同じであるので、図１及び図２を参照する。
【０１３１】
図８に本実施例のエリアセンサの上面図を示す。１３０はソース信号線駆動回路、１３２はゲート信号線駆動回路であり、共にスイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動を制御している。また１３１はセンサ用ソース信号線駆動回路、１３３はセンサ用ゲート信号線駆動回路であり、共にリセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２の駆動を制御している。本実施例ではソース信号線駆動回路とゲート信号線駆動回路とを１つずつ設けたが、本発明はこの構成に限定されない。ソース信号線駆動回路を２つ設けても良い。また、ゲート信号線駆動回路を２つ設けても良い。
【０１３２】
なお本明細書において、ソース信号線駆動回路１３０、ゲート信号線駆動回路１３２、センサ用ソース信号線駆動回路１３１、センサ用ゲート信号線駆動回路１３３を駆動部と呼ぶ。
【０１３３】
ソース信号線駆動回路１３０は、シフトレジスタ１３０ａ、レベルシフト１３０ｂ、サンプリング回路１３０ｃを有している。なおレベルシフトは必要に応じて用いればよく、必ずしも用いなくとも良い。また本実施例においてレベルシフトはシフトレジスタ１３０ａとサンプリング回路１３０ｃとの間に設ける構成としたが、本発明はこの構成に限定されない。またシフトレジスタ１３０ａの中にレベルシフト１３０ｂが組み込まれている構成にしても良い。
【０１３４】
クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）がシフトレジスタ１３０ａに入力される。シフトレジスタ１３０ａからアナログの信号（アナログ信号）をサンプリングするためのサンプリング信号が出力される。出力されたサンプリング信号はレベルシフト１３０ｂに入力され、その電位の振幅が大きくなって出力される。
【０１３５】
レベルシフト１３０ｂから出力されたサンプリング信号は、サンプリング回路１３０ｃに入力される。そしてサンプリング回路１３０ｃに入力されるアナログ信号がサンプリング信号によってそれぞれサンプリングされ、ソース信号線Ｓ１〜Ｓｘに入力される。
【０１３６】
一方、ゲート信号側駆動回路１３２は、それぞれシフトレジスタ、バッファ（いずれも図示せず）を有している。また場合によっては、ゲート信号側駆動回路１３２が、シフトレジスタ、バッファの他にレベルシフトを有していても良い。
【０１３７】
ゲート信号側駆動回路１３２において、シフトレジスタ（図示せず）からのゲート信号がバッファ（図示せず）に供給され、対応するゲート信号線に供給される。ゲート信号線Ｇ１〜Ｇｙには、それぞれ１ライン分の画素のスイッチング用ＴＦＴ１０４のゲート電極が接続されており、１ライン分全ての画素のスイッチング用ＴＦＴ１０４を同時にオンの状態にしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１３８】
なおソース信号線駆動回路とゲート信号線駆動回路の数、構成及びその動作は、本実施例で示した構成に限定されない。本発明のエリアセンサは、公知のソース信号線駆動回路及びゲート信号線駆動回路を用いることが可能である。
【０１３９】
次に、センサ部のスイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５を、アナログ方式で駆動させた場合のタイミングチャートを図９に示す。センサ部１０１の全ての画素が一通り発光するまでの期間を１フレーム期間Ｆと呼ぶ。１ライン期間Ｌは、１つのゲート信号線が選択されてから、その次に別のゲート信号線が選択されるまでの期間を意味する。図２に示したエリアセンサの場合、ゲート信号線はｙ本あるので、１フレーム期間中にｙ個のライン期間Ｌ１〜Ｌｙが設けられている。
【０１４０】
解像度が高くなるにつれて１フレーム期間中のライン期間の数も増え、駆動回路を高い周波数で駆動しなければならなくなる。
【０１４１】
まず電源電圧線Ｖ１〜Ｖｘは一定の電源電位に保たれている。そしてＥＬ素子１０６の対向電極の電位である対向電位も一定の電位に保たれている。電源電位は、電源電位がＥＬ素子１０６の画素電極に与えられるとＥＬ素子１０６が発光する程度に、対向電位との間に電位差を有している。
【０１４２】
第１のライン期間Ｌ１において、ゲート信号線駆動回路１３２からゲート信号線Ｇ１に入力されるゲート信号によって、ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴ１０４はオンの状態になる。そして、ソース信号線Ｓ１〜Ｓｘに順にソース信号線駆動回路１３０からアナログ信号が入力される。ソース信号線Ｓ１〜Ｓｘに入力されたアナログ信号は、スイッチング用ＴＦＴ１０４を介してＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【０１４３】
ＥＬ駆動用ＴＦＴ１０５のチャネル形成領域を流れる電流の大きさは、そのゲート電極に入力される信号の電位の高さ（電圧）によって制御される。よって、ＥＬ素子１０６の画素電極に与えられる電位は、ＥＬ駆動用ＴＦＴ１０５のゲート電極に入力されたアナログ信号の電位の高さによって決まる。そしてＥＬ素子１０５はアナログ信号の電位に制御されて発光を行う。なお本実施例の場合、全ての画素に入力されるアナログ信号は、同じ高さの電位に保たれている。
【０１４４】
ソース信号線Ｓ１〜Ｓｘへのアナログ信号の入力が終了すると、第１のライン期間Ｌ１が終了する。なお、ソース信号線Ｓ１〜Ｓｘへのアナログ信号の入力が終了するまでの期間と水平帰線期間とを合わせて１つのライン期間としても良い。そして次に第２のライン期間Ｌ２となり、ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴ１０４はオフの状態になり、ゲート信号線Ｇ２に入力されるゲート信号によって、ゲート信号線Ｇ２に接続された全てのスイッチング用ＴＦＴ１０４はオンの状態になる。そして第１のライン期間Ｌ１と同様に、ソース信号線Ｓ１〜Ｓｘに順にアナログ信号が入力される。
【０１４５】
そして上述した動作をゲート信号線Ｇｙまで繰り返し、全てのライン期間Ｌ１〜Ｌｙが終了する。全てのライン期間Ｌ１〜Ｌｙが終了すると、１フレーム期間が終了する。１フレーム期間が終了することで、全ての画素が有するＥＬ素子は発光を行う。なお全てのライン期間Ｌ１〜Ｌｙと垂直帰線期間とを合わせて１フレーム期間としても良い。
【０１４６】
本発明では、全てのサンプリング期間ＳＴ１〜ＳＴｙにおいて画素が発光する必要があり、よって本実施例の駆動方法の場合、フレーム期間内にセンサフレーム期間ＳＦが含まれていることが重要である。
【０１４７】
なお本実施例では、単色の画像を読み込むエリアセンサの駆動方法について説明したが、カラー画像を読み込む場合も同様である。ただしカラー画像を読み込むエリアセンサの場合、１つのフレーム期間をＲＧＢに対応した３つのサブフレーム期間に分割する。そしてＲ用のサブフレーム期間では、Ｒに対応する画素のＥＬ素子だけ発光するようなアナログ信号を全ての画素に入力し、ＲのＥＬ素子だけ発光を行う。Ｇ用、Ｂ用のサブフレーム期間においても同様に、各色に対応する画素のＥＬ素子のみが発光を行うようにする。
【０１４８】
そしてカラー画像を読み込むエリアセンサの場合、ＲＧＢに対応した３つのサブフレーム期間の各サステイン期間は、Ｒ用、Ｇ用、Ｂ用センサフレーム期間（ＳＦｒ、ＳＦｇ、ＳＦｂ）を含んでいることが重要である。
【０１４９】
なお本実施例の駆動方法において、センサ部１０１に画像を表示させる場合は、アナログ信号の代わりに画像情報を有するアナログのビデオ信号（アナログビデオ信号）を入力すると、センサ部１０１に画像を表示することが可能である。
【実施例５】
【０１５０】
本実施例では、本発明のエリアセンサのセンサ部の断面構造について説明する。
【０１５１】
図１４（Ｂ）に本実施例のエリアセンサの断面図を示す。３０１はスイッチング用ＴＦＴ、３０２はＥＬ駆動用ＴＦＴ、３０３はリセット用ＴＦＴ、３０４はバッファ用ＴＦＴ、３０５は選択用ＴＦＴである。
【０１５２】
また、２４２はＰ型半導体層、２４８は光電変換層、２３８はＮ型半導体層である。Ｐ型半導体層２４２と、光電変換層２４８と、Ｎ型半導体層２３８とによって、フォトダイオード３０６が形成される。２６５はセンサ用配線であり、Ｎ型半導体層２３８と外部の電源とを電気的に接続している。また、フォトダイオード３０６のＰ型半導体層２４２とリセット用ＴＦＴ３０３のドレイン領域とは電気的に接続されている。
【０１５３】
また２６４は画素電極（陽極）、２６６はＥＬ層、２６７は対向電極（陰極）
である。画素電極（陽極）２６４と、ＥＬ層２６６と、対向電極（陰極）２６７とでＥＬ素子２６９が形成される。なお２６８はバンクであり、隣り合う画素同士のＥＬ層２６６を区切っている。
【０１５４】
２７０は被写体であり、ＥＬ素子２６９から発せられた光が被写体２７０において反射し、フォトダイオード３０６に照射される。本実施例では、被写体を基板２００のＴＦＴが形成されていない側に設ける。
【０１５５】
本実施例において、スイッチング用ＴＦＴ３０１、バッファ用ＴＦＴ３０４、選択用ＴＦＴ３０５は全てＮチャネル型ＴＦＴである。またＥＬ駆動用ＴＦＴ３０２、リセット用ＴＦＴ３０３はＰチャネル型ＴＦＴである。なお本発明はこの構成に限定されない。よってスイッチング用ＴＦＴ３０１、ＥＬ駆動用ＴＦＴ３０２、バッファ用ＴＦＴ３０４、選択用ＴＦＴ３０５、リセット用ＴＦＴ３０３は、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴのどちらでも良い。
【０１５６】
ただし本実施例のように、ＥＬ駆動用ＴＦＴ３０２のソース領域またはドレイン領域がＥＬ素子２６９の陽極２６４と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ３０２はＰチャネル型ＴＦＴであることが望ましい。また逆に、ＥＬ駆動用ＴＦＴ３０２のソース領域またはドレイン領域がＥＬ素子２６９の陰極と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ３０２はＮチャネル型ＴＦＴであることが望ましい。
【０１５７】
なお本実施例のフォトダイオードは他のＴＦＴと同時に形成することができるので、工程数を抑えることができる。
【０１５８】
なお本実施例は、実施例１〜実施例４と自由に組み合わせることが可能である。
【実施例６】
【０１５９】
本実施例では、本発明のエリアセンサのセンサ部における断面構造において、実施例５とは異なる例について説明する。
【０１６０】
図１５に本実施例のエリアセンサの断面図を示す。７０１はスイッチング用ＴＦＴ、７０２はＥＬ駆動用ＴＦＴ、７０３はリセット用ＴＦＴ、７０４はバッファ用ＴＦＴ、７０５は選択用ＴＦＴである。
【０１６１】
また、７３８はＮ型半導体層、７４８は光電変換層、７４２はＰ型半導体層である。Ｎ型半導体層７３８と、光電変換層７４８と、Ｐ型半導体層７４２とによって、フォトダイオード７０６が形成される。７６５はセンサ用配線であり、Ｐ型半導体層７４２と外部の電源とを接続している。また、フォトダイオード７０６のＮ型半導体層７３８とリセット用ＴＦＴ７０３のドレイン領域とは電気的に接続されている。
【０１６２】
また７６７は画素電極（陰極）、７６６はＥＬ層、７６４は対向電極（陽極）
である。画素電極（陰極）７６７と、ＥＬ層７６６と、対向電極（陽極）７６４とでＥＬ素子７６９が形成される。なお７６８はバンクであり、隣り合う画素同士のＥＬ層７６６を区切っている。
【０１６３】
７７０は被写体であり、ＥＬ素子７６９から発せられた光が被写体７７０において反射し、フォトダイオード７０６に照射される。本実施例では、被写体７７０を基板７００のＴＦＴが形成されている側に設ける。
【０１６４】
本実施例において、スイッチング用ＴＦＴ７０１、ＥＬ駆動用ＴＦＴ７０２、リセット用ＴＦＴ７０３は全てｎチャネル型ＴＦＴである。またバッファ用ＴＦＴ７０４、選択用ＴＦＴ７０５はｐチャネル型ＴＦＴである。なお本発明はこの構成に限定されない。よってスイッチング用ＴＦＴ７０１、ＥＬ駆動用ＴＦＴ７０２、バッファ用ＴＦＴ７０４、選択用ＴＦＴ７０５、リセット用ＴＦＴ７０３は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。
【０１６５】
ただし本実施例のように、ＥＬ駆動用ＴＦＴ７０２のソース領域またはドレイン領域がＥＬ素子７６９の陰極７０９と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ７０２はｎチャネル型ＴＦＴであることが望ましい。また逆に、ＥＬ駆動用ＴＦＴ７０２のソース領域またはドレイン領域がＥＬ素子７６９の陽極７１２と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ７０２はｐチャネル型ＴＦＴであることが望ましい。
【０１６６】
また、本実施例のように、リセット用ＴＦＴ７０３のドレイン領域がフォトダイオード７０６のＰ型半導体層７４２と電気的に接続されている場合、リセット用ＴＦＴ７０３はＮチャネル型ＴＦＴ、バッファ用ＴＦＴ７０４はＰチャネル型ＴＦＴであることが望ましい。逆にリセット用ＴＦＴ７０３のドレイン領域がフォトダイオード７０６のＰ型半導体層７４２と接続され、センサ用配線７６５がＮ型半導体層７３８と接続されている場合、リセット用ＴＦＴ７０３はＰチャネル型ＴＦＴ、バッファ用ＴＦＴ７０４はＮチャネル型ＴＦＴであることが望ましい。
【０１６７】
なお本実施例のフォトダイオード７０６は他のＴＦＴと同時に形成することができるので、工程数を抑えることができる。
【０１６８】
なお本実施例は、実施例１〜実施例５と自由に組み合わせることが可能である。
【実施例７】
【０１６９】
本発明のエリアセンサのセンサ部の作製方法について、図１０〜図１４を用いて説明する。同一基板上に、スイッチング用ＴＦＴ３０１、ＥＬ駆動用ＴＦＴ３０２、リセット用ＴＦＴ３０３、バッファ用ＴＦＴ３０４、選択用ＴＦＴ３０５及びダイオード３０６を有するものである。
【０１７０】
まず、図１０（Ａ）において、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板２００を用いる。なお、基板２００としては、透光性を有する基板であれば限定されず、石英基板を用いてもよく、また、ガラス基板、セラミック基板等を用いてもよい。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【０１７１】
また基板２００としては、ステンレス基板を用いてもよい。しかし、ステンレス基板は、透明ではないため、図１５にあるように、ＥＬ素子７６９が上面に照射する場合のみ有効である。
【０１７２】
次に基板２００を覆うように、基板２００上に酸化珪素からなる絶縁膜（下地膜）を形成する。絶縁膜は、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜を用いることができる。例えば、プラズマＣＶＤ法でSiH4、NH3、N2Oから作製される酸化窒化珪素膜を２５０〜８００ｎｍ（好ましくは３００〜５００ｎｍ）、同様にSiH4、N2Oから作製される酸化窒化水素化珪素膜を２５０〜８００ｎｍ（好ましくは３００〜５００ｎｍ）の厚さに積層して形成しても良い。本実施例では、酸化珪素からなる絶縁膜を単層構造とし、２５０〜８００ｎｍの厚さに形成した。なお絶縁膜の材料は酸化珪素に限定されない。
【０１７３】
次にＣＭＰ法で該絶縁膜を研磨することで平坦化絶縁膜２０１が形成される。
ＣＭＰ法は公知の方法で行うことが可能である。酸化膜の研磨では、一般的に１００〜１０００ｎｍφの研磨剤を、ＰＨ調整剤等の試薬を含む水溶液に分散させた固液分散系のスラリーが用いられる。本実施例では、水酸化カリウムが添加された水溶液に、塩化珪素ガスを熱分解して得られるフュームドシリカ粒子を２０ｗｔ％分散したシリカスラリー（ＰＨ＝１０〜１１）を用いる。
【０１７４】
平坦化絶縁膜２０１形成後、平坦化絶縁膜２０１上に半導体層２０２〜２０８を形成する。半導体層２０２〜２０８は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層２０２〜２０８の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素またはシリコンゲルマニウム（ＳｉXＧｅ1-X）合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層２０２〜２０８を形成した。
【０１７５】
また、半導体層２０２〜２０８を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【０１７６】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９８％として行えばよい。
【０１７７】
次いで、半導体層２０２〜２０８を覆うゲート絶縁膜２０９を形成する。ゲート絶縁膜２０９はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１７８】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Ｐa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【０１７９】
次いで、図１０（Ａ）に示すように、ゲート絶縁膜２０９上に膜厚２０〜１００ｎｍの第１の導電膜２１０ａと、膜厚１００〜４００ｎｍの第２の導電膜２１０ｂとを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜２１０ａと、膜厚３７０ｎｍのＷ膜からなる第２の導電膜２１０ｂを積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。
Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【０１８０】
なお、本実施例では、第１の導電膜２１０ａをＴａＮ、第２の導電膜２１０ｂをＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【０１８１】
次に、フォトリソグラフィ法を用いてレジストからなるマスク２１１を形成し、電極及び配線を形成するための第１のエッチング処理を行う（図１０（Ｂ））
。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Iｎductively Couｐled Ｐlasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐaの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。
【０１８２】
上記第１のエッチング処理では、レジストからなるマスク２１１の形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層２１２〜２１６（第１の導電層２１２ａ〜２１６ａと第２の導電層２１２ｂ〜２１６ｂ）を形成する。２１７はゲート絶縁膜であり、第１の形状の導電層２１２〜２１６で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【０１８３】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う（図１０（Ｃ））。ここでは、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐaの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は１２４．６２ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は２０．６７ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は６．０５である。従って、Ｗ膜が選択的にエッチングされる。この第２のエッチングによりＷのテーパー角は７０°となった。この第２のエッチング処理により第２の導電層２１８ｂ〜２２２ｂを形成する。一方、第１の導電層２１８ａ〜２２２ａは、ほとんどエッチングされず、第１の導電層２１８ａ〜２２２ａが形成される。２２３はゲート絶縁膜であり、第２の形状の導電層２１８〜２２２で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【０１８４】
第１の導電層２１８ａと第２の導電層２１８ｂとで形成された電極は、後の工程で形成されるＮチャネル型のバッファ用ＴＦＴ３０４となり、第１の導電層２１９ａと第２の導電層２１９ｂとで形成された電極は、後の工程で形成されるＮチャネル型の選択用ＴＦＴ３０５となる。同様に、第１の導電層２２０ａと第２の導電層２２０ｂとで形成された電極は、後の工程で形成されるＰチャネル型のリセット用ＴＦＴ３０３となり、第１の導電層２２１ａと第２の導電層２２１ｂとで形成された電極は、後の工程で形成されるＮチャネル型のスイッチングＴＦＴ３０１となり、第１の導電層２２２ａと第２の導電層２２２ｂとで形成された電極は、後の工程で形成されるＰチャネル型のＥＬ駆動用ＴＦＴ３０２となる。
【０１８５】
次いで、第１のドーピング処理を行って図１１（Ａ）の状態を得る。ドーピングは第２の導電層２１８ｂ〜２２２ｂを不純物元素に対するマスクとして用い、第１の導電層２１８ａ〜２２２ａのテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。なお、半導体層２０５および２０６の上には、導電層は存在しないので、ゲート絶縁膜２２３上からドーピングする。本実施例では、不純物元素としてＰ（リン）を用い、ドーズ量３．５×１０12、加速電圧９０ｋｅＶにてプラズマドーピングを行った。こうして第１の導電層と重ならない低濃度不純物領域２２４ａ〜２２８ａ、２２９および２３０と、第１の導電層と重なる低濃度不純物領域２２４ｂ〜２２８ｂを自己整合的に形成する。低濃度不純物領域２２４ｂ〜２２８ｂへ添加されたリン（Ｐ）の濃度は、１×１０17〜１×１０18atoms/cm3であり、且つ、第１の導電層２１８ａ〜２２２ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層２１８ａ〜２２２ａのテーパー部と重なる半導体層において、第１の導電層２１８ａ〜２２２ａのテーパー部の端部から内側に向かって、若干不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【０１８６】
そして、レジストからなるマスク２３１を形成し、第２のドーピング処理を行い、半導体層にＮ型を付与する不純物元素を添加する（図１１（Ｂ））。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０15atoms/cm2とし、加速電圧を８０ｋｅＶとして行った。Ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層２１８〜２２２がＮ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域２３２ａ〜２３６ａ、２３７および２３８、第１の導電層と重ならない低濃度不純物領域２３２ｂ〜２３６ｂ、第１の導電層と重なる低濃度不純物領域２３２ｃ〜２３６ｃが形成される。高濃度不純物領域２３２ａ〜２３６ａ、２３７および２３８には１×１０20〜１×１０21atoms/cm3の濃度範囲でＮ型を付与する不純物元素を添加する。
【０１８７】
なおＰチャネル型の半導体膜が形成される半導体膜には、図１１（Ｂ）に示した第２のドーピング処理によりＮ型の不純物をドーピングする必要はないため、マスク２３１を半導体層２０４、２０６および２０８上に完全に覆うように形成し、Ｎ型の不純物がドーピングされないようにしても良い。逆にマスク２３１を半導体層２０４、２０６および２０８上に設けず、第３のドーピング処理において半導体層の極性をＰ型に反転させても良い。
【０１８８】
次いで、レジストからなるマスク２３１を除去した後、新たにレジストからなるマスク２３９を形成して第３のドーピング処理を行う。この第３のドーピング処理により、Ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型（Ｎ型）とは逆の導電型（Ｐ型）を付与する不純物元素が添加された不純物領域２４０ａ〜２４０ｃ、２４１a〜２４１ｃおよび２４２を形成する（図１１（Ｃ））。
第１の導電層２２０ｂ、２２２ｂを不純物元素に対するマスクとして用い、Ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。なお、不純物領域２４２上に導電層は存在しないため、ゲート絶縁膜２２３上からドーピングする。本実施例では、不純物領域２４０ａ〜２４０ｃ、２４１ａ〜２４１ｃおよび２４２はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。なお、この第３のドーピング処理の際には、Ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２３９で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域２４０a、２４０ｂ、２４０ｃにはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもＰ型を付与する不純物元素の濃度が２×１０20〜２×１０21atoms/cm3となるようにドーピング処理することにより、Ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【０１８９】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ファーネスアニール炉を用いる熱アニール炉で行う。
熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）などを適用することができる。
【０１９０】
また、第１の層間絶縁膜を形成した後に活性化処理を行ってもよい。ただし、配線に用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【０１９１】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では、水素を約３％含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる。）
【０１９２】
また、パッシベーション膜を形成した後に水素化する工程を行ってもよい。
【０１９３】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【０１９４】
次いで、レジストからなるマスク２３９を除去し、第３のエッチング処理を行う。本実施例では導電層２１８〜２２２をマスクとして用いて、ゲート絶縁膜をエッチング処理する。
【０１９５】
第３のエッチング処理により、ゲート絶縁膜２４３ｃ〜２４７ｃが、第２の導電層２４３ｂ〜２４７ｂの下方に形成される（図１２（Ａ））。
【０１９６】
次いで、基板２００を覆うように、パッシベーション膜２７１を形成する（図１２（Ｂ））。パッシベーション膜２７１は、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜を用いることができる。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Oから作製される酸化窒化珪素膜を１０〜８００ｎｍ（好ましくは５０〜５００ｎｍ）、同様にＳｉＨ4、Ｎ2Oから作製される酸化窒化水素化珪素膜を５０〜８００ｎｍ（好ましくは１０〜５００ｎｍ）の厚さに積層して形成してもよい。本実施例では酸化窒素からなるパッシベーション膜を、単層構造とし、１０〜８００ｎｍの厚さで形成した。
【０１９７】
次いで、フォトリソグラフィ法を用いて、レジストからなるマスク２７２を形成し、非晶質珪素膜２４８を形成するための第四のエッチング処理を行う。レジストマスク２７２は基板を覆うように、Ｐ型半導体層２４２およびＮ型半導体層２３８の一部に接するように形成される（図１２（Ｃ））。次いで、窒化珪素膜のみをエッチング処理する。本実施例では、ＩＣＰエッチング法を用い、エッチング用ガスにＣＦ4、Ｃｌ2、Ｏ2を用い、それぞれのガス流量比を４０/６０/３５（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行った。
【０１９８】
次いで、レジストからなるマスク２７２を除去し、Ｎ型半導体層２４２とＰ型半導体層２３８の間に、Ｎ型半導体層２４２とＰ型半導体層２３８の一部と接するように、非晶質珪素膜（アモルファスシリコン膜）２４８を形成する（図１３（Ａ））。非晶質構造を有する半導体膜は、公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜される。非晶質珪素膜２４８の厚さは、Ｎチャネル型半導体層２４２およびＰチャネル型半導体層２３８の厚さの、好ましくは１〜１０倍の厚さで形成される。本実施例では、２５〜８００ｎｍの厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素またはシリコンゲルマニウム（ＳｉXＧｅ1-X）合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。
【０１９９】
次いで、第一層間絶縁膜２４９を形成する（図１３（Ｂ））。プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜２３５は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。次いで、各不純物領域２３２ａ、２３３ａ、２３５a、２３８、２４０ａ、２４１ａ、２４２に達するコンタクトホールを形成するためのパターニングを行う。
【０２００】
次いで、ソース配線２５１〜２５６、ドレイン配線２５７〜２６２を形成する。なお、本実施例では、この配線の材料としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【０２０１】
次いで、図１４（Ａ）に示すように、第２層間絶縁膜２４９を形成する。第２層間絶縁膜２４９として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂を用いることで、平坦な表面を得ることができる。本実施例では、第２層間絶縁膜２４９として厚さ０．７μｍのポリイミド膜を基板全面に形成した。
【０２０２】
次に、図１４（Ａ）に示すように、樹脂材料でなるバンク２６８を形成する。バンク２６８は１〜２μm厚のアクリル膜またはポリイミド膜をパターニングして形成すれば良い。バンク２６８はソース配線２５６上に沿って形成しても良いし、ゲート配線（図示せず）上に沿って形成しても良い。なおバンク２６８を形成している樹脂材料に顔料等を混ぜ、バンク２６８を遮蔽膜として用いても良い。
【０２０３】
次に、ＥＬ層２６６を形成する。具体的には、ＥＬ層２６６となる有機ＥＬ材料をクロロホルム、ジクロロメタン、キシレン、トルエン、テトラヒドロフラン等の溶媒に溶かして塗布し、その後、熱処理を行うことにより溶媒を揮発させる。こうして有機ＥＬ材料でなる被膜（ＥＬ層）が形成される。
【０２０４】
なお、本実施例では一画素しか図示されていないが、このとき同時に赤色に発光する発光層、緑色に発光する発光層及び青色に発光する発光層が形成される。
本実施例では、赤色に発光する発光層としてシアノポリフェニレンビニレン、緑色に発光する発光層としてポリフェニレンビニレン、青色に発光する発光層としてポリアルキルフェニレンを各々５０ｎｍの厚さに形成する。また、溶媒としては１，２−ジクロロメタンを用い、８０〜１５０℃のホットプレートで１〜５分の熱処理を行って揮発させる。
【０２０５】
本実施例ではＥＬ層を１層構造とするが、その他に正孔注入層、正孔輸送層、電子注入層、電子輸送層等を設けても構わない。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【０２０６】
ＥＬ層２６６を形成したら、対向電極として透明導電膜でなる陽極２６７を１２０ｎｍの厚さに形成する。本実施例では、酸化インジウムに１０〜２０ｗｔ％の酸化亜鉛を添加した透明導電膜を用いる。成膜方法はＥＬ層２６６を劣化させないように室温で蒸着法により形成することが好ましい。
【０２０７】
以上の様にして、バッファ用ＴＦＴ３０４、選択用ＴＦＴ３０５、リセット用ＴＦＴ３０３、ダイオード３０６、スイッチング用ＴＦＴ３０１、ＥＬ駆動用ＴＦＴ３０２及びＥＬ素子２６９を同一基板上に形成することができる。
【０２０８】
なお本実施例は、実施例１〜実施例６と自由に組み合わせることが可能である。
【実施例８】
【０２０９】
本発明のエリアセンサのセンサ部の作製方法について、実施例６とは異なるフォトダイオードの作製方法について、図１６を用いて説明する。
【０２１０】
図１６にフォトダイオード３０６の拡大図を示す。図１６にあるように、フォトダイオード３０６は、第一層間絶縁膜２５０上に金属膜２８０を形成している。金属膜２８０は、ソース配線２５４およびドレイン配線２６０の形成の際に同時に形成することができる。また形成される材料は、配線と同じ材料であるＡｌまたはＡｇを主成分とする膜、またはそれらの化合物膜等の反射性の優れた材料を用いることが望ましい。
【０２１１】
金属膜２８０を用いることにより、ＥＬ素子から被写体に光を照射し、被写体において反射した光が、フォトダイオードに照射される。しかし、光電変換層を通過した光のうち、光電変換層に照射されない光が存在する。このような光は、金属膜を用いることにより、該金属膜に反射し、光電変換層に照射される。そのため、より多くの光を受け取ることができる。
【０２１２】
なお本実施例は、実施例１〜実施例７と自由に組み合わせることが可能である。
【実施例９】
【０２１３】
本実施例では、本発明を用いてＥＬ表示装置（発光装置）を作製した例について、図１７、図１８を用いて説明する。
【０２１４】
図１７（Ａ）は本発明のＥＬ表示装置のＴＦＴ基板の上面図を示している。なお本明細書においてＴＦＴ基板とは、画素部が設けられている基板を意味する。
【０２１５】
基板４００１上に、画素部４００２と、センサ用のソース信号線駆動回路４００３ａとＥＬ素子用のソース信号線駆動回路４００３ｂ、ＥＬ素子用のゲート信号線駆動回路４００４ａと、センサ用のゲート信号線駆動回路４００４ｂとが設けられている。なお本発明においてソース信号線駆動回路とゲート信号線駆動回路の数は図１７（Ａ）に示した数に限定されない。ソース信号線駆動回路とゲート信号線駆動回路の数は、設計者が適宜設定することが可能である。また、本実施例ではソース信号線駆動回路とゲート信号線駆動回路とをＴＦＴ基板上に設けているが、本発明はこの構成に限定されない。ＴＦＴ基板とは別の基板上に設けたソース信号線駆動回路とゲート信号線駆動回路とを、ＦＰＣ等により画素部と電気的に接続するようにしても良い。
【０２１６】
４００５は画素部４００２に設けられた電源供給線（図示せず）に接続された引き回し配線である。また、センサ用およびＥＬ素子用のゲート信号線駆動回路４００４ａ、４００４ｂに接続されたゲート用引き回し配線であり、また４００５はセンサ用およびＥＬ素子用のソース信号線駆動回路４００３に接続されたソース用引き回し配線である。
【０２１７】
ゲート用引き回し配線４００５と、ソース用引き回し配線４００５とは、基板４００１の外部に設けられたＩＣ等に、ＦＰＣ４００６を介して接続されている。また引き回し配線４００５は、基板４００１の外部に設けられた電源にＦＰＣ４００６を介して接続されている。
【０２１８】
引き回し配線４００５の拡大図を図１７（Ｂ）に示す。４１００はＲ用引き回し配線、４１０１はＧ用引き回し配線、４１０２はＢ用引き回し配線である。
【０２１９】
図１８（Ａ）は、図１７（Ａ）に示したＴＦＴ基板をシーリング材によって封止することによって形成されたエリアセンサの上面図であり、図１８（Ｂ）は、図１８（Ａ）のＡ−Ａ’における断面図、図１８（Ｃ）は図１８（Ａ）のＢ−Ｂ’における断面図である。なお図１７において既に示したものは、同じ符号を用いて示す。
【０２２０】
基板４００１上に設けられた画素部４００２と、センサ用およびＥＬ素子用のソース信号線駆動回路４００３ａ、４００３ｂと、センサ用およびＥＬ素子用のゲート信号線駆動回路４００４ａ、４００４ｂとを囲むようにして、シール材４００９が設けられている。また画素部４００２と、ソース信号線駆動回路４００３ａ、４００３ｂと、センサ用およびＥＬ素子用のゲート信号線駆動回路４００４ａ、４００４ｂとの上にシーリング材４００８が設けられている。よって画素部４００２と、センサ用およびＥＬ素子用のソース信号線駆動回路４００３ａ、４００３ｂと、センサ用およびＥＬ素子用の第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとは、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。
【０２２１】
また基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３ａ、４００３ｂと、センサ用およびＥＬ素子用のゲート信号線駆動回路４００４ａ、４００４ｂとは、複数のＴＦＴを有している。図１８（Ｂ）では代表的に、下地膜４０１０上に形成された、ソース信号線駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを図示する）４２０１及び画素部４００２に含まれるＥＬ駆動用ＴＦＴ（ＥＬ素子への電流を制御するＴＦＴ）４２０２、フォトダイオード４２１１を図示した。
【０２２２】
本実施例では、駆動ＴＦＴ４２０１には公知の方法で作製されたＰチャネル型ＴＦＴまたはＮチャネル型ＴＦＴが用いられ、ＥＬ駆動用ＴＦＴ４２０２には公知の方法で作製されたＰチャネル型ＴＦＴが用いられる。また、画素部４００２にはＥＬ駆動用ＴＦＴ４２０２のゲートに接続された保持容量（図示せず）が設けられる。
【０２２３】
駆動ＴＦＴ４２０１、ＥＬ駆動用ＴＦＴ４２０２およびフォトダイオード４２１１上には層間絶縁膜（平坦化膜）４３０１が形成され、その上にＥＬ駆動用ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０２２４】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の上にはＥＬ（エレクトロルミネッセンス）層４２０４が形成される。ＥＬ層４２０４は公知の有機ＥＬ材料または無機ＥＬ材料を用いることができる。また、有機ＥＬ材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０２２５】
ＥＬ層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０２２６】
ＥＬ層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０５が形成される。また、陰極４２０５とＥＬ層４２０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、ＥＬ層４２０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられている。
【０２２７】
以上のようにして、画素電極（陽極）４２０３、ＥＬ層４２０４及び陰極４２０５からなるＥＬ素子４３０３が形成される。そしてＥＬ素子４３０３を覆うように、絶縁膜４３０２上に保護膜４２０９が形成されている。保護膜４２０９は、ＥＬ素子４３０３に酸素や水分等が入り込むのを防ぐのに効果的である。
【０２２８】
４００５は電源供給線に接続された引き回し配線であり、ＥＬ駆動用ＴＦＴ４２０２のソース領域に電気的に接続されている。引き回し配線４００５はシール材４００９と基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１に電気的に接続される。
【０２２９】
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０２３０】
但し、ＥＬ素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０２３１】
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【０２３２】
また充填材４２１０を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質４２０７を設けることで、ＥＬ素子４３０３の劣化を抑制できる。
【０２３３】
図１８（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４００５上に接するように導電性膜４２０３ａが形成される。
【０２３４】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気的に接続される。
【０２３５】
なお本実施例は、実施例１〜実施例８と自由に組み合わせることが可能である。
【実施例１０】
【０２３６】
本実施例では、基板上にＴＦＴとＥＬ素子とをシーリング材で封止した後、基板を付けかえる例について、図１９を用いて説明する。なお、図１９に示したのは画素部における作製工程を示す断面図である。
【０２３７】
図１９（Ａ）において、３１０１は素子が形成される基板（以下、素子形成基板という）であり、その上には非晶質シリコン膜からなる剥離層３１０２が１００〜５００ｎｍ（本実施例では３００ｎｍ）の厚さに形成される。本実施例では素子形成基板３１０１としてガラス基板を用いるが、石英基板、シリコン基板、金属基板（ＳＵＳ基板）もしくはセラミックス基板を用いても構わない。
【０２３８】
また、剥離層３１０２の成膜は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。剥離層３１０２の上には酸化シリコン膜からなる絶縁膜３１０３が２００ｎｍの厚さに形成される。絶縁膜３１０３の形成は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。
【０２３９】
また、絶縁膜３１０３の上にはフォトダイオード３１０４及びＥＬ駆動用ＴＦＴ３１０５が形成されている。なお本実施例では、ＥＬ駆動用ＴＦＴ３１０５がｐチャネル型ＴＦＴである例を示したが、本実施例はこの構成に限定されない。
ＥＬ駆動用ＴＦＴ３１０５はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴのどちらでも良い。
【０２４０】
フォトダイオード３１０４及びＥＬ駆動用ＴＦＴ３１０５上に、第１層間絶縁膜３１０７が形成されている。第１層間絶縁膜３１０７は後に形成される画素電極３１０６が平坦化するように、フォトダイオード３１０４及びＥＬ駆動用ＴＦＴ３１０５を覆って形成される
【０２４１】
また、ＥＬ駆動用ＴＦＴ３１０５のドレイン領域に電気的に接続するように、画素電極３１０６が形成される。本実施例において画素電極３１０６は、透明導電膜（代表的には酸化インジウムと酸化スズとの化合物膜）を１００ｎｍの厚さに形成し、パターニングにより形成される。画素電極３１０６はＥＬ素子の陽極として機能する。
【０２４２】
画素電極３１０６を形成した後、酸化シリコン膜からなる第２層間絶縁膜３１１４が３００ｎｍの厚さに形成される。そして、開口部３１０８を形成し、７０ｎｍ厚のＥＬ層３１０９及び３００ｎｍ厚の陰極３１１０を蒸着法により形成する。本実施例ではＥＬ層３１０９として２０ｎｍ厚の正孔注入層及び５０ｎｍ厚さの発光層を積層した構造を用いる。勿論、発光層に正孔注入層、正孔輸送層、電子輸送層もしくは電子注入を組み合わせた公知の他の構造を用いても良い。
【０２４３】
以上のようにして、画素電極（陽極）３１０６、ＥＬ層３１０９及び陰極３１１０からなるＥＬ素子３１１１が形成される。本実施例ではこのＥＬ素子３１１１が発光素子として機能する。
【０２４４】
次に、第１接着剤３１１２により素子を固定するための基板（以下、シーリング材という）３１１３を貼り合わせる。本実施例ではシーリング材３１１３として可撓性のプラスチックフィルムを用いるが、ガラス基板、石英基板、プラスチック基板、シリコン基板もしくはセラミックス基板を用いても良い。また、第１接着剤３１１２としては、後に剥離層３１０２を除去する際に選択比のとれる材料を用いる必要がある。
【０２４５】
代表的には樹脂からなる絶縁膜を用いることができ、本実施例ではポリイミドを用いるが、アクリル、ポリアミドもしくはエポキシ樹脂を用いても良い。なお、ＥＬ素子から見て観測者側（電気光学装置の使用者側）に位置する場合は、光を透過する材料であることが必要である。
【０２４６】
第１接着剤３１１２により、ＥＬ素子を完全に大気から遮断することができる。これにより酸化による有機ＥＬ材料の劣化をほぼ完全に抑制することができ、ＥＬ素子の信頼性を大幅に向上させることができる。
【０２４７】
次に、図１９（Ｂ）に示すように、剥離層３１０２を除去し、素子形成基板３１０１と絶縁膜３１０３とを剥離する。本実施例ではフッ化ハロゲンを含むガス中に剥離層３１０２を晒し、剥離を行う。本実施例ではフッ化ハロゲンとして三フッ化塩素（ＣｌＦ3）を用い、希釈ガスとして窒素を用いる。希釈ガスとしては、アルゴン、ヘリウムもしくはネオンを用いても良い。流量は共に５００ｓｃｃｍ（８．３５×１０-6ｍ3／ｓ）とし、反応圧力は１〜１０Ｔｏｒｒ（１．３×１０2〜１．３×１０3Ｐａ）とすれば良い。また、処理温度は室温（典型的には２０〜２７℃）で良い。
【０２４８】
この場合、シリコン膜はエッチングされるが、プラスチックフィルム、ガラス基板、ポリイミド膜、酸化シリコン膜はエッチングされない。即ち、三フッ化塩素ガスに晒すことで剥離層３１０２が選択的にエッチングされ、最終的には完全に除去される。なお、同じくシリコン膜で形成されているフォトダイオード３１０４及びＥＬ駆動用ＴＦＴ３１０５の活性層は第１層間絶縁膜３１０７に覆われているため三フッ化塩素ガスに晒されることがなく、エッチングされることはない。
【０２４９】
本実施例の場合、剥離層３１０２は露呈した端部から徐々にエッチングされていき、完全に除去された時点で素子形成基板３１０１と絶縁膜３１０３が分離される。このとき、ＴＦＴ及びＥＬ素子は薄膜を積層して形成されているが、シーリング材３１１３に移された形で残る。
【０２５０】
なお、ここでは剥離層３１０２が端部からエッチングされていくことになるが、素子形成基板３１０１が大きくなると完全に除去されるまでの時間が長くなり好ましいものではない。従って、エッチングで除去する場合は素子形成基板３１０１が対角３インチ以下（好ましくは対角１インチ以下）の場合に実施することが望ましい。
【０２５１】
なお本実施例では剥離層３１０２を三フッ化塩素ガス雰囲気下においてエッチングすることで除去したが、本実施例はこの構成に限定されない。素子形成基板３１０１側から剥離層３１０２にレーザー光を照射し、剥離層３１０２を気化させることで素子形成基板３１０１を剥離するようにしても良い。この場合、レーザー光が素子形成基板３１０１を通過するように、レーザー光の種類と素子形成基板３１０１の材質とを適宜選択する必要がある。例えば素子形成基板３１０１に石英基板を用いるならば、ＹＡＧレーザー（基本波（１０６４ｎｍ）、第２高調波（５３２ｎｍ）、第３高調波（３５５ｎｍ）、第４高調波（２６６ｎｍ））
あるいはエキシマレーザー（波長３０８ｎｍ）を用い、線状ビームを形成し、石英基板を通過させれば良い。なお、エキシマレーザーはガラス基板を通過しない。したがって、素子形成基板３１０１としてガラス基板を用いるのであれば、ＹＡＧレーザーの基本波、第２高調波、第３高調波を用い、好ましくは第２高調波（波長５３２ｎｍ）を用いて線状ビームを形成し、ガラス基板を通過させれば良い。
【０２５２】
またレーザー光を用いて剥離を行う場合、剥離層３１０２として照射するレーザー光で気化するものを用いる。
【０２５３】
また、レーザー光を用いる方法のほかに、剥離層３１０２を溶液によって溶解させることで素子形成基板３１０１を剥離するようにしても良い。この場合、剥離層３１０２だけが選択的に溶解するような溶液を用いることが好ましい。
【０２５４】
こうしてシーリング材３１１３にＴＦＴ及びＥＬ素子を移したら、図１９（Ｃ）に示すように、第２接着剤３１１４を形成し、第２素子形成基板３１１５を貼り合わせる。第２接着剤３１１４としては樹脂からなる絶縁膜（代表的にはポリイミド、アクリル、ポリアミドもしくはエポキシ樹脂）を用いても良いし、無機絶縁膜（代表的には酸化シリコン膜）を用いても良い。なお、ＥＬ素子から見て観測者側に位置する場合は、光を透過する材料であることが必要である。
【０２５５】
こうして素子形成基板３１０１から第２素子形成基板３１１５へとＴＦＴ及びＥＬ素子が移される。その結果、シーリング材３１１３、と第２素子形成基板３１１５によって挟まれたＥＬ表示装置を得ることができる。ここでシーリング材３１１３と第２素子形成基板３１１５を同一材料とすると熱膨張係数が等しくなるので、温度変化による応力歪みの影響を受けにくくすることができる。
【０２５６】
本実施例により作製されたＥＬ表示装置は、シーリング材３１１３と第２素子形成基板３１１５の材料を、ＴＦＴのプロセス時における耐熱性に左右されることなく選択することができる。例えばシーリング材３１１３と第２素子形成基板３１１５としてプラスチック基板を用いることができ、フレキシブルなＥＬ表示装置を作成することも可能である。
【０２５７】
なお本実施例は、実施例１〜９に示した構成と、自由に組み合わせて実施することが可能である。
【実施例１１】
【０２５８】
本実施例では、ＥＬ表示装置の表面全体またはＥＬ表示装置の端部に、ＤＬＣ膜を形成する例について説明する。
【０２５９】
図２０（Ａ）は表面全体にＤＬＣ膜を形成したＥＬ表示装置の断面図である。
基板３２０１上にスイッチング用ＴＦＴ３２０５と、ＥＬ駆動用ＴＦＴ３２０４と、フォトダイオード３２０６が形成されている。３２０３はＥＬ素子であり、ＥＬ駆動用ＴＦＴ３２０４によってＥＬ素子３２０３に流れる電流が制御される。
【０２６０】
スイッチング用ＴＦＴ３２０５、ＥＬ駆動用ＴＦＴ３２０４及びＥＬ素子３２０３はシーリング材３２０２とシール材３２０８によって密封されており、外気から遮断されている。３２０９は引き回し配線であり、シール材３２０８と基板３２０１との間を通って、ＥＬ素子３２０３が密封された空間の外に露出している。
【０２６１】
３２１０はＤＬＣ膜であり、ＥＬ素子３２０３が密封された空間の外に露出している引き回し配線３２０９の一部を除いて、ＥＬ表示装置全体を覆っている。
【０２６２】
なお本実施例においてＤＬＣ膜の成膜は、ＥＣＲプラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、μ波プラズマＣＶＤ法もしくはスパッタ法を用いれば良い。ＤＬＣ膜の特徴としては、１５５０ｃｍ-1くらいに非対称のピークを有し、１３００ｃｍ-1ぐらいに肩を持つラマンスペクトル分布を有する。また微小硬度計で測定した時に１５〜２５ＧＰａの硬度を示すという特徴をもつ。このような炭素膜は基板の表面を保護する特徴を有する。特にプラスチック基板の場合、傷がつきやすいことから、図２０（Ａ）のように表面をＤＬＣ膜で覆うことは傷を防ぐのに有効である。
【０２６３】
またＤＬＣ膜は、酸素および水の進入を防ぐのに有効である。よって本実施例のようにシール材３２０８を覆うようにＤＬＣ膜３２１０を形成することによって、外部からの水分や酸素等の、ＥＬ層の劣化を促す物質が、ＥＬ素子３２０３が密封されている空間に進入するのを防ぐことができる。
【０２６４】
なお、ＤＬＣ膜３２１０を形成する際に、ＥＬ素子３２０３が密封された空間の外に露出している引き回し配線３２０９の一部を、レジストマスク等で覆うようにし、ＤＬＣ膜３２１０形成後該レジストマスクを除去する。ＤＬＣ膜３２１０に覆われていない引き回し配線３２０９の一部は、異方性導電膜３２１３によって、ＦＰＣ３２１１に設けられたＦＰＣ用配線３２１１に接続される。
【０２６５】
図２０（Ｂ）は、ＥＬ表示装置の端部にＤＬＣ膜を形成した場合の、ＥＬ表示装置の断面図である。基板３３０１上にスイッチング用ＴＦＴ３３０５と、ＥＬ駆動用ＴＦＴ３３０４と、フォトダイオード３３０６が形成されている。３３０３はＥＬ素子であり、ＥＬ駆動用ＴＦＴ３３０４によってＥＬ素子３３０３に流れる電流が制御される。
【０２６６】
スイッチング用ＴＦＴ３３０５、ＥＬ駆動用ＴＦＴ３３０４、フォトダイオード３３０６及びＥＬ素子３３０３はシーリング材３３０２とシール材３３０８によって密封されており、外気から遮断されている。３３０９は引き回し配線であり、シール材３３０８と基板３３０１との間を通って、ＥＬ素子３３０７が密封された空間の外に露出している。
【０２６７】
３３１０はＤＬＣ膜であり、ＥＬ素子３３０３が密封された空間の外に露出している引き回し配線３３０９の一部を除いて、シーリング材３３０２の一部と、基板３３０１の一部と、シール材３３０８とを覆って形成されている。
【０２６８】
ＤＬＣ膜３３１０は、酸素および水の進入を防ぐのに有効である。よって本実施例のようにシール材３３０８を覆うようにＤＬＣ膜３３１０を形成することによって、外部からの水分や酸素等の、ＥＬ層の劣化を促す物質が、ＥＬ素子３３０３が密封されている空間に進入するのを防ぐことができる。
【０２６９】
図２０（Ｂ）で示したＥＬ表示装置は、ＥＬ表示装置の端部（シール材を含む部分）にのみＤＬＣ膜３３１０を形成しているので、ＤＬＣ膜３３１０の成膜が容易である。
【０２７０】
なお、ＤＬＣ膜３３１０を形成する際に、ＥＬ素子３３０７が密封された空間の外に露出している引き回し配線３３０９の一部を、レジストマスク等で覆うようにし、ＤＬＣ膜３３１０形成後、該レジストマスクを除去する。ＤＬＣ膜３３１０に覆われていない引き回し配線３３０９の一部は、異方性導電膜３３１３によって、ＦＰＣ３３１１に設けられたＦＰＣ用配線３３１１に接続される。
【０２７１】
なお本実施例は、実施例１〜１０に示した構成と、自由に組み合わせて実施することが可能である。
【実施例１２】
【０２７２】
本発明のエリアセンサの一例として、携帯型ハンドスキャナーについて図２１を用いて説明する。
【０２７３】
図２１（ａ）は携帯型ハンドスキャナーであり、本体４０１、センサ部４０２、上部カバー４０３、外部接続ポート４０４、操作スイッチ４０５で構成されている。図２１（ｂ）は２１（ａ）と同じ携帯型ハンドスキャナーの上部カバー４０３を閉じた図である。
【０２７４】
本発明のエリアセンサは、読み込んだ画像をセンサ部４０２において表示することが可能であり、新たに電子ディスプレイをエリアセンサに設けなくとも、その場で読み込んだ画像を確認することができる。
【０２７５】
またエリアセンサ４０２で読み込んだ画像信号を、外部接続ポート４０４から携帯型ハンドスキャナーの外部に接続されている電子機器に送り、ソフト上で画像を補正、合成、編集等を行うことも可能である。
【０２７６】
なお本実施例は、実施例１〜実施例１１と自由に組み合わせることが可能である。
【実施例１３】
【０２７７】
本発明のエリアセンサの一例として、実施例１２とは別の携帯型ハンドスキャナーについて、図２２を用いて説明する。
【０２７８】
５０１はセンサ基板、５０２はセンサ部、５０３はタッチパネル、５０４はタッチペンである。タッチパネル５０３は透光性を有しており、センサ部５０２から発せられる光及び、センサ部５０２に入射する光を透過することができ、タッチパネル５０３を通して被写体上の画像を読み込むことができる。またセンサ部５０２に画像が表示されている場合にも、タッチパネル５０３を通して、センサ部５０２上の画像を見ることが可能である。
【０２７９】
タッチペン５０４がタッチパネル５０３に触れると、タッチペン５０４とタッチパネル５０３とが接している部分の位置の情報を、電気信号としてエリアセンサに取り込むことができる。本実施例で用いられるタッチパネル５０３及びタッチペン５０４は、タッチパネル５０３が透光性を有していて、なおかつタッチペン５０４とタッチパネル５０３とが接している部分の位置の情報を、電気信号としてエリアセンサに取り込むことができるものならば、公知のものを用いることができる。
【０２８０】
上記構成を有する本発明のエリアセンサは、画像を読み込んで、センサ部５０２に読み込んだ画像を表示し、取り込んだ画像にタッチペン５０４で書き込みを行うことができる。そして本発明のエリアセンサは、画像の読み込み、画像の表示、画像への書き込みを、全てセンサ部５０２において行うことができる。よってエリアセンサ自体の大きさを抑え、なおかつ様々な機能をエリアセンサに持たせることができる。
【０２８１】
なお本実施例は、実施例１〜実施例１２と自由に組み合わせることが可能である。
【実施例１４】
【０２８２】
本実施例では、エリアセンサのセンサ部の構造が、図１とは異なる例について説明する。
【０２８３】
図２４に本実施例のエリアセンサのセンサ部の回路図を示す。センサ部１００１はソース信号線Ｓ１〜Ｓｘ、電源供給線Ｖ１〜Ｖｘ、ゲート信号線Ｇ１〜Ｇｙ、リセット用ゲート信号線ＲＧ１〜ＲＧｙ、センサ出力配線ＳＳ１〜ＳＳｘ、センサ用電源線ＶＢが設けられている。
【０２８４】
センサ部１００１は複数の画素１００２を有している。画素１００２は、ソース信号線Ｓ１〜Ｓｘのいずれか１つと、電源供給線Ｖ１〜Ｖｘのいずれか１つと、ゲート信号線Ｇ１〜Ｇｙのいずれか１つと、リセット用ゲート信号線ＲＧ１〜ＲＧｙのいずれか１つと、センサ出力配線ＳＳ１〜ＳＳｘのいずれか１つと、センサ用電源線ＶＢとを有している。
【０２８５】
センサ出力配線ＳＳ１〜ＳＳｘはそれぞれ定電流電源１００３＿１〜１００３＿ｘに接続されている。
【０２８６】
画素１００２はスイッチング用ＴＦＴ１００４、ＥＬ駆動用ＴＦＴ１００５、ＥＬ素子１００６を有している。また図２５では画素１００２にコンデンサ１００７が設けられているが、コンデンサ１００７を設けなくとも良い。さらに画素１００２は、リセット用ＴＦＴ１０１０、バッファ用ＴＦＴ１０１１、選択用ＴＦＴ１０１２、フォトダイオード１０１３を有している。
【０２８７】
ＥＬ素子１００６は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極がＥＬ駆動用ＴＦＴ１００５のソース領域またはドレイン領域と接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極がＥＬ駆動用ＴＦＴ１００５のソース領域またはドレイン領域と接続している場合、陽極が対向電極、陰極が画素電極である。
【０２８８】
スイッチング用ＴＦＴ１００４のゲート電極はゲート信号線（Ｇ１〜Ｇｙ）に接続されている。そしてスイッチング用ＴＦＴ１００４のソース領域とドレイン領域は、一方がソース信号線Ｓに、もう一方がＥＬ駆動用ＴＦＴ１００５のゲート電極に接続されている。
【０２８９】
ＥＬ駆動用ＴＦＴ１００５のソース領域とドレイン領域は、一方が電源供給線（Ｖ１〜Ｖｘ）に、もう一方がＥＬ素子１００６に接続されている。コンデンサ１００７はＥＬ駆動用ＴＦＴ１００５のゲート電極と電源供給線（Ｖ１〜Ｖｘ）
とに接続して設けられている。
【０２９０】
リセット用ＴＦＴ１０１０のゲート電極はリセット用ゲート信号線（ＲＧ１〜ＲＧｘ）に接続されている。リセット用ＴＦＴ１０１０のソース領域はセンサ用電源線ＶＢに接続されている。センサ用電源線ＶＢは常に一定の電位（基準電位）に保たれている。またリセット用ＴＦＴ１０１０のドレイン領域はフォトダイオード１０１３及びバッファ用ＴＦＴ１０１１のゲート電極に接続されている。
【０２９１】
図示しないが、フォトダイオード１０１３はＮ型半導体層と、Ｐ型半導体層と、Ｎ型半導体層とＰ型半導体層の間に設けられた光電変換層とを有している。リセット用ＴＦＴ１０１０のドレイン領域は、具体的にはフォトダイオード１０１３のＰ型半導体層又はＮ型半導体層に接続されている。
【０２９２】
バッファ用ＴＦＴ１０１１のドレイン領域はセンサ用電源線ＶＢに接続されており、常に一定の基準電位に保たれている。そしてバッファ用ＴＦＴ１０１１のソース領域は選択用ＴＦＴ１０１２のソース領域又はドレイン領域に接続されている。
【０２９３】
選択用ＴＦＴ１０１２のゲート電極はゲート信号線（Ｇ１〜Ｇｘ）に接続されている。そして選択用ＴＦＴ１０１２のソース領域とドレイン領域は、一方は上述したとおりバッファ用ＴＦＴ１０１１のソース領域に接続されており、もう一方はセンサ出力配線（ＳＳ１〜ＳＳｘ）に接続されている。センサ出力配線（ＳＳ１〜ＳＳｘ）は定電流電源１００３（定電流電源１００３＿１〜１００３＿ｘ）にそれぞれ接続されており、常に一定の電流が流れている。
【０２９４】
本実施例において、スイッチング用ＴＦＴ１００４及び選択用ＴＦＴ１０１２の極性は同じである。つまり。スイッチング用ＴＦＴ１００４がＮチャネル型ＴＦＴの場合、選択用ＴＦＴ１０１２もＮチャネル型ＴＦＴである。またスイッチング用ＴＦＴ１００４がＰチャネル型ＴＦＴの場合、選択用ＴＦＴ１０１２もＰチャネル型ＴＦＴである。
【０２９５】
そして本実施例のエリアセンサのセンサ部は、図１に示したエリアセンサと異なり、スイッチング用ＴＦＴ１００４のゲート電極と、選択用ＴＦＴ１０１２のゲート電極が、共にゲート信号線（Ｇ１〜Ｇｘ）に接続されていることである。
よって本実施例のエリアセンサの場合、各画素の有するＥＬ素子１００６の発光する期間は、サンプリング期間（ＳＴ１〜ＳＴＮ）と同じ長さである。上記構成によって、本実施例のエリアセンサは配線の数を図１の場合に比べて少なくすることができる。
【０２９６】
なお本実施例のエリアセンサも、センサ部１００１に画像を表示することは可能である。
【０２９７】
本実施例の構成は、実施例１〜実施例１３と自由に組み合わせることが可能である。
【実施例１５】
【０２９８】
また、本発明のエリアセンサを用いた電子機器として、ビデオカメラ、デジタルスチルカメラ、ノート型パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）などが挙げられる。
【０２９９】
図２５（Ａ）はビデオカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明のエリアセンサは表示部２１０２に用いることができる。
【０３００】
図２５（Ｂ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明のエリアセンサは表示部２３０２に用いることができる。
【０３０１】
図２５（Ｃ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明のエリアセンサは表示部２７０３に用いることができる。
【０３０２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０３０３】
なお、本実施例は、実施の形態および実施例１乃至実施例１４と自由に組み合わせることが可能である。
【符号の説明】
【０３０４】
１０１ センサ部
１０２ 画素
１０３ 定電流電源
１０４ スイッチング用ＴＦＴ
１０５ ＥＬ駆動用ＴＦＴ
１０６ ＥＬ素子
１０７ コンデンサ
１１０ リセット用ＴＦＴ
１１１ バッファ用ＴＦＴ
１１２ 選択用ＴＦＴ
１１３ フォトダイオード
【技術分野】
【０００１】
本発明は、イメージセンサ機能及び表示機能を有するエリアセンサ（半導体装置）に関する。特に、ＥＬ素子を光源として有し、平面（絶縁表面上）に設けられた光電変換素子と、マトリクス状に配置された複数の薄膜トランジスタ（ＴＦＴ）によって構成されるエリアセンサ（半導体装置）に関する。
【背景技術】
【０００２】
近年、紙面上の文字・図画情報や、映像情報等の光信号から、画像情報を有する電気信号を読み出すダイオード、ＣＣＤ等の光電変換素子を有する固体撮像装置が用いられるようになってきた。この固体撮像装置は、スキャナーやデジタルカメラ等に用いられている。
【０００３】
光電変換素子を有する固体撮像装置には、ラインセンサと、エリアセンサとがある。ラインセンサは、線状に設けられた光電変換素子を被写体においてスキャンし、画像の情報を電気信号として取り込んでいる。
【０００４】
それに対しエリアセンサは、密着型エリアセンサとも呼ばれており、平面に設けられた光電変換素子を被写体上に配置し、画像の情報を電気信号として取り込んでいる。エリアセンサはラインセンサと異なり光電変換素子をスキャンする必要がないことから、スキャンするためのモーター等が不要である。
【０００５】
図２３に従来のエリアセンサの構成を示す。図２３（Ａ）に示すのはエリアセンサの斜視図であり、図２３（Ｂ）に示すのはその断面図である。光電変換素子が設けられたセンサ基板２５０１、バックライト２５０２、光散乱板２５０３が図２３（Ｂ）に示すように設けられている。
【０００６】
光源としてのバックライト２５０２からの光は、光散乱板２５０３内で屈折し、被写体２５０４に照射される。照射された光は被写体２５０４において反射し、センサ基板２５０１上に設けられた光電変換素子に照射される。光電変換素子に光が照射されると、光の輝度に応じた大きさの電流が光電変換素子内で生じ、被写体２５０４の画像情報が電気信号としてエリアセンサ内に取り込まれる。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したエリアセンサは、バックライト２５０２からの光が被写体２５０４に均一に照射されないと、読み込んだ画像が部分的に明るくなったり暗くなったりしてむらが生じてしまう。そのため光が均一に被写体２５０４に照射するように、光散乱板２５０３の構造に工夫をこらしたり、バックライト２５０２、光散乱板２５０３、センサ基板２５０１、被写体２５０４の位置を精密に調整したりする必要が生じる。
【０００８】
またバックライト２５０２及び光散乱板２５０３のサイズを抑えることは難しく、そのためにエリアセンサ自体の小型化、薄型化、軽量化が妨げられている。
【０００９】
本発明は上記の実情を鑑みてなされたもので、小型、薄型、軽量であり、かつ読み込んだ画像に明るさのむらが生じないエリアセンサを提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明のエリアセンサは、光電変換素子としてフォトダイオードを用いる。また光源としてＥＬ（エレクトロルミネッセンス）素子を用いる。
【００１１】
本明細書においてフォトダイオード（光電変換素子）とは、Ｎ型半導体層と、Ｐ型半導体層と、Ｎ型半導体層及びＰ型半導体層の一部に接するように設けられた光電変換層とを有する。
【００１２】
フォトダイオードは光が照射されると、光によって生じたキャリアによって、電圧が低下する。このとき、光強度が強いほど、電圧が低下する量も大きい。このとき、フォトダイオードに光が照射された場合の電圧と、照射されなかった場合の電圧とを比較して、センサ信号線に信号が入力される。
【００１３】
またＥＬ素子（発光素子）とは自発光型素子であり、主にＥＬディスプレイに用いられている。ＥＬディスプレイとは有機ＥＬディスプレイ（ＯＥＬＤ：Organic ＥＬ Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも言う。
【００１４】
ＥＬ素子は一対の電極（陽極と陰極）の間にＥＬ層（有機化合物層）が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬディスプレイは殆どこの構造を採用している。
【００１５】
また他にも、電極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【００１６】
本明細書において一対の電極間に設けられる全ての層を総称してＥＬ層（有機化合物層）と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。そして、上記構造でなるＥＬ層に一対の電極から所定の電圧を加え、それにより発光層においてキャリアの再結合が起こって発光する。
【００１７】
なお、本明細書において、ＥＬ素子（発光素子）は一対の電極（陽極と陰極）
間に有機化合物層が挟まれた構造とする。有機化合物層は、公知の発光材料を用いて作製することが出来る。また、有機化合物層には、単層構造と積層構造の二つの構造があるが、本発明はどちらの構造を用いてもよい。なお、有機化合物層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と、三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明はどちらの発光を用いてもよい。
【００１８】
フォトダイオードとＥＬ素子とは同じセンサ基板上にマトリクス状に設けられる。そして同じくマトリクス状に基板上に設けられた薄膜トランジスタ（ＴＦＴ）を用いて、フォトダイオードとＥＬ素子のそれぞれの動作を制御する。
【００１９】
ＥＬ素子から発せられた光は被写体において反射し、フォトダイオードに照射される。フォトダイオードに照射された光によって電流が生じ、被写体の画像情報を有する電気信号（画像信号）がエリアセンサに取り込まれる。
【００２０】
本発明は上記構成によって光が被写体に均一に照射されるため、読み込んだ画像の明るさにむらが生じることはない。そしてバックライトと光散乱板を、センサ基板と別個に設ける必要はないため、従来例と異なり、バックライト、光散乱板、センサ基板及び被写体の位置を精密に調整したりする必要がなく、エリアセンサ自体の小型化、薄型化、軽量化が実現される。またエリアセンサ自体の機械的強度が増す。
【００２１】
また本発明のエリアセンサは、前記ＥＬ素子を用いてエリアセンサに画像を表示させることが可能である。本発明においてＥＬ素子は、画像を読み込む際の光源としての機能と、画像を表示するための光源としての機能を併せ持つ。そのため、エリアセンサに別途電子ディスプレイを設けなくとも、画像を表示させることができる。
【００２２】
なお、シリコンで形成された膜には単結晶シリコン膜、多結晶シリコン膜（ポリシリコン膜）、非晶質シリコン膜（アモルファスシリコン膜）等がある。
本発明のフォトダイオードは、光電変換層は非晶質シリコン膜（アモルファスシリコン膜）で形成し、Ｎ型半導体層はＮ型の多結晶シリコン膜（ポリシリコン膜）、Ｐ型半導体層はＰ型の多結晶シリコン膜（ポリシリコン膜）で形成する。このとき、非晶質シリコン膜は、多結晶シリコン膜よりも厚く、厚さの比は、好ましくは（１〜１０）：１である。本発明で用いるフォトダイオードは、非晶質シリコン膜の厚さが多結晶シリコン膜よりも厚いことによって、光電変換層には、より多くの光を受け取ることができる。
【００２３】
また、非晶質シリコン膜（アモルファスシリコン膜）は光の吸収率が高く、よって、本発明では光電変換層に非晶質シリコン膜（アモルファスシリコン膜）を用いる。
【００２４】
フォトダイオードでは、光が全く当たっていない場合でも、暗電流（光強度が０の時に流れてしまう電流）が流れてしまう。しかし、アモルファスシリコン膜は抵抗が高いために、光が暗くても電流が流れず、暗電流を小さくすることができる。すなわち、暗電流が大きい場合と小さい場合とを比較すると、暗電流が小さい場合には、光が暗い場合において、フォトダイオードが受け取ることのできる光の明暗の領域がひろくなる。
【００２５】
なお、図１６で示すように、光電変換層２４８上に設けられた第一層間絶縁膜２５０を覆うように金属膜２８０を形成することもできる。
【００２６】
ＥＬ素子から被写体に光を照射し、被写体において反射した光が、フォトダイオードに照射される。しかし、光電変換層を通過した光のうち、光電変換層に照射されず、そのまま通過してしまう光が存在する。しかし、図１６に示すように金属膜が存在すると、このような光が、金属膜に反射し、再び光電変換層が光を受け取ることが出来る。そのため、より多くの光を受け取ることができる。
【００２７】
以下に、本発明の構成を示す。
【００２８】
本発明は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成したエリアセンサであって、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とするエリアセンサが提供される。
【００２９】
本発明は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成したエリアセンサであって、 前記ＥＬ素子から発せられた光は、被写体において反射して前記フォトダイオードに照射され、 前記フォトダイオードは、前記フォトダイオードに照射された光から画像信号を生成し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とするエリアセンサが提供される。
【００３０】
本発明は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成したエリアセンサであって、 前記複数のトランジスタは、前記ＥＬ素子の発光を制御しており、 前記ＥＬ素子から発せられた光は、被写体において反射して前記フォトダイオードに照射され、 前記フォトダイオードと前記複数のトランジスタとは、前記フォトダイオードに照射された光から画像信号を生成し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とするエリアセンサが提供される。
【００３１】
本発明はフォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成したエリアセンサであって、 前記画素は、フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴとを有しており、 前記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴは、前記ＥＬ素子の発光を制御しており、 前記ＥＬ素子から発せられた光は、被写体において反射して前記フォトダイオードに照射され、 前記フォトダイオード、前記リセット用ＴＦＴ、前記バッファ用ＴＦＴ及び選択用ＴＦＴは、前記フォトダイオードに照射された光から画像信号を生成し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とするエリアセンサが提供される。
【００３２】
本発明は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成した表示装置であって、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とする表示装置が提供される。
【００３３】
本発明は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成した表示装置であって、 前記ＥＬ素子から発せられた光は、被写体において反射して前記フォトダイオードに照射し、 前記フォトダイオードは、前記フォトダイオードに照射された光から画像信号を生成し、 前記画像信号を用いて、前記発光素子により画像を表示し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とする表示装置が提供される。
【００３４】
本発明は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成した表示装置であって、 前記複数のトランジスタは、前記ＥＬ素子の発光を制御しており、 前記ＥＬ素子から発せられた光は、被写体において反射して前記フォトダイオードに照射され、 前記フォトダイオードと前記複数のトランジスタとは、前記フォトダイオードに照射された光から画像信号を生成し、 前記画像信号を用いて、前記発光素子と前記複数のトランジスタとにより画像を表示し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とする表示装置が提供される。
【００３５】
本発明は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有する画素を複数設けてセンサ部を形成した表示装置であって、 前記画素は、フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴとを有しており、 前記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴは、前記ＥＬ素子の発光を制御しており、 前記ＥＬ素子から発せられた光は、被写体において反射して前記フォトダイオードに照射され、 前記フォトダイオード、前記リセット用ＴＦＴ、前記バッファ用ＴＦＴ及び選択用ＴＦＴは、前記フォトダイオードに照射された光から画像信号を生成し、 前記画像信号を用いて、前記発光素子、前記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴにより画像を表示し、 前記フォトダイオードは、Ｐ型半導体層と、Ｎ型半導体層と、前記Ｐ型半導体層及び前記Ｎ型半導体層の一部に接するように設けられた光電変換層とを有し、 前記光電変換層は、前記Ｐ型半導体層及び前記Ｎ型半導体層よりも厚いことを特徴とする表示装置が提供される。
【発明の効果】
【００３６】
本発明は上記構成によって光が被写体に均一に照射されるため、読み込んだ画像にむらが生じにくい。また、従来例と異なり、バックライトと光散乱板とをセンサ基板と別個に設ける必要はないため、バックライト、光散乱板、センサ基板及び被写体の位置を精密に調整したりする必要がなく、エリアセンサ自体の機械的強度が増す。その結果、エリアセンサ自体の小型化、薄型化、軽量化が実現される。
【００３７】
また、ＥＬ素子を用いてセンサ部に画像を表示することが可能である。そのため、新たに電子ディスプレイをエリアセンサに設けなくとも、センサ部で読み込んだ画像をセンサ部に表示させることが可能であり、その場で読み込んだ画像を確認することができる。
【００３８】
さらに、本発明で用いられるフォトダイオードは、光電変換層は非晶質珪素膜で形成されており、Ｎ型半導体層はＮ型の多結晶珪素膜、Ｐ型半導体層はＰ型の多結晶珪素膜で形成されている。このとき、非晶質珪素膜は、多結晶珪素膜よりも厚く、厚さの比は、好ましくは（１〜１０）：１である。非晶質珪素膜の厚さが多結晶珪素膜よりも厚いことによって、より多くの光を受け取ることが出来る。なお、本発明では、非晶質珪素膜は、多結晶珪素膜等よりも光の吸収率が高いために、光電変換層に非晶質珪素膜を用いている。
【図面の簡単な説明】
【００３９】
【図１】センサ部の回路図。
【図２】画素の回路図。
【図３】センサ部の画像の読み取りのタイミングチャート。
【図４】センサ部のカラー画像の読み取りのタイミングチャート。
【図５】デジタル駆動のエリアセンサ上面図。
【図６】画像の読み取り際の、ＥＬ素子の発光のタイミングチャート。
【図７】画像の表示の際の、ＥＬ素子の発光のタイミングチャート。
【図８】アナログ駆動のエリアセンサ上面図。
【図９】画像の読み取り際の、ＥＬ素子の発光のタイミングチャート。
【図１０】センサ部の作製工程図。
【図１１】センサ部の作製工程図。
【図１２】センサ部の作製工程図。
【図１３】センサ部の作製工程図。
【図１４】センサ部の作製工程図。
【図１５】本発明のフォトダイオードの拡大図。
【図１６】本発明のフォトダイオードの拡大図。
【図１７】本発明のエリアセンサのセンサ部の上面図。
【図１８】本発明のエリアセンサのセンサ部の概観図および断面図。
【図１９】本発明の作製工程図。
【図２０】本発明の作製工程図。
【図２１】本発明のエリアセンサの一例である携帯ハンドスキャナーの外観図。
【図２２】本発明のエリアセンサの一例であるタッチパネル付エリアセンサの外観図。
【図２３】従来のエリアセンサの斜視図及び断面図。
【図２４】センサ部の回路図。
【図２５】本発明が適用可能な電子機器の一例の図。
【発明を実施するための形態】
【００４０】
以下に、本発明のエリアセンサ（半導体装置）の構成について説明する。本発明のエリアセンサは画像の読み取りを行うセンサ部と、センサ部の駆動を制御する駆動部とを有している。図１に本発明のセンサ部の回路図を示す。
【００４１】
センサ部１０１はソース信号線Ｓ１〜Ｓｘ、電源供給線Ｖ１〜Ｖｘ、ゲート信号線Ｇ１〜Ｇｙ、リセット用ゲート信号線ＲＧ１〜ＲＧｙ、センサ用ゲート信号線ＳＧ１〜ＳＧｙ、センサ出力配線ＳＳ１〜ＳＳｘ、センサ用電源線ＶＢが設けられている。
【００４２】
センサ部１０１は複数の画素１０２を有している。画素１０２は、ソース信号線Ｓ１〜Ｓｘのいずれか１つと、電源供給線Ｖ１〜Ｖｘのいずれか１つと、ゲート信号線Ｇ１〜Ｇｙのいずれか１つと、リセット用ゲート信号線ＲＧ１〜ＲＧｙのいずれか１つと、センサ用ゲート信号線ＳＧ１〜ＳＧｙのいずれか１つと、センサ出力配線ＳＳ１〜ＳＳｘのいずれか１つと、センサ用電源線ＶＢとを有している。
【００４３】
センサ出力配線ＳＳ１〜ＳＳｘはそれぞれ定電流電源１０３＿１〜１０３＿ｘに接続されている。
【００４４】
図２に画素１０２の詳しい構成を示す。点線で囲まれた領域が画素１０２である。なお、ソース信号線Ｓは、ソース信号線Ｓ１〜Ｓｘのいずれか１つを意味する。また電源供給線Ｖは電源供給線Ｖ１〜Ｖｘのいずれか１つを意味する。またゲート信号線Ｇはゲート信号線Ｇ１〜Ｇｙのいずれか１つを意味する。またリセット用ゲート信号線ＲＧはリセット用ゲート信号線ＲＧ１〜ＲＧｙのいずれか１つを意味する。またセンサ用ゲート信号線ＳＧは、センサ用ゲート信号線ＳＧ１〜ＳＧｙのいずれか１つを意味する。またセンサ出力配線ＳＳはセンサ出力配線ＳＳ１〜ＳＳｘのいずれか１つを意味する。
【００４５】
画素１０２はスイッチング用ＴＦＴ１０４、ＥＬ駆動用ＴＦＴ１０５、ＥＬ素子１０６を有している。また図２では画素１０２にコンデンサ１０７が設けられているが、コンデンサ１０７を設けなくとも良い。
【００４６】
ＥＬ素子１０６は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極がＥＬ駆動用ＴＦＴ１０５のソース領域またはドレイン領域と接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極がＥＬ駆動用ＴＦＴ１０５のソース領域またはドレイン領域と接続している場合、陽極が対向電極、陰極が画素電極である。
【００４７】
スイッチング用ＴＦＴ１０４のゲート電極はゲート信号線Ｇに接続されている。そしてスイッチング用ＴＦＴ１０４のソース領域とドレイン領域は、一方がソース信号線Ｓに、もう一方がＥＬ駆動用ＴＦＴ１０５のゲート電極に接続されている。
【００４８】
ＥＬ駆動用ＴＦＴ１０５のソース領域は電源供給線Ｖに接続されており、ＥＬ駆動用ＴＦＴ１０５のドレイン領域は、ＥＬ素子１０６に接続されている。コンデンサ１０７はＥＬ駆動用ＴＦＴ１０５のゲート電極と電源供給線Ｖとに接続して設けられている。
【００４９】
さらに画素１０２は、リセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１、選択用ＴＦＴ１１２、フォトダイオード１１３を有している。
【００５０】
リセット用ＴＦＴ１１０のゲート電極はリセット用ゲート信号線ＲＧに接続されている。リセット用ＴＦＴ１１０のソース領域はセンサ用電源線ＶＢに接続されている。センサ用電源線ＶＢは常に一定の電位（基準電位）に保たれている。
またリセット用ＴＦＴ１１０のドレイン領域はフォトダイオード１１３及びバッファ用ＴＦＴ１１１のゲート電極に接続されている。
【００５１】
図示しないが、フォトダイオード１１３はＮ型半導体層と、Ｐ型半導体層と、Ｎ型半導体層とＰ型半導体層の間に設けられた光電変換層とを有している。リセット用ＴＦＴ１１０のドレイン領域は、フォトダイオード１１３のＰ型半導体層又はＮ型半導体層のどちらか一方に接続されている。
【００５２】
バッファ用ＴＦＴ１１１のドレイン領域はセンサ用電源線ＶＢに接続されており、常に一定の基準電位に保たれている。そしてバッファ用ＴＦＴ１１１のソース領域は選択用ＴＦＴ１１２のソース領域又はドレイン領域に接続されている。
【００５３】
選択用ＴＦＴ１１２のゲート電極はセンサ用ゲート信号線ＳＧに接続されている。そして選択用ＴＦＴ１１２のソース領域とドレイン領域は、一方は上述したとおりバッファ用ＴＦＴ１１１のソース領域に接続されており、もう一方はセンサ出力配線ＳＳに接続されている。センサ出力配線ＳＳは定電流電源１０３（定電流電源１０３＿１〜１０３＿ｘのいずれか１つ）に接続されており、常に一定の電流が流れている。
【００５４】
次に本発明のエリアセンサの駆動方法について、図１及び図２を用いて簡単に説明する。
【００５５】
画素１０２が有するＥＬ素子１０６はエリアセンサの光源として機能しており、スイッチング用ＴＦＴ１０４、ＥＬ駆動用ＴＦＴ１０５及びコンデンサ１０７は、光源としてのＥＬ素子１０６の動作を制御している。
【００５６】
ＥＬ素子から発せられる光は被写体において反射し、画素１０２が有するフォトダイオード１１３に照射される。フォトダイオード１１３は、照射された光を、画像情報を有する電気信号に変換する。そしてフォトダイオード１１３で発生した画像情報を有する電気信号は、リセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２により画像信号としてエリアセンサ内に取り込まれる。
【００５７】
図３は、リセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２の動作を示すタイミングチャートである。なおここでは、リセット用ＴＦＴ１１０がＮチャネル型ＴＦＴ、バッファ用ＴＦＴ１１１がＰチャネル型ＴＦＴ、選択用ＴＦＴ１１２がＮチャネル型ＴＦＴの場合のタイミングチャートを示す。本発明においてリセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２は、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴのどちらでも良い。
ただし、リセット用ＴＦＴ１１０とバッファ用ＴＦＴ１１１の極性は逆の方が好ましい。
【００５８】
まずリセット用ゲート信号線ＲＧ１に入力されているリセット信号によって、リセット用ゲート信号線ＲＧ１に接続されている１ライン目の画素のリセット用ＴＦＴ１１０はオンの状態になる。そして、センサ用電源線ＶＢの基準電位がバッファ用ＴＦＴ１１１のゲート電極に与えられる。
【００５９】
また、センサ用ゲート信号線ＳＧ１に入力されているセンサ信号によって、センサ用ゲート信号線ＳＧ１に接続されている１ライン目の画素の選択用ＴＦＴ１１２がオフの状態になる。よってバッファ用ＴＦＴ１１１のソース領域は、基準電位からバッファ用ＴＦＴ１１１のソース領域とゲート電極の電位差ＶGSを差し引いた電位に保たれている。なお本明細書では、リセット用ＴＦＴ１１０がオンの状態である期間をリセット期間と呼ぶ。
【００６０】
そしてリセット用ゲート信号線ＲＧ１に入力されたリセット信号の電位が変化して、１ライン目の画素のリセット用ＴＦＴ１１０が全てオフの状態になる。よってセンサ用電源線ＶＢの基準電位は、１ライン目の画素のバッファ用ＴＦＴ１１１のゲート電極に与えられなくなる。なお、リセット用ＴＦＴ１１０がオフの状態にある期間を、本明細書ではサンプル期間ＳＴと呼ぶ。特に１ライン目の画素のリセット用ＴＦＴ１１０がオフの状態にある期間をサンプル期間ＳＴ１と呼ぶ。
【００６１】
サンプル期間ＳＴ１では、センサ用ゲート信号線ＳＧ１に入力されたセンサ信号の電位が変化して、１ライン目の画素の選択用ＴＦＴ１１２がオンの状態になる。よって１ライン目の画素のバッファ用ＴＦＴ１１１のソース領域は、選択用ＴＦＴ１１２を介してセンサ出力配線ＳＳ１に電気的に接続される。センサ出力配線ＳＳ１は定電流電源１０３＿１に接続されており、そのためバッファ用ＴＦＴ１１１はソースフォロワ（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ）として機能し、ソース領域とゲート電極の電位差ＶGSは一定となる。
【００６２】
サンプル期間ＳＴ１において、ＥＬ素子１０６からの光が被写体において反射してフォトダイオード１１３に照射されると、フォトダイオード１１３に電流が流れる。そのため、リセット期間において基準電位に保たれていたバッファ用ＴＦＴ１１１のゲート電極の電位は、フォトダイオード１１３で発生する電流の大きさに応じて高くなる。
【００６３】
フォトダイオード１１３に流れる電流は、フォトダイオード１１３に照射される光の強さに比例するため、被写体上の画像の情報は、フォトダイオード１１３においてそのまま電気信号に変換される。フォトダイオード１１３において生成された電気信号は、バッファ用ＴＦＴ１１１のゲート電極に入力される。
【００６４】
バッファ用ＴＦＴ１１１のソース領域とゲート電極の電位差ＶGSは常に一定であるので、バッファ用ＴＦＴ１１１のソース領域は、バッファ用ＴＦＴ１１１のゲート電極の電位からＶGSを差し引いた電位に保たれている。そのためバッファ用ＴＦＴ１１１のゲート電極の電位が変化すると、それに伴ってバッファ用ＴＦＴ１１１のソース領域の電位も変化する。
【００６５】
バッファ用ＴＦＴ１１１のソース領域の電位は、画像信号として選択用ＴＦＴ１１２を介しセンサ出力配線ＳＳ１に入力される。
【００６６】
次に、リセット用ゲート信号線ＲＧ１に入力されているリセット信号によって、ＲＧ１に接続されている１ライン目の画素のリセット用ＴＦＴ１１０はオンの状態になり、再びリセット期間になる。それと同時にリセット用ゲート信号線ＲＧ２に入力されているリセット信号によって、ＲＧ２に接続されている２ライン目の画素のリセット用ＴＦＴ１１０はオフの状態になり、サンプリング期間ＳＴ２が開始する。
【００６７】
サンプリング期間ＳＴ２では、サンプリング期間ＳＴ１と同様に、フォトダイオードにおいて画像情報を有する電気信号が生成し、画像信号がセンサ出力配線ＳＳ２に入力される。
【００６８】
上記動作を繰り返し、サンプリング期間ＳＴｙが終了すると、１つの画像を画像信号として読み込むことができる。なお本明細書では、サンプリング期間ＳＴ１〜ＳＴｙの全てが出現するまでの期間をセンサフレーム期間ＳＦと呼ぶ。
【００６９】
また各サンプリング期間において、各画素が有するＥＬ素子を常に発光させておく必要がある。例えば１ライン目の画素が有するＥＬ素子は、最低でもサンプリング期間ＳＴ１の間発光していることが重要である。なお全ての画素がセンサフレーム期間ＳＦの間、常に発光していても良い。
【００７０】
なおカラー画像を読み込むエリアセンサの場合、センサ部はＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した画素を有している。ＲＧＢの各色に対応した画素は、ＲＧＢに対応した三種類のＥＬ素子を有しているか、または白色発光のＥＬ素子とＲＧＢの三種類のカラーフィルターを有しているか、または青色又は青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを有している。
【００７１】
ＲＧＢの各色に対応した画素から発せられるＲＧＢの各色の光は、被写体に順に照射される。そして被写体において反射されたＲＧＢの各色の光が、画素の有するフォトダイオードに照射され、ＲＧＢ各色に対応する画像信号がエリアセンサに取り込まれる。
【００７２】
図４は、カラー画像を読み込むエリアセンサのリセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２の動作を示すタイミングチャートである。なおここでは、リセット用ＴＦＴ１１０がＮチャネル型ＴＦＴ、バッファ用ＴＦＴ１１１がＰチャネル型ＴＦＴ、選択用ＴＦＴ１１２がＮチャネル型ＴＦＴの場合のタイミングチャートを示す。
【００７３】
Ｒに対応する画素のＥＬ素子が発光している期間内に、サンプル期間ＳＴ１〜ＳＴｙの全てが出現する。このＲに対応する画素のＥＬ素子が発光している期間内において、サンプリング期間ＳＴ１〜ＳＴｙの全てが出現するまでの期間をＲ用センサフレーム期間ＳＦｒと呼ぶ。Ｒ用センサフレーム期間ＳＦｒにおいてＲに対応する画像信号がエリアセンサ内に取り込まれる。なおＲ用センサフレーム期間ＳＦｒにおいて、Ｇ、Ｂに対応する画素は発光を行わない。
【００７４】
次に、Ｇに対応する画素のＥＬ素子が発光している期間内に、サンプル期間ＳＴ１〜ＳＴｙの全てが出現する。このＧに対応する画素のＥＬ素子が発光している期間内において、サンプリング期間ＳＴ１〜ＳＴｙの全てが出現するまでの期間をＧ用センサフレーム期間ＳＦｇと呼ぶ。Ｇ用センサフレーム期間ＳＦｇにおいてＧに対応する画像信号がエリアセンサ内に取り込まれる。なおＧ用センサフレーム期間ＳＦｇにおいて、Ｒ、Ｂに対応する画素は発光を行わない。
【００７５】
次に、Ｂに対応する画素のＥＬ素子が発光している期間内に、サンプル期間ＳＴ１〜ＳＴｙの全てが出現する。このＢに対応する画素のＥＬ素子が発光している期間内において、サンプリング期間ＳＴ１〜ＳＴｙの全てが出現するまでの期間をＢ用センサフレーム期間ＳＦｂと呼ぶ。Ｂ用センサフレーム期間ＳＦｂにおいてＢに対応する画像信号がエリアセンサ内に取り込まれる。Ｂ用センサフレーム期間ＳＦｂにおいて、Ｒ、Ｇに対応する画素は発光を行わない。
【００７６】
Ｒ用センサフレーム期間ＳＦｒと、Ｇ用センサフレーム期間ＳＦｇと、Ｂ用センサフレーム期間ＳＦｂの全てが出現するまでの期間がセンサフレーム期間ＳＦである。センサフレーム期間ＳＦが終了すると１つのカラー画像を画像信号として読み込むことができる。
【００７７】
また各サンプリング期間において、各色に対応する画素のＥＬ素子を常に発光させておく必要がある。例えばＢ用センサフレーム期間内のサンプリング期間ＳＴ１においては、１ライン目の画素のうちＢに対応する画素のＥＬ素子は常に発光していることが重要である。またＲ用、Ｇ用、Ｂ用センサフレーム期間（ＳＦｒ、ＳＦｇ、ＳＦｂ）のそれぞれにおいて、各色に対応する画素が常に発光していても良い。
【００７８】
本発明は上記構成によって光が被写体に均一に照射されるため、読み込んだ画像の明るさにむらが生じることはない。そしてバックライトと光散乱板とを、センサ基板（ＥＬ素子及び光電変換素子が設けられた絶縁表面を有する基板）と別個に設ける必要はないため、従来例と異なり、バックライト、光散乱板、センサ基板及び被写体の位置を精密に調整したりする必要がなく、エリアセンサ自体の小型化、薄型化、軽量化が実現される。またエリアセンサ自体の機械的強度が増す。
【００７９】
また本発明のエリアセンサは、光源としてのＥＬ素子を用いてセンサ部に画像を表示することが可能である。そのため、新たに電子ディスプレイをエリアセンサに設けなくとも、フォトダイオードで読み込んだ画像をセンサ部に表示させることが可能であり、その場で読み込んだ画像を確認することができる。
【実施例１】
【００８０】
以下に、本発明の実施例について説明する。
【００８１】
本実施例では、図２に示すところのＥＬ素子１０６の動作を制御している、スイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動方法について説明する。なおセンサ部の構成は実施の形態で示した構成と同じであるので、図１及び図２を参照する。
【００８２】
図５に本実施例のエリアセンサの上面図を示す。１２０はソース信号線駆動回路、１２２はゲート信号線駆動回路であり、共にスイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動を制御している。また１２１はセンサ用ソース信号線駆動回路、１２３はセンサ用ゲート信号線駆動回路であり、共にリセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２の駆動を制御している。なお本明細書において、ソース信号線駆動回路１２０、ゲート信号線駆動回路１２２、センサ用ソース信号線駆動回路１２１、センサ用ゲート信号線駆動回路１２３を駆動部と呼ぶ。
【００８３】
ソース信号線駆動回路１２０は、シフトレジスタ１２０ａ、ラッチ（Ａ）１２０ｂ、ラッチ（Ｂ）１２０ｃを有している。ソース信号線駆動回路１２０において、シフトレジスタ１２０ａにクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）が入力される。シフトレジスタ１２０ａは、これらのクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、後段の回路へタイミング信号を順次供給する。
【００８４】
なおシフトレジスタ１２０ａからのタイミング信号を、バッファ等（図示せず）によって緩衝増幅し、後段の回路へ緩衝増幅したタイミング信号を順次供給しても良い。タイミング信号が供給される配線には、多くの回路あるいは素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。
【００８５】
シフトレジスタ１２０ａからのタイミング信号は、ラッチ（Ａ）１２０ｂに供給される。ラッチ（Ａ）１２０ｂは、デジタル信号（digital sigｎals）を処理する複数のステージのラッチを有している。ラッチ（Ａ）１２０ｂは、前記タイミング信号が入力されると同時に、デジタル信号を順次書き込み、保持する。
【００８６】
なお、ラッチ（Ａ）１２０ｂにデジタル信号を取り込む際に、ラッチ（Ａ）１２０ｂが有する複数のステージのラッチに、順にデジタル信号を入力しても良い。しかし本発明はこの構成に限定されない。ラッチ（Ａ）１２０ｂが有する複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時にデジタル信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【００８７】
ラッチ（Ａ）１２０ｂの全ステージのラッチへのデジタル信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。すなわち、ラッチ（Ａ）１２０ｂ中で一番左側のステージのラッチにデジタル信号の書き込みが開始される時点から、一番右側のステージのラッチにデジタル信号の書き込みが終了する時点までの時間間隔がライン期間である。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【００８８】
１ライン期間が終了すると、ラッチ（Ｂ）１２０ｃにラッチシグナル（Latch Signal）が供給される。この瞬間、ラッチ（Ａ）１２０ｂに書き込まれ保持されているデジタル信号は、ラッチ（Ｂ）１２０ｃに一斉に送出され、ラッチ（Ｂ）
１２０ｃの全ステージのラッチに書き込まれ、保持される。
【００８９】
デジタル信号をラッチ（Ｂ）１２０ｃに送出し終えたラッチ（Ａ）１２０ｂは、シフトレジスタ１２０ａからのタイミング信号に基づき、再びデジタル信号の書き込みを順次行う。
【００９０】
この２順目の１ライン期間中には、ラッチ（Ｂ）１２０ｃに書き込まれ、保持されているデジタル信号がソース信号線Ｓ１〜Ｓｘに入力される。
【００９１】
一方、ゲート信号線駆動回路１２２は、それぞれシフトレジスタ、バッファ（いずれも図示せず）を有している。また場合によっては、ゲート信号線駆動回路１２２が、シフトレジスタ、バッファの他にレベルシフトを有していても良い。
【００９２】
ゲート信号線駆動回路１２２において、シフトレジスタ（図示せず）からのゲート信号がバッファ（図示せず）に供給され、対応するゲート信号線に供給される。ゲート信号線Ｇ１〜Ｇｙには、それぞれ１ライン分の画素のスイッチング用ＴＦＴ１０４のゲート電極が接続されており、１ライン分全ての画素のスイッチング用ＴＦＴ１０４を同時にオンの状態にしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【００９３】
なおソース信号線駆動回路とゲート信号線駆動回路の数、構成及びその動作は、本実施例で示した構成に限定されない。本発明のエリアセンサは、公知のソース信号線駆動回路及びゲート信号線駆動回路を用いることが可能である。
【００９４】
次に、センサ部のスイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５を、デジタル方式で駆動させた場合のタイミングチャートを図６に示す。
【００９５】
センサ部１０１の全ての画素が一通り発光するまでの期間を１フレーム期間（Ｆ）と呼ぶ。フレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。アドレス期間とは、１フレーム期間中、全ての画素にデジタル信号を入力する期間である。サステイン期間（点灯期間とも呼ぶ）とは、アドレス期間において画素に入力されたデジタル信号によって、ＥＬ素子を発光又は非発光の状態にし、表示を行う期間を示している。
【００９６】
電源供給線（Ｖ１〜Ｖｘ）の電位は所定の電位（電源電位）に保たれている。
【００９７】
まずアドレス期間Ｔａにおいて、ＥＬ素子１０６の対向電極の電位は、電源電位と同じ高さに保たれている。
【００９８】
そしてゲート信号線Ｇ１に入力されるゲート信号によって、ゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ１０４がオンの状態になる。次に、ソース信号線駆動回路１２０からソース信号線（Ｓ１〜Ｓｘ）にデジタル信号が入力される。ソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタル信号は、オンの状態のスイッチング用ＴＦＴ１０４を介してＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【００９９】
次にゲート信号線Ｇ２に入力されるゲート信号によって、ゲート信号線Ｇ２に接続されている全てのスイッチング用ＴＦＴ１０４がオンの状態になる。次に、ソース信号線駆動回路１２０からソース信号線（Ｓ１〜Ｓｘ）にデジタル信号が入力される。ソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタル信号は、オンの状態のスイッチング用ＴＦＴ１０４を介してＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【０１００】
上述した動作をゲート信号線Ｇｙまで繰り返し、全ての画素１０２のＥＬ駆動用ＴＦＴ１０５のゲート電極にデジタル信号が入力され、アドレス期間が終了する。
【０１０１】
アドレス期間Ｔａが終了すると同時にサステイン期間となる。サステイン期間において、全てのスイッチング用ＴＦＴ１０４は、オフの状態となる。
【０１０２】
そしてサステイン期間が開始されると同時に、全てのＥＬ素子の対向電極の電位は、電源電位が画素電極に与えられたときにＥＬ素子が発光する程度に、電源電位との間に電位差を有する高さになる。なお本明細書において、画素電極と対向電極の電位差をＥＬ駆動電圧と呼ぶ。また各画素が有するＥＬ駆動用ＴＦＴ１０５のゲート電極に入力されたデジタル信号によってＥＬ駆動用ＴＦＴ１０５はオンの状態になっている。よって電源電位がＥＬ素子の画素電極に与えられ、全ての画素が有するＥＬ素子は発光する。
【０１０３】
サステイン期間が終了すると同時に、１つのフレーム期間が終了する。本発明では、全てのサンプリング期間ＳＴ１〜ＳＴｙにおいて画素が発光する必要があり、よって本実施例の駆動方法の場合、サステイン期間内にセンサフレーム期間ＳＦが含まれていることが重要である。
【０１０４】
なお本実施例では、単色の画像を読み込むエリアセンサの駆動方法について説明したが、カラー画像を読み込む場合も同様である。ただしカラー画像を読み込むエリアセンサの場合、１つのフレーム期間をＲＧＢに対応した３つのサブフレーム期間に分割し、各サブフレーム期間においてアドレス期間とサステイン期間とを設ける。そしてＲ用のサブフレーム期間のアドレス期間では、Ｒに対応する画素のＥＬ素子だけ発光するようなデジタル信号を全ての画素に入力し、サステイン期間においてＲのＥＬ素子だけ発光を行う。Ｇ用、Ｂ用のサブフレーム期間においても同様に、各サステイン期間において、各色に対応する画素のＥＬ素子のみが発光を行うようにする。
【０１０５】
そしてカラー画像を読み込むエリアセンサの場合、ＲＧＢに対応した３つのサブフレーム期間の各サステイン期間は、Ｒ用、Ｇ用、Ｂ用センサフレーム期間（ＳＦｒ、ＳＦｇ、ＳＦｂ）をそれぞれ含んでいることが重要である。
【実施例２】
【０１０６】
本実施例では、センサ部１０１において画像を表示する際の、スイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動方法について説明する。なおセンサ部の構成は実施の形態で示した構成と同じであるので、図１及び図２を参照する。
【０１０７】
図７に、本発明のエリアセンサにおいて、デジタル方式でセンサ部１０１に画像を表示する際のタイミングチャートを示す。
【０１０８】
まず、１フレーム期間（Ｆ）をＮ個のサブフレーム期間（ＳＦ１〜ＳＦＮ）に分割する。階調数が多くなるにつれて１フレーム期間におけるサブフレーム期間の数も増える。なおエリアセンサのセンサ部が画像を表示する場合、１フレーム期間（Ｆ）とは、センサ部の全ての画素が１つの画像を表示する期間を指す。
【０１０９】
本実施例の場合、フレーム期間は１秒間に６０以上設けることが好ましい。１秒間に表示される画像の数を６０以上にすることで、視覚的にフリッカ等の画像のちらつきを抑えることが可能になる。
【０１１０】
サブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。アドレス期間とは、１サブフレーム期間中、全ての画素にデジタルビデオ信号を入力する期間である。なおデジタルビデオ信号とは、画像情報を有するデジタルの信号である。サステイン期間（点灯期間とも呼ぶ）とは、アドレス期間において画素に入力されたデジタルビデオ信号によって、ＥＬ素子を発光又は非発光の状態にし、表示を行う期間を示している。なおデジタルビデオ信号とは、画像情報を有するデジタル信号を意味する。
【０１１１】
ＳＦ１〜ＳＦＮが有するアドレス期間（Ｔａ）をそれぞれＴａ１〜ＴａＮとする。ＳＦ１〜ＳＦＮが有するサステイン期間（Ｔｓ）をそれぞれＴｓ１〜ＴｓＮとする。
【０１１２】
電源供給線（Ｖ１〜Ｖｘ）の電位は所定の電位（電源電位）に保たれている。
【０１１３】
まずアドレス期間Ｔａにおいて、ＥＬ素子１０６対向電極の電位は、電源電位と同じ高さに保たれている。
【０１１４】
次にゲート信号線Ｇ１に入力されるゲート信号によって、ゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ１０４がオンの状態になる。次に、ソース信号線駆動回路１０２からソース信号線（Ｓ１〜Ｓｘ）にデジタルビデオ信号が入力される。デジタルビデオ信号は「０」または「１」の情報を有しており、「０」と「１」のデジタルビデオ信号は、一方がＨｉ、一方がＬｏの電圧を有する信号である。
【０１１５】
そしてソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタルビデオ信号は、オンの状態のスイッチング用ＴＦＴ１０４を介して、ＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【０１１６】
次にゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ１０４がオフの状態になり、ゲート信号線Ｇ２に入力されるゲート信号によって、ゲート信号線Ｇ２に接続されている全てのスイッチング用ＴＦＴ１０４がオンの状態になる。次に、ソース信号線駆動回路１０２からソース信号線（Ｓ１〜Ｓｘ）にデジタルビデオ信号が入力される。ソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタルビデオ信号は、オンの状態のスイッチング用ＴＦＴ１０４を介して、ＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【０１１７】
上述した動作をゲート信号線Ｇｙまで繰り返し、全ての画素１０２のＥＬ駆動用ＴＦＴ１０５のゲート電極にデジタルビデオ信号が入力され、アドレス期間が終了する。
【０１１８】
アドレス期間Ｔａが終了すると同時にサステイン期間Ｔｓとなる。サステイン期間において、全てのスイッチング用ＴＦＴ１０４はオフの状態になる。サステイン期間において、全てのＥＬ素子の対向電極の電位は、電源電位が画素電極に与えられたときにＥＬ素子が発光する程度に、電源電位との間に電位差を有する高さになる。
【０１１９】
本実施例では、デジタルビデオ信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０５はオフの状態になる。よってＥＬ素子の画素電極は対向電極の電位に保たれたままである。その結果、「０」の情報を有するデジタルビデオ信号が入力された画素において、ＥＬ素子１０６は発光しない。
【０１２０】
逆にデジタルビデオ信号が「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０５はオンの状態になる。よって電源電位がＥＬ素子１０６の画素電極に与えられる。その結果、「１」の情報を有するデジタルビデオ信号が入力された画素が有するＥＬ素子１０６は発光する。
【０１２１】
このように、画素に入力されるデジタルビデオ信号の有する情報によって、ＥＬ素子が発光または非発光の状態になり、画素は表示を行う。
【０１２２】
サステイン期間が終了すると同時に、１つのサブフレーム期間が終了する。そして次のサブフレーム期間が出現し、再びアドレス期間に入り、全画素にデジタルビデオ信号を入力したら、再びサステイン期間に入る。なお、サブフレーム期間ＳＦ１〜ＳＦＮの出現する順序は任意である。
【０１２３】
以下、残りのサブフレーム期間においても同様の動作を繰り返し、表示を行う。Ｎ個のサブフレーム期間が全て終了したら、１つの画像が表示され、１フレーム期間が終了する。１フレーム期間が終了すると次のフレーム期間のサブフレーム期間が出現し、上述した動作を繰り返す。
【０１２４】
本発明において、Ｎ個のサブフレーム期間がそれぞれ有するアドレス期間（Ｔａ１〜ＴａＮ）の長さは全て同じである。またＮ個のサステイン期間Ｔｓ１、…、ＴｓＮの長さの比は、Ｔｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ（Ｎ−１）：ＴｓＮ＝２0：２-1：２-2：…：２-(N-2)：２-(N-1)で表される。
【０１２５】
各画素の階調は、１フレーム期間においてどのサブフレーム期間を発光させるかによって決まる。例えば、Ｎ＝８のとき、全部のサステイン期間で発光した場合の画素の輝度を１００％とすると、Ｔｓ１とＴｓ２において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ３とＴｓ５とＴｓ８を選択した場合には１６％の輝度が表現できる。
【０１２６】
なお本実施例は、実施例１と自由に組み合わせることが可能である。
【実施例３】
【０１２７】
実施例１及び２では、アドレス期間において対向電極の電位を電源電位と同じ電位に保っていたため、ＥＬ素子は発光しなかった。しかし本発明はこの構成に限定されない。画素電極に電源電位が与えられたときにＥＬ素子が発光する程度の電位差を、対向電位と電源電位との間に常に設け、アドレス期間においても表示期間と同様に表示を行うようにしても良い。
【０１２８】
ただしＥＬ素子をエリアセンサの光源として用いる実施例１と本実施例を組み合わせる場合、単色の画像を読み込むエリアセンサでは、フレーム期間内にセンサフレーム期間ＳＦが含まれていることが重要である。またカラー画像を読み込むエリアセンサでは、ＲＧＢに対応した３つのサブフレーム期間が、それぞれＲ用、Ｇ用、Ｂ用のセンサフレーム期間に含まれていることが重要である。
【０１２９】
またセンサ部に画像を表示する実施例２と本実施例を組み合わせる場合、サブフレーム期間全体が実際に表示を行う期間となるので、サブフレーム期間の長さを、ＳＦ１：ＳＦ２：ＳＦ３：…：ＳＦ（Ｎ−１）：ＳＦＮ＝２0：２-1：２-2：…：２-(N-2)：２-(N-1)となるように設定する。上記構成により、アドレス期間を発光させない駆動方法に比べて、高い輝度の画像が得られる。
【実施例４】
【０１３０】
本実施例では、図２に示すところのＥＬ素子１０６の動作を制御している、スイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動方法の、実施例１とは異なる例について説明する。なおセンサ部の構成は実施の形態で示した構成と同じであるので、図１及び図２を参照する。
【０１３１】
図８に本実施例のエリアセンサの上面図を示す。１３０はソース信号線駆動回路、１３２はゲート信号線駆動回路であり、共にスイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動を制御している。また１３１はセンサ用ソース信号線駆動回路、１３３はセンサ用ゲート信号線駆動回路であり、共にリセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２の駆動を制御している。本実施例ではソース信号線駆動回路とゲート信号線駆動回路とを１つずつ設けたが、本発明はこの構成に限定されない。ソース信号線駆動回路を２つ設けても良い。また、ゲート信号線駆動回路を２つ設けても良い。
【０１３２】
なお本明細書において、ソース信号線駆動回路１３０、ゲート信号線駆動回路１３２、センサ用ソース信号線駆動回路１３１、センサ用ゲート信号線駆動回路１３３を駆動部と呼ぶ。
【０１３３】
ソース信号線駆動回路１３０は、シフトレジスタ１３０ａ、レベルシフト１３０ｂ、サンプリング回路１３０ｃを有している。なおレベルシフトは必要に応じて用いればよく、必ずしも用いなくとも良い。また本実施例においてレベルシフトはシフトレジスタ１３０ａとサンプリング回路１３０ｃとの間に設ける構成としたが、本発明はこの構成に限定されない。またシフトレジスタ１３０ａの中にレベルシフト１３０ｂが組み込まれている構成にしても良い。
【０１３４】
クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）がシフトレジスタ１３０ａに入力される。シフトレジスタ１３０ａからアナログの信号（アナログ信号）をサンプリングするためのサンプリング信号が出力される。出力されたサンプリング信号はレベルシフト１３０ｂに入力され、その電位の振幅が大きくなって出力される。
【０１３５】
レベルシフト１３０ｂから出力されたサンプリング信号は、サンプリング回路１３０ｃに入力される。そしてサンプリング回路１３０ｃに入力されるアナログ信号がサンプリング信号によってそれぞれサンプリングされ、ソース信号線Ｓ１〜Ｓｘに入力される。
【０１３６】
一方、ゲート信号側駆動回路１３２は、それぞれシフトレジスタ、バッファ（いずれも図示せず）を有している。また場合によっては、ゲート信号側駆動回路１３２が、シフトレジスタ、バッファの他にレベルシフトを有していても良い。
【０１３７】
ゲート信号側駆動回路１３２において、シフトレジスタ（図示せず）からのゲート信号がバッファ（図示せず）に供給され、対応するゲート信号線に供給される。ゲート信号線Ｇ１〜Ｇｙには、それぞれ１ライン分の画素のスイッチング用ＴＦＴ１０４のゲート電極が接続されており、１ライン分全ての画素のスイッチング用ＴＦＴ１０４を同時にオンの状態にしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１３８】
なおソース信号線駆動回路とゲート信号線駆動回路の数、構成及びその動作は、本実施例で示した構成に限定されない。本発明のエリアセンサは、公知のソース信号線駆動回路及びゲート信号線駆動回路を用いることが可能である。
【０１３９】
次に、センサ部のスイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５を、アナログ方式で駆動させた場合のタイミングチャートを図９に示す。センサ部１０１の全ての画素が一通り発光するまでの期間を１フレーム期間Ｆと呼ぶ。１ライン期間Ｌは、１つのゲート信号線が選択されてから、その次に別のゲート信号線が選択されるまでの期間を意味する。図２に示したエリアセンサの場合、ゲート信号線はｙ本あるので、１フレーム期間中にｙ個のライン期間Ｌ１〜Ｌｙが設けられている。
【０１４０】
解像度が高くなるにつれて１フレーム期間中のライン期間の数も増え、駆動回路を高い周波数で駆動しなければならなくなる。
【０１４１】
まず電源電圧線Ｖ１〜Ｖｘは一定の電源電位に保たれている。そしてＥＬ素子１０６の対向電極の電位である対向電位も一定の電位に保たれている。電源電位は、電源電位がＥＬ素子１０６の画素電極に与えられるとＥＬ素子１０６が発光する程度に、対向電位との間に電位差を有している。
【０１４２】
第１のライン期間Ｌ１において、ゲート信号線駆動回路１３２からゲート信号線Ｇ１に入力されるゲート信号によって、ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴ１０４はオンの状態になる。そして、ソース信号線Ｓ１〜Ｓｘに順にソース信号線駆動回路１３０からアナログ信号が入力される。ソース信号線Ｓ１〜Ｓｘに入力されたアナログ信号は、スイッチング用ＴＦＴ１０４を介してＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【０１４３】
ＥＬ駆動用ＴＦＴ１０５のチャネル形成領域を流れる電流の大きさは、そのゲート電極に入力される信号の電位の高さ（電圧）によって制御される。よって、ＥＬ素子１０６の画素電極に与えられる電位は、ＥＬ駆動用ＴＦＴ１０５のゲート電極に入力されたアナログ信号の電位の高さによって決まる。そしてＥＬ素子１０５はアナログ信号の電位に制御されて発光を行う。なお本実施例の場合、全ての画素に入力されるアナログ信号は、同じ高さの電位に保たれている。
【０１４４】
ソース信号線Ｓ１〜Ｓｘへのアナログ信号の入力が終了すると、第１のライン期間Ｌ１が終了する。なお、ソース信号線Ｓ１〜Ｓｘへのアナログ信号の入力が終了するまでの期間と水平帰線期間とを合わせて１つのライン期間としても良い。そして次に第２のライン期間Ｌ２となり、ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴ１０４はオフの状態になり、ゲート信号線Ｇ２に入力されるゲート信号によって、ゲート信号線Ｇ２に接続された全てのスイッチング用ＴＦＴ１０４はオンの状態になる。そして第１のライン期間Ｌ１と同様に、ソース信号線Ｓ１〜Ｓｘに順にアナログ信号が入力される。
【０１４５】
そして上述した動作をゲート信号線Ｇｙまで繰り返し、全てのライン期間Ｌ１〜Ｌｙが終了する。全てのライン期間Ｌ１〜Ｌｙが終了すると、１フレーム期間が終了する。１フレーム期間が終了することで、全ての画素が有するＥＬ素子は発光を行う。なお全てのライン期間Ｌ１〜Ｌｙと垂直帰線期間とを合わせて１フレーム期間としても良い。
【０１４６】
本発明では、全てのサンプリング期間ＳＴ１〜ＳＴｙにおいて画素が発光する必要があり、よって本実施例の駆動方法の場合、フレーム期間内にセンサフレーム期間ＳＦが含まれていることが重要である。
【０１４７】
なお本実施例では、単色の画像を読み込むエリアセンサの駆動方法について説明したが、カラー画像を読み込む場合も同様である。ただしカラー画像を読み込むエリアセンサの場合、１つのフレーム期間をＲＧＢに対応した３つのサブフレーム期間に分割する。そしてＲ用のサブフレーム期間では、Ｒに対応する画素のＥＬ素子だけ発光するようなアナログ信号を全ての画素に入力し、ＲのＥＬ素子だけ発光を行う。Ｇ用、Ｂ用のサブフレーム期間においても同様に、各色に対応する画素のＥＬ素子のみが発光を行うようにする。
【０１４８】
そしてカラー画像を読み込むエリアセンサの場合、ＲＧＢに対応した３つのサブフレーム期間の各サステイン期間は、Ｒ用、Ｇ用、Ｂ用センサフレーム期間（ＳＦｒ、ＳＦｇ、ＳＦｂ）を含んでいることが重要である。
【０１４９】
なお本実施例の駆動方法において、センサ部１０１に画像を表示させる場合は、アナログ信号の代わりに画像情報を有するアナログのビデオ信号（アナログビデオ信号）を入力すると、センサ部１０１に画像を表示することが可能である。
【実施例５】
【０１５０】
本実施例では、本発明のエリアセンサのセンサ部の断面構造について説明する。
【０１５１】
図１４（Ｂ）に本実施例のエリアセンサの断面図を示す。３０１はスイッチング用ＴＦＴ、３０２はＥＬ駆動用ＴＦＴ、３０３はリセット用ＴＦＴ、３０４はバッファ用ＴＦＴ、３０５は選択用ＴＦＴである。
【０１５２】
また、２４２はＰ型半導体層、２４８は光電変換層、２３８はＮ型半導体層である。Ｐ型半導体層２４２と、光電変換層２４８と、Ｎ型半導体層２３８とによって、フォトダイオード３０６が形成される。２６５はセンサ用配線であり、Ｎ型半導体層２３８と外部の電源とを電気的に接続している。また、フォトダイオード３０６のＰ型半導体層２４２とリセット用ＴＦＴ３０３のドレイン領域とは電気的に接続されている。
【０１５３】
また２６４は画素電極（陽極）、２６６はＥＬ層、２６７は対向電極（陰極）
である。画素電極（陽極）２６４と、ＥＬ層２６６と、対向電極（陰極）２６７とでＥＬ素子２６９が形成される。なお２６８はバンクであり、隣り合う画素同士のＥＬ層２６６を区切っている。
【０１５４】
２７０は被写体であり、ＥＬ素子２６９から発せられた光が被写体２７０において反射し、フォトダイオード３０６に照射される。本実施例では、被写体を基板２００のＴＦＴが形成されていない側に設ける。
【０１５５】
本実施例において、スイッチング用ＴＦＴ３０１、バッファ用ＴＦＴ３０４、選択用ＴＦＴ３０５は全てＮチャネル型ＴＦＴである。またＥＬ駆動用ＴＦＴ３０２、リセット用ＴＦＴ３０３はＰチャネル型ＴＦＴである。なお本発明はこの構成に限定されない。よってスイッチング用ＴＦＴ３０１、ＥＬ駆動用ＴＦＴ３０２、バッファ用ＴＦＴ３０４、選択用ＴＦＴ３０５、リセット用ＴＦＴ３０３は、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴのどちらでも良い。
【０１５６】
ただし本実施例のように、ＥＬ駆動用ＴＦＴ３０２のソース領域またはドレイン領域がＥＬ素子２６９の陽極２６４と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ３０２はＰチャネル型ＴＦＴであることが望ましい。また逆に、ＥＬ駆動用ＴＦＴ３０２のソース領域またはドレイン領域がＥＬ素子２６９の陰極と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ３０２はＮチャネル型ＴＦＴであることが望ましい。
【０１５７】
なお本実施例のフォトダイオードは他のＴＦＴと同時に形成することができるので、工程数を抑えることができる。
【０１５８】
なお本実施例は、実施例１〜実施例４と自由に組み合わせることが可能である。
【実施例６】
【０１５９】
本実施例では、本発明のエリアセンサのセンサ部における断面構造において、実施例５とは異なる例について説明する。
【０１６０】
図１５に本実施例のエリアセンサの断面図を示す。７０１はスイッチング用ＴＦＴ、７０２はＥＬ駆動用ＴＦＴ、７０３はリセット用ＴＦＴ、７０４はバッファ用ＴＦＴ、７０５は選択用ＴＦＴである。
【０１６１】
また、７３８はＮ型半導体層、７４８は光電変換層、７４２はＰ型半導体層である。Ｎ型半導体層７３８と、光電変換層７４８と、Ｐ型半導体層７４２とによって、フォトダイオード７０６が形成される。７６５はセンサ用配線であり、Ｐ型半導体層７４２と外部の電源とを接続している。また、フォトダイオード７０６のＮ型半導体層７３８とリセット用ＴＦＴ７０３のドレイン領域とは電気的に接続されている。
【０１６２】
また７６７は画素電極（陰極）、７６６はＥＬ層、７６４は対向電極（陽極）
である。画素電極（陰極）７６７と、ＥＬ層７６６と、対向電極（陽極）７６４とでＥＬ素子７６９が形成される。なお７６８はバンクであり、隣り合う画素同士のＥＬ層７６６を区切っている。
【０１６３】
７７０は被写体であり、ＥＬ素子７６９から発せられた光が被写体７７０において反射し、フォトダイオード７０６に照射される。本実施例では、被写体７７０を基板７００のＴＦＴが形成されている側に設ける。
【０１６４】
本実施例において、スイッチング用ＴＦＴ７０１、ＥＬ駆動用ＴＦＴ７０２、リセット用ＴＦＴ７０３は全てｎチャネル型ＴＦＴである。またバッファ用ＴＦＴ７０４、選択用ＴＦＴ７０５はｐチャネル型ＴＦＴである。なお本発明はこの構成に限定されない。よってスイッチング用ＴＦＴ７０１、ＥＬ駆動用ＴＦＴ７０２、バッファ用ＴＦＴ７０４、選択用ＴＦＴ７０５、リセット用ＴＦＴ７０３は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。
【０１６５】
ただし本実施例のように、ＥＬ駆動用ＴＦＴ７０２のソース領域またはドレイン領域がＥＬ素子７６９の陰極７０９と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ７０２はｎチャネル型ＴＦＴであることが望ましい。また逆に、ＥＬ駆動用ＴＦＴ７０２のソース領域またはドレイン領域がＥＬ素子７６９の陽極７１２と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ７０２はｐチャネル型ＴＦＴであることが望ましい。
【０１６６】
また、本実施例のように、リセット用ＴＦＴ７０３のドレイン領域がフォトダイオード７０６のＰ型半導体層７４２と電気的に接続されている場合、リセット用ＴＦＴ７０３はＮチャネル型ＴＦＴ、バッファ用ＴＦＴ７０４はＰチャネル型ＴＦＴであることが望ましい。逆にリセット用ＴＦＴ７０３のドレイン領域がフォトダイオード７０６のＰ型半導体層７４２と接続され、センサ用配線７６５がＮ型半導体層７３８と接続されている場合、リセット用ＴＦＴ７０３はＰチャネル型ＴＦＴ、バッファ用ＴＦＴ７０４はＮチャネル型ＴＦＴであることが望ましい。
【０１６７】
なお本実施例のフォトダイオード７０６は他のＴＦＴと同時に形成することができるので、工程数を抑えることができる。
【０１６８】
なお本実施例は、実施例１〜実施例５と自由に組み合わせることが可能である。
【実施例７】
【０１６９】
本発明のエリアセンサのセンサ部の作製方法について、図１０〜図１４を用いて説明する。同一基板上に、スイッチング用ＴＦＴ３０１、ＥＬ駆動用ＴＦＴ３０２、リセット用ＴＦＴ３０３、バッファ用ＴＦＴ３０４、選択用ＴＦＴ３０５及びダイオード３０６を有するものである。
【０１７０】
まず、図１０（Ａ）において、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板２００を用いる。なお、基板２００としては、透光性を有する基板であれば限定されず、石英基板を用いてもよく、また、ガラス基板、セラミック基板等を用いてもよい。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【０１７１】
また基板２００としては、ステンレス基板を用いてもよい。しかし、ステンレス基板は、透明ではないため、図１５にあるように、ＥＬ素子７６９が上面に照射する場合のみ有効である。
【０１７２】
次に基板２００を覆うように、基板２００上に酸化珪素からなる絶縁膜（下地膜）を形成する。絶縁膜は、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜を用いることができる。例えば、プラズマＣＶＤ法でSiH4、NH3、N2Oから作製される酸化窒化珪素膜を２５０〜８００ｎｍ（好ましくは３００〜５００ｎｍ）、同様にSiH4、N2Oから作製される酸化窒化水素化珪素膜を２５０〜８００ｎｍ（好ましくは３００〜５００ｎｍ）の厚さに積層して形成しても良い。本実施例では、酸化珪素からなる絶縁膜を単層構造とし、２５０〜８００ｎｍの厚さに形成した。なお絶縁膜の材料は酸化珪素に限定されない。
【０１７３】
次にＣＭＰ法で該絶縁膜を研磨することで平坦化絶縁膜２０１が形成される。
ＣＭＰ法は公知の方法で行うことが可能である。酸化膜の研磨では、一般的に１００〜１０００ｎｍφの研磨剤を、ＰＨ調整剤等の試薬を含む水溶液に分散させた固液分散系のスラリーが用いられる。本実施例では、水酸化カリウムが添加された水溶液に、塩化珪素ガスを熱分解して得られるフュームドシリカ粒子を２０ｗｔ％分散したシリカスラリー（ＰＨ＝１０〜１１）を用いる。
【０１７４】
平坦化絶縁膜２０１形成後、平坦化絶縁膜２０１上に半導体層２０２〜２０８を形成する。半導体層２０２〜２０８は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層２０２〜２０８の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素またはシリコンゲルマニウム（ＳｉXＧｅ1-X）合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層２０２〜２０８を形成した。
【０１７５】
また、半導体層２０２〜２０８を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【０１７６】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９８％として行えばよい。
【０１７７】
次いで、半導体層２０２〜２０８を覆うゲート絶縁膜２０９を形成する。ゲート絶縁膜２０９はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１７８】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Ｐa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【０１７９】
次いで、図１０（Ａ）に示すように、ゲート絶縁膜２０９上に膜厚２０〜１００ｎｍの第１の導電膜２１０ａと、膜厚１００〜４００ｎｍの第２の導電膜２１０ｂとを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜２１０ａと、膜厚３７０ｎｍのＷ膜からなる第２の導電膜２１０ｂを積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。
Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【０１８０】
なお、本実施例では、第１の導電膜２１０ａをＴａＮ、第２の導電膜２１０ｂをＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【０１８１】
次に、フォトリソグラフィ法を用いてレジストからなるマスク２１１を形成し、電極及び配線を形成するための第１のエッチング処理を行う（図１０（Ｂ））
。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Iｎductively Couｐled Ｐlasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐaの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。
【０１８２】
上記第１のエッチング処理では、レジストからなるマスク２１１の形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層２１２〜２１６（第１の導電層２１２ａ〜２１６ａと第２の導電層２１２ｂ〜２１６ｂ）を形成する。２１７はゲート絶縁膜であり、第１の形状の導電層２１２〜２１６で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【０１８３】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う（図１０（Ｃ））。ここでは、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐaの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は１２４．６２ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は２０．６７ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は６．０５である。従って、Ｗ膜が選択的にエッチングされる。この第２のエッチングによりＷのテーパー角は７０°となった。この第２のエッチング処理により第２の導電層２１８ｂ〜２２２ｂを形成する。一方、第１の導電層２１８ａ〜２２２ａは、ほとんどエッチングされず、第１の導電層２１８ａ〜２２２ａが形成される。２２３はゲート絶縁膜であり、第２の形状の導電層２１８〜２２２で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【０１８４】
第１の導電層２１８ａと第２の導電層２１８ｂとで形成された電極は、後の工程で形成されるＮチャネル型のバッファ用ＴＦＴ３０４となり、第１の導電層２１９ａと第２の導電層２１９ｂとで形成された電極は、後の工程で形成されるＮチャネル型の選択用ＴＦＴ３０５となる。同様に、第１の導電層２２０ａと第２の導電層２２０ｂとで形成された電極は、後の工程で形成されるＰチャネル型のリセット用ＴＦＴ３０３となり、第１の導電層２２１ａと第２の導電層２２１ｂとで形成された電極は、後の工程で形成されるＮチャネル型のスイッチングＴＦＴ３０１となり、第１の導電層２２２ａと第２の導電層２２２ｂとで形成された電極は、後の工程で形成されるＰチャネル型のＥＬ駆動用ＴＦＴ３０２となる。
【０１８５】
次いで、第１のドーピング処理を行って図１１（Ａ）の状態を得る。ドーピングは第２の導電層２１８ｂ〜２２２ｂを不純物元素に対するマスクとして用い、第１の導電層２１８ａ〜２２２ａのテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。なお、半導体層２０５および２０６の上には、導電層は存在しないので、ゲート絶縁膜２２３上からドーピングする。本実施例では、不純物元素としてＰ（リン）を用い、ドーズ量３．５×１０12、加速電圧９０ｋｅＶにてプラズマドーピングを行った。こうして第１の導電層と重ならない低濃度不純物領域２２４ａ〜２２８ａ、２２９および２３０と、第１の導電層と重なる低濃度不純物領域２２４ｂ〜２２８ｂを自己整合的に形成する。低濃度不純物領域２２４ｂ〜２２８ｂへ添加されたリン（Ｐ）の濃度は、１×１０17〜１×１０18atoms/cm3であり、且つ、第１の導電層２１８ａ〜２２２ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層２１８ａ〜２２２ａのテーパー部と重なる半導体層において、第１の導電層２１８ａ〜２２２ａのテーパー部の端部から内側に向かって、若干不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【０１８６】
そして、レジストからなるマスク２３１を形成し、第２のドーピング処理を行い、半導体層にＮ型を付与する不純物元素を添加する（図１１（Ｂ））。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０15atoms/cm2とし、加速電圧を８０ｋｅＶとして行った。Ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層２１８〜２２２がＮ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域２３２ａ〜２３６ａ、２３７および２３８、第１の導電層と重ならない低濃度不純物領域２３２ｂ〜２３６ｂ、第１の導電層と重なる低濃度不純物領域２３２ｃ〜２３６ｃが形成される。高濃度不純物領域２３２ａ〜２３６ａ、２３７および２３８には１×１０20〜１×１０21atoms/cm3の濃度範囲でＮ型を付与する不純物元素を添加する。
【０１８７】
なおＰチャネル型の半導体膜が形成される半導体膜には、図１１（Ｂ）に示した第２のドーピング処理によりＮ型の不純物をドーピングする必要はないため、マスク２３１を半導体層２０４、２０６および２０８上に完全に覆うように形成し、Ｎ型の不純物がドーピングされないようにしても良い。逆にマスク２３１を半導体層２０４、２０６および２０８上に設けず、第３のドーピング処理において半導体層の極性をＰ型に反転させても良い。
【０１８８】
次いで、レジストからなるマスク２３１を除去した後、新たにレジストからなるマスク２３９を形成して第３のドーピング処理を行う。この第３のドーピング処理により、Ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型（Ｎ型）とは逆の導電型（Ｐ型）を付与する不純物元素が添加された不純物領域２４０ａ〜２４０ｃ、２４１a〜２４１ｃおよび２４２を形成する（図１１（Ｃ））。
第１の導電層２２０ｂ、２２２ｂを不純物元素に対するマスクとして用い、Ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。なお、不純物領域２４２上に導電層は存在しないため、ゲート絶縁膜２２３上からドーピングする。本実施例では、不純物領域２４０ａ〜２４０ｃ、２４１ａ〜２４１ｃおよび２４２はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。なお、この第３のドーピング処理の際には、Ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２３９で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域２４０a、２４０ｂ、２４０ｃにはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもＰ型を付与する不純物元素の濃度が２×１０20〜２×１０21atoms/cm3となるようにドーピング処理することにより、Ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【０１８９】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ファーネスアニール炉を用いる熱アニール炉で行う。
熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）などを適用することができる。
【０１９０】
また、第１の層間絶縁膜を形成した後に活性化処理を行ってもよい。ただし、配線に用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【０１９１】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では、水素を約３％含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる。）
【０１９２】
また、パッシベーション膜を形成した後に水素化する工程を行ってもよい。
【０１９３】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【０１９４】
次いで、レジストからなるマスク２３９を除去し、第３のエッチング処理を行う。本実施例では導電層２１８〜２２２をマスクとして用いて、ゲート絶縁膜をエッチング処理する。
【０１９５】
第３のエッチング処理により、ゲート絶縁膜２４３ｃ〜２４７ｃが、第２の導電層２４３ｂ〜２４７ｂの下方に形成される（図１２（Ａ））。
【０１９６】
次いで、基板２００を覆うように、パッシベーション膜２７１を形成する（図１２（Ｂ））。パッシベーション膜２７１は、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜を用いることができる。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Oから作製される酸化窒化珪素膜を１０〜８００ｎｍ（好ましくは５０〜５００ｎｍ）、同様にＳｉＨ4、Ｎ2Oから作製される酸化窒化水素化珪素膜を５０〜８００ｎｍ（好ましくは１０〜５００ｎｍ）の厚さに積層して形成してもよい。本実施例では酸化窒素からなるパッシベーション膜を、単層構造とし、１０〜８００ｎｍの厚さで形成した。
【０１９７】
次いで、フォトリソグラフィ法を用いて、レジストからなるマスク２７２を形成し、非晶質珪素膜２４８を形成するための第四のエッチング処理を行う。レジストマスク２７２は基板を覆うように、Ｐ型半導体層２４２およびＮ型半導体層２３８の一部に接するように形成される（図１２（Ｃ））。次いで、窒化珪素膜のみをエッチング処理する。本実施例では、ＩＣＰエッチング法を用い、エッチング用ガスにＣＦ4、Ｃｌ2、Ｏ2を用い、それぞれのガス流量比を４０/６０/３５（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行った。
【０１９８】
次いで、レジストからなるマスク２７２を除去し、Ｎ型半導体層２４２とＰ型半導体層２３８の間に、Ｎ型半導体層２４２とＰ型半導体層２３８の一部と接するように、非晶質珪素膜（アモルファスシリコン膜）２４８を形成する（図１３（Ａ））。非晶質構造を有する半導体膜は、公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜される。非晶質珪素膜２４８の厚さは、Ｎチャネル型半導体層２４２およびＰチャネル型半導体層２３８の厚さの、好ましくは１〜１０倍の厚さで形成される。本実施例では、２５〜８００ｎｍの厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素またはシリコンゲルマニウム（ＳｉXＧｅ1-X）合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。
【０１９９】
次いで、第一層間絶縁膜２４９を形成する（図１３（Ｂ））。プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜２３５は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。次いで、各不純物領域２３２ａ、２３３ａ、２３５a、２３８、２４０ａ、２４１ａ、２４２に達するコンタクトホールを形成するためのパターニングを行う。
【０２００】
次いで、ソース配線２５１〜２５６、ドレイン配線２５７〜２６２を形成する。なお、本実施例では、この配線の材料としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【０２０１】
次いで、図１４（Ａ）に示すように、第２層間絶縁膜２４９を形成する。第２層間絶縁膜２４９として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂を用いることで、平坦な表面を得ることができる。本実施例では、第２層間絶縁膜２４９として厚さ０．７μｍのポリイミド膜を基板全面に形成した。
【０２０２】
次に、図１４（Ａ）に示すように、樹脂材料でなるバンク２６８を形成する。バンク２６８は１〜２μm厚のアクリル膜またはポリイミド膜をパターニングして形成すれば良い。バンク２６８はソース配線２５６上に沿って形成しても良いし、ゲート配線（図示せず）上に沿って形成しても良い。なおバンク２６８を形成している樹脂材料に顔料等を混ぜ、バンク２６８を遮蔽膜として用いても良い。
【０２０３】
次に、ＥＬ層２６６を形成する。具体的には、ＥＬ層２６６となる有機ＥＬ材料をクロロホルム、ジクロロメタン、キシレン、トルエン、テトラヒドロフラン等の溶媒に溶かして塗布し、その後、熱処理を行うことにより溶媒を揮発させる。こうして有機ＥＬ材料でなる被膜（ＥＬ層）が形成される。
【０２０４】
なお、本実施例では一画素しか図示されていないが、このとき同時に赤色に発光する発光層、緑色に発光する発光層及び青色に発光する発光層が形成される。
本実施例では、赤色に発光する発光層としてシアノポリフェニレンビニレン、緑色に発光する発光層としてポリフェニレンビニレン、青色に発光する発光層としてポリアルキルフェニレンを各々５０ｎｍの厚さに形成する。また、溶媒としては１，２−ジクロロメタンを用い、８０〜１５０℃のホットプレートで１〜５分の熱処理を行って揮発させる。
【０２０５】
本実施例ではＥＬ層を１層構造とするが、その他に正孔注入層、正孔輸送層、電子注入層、電子輸送層等を設けても構わない。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【０２０６】
ＥＬ層２６６を形成したら、対向電極として透明導電膜でなる陽極２６７を１２０ｎｍの厚さに形成する。本実施例では、酸化インジウムに１０〜２０ｗｔ％の酸化亜鉛を添加した透明導電膜を用いる。成膜方法はＥＬ層２６６を劣化させないように室温で蒸着法により形成することが好ましい。
【０２０７】
以上の様にして、バッファ用ＴＦＴ３０４、選択用ＴＦＴ３０５、リセット用ＴＦＴ３０３、ダイオード３０６、スイッチング用ＴＦＴ３０１、ＥＬ駆動用ＴＦＴ３０２及びＥＬ素子２６９を同一基板上に形成することができる。
【０２０８】
なお本実施例は、実施例１〜実施例６と自由に組み合わせることが可能である。
【実施例８】
【０２０９】
本発明のエリアセンサのセンサ部の作製方法について、実施例６とは異なるフォトダイオードの作製方法について、図１６を用いて説明する。
【０２１０】
図１６にフォトダイオード３０６の拡大図を示す。図１６にあるように、フォトダイオード３０６は、第一層間絶縁膜２５０上に金属膜２８０を形成している。金属膜２８０は、ソース配線２５４およびドレイン配線２６０の形成の際に同時に形成することができる。また形成される材料は、配線と同じ材料であるＡｌまたはＡｇを主成分とする膜、またはそれらの化合物膜等の反射性の優れた材料を用いることが望ましい。
【０２１１】
金属膜２８０を用いることにより、ＥＬ素子から被写体に光を照射し、被写体において反射した光が、フォトダイオードに照射される。しかし、光電変換層を通過した光のうち、光電変換層に照射されない光が存在する。このような光は、金属膜を用いることにより、該金属膜に反射し、光電変換層に照射される。そのため、より多くの光を受け取ることができる。
【０２１２】
なお本実施例は、実施例１〜実施例７と自由に組み合わせることが可能である。
【実施例９】
【０２１３】
本実施例では、本発明を用いてＥＬ表示装置（発光装置）を作製した例について、図１７、図１８を用いて説明する。
【０２１４】
図１７（Ａ）は本発明のＥＬ表示装置のＴＦＴ基板の上面図を示している。なお本明細書においてＴＦＴ基板とは、画素部が設けられている基板を意味する。
【０２１５】
基板４００１上に、画素部４００２と、センサ用のソース信号線駆動回路４００３ａとＥＬ素子用のソース信号線駆動回路４００３ｂ、ＥＬ素子用のゲート信号線駆動回路４００４ａと、センサ用のゲート信号線駆動回路４００４ｂとが設けられている。なお本発明においてソース信号線駆動回路とゲート信号線駆動回路の数は図１７（Ａ）に示した数に限定されない。ソース信号線駆動回路とゲート信号線駆動回路の数は、設計者が適宜設定することが可能である。また、本実施例ではソース信号線駆動回路とゲート信号線駆動回路とをＴＦＴ基板上に設けているが、本発明はこの構成に限定されない。ＴＦＴ基板とは別の基板上に設けたソース信号線駆動回路とゲート信号線駆動回路とを、ＦＰＣ等により画素部と電気的に接続するようにしても良い。
【０２１６】
４００５は画素部４００２に設けられた電源供給線（図示せず）に接続された引き回し配線である。また、センサ用およびＥＬ素子用のゲート信号線駆動回路４００４ａ、４００４ｂに接続されたゲート用引き回し配線であり、また４００５はセンサ用およびＥＬ素子用のソース信号線駆動回路４００３に接続されたソース用引き回し配線である。
【０２１７】
ゲート用引き回し配線４００５と、ソース用引き回し配線４００５とは、基板４００１の外部に設けられたＩＣ等に、ＦＰＣ４００６を介して接続されている。また引き回し配線４００５は、基板４００１の外部に設けられた電源にＦＰＣ４００６を介して接続されている。
【０２１８】
引き回し配線４００５の拡大図を図１７（Ｂ）に示す。４１００はＲ用引き回し配線、４１０１はＧ用引き回し配線、４１０２はＢ用引き回し配線である。
【０２１９】
図１８（Ａ）は、図１７（Ａ）に示したＴＦＴ基板をシーリング材によって封止することによって形成されたエリアセンサの上面図であり、図１８（Ｂ）は、図１８（Ａ）のＡ−Ａ’における断面図、図１８（Ｃ）は図１８（Ａ）のＢ−Ｂ’における断面図である。なお図１７において既に示したものは、同じ符号を用いて示す。
【０２２０】
基板４００１上に設けられた画素部４００２と、センサ用およびＥＬ素子用のソース信号線駆動回路４００３ａ、４００３ｂと、センサ用およびＥＬ素子用のゲート信号線駆動回路４００４ａ、４００４ｂとを囲むようにして、シール材４００９が設けられている。また画素部４００２と、ソース信号線駆動回路４００３ａ、４００３ｂと、センサ用およびＥＬ素子用のゲート信号線駆動回路４００４ａ、４００４ｂとの上にシーリング材４００８が設けられている。よって画素部４００２と、センサ用およびＥＬ素子用のソース信号線駆動回路４００３ａ、４００３ｂと、センサ用およびＥＬ素子用の第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとは、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。
【０２２１】
また基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３ａ、４００３ｂと、センサ用およびＥＬ素子用のゲート信号線駆動回路４００４ａ、４００４ｂとは、複数のＴＦＴを有している。図１８（Ｂ）では代表的に、下地膜４０１０上に形成された、ソース信号線駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを図示する）４２０１及び画素部４００２に含まれるＥＬ駆動用ＴＦＴ（ＥＬ素子への電流を制御するＴＦＴ）４２０２、フォトダイオード４２１１を図示した。
【０２２２】
本実施例では、駆動ＴＦＴ４２０１には公知の方法で作製されたＰチャネル型ＴＦＴまたはＮチャネル型ＴＦＴが用いられ、ＥＬ駆動用ＴＦＴ４２０２には公知の方法で作製されたＰチャネル型ＴＦＴが用いられる。また、画素部４００２にはＥＬ駆動用ＴＦＴ４２０２のゲートに接続された保持容量（図示せず）が設けられる。
【０２２３】
駆動ＴＦＴ４２０１、ＥＬ駆動用ＴＦＴ４２０２およびフォトダイオード４２１１上には層間絶縁膜（平坦化膜）４３０１が形成され、その上にＥＬ駆動用ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０２２４】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の上にはＥＬ（エレクトロルミネッセンス）層４２０４が形成される。ＥＬ層４２０４は公知の有機ＥＬ材料または無機ＥＬ材料を用いることができる。また、有機ＥＬ材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０２２５】
ＥＬ層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０２２６】
ＥＬ層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０５が形成される。また、陰極４２０５とＥＬ層４２０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、ＥＬ層４２０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられている。
【０２２７】
以上のようにして、画素電極（陽極）４２０３、ＥＬ層４２０４及び陰極４２０５からなるＥＬ素子４３０３が形成される。そしてＥＬ素子４３０３を覆うように、絶縁膜４３０２上に保護膜４２０９が形成されている。保護膜４２０９は、ＥＬ素子４３０３に酸素や水分等が入り込むのを防ぐのに効果的である。
【０２２８】
４００５は電源供給線に接続された引き回し配線であり、ＥＬ駆動用ＴＦＴ４２０２のソース領域に電気的に接続されている。引き回し配線４００５はシール材４００９と基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１に電気的に接続される。
【０２２９】
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０２３０】
但し、ＥＬ素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０２３１】
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【０２３２】
また充填材４２１０を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質４２０７を設けることで、ＥＬ素子４３０３の劣化を抑制できる。
【０２３３】
図１８（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４００５上に接するように導電性膜４２０３ａが形成される。
【０２３４】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気的に接続される。
【０２３５】
なお本実施例は、実施例１〜実施例８と自由に組み合わせることが可能である。
【実施例１０】
【０２３６】
本実施例では、基板上にＴＦＴとＥＬ素子とをシーリング材で封止した後、基板を付けかえる例について、図１９を用いて説明する。なお、図１９に示したのは画素部における作製工程を示す断面図である。
【０２３７】
図１９（Ａ）において、３１０１は素子が形成される基板（以下、素子形成基板という）であり、その上には非晶質シリコン膜からなる剥離層３１０２が１００〜５００ｎｍ（本実施例では３００ｎｍ）の厚さに形成される。本実施例では素子形成基板３１０１としてガラス基板を用いるが、石英基板、シリコン基板、金属基板（ＳＵＳ基板）もしくはセラミックス基板を用いても構わない。
【０２３８】
また、剥離層３１０２の成膜は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。剥離層３１０２の上には酸化シリコン膜からなる絶縁膜３１０３が２００ｎｍの厚さに形成される。絶縁膜３１０３の形成は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。
【０２３９】
また、絶縁膜３１０３の上にはフォトダイオード３１０４及びＥＬ駆動用ＴＦＴ３１０５が形成されている。なお本実施例では、ＥＬ駆動用ＴＦＴ３１０５がｐチャネル型ＴＦＴである例を示したが、本実施例はこの構成に限定されない。
ＥＬ駆動用ＴＦＴ３１０５はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴのどちらでも良い。
【０２４０】
フォトダイオード３１０４及びＥＬ駆動用ＴＦＴ３１０５上に、第１層間絶縁膜３１０７が形成されている。第１層間絶縁膜３１０７は後に形成される画素電極３１０６が平坦化するように、フォトダイオード３１０４及びＥＬ駆動用ＴＦＴ３１０５を覆って形成される
【０２４１】
また、ＥＬ駆動用ＴＦＴ３１０５のドレイン領域に電気的に接続するように、画素電極３１０６が形成される。本実施例において画素電極３１０６は、透明導電膜（代表的には酸化インジウムと酸化スズとの化合物膜）を１００ｎｍの厚さに形成し、パターニングにより形成される。画素電極３１０６はＥＬ素子の陽極として機能する。
【０２４２】
画素電極３１０６を形成した後、酸化シリコン膜からなる第２層間絶縁膜３１１４が３００ｎｍの厚さに形成される。そして、開口部３１０８を形成し、７０ｎｍ厚のＥＬ層３１０９及び３００ｎｍ厚の陰極３１１０を蒸着法により形成する。本実施例ではＥＬ層３１０９として２０ｎｍ厚の正孔注入層及び５０ｎｍ厚さの発光層を積層した構造を用いる。勿論、発光層に正孔注入層、正孔輸送層、電子輸送層もしくは電子注入を組み合わせた公知の他の構造を用いても良い。
【０２４３】
以上のようにして、画素電極（陽極）３１０６、ＥＬ層３１０９及び陰極３１１０からなるＥＬ素子３１１１が形成される。本実施例ではこのＥＬ素子３１１１が発光素子として機能する。
【０２４４】
次に、第１接着剤３１１２により素子を固定するための基板（以下、シーリング材という）３１１３を貼り合わせる。本実施例ではシーリング材３１１３として可撓性のプラスチックフィルムを用いるが、ガラス基板、石英基板、プラスチック基板、シリコン基板もしくはセラミックス基板を用いても良い。また、第１接着剤３１１２としては、後に剥離層３１０２を除去する際に選択比のとれる材料を用いる必要がある。
【０２４５】
代表的には樹脂からなる絶縁膜を用いることができ、本実施例ではポリイミドを用いるが、アクリル、ポリアミドもしくはエポキシ樹脂を用いても良い。なお、ＥＬ素子から見て観測者側（電気光学装置の使用者側）に位置する場合は、光を透過する材料であることが必要である。
【０２４６】
第１接着剤３１１２により、ＥＬ素子を完全に大気から遮断することができる。これにより酸化による有機ＥＬ材料の劣化をほぼ完全に抑制することができ、ＥＬ素子の信頼性を大幅に向上させることができる。
【０２４７】
次に、図１９（Ｂ）に示すように、剥離層３１０２を除去し、素子形成基板３１０１と絶縁膜３１０３とを剥離する。本実施例ではフッ化ハロゲンを含むガス中に剥離層３１０２を晒し、剥離を行う。本実施例ではフッ化ハロゲンとして三フッ化塩素（ＣｌＦ3）を用い、希釈ガスとして窒素を用いる。希釈ガスとしては、アルゴン、ヘリウムもしくはネオンを用いても良い。流量は共に５００ｓｃｃｍ（８．３５×１０-6ｍ3／ｓ）とし、反応圧力は１〜１０Ｔｏｒｒ（１．３×１０2〜１．３×１０3Ｐａ）とすれば良い。また、処理温度は室温（典型的には２０〜２７℃）で良い。
【０２４８】
この場合、シリコン膜はエッチングされるが、プラスチックフィルム、ガラス基板、ポリイミド膜、酸化シリコン膜はエッチングされない。即ち、三フッ化塩素ガスに晒すことで剥離層３１０２が選択的にエッチングされ、最終的には完全に除去される。なお、同じくシリコン膜で形成されているフォトダイオード３１０４及びＥＬ駆動用ＴＦＴ３１０５の活性層は第１層間絶縁膜３１０７に覆われているため三フッ化塩素ガスに晒されることがなく、エッチングされることはない。
【０２４９】
本実施例の場合、剥離層３１０２は露呈した端部から徐々にエッチングされていき、完全に除去された時点で素子形成基板３１０１と絶縁膜３１０３が分離される。このとき、ＴＦＴ及びＥＬ素子は薄膜を積層して形成されているが、シーリング材３１１３に移された形で残る。
【０２５０】
なお、ここでは剥離層３１０２が端部からエッチングされていくことになるが、素子形成基板３１０１が大きくなると完全に除去されるまでの時間が長くなり好ましいものではない。従って、エッチングで除去する場合は素子形成基板３１０１が対角３インチ以下（好ましくは対角１インチ以下）の場合に実施することが望ましい。
【０２５１】
なお本実施例では剥離層３１０２を三フッ化塩素ガス雰囲気下においてエッチングすることで除去したが、本実施例はこの構成に限定されない。素子形成基板３１０１側から剥離層３１０２にレーザー光を照射し、剥離層３１０２を気化させることで素子形成基板３１０１を剥離するようにしても良い。この場合、レーザー光が素子形成基板３１０１を通過するように、レーザー光の種類と素子形成基板３１０１の材質とを適宜選択する必要がある。例えば素子形成基板３１０１に石英基板を用いるならば、ＹＡＧレーザー（基本波（１０６４ｎｍ）、第２高調波（５３２ｎｍ）、第３高調波（３５５ｎｍ）、第４高調波（２６６ｎｍ））
あるいはエキシマレーザー（波長３０８ｎｍ）を用い、線状ビームを形成し、石英基板を通過させれば良い。なお、エキシマレーザーはガラス基板を通過しない。したがって、素子形成基板３１０１としてガラス基板を用いるのであれば、ＹＡＧレーザーの基本波、第２高調波、第３高調波を用い、好ましくは第２高調波（波長５３２ｎｍ）を用いて線状ビームを形成し、ガラス基板を通過させれば良い。
【０２５２】
またレーザー光を用いて剥離を行う場合、剥離層３１０２として照射するレーザー光で気化するものを用いる。
【０２５３】
また、レーザー光を用いる方法のほかに、剥離層３１０２を溶液によって溶解させることで素子形成基板３１０１を剥離するようにしても良い。この場合、剥離層３１０２だけが選択的に溶解するような溶液を用いることが好ましい。
【０２５４】
こうしてシーリング材３１１３にＴＦＴ及びＥＬ素子を移したら、図１９（Ｃ）に示すように、第２接着剤３１１４を形成し、第２素子形成基板３１１５を貼り合わせる。第２接着剤３１１４としては樹脂からなる絶縁膜（代表的にはポリイミド、アクリル、ポリアミドもしくはエポキシ樹脂）を用いても良いし、無機絶縁膜（代表的には酸化シリコン膜）を用いても良い。なお、ＥＬ素子から見て観測者側に位置する場合は、光を透過する材料であることが必要である。
【０２５５】
こうして素子形成基板３１０１から第２素子形成基板３１１５へとＴＦＴ及びＥＬ素子が移される。その結果、シーリング材３１１３、と第２素子形成基板３１１５によって挟まれたＥＬ表示装置を得ることができる。ここでシーリング材３１１３と第２素子形成基板３１１５を同一材料とすると熱膨張係数が等しくなるので、温度変化による応力歪みの影響を受けにくくすることができる。
【０２５６】
本実施例により作製されたＥＬ表示装置は、シーリング材３１１３と第２素子形成基板３１１５の材料を、ＴＦＴのプロセス時における耐熱性に左右されることなく選択することができる。例えばシーリング材３１１３と第２素子形成基板３１１５としてプラスチック基板を用いることができ、フレキシブルなＥＬ表示装置を作成することも可能である。
【０２５７】
なお本実施例は、実施例１〜９に示した構成と、自由に組み合わせて実施することが可能である。
【実施例１１】
【０２５８】
本実施例では、ＥＬ表示装置の表面全体またはＥＬ表示装置の端部に、ＤＬＣ膜を形成する例について説明する。
【０２５９】
図２０（Ａ）は表面全体にＤＬＣ膜を形成したＥＬ表示装置の断面図である。
基板３２０１上にスイッチング用ＴＦＴ３２０５と、ＥＬ駆動用ＴＦＴ３２０４と、フォトダイオード３２０６が形成されている。３２０３はＥＬ素子であり、ＥＬ駆動用ＴＦＴ３２０４によってＥＬ素子３２０３に流れる電流が制御される。
【０２６０】
スイッチング用ＴＦＴ３２０５、ＥＬ駆動用ＴＦＴ３２０４及びＥＬ素子３２０３はシーリング材３２０２とシール材３２０８によって密封されており、外気から遮断されている。３２０９は引き回し配線であり、シール材３２０８と基板３２０１との間を通って、ＥＬ素子３２０３が密封された空間の外に露出している。
【０２６１】
３２１０はＤＬＣ膜であり、ＥＬ素子３２０３が密封された空間の外に露出している引き回し配線３２０９の一部を除いて、ＥＬ表示装置全体を覆っている。
【０２６２】
なお本実施例においてＤＬＣ膜の成膜は、ＥＣＲプラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、μ波プラズマＣＶＤ法もしくはスパッタ法を用いれば良い。ＤＬＣ膜の特徴としては、１５５０ｃｍ-1くらいに非対称のピークを有し、１３００ｃｍ-1ぐらいに肩を持つラマンスペクトル分布を有する。また微小硬度計で測定した時に１５〜２５ＧＰａの硬度を示すという特徴をもつ。このような炭素膜は基板の表面を保護する特徴を有する。特にプラスチック基板の場合、傷がつきやすいことから、図２０（Ａ）のように表面をＤＬＣ膜で覆うことは傷を防ぐのに有効である。
【０２６３】
またＤＬＣ膜は、酸素および水の進入を防ぐのに有効である。よって本実施例のようにシール材３２０８を覆うようにＤＬＣ膜３２１０を形成することによって、外部からの水分や酸素等の、ＥＬ層の劣化を促す物質が、ＥＬ素子３２０３が密封されている空間に進入するのを防ぐことができる。
【０２６４】
なお、ＤＬＣ膜３２１０を形成する際に、ＥＬ素子３２０３が密封された空間の外に露出している引き回し配線３２０９の一部を、レジストマスク等で覆うようにし、ＤＬＣ膜３２１０形成後該レジストマスクを除去する。ＤＬＣ膜３２１０に覆われていない引き回し配線３２０９の一部は、異方性導電膜３２１３によって、ＦＰＣ３２１１に設けられたＦＰＣ用配線３２１１に接続される。
【０２６５】
図２０（Ｂ）は、ＥＬ表示装置の端部にＤＬＣ膜を形成した場合の、ＥＬ表示装置の断面図である。基板３３０１上にスイッチング用ＴＦＴ３３０５と、ＥＬ駆動用ＴＦＴ３３０４と、フォトダイオード３３０６が形成されている。３３０３はＥＬ素子であり、ＥＬ駆動用ＴＦＴ３３０４によってＥＬ素子３３０３に流れる電流が制御される。
【０２６６】
スイッチング用ＴＦＴ３３０５、ＥＬ駆動用ＴＦＴ３３０４、フォトダイオード３３０６及びＥＬ素子３３０３はシーリング材３３０２とシール材３３０８によって密封されており、外気から遮断されている。３３０９は引き回し配線であり、シール材３３０８と基板３３０１との間を通って、ＥＬ素子３３０７が密封された空間の外に露出している。
【０２６７】
３３１０はＤＬＣ膜であり、ＥＬ素子３３０３が密封された空間の外に露出している引き回し配線３３０９の一部を除いて、シーリング材３３０２の一部と、基板３３０１の一部と、シール材３３０８とを覆って形成されている。
【０２６８】
ＤＬＣ膜３３１０は、酸素および水の進入を防ぐのに有効である。よって本実施例のようにシール材３３０８を覆うようにＤＬＣ膜３３１０を形成することによって、外部からの水分や酸素等の、ＥＬ層の劣化を促す物質が、ＥＬ素子３３０３が密封されている空間に進入するのを防ぐことができる。
【０２６９】
図２０（Ｂ）で示したＥＬ表示装置は、ＥＬ表示装置の端部（シール材を含む部分）にのみＤＬＣ膜３３１０を形成しているので、ＤＬＣ膜３３１０の成膜が容易である。
【０２７０】
なお、ＤＬＣ膜３３１０を形成する際に、ＥＬ素子３３０７が密封された空間の外に露出している引き回し配線３３０９の一部を、レジストマスク等で覆うようにし、ＤＬＣ膜３３１０形成後、該レジストマスクを除去する。ＤＬＣ膜３３１０に覆われていない引き回し配線３３０９の一部は、異方性導電膜３３１３によって、ＦＰＣ３３１１に設けられたＦＰＣ用配線３３１１に接続される。
【０２７１】
なお本実施例は、実施例１〜１０に示した構成と、自由に組み合わせて実施することが可能である。
【実施例１２】
【０２７２】
本発明のエリアセンサの一例として、携帯型ハンドスキャナーについて図２１を用いて説明する。
【０２７３】
図２１（ａ）は携帯型ハンドスキャナーであり、本体４０１、センサ部４０２、上部カバー４０３、外部接続ポート４０４、操作スイッチ４０５で構成されている。図２１（ｂ）は２１（ａ）と同じ携帯型ハンドスキャナーの上部カバー４０３を閉じた図である。
【０２７４】
本発明のエリアセンサは、読み込んだ画像をセンサ部４０２において表示することが可能であり、新たに電子ディスプレイをエリアセンサに設けなくとも、その場で読み込んだ画像を確認することができる。
【０２７５】
またエリアセンサ４０２で読み込んだ画像信号を、外部接続ポート４０４から携帯型ハンドスキャナーの外部に接続されている電子機器に送り、ソフト上で画像を補正、合成、編集等を行うことも可能である。
【０２７６】
なお本実施例は、実施例１〜実施例１１と自由に組み合わせることが可能である。
【実施例１３】
【０２７７】
本発明のエリアセンサの一例として、実施例１２とは別の携帯型ハンドスキャナーについて、図２２を用いて説明する。
【０２７８】
５０１はセンサ基板、５０２はセンサ部、５０３はタッチパネル、５０４はタッチペンである。タッチパネル５０３は透光性を有しており、センサ部５０２から発せられる光及び、センサ部５０２に入射する光を透過することができ、タッチパネル５０３を通して被写体上の画像を読み込むことができる。またセンサ部５０２に画像が表示されている場合にも、タッチパネル５０３を通して、センサ部５０２上の画像を見ることが可能である。
【０２７９】
タッチペン５０４がタッチパネル５０３に触れると、タッチペン５０４とタッチパネル５０３とが接している部分の位置の情報を、電気信号としてエリアセンサに取り込むことができる。本実施例で用いられるタッチパネル５０３及びタッチペン５０４は、タッチパネル５０３が透光性を有していて、なおかつタッチペン５０４とタッチパネル５０３とが接している部分の位置の情報を、電気信号としてエリアセンサに取り込むことができるものならば、公知のものを用いることができる。
【０２８０】
上記構成を有する本発明のエリアセンサは、画像を読み込んで、センサ部５０２に読み込んだ画像を表示し、取り込んだ画像にタッチペン５０４で書き込みを行うことができる。そして本発明のエリアセンサは、画像の読み込み、画像の表示、画像への書き込みを、全てセンサ部５０２において行うことができる。よってエリアセンサ自体の大きさを抑え、なおかつ様々な機能をエリアセンサに持たせることができる。
【０２８１】
なお本実施例は、実施例１〜実施例１２と自由に組み合わせることが可能である。
【実施例１４】
【０２８２】
本実施例では、エリアセンサのセンサ部の構造が、図１とは異なる例について説明する。
【０２８３】
図２４に本実施例のエリアセンサのセンサ部の回路図を示す。センサ部１００１はソース信号線Ｓ１〜Ｓｘ、電源供給線Ｖ１〜Ｖｘ、ゲート信号線Ｇ１〜Ｇｙ、リセット用ゲート信号線ＲＧ１〜ＲＧｙ、センサ出力配線ＳＳ１〜ＳＳｘ、センサ用電源線ＶＢが設けられている。
【０２８４】
センサ部１００１は複数の画素１００２を有している。画素１００２は、ソース信号線Ｓ１〜Ｓｘのいずれか１つと、電源供給線Ｖ１〜Ｖｘのいずれか１つと、ゲート信号線Ｇ１〜Ｇｙのいずれか１つと、リセット用ゲート信号線ＲＧ１〜ＲＧｙのいずれか１つと、センサ出力配線ＳＳ１〜ＳＳｘのいずれか１つと、センサ用電源線ＶＢとを有している。
【０２８５】
センサ出力配線ＳＳ１〜ＳＳｘはそれぞれ定電流電源１００３＿１〜１００３＿ｘに接続されている。
【０２８６】
画素１００２はスイッチング用ＴＦＴ１００４、ＥＬ駆動用ＴＦＴ１００５、ＥＬ素子１００６を有している。また図２５では画素１００２にコンデンサ１００７が設けられているが、コンデンサ１００７を設けなくとも良い。さらに画素１００２は、リセット用ＴＦＴ１０１０、バッファ用ＴＦＴ１０１１、選択用ＴＦＴ１０１２、フォトダイオード１０１３を有している。
【０２８７】
ＥＬ素子１００６は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極がＥＬ駆動用ＴＦＴ１００５のソース領域またはドレイン領域と接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極がＥＬ駆動用ＴＦＴ１００５のソース領域またはドレイン領域と接続している場合、陽極が対向電極、陰極が画素電極である。
【０２８８】
スイッチング用ＴＦＴ１００４のゲート電極はゲート信号線（Ｇ１〜Ｇｙ）に接続されている。そしてスイッチング用ＴＦＴ１００４のソース領域とドレイン領域は、一方がソース信号線Ｓに、もう一方がＥＬ駆動用ＴＦＴ１００５のゲート電極に接続されている。
【０２８９】
ＥＬ駆動用ＴＦＴ１００５のソース領域とドレイン領域は、一方が電源供給線（Ｖ１〜Ｖｘ）に、もう一方がＥＬ素子１００６に接続されている。コンデンサ１００７はＥＬ駆動用ＴＦＴ１００５のゲート電極と電源供給線（Ｖ１〜Ｖｘ）
とに接続して設けられている。
【０２９０】
リセット用ＴＦＴ１０１０のゲート電極はリセット用ゲート信号線（ＲＧ１〜ＲＧｘ）に接続されている。リセット用ＴＦＴ１０１０のソース領域はセンサ用電源線ＶＢに接続されている。センサ用電源線ＶＢは常に一定の電位（基準電位）に保たれている。またリセット用ＴＦＴ１０１０のドレイン領域はフォトダイオード１０１３及びバッファ用ＴＦＴ１０１１のゲート電極に接続されている。
【０２９１】
図示しないが、フォトダイオード１０１３はＮ型半導体層と、Ｐ型半導体層と、Ｎ型半導体層とＰ型半導体層の間に設けられた光電変換層とを有している。リセット用ＴＦＴ１０１０のドレイン領域は、具体的にはフォトダイオード１０１３のＰ型半導体層又はＮ型半導体層に接続されている。
【０２９２】
バッファ用ＴＦＴ１０１１のドレイン領域はセンサ用電源線ＶＢに接続されており、常に一定の基準電位に保たれている。そしてバッファ用ＴＦＴ１０１１のソース領域は選択用ＴＦＴ１０１２のソース領域又はドレイン領域に接続されている。
【０２９３】
選択用ＴＦＴ１０１２のゲート電極はゲート信号線（Ｇ１〜Ｇｘ）に接続されている。そして選択用ＴＦＴ１０１２のソース領域とドレイン領域は、一方は上述したとおりバッファ用ＴＦＴ１０１１のソース領域に接続されており、もう一方はセンサ出力配線（ＳＳ１〜ＳＳｘ）に接続されている。センサ出力配線（ＳＳ１〜ＳＳｘ）は定電流電源１００３（定電流電源１００３＿１〜１００３＿ｘ）にそれぞれ接続されており、常に一定の電流が流れている。
【０２９４】
本実施例において、スイッチング用ＴＦＴ１００４及び選択用ＴＦＴ１０１２の極性は同じである。つまり。スイッチング用ＴＦＴ１００４がＮチャネル型ＴＦＴの場合、選択用ＴＦＴ１０１２もＮチャネル型ＴＦＴである。またスイッチング用ＴＦＴ１００４がＰチャネル型ＴＦＴの場合、選択用ＴＦＴ１０１２もＰチャネル型ＴＦＴである。
【０２９５】
そして本実施例のエリアセンサのセンサ部は、図１に示したエリアセンサと異なり、スイッチング用ＴＦＴ１００４のゲート電極と、選択用ＴＦＴ１０１２のゲート電極が、共にゲート信号線（Ｇ１〜Ｇｘ）に接続されていることである。
よって本実施例のエリアセンサの場合、各画素の有するＥＬ素子１００６の発光する期間は、サンプリング期間（ＳＴ１〜ＳＴＮ）と同じ長さである。上記構成によって、本実施例のエリアセンサは配線の数を図１の場合に比べて少なくすることができる。
【０２９６】
なお本実施例のエリアセンサも、センサ部１００１に画像を表示することは可能である。
【０２９７】
本実施例の構成は、実施例１〜実施例１３と自由に組み合わせることが可能である。
【実施例１５】
【０２９８】
また、本発明のエリアセンサを用いた電子機器として、ビデオカメラ、デジタルスチルカメラ、ノート型パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）などが挙げられる。
【０２９９】
図２５（Ａ）はビデオカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明のエリアセンサは表示部２１０２に用いることができる。
【０３００】
図２５（Ｂ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明のエリアセンサは表示部２３０２に用いることができる。
【０３０１】
図２５（Ｃ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明のエリアセンサは表示部２７０３に用いることができる。
【０３０２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０３０３】
なお、本実施例は、実施の形態および実施例１乃至実施例１４と自由に組み合わせることが可能である。
【符号の説明】
【０３０４】
１０１ センサ部
１０２ 画素
１０３ 定電流電源
１０４ スイッチング用ＴＦＴ
１０５ ＥＬ駆動用ＴＦＴ
１０６ ＥＬ素子
１０７ コンデンサ
１１０ リセット用ＴＦＴ
１１１ バッファ用ＴＦＴ
１１２ 選択用ＴＦＴ
１１３ フォトダイオード
【特許請求の範囲】
【請求項１】
第１の半導体層を有するＮチャネル型トランジスタと、
第２の半導体層を有するＰチャネル型トランジスタと、
第３の半導体層と第４の半導体層と第５の半導体層とを有する光電変換素子と、を有する半導体装置の作製方法であって、
絶縁表面上に、前記第１乃至第４の半導体層を形成する工程と、
前記第１乃至第４の半導体層上に、絶縁膜を形成する工程と、
前記絶縁膜上の前記第１半導体層と重なる位置に第１のゲート電極を形成し、且つ、前記絶縁膜上の前記第２半導体層と重なる位置に第２のゲート電極を形成する工程と、
前記第１の半導体層のソース領域及びドレイン領域となる領域と、前記第３の半導体層と、にＮ型を付与する不純物元素に添加する工程と、
前記第２の半導体層のソース領域及びドレイン領域となる領域と、前記第４の半導体層と、にＰ型を付与する不純物元素に添加する工程と、
前記第３の半導体層の一部及び第４の半導体層の一部が露出するように、前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に、前記開口部を介して前記第３の半導体層の一部及び第４の半導体層の一部に接する第５の半導体層を形成する工程と、を有することを特徴とする半導体装置の作製方法。
【請求項２】
Ｎチャネル型トランジスタと、Ｐチャネル型トランジスタと、Ｐ型半導体層とＮ型半導体層と光電変換層とを有する光電変換素子と、が同一の絶縁表面上に接して設けられていることを特徴とする半導体装置。
【請求項３】
請求項２又は請求項２において、
前記Ｎチャネル型トランジスタのソース領域及びドレイン領域と、前記Ｎ型半導体層と、は同時に形成されたものであり、
前記Ｐチャネル型トランジスタのソース領域及びドレイン領域と、前記Ｐ型半導体層と、は同時に形成されたものであることを特徴とする半導体装置。
【請求項１】
第１の半導体層を有するＮチャネル型トランジスタと、
第２の半導体層を有するＰチャネル型トランジスタと、
第３の半導体層と第４の半導体層と第５の半導体層とを有する光電変換素子と、を有する半導体装置の作製方法であって、
絶縁表面上に、前記第１乃至第４の半導体層を形成する工程と、
前記第１乃至第４の半導体層上に、絶縁膜を形成する工程と、
前記絶縁膜上の前記第１半導体層と重なる位置に第１のゲート電極を形成し、且つ、前記絶縁膜上の前記第２半導体層と重なる位置に第２のゲート電極を形成する工程と、
前記第１の半導体層のソース領域及びドレイン領域となる領域と、前記第３の半導体層と、にＮ型を付与する不純物元素に添加する工程と、
前記第２の半導体層のソース領域及びドレイン領域となる領域と、前記第４の半導体層と、にＰ型を付与する不純物元素に添加する工程と、
前記第３の半導体層の一部及び第４の半導体層の一部が露出するように、前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に、前記開口部を介して前記第３の半導体層の一部及び第４の半導体層の一部に接する第５の半導体層を形成する工程と、を有することを特徴とする半導体装置の作製方法。
【請求項２】
Ｎチャネル型トランジスタと、Ｐチャネル型トランジスタと、Ｐ型半導体層とＮ型半導体層と光電変換層とを有する光電変換素子と、が同一の絶縁表面上に接して設けられていることを特徴とする半導体装置。
【請求項３】
請求項２又は請求項２において、
前記Ｎチャネル型トランジスタのソース領域及びドレイン領域と、前記Ｎ型半導体層と、は同時に形成されたものであり、
前記Ｐチャネル型トランジスタのソース領域及びドレイン領域と、前記Ｐ型半導体層と、は同時に形成されたものであることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【公開番号】特開２０１１−１０９１３３（Ｐ２０１１−１０９１３３Ａ）
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願番号】特願２０１１−３１６９８（Ｐ２０１１−３１６９８）
【出願日】平成２３年２月１７日（２０１１．２．１７）
【分割の表示】特願２００１−２３９０５３（Ｐ２００１−２３９０５３）の分割
【原出願日】平成１３年８月７日（２００１．８．７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願日】平成２３年２月１７日（２０１１．２．１７）
【分割の表示】特願２００１−２３９０５３（Ｐ２００１−２３９０５３）の分割
【原出願日】平成１３年８月７日（２００１．８．７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]