双方向分割ゲートNANDフラッシュメモリ構造及びアレイ、そのプログラミング方法、消去方法及び読み出し方法、並びに、製造方法
【課題】NANDフラッシュメモリ構造において、各セルについてのライン数を削減して、不揮発性メモリデバイスのピッチを改善すること。
【解決手段】分割ゲートNANDフラッシュメモリ構造が、第1伝導型の半導体基板上に形成される。このNAND構造は、第2伝導型の第1領域と、基板内にこの第1領域から間隔をおいて配置されてこの第1領域との間にチャネル領域を定める、第2伝導型の第2領域と、を備える。各々が上記チャネル領域から絶縁された複数の浮動ゲートが、互いに間隔をおいて配置される。各々が上記チャネル領域から絶縁された複数の制御ゲートが、互いに間隔をおいて配置される。該制御ゲートの各々は、1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続される。各々が上記チャネル領域から絶縁された複数の選択ゲートが、互いに間隔をおいて配置される。該選択ゲートの各々は、1対の浮動ゲートの間にある。
【解決手段】分割ゲートNANDフラッシュメモリ構造が、第1伝導型の半導体基板上に形成される。このNAND構造は、第2伝導型の第1領域と、基板内にこの第1領域から間隔をおいて配置されてこの第1領域との間にチャネル領域を定める、第2伝導型の第2領域と、を備える。各々が上記チャネル領域から絶縁された複数の浮動ゲートが、互いに間隔をおいて配置される。各々が上記チャネル領域から絶縁された複数の制御ゲートが、互いに間隔をおいて配置される。該制御ゲートの各々は、1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続される。各々が上記チャネル領域から絶縁された複数の選択ゲートが、互いに間隔をおいて配置される。該選択ゲートの各々は、1対の浮動ゲートの間にある。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、分割ゲートNANDフラッシュメモリ構造に関し、より詳細には、NANDフラッシュメモリ構造の端部にソース及びドレインのみを有する双方向分割ゲートNANDフラッシュメモリ構造に関する。
【背景技術】
【0002】
不揮発性メモリを集積化した回路チップが、当業技術において周知である。例として、米国特許第5,029,130号および米国特許第6,151,248号を参照されたい。不揮発性メモリを集積化した回路チップの1つの形態は、一連の直列接続された不揮発性メモリセルがNANDフラッシュメモリ構造にまとめられた「NAND」フラッシュメモリデバイスである。
【0003】
図1Aを参照すると、従来技術に係る分割ゲートNANDフラッシュメモリ構造10の断面図が示されている(「高速プログラミング及び消去を特徴とした120nmテクノロジによる分割ゲートNANDフラッシュメモリ」、C.Y.Shuら、技術論文のVLSIテクノロジの要約に関する2004年シンポジウム、第78頁及び79頁を参照)。このNANDフラッシュメモリ構造10は、第1伝導型の半導体基板12の上に形成されている。このNANDフラッシュメモリ構造10は、基板12に、第2伝導型の第1領域14及び第2伝導型の第2領域16を有する。第1領域14及び第2領域16は、互いに間隔をおいて配置されて、この第1領域14と第2領域16との間に連続したチャネル領域を定めている。複数の浮動ゲート(18A〜18N)が、互いに間隔をおいて配置されており、各浮動ゲート18は、上記チャネル領域における別々の部分上に配置され、該部分から分離され絶縁されている。構造10は、さらに、各浮動ゲート18に関連する選択ゲート20を有する。この選択ゲート20は、上記チャネル領域における別の部分上に配置され、関連する浮動ゲート18の直ぐ隣にあり、さらにこの浮動ゲート18から絶縁されている。最後に、この構造10は、複数の制御ゲート22を有しており、各制御ゲート22は、浮動ゲート18に関連しており、この関連する浮動ゲート18とともに堆積ゲート構造を形成している。
【0004】
典型的には、このNANDゲート構造10は列方向に形成されており、選択ゲート20及び制御ゲート22が、それぞれの選択ゲート及び制御ゲートを行方向に接続している。このようなNAND構造10の平面図が、図1Bに示されている。
【0005】
従来技術に係るNAND構造10に付随する問題は、各セルについて2つの行ライン、すなわち、選択ゲート20についての1つの行ラインと制御ゲート22についての1つの行ラインとを必要とすることである。各セルについて2つのラインがあり、また、その2つのラインが不揮発性メモリセルのために高電圧を負担しなければならない場合には、各セルのピッチごとに、非常に多くの高電圧制御ラインを必要とすることになる。加えて、このNAND構造10では、動作が単一方向性である。
【0006】
隣接する行/列が端部で電気的に接続されるメモリアレイは周知である。例として米国特許第6,825,084号(図2)を参照されたい。最後に、1対の浮動ゲートの間に配置され、チャネル領域上に一部分を有し、上記1対の浮動ゲートに容量的に接続された、実質的にT字形状である制御ゲートもまた、当該技術において周知である。例として米国特許第6,151,248号を参照されたい。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】米国特許第5,029,130号
【特許文献2】米国特許第6,151,248号
【特許文献3】米国特許第6,825,084号(図2)
【非特許文献】
【0008】
【非特許文献1】「高速プログラミング及び消去を特徴とした120nmテクノロジによる分割ゲートNANDフラッシュメモリ」、C.Y.Shuら、技術論文のVLSIテクノロジの要約に関する2004年シンポジウム("Split-Gate NAND Flash Memory At 120nm Technology Node Featuring Fast Programming and Erase" by C.Y.Shu et al, 2004 symposium on VLSI Technology Digest of Technical Papers)、第78頁及び79頁
【発明の概要】
【発明が解決しようとする課題】
【0009】
したがって、各セルについてライン数を削減して、上記不揮発性メモリデバイスのピッチを改善する必要がある。
【課題を解決するための手段】
【0010】
そこで、本発明では、NANDフラッシュメモリ構造が、第1伝導型の半導体基板の上に形成される。このNANDフラッシュメモリ構造は、前記基板内の第2伝導型の第1領域と、該第1領域から間隔をおいて配置された、上記基板内の前記第2伝導型の第2領域と、を備える。よって、上記第1領域と上記第2領域との間にチャネル領域が定められる。複数の浮動ゲートが、上記チャネル領域から絶縁され、互いに間隔をおいて配置される。複数の制御ゲートが、上記チャネル領域から絶縁され、互いに間隔をおいて配置される。各制御ゲートは、1対の浮動ゲートの間にあって、該1対の浮動ゲートに容量的に接続される。複数の選択ゲートが、上記チャネル領域から絶縁され、互いに間隔をおいて配置される。各選択ゲートは1対の浮動ゲートの間にある。
【図面の簡単な説明】
【0011】
【図1A】従来技術に係るNANDフラッシュメモリ構造を示す概略断面図である。
【図1B】図1Aに示した従来技術に係るNANDフラッシュメモリ構造を複数用いたNANDフラッシュメモリデバイスの上面図であり、1つのNANDフラッシュメモリ構造と1つの隣接するNANDフラッシュメモリ構造との内部接続を示す図である。
【図2】本発明の一実施形態に係るNANDフラッシュメモリ構造の概略断面図である。
【図3】図2に示したタイプのNANDフラッシュメモリ構造を複数用いたNANDアレイの上面図である。
【図4】図3に示したNANDアレイの概略回路図である。
【図5】図2に示した本発明のNANDフラッシュメモリ構造の一部分の断面図である。
【図6A】図5に示した本発明のNANDフラッシュメモリ構造の上記部分を作製するステップを示す図である。
【図6B】図5に示した本発明のNANDフラッシュメモリ構造の上記部分を作製するステップを示す図である。
【図6C】図5に示した本発明のNANDフラッシュメモリ構造の上記部分を作製するステップを示す図である。
【図6D】図5に示した本発明のNANDフラッシュメモリ構造の上記部分を作製するステップを示す図である。
【図6E】図5に示した本発明のNANDフラッシュメモリ構造の上記部分を作製するステップを示す図である。
【図7】図2に示した本発明のNANDフラッシュメモリ構造の変形例の概略断面図である。
【図8】本発明の図2に示した実施形態の別の変形例である、別の実施形態に係るNANDフラッシュメモリ構造の概略断面図である。
【図9】図7及び図8に示したNANDフラッシュメモリ構造と類似する、一実施形態に係るNANDフラッシュメモリ構造の概略断面図である。
【図10】本発明のさらに別の実施形態に係るNANDフラッシュメモリ構造の概略断面図である。
【図11】図10に示した本発明の実施形態に係るNANDフラッシュメモリ構造の変形例の概略断面図である。
【図12】図10に示した本発明の実施形態に係るNANDフラッシュメモリ構造の変形例の概略断面図である。
【図13】図11及び図12に示した本発明の実施形態に係るNANDフラッシュメモリ構造の変形例の概略断面図である。
【発明を実施するための形態】
【0012】
図2を参照すると、本発明の第1実施形態に係るNANDフラッシュメモリ構造30の断面図が示されている。図2に示すこのNANDフラッシュメモリ構造30は、P型のような第1伝導型の半導体基板12の上に形成される。この構造30は、基板12に、ソースとして、N型のような第2伝導型の第1領域14を有する。基板12には、ドレインとして第2領域16が、上記第1領域14すなわちソース14から間隔をおいて配置されており、この第2領域もまた、第2伝導型である。本明細書で用いられる「ソース」及び「ドレイン」という用語は、互換性があるものとして使用される。後述するように、本発明のNANDフラッシュメモリ30の動作は、ソース14とドレイン16とを互いに入れ換えても実行可能である、すなわち、構造30は双方向性の動作をするものである。第1領域14及び第2領域16は、互いに間隔をおいて配置されて、両者の間に連続したチャネル領域32を定める。複数の浮動ゲート18が、互いに間隔をおいてチャネル領域32の上に配置され、このチャネル領域32から絶縁されている。各浮動ゲート18は、チャネル領域32における別々の部分の上に配置され、上記チャネル領域部分のうちその上に浮動ゲート18が配置される部分における電流の導電率を制御する。NANDフラッシュメモリ構造30はまた、複数の制御ゲート34を備える。各制御ゲート34は、1対の浮動ゲートに関連し、かつ、この1対の浮動ゲートの間に配置される。各制御ゲート34は、2つの部分、すなわち、関連する浮動ゲート18に隣接するチャネル領域32の一部分上にある第1部分36と、関連する浮動ゲート18の上にあり、この浮動ゲート18から絶縁され該浮動ゲート18に容量的に接続された第2部分と、を有する。制御ゲート34は、図2に示すような一体構造にすることができ、或いは、上記2つの部分36及び38は、分離した部分とし、エクスシチュー法(ex situ)により、すなわち、NANDフラッシュメモリ30の外部において電気的に接続されるようにしてもよい。図2に示す実施形態では、NANDフラッシュメモリ構造30は、また、チャネル領域32の一部分の上に配置されかつ該部分から絶縁された第1選択ゲート40を備える。各第1選択ゲート40は、1対の浮動ゲート18に関連し、かつ、該1対の浮動ゲート18の間に配置される。よって、各浮動ゲート18は、一方の側に、関連する制御ゲート34を有し、他方の側に、関連する選択ゲート40を有する。各選択ゲート40は、実質的に直線形状である。選択ゲート40は、通常のMOSトランジスタのゲートとして機能する。最後に、NANDフラッシュメモリ構造30はまた、各々が、チャネル領域32の一部分の上に配置され、該部分から絶縁され、かつ、それぞれソース領域14及びドレイン領域16の直ぐ隣にある、2つの第2選択ゲート42を有する。第2選択ゲート42の各々は、実質的に「L」字形状である。
【0013】
(NANDフラッシュメモリ構造のアレイ)
図3を参照すると、NANDフラッシュメモリ構造30のアレイ50の上面図が示されている。このアレイ50は、複数の行及び列に配置した複数のNANDフラッシュメモリ構造30を備える。当業者に周知であるように、行及び列という用語は互換性のあるものとして使用することができる。図3に示す実施形態では、各NANDフラッシュメモリ構造30は、一端にソース領域14を有し、他端にドレイン領域16を有するように、列方向に配置されている。さらに、1つの列における各NANDフラッシュメモリ構造30は、一端において別のNANDフラッシュメモリ構造とともに共通のドレイン領域16を共有し、他端において共通のソース領域14を共有する。最後に、図3に見られるように、行方向に互いに隣接する複数のNANDフラッシュメモリ構造はまた、共通のソース領域14を共有する。例えば、NAND構造30aは、ソース領域14a及びドレイン領域16aを有する。行方向に構造30aの直ぐ隣にあるNAND構造30bは、共通のドレイン領域16aを共有し、ソース領域14cを有する。しかしながら、ソース領域14cはまた、行方向に隣接する構造30cとともに共有される。最後に、第1選択ゲート40、第2選択ゲート42及び制御ゲート34が、行方向に配置される。
【0014】
このアレイ50の概略回路図が図4に示されている。各第1選択ゲート40及び第2選択ゲート42は、ゲートに印加された電圧が該ゲートの下にあるチャネル領域の部分をオン動作させるという点において、通常のMOSトランジスタのゲートとして動作する。各制御ゲート34は、堆積浮動ゲートトランジスタの制御ゲートとして動作する。この制御ゲートに印加された電圧は、関連する浮動ゲートに蓄えられた電荷を制御するのに十分であれば、この関連する浮動ゲートの下にあるチャネル領域の部分をオン動作させることができる。
【0015】
(製造方法)
図5を参照すると、本発明のNANDフラッシュメモリ構造30の一部分の断面図が示されている。この構造30は、典型的にはP型である珪素の基板12を備える。しかしながら、当業者に周知であるように、この基板はまたN型にすることもできる。構造30の上記一部分は、基板12の上に浮動ゲート酸化物層60を備える。この酸化物層60の上には、1対の浮動ゲート18がある。この1対の浮動ゲートの間には、制御ゲート34の第1部分36がある。制御ゲート34の第1部分36はまた、基板12から絶縁されている。制御ゲート34の2つの第2部分38の各々は、上記1対の浮動ゲート18の上に延びており、該1対の浮動ゲートに容量的に接続されている。1対の浮動ゲート18の間には、選択ゲート40がある。図5に示したNANDフラッシュメモリ30の上記一部分は、以下に説明するプロセスステップにより作製することができる。図6Aを参照すると、二酸化珪素の層70を堆積させる単結晶珪素の基板12が示されている。この二酸化珪素の層の厚さは、約90オングストロームである。当業者には明らかであるように、本明細書で記載する寸法は、ある一定の幾何学的サイズのNAND構造30のためのものである。ここでは、130nm特徴サイズを有するデバイスについて説明する。二酸化珪素の層70は、珪素の熱酸化により成長させることができ、或いは、堆積させた誘電体とすることができる。次に、約500オングストロームのポリシリコンの層72が、二酸化珪素の層70の上に堆積される。ポリシリコンの層72は、低圧化学蒸着法(LPCVD)により堆積させることができる。次に、ポリシリコン72に対して高温酸化(HTO)処理が遂行され、二酸化珪素の層74が堆積される。約150オングストロームの二酸化珪素74が堆積される。最後に、約2000オングストロームの厚さの窒化珪素の層76が、二酸化珪素の層74の上に堆積される。この窒化珪素の層76は、LPCVDにより堆積させることができる。この結果得られた構造が図6Aに示されている。
【0016】
次に、図6Aに示した構造に対してフォトマスキング工程が遂行され、窒化珪素の層76のうちの選択された部分が、フォトレジストにより覆われ、次に、適当なマスクによって露光される。マスクが除去され、露光されなかったフォトレジストも除去される。次に、この構造に対して窒化珪素反応性イオンエッチング(RIE)が遂行されて、フォトレジストによって覆われていない窒化珪素76が除去される。このエッチングは、二酸化珪素の層74に到達するまで続く。次に、窒化珪素76を覆ったままになっているフォトレジストが除去される。次に、二酸化珪素の層78(TEOS)がこの構造に堆積される。TEOSの層78は、約1000オングストロームの厚さである。次に、この構造に対してRIE TEOSエッチングが遂行され、このエッチングはポリシリコンの層72で終了する。このような工程によって、露光されない窒化珪素76のストライプに接するTEOSスペーサ78が形成される。この結果得られた構造が図6Bに示されている。
【0017】
次に、図6Bに示した構造に対して、RIEポリシリコンエッチングプロセスが遂行される。RIEポリシリコンエッチングは、ポリシリコンの層72の露出した部分を除去し、下にある二酸化珪素の層70を露出させる。次に、この構造は、フッ化水素(HF)酸に浸され、TEOS酸化物スペーサ78及び該スペーサの下にある二酸化珪素の層74の部分が除去される。次に、HTOの層80が、あらゆるところに堆積される。この結果得られた構造が図6Cに示されている。
【0018】
次に、ポリシリコン82が図6Cに示した構造のあらゆるところに堆積される。具体的には、ポリシリコン82は、HTO酸化物80によって覆われた、隣接する窒化珪素76のストライプの間の領域に堆積される。次に、この構造は平坦化され、また、この構造は、窒化珪素76が露出され、この窒化珪素76が堆積させたポリシリコン82の露出した表面に対して同一平面になるまで、CMPを用いて研磨され、窒化珪素76の上のHTO酸化物80が除去される。次に、この構造は酸化される。この露出させられたポリシリコン82の領域が唯一の露出されるポリシリコンであるので、酸化物84はこのポリシリコン82の上に形成される。次に、この構造はフッ化水素酸に浸される。この結果得られた構造が、図6Dに示されている。
【0019】
図6Dに示した構造は、露出した窒化珪素67を除去する熱いリン酸に浸される。次に、この構造に対してRIE酸化物エッチングが遂行されて、二酸化珪素の層74の露出した部分が除去される。次に、この構造に対して、RIEポリシリコンエッチングが遂行されて、ポリシリコン72の露出した部分が除去され、第1選択ゲートに隣接する1対の浮動ゲートとなる、ポリシリコン72の2つの別々の部分が残される。次に、この構造に対してRIE酸化物エッチングが遂行されて、二酸化珪素の層70の露出した部分が除去され、このエッチングは基板12に到達する。酸化物の層86が、露出した珪素の基板12の上に、成長又は堆積される。二酸化珪素の層86は、第1選択ゲートのためのゲート酸化物層を形成する。例えば、第1選択ゲート40のためのゲート酸化物86の厚さは、浮動ゲート72のためのゲート酸化物70の厚さと異ならせることができる。最後に、第1選択ゲート40を形成するポリシリコン88が堆積される。次に、この構造に対してポリエッチバック工程が遂行される。この結果得られた構造が図6Eに示されている。
【0020】
(動作方法)
[消去動作1]
本発明のNANDフラッシュメモリ構造30を消去する第1の方法では、同一の行にある複数の浮動ゲート18が同時に消去される。これは、次のようにして達成される。浮動ゲート18cと、該浮動ゲートと同一の行にある複数の浮動ゲートとを、一緒に消去する場合を考える。この場合、次のような電圧が印加される。ソース領域14及びドレイン領域16は、すべて接地状態に保持される。第2選択ゲート42もまた、接地状態に保持される。選択された浮動ゲート18cの直ぐ隣にある第1選択ゲート40aには、+8ボルト(+8V)のような正電圧が印加され、一方、その他のすべての第1選択ゲート40は接地状態に保持される。最後に、選択された浮動ゲート18cの直ぐ隣にあって、第1選択ゲート40aの他方の側にある制御ゲート34bには、接地電圧又は−10ボルト(−10V)のような負電圧が印加され、一方、その他のすべての制御ゲート34には接地電圧が印加される。この結果、制御ゲート34bからの負電圧が、浮動ゲート18cにいる電子を追い払い、一方、第1選択ゲート40aに対する正電圧が、浮動ゲート18cに蓄えられた電子を引き付ける。これらの電子は、ファウラーノルドハイム機構によって、浮動ゲート18cから第1選択ゲート40aにトンネリングする。第1選択ゲート40a及び選択ゲート34bの各々は、行方向に延びているので、同一の行にあるすべての浮動ゲート18は、同時に消去される。
【0021】
上述した方法の1つの変形例では、浮動ゲート18bの他方の側にあって、第1選択ゲート40aの直ぐ隣にある制御ゲート34aに、−10ボルト(−10V)のような負電圧を印加すれば、浮動ゲート18bと同一の行にあるすべての浮動ゲートを消去することができる。すなわち、この変形例によれば、2つの行の浮動ゲート(18a及び18b)を同時に消去することができる。
【0022】
[消去動作2]
NAND構造30を消去する本方法では、ソース領域14及びドレイン領域16は、すべて接地状態に保持される。第2選択ゲート42もまた、接地状態に保持される。すべての第1選択ゲート40は、接地状態に保持される。各NAND構造30の制御ゲート34には、−10ボルト(−10V)のような負電圧が印加される。基板12には、+10ボルト(+10V)のような正電圧が印加される。次に、このNAND構造のすべての浮動ゲート18が同時に消去される。しかしながら、このモードの動作では、この構造は、基板12に別個の井戸を形成してアレイ50の部分のみを同時に消去するために、3重井戸構造でなければならない。例えば、図3に示した左側にあるNAND構造30(30a−30p)が、1つの3重井戸に作製され、図3に示した右側にあるNAND構造(30q−30af)が、別の3重井戸に作製された場合には、その井戸に正電圧を印加することにより、NAND構造(30q−30af)のための上記井戸に対する電圧を接地電圧に保持しつつ、NAND構造(30a−30p)内のすべての浮動ゲート18を同時に消去することができる。この消去方法によれば、浮動ゲート18からの電子は、ゲート酸化物70を通って、基板12(すなわち基板12の井戸)にトンネリングする。
【0023】
[プログラミング]
本発明のNANDフラッシュメモリ構造30の基本的なメカニズムは、ソース側ホット電子注入又は中間チャネルホット電子注入のメカニズムによるものである。ここで、浮動ゲート18cをプログラミングする場合を考える。この場合には、印加される電圧は以下の通りである。ソース領域14は接地状態に保持される。ドレイン領域16には、+4.5Vのような正電圧が印加される。第2選択ゲート42a及び42bには、+6Vのような正電圧が印加されるので、これらの第2選択ゲートの下にあるチャネル領域がオン動作する。選択された浮動ゲート18cの直ぐ隣にある制御ゲート34bには、7ボルトから11ボルトの電圧が印加され、一方、残りの制御ゲートのすべてには、+10ボルトが印加される。34a、34c、34d等のようなその他すべての制御ゲートに印加される+10ボルトは、これらの制御ゲートが容量的に接続される浮動ゲートの下にあるチャネル領域をオン動作させるのに、これらの浮動ゲートが帯電しているか否かに関係なく、十分である。選択された浮動ゲート18cの直ぐ隣にある第1選択ゲート40aには、+1.5ボルトの正電圧が印加され、一方、その他の第1選択ゲート40のすべてには、+6ボルトが印加される。1.5ボルトを印加することは、第1選択ゲート40aの下にあるチャネル領域を弱くオン動作させる一方、その他の第1選択ゲート40のすべてに+6ボルトを印加することは、これら第1選択ゲート40の下にあるチャネル領域を強くオン動作させる。この結果、選択された浮動ゲート18cに対するプログラミングは、以下に説明する方法により実行される。
【0024】
チャネル領域32のすべてがオン動作しているので、電子は、ソース領域14から引き付けられてドレイン領域16に向かう。第1選択ゲート40aの下にあるチャネル領域32の部分に近づくと、チャネル領域32のその部分は、弱くオン動作する。しかしながら、浮動ゲート18cと制御ゲート34bとの間の容量的な結合が強力であり、また、制御ゲート34bに対して大きな電圧が印加されていることによって、選択ゲート40aの下にあるチャネル領域32にいる電子は、選択された浮動ゲート18cに対する強力な正電圧を「見る」。よって、電子は、浮動ゲート18cに向かって加速し、ゲート酸化物領域60を越えて注入されて、選択された浮動ゲート18cがプログラミングされる。
【0025】
図3に見られるように、行方向に隣接するNANDフラッシュメモリ構造30は、一方の側に向けられた共通のソース領域14と、他方の側に向けられた共通のドレイン領域16とを共有する。隣接するNANDフラッシュメモリ構造30上のプログラム外乱を最小限に抑えるために、その他のソース領域14及びドレイン領域16に印加される電圧は、以下の通りである。選択される浮動ゲート18cは、選択されたNANDフラッシュメモリ構造30cから選ばれる場合を考える。この場合、次のような電圧が印加される。すなわち、ソース領域14cには接地電圧が印加され、ドレイン領域16cには+4.5Vが印加され、ソース領域14eには2.5Vが印加される。ソース領域14eに対して+2.5Vを印加することによって、NANDフラッシュメモリ構造30dに対するプログラム外乱が最小限に抑えられる。最後に、その他のソース領域14及びドレイン領域16のすべては、接地状態に保持される。
【0026】
NANDフラッシュメモリ構造30は、双方向性のものである。すなわち、例えば、浮動ゲート18dをプログラムするために、プログラミングは、上述したものとは反対の方向に実行することもできる。浮動ゲート18dをプログラムするためには、以下に示す電圧が印加される。すなわち、ドレイン領域16は、接地状態に保持される。ソース領域14には、+4.5ボルトのような正電圧が印加される。第2ゲート42a及び42bには、+6ボルトのような正電圧が印加されるので、これらの第2選択ゲートの下にあるチャネル領域がオン動作する。選択された浮動ゲート18dの直ぐ隣にある制御ゲート34bには、7ボルトから11ボルトの電圧が印加され、一方、残りの制御ゲートのすべてには、+10ボルトが印加される。34a、34c、34d等のようなその他の制御ゲートのすべてに印加される+10ボルトは、これらの制御ゲートが容量的に接続される浮動ゲートの下にあるチャネル領域をオン動作させるのに、これらの浮動ゲートが帯電しているか否かに関係なく、十分である。選択された浮動ゲート18dの直ぐ隣にある第1選択ゲート40bには、+1.5ボルトの正電圧が印加され、一方、その他の第1選択ゲート40のすべてには、+6ボルトが印加される。+1.5ボルトを印加することは、第1選択ゲート40bの下にあるチャネル領域を弱くオン動作させ、一方、その他の第1選択ゲート40のすべてに+6ボルトを印加することは、これら第1選択ゲート40の下にあるチャネル領域を強くオン動作させる。次に、上述したものと同一である、中間チャネル(mid-channel)のホット電子注入の作用によって、ドレイン領域16からの電子は、浮動ゲート18dに注入されることになる。
【0027】
[読み出し動作]
[読み出し方法1]
選択された浮動ゲートを読み出す第1の方法は、電圧検出のメカニズムにより行われる。ここでは、浮動ゲート18cを読み出すことが望まれている場合を考える。印加される電圧は、以下の通りである。ドレイン領域16には、+1.5ボルトのような正電圧が印加される。ソース14の電圧は、−100ナノアンペアの負荷電流のもとで検出される。第2選択ゲート42a及び42bには、+4ボルトの正電圧が印加される。選択された浮動ゲート18cの直ぐ隣にある制御ゲート34bには、例えば+1.5ボルトの正電圧が印加され、一方、その他の制御ゲート34のすべてには、+4.0ボルトの正電圧が印加される。+4ボルトの電圧は、制御ゲート34が関連する浮動ゲート18の下にあるチャネル領域の部分をオン動作させるのに、この浮動ゲート18の帯電状態に関係なく、十分である。+1.5ボルトの電圧は、選択された浮動ゲート18cをプログラムしない場合には、この選択された浮動ゲート18cの下にあるチャネル領域32の部分をオン動作させるのに十分である。しかしながら、選択された浮動ゲート18cをプログラムする場合には、+1.5ボルトの電圧は、選択された浮動ゲート18cの下にあるチャネル領域32の部分をオン動作させるのに十分ではないか、或いは、このチャネル領域32の部分を非常に弱くオン動作させる。選択された浮動ゲート18cとともに制御ゲート34bに容量的に接続されている浮動ゲート18dの直ぐ隣にある、第1選択ゲート40bには、+7ボルトのような大きな正電圧が印加される。第1選択ゲート40bに対する大きな正電圧は、浮動ゲート18dをプログラムする場合であっても、この浮動ゲート18dの下にあるチャネル領域の部分をオン動作させるのに十分である。その他の第1選択ゲート40のすべてには、これら第1選択ゲート40の下にあるチャネル領域32の部分をオン動作させるのに十分である+1.5ボルトの電圧が供給される。
【0028】
動作中には、ソース領域14の電圧が検出される。この電圧は、選択された浮動ゲート18cをプログラムするか否かに依存する。
【0029】
隣接するNANDフラッシュメモリ構造30に対する読み出し外乱を最小限に抑えるための電圧は、以下の通りである。選択されたNAND構造が構造30cである場合を考える。この場合には、印加される電圧は以下の通りである。すなわち、電圧検出は、ソース領域14cで実行され、ドレイン領域16cには+1.5ボルトが印加され、その他のすべてのドレイン領域16には、0ボルトが印加され、ソース領域14eは浮動状態に保持され、その他のすべてのソース領域14には、接地電圧が印加される。
【0030】
NANDフラッシュメモリ構造30は、双方向に読み出すことができるものである。すなわち、浮動ゲート18dを読み出すための印加電圧は、以下の通りである。+1.5ボルトのような正電圧がソース領域14に印加される。ドレイン領域16の電圧は、−100ナノアンペアの負荷電流のもとで検出される。第2選択ゲート42a及び42bには、+4ボルトの正電圧が印加される。選択された浮動ゲート18dの直ぐ隣にある制御ゲート34bには、例えば+1.5ボルトのような正電圧が印加され、その他の制御ゲート34のすべてには、+4.0ボルトのような正電圧が印加される。+4ボルトの電圧は、制御ゲート34が関連する浮動ゲート18の下にあるチャネル領域32の部分をオン動作させるのに、この浮動ゲート18の帯電状態に関係なく、十分である。+1.5ボルトの電圧は、選択された浮動ゲート18dをプログラミングしない場合には、この選択された浮動ゲート18dの下にあるチャネル領域32の部分をオン動作させるのに十分である。しかしながら、選択された浮動ゲート18dをプログラムする場合には、+1.5ボルトの電圧は、選択された浮動ゲート18dの下にあるチャネル領域32の部分をオン動作させるのに不十分であるか、或いは、このチャネル領域32の部分を非常に弱くオン動作させる。選択された浮動ゲート18cとともに制御ゲート34bに容量的に接続されている浮動ゲート18cの直ぐ隣にある、第1選択ゲート40aには、+7ボルトのような大きな正電圧が印加される。第1選択ゲート40aに対する大きな正電圧は、浮動ゲート18cをプログラムする場合であっても、この浮動ゲート18cの下にあるチャネル領域の部分をオン動作させるのに十分である。その他の第1選択ゲート40のすべてには、これら第1選択ゲート40の下にあるチャネル領域32の部分をオン動作させるのに十分である+1.5ボルトの電圧が印加される。
【0031】
[読み出し方法2]
選択された浮動ゲートを読み出す第2の方法は、電流検出のメカニズムにより行われる。ここでは、浮動ゲート18cを読み出すことが望まれている場合を考える。印加される電圧は、以下の通りである。ドレイン領域16には、+1.0ボルトのような正電圧が印加され、ソース領域14の電圧は0ボルトである。ドレイン領域16に流れる電流が検出される。第2選択ゲート42a及び42bには、+3ボルトの正電圧が印加される。選択された浮動ゲート18cの直ぐ隣にある制御ゲート34bには、例えば+1.5ボルトの正電圧が印加され、一方、その他の制御ゲート34のすべてには、+4.0ボルトの正電圧が印加される。+4ボルトの電圧は、制御ゲート34が関連する浮動ゲート18の下にあるチャネル領域32の部分をオン動作させるのに、この浮動ゲート18の帯電状態に関係なく、十分である。+1.5ボルトの電圧は、選択された浮動ゲート18cをプログラムしない場合には、この選択された浮動ゲート18cの下にあるチャネル領域32の部分をオン動作させるのに十分である。しかしながら、選択された浮動ゲート18cをプログラムする場合には、+1.5ボルトの電圧は、選択された浮動ゲート18cの下にあるチャネル領域32の部分をオン動作させるのに十分でないか、或いは、このチャネル領域32の部分を非常に弱くオン動作させる。選択された浮動ゲート18cとともに制御ゲート34bに容量的に接続されている浮動ゲート18dの直ぐ隣にある、第1選択ゲート40bには、+5ボルトのような大きな正電圧が印加される。第1選択ゲート40bに対する大きな正電圧は、浮動ゲート18dをプログラムする場合であっても、この浮動ゲート18dの下にあるチャネル領域32の部分をオン動作させるのに十分である。その他の第1選択ゲート40のすべてには、これら第1選択ゲート40の下にあるチャネル領域32の部分をオン動作させるのに十分である+1.5ボルトの電圧が印加される。
【0032】
動作中には、ソース領域16の電流が検出される。この電流は、選択された浮動ゲート18cをプログラムするか否かに依存する。
【0033】
隣接するNANDフラッシュメモリ構造30に対する読み出し外乱を最小限に抑えるための電圧は、以下の通りである。選択されたNAND構造が構造30cである場合を考える。この場合には、印加される電圧は以下の通りである。すなわち、ドレイン領域16cには+1.0ボルトが印加され、その他のドレイン領域16のすべてには、0ボルトが印加され、ソース領域14cは接地状態に保持され、一方、ソース領域14eには、+1.5ボルトが印加される。よって、NAND構造30dには、電流は流れない。その他のソース領域14のすべてには、接地電圧が印加される。
【0034】
NANDフラッシュメモリ構造30は、双方向に読み出すことができるものである。例えば、浮動ゲート18dを読み出すための印加電圧は、以下の通りである。すなわち、+1.0ボルトのような正電圧がソース領域14に印加され、ドレイン領域16の電圧は0ボルトである。ソース領域14に流れる電流が検出される。第2選択ゲート42a及び42bには、+3ボルトの正電圧が印加される。選択された浮動ゲート18dの直ぐ隣にある制御ゲート34bには、例えば+1.5ボルトのような正電圧が印加され、その他の制御ゲート34のすべてには、+4.0ボルトのような正電圧が印加される。+4ボルトの電圧は、制御ゲート34が関連する浮動ゲート18の下にあるチャネル領域32の部分をオン動作させるのに、この浮動ゲート18の帯電状態に関係なく、十分である。+1.5ボルトの電圧は、選択された浮動ゲート18cをプログラミングしない場合には、選択された浮動ゲート18dの下にあるチャネル領域32の部分をオン動作させるのに十分である。しかしながら、選択された浮動ゲート18dをプログラムする場合には、+1.5ボルトの電圧は、選択された浮動ゲート18cの下にあるチャネル領域32の部分をオン動作させるのに不十分であるか、或いは、このチャネル領域32の部分を非常に弱くオン動作させる。選択された浮動ゲート18dとともに制御ゲート34bに容量的に接続されている浮動ゲート18cの直ぐ隣にある、第1選択ゲート40aには、+5ボルトのような大きな正電圧が印加される。第1選択ゲート40aに対する大きな正電圧は、浮動ゲート18cをプログラムする場合であっても、この浮動ゲート18cの下にあるチャネル領域の部分をオン動作させるのに十分である。その他の第1選択ゲート40のすべてには、これら第1選択ゲート40の下にあるチャネル領域32の部分をオン動作させるのに十分である+1.5ボルトの電圧が印加される。
【0035】
(その他の実施形態に係るNAND構造)
図7を参照すると、本発明の別の実施形態に係るNANDフラッシュメモリ構造130の断面図が示されている。この構造130は、図2に示して説明した構造30と類似している。構造130と構造30との間の唯一の違いは、構造130では、付加的な第2領域90(a−n)が、ソース領域14とドレイン領域16との間にあるチャネル領域32に設けられている点である。これらの付加的な領域90(a−n)の各々は、制御ゲート34の第1部分36の下にある。しかしながら、制御ゲート34は、基板12及びチャネル領域32から絶縁されたままとなっている。これらの付加的な第2領域90を設けることによって、ソース領域14とドレイン領域16との間にあるチャネル領域32における電子の流れを、より正確に制御することができる。これらの第2領域は、制御ゲート34及び第1選択ゲート40と平行な行方向に延びるようにすることができる。
【0036】
図8を参照すると、本発明のさらに別の実施形態に係るNANDフラッシュメモリ構造230の断面図が示されている。構造230は、図2に示して説明した構造30と類似している。構造230と構造30との間の唯一の違いは、構造230では、ソース領域14及びドレイン領域16の直ぐ隣にある第2制御ゲート42もまた、第1制御ゲート40と同様に直線形状となっている点である。
【0037】
図9を参照すると、本発明のさらに別の実施形態に係るNANDフラッシュメモリ構造330の断面図が示されている。構造330は、図2、7、8に示して説明した構造30、130、230と類似する。図7に示して説明した構造130と同様に、構造330は、ソース領域14とドレイン領域16との間に複数の第2領域90(a−n)を有する。さらに、図8に示して説明した構造230と同様に、構造330は、実質的に直線形状である第2選択ゲート42を有する。
【0038】
図10を参照すると、本発明のさらに別の実施形態に係るNANDフラッシュメモリ構造430の断面図が示されている。構造430は、図8に示して説明した構造230と類似する。構造430と構造230との間の唯一の違いは、浮動ゲート18及び関連する制御ゲート34が1つのトレンチにある点である。対照的に、構造230では、すべての、制御ゲート、第1及び第2選択ゲート並びに浮動ゲートが、珪素基板の平坦な表面上にある。
【0039】
図11を参照すると、本発明の別の実施形態に係るNANDフラッシュメモリ構造530の断面図が示されている。構造530は、図10に示して説明した構造430及び図7に示した構造130と類似する。構造530は、構造430と同様に、トレンチ内に、浮動ゲート18及び関連する制御ゲート34を有する。加えて、構造530は、図7に示して説明した、制御ゲート34の第1部分36の底部に沿った第2領域90と同様に、各々が各トレンチの底部に沿った複数の第2領域90を有する。
【0040】
図12を参照すると、本発明の別の実施形態に係るNANDフラッシュメモリ構造630の断面図が示されている。構造630は、図10に示して説明した構造430と類似している。唯一の違いは、構造630では、第2選択ゲート42が「L」字形状となっており、一方、図10に示した構造430における第2選択ゲート42が直線形状となっている点である。
【0041】
図13を参照すると、本発明の別の実施形態に係るNANDフラッシュメモリ構造730の断面図が示されている。構造730は、図12に示して説明した構造630及び図11に示して説明した構造530と類似する。構造730と構造630との間の唯一の違いは、構造530と同様に、各トレンチの底部に複数の第2領域90を付加した点である。
【0042】
上記説明から明らかなように、分割ゲートメモリセルを備えた、双方向高密度NANDフラッシュメモリ構造及びアレイが、開示されている。
【符号の説明】
【0043】
14 第1領域
16 第2領域
18 浮動ゲート
20 選択ゲート
30 NANDフラッシュメモリ構造
34 制御ゲート
【技術分野】
【0001】
本発明は、分割ゲートNANDフラッシュメモリ構造に関し、より詳細には、NANDフラッシュメモリ構造の端部にソース及びドレインのみを有する双方向分割ゲートNANDフラッシュメモリ構造に関する。
【背景技術】
【0002】
不揮発性メモリを集積化した回路チップが、当業技術において周知である。例として、米国特許第5,029,130号および米国特許第6,151,248号を参照されたい。不揮発性メモリを集積化した回路チップの1つの形態は、一連の直列接続された不揮発性メモリセルがNANDフラッシュメモリ構造にまとめられた「NAND」フラッシュメモリデバイスである。
【0003】
図1Aを参照すると、従来技術に係る分割ゲートNANDフラッシュメモリ構造10の断面図が示されている(「高速プログラミング及び消去を特徴とした120nmテクノロジによる分割ゲートNANDフラッシュメモリ」、C.Y.Shuら、技術論文のVLSIテクノロジの要約に関する2004年シンポジウム、第78頁及び79頁を参照)。このNANDフラッシュメモリ構造10は、第1伝導型の半導体基板12の上に形成されている。このNANDフラッシュメモリ構造10は、基板12に、第2伝導型の第1領域14及び第2伝導型の第2領域16を有する。第1領域14及び第2領域16は、互いに間隔をおいて配置されて、この第1領域14と第2領域16との間に連続したチャネル領域を定めている。複数の浮動ゲート(18A〜18N)が、互いに間隔をおいて配置されており、各浮動ゲート18は、上記チャネル領域における別々の部分上に配置され、該部分から分離され絶縁されている。構造10は、さらに、各浮動ゲート18に関連する選択ゲート20を有する。この選択ゲート20は、上記チャネル領域における別の部分上に配置され、関連する浮動ゲート18の直ぐ隣にあり、さらにこの浮動ゲート18から絶縁されている。最後に、この構造10は、複数の制御ゲート22を有しており、各制御ゲート22は、浮動ゲート18に関連しており、この関連する浮動ゲート18とともに堆積ゲート構造を形成している。
【0004】
典型的には、このNANDゲート構造10は列方向に形成されており、選択ゲート20及び制御ゲート22が、それぞれの選択ゲート及び制御ゲートを行方向に接続している。このようなNAND構造10の平面図が、図1Bに示されている。
【0005】
従来技術に係るNAND構造10に付随する問題は、各セルについて2つの行ライン、すなわち、選択ゲート20についての1つの行ラインと制御ゲート22についての1つの行ラインとを必要とすることである。各セルについて2つのラインがあり、また、その2つのラインが不揮発性メモリセルのために高電圧を負担しなければならない場合には、各セルのピッチごとに、非常に多くの高電圧制御ラインを必要とすることになる。加えて、このNAND構造10では、動作が単一方向性である。
【0006】
隣接する行/列が端部で電気的に接続されるメモリアレイは周知である。例として米国特許第6,825,084号(図2)を参照されたい。最後に、1対の浮動ゲートの間に配置され、チャネル領域上に一部分を有し、上記1対の浮動ゲートに容量的に接続された、実質的にT字形状である制御ゲートもまた、当該技術において周知である。例として米国特許第6,151,248号を参照されたい。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】米国特許第5,029,130号
【特許文献2】米国特許第6,151,248号
【特許文献3】米国特許第6,825,084号(図2)
【非特許文献】
【0008】
【非特許文献1】「高速プログラミング及び消去を特徴とした120nmテクノロジによる分割ゲートNANDフラッシュメモリ」、C.Y.Shuら、技術論文のVLSIテクノロジの要約に関する2004年シンポジウム("Split-Gate NAND Flash Memory At 120nm Technology Node Featuring Fast Programming and Erase" by C.Y.Shu et al, 2004 symposium on VLSI Technology Digest of Technical Papers)、第78頁及び79頁
【発明の概要】
【発明が解決しようとする課題】
【0009】
したがって、各セルについてライン数を削減して、上記不揮発性メモリデバイスのピッチを改善する必要がある。
【課題を解決するための手段】
【0010】
そこで、本発明では、NANDフラッシュメモリ構造が、第1伝導型の半導体基板の上に形成される。このNANDフラッシュメモリ構造は、前記基板内の第2伝導型の第1領域と、該第1領域から間隔をおいて配置された、上記基板内の前記第2伝導型の第2領域と、を備える。よって、上記第1領域と上記第2領域との間にチャネル領域が定められる。複数の浮動ゲートが、上記チャネル領域から絶縁され、互いに間隔をおいて配置される。複数の制御ゲートが、上記チャネル領域から絶縁され、互いに間隔をおいて配置される。各制御ゲートは、1対の浮動ゲートの間にあって、該1対の浮動ゲートに容量的に接続される。複数の選択ゲートが、上記チャネル領域から絶縁され、互いに間隔をおいて配置される。各選択ゲートは1対の浮動ゲートの間にある。
【図面の簡単な説明】
【0011】
【図1A】従来技術に係るNANDフラッシュメモリ構造を示す概略断面図である。
【図1B】図1Aに示した従来技術に係るNANDフラッシュメモリ構造を複数用いたNANDフラッシュメモリデバイスの上面図であり、1つのNANDフラッシュメモリ構造と1つの隣接するNANDフラッシュメモリ構造との内部接続を示す図である。
【図2】本発明の一実施形態に係るNANDフラッシュメモリ構造の概略断面図である。
【図3】図2に示したタイプのNANDフラッシュメモリ構造を複数用いたNANDアレイの上面図である。
【図4】図3に示したNANDアレイの概略回路図である。
【図5】図2に示した本発明のNANDフラッシュメモリ構造の一部分の断面図である。
【図6A】図5に示した本発明のNANDフラッシュメモリ構造の上記部分を作製するステップを示す図である。
【図6B】図5に示した本発明のNANDフラッシュメモリ構造の上記部分を作製するステップを示す図である。
【図6C】図5に示した本発明のNANDフラッシュメモリ構造の上記部分を作製するステップを示す図である。
【図6D】図5に示した本発明のNANDフラッシュメモリ構造の上記部分を作製するステップを示す図である。
【図6E】図5に示した本発明のNANDフラッシュメモリ構造の上記部分を作製するステップを示す図である。
【図7】図2に示した本発明のNANDフラッシュメモリ構造の変形例の概略断面図である。
【図8】本発明の図2に示した実施形態の別の変形例である、別の実施形態に係るNANDフラッシュメモリ構造の概略断面図である。
【図9】図7及び図8に示したNANDフラッシュメモリ構造と類似する、一実施形態に係るNANDフラッシュメモリ構造の概略断面図である。
【図10】本発明のさらに別の実施形態に係るNANDフラッシュメモリ構造の概略断面図である。
【図11】図10に示した本発明の実施形態に係るNANDフラッシュメモリ構造の変形例の概略断面図である。
【図12】図10に示した本発明の実施形態に係るNANDフラッシュメモリ構造の変形例の概略断面図である。
【図13】図11及び図12に示した本発明の実施形態に係るNANDフラッシュメモリ構造の変形例の概略断面図である。
【発明を実施するための形態】
【0012】
図2を参照すると、本発明の第1実施形態に係るNANDフラッシュメモリ構造30の断面図が示されている。図2に示すこのNANDフラッシュメモリ構造30は、P型のような第1伝導型の半導体基板12の上に形成される。この構造30は、基板12に、ソースとして、N型のような第2伝導型の第1領域14を有する。基板12には、ドレインとして第2領域16が、上記第1領域14すなわちソース14から間隔をおいて配置されており、この第2領域もまた、第2伝導型である。本明細書で用いられる「ソース」及び「ドレイン」という用語は、互換性があるものとして使用される。後述するように、本発明のNANDフラッシュメモリ30の動作は、ソース14とドレイン16とを互いに入れ換えても実行可能である、すなわち、構造30は双方向性の動作をするものである。第1領域14及び第2領域16は、互いに間隔をおいて配置されて、両者の間に連続したチャネル領域32を定める。複数の浮動ゲート18が、互いに間隔をおいてチャネル領域32の上に配置され、このチャネル領域32から絶縁されている。各浮動ゲート18は、チャネル領域32における別々の部分の上に配置され、上記チャネル領域部分のうちその上に浮動ゲート18が配置される部分における電流の導電率を制御する。NANDフラッシュメモリ構造30はまた、複数の制御ゲート34を備える。各制御ゲート34は、1対の浮動ゲートに関連し、かつ、この1対の浮動ゲートの間に配置される。各制御ゲート34は、2つの部分、すなわち、関連する浮動ゲート18に隣接するチャネル領域32の一部分上にある第1部分36と、関連する浮動ゲート18の上にあり、この浮動ゲート18から絶縁され該浮動ゲート18に容量的に接続された第2部分と、を有する。制御ゲート34は、図2に示すような一体構造にすることができ、或いは、上記2つの部分36及び38は、分離した部分とし、エクスシチュー法(ex situ)により、すなわち、NANDフラッシュメモリ30の外部において電気的に接続されるようにしてもよい。図2に示す実施形態では、NANDフラッシュメモリ構造30は、また、チャネル領域32の一部分の上に配置されかつ該部分から絶縁された第1選択ゲート40を備える。各第1選択ゲート40は、1対の浮動ゲート18に関連し、かつ、該1対の浮動ゲート18の間に配置される。よって、各浮動ゲート18は、一方の側に、関連する制御ゲート34を有し、他方の側に、関連する選択ゲート40を有する。各選択ゲート40は、実質的に直線形状である。選択ゲート40は、通常のMOSトランジスタのゲートとして機能する。最後に、NANDフラッシュメモリ構造30はまた、各々が、チャネル領域32の一部分の上に配置され、該部分から絶縁され、かつ、それぞれソース領域14及びドレイン領域16の直ぐ隣にある、2つの第2選択ゲート42を有する。第2選択ゲート42の各々は、実質的に「L」字形状である。
【0013】
(NANDフラッシュメモリ構造のアレイ)
図3を参照すると、NANDフラッシュメモリ構造30のアレイ50の上面図が示されている。このアレイ50は、複数の行及び列に配置した複数のNANDフラッシュメモリ構造30を備える。当業者に周知であるように、行及び列という用語は互換性のあるものとして使用することができる。図3に示す実施形態では、各NANDフラッシュメモリ構造30は、一端にソース領域14を有し、他端にドレイン領域16を有するように、列方向に配置されている。さらに、1つの列における各NANDフラッシュメモリ構造30は、一端において別のNANDフラッシュメモリ構造とともに共通のドレイン領域16を共有し、他端において共通のソース領域14を共有する。最後に、図3に見られるように、行方向に互いに隣接する複数のNANDフラッシュメモリ構造はまた、共通のソース領域14を共有する。例えば、NAND構造30aは、ソース領域14a及びドレイン領域16aを有する。行方向に構造30aの直ぐ隣にあるNAND構造30bは、共通のドレイン領域16aを共有し、ソース領域14cを有する。しかしながら、ソース領域14cはまた、行方向に隣接する構造30cとともに共有される。最後に、第1選択ゲート40、第2選択ゲート42及び制御ゲート34が、行方向に配置される。
【0014】
このアレイ50の概略回路図が図4に示されている。各第1選択ゲート40及び第2選択ゲート42は、ゲートに印加された電圧が該ゲートの下にあるチャネル領域の部分をオン動作させるという点において、通常のMOSトランジスタのゲートとして動作する。各制御ゲート34は、堆積浮動ゲートトランジスタの制御ゲートとして動作する。この制御ゲートに印加された電圧は、関連する浮動ゲートに蓄えられた電荷を制御するのに十分であれば、この関連する浮動ゲートの下にあるチャネル領域の部分をオン動作させることができる。
【0015】
(製造方法)
図5を参照すると、本発明のNANDフラッシュメモリ構造30の一部分の断面図が示されている。この構造30は、典型的にはP型である珪素の基板12を備える。しかしながら、当業者に周知であるように、この基板はまたN型にすることもできる。構造30の上記一部分は、基板12の上に浮動ゲート酸化物層60を備える。この酸化物層60の上には、1対の浮動ゲート18がある。この1対の浮動ゲートの間には、制御ゲート34の第1部分36がある。制御ゲート34の第1部分36はまた、基板12から絶縁されている。制御ゲート34の2つの第2部分38の各々は、上記1対の浮動ゲート18の上に延びており、該1対の浮動ゲートに容量的に接続されている。1対の浮動ゲート18の間には、選択ゲート40がある。図5に示したNANDフラッシュメモリ30の上記一部分は、以下に説明するプロセスステップにより作製することができる。図6Aを参照すると、二酸化珪素の層70を堆積させる単結晶珪素の基板12が示されている。この二酸化珪素の層の厚さは、約90オングストロームである。当業者には明らかであるように、本明細書で記載する寸法は、ある一定の幾何学的サイズのNAND構造30のためのものである。ここでは、130nm特徴サイズを有するデバイスについて説明する。二酸化珪素の層70は、珪素の熱酸化により成長させることができ、或いは、堆積させた誘電体とすることができる。次に、約500オングストロームのポリシリコンの層72が、二酸化珪素の層70の上に堆積される。ポリシリコンの層72は、低圧化学蒸着法(LPCVD)により堆積させることができる。次に、ポリシリコン72に対して高温酸化(HTO)処理が遂行され、二酸化珪素の層74が堆積される。約150オングストロームの二酸化珪素74が堆積される。最後に、約2000オングストロームの厚さの窒化珪素の層76が、二酸化珪素の層74の上に堆積される。この窒化珪素の層76は、LPCVDにより堆積させることができる。この結果得られた構造が図6Aに示されている。
【0016】
次に、図6Aに示した構造に対してフォトマスキング工程が遂行され、窒化珪素の層76のうちの選択された部分が、フォトレジストにより覆われ、次に、適当なマスクによって露光される。マスクが除去され、露光されなかったフォトレジストも除去される。次に、この構造に対して窒化珪素反応性イオンエッチング(RIE)が遂行されて、フォトレジストによって覆われていない窒化珪素76が除去される。このエッチングは、二酸化珪素の層74に到達するまで続く。次に、窒化珪素76を覆ったままになっているフォトレジストが除去される。次に、二酸化珪素の層78(TEOS)がこの構造に堆積される。TEOSの層78は、約1000オングストロームの厚さである。次に、この構造に対してRIE TEOSエッチングが遂行され、このエッチングはポリシリコンの層72で終了する。このような工程によって、露光されない窒化珪素76のストライプに接するTEOSスペーサ78が形成される。この結果得られた構造が図6Bに示されている。
【0017】
次に、図6Bに示した構造に対して、RIEポリシリコンエッチングプロセスが遂行される。RIEポリシリコンエッチングは、ポリシリコンの層72の露出した部分を除去し、下にある二酸化珪素の層70を露出させる。次に、この構造は、フッ化水素(HF)酸に浸され、TEOS酸化物スペーサ78及び該スペーサの下にある二酸化珪素の層74の部分が除去される。次に、HTOの層80が、あらゆるところに堆積される。この結果得られた構造が図6Cに示されている。
【0018】
次に、ポリシリコン82が図6Cに示した構造のあらゆるところに堆積される。具体的には、ポリシリコン82は、HTO酸化物80によって覆われた、隣接する窒化珪素76のストライプの間の領域に堆積される。次に、この構造は平坦化され、また、この構造は、窒化珪素76が露出され、この窒化珪素76が堆積させたポリシリコン82の露出した表面に対して同一平面になるまで、CMPを用いて研磨され、窒化珪素76の上のHTO酸化物80が除去される。次に、この構造は酸化される。この露出させられたポリシリコン82の領域が唯一の露出されるポリシリコンであるので、酸化物84はこのポリシリコン82の上に形成される。次に、この構造はフッ化水素酸に浸される。この結果得られた構造が、図6Dに示されている。
【0019】
図6Dに示した構造は、露出した窒化珪素67を除去する熱いリン酸に浸される。次に、この構造に対してRIE酸化物エッチングが遂行されて、二酸化珪素の層74の露出した部分が除去される。次に、この構造に対して、RIEポリシリコンエッチングが遂行されて、ポリシリコン72の露出した部分が除去され、第1選択ゲートに隣接する1対の浮動ゲートとなる、ポリシリコン72の2つの別々の部分が残される。次に、この構造に対してRIE酸化物エッチングが遂行されて、二酸化珪素の層70の露出した部分が除去され、このエッチングは基板12に到達する。酸化物の層86が、露出した珪素の基板12の上に、成長又は堆積される。二酸化珪素の層86は、第1選択ゲートのためのゲート酸化物層を形成する。例えば、第1選択ゲート40のためのゲート酸化物86の厚さは、浮動ゲート72のためのゲート酸化物70の厚さと異ならせることができる。最後に、第1選択ゲート40を形成するポリシリコン88が堆積される。次に、この構造に対してポリエッチバック工程が遂行される。この結果得られた構造が図6Eに示されている。
【0020】
(動作方法)
[消去動作1]
本発明のNANDフラッシュメモリ構造30を消去する第1の方法では、同一の行にある複数の浮動ゲート18が同時に消去される。これは、次のようにして達成される。浮動ゲート18cと、該浮動ゲートと同一の行にある複数の浮動ゲートとを、一緒に消去する場合を考える。この場合、次のような電圧が印加される。ソース領域14及びドレイン領域16は、すべて接地状態に保持される。第2選択ゲート42もまた、接地状態に保持される。選択された浮動ゲート18cの直ぐ隣にある第1選択ゲート40aには、+8ボルト(+8V)のような正電圧が印加され、一方、その他のすべての第1選択ゲート40は接地状態に保持される。最後に、選択された浮動ゲート18cの直ぐ隣にあって、第1選択ゲート40aの他方の側にある制御ゲート34bには、接地電圧又は−10ボルト(−10V)のような負電圧が印加され、一方、その他のすべての制御ゲート34には接地電圧が印加される。この結果、制御ゲート34bからの負電圧が、浮動ゲート18cにいる電子を追い払い、一方、第1選択ゲート40aに対する正電圧が、浮動ゲート18cに蓄えられた電子を引き付ける。これらの電子は、ファウラーノルドハイム機構によって、浮動ゲート18cから第1選択ゲート40aにトンネリングする。第1選択ゲート40a及び選択ゲート34bの各々は、行方向に延びているので、同一の行にあるすべての浮動ゲート18は、同時に消去される。
【0021】
上述した方法の1つの変形例では、浮動ゲート18bの他方の側にあって、第1選択ゲート40aの直ぐ隣にある制御ゲート34aに、−10ボルト(−10V)のような負電圧を印加すれば、浮動ゲート18bと同一の行にあるすべての浮動ゲートを消去することができる。すなわち、この変形例によれば、2つの行の浮動ゲート(18a及び18b)を同時に消去することができる。
【0022】
[消去動作2]
NAND構造30を消去する本方法では、ソース領域14及びドレイン領域16は、すべて接地状態に保持される。第2選択ゲート42もまた、接地状態に保持される。すべての第1選択ゲート40は、接地状態に保持される。各NAND構造30の制御ゲート34には、−10ボルト(−10V)のような負電圧が印加される。基板12には、+10ボルト(+10V)のような正電圧が印加される。次に、このNAND構造のすべての浮動ゲート18が同時に消去される。しかしながら、このモードの動作では、この構造は、基板12に別個の井戸を形成してアレイ50の部分のみを同時に消去するために、3重井戸構造でなければならない。例えば、図3に示した左側にあるNAND構造30(30a−30p)が、1つの3重井戸に作製され、図3に示した右側にあるNAND構造(30q−30af)が、別の3重井戸に作製された場合には、その井戸に正電圧を印加することにより、NAND構造(30q−30af)のための上記井戸に対する電圧を接地電圧に保持しつつ、NAND構造(30a−30p)内のすべての浮動ゲート18を同時に消去することができる。この消去方法によれば、浮動ゲート18からの電子は、ゲート酸化物70を通って、基板12(すなわち基板12の井戸)にトンネリングする。
【0023】
[プログラミング]
本発明のNANDフラッシュメモリ構造30の基本的なメカニズムは、ソース側ホット電子注入又は中間チャネルホット電子注入のメカニズムによるものである。ここで、浮動ゲート18cをプログラミングする場合を考える。この場合には、印加される電圧は以下の通りである。ソース領域14は接地状態に保持される。ドレイン領域16には、+4.5Vのような正電圧が印加される。第2選択ゲート42a及び42bには、+6Vのような正電圧が印加されるので、これらの第2選択ゲートの下にあるチャネル領域がオン動作する。選択された浮動ゲート18cの直ぐ隣にある制御ゲート34bには、7ボルトから11ボルトの電圧が印加され、一方、残りの制御ゲートのすべてには、+10ボルトが印加される。34a、34c、34d等のようなその他すべての制御ゲートに印加される+10ボルトは、これらの制御ゲートが容量的に接続される浮動ゲートの下にあるチャネル領域をオン動作させるのに、これらの浮動ゲートが帯電しているか否かに関係なく、十分である。選択された浮動ゲート18cの直ぐ隣にある第1選択ゲート40aには、+1.5ボルトの正電圧が印加され、一方、その他の第1選択ゲート40のすべてには、+6ボルトが印加される。1.5ボルトを印加することは、第1選択ゲート40aの下にあるチャネル領域を弱くオン動作させる一方、その他の第1選択ゲート40のすべてに+6ボルトを印加することは、これら第1選択ゲート40の下にあるチャネル領域を強くオン動作させる。この結果、選択された浮動ゲート18cに対するプログラミングは、以下に説明する方法により実行される。
【0024】
チャネル領域32のすべてがオン動作しているので、電子は、ソース領域14から引き付けられてドレイン領域16に向かう。第1選択ゲート40aの下にあるチャネル領域32の部分に近づくと、チャネル領域32のその部分は、弱くオン動作する。しかしながら、浮動ゲート18cと制御ゲート34bとの間の容量的な結合が強力であり、また、制御ゲート34bに対して大きな電圧が印加されていることによって、選択ゲート40aの下にあるチャネル領域32にいる電子は、選択された浮動ゲート18cに対する強力な正電圧を「見る」。よって、電子は、浮動ゲート18cに向かって加速し、ゲート酸化物領域60を越えて注入されて、選択された浮動ゲート18cがプログラミングされる。
【0025】
図3に見られるように、行方向に隣接するNANDフラッシュメモリ構造30は、一方の側に向けられた共通のソース領域14と、他方の側に向けられた共通のドレイン領域16とを共有する。隣接するNANDフラッシュメモリ構造30上のプログラム外乱を最小限に抑えるために、その他のソース領域14及びドレイン領域16に印加される電圧は、以下の通りである。選択される浮動ゲート18cは、選択されたNANDフラッシュメモリ構造30cから選ばれる場合を考える。この場合、次のような電圧が印加される。すなわち、ソース領域14cには接地電圧が印加され、ドレイン領域16cには+4.5Vが印加され、ソース領域14eには2.5Vが印加される。ソース領域14eに対して+2.5Vを印加することによって、NANDフラッシュメモリ構造30dに対するプログラム外乱が最小限に抑えられる。最後に、その他のソース領域14及びドレイン領域16のすべては、接地状態に保持される。
【0026】
NANDフラッシュメモリ構造30は、双方向性のものである。すなわち、例えば、浮動ゲート18dをプログラムするために、プログラミングは、上述したものとは反対の方向に実行することもできる。浮動ゲート18dをプログラムするためには、以下に示す電圧が印加される。すなわち、ドレイン領域16は、接地状態に保持される。ソース領域14には、+4.5ボルトのような正電圧が印加される。第2ゲート42a及び42bには、+6ボルトのような正電圧が印加されるので、これらの第2選択ゲートの下にあるチャネル領域がオン動作する。選択された浮動ゲート18dの直ぐ隣にある制御ゲート34bには、7ボルトから11ボルトの電圧が印加され、一方、残りの制御ゲートのすべてには、+10ボルトが印加される。34a、34c、34d等のようなその他の制御ゲートのすべてに印加される+10ボルトは、これらの制御ゲートが容量的に接続される浮動ゲートの下にあるチャネル領域をオン動作させるのに、これらの浮動ゲートが帯電しているか否かに関係なく、十分である。選択された浮動ゲート18dの直ぐ隣にある第1選択ゲート40bには、+1.5ボルトの正電圧が印加され、一方、その他の第1選択ゲート40のすべてには、+6ボルトが印加される。+1.5ボルトを印加することは、第1選択ゲート40bの下にあるチャネル領域を弱くオン動作させ、一方、その他の第1選択ゲート40のすべてに+6ボルトを印加することは、これら第1選択ゲート40の下にあるチャネル領域を強くオン動作させる。次に、上述したものと同一である、中間チャネル(mid-channel)のホット電子注入の作用によって、ドレイン領域16からの電子は、浮動ゲート18dに注入されることになる。
【0027】
[読み出し動作]
[読み出し方法1]
選択された浮動ゲートを読み出す第1の方法は、電圧検出のメカニズムにより行われる。ここでは、浮動ゲート18cを読み出すことが望まれている場合を考える。印加される電圧は、以下の通りである。ドレイン領域16には、+1.5ボルトのような正電圧が印加される。ソース14の電圧は、−100ナノアンペアの負荷電流のもとで検出される。第2選択ゲート42a及び42bには、+4ボルトの正電圧が印加される。選択された浮動ゲート18cの直ぐ隣にある制御ゲート34bには、例えば+1.5ボルトの正電圧が印加され、一方、その他の制御ゲート34のすべてには、+4.0ボルトの正電圧が印加される。+4ボルトの電圧は、制御ゲート34が関連する浮動ゲート18の下にあるチャネル領域の部分をオン動作させるのに、この浮動ゲート18の帯電状態に関係なく、十分である。+1.5ボルトの電圧は、選択された浮動ゲート18cをプログラムしない場合には、この選択された浮動ゲート18cの下にあるチャネル領域32の部分をオン動作させるのに十分である。しかしながら、選択された浮動ゲート18cをプログラムする場合には、+1.5ボルトの電圧は、選択された浮動ゲート18cの下にあるチャネル領域32の部分をオン動作させるのに十分ではないか、或いは、このチャネル領域32の部分を非常に弱くオン動作させる。選択された浮動ゲート18cとともに制御ゲート34bに容量的に接続されている浮動ゲート18dの直ぐ隣にある、第1選択ゲート40bには、+7ボルトのような大きな正電圧が印加される。第1選択ゲート40bに対する大きな正電圧は、浮動ゲート18dをプログラムする場合であっても、この浮動ゲート18dの下にあるチャネル領域の部分をオン動作させるのに十分である。その他の第1選択ゲート40のすべてには、これら第1選択ゲート40の下にあるチャネル領域32の部分をオン動作させるのに十分である+1.5ボルトの電圧が供給される。
【0028】
動作中には、ソース領域14の電圧が検出される。この電圧は、選択された浮動ゲート18cをプログラムするか否かに依存する。
【0029】
隣接するNANDフラッシュメモリ構造30に対する読み出し外乱を最小限に抑えるための電圧は、以下の通りである。選択されたNAND構造が構造30cである場合を考える。この場合には、印加される電圧は以下の通りである。すなわち、電圧検出は、ソース領域14cで実行され、ドレイン領域16cには+1.5ボルトが印加され、その他のすべてのドレイン領域16には、0ボルトが印加され、ソース領域14eは浮動状態に保持され、その他のすべてのソース領域14には、接地電圧が印加される。
【0030】
NANDフラッシュメモリ構造30は、双方向に読み出すことができるものである。すなわち、浮動ゲート18dを読み出すための印加電圧は、以下の通りである。+1.5ボルトのような正電圧がソース領域14に印加される。ドレイン領域16の電圧は、−100ナノアンペアの負荷電流のもとで検出される。第2選択ゲート42a及び42bには、+4ボルトの正電圧が印加される。選択された浮動ゲート18dの直ぐ隣にある制御ゲート34bには、例えば+1.5ボルトのような正電圧が印加され、その他の制御ゲート34のすべてには、+4.0ボルトのような正電圧が印加される。+4ボルトの電圧は、制御ゲート34が関連する浮動ゲート18の下にあるチャネル領域32の部分をオン動作させるのに、この浮動ゲート18の帯電状態に関係なく、十分である。+1.5ボルトの電圧は、選択された浮動ゲート18dをプログラミングしない場合には、この選択された浮動ゲート18dの下にあるチャネル領域32の部分をオン動作させるのに十分である。しかしながら、選択された浮動ゲート18dをプログラムする場合には、+1.5ボルトの電圧は、選択された浮動ゲート18dの下にあるチャネル領域32の部分をオン動作させるのに不十分であるか、或いは、このチャネル領域32の部分を非常に弱くオン動作させる。選択された浮動ゲート18cとともに制御ゲート34bに容量的に接続されている浮動ゲート18cの直ぐ隣にある、第1選択ゲート40aには、+7ボルトのような大きな正電圧が印加される。第1選択ゲート40aに対する大きな正電圧は、浮動ゲート18cをプログラムする場合であっても、この浮動ゲート18cの下にあるチャネル領域の部分をオン動作させるのに十分である。その他の第1選択ゲート40のすべてには、これら第1選択ゲート40の下にあるチャネル領域32の部分をオン動作させるのに十分である+1.5ボルトの電圧が印加される。
【0031】
[読み出し方法2]
選択された浮動ゲートを読み出す第2の方法は、電流検出のメカニズムにより行われる。ここでは、浮動ゲート18cを読み出すことが望まれている場合を考える。印加される電圧は、以下の通りである。ドレイン領域16には、+1.0ボルトのような正電圧が印加され、ソース領域14の電圧は0ボルトである。ドレイン領域16に流れる電流が検出される。第2選択ゲート42a及び42bには、+3ボルトの正電圧が印加される。選択された浮動ゲート18cの直ぐ隣にある制御ゲート34bには、例えば+1.5ボルトの正電圧が印加され、一方、その他の制御ゲート34のすべてには、+4.0ボルトの正電圧が印加される。+4ボルトの電圧は、制御ゲート34が関連する浮動ゲート18の下にあるチャネル領域32の部分をオン動作させるのに、この浮動ゲート18の帯電状態に関係なく、十分である。+1.5ボルトの電圧は、選択された浮動ゲート18cをプログラムしない場合には、この選択された浮動ゲート18cの下にあるチャネル領域32の部分をオン動作させるのに十分である。しかしながら、選択された浮動ゲート18cをプログラムする場合には、+1.5ボルトの電圧は、選択された浮動ゲート18cの下にあるチャネル領域32の部分をオン動作させるのに十分でないか、或いは、このチャネル領域32の部分を非常に弱くオン動作させる。選択された浮動ゲート18cとともに制御ゲート34bに容量的に接続されている浮動ゲート18dの直ぐ隣にある、第1選択ゲート40bには、+5ボルトのような大きな正電圧が印加される。第1選択ゲート40bに対する大きな正電圧は、浮動ゲート18dをプログラムする場合であっても、この浮動ゲート18dの下にあるチャネル領域32の部分をオン動作させるのに十分である。その他の第1選択ゲート40のすべてには、これら第1選択ゲート40の下にあるチャネル領域32の部分をオン動作させるのに十分である+1.5ボルトの電圧が印加される。
【0032】
動作中には、ソース領域16の電流が検出される。この電流は、選択された浮動ゲート18cをプログラムするか否かに依存する。
【0033】
隣接するNANDフラッシュメモリ構造30に対する読み出し外乱を最小限に抑えるための電圧は、以下の通りである。選択されたNAND構造が構造30cである場合を考える。この場合には、印加される電圧は以下の通りである。すなわち、ドレイン領域16cには+1.0ボルトが印加され、その他のドレイン領域16のすべてには、0ボルトが印加され、ソース領域14cは接地状態に保持され、一方、ソース領域14eには、+1.5ボルトが印加される。よって、NAND構造30dには、電流は流れない。その他のソース領域14のすべてには、接地電圧が印加される。
【0034】
NANDフラッシュメモリ構造30は、双方向に読み出すことができるものである。例えば、浮動ゲート18dを読み出すための印加電圧は、以下の通りである。すなわち、+1.0ボルトのような正電圧がソース領域14に印加され、ドレイン領域16の電圧は0ボルトである。ソース領域14に流れる電流が検出される。第2選択ゲート42a及び42bには、+3ボルトの正電圧が印加される。選択された浮動ゲート18dの直ぐ隣にある制御ゲート34bには、例えば+1.5ボルトのような正電圧が印加され、その他の制御ゲート34のすべてには、+4.0ボルトのような正電圧が印加される。+4ボルトの電圧は、制御ゲート34が関連する浮動ゲート18の下にあるチャネル領域32の部分をオン動作させるのに、この浮動ゲート18の帯電状態に関係なく、十分である。+1.5ボルトの電圧は、選択された浮動ゲート18cをプログラミングしない場合には、選択された浮動ゲート18dの下にあるチャネル領域32の部分をオン動作させるのに十分である。しかしながら、選択された浮動ゲート18dをプログラムする場合には、+1.5ボルトの電圧は、選択された浮動ゲート18cの下にあるチャネル領域32の部分をオン動作させるのに不十分であるか、或いは、このチャネル領域32の部分を非常に弱くオン動作させる。選択された浮動ゲート18dとともに制御ゲート34bに容量的に接続されている浮動ゲート18cの直ぐ隣にある、第1選択ゲート40aには、+5ボルトのような大きな正電圧が印加される。第1選択ゲート40aに対する大きな正電圧は、浮動ゲート18cをプログラムする場合であっても、この浮動ゲート18cの下にあるチャネル領域の部分をオン動作させるのに十分である。その他の第1選択ゲート40のすべてには、これら第1選択ゲート40の下にあるチャネル領域32の部分をオン動作させるのに十分である+1.5ボルトの電圧が印加される。
【0035】
(その他の実施形態に係るNAND構造)
図7を参照すると、本発明の別の実施形態に係るNANDフラッシュメモリ構造130の断面図が示されている。この構造130は、図2に示して説明した構造30と類似している。構造130と構造30との間の唯一の違いは、構造130では、付加的な第2領域90(a−n)が、ソース領域14とドレイン領域16との間にあるチャネル領域32に設けられている点である。これらの付加的な領域90(a−n)の各々は、制御ゲート34の第1部分36の下にある。しかしながら、制御ゲート34は、基板12及びチャネル領域32から絶縁されたままとなっている。これらの付加的な第2領域90を設けることによって、ソース領域14とドレイン領域16との間にあるチャネル領域32における電子の流れを、より正確に制御することができる。これらの第2領域は、制御ゲート34及び第1選択ゲート40と平行な行方向に延びるようにすることができる。
【0036】
図8を参照すると、本発明のさらに別の実施形態に係るNANDフラッシュメモリ構造230の断面図が示されている。構造230は、図2に示して説明した構造30と類似している。構造230と構造30との間の唯一の違いは、構造230では、ソース領域14及びドレイン領域16の直ぐ隣にある第2制御ゲート42もまた、第1制御ゲート40と同様に直線形状となっている点である。
【0037】
図9を参照すると、本発明のさらに別の実施形態に係るNANDフラッシュメモリ構造330の断面図が示されている。構造330は、図2、7、8に示して説明した構造30、130、230と類似する。図7に示して説明した構造130と同様に、構造330は、ソース領域14とドレイン領域16との間に複数の第2領域90(a−n)を有する。さらに、図8に示して説明した構造230と同様に、構造330は、実質的に直線形状である第2選択ゲート42を有する。
【0038】
図10を参照すると、本発明のさらに別の実施形態に係るNANDフラッシュメモリ構造430の断面図が示されている。構造430は、図8に示して説明した構造230と類似する。構造430と構造230との間の唯一の違いは、浮動ゲート18及び関連する制御ゲート34が1つのトレンチにある点である。対照的に、構造230では、すべての、制御ゲート、第1及び第2選択ゲート並びに浮動ゲートが、珪素基板の平坦な表面上にある。
【0039】
図11を参照すると、本発明の別の実施形態に係るNANDフラッシュメモリ構造530の断面図が示されている。構造530は、図10に示して説明した構造430及び図7に示した構造130と類似する。構造530は、構造430と同様に、トレンチ内に、浮動ゲート18及び関連する制御ゲート34を有する。加えて、構造530は、図7に示して説明した、制御ゲート34の第1部分36の底部に沿った第2領域90と同様に、各々が各トレンチの底部に沿った複数の第2領域90を有する。
【0040】
図12を参照すると、本発明の別の実施形態に係るNANDフラッシュメモリ構造630の断面図が示されている。構造630は、図10に示して説明した構造430と類似している。唯一の違いは、構造630では、第2選択ゲート42が「L」字形状となっており、一方、図10に示した構造430における第2選択ゲート42が直線形状となっている点である。
【0041】
図13を参照すると、本発明の別の実施形態に係るNANDフラッシュメモリ構造730の断面図が示されている。構造730は、図12に示して説明した構造630及び図11に示して説明した構造530と類似する。構造730と構造630との間の唯一の違いは、構造530と同様に、各トレンチの底部に複数の第2領域90を付加した点である。
【0042】
上記説明から明らかなように、分割ゲートメモリセルを備えた、双方向高密度NANDフラッシュメモリ構造及びアレイが、開示されている。
【符号の説明】
【0043】
14 第1領域
16 第2領域
18 浮動ゲート
20 選択ゲート
30 NANDフラッシュメモリ構造
34 制御ゲート
【特許請求の範囲】
【請求項1】
第1伝導型の半導体基板の上に形成されたNANDフラッシュメモリ構造であって、
前記基板内の第2伝導型の第1領域と、
前記第1領域から間隔をおいて配置されて該第1領域との間にチャネル領域を定める、前記基板内の前記第2伝導型の第2領域と、
各々が前記チャネル領域から絶縁され互いに間隔をおいて配置された複数の浮動ゲートと、
互いに間隔をおいて配置され、各々が、前記チャネル領域から絶縁され1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続された、複数の制御ゲートと、
各々が前記チャネル領域から絶縁され互いに間隔をおいて配置された複数の選択ゲートと、を備え、
前記複数の選択ゲートの各々が1対の浮動ゲートの間にある、NANDフラッシュメモリ構造。
【請求項2】
各浮動ゲートが1つの制御ゲートと1つの選択ゲートとの間にある、請求項1に記載のNANDフラッシュメモリ構造。
【請求項3】
各浮動ゲートが、前記基板内の1つのトレンチ内にあって該トレンチの側壁から間隔をおいて配置されている、請求項1に記載のNANDフラッシュメモリ構造。
【請求項4】
各制御ゲートが、1つのトレンチ内において該トレンチ内の1対の浮動ゲートに容量的に接続されかつ実質的にT字形状である、請求項3に記載のNANDフラッシュメモリ構造。
【請求項5】
第1選択ゲートが、前記チャネル領域から絶縁され、前記第1領域の直ぐ隣にあり、第2選択ゲートが、前記チャネル領域から絶縁され、前記第2領域の直ぐ隣にある、請求項1に記載のNANDフラッシュメモリ構造。
【請求項6】
前記第1選択ゲート及び前記第2選択ゲートの各々が実質的に直線形状である、請求項5に記載のNANDフラッシュメモリ構造。
【請求項7】
前記第1選択ゲート及び前記第2選択ゲートの各々が実質的に「L」字形状である、請求項5に記載のNANDフラッシュメモリ構造。
【請求項8】
前記基板内の複数の第3領域をさらに備え、
前記複数の第3領域の各々が前記第2伝導型であって前記制御ゲートに容量的に接続されている、請求項1に記載のNANDフラッシュメモリ構造。
【請求項9】
前記第1領域と前記第2領域との間にある前記チャネル領域が、該第1領域と該第2領域との間にある連続したチャネル領域であり、各制御ゲートが実質的にT字形状である、請求項1に記載のNANDフラッシュメモリ構造。
【請求項10】
第1伝導型の半導体基板と複数のNAND構造とを備えたNANDフラッシュメモリ構造のアレイであって、
前記複数のNAND構造の各々が、
前記基板内の第2伝導型の第1領域と、
第1の方向に前記第1領域から間隔をおいて配置されて該第1領域との間にチャネル領域を定める、前記基板内の前記第2伝導型の第2領域と、
各々が前記チャネル領域から絶縁され互いに間隔をおいて配置された複数の浮動ゲートと、
互いに間隔をおいて配置され、各々が、前記チャネル領域から絶縁され1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続された、複数の制御ゲートと、
各々が、前記チャネル領域から絶縁され1対の浮動ゲートの間にあって互いに間隔をおいて配置された複数の選択ゲートと、
を含み、
前記第1の方向に対して実質的に垂直な第2の方向に互いに隣接する複数のNAND構造が、前記第2の方向に互いに接続された前記選択ゲートと、前記第2の方向に互いに接続された前記制御ゲートと、を有する、NANDフラッシュメモリ構造のアレイ。
【請求項11】
各対の隣接する活性領域を分離する絶縁領域を有する、前記第1の方向に互いに平行な連続したストライプ状の複数の活性領域をさらに備え、
前記選択ゲートの各々が、1つのNAND構造を1つの絶縁領域を越えて前記第2の方向にある1つの隣接するNAND構造に接続し、
前記制御ゲートの各々が、1つのNAND構造を1つの絶縁領域を越えて前記第2の方向にある1つの隣接するNAND構造に接続する、請求項10に記載のアレイ。
【請求項12】
第1のNAND構造の前記第1領域が、前記第1の方向において前記第1のNAND構造の一方の側に隣接する第2のNAND構造の前記第1領域に対して電気的に接続され、
第1のNAND構造の前記第2領域が、前記第1の方向において前記第1のNAND構造の他方の側に隣接する第3のNAND構造の前記第2領域に対して電気的に接続された、請求項11に記載のアレイ。
【請求項13】
各浮動ゲートが1つの制御ゲートと1つの選択ゲートとの間にある、請求項10に記載のアレイ。
【請求項14】
各浮動ゲートが、前記基板内の1つのトレンチ内にあって該トレンチの側壁から間隔をおいて配置されている、請求項10に記載のアレイ。
【請求項15】
各制御ゲートが、1つのトレンチ内において該トレンチ内の1対の浮動ゲートに容量的に接続されかつ実質的にT字形状である、請求項14に記載のアレイ。
【請求項16】
前記基板内の複数の第3領域をさらに備え、
前記複数の第3領域の各々が、前記第2伝導型であって前記制御ゲートに容量的に接続される、請求項10に記載のアレイ。
【請求項17】
前記第1領域と前記第2領域との間にある前記チャネル領域が、該第1領域と該第2領域との間にある連続したチャネル領域であり、各制御ゲートが実質的にT字形状である、
請求項10に記載のアレイ。
【請求項18】
互いに電気的に直列に、かつ、共直線性をもつように接続された複数のNAND構造が、第1アドレスによりアドレス指定される第1端及び前記第1アドレスとは異なる第2アドレスによりアドレス指定される第2端で終わる、請求項10に記載のアレイ。
【請求項19】
第1伝導型の半導体基板に形成され、
各々が、前記基板内の第2伝導型の第1領域と、第1の行方向に対して実質的に垂直な列方向に前記第1領域から間隔をおいて配置されて該第1領域との間にチャネル領域を定める前記基板内の前記第2伝導型の第2領域と、各々が前記基板から絶縁され互いに間隔をおいて配置された複数の浮動ゲートと、を備え、さらに、前記基板から絶縁され、1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続された制御ゲートと、前記基板から絶縁され、1対の浮動ゲートの間にある選択ゲートと、を有し、1つの浮動ゲートが1つの選択ゲートと1つの制御ゲートとの間にある、複数のNAND構造を有し、
前記行方向に互いに隣接するNAND構造における前記選択ゲートが前記行方向に互いに接続され、前記制御ゲートが前記行方向に互いに接続された、
NANDフラッシュメモリ構造のアレイにおいて、前記第1の行方向に配置された複数の浮動ゲートを消去する方法であって、
選択された行にある選択された複数の浮動ゲートの一方の側の直ぐ隣にある、前記選択された行の制御ゲートに対して、負電圧を印加し、
選択された行にある選択された複数の浮動ゲートの他方の側の直ぐ隣にある、前記選択された行の選択ゲートに対して、正電圧を印加して、前記選択された行の制御ゲートと前記選択された行の選択ゲートとの間にある前記第1行の浮動ゲートの電荷を前記選択された行の選択ゲートにトンネリングさせることによって該第1の行の浮動ゲートが消去される、
ことを特徴とする方法。
【請求項20】
さらに、すべての行の選択されていない制御ゲートに対して接地電圧を印加し、すべての行の選択されていない選択ゲートに対して接地電圧を印加する、請求項19に記載の方法。
【請求項21】
さらに、前記第1領域に対して接地電圧を印加し、前記第2領域に対して接地電圧を印加する、請求項20に記載の方法。
【請求項22】
さらに、正電圧が印加される行の選択ゲートの直ぐ隣にある第2の行の浮動ゲートの一方の側に対し直ぐ隣に位置する第1の行の、浮動ゲート以外の制御ゲートに対して、負電圧を印加し、
前記第1の行の浮動ゲート及び前記第2の行の浮動ゲートからの電荷が前記選択された行の選択ゲートにトンネリングすることによって、前記第1及び第2の行の浮動ゲートが同時に消去される、請求項19に記載の方法。
【請求項23】
第1伝導型の半導体基板に形成され、
各々が、前記基板内の第2伝導型の第1領域と、第1の行方向に対して実質的に垂直な列方向に前記第1領域から間隔をおいて配置されて該第1領域との間にチャネル領域を定める前記基板内の前記第2伝導型の第2領域と、各々が前記基板から絶縁され互いに間隔をおいて配置された複数の浮動ゲートと、を備え、さらに、前記基板から絶縁され、1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続された制御ゲートと、前記基板から絶縁され、1対の浮動ゲートの間にある選択ゲートと、を有し、1つの浮動ゲートが1つの選択ゲートと1つの制御ゲートとの間にある、複数のNAND構造を有し、
前記行方向に互いに隣接するNAND構造における前記選択ゲートが、前記行方向に互いに接続され、前記制御ゲートが前記行方向に互いに接続された、
NANDフラッシュメモリ構造のアレイにおいて、前記第1の行方向に配置された複数の浮動ゲートを消去する方法であって、
選択された行にある選択された複数の浮動ゲートの一方の側の直ぐ隣にある、前記選択された行の制御ゲートに対して、負電圧を印加し、
前記基板に正電圧を印加して、
前記選択された行の制御ゲートに隣接する前記第1の行の浮動ゲートからの電荷を前記基板にトンネリングさせることによって、前記第1の行の浮動ゲートが消去される、
ことを特徴とする方法。
【請求項24】
さらに、すべての行の選択されていない制御ゲートに対して接地電圧を印加し、すべての行の選択されていない選択ゲートに対して接地電圧を印加する、請求項23に記載の方法。
【請求項25】
さらに、前記第1領域に対して接地電圧を印加し、前記第2領域に対して接地電圧を印加する、請求項24に記載の方法。
【請求項26】
第1伝導型の半導体基板に形成され、
各々が、前記基板内の第2伝導型の第1領域と、列方向に前記第1領域から間隔をおいて配置されて該第1領域との間にチャネル領域を定める前記基板内の前記第2伝導型の第2領域と、各々が前記基板から絶縁され、互いに間隔をおいて配置された複数の浮動ゲートと、を備え、さらに、前記基板から絶縁され、1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続された制御ゲートと、前記基板から絶縁され、1対の浮動ゲートの間にある選択ゲートと、を有し、1つの浮動ゲートが1つの選択ゲートと1つの制御ゲートとの間にある、複数のNAND構造を有し、
行方向に互いに隣接するNAND構造における前記選択ゲートが前記行方向に互いに接続され、前記制御ゲートが前記行方向に互いに接続され、前記行方向が、前記列方向に対して実質的に垂直である、NANDフラッシュメモリ構造のアレイにおいて、選択された浮動ゲートを読み出す方法であって、
前記第1領域に対して第1電圧を印加し、
一方が前記選択された浮動ゲートである2つの浮動ゲートの間にある第1制御ゲート以外の制御ゲートの各々に対して、前記チャネル領域のうちその上に前記制御ゲートに関連する前記2つの浮動ゲートが配置されるチャネル領域の部分を、該浮動ゲートの状態とは無関係にオン動作させるのに十分な第2電圧を印加し、
前記第1制御ゲートが間に位置している前記2つの浮動ゲートの直ぐ隣にある前記2つの選択ゲート以外の選択ゲートの各々に対して、前記第2電圧を印加し、
前記チャネル領域のうちその上に前記選択された浮動ゲートが配置されるチャネル領域の部分を、前記選択された浮動ゲートを消去するか又はプログラムするかに依存して強く又は弱くオン動作させるのに十分な第3電圧を、前記第1制御ゲートに印加し、
前記選択された浮動ゲートの直ぐ隣にある前記選択ゲートに対して、前記第3電圧を印加し、
前記第1制御ゲートの直ぐ隣にある前記選択された浮動ゲート以外の浮動ゲートである、選択されていない浮動ゲートの直ぐ隣にある前記選択ゲートに対して、前記チャネル領域のうちその上に前記選択されていない浮動ゲートが配置されるチャネル領域の部分を、前記選択されていない浮動ゲートをプログラムするか又は消去するかに関係なく、オン動作させるのに十分な第4電圧を印加し、
前記第2領域の電圧を検出して、前記選択された浮動ゲートの状態を判断する、
ことを特徴とする方法。
【請求項27】
第1伝導型の半導体基板に形成され、
各々が、前記基板内の第2伝導型の第1領域と、列方向に前記第1領域から間隔をおいて配置されて該第1領域との間にチャネル領域を定める前記基板内の前記第2伝導型の第2領域と、各々が前記基板から絶縁され、互いに間隔をおいて配置された複数の浮動ゲートと、を備え、さらに、前記基板から絶縁され、1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続された制御ゲートと、前記基板から絶縁され、1対の浮動ゲートの間にある選択ゲートと、を有し、1つの浮動ゲートが1つの選択ゲートと1つの制御ゲートとの間にある、複数のNAND構造を有し、
行方向に互いに隣接するNAND構造における前記選択ゲートが前記行方向に互いに接続され、前記制御ゲートが前記行方向に互いに接続され、前記行方向が、前記列方向に対して実質的に垂直である、NANDフラッシュメモリ構造のアレイにおいて、選択された浮動ゲートを読み出す方法であって、
前記第1領域に対して第1電圧を印加し、
前記第2領域に対して第2電圧を印加し、
一方が前記選択された浮動ゲートである2つの浮動ゲートの間にある第1制御ゲート以外の制御ゲートの各々に対して、前記チャネル領域のうちその上に前記制御ゲートと関連する前記2つの浮動ゲートが配置されるチャネル領域の部分を、該浮動ゲートの状態とは無関係にオン動作させるのに十分な第3電圧を印加し、
前記第1制御ゲートが間に位置させられた前記2つの浮動ゲートの直ぐ隣にある2つの選択ゲート以外の選択ゲートの各々に対して、第4電圧を印加し、
前記第1制御ゲートに対して、前記チャネル領域のうちその上に前記選択された浮動ゲートが配置されるチャネル領域の部分を、前記選択された浮動ゲートを消去するか又はプログラムするかに依存して強く又は弱くオン動作させるのに十分な第5電圧を印加し、
前記選択された浮動ゲートの直ぐ隣にある前記選択ゲートに対して、第5電圧を印加し、
前記第1制御ゲートの直ぐ隣にある前記選択された浮動ゲート以外の浮動ゲートである、選択されていない浮動ゲートの直ぐ隣にある前記選択ゲートに対して、前記チャネル領域のうちその上に前記選択されていない浮動ゲートが配置されるチャネル領域の部分を、前記選択されていない浮動ゲートをプログラムするか又は消去するかに関係なく、オン動作させるのに十分な第6電圧を印加し、
前記第2領域の電流を検出して、前記選択された浮動ゲートの状態を判断する、
ことを特徴とする方法。
【請求項28】
第1伝導型の半導体基板に設けられ、
前記基板内の第2伝導型の第1領域と、前記列方向に前記第1領域から間隔をおいて配置されて該第1領域との間に連続したチャネル領域を定める前記基板内の第2伝導型の第2領域と、各々が前記基板から絶縁され、互いに間隔をおいて配置された複数の浮動ゲートと、を備え、さらに、前記基板から絶縁され、1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続された制御ゲートと、前記基板から絶縁され、1対の浮動ゲートの間にある選択ゲートと、を有し、1つの浮動ゲートが1つの選択ゲートと1つの制御ゲートとの間にある、第1NAND構造を含む複数の等しいNAND構造を有し、
行方向に互いに隣接するNAND構造における前記選択ゲートが前記行方向に互いに接続され、前記制御ゲートが前記行方向に互いに接続され、
前記行方向が前記列方向に対して実質的に垂直である、NANDフラッシュメモリ構造のアレイにおける前記第1NAND構造の選択された浮動ゲートをプログラミングする方法であって、
前記第1領域に対して第1電圧を印加し、
前記第2領域に対して第2電圧を印加し、
一方が前記選択された浮動ゲートである2つの浮動ゲートの間にある第1制御ゲート以外の制御ゲートの各々に対して、前記チャネル領域のうちその上に前記制御ゲートに関連する前記2つの浮動ゲートが配置されるチャネル領域の部分を、該浮動ゲートの状態とは無関係にオン動作させるのに十分な第3電圧を印加し、
前記第1制御ゲートが間に位置させられた前記2つの浮動ゲートの直ぐ隣にある2つの選択ゲート以外の選択ゲートの各々に対して、前記チャネル領域のうちその上に前記2つの選択ゲートが配置されるチャネル領域の部分をオン動作させるのに十分な第4電圧を印加し、
前記第1制御ゲートに対して、前記チャネル領域のうちその上に前記選択された浮動ゲートが配置されるチャネル領域の部分をオン動作するのに十分な第5電圧を印加し、
前記選択された浮動ゲートの直ぐ隣にある前記選択ゲートに対して、前記チャネル領域のうちその上に前記選択ゲートが配置されるチャネル領域の部分をオン動作させるのに十分である、前記第4電圧より小さい第6電圧を印加し、
前記第1制御ゲートの直ぐ隣にある前記選択された浮動ゲート以外の浮動ゲートである、選択されていない浮動ゲートの直ぐ隣にある前記選択ゲートに対して、前記第4電圧を印加する、
ことを特徴とする方法。
【請求項29】
他方の側に前記第1制御ゲートがある前記選択された浮動ゲートの一方の側にある前記選択ゲートに対して前記第6電圧が印加される、請求項28に記載の方法。
【請求項30】
前記第1領域が前記選択された浮動ゲートの一方の側にあり、前記第2領域が前記選択された浮動ゲートの他方の側にあり、
前記第1電圧が前記第2電圧より低い、請求項29に記載の方法。
【請求項31】
前記第1NAND構造の前記第2領域が、前記行方向に該第1NAND構造の直ぐ隣にある第2NAND構造の第2領域に対して共通に接続される、請求項30に記載の方法。
【請求項32】
さらに、前記第2NAND構造の前記第1領域に対して、前記第1電圧より大きく前記第2電圧より小さい第7電圧を印加する、請求項31に記載の方法。
【請求項1】
第1伝導型の半導体基板の上に形成されたNANDフラッシュメモリ構造であって、
前記基板内の第2伝導型の第1領域と、
前記第1領域から間隔をおいて配置されて該第1領域との間にチャネル領域を定める、前記基板内の前記第2伝導型の第2領域と、
各々が前記チャネル領域から絶縁され互いに間隔をおいて配置された複数の浮動ゲートと、
互いに間隔をおいて配置され、各々が、前記チャネル領域から絶縁され1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続された、複数の制御ゲートと、
各々が前記チャネル領域から絶縁され互いに間隔をおいて配置された複数の選択ゲートと、を備え、
前記複数の選択ゲートの各々が1対の浮動ゲートの間にある、NANDフラッシュメモリ構造。
【請求項2】
各浮動ゲートが1つの制御ゲートと1つの選択ゲートとの間にある、請求項1に記載のNANDフラッシュメモリ構造。
【請求項3】
各浮動ゲートが、前記基板内の1つのトレンチ内にあって該トレンチの側壁から間隔をおいて配置されている、請求項1に記載のNANDフラッシュメモリ構造。
【請求項4】
各制御ゲートが、1つのトレンチ内において該トレンチ内の1対の浮動ゲートに容量的に接続されかつ実質的にT字形状である、請求項3に記載のNANDフラッシュメモリ構造。
【請求項5】
第1選択ゲートが、前記チャネル領域から絶縁され、前記第1領域の直ぐ隣にあり、第2選択ゲートが、前記チャネル領域から絶縁され、前記第2領域の直ぐ隣にある、請求項1に記載のNANDフラッシュメモリ構造。
【請求項6】
前記第1選択ゲート及び前記第2選択ゲートの各々が実質的に直線形状である、請求項5に記載のNANDフラッシュメモリ構造。
【請求項7】
前記第1選択ゲート及び前記第2選択ゲートの各々が実質的に「L」字形状である、請求項5に記載のNANDフラッシュメモリ構造。
【請求項8】
前記基板内の複数の第3領域をさらに備え、
前記複数の第3領域の各々が前記第2伝導型であって前記制御ゲートに容量的に接続されている、請求項1に記載のNANDフラッシュメモリ構造。
【請求項9】
前記第1領域と前記第2領域との間にある前記チャネル領域が、該第1領域と該第2領域との間にある連続したチャネル領域であり、各制御ゲートが実質的にT字形状である、請求項1に記載のNANDフラッシュメモリ構造。
【請求項10】
第1伝導型の半導体基板と複数のNAND構造とを備えたNANDフラッシュメモリ構造のアレイであって、
前記複数のNAND構造の各々が、
前記基板内の第2伝導型の第1領域と、
第1の方向に前記第1領域から間隔をおいて配置されて該第1領域との間にチャネル領域を定める、前記基板内の前記第2伝導型の第2領域と、
各々が前記チャネル領域から絶縁され互いに間隔をおいて配置された複数の浮動ゲートと、
互いに間隔をおいて配置され、各々が、前記チャネル領域から絶縁され1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続された、複数の制御ゲートと、
各々が、前記チャネル領域から絶縁され1対の浮動ゲートの間にあって互いに間隔をおいて配置された複数の選択ゲートと、
を含み、
前記第1の方向に対して実質的に垂直な第2の方向に互いに隣接する複数のNAND構造が、前記第2の方向に互いに接続された前記選択ゲートと、前記第2の方向に互いに接続された前記制御ゲートと、を有する、NANDフラッシュメモリ構造のアレイ。
【請求項11】
各対の隣接する活性領域を分離する絶縁領域を有する、前記第1の方向に互いに平行な連続したストライプ状の複数の活性領域をさらに備え、
前記選択ゲートの各々が、1つのNAND構造を1つの絶縁領域を越えて前記第2の方向にある1つの隣接するNAND構造に接続し、
前記制御ゲートの各々が、1つのNAND構造を1つの絶縁領域を越えて前記第2の方向にある1つの隣接するNAND構造に接続する、請求項10に記載のアレイ。
【請求項12】
第1のNAND構造の前記第1領域が、前記第1の方向において前記第1のNAND構造の一方の側に隣接する第2のNAND構造の前記第1領域に対して電気的に接続され、
第1のNAND構造の前記第2領域が、前記第1の方向において前記第1のNAND構造の他方の側に隣接する第3のNAND構造の前記第2領域に対して電気的に接続された、請求項11に記載のアレイ。
【請求項13】
各浮動ゲートが1つの制御ゲートと1つの選択ゲートとの間にある、請求項10に記載のアレイ。
【請求項14】
各浮動ゲートが、前記基板内の1つのトレンチ内にあって該トレンチの側壁から間隔をおいて配置されている、請求項10に記載のアレイ。
【請求項15】
各制御ゲートが、1つのトレンチ内において該トレンチ内の1対の浮動ゲートに容量的に接続されかつ実質的にT字形状である、請求項14に記載のアレイ。
【請求項16】
前記基板内の複数の第3領域をさらに備え、
前記複数の第3領域の各々が、前記第2伝導型であって前記制御ゲートに容量的に接続される、請求項10に記載のアレイ。
【請求項17】
前記第1領域と前記第2領域との間にある前記チャネル領域が、該第1領域と該第2領域との間にある連続したチャネル領域であり、各制御ゲートが実質的にT字形状である、
請求項10に記載のアレイ。
【請求項18】
互いに電気的に直列に、かつ、共直線性をもつように接続された複数のNAND構造が、第1アドレスによりアドレス指定される第1端及び前記第1アドレスとは異なる第2アドレスによりアドレス指定される第2端で終わる、請求項10に記載のアレイ。
【請求項19】
第1伝導型の半導体基板に形成され、
各々が、前記基板内の第2伝導型の第1領域と、第1の行方向に対して実質的に垂直な列方向に前記第1領域から間隔をおいて配置されて該第1領域との間にチャネル領域を定める前記基板内の前記第2伝導型の第2領域と、各々が前記基板から絶縁され互いに間隔をおいて配置された複数の浮動ゲートと、を備え、さらに、前記基板から絶縁され、1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続された制御ゲートと、前記基板から絶縁され、1対の浮動ゲートの間にある選択ゲートと、を有し、1つの浮動ゲートが1つの選択ゲートと1つの制御ゲートとの間にある、複数のNAND構造を有し、
前記行方向に互いに隣接するNAND構造における前記選択ゲートが前記行方向に互いに接続され、前記制御ゲートが前記行方向に互いに接続された、
NANDフラッシュメモリ構造のアレイにおいて、前記第1の行方向に配置された複数の浮動ゲートを消去する方法であって、
選択された行にある選択された複数の浮動ゲートの一方の側の直ぐ隣にある、前記選択された行の制御ゲートに対して、負電圧を印加し、
選択された行にある選択された複数の浮動ゲートの他方の側の直ぐ隣にある、前記選択された行の選択ゲートに対して、正電圧を印加して、前記選択された行の制御ゲートと前記選択された行の選択ゲートとの間にある前記第1行の浮動ゲートの電荷を前記選択された行の選択ゲートにトンネリングさせることによって該第1の行の浮動ゲートが消去される、
ことを特徴とする方法。
【請求項20】
さらに、すべての行の選択されていない制御ゲートに対して接地電圧を印加し、すべての行の選択されていない選択ゲートに対して接地電圧を印加する、請求項19に記載の方法。
【請求項21】
さらに、前記第1領域に対して接地電圧を印加し、前記第2領域に対して接地電圧を印加する、請求項20に記載の方法。
【請求項22】
さらに、正電圧が印加される行の選択ゲートの直ぐ隣にある第2の行の浮動ゲートの一方の側に対し直ぐ隣に位置する第1の行の、浮動ゲート以外の制御ゲートに対して、負電圧を印加し、
前記第1の行の浮動ゲート及び前記第2の行の浮動ゲートからの電荷が前記選択された行の選択ゲートにトンネリングすることによって、前記第1及び第2の行の浮動ゲートが同時に消去される、請求項19に記載の方法。
【請求項23】
第1伝導型の半導体基板に形成され、
各々が、前記基板内の第2伝導型の第1領域と、第1の行方向に対して実質的に垂直な列方向に前記第1領域から間隔をおいて配置されて該第1領域との間にチャネル領域を定める前記基板内の前記第2伝導型の第2領域と、各々が前記基板から絶縁され互いに間隔をおいて配置された複数の浮動ゲートと、を備え、さらに、前記基板から絶縁され、1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続された制御ゲートと、前記基板から絶縁され、1対の浮動ゲートの間にある選択ゲートと、を有し、1つの浮動ゲートが1つの選択ゲートと1つの制御ゲートとの間にある、複数のNAND構造を有し、
前記行方向に互いに隣接するNAND構造における前記選択ゲートが、前記行方向に互いに接続され、前記制御ゲートが前記行方向に互いに接続された、
NANDフラッシュメモリ構造のアレイにおいて、前記第1の行方向に配置された複数の浮動ゲートを消去する方法であって、
選択された行にある選択された複数の浮動ゲートの一方の側の直ぐ隣にある、前記選択された行の制御ゲートに対して、負電圧を印加し、
前記基板に正電圧を印加して、
前記選択された行の制御ゲートに隣接する前記第1の行の浮動ゲートからの電荷を前記基板にトンネリングさせることによって、前記第1の行の浮動ゲートが消去される、
ことを特徴とする方法。
【請求項24】
さらに、すべての行の選択されていない制御ゲートに対して接地電圧を印加し、すべての行の選択されていない選択ゲートに対して接地電圧を印加する、請求項23に記載の方法。
【請求項25】
さらに、前記第1領域に対して接地電圧を印加し、前記第2領域に対して接地電圧を印加する、請求項24に記載の方法。
【請求項26】
第1伝導型の半導体基板に形成され、
各々が、前記基板内の第2伝導型の第1領域と、列方向に前記第1領域から間隔をおいて配置されて該第1領域との間にチャネル領域を定める前記基板内の前記第2伝導型の第2領域と、各々が前記基板から絶縁され、互いに間隔をおいて配置された複数の浮動ゲートと、を備え、さらに、前記基板から絶縁され、1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続された制御ゲートと、前記基板から絶縁され、1対の浮動ゲートの間にある選択ゲートと、を有し、1つの浮動ゲートが1つの選択ゲートと1つの制御ゲートとの間にある、複数のNAND構造を有し、
行方向に互いに隣接するNAND構造における前記選択ゲートが前記行方向に互いに接続され、前記制御ゲートが前記行方向に互いに接続され、前記行方向が、前記列方向に対して実質的に垂直である、NANDフラッシュメモリ構造のアレイにおいて、選択された浮動ゲートを読み出す方法であって、
前記第1領域に対して第1電圧を印加し、
一方が前記選択された浮動ゲートである2つの浮動ゲートの間にある第1制御ゲート以外の制御ゲートの各々に対して、前記チャネル領域のうちその上に前記制御ゲートに関連する前記2つの浮動ゲートが配置されるチャネル領域の部分を、該浮動ゲートの状態とは無関係にオン動作させるのに十分な第2電圧を印加し、
前記第1制御ゲートが間に位置している前記2つの浮動ゲートの直ぐ隣にある前記2つの選択ゲート以外の選択ゲートの各々に対して、前記第2電圧を印加し、
前記チャネル領域のうちその上に前記選択された浮動ゲートが配置されるチャネル領域の部分を、前記選択された浮動ゲートを消去するか又はプログラムするかに依存して強く又は弱くオン動作させるのに十分な第3電圧を、前記第1制御ゲートに印加し、
前記選択された浮動ゲートの直ぐ隣にある前記選択ゲートに対して、前記第3電圧を印加し、
前記第1制御ゲートの直ぐ隣にある前記選択された浮動ゲート以外の浮動ゲートである、選択されていない浮動ゲートの直ぐ隣にある前記選択ゲートに対して、前記チャネル領域のうちその上に前記選択されていない浮動ゲートが配置されるチャネル領域の部分を、前記選択されていない浮動ゲートをプログラムするか又は消去するかに関係なく、オン動作させるのに十分な第4電圧を印加し、
前記第2領域の電圧を検出して、前記選択された浮動ゲートの状態を判断する、
ことを特徴とする方法。
【請求項27】
第1伝導型の半導体基板に形成され、
各々が、前記基板内の第2伝導型の第1領域と、列方向に前記第1領域から間隔をおいて配置されて該第1領域との間にチャネル領域を定める前記基板内の前記第2伝導型の第2領域と、各々が前記基板から絶縁され、互いに間隔をおいて配置された複数の浮動ゲートと、を備え、さらに、前記基板から絶縁され、1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続された制御ゲートと、前記基板から絶縁され、1対の浮動ゲートの間にある選択ゲートと、を有し、1つの浮動ゲートが1つの選択ゲートと1つの制御ゲートとの間にある、複数のNAND構造を有し、
行方向に互いに隣接するNAND構造における前記選択ゲートが前記行方向に互いに接続され、前記制御ゲートが前記行方向に互いに接続され、前記行方向が、前記列方向に対して実質的に垂直である、NANDフラッシュメモリ構造のアレイにおいて、選択された浮動ゲートを読み出す方法であって、
前記第1領域に対して第1電圧を印加し、
前記第2領域に対して第2電圧を印加し、
一方が前記選択された浮動ゲートである2つの浮動ゲートの間にある第1制御ゲート以外の制御ゲートの各々に対して、前記チャネル領域のうちその上に前記制御ゲートと関連する前記2つの浮動ゲートが配置されるチャネル領域の部分を、該浮動ゲートの状態とは無関係にオン動作させるのに十分な第3電圧を印加し、
前記第1制御ゲートが間に位置させられた前記2つの浮動ゲートの直ぐ隣にある2つの選択ゲート以外の選択ゲートの各々に対して、第4電圧を印加し、
前記第1制御ゲートに対して、前記チャネル領域のうちその上に前記選択された浮動ゲートが配置されるチャネル領域の部分を、前記選択された浮動ゲートを消去するか又はプログラムするかに依存して強く又は弱くオン動作させるのに十分な第5電圧を印加し、
前記選択された浮動ゲートの直ぐ隣にある前記選択ゲートに対して、第5電圧を印加し、
前記第1制御ゲートの直ぐ隣にある前記選択された浮動ゲート以外の浮動ゲートである、選択されていない浮動ゲートの直ぐ隣にある前記選択ゲートに対して、前記チャネル領域のうちその上に前記選択されていない浮動ゲートが配置されるチャネル領域の部分を、前記選択されていない浮動ゲートをプログラムするか又は消去するかに関係なく、オン動作させるのに十分な第6電圧を印加し、
前記第2領域の電流を検出して、前記選択された浮動ゲートの状態を判断する、
ことを特徴とする方法。
【請求項28】
第1伝導型の半導体基板に設けられ、
前記基板内の第2伝導型の第1領域と、前記列方向に前記第1領域から間隔をおいて配置されて該第1領域との間に連続したチャネル領域を定める前記基板内の第2伝導型の第2領域と、各々が前記基板から絶縁され、互いに間隔をおいて配置された複数の浮動ゲートと、を備え、さらに、前記基板から絶縁され、1対の浮動ゲートの間にあって該1対の浮動ゲートに容量的に接続された制御ゲートと、前記基板から絶縁され、1対の浮動ゲートの間にある選択ゲートと、を有し、1つの浮動ゲートが1つの選択ゲートと1つの制御ゲートとの間にある、第1NAND構造を含む複数の等しいNAND構造を有し、
行方向に互いに隣接するNAND構造における前記選択ゲートが前記行方向に互いに接続され、前記制御ゲートが前記行方向に互いに接続され、
前記行方向が前記列方向に対して実質的に垂直である、NANDフラッシュメモリ構造のアレイにおける前記第1NAND構造の選択された浮動ゲートをプログラミングする方法であって、
前記第1領域に対して第1電圧を印加し、
前記第2領域に対して第2電圧を印加し、
一方が前記選択された浮動ゲートである2つの浮動ゲートの間にある第1制御ゲート以外の制御ゲートの各々に対して、前記チャネル領域のうちその上に前記制御ゲートに関連する前記2つの浮動ゲートが配置されるチャネル領域の部分を、該浮動ゲートの状態とは無関係にオン動作させるのに十分な第3電圧を印加し、
前記第1制御ゲートが間に位置させられた前記2つの浮動ゲートの直ぐ隣にある2つの選択ゲート以外の選択ゲートの各々に対して、前記チャネル領域のうちその上に前記2つの選択ゲートが配置されるチャネル領域の部分をオン動作させるのに十分な第4電圧を印加し、
前記第1制御ゲートに対して、前記チャネル領域のうちその上に前記選択された浮動ゲートが配置されるチャネル領域の部分をオン動作するのに十分な第5電圧を印加し、
前記選択された浮動ゲートの直ぐ隣にある前記選択ゲートに対して、前記チャネル領域のうちその上に前記選択ゲートが配置されるチャネル領域の部分をオン動作させるのに十分である、前記第4電圧より小さい第6電圧を印加し、
前記第1制御ゲートの直ぐ隣にある前記選択された浮動ゲート以外の浮動ゲートである、選択されていない浮動ゲートの直ぐ隣にある前記選択ゲートに対して、前記第4電圧を印加する、
ことを特徴とする方法。
【請求項29】
他方の側に前記第1制御ゲートがある前記選択された浮動ゲートの一方の側にある前記選択ゲートに対して前記第6電圧が印加される、請求項28に記載の方法。
【請求項30】
前記第1領域が前記選択された浮動ゲートの一方の側にあり、前記第2領域が前記選択された浮動ゲートの他方の側にあり、
前記第1電圧が前記第2電圧より低い、請求項29に記載の方法。
【請求項31】
前記第1NAND構造の前記第2領域が、前記行方向に該第1NAND構造の直ぐ隣にある第2NAND構造の第2領域に対して共通に接続される、請求項30に記載の方法。
【請求項32】
さらに、前記第2NAND構造の前記第1領域に対して、前記第1電圧より大きく前記第2電圧より小さい第7電圧を印加する、請求項31に記載の方法。
【図1A】
【図1B】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図1B】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2013−33977(P2013−33977A)
【公開日】平成25年2月14日(2013.2.14)
【国際特許分類】
【出願番号】特願2012−202682(P2012−202682)
【出願日】平成24年9月14日(2012.9.14)
【分割の表示】特願2006−129028(P2006−129028)の分割
【原出願日】平成18年5月8日(2006.5.8)
【出願人】(500147506)シリコン ストーリッジ テクノロージー インコーポレイテッド (24)
【氏名又は名称原語表記】SILICON STORAGE TECHNOLOGY, INC.
【Fターム(参考)】
【公開日】平成25年2月14日(2013.2.14)
【国際特許分類】
【出願日】平成24年9月14日(2012.9.14)
【分割の表示】特願2006−129028(P2006−129028)の分割
【原出願日】平成18年5月8日(2006.5.8)
【出願人】(500147506)シリコン ストーリッジ テクノロージー インコーポレイテッド (24)
【氏名又は名称原語表記】SILICON STORAGE TECHNOLOGY, INC.
【Fターム(参考)】
[ Back to top ]