炭化珪素半導体装置の製造方法
【課題】窒化処理によって低下した閾値電圧を、向上させることができる炭化珪素半導体装置の製造方法を提供する。
【解決手段】ベース領域７およびソース領域８を含む炭化珪素ドリフト層６上に二酸化珪素を主成分とするゲート絶縁膜１１が形成された炭化珪素基板２を窒化処理する窒化処理工程と、窒化処理工程後、炭化珪素基板２を、一酸化二窒素を含む雰囲気中で６００℃以上１０００℃以下の温度で熱処理する熱処理工程と、を備える。
【解決手段】ベース領域７およびソース領域８を含む炭化珪素ドリフト層６上に二酸化珪素を主成分とするゲート絶縁膜１１が形成された炭化珪素基板２を窒化処理する窒化処理工程と、窒化処理工程後、炭化珪素基板２を、一酸化二窒素を含む雰囲気中で６００℃以上１０００℃以下の温度で熱処理する熱処理工程と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
炭化珪素は優れた物性値を持ち、高耐圧、低損失なパワーデバイスの実現を可能にする。しかしながら、炭化珪素を用いてＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を製造する場合、炭化珪素層上に二酸化珪素からなるゲート絶縁膜を形成すると、炭化珪素／二酸化珪素界面に多くの界面準位が形成される。このような伝導帯に近い界面準位の存在によって、ＭＯＳＦＥＴのチャネル移動度はバルク中の電子移動度に比べて極めて小さくなり、オン抵抗値が理想的な値よりも高くなってしまう。従来の炭化珪素半導体装置の製造方法では、上記のような炭化珪素／二酸化珪素界面の界面準位を低減するために、一酸化窒素雰囲気中での熱処理による窒化処理を行っていた。（例えば、非特許文献１参照）
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】G.Y. Chung et al., ”Interface state density and channel mobility for 4H-SiC MOSFETs with nitrogen passivation”, Applied Surface Science 184 (2001) 399-403.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような炭化珪素半導体装置の製造方法にあっては、窒化処理によってチャネル移動度を大きくすることができるが、同時に閾値電圧が低下する。閾値電圧が低下すること自体は低電圧駆動の観点からは好ましいが、炭化珪素半導体装置をパワーデバイスとして用いる場合、高耐圧特性の確保が必要であり、これを実現するためにはある程度の大きさの閾値電圧が必要である。例えば蓄積型チャネルＭＯＳＦＥＴなどの比較的構造の複雑な半導体装置において上記の窒化処理を行うと、閾値電圧が低くなり過ぎてしまい、耐圧が確保できないことがあるという問題点があった。
【０００５】
この発明は、上述のような問題を解決するためになされたもので、窒化処理によって低下した閾値電圧を、向上させることができる炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る炭化珪素半導体装置の製造方法は、炭化珪素層上に二酸化珪素を主成分とするゲート絶縁膜が形成された基板を窒化処理する窒化処理工程と、窒化処理工程後、基板を、一酸化二窒素を含む雰囲気中で６００℃以上１０００℃以下の温度で熱処理する熱処理工程と、を備えたものである。
【発明の効果】
【０００７】
この発明に係る炭化珪素半導体装置の製造方法によれば、窒化処理によって低下した閾値電圧を、向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１における炭化珪素半導体装置を示す断面図である。
【図２】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図３】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図４】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図５】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図６】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図７】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図８】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図９】この発明の実施の形態１における窒化処理工程および熱処理工程の温度プロファイルを示す図である。
【図１０】この発明の実施の形態１における熱処理工程における処理時間と閾値電圧の増加量との関係を示すグラフである。
【図１１】この発明の実施の形態１における熱処理工程における処理温度と閾値電圧の増加量との関係を示すグラフである。
【図１２】窒化処理工程のみを施した場合と、この発明の実施の形態１における窒化処理工程および熱処理工程を施した場合の、ゲート電圧とドレイン電流の関係を示すグラフである。
【図１３】チャネル層のドーピング濃度によって閾値電圧の制御を行った場合と、この発明の実施の形態１における熱処理工程によって閾値電圧の制御を行った場合の、ゲート電圧とドレイン電流の関係を示すグラフである。
【図１４】この発明の実施の形態２における炭化珪素半導体装置を示す断面図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
まず、この発明の実施の形態１における炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置１ａの構成を説明する。図１は、この発明の実施の形態１における炭化珪素半導体装置１ａを示す断面図である。ここでは、炭化珪素半導体装置１ａの一例として、ｎチャネル炭化珪素ＭＯＳＦＥＴについて説明する。
【００１０】
図１において、ｎ型（第１導電型）で低抵抗の炭化珪素基板２の一方の面３上に、ｎ型（第１導電型）の炭化珪素ドリフト層６が形成されている。炭化珪素ドリフト層６の表面側には、ｐ型（第２導電型）のベース領域７が、互いに所定間隔だけ離れてそれぞれ形成されている。また、各ベース領域７内の表層部には、ｎ型（第１導電型）のソース領域８が、ベース領域７よりも浅く形成されている。
【００１１】
また、ベース領域７およびソース領域８を含む炭化珪素ドリフト層６の表面には、ソース領域８の一部を除き、ゲート絶縁膜１１が形成されている。さらに、ゲート絶縁膜１１上で、一対のソース領域８同士の間の領域と対向する部位には、ゲート電極１２が形成されている。そして、ソース領域８の表面でゲート絶縁膜１１が形成されていない部位にはソース電極１３が形成され、炭化珪素基板２の他方の面１６にはドレイン電極１７が形成されている。
【００１２】
次に、この発明の実施の形態１における炭化珪素半導体装置１ａの製造方法について説明する。図２〜図７は、それぞれ、この発明の実施の形態１における炭化珪素半導体装置１ａの製造方法の一部を示す断面図である。
【００１３】
まず、一方の面３の面方位が（０００１）面であり、４Ｈのポリタイプを有し、例えば１×１０１９ｃｍ−３程度に不純物ドーピングされたｎ型（第１導電型）で低抵抗の炭化珪素基板２を準備する。そして、図２に示すように、炭化珪素基板２の一方の面３上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、１×１０１５〜１×１０１８ｃｍ−３のｎ型（第１導電型）の不純物濃度で、５〜５０μｍの厚さの炭化珪素ドリフト層６をエピタキシャル成長する。炭化珪素ドリフト層６をこのような条件で形成することにより、数１００Ｖ〜３ｋＶ以上の耐圧を持つ縦型の高耐圧ＭＯＳＦＥＴが実現できる。
【００１４】
次に、炭化珪素ドリフト層６の表面にレジストによってマスクを形成し、炭化珪素ドリフト層６の表面側から、ｐ型（第２導電型）の不純物をイオン注入する。これにより、炭化珪素ドリフト層６に所定間隔だけ離れた一対のｐ型（第２導電型）のベース領域７が形成される。レジストを除去した後の断面図を図３に示す。
【００１５】
このとき、イオン注入するｐ型（第２導電型）の不純物は例えばアルミニウムやホウ素であって、イオン注入する不純物濃度は１×１０１７〜１×１０１９ｃｍ−３の範囲で炭化珪素ドリフト層６のｎ型（第１導電型）の不純物濃度を超えるものとする。また、ｐ型（第２導電型）の不純物のイオン注入の深さは、炭化珪素ドリフト層６の厚さを超えない０．５〜３μｍ程度とする。
【００１６】
次に、炭化珪素ドリフト層６の表面にレジストによってマスクを形成し、炭化珪素ドリフト層６の表面側から、ｎ型（第１導電型）の不純物をイオン注入する。これにより、各ベース領域７内の表層部に、ｎ型（第１導電型）のソース領域８がそれぞれ形成される。レジストを除去した後の断面図を図４に示す。
【００１７】
このとき、イオン注入するｎ型（第１導電型）の不純物は例えば窒素やリンであって、イオン注入する不純物濃度は１×１０１８〜１×１０２１ｃｍ−３の範囲でベース領域７のｐ型（第２導電型）の不純物濃度を超えるものとする。また、ｎ型（第１導電型）の不純物のイオン注入の深さは、ベース領域７の厚さより浅いものとする。
【００１８】
次に、炭化珪素ドリフト層６、ベース領域７およびソース領域８が形成された炭化珪素基板２を、熱処理装置によって、例えばアルゴンなどの不活性ガス雰囲気中で、１３００〜１９００℃の範囲で３０秒〜１時間の高温アニールを行う。この高温アニールにより、イオン注入されたアルミニウムや窒素などが電気的に活性化される。
【００１９】
次に、図５に示すように、ベース領域７およびソース領域８を含む炭化珪素ドリフト層６の表面を熱酸化し、所望の膜厚の二酸化珪素のゲート絶縁膜１１を形成する。ゲート絶縁膜１１の膜厚は１００ｎｍ以下とする。
【００２０】
次に、縦型熱処理炉を用いて、ゲート絶縁膜１１が形成された後の炭化珪素基板２を窒化処理し、その後、熱処理する。これら窒化処理工程および熱処理工程については、後で詳述する。
【００２１】
次に、ゲート絶縁膜１１上に、導電性を有する多結晶珪素膜をＣＶＤ法によって形成し、パターニングすることによりゲート電極１２を形成する。図６に示すように、ゲート電極１２は、一対のベース領域７およびソース領域８が両端部に位置し、ベース領域７間の炭化珪素ドリフト層６が中央に位置するような形状にパターニングされる。このとき、ゲート電極１２は一対のソース領域８と例えば１０ｎｍ〜５μｍの範囲でオーバーラップしていることが望ましい。
【００２２】
次に、図７に示すように、ゲート電極１２が形成された部位およびその周囲を残して、他の部位のゲート絶縁膜１１を除去する。
【００２３】
次に、図８に示すように、前の工程でゲート絶縁膜１１を一部除去することによって、ソース領域１３が表面に露出した部位にソース電極１３を形成する。ソース電極１３としては、アルミニウム合金などを用いる。
【００２４】
最後に、炭化珪素基板２の他方の面１６にドレイン電極１７を形成して、図１に示すこの発明の実施の形態１における炭化珪素半導体装置１ａであるｎチャネルＭＯＳＦＥＴが完成する。ドレイン電極１７としてはアルミニウム合金などを用いる。
【００２５】
次に、前述した、ゲート絶縁膜１１が形成された後の炭化珪素基板２の窒化処理工程と、その後の熱処理工程について詳述する。図９は、この発明の実施の形態１における窒化処理工程および熱処理工程の温度プロファイルを示す図である。図９において、横軸は時間、縦軸は炉内の温度を示す。
【００２６】
まず、ゲート絶縁膜１１が形成された後の炭化珪素基板２を縦型熱処理炉内に導入し、炉内を１．３Ｐａ以下になるまで真空排気して炉内の酸化性ガスを除去する。続いて、炉内にアルゴンなどの不活性ガスを供給し、炉内が大気圧になるようにする。次に、炉内に不活性ガスを供給しながら、炉を加熱する。
【００２７】
炉内が窒化処理を行う所定温度にまで到達すると、炉内に一酸化窒素（ＮＯ）を供給し、窒化処理工程を開始する。窒化処理時の炉内のガス雰囲気は、ＮＯがほぼ１００％の雰囲気でもよいし、アルゴンなどの不活性ガスとＮＯとを混合した雰囲気でもよい。窒化処理の処理温度は１１００℃以上が好ましく、１２００〜１３００℃がより好適である。処理時間は、ゲート絶縁膜１１の膜厚に応じて調整すればよく、例えばゲート絶縁膜１１が５０ｎｍ程度の膜厚の場合、１２００℃で２時間処理すれば充分窒化される。炉内を所定温度で保持し、所定時間が経過すると窒化処理工程が終了する。
【００２８】
窒化処理工程が終了した時点で、炉のヒーターの出力を低下させ、その後の熱処理工程を行う温度まで温度を下げる第１降温工程を開始する。第１降温工程中の炉内のガス雰囲気は、ＮＯがほぼ１００％の雰囲気でもよいし、アルゴンなどの不活性ガスとＮＯとを混合した雰囲気でもよい。また、アルゴンなどの不活性ガス雰囲気でもよい。熱処理工程を行う温度まで炉内の温度が下がると第１降温工程が終了する。
【００２９】
第１降温工程が終了した時点で、炉内に供給するガスを一酸化二窒素（Ｎ２Ｏ）に切り替え、熱処理工程を開始する。熱処理工程中の炉内のガス雰囲気は、Ｎ２Ｏがほぼ１００％の雰囲気でもよいし、制御性を高めるためにアルゴンなどの不活性ガスとＮ２Ｏとを混合した雰囲気でもよい。そして、炉内の温度を所定温度で一定時間保持して熱処理を行い、熱処理工程を終了する。熱処理工程を行う温度は６００〜１０００℃の範囲とし、処理時間は所望の閾値電圧が得られるように適宜決定する。処理温度および処理時間については後で詳述する。尚、第１降温工程終了後、炉内に供給するガスをＮ２Ｏに切り替える前に、炉内のガス雰囲気を不活性ガスで置換したり、一度真空排気した後に不活性ガスで置換したりして、その後に、供給するガスをＮ２Ｏに切り替えて熱処理工程を開始してもよい。
【００３０】
熱処理工程後、所定のスタンバイ温度にまで炉内の温度を下げる第２降温工程を開始する。第２降温工程中の炉内のガス雰囲気は、Ｎ２Ｏがほぼ１００％の雰囲気でもよいし、アルゴンなどの不活性ガスとＮ２Ｏとを混合した雰囲気でもよい。炉内の温度が所定のスタンバイ温度にまで下がると、第２降温工程を終了する。
【００３１】
その後、炉内を不活性ガスに置換するなどした後に、炉内から炭化珪素基板２を取り出す。そして、前述したゲート電極１２を形成する工程へ進む。
【００３２】
ここで、熱処理工程における処理温度および処理時間について説明する。まず、処理温度について説明する。熱処理工程において、Ｎ２Ｏは以下に示す反応を生じる。
【００３３】
Ｎ２Ｏ→Ｎ２＋Ｏ （１）
Ｎ２Ｏ＋Ｏ→Ｎ２＋Ｏ２ （２）
Ｎ２Ｏ＋Ｏ→２ＮＯ （３）
【００３４】
上記の式（１）の反応は緩やかに進行するＮ２Ｏの分解反応であり、原子状酸素が数多く生成される。上記の式（２）および式（３）の反応は、速く進行する反応であり、最終的にＮ２、Ｏ２およびＮＯが生成される。式（３）の反応は、温度が高くなるにつれて反応が促進されるため、温度が高いほど生成されるＮＯが増加する。１０００℃以下では、生成されるＮ２、Ｏ２およびＮＯ全体に対するＮＯの割合は１０％以下であることが、E. P. Gusev et al., ”Growth and characterization of ultrathin nitrided silicon oxide films”, IBM J. RES. DEVELOP. Vol. 43 No. 3 MAY 1999.（以下、「非特許文献２」という）に記載されている。
【００３５】
つまり、１０００℃より高い温度ではＮＯの生成割合が高くなり、炭化珪素／二酸化珪素界面へＮＯが拡散する速度も大きくなるため、効率的に窒化され、閾値電圧が下がってしまう。一方で、１０００℃以下ではＮＯの生成割合が低く、温度が低いため炭化珪素／二酸化珪素界面へＮＯが拡散する速度も小さくなり、窒化されにくくなる。このとき、生成された原子状酸素による改質効果が大きくなり、閾値電圧を上げることができる。Ｎ２Ｏは６００℃程度から分解反応が生じるため、熱処理工程を行う温度は６００〜１０００℃の範囲とする。
【００３６】
次に、処理温度が６００〜１０００℃の範囲で、処理時間を０〜９０分で変化させて熱処理工程を行った実験結果について説明する。図１０は、この発明の実施の形態１における熱処理工程における処理時間と閾値電圧の増加量との関係を示すグラフである。図１０において、横軸は熱処理工程の処理時間、縦軸は熱処理工程を行うことによる閾値電圧の増加量を示す。
【００３７】
図１０から分かるように、閾値電圧の増加量は、いずれの処理温度においても処理時間と比例関係にある。このため、処理温度と処理時間を適切に設定することによって、閾値電圧を細かく制御できる。
【００３８】
Ｎ２Ｏの熱分解反応が生じ始める６００℃では、処理時間に対する閾値電圧の増加量は小さい。そして、ＮＯの生成割合が多くなり始める１０００℃においても、処理時間に対する閾値電圧の増加量は小さい。従って、図１０から、６００℃程度および１０００℃程度の温度は、０．１〜０．２Ｖ単位の閾値電圧の制御に好適である。
【００３９】
また、７００℃以上８００℃以下では、６００℃や１０００℃の場合と比べて、処理時間に対する閾値電圧の増加量は大きい。従って、図１０から、７００〜８００℃の範囲は、１Ｖ単位の閾値電圧の制御に好適である。
【００４０】
図１１は、この発明の実施の形態１における熱処理工程における処理温度と閾値電圧の増加量との関係を示すグラフである。図１１において、横軸は熱処理工程の処理温度、縦軸は熱処理工程を行うことによる閾値電圧の増加量を示す。尚、図１１において処理時間は９０分である。図１１からも、熱処理工程によって閾値電圧を増加させる効果が、処理温度が６００〜１０００℃の範囲で効率良く得られることが分かる。
【００４１】
図１１から、６００℃以上で７００℃より低い温度および９００℃より高く１０００℃以下の温度では、閾値電圧の増加量は小さく、閾値電圧の細かな制御に適している。さらに、６００℃程度および１０００℃程度が、閾値電圧の細かな制御にはより好適である。また、７００℃以上９００℃以下の温度では、閾値電圧の増加量は大きく、閾値電圧を大きく変化させる場合に適している。さらに、７００℃以上８００℃以下の温度が閾値電圧を大きく変化させる場合にはより好適である。
【００４２】
次に、窒化処理工程のみを施してＭＯＳＦＥＴを製造した場合と、この発明の実施の形態１における炭化珪素半導体装置１ａの製造方法に係る窒化処理工程および熱処理工程を施してＭＯＳＦＥＴを製造した場合とを比較した実験結果について説明する。図１２は、窒化処理工程のみを施した場合と、この発明の実施の形態１における窒化処理工程および熱処理工程を施した場合の、ゲート電圧とドレイン電流の関係を示すグラフである。図１２において、横軸はゲート電圧、縦軸はドレイン電流を示す。尚、ここでは、熱処理工程は８００℃で１時間行った。
【００４３】
図１２から、熱処理工程によって閾値電圧が約４Ｖ増加したことが分かる。また、絶縁膜リークなどの異常も無く、正常に動作することが確認できた。
【００４４】
一般的に、閾値電圧の制御は、チャネルが形成される層のドーピング濃度を調整して行うが、この方法では、不純物や界面欠陥などによる散乱の影響が増え、チャネル移動度が大きく低下する。つまり、チャネル層のドーピング濃度による閾値電圧の制御では、閾値電圧とチャネル移動度とはトレードオフの関係にある。
【００４５】
次に、上述のチャネル層のドーピング濃度による閾値電圧の制御と、この発明の実施の形態１における熱処理工程による閾値電圧の制御とを比較した実験結果について説明する。図１３は、チャネル層のドーピング濃度によって閾値電圧の制御を行った場合と、この発明の実施の形態１における熱処理工程によって閾値電圧の制御を行った場合の、ゲート電圧とドレイン電流の関係を示すグラフである。図１３において、横軸はゲート電圧、縦軸はドレイン電流を示す。ここでは、上記の２つの方法において閾値電圧を９Ｖにした場合を示している。
【００４６】
図１３から、チャネル層のドーピング濃度によって閾値電圧を制御した場合と比較して、この発明の実施の形態１における熱処理工程によって閾値電圧を制御した場合の方が、同じゲート電圧に対してドレイン電流が大きく、チャネル移動度が大きいことが分かる。従って、従来のチャネル層のドーピング濃度による方法よりも、この発明の実施の形態１における熱処理工程による方法の方が優れていることが分かる。
【００４７】
この発明の実施の形態１では、以上のようにしたことにより、窒化処理工程によって低下した閾値電圧を、熱処理工程によって向上させることができるという効果がある。そして、従来のチャネル層のドーピング濃度によって閾値電圧を制御する方法と比較して、より大きいチャネル移動度を確保することができる。また、熱処理工程における処理温度と処理時間を調整することによって閾値電圧を細かく制御することも可能である。
【００４８】
さらに、熱処理工程を所定温度で一定時間保持して行うことにより、閾値電圧の制御性を向上させることができる。
【００４９】
また、窒化処理工程をＮＯを含む雰囲気中で１１００℃以上の温度で行うことにより、効率良く窒化処理を行うことができ、効率良くチャネル移動度を向上させることができる。
【００５０】
窒化処理工程後、熱処理工程を行う温度までＮＯを含む雰囲気中で温度を下げる第１降温工程を備えたことにより、第１降温工程中に、窒化処理工程において窒化された部分から窒素が脱離することを抑制することができ、窒素の脱離によるチャネル移動度の低下を抑制することができる。
【００５１】
また、熱処理工程後、所定のスタンバイ温度までＮ２Ｏを含む雰囲気中で温度を下げる第２降温工程を備えたことにより、熱処理工程によって向上した閾値電圧が、第２降温工程中に低下することを抑制することができる。
【００５２】
熱処理工程を、Ｎ２Ｏ雰囲気中で行うことにより、アルゴンなどの不活性ガスとＮ２Ｏとを混合した雰囲気中で行う場合と比べて、熱処理工程に要する時間を短縮することができる。
【００５３】
また、ゲート絶縁膜１１を二酸化珪素によって形成したことにより、ゲート絶縁膜１１を熱酸化によって形成することができ、ゲート絶縁膜１１の形成が容易となる。
【００５４】
尚、この発明の実施の形態１では、熱処理工程を所定温度で一定時間保持して行った。しかし、熱処理工程は、温度を下げながら、上げながらまたは温度に時間変化を与えながら行ってもよい。例えば温度を下げながら行うと、第２降温工程に要する時間を短縮することができる。温度を下げながらの熱処理工程は、閾値電圧を１Ｖより小さい値だけ増加させるには不適であるが、１Ｖ以上増加させる場合は問題ない。
【００５５】
また、この発明の実施の形態１では、窒化処理工程を１１００℃以上で行った。しかし、必ずしも１１００℃以上である必要はなく、１１００℃より低い温度でも可能である。
【００５６】
さらに、この発明の実施の形態１では、窒化処理工程を所定温度で一定時間保持して行った。しかし、窒化処理工程は、温度を下げながら、上げながらまたは温度に時間変化を与えながら行ってもよい。
【００５７】
この発明の実施の形態１では、窒化処理工程をＮＯを含む雰囲気中で行った。しかし、Ｎ２Ｏを含む雰囲気中や、アンモニア（ＮＨ３）を含む雰囲気中で行ってもよいし、プラズマや紫外線により活性した窒素原子によって窒化処理を行ってもよい。ただし、Ｎ２Ｏを含む雰囲気中で窒化処理工程を行う場合は、上述した非特許文献２から、１０００℃以下では生成されるＮＯの割合は低く、窒化を効率良く行うことができないため、ＮＯの生成割合が高くなる１１００℃以上で窒化処理工程を行うのがよい。
【００５８】
尚、この発明の実施の形態１では、ゲート絶縁膜１１を熱酸化によって形成した。しかし、ＣＶＤ法、蒸着法、スパッタ法、イオンクラスタービーム法、分子線エピタキシー法などで形成してもよい。
【００５９】
また、ゲート絶縁膜１１を二酸化珪素によって形成したが、例えば窒化珪素と二酸化珪素とを組合せた積層構造などでもよく、二酸化珪素を主成分とするものであればよい。
【００６０】
この発明の実施の形態１では、ゲート電極１２を多結晶珪素で形成した。しかし、この多結晶珪素の導電型はｎ型でもｐ型でもよく、ｎ型またはｐ型の多結晶炭化珪素でもよい。さらには、アルミニウム、チタン、モリブデン、タンタル、ニオブ、タングステンやそれらの窒化物でもよい。また、ソース電極１３とドレイン電極１７については、アルミニウムで形成したが、上記のゲート電極１２に用いる材料を用いてもよい。
【００６１】
また、この発明の実施の形態１では、炭化珪素基板２として、一方の面３の面方位が（０００１）面であり、４Ｈのポリタイプを有するものを用いた。しかし、面方位は（０００−１）面や（１１−２０）面などでもよく、これらの面方位から傾斜しているものでであってもよい。さらに、ポリタイプとしては６Ｈや３Ｃであってもよい。
【００６２】
尚、この発明の実施の形態１では、炭化珪素半導体装置１ａの一例として、ｎ型を第１導電型、ｐ型を第２導電型としてｎチャネル炭化珪素ＭＯＳＦＥＴについて説明した。しかし、ｐ型を第１導電型、ｎ型を第２導電型としたｐチャネル炭化珪素ＭＯＳＦＥＴについても同様である。
【００６３】
実施の形態２．
図１４は、この発明の実施の形態２における炭化珪素半導体装置１ｂを示す断面図である。図１４において、図１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態１とは、トレンチ構造のＭＯＳＦＥＴである点が相違している。
【００６４】
図１４において、ｎ型（第１導電型）で低抵抗の炭化珪素基板２の一方の面３上に、ｎ型（第１導電型）の炭化珪素ドリフト層６が形成されている。炭化珪素ドリフト層６の表面側にはｐ型（第２導電型）のベース領域７がイオン注入によって形成され、ベース領域７内の表層部にはｎ型（第１導電型）のソース領域８がイオン注入によって、ベース領域７よりも浅く形成されている。
【００６５】
また、炭化珪素ドリフト層６には、炭化珪素ドリフト層６の表面からソース領域８およびベース領域７を貫通し、ソース領域８およびベース領域７が形成されていない炭化珪素ドリフト層６にまで達するトレンチ１８が形成されている。ソース領域８の表面の一部およびトレンチ１８の表面にはゲート絶縁膜１１が形成されている。そして、ソース領域８の表面でゲート絶縁膜１１が形成されていない部位にはソース電極１３が形成され、炭化珪素基板２の他方の面１６にはドレイン電極１７が形成されている。
【００６６】
次に、この発明の実施の形態１における炭化珪素半導体装置１ｂの製造方法について説明する。
【００６７】
まず、ｎ型（第１導電型）で低抵抗の炭化珪素基板２を準備し、一方の面３上にｎ型（第１導電型）の炭化珪素ドリフト層６をエピタキシャル成長する。次に、炭化珪素ドリフト層６の表面側から、ｐ型（第２導電型）の不純物をイオン注入し、ｐ型（第２導電型）のベース領域７が形成される。次に、炭化珪素ドリフト層６の表面側から、ｎ型（第１導電型）の不純物をイオン注入し、ベース領域７内の表層部に、ｎ型（第１導電型）のソース領域８が形成される。次に、イオン注入されたアルミニウムや窒素などを電気的に活性化するために、炭化珪素ドリフト層６、ベース領域７およびソース領域８が形成された炭化珪素基板２を、不活性ガス雰囲気中で高温アニール処理する。
【００６８】
次に、炭化珪素ドリフト層６に、炭化珪素ドリフト層６の表面からソース領域８およびベース領域７を貫通し、ソース領域８およびベース領域７が形成されていない炭化珪素ドリフト層６にまで達するトレンチ１８を形成する。そして、熱酸化により、ソース領域８の表面およびトレンチ１８の表面にゲート絶縁膜１１を形成する。
【００６９】
次に、ゲート絶縁膜１１が形成された後の炭化珪素基板２に対して、窒化処理工程および熱処理工程を行う。窒化処理工程および熱処理工程の条件は、この発明の実施の形態１と同様である。
【００７０】
次に、トレンチ１８の表面に形成されたゲート絶縁膜１１上にゲート電極を形成する。次に、ソース領域８の表面の一部およびトレンチ１８の表面に形成されたゲート絶縁膜１１を残して、他の部位のゲート絶縁膜１１を除去する。次に、前の工程でゲート絶縁膜１１を一部除去することによって、ソース領域１３が表面に露出した部位にソース電極１３を形成する。最後に、炭化珪素基板２の他方の面１６にドレイン電極１７を形成して、図１４に示すこの発明の実施の形態２における炭化珪素半導体装置１ｂが完成する。
【００７１】
以上のようなこの発明の実施の形態２における炭化珪素半導体装置１ｂであるトレンチ構造の炭化珪素ＭＯＳＦＥＴにおいても、ゲート絶縁膜１１を形成した後に窒化処理工程および熱処理工程を行うことによって、この発明の実施の形態１と同様の効果が得られる。
【００７２】
尚、この発明の実施の形態２では、炭化珪素半導体装置１ｂの一例として、ｎ型を第１導電型、ｐ型を第２導電型としたトレンチ構造の炭化珪素ＭＯＳＦＥＴについて説明した。しかし、ｐ型を第１導電型、ｎ型を第２導電型としたトレンチ構造の炭化珪素ＭＯＳＦＥＴについても同様である。
【００７３】
また、この発明の実施の形態２では、炭化珪素半導体装置１ｂの一例として、トレンチ構造の炭化珪素ＭＯＳＦＥＴについて説明した。しかし、これに限らず、炭化珪素ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）においてもゲート絶縁膜１１を形成した後に窒化処理工程および熱処理工程を行うことによって同様の効果が得られる。
【００７４】
尚、この発明の実施の形態２では、この発明の実施の形態１と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【００７５】
以上、この発明の実施の形態１および２について説明した。これらの、この発明の実施の形態１および２で説明した構成は互いに組合せることができる。
【符号の説明】
【００７６】
１ａ、１ｂ 炭化珪素半導体装置
２ 炭化珪素基板
６ 炭化珪素ドリフト層
７ ベース領域
８ ソース領域
１１ ゲート絶縁膜
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
炭化珪素は優れた物性値を持ち、高耐圧、低損失なパワーデバイスの実現を可能にする。しかしながら、炭化珪素を用いてＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を製造する場合、炭化珪素層上に二酸化珪素からなるゲート絶縁膜を形成すると、炭化珪素／二酸化珪素界面に多くの界面準位が形成される。このような伝導帯に近い界面準位の存在によって、ＭＯＳＦＥＴのチャネル移動度はバルク中の電子移動度に比べて極めて小さくなり、オン抵抗値が理想的な値よりも高くなってしまう。従来の炭化珪素半導体装置の製造方法では、上記のような炭化珪素／二酸化珪素界面の界面準位を低減するために、一酸化窒素雰囲気中での熱処理による窒化処理を行っていた。（例えば、非特許文献１参照）
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】G.Y. Chung et al., ”Interface state density and channel mobility for 4H-SiC MOSFETs with nitrogen passivation”, Applied Surface Science 184 (2001) 399-403.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような炭化珪素半導体装置の製造方法にあっては、窒化処理によってチャネル移動度を大きくすることができるが、同時に閾値電圧が低下する。閾値電圧が低下すること自体は低電圧駆動の観点からは好ましいが、炭化珪素半導体装置をパワーデバイスとして用いる場合、高耐圧特性の確保が必要であり、これを実現するためにはある程度の大きさの閾値電圧が必要である。例えば蓄積型チャネルＭＯＳＦＥＴなどの比較的構造の複雑な半導体装置において上記の窒化処理を行うと、閾値電圧が低くなり過ぎてしまい、耐圧が確保できないことがあるという問題点があった。
【０００５】
この発明は、上述のような問題を解決するためになされたもので、窒化処理によって低下した閾値電圧を、向上させることができる炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る炭化珪素半導体装置の製造方法は、炭化珪素層上に二酸化珪素を主成分とするゲート絶縁膜が形成された基板を窒化処理する窒化処理工程と、窒化処理工程後、基板を、一酸化二窒素を含む雰囲気中で６００℃以上１０００℃以下の温度で熱処理する熱処理工程と、を備えたものである。
【発明の効果】
【０００７】
この発明に係る炭化珪素半導体装置の製造方法によれば、窒化処理によって低下した閾値電圧を、向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１における炭化珪素半導体装置を示す断面図である。
【図２】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図３】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図４】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図５】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図６】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図７】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図８】この発明の実施の形態１における炭化珪素半導体装置の製造方法の一部を示す断面図である。
【図９】この発明の実施の形態１における窒化処理工程および熱処理工程の温度プロファイルを示す図である。
【図１０】この発明の実施の形態１における熱処理工程における処理時間と閾値電圧の増加量との関係を示すグラフである。
【図１１】この発明の実施の形態１における熱処理工程における処理温度と閾値電圧の増加量との関係を示すグラフである。
【図１２】窒化処理工程のみを施した場合と、この発明の実施の形態１における窒化処理工程および熱処理工程を施した場合の、ゲート電圧とドレイン電流の関係を示すグラフである。
【図１３】チャネル層のドーピング濃度によって閾値電圧の制御を行った場合と、この発明の実施の形態１における熱処理工程によって閾値電圧の制御を行った場合の、ゲート電圧とドレイン電流の関係を示すグラフである。
【図１４】この発明の実施の形態２における炭化珪素半導体装置を示す断面図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
まず、この発明の実施の形態１における炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置１ａの構成を説明する。図１は、この発明の実施の形態１における炭化珪素半導体装置１ａを示す断面図である。ここでは、炭化珪素半導体装置１ａの一例として、ｎチャネル炭化珪素ＭＯＳＦＥＴについて説明する。
【００１０】
図１において、ｎ型（第１導電型）で低抵抗の炭化珪素基板２の一方の面３上に、ｎ型（第１導電型）の炭化珪素ドリフト層６が形成されている。炭化珪素ドリフト層６の表面側には、ｐ型（第２導電型）のベース領域７が、互いに所定間隔だけ離れてそれぞれ形成されている。また、各ベース領域７内の表層部には、ｎ型（第１導電型）のソース領域８が、ベース領域７よりも浅く形成されている。
【００１１】
また、ベース領域７およびソース領域８を含む炭化珪素ドリフト層６の表面には、ソース領域８の一部を除き、ゲート絶縁膜１１が形成されている。さらに、ゲート絶縁膜１１上で、一対のソース領域８同士の間の領域と対向する部位には、ゲート電極１２が形成されている。そして、ソース領域８の表面でゲート絶縁膜１１が形成されていない部位にはソース電極１３が形成され、炭化珪素基板２の他方の面１６にはドレイン電極１７が形成されている。
【００１２】
次に、この発明の実施の形態１における炭化珪素半導体装置１ａの製造方法について説明する。図２〜図７は、それぞれ、この発明の実施の形態１における炭化珪素半導体装置１ａの製造方法の一部を示す断面図である。
【００１３】
まず、一方の面３の面方位が（０００１）面であり、４Ｈのポリタイプを有し、例えば１×１０１９ｃｍ−３程度に不純物ドーピングされたｎ型（第１導電型）で低抵抗の炭化珪素基板２を準備する。そして、図２に示すように、炭化珪素基板２の一方の面３上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、１×１０１５〜１×１０１８ｃｍ−３のｎ型（第１導電型）の不純物濃度で、５〜５０μｍの厚さの炭化珪素ドリフト層６をエピタキシャル成長する。炭化珪素ドリフト層６をこのような条件で形成することにより、数１００Ｖ〜３ｋＶ以上の耐圧を持つ縦型の高耐圧ＭＯＳＦＥＴが実現できる。
【００１４】
次に、炭化珪素ドリフト層６の表面にレジストによってマスクを形成し、炭化珪素ドリフト層６の表面側から、ｐ型（第２導電型）の不純物をイオン注入する。これにより、炭化珪素ドリフト層６に所定間隔だけ離れた一対のｐ型（第２導電型）のベース領域７が形成される。レジストを除去した後の断面図を図３に示す。
【００１５】
このとき、イオン注入するｐ型（第２導電型）の不純物は例えばアルミニウムやホウ素であって、イオン注入する不純物濃度は１×１０１７〜１×１０１９ｃｍ−３の範囲で炭化珪素ドリフト層６のｎ型（第１導電型）の不純物濃度を超えるものとする。また、ｐ型（第２導電型）の不純物のイオン注入の深さは、炭化珪素ドリフト層６の厚さを超えない０．５〜３μｍ程度とする。
【００１６】
次に、炭化珪素ドリフト層６の表面にレジストによってマスクを形成し、炭化珪素ドリフト層６の表面側から、ｎ型（第１導電型）の不純物をイオン注入する。これにより、各ベース領域７内の表層部に、ｎ型（第１導電型）のソース領域８がそれぞれ形成される。レジストを除去した後の断面図を図４に示す。
【００１７】
このとき、イオン注入するｎ型（第１導電型）の不純物は例えば窒素やリンであって、イオン注入する不純物濃度は１×１０１８〜１×１０２１ｃｍ−３の範囲でベース領域７のｐ型（第２導電型）の不純物濃度を超えるものとする。また、ｎ型（第１導電型）の不純物のイオン注入の深さは、ベース領域７の厚さより浅いものとする。
【００１８】
次に、炭化珪素ドリフト層６、ベース領域７およびソース領域８が形成された炭化珪素基板２を、熱処理装置によって、例えばアルゴンなどの不活性ガス雰囲気中で、１３００〜１９００℃の範囲で３０秒〜１時間の高温アニールを行う。この高温アニールにより、イオン注入されたアルミニウムや窒素などが電気的に活性化される。
【００１９】
次に、図５に示すように、ベース領域７およびソース領域８を含む炭化珪素ドリフト層６の表面を熱酸化し、所望の膜厚の二酸化珪素のゲート絶縁膜１１を形成する。ゲート絶縁膜１１の膜厚は１００ｎｍ以下とする。
【００２０】
次に、縦型熱処理炉を用いて、ゲート絶縁膜１１が形成された後の炭化珪素基板２を窒化処理し、その後、熱処理する。これら窒化処理工程および熱処理工程については、後で詳述する。
【００２１】
次に、ゲート絶縁膜１１上に、導電性を有する多結晶珪素膜をＣＶＤ法によって形成し、パターニングすることによりゲート電極１２を形成する。図６に示すように、ゲート電極１２は、一対のベース領域７およびソース領域８が両端部に位置し、ベース領域７間の炭化珪素ドリフト層６が中央に位置するような形状にパターニングされる。このとき、ゲート電極１２は一対のソース領域８と例えば１０ｎｍ〜５μｍの範囲でオーバーラップしていることが望ましい。
【００２２】
次に、図７に示すように、ゲート電極１２が形成された部位およびその周囲を残して、他の部位のゲート絶縁膜１１を除去する。
【００２３】
次に、図８に示すように、前の工程でゲート絶縁膜１１を一部除去することによって、ソース領域１３が表面に露出した部位にソース電極１３を形成する。ソース電極１３としては、アルミニウム合金などを用いる。
【００２４】
最後に、炭化珪素基板２の他方の面１６にドレイン電極１７を形成して、図１に示すこの発明の実施の形態１における炭化珪素半導体装置１ａであるｎチャネルＭＯＳＦＥＴが完成する。ドレイン電極１７としてはアルミニウム合金などを用いる。
【００２５】
次に、前述した、ゲート絶縁膜１１が形成された後の炭化珪素基板２の窒化処理工程と、その後の熱処理工程について詳述する。図９は、この発明の実施の形態１における窒化処理工程および熱処理工程の温度プロファイルを示す図である。図９において、横軸は時間、縦軸は炉内の温度を示す。
【００２６】
まず、ゲート絶縁膜１１が形成された後の炭化珪素基板２を縦型熱処理炉内に導入し、炉内を１．３Ｐａ以下になるまで真空排気して炉内の酸化性ガスを除去する。続いて、炉内にアルゴンなどの不活性ガスを供給し、炉内が大気圧になるようにする。次に、炉内に不活性ガスを供給しながら、炉を加熱する。
【００２７】
炉内が窒化処理を行う所定温度にまで到達すると、炉内に一酸化窒素（ＮＯ）を供給し、窒化処理工程を開始する。窒化処理時の炉内のガス雰囲気は、ＮＯがほぼ１００％の雰囲気でもよいし、アルゴンなどの不活性ガスとＮＯとを混合した雰囲気でもよい。窒化処理の処理温度は１１００℃以上が好ましく、１２００〜１３００℃がより好適である。処理時間は、ゲート絶縁膜１１の膜厚に応じて調整すればよく、例えばゲート絶縁膜１１が５０ｎｍ程度の膜厚の場合、１２００℃で２時間処理すれば充分窒化される。炉内を所定温度で保持し、所定時間が経過すると窒化処理工程が終了する。
【００２８】
窒化処理工程が終了した時点で、炉のヒーターの出力を低下させ、その後の熱処理工程を行う温度まで温度を下げる第１降温工程を開始する。第１降温工程中の炉内のガス雰囲気は、ＮＯがほぼ１００％の雰囲気でもよいし、アルゴンなどの不活性ガスとＮＯとを混合した雰囲気でもよい。また、アルゴンなどの不活性ガス雰囲気でもよい。熱処理工程を行う温度まで炉内の温度が下がると第１降温工程が終了する。
【００２９】
第１降温工程が終了した時点で、炉内に供給するガスを一酸化二窒素（Ｎ２Ｏ）に切り替え、熱処理工程を開始する。熱処理工程中の炉内のガス雰囲気は、Ｎ２Ｏがほぼ１００％の雰囲気でもよいし、制御性を高めるためにアルゴンなどの不活性ガスとＮ２Ｏとを混合した雰囲気でもよい。そして、炉内の温度を所定温度で一定時間保持して熱処理を行い、熱処理工程を終了する。熱処理工程を行う温度は６００〜１０００℃の範囲とし、処理時間は所望の閾値電圧が得られるように適宜決定する。処理温度および処理時間については後で詳述する。尚、第１降温工程終了後、炉内に供給するガスをＮ２Ｏに切り替える前に、炉内のガス雰囲気を不活性ガスで置換したり、一度真空排気した後に不活性ガスで置換したりして、その後に、供給するガスをＮ２Ｏに切り替えて熱処理工程を開始してもよい。
【００３０】
熱処理工程後、所定のスタンバイ温度にまで炉内の温度を下げる第２降温工程を開始する。第２降温工程中の炉内のガス雰囲気は、Ｎ２Ｏがほぼ１００％の雰囲気でもよいし、アルゴンなどの不活性ガスとＮ２Ｏとを混合した雰囲気でもよい。炉内の温度が所定のスタンバイ温度にまで下がると、第２降温工程を終了する。
【００３１】
その後、炉内を不活性ガスに置換するなどした後に、炉内から炭化珪素基板２を取り出す。そして、前述したゲート電極１２を形成する工程へ進む。
【００３２】
ここで、熱処理工程における処理温度および処理時間について説明する。まず、処理温度について説明する。熱処理工程において、Ｎ２Ｏは以下に示す反応を生じる。
【００３３】
Ｎ２Ｏ→Ｎ２＋Ｏ （１）
Ｎ２Ｏ＋Ｏ→Ｎ２＋Ｏ２ （２）
Ｎ２Ｏ＋Ｏ→２ＮＯ （３）
【００３４】
上記の式（１）の反応は緩やかに進行するＮ２Ｏの分解反応であり、原子状酸素が数多く生成される。上記の式（２）および式（３）の反応は、速く進行する反応であり、最終的にＮ２、Ｏ２およびＮＯが生成される。式（３）の反応は、温度が高くなるにつれて反応が促進されるため、温度が高いほど生成されるＮＯが増加する。１０００℃以下では、生成されるＮ２、Ｏ２およびＮＯ全体に対するＮＯの割合は１０％以下であることが、E. P. Gusev et al., ”Growth and characterization of ultrathin nitrided silicon oxide films”, IBM J. RES. DEVELOP. Vol. 43 No. 3 MAY 1999.（以下、「非特許文献２」という）に記載されている。
【００３５】
つまり、１０００℃より高い温度ではＮＯの生成割合が高くなり、炭化珪素／二酸化珪素界面へＮＯが拡散する速度も大きくなるため、効率的に窒化され、閾値電圧が下がってしまう。一方で、１０００℃以下ではＮＯの生成割合が低く、温度が低いため炭化珪素／二酸化珪素界面へＮＯが拡散する速度も小さくなり、窒化されにくくなる。このとき、生成された原子状酸素による改質効果が大きくなり、閾値電圧を上げることができる。Ｎ２Ｏは６００℃程度から分解反応が生じるため、熱処理工程を行う温度は６００〜１０００℃の範囲とする。
【００３６】
次に、処理温度が６００〜１０００℃の範囲で、処理時間を０〜９０分で変化させて熱処理工程を行った実験結果について説明する。図１０は、この発明の実施の形態１における熱処理工程における処理時間と閾値電圧の増加量との関係を示すグラフである。図１０において、横軸は熱処理工程の処理時間、縦軸は熱処理工程を行うことによる閾値電圧の増加量を示す。
【００３７】
図１０から分かるように、閾値電圧の増加量は、いずれの処理温度においても処理時間と比例関係にある。このため、処理温度と処理時間を適切に設定することによって、閾値電圧を細かく制御できる。
【００３８】
Ｎ２Ｏの熱分解反応が生じ始める６００℃では、処理時間に対する閾値電圧の増加量は小さい。そして、ＮＯの生成割合が多くなり始める１０００℃においても、処理時間に対する閾値電圧の増加量は小さい。従って、図１０から、６００℃程度および１０００℃程度の温度は、０．１〜０．２Ｖ単位の閾値電圧の制御に好適である。
【００３９】
また、７００℃以上８００℃以下では、６００℃や１０００℃の場合と比べて、処理時間に対する閾値電圧の増加量は大きい。従って、図１０から、７００〜８００℃の範囲は、１Ｖ単位の閾値電圧の制御に好適である。
【００４０】
図１１は、この発明の実施の形態１における熱処理工程における処理温度と閾値電圧の増加量との関係を示すグラフである。図１１において、横軸は熱処理工程の処理温度、縦軸は熱処理工程を行うことによる閾値電圧の増加量を示す。尚、図１１において処理時間は９０分である。図１１からも、熱処理工程によって閾値電圧を増加させる効果が、処理温度が６００〜１０００℃の範囲で効率良く得られることが分かる。
【００４１】
図１１から、６００℃以上で７００℃より低い温度および９００℃より高く１０００℃以下の温度では、閾値電圧の増加量は小さく、閾値電圧の細かな制御に適している。さらに、６００℃程度および１０００℃程度が、閾値電圧の細かな制御にはより好適である。また、７００℃以上９００℃以下の温度では、閾値電圧の増加量は大きく、閾値電圧を大きく変化させる場合に適している。さらに、７００℃以上８００℃以下の温度が閾値電圧を大きく変化させる場合にはより好適である。
【００４２】
次に、窒化処理工程のみを施してＭＯＳＦＥＴを製造した場合と、この発明の実施の形態１における炭化珪素半導体装置１ａの製造方法に係る窒化処理工程および熱処理工程を施してＭＯＳＦＥＴを製造した場合とを比較した実験結果について説明する。図１２は、窒化処理工程のみを施した場合と、この発明の実施の形態１における窒化処理工程および熱処理工程を施した場合の、ゲート電圧とドレイン電流の関係を示すグラフである。図１２において、横軸はゲート電圧、縦軸はドレイン電流を示す。尚、ここでは、熱処理工程は８００℃で１時間行った。
【００４３】
図１２から、熱処理工程によって閾値電圧が約４Ｖ増加したことが分かる。また、絶縁膜リークなどの異常も無く、正常に動作することが確認できた。
【００４４】
一般的に、閾値電圧の制御は、チャネルが形成される層のドーピング濃度を調整して行うが、この方法では、不純物や界面欠陥などによる散乱の影響が増え、チャネル移動度が大きく低下する。つまり、チャネル層のドーピング濃度による閾値電圧の制御では、閾値電圧とチャネル移動度とはトレードオフの関係にある。
【００４５】
次に、上述のチャネル層のドーピング濃度による閾値電圧の制御と、この発明の実施の形態１における熱処理工程による閾値電圧の制御とを比較した実験結果について説明する。図１３は、チャネル層のドーピング濃度によって閾値電圧の制御を行った場合と、この発明の実施の形態１における熱処理工程によって閾値電圧の制御を行った場合の、ゲート電圧とドレイン電流の関係を示すグラフである。図１３において、横軸はゲート電圧、縦軸はドレイン電流を示す。ここでは、上記の２つの方法において閾値電圧を９Ｖにした場合を示している。
【００４６】
図１３から、チャネル層のドーピング濃度によって閾値電圧を制御した場合と比較して、この発明の実施の形態１における熱処理工程によって閾値電圧を制御した場合の方が、同じゲート電圧に対してドレイン電流が大きく、チャネル移動度が大きいことが分かる。従って、従来のチャネル層のドーピング濃度による方法よりも、この発明の実施の形態１における熱処理工程による方法の方が優れていることが分かる。
【００４７】
この発明の実施の形態１では、以上のようにしたことにより、窒化処理工程によって低下した閾値電圧を、熱処理工程によって向上させることができるという効果がある。そして、従来のチャネル層のドーピング濃度によって閾値電圧を制御する方法と比較して、より大きいチャネル移動度を確保することができる。また、熱処理工程における処理温度と処理時間を調整することによって閾値電圧を細かく制御することも可能である。
【００４８】
さらに、熱処理工程を所定温度で一定時間保持して行うことにより、閾値電圧の制御性を向上させることができる。
【００４９】
また、窒化処理工程をＮＯを含む雰囲気中で１１００℃以上の温度で行うことにより、効率良く窒化処理を行うことができ、効率良くチャネル移動度を向上させることができる。
【００５０】
窒化処理工程後、熱処理工程を行う温度までＮＯを含む雰囲気中で温度を下げる第１降温工程を備えたことにより、第１降温工程中に、窒化処理工程において窒化された部分から窒素が脱離することを抑制することができ、窒素の脱離によるチャネル移動度の低下を抑制することができる。
【００５１】
また、熱処理工程後、所定のスタンバイ温度までＮ２Ｏを含む雰囲気中で温度を下げる第２降温工程を備えたことにより、熱処理工程によって向上した閾値電圧が、第２降温工程中に低下することを抑制することができる。
【００５２】
熱処理工程を、Ｎ２Ｏ雰囲気中で行うことにより、アルゴンなどの不活性ガスとＮ２Ｏとを混合した雰囲気中で行う場合と比べて、熱処理工程に要する時間を短縮することができる。
【００５３】
また、ゲート絶縁膜１１を二酸化珪素によって形成したことにより、ゲート絶縁膜１１を熱酸化によって形成することができ、ゲート絶縁膜１１の形成が容易となる。
【００５４】
尚、この発明の実施の形態１では、熱処理工程を所定温度で一定時間保持して行った。しかし、熱処理工程は、温度を下げながら、上げながらまたは温度に時間変化を与えながら行ってもよい。例えば温度を下げながら行うと、第２降温工程に要する時間を短縮することができる。温度を下げながらの熱処理工程は、閾値電圧を１Ｖより小さい値だけ増加させるには不適であるが、１Ｖ以上増加させる場合は問題ない。
【００５５】
また、この発明の実施の形態１では、窒化処理工程を１１００℃以上で行った。しかし、必ずしも１１００℃以上である必要はなく、１１００℃より低い温度でも可能である。
【００５６】
さらに、この発明の実施の形態１では、窒化処理工程を所定温度で一定時間保持して行った。しかし、窒化処理工程は、温度を下げながら、上げながらまたは温度に時間変化を与えながら行ってもよい。
【００５７】
この発明の実施の形態１では、窒化処理工程をＮＯを含む雰囲気中で行った。しかし、Ｎ２Ｏを含む雰囲気中や、アンモニア（ＮＨ３）を含む雰囲気中で行ってもよいし、プラズマや紫外線により活性した窒素原子によって窒化処理を行ってもよい。ただし、Ｎ２Ｏを含む雰囲気中で窒化処理工程を行う場合は、上述した非特許文献２から、１０００℃以下では生成されるＮＯの割合は低く、窒化を効率良く行うことができないため、ＮＯの生成割合が高くなる１１００℃以上で窒化処理工程を行うのがよい。
【００５８】
尚、この発明の実施の形態１では、ゲート絶縁膜１１を熱酸化によって形成した。しかし、ＣＶＤ法、蒸着法、スパッタ法、イオンクラスタービーム法、分子線エピタキシー法などで形成してもよい。
【００５９】
また、ゲート絶縁膜１１を二酸化珪素によって形成したが、例えば窒化珪素と二酸化珪素とを組合せた積層構造などでもよく、二酸化珪素を主成分とするものであればよい。
【００６０】
この発明の実施の形態１では、ゲート電極１２を多結晶珪素で形成した。しかし、この多結晶珪素の導電型はｎ型でもｐ型でもよく、ｎ型またはｐ型の多結晶炭化珪素でもよい。さらには、アルミニウム、チタン、モリブデン、タンタル、ニオブ、タングステンやそれらの窒化物でもよい。また、ソース電極１３とドレイン電極１７については、アルミニウムで形成したが、上記のゲート電極１２に用いる材料を用いてもよい。
【００６１】
また、この発明の実施の形態１では、炭化珪素基板２として、一方の面３の面方位が（０００１）面であり、４Ｈのポリタイプを有するものを用いた。しかし、面方位は（０００−１）面や（１１−２０）面などでもよく、これらの面方位から傾斜しているものでであってもよい。さらに、ポリタイプとしては６Ｈや３Ｃであってもよい。
【００６２】
尚、この発明の実施の形態１では、炭化珪素半導体装置１ａの一例として、ｎ型を第１導電型、ｐ型を第２導電型としてｎチャネル炭化珪素ＭＯＳＦＥＴについて説明した。しかし、ｐ型を第１導電型、ｎ型を第２導電型としたｐチャネル炭化珪素ＭＯＳＦＥＴについても同様である。
【００６３】
実施の形態２．
図１４は、この発明の実施の形態２における炭化珪素半導体装置１ｂを示す断面図である。図１４において、図１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態１とは、トレンチ構造のＭＯＳＦＥＴである点が相違している。
【００６４】
図１４において、ｎ型（第１導電型）で低抵抗の炭化珪素基板２の一方の面３上に、ｎ型（第１導電型）の炭化珪素ドリフト層６が形成されている。炭化珪素ドリフト層６の表面側にはｐ型（第２導電型）のベース領域７がイオン注入によって形成され、ベース領域７内の表層部にはｎ型（第１導電型）のソース領域８がイオン注入によって、ベース領域７よりも浅く形成されている。
【００６５】
また、炭化珪素ドリフト層６には、炭化珪素ドリフト層６の表面からソース領域８およびベース領域７を貫通し、ソース領域８およびベース領域７が形成されていない炭化珪素ドリフト層６にまで達するトレンチ１８が形成されている。ソース領域８の表面の一部およびトレンチ１８の表面にはゲート絶縁膜１１が形成されている。そして、ソース領域８の表面でゲート絶縁膜１１が形成されていない部位にはソース電極１３が形成され、炭化珪素基板２の他方の面１６にはドレイン電極１７が形成されている。
【００６６】
次に、この発明の実施の形態１における炭化珪素半導体装置１ｂの製造方法について説明する。
【００６７】
まず、ｎ型（第１導電型）で低抵抗の炭化珪素基板２を準備し、一方の面３上にｎ型（第１導電型）の炭化珪素ドリフト層６をエピタキシャル成長する。次に、炭化珪素ドリフト層６の表面側から、ｐ型（第２導電型）の不純物をイオン注入し、ｐ型（第２導電型）のベース領域７が形成される。次に、炭化珪素ドリフト層６の表面側から、ｎ型（第１導電型）の不純物をイオン注入し、ベース領域７内の表層部に、ｎ型（第１導電型）のソース領域８が形成される。次に、イオン注入されたアルミニウムや窒素などを電気的に活性化するために、炭化珪素ドリフト層６、ベース領域７およびソース領域８が形成された炭化珪素基板２を、不活性ガス雰囲気中で高温アニール処理する。
【００６８】
次に、炭化珪素ドリフト層６に、炭化珪素ドリフト層６の表面からソース領域８およびベース領域７を貫通し、ソース領域８およびベース領域７が形成されていない炭化珪素ドリフト層６にまで達するトレンチ１８を形成する。そして、熱酸化により、ソース領域８の表面およびトレンチ１８の表面にゲート絶縁膜１１を形成する。
【００６９】
次に、ゲート絶縁膜１１が形成された後の炭化珪素基板２に対して、窒化処理工程および熱処理工程を行う。窒化処理工程および熱処理工程の条件は、この発明の実施の形態１と同様である。
【００７０】
次に、トレンチ１８の表面に形成されたゲート絶縁膜１１上にゲート電極を形成する。次に、ソース領域８の表面の一部およびトレンチ１８の表面に形成されたゲート絶縁膜１１を残して、他の部位のゲート絶縁膜１１を除去する。次に、前の工程でゲート絶縁膜１１を一部除去することによって、ソース領域１３が表面に露出した部位にソース電極１３を形成する。最後に、炭化珪素基板２の他方の面１６にドレイン電極１７を形成して、図１４に示すこの発明の実施の形態２における炭化珪素半導体装置１ｂが完成する。
【００７１】
以上のようなこの発明の実施の形態２における炭化珪素半導体装置１ｂであるトレンチ構造の炭化珪素ＭＯＳＦＥＴにおいても、ゲート絶縁膜１１を形成した後に窒化処理工程および熱処理工程を行うことによって、この発明の実施の形態１と同様の効果が得られる。
【００７２】
尚、この発明の実施の形態２では、炭化珪素半導体装置１ｂの一例として、ｎ型を第１導電型、ｐ型を第２導電型としたトレンチ構造の炭化珪素ＭＯＳＦＥＴについて説明した。しかし、ｐ型を第１導電型、ｎ型を第２導電型としたトレンチ構造の炭化珪素ＭＯＳＦＥＴについても同様である。
【００７３】
また、この発明の実施の形態２では、炭化珪素半導体装置１ｂの一例として、トレンチ構造の炭化珪素ＭＯＳＦＥＴについて説明した。しかし、これに限らず、炭化珪素ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）においてもゲート絶縁膜１１を形成した後に窒化処理工程および熱処理工程を行うことによって同様の効果が得られる。
【００７４】
尚、この発明の実施の形態２では、この発明の実施の形態１と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【００７５】
以上、この発明の実施の形態１および２について説明した。これらの、この発明の実施の形態１および２で説明した構成は互いに組合せることができる。
【符号の説明】
【００７６】
１ａ、１ｂ 炭化珪素半導体装置
２ 炭化珪素基板
６ 炭化珪素ドリフト層
７ ベース領域
８ ソース領域
１１ ゲート絶縁膜
【特許請求の範囲】
【請求項１】
炭化珪素層上に二酸化珪素を主成分とするゲート絶縁膜が形成された基板を窒化処理する窒化処理工程と、
前記窒化処理工程後、前記基板を、一酸化二窒素を含む雰囲気中で６００℃以上１０００℃以下の温度で熱処理する熱処理工程と、
を備えた炭化珪素半導体装置の製造方法。
【請求項２】
熱処理工程は、第１の所定温度で一定時間保持して行うことを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
【請求項３】
窒化処理工程は、一酸化窒素、一酸化二窒素またはアンモニアを含む雰囲気中で行うことを特徴とする請求項１または請求項２のいずれかに記載の炭化珪素半導体装置の製造方法。
【請求項４】
窒化処理工程は、１１００℃以上の温度で行うことを特徴とする請求項３記載の炭化珪素半導体装置の製造方法。
【請求項５】
窒化処理工程後、熱処理工程を行う温度まで一酸化窒素、一酸化二窒素またはアンモニアを含む雰囲気中で温度を下げる第１降温工程を備えたことを特徴とする請求項４記載の炭化珪素半導体装置の製造方法。
【請求項６】
熱処理工程後、第２の所定温度まで一酸化二窒素を含む雰囲気中で温度を下げる第２降温工程を備えたことを特徴とする請求項１ないし請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項７】
熱処理工程は、一酸化二窒素雰囲気中で行うことを特徴とする請求項１ないし請求項６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項８】
ゲート絶縁膜は二酸化珪素で形成されたことを特徴とする請求項１ないし請求項７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項９】
熱処理工程は、７００℃以上９００℃以下の温度で行うことを特徴とする請求項１ないし請求項８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１０】
熱処理工程は、６００℃以上で７００℃より低い温度または９００℃より高く１０００℃以下の温度で行うことを特徴とする請求項１ないし請求項８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１】
炭化珪素層上に二酸化珪素を主成分とするゲート絶縁膜が形成された基板を窒化処理する窒化処理工程と、
前記窒化処理工程後、前記基板を、一酸化二窒素を含む雰囲気中で６００℃以上１０００℃以下の温度で熱処理する熱処理工程と、
を備えた炭化珪素半導体装置の製造方法。
【請求項２】
熱処理工程は、第１の所定温度で一定時間保持して行うことを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
【請求項３】
窒化処理工程は、一酸化窒素、一酸化二窒素またはアンモニアを含む雰囲気中で行うことを特徴とする請求項１または請求項２のいずれかに記載の炭化珪素半導体装置の製造方法。
【請求項４】
窒化処理工程は、１１００℃以上の温度で行うことを特徴とする請求項３記載の炭化珪素半導体装置の製造方法。
【請求項５】
窒化処理工程後、熱処理工程を行う温度まで一酸化窒素、一酸化二窒素またはアンモニアを含む雰囲気中で温度を下げる第１降温工程を備えたことを特徴とする請求項４記載の炭化珪素半導体装置の製造方法。
【請求項６】
熱処理工程後、第２の所定温度まで一酸化二窒素を含む雰囲気中で温度を下げる第２降温工程を備えたことを特徴とする請求項１ないし請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項７】
熱処理工程は、一酸化二窒素雰囲気中で行うことを特徴とする請求項１ないし請求項６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項８】
ゲート絶縁膜は二酸化珪素で形成されたことを特徴とする請求項１ないし請求項７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項９】
熱処理工程は、７００℃以上９００℃以下の温度で行うことを特徴とする請求項１ないし請求項８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１０】
熱処理工程は、６００℃以上で７００℃より低い温度または９００℃より高く１０００℃以下の温度で行うことを特徴とする請求項１ないし請求項８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−３８９１９（Ｐ２０１２−３８９１９Ａ）
【公開日】平成２４年２月２３日（２０１２．２．２３）
【国際特許分類】
【出願番号】特願２０１０−１７７７１２（Ｐ２０１０−１７７７１２）
【出願日】平成２２年８月６日（２０１０．８．６）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２４年２月２３日（２０１２．２．２３）
【国際特許分類】
【出願日】平成２２年８月６日（２０１０．８．６）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]