表示装置の欠陥検出方法および表示装置の欠陥検出装置
【課題】 マトリクス構造における進行性のある欠陥を容易に検出可能にする。
【解決手段】 マトリクス構造で格子状に交差する複数のゲート線4c、4d及び複数のデータ線3aを有する。複数のゲート線4c、4d及び複数のデータ線3aの交差部毎に配置された画素部2aに所定の駆動電圧が印加される。駆動電圧よりも大きな電圧を画素部に印加して欠陥110の進行を加速させる工程と、駆動電圧を画素部2aに連続的に印加して欠陥110の進行を加速させる工程との少なくともいずれか一方の工程を有する。
【解決手段】 マトリクス構造で格子状に交差する複数のゲート線4c、4d及び複数のデータ線3aを有する。複数のゲート線4c、4d及び複数のデータ線3aの交差部毎に配置された画素部2aに所定の駆動電圧が印加される。駆動電圧よりも大きな電圧を画素部に印加して欠陥110の進行を加速させる工程と、駆動電圧を画素部2aに連続的に印加して欠陥110の進行を加速させる工程との少なくともいずれか一方の工程を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、マトリクス構造を有する表示装置の欠陥検出方法および表示装置の欠陥検出装置に関するものである。
【背景技術】
【0002】
従来、液晶表示装置などの表示装置の製造工程では、目視によって画素欠陥及び輝度ムラなどの表示欠陥を検査していた。この目視による検査は、1個の画素欠陥などの検出が困難であり、手間も掛かるために、液晶表示装置の低コスト化及び高品質化を阻害している。また、近年においては、液晶表示装置の表示欠陥について機械的に検出する方法が提案されている。例えば、液晶表示装置の表示領域をカメラで撮像して、その液晶表示装置の輝度ムラを判定する手法が考え出されている(例えば、特許文献1参照)。
【0003】
また、液晶表示装置の各画素ドットを構成する各色ドット毎に、画素ドットのピッチの1/n(n=30)のピクセルピッチのラインセンサで撮像し、その撮像した画像を解析する対象となる表示欠陥の種類に応じて画像の解像度を選択し、選択した解像度の画像から対象となる種類の表示欠陥を検出する手法も考え出されている(例えば、特許文献2参照)。
【特許文献1】特開平6−325905号公報
【特許文献2】特開2004−279239号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、上述したような従来技術には、以下のような問題が存在する。
表示欠陥には、例えばTFT(薄膜トランジスタ)のゲート絶縁膜による電気的欠陥(微小なリーク電流を伴う)のように、初期的には問題が生じなくても経時的に劣化が進行して、最終的に常時点灯等の画素欠陥になるものがある。上述した従来技術は、このような進行性のある欠陥を初期的に検出するものではないため、例えばバーンインと称される高温、長時間のスクリーニング試験等を行うことにより、上記欠陥を回避している。
ところが、この方法は、設備・時間・工数等のコストが嵩むという問題があるため、簡単に市場での欠陥発生を回避できる方策が強く望まれていた。
【0005】
本発明は、以上のような点を考慮してなされたもので、マトリクス構造における進行性のある欠陥を容易に検出可能にするマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の表示装置の欠陥検出方法は、マトリクス構造で格子状に交差する複数のゲート線及び複数のデータ線と、前記複数のゲート線及び複数のデータ線の交差部毎に配置された画素部に所定の駆動電圧が印加される表示装置の欠陥検出方法であって、前記駆動電圧よりも大きな電圧を前記画素部に印加して欠陥の進行を加速させる工程と、前記駆動電圧を前記画素部に連続的に印加して欠陥の進行を加速させる工程との少なくともいずれか一方の工程を有することを特徴とするものである。
【0007】
従って、本発明の表示装置の欠陥検出方法では、通常、表示装置に表示させるために画素部に印加する駆動電圧よりも大きな電圧を印加する、または通常パルス状に印加する駆動電圧を連続的に画素部に印加することにより、経時的に進行する劣化を加速させて顕在化させることが可能になり、容易に画素欠陥を検出することができる。
この場合、欠陥の進行加速後の画素部に対して、前記所定の駆動電圧を印加することにより、画素欠陥を容易に検出することが可能になる。
【0008】
進行を加速させる欠陥としては、前記画素部の絶縁膜における欠陥を対象とすることができる。これにより、絶縁膜の欠陥による電流リーク等の電気的欠陥の発生を未然に防止することが可能になる。
画素部の絶縁膜としては、前記ゲート線を絶縁させるゲート絶縁膜や、補助容量を構成する絶縁膜を検出対象とすることができる。
【0009】
また、前記駆動電圧よりも大きな電圧としては、前記絶縁膜の耐圧に基づく大きさで印加されることが好ましい。
これにより、本発明では、欠陥の進行加速のために電圧を印加したときに絶縁膜が破損してしまうことを防止できる。
【0010】
また、本発明の表示装置の欠陥検出方法は、前記画素部を駆動する薄膜トランジスタからなるスイッチング素子が配置され、前記ゲート線は、前記薄膜トランジスタのゲートに接続されているゲート線であり、前記データ線は、前記薄膜トランジスタのソース又はドレインに接続されていることが好ましい。
本発明によれば、例えば、データ線に接続されている1つの薄膜トランジスタのドレインと、その薄膜トランジスタのゲートに接続されているゲート線との間で進行性の欠陥がある場合、これらの間に欠陥の進行を加速させる大きな電圧または連続的な電圧を印加することにより、画素欠陥を検出することができる。
【0011】
また、本発明の表示装置の欠陥検出方法は、前記薄膜トランジスタのドレイン又はソースには、少なくとも液晶を挟持する一対の電極における一方の電極が接続されており、前記一対の電極における他方の電極には、データ線より一方の電極に入力される信号と同一の電位が印加されることが好ましい。
したがって、本発明は、マトリクス構造を有してなる液晶表示装置について、欠陥を顕在化させて画素欠陥を容易に検出することが可能になる。また、本発明では、一対の電極の間に挟持された液晶の劣化につながる直流印加を避けることが可能になる。
【0012】
一方、本発明の表示装置の欠陥検出装置は、マトリクス構造で格子状に交差する複数のゲート線及び複数のデータ線を有し、前記複数のゲート線及び複数のデータ線の交差部毎に配置された画素部に所定の駆動電圧が印加される表示装置の欠陥検出装置であって、前記駆動電圧よりも大きな電圧を前記画素部に印加して欠陥の進行を加速させる欠陥加速手段と、前記駆動電圧を前記画素部に連続的に印加して欠陥の進行を加速させる欠陥加速手段との少なくともいずれか一方の装置を有することを特徴としている。
【0013】
従って、本発明では、通常、表示装置に表示させるために画素部に印加する駆動電圧よりも大きな電圧を印加する、または通常パルス波で印加する駆動電圧を連続的に画素部に印加することにより、経時的に進行する劣化を加速させて顕在化させることが可能になり、容易に画素欠陥を検出することができる。
この場合、欠陥の進行加速後の画素部に対して、前記所定の駆動電圧を印加することにより、画素欠陥を容易に検出することが可能になる。
【0014】
また、本発明の表示装置の欠陥検出装置は、前記表示装置には、前記画素部を駆動する薄膜トランジスタからなるスイッチング素子が配置され、前記欠陥加速手段は、前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全てに対して、前記スイッチング素子を作動させる信号を印加するゲート信号印加手段と、前記複数のデータ線に、前記駆動電圧よりも大きな電圧に対応した信号を印加するデータ信号印加手段とを有することが好ましい。
【0015】
従って、本発明では、ゲート信号印加手段により、複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全てに対して、前記スイッチング素子を作動させる信号を印加するとともに、データ信号印加手段により、前記駆動電圧よりも大きな電圧に対応した信号(例えば相対的に電圧を大きくするために負の電位となる信号)を印加することにより、画素部のスイッチング素子に駆動電圧よりも大きな電圧を印加して、潜在する進行性の欠陥を顕在化させることが可能になる。
【0016】
また、本発明の表示装置の欠陥検出装置は、前記画素部は、一方の電極が前記薄膜トランジスタのドレイン又はソースに接続された一対の電極を有し、前記欠陥加速手段は、前記一対の電極の他方に前記駆動電圧よりも大きな電圧に対応した信号を印加する電極信号印加手段を有することが好ましい。
従って、本発明では、電極信号印加手段により電極の他方に例えば相対的に電圧を大きくするために負の電位となる信号を印加することにより、画素部のスイッチング素子に駆動電圧よりも大きな電圧を印加して、潜在する進行性の欠陥を顕在化させることが可能になる。
【0017】
また、本発明の表示装置の欠陥検出装置としては、前記一対の電極は、少なくとも液晶を挟持することが好ましい。
これにより、本発明では、マトリクス構造を有してなる液晶表示装置について、欠陥を顕在化させて画素欠陥を容易に検出することが可能になる。
この構成においては、前記データ線が前記薄膜トランジスタのソース又はドレインに接続され、前記電極信号印加手段は、前記一対の電極における他方の電極に対して、前記データ線から前記一方の電極に入力する信号と同一の電位を印加することが好ましい。
これにより、本発明では、一対の電極の間に挟持された液晶の劣化につながる直流印加を避けることが可能になる。
【0018】
さらに、本発明の表示装置の欠陥検出装置としては、前記一対の電極が絶縁膜を挟んで補助容量を形成する構成も好適に採用できる。
これにより、本発明では、絶縁膜の欠陥による電流リーク等の欠陥を顕在化させて、画素TFTや、補助容量に起因する画素欠陥を容易に検出することが可能になる。
【発明を実施するための最良の形態】
【0019】
以下、本発明の表示装置の欠陥検出方法および表示装置の欠陥検出装置の実施の形態を、図1ないし図11を参照して説明する。
(第1実施形態)
図1は、TFT駆動によるアクティブマトリクス方式の液晶表示装置(表示装置)に用いられるマトリクス構造とそのマトリクス構造の欠陥検出装置の概要を示す回路図である。
【0020】
本実施形態のマトリクス構造100は、Y軸方向に配置された複数のデータ線3a,3bと、X軸方向に配置された複数のゲート線4a,4b,4c,4d,4eと、が格子状に交差している構造を有してなる。そして、マトリクス構造100におけるデータ線3a,3bとゲート線4a,4b,4c,4d,4eとの交差部位毎にTFT(スイッチング素子)2が配置されている。このTFT2は、例えばnチャネルTFTとする。データ線3a,3bには、そのデータ線3a,3bの近傍に配置されているTFT2のソースが電気的に接続されている。ゲート線4a,4b,4c,4d,4eには、そのゲート線4a,4b,4c,4d,4eの近傍に配置されているTFT2のゲートが電気的に接続されている。
【0021】
また、マトリクス構造100におけるデータ線3a,3bとゲート線4a,4b,4c,4d,4eとの交差部位毎に、液晶画素1が配置されている。液晶画素1は、液晶を画素電極(電極)1aと対向電極(電極)1bとで挟持する構成を有してなる。画素電極1aは、TFT2のドレインに電気的に接続されている。対向電極1bには、基準電位(例えば−4ボルト)及び欠陥検出用の電位(例えば−6ボルト)を印加する電極信号印加手段25(図2参照)が接続されている。
また、各TFT2のドレインには、一対の電極5a、5bを有する補助容量5が電気的に接続されている。電極5a、5bの中、電極5b(他方の電極)には上述した電極信号印加手段25が接続されている。
なお、これら液晶画素1、TFT2及び補助容量5により、本発明に係る画素部が構成される。
【0022】
このような構成のマトリクス構造100は、TFT2によって明暗などが駆動制御される複数の液晶画素1が碁盤の目のように配置されており、所望形状の画像を表示することができる。画像表示においては、データ線3a,3bに画像信号が供給され、ゲート線4a,4b,4c,4d,4eには走査線信号が供給されることとなる。例えば、通常表示では、ゲート線4a,4b,4c,4d,4eに順次印加されるパルス状の走査線信号によって、各TFT2が一定期間だけON(導通状態)となる。この一定期間に、データ線3a,3bに印加されている画像信号がTFT2を通って画素電極1aに印加される。画素電極1aに印加されされた画像信号(電位)は、補助容量5によって一定期間保持される。画素電極1aと対向電極1bで挟持されている液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化して、光の透過率を変調し、階調表示を可能にする。これにより、その液晶画素1は、一定期間、画像信号に応じたほぼ一定の明度になる。なお、図1においては、画像信号供給部及び走査線信号供給部は示していない。また、各液晶画素1にカラーフィルタを重ねることにより、カラー画像を表示する構成ともなる。
【0023】
また、図1では本発明の実施形態に係るマトリクス構造の欠陥検出装置も示している。
本マトリクス構造の欠陥検出装置は、データ線3a,3bに画像信号を供給するデータ信号印加手段20と、ゲート線4a〜4eに走査線信号を供給するゲート信号印加手段30と、上記電極信号印加手段25とからなる欠陥加速手段を有して構成されている。
ゲート信号印加手段30は、ゲート線4a,4b,4c,4d,4eの全てに、TFT2をON(導通状態)させる信号(走査線信号)を印加することができるものである。したがって、ゲート信号印加手段30は、ゲート線4a,4b,4c,4d,4eに電気的に接続する端子と、その端子に上記ONさせる信号を出力する手段とを有している。
【0024】
次に、本実施形態に係る欠陥検出装置を用いた表示装置の欠陥検出方法について説明する。ここでは、TFT2(ゲートとソース・ドレインとの間)に進行性の欠陥が存在する場合について説明する。
ここでは、表示装置の通常駆動時には、データ信号印加手段20によってデータ線3a、3bには1.4〜3.8Vの交流電圧が印加され、電極信号印加手段25によって対向電極1bには0〜4.4Vの交流電圧が印加されるものとする。また、通常駆動時には、ゲート信号印加手段30によってゲート線4a〜4eには、図3に実線で示すように、8.5Vのパルス状の電圧が印加される。なお、パルス状電圧が印加される周期は、例えばVGAで640(垂直画素)×480(水平画素)の表示パネルで、周波数が40Hzの場合、1/(480×40)secとなる。
このような電圧が印加される場合、通常駆動時の駆動電圧としては最大約8.5Vの電圧がTFT2に印加されることになる。
【0025】
まず、ゲート信号印加手段30によって、全てのゲート線(ここでは4a〜4e)に対してTFT2をON(導通状態)とするパルス状電圧(走査線信号)を印加する。このときの走査線信号は、図3に二点鎖線で示すように、通常駆動時よりも大きな電圧V1として12Vで印加する。また、データ線3a、3bに対しては、データ信号印加手段20によって、駆動電圧よりも大きな電圧に対応する信号としてDCの−6Vを印加する。さらに、対向電極1bに対しても、同様に駆動電圧よりも大きな電圧に対応する信号として電極信号印加手段25によって、データ線3a、3bから入力信号と同一の電位、DCの−6Vを印加する。
【0026】
これにより、TFT2のゲート−ソース間、及びゲート−ドレイン間には、それぞれ走査線信号の印加周期毎に18Vの電圧が印加されることになる。
このように、通常駆動時の駆動電圧よりも大きな電圧を印加することにより、TFT2に存在する微小欠陥は劣化の進行が加速されて成長することになる。
このとき、液晶画素1においては、データ線3a、3bから画素電極1aに入力する信号の電位と、電極信号印加手段25によって印加される対向電極1bの電位とが同一であるため、電極1a、1bの間に挟持された液晶の劣化につながる直流印加を避けることができる。
【0027】
続いて、TFT2において加速進行した欠陥を検出する工程について説明する。
ここでは、本実施形態のマトリクス構造100が、画素電極1a、1bに電圧を印加していない状態において画素が明(白)状態となり、電圧を印加している状態において画素が暗(黒)状態となるノーマリホワイト型の表示装置をなすものとする。
【0028】
この欠陥検出工程では、通常駆動時の駆動電圧を印加する。
すなわち、ゲート信号印加手段30によってゲート線4a〜4eに上述した通常駆動時のパルス状電圧を印加するとともに、データ信号印加手段20によってデータ線3a、3bに通常駆動時の電圧を印加する。このとき、画素が白と黒との中間の灰色となる中間電位をデータ線3a、3bに印加する。
これにより、欠陥が存在しない図2に示すTFT2bにおいては、印加された中間電位の電流がデータ線3a、3bを介して液晶画素1に流れ、画素電極1aが高電位になることでこの画素は灰色に表示される。
【0029】
一方、成長した欠陥が存在するTFT2aにおいては、データ線3aを介して供給される中間電位の電圧に加えて、ゲート線4dに印加されている走査線信号(例えば8.5ボルトの電位)により、図2に示す電流y1が欠陥110を介して流れる。この電流y1の一部は電流y2となり、画素電極1aを高電位(例えば8ボルト)にする。従って、画素電極1aが電流y2によって高電位になると、その画素電極1aに係る液晶画素1は「黒」表示となる。電流y1の一部は電流y3となり補助容量5を充電し、液晶画素1の「黒」表示が一定期間維持されることになる。つまり、マトリクス構造100においては、図4に示すように、画素欠陥110が存在する画素のみが黒表示され、画素欠陥110が存在しない画素については灰表示されることで、画素欠陥を検出できる。また、欠陥が劣化進行した画素のみ常時黒表示と、カラー表示パネルでは赤、緑、青ラスターの三つを表示させることで、欠陥を検出することもできる。
【0030】
このように本実施の形態では、初期的には問題とならずに経時的に劣化が進行する欠陥が存在する場合でも、駆動電圧よりも大きな電圧を印加して欠陥の進行を加速させるので、短時間で欠陥を顕在化させて、目視又は撮像手段などを用いて容易に検出することが可能になる。そのため、従来のようにバーンイン等のコストが嵩むスクリーニング試験を実施する必要がなくなり、コストアップを抑えることができる。
また、本実施の形態では、劣化の進行加速後の欠陥を駆動電圧を印加するという通常駆動で検出しているので、別途検出用のシーケンスや装置を設けたりする必要がなく、生産性の向上に寄与できる。
【0031】
(第2実施形態)
続いて、欠陥検出方法の第2実施形態について説明する。
上記第1実施形態では、通常駆動時よりも高いパルス状電圧V1(図3参照)を走査線信号として印加する構成としたが、本実施形態では通常駆動時の駆動電圧を印加する場合について説明する。
すなわち、本実施形態では、図3に二点鎖線で示すように、大きさは駆動電圧である8.5Vの電圧を連続的に印加する信号V2を供給する。
【0032】
このように、通常駆動時には、1/(480×40)sec毎に印加されていた駆動電圧が、例えば1秒間印加されることにより、通常駆動時と比較すると480倍の時間で印加されるため、本実施形態では、数秒間(例えば2〜3秒間)の連続印加で劣化の進行を加速させ、短時間で欠陥を顕在化させることができ、目視又は撮像手段などを用いて容易に検出することが可能になる。
【0033】
(第3実施形態)
続いて、欠陥検出方法の第3実施形態について説明する。
上記第1実施形態では、TFT2に進行性の欠陥が存在する場合について説明したが、第3実施形態では、補助容量5に進行性の欠陥が存在する場合について、図5及び図6を参照して説明する。
【0034】
本実施形態では、劣化を加速する工程として、まずゲート信号印加手段30によって、全てのゲート線(ここでは4a〜4e)に対してTFT2をON(導通状態)とするパルス状電圧(走査線信号)を印加する。このときの走査線信号は、通常駆動時よりも大きな電圧として12Vで印加する。
さらに、補助容量5を構成する電極5a、5b間に大きな電圧が印加されるように、データ線3a、3bに対しては、データ信号印加手段20によってDCの10Vを印加する。さらに、対向電極1bに対しても、駆動電圧よりも大きな電圧に対応する信号として、電極信号印加手段25によってDCの−8Vを印加する。
【0035】
これにより、電極5a、5b間には、それぞれ走査線信号の印加周期毎に18Vの電圧が印加されることになる。
このように、通常駆動時の駆動電圧よりも大きな電圧を印加することにより、補助容量5に存在する微小欠陥は劣化の進行が加速されて成長することになる。
【0036】
続いて、補助容量5において加速進行した欠陥を検出する工程について説明する。
ここでも、本実施形態のマトリクス構造100が、上述したノーマリホワイト型の表示装置をなすものとする。
この欠陥検出工程では、通常駆動時の駆動電圧として、液晶画素1が黒表示する信号を印加する。
すなわち、ゲート信号印加手段30によってゲート線4a〜4eに上述した通常駆動時のパルス状電圧を印加するとともに、データ信号印加手段20によってデータ線3a、3bに黒表示用の駆動電圧を印加する。
【0037】
これにより、欠陥が存在しない図5に示すTFT2bを含む図面上方に位置する画素部においては、データ信号印加手段20によって印加された電流y11がデータ線3a、3bを介してON状態のTFT2bを流れ、電流y12、y13となる。そこで、電流y12が流入する画素電極1aに係る液晶画素1は、画素電極1aが高電位になることで「黒」表示となる。また、電流y13により補助容量5が充電され、その液晶画素1の「黒」表示が一定期間維持される。
【0038】
一方、成長した欠陥110が存在する図面下方に位置する画素部においても、データ信号印加手段20によって印加された電流y11がデータ線3a、3bを介してON状態のTFT2aを流れ、電流y12、y13となる。そして、電流y12が流入する画素電極1aに係る液晶画素1は、画素電極1aが高電位になることで「黒」表示となる。ところが、補助容量5においては電極5a、5b間で成長した欠陥により電流リーク(短絡)が生じるため、電極5aに入力した電流y13は充電されることなく、電極5bから流出する。そのため、液晶画素1は瞬間的に「黒」表示となった後に、通常状態の「白」表示となる。
【0039】
つまり、本実施形態では、マトリクス構造100において、図6に示すように、画素欠陥110が存在する画素のみが実質的に常時輝点の白表示となり、画素欠陥110が存在しない画素については黒表示されることで、目視又は撮像手段などを用いて容易に画素欠陥を検出可能となる。
【0040】
(液晶表示装置)
図7は、本実施形態の応用例に係る液晶表示装置の要部を示す平面図である。この液晶表示装置の要部は、上記本実施形態に係る表示装置の欠陥検出方法および表示装置の欠陥検出装置で欠陥検査されるマトリクス構造を有してなるものである。なお、図7において、図1に示す構成要素と同一のものには同一符号を付けている。
【0041】
本液晶表示装置の要部は、マトリクス構造100に相当する構成をなすTFTアレイ基板7を有する。そして、図7に示すように、TFTアレイ基板7上に、インジウム錫酸化物(Indium Tin Oxide, 以下、ITOと略記する)等の透明導電膜からなる複数の画素電極1a(輪郭を破線で示す)がマトリクス状に配置されており、画素電極1aの紙面縦方向に延びる辺に沿ってデータ線3(輪郭を2点鎖線で示す)が設けられ、紙面横方向に延びる辺に沿ってゲート線(走査線)4および容量線6(ともに輪郭を実線で示す)が設けられている。
【0042】
本液晶表示装置の要部において、ゲート線4は、複数のデータ線3に交差する主ゲート線4Aと、該主ゲート線4Aから分岐して延びた分岐ゲート線4Bとを備え、ポリシリコン膜からなる半導体層8(輪郭を1点鎖線で示す)には、分岐ゲート線4Bおよび主ゲート線4Aに交差するL字状部8aが形成されている。すなわち、このL字状部8aは、主ゲート線4Aおよび分岐ゲート線4Bと交差して、2つのチャネル領域を形成している。
【0043】
半導体層8のL字状部8aの両端にコンタクトホール9,10が形成され、一方のコンタクトホール9はデータ線3と半導体層8のソース領域とを電気的に接続するソースコンタクトホールとなり、他方のコンタクトホール10はドレイン電極11(輪郭を2点鎖線で示す)と半導体層8のドレイン領域とを電気的に接続するドレインコンタクトホールとなっている。すなわち、ソースコンタクトホール9とドレインコンタクトホール10とは、ゲート線4を挟んで互いに反対側に配設されている。また、ドレイン電極11上のドレインコンタクトホール10が設けられた側と反対側の端部には、ドレイン電極11と画素電極1aとを電気的に接続するための画素コンタクトホール12が形成されている。
【0044】
本液晶表示装置の要部におけるTFT2は、半導体層8のL字状部8aで主ゲート線4Aおよび分岐ゲート線4Bに交差しており、半導体層8とゲート線4が2回交差していることになるため、1つの半導体層上に2つのゲートを有するTFT、いわゆるデュアルゲート型TFTを構成する。また、容量線6はゲート線4に沿って紙面横方向に並ぶ画素を貫くように延びるとともに、分岐した一部6aがデータ線3に沿って紙面縦方向に延びている。そこで、ともにデータ線3に沿った半導体層8と容量線6とこれらに挟持された後述するゲート絶縁膜44によって蓄積容量(補助容量)5が形成されている。なお、本実施形態では、分岐ゲート線4Bの半分を、データ線3の幅を拡げた幅広部3Aで覆うことにより、この部分のチャネル領域に光が入ることを抑制している。
【0045】
図8は、TFTアレイ基板7の断面構造を示す図である。図8に示すように、TFTアレイ基板7はガラス基板41を支持基板として内面上に下地絶縁膜42を介してTFT2が形成されている。該TFT2は、ゲート線4、該ゲート線4からの電界によりチャネルが形成される半導体層8のチャネル領域50、ゲート線4と半導体層8とを絶縁する絶縁薄膜であるゲート絶縁膜44、データ線3、半導体層8のソース領域49及びドレイン領域51を備えている。
【0046】
また、ゲート線4及びゲート絶縁膜44上を含むガラス基板41上には、ソース領域49へ通じるソースコンタクトホール9及びドレイン領域51へ通じるドレインコンタクトホール10がそれぞれ形成された第1層間絶縁層52が形成されている。つまり、データ線3は、第1層間絶縁層52を貫通するソースコンタクトホール9を介してソース領域49に電気的に接続されている。さらに、データ線3及び第1層間絶縁層51上には、ドレイン領域51へ通じるドレインコンタクトホール10が形成された第2層間絶縁層53が形成されている。つまり、ドレイン領域51は、第1層間絶縁層52及び第2層間絶縁層53を貫通するドレインコンタクトホール10を介してドレイン電極11及び画素電極1aに電気的に接続されている。また、第2層間絶縁層53及び画素電極1a上には、ラビング処理により一定のラビング方向Yに配向処理が施された配向膜54が設けられている。この配向膜54は、ポリイミド系の高分子樹脂からなる水平配向膜である。
【0047】
なお、上記幅広部(遮光層)3A及び容量線(遮光層)6は、各画素の表示領域以外の領域を遮光するいわゆるブラックマトリクスとして機能する。すなわち、幅広部3A及び容量線6は、ディスクリネーション部を隠す機能に加え、対向基板15の側からの入射光がTFT2の半導体層8におけるチャネル領域50、ソース領域49及びドレイン領域51等に侵入することを防止すると共に、コントラスト比の向上、カラーフィルタ色材の混色防止等の機能を有している。
【0048】
本液晶表示装置の要部では、幅広部3A及び容量線6と画素電極1aとの重なり部(図7中のハッチング部分)が、画素電極1aの周縁部分のうちラビング方向Yの逆方向側の周縁部分(ディスクリネーションが大きい領域)と重なる領域がラビング方向Yの順方向側の周縁部分(ディスクリネーションが小さい領域)よりも広く形成されている。すなわち、重なり部aより重なり部bの幅が広いとともに、重なり部dより重なり部cの幅が広く設定され、重なり部が左右及び上下で非対称になっている。なお、これらの重なり部a,b,c,dの幅は、その部分で生じるディスクリネーションの範囲に応じて決定される。
【0049】
図9はTFTアレイ基板7を有してなる液晶表示装置(表示装置)40の全体構成を示す平面図である。すなわち、図9は本実施形態の応用例に係る液晶表示装置40の全体構成を示している。図10は図9に示す液晶表示装置40の断面図である。
【0050】
図9および図10において、TFTアレイ基板7の上には、シール材28がその縁に沿って設けられており、その内側に並行して額縁としての遮光膜29が設けられている。シール材28の外側の領域には、データ線駆動回路130および外部回路接続端子31がTFTアレイ基板7の一辺に沿って設けられており、ゲート線駆動回路32がこの一辺に隣接する2辺に沿って設けられている。ゲート線4に供給される走査信号遅延が問題にならないのならば、ゲート線駆動回路32は片側だけでも良いことは言うまでもない。また、データ線駆動回路130を画像表示領域の辺に沿って両側に配列してもよい。例えば、奇数列のデータ線3は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線3は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線3を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。さらに、TFTアレイ基板7の残る一辺には、画像表示領域の両側に設けられたゲート線駆動回路32間をつなぐための複数の配線33が設けられている。また、内側に対向電極が形成された対向基板15のコーナー部の少なくとも1箇所には、TFTアレイ基板7と対向基板15との間で電気的導通をとるための導通材34が設けられている。そして、シール材28とほぼ同じ輪郭を持つ対向基板15が該シール材28によりTFTアレイ基板7に固着されている。
【0051】
本液晶表示装置40では、幅広部3A及び容量線6と画素電極1aとの重なり部において、画素電極1aの周縁部分のうちラビング方向Yの逆方向側の周縁部分と重なる領域がラビング方向Yの順方向側と重なる領域よりも広く形成されているので、ラビング方向で決まるディスクリネーションの大きさに応じて適切な大きさのブラックマトリクス(重なり部)が配置されて、開口部からディスクリネーションが出ることを防ぐことができるとともに、ディスクリネーションが小さい部分において必要以上に遮光しないことにより開口率を向上させることができる。
【0052】
なお、上記液晶表示装置40では、遮光層としてデータ線3の一部である幅広部3A及び容量線6を用いたが、これらとは別に遮光層を設けても構わない。例えば、対向基板15の内側にブラックマトリクスを形成してもよい。
但し、本液晶表示装置40のようにデータ線3の幅広部3A及び容量線6をブラックマトリクスとしても機能させれば、別個にブラックマトリクスとなる遮光層を対向基板15等に設ける必要が無く、構造の簡略化及び製造工程の削減を図ることができる。
【0053】
さらに、液晶表示装置40の構成要素であるTFTアレイ基板7の製造工程では、本発明の実施形態に係るマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置を用いている。これにより、例えばゲート絶縁膜44に進行性の欠陥が存在して、最終的に上述したTFT2や補助容量5に電流リークが生じる虞がある場合でも、予め製造工程で欠陥の進行を加速させることにより、画素欠陥として容易、且つ高精度に検出することができる。したがって、本応用例によれば、高品位且つ低価格の液晶表示装置40を提供することが可能になる。
【0054】
(電子機器)
次に上記応用例の液晶表示装置40を構成要素とする他の電子機器について説明する。
図11(a)は、携帯電話の一例を示した斜視図である。図11(a)において、符号500は携帯電話本体を示し、符号501は上記応用例の液晶表示装置40を有してなる表示部を示している。図11(b)は、腕時計型電子機器の一例を示した斜視図である。
図11(b)において、符号600は時計本体を示し、符号601は上記応用例の液晶表示装置40を有してなる表示部を示している。図11(c)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図11(c)において、符号700は情報処理装置、符号701はキーボードなどの入力部、符号702は上記応用例の液晶表示装置40を有してなる表示部、符号703は情報処理装置本体を示している。
【0055】
図11に示す電子機器は、上記応用例の液晶表示装置40を有しているので、信頼性が高く、高性能であり、かつ製造コストを低減できる電子機器となることができる。
【0056】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【0057】
例えば、上記実施形態では、通常駆動時よりも高いパルス状電圧を走査線信号として印加する構成、及び通常駆動時の駆動電圧を連続的に印加する構成をそれぞれ例示したが、これらを組み合わせて、通常駆動時よりも高い駆動電圧を連続的に印加する構成としてもよい。この場合、より短時間で進行性の欠陥を顕在化させることが可能になり、欠陥検出工程の効率化に寄与できる。
また、上記実施形態では、ノーマリホワイト型の液晶表示装置について説明したが、ノーマリブラック側の表示装置にも本発明を適用することができる。
【0058】
なお、上記実施形態では、欠陥検出工程で通常駆動時の駆動電圧よりも大きな電圧として18Vを印加する例を示したが、印加電圧が大きすぎる場合は、例えばゲート絶縁膜44を破損させてしまう可能性がある。そのため、欠陥を加速させるために印加する電圧としては、絶縁膜の耐圧に基づいて耐圧以下に設定することが好ましい。
例えば絶縁膜が膜圧750ÅのSiO2で形成されている場合、耐圧は約20Vであるため、上記実施形態では、耐圧の90%程度の18Vを印加電圧とした。従って、欠陥加速用の印加電圧としては、通常駆動時の駆動電圧よりも大きく、且つ対象となる欠陥が存在する絶縁膜の耐圧よりも小さくすることが好ましい(上記実施形態では、8.5V<印加電圧<20V)。
【0059】
また、上記実施形態では、マトリクス構造を有する表示装置の一例として液晶表示装置に用いられるものを挙げて説明したが、本発明はこれに限定されるものではなく、マトリクス構造を有する各種表示装置に適用することができる。すなわち、本発明に係る表示装置の欠陥検出方法および表示装置の欠陥検出装置の適用対象は、有機エレクトロルミネッセンス表示装置、CMOS(Complementary Metal Oxide Semiconductor)などからなるメモリ集積回路又は撮像素子集積回路など、のマトリクス構造が挙げられる。
【図面の簡単な説明】
【0060】
【図1】本発明の実施形態に係るマトリクス構造の欠陥検出装置を示す回路図である。
【図2】同上のマトリクス構造における点状欠陥の周辺の拡大図である。
【図3】本発明の実施形態に係る走査線信号の例を示す波形図である。
【図4】同上のマトリクス構造の欠陥を表示している図である。
【図5】第3実施形態に係るマトリクス構造における点状欠陥の周辺の拡大図である。
【図6】第3実施形態に係るマトリクス構造の欠陥を表示している図である。
【図7】欠陥検出装置で欠陥検査されるマトリクス構造例を示す平面図である。
【図8】同上のマトリクス構造例の断面図である。
【図9】同上のマトリクス構造例を有してなる液晶表示装置を示す平面図である。
【図10】同上の液晶表示装置の断面図である。
【図11】本発明の実施形態に係る電子機器の一例を示す図である。
【符号の説明】
【0061】
1…液晶画素(画素部)、 1a…画素電極(電極)、 1b…対向電極(電極)、 2…TFT(スイッチング素子、薄膜トランジスタ、画素部)、 3a、3b…データ線、 4a〜4e…ゲート線、 5…補助容量(画素部)、 5a、5b…電極、 20…データ信号印加手段(欠陥加速手段、欠陥検出装置)、 25…電極信号印加手段(欠陥加速手段、欠陥検出装置)、 30…ゲート信号印加手段(欠陥加速手段、欠陥検出装置)、 40…液晶表示装置(表示装置)、 44…ゲート絶縁膜(絶縁膜)、 100…マトリクス構造、 110…画素欠陥(欠陥)
【技術分野】
【0001】
本発明は、マトリクス構造を有する表示装置の欠陥検出方法および表示装置の欠陥検出装置に関するものである。
【背景技術】
【0002】
従来、液晶表示装置などの表示装置の製造工程では、目視によって画素欠陥及び輝度ムラなどの表示欠陥を検査していた。この目視による検査は、1個の画素欠陥などの検出が困難であり、手間も掛かるために、液晶表示装置の低コスト化及び高品質化を阻害している。また、近年においては、液晶表示装置の表示欠陥について機械的に検出する方法が提案されている。例えば、液晶表示装置の表示領域をカメラで撮像して、その液晶表示装置の輝度ムラを判定する手法が考え出されている(例えば、特許文献1参照)。
【0003】
また、液晶表示装置の各画素ドットを構成する各色ドット毎に、画素ドットのピッチの1/n(n=30)のピクセルピッチのラインセンサで撮像し、その撮像した画像を解析する対象となる表示欠陥の種類に応じて画像の解像度を選択し、選択した解像度の画像から対象となる種類の表示欠陥を検出する手法も考え出されている(例えば、特許文献2参照)。
【特許文献1】特開平6−325905号公報
【特許文献2】特開2004−279239号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、上述したような従来技術には、以下のような問題が存在する。
表示欠陥には、例えばTFT(薄膜トランジスタ)のゲート絶縁膜による電気的欠陥(微小なリーク電流を伴う)のように、初期的には問題が生じなくても経時的に劣化が進行して、最終的に常時点灯等の画素欠陥になるものがある。上述した従来技術は、このような進行性のある欠陥を初期的に検出するものではないため、例えばバーンインと称される高温、長時間のスクリーニング試験等を行うことにより、上記欠陥を回避している。
ところが、この方法は、設備・時間・工数等のコストが嵩むという問題があるため、簡単に市場での欠陥発生を回避できる方策が強く望まれていた。
【0005】
本発明は、以上のような点を考慮してなされたもので、マトリクス構造における進行性のある欠陥を容易に検出可能にするマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の表示装置の欠陥検出方法は、マトリクス構造で格子状に交差する複数のゲート線及び複数のデータ線と、前記複数のゲート線及び複数のデータ線の交差部毎に配置された画素部に所定の駆動電圧が印加される表示装置の欠陥検出方法であって、前記駆動電圧よりも大きな電圧を前記画素部に印加して欠陥の進行を加速させる工程と、前記駆動電圧を前記画素部に連続的に印加して欠陥の進行を加速させる工程との少なくともいずれか一方の工程を有することを特徴とするものである。
【0007】
従って、本発明の表示装置の欠陥検出方法では、通常、表示装置に表示させるために画素部に印加する駆動電圧よりも大きな電圧を印加する、または通常パルス状に印加する駆動電圧を連続的に画素部に印加することにより、経時的に進行する劣化を加速させて顕在化させることが可能になり、容易に画素欠陥を検出することができる。
この場合、欠陥の進行加速後の画素部に対して、前記所定の駆動電圧を印加することにより、画素欠陥を容易に検出することが可能になる。
【0008】
進行を加速させる欠陥としては、前記画素部の絶縁膜における欠陥を対象とすることができる。これにより、絶縁膜の欠陥による電流リーク等の電気的欠陥の発生を未然に防止することが可能になる。
画素部の絶縁膜としては、前記ゲート線を絶縁させるゲート絶縁膜や、補助容量を構成する絶縁膜を検出対象とすることができる。
【0009】
また、前記駆動電圧よりも大きな電圧としては、前記絶縁膜の耐圧に基づく大きさで印加されることが好ましい。
これにより、本発明では、欠陥の進行加速のために電圧を印加したときに絶縁膜が破損してしまうことを防止できる。
【0010】
また、本発明の表示装置の欠陥検出方法は、前記画素部を駆動する薄膜トランジスタからなるスイッチング素子が配置され、前記ゲート線は、前記薄膜トランジスタのゲートに接続されているゲート線であり、前記データ線は、前記薄膜トランジスタのソース又はドレインに接続されていることが好ましい。
本発明によれば、例えば、データ線に接続されている1つの薄膜トランジスタのドレインと、その薄膜トランジスタのゲートに接続されているゲート線との間で進行性の欠陥がある場合、これらの間に欠陥の進行を加速させる大きな電圧または連続的な電圧を印加することにより、画素欠陥を検出することができる。
【0011】
また、本発明の表示装置の欠陥検出方法は、前記薄膜トランジスタのドレイン又はソースには、少なくとも液晶を挟持する一対の電極における一方の電極が接続されており、前記一対の電極における他方の電極には、データ線より一方の電極に入力される信号と同一の電位が印加されることが好ましい。
したがって、本発明は、マトリクス構造を有してなる液晶表示装置について、欠陥を顕在化させて画素欠陥を容易に検出することが可能になる。また、本発明では、一対の電極の間に挟持された液晶の劣化につながる直流印加を避けることが可能になる。
【0012】
一方、本発明の表示装置の欠陥検出装置は、マトリクス構造で格子状に交差する複数のゲート線及び複数のデータ線を有し、前記複数のゲート線及び複数のデータ線の交差部毎に配置された画素部に所定の駆動電圧が印加される表示装置の欠陥検出装置であって、前記駆動電圧よりも大きな電圧を前記画素部に印加して欠陥の進行を加速させる欠陥加速手段と、前記駆動電圧を前記画素部に連続的に印加して欠陥の進行を加速させる欠陥加速手段との少なくともいずれか一方の装置を有することを特徴としている。
【0013】
従って、本発明では、通常、表示装置に表示させるために画素部に印加する駆動電圧よりも大きな電圧を印加する、または通常パルス波で印加する駆動電圧を連続的に画素部に印加することにより、経時的に進行する劣化を加速させて顕在化させることが可能になり、容易に画素欠陥を検出することができる。
この場合、欠陥の進行加速後の画素部に対して、前記所定の駆動電圧を印加することにより、画素欠陥を容易に検出することが可能になる。
【0014】
また、本発明の表示装置の欠陥検出装置は、前記表示装置には、前記画素部を駆動する薄膜トランジスタからなるスイッチング素子が配置され、前記欠陥加速手段は、前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全てに対して、前記スイッチング素子を作動させる信号を印加するゲート信号印加手段と、前記複数のデータ線に、前記駆動電圧よりも大きな電圧に対応した信号を印加するデータ信号印加手段とを有することが好ましい。
【0015】
従って、本発明では、ゲート信号印加手段により、複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全てに対して、前記スイッチング素子を作動させる信号を印加するとともに、データ信号印加手段により、前記駆動電圧よりも大きな電圧に対応した信号(例えば相対的に電圧を大きくするために負の電位となる信号)を印加することにより、画素部のスイッチング素子に駆動電圧よりも大きな電圧を印加して、潜在する進行性の欠陥を顕在化させることが可能になる。
【0016】
また、本発明の表示装置の欠陥検出装置は、前記画素部は、一方の電極が前記薄膜トランジスタのドレイン又はソースに接続された一対の電極を有し、前記欠陥加速手段は、前記一対の電極の他方に前記駆動電圧よりも大きな電圧に対応した信号を印加する電極信号印加手段を有することが好ましい。
従って、本発明では、電極信号印加手段により電極の他方に例えば相対的に電圧を大きくするために負の電位となる信号を印加することにより、画素部のスイッチング素子に駆動電圧よりも大きな電圧を印加して、潜在する進行性の欠陥を顕在化させることが可能になる。
【0017】
また、本発明の表示装置の欠陥検出装置としては、前記一対の電極は、少なくとも液晶を挟持することが好ましい。
これにより、本発明では、マトリクス構造を有してなる液晶表示装置について、欠陥を顕在化させて画素欠陥を容易に検出することが可能になる。
この構成においては、前記データ線が前記薄膜トランジスタのソース又はドレインに接続され、前記電極信号印加手段は、前記一対の電極における他方の電極に対して、前記データ線から前記一方の電極に入力する信号と同一の電位を印加することが好ましい。
これにより、本発明では、一対の電極の間に挟持された液晶の劣化につながる直流印加を避けることが可能になる。
【0018】
さらに、本発明の表示装置の欠陥検出装置としては、前記一対の電極が絶縁膜を挟んで補助容量を形成する構成も好適に採用できる。
これにより、本発明では、絶縁膜の欠陥による電流リーク等の欠陥を顕在化させて、画素TFTや、補助容量に起因する画素欠陥を容易に検出することが可能になる。
【発明を実施するための最良の形態】
【0019】
以下、本発明の表示装置の欠陥検出方法および表示装置の欠陥検出装置の実施の形態を、図1ないし図11を参照して説明する。
(第1実施形態)
図1は、TFT駆動によるアクティブマトリクス方式の液晶表示装置(表示装置)に用いられるマトリクス構造とそのマトリクス構造の欠陥検出装置の概要を示す回路図である。
【0020】
本実施形態のマトリクス構造100は、Y軸方向に配置された複数のデータ線3a,3bと、X軸方向に配置された複数のゲート線4a,4b,4c,4d,4eと、が格子状に交差している構造を有してなる。そして、マトリクス構造100におけるデータ線3a,3bとゲート線4a,4b,4c,4d,4eとの交差部位毎にTFT(スイッチング素子)2が配置されている。このTFT2は、例えばnチャネルTFTとする。データ線3a,3bには、そのデータ線3a,3bの近傍に配置されているTFT2のソースが電気的に接続されている。ゲート線4a,4b,4c,4d,4eには、そのゲート線4a,4b,4c,4d,4eの近傍に配置されているTFT2のゲートが電気的に接続されている。
【0021】
また、マトリクス構造100におけるデータ線3a,3bとゲート線4a,4b,4c,4d,4eとの交差部位毎に、液晶画素1が配置されている。液晶画素1は、液晶を画素電極(電極)1aと対向電極(電極)1bとで挟持する構成を有してなる。画素電極1aは、TFT2のドレインに電気的に接続されている。対向電極1bには、基準電位(例えば−4ボルト)及び欠陥検出用の電位(例えば−6ボルト)を印加する電極信号印加手段25(図2参照)が接続されている。
また、各TFT2のドレインには、一対の電極5a、5bを有する補助容量5が電気的に接続されている。電極5a、5bの中、電極5b(他方の電極)には上述した電極信号印加手段25が接続されている。
なお、これら液晶画素1、TFT2及び補助容量5により、本発明に係る画素部が構成される。
【0022】
このような構成のマトリクス構造100は、TFT2によって明暗などが駆動制御される複数の液晶画素1が碁盤の目のように配置されており、所望形状の画像を表示することができる。画像表示においては、データ線3a,3bに画像信号が供給され、ゲート線4a,4b,4c,4d,4eには走査線信号が供給されることとなる。例えば、通常表示では、ゲート線4a,4b,4c,4d,4eに順次印加されるパルス状の走査線信号によって、各TFT2が一定期間だけON(導通状態)となる。この一定期間に、データ線3a,3bに印加されている画像信号がTFT2を通って画素電極1aに印加される。画素電極1aに印加されされた画像信号(電位)は、補助容量5によって一定期間保持される。画素電極1aと対向電極1bで挟持されている液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化して、光の透過率を変調し、階調表示を可能にする。これにより、その液晶画素1は、一定期間、画像信号に応じたほぼ一定の明度になる。なお、図1においては、画像信号供給部及び走査線信号供給部は示していない。また、各液晶画素1にカラーフィルタを重ねることにより、カラー画像を表示する構成ともなる。
【0023】
また、図1では本発明の実施形態に係るマトリクス構造の欠陥検出装置も示している。
本マトリクス構造の欠陥検出装置は、データ線3a,3bに画像信号を供給するデータ信号印加手段20と、ゲート線4a〜4eに走査線信号を供給するゲート信号印加手段30と、上記電極信号印加手段25とからなる欠陥加速手段を有して構成されている。
ゲート信号印加手段30は、ゲート線4a,4b,4c,4d,4eの全てに、TFT2をON(導通状態)させる信号(走査線信号)を印加することができるものである。したがって、ゲート信号印加手段30は、ゲート線4a,4b,4c,4d,4eに電気的に接続する端子と、その端子に上記ONさせる信号を出力する手段とを有している。
【0024】
次に、本実施形態に係る欠陥検出装置を用いた表示装置の欠陥検出方法について説明する。ここでは、TFT2(ゲートとソース・ドレインとの間)に進行性の欠陥が存在する場合について説明する。
ここでは、表示装置の通常駆動時には、データ信号印加手段20によってデータ線3a、3bには1.4〜3.8Vの交流電圧が印加され、電極信号印加手段25によって対向電極1bには0〜4.4Vの交流電圧が印加されるものとする。また、通常駆動時には、ゲート信号印加手段30によってゲート線4a〜4eには、図3に実線で示すように、8.5Vのパルス状の電圧が印加される。なお、パルス状電圧が印加される周期は、例えばVGAで640(垂直画素)×480(水平画素)の表示パネルで、周波数が40Hzの場合、1/(480×40)secとなる。
このような電圧が印加される場合、通常駆動時の駆動電圧としては最大約8.5Vの電圧がTFT2に印加されることになる。
【0025】
まず、ゲート信号印加手段30によって、全てのゲート線(ここでは4a〜4e)に対してTFT2をON(導通状態)とするパルス状電圧(走査線信号)を印加する。このときの走査線信号は、図3に二点鎖線で示すように、通常駆動時よりも大きな電圧V1として12Vで印加する。また、データ線3a、3bに対しては、データ信号印加手段20によって、駆動電圧よりも大きな電圧に対応する信号としてDCの−6Vを印加する。さらに、対向電極1bに対しても、同様に駆動電圧よりも大きな電圧に対応する信号として電極信号印加手段25によって、データ線3a、3bから入力信号と同一の電位、DCの−6Vを印加する。
【0026】
これにより、TFT2のゲート−ソース間、及びゲート−ドレイン間には、それぞれ走査線信号の印加周期毎に18Vの電圧が印加されることになる。
このように、通常駆動時の駆動電圧よりも大きな電圧を印加することにより、TFT2に存在する微小欠陥は劣化の進行が加速されて成長することになる。
このとき、液晶画素1においては、データ線3a、3bから画素電極1aに入力する信号の電位と、電極信号印加手段25によって印加される対向電極1bの電位とが同一であるため、電極1a、1bの間に挟持された液晶の劣化につながる直流印加を避けることができる。
【0027】
続いて、TFT2において加速進行した欠陥を検出する工程について説明する。
ここでは、本実施形態のマトリクス構造100が、画素電極1a、1bに電圧を印加していない状態において画素が明(白)状態となり、電圧を印加している状態において画素が暗(黒)状態となるノーマリホワイト型の表示装置をなすものとする。
【0028】
この欠陥検出工程では、通常駆動時の駆動電圧を印加する。
すなわち、ゲート信号印加手段30によってゲート線4a〜4eに上述した通常駆動時のパルス状電圧を印加するとともに、データ信号印加手段20によってデータ線3a、3bに通常駆動時の電圧を印加する。このとき、画素が白と黒との中間の灰色となる中間電位をデータ線3a、3bに印加する。
これにより、欠陥が存在しない図2に示すTFT2bにおいては、印加された中間電位の電流がデータ線3a、3bを介して液晶画素1に流れ、画素電極1aが高電位になることでこの画素は灰色に表示される。
【0029】
一方、成長した欠陥が存在するTFT2aにおいては、データ線3aを介して供給される中間電位の電圧に加えて、ゲート線4dに印加されている走査線信号(例えば8.5ボルトの電位)により、図2に示す電流y1が欠陥110を介して流れる。この電流y1の一部は電流y2となり、画素電極1aを高電位(例えば8ボルト)にする。従って、画素電極1aが電流y2によって高電位になると、その画素電極1aに係る液晶画素1は「黒」表示となる。電流y1の一部は電流y3となり補助容量5を充電し、液晶画素1の「黒」表示が一定期間維持されることになる。つまり、マトリクス構造100においては、図4に示すように、画素欠陥110が存在する画素のみが黒表示され、画素欠陥110が存在しない画素については灰表示されることで、画素欠陥を検出できる。また、欠陥が劣化進行した画素のみ常時黒表示と、カラー表示パネルでは赤、緑、青ラスターの三つを表示させることで、欠陥を検出することもできる。
【0030】
このように本実施の形態では、初期的には問題とならずに経時的に劣化が進行する欠陥が存在する場合でも、駆動電圧よりも大きな電圧を印加して欠陥の進行を加速させるので、短時間で欠陥を顕在化させて、目視又は撮像手段などを用いて容易に検出することが可能になる。そのため、従来のようにバーンイン等のコストが嵩むスクリーニング試験を実施する必要がなくなり、コストアップを抑えることができる。
また、本実施の形態では、劣化の進行加速後の欠陥を駆動電圧を印加するという通常駆動で検出しているので、別途検出用のシーケンスや装置を設けたりする必要がなく、生産性の向上に寄与できる。
【0031】
(第2実施形態)
続いて、欠陥検出方法の第2実施形態について説明する。
上記第1実施形態では、通常駆動時よりも高いパルス状電圧V1(図3参照)を走査線信号として印加する構成としたが、本実施形態では通常駆動時の駆動電圧を印加する場合について説明する。
すなわち、本実施形態では、図3に二点鎖線で示すように、大きさは駆動電圧である8.5Vの電圧を連続的に印加する信号V2を供給する。
【0032】
このように、通常駆動時には、1/(480×40)sec毎に印加されていた駆動電圧が、例えば1秒間印加されることにより、通常駆動時と比較すると480倍の時間で印加されるため、本実施形態では、数秒間(例えば2〜3秒間)の連続印加で劣化の進行を加速させ、短時間で欠陥を顕在化させることができ、目視又は撮像手段などを用いて容易に検出することが可能になる。
【0033】
(第3実施形態)
続いて、欠陥検出方法の第3実施形態について説明する。
上記第1実施形態では、TFT2に進行性の欠陥が存在する場合について説明したが、第3実施形態では、補助容量5に進行性の欠陥が存在する場合について、図5及び図6を参照して説明する。
【0034】
本実施形態では、劣化を加速する工程として、まずゲート信号印加手段30によって、全てのゲート線(ここでは4a〜4e)に対してTFT2をON(導通状態)とするパルス状電圧(走査線信号)を印加する。このときの走査線信号は、通常駆動時よりも大きな電圧として12Vで印加する。
さらに、補助容量5を構成する電極5a、5b間に大きな電圧が印加されるように、データ線3a、3bに対しては、データ信号印加手段20によってDCの10Vを印加する。さらに、対向電極1bに対しても、駆動電圧よりも大きな電圧に対応する信号として、電極信号印加手段25によってDCの−8Vを印加する。
【0035】
これにより、電極5a、5b間には、それぞれ走査線信号の印加周期毎に18Vの電圧が印加されることになる。
このように、通常駆動時の駆動電圧よりも大きな電圧を印加することにより、補助容量5に存在する微小欠陥は劣化の進行が加速されて成長することになる。
【0036】
続いて、補助容量5において加速進行した欠陥を検出する工程について説明する。
ここでも、本実施形態のマトリクス構造100が、上述したノーマリホワイト型の表示装置をなすものとする。
この欠陥検出工程では、通常駆動時の駆動電圧として、液晶画素1が黒表示する信号を印加する。
すなわち、ゲート信号印加手段30によってゲート線4a〜4eに上述した通常駆動時のパルス状電圧を印加するとともに、データ信号印加手段20によってデータ線3a、3bに黒表示用の駆動電圧を印加する。
【0037】
これにより、欠陥が存在しない図5に示すTFT2bを含む図面上方に位置する画素部においては、データ信号印加手段20によって印加された電流y11がデータ線3a、3bを介してON状態のTFT2bを流れ、電流y12、y13となる。そこで、電流y12が流入する画素電極1aに係る液晶画素1は、画素電極1aが高電位になることで「黒」表示となる。また、電流y13により補助容量5が充電され、その液晶画素1の「黒」表示が一定期間維持される。
【0038】
一方、成長した欠陥110が存在する図面下方に位置する画素部においても、データ信号印加手段20によって印加された電流y11がデータ線3a、3bを介してON状態のTFT2aを流れ、電流y12、y13となる。そして、電流y12が流入する画素電極1aに係る液晶画素1は、画素電極1aが高電位になることで「黒」表示となる。ところが、補助容量5においては電極5a、5b間で成長した欠陥により電流リーク(短絡)が生じるため、電極5aに入力した電流y13は充電されることなく、電極5bから流出する。そのため、液晶画素1は瞬間的に「黒」表示となった後に、通常状態の「白」表示となる。
【0039】
つまり、本実施形態では、マトリクス構造100において、図6に示すように、画素欠陥110が存在する画素のみが実質的に常時輝点の白表示となり、画素欠陥110が存在しない画素については黒表示されることで、目視又は撮像手段などを用いて容易に画素欠陥を検出可能となる。
【0040】
(液晶表示装置)
図7は、本実施形態の応用例に係る液晶表示装置の要部を示す平面図である。この液晶表示装置の要部は、上記本実施形態に係る表示装置の欠陥検出方法および表示装置の欠陥検出装置で欠陥検査されるマトリクス構造を有してなるものである。なお、図7において、図1に示す構成要素と同一のものには同一符号を付けている。
【0041】
本液晶表示装置の要部は、マトリクス構造100に相当する構成をなすTFTアレイ基板7を有する。そして、図7に示すように、TFTアレイ基板7上に、インジウム錫酸化物(Indium Tin Oxide, 以下、ITOと略記する)等の透明導電膜からなる複数の画素電極1a(輪郭を破線で示す)がマトリクス状に配置されており、画素電極1aの紙面縦方向に延びる辺に沿ってデータ線3(輪郭を2点鎖線で示す)が設けられ、紙面横方向に延びる辺に沿ってゲート線(走査線)4および容量線6(ともに輪郭を実線で示す)が設けられている。
【0042】
本液晶表示装置の要部において、ゲート線4は、複数のデータ線3に交差する主ゲート線4Aと、該主ゲート線4Aから分岐して延びた分岐ゲート線4Bとを備え、ポリシリコン膜からなる半導体層8(輪郭を1点鎖線で示す)には、分岐ゲート線4Bおよび主ゲート線4Aに交差するL字状部8aが形成されている。すなわち、このL字状部8aは、主ゲート線4Aおよび分岐ゲート線4Bと交差して、2つのチャネル領域を形成している。
【0043】
半導体層8のL字状部8aの両端にコンタクトホール9,10が形成され、一方のコンタクトホール9はデータ線3と半導体層8のソース領域とを電気的に接続するソースコンタクトホールとなり、他方のコンタクトホール10はドレイン電極11(輪郭を2点鎖線で示す)と半導体層8のドレイン領域とを電気的に接続するドレインコンタクトホールとなっている。すなわち、ソースコンタクトホール9とドレインコンタクトホール10とは、ゲート線4を挟んで互いに反対側に配設されている。また、ドレイン電極11上のドレインコンタクトホール10が設けられた側と反対側の端部には、ドレイン電極11と画素電極1aとを電気的に接続するための画素コンタクトホール12が形成されている。
【0044】
本液晶表示装置の要部におけるTFT2は、半導体層8のL字状部8aで主ゲート線4Aおよび分岐ゲート線4Bに交差しており、半導体層8とゲート線4が2回交差していることになるため、1つの半導体層上に2つのゲートを有するTFT、いわゆるデュアルゲート型TFTを構成する。また、容量線6はゲート線4に沿って紙面横方向に並ぶ画素を貫くように延びるとともに、分岐した一部6aがデータ線3に沿って紙面縦方向に延びている。そこで、ともにデータ線3に沿った半導体層8と容量線6とこれらに挟持された後述するゲート絶縁膜44によって蓄積容量(補助容量)5が形成されている。なお、本実施形態では、分岐ゲート線4Bの半分を、データ線3の幅を拡げた幅広部3Aで覆うことにより、この部分のチャネル領域に光が入ることを抑制している。
【0045】
図8は、TFTアレイ基板7の断面構造を示す図である。図8に示すように、TFTアレイ基板7はガラス基板41を支持基板として内面上に下地絶縁膜42を介してTFT2が形成されている。該TFT2は、ゲート線4、該ゲート線4からの電界によりチャネルが形成される半導体層8のチャネル領域50、ゲート線4と半導体層8とを絶縁する絶縁薄膜であるゲート絶縁膜44、データ線3、半導体層8のソース領域49及びドレイン領域51を備えている。
【0046】
また、ゲート線4及びゲート絶縁膜44上を含むガラス基板41上には、ソース領域49へ通じるソースコンタクトホール9及びドレイン領域51へ通じるドレインコンタクトホール10がそれぞれ形成された第1層間絶縁層52が形成されている。つまり、データ線3は、第1層間絶縁層52を貫通するソースコンタクトホール9を介してソース領域49に電気的に接続されている。さらに、データ線3及び第1層間絶縁層51上には、ドレイン領域51へ通じるドレインコンタクトホール10が形成された第2層間絶縁層53が形成されている。つまり、ドレイン領域51は、第1層間絶縁層52及び第2層間絶縁層53を貫通するドレインコンタクトホール10を介してドレイン電極11及び画素電極1aに電気的に接続されている。また、第2層間絶縁層53及び画素電極1a上には、ラビング処理により一定のラビング方向Yに配向処理が施された配向膜54が設けられている。この配向膜54は、ポリイミド系の高分子樹脂からなる水平配向膜である。
【0047】
なお、上記幅広部(遮光層)3A及び容量線(遮光層)6は、各画素の表示領域以外の領域を遮光するいわゆるブラックマトリクスとして機能する。すなわち、幅広部3A及び容量線6は、ディスクリネーション部を隠す機能に加え、対向基板15の側からの入射光がTFT2の半導体層8におけるチャネル領域50、ソース領域49及びドレイン領域51等に侵入することを防止すると共に、コントラスト比の向上、カラーフィルタ色材の混色防止等の機能を有している。
【0048】
本液晶表示装置の要部では、幅広部3A及び容量線6と画素電極1aとの重なり部(図7中のハッチング部分)が、画素電極1aの周縁部分のうちラビング方向Yの逆方向側の周縁部分(ディスクリネーションが大きい領域)と重なる領域がラビング方向Yの順方向側の周縁部分(ディスクリネーションが小さい領域)よりも広く形成されている。すなわち、重なり部aより重なり部bの幅が広いとともに、重なり部dより重なり部cの幅が広く設定され、重なり部が左右及び上下で非対称になっている。なお、これらの重なり部a,b,c,dの幅は、その部分で生じるディスクリネーションの範囲に応じて決定される。
【0049】
図9はTFTアレイ基板7を有してなる液晶表示装置(表示装置)40の全体構成を示す平面図である。すなわち、図9は本実施形態の応用例に係る液晶表示装置40の全体構成を示している。図10は図9に示す液晶表示装置40の断面図である。
【0050】
図9および図10において、TFTアレイ基板7の上には、シール材28がその縁に沿って設けられており、その内側に並行して額縁としての遮光膜29が設けられている。シール材28の外側の領域には、データ線駆動回路130および外部回路接続端子31がTFTアレイ基板7の一辺に沿って設けられており、ゲート線駆動回路32がこの一辺に隣接する2辺に沿って設けられている。ゲート線4に供給される走査信号遅延が問題にならないのならば、ゲート線駆動回路32は片側だけでも良いことは言うまでもない。また、データ線駆動回路130を画像表示領域の辺に沿って両側に配列してもよい。例えば、奇数列のデータ線3は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線3は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線3を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。さらに、TFTアレイ基板7の残る一辺には、画像表示領域の両側に設けられたゲート線駆動回路32間をつなぐための複数の配線33が設けられている。また、内側に対向電極が形成された対向基板15のコーナー部の少なくとも1箇所には、TFTアレイ基板7と対向基板15との間で電気的導通をとるための導通材34が設けられている。そして、シール材28とほぼ同じ輪郭を持つ対向基板15が該シール材28によりTFTアレイ基板7に固着されている。
【0051】
本液晶表示装置40では、幅広部3A及び容量線6と画素電極1aとの重なり部において、画素電極1aの周縁部分のうちラビング方向Yの逆方向側の周縁部分と重なる領域がラビング方向Yの順方向側と重なる領域よりも広く形成されているので、ラビング方向で決まるディスクリネーションの大きさに応じて適切な大きさのブラックマトリクス(重なり部)が配置されて、開口部からディスクリネーションが出ることを防ぐことができるとともに、ディスクリネーションが小さい部分において必要以上に遮光しないことにより開口率を向上させることができる。
【0052】
なお、上記液晶表示装置40では、遮光層としてデータ線3の一部である幅広部3A及び容量線6を用いたが、これらとは別に遮光層を設けても構わない。例えば、対向基板15の内側にブラックマトリクスを形成してもよい。
但し、本液晶表示装置40のようにデータ線3の幅広部3A及び容量線6をブラックマトリクスとしても機能させれば、別個にブラックマトリクスとなる遮光層を対向基板15等に設ける必要が無く、構造の簡略化及び製造工程の削減を図ることができる。
【0053】
さらに、液晶表示装置40の構成要素であるTFTアレイ基板7の製造工程では、本発明の実施形態に係るマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置を用いている。これにより、例えばゲート絶縁膜44に進行性の欠陥が存在して、最終的に上述したTFT2や補助容量5に電流リークが生じる虞がある場合でも、予め製造工程で欠陥の進行を加速させることにより、画素欠陥として容易、且つ高精度に検出することができる。したがって、本応用例によれば、高品位且つ低価格の液晶表示装置40を提供することが可能になる。
【0054】
(電子機器)
次に上記応用例の液晶表示装置40を構成要素とする他の電子機器について説明する。
図11(a)は、携帯電話の一例を示した斜視図である。図11(a)において、符号500は携帯電話本体を示し、符号501は上記応用例の液晶表示装置40を有してなる表示部を示している。図11(b)は、腕時計型電子機器の一例を示した斜視図である。
図11(b)において、符号600は時計本体を示し、符号601は上記応用例の液晶表示装置40を有してなる表示部を示している。図11(c)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図11(c)において、符号700は情報処理装置、符号701はキーボードなどの入力部、符号702は上記応用例の液晶表示装置40を有してなる表示部、符号703は情報処理装置本体を示している。
【0055】
図11に示す電子機器は、上記応用例の液晶表示装置40を有しているので、信頼性が高く、高性能であり、かつ製造コストを低減できる電子機器となることができる。
【0056】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【0057】
例えば、上記実施形態では、通常駆動時よりも高いパルス状電圧を走査線信号として印加する構成、及び通常駆動時の駆動電圧を連続的に印加する構成をそれぞれ例示したが、これらを組み合わせて、通常駆動時よりも高い駆動電圧を連続的に印加する構成としてもよい。この場合、より短時間で進行性の欠陥を顕在化させることが可能になり、欠陥検出工程の効率化に寄与できる。
また、上記実施形態では、ノーマリホワイト型の液晶表示装置について説明したが、ノーマリブラック側の表示装置にも本発明を適用することができる。
【0058】
なお、上記実施形態では、欠陥検出工程で通常駆動時の駆動電圧よりも大きな電圧として18Vを印加する例を示したが、印加電圧が大きすぎる場合は、例えばゲート絶縁膜44を破損させてしまう可能性がある。そのため、欠陥を加速させるために印加する電圧としては、絶縁膜の耐圧に基づいて耐圧以下に設定することが好ましい。
例えば絶縁膜が膜圧750ÅのSiO2で形成されている場合、耐圧は約20Vであるため、上記実施形態では、耐圧の90%程度の18Vを印加電圧とした。従って、欠陥加速用の印加電圧としては、通常駆動時の駆動電圧よりも大きく、且つ対象となる欠陥が存在する絶縁膜の耐圧よりも小さくすることが好ましい(上記実施形態では、8.5V<印加電圧<20V)。
【0059】
また、上記実施形態では、マトリクス構造を有する表示装置の一例として液晶表示装置に用いられるものを挙げて説明したが、本発明はこれに限定されるものではなく、マトリクス構造を有する各種表示装置に適用することができる。すなわち、本発明に係る表示装置の欠陥検出方法および表示装置の欠陥検出装置の適用対象は、有機エレクトロルミネッセンス表示装置、CMOS(Complementary Metal Oxide Semiconductor)などからなるメモリ集積回路又は撮像素子集積回路など、のマトリクス構造が挙げられる。
【図面の簡単な説明】
【0060】
【図1】本発明の実施形態に係るマトリクス構造の欠陥検出装置を示す回路図である。
【図2】同上のマトリクス構造における点状欠陥の周辺の拡大図である。
【図3】本発明の実施形態に係る走査線信号の例を示す波形図である。
【図4】同上のマトリクス構造の欠陥を表示している図である。
【図5】第3実施形態に係るマトリクス構造における点状欠陥の周辺の拡大図である。
【図6】第3実施形態に係るマトリクス構造の欠陥を表示している図である。
【図7】欠陥検出装置で欠陥検査されるマトリクス構造例を示す平面図である。
【図8】同上のマトリクス構造例の断面図である。
【図9】同上のマトリクス構造例を有してなる液晶表示装置を示す平面図である。
【図10】同上の液晶表示装置の断面図である。
【図11】本発明の実施形態に係る電子機器の一例を示す図である。
【符号の説明】
【0061】
1…液晶画素(画素部)、 1a…画素電極(電極)、 1b…対向電極(電極)、 2…TFT(スイッチング素子、薄膜トランジスタ、画素部)、 3a、3b…データ線、 4a〜4e…ゲート線、 5…補助容量(画素部)、 5a、5b…電極、 20…データ信号印加手段(欠陥加速手段、欠陥検出装置)、 25…電極信号印加手段(欠陥加速手段、欠陥検出装置)、 30…ゲート信号印加手段(欠陥加速手段、欠陥検出装置)、 40…液晶表示装置(表示装置)、 44…ゲート絶縁膜(絶縁膜)、 100…マトリクス構造、 110…画素欠陥(欠陥)
【特許請求の範囲】
【請求項1】
マトリクス構造で格子状に交差する複数のゲート線及び複数のデータ線を有し、前記複数のゲート線及び複数のデータ線の交差部毎に配置された画素部に所定の駆動電圧が印加される表示装置の欠陥検出方法であって、
前記駆動電圧よりも大きな電圧を前記画素部に印加して欠陥の進行を加速させる工程と、
前記駆動電圧を前記画素部に連続的に印加して欠陥の進行を加速させる工程との少なくともいずれか一方の工程を有することを特徴とする表示装置の欠陥検出方法。
【請求項2】
請求項1記載の表示装置の欠陥検出方法において、
前記所定の駆動電圧を前記画素部に印加して、進行加速後の前記欠陥を検出する工程を有することを特徴とする表示装置の欠陥検出方法。
【請求項3】
請求項1または2記載の表示装置の欠陥検出方法において、
前記画素部の絶縁膜における欠陥の進行を加速させることを特徴とする表示装置の欠陥検出方法。
【請求項4】
請求項3記載の表示装置の欠陥検出方法において、
前記絶縁膜は、前記ゲート線を絶縁させるゲート絶縁膜であることを特徴とする表示装置の欠陥検出方法。
【請求項5】
請求項3記載の表示装置の欠陥検出方法において、
前記絶縁膜は、補助容量を構成することを特徴とする表示装置の欠陥検出方法。
【請求項6】
請求項3から5のいずれかに記載の表示装置の欠陥検出方法において、
前記駆動電圧よりも大きな電圧は、前記絶縁膜の耐圧に基づく大きさで印加されることを特徴とする表示装置の欠陥検出方法。
【請求項7】
請求項1から6のいずれかに記載の表示装置の欠陥検出方法において、
前記画素部を駆動する薄膜トランジスタからなるスイッチング素子が配置され、
前記ゲート線は、前記薄膜トランジスタのゲートに接続されているゲート線であり、
前記データ線は、前記薄膜トランジスタのソース又はドレインに接続されていることを特徴とする表示装置の欠陥検出方法。
【請求項8】
請求項7記載の表示装置の欠陥検出方法において、
前記薄膜トランジスタのドレイン又はソースには、少なくとも液晶を挟持する一対の電極における一方の電極が接続されており、
前記一対の電極における他方の電極には、前記データ線から前記一方の電極に入力する信号と同一の電位が印加されることを特徴とする表示装置の欠陥検出方法。
【請求項9】
マトリクス構造で格子状に交差する複数のゲート線及び複数のデータ線を有し、前記複数のゲート線及び複数のデータ線の交差部毎に配置された画素部に所定の駆動電圧が印加される表示装置の欠陥検出装置であって、
前記駆動電圧よりも大きな電圧を前記画素部に印加して欠陥の進行を加速させる欠陥加速手段と、
前記駆動電圧を前記画素部に連続的に印加して欠陥の進行を加速させる欠陥加速手段との少なくともいずれか一方の手段を有することを特徴とする表示装置の欠陥検出装置。
【請求項10】
請求項9記載の表示装置の欠陥検出装置において、
前記表示装置には、前記画素部を駆動する薄膜トランジスタからなるスイッチング素子が配置され、
前記欠陥加速手段は、前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全てに対して、前記スイッチング素子を作動させる信号を印加するゲート信号印加手段と、
前記複数のデータ線に、前記駆動電圧よりも大きな電圧に対応した信号を印加するデータ信号印加手段とを有することを特徴とする表示装置の欠陥検出装置。
【請求項11】
請求項10記載の表示装置の欠陥検出装置において、
前記画素部は、一方の電極が前記薄膜トランジスタのドレイン又はソースに接続された一対の電極を有し、
前記欠陥加速手段は、前記一対の電極の他方に前記駆動電圧よりも大きな電圧に対応した信号を印加する電極信号印加手段を有することを特徴とする表示装置の欠陥検出装置。
【請求項12】
請求項11記載の表示装置の欠陥検出装置において、
前記一対の電極は、少なくとも液晶を挟持することを特徴とする表示装置の欠陥検出装置。
【請求項13】
請求項12記載の表示装置の欠陥検出装置において、
前記データ線は、前記薄膜トランジスタのソース又はドレインに接続され、
前記電極信号印加手段は、前記一対の電極における他方の電極に対して、前記データ線から前記一方の電極に入力する信号と同一の電位を印加することを特徴とする表示装置の欠陥検出装置。
【請求項14】
請求項11記載の表示装置の欠陥検出装置において、
前記一対の電極は、絶縁膜を挟んで補助容量を形成することを特徴とする表示装置の欠陥検出装置。
【請求項1】
マトリクス構造で格子状に交差する複数のゲート線及び複数のデータ線を有し、前記複数のゲート線及び複数のデータ線の交差部毎に配置された画素部に所定の駆動電圧が印加される表示装置の欠陥検出方法であって、
前記駆動電圧よりも大きな電圧を前記画素部に印加して欠陥の進行を加速させる工程と、
前記駆動電圧を前記画素部に連続的に印加して欠陥の進行を加速させる工程との少なくともいずれか一方の工程を有することを特徴とする表示装置の欠陥検出方法。
【請求項2】
請求項1記載の表示装置の欠陥検出方法において、
前記所定の駆動電圧を前記画素部に印加して、進行加速後の前記欠陥を検出する工程を有することを特徴とする表示装置の欠陥検出方法。
【請求項3】
請求項1または2記載の表示装置の欠陥検出方法において、
前記画素部の絶縁膜における欠陥の進行を加速させることを特徴とする表示装置の欠陥検出方法。
【請求項4】
請求項3記載の表示装置の欠陥検出方法において、
前記絶縁膜は、前記ゲート線を絶縁させるゲート絶縁膜であることを特徴とする表示装置の欠陥検出方法。
【請求項5】
請求項3記載の表示装置の欠陥検出方法において、
前記絶縁膜は、補助容量を構成することを特徴とする表示装置の欠陥検出方法。
【請求項6】
請求項3から5のいずれかに記載の表示装置の欠陥検出方法において、
前記駆動電圧よりも大きな電圧は、前記絶縁膜の耐圧に基づく大きさで印加されることを特徴とする表示装置の欠陥検出方法。
【請求項7】
請求項1から6のいずれかに記載の表示装置の欠陥検出方法において、
前記画素部を駆動する薄膜トランジスタからなるスイッチング素子が配置され、
前記ゲート線は、前記薄膜トランジスタのゲートに接続されているゲート線であり、
前記データ線は、前記薄膜トランジスタのソース又はドレインに接続されていることを特徴とする表示装置の欠陥検出方法。
【請求項8】
請求項7記載の表示装置の欠陥検出方法において、
前記薄膜トランジスタのドレイン又はソースには、少なくとも液晶を挟持する一対の電極における一方の電極が接続されており、
前記一対の電極における他方の電極には、前記データ線から前記一方の電極に入力する信号と同一の電位が印加されることを特徴とする表示装置の欠陥検出方法。
【請求項9】
マトリクス構造で格子状に交差する複数のゲート線及び複数のデータ線を有し、前記複数のゲート線及び複数のデータ線の交差部毎に配置された画素部に所定の駆動電圧が印加される表示装置の欠陥検出装置であって、
前記駆動電圧よりも大きな電圧を前記画素部に印加して欠陥の進行を加速させる欠陥加速手段と、
前記駆動電圧を前記画素部に連続的に印加して欠陥の進行を加速させる欠陥加速手段との少なくともいずれか一方の手段を有することを特徴とする表示装置の欠陥検出装置。
【請求項10】
請求項9記載の表示装置の欠陥検出装置において、
前記表示装置には、前記画素部を駆動する薄膜トランジスタからなるスイッチング素子が配置され、
前記欠陥加速手段は、前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全てに対して、前記スイッチング素子を作動させる信号を印加するゲート信号印加手段と、
前記複数のデータ線に、前記駆動電圧よりも大きな電圧に対応した信号を印加するデータ信号印加手段とを有することを特徴とする表示装置の欠陥検出装置。
【請求項11】
請求項10記載の表示装置の欠陥検出装置において、
前記画素部は、一方の電極が前記薄膜トランジスタのドレイン又はソースに接続された一対の電極を有し、
前記欠陥加速手段は、前記一対の電極の他方に前記駆動電圧よりも大きな電圧に対応した信号を印加する電極信号印加手段を有することを特徴とする表示装置の欠陥検出装置。
【請求項12】
請求項11記載の表示装置の欠陥検出装置において、
前記一対の電極は、少なくとも液晶を挟持することを特徴とする表示装置の欠陥検出装置。
【請求項13】
請求項12記載の表示装置の欠陥検出装置において、
前記データ線は、前記薄膜トランジスタのソース又はドレインに接続され、
前記電極信号印加手段は、前記一対の電極における他方の電極に対して、前記データ線から前記一方の電極に入力する信号と同一の電位を印加することを特徴とする表示装置の欠陥検出装置。
【請求項14】
請求項11記載の表示装置の欠陥検出装置において、
前記一対の電極は、絶縁膜を挟んで補助容量を形成することを特徴とする表示装置の欠陥検出装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2006−267576(P2006−267576A)
【公開日】平成18年10月5日(2006.10.5)
【国際特許分類】
【出願番号】特願2005−85833(P2005−85833)
【出願日】平成17年3月24日(2005.3.24)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成18年10月5日(2006.10.5)
【国際特許分類】
【出願日】平成17年3月24日(2005.3.24)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]