半導体装置の製造方法、半導体装置
【課題】シリコン単結晶基板上に、欠陥密度が低く高品質なエピタキシャル層を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】バッファ層１２は、シリコン基板１１の格子定数と、エピタキシャル層１３の格子定数との間の格子定数をもつ、第３族元素と第５族元素との化合物が選択されればよい。例えば、エピタキシャル層１３が上述した３Ｃ−ＳｉＣから形成される場合、シリコン基板１１の格子定数０．５４３ｎｍと、エピタキシャル層１３の格子定数０．４３５ｎｍとの間の、０．４６９ｎｍの格子定数をもつ砒化ホウ素が好ましく選択される。
【解決手段】バッファ層１２は、シリコン基板１１の格子定数と、エピタキシャル層１３の格子定数との間の格子定数をもつ、第３族元素と第５族元素との化合物が選択されればよい。例えば、エピタキシャル層１３が上述した３Ｃ−ＳｉＣから形成される場合、シリコン基板１１の格子定数０．５４３ｎｍと、エピタキシャル層１３の格子定数０．４３５ｎｍとの間の、０．４６９ｎｍの格子定数をもつ砒化ホウ素が好ましく選択される。
【発明の詳細な説明】
【技術分野】
【０００１】
パワーデバイス用のワイドバンドギャップ半導体として、例えば、立方晶の炭化ケイ素（３Ｃ−ＳｉＣ）が知られている。こうした炭化ケイ素膜を用いた半導体装置を低コストで製造するために、安価なシリコン単結晶基板の上に炭化ケイ素膜をエピタキシャル成長させることが行われている。
【０００２】
しかしながら、シリコン単結晶基板の上に直接炭化ケイ素膜を形成すると、界面で転移欠陥が生じやすい。これは、シリコン単結晶の格子定数が０．５４３ｎｍであるのに対して、立方晶炭化ケイ素の格子定数が０．４３５ｎｍと、その値が約２０％も異なっているためである。転移欠陥が生じた半導体装置は、空乏層でリークが発生しやすい。
【０００３】
シリコン単結晶基板の上に、転移欠陥の少ない炭化ケイ素膜を形成させる方法として、例えば特許文献１には、シリコン単結晶基板と炭化ケイ素膜との間に、リン化ホウ素（ＢＰ）膜をバッファ層として形成し、シリコン単結晶基板と炭化ケイ素膜との格子定数の違いを緩和することが開示されている。
【特許文献１】特開２００３−８１６９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述したような方法でシリコン単結晶基板と炭化ケイ素膜との間に、リン化ホウ素（ＢＰ）膜をバッファ層として形成しようとしても、均一で欠陥の少ないリン化ホウ素膜を成膜することが困難であった。これは、ＣＶＤ装置に使用する原料ガスの中で、リン化合物とホウ素化合物との蒸気圧が一般に大きく異なる（例えば、ＰＣｌ３＝０．０１３ＭＰａ（２１℃）、ＢＣｌ３＝０．１０１ＭＰａ（１２．５℃））ためである。このため、上述したような従来の方法では、シリコン単結晶基板の上に化学量論比が揃った転移欠陥の少ない炭化ケイ素膜を形成することが難しいという課題があった。
【０００５】
本発明にかかるいくつかの態様は、上記事情に鑑みてなされたものであり、シリコン層又はシリコン基板上に、欠陥密度が低く高品質なエピタキシャル層を形成することが可能な半導体装置の製造方法を提供する。
また、シリコン単結晶基板上に、転移欠陥の少ないエピタキシャル層を形成した半導体装置を提供する。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のいくつかの態様は次のような半導体装置の製造方法、および半導体装置を提供した。
すなわち、本発明の半導体装置の製造方法は、第１の面と前記第１の面に対向する第２の面とを備えたシリコン基板に前記第１の面から第３族元素をイオン注入する第１の工程と、
前記シリコン基板の前記第１の面から第５族元素をイオン注入する第２の工程と、
前記シリコン基板をアニールして、シリコン層の上に前記第３族元素と前記第５族元素との化合物からなる前記バッファ層を得る第３の工程と、を含むことを特徴とする。
【０００７】
例えば、シリコン基板と、エピタキシャル層との間にバッファ層を形成しておくことにより、エピタキシャル層に転移欠陥が生じるのを効果的に抑制することができる。即ち、第３族元素と第５族元素との化合物からなるバッファ層よって、格子定数が大きく異なるシリコン基板とエピタキシャル層とが直接接することを防止する。これにより、結晶界面での格子定数の急激な変化を緩和され、結晶軸の長さや軸間角度の相違により、エピタキシャル層に転移欠陥が生じるのを効果的に抑制することが可能になる。よって、転移欠陥の少ない、高品質なエピタキシャル層を備えた半導体装置を製造することができる。
【０００８】
前記バッファ層の上にエピタキシャル層を形成する第４の工程を含み、
前記バッファ層は、前記シリコン層の格子定数と、前記エピタキシャル層の格子定数との間の格子定数をもつ材料によって形成されることが好ましい。
これにより、例えば、シリコン基板とエピタキシャル層との間で、段階的に格子定数を変化させることができ、シリコン基板とエピタキシャル層との界面で大きな格子定数の差が生じて、転移欠陥が発生する事を防止できる。
【０００９】
前記第３族元素はホウ素、前記第５族元素は砒素であることが好ましい。
例えば、バッファ層を砒化ホウ素で形成することによって、シリコン基板の格子定数とエピタキシャル層の格子定数との間の格子定数をもつバッファ層を容易に形成することができる。
【００１０】
前記エピタキシャル層は、立方晶の炭化ケイ素、または立方晶の窒化ガリウムを含むことが好ましい。
例えば、エピタキシャル層を立方晶の炭化ケイ素、または立方晶の窒化ガリウムにすることで、ワイドバンドギャップ半導体として好適に用いることができる。
【００１１】
前記第３族元素をイオン注入する工程および／または、前記第５族元素をイオン注入する工程における注入エネルギーは２．０ＫｅＶ以下であることが好ましい。
イオン注入エネルギーを２．０ＫｅＶ以下にすることによって、例えば、打ち込んだイオンをシリコン基板の中まで深く入らせず、表層近傍にバッファ層を形成することができる。
【００１２】
前記バッファ層は、前記シリコン基板に接する第１のバッファ層と、前記エピタキシャル層に接する第２のバッファ層とを少なくとも備え、前記第１のバッファ層と前記第２のバッファ層とは互いに異なるに格子定数で、かつ、前記第１のバッファ層は前記第２のバッファ層よりも前記シリコン基板の格子定数に近い格子定数をもつ材料から形成されることが好ましい。
これによって、例えば、シリコン基板とエピタキシャル層との間で、２段階以上で格子定数を変化させ、エピタキシャル層に転移欠陥が生じるのをより一層低減する事ができる。
【００１３】
前記第３族元素をイオン注入する工程および／または、前記第５族元素をイオン注入する工程では、前記バッファ層が１原子層以上の厚みとなるように、単位面接あたりのイオン注入量を設定することが好ましい。
前記バッファ層を１原子層以上の厚みにすれば、例えば、エピタキシャル層に転移欠陥が生じるのを効果的に抑制する事ができる。
【００１４】
本発明の半導体装置の製造方法は、シリコン層に前記第１の面から第３族元素をイオン注入する第１の工程と、前記シリコン層の前記第１の面から第５族元素をイオン注入する第２の工程と、前記シリコン層をアニールして、前記シリコン層の一部に前記第３族元素と前記第５族元素との化合物からなるバッファ層を得る第３の工程と、を含むことを特徴とする。
【００１５】
本発明の半導体装置は、前記半導体装置の製造方法によって製造されたことを特徴とする。
シリコン基板の格子定数とエピタキシャル層の格子定数との間の格子定数をもつバッファ層を、シリコン基板とエピタキシャル層との間に形成することにより、例えば、結晶界面での格子定数の急激な変化を緩和させることができる。そして、結晶軸の長さや軸間角度の相違により、エピタキシャル層に転移欠陥が生じるのを効果的に抑制することが可能になる。これにより、例えば、転移欠陥の少ない、高品質なエピタキシャル層を備えた半導体装置を実現できる。
【発明を実施するための最良の形態】
【００１６】
本発明の半導体装置の製造方法、および半導体装置の最良の形態について説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
【００１７】
図１は、本発明の半導体装置の実施形態の一例を示す断面図である。
本発明の半導体装置１０は、シリコン基板（シリコン単結晶基板）１１と、このシリコン基板１１の一面１１ａに形成されたバッファ層１２と、このバッファ層１２の一面１２ａに形成されたエピタキシャル層１３とを備えている。
【００１８】
シリコン基板１１は、例えば、ＣＺ法（チョクラルスキー法）により引上げられたシリコン単結晶インゴットをスライス、研磨して形成する。このシリコン基板１１の一面１１ａはミラー指数（１００）で表される結晶面（以下、単に（１００）面と略記する。）を成す。なお、シリコン基板１１の一面１１ａは（１００）面以外にも、（１００）面に対して５４．７３°傾斜した（１１１）面であってもよい。このようなシリコン基板１１は、格子定数が０．５４３ｎｍである。
【００１９】
エピタキシャル層１３は、後述するバッファ層１２の一面１２ａに、エピタキシャル結晶成長によって形成された単結晶層である。このエピタキシャル層１３は、立方晶の炭化ケイ素（３Ｃ−ＳｉＣ）から形成されている。立方晶の炭化ケイ素は、バンドギャップ値が２．２ｅＶ以上と高く、光透過性や、絶縁破壊電界が高いため、パワーデバイス用のワイドバンドギャップ半導体として好適である。このような３Ｃ−ＳｉＣからなるエピタキシャル層１３は、格子定数が０．４３５ｎｍである。
【００２０】
バッファ層１２は、シリコン基板１１とエピタキシャル層１３との間に形成される。このバッファ層１２は、短周期律における第３族元素（長周期律での第１３族元素）と、短周期律における第５族元素（長周期律での第１５族元素）との化合物から構成される。例えば、バッファ層１２は立方晶の砒化ホウ素（ＢＡｓ）から形成されればよい。
【００２１】
また、バッファ層１２の厚みΔｔは、少なくとも１原子層分の厚み、例えば、２０原子層分の厚みで形成されればよい。
【００２２】
このような構成のバッファ層１２は、シリコン基板１１の格子定数と、エピタキシャル層１３の格子定数との間の格子定数をもつ、第３族元素と第５族元素との化合物が選択されればよい。例えば、エピタキシャル層１３が上述した３Ｃ−ＳｉＣから形成される場合、シリコン基板１１の格子定数０．５４３ｎｍと、エピタキシャル層１３の格子定数０．４３５ｎｍとの間の、０．４６９ｎｍの格子定数をもつ砒化ホウ素が好ましく選択される。
【００２３】
一般に、基板上に格子定数の大きく異なる材料を用いてエピタキシャル層を形成すると、成長界面で転移欠陥が発生しやすくなる。しかし、本発明の半導体装置１０のように、シリコン基板１１の格子定数とエピタキシャル層１３の格子定数との間の格子定数をもつ３Ｃ−ＳｉＣからなるバッファ層１２を、シリコン基板１１とエピタキシャル層１３との間に形成することにより、結晶界面での格子定数の急激な変化を緩和させる。そして、結晶軸の長さや軸間角度の相違により、エピタキシャル層１３に転移欠陥が生じるのを効果的に抑制することが可能になる。これにより、転移欠陥の少ない、高品質な３Ｃ−ＳｉＣからなるエピタキシャル層１３を備えた半導体装置１０を実現できる。
【００２４】
図２は、本発明の半導体装置の実施形態の別な一例を示す断面図である。
図２に示す半導体装置２０では、シリコン基板２１とエピタキシャル層２３との間に、第一のバッファ層２２ａと、第二のバッファ層２２ｂとからなる複層のバッファ層２２が形成されている。この第一のバッファ層２２ａと第二のバッファ層２２ｂとは、互いに異なる格子定数をもつ材料で形成される。さらに、第一のバッファ層２２ａはシリコン基板２１の格子定数により近い材料、第二のバッファ層２２ｂはエピタキシャル層２３の格子定数により近い材料で、それぞれ形成される。
【００２５】
例えば、エピタキシャル層２３を立方晶の炭化ケイ素（３Ｃ−ＳｉＣ）で形成した場合、第一のバッファ層２２ａはシリコン基板２１の格子定数（０．５４３ｎｍ）により近い立方晶の窒化インジウム（格子定数０．４９８ｎｍ）で形成し、第二のバッファ層２２ｂはエピタキシャル層２３の格子定数（０．４３５ｎｍ）により近い立方晶の砒化ホウ素（格子定数０．４６９ｎｍ）で形成すれば良い。
【００２６】
このように、シリコン基板２１とエピタキシャル層２３との間に、段階的に格子定数を変化させる複層のバッファ層２２を形成することによって、シリコン基板２１とエピタキシャル層２３との間の格子定数の変化がより一層段階的に緩和される。よって、格子定数の急激な変化による転移欠陥の発生をより一層効果的に抑制することが可能になる。
【００２７】
図３は、本発明の半導体装置の実施形態の別な一例を示す断面図である。
図３に示す半導体装置３０では、エピタキシャル層３３を立方晶窒化ガリウム（ＧａＮ）によって形成している。こうした実施形態においても、窒化ガリウムから形成されるエピタキシャル層３３と、シリコン基板３１との間に形成されるバッファ層３２は、立方晶の砒化ホウ素（０．４６９ｎｍ）を用いるのが好ましい。
【００２８】
次に、本発明に係る半導体装置の製造方法を図面に基づいて説明する。
図４は、本発明の半導体装置の製造方法を段階的に示す断面図である。
なお、この実施形態では、シリコン基板上に、砒化ホウ素からなるバッファ層を介して炭化ケイ素からなるエピタキシャル層を形成する手順を例示する。まず、例えば一面４１ａが（１００）面であるシリコン基板４１を用意する（図４（ａ）参照）。こうしたシリコン基板４１は、予めフッ化水素酸などで表面を洗浄しておくことが好ましい。
【００２９】
次に、図４（ｂ）に示すように、このシリコン基板４１の一面４１ａに向けて、砒素イオンを注入する（第５族元素をイオン注入する工程）。砒素イオンを注入する際には、例えば、イオン注入機を用いて、砒素イオンがシリコン基板４１の表層付近に打ち込まれるように、小さな打ち込みエネルギーで行うのが好ましい。
【００３０】
砒素イオンの打ち込み条件としては、例えば打ち込みエネルギーが２．０ＫｅＶ以下、例えば１．４ＫｅＶ、打ち込み角度がシリコン基板４１の一面４１ａに対して７°になるように設定するのが好ましい。また、打ち込み時のドーズ（単位面接あたりのイオン注入量）は、形成されるバッファ層が少なくとも１原子層以上分の原子数となるように設定するのが好ましい。例えば、ドーズ量を１．７Ｅ１６（ｃｍ−２）とすることによって、砒化ホウ素バッファ層２０原子層分の原子数とすることができる。これによって、シリコン基板４１の表層付近に砒素注入層４６が形成される（図４（ｃ）参照）。
【００３１】
次に、図４（ｃ）に示すように、シリコン基板４１の砒素注入層４６に向けて、ホウ素イオンを注入する（第３族元素をイオン注入する工程）。ホウ素イオンを注入する際には、例えば、イオン注入機を用いて、ホウ素イオンがシリコン基板４１の表層、即ち先の工程で形成した砒素注入層４６付近にほぼ同じ飛程で打ち込まれるように、小さな打ち込みエネルギーで行うのが好ましい。
【００３２】
ホウ素イオンの打ち込み条件としては、前記砒素注入層とほぼ同じ飛程になるよう、例えば打ち込みエネルギーが０．２ＫｅＶ、打ち込み角度がシリコン基板４１の一面４１ａに対して７°になるように設定するのが好ましい。また、打ち込み時のドーズ量（単位面接あたりのイオン注入量）は、形成されるバッファ層が少なくとも１原子層分以上、好ましくは２０原子層分の原子数となるように設定するのが好ましい。例えば、ドーズ量を１．７Ｅ１６（ｃｍ−２）とすることによって、砒化ホウ素バッファ層２０原子層分の原子数とすることができる。
これによって、シリコン基板４１の表層付近に砒素とホウ素とか注入された砒素ホウ素混合注入層４７が形成される（図４（ｄ）参照）。
【００３３】
次に、図４（ｅ）に示すように、この一面４１ａに砒素ホウ素混合注入層４７が形成されたシリコン基板４１を高真空チャンバー４９に入れて、例えば１０００℃程度になるようにアニール処理を行う（シリコン基板をアニールしてバッファ層を得る工程）。砒素ホウ素混合注入層４７は、高真空下で１０００℃程度まで加熱される事で、固相エピタキシーにより結晶化され、立方晶の砒化ホウ素（ＢＡｓ）となる。これにより、シリコン基板４１の一面４１ａに、砒化ホウ素からなるバッファ層４２が形成される。このバッファ層４２の厚みΔｔは、砒化ホウ素として少なくとも１原子層の厚み、好ましくは、２０原子層の厚みで形成されればよい。
このように、イオン打ち込みとアニールによってバッファ層４２を形成すれば、第３族元素と第５族元素とを厳密に等量だけ打ち込むことが可能なため、化学量論比が揃ったバッファ層４２を得ることができる。
【００３４】
次に、図４（ｆ）に示すように、バッファ層４２の上に、例えば立方晶の炭化ケイ素（３Ｃ−ＳｉＣ）からなるエピタキシャル層４３を形成する。エピタキシャル層４３の形成にあたっては、バッファ層４２が形成されたシリコン基板４１を高真空チャンバーに入れて、例えば、１２００℃程度まで加熱する。そして、例えばＣ３Ｈ８ガスを２ｓｃｃｍ、ＳｉＨ４ガスを６ｓｃｃｍの流量で供給し、バッファ層４２の一面４２ａに３Ｃ−ＳｉＣをエピタキシャル成長させる。これにより、シリコン基板４１の一面４１ａに、バッファ層４２を介してエピタキシャル層４３が形成される。
【００３５】
こうしたエピタキシャル層４３の形成にあたって、予めバッファ層４２を形成しておくことにより、エピタキシャル層４３に転移欠陥が生じるのを効果的に抑制することができる。即ち、格子定数０．５４３ｎｍであるシリコン基板４１に、格子定数０．４３５ｎｍである３Ｃ−ＳｉＣからなるエピタキシャル層４３を直接成膜せずに、０．４６９ｎｍの格子定数をもつ砒化ホウ素からなるバッファ層４２を介して成膜することによって、シリコン基板４１とエピタキシャル層４３との界面で大きな格子定数の差が生じるのを防止する。これにより、結晶界面での格子定数の急激な変化を緩和され、結晶軸の長さや軸間角度の相違により、エピタキシャル層４３に転移欠陥が生じるのを効果的に抑制することが可能になる。よって、転移欠陥の少ない、高品質な３Ｃ−ＳｉＣからなるエピタキシャル層４３を備えた半導体装置４０を製造することができる。
【００３６】
なお、上述した実施形態では、バッファ層４２の形成時に、先に砒素イオンを打ち込み、その後にホウ素イオンを打ち込んでいる。これは、砒素イオンの方が重く、注入層のアモルファス化が促進されるため、後から軽いホウ素イオンを打ち込んだ方が、ホウ素イオンのチャネリングを回避しやすいためである。しかし、打ち込み条件によっては、ホウ素イオンを先に打ち込み、その後に砒素イオンの打ち込むような工程であってもよい。
【００３７】
また、シリコン基板４１は、バッファ層４２を形成する一面４１ａが（１００）面である以外にも、（１１１）面であってもよい。この場合、砒素イオンやホウ素イオンの打ち込み角度は、シリコン基板の一面に対して３°であればよい。
【００３８】
更に、エピタキシャル層は、上述した３Ｃ−ＳｉＣ以外にも、例えば、立方晶窒化ガリウム（ＧａＮ）であってもよい。バッファ層は、上述した砒化ホウ素以外にも、シリコン基板の格子定数とエピタキシャル層の格子定数との間の格子定数をもち、かつ、第３族元素と第５族元素との化合物膜であれば好ましく用いる事ができる。
【００３９】
図５は、半導体装置の製造方法の別な実施形態を段階的に示す断面図である。
上述した実施形態ではシリコン基板の一面にバッファ層を均一に形成していたが、バッファ層を局所的に設けることもできる。図５（ａ）に示すように、シリコン基板５１の一面５１ａに酸化膜を堆積し、フォトリソグラフィー法などによって酸化膜層５５を形成する。
【００４０】
次に、この酸化膜層５５をマスクとして、砒素イオンを注入する（第５族元素をイオン注入する工程）。これにより、シリコン基板５１がレジスト層５５の開口５５ａによって露呈された部分に、砒素注入層５６が形成される（図５（ｂ）参照）。
【００４１】
続いて、酸化膜層５５をマスクとして、ホウ素イオンを注入する（第３族元素をイオン注入する工程）。これにより、シリコン基板５１が酸化膜層５５の開口５５ａによって露呈された部分に、砒素とホウ素とか注入された砒素ホウ素混合注入層５７が形成される（図５（ｃ）参照）。
【００４２】
この後、シリコン基板５１を高真空チャンバーに入れて、例えば１０００℃程度になるようにアニール処理を行えば、砒素ホウ素混合注入層５７が結晶化される。これにより、シリコン基板５１の一面上において、酸化膜層５５と立方晶の砒化ホウ素からなるバッファ層５２を局所的に（部分的に）形成する事ができる。この後、エピタキシャル層６０を成膜する際、酸化膜５５上には選択的にエピタキシャル膜は成長せず、バッファ層５２からの横方向成長が行われる。更に成長が進んで、横成長膜が酸化膜５５上を全て覆いつくした後は上方に成長することになり、成長方向が変化する。その結果、欠陥は連続して成長できなくなり、転移欠陥を効率的に消滅させることができる。
【００４３】
このように、バッファ層５２を選択的に形成することによって、シリコン基板の一面全体にバッファ層を形成するよりも、より効率的に転移欠陥の少ないエピタキシャル層を成膜させることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の半導体装置の一実施形態を示す断面図である。
【図２】本発明の半導体装置の別な実施形態を示す断面図である。
【図３】本発明の半導体装置の別な実施形態を示す断面図である。
【図４】本発明の半導体装置の製造方法を示す断面図である。
【図５】本発明の半導体装置の別な製造方法を示す断面図である。
【符号の説明】
【００４５】
１０ 半導体装置
１１ シリコン基板
１２ バッファ層
１３ エピタキシャル層
【技術分野】
【０００１】
パワーデバイス用のワイドバンドギャップ半導体として、例えば、立方晶の炭化ケイ素（３Ｃ−ＳｉＣ）が知られている。こうした炭化ケイ素膜を用いた半導体装置を低コストで製造するために、安価なシリコン単結晶基板の上に炭化ケイ素膜をエピタキシャル成長させることが行われている。
【０００２】
しかしながら、シリコン単結晶基板の上に直接炭化ケイ素膜を形成すると、界面で転移欠陥が生じやすい。これは、シリコン単結晶の格子定数が０．５４３ｎｍであるのに対して、立方晶炭化ケイ素の格子定数が０．４３５ｎｍと、その値が約２０％も異なっているためである。転移欠陥が生じた半導体装置は、空乏層でリークが発生しやすい。
【０００３】
シリコン単結晶基板の上に、転移欠陥の少ない炭化ケイ素膜を形成させる方法として、例えば特許文献１には、シリコン単結晶基板と炭化ケイ素膜との間に、リン化ホウ素（ＢＰ）膜をバッファ層として形成し、シリコン単結晶基板と炭化ケイ素膜との格子定数の違いを緩和することが開示されている。
【特許文献１】特開２００３−８１６９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述したような方法でシリコン単結晶基板と炭化ケイ素膜との間に、リン化ホウ素（ＢＰ）膜をバッファ層として形成しようとしても、均一で欠陥の少ないリン化ホウ素膜を成膜することが困難であった。これは、ＣＶＤ装置に使用する原料ガスの中で、リン化合物とホウ素化合物との蒸気圧が一般に大きく異なる（例えば、ＰＣｌ３＝０．０１３ＭＰａ（２１℃）、ＢＣｌ３＝０．１０１ＭＰａ（１２．５℃））ためである。このため、上述したような従来の方法では、シリコン単結晶基板の上に化学量論比が揃った転移欠陥の少ない炭化ケイ素膜を形成することが難しいという課題があった。
【０００５】
本発明にかかるいくつかの態様は、上記事情に鑑みてなされたものであり、シリコン層又はシリコン基板上に、欠陥密度が低く高品質なエピタキシャル層を形成することが可能な半導体装置の製造方法を提供する。
また、シリコン単結晶基板上に、転移欠陥の少ないエピタキシャル層を形成した半導体装置を提供する。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のいくつかの態様は次のような半導体装置の製造方法、および半導体装置を提供した。
すなわち、本発明の半導体装置の製造方法は、第１の面と前記第１の面に対向する第２の面とを備えたシリコン基板に前記第１の面から第３族元素をイオン注入する第１の工程と、
前記シリコン基板の前記第１の面から第５族元素をイオン注入する第２の工程と、
前記シリコン基板をアニールして、シリコン層の上に前記第３族元素と前記第５族元素との化合物からなる前記バッファ層を得る第３の工程と、を含むことを特徴とする。
【０００７】
例えば、シリコン基板と、エピタキシャル層との間にバッファ層を形成しておくことにより、エピタキシャル層に転移欠陥が生じるのを効果的に抑制することができる。即ち、第３族元素と第５族元素との化合物からなるバッファ層よって、格子定数が大きく異なるシリコン基板とエピタキシャル層とが直接接することを防止する。これにより、結晶界面での格子定数の急激な変化を緩和され、結晶軸の長さや軸間角度の相違により、エピタキシャル層に転移欠陥が生じるのを効果的に抑制することが可能になる。よって、転移欠陥の少ない、高品質なエピタキシャル層を備えた半導体装置を製造することができる。
【０００８】
前記バッファ層の上にエピタキシャル層を形成する第４の工程を含み、
前記バッファ層は、前記シリコン層の格子定数と、前記エピタキシャル層の格子定数との間の格子定数をもつ材料によって形成されることが好ましい。
これにより、例えば、シリコン基板とエピタキシャル層との間で、段階的に格子定数を変化させることができ、シリコン基板とエピタキシャル層との界面で大きな格子定数の差が生じて、転移欠陥が発生する事を防止できる。
【０００９】
前記第３族元素はホウ素、前記第５族元素は砒素であることが好ましい。
例えば、バッファ層を砒化ホウ素で形成することによって、シリコン基板の格子定数とエピタキシャル層の格子定数との間の格子定数をもつバッファ層を容易に形成することができる。
【００１０】
前記エピタキシャル層は、立方晶の炭化ケイ素、または立方晶の窒化ガリウムを含むことが好ましい。
例えば、エピタキシャル層を立方晶の炭化ケイ素、または立方晶の窒化ガリウムにすることで、ワイドバンドギャップ半導体として好適に用いることができる。
【００１１】
前記第３族元素をイオン注入する工程および／または、前記第５族元素をイオン注入する工程における注入エネルギーは２．０ＫｅＶ以下であることが好ましい。
イオン注入エネルギーを２．０ＫｅＶ以下にすることによって、例えば、打ち込んだイオンをシリコン基板の中まで深く入らせず、表層近傍にバッファ層を形成することができる。
【００１２】
前記バッファ層は、前記シリコン基板に接する第１のバッファ層と、前記エピタキシャル層に接する第２のバッファ層とを少なくとも備え、前記第１のバッファ層と前記第２のバッファ層とは互いに異なるに格子定数で、かつ、前記第１のバッファ層は前記第２のバッファ層よりも前記シリコン基板の格子定数に近い格子定数をもつ材料から形成されることが好ましい。
これによって、例えば、シリコン基板とエピタキシャル層との間で、２段階以上で格子定数を変化させ、エピタキシャル層に転移欠陥が生じるのをより一層低減する事ができる。
【００１３】
前記第３族元素をイオン注入する工程および／または、前記第５族元素をイオン注入する工程では、前記バッファ層が１原子層以上の厚みとなるように、単位面接あたりのイオン注入量を設定することが好ましい。
前記バッファ層を１原子層以上の厚みにすれば、例えば、エピタキシャル層に転移欠陥が生じるのを効果的に抑制する事ができる。
【００１４】
本発明の半導体装置の製造方法は、シリコン層に前記第１の面から第３族元素をイオン注入する第１の工程と、前記シリコン層の前記第１の面から第５族元素をイオン注入する第２の工程と、前記シリコン層をアニールして、前記シリコン層の一部に前記第３族元素と前記第５族元素との化合物からなるバッファ層を得る第３の工程と、を含むことを特徴とする。
【００１５】
本発明の半導体装置は、前記半導体装置の製造方法によって製造されたことを特徴とする。
シリコン基板の格子定数とエピタキシャル層の格子定数との間の格子定数をもつバッファ層を、シリコン基板とエピタキシャル層との間に形成することにより、例えば、結晶界面での格子定数の急激な変化を緩和させることができる。そして、結晶軸の長さや軸間角度の相違により、エピタキシャル層に転移欠陥が生じるのを効果的に抑制することが可能になる。これにより、例えば、転移欠陥の少ない、高品質なエピタキシャル層を備えた半導体装置を実現できる。
【発明を実施するための最良の形態】
【００１６】
本発明の半導体装置の製造方法、および半導体装置の最良の形態について説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
【００１７】
図１は、本発明の半導体装置の実施形態の一例を示す断面図である。
本発明の半導体装置１０は、シリコン基板（シリコン単結晶基板）１１と、このシリコン基板１１の一面１１ａに形成されたバッファ層１２と、このバッファ層１２の一面１２ａに形成されたエピタキシャル層１３とを備えている。
【００１８】
シリコン基板１１は、例えば、ＣＺ法（チョクラルスキー法）により引上げられたシリコン単結晶インゴットをスライス、研磨して形成する。このシリコン基板１１の一面１１ａはミラー指数（１００）で表される結晶面（以下、単に（１００）面と略記する。）を成す。なお、シリコン基板１１の一面１１ａは（１００）面以外にも、（１００）面に対して５４．７３°傾斜した（１１１）面であってもよい。このようなシリコン基板１１は、格子定数が０．５４３ｎｍである。
【００１９】
エピタキシャル層１３は、後述するバッファ層１２の一面１２ａに、エピタキシャル結晶成長によって形成された単結晶層である。このエピタキシャル層１３は、立方晶の炭化ケイ素（３Ｃ−ＳｉＣ）から形成されている。立方晶の炭化ケイ素は、バンドギャップ値が２．２ｅＶ以上と高く、光透過性や、絶縁破壊電界が高いため、パワーデバイス用のワイドバンドギャップ半導体として好適である。このような３Ｃ−ＳｉＣからなるエピタキシャル層１３は、格子定数が０．４３５ｎｍである。
【００２０】
バッファ層１２は、シリコン基板１１とエピタキシャル層１３との間に形成される。このバッファ層１２は、短周期律における第３族元素（長周期律での第１３族元素）と、短周期律における第５族元素（長周期律での第１５族元素）との化合物から構成される。例えば、バッファ層１２は立方晶の砒化ホウ素（ＢＡｓ）から形成されればよい。
【００２１】
また、バッファ層１２の厚みΔｔは、少なくとも１原子層分の厚み、例えば、２０原子層分の厚みで形成されればよい。
【００２２】
このような構成のバッファ層１２は、シリコン基板１１の格子定数と、エピタキシャル層１３の格子定数との間の格子定数をもつ、第３族元素と第５族元素との化合物が選択されればよい。例えば、エピタキシャル層１３が上述した３Ｃ−ＳｉＣから形成される場合、シリコン基板１１の格子定数０．５４３ｎｍと、エピタキシャル層１３の格子定数０．４３５ｎｍとの間の、０．４６９ｎｍの格子定数をもつ砒化ホウ素が好ましく選択される。
【００２３】
一般に、基板上に格子定数の大きく異なる材料を用いてエピタキシャル層を形成すると、成長界面で転移欠陥が発生しやすくなる。しかし、本発明の半導体装置１０のように、シリコン基板１１の格子定数とエピタキシャル層１３の格子定数との間の格子定数をもつ３Ｃ−ＳｉＣからなるバッファ層１２を、シリコン基板１１とエピタキシャル層１３との間に形成することにより、結晶界面での格子定数の急激な変化を緩和させる。そして、結晶軸の長さや軸間角度の相違により、エピタキシャル層１３に転移欠陥が生じるのを効果的に抑制することが可能になる。これにより、転移欠陥の少ない、高品質な３Ｃ−ＳｉＣからなるエピタキシャル層１３を備えた半導体装置１０を実現できる。
【００２４】
図２は、本発明の半導体装置の実施形態の別な一例を示す断面図である。
図２に示す半導体装置２０では、シリコン基板２１とエピタキシャル層２３との間に、第一のバッファ層２２ａと、第二のバッファ層２２ｂとからなる複層のバッファ層２２が形成されている。この第一のバッファ層２２ａと第二のバッファ層２２ｂとは、互いに異なる格子定数をもつ材料で形成される。さらに、第一のバッファ層２２ａはシリコン基板２１の格子定数により近い材料、第二のバッファ層２２ｂはエピタキシャル層２３の格子定数により近い材料で、それぞれ形成される。
【００２５】
例えば、エピタキシャル層２３を立方晶の炭化ケイ素（３Ｃ−ＳｉＣ）で形成した場合、第一のバッファ層２２ａはシリコン基板２１の格子定数（０．５４３ｎｍ）により近い立方晶の窒化インジウム（格子定数０．４９８ｎｍ）で形成し、第二のバッファ層２２ｂはエピタキシャル層２３の格子定数（０．４３５ｎｍ）により近い立方晶の砒化ホウ素（格子定数０．４６９ｎｍ）で形成すれば良い。
【００２６】
このように、シリコン基板２１とエピタキシャル層２３との間に、段階的に格子定数を変化させる複層のバッファ層２２を形成することによって、シリコン基板２１とエピタキシャル層２３との間の格子定数の変化がより一層段階的に緩和される。よって、格子定数の急激な変化による転移欠陥の発生をより一層効果的に抑制することが可能になる。
【００２７】
図３は、本発明の半導体装置の実施形態の別な一例を示す断面図である。
図３に示す半導体装置３０では、エピタキシャル層３３を立方晶窒化ガリウム（ＧａＮ）によって形成している。こうした実施形態においても、窒化ガリウムから形成されるエピタキシャル層３３と、シリコン基板３１との間に形成されるバッファ層３２は、立方晶の砒化ホウ素（０．４６９ｎｍ）を用いるのが好ましい。
【００２８】
次に、本発明に係る半導体装置の製造方法を図面に基づいて説明する。
図４は、本発明の半導体装置の製造方法を段階的に示す断面図である。
なお、この実施形態では、シリコン基板上に、砒化ホウ素からなるバッファ層を介して炭化ケイ素からなるエピタキシャル層を形成する手順を例示する。まず、例えば一面４１ａが（１００）面であるシリコン基板４１を用意する（図４（ａ）参照）。こうしたシリコン基板４１は、予めフッ化水素酸などで表面を洗浄しておくことが好ましい。
【００２９】
次に、図４（ｂ）に示すように、このシリコン基板４１の一面４１ａに向けて、砒素イオンを注入する（第５族元素をイオン注入する工程）。砒素イオンを注入する際には、例えば、イオン注入機を用いて、砒素イオンがシリコン基板４１の表層付近に打ち込まれるように、小さな打ち込みエネルギーで行うのが好ましい。
【００３０】
砒素イオンの打ち込み条件としては、例えば打ち込みエネルギーが２．０ＫｅＶ以下、例えば１．４ＫｅＶ、打ち込み角度がシリコン基板４１の一面４１ａに対して７°になるように設定するのが好ましい。また、打ち込み時のドーズ（単位面接あたりのイオン注入量）は、形成されるバッファ層が少なくとも１原子層以上分の原子数となるように設定するのが好ましい。例えば、ドーズ量を１．７Ｅ１６（ｃｍ−２）とすることによって、砒化ホウ素バッファ層２０原子層分の原子数とすることができる。これによって、シリコン基板４１の表層付近に砒素注入層４６が形成される（図４（ｃ）参照）。
【００３１】
次に、図４（ｃ）に示すように、シリコン基板４１の砒素注入層４６に向けて、ホウ素イオンを注入する（第３族元素をイオン注入する工程）。ホウ素イオンを注入する際には、例えば、イオン注入機を用いて、ホウ素イオンがシリコン基板４１の表層、即ち先の工程で形成した砒素注入層４６付近にほぼ同じ飛程で打ち込まれるように、小さな打ち込みエネルギーで行うのが好ましい。
【００３２】
ホウ素イオンの打ち込み条件としては、前記砒素注入層とほぼ同じ飛程になるよう、例えば打ち込みエネルギーが０．２ＫｅＶ、打ち込み角度がシリコン基板４１の一面４１ａに対して７°になるように設定するのが好ましい。また、打ち込み時のドーズ量（単位面接あたりのイオン注入量）は、形成されるバッファ層が少なくとも１原子層分以上、好ましくは２０原子層分の原子数となるように設定するのが好ましい。例えば、ドーズ量を１．７Ｅ１６（ｃｍ−２）とすることによって、砒化ホウ素バッファ層２０原子層分の原子数とすることができる。
これによって、シリコン基板４１の表層付近に砒素とホウ素とか注入された砒素ホウ素混合注入層４７が形成される（図４（ｄ）参照）。
【００３３】
次に、図４（ｅ）に示すように、この一面４１ａに砒素ホウ素混合注入層４７が形成されたシリコン基板４１を高真空チャンバー４９に入れて、例えば１０００℃程度になるようにアニール処理を行う（シリコン基板をアニールしてバッファ層を得る工程）。砒素ホウ素混合注入層４７は、高真空下で１０００℃程度まで加熱される事で、固相エピタキシーにより結晶化され、立方晶の砒化ホウ素（ＢＡｓ）となる。これにより、シリコン基板４１の一面４１ａに、砒化ホウ素からなるバッファ層４２が形成される。このバッファ層４２の厚みΔｔは、砒化ホウ素として少なくとも１原子層の厚み、好ましくは、２０原子層の厚みで形成されればよい。
このように、イオン打ち込みとアニールによってバッファ層４２を形成すれば、第３族元素と第５族元素とを厳密に等量だけ打ち込むことが可能なため、化学量論比が揃ったバッファ層４２を得ることができる。
【００３４】
次に、図４（ｆ）に示すように、バッファ層４２の上に、例えば立方晶の炭化ケイ素（３Ｃ−ＳｉＣ）からなるエピタキシャル層４３を形成する。エピタキシャル層４３の形成にあたっては、バッファ層４２が形成されたシリコン基板４１を高真空チャンバーに入れて、例えば、１２００℃程度まで加熱する。そして、例えばＣ３Ｈ８ガスを２ｓｃｃｍ、ＳｉＨ４ガスを６ｓｃｃｍの流量で供給し、バッファ層４２の一面４２ａに３Ｃ−ＳｉＣをエピタキシャル成長させる。これにより、シリコン基板４１の一面４１ａに、バッファ層４２を介してエピタキシャル層４３が形成される。
【００３５】
こうしたエピタキシャル層４３の形成にあたって、予めバッファ層４２を形成しておくことにより、エピタキシャル層４３に転移欠陥が生じるのを効果的に抑制することができる。即ち、格子定数０．５４３ｎｍであるシリコン基板４１に、格子定数０．４３５ｎｍである３Ｃ−ＳｉＣからなるエピタキシャル層４３を直接成膜せずに、０．４６９ｎｍの格子定数をもつ砒化ホウ素からなるバッファ層４２を介して成膜することによって、シリコン基板４１とエピタキシャル層４３との界面で大きな格子定数の差が生じるのを防止する。これにより、結晶界面での格子定数の急激な変化を緩和され、結晶軸の長さや軸間角度の相違により、エピタキシャル層４３に転移欠陥が生じるのを効果的に抑制することが可能になる。よって、転移欠陥の少ない、高品質な３Ｃ−ＳｉＣからなるエピタキシャル層４３を備えた半導体装置４０を製造することができる。
【００３６】
なお、上述した実施形態では、バッファ層４２の形成時に、先に砒素イオンを打ち込み、その後にホウ素イオンを打ち込んでいる。これは、砒素イオンの方が重く、注入層のアモルファス化が促進されるため、後から軽いホウ素イオンを打ち込んだ方が、ホウ素イオンのチャネリングを回避しやすいためである。しかし、打ち込み条件によっては、ホウ素イオンを先に打ち込み、その後に砒素イオンの打ち込むような工程であってもよい。
【００３７】
また、シリコン基板４１は、バッファ層４２を形成する一面４１ａが（１００）面である以外にも、（１１１）面であってもよい。この場合、砒素イオンやホウ素イオンの打ち込み角度は、シリコン基板の一面に対して３°であればよい。
【００３８】
更に、エピタキシャル層は、上述した３Ｃ−ＳｉＣ以外にも、例えば、立方晶窒化ガリウム（ＧａＮ）であってもよい。バッファ層は、上述した砒化ホウ素以外にも、シリコン基板の格子定数とエピタキシャル層の格子定数との間の格子定数をもち、かつ、第３族元素と第５族元素との化合物膜であれば好ましく用いる事ができる。
【００３９】
図５は、半導体装置の製造方法の別な実施形態を段階的に示す断面図である。
上述した実施形態ではシリコン基板の一面にバッファ層を均一に形成していたが、バッファ層を局所的に設けることもできる。図５（ａ）に示すように、シリコン基板５１の一面５１ａに酸化膜を堆積し、フォトリソグラフィー法などによって酸化膜層５５を形成する。
【００４０】
次に、この酸化膜層５５をマスクとして、砒素イオンを注入する（第５族元素をイオン注入する工程）。これにより、シリコン基板５１がレジスト層５５の開口５５ａによって露呈された部分に、砒素注入層５６が形成される（図５（ｂ）参照）。
【００４１】
続いて、酸化膜層５５をマスクとして、ホウ素イオンを注入する（第３族元素をイオン注入する工程）。これにより、シリコン基板５１が酸化膜層５５の開口５５ａによって露呈された部分に、砒素とホウ素とか注入された砒素ホウ素混合注入層５７が形成される（図５（ｃ）参照）。
【００４２】
この後、シリコン基板５１を高真空チャンバーに入れて、例えば１０００℃程度になるようにアニール処理を行えば、砒素ホウ素混合注入層５７が結晶化される。これにより、シリコン基板５１の一面上において、酸化膜層５５と立方晶の砒化ホウ素からなるバッファ層５２を局所的に（部分的に）形成する事ができる。この後、エピタキシャル層６０を成膜する際、酸化膜５５上には選択的にエピタキシャル膜は成長せず、バッファ層５２からの横方向成長が行われる。更に成長が進んで、横成長膜が酸化膜５５上を全て覆いつくした後は上方に成長することになり、成長方向が変化する。その結果、欠陥は連続して成長できなくなり、転移欠陥を効率的に消滅させることができる。
【００４３】
このように、バッファ層５２を選択的に形成することによって、シリコン基板の一面全体にバッファ層を形成するよりも、より効率的に転移欠陥の少ないエピタキシャル層を成膜させることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の半導体装置の一実施形態を示す断面図である。
【図２】本発明の半導体装置の別な実施形態を示す断面図である。
【図３】本発明の半導体装置の別な実施形態を示す断面図である。
【図４】本発明の半導体装置の製造方法を示す断面図である。
【図５】本発明の半導体装置の別な製造方法を示す断面図である。
【符号の説明】
【００４５】
１０ 半導体装置
１１ シリコン基板
１２ バッファ層
１３ エピタキシャル層
【特許請求の範囲】
【請求項１】
第１の面と前記第１の面に対向する第２の面とを備えたシリコン基板に前記第１の面から第３族元素をイオン注入する第１の工程と、
前記シリコン基板の前記第１の面から第５族元素をイオン注入する第２の工程と、
前記シリコン基板をアニールして、シリコン層の上に前記第３族元素と前記第５族元素との化合物からなる前記バッファ層を得る第３の工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記バッファ層の上にエピタキシャル層を形成する第４の工程を含み、
前記バッファ層は、前記シリコン層の格子定数と、前記エピタキシャル層の格子定数との間の格子定数をもつ材料によって形成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第３族元素はホウ素であり、前記第５族元素は砒素であることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記エピタキシャル層は、立方晶の炭化ケイ素、または立方晶の窒化ガリウムを含むことを特徴とする請求項１ないし３いずれか１項記載の半導体装置の製造方法。
【請求項５】
前記第１の工程において前記第３族元素をイオン注入する際の注入エネルギーは２．０ＫｅＶ以下であることを特徴とする請求項１ないし４いずれか１項記載の半導体装置の製造方法。
【請求項６】
前記第２の工程において、前記第５族元素をイオン注入する際の注入エネルギーは２．０ＫｅＶ以下であることを特徴とする請求項１ないし５いずれか１項記載の半導体装置の製造方法。
【請求項７】
前記バッファ層は、前記シリコン層に接する第１のバッファ層と、前記エピタキシャル層に接する第２のバッファ層とを少なくとも備え、前記第１のバッファ層と前記第２のバッファ層とは互いに異なるに格子定数で、かつ、前記第１のバッファ層は前記第２のバッファ層よりも前記シリコン層の格子定数に近い格子定数をもつ材料から形成されることを特徴とする請求項１ないし６いずれか１項記載の半導体装置の製造方法。
【請求項８】
前記第１の工程における前記第３族元素をイオン注入する工程又は前記第２の工程における前記第５族元素をイオン注入する工程では、前記バッファ層が１原子層以上の厚みとなるように、単位面積あたりのイオン注入量を設定することを特徴とする請求項１ないし６いずれか１項記載の半導体装置の製造方法。
【請求項９】
シリコン層に前記第１の面から第３族元素をイオン注入する第１の工程と、
前記シリコン層の前記第１の面から第５族元素をイオン注入する第２の工程と、
前記シリコン層をアニールして、前記シリコン層の一部に前記第３族元素と前記第５族元素との化合物からなるバッファ層を得る第３の工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１ないし９いずれか１項記載の半導体装置の製造方法によって製造されたことを特徴とする半導体装置。
【請求項１】
第１の面と前記第１の面に対向する第２の面とを備えたシリコン基板に前記第１の面から第３族元素をイオン注入する第１の工程と、
前記シリコン基板の前記第１の面から第５族元素をイオン注入する第２の工程と、
前記シリコン基板をアニールして、シリコン層の上に前記第３族元素と前記第５族元素との化合物からなる前記バッファ層を得る第３の工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記バッファ層の上にエピタキシャル層を形成する第４の工程を含み、
前記バッファ層は、前記シリコン層の格子定数と、前記エピタキシャル層の格子定数との間の格子定数をもつ材料によって形成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第３族元素はホウ素であり、前記第５族元素は砒素であることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記エピタキシャル層は、立方晶の炭化ケイ素、または立方晶の窒化ガリウムを含むことを特徴とする請求項１ないし３いずれか１項記載の半導体装置の製造方法。
【請求項５】
前記第１の工程において前記第３族元素をイオン注入する際の注入エネルギーは２．０ＫｅＶ以下であることを特徴とする請求項１ないし４いずれか１項記載の半導体装置の製造方法。
【請求項６】
前記第２の工程において、前記第５族元素をイオン注入する際の注入エネルギーは２．０ＫｅＶ以下であることを特徴とする請求項１ないし５いずれか１項記載の半導体装置の製造方法。
【請求項７】
前記バッファ層は、前記シリコン層に接する第１のバッファ層と、前記エピタキシャル層に接する第２のバッファ層とを少なくとも備え、前記第１のバッファ層と前記第２のバッファ層とは互いに異なるに格子定数で、かつ、前記第１のバッファ層は前記第２のバッファ層よりも前記シリコン層の格子定数に近い格子定数をもつ材料から形成されることを特徴とする請求項１ないし６いずれか１項記載の半導体装置の製造方法。
【請求項８】
前記第１の工程における前記第３族元素をイオン注入する工程又は前記第２の工程における前記第５族元素をイオン注入する工程では、前記バッファ層が１原子層以上の厚みとなるように、単位面積あたりのイオン注入量を設定することを特徴とする請求項１ないし６いずれか１項記載の半導体装置の製造方法。
【請求項９】
シリコン層に前記第１の面から第３族元素をイオン注入する第１の工程と、
前記シリコン層の前記第１の面から第５族元素をイオン注入する第２の工程と、
前記シリコン層をアニールして、前記シリコン層の一部に前記第３族元素と前記第５族元素との化合物からなるバッファ層を得る第３の工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１ないし９いずれか１項記載の半導体装置の製造方法によって製造されたことを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−９２９１７（Ｐ２０１０−９２９１７Ａ）
【公開日】平成２２年４月２２日（２０１０．４．２２）
【国際特許分類】
【出願番号】特願２００８−２５８５８６（Ｐ２００８−２５８５８６）
【出願日】平成２０年１０月３日（２００８．１０．３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年４月２２日（２０１０．４．２２）
【国際特許分類】
【出願日】平成２０年１０月３日（２００８．１０．３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]