半導体装置の製造方法
【課題】フォトリソグラフィーのプロセスマージンを確保すると共に、ゲート電極とコンタクトプラグとの短絡が生じにくい半導体装置の製造方法を実現できるようにする。
【解決手段】半導体装置の製造方法は、層間絶縁膜１１４の上に第１の下部開口部１１５ａを有する第１のマスク層１１５を形成する工程と、第１のマスク層１１５の上に第１の下部開口部１１５ａを通して層間絶縁膜１１４を露出する第１の上部開口部１１６ａを有する第２のマスク層１１６を形成する工程とを備えている。第１の下部開口部１１５ａは、隣接するゲート電極１０２同士の間に形成され、ゲート電極１０２と平行な方向に延びる長辺と、ゲート電極１０２と交差する方向に延びる短辺とを有する平面方形状である。第１の上部開口部１１６ａは、各辺の長さが第１の下部開口部１１５ａの短辺よりも長い平面方形状である。
【解決手段】半導体装置の製造方法は、層間絶縁膜１１４の上に第１の下部開口部１１５ａを有する第１のマスク層１１５を形成する工程と、第１のマスク層１１５の上に第１の下部開口部１１５ａを通して層間絶縁膜１１４を露出する第１の上部開口部１１６ａを有する第２のマスク層１１６を形成する工程とを備えている。第１の下部開口部１１５ａは、隣接するゲート電極１０２同士の間に形成され、ゲート電極１０２と平行な方向に延びる長辺と、ゲート電極１０２と交差する方向に延びる短辺とを有する平面方形状である。第１の上部開口部１１６ａは、各辺の長さが第１の下部開口部１１５ａの短辺よりも長い平面方形状である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にセルフアラインコンタクトを有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体素子の高集積化に伴い、コンタクトプラグを形成するためのパターンがどんどん微細化している。一方、パターンを形成するためのフォトリソグラフィーの分解能の向上はパターンの微細化に追いつくことができていない。このため、プロセスマージンが不足し、コンタクトホールパターンとゲート電極との重ね合わせ精度の確保が困難となってきている。このような問題を解決するために、セルフアラインコンタクト（Self Align Contact：ＳＡＣ）の利用が進められている。
【０００３】
セルフアラインコンタクトを形成する場合には次のような方法を用いることが一般的である。まず、基板上に複数のゲート電極を形成し、各ゲート電極の側面上にシリコン窒化膜等からなる側壁保護膜をそれぞれ形成する。続いて、基板上の全面にシリコン酸化膜等からなる層間絶縁膜を形成する。次に、層間絶縁膜の上にフォトレジストからなるコンタクトホールパターンを形成する。この際に、コンタクトホールパターンの開口部は過大に大きく形成する。コンタクトホールパターンと側壁保護膜とをエッチングマスクとして、層間絶縁膜をエッチングすることにより、ゲート電極同士の間にコンタクトホールを形成する。次に、コンタクトホールにタングステン等の導電膜を充填して、コンタクトプラグを形成する。
【０００４】
このようにすれば、フォトリソグラフィー工程におけるプロセスマージンを確保しつつ、微細なコンタクトホールを形成することができる（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−４９１１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のセルフアラインコンタクトの形成方法には次のような問題がある。シリコン酸化膜からなる層間絶縁膜と比べてシリコン窒化膜からなる側壁保護膜はエッチングされにくい。しかし、完全にエッチングが生じないわけではないため、層間絶縁膜をエッチングする際に側壁保護膜はエッチングされ薄くなる。このため、コンタクトプラグとゲート電極とが短絡するおそれがある。コンタクトプラグとゲート電極とが短絡すると、半導体デバイスの電気的特性及び信頼性が劣化したり、製造歩留まりが低下したりする。
【０００７】
本願は、前記の問題を解決し、フォトリソグラフィーのプロセスマージンを確保すると共に、ゲート電極とコンタクトプラグとの短絡が生じにくい半導体装置の製造方法を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明は半導体装置の製造方法を、下部開口部を有する第１のマスク層と、上部開口部を有する第２のマスク層とをエッチングマスクとしてコンタクトホールを形成する構成とする。
【０００９】
具体的に、本発明に係る第１の半導体装置の製造方法は、基板の上に複数のゲート電極を形成する工程（ａ）と、基板の上にゲート電極を覆う層間絶縁膜を形成する工程（ｂ）と、層間絶縁膜の上に第１のマスク層を形成する工程（ｃ）と、第１のマスク層に層間絶縁膜を露出する第１の下部開口部を形成する工程（ｄ）と、第１のマスク層の上に第２のマスク層を形成する工程（ｅ）と、第２のマスク層に第１の下部開口部を通して層間絶縁膜を露出する第１の上部開口部を形成する工程（ｆ）と、工程（ｆ）よりも後に、層間絶縁膜における第１の上部開口部及び第１の下部開口部から露出した部分をエッチングすることにより、第１のコンタクトホールを形成する工程（ｇ）と、第１のコンタクトホールに導電性材料を埋め込むことにより第１のコンタクトプラグを形成する工程（ｈ）とを備え、第１の下部開口部は、隣接するゲート電極同士の間に形成され、ゲート電極と平行な方向に延びる長辺と、ゲート電極と交差する方向に延びる短辺とを有する平面方形状であり、第１の上部開口部は、各辺の長さが第１の下部開口部の短辺よりも長い平面方形状であることを特徴とする。
【００１０】
第１の半導体装置の製造方法において、第１の下部開口部はゲート電極と平行な方向に長いため、平面円形状又は平面正方形状に形成する場合と比べて、プロセスウィンドウを大きくすることができる。また、第１のコンタクトホールのゲート電極と交差する方向の寸法は、第１の下部開口部の寸法によって規定されるため、第１の上部開口部をプロセスウィンドウが確保できる大きさとすることができる。従って、フォトリソグラフィーのプロセスマージンを確保すると共に、ゲート電極とコンタクトプラグとの短絡を生じにくくすることが可能となる。
【００１１】
第１の半導体装置の製造方法において、第１の下部開口部は長辺の長さが短辺の長さの２倍以上とすればよい。
【００１２】
第１の半導体装置の製造方法において、工程（ａ）は、ゲート電極を形成するための第１のレジストパターンをフォトリソグラフィーにより形成する工程（ａ１）を含み、工程（ｄ）は、第１の下部開口部を形成するための第２のレジストパターンをフォトリソグラフィーにより形成する工程（ｄ１）を含み、工程（ａ１）における照明条件及び露光波長と、工程（ｄ１）における照明条件及び露光波長とは同一としてもよい。この場合において、第１の下部開口部は、長辺の長さが露光波長の２倍以上とすればよい。
【００１３】
第１の半導体装置の製造方法において、工程（ｄ）では、複数の第１の下部開口部を形成し、工程（ｆ）では、複数の第１の上部開口部を形成し、工程（ｇ）では、複数の第１のコンタクトホールを形成し、複数の第１のコンタクトホールのうちの少なくとも２つは、一の第１の下部開口部と一の第１の下部開口部と対応する複数の第１の上部開口部とを用いて形成する構成としてもよい。
【００１４】
第１の半導体装置の製造方法は、工程（ｄ）は、第１のマスク層にゲート電極と交差する方向に延びる長辺と、ゲート電極と平行な方向に延びる短辺とを有する平面方形状の第２の下部開口部を形成する工程を含み、工程（ｆ）は、第２のマスク層に第２の下部開口部を通して層間絶縁膜を露出する第２の上部開口部を形成する工程を含み、工程（ｇ）は、層間絶縁膜の第２の上部開口部及び第２の下部開口部から露出した部分をエッチングすることにより第２のコンタクトホールを形成する工程を含み、工程（ｈ）は、第２のコンタクトホールに導電性材料を埋め込むことにより第２のコンタクトプラグを形成する工程を含み、第２の上部開口部は、各辺の長さが第２の下部開口部の短辺よりも長い平面方形状であることが好ましい。このような構成とすることにより、ゲート電極と接続されたコンタクト等の形成も容易となる。
【００１５】
第１の半導体装置の製造方法は、工程（ａ）よりも前に、基板に活性領域を選択的に形成する工程（ｉ）をさらに備え、工程（ｆ）では、複数の第２の上部開口部を形成し、且つ複数の第２の上部開口部のうちの少なくとも１つを、活性領域と活性領域の上に形成されたゲート電極との上に跨って形成し、工程（ｈ）では、複数の第２のコンタクトプラグを形成し、複数の第２のコンタクトプラグのうちの少なくとも１つは、ゲート電極と活性領域とを接続するシェアードコンタクトプラグとしてもよい。
【００１６】
第１の半導体装置の製造方法は、工程（ａ）よりも前に、基板に活性領域を選択的に形成する工程（ｉ）をさらに備え、工程（ｄ）では、複数の第１の下部開口部をゲート電極と並行に延びるストライプ状に形成し、複数の第２の下部開口部をゲート電極と交差する方向に延びるストライプ状に形成し、工程（ｆ）では、複数の第１の上部開口部を活性領域の上に形成し、複数の第２の上部開口部をゲート電極の上及び活性領域と活性領域の上に形成されたゲート電極との上に跨るように形成すればよい。
【００１７】
第１の半導体装置の製造方法において、工程（ｄ）では、複数の第２の下部開口部を形成し、ゲート電極と交差する方向に２つの第２の下部開口部を隣接して配置する場合には、少なくとも１つのゲート電極を挟んで間隔をおいて配置する構成とすればよい。このような構成とすれば、シェアードコンタクトプラグを容易に形成することができる。
【００１８】
第１の半導体装置の製造方法において、第１のマスク層及び第２のマスク層のうちの一方は無機膜であり、第１のマスク層及び第２のマスク層のうちの他方はレジスト膜とすればよい。この場合において、無機膜は、シリコン窒化膜又はシリコン酸窒化膜とすればよい。
【００１９】
第１の半導体装置の製造方法において、第１のマスク層及び第２のマスク層は、有機膜としてもよい。また、第１のマスク層は反射防止膜であり、第２のマスク層はレジスト膜としてもよい。
【００２０】
本発明に係る第２の半導体装置の製造方法は、基板の上に複数のゲート電極を形成する工程（ａ）と、ゲート電極が形成された基板の上に層間絶縁膜を形成する工程（ｂ）と、層間絶縁膜の上に第１のマスク層を形成する工程（ｃ）と、第１のマスク層に層間絶縁膜を露出する第１の下部開口部を形成する工程（ｄ）と、第１のマスク層の上に第２のマスク層を形成する工程（ｅ）と、第２のマスク層に第１の下部開口部を通して層間絶縁膜を露出する第１の上部開口部を形成する工程（ｆ）と、工程（ｆ）よりも後に、層間絶縁膜の第１の上部開口部及び第１の下部開口部から露出した部分をエッチングすることにより、第１のコンタクトホールを形成する工程（ｇ）と、第１のコンタクトホールに導電性材料を埋め込むことにより第１のコンタクトプラグを形成する工程（ｈ）とを備え、第１の下部開口部は、隣接するゲート電極同士の間に形成され、各辺の長さが第１の上部開口部の短辺よりも長い平面方形状であり、第１の上部開口部は、第１の下部開口部を露出し、ゲート電極と平行な方向に延びる長辺と、ゲート電極と交差する方向に延びる短辺とを有する平面方形状であることを特徴とする。
【発明の効果】
【００２１】
本発明に係る半導体装置の製造方法によれば、フォトリソグラフィーのプロセスマージンを確保すると共に、ゲート電極とコンタクトプラグとの短絡が生じにくい半導体装置を実現できる。また、コンタクトプラグの長辺側の拡大により、コンタクトプラグと基板との接触面積が拡大し、コンタクト抵抗を小さくすることもできる。
【図面の簡単な説明】
【００２２】
【図１】（ａ）及び（ｂ）はゲート電極及びコンタクトプラグのパターン配置の一例を示す平面図であり、（ａ）は平面円形状のコンタクトプラグを示し、（ｂ）は平面ストライプ状のコンタクトプラグを示す。
【図２】（ａ）は平面円形状のホールパターンを形成する際のフォーカス位置及び光学像閾値に対するホールパターンの寸法変動をシミュレーションにより見積もった結果であり、（ｂ）は（ａ）の結果に基づいて求めたプロセスウィンドウである。
【図３】（ａ）は平面ストライプ状のホールパターンを形成する際のフォーカス位置及び光学像閾値に対するホールパターンの寸法変動をシミュレーションにより見積もった結果であり、（ｂ）は（ａ）の結果に基づいて求めたプロセスウィンドウである。
【図４】（ａ）及び（ｂ）は、一実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は平面図であり、（ｂ）は断面図である。
【図５】（ａ）及び（ｂ）は、一実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は平面図であり、（ｂ）は断面図である。
【図６】（ａ）及び（ｂ）は、一実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は平面図であり、（ｂ）は断面図である。
【図７】（ａ）及び（ｂ）は、一実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は平面図であり、（ｂ）は断面図である。
【図８】（ａ）及び（ｂ）は、一実施形態に係る半導体装置の製造方法の変形例の一工程を示し、（ａ）は平面図であり、（ｂ）は断面図である。
【図９】スタンダードセルレイアウトの場合における設計レイアウトを示す平面図である。
【図１０】スタティックラムセルレイアウトの場合における設計レイアウトを示す平面図である。
【発明を実施するための形態】
【００２３】
（基本コンセプト）
まず、本実施形態におけるゲート電極とコンタクトプラグの寸法バジェットについて説明する。
【００２４】
図１（ａ）及び（ｂ）はゲート電極及びコンタクトプラグのパターン配置の一例を示している。図１（ａ）に示すように、配置ピッチＰの間隔でゲート長Ｌｇのゲート電極１２が配置されており、ゲート電極１２の間に平面円形状のコンタクトプラグ１３が形成されている場合、コンタクトプラグ１３の径Ｒの許容される最大値は次の式（１）のようになる。
Ｒ≦Ｐ−Ｌｇ−２×Ｓ−（（Ｄｇ／２）2＋（Ｄｃ／２）2＋Ｏ2）1/2 ・・・（１）
但し、Ｓはゲート電極１２とコンタクトプラグ１３とを絶縁するために必要なセパレーションの幅であり、Ｄｇ及びＤｃはそれぞれゲート長Ｌｇ及びコンタクトプラグの径Ｒの寸法ばらつきであり、Ｏはゲート電極１２とコンタクトプラグ１３との重ね合わせ誤差である。配置ピッチＰを１２０ｎｍ、ゲート長Ｌｇを３０ｎｍ、セパレーション幅Ｓを２０ｎｍ、寸法ばらつきＤｇ及びＤｃをそれぞれ±１０ｎｍ、重ね合わせ誤差Ｏを１５ｎｍとすると、許容されるコンタクトプラグ１３の径Ｒの最大値は３７．７５ｎｍとなる。
【００２５】
従って、コンタクトプラグ１３の径を３７．７５ｎｍ以下にしなければ、寸法ばらつき及び重ね合わせ誤差が最大に振れた場合、ゲート電極１２とコンタクトプラグ１３とが短絡し、半導体装置の電気的特性や信頼性が悪化する。しかし、ゲート電極１２とコンタクトプラグ１３との短絡に影響するのは、ゲート電極１２と交差する方向（ゲート長方向）の寸法である。従って、ゲート長方向の寸法が３７．７５ｎｍ以下であれば、ゲート電極と平行な方向（ゲート幅方向）の寸法は大きくなっても、ゲート電極１２とコンタクトプラグ１３との短絡という観点からは何ら問題ない。例えば、図１（ｂ）に示すようにゲート幅方向の寸法がゲート長方向の寸法よりも長いストライプ状のコンタクトプラグ１３であっても、ゲート電極１２とコンタクトプラグ１３との短絡は生じない。
【００２６】
また、式（１）において示した値はコンタクトプラグ、つまり層間絶縁膜に形成したコンタクトホールの径であり、層間絶縁膜をエッチングしてコンタクトホールを形成するためのマスクとなるレジストに形成する開口部（ホールパターン）の開口径ではない。リソグラフィー処理及びエッチング処理によりコンタクトホールを形成する際に、リソグラフィー処理後にフォトレジストに形成されるホールパターンの開口径と、エッチング処理後に層間絶縁膜等の被エッチング膜に形成されるコンタクトホールの開口径との間にはオフセットが生じる。このため、例えば、リソグラフィー処理とエッチング処理とにより、被エッチング膜に径が３５ｎｍのコンタクトホールを形成する場合、リソグラフィー処理後にフォトレジストに形成するホールパターンの開口径は６０ｎｍ程度になり得る。
【００２７】
次に、ゲート電極とコンタクトプラグとを実現するために必要なリソグラフィー処理におけるプロセスウィンドウについて説明する。図２は開口径が６０ｎｍの円形のホールパターンをリソグラフィー処理によりフォトレジストに形成する際のプロセスウィンドウをシミュレーションにより見積もった結果を示している。一方、図３は開口幅が６０ｎｍのストライプ状のホールパターンをリソグラフィー処理によりフォトレジストに形成する際のプロセスウィンドウをシミュレーションにより見積もった結果を示している。
【００２８】
シミュレーションに用いたリソグラフィー処理における露光プロセス条件は、純水（屈折率１．４３７）による液浸露光であり、露光波長が１９３ｎｍ、開口数ＮＡが１．３５であり、照明光学系の開口数／投影光学系の開口数（σ）が０．６の部分コヒーレント照明とした。また、マスクは６％透過のハーフトーン位相シフトマスクを用い、マスク上の開口幅を円形のホールパターンの場合にはウェハ上換算で８０ｎｍとし、ストライプ状のホールパターンの場合には６０ｎｍとした。
【００２９】
図２（ａ）及び図３（ａ）は、それぞれ円形のホールパターン及びストライプ状のホールパターンについて、フォーカス位置及び光学像閾値に対するホールパターンの寸法変動を求めた結果を示している。図２（ｂ）及び図３（ｂ）は、それぞれ図２（ａ）及び図３（ｂ）に示した相関データから解析した、フォーカス位置及び光学像閾値の逆数（＝露光量に相当）に対するプロセスウィンドウを示している。図２（ｂ）に示すように、プロセスウィンドウが楕円であるとした場合、露光量余裕度を５％確保した場合のＤＯＦ（Depth of Focus）は９０ｎｍとなった。一方、図３（ｂ）に示すように、プロセスウィンドウが楕円であるとした場合、露光量余裕度を５％確保した場合のＤＯＦは２００ｎｍ以上となった。
【００３０】
図２及び図３に示すように、ある一方向に対して同じ開口幅のホールパターンをリソグラフィー処理によりフォトレジストに形成する場合、円形のホールパターンよりも、ストライプ状のホールパターンの方がより大きなプロセスウィンドウを確保することができる。逆に言えば、同じプロセスウィンドウを確保する場合、ストライプ状のホールパターンとした方が円形状のホールパターンよりも一方向に対してより微細な開口を形成することができる。
【００３１】
ストライプ状のホールパターンとは理想的には、長辺の長さが短辺の長さと比べてほぼ無限大の場合であるが、長辺の長さが短辺の長さの約２倍以上であればストライプ状のホールパターンとみなすことができ、大きなプロセスウィンドウを確保することができる。また、プロセスウィンドウを拡大する効果は露光波長によっても影響を受けるため、長辺の長さは露光波長の約２倍以上であることが好ましい。
【００３２】
隣接するゲート電極間にコンタクトプラグを形成する際に、ゲート電極とコンタクトプラグとの短絡を防止するためには、ゲート長方向の寸法を許容範囲内に収められればよい。従って、従って、プロセスウィンドウを確保することが容易なストライプ状のホールパターンを用いてコンタクトプラグを形成すれば、ゲート電極とコンタクトプラグとの短絡のおそれを大幅に低減できると考えられる。
【００３３】
以下に、この知見に基づいた半導体装置の製造方法について実施形態を用いて詳細に説明する。
【００３４】
（一実施形態）
本発明の一実施形態について図面を参照して説明する。図４〜７は本実施形態に係る半導体装置の製造方法を工程順に示している。各図において（ａ）は平面構成を示し、（ｂ）は断面構成を示している。
【００３５】
まず、図４に示すように、シリコン基板等の半導体基板１０１の上に複数のゲート電極１０２を形成する。ゲート電極１０２は、ゲート層に形成された導電パターンの一例であって、ゲート電極１０２に代えてゲート配線であってもよい。ゲート電極１０２と半導体基板１０１との間には、シリコン酸化膜等からなるゲート絶縁膜（図示せず）を形成する。ゲート電極１０２は、ポリシリコン、タングステン又はタングステンシリサイド等の単一層又は多重層とし、通常のリソグラフィー及びエッチング処理により形成すればよい。続いて、ゲート電極１０２の側壁上にシリコン窒化膜又はシリコン酸窒化膜等からなる側壁保護膜１１３を形成する。但し、側壁保護膜１１３はなくてもよい。また、ゲート電極１０２の上部にシリコン窒化膜又はシリコン酸窒化膜等からなるハードマスクを形成してもよい。
【００３６】
次に、図５に示すように半導体基板１０１上の全面にＢＰＳＧ（Boron Phosphor Silicate Glass）、ＢＳＧ（Boron Silicate Glass）、ＰＳＧ（Phosphor Silicate Glass）又はＨＤＰ（High Density Plasma）酸化膜等からなる層間絶縁膜１１４形成する。層間絶縁膜１１４はＣＭＰ処理により平坦化してもよい。次に、層間絶縁膜１１４に対してエッチング選択比を有する膜により第１のマスク層１１５を形成した後、フォトリソグラフィー及びエッチングを用いて第１のマスク層１１５に第１の下部開口部１１５ａを形成する。第１の下部開口部１１５ａは、ゲート電極１０２同士の間に領域にゲート電極と並行に延びるストライプ状に形成する。ストライプ状の第１の下部開口部１１５ａの短辺の寸法は、先に述べたゲート電極とコンタクトプラグとの短絡の発生が生じない許容範囲内に入るようにする。しかし、第１の下部開口部１１５ａの長辺の寸法を短辺の寸法の約２倍以上とすることにより、プロセスウィンドウを拡大することができるため、フォトリソグラフィーを用いて精度良く第１の下部開口部１１５ａを形成することができる。
【００３７】
続いて、第１のマスク層１１５の上にフォトレジストからなる第２のマスク層１１６を形成し、第１の上部開口部１１６ａを形成する。第１の上部開口部１１６ａは、第１の下部開口部１１５ａの短辺の寸法よりも一辺の長さが長い平面正方形状に形成する。また、第１の下部開口部を通して層間絶縁膜１１４を露出する位置に形成する。第１の上部開口部１１６ａは、第１の下部開口部１１５ａの短辺の寸法よりも大きく形成することができるため、十分なプロセスウィンドウを確保することが可能であり、精度良く形成することができる。この場合、露光マスクのパターンが正方形状であればよく、実際に露光されて形成された第１の上部開口部１１６ａの平面形状は角が面取りされた形状となっていたり、図２に示すように円形となっていてもよい。また、必ずしも平面正方形状とする必要はなく、必要とするコンタクトの平面形状によっては長方形状であってもよい。平面長方形状の場合には、短辺が第１の下部開口部１１５ａの短辺のよりも長ければよい。また、露光マスクのパターンには、マスク補正により、コーナー部にセリフパターンが付加されていてもよい。
【００３８】
次に、図６に示すように、第１のマスク層１１５及び第２のマスク層１１６をエッチングマスクとして層間絶縁膜１１４をエッチングする。これにより、層間絶縁膜１１４における第１の下部開口部１１５ａ及び第１の上部開口部１１６ａを通して露出する部分がエッチングされ、第１のコンタクトホール１１４ａが形成される。
【００３９】
次に、図７に示すように、第１のコンタクトホール１１４ａに通常の方法によりタングステン等の導電性材料を埋め込むことにより半導体基板１０１と接続された第１のコンタクトプラグ１０３が形成される。半導体基板１０１における第１のコンタクトプラグ１０３と接する部分は、素子分離領域に囲まれた活性領域であり、ソース又はドレイン等が形成されていてもよい。
【００４０】
本実施形態においては、第１のマスク層１１５と第２のマスク層１１６とをエッチングマスクとして用いる。また、第１の下部開口部１１５ａはゲート幅方向に延びるストライプ状であり、第１の上部開口部１１６ａは、一辺の長さが第１の下部開口部１１５ａの幅よりも長い。このため、第１のコンタクトホール１１４ａのゲート長方向の寸法は第１の下部開口部１１５ａの幅によって決定され、ゲート幅方向の寸法は第１の上部開口部１１６ａの一辺の長さによって決定される。
【００４１】
第１の下部開口部１１５ａはストライプ状であるため、先に述べたようにプロセスウィンドウを大きくすることができる。このため、第１の下部開口部１１５ａが側壁保護膜１１３とが重なり合うことがないように又はほとんど重ならないように、第１の下部開口部１１５ａの幅を非常に狭くしたとしても、第１の下部開口部１１５ａを精度良く形成できる。従って、層間絶縁膜１１４をエッチングする際に側壁保護膜１１３が同時にエッチングされて薄くなることを抑制でき、コンタクトプラグ１０３とゲート電極１０２との短絡が生じにくくなる。一方、第１のコンタクトホール１１４ａのゲート幅方向の寸法には余裕があるため、正方形状の第１の上部開口部１１６ａはマージンを確保できるように十分大きく形成することができる。
【００４２】
また、第１の下部開口部１１５ａをストライプ状とすることにより、第１の下部開口部１１５ａを形成するためのリソグラフィーのレジストの種類、マスクの種類、露光波長及び照明条件等の露光プロセス条件をゲート電極１０２を形成するためのリソグラフィーと同一にすることが可能となる。これにより、ゲート電極１０２と第１の下部開口部１１５ａとのアライメント誤差を非常に小さくすることができる。
【００４３】
第１のマスク層１１５は、例えばシリコン窒化膜又はシリコン酸窒化膜等の無機膜とし、第２のマスク層１１６は、例えばフォトレジストとすればよい。この場合には、第１の下部開口部１１５ａは、リソグラフィーとエッチングとにより形成し、第１の上部開口部１１６ａ及び第２の上部開口部１１６ｂは、リソグラフィーにより形成すればよい。第２のマスク層１１６に用いるフォトレジストは、一般的なものを用いることができるが、例えばアルゴンフッ素（ＡｒＦ）レーザにより露光を行う場合には、アクリル系樹脂、シクロオレフィン系樹脂又はポリシクロオレフィン系樹脂等をベース樹脂とするフォトレジストを用いることができる。
【００４４】
また、第１のマスク層１１５は、ネガタイプのフォトレジストとし、第２のマスク層１１６はポジタイプのフォトレジストとしてもよい。このようにすれば、第１の下部開口部１１５ａ及び第１の上部開口部１１６ａは共にリソグラフィーにより形成できる。この場合には、第２のマスク層１１６に用いるポジタイプのフォトレジストに、第１のマスク層１１５に用いるネガタイプのフォトレジストとは容易に溶解しない材料を選択すればよい。また、第１のマスク層１１５にポジタイプのフォトレジストを用い、第２のマスク層１１６にネガタイプのフォトレジストを用いてもよい。さらに、互いに容易に溶解しない材料を用いれば、両方をポジタイプのフォトレジストとしたり、両方をネガタイプのフォトレジストとすることも可能である。
【００４５】
また、第１のマスク層１１５に反射防止膜を用い、第２のマスク層１１６にフォトレジストを用いることも可能である。反射防止膜には種々の材料を用いることができるが、例えば架橋剤をヘキサメトキシメチルメラミンとし、溶剤にプロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）とした材料等を用いればよい。また、シリコンを含有する有機反射防止膜はＳｉＯ2からなる層間絶縁膜１１４に対するエッチング選択比が高いため好ましい。なお、反射防止膜以外の有機膜を用いることもできる。第１のマスク層１１５に反射防止膜を用い、第２のマスク層１１６にフォトレジストを用いた場合には、第１の下部開口部１１５ａはリソグラフィーとエッチングとにより形成し、第１の上部開口部１１６ａはリソグラフィーにより形成すればよい。
【００４６】
ゲート電極間にコンタクトプラグを形成する場合について説明したが、ゲート電極と接続されたコンタクトプラグ及びゲート電極と活性領域との両方と接続されたシェアードコンタクトプラグを形成する場合にも同様の方法を用いることができる。この場合、例えば、図８に示すように第１のマスク層１１５にゲート電極１０２と交差する方向に延びるストライプ状の第２の下部開口部１１５ｂを形成し、第２のマスク層１１６に平面方形状の第２の上部開口部１１６ｂを形成すればよい。この場合、第２のマスク層１１６及び第１のマスク層１１５をエッチングマスクとして形成した第２のコンタクトホール１１４ｂのゲート幅方向の寸法は、第２の下部開口部１１５ｂのゲート幅方向の寸法により規定され、ゲート長方向の寸法は、第２の上部開口部１１６ｂのゲート長方向の寸法により規定される。
【００４７】
第２の上部開口部１１６ｂをゲート電極１０２の上に形成すれば、ゲート電極１０２と接続されたコンタクトプラグを形成できる。また、ゲート電極１０２の上と活性領域の上とに跨るように形成すればシェアードコンタクトを形成できる。第２の上部開口部１１６ｂについても、露光マスクの形状が平面方形状であればよく、実際に露光されて形成された第２の上部開口部１１６ｂの平面形状は、円形状又は長円形状等であってかまわない。なお、第１の下部開口部１１５ａと第２の下部開口部１１５ｂとが交差する部分が存在していても問題ない。
【００４８】
次に、第１の下部開口部１１５ａ、第２の下部開口部１１５ｂ、第１の上部開口部１１６ａ及び第２の上部開口部１１６ｂを形成するためのマスクパターンについて説明する。
【００４９】
図９は、スタンダードセルレイアウトの場合における設計レイアウトを示している。図９においては、活性領域、ゲート電極及びゲートコンタクトの３層のレイヤーを重ねて表示している。また、図９において、ゲート電極と交差する方向（ゲート長方向）をＸ方向、ゲート電極と平行な方向（ゲート幅方向）をＹ方向として説明する。
【００５０】
図９に示すように、半導体装置には複数のコンタクトプラグ１３６が形成され、コンタクトプラグ１３６はそれぞれ、活性層１３１及びゲート電極１３２に形成されたパッド部１３８等と接続されている。ゲート電極１３２とコンタクトプラグ１３６とを接続する場合にパッド部１３８を形成することが一般的であるが、ゲート電極１３２のサイズ等によっては、パッド部１３８を形成せずに、ゲート電極１３２とコンタクトプラグ１３６とを接続することも可能である。
【００５１】
第１のマスク層には次の３種類の下部開口パターンが形成される。各下部開口パターンは短辺の長さを、先に述べたゲート電極とコンタクトプラグとの短絡が発生しない許容範囲内に入るようにする。１つめは、隣接するゲート電極１３２の間に配置され、ゲート電極１３２と平行な方向に延びる第１の下部開口パターン１３３Ａである。第１の下部開口パターン１３３Ａは、第１の下部開口部に相当する。２つめは、ゲート電極１３２の対向スペースに配置され、ゲート電極１３２と交差する方向に延びる第２の下部開口パターン１３３Ｂである。第２の下部開口パターン１３３Ｂは第２の下部開口部に相当する。３つめは、ゲート電極１３２に形成されたパッド部１３８の上を横切り、ゲート電極１３２と交差する方向に延びる第３の下部開口パターン１３３Ｃである。第３の下部開口パターン１３３Ｃは第２の下部開口部１１５ｂに相当する。第１の下部開口パターン１３３Ａ、第２の下部開口パターン１３３Ｂ及び第３の下部開口パターン１３３Ｃは、ゲート電極１３２の上及びゲート電極１３２の間に配置されるすべてのコンタクトプラグ１３６を含むように配置される。
【００５２】
第２のマスク層には、平面正方形状の上部開口パターン１３５が形成される。上部開口パターン１３５は、第１の上部開口部及び第２の上部開口部に相当する。上部開口パターン１３５は、各コンタクトプラグ１３６を形成する位置に配置する。但し、図９では一部を省略している。また、隣接する下部開口パターン同士を跨がないコンタクトプラグ１３６と接触しない範囲で過大に形成する。
【００５３】
第１の下部開口パターン１３３Ａと上部開口パターン１３５とにより形成されるコンタクトプラグ１３６は、Ｘ方向の両隣又はＹ方向両隣のいずれかにゲート電極１３２が存在する。この場合、第１の下部開口パターン１３３Ａは、長辺がゲート電極１３２に対して平行となり、短辺がゲート電極１３２に対して垂直となるように配置する。また、第１の下部開口パターン１３３Ａは、Ｘ方向に一列に並ぶ隣接した２個以上の複数のコンタクトプラグ１３６に跨るストライプ状のパターンとする。このようにすることによりゲート電極１３２の側壁に形成された側壁保護膜と第１の下部開口パターン１３３Ａとは、上面から見たときに重ならないか又は重なり部分を極力小さな状態とすることができる。
【００５４】
第２の下部開口パターン１３３Ｂと上部開口パターン１３５とにより形成されるコンタクトプラグ１３６は、Ｘ方向の両隣及びＹ方向の両隣の両方にゲート電極１３２が存在せず、斜め方向のみにゲート電極１３２が存在する。第２の下部開口パターン１３３Ｂは、ゲート電極１３２の対向スペースにゲート電極１３２と重ならないように配置する。また、Ｘ方向に一列に並ぶ２個以上の複数のコンタクトプラグ１３６に跨るストライプ状のパターンとする。
【００５５】
第３の下部開口パターン１３３Ｃは、長辺がゲート電極１３２に対して交差し、短辺がゲート電極１３２に対して平行になるように配置され、Ｘ方向に一列に並ぶ２個以上の複数のコンタクトプラグ１３６に跨るストライプ状のパターンとする。
【００５６】
下部開口パターンと上部開口パターンとをこのような配置として、層間絶縁膜のエッチングを行えば、コンタクトプラグが形成される領域の近傍の側壁保護膜がエッチングされて薄くなることがない。従って、最終的に形成されたコンタクトプラグとゲート電極との間に短絡が発生することを抑えることができる。
【００５７】
図１０は、スタティックラムセルレイアウトの場合における設計レイアウトを示している。図１０においては、活性領域、ゲート電極及びゲートコンタクトの３層のレイヤーを重ねて表示している。また、図１０において、ゲート電極と交差する方向（ゲート長方向）をＸ方向、ゲート電極と平行な方向（ゲート幅方向）をＹ方向として説明する。
【００５８】
図１０に示すように、第１のマスク層に形成する下部開口パターンは、次のように配置する。１つめは、隣接するゲート電極１４２同士の間に、ゲート電極１４２と平行に延びる第１の下部開口パターン１４３Ａである。２つめは、ゲート電極１４２と交差する方向に延びる、第２の下部開口パターン１４３Ｂである。第１の下部開口パターン１４３Ａは第１の下部開口部に相当し、第２の下部開口パターン１４３Ｂは第２の下部開口部に相当する。第１の下部開口パターン１４３Ａ及び第２の下部開口パターン１４３Ｂの一部は、それぞれＸ方向及びＹに連続して形成されておらず、複数のパターンに分離されている。
【００５９】
第１の下部開口パターン１４３Ａ及び第２の下部開口パターン１４３Ｂは、ゲート電極１４２の上及びゲート電極１４２の間に配置されるコンタクトプラグ１４６及びシェアードコンタクトプラグ１４７をすべて含むように配置される。
【００６０】
第２のマスク層には、平面正方形状の上部開口パターン１４５を形成する。上部開口パターン１４５は、第１の上部開口部及び第２の上部開口部に相当する。上部開口パターン１４５は、各コンタクトプラグ１４６と同じ位置に配置する。但し、図１０においては一部の表示を省略している。また、隣接する下部開口パターン同士を跨がないコンタクトプラグ１４６及びシェアードコンタクトプラグ１４７と接触しない範囲で、過大に形成する。
【００６１】
コンタクトプラグ１４６のＸ方向の両隣又はＹ方向両隣のいずれかにゲート電極１４２が存在する場合、第１の下部開口パターン１４３Ａは、長辺がゲート電極１４２に対して平行となり、短辺がゲート電極１４２に対して交差するように配置する。このようにすることによりゲート電極１４２の側壁に形成された側壁保護膜と第１の下部開口パターンとが上面から見たときに重ならないか又は重なり部分を極力小さな状態とすることが可能となる。
【００６２】
コンタクトプラグ１４６がゲート電極１４２の上又はパッド部の上に存在する場合、第２の下部開口パターン１４３Ｂは、長辺がゲート電極に対して交差し、短辺がゲート電極に対して平行となるように配置する。
【００６３】
下部開口パターンと上部開口パターンとをこのような配置として、層間絶縁膜のエッチングを行えば、コンタクトプラグが形成される領域の近傍の側壁保護膜がエッチングされて薄くなることがない。従って、最終的に形成されたコンタクトプラグとゲート電極との間に短絡が発生することを抑えることができる。
【００６４】
さらに、シェアードコンタクトプラグ１４７を形成する部分においては以下のように第１の下部開口パターン１４３Ａと第２の下部開口パターン１４３Ｂとを配置すればよい。シェアードコンタクトプラグ１４６は、Ｘ方向に隣接する２つのゲート電極１４２を短絡しないように形成する必要がある。このため、シェアードコンタクトプラグ１４６と接続されたゲート電極１４２と隣接するゲート電極１４２のうち、シェアードコンタクトプラグ１４６と接続された活性領域１４１側のゲート電極１４２の上には、第２の下部開口パターン１４３Ｂを形成しないようにする。例えば、図１０に示すように、シェアードコンタクトプラグ１４７と隣接するコンタクトプラグ１４６との間には第２の下部開口パターン１４３Ｂが形成されていない分離部１５１を設ける。また、Ｙ方向にシェアードコンタクトプラグ１４７が隣接する場合、隣接するシェアードコンタクトプラグ１４７の間には第１の下部開口パターン１４３Ａを形成せず、分離部１５２を設ける。このような配置とすれば、シェアードコンタクトプラグ１４７と隣接するゲート電極１４２との短絡及びシェアードコンタクトプラグ１４７同士の短絡を生じることなく、シェアードコンタクトプラグ１４７を容易に形成することが可能となる。
【００６５】
本実施形態において、第１の下部開口部及び第２の下部開口部をストライプ状としたが、長辺の長さが短辺の長さの約２倍以上あれば、ストライプ状とみなすことができプロセスウィンドウを拡大する効果が得られる。但し、長辺の長さは露光波長の約２倍以上とすることが好ましい。
【００６６】
また、第１の下部開口部及び第２の下部開口部をストライプ状としたが、第１の上部開口部及び第２の上部開口部をストライプ状としてもよい。この場合には、第１の下部開口部を一辺の長さが第１の上部開口部の短辺の長さよりも長い平面方形状とし、第２の下部開口部を一辺の長さが第２の上部開口部の短辺の長さよりも長い平面方形状とすればよい。ストライプ状の第１の下部開口部と方形状の第１の上部開口部との組み合わせと、方形状の第２の下部開口部とストライプ状の第２の上部開口部との組み合わせ、又はこの逆の組み合わせとすることも可能である。
【００６７】
本実施形態において、層間絶縁膜に形成されるコンタクトホールの形状は楕円状又はそれに近い形となる。コンタクトホールの短辺の寸法は、第１のマスク層に形成する下部開口パターンの短辺の寸法によって規定され、長辺の寸法は第２のマスク層に形成される上部開口パターンの寸法によって規定される。このため、コンタクトホールの短辺側の微細化は、等方形状のコンタクトホールを形成する場合よりも容易となる。従って、リソグラフィー処理によりフォトレジストにコンタクトホールパターンを形成する際のプロセスマージンを確保しつつ、ゲート電極とコンタクトプラグとの短絡を防止することが可能となる。
【００６８】
また、第１のマスク層に形成される下部開口パターンを形成するためのリソグラフィー処理における照明形状及び開口数等の投影光学条件（露光プロセス条件）は、ゲート電極パターンを形成する際のリソグラフィー処理におけるプロセス条件を転用可能である。このため、ゲート電極パターンと下部開口パターンとのアライメント誤差を極力小さくすることができる。
【産業上の利用可能性】
【００６９】
本発明に係る半導体装置の製造方法によれば、フォトリソグラフィーのプロセスマージンを確保すると共に、ゲート電極とコンタクトプラグとの短絡が生じにくい半導体装置の製造方法を実現でき、セルフアラインコンタクトを有する半導体装置の製造方法等として有用である。
【符号の説明】
【００７０】
１２ ゲート電極
１３ コンタクトプラグ
１０１ 半導体基板
１０２ ゲート電極
１０３ 第１のコンタクトプラグ
１１３ 側壁保護膜
１１４ 層間絶縁膜
１１４ａ 第１のコンタクトホール
１１４ｂ 第２のコンタクトホール
１１５ 第１のマスク層
１１５ａ 第１の下部開口部
１１５ｂ 第２の下部開口部
１１６ 第２のマスク層
１１６ａ 第１の上部開口部
１１６ｂ 第２の上部開口部
１３１ 活性領域
１３２ ゲート電極
１３３Ａ 第１の下部開口パターン
１３３Ｂ 第２の下部開口パターン
１３３Ｃ 第３の下部開口パターン
１３５ 上部開口パターン
１３６ コンタクトプラグ
１３８ パッド部
１４１ 活性領域
１４２ ゲート電極
１４３Ａ 第１の下部開口パターン
１４３Ｂ 第２の下部開口パターン
１４５ 上部開口パターン
１４６ コンタクトプラグ
１４７ シェアードコンタクトプラグ
１５１ 分離部
１５２ 分離部
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にセルフアラインコンタクトを有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体素子の高集積化に伴い、コンタクトプラグを形成するためのパターンがどんどん微細化している。一方、パターンを形成するためのフォトリソグラフィーの分解能の向上はパターンの微細化に追いつくことができていない。このため、プロセスマージンが不足し、コンタクトホールパターンとゲート電極との重ね合わせ精度の確保が困難となってきている。このような問題を解決するために、セルフアラインコンタクト（Self Align Contact：ＳＡＣ）の利用が進められている。
【０００３】
セルフアラインコンタクトを形成する場合には次のような方法を用いることが一般的である。まず、基板上に複数のゲート電極を形成し、各ゲート電極の側面上にシリコン窒化膜等からなる側壁保護膜をそれぞれ形成する。続いて、基板上の全面にシリコン酸化膜等からなる層間絶縁膜を形成する。次に、層間絶縁膜の上にフォトレジストからなるコンタクトホールパターンを形成する。この際に、コンタクトホールパターンの開口部は過大に大きく形成する。コンタクトホールパターンと側壁保護膜とをエッチングマスクとして、層間絶縁膜をエッチングすることにより、ゲート電極同士の間にコンタクトホールを形成する。次に、コンタクトホールにタングステン等の導電膜を充填して、コンタクトプラグを形成する。
【０００４】
このようにすれば、フォトリソグラフィー工程におけるプロセスマージンを確保しつつ、微細なコンタクトホールを形成することができる（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−４９１１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のセルフアラインコンタクトの形成方法には次のような問題がある。シリコン酸化膜からなる層間絶縁膜と比べてシリコン窒化膜からなる側壁保護膜はエッチングされにくい。しかし、完全にエッチングが生じないわけではないため、層間絶縁膜をエッチングする際に側壁保護膜はエッチングされ薄くなる。このため、コンタクトプラグとゲート電極とが短絡するおそれがある。コンタクトプラグとゲート電極とが短絡すると、半導体デバイスの電気的特性及び信頼性が劣化したり、製造歩留まりが低下したりする。
【０００７】
本願は、前記の問題を解決し、フォトリソグラフィーのプロセスマージンを確保すると共に、ゲート電極とコンタクトプラグとの短絡が生じにくい半導体装置の製造方法を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明は半導体装置の製造方法を、下部開口部を有する第１のマスク層と、上部開口部を有する第２のマスク層とをエッチングマスクとしてコンタクトホールを形成する構成とする。
【０００９】
具体的に、本発明に係る第１の半導体装置の製造方法は、基板の上に複数のゲート電極を形成する工程（ａ）と、基板の上にゲート電極を覆う層間絶縁膜を形成する工程（ｂ）と、層間絶縁膜の上に第１のマスク層を形成する工程（ｃ）と、第１のマスク層に層間絶縁膜を露出する第１の下部開口部を形成する工程（ｄ）と、第１のマスク層の上に第２のマスク層を形成する工程（ｅ）と、第２のマスク層に第１の下部開口部を通して層間絶縁膜を露出する第１の上部開口部を形成する工程（ｆ）と、工程（ｆ）よりも後に、層間絶縁膜における第１の上部開口部及び第１の下部開口部から露出した部分をエッチングすることにより、第１のコンタクトホールを形成する工程（ｇ）と、第１のコンタクトホールに導電性材料を埋め込むことにより第１のコンタクトプラグを形成する工程（ｈ）とを備え、第１の下部開口部は、隣接するゲート電極同士の間に形成され、ゲート電極と平行な方向に延びる長辺と、ゲート電極と交差する方向に延びる短辺とを有する平面方形状であり、第１の上部開口部は、各辺の長さが第１の下部開口部の短辺よりも長い平面方形状であることを特徴とする。
【００１０】
第１の半導体装置の製造方法において、第１の下部開口部はゲート電極と平行な方向に長いため、平面円形状又は平面正方形状に形成する場合と比べて、プロセスウィンドウを大きくすることができる。また、第１のコンタクトホールのゲート電極と交差する方向の寸法は、第１の下部開口部の寸法によって規定されるため、第１の上部開口部をプロセスウィンドウが確保できる大きさとすることができる。従って、フォトリソグラフィーのプロセスマージンを確保すると共に、ゲート電極とコンタクトプラグとの短絡を生じにくくすることが可能となる。
【００１１】
第１の半導体装置の製造方法において、第１の下部開口部は長辺の長さが短辺の長さの２倍以上とすればよい。
【００１２】
第１の半導体装置の製造方法において、工程（ａ）は、ゲート電極を形成するための第１のレジストパターンをフォトリソグラフィーにより形成する工程（ａ１）を含み、工程（ｄ）は、第１の下部開口部を形成するための第２のレジストパターンをフォトリソグラフィーにより形成する工程（ｄ１）を含み、工程（ａ１）における照明条件及び露光波長と、工程（ｄ１）における照明条件及び露光波長とは同一としてもよい。この場合において、第１の下部開口部は、長辺の長さが露光波長の２倍以上とすればよい。
【００１３】
第１の半導体装置の製造方法において、工程（ｄ）では、複数の第１の下部開口部を形成し、工程（ｆ）では、複数の第１の上部開口部を形成し、工程（ｇ）では、複数の第１のコンタクトホールを形成し、複数の第１のコンタクトホールのうちの少なくとも２つは、一の第１の下部開口部と一の第１の下部開口部と対応する複数の第１の上部開口部とを用いて形成する構成としてもよい。
【００１４】
第１の半導体装置の製造方法は、工程（ｄ）は、第１のマスク層にゲート電極と交差する方向に延びる長辺と、ゲート電極と平行な方向に延びる短辺とを有する平面方形状の第２の下部開口部を形成する工程を含み、工程（ｆ）は、第２のマスク層に第２の下部開口部を通して層間絶縁膜を露出する第２の上部開口部を形成する工程を含み、工程（ｇ）は、層間絶縁膜の第２の上部開口部及び第２の下部開口部から露出した部分をエッチングすることにより第２のコンタクトホールを形成する工程を含み、工程（ｈ）は、第２のコンタクトホールに導電性材料を埋め込むことにより第２のコンタクトプラグを形成する工程を含み、第２の上部開口部は、各辺の長さが第２の下部開口部の短辺よりも長い平面方形状であることが好ましい。このような構成とすることにより、ゲート電極と接続されたコンタクト等の形成も容易となる。
【００１５】
第１の半導体装置の製造方法は、工程（ａ）よりも前に、基板に活性領域を選択的に形成する工程（ｉ）をさらに備え、工程（ｆ）では、複数の第２の上部開口部を形成し、且つ複数の第２の上部開口部のうちの少なくとも１つを、活性領域と活性領域の上に形成されたゲート電極との上に跨って形成し、工程（ｈ）では、複数の第２のコンタクトプラグを形成し、複数の第２のコンタクトプラグのうちの少なくとも１つは、ゲート電極と活性領域とを接続するシェアードコンタクトプラグとしてもよい。
【００１６】
第１の半導体装置の製造方法は、工程（ａ）よりも前に、基板に活性領域を選択的に形成する工程（ｉ）をさらに備え、工程（ｄ）では、複数の第１の下部開口部をゲート電極と並行に延びるストライプ状に形成し、複数の第２の下部開口部をゲート電極と交差する方向に延びるストライプ状に形成し、工程（ｆ）では、複数の第１の上部開口部を活性領域の上に形成し、複数の第２の上部開口部をゲート電極の上及び活性領域と活性領域の上に形成されたゲート電極との上に跨るように形成すればよい。
【００１７】
第１の半導体装置の製造方法において、工程（ｄ）では、複数の第２の下部開口部を形成し、ゲート電極と交差する方向に２つの第２の下部開口部を隣接して配置する場合には、少なくとも１つのゲート電極を挟んで間隔をおいて配置する構成とすればよい。このような構成とすれば、シェアードコンタクトプラグを容易に形成することができる。
【００１８】
第１の半導体装置の製造方法において、第１のマスク層及び第２のマスク層のうちの一方は無機膜であり、第１のマスク層及び第２のマスク層のうちの他方はレジスト膜とすればよい。この場合において、無機膜は、シリコン窒化膜又はシリコン酸窒化膜とすればよい。
【００１９】
第１の半導体装置の製造方法において、第１のマスク層及び第２のマスク層は、有機膜としてもよい。また、第１のマスク層は反射防止膜であり、第２のマスク層はレジスト膜としてもよい。
【００２０】
本発明に係る第２の半導体装置の製造方法は、基板の上に複数のゲート電極を形成する工程（ａ）と、ゲート電極が形成された基板の上に層間絶縁膜を形成する工程（ｂ）と、層間絶縁膜の上に第１のマスク層を形成する工程（ｃ）と、第１のマスク層に層間絶縁膜を露出する第１の下部開口部を形成する工程（ｄ）と、第１のマスク層の上に第２のマスク層を形成する工程（ｅ）と、第２のマスク層に第１の下部開口部を通して層間絶縁膜を露出する第１の上部開口部を形成する工程（ｆ）と、工程（ｆ）よりも後に、層間絶縁膜の第１の上部開口部及び第１の下部開口部から露出した部分をエッチングすることにより、第１のコンタクトホールを形成する工程（ｇ）と、第１のコンタクトホールに導電性材料を埋め込むことにより第１のコンタクトプラグを形成する工程（ｈ）とを備え、第１の下部開口部は、隣接するゲート電極同士の間に形成され、各辺の長さが第１の上部開口部の短辺よりも長い平面方形状であり、第１の上部開口部は、第１の下部開口部を露出し、ゲート電極と平行な方向に延びる長辺と、ゲート電極と交差する方向に延びる短辺とを有する平面方形状であることを特徴とする。
【発明の効果】
【００２１】
本発明に係る半導体装置の製造方法によれば、フォトリソグラフィーのプロセスマージンを確保すると共に、ゲート電極とコンタクトプラグとの短絡が生じにくい半導体装置を実現できる。また、コンタクトプラグの長辺側の拡大により、コンタクトプラグと基板との接触面積が拡大し、コンタクト抵抗を小さくすることもできる。
【図面の簡単な説明】
【００２２】
【図１】（ａ）及び（ｂ）はゲート電極及びコンタクトプラグのパターン配置の一例を示す平面図であり、（ａ）は平面円形状のコンタクトプラグを示し、（ｂ）は平面ストライプ状のコンタクトプラグを示す。
【図２】（ａ）は平面円形状のホールパターンを形成する際のフォーカス位置及び光学像閾値に対するホールパターンの寸法変動をシミュレーションにより見積もった結果であり、（ｂ）は（ａ）の結果に基づいて求めたプロセスウィンドウである。
【図３】（ａ）は平面ストライプ状のホールパターンを形成する際のフォーカス位置及び光学像閾値に対するホールパターンの寸法変動をシミュレーションにより見積もった結果であり、（ｂ）は（ａ）の結果に基づいて求めたプロセスウィンドウである。
【図４】（ａ）及び（ｂ）は、一実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は平面図であり、（ｂ）は断面図である。
【図５】（ａ）及び（ｂ）は、一実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は平面図であり、（ｂ）は断面図である。
【図６】（ａ）及び（ｂ）は、一実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は平面図であり、（ｂ）は断面図である。
【図７】（ａ）及び（ｂ）は、一実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は平面図であり、（ｂ）は断面図である。
【図８】（ａ）及び（ｂ）は、一実施形態に係る半導体装置の製造方法の変形例の一工程を示し、（ａ）は平面図であり、（ｂ）は断面図である。
【図９】スタンダードセルレイアウトの場合における設計レイアウトを示す平面図である。
【図１０】スタティックラムセルレイアウトの場合における設計レイアウトを示す平面図である。
【発明を実施するための形態】
【００２３】
（基本コンセプト）
まず、本実施形態におけるゲート電極とコンタクトプラグの寸法バジェットについて説明する。
【００２４】
図１（ａ）及び（ｂ）はゲート電極及びコンタクトプラグのパターン配置の一例を示している。図１（ａ）に示すように、配置ピッチＰの間隔でゲート長Ｌｇのゲート電極１２が配置されており、ゲート電極１２の間に平面円形状のコンタクトプラグ１３が形成されている場合、コンタクトプラグ１３の径Ｒの許容される最大値は次の式（１）のようになる。
Ｒ≦Ｐ−Ｌｇ−２×Ｓ−（（Ｄｇ／２）2＋（Ｄｃ／２）2＋Ｏ2）1/2 ・・・（１）
但し、Ｓはゲート電極１２とコンタクトプラグ１３とを絶縁するために必要なセパレーションの幅であり、Ｄｇ及びＤｃはそれぞれゲート長Ｌｇ及びコンタクトプラグの径Ｒの寸法ばらつきであり、Ｏはゲート電極１２とコンタクトプラグ１３との重ね合わせ誤差である。配置ピッチＰを１２０ｎｍ、ゲート長Ｌｇを３０ｎｍ、セパレーション幅Ｓを２０ｎｍ、寸法ばらつきＤｇ及びＤｃをそれぞれ±１０ｎｍ、重ね合わせ誤差Ｏを１５ｎｍとすると、許容されるコンタクトプラグ１３の径Ｒの最大値は３７．７５ｎｍとなる。
【００２５】
従って、コンタクトプラグ１３の径を３７．７５ｎｍ以下にしなければ、寸法ばらつき及び重ね合わせ誤差が最大に振れた場合、ゲート電極１２とコンタクトプラグ１３とが短絡し、半導体装置の電気的特性や信頼性が悪化する。しかし、ゲート電極１２とコンタクトプラグ１３との短絡に影響するのは、ゲート電極１２と交差する方向（ゲート長方向）の寸法である。従って、ゲート長方向の寸法が３７．７５ｎｍ以下であれば、ゲート電極と平行な方向（ゲート幅方向）の寸法は大きくなっても、ゲート電極１２とコンタクトプラグ１３との短絡という観点からは何ら問題ない。例えば、図１（ｂ）に示すようにゲート幅方向の寸法がゲート長方向の寸法よりも長いストライプ状のコンタクトプラグ１３であっても、ゲート電極１２とコンタクトプラグ１３との短絡は生じない。
【００２６】
また、式（１）において示した値はコンタクトプラグ、つまり層間絶縁膜に形成したコンタクトホールの径であり、層間絶縁膜をエッチングしてコンタクトホールを形成するためのマスクとなるレジストに形成する開口部（ホールパターン）の開口径ではない。リソグラフィー処理及びエッチング処理によりコンタクトホールを形成する際に、リソグラフィー処理後にフォトレジストに形成されるホールパターンの開口径と、エッチング処理後に層間絶縁膜等の被エッチング膜に形成されるコンタクトホールの開口径との間にはオフセットが生じる。このため、例えば、リソグラフィー処理とエッチング処理とにより、被エッチング膜に径が３５ｎｍのコンタクトホールを形成する場合、リソグラフィー処理後にフォトレジストに形成するホールパターンの開口径は６０ｎｍ程度になり得る。
【００２７】
次に、ゲート電極とコンタクトプラグとを実現するために必要なリソグラフィー処理におけるプロセスウィンドウについて説明する。図２は開口径が６０ｎｍの円形のホールパターンをリソグラフィー処理によりフォトレジストに形成する際のプロセスウィンドウをシミュレーションにより見積もった結果を示している。一方、図３は開口幅が６０ｎｍのストライプ状のホールパターンをリソグラフィー処理によりフォトレジストに形成する際のプロセスウィンドウをシミュレーションにより見積もった結果を示している。
【００２８】
シミュレーションに用いたリソグラフィー処理における露光プロセス条件は、純水（屈折率１．４３７）による液浸露光であり、露光波長が１９３ｎｍ、開口数ＮＡが１．３５であり、照明光学系の開口数／投影光学系の開口数（σ）が０．６の部分コヒーレント照明とした。また、マスクは６％透過のハーフトーン位相シフトマスクを用い、マスク上の開口幅を円形のホールパターンの場合にはウェハ上換算で８０ｎｍとし、ストライプ状のホールパターンの場合には６０ｎｍとした。
【００２９】
図２（ａ）及び図３（ａ）は、それぞれ円形のホールパターン及びストライプ状のホールパターンについて、フォーカス位置及び光学像閾値に対するホールパターンの寸法変動を求めた結果を示している。図２（ｂ）及び図３（ｂ）は、それぞれ図２（ａ）及び図３（ｂ）に示した相関データから解析した、フォーカス位置及び光学像閾値の逆数（＝露光量に相当）に対するプロセスウィンドウを示している。図２（ｂ）に示すように、プロセスウィンドウが楕円であるとした場合、露光量余裕度を５％確保した場合のＤＯＦ（Depth of Focus）は９０ｎｍとなった。一方、図３（ｂ）に示すように、プロセスウィンドウが楕円であるとした場合、露光量余裕度を５％確保した場合のＤＯＦは２００ｎｍ以上となった。
【００３０】
図２及び図３に示すように、ある一方向に対して同じ開口幅のホールパターンをリソグラフィー処理によりフォトレジストに形成する場合、円形のホールパターンよりも、ストライプ状のホールパターンの方がより大きなプロセスウィンドウを確保することができる。逆に言えば、同じプロセスウィンドウを確保する場合、ストライプ状のホールパターンとした方が円形状のホールパターンよりも一方向に対してより微細な開口を形成することができる。
【００３１】
ストライプ状のホールパターンとは理想的には、長辺の長さが短辺の長さと比べてほぼ無限大の場合であるが、長辺の長さが短辺の長さの約２倍以上であればストライプ状のホールパターンとみなすことができ、大きなプロセスウィンドウを確保することができる。また、プロセスウィンドウを拡大する効果は露光波長によっても影響を受けるため、長辺の長さは露光波長の約２倍以上であることが好ましい。
【００３２】
隣接するゲート電極間にコンタクトプラグを形成する際に、ゲート電極とコンタクトプラグとの短絡を防止するためには、ゲート長方向の寸法を許容範囲内に収められればよい。従って、従って、プロセスウィンドウを確保することが容易なストライプ状のホールパターンを用いてコンタクトプラグを形成すれば、ゲート電極とコンタクトプラグとの短絡のおそれを大幅に低減できると考えられる。
【００３３】
以下に、この知見に基づいた半導体装置の製造方法について実施形態を用いて詳細に説明する。
【００３４】
（一実施形態）
本発明の一実施形態について図面を参照して説明する。図４〜７は本実施形態に係る半導体装置の製造方法を工程順に示している。各図において（ａ）は平面構成を示し、（ｂ）は断面構成を示している。
【００３５】
まず、図４に示すように、シリコン基板等の半導体基板１０１の上に複数のゲート電極１０２を形成する。ゲート電極１０２は、ゲート層に形成された導電パターンの一例であって、ゲート電極１０２に代えてゲート配線であってもよい。ゲート電極１０２と半導体基板１０１との間には、シリコン酸化膜等からなるゲート絶縁膜（図示せず）を形成する。ゲート電極１０２は、ポリシリコン、タングステン又はタングステンシリサイド等の単一層又は多重層とし、通常のリソグラフィー及びエッチング処理により形成すればよい。続いて、ゲート電極１０２の側壁上にシリコン窒化膜又はシリコン酸窒化膜等からなる側壁保護膜１１３を形成する。但し、側壁保護膜１１３はなくてもよい。また、ゲート電極１０２の上部にシリコン窒化膜又はシリコン酸窒化膜等からなるハードマスクを形成してもよい。
【００３６】
次に、図５に示すように半導体基板１０１上の全面にＢＰＳＧ（Boron Phosphor Silicate Glass）、ＢＳＧ（Boron Silicate Glass）、ＰＳＧ（Phosphor Silicate Glass）又はＨＤＰ（High Density Plasma）酸化膜等からなる層間絶縁膜１１４形成する。層間絶縁膜１１４はＣＭＰ処理により平坦化してもよい。次に、層間絶縁膜１１４に対してエッチング選択比を有する膜により第１のマスク層１１５を形成した後、フォトリソグラフィー及びエッチングを用いて第１のマスク層１１５に第１の下部開口部１１５ａを形成する。第１の下部開口部１１５ａは、ゲート電極１０２同士の間に領域にゲート電極と並行に延びるストライプ状に形成する。ストライプ状の第１の下部開口部１１５ａの短辺の寸法は、先に述べたゲート電極とコンタクトプラグとの短絡の発生が生じない許容範囲内に入るようにする。しかし、第１の下部開口部１１５ａの長辺の寸法を短辺の寸法の約２倍以上とすることにより、プロセスウィンドウを拡大することができるため、フォトリソグラフィーを用いて精度良く第１の下部開口部１１５ａを形成することができる。
【００３７】
続いて、第１のマスク層１１５の上にフォトレジストからなる第２のマスク層１１６を形成し、第１の上部開口部１１６ａを形成する。第１の上部開口部１１６ａは、第１の下部開口部１１５ａの短辺の寸法よりも一辺の長さが長い平面正方形状に形成する。また、第１の下部開口部を通して層間絶縁膜１１４を露出する位置に形成する。第１の上部開口部１１６ａは、第１の下部開口部１１５ａの短辺の寸法よりも大きく形成することができるため、十分なプロセスウィンドウを確保することが可能であり、精度良く形成することができる。この場合、露光マスクのパターンが正方形状であればよく、実際に露光されて形成された第１の上部開口部１１６ａの平面形状は角が面取りされた形状となっていたり、図２に示すように円形となっていてもよい。また、必ずしも平面正方形状とする必要はなく、必要とするコンタクトの平面形状によっては長方形状であってもよい。平面長方形状の場合には、短辺が第１の下部開口部１１５ａの短辺のよりも長ければよい。また、露光マスクのパターンには、マスク補正により、コーナー部にセリフパターンが付加されていてもよい。
【００３８】
次に、図６に示すように、第１のマスク層１１５及び第２のマスク層１１６をエッチングマスクとして層間絶縁膜１１４をエッチングする。これにより、層間絶縁膜１１４における第１の下部開口部１１５ａ及び第１の上部開口部１１６ａを通して露出する部分がエッチングされ、第１のコンタクトホール１１４ａが形成される。
【００３９】
次に、図７に示すように、第１のコンタクトホール１１４ａに通常の方法によりタングステン等の導電性材料を埋め込むことにより半導体基板１０１と接続された第１のコンタクトプラグ１０３が形成される。半導体基板１０１における第１のコンタクトプラグ１０３と接する部分は、素子分離領域に囲まれた活性領域であり、ソース又はドレイン等が形成されていてもよい。
【００４０】
本実施形態においては、第１のマスク層１１５と第２のマスク層１１６とをエッチングマスクとして用いる。また、第１の下部開口部１１５ａはゲート幅方向に延びるストライプ状であり、第１の上部開口部１１６ａは、一辺の長さが第１の下部開口部１１５ａの幅よりも長い。このため、第１のコンタクトホール１１４ａのゲート長方向の寸法は第１の下部開口部１１５ａの幅によって決定され、ゲート幅方向の寸法は第１の上部開口部１１６ａの一辺の長さによって決定される。
【００４１】
第１の下部開口部１１５ａはストライプ状であるため、先に述べたようにプロセスウィンドウを大きくすることができる。このため、第１の下部開口部１１５ａが側壁保護膜１１３とが重なり合うことがないように又はほとんど重ならないように、第１の下部開口部１１５ａの幅を非常に狭くしたとしても、第１の下部開口部１１５ａを精度良く形成できる。従って、層間絶縁膜１１４をエッチングする際に側壁保護膜１１３が同時にエッチングされて薄くなることを抑制でき、コンタクトプラグ１０３とゲート電極１０２との短絡が生じにくくなる。一方、第１のコンタクトホール１１４ａのゲート幅方向の寸法には余裕があるため、正方形状の第１の上部開口部１１６ａはマージンを確保できるように十分大きく形成することができる。
【００４２】
また、第１の下部開口部１１５ａをストライプ状とすることにより、第１の下部開口部１１５ａを形成するためのリソグラフィーのレジストの種類、マスクの種類、露光波長及び照明条件等の露光プロセス条件をゲート電極１０２を形成するためのリソグラフィーと同一にすることが可能となる。これにより、ゲート電極１０２と第１の下部開口部１１５ａとのアライメント誤差を非常に小さくすることができる。
【００４３】
第１のマスク層１１５は、例えばシリコン窒化膜又はシリコン酸窒化膜等の無機膜とし、第２のマスク層１１６は、例えばフォトレジストとすればよい。この場合には、第１の下部開口部１１５ａは、リソグラフィーとエッチングとにより形成し、第１の上部開口部１１６ａ及び第２の上部開口部１１６ｂは、リソグラフィーにより形成すればよい。第２のマスク層１１６に用いるフォトレジストは、一般的なものを用いることができるが、例えばアルゴンフッ素（ＡｒＦ）レーザにより露光を行う場合には、アクリル系樹脂、シクロオレフィン系樹脂又はポリシクロオレフィン系樹脂等をベース樹脂とするフォトレジストを用いることができる。
【００４４】
また、第１のマスク層１１５は、ネガタイプのフォトレジストとし、第２のマスク層１１６はポジタイプのフォトレジストとしてもよい。このようにすれば、第１の下部開口部１１５ａ及び第１の上部開口部１１６ａは共にリソグラフィーにより形成できる。この場合には、第２のマスク層１１６に用いるポジタイプのフォトレジストに、第１のマスク層１１５に用いるネガタイプのフォトレジストとは容易に溶解しない材料を選択すればよい。また、第１のマスク層１１５にポジタイプのフォトレジストを用い、第２のマスク層１１６にネガタイプのフォトレジストを用いてもよい。さらに、互いに容易に溶解しない材料を用いれば、両方をポジタイプのフォトレジストとしたり、両方をネガタイプのフォトレジストとすることも可能である。
【００４５】
また、第１のマスク層１１５に反射防止膜を用い、第２のマスク層１１６にフォトレジストを用いることも可能である。反射防止膜には種々の材料を用いることができるが、例えば架橋剤をヘキサメトキシメチルメラミンとし、溶剤にプロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）とした材料等を用いればよい。また、シリコンを含有する有機反射防止膜はＳｉＯ2からなる層間絶縁膜１１４に対するエッチング選択比が高いため好ましい。なお、反射防止膜以外の有機膜を用いることもできる。第１のマスク層１１５に反射防止膜を用い、第２のマスク層１１６にフォトレジストを用いた場合には、第１の下部開口部１１５ａはリソグラフィーとエッチングとにより形成し、第１の上部開口部１１６ａはリソグラフィーにより形成すればよい。
【００４６】
ゲート電極間にコンタクトプラグを形成する場合について説明したが、ゲート電極と接続されたコンタクトプラグ及びゲート電極と活性領域との両方と接続されたシェアードコンタクトプラグを形成する場合にも同様の方法を用いることができる。この場合、例えば、図８に示すように第１のマスク層１１５にゲート電極１０２と交差する方向に延びるストライプ状の第２の下部開口部１１５ｂを形成し、第２のマスク層１１６に平面方形状の第２の上部開口部１１６ｂを形成すればよい。この場合、第２のマスク層１１６及び第１のマスク層１１５をエッチングマスクとして形成した第２のコンタクトホール１１４ｂのゲート幅方向の寸法は、第２の下部開口部１１５ｂのゲート幅方向の寸法により規定され、ゲート長方向の寸法は、第２の上部開口部１１６ｂのゲート長方向の寸法により規定される。
【００４７】
第２の上部開口部１１６ｂをゲート電極１０２の上に形成すれば、ゲート電極１０２と接続されたコンタクトプラグを形成できる。また、ゲート電極１０２の上と活性領域の上とに跨るように形成すればシェアードコンタクトを形成できる。第２の上部開口部１１６ｂについても、露光マスクの形状が平面方形状であればよく、実際に露光されて形成された第２の上部開口部１１６ｂの平面形状は、円形状又は長円形状等であってかまわない。なお、第１の下部開口部１１５ａと第２の下部開口部１１５ｂとが交差する部分が存在していても問題ない。
【００４８】
次に、第１の下部開口部１１５ａ、第２の下部開口部１１５ｂ、第１の上部開口部１１６ａ及び第２の上部開口部１１６ｂを形成するためのマスクパターンについて説明する。
【００４９】
図９は、スタンダードセルレイアウトの場合における設計レイアウトを示している。図９においては、活性領域、ゲート電極及びゲートコンタクトの３層のレイヤーを重ねて表示している。また、図９において、ゲート電極と交差する方向（ゲート長方向）をＸ方向、ゲート電極と平行な方向（ゲート幅方向）をＹ方向として説明する。
【００５０】
図９に示すように、半導体装置には複数のコンタクトプラグ１３６が形成され、コンタクトプラグ１３６はそれぞれ、活性層１３１及びゲート電極１３２に形成されたパッド部１３８等と接続されている。ゲート電極１３２とコンタクトプラグ１３６とを接続する場合にパッド部１３８を形成することが一般的であるが、ゲート電極１３２のサイズ等によっては、パッド部１３８を形成せずに、ゲート電極１３２とコンタクトプラグ１３６とを接続することも可能である。
【００５１】
第１のマスク層には次の３種類の下部開口パターンが形成される。各下部開口パターンは短辺の長さを、先に述べたゲート電極とコンタクトプラグとの短絡が発生しない許容範囲内に入るようにする。１つめは、隣接するゲート電極１３２の間に配置され、ゲート電極１３２と平行な方向に延びる第１の下部開口パターン１３３Ａである。第１の下部開口パターン１３３Ａは、第１の下部開口部に相当する。２つめは、ゲート電極１３２の対向スペースに配置され、ゲート電極１３２と交差する方向に延びる第２の下部開口パターン１３３Ｂである。第２の下部開口パターン１３３Ｂは第２の下部開口部に相当する。３つめは、ゲート電極１３２に形成されたパッド部１３８の上を横切り、ゲート電極１３２と交差する方向に延びる第３の下部開口パターン１３３Ｃである。第３の下部開口パターン１３３Ｃは第２の下部開口部１１５ｂに相当する。第１の下部開口パターン１３３Ａ、第２の下部開口パターン１３３Ｂ及び第３の下部開口パターン１３３Ｃは、ゲート電極１３２の上及びゲート電極１３２の間に配置されるすべてのコンタクトプラグ１３６を含むように配置される。
【００５２】
第２のマスク層には、平面正方形状の上部開口パターン１３５が形成される。上部開口パターン１３５は、第１の上部開口部及び第２の上部開口部に相当する。上部開口パターン１３５は、各コンタクトプラグ１３６を形成する位置に配置する。但し、図９では一部を省略している。また、隣接する下部開口パターン同士を跨がないコンタクトプラグ１３６と接触しない範囲で過大に形成する。
【００５３】
第１の下部開口パターン１３３Ａと上部開口パターン１３５とにより形成されるコンタクトプラグ１３６は、Ｘ方向の両隣又はＹ方向両隣のいずれかにゲート電極１３２が存在する。この場合、第１の下部開口パターン１３３Ａは、長辺がゲート電極１３２に対して平行となり、短辺がゲート電極１３２に対して垂直となるように配置する。また、第１の下部開口パターン１３３Ａは、Ｘ方向に一列に並ぶ隣接した２個以上の複数のコンタクトプラグ１３６に跨るストライプ状のパターンとする。このようにすることによりゲート電極１３２の側壁に形成された側壁保護膜と第１の下部開口パターン１３３Ａとは、上面から見たときに重ならないか又は重なり部分を極力小さな状態とすることができる。
【００５４】
第２の下部開口パターン１３３Ｂと上部開口パターン１３５とにより形成されるコンタクトプラグ１３６は、Ｘ方向の両隣及びＹ方向の両隣の両方にゲート電極１３２が存在せず、斜め方向のみにゲート電極１３２が存在する。第２の下部開口パターン１３３Ｂは、ゲート電極１３２の対向スペースにゲート電極１３２と重ならないように配置する。また、Ｘ方向に一列に並ぶ２個以上の複数のコンタクトプラグ１３６に跨るストライプ状のパターンとする。
【００５５】
第３の下部開口パターン１３３Ｃは、長辺がゲート電極１３２に対して交差し、短辺がゲート電極１３２に対して平行になるように配置され、Ｘ方向に一列に並ぶ２個以上の複数のコンタクトプラグ１３６に跨るストライプ状のパターンとする。
【００５６】
下部開口パターンと上部開口パターンとをこのような配置として、層間絶縁膜のエッチングを行えば、コンタクトプラグが形成される領域の近傍の側壁保護膜がエッチングされて薄くなることがない。従って、最終的に形成されたコンタクトプラグとゲート電極との間に短絡が発生することを抑えることができる。
【００５７】
図１０は、スタティックラムセルレイアウトの場合における設計レイアウトを示している。図１０においては、活性領域、ゲート電極及びゲートコンタクトの３層のレイヤーを重ねて表示している。また、図１０において、ゲート電極と交差する方向（ゲート長方向）をＸ方向、ゲート電極と平行な方向（ゲート幅方向）をＹ方向として説明する。
【００５８】
図１０に示すように、第１のマスク層に形成する下部開口パターンは、次のように配置する。１つめは、隣接するゲート電極１４２同士の間に、ゲート電極１４２と平行に延びる第１の下部開口パターン１４３Ａである。２つめは、ゲート電極１４２と交差する方向に延びる、第２の下部開口パターン１４３Ｂである。第１の下部開口パターン１４３Ａは第１の下部開口部に相当し、第２の下部開口パターン１４３Ｂは第２の下部開口部に相当する。第１の下部開口パターン１４３Ａ及び第２の下部開口パターン１４３Ｂの一部は、それぞれＸ方向及びＹに連続して形成されておらず、複数のパターンに分離されている。
【００５９】
第１の下部開口パターン１４３Ａ及び第２の下部開口パターン１４３Ｂは、ゲート電極１４２の上及びゲート電極１４２の間に配置されるコンタクトプラグ１４６及びシェアードコンタクトプラグ１４７をすべて含むように配置される。
【００６０】
第２のマスク層には、平面正方形状の上部開口パターン１４５を形成する。上部開口パターン１４５は、第１の上部開口部及び第２の上部開口部に相当する。上部開口パターン１４５は、各コンタクトプラグ１４６と同じ位置に配置する。但し、図１０においては一部の表示を省略している。また、隣接する下部開口パターン同士を跨がないコンタクトプラグ１４６及びシェアードコンタクトプラグ１４７と接触しない範囲で、過大に形成する。
【００６１】
コンタクトプラグ１４６のＸ方向の両隣又はＹ方向両隣のいずれかにゲート電極１４２が存在する場合、第１の下部開口パターン１４３Ａは、長辺がゲート電極１４２に対して平行となり、短辺がゲート電極１４２に対して交差するように配置する。このようにすることによりゲート電極１４２の側壁に形成された側壁保護膜と第１の下部開口パターンとが上面から見たときに重ならないか又は重なり部分を極力小さな状態とすることが可能となる。
【００６２】
コンタクトプラグ１４６がゲート電極１４２の上又はパッド部の上に存在する場合、第２の下部開口パターン１４３Ｂは、長辺がゲート電極に対して交差し、短辺がゲート電極に対して平行となるように配置する。
【００６３】
下部開口パターンと上部開口パターンとをこのような配置として、層間絶縁膜のエッチングを行えば、コンタクトプラグが形成される領域の近傍の側壁保護膜がエッチングされて薄くなることがない。従って、最終的に形成されたコンタクトプラグとゲート電極との間に短絡が発生することを抑えることができる。
【００６４】
さらに、シェアードコンタクトプラグ１４７を形成する部分においては以下のように第１の下部開口パターン１４３Ａと第２の下部開口パターン１４３Ｂとを配置すればよい。シェアードコンタクトプラグ１４６は、Ｘ方向に隣接する２つのゲート電極１４２を短絡しないように形成する必要がある。このため、シェアードコンタクトプラグ１４６と接続されたゲート電極１４２と隣接するゲート電極１４２のうち、シェアードコンタクトプラグ１４６と接続された活性領域１４１側のゲート電極１４２の上には、第２の下部開口パターン１４３Ｂを形成しないようにする。例えば、図１０に示すように、シェアードコンタクトプラグ１４７と隣接するコンタクトプラグ１４６との間には第２の下部開口パターン１４３Ｂが形成されていない分離部１５１を設ける。また、Ｙ方向にシェアードコンタクトプラグ１４７が隣接する場合、隣接するシェアードコンタクトプラグ１４７の間には第１の下部開口パターン１４３Ａを形成せず、分離部１５２を設ける。このような配置とすれば、シェアードコンタクトプラグ１４７と隣接するゲート電極１４２との短絡及びシェアードコンタクトプラグ１４７同士の短絡を生じることなく、シェアードコンタクトプラグ１４７を容易に形成することが可能となる。
【００６５】
本実施形態において、第１の下部開口部及び第２の下部開口部をストライプ状としたが、長辺の長さが短辺の長さの約２倍以上あれば、ストライプ状とみなすことができプロセスウィンドウを拡大する効果が得られる。但し、長辺の長さは露光波長の約２倍以上とすることが好ましい。
【００６６】
また、第１の下部開口部及び第２の下部開口部をストライプ状としたが、第１の上部開口部及び第２の上部開口部をストライプ状としてもよい。この場合には、第１の下部開口部を一辺の長さが第１の上部開口部の短辺の長さよりも長い平面方形状とし、第２の下部開口部を一辺の長さが第２の上部開口部の短辺の長さよりも長い平面方形状とすればよい。ストライプ状の第１の下部開口部と方形状の第１の上部開口部との組み合わせと、方形状の第２の下部開口部とストライプ状の第２の上部開口部との組み合わせ、又はこの逆の組み合わせとすることも可能である。
【００６７】
本実施形態において、層間絶縁膜に形成されるコンタクトホールの形状は楕円状又はそれに近い形となる。コンタクトホールの短辺の寸法は、第１のマスク層に形成する下部開口パターンの短辺の寸法によって規定され、長辺の寸法は第２のマスク層に形成される上部開口パターンの寸法によって規定される。このため、コンタクトホールの短辺側の微細化は、等方形状のコンタクトホールを形成する場合よりも容易となる。従って、リソグラフィー処理によりフォトレジストにコンタクトホールパターンを形成する際のプロセスマージンを確保しつつ、ゲート電極とコンタクトプラグとの短絡を防止することが可能となる。
【００６８】
また、第１のマスク層に形成される下部開口パターンを形成するためのリソグラフィー処理における照明形状及び開口数等の投影光学条件（露光プロセス条件）は、ゲート電極パターンを形成する際のリソグラフィー処理におけるプロセス条件を転用可能である。このため、ゲート電極パターンと下部開口パターンとのアライメント誤差を極力小さくすることができる。
【産業上の利用可能性】
【００６９】
本発明に係る半導体装置の製造方法によれば、フォトリソグラフィーのプロセスマージンを確保すると共に、ゲート電極とコンタクトプラグとの短絡が生じにくい半導体装置の製造方法を実現でき、セルフアラインコンタクトを有する半導体装置の製造方法等として有用である。
【符号の説明】
【００７０】
１２ ゲート電極
１３ コンタクトプラグ
１０１ 半導体基板
１０２ ゲート電極
１０３ 第１のコンタクトプラグ
１１３ 側壁保護膜
１１４ 層間絶縁膜
１１４ａ 第１のコンタクトホール
１１４ｂ 第２のコンタクトホール
１１５ 第１のマスク層
１１５ａ 第１の下部開口部
１１５ｂ 第２の下部開口部
１１６ 第２のマスク層
１１６ａ 第１の上部開口部
１１６ｂ 第２の上部開口部
１３１ 活性領域
１３２ ゲート電極
１３３Ａ 第１の下部開口パターン
１３３Ｂ 第２の下部開口パターン
１３３Ｃ 第３の下部開口パターン
１３５ 上部開口パターン
１３６ コンタクトプラグ
１３８ パッド部
１４１ 活性領域
１４２ ゲート電極
１４３Ａ 第１の下部開口パターン
１４３Ｂ 第２の下部開口パターン
１４５ 上部開口パターン
１４６ コンタクトプラグ
１４７ シェアードコンタクトプラグ
１５１ 分離部
１５２ 分離部
【特許請求の範囲】
【請求項１】
基板の上に複数のゲート電極を形成する工程（ａ）と、
前記基板の上に前記ゲート電極を覆う層間絶縁膜を形成する工程（ｂ）と、
前記層間絶縁膜の上に第１のマスク層を形成する工程（ｃ）と、
前記第１のマスク層に前記層間絶縁膜を露出する第１の下部開口部を形成する工程（ｄ）と、
前記第１のマスク層の上に第２のマスク層を形成する工程（ｅ）と、
前記第２のマスク層に前記第１の下部開口部を通して前記層間絶縁膜を露出する第１の上部開口部を形成する工程（ｆ）と、
前記工程（ｆ）よりも後に、前記層間絶縁膜における前記第１の上部開口部及び第１の下部開口部から露出した部分をエッチングすることにより、第１のコンタクトホールを形成する工程（ｇ）と、
前記第１のコンタクトホールに導電性材料を埋め込むことにより第１のコンタクトプラグを形成する工程（ｈ）とを備え、
前記第１の下部開口部は、隣接する前記ゲート電極同士の間に形成され、前記ゲート電極と平行な方向に延びる長辺と、前記ゲート電極と交差する方向に延びる短辺とを有する平面方形状であり、
前記第１の上部開口部は、各辺の長さが前記第１の下部開口部の短辺よりも長い平面方形状であることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の下部開口部は長辺の長さが短辺の長さの２倍以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ａ）は、前記ゲート電極を形成するための第１のレジストパターンをフォトリソグラフィーにより形成する工程（ａ１）を含み、
前記工程（ｄ）は、前記第１の下部開口部を形成するための第２のレジストパターンをフォトリソグラフィーにより形成する工程（ｄ１）を含み、
前記工程（ａ１）における照明条件及び露光波長と、前記工程（ｄ１）における照明条件及び露光波長とは同一であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第１の下部開口部は、長辺の長さが露光波長の２倍以上であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記工程（ｄ）では、複数の前記第１の下部開口部を形成し、
前記工程（ｆ）では、複数の前記第１の上部開口部を形成し、
前記工程（ｇ）では、複数の前記第１のコンタクトホールを形成し、前記複数の第１のコンタクトホールのうちの少なくとも２つは、一の前記第１の下部開口部と、前記一の第１の下部開口部と対応する複数の第１の上部開口部とを用いて形成することを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記工程（ｄ）は、前記第１のマスク層に前記ゲート電極と交差する方向に延びる長辺と、前記ゲート電極と平行な方向に延びる短辺とを有する平面方形状の第２の下部開口部を形成する工程を含み、
前記工程（ｆ）は、前記第２のマスク層に前記第２の下部開口部を通して前記層間絶縁膜を露出する第２の上部開口部を形成する工程を含み、
前記工程（ｇ）は、前記層間絶縁膜における前記第２の上部開口部及び第２の下部開口部から露出した部分をエッチングすることにより第２のコンタクトホールを形成する工程を含み、
前記工程（ｈ）は、前記第２のコンタクトホールに導電性材料を埋め込むことにより第２のコンタクトプラグを形成する工程を含み、
前記第２の上部開口部は、各辺の長さが前記第２の下部開口部の短辺よりも長い平面方形状であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記工程（ａ）よりも前に、前記基板に活性領域を選択的に形成する工程（ｉ）をさらに備え、
前記工程（ｆ）では、複数の前記第２の上部開口部を形成し、且つ前記複数の第２の上部開口部のうちの少なくとも１つを、前記活性領域と該活性領域の上に形成された前記ゲート電極との上に跨って形成し、
前記工程（ｈ）では、複数の前記第２のコンタクトプラグを形成し、
前記複数の第２のコンタクトプラグのうちの少なくとも１つは、前記ゲート電極と前記活性領域とを接続するシェアードコンタクトプラグであることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記工程（ａ）よりも前に、前記基板に活性領域を選択的に形成する工程（ｉ）をさらに備え、
前記工程（ｄ）では、複数の前記第１の下部開口部を前記ゲート電極と並行に延びるストライプ状に形成し、複数の前記第２の下部開口部を前記ゲート電極と交差する方向に延びるストライプ状に形成し、
前記工程（ｆ）では、複数の前記第１の上部開口部を前記活性領域の上に形成し、複数の前記第２の上部開口部を前記ゲート電極の上及び前記活性領域と該活性領域の上に形成されたゲート電極との上に跨るように形成することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記工程（ｄ）では、複数の前記第２の下部開口部を形成し、前記ゲート電極と交差する方向に２つの前記第２の下部開口部を隣接して配置する場合には、少なくとも１つの前記ゲート電極を挟んで間隔をおいて配置することを特徴とする請求項６〜８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記第１のマスク層及び第２のマスク層のうちの一方は無機膜であり、前記第１のマスク層及び第２のマスク層のうちの他方はレジスト膜であることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記無機膜は、シリコン窒化膜又はシリコン酸窒化膜であることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１のマスク層及び第２のマスク層は、有機膜であることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
前記第１のマスク層は反射防止膜であり、前記第２のマスク層はレジスト膜であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
基板の上に複数のゲート電極を形成する工程（ａ）と、
前記ゲート電極が形成された基板の上に層間絶縁膜を形成する工程（ｂ）と、
前記層間絶縁膜の上に第１のマスク層を形成する工程（ｃ）と、
前記第１のマスク層に前記層間絶縁膜を露出する第１の下部開口部を形成する工程（ｄ）と、
前記第１のマスク層の上に第２のマスク層を形成する工程（ｅ）と、
前記第２のマスク層に前記第１の下部開口部を通して前記層間絶縁膜を露出する第１の上部開口部を形成する工程（ｆ）と、
前記工程（ｆ）よりも後に、前記層間絶縁膜の前記第１の上部開口部及び第１の下部開口部から露出した部分をエッチングすることにより、第１のコンタクトホールを形成する工程（ｇ）と、
前記第１のコンタクトホールに導電性材料を埋め込むことにより第１のコンタクトプラグを形成する工程（ｈ）とを備え、
前記第１の下部開口部は、隣接する前記ゲート電極同士の間に形成され、各辺の長さが前記第１の上部開口部の短辺よりも長い平面方形状であり、
前記第１の上部開口部は、前記第１の下部開口部を露出し、前記ゲート電極と平行な方向に延びる長辺と、前記ゲート電極と交差する方向に延びる短辺とを有する平面方形状であることを特徴とする半導体装置の製造方法。
【請求項１】
基板の上に複数のゲート電極を形成する工程（ａ）と、
前記基板の上に前記ゲート電極を覆う層間絶縁膜を形成する工程（ｂ）と、
前記層間絶縁膜の上に第１のマスク層を形成する工程（ｃ）と、
前記第１のマスク層に前記層間絶縁膜を露出する第１の下部開口部を形成する工程（ｄ）と、
前記第１のマスク層の上に第２のマスク層を形成する工程（ｅ）と、
前記第２のマスク層に前記第１の下部開口部を通して前記層間絶縁膜を露出する第１の上部開口部を形成する工程（ｆ）と、
前記工程（ｆ）よりも後に、前記層間絶縁膜における前記第１の上部開口部及び第１の下部開口部から露出した部分をエッチングすることにより、第１のコンタクトホールを形成する工程（ｇ）と、
前記第１のコンタクトホールに導電性材料を埋め込むことにより第１のコンタクトプラグを形成する工程（ｈ）とを備え、
前記第１の下部開口部は、隣接する前記ゲート電極同士の間に形成され、前記ゲート電極と平行な方向に延びる長辺と、前記ゲート電極と交差する方向に延びる短辺とを有する平面方形状であり、
前記第１の上部開口部は、各辺の長さが前記第１の下部開口部の短辺よりも長い平面方形状であることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の下部開口部は長辺の長さが短辺の長さの２倍以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ａ）は、前記ゲート電極を形成するための第１のレジストパターンをフォトリソグラフィーにより形成する工程（ａ１）を含み、
前記工程（ｄ）は、前記第１の下部開口部を形成するための第２のレジストパターンをフォトリソグラフィーにより形成する工程（ｄ１）を含み、
前記工程（ａ１）における照明条件及び露光波長と、前記工程（ｄ１）における照明条件及び露光波長とは同一であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第１の下部開口部は、長辺の長さが露光波長の２倍以上であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記工程（ｄ）では、複数の前記第１の下部開口部を形成し、
前記工程（ｆ）では、複数の前記第１の上部開口部を形成し、
前記工程（ｇ）では、複数の前記第１のコンタクトホールを形成し、前記複数の第１のコンタクトホールのうちの少なくとも２つは、一の前記第１の下部開口部と、前記一の第１の下部開口部と対応する複数の第１の上部開口部とを用いて形成することを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記工程（ｄ）は、前記第１のマスク層に前記ゲート電極と交差する方向に延びる長辺と、前記ゲート電極と平行な方向に延びる短辺とを有する平面方形状の第２の下部開口部を形成する工程を含み、
前記工程（ｆ）は、前記第２のマスク層に前記第２の下部開口部を通して前記層間絶縁膜を露出する第２の上部開口部を形成する工程を含み、
前記工程（ｇ）は、前記層間絶縁膜における前記第２の上部開口部及び第２の下部開口部から露出した部分をエッチングすることにより第２のコンタクトホールを形成する工程を含み、
前記工程（ｈ）は、前記第２のコンタクトホールに導電性材料を埋め込むことにより第２のコンタクトプラグを形成する工程を含み、
前記第２の上部開口部は、各辺の長さが前記第２の下部開口部の短辺よりも長い平面方形状であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記工程（ａ）よりも前に、前記基板に活性領域を選択的に形成する工程（ｉ）をさらに備え、
前記工程（ｆ）では、複数の前記第２の上部開口部を形成し、且つ前記複数の第２の上部開口部のうちの少なくとも１つを、前記活性領域と該活性領域の上に形成された前記ゲート電極との上に跨って形成し、
前記工程（ｈ）では、複数の前記第２のコンタクトプラグを形成し、
前記複数の第２のコンタクトプラグのうちの少なくとも１つは、前記ゲート電極と前記活性領域とを接続するシェアードコンタクトプラグであることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記工程（ａ）よりも前に、前記基板に活性領域を選択的に形成する工程（ｉ）をさらに備え、
前記工程（ｄ）では、複数の前記第１の下部開口部を前記ゲート電極と並行に延びるストライプ状に形成し、複数の前記第２の下部開口部を前記ゲート電極と交差する方向に延びるストライプ状に形成し、
前記工程（ｆ）では、複数の前記第１の上部開口部を前記活性領域の上に形成し、複数の前記第２の上部開口部を前記ゲート電極の上及び前記活性領域と該活性領域の上に形成されたゲート電極との上に跨るように形成することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記工程（ｄ）では、複数の前記第２の下部開口部を形成し、前記ゲート電極と交差する方向に２つの前記第２の下部開口部を隣接して配置する場合には、少なくとも１つの前記ゲート電極を挟んで間隔をおいて配置することを特徴とする請求項６〜８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記第１のマスク層及び第２のマスク層のうちの一方は無機膜であり、前記第１のマスク層及び第２のマスク層のうちの他方はレジスト膜であることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記無機膜は、シリコン窒化膜又はシリコン酸窒化膜であることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１のマスク層及び第２のマスク層は、有機膜であることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
前記第１のマスク層は反射防止膜であり、前記第２のマスク層はレジスト膜であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
基板の上に複数のゲート電極を形成する工程（ａ）と、
前記ゲート電極が形成された基板の上に層間絶縁膜を形成する工程（ｂ）と、
前記層間絶縁膜の上に第１のマスク層を形成する工程（ｃ）と、
前記第１のマスク層に前記層間絶縁膜を露出する第１の下部開口部を形成する工程（ｄ）と、
前記第１のマスク層の上に第２のマスク層を形成する工程（ｅ）と、
前記第２のマスク層に前記第１の下部開口部を通して前記層間絶縁膜を露出する第１の上部開口部を形成する工程（ｆ）と、
前記工程（ｆ）よりも後に、前記層間絶縁膜の前記第１の上部開口部及び第１の下部開口部から露出した部分をエッチングすることにより、第１のコンタクトホールを形成する工程（ｇ）と、
前記第１のコンタクトホールに導電性材料を埋め込むことにより第１のコンタクトプラグを形成する工程（ｈ）とを備え、
前記第１の下部開口部は、隣接する前記ゲート電極同士の間に形成され、各辺の長さが前記第１の上部開口部の短辺よりも長い平面方形状であり、
前記第１の上部開口部は、前記第１の下部開口部を露出し、前記ゲート電極と平行な方向に延びる長辺と、前記ゲート電極と交差する方向に延びる短辺とを有する平面方形状であることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−２８３１４０（Ｐ２０１０−２８３１４０Ａ）
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願番号】特願２００９−１３５１４９（Ｐ２００９−１３５１４９）
【出願日】平成２１年６月４日（２００９．６．４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願日】平成２１年６月４日（２００９．６．４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]