半導体装置及びその製造方法
【課題】ゲート電極のテーパ形状の傾斜度を緩やかにすることができるようにして、ゲート電極の破損が起こらないようにしながら、確実にさらなる微細化を実現した下部電極を形成できるようにする。
【解決手段】ソース電極２及びドレイン電極３を有する半導体領域１上に絶縁膜４を形成し、絶縁膜４上に複数のレジスト層５，６，７を含む積層レジスト８を形成し、積層レジスト８の最下層以外のレジスト層６，７に開口９を形成し、最下層のレジスト層５にリフロー用開口１０を形成し、熱処理を施してリフロー用開口１０に露出している最下層のレジスト層５の一部ＰＴｃをリフローさせ、リフローさせることによって最下層のレジスト層５の表面に形成された傾斜面１１に連なるように最下層のレジスト層５に第１ゲート下部開口１２Ａを形成し、開口９、傾斜面１１及び第１ゲート下部開口１２Ａの形状に応じた形状を持つゲート電極１３を形成する。
【解決手段】ソース電極２及びドレイン電極３を有する半導体領域１上に絶縁膜４を形成し、絶縁膜４上に複数のレジスト層５，６，７を含む積層レジスト８を形成し、積層レジスト８の最下層以外のレジスト層６，７に開口９を形成し、最下層のレジスト層５にリフロー用開口１０を形成し、熱処理を施してリフロー用開口１０に露出している最下層のレジスト層５の一部ＰＴｃをリフローさせ、リフローさせることによって最下層のレジスト層５の表面に形成された傾斜面１１に連なるように最下層のレジスト層５に第１ゲート下部開口１２Ａを形成し、開口９、傾斜面１１及び第１ゲート下部開口１２Ａの形状に応じた形状を持つゲート電極１３を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
例えばＧａＮ系ＨＥＭＴ（High Electron Mobility Transistor；高電子移動度トランジスタ）などの高周波・高出力デバイスでは、より高周波・高出力のデバイスを実現するためにゲート電極の微細化が進められている。また、ゲート電極の破損などの原因で起こる歩留まりの低下によるコストの増加を防ぐため、さまざまな研究開発が進められている。
【０００３】
このようなデバイスに用いられるＴ型ゲート電極又はマッシュルーム型ゲート電極は、上部電極（ゲート上部）をより大きくし、下部電極（ゲート下部）をより微細化することで、特性を向上させることができる。
しかし、下部電極の微細化によって上部電極と下部電極との間の寸法差が増加すると、ゲート電極を形成する際に良好な金属の積層が妨げられ、ゲート電極の破損の原因となる。
【０００４】
そこで、歩留まりを向上させるために、ゲート電極の上部電極と下部電極との間をテーパ形状にした構造が用いられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３５９１７６２号公報
【特許文献２】特開２０００−２４３７５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、現在、テーパ形状を持つＴ型ゲート電極等において形成可能な下部電極の寸法をさらに小さくし、さらなる微細化を図ることが必要になってきている。
しかしながら、テーパ形状を持つＴ型ゲート電極等において、下部電極のさらなる微細化を図ろうとすると、ゲート電極の破損や下部電極の形成不能が起こる。このため、テーパ形状を持つＴ型ゲート電極等において、必要とされる微細ゲートを作製することができない。
【０００７】
つまり、下部電極の微細化に伴って上部電極とのつなぎ目部分も微細化され、テーパ形状が急峻になる。この場合、ゲート電極を形成するための金属蒸着工程において、テーパ形状を形成するためのレジスト側壁の傾斜度が急峻となる。このため、良好な金属の積層が妨げられ、ゲート電極の内部に空洞ができるなどの不具合が起こり、ゲート電極の断切によるゲート電極の破損を引き起こす。また、ゲート電極の破損が原因で起こる歩留まりの低下によるコストの増加を防ぐことができない。
【０００８】
また、テーパ形状を形成するために、ゲート下部形成用レジストにゲート下部開口を形成した後、レジスト側壁を熱処理によって変形させることによってレジスト側壁に傾斜面を形成するようにしている。しかしながら、下部電極の微細化に伴って、上述のようなゲート電極の破損が起こらないように、テーパ形状を緩やかにするために、レジスト側壁の傾斜度を緩やかにしようとすると、リフローさせたレジストがゲート下部開口を埋め込んでしまう。このため、良好で微細なゲート下部開口が得られず、下部電極は形成不能となり、ゲート微細化ができない。
【０００９】
そこで、ゲート電極のテーパ形状の傾斜度を緩やかにすることができるようにして、ゲート電極の破損が起こらないようにしながら、確実にさらなる微細化を実現した下部電極を形成できるようにしたい。
【課題を解決するための手段】
【００１０】
このため、本半導体装置の製造方法は、ソース電極及びドレイン電極を有する半導体領域上に絶縁膜を形成し、絶縁膜上に複数のレジスト層を含む積層レジストを形成し、積層レジストの最下層以外のレジスト層に開口を形成し、最下層のレジスト層にリフロー用開口を形成し、熱処理を施してリフロー用開口に露出している最下層のレジスト層の一部をリフローさせ、リフローさせることによって最下層のレジスト層の表面に形成された傾斜面に連なるように最下層のレジスト層に第１ゲート下部開口を形成し、開口、傾斜面及び第１ゲート下部開口の形状に応じた形状を持つゲート電極を形成することを要件とする。
【００１１】
本半導体装置は、半導体領域と、半導体領域の上方に形成され、上部電極と下部電極とを有するゲート電極と、半導体領域上に形成され、ゲート電極を挟んで両側にそれぞれ設けられたソース電極及びドレイン電極と、半導体領域の表面を覆う絶縁膜とを備え、下部電極が、半導体領域の表面に対してほぼ垂直に形成され、半導体領域の表面に対して水平方向の寸法が一定であり、ゲート電極が、上部電極と下部電極との間に、下部電極から上部電極へ向けて、半導体領域の表面に対して水平方向の寸法が大きくなる順テーパ形状を有するテーパ部を備えることを要件とする。
【発明の効果】
【００１２】
したがって、本半導体装置及びその製造方法によれば、ゲート電極のテーパ形状の傾斜度を緩やかにすることができるようにして、ゲート電極の破損が起こらないようにしながら、確実にさらなる微細化を実現した下部電極を形成できるという利点がある。
【図面の簡単な説明】
【００１３】
【図１】（Ａ）〜（Ｆ）は、第１実施形態にかかる半導体装置の製造方法及び半導体装置の構成を示す模式的断面図である。
【図２】（Ａ），（Ｂ）は、第１実施形態にかかる半導体装置を構成する半導体領域の構成例を示す模式的断面図である。
【図３】（Ａ）〜（Ｆ）は、第２実施形態にかかる半導体装置の製造方法及び半導体装置の構成を示す模式的断面図である。
【図４】（Ａ）〜（Ｆ）は、第３実施形態にかかる半導体装置の製造方法及び半導体装置の構成を示す模式的断面図である。
【図５】（Ａ）〜（Ｆ）は、第４実施形態にかかる半導体装置の製造方法及び半導体装置の構成を示す模式的断面図である。
【図６】各実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。
【図７】（Ａ），（Ｂ）は、各実施形態の他の変形例にかかる半導体装置の製造方法及び半導体装置の構成を示す模式的断面図である。
【図８】（Ａ）〜（Ｄ）は、各実施形態の他の変形例にかかる半導体装置の製造方法及び半導体装置の構成を示す模式的断面図である。
【図９】各実施形態の他の変形例にかかる半導体装置を構成する半導体領域の構成例を示す模式的断面図である。
【発明を実施するための形態】
【００１４】
以下、図面により、本実施形態にかかる半導体装置及びその製造方法について説明する。
［第１実施形態］
第１実施形態にかかる半導体装置及びその製造方法について、図１（Ａ）〜図１（Ｆ），図２（Ａ），図２（Ｂ）を参照しながら説明する。
【００１５】
本実施形態にかかる半導体装置は、例えばＧａＮ系ＨＥＭＴ（電界効果トランジスタ）などの高周波・高出力デバイスである。
まず、本実施形態にかかる半導体装置の製造方法（主にゲート電極の製造方法）について、図１（Ａ）〜図１（Ｆ）を参照しながら説明する。
まず、図１（Ａ）に示すように、半導体基板上に形成された半導体領域１上に、オーミック電極としてのソース電極２及びドレイン電極３を形成する。つまり、半導体基板上に形成された半導体領域１上にソース電極２及びドレイン電極３が形成されたものを用意する。
【００１６】
ここで、図２（Ａ），図２（Ｂ）に示すように、半導体基板（化合物半導体基板）は、例えばＳｉＣ基板である。また、半導体領域（化合物半導体領域）１は、例えばＳｉＣ基板５０上にＧａＮ層５１、ＡｌＧａＮ層５２、ＧａＮ層５３を積層させた半導体積層構造やＳｉＣ基板５０上にＧａＮ層５４、ＡｌＧａＮ層５５を積層させた半導体積層構造などである。但し、これらに限られるものではない。
【００１７】
次に、図１（Ａ）に示すように、ソース電極２及びドレイン電極３を有する半導体領域１の表面上に、絶縁膜（窒化珪素膜）４を例えばＣＶＤ（Chemical Vapor Deposition）法によって堆積させて形成する。
次に、図１（Ａ）に示すように、絶縁膜４上に、複数のレジスト層５，６，７を積層させて、複数のレジスト層５，６，７を含む積層レジスト（多層レジスト）８を形成する。ここでは、積層レジスト８は、少なくとも最下層のレジスト層５として電子線レジスト層を含むものとする。電子線レジスト層５としては、例えばポリメチルメタクリレート（ＰＭＭＡ）系レジスト層を使用すれば良い。
【００１８】
次に、図１（Ａ）に示すように、積層レジスト８の最下層以外のレジスト層６，７に開口９を形成する。これにより、最下層の電子線レジスト層５の上部にマッシュルーム型ゲート電極１３のオーバゲート部（上部電極；ゲート上部）１３Ａ［図１（Ｆ）参照］を形成するための上部庇構造が形成される。
次に、図１（Ｂ），図１（Ｃ）に示すように、最下層の電子線レジスト層５（ゲート下部形成用レジスト層）にリフロー用開口１０を形成する。
【００１９】
ここでは、図１（Ｂ），図１（Ｃ）に示すように、電子線レジスト層５の第１領域ＰＴｂ、即ち、リフロー用開口１０を形成するための第１領域ＰＴｂを、第１領域ＰＴｂに隣接する第２領域ＰＴｃよりも高いドーズ量で電子線露光する。そして、現像によって第１領域ＰＴｂを選択的に除去して、電子線レジスト層５にリフロー用開口１０を形成する。特に、本実施形態では、図１（Ｂ）に示すように、第１領域ＰＴｂと第２領域ＰＴｃとを、異なるドーズ量で同時に電子線露光する。このため、工程数を減らすことができる。なお、第１領域ＰＴｂをリフロー用領域ともいう。また、第２領域ＰＴｃをテーパ形成用レジスト領域ともいう。
【００２０】
ここで、図１（Ｂ）に示すように、第１領域ＰＴｂは、電子線レジスト層５の第３領域ＰＴａ、即ち、開口１２Ａ（ゲート下部開口１２）を形成するための第３領域ＰＴａを挟んで両側に位置するように設定されている。また、第２領域ＰＴｃは、第１領域ＰＴｂ及び第３領域ＰＴａを挟んで両側に位置するように設定されている。
なお、トランジスタ作製用マスクレイアウトのゲート部分において、ゲート微細部用パターン、リフロー用領域パターン、テーパ形成用領域パターンを、例えばＣＡＤ（Computer Aided Design）によってレイアウトしたデータを用意すれば良い。このうち、ゲート微細部用パターンは下部電極用パターン又はパターンＡともいう。また、パターンＡに隣接するリフロー用領域パターンはパターンＢともいう。さらに、パターンＢに隣接するテーパ形成用領域パターンはパターンＣともいう。
【００２１】
具体的には、第３領域ＰＴａを除いて、第２領域ＰＴｃを低ドーズ量（例えば１２０μＣ／ｃｍ２程度）で、さらにその内側に隣接する第１領域ＰＴｂを高ドーズ量（例えば６００μＣ／ｃｍ２程度）で同時に電子線露光する。なお、第２領域ＰＴｃの電子線露光には上記パターンＣのデータを用い、第１領域ＰＴｂの電子線露光には上記パターンＢのデータを用いる。
【００２２】
そして、図１（Ｃ）に示すように、現像によって、高ドーズ量で電子線露光した第１領域ＰＴｂを選択的に除去して、リフロー用開口１０を形成する。この場合、電子線レジスト層５の第１領域ＰＴｂのみが除去されて開口され、第２領域ＰＴｃは電子線露光された状態で除去されずに残され、第３領域ＰＴａは、電子線露光されていない状態で残される。
【００２３】
なお、第１領域ＰＴｂを高ドーズ量で電子線露光しているのは、第１領域ＰＴｂを選択的に除去するためである。また、第２領域ＰＴｃを低ドーズ量で電子線露光しているのは、リフローさせる領域を規定するためである。つまり、第２領域ＰＴｃを低ドーズ量で電子線露光することによって、リフローさせる領域とリフローさせない領域とを切り分けるようにしている。
【００２４】
ここで、現像液は、第１領域ＰＴｂを選択的に除去するために、溶解性の低い性質の現像液とし、例えばメチルイソブチルケトン（ＭＩＢＫ）・イソプロパノール（ＩＰＡ）混合液（ＭＩＢＫ ＩＰＡ）を使用すれば良い。
次に、図１（Ｄ）に示すように、熱処理を施して電子線レジスト層５の一部、即ち、第２領域ＰＴｃ（リフロー用開口１０に露出している電子線レジスト層５の側壁）をリフローさせる。これにより、電子線レジスト層５の表面（側壁）に、ゲート電極１３のテーパ部１３Ｂ［図１（Ｆ）参照］を形成するための傾斜面１１が形成される。
【００２５】
そして、図１（Ｅ）に示すように、リフローさせることによって電子線レジスト層５の表面に形成された傾斜面１１に連なるように電子線レジスト層５に開口１２Ａを形成する。
ここでは、第２領域ＰＴｃをリフローさせた後、ゲート電極１３の下部電極（ゲート下部；ゲート微細部；基部）１３Ｃを形成するための第３領域ＰＴａを電子線露光し、現像によって第３領域ＰＴａを除去して、電子線レジスト層５に開口１２Ａを形成する。なお、ゲート電極１３の下部電極１３Ｃを、微細ゲート部分あるいはゲート微細部とも言う。
【００２６】
具体的には、第３領域ＰＴａを、高ドーズ量（例えば６００μＣ／ｃｍ２程度）で電子線露光し、現像によって除去して、電子線レジスト層５に開口１２Ａを形成する。なお、第３領域ＰＴａの電子線露光には上記パターンＡのデータを用いる。
このようにして電子線レジスト層５に開口１２Ａを形成した後、図１（Ｅ）に示すように、開口１２Ａが形成された電子線レジスト層５をマスクとして絶縁膜４をエッチング（例えばドライエッチング）して、絶縁膜４に開口１２Ｂを形成する。これにより、電子線レジスト層５に形成された開口１２Ａ、及び、絶縁膜４に形成された開口１２Ｂによって、ゲート電極１３の下部電極１３Ｃを形成するためのゲート下部開口（ゲート微細部開口）１２が形成される。このため、電子線レジスト層５に形成された開口１２Ａ、絶縁膜４に形成された開口１２Ｂを、それぞれ、第１ゲート下部開口、第２ゲート下部開口ともいう。
【００２７】
このようにして、リフローさせた電子線レジスト層５（第２領域ＰＴｃ）の膜厚によってゲート下部開口１２の底面（ここでは半導体領域１の表面）から所望の高さまでほぼ垂直な開口を形成可能である。
その後、図１（Ｆ）に示すように、積層レジスト８に形成された開口９、傾斜面１１及びゲート下部開口１２の形状に応じた形状を持つゲート電極１３を形成する。
【００２８】
ここでは、上述の工程で形成された開口９、傾斜面１１及びゲート下部開口１２を含む積層レジスト領域に金属を蒸着した後、積層レジスト８を取り除く。これにより、レジスト形状に応じて金属が蒸着され、マッシュルーム型ゲート電極１３が形成される。
上述のように、本実施形態では、熱処理を施してリフロー用開口１０に露出している電子線レジスト層５の一部（第２領域ＰＴｃ）をリフローさせた後、電子線レジスト層５にゲート下部開口１２を形成するようにしている。
【００２９】
これにより、ゲート電極１３のテーパ部１３Ｂの傾斜度を従来のものと比較して緩やかにすることができる。また、ゲート下部開口１２がリフローさせた電子線レジスト層５によって埋め込まれることなく、電子線レジスト層５に所望のほぼ垂直で微細なゲート下部開口１２を確実に形成できる。
このようにして、本実施形態にかかる半導体装置が作製される。
【００３０】
このようにして作製された半導体装置は、以下のように構成される。
つまり、本半導体装置は、図１（Ｆ）に示すように、半導体領域１と、ゲート電極１３と、ソース電極２及びドレイン電極３と、半導体領域１の表面を覆う絶縁膜４とを備える。
そして、ゲート電極１３は、半導体領域１の上方に形成され、上部電極（ゲート上部）１３Ａと、下部電極（ゲート下部；ゲート微細部；第１の基部）１３Ｃと、上部電極１３Ａと下部電極１３Ｃとの間に設けられたテーパ部（第２の基部）１３Ｂとを有する。ここでは、ゲート電極１３は、マッシュルーム型ゲート電極である。
【００３１】
また、ソース電極２及びドレイン電極３は、半導体領域１上に形成され、ゲート電極１３を挟んで両側にそれぞれ設けられている。
本実施形態では、ゲート電極１３の下部電極１３Ｃは、半導体領域１の表面に対してほぼ垂直に形成され、半導体領域１の表面に対して水平方向の寸法が一定である。
また、ゲート電極１３のテーパ部１３Ｂは、下部電極１３Ｃから上部電極１３Ａへ向けて、半導体領域１の表面に対して水平方向の寸法が緩やかに大きくなる順テーパ形状を有する。
【００３２】
また、ゲート電極１３の上部電極１３Ａは、テーパ部１３Ｂのテーパ端から立ち上がり、テーパ部１３Ｂの上部に広がるように形成されている。
そして、ゲート電極１３は、半導体領域１上に形成され、下部電極１３Ｃの側面に絶縁膜４が接している。つまり、ゲート電極１３の下部電極１３Ｃは、絶縁膜４の表面位置を超えて上方までほぼ垂直に立ち上がるように形成されている。
【００３３】
絶縁膜４は、ソース電極２とドレイン電極３との間、即ち、ゲート電極１３とソース電極２との間及びゲート電極１３とドレイン電極３との間に露出している半導体領域１の表面を覆うように設けられている。また、絶縁膜４は、ソース電極２及びドレイン電極３の側面及び上面を覆うように設けられている。
ここで、絶縁膜４は、酸化膜、窒化膜、High-k膜（高誘電率膜）のいずれかであれば良い。具体的には、絶縁膜４は、ＳｉＯ２，ＳｉＮ，ＨｆＳｉＯ，ＨｆＡｌＯＮ，ＨｆＯ２，Ｙ２Ｏ３のいずれかからなるものであれば良い。
【００３４】
特に、下部電極１３Ｃの半導体領域１の表面に沿う水平方向（半導体領域１の表面に平行な方向）の寸法Ｌとテーパ部１３Ｂの半導体領域１の表面に対して垂直方向の寸法（テーパ部１３Ｂの高さ）Ｈとのアスペクト比が、Ｈ／Ｌ≦２．７５となる（第１条件）。つまり、テーパ部１３Ｂの半導体領域１の表面に沿う水平方向に対する傾斜度が７０度以下となる。
【００３５】
また、下部電極１３Ｃの半導体領域１の表面に沿う水平方向の寸法Ｌが１００ｎｍ以下の場合、下部電極１３Ｃの半導体領域１の表面に沿う水平方向の寸法Ｌと半導体領域１の表面に対して垂直方向（高さ方向）の寸法Ｈ２とのアスペクト比が、Ｈ２／Ｌ≧１．０となる（第２条件）。
なお、上記第１条件のみを満たす場合もあるし、上記第２条件のみを満たす場合もあるし、上記第１条件及び上記第２条件の両方を満たす場合もある。
【００３６】
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ゲート電極１３のテーパ部１３Ｂの傾斜度を緩やかにすることができるようにして、ゲート電極１３の破損が起こらないようにしながら、確実にさらなる微細化を実現した下部電極１３Ｃを形成できるという利点がある。
つまり、微細な下部電極１３Ｃから上部電極１３Ａへ向けて、より緩やかなテーパ形状を持つテーパ部１３Ｂを有するゲート構造を形成できる。このため、下部電極１３Ｃと上部電極１３Ａとのつなぎ目部分に空洞ができることはなく、ゲート電極１３の破損が起こらないようにすることができる。これにより、歩留まりを向上させることができ、コスト削減による低コスト化を実現することができる。
【００３７】
また、より微細なゲート構造（ゲート微細化）が実現できるため、高周波・高出力特性を向上させることができ、良好な高周波・高出力特性が得られることになる。
特に、微細な下部電極１３Ｃは、ほぼ垂直に所望の高さに設定することができるため、デバイスの目的に応じて、ゲート電極１３の上部電極１３Ａの底辺から下側の部分（即ち、テーパ部１３Ｂ及び下部電極１３Ｃ）の容量の低容量化及びゲート抵抗の低抵抗化が可能となる。例えばＧａＮ系ＨＥＭＴなどの高周波・高出力デバイスのゲート抵抗低減とゲート微細化を実現することができる。
［第２実施形態］
第２実施形態にかかる半導体装置及びその製造方法について、図３（Ａ）〜図３（Ｆ）を参照しながら説明する。
【００３８】
本実施形態にかかる半導体装置の製造方法は、上述の第１実施形態［図１（Ａ）〜図１（Ｆ）参照］のものに対し、ゲート電極を形成するための積層レジストの最下層のレジスト層を露光し、現像する工程が異なる。
つまり、本半導体装置の製造方法は、図３（Ａ）〜図３（Ｆ）に示すように、以下のような各工程を含む。なお、図３（Ａ）〜図３（Ｆ）では、上述の第１実施形態（例えば図１参照）と同一のものには同一の符号を付している。
【００３９】
まず、図３（Ａ）に示すように、積層レジスト８の最下層以外のレジスト層６，７に開口９を形成するまでの工程は、上述の第１実施形態の場合［図１（Ａ）参照］と同様である。
次に、図３（Ｂ），図３（Ｃ）に示すように、最下層の電子線レジスト層５（ゲート下部形成用レジスト層）にリフロー用開口１０Ａを形成する。
【００４０】
本実施形態では、電子線レジスト層５の第１領域ＰＴａｂは、電子線レジスト層５の第３領域ＰＴ２ａ［図３（Ｄ）参照］を含むように設定されている。つまり、リフロー用開口１０Ａを形成するための第１領域ＰＴａｂは、開口１２ＸＡ（ゲート下部開口１２Ｘ）を形成するための第３領域ＰＴ２ａを含むように設定されている。また、第２領域ＰＴ２ｃは、第１領域ＰＴａｂを挟んで両側に位置するように設定されている。
【００４１】
なお、トランジスタ作製用マスクレイアウトのゲート部分において、ゲート微細部用パターン、リフロー用領域パターン、テーパ形成用領域パターンを、例えばＣＡＤ（Computer Aided Design）によってレイアウトしたデータを用意すれば良い。このうち、ゲート微細部用パターンは下部電極用パターン又はパターンＡともいう。また、パターンＡに隣接するリフロー用領域パターンはパターンＢともいう。さらに、パターンＢに隣接するテーパ形成用領域パターンはパターンＣともいう。
【００４２】
ここでは、図３（Ｂ），図３（Ｃ）に示すように、電子線レジスト層５の第１領域ＰＴａｂを、第１領域ＰＴａｂに隣接する第２領域ＰＴ２ｃよりも高いドーズ量で電子線露光する。そして、現像によって第１領域ＰＴａｂ（第３領域ＰＴ２ａを含む）を選択的に除去して、電子線レジスト層５にリフロー用開口１０Ａを形成する。特に、本実施形態では、第１領域ＰＴａｂと第２領域ＰＴ２ｃとを、異なるドーズ量で同時に電子線露光する。このため、工程数を減らすことができる。なお、第１領域ＰＴａｂをリフロー用領域ともいう。また、第２領域ＰＴ２ｃをテーパ形成用レジスト領域ともいう。
【００４３】
具体的には、図３（Ｂ）に示すように、第２領域ＰＴ２ｃを低ドーズ量（例えば１２０μＣ／ｃｍ２程度）で、さらにその内側に隣接する第１領域ＰＴａｂ（第３領域ＰＴ２ａを含む）を高ドーズ量（例えば６００μＣ／ｃｍ２程度）で同時に電子線露光する。なお、第２領域ＰＴ２ｃの電子線露光には上記パターンＣを用い、第１領域ＰＴａｂ（第３領域ＰＴ２ａを含む）の電子線露光には上記パターンＡと上記パターンＢとを併せたデータを用いる。
【００４４】
そして、図３（Ｃ）に示すように、現像によって、高ドーズ量で電子線露光した第１領域ＰＴａｂ（第３領域ＰＴ２ａを含む）を選択的に除去して、リフロー用開口１０Ａを形成する。この場合、電子線レジスト層５の第１領域ＰＴａｂ（第３領域ＰＴ２ａを含む）のみが除去されて開口され、第２領域ＰＴ２ｃは電子線露光された状態で除去されずに残される。
【００４５】
なお、第１領域ＰＴａｂを高ドーズ量で電子線露光しているのは、第１領域ＰＴａｂを選択的に除去するためである。また、第２領域ＰＴｃを低ドーズ量で電子線露光しているのは、リフローさせる領域を規定するためである。つまり、第２領域ＰＴｃを低ドーズ量で電子線露光することによって、リフローさせる領域とリフローさせない領域とを切り分けるようにしている。
【００４６】
ここで、現像液は、第１領域ＰＴａｂを選択的に除去するために、溶解性の低い性質の現像液とし、例えばメチルイソブチルケトン（ＭＩＢＫ）・イソプロパノール（ＩＰＡ）混合液（ＭＩＢＫ ＩＰＡ）を使用すれば良い。
次に、図３（Ｄ）に示すように、熱処理を施して電子線レジスト層５の一部、即ち、第２領域ＰＴ２ｃ（リフロー用開口１０Ａに露出している電子線レジスト層５の側壁）をリフローさせる。これにより、電子線レジスト層５の表面（側壁）に、ゲート電極１３Ｘのテーパ部１３ＸＢ［図３（Ｆ）参照］を形成するための傾斜面１１Ａが形成される。
【００４７】
そして、図３（Ｄ），図３（Ｅ）に示すように、リフローさせることによって電子線レジスト層５の表面に形成された傾斜面１１に連なるように電子線レジスト層５に開口１２ＸＡを形成する。
ここでは、第２領域ＰＴ２ｃをリフローさせた後、図３（Ｄ）に示すように、リフローさせることによって埋め込まれた第３領域ＰＴ２ａ、即ち、ゲート電極１３Ｘの下部電極（ゲート下部；ゲート微細部；基部）１３ＸＣを形成するための第３領域ＰＴ２ａを電子線露光する。
【００４８】
そして、図３（Ｅ）に示すように、現像によって、第３領域ＰＴ２ａを除去して、電子線レジスト層５に開口１２ＸＡを形成する。なお、ゲート電極１３Ｘの下部電極１３ＸＣを、微細ゲート部分あるいはゲート微細部とも言う。
具体的には、第３領域ＰＴ２ａを、高ドーズ量（例えば６００μＣ／ｃｍ２程度）で電子線露光し、現像によって除去して、電子線レジスト層５に開口１２ＸＡを形成する。なお、第３領域ＰＴ２ａの電子線露光には上記パターンＡのデータを用いる。
【００４９】
その後、上述の第１実施形態の場合［図１（Ｅ）参照］と同様に、図３（Ｅ）に示すように、絶縁膜４に開口１２Ｂを形成する。これにより、電子線レジスト層５に形成された開口１２ＸＡ、及び、絶縁膜４に形成された開口１２Ｂによって、ゲート電極１３Ｘの下部電極１３ＸＣを形成するためのゲート下部開口（ゲート微細部開口）１２Ｘが形成される。このため、電子線レジスト層５に形成された開口１２ＸＡ、絶縁膜４に形成された開口１２Ｂを、それぞれ、第１ゲート下部開口、第２ゲート下部開口ともいう。
【００５０】
このようにして、リフローさせた電子線レジスト層５（第２領域ＰＴ２ｃ）の膜厚によってゲート下部開口１２Ｘの底面（ここでは半導体領域１の表面）から所望の高さまでほぼ垂直な開口を形成可能である。
そして、上述の第１実施形態の場合［図１（Ｆ）参照］と同様に、図３（Ｆ）に示すように、積層レジスト８に形成された開口９、傾斜面１１Ａ及びゲート下部開口１２Ｘの形状に応じた形状を持つゲート電極１３Ｘを形成する。
【００５１】
つまり、上述の工程で形成された開口９、傾斜面１１Ａ及びゲート下部開口１２Ｘを含む積層レジスト領域に金属を蒸着した後、積層レジスト８を取り除く。これにより、レジスト形状に応じて金属が蒸着され、マッシュルーム型ゲート電極１３Ｘが形成される。
上述のように、本実施形態では、熱処理を施してリフロー用開口１０Ａに露出している電子線レジスト層５の一部（第２領域ＰＴ２ｃ）をリフローさせた後、電子線レジスト層５にゲート下部開口１２Ｘを形成するようにしている。
【００５２】
これにより、ゲート電極１３Ｘのテーパ部１３ＸＢの傾斜度を従来のものと比較して緩やかにすることができる。また、ゲート下部開口１２Ｘがリフローさせた電子線レジスト層５によって埋め込まれることなく、電子線レジスト層５に所望のほぼ垂直で微細なゲート下部開口１２Ｘを確実に形成できる。
このようにして、本実施形態にかかる半導体装置が作製される。
【００５３】
なお、その他の製造方法の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
このようにして作製された半導体装置は、上述の第１実施形態の場合［図１（Ｆ）参照］と同様に、以下のように構成される。
つまり、本半導体装置は、図３（Ｆ）に示すように、半導体領域１と、ゲート電極１３Ｘと、ソース電極２及びドレイン電極３と、半導体領域１の表面を覆う絶縁膜４とを備える。
【００５４】
そして、ゲート電極１３Ｘは、半導体領域１の上方に形成され、上部電極（ゲート上部）１３ＸＡと、下部電極（ゲート下部；ゲート微細部；第１の基部）１３ＸＣと、上部電極１３ＸＡと下部電極１３ＸＣとの間に設けられたテーパ部（第２の基部）１３ＸＢとを有する。ここでは、ゲート電極１３Ｘは、マッシュルーム型ゲート電極である。
また、ソース電極２及びドレイン電極３は、半導体領域１上に形成され、ゲート電極１３Ｘを挟んで両側にそれぞれ設けられている。
【００５５】
本実施形態では、ゲート電極１３Ｘの下部電極１３ＸＣは、半導体領域１の表面に対してほぼ垂直に形成され、半導体領域１の表面に対して水平方向の寸法が一定である。
また、ゲート電極１３Ｘのテーパ部１３ＸＢは、下部電極１３ＸＣから上部電極１３ＸＡへ向けて、半導体領域１の表面に対して水平方向の寸法が緩やかに大きくなる順テーパ形状を有する。
【００５６】
また、ゲート電極１３Ｘの上部電極１３ＸＡは、テーパ部１３ＸＢのテーパ端から立ち上がり、テーパ部１３ＸＢの上部に広がるように形成されている。
そして、ゲート電極１３Ｘは、半導体領域１上に形成され、下部電極１３ＸＣの側面に絶縁膜４が接している。つまり、ゲート電極１３Ｘの下部電極１３ＸＣは、絶縁膜４の表面位置を超えて上方までほぼ垂直に立ち上がるように形成されている。
【００５７】
絶縁膜４は、ソース電極２とドレイン電極３との間、即ち、ゲート電極１３Ｘとソース電極２との間及びゲート電極１３Ｘとドレイン電極３との間に露出している半導体領域１の表面を覆うように設けられている。また、絶縁膜４は、ソース電極２及びドレイン電極３の側面及び上面を覆うように設けられている。
特に、下部電極１３ＸＣの半導体領域１の表面に沿う水平方向（半導体領域１の表面に平行な方向）の寸法Ｌとテーパ部１３ＸＢの半導体領域１の表面に対して垂直方向の寸法（テーパ部１３ＸＢの高さ）Ｈとのアスペクト比が、Ｈ／Ｌ≦２．７５となる（第１条件）。つまり、テーパ部１３ＸＢの半導体領域１の表面に沿う水平方向に対する傾斜度が７０度以下となる。
【００５８】
また、下部電極１３ＸＣの半導体領域１の表面に沿う水平方向の寸法Ｌが１００ｎｍ以下の場合、下部電極１３ＸＣの半導体領域１の表面に沿う水平方向の寸法Ｌと半導体領域１の表面に対して垂直方向（高さ方向）の寸法Ｈ２とのアスペクト比が、Ｈ２／Ｌ≧１．０となる（第２条件）。
なお、上記第１条件のみを満たす場合もあるし、上記第２条件のみを満たす場合もあるし、上記第１条件及び上記第２条件の両方を満たす場合もある。
【００５９】
なお、その他の構成の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ゲート電極１３Ｘのテーパ部１３ＸＢの傾斜度を緩やかにすることができるようにして、ゲート電極１３Ｘの破損が起こらないようにしながら、確実にさらなる微細化を実現した下部電極１３ＸＣを形成できるという利点がある。
【００６０】
つまり、微細な下部電極１３ＸＣから上部電極１３ＸＡへ向けて、より緩やかなテーパ形状を持つテーパ部１３ＸＢを有するゲート構造を形成できる。このため、下部電極１３ＸＣと上部電極１３ＸＡとのつなぎ目部分に空洞ができることはなく、ゲート電極１３Ｘの破損が起こらないようにすることができる。これにより、歩留まりを向上させることができ、コスト削減による低コスト化を実現することができる。
【００６１】
また、より微細なゲート構造（ゲート微細化）が実現できるため、高周波・高出力特性を向上させることができ、良好な高周波・高出力特性が得られることになる。
特に、微細な下部電極１３ＸＣは、ほぼ垂直に所望の高さに設定することができるため、デバイスの目的に応じて、ゲート電極１３の上部電極１３Ａの底辺から下側の部分（即ち、テーパ部１３Ｂ及び下部電極１３Ｃ）の容量の低容量化及びゲート抵抗の低抵抗化が可能となる。例えばＧａＮ系ＨＥＭＴなどの高周波・高出力デバイスのゲート抵抗低減とゲート微細化を実現することができる。
［第３実施形態］
第３実施形態にかかる半導体装置及びその製造方法について、図４（Ａ）〜図４（Ｆ）を参照しながら説明する。
【００６２】
本実施形態では、上述の第１実施形態［図１（Ａ）〜図１（Ｆ）参照］のものに対し、図４（Ｆ）に示すように、ゲート電極１３Ｙの下部電極１３ＹＣがソース電極２側にずれた位置に形成される点、及び、ゲート電極１３Ｙが絶縁膜４上に形成される点が異なる。なお、図４（Ａ）〜図４（Ｆ）では、上述の第１実施形態［図１（Ａ）〜図１（Ｆ）参照］と同一のものには同一の符号を付している。
【００６３】
つまり、本半導体装置の製造方法は、図４（Ａ）〜図４（Ｆ）に示すように、以下のような各工程を含む。
まず、図４（Ａ）に示すように、積層レジスト８の最下層以外のレジスト層６，７に開口９を形成するまでの工程は、上述の第１実施形態の場合［図１（Ａ）参照］と同様である。
【００６４】
次に、図４（Ｂ），図４（Ｃ）に示すように、最下層の電子線レジスト層５（ゲート下部形成用レジスト層）にリフロー用開口１０Ｂを形成する。
本実施形態では、電子線レジスト層５の第１領域ＰＴ３ｂは、電子線レジスト層５の第３領域ＰＴ３ａを挟んで両側に位置するように設定されている。つまり、リフロー用開口１０Ｂを形成するための第１領域ＰＴ３ｂは、開口（ゲート下部開口）１２Ｙを形成するための第３領域ＰＴ３ａを挟んで両側に位置するように設定されている。
【００６５】
特に、本実施形態では、両側の第１領域ＰＴ３ｂは、互いに異なる大きさに設定されている。具体的には、ソース電極２側の第１領域ＰＴ３ｂの範囲よりも、ドレイン電極３側の第１領域ＰＴ３ｂの範囲の方が大きくなるように、各第１領域ＰＴ３ｂの範囲の大きさが設定されている。
また、第２領域ＰＴ３ｃは、第１領域ＰＴ３ｂ及び第３領域ＰＴ３ａを挟んで両側に位置するように設定されている。
【００６６】
ここでは、図４（Ｂ），図４（Ｃ）に示すように、電子線レジスト層５の第１領域ＰＴ３ｂを、第１領域ＰＴ３ｂに隣接する第２領域ＰＴ３ｃよりも高いドーズ量で電子線露光する。そして、現像によって第１領域ＰＴ３ｂを選択的に除去して、電子線レジスト層５にリフロー用開口１０Ｂを形成する。特に、本実施形態では、第１領域ＰＴ３ｂと第２領域ＰＴ３ｃとを、異なるドーズ量で同時に電子線露光する。なお、第１領域ＰＴ３ｂをリフロー用領域ともいう。また、第２領域ＰＴ３ｃをテーパ形成用レジスト領域ともいう。
【００６７】
具体的には、図４（Ｂ）に示すように、第３領域ＰＴ３ａを除いて、第２領域ＰＴ３ｃを低ドーズ量（例えば１２０μＣ／ｃｍ２程度）で、さらにその内側に隣接する第１領域ＰＴ３ｂを高ドーズ量（例えば６００μＣ／ｃｍ２程度）で同時に電子線露光する。
そして、図４（Ｃ）に示すように、現像によって、高ドーズ量で電子線露光した第１領域ＰＴ３ｂを選択的に除去して、リフロー用開口１０Ｂを形成する。この場合、電子線レジスト層５の第１領域ＰＴ３ｂのみが除去されて開口され、第２領域ＰＴ３ｃは電子線露光された状態で除去されずに残され、第３領域ＰＴ３ａは、電子線露光されていない状態で残される。
【００６８】
次に、図４（Ｄ）に示すように、熱処理を施して電子線レジスト層５の一部、即ち、第２領域ＰＴ３ｃ（リフロー用開口１０Ｂに露出している電子線レジスト層５の側壁）をリフローさせる。これにより、電子線レジスト層５の表面（側壁）に、ゲート電極１３Ｙのテーパ部１３ＹＢ［図４（Ｆ）参照］を形成するための傾斜面１１Ｂが形成される。本実施形態では、両側のレジスト層５に形成される傾斜面１１Ｂの傾斜角は異なるものとなる。
【００６９】
そして、図４（Ｅ）に示すように、リフローさせることによって電子線レジスト層５の表面に形成された傾斜面１１Ｂに連なるように電子線レジスト層５に開口（ゲート下部開口；第１ゲート下部開口）１２Ｙを形成する。
ここでは、第２領域ＰＴ３ｃをリフローさせた後、ゲート電極１３Ｙの下部電極（ゲート下部；ゲート微細部；基部）１３ＹＣを形成するための第３領域ＰＴ３ａを電子線露光し、現像によって第３領域ＰＴ３ａを除去して、電子線レジスト層５に開口１２Ｙを形成する。なお、ゲート電極１３Ｙの下部電極１３ＹＣを、微細ゲート部分あるいはゲート微細部とも言う。
【００７０】
具体的には、第３領域ＰＴ３ａを、高ドーズ量（例えば６００μＣ／ｃｍ２程度）で電子線露光し、現像によって除去して、電子線レジスト層５に開口１２Ｙを形成する。
このようにして、リフローさせた電子線レジスト層５（第２領域ＰＴ３ｃ）の膜厚によってゲート下部開口１２Ｙの底面（ここでは絶縁膜４の表面）から所望の高さまでほぼ垂直な開口を形成可能である。
【００７１】
特に、本実施形態では、上述のように、ソース電極２側の第１領域ＰＴ３ｂの範囲よりも、ドレイン電極３側の第１領域ＰＴ３ｂの範囲の方が大きくなるように設定されているため、ゲート下部開口１２Ｙはソース電極２側にずれた位置に形成されることになる。このように、積層レジスト８の最下層の電子線レジスト層５に形成されるゲート下部開口１２Ｙの位置を調整することが可能である。
【００７２】
その後、図４（Ｆ）に示すように、積層レジスト８に形成された開口９、傾斜面１１Ｂ及びゲート下部開口１２Ｙの形状に応じた形状を持つゲート電極１３Ｙを形成する。
つまり、上述の工程で形成された開口９、傾斜面１１Ｂ及びゲート下部開口１２Ｙを含む積層レジスト領域に金属を蒸着した後、積層レジスト８を取り除く。これにより、レジスト形状に応じて金属が蒸着され、マッシュルーム型ゲート電極１３Ｙが形成される。
【００７３】
特に、本実施形態では、上述のように、電子線レジスト層５のゲート下部開口１２Ｙはソース電極２側にずれた位置に形成されているため、ゲート電極１３Ｙの下部電極１３ＹＣはソース電極２側にずれた位置に形成される。このように、ゲート電極１３のテーパ部１３ＹＢの最上部端の寸法（即ち、半導体領域１の表面に対して平行な方向の寸法）の範囲内において、ゲート電極１３Ｙの下部電極（基部）１３ＹＣの位置を調整することが可能である。
【００７４】
上述のように、本実施形態では、熱処理を施してリフロー用開口１０Ｂに露出している電子線レジスト層５の一部（第２領域ＰＴ３ｃ）をリフローさせた後、電子線レジスト層５にゲート下部開口１２Ｙを形成するようにしている。
これにより、ゲート電極１３Ｙのテーパ部１３ＹＢの傾斜度を従来のものと比較して緩やかにすることができる。また、ゲート下部開口１２Ｙがリフローさせた電子線レジスト層５によって埋め込まれることなく、電子線レジスト層５に所望のほぼ垂直で微細なゲート下部開口１２Ｙを確実に形成できる。
【００７５】
このようにして、本実施形態にかかる半導体装置が作製される。
なお、その他の製造方法の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
このようにして作製された半導体装置は、上述の第１実施形態と同様に、以下のように構成される。
【００７６】
つまり、本半導体装置は、図４（Ｆ）に示すように、半導体領域１と、ゲート電極１３Ｙと、ソース電極２及びドレイン電極３と、半導体領域１の表面を覆う絶縁膜４とを備える。
そして、ゲート電極１３Ｙは、半導体領域１の上方に形成され、上部電極（ゲート上部）１３ＹＡと、下部電極（ゲート下部；ゲート微細部；第１の基部）１３ＹＣと、上部電極１３ＹＡと下部電極１３ＹＣとの間に設けられたテーパ部（第２の基部）１３ＹＢとを有する。ここでは、ゲート電極１３Ｙは、マッシュルーム型ゲート電極である。
【００７７】
また、ソース電極２及びドレイン電極３は、半導体領域１上に形成され、ゲート電極１３Ｙを挟んで両側にそれぞれ設けられている。
本実施形態では、ゲート電極１３Ｙの下部電極１３ＹＣは、半導体領域１の表面に対してほぼ垂直に形成され、半導体領域１の表面に対して水平方向の寸法が一定である。
また、ゲート電極１３Ｙのテーパ部１３ＹＢは、下部電極１３ＹＣから上部電極１３ＹＡへ向けて、半導体領域１の表面に対して水平方向の寸法が緩やかに大きくなる順テーパ形状を有する。
【００７８】
また、ゲート電極１３Ｙの上部電極１３ＹＡは、テーパ部１３ＹＢのテーパ端から立ち上がり、テーパ部１３ＹＢの上部に広がるように形成されている。
そして、ゲート電極１３Ｙは、絶縁膜４上に形成されている。また、ゲート電極１３Ｙの下部電極１３ＹＣは、ソース電極２側にずれた位置に形成されている。そして、ゲート電極１３Ｙの下部電極１３ＹＣは、ほぼ垂直に立ち上がるように形成されている。
【００７９】
絶縁膜４は、ソース電極２とドレイン電極３との間、即ち、ゲート電極１３Ｙとソース電極２との間及びゲート電極１３Ｙとドレイン電極３との間に露出している半導体領域１の表面を覆うように設けられている。また、絶縁膜４は、半導体領域１とゲート電極１３Ｙとの間にも介在するように設けられている。さらに、絶縁膜４は、ソース電極２及びドレイン電極３の側面及び上面を覆うように設けられている。
【００８０】
特に、下部電極１３ＹＣの半導体領域１の表面に沿う水平方向（半導体領域１の表面に平行な方向）の寸法Ｌとテーパ部１３ＹＢの半導体領域１の表面に対して垂直方向の寸法（テーパ部１３ＹＢの高さ）Ｈとのアスペクト比が、Ｈ／Ｌ≦２．７５となる（第１条件）。つまり、テーパ部１３ＹＢの半導体領域１の表面に沿う水平方向に対する傾斜度が７０度以下となる。
【００８１】
また、下部電極１３ＹＣの半導体領域１の表面に沿う水平方向の寸法Ｌが１００ｎｍ以下の場合、下部電極１３ＹＣの半導体領域１の表面に沿う水平方向の寸法Ｌと半導体領域１の表面に対して垂直方向（高さ方向）の寸法Ｈ２とのアスペクト比が、Ｈ２／Ｌ≧１．０となる（第２条件）。
なお、上記第１条件のみを満たす場合もあるし、上記第２条件のみを満たす場合もあるし、上記第１条件及び上記第２条件の両方を満たす場合もある。
【００８２】
なお、その他の構成の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ゲート電極１３Ｙのテーパ部１３ＹＢの傾斜度を緩やかにすることができるようにして、ゲート電極１３Ｙの破損が起こらないようにしながら、確実にさらなる微細化を実現した下部電極１３ＹＣを形成できるという利点がある。
【００８３】
つまり、微細な下部電極１３ＹＣから上部電極１３ＹＡへ向けて、より緩やかなテーパ形状を持つテーパ部１３ＹＢを有するゲート構造を形成できる。このため、下部電極１３ＹＣと上部電極１３ＹＡとのつなぎ目部分に空洞ができることはなく、ゲート電極１３Ｙの破損が起こらないようにすることができる。これにより、歩留まりを向上させることができ、コスト削減による低コスト化を実現することができる。
【００８４】
また、より微細なゲート構造（ゲート微細化）が実現できるため、高周波・高出力特性を向上させることができ、良好な高周波・高出力特性が得られることになる。
特に、微細な下部電極１３ＹＣは、ほぼ垂直に所望の高さに設定することができるため、デバイスの目的に応じて、ゲート電極１３の上部電極１３Ａの底辺から下側の部分（即ち、テーパ部１３Ｂ及び下部電極１３Ｃ）の容量の低容量化及びゲート抵抗の低抵抗化が可能となる。例えばＧａＮ系ＨＥＭＴなどの高周波・高出力デバイスのゲート抵抗低減とゲート微細化を実現することができる。
【００８５】
なお、上述の実施形態では、上述の第１実施形態の変形例として説明しているが、これに限られるものではなく、例えば、上述の第２実施形態の変形例として構成することもできる。
また、上述の実施形態では、絶縁膜４にはゲート下部開口を形成していないが、これに限られるものではなく、上述の第１実施形態のように、絶縁膜にもゲート下部開口を形成するようにしても良い。
［第４実施形態］
第４実施形態にかかる半導体装置及びその製造方法について、図５（Ａ）〜図５（Ｆ）を参照しながら説明する。
【００８６】
本実施形態では、上述の第１実施形態［図１（Ａ）〜図１（Ｆ）参照］のものに対し、図５（Ｆ）に示すように、ゲート電極１３Ｚの下部電極１３ＺＣがドレイン電極３側にずれた位置に形成される点、及び、ゲート電極１３Ｚが絶縁膜４上に形成される点が異なる。なお、図５（Ａ）〜図５（Ｆ）では、上述の第１実施形態［図１（Ａ）〜図１（Ｆ）参照］と同一のものには同一の符号を付している。
【００８７】
つまり、本半導体装置の製造方法は、図５（Ａ）〜図５（Ｆ）に示すように、以下のような各工程を含む。
まず、図５（Ａ）に示すように、積層レジスト８の最下層以外のレジスト層６，７に開口９を形成するまでの工程は、上述の第１実施形態の場合［図１（Ａ）参照］と同様である。
【００８８】
次に、図５（Ｂ），図５（Ｃ）に示すように、最下層の電子線レジスト層５（ゲート下部形成用レジスト層）にリフロー用開口１０Ｃを形成する。
本実施形態では、電子線レジスト層５の第１領域ＰＴ４ｂは、電子線レジスト層５の第３領域ＰＴ４ａを挟んで両側に位置するように設定されている。つまり、リフロー用開口１０Ｃを形成するための第１領域ＰＴ４ｂは、開口（ゲート下部開口）１２Ｚを形成するための第３領域ＰＴ４ａを挟んで両側に位置するように設定されている。
【００８９】
特に、本実施形態では、両側の第１領域ＰＴ４ｂは、互いに異なる大きさに設定されている。具体的には、ドレイン電極３側の第１領域ＰＴ４ｂの範囲よりも、ソース電極２側の第１領域ＰＴ４ｂの範囲の方が大きくなるように、各第１領域ＰＴ４ｂの範囲の大きさが設定されている。
また、第２領域ＰＴ４ｃは、第１領域ＰＴ４ｂ及び第３領域ＰＴ４ａを挟んで両側に位置するように設定されている。
【００９０】
ここでは、図５（Ｂ），図５（Ｃ）に示すように、電子線レジスト層５の第１領域ＰＴ４ｂを、第１領域ＰＴ４ｂに隣接する第２領域ＰＴ４ｃよりも高いドーズ量で電子線露光する。そして、現像によって第１領域ＰＴ４ｂを選択的に除去して、電子線レジスト層５にリフロー用開口１０Ｃを形成する。特に、本実施形態では、第１領域ＰＴ４ｂと第２領域ＰＴ４ｃとを、異なるドーズ量で同時に電子線露光する。なお、第１領域ＰＴ４ｂをリフロー用領域ともいう。また、第２領域ＰＴ４ｃをテーパ形成用レジスト領域ともいう。
【００９１】
具体的には、図５（Ｂ）に示すように、第３領域ＰＴ４ａを除いて、第２領域ＰＴ４ｃを低ドーズ量（例えば１２０μＣ／ｃｍ２程度）で、さらにその内側に隣接する第１領域ＰＴ４ｂを高ドーズ量（例えば６００μＣ／ｃｍ２程度）で同時に電子線露光する。
そして、図５（Ｃ）に示すように、現像によって、高ドーズ量で電子線露光した第１領域ＰＴ４ｂを選択的に除去して、リフロー用開口１０Ｃを形成する。この場合、電子線レジスト層５の第１領域ＰＴ４ｂのみが除去されて開口され、第２領域ＰＴ４ｃは電子線露光された状態で除去されずに残され、第３領域ＰＴ４ａは、電子線露光されていない状態で残される。
【００９２】
次に、図５（Ｄ）に示すように、熱処理を施して電子線レジスト層５の一部、即ち、第２領域ＰＴ４ｃ（リフロー用開口１０Ｃに露出している電子線レジスト層５の側壁）をリフローさせる。これにより、電子線レジスト層５の表面（側壁）に、ゲート電極１３Ｚのテーパ部１３ＺＢ［図５（Ｆ）参照］を形成するための傾斜面１１Ｃが形成される。本実施形態では、両側のレジスト層５に形成される傾斜面１１Ｃの傾斜角は異なるものとなる。
【００９３】
そして、図５（Ｅ）に示すように、リフローさせることによって電子線レジスト層５の表面に形成された傾斜面１１Ｃに連なるように電子線レジスト層５に開口（ゲート下部開口；第１ゲート下部開口）１２Ｚを形成する。
ここでは、第２領域ＰＴ４ｃをリフローさせた後、ゲート電極１３Ｚの下部電極（ゲート下部；ゲート微細部；基部）１３ＺＣを形成するための第３領域ＰＴ４ａを電子線露光し、現像によって第３領域ＰＴ４ａを除去して、電子線レジスト層５に開口１２Ｚを形成する。なお、ゲート電極１３Ｚの下部電極１３ＺＣを、微細ゲート部分あるいはゲート微細部とも言う。
【００９４】
具体的には、第３領域ＰＴ４ａを、高ドーズ量（例えば６００μＣ／ｃｍ２程度）で電子線露光し、現像によって除去して、電子線レジスト層５に開口１２Ｚを形成する。
このようにして、リフローさせた電子線レジスト層５（第２領域ＰＴ４ｃ）の膜厚によってゲート下部開口１２Ｚの底面（ここでは絶縁膜４の表面）から所望の高さまでほぼ垂直な開口を形成可能である。
【００９５】
特に、本実施形態では、上述のように、ドレイン電極３側の第１領域ＰＴ４ｂの範囲よりも、ソース電極２側の第１領域ＰＴ４ｂの範囲の方が大きくなるように設定されているため、ゲート下部開口１２Ｚはドレイン電極３側にずれた位置に形成されることになる。このように、積層レジスト８の最下層の電子線レジスト層５に形成されるゲート下部開口１２Ｚの位置を調整することが可能である。
【００９６】
その後、図５（Ｆ）に示すように、積層レジスト８に形成された開口９、傾斜面１１Ｃ及びゲート下部開口１２Ｚの形状に応じた形状を持つゲート電極１３Ｚを形成する。
つまり、上述の工程で形成された開口９、傾斜面１１Ｃ及びゲート下部開口１２Ｚを含む積層レジスト領域に金属を蒸着した後、積層レジスト８を取り除く。これにより、レジスト形状に応じて金属が蒸着され、マッシュルーム型ゲート電極１３Ｚが形成される。
【００９７】
特に、本実施形態では、上述のように、電子線レジスト層５のゲート下部開口１２Ｚはドレイン電極３側にずれた位置に形成されているため、ゲート電極１３Ｚの下部電極１３ＺＣはドレイン電極３側にずれた位置に形成される。このように、ゲート電極１３Ｚのテーパ部１３ＺＢの最上部端の寸法（即ち、半導体領域１の表面に対して平行な方向の寸法）の範囲内において、ゲート電極１３Ｚの下部電極（基部）１３ＺＣの位置を調整することが可能である。
【００９８】
上述のように、本実施形態では、熱処理を施してリフロー用開口１０Ｃに露出している電子線レジスト層５の一部（第２領域ＰＴ４ｃ）をリフローさせた後、電子線レジスト層５にゲート下部開口１２Ｚを形成するようにしている。
これにより、ゲート電極１３Ｚのテーパ部１３ＺＢの傾斜度を従来のものと比較して緩やかにすることができる。また、ゲート下部開口１２Ｚがリフローさせた電子線レジスト層５によって埋め込まれることなく、電子線レジスト層５に所望のほぼ垂直で微細なゲート下部開口１２Ｚを確実に形成できる。
【００９９】
このようにして、本実施形態にかかる半導体装置が作製される。
なお、その他の製造方法の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
このようにして作製された半導体装置は、上述の第１実施形態と同様に、以下のように構成される。
【０１００】
つまり、本半導体装置は、図５（Ｆ）に示すように、半導体領域１と、ゲート電極１３Ｚと、ソース電極２及びドレイン電極３と、半導体領域１の表面を覆う絶縁膜４とを備える。
そして、ゲート電極１３Ｚは、半導体領域１の上方に形成され、上部電極（ゲート上部）１３ＺＡと、下部電極（ゲート下部；ゲート微細部；第１の基部）１３ＺＣと、上部電極１３ＺＡと下部電極１３ＺＣとの間に設けられたテーパ部（第２の基部）１３ＺＢとを有する。ここでは、ゲート電極１３Ｚは、マッシュルーム型ゲート電極である。
【０１０１】
また、ソース電極２及びドレイン電極３は、半導体領域１上に形成され、ゲート電極１３Ｚを挟んで両側にそれぞれ設けられている。
本実施形態では、ゲート電極１３Ｚの下部電極１３ＺＣは、半導体領域１の表面に対してほぼ垂直に形成され、半導体領域１の表面に対して水平方向の寸法が一定である。
また、ゲート電極１３Ｚのテーパ部１３ＺＢは、下部電極１３ＺＣから上部電極１３ＺＡへ向けて、半導体領域１の表面に対して水平方向の寸法が緩やかに大きくなる順テーパ形状を有する。
【０１０２】
また、ゲート電極１３Ｚの上部電極１３ＺＡは、テーパ部１３ＺＢのテーパ端から立ち上がり、テーパ部１３ＺＢの上部に広がるように形成されている。
そして、ゲート電極１３Ｚは、絶縁膜４上に形成されている。また、ゲート電極１３Ｚの下部電極１３ＺＣは、ドレイン電極３側にずれた位置に形成されている。そして、ゲート電極１３Ｚの下部電極１３ＺＣは、ほぼ垂直に立ち上がるように形成されている。
【０１０３】
絶縁膜４は、ソース電極２とドレイン電極３との間、即ち、ゲート電極１３Ｚとソース電極２との間及びゲート電極１３Ｚとドレイン電極３との間に露出している半導体領域１の表面を覆うように設けられている。また、絶縁膜４は、半導体領域１とゲート電極１３Ｚとの間にも介在するように設けられている。さらに、絶縁膜４は、ソース電極２及びドレイン電極３の側面及び上面を覆うように設けられている。
【０１０４】
特に、下部電極１３ＺＣの半導体領域１の表面に沿う水平方向（半導体領域１の表面に平行な方向）の寸法Ｌとテーパ部１３ＺＢの半導体領域１の表面に対して垂直方向の寸法（テーパ部１３ＺＢの高さ）Ｈとのアスペクト比が、Ｈ／Ｌ≦２．７５となる（第１条件）。つまり、テーパ部１３ＺＢの半導体領域１の表面に沿う水平方向に対する傾斜度が７０度以下となる。
【０１０５】
また、下部電極１３ＺＣの半導体領域１の表面に沿う水平方向の寸法Ｌが１００ｎｍ以下の場合、下部電極１３ＺＣの半導体領域１の表面に沿う水平方向の寸法Ｌと半導体領域１の表面に対して垂直方向（高さ方向）の寸法Ｈ２とのアスペクト比が、Ｈ２／Ｌ≧１．０となる（第２条件）。
なお、上記第１条件のみを満たす場合もあるし、上記第２条件のみを満たす場合もあるし、上記第１条件及び上記第２条件の両方を満たす場合もある。
【０１０６】
なお、その他の構成の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ゲート電極１３Ｚのテーパ部１３ＺＢの傾斜度を緩やかにすることができるようにして、ゲート電極１３Ｚの破損が起こらないようにしながら、確実にさらなる微細化を実現した下部電極１３ＺＣを形成できるという利点がある。
【０１０７】
つまり、微細な下部電極１３ＺＣから上部電極１３ＺＡへ向けて、より緩やかなテーパ形状を持つテーパ部１３ＺＢを有するゲート構造を形成できる。このため、下部電極１３ＺＣと上部電極１３ＺＡとのつなぎ目部分に空洞ができることはなく、ゲート電極１３Ｚの破損が起こらないようにすることができる。これにより、歩留まりを向上させることができ、コスト削減による低コスト化を実現することができる。
【０１０８】
また、より微細なゲート構造（ゲート微細化）が実現できるため、高周波・高出力特性を向上させることができ、良好な高周波・高出力特性が得られることになる。
特に、微細な下部電極１３ＺＣは、ほぼ垂直に所望の高さに設定することができるため、デバイスの目的に応じて、ゲート電極１３の上部電極１３Ａの底辺から下側の部分（即ち、テーパ部１３Ｂ及び下部電極１３Ｃ）の容量の低容量化及びゲート抵抗の低抵抗化が可能となる。例えばＧａＮ系ＨＥＭＴなどの高周波・高出力デバイスのゲート抵抗低減とゲート微細化を実現することができる。
【０１０９】
なお、上述の実施形態では、上述の第１実施形態の変形例として説明しているが、これに限られるものではなく、例えば、上述の第２実施形態の変形例として構成することもできる。
また、上述の実施形態では、絶縁膜４にはゲート下部開口を形成していないが、これに限られるものではなく、上述の第１実施形態のように、絶縁膜にもゲート下部開口を形成するようにしても良い。
［その他］
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【０１１０】
例えば、上述の各実施形態及び変形例では、ゲート電極は、マッシュルーム型ゲート電極であるが、これに限られるものではなく、例えば図６に示すように、上部電極１４Ａ、テーパ部１４Ｂ、下部電極１４Ｃを含むＴ型ゲート電極１４であっても良い。なお、図６では、上述の第１実施形態［図１（Ｆ）参照］及び第２実施形態［図３（Ｆ）参照］と同一のものには同一の符号を付している。
【０１１１】
また、上述の第１及び第２実施形態では、絶縁膜４にもゲート下部開口１２Ｂを形成するようにしているが、これに限られるものではなく、図７（Ａ），図７（Ｂ）に示すように、絶縁膜４にはゲート下部開口を形成しなくても良い。この場合、図７（Ａ）に示すように、電子線レジスト層５に開口（ゲート下部開口）１２Ａ（１２ＸＡ）を形成した後、図７（Ｂ）に示すように、ゲート電極１３（１３Ｘ）を形成することになる。この結果、ゲート電極１３（１３Ｘ）は、絶縁膜４上に形成されることになる。つまり、絶縁膜４は、ゲート電極１３（１３Ｘ）とソース電極２との間及びゲート電極１３（１３Ｘ）とドレイン電極３との間の半導体領域１の表面上だけでなく、半導体領域１とゲート電極１３（１３Ｘ）との間にも介在することになる。なお、図７（Ａ），図７（Ｂ）では、上述の第１実施形態［図１（Ｅ），（Ｆ）参照］及び第２実施形態［図３（Ｅ），（Ｆ）参照］と同一のものには同一の符号を付している。
【０１１２】
また、上述の第１及び第２実施形態において、図８（Ａ）、図８（Ｂ）に示すように、積層レジスト８の最下層のレジスト層５（電子線レジスト層）の第１領域ＰＴｂ（ＰＴａｂ）の範囲又は第２領域ＰＴｃ（ＰＴ２ｃ）の範囲を変化させるようにしても良い。なお、図８（Ａ），図８（Ｂ）では、上述の第１実施形態［図１（Ｃ）参照］及び第２実施形態［図３（Ｃ）参照］と同一のものには同一の符号を付している。
【０１１３】
つまり、図８（Ａ）、図８（Ｂ）中、実線と点線で示すように、第１領域ＰＴｂ（ＰＴａｂ）の範囲を拡縮することで、図８（Ｃ）中、実線と点線で示すように、最下層のレジスト層５に形成されるゲート下部開口１２Ａ（１２ＸＡ）の高さ（ｈ−１、ｈ−２）を高低自在に調整することができる。これにより、図８（Ｄ）に示すように、ゲート電極１３（１３Ｘ）の下部電極１３Ｃ（１３ＸＣ）の半導体領域１の表面又は絶縁膜４の表面からの高さ、即ち、半導体領域１の表面又は絶縁膜４の表面からテーパ部１３Ｂ（１３ＸＢ）との接続部までの寸法を、高低自在に調整できることになる。なお、図８（Ｃ），図８（Ｄ）では、上述の第１実施形態［図１（Ｄ），（Ｅ）参照］及び第２実施形態［図３（Ｄ），（Ｅ）参照］と同一のものには同一の符号を付している。
【０１１４】
また、図８（Ａ）、図８（Ｂ）に示すように、第２領域ＰＴｃ（ＰＴ２ｃ）の範囲を拡縮することで、図８（Ｄ）に示すように、ゲート電極１３（１３Ｘ）の下部電極１３Ｃ（１３ＸＣ）の高さを変化させることができる。つまり、図８（Ａ）、図８（Ｂ）に示すように、第２領域ＰＴｃ（ＰＴ２ｃ）の範囲に含まれるレジストの量（テーパ形成用レジストの量）を調整することで、図８（Ｄ）に示すように、ゲート電極１３（１３Ｘ）の下部電極１３（１３Ｘ）の高さを変化させることができる。
【０１１５】
また、図８（Ａ）、図８（Ｂ）に示すように、第１領域ＰＴｂ（ＰＴａｂ）の範囲を拡縮することで、図８（Ｃ）中、実線と点線で示すように、最下層のレジスト層５の表面（側壁）に形成される傾斜面１１の傾斜度（θａ−１、θａ−２）を緩急自在に調整することができる。これにより、図８（Ｄ）中、実線と点線で示すように、ゲート電極１３（１３Ｘ）のテーパ部１３Ｂ（１３ＸＢ）の傾斜度を緩急自在に調整できることになる。
【０１１６】
また、図８（Ａ）、図８（Ｂ）に示すように、第２領域ＰＴｃ（ＰＴ２ｃ）の範囲を拡縮することで、図８（Ｄ）中、実線と点線で示すように、ゲート電極１３（１３Ｘ）のテーパ部１３Ｂ（１３ＸＢ）の傾斜度を変化させることができる。つまり、図８（Ａ）、図８（Ｂ）に示すように、第２領域ＰＴｃ（ＰＴ２ｃ）の範囲に含まれるレジストの量（テーパ形成用レジストの量）を調整することによって、図８（Ｄ）中、実線と点線で示すように、ゲート電極１３（１３Ｘ）のテーパ部１３Ｂ（１３ＸＢ）の傾斜度を変化させることができる。
【０１１７】
また、上述の各実施形態では、本発明をＧａＮ系ＨＥＭＴに適用した場合を例に挙げて説明しているが、これに限られるものではなく、例えば本発明はＩｎＰ系ＨＥＭＴ（電界効果トランジスタ）に適用しても良い。この場合、図９に示すように、半導体基板（化合物半導体基板）は例えばＩｎＰ基板６０とし、半導体領域（化合物半導体領域）１は例えばＩｎＧａＡｓ層６１、ＩｎＡｌＡｓ層６２、ＩｎＧａＡｓ層６３を積層させた半導体積層構造とすれば良い。
【０１１８】
以下、上述の各実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
ソース電極及びドレイン電極を有する半導体領域上に絶縁膜を形成し、
前記絶縁膜上に複数のレジスト層を含む積層レジストを形成し、
前記積層レジストの最下層以外のレジスト層に開口を形成し、
前記最下層のレジスト層にリフロー用開口を形成し、
熱処理を施して前記リフロー用開口に露出している前記最下層のレジスト層の一部をリフローさせ、
リフローさせることによって前記最下層のレジスト層の表面に形成された傾斜面に連なるように前記最下層のレジスト層に第１ゲート下部開口を形成し、
前記開口、前記傾斜面及び前記第１ゲート下部開口の形状に応じた形状を持つゲート電極を形成することを特徴とする半導体装置の製造方法。
【０１１９】
（付記２）
前記最下層のレジスト層が、電子線レジスト層であることを特徴とする、付記１記載の半導体装置の製造方法。
（付記３）
前記電子線レジスト層の前記リフロー用開口を形成するための第１領域を、前記第１領域に隣接する第２領域よりも高いドーズ量で電子線露光し、現像によって前記第１領域を選択的に除去して、前記電子線レジスト層に前記リフロー用開口を形成し、
熱処理を施して前記第２領域をリフローさせることを特徴とする、付記２記載の半導体装置の製造方法。
【０１２０】
（付記４）
前記第１領域と前記第２領域とを同時に電子線露光することを特徴とする、付記３記載の半導体装置の製造方法。
（付記５）
前記第１領域は、前記電子線レジスト層の前記第１ゲート下部開口を形成するための第３領域を挟んで両側に位置するように設定されており、
前記第２領域は、前記第１領域及び前記第３領域を挟んで両側に位置するように設定されており、
前記第２領域をリフローさせた後、前記第３領域を電子線露光し、現像によって前記第３領域を除去して、前記第１ゲート下部開口を形成することを特徴とする、付記３又は４に記載の半導体装置の製造方法。
【０１２１】
（付記６）
前記第３領域を挟んで両側に位置する前記第１領域は、互いに異なる大きさに設定されていることを特徴とする、付記５記載の半導体装置の製造方法。
（付記７）
前記第１領域は、前記電子線レジスト層の前記第１ゲート下部開口を形成する第３領域を含むように設定されており、
前記第２領域は、前記第１領域を挟んで両側に位置するように設定されており、
前記第２領域をリフローさせた後、リフローさせることによって埋め込まれた前記第３領域を電子線露光し、現像によって前記第３領域を除去して、前記第１ゲート下部開口を形成することを特徴とする、付記３又は４に記載の半導体装置の製造方法。
【０１２２】
（付記８）
前記第１ゲート下部開口を形成した後、前記第１ゲート下部開口が形成された前記最下層のレジスト層をマスクとして前記絶縁膜に第２ゲート下部開口を形成し、
前記第１ゲート下部開口及び前記第２ゲート下部開口にゲート電極を形成することを特徴とする、付記１〜７のいずれか１項に記載の半導体装置の製造方法。
【０１２３】
（付記９）
前記電子線レジスト層の前記第１領域の範囲又は前記第２領域の範囲を変化させることを特徴とする、付記３〜８のいずれか１項に記載の半導体装置の製造方法。
（付記１０）
前記電子線レジスト層は、ポリメチルメタクリレート（ＰＭＭＡ）系レジスト層であることを特徴とする、付記１〜９のいずれか１項に記載の半導体装置の製造方法。
【０１２４】
（付記１１）
半導体領域と、
前記半導体領域の上方に形成され、上部電極と下部電極とを有するゲート電極と、
前記半導体領域上に形成され、前記ゲート電極を挟んで両側にそれぞれ設けられたソース電極及びドレイン電極と、
前記半導体領域の表面を覆う絶縁膜とを備え、
前記下部電極が、前記半導体領域の表面に対してほぼ垂直に形成され、前記半導体領域の表面に対して水平方向の寸法が一定であり、
前記ゲート電極が、前記上部電極と前記下部電極との間に、前記下部電極から前記上部電極へ向けて、前記半導体領域の表面に対して水平方向の寸法が大きくなる順テーパ形状を有するテーパ部を備えることを特徴とする半導体装置。
【０１２５】
（付記１２）
前記下部電極の前記半導体領域の表面に沿う水平方向の寸法Ｌと前記テーパ部の前記半導体領域の表面に対して垂直方向の寸法Ｈとのアスペクト比が、Ｈ／Ｌ≦２．７５であることを特徴とする、付記１１記載の半導体装置。
（付記１３）
前記テーパ部の前記半導体領域の表面に沿う水平方向に対する傾斜度が７０度以下であることを特徴とする、付記１１又は１２に記載の半導体装置。
【０１２６】
（付記１４）
前記下部電極の前記半導体領域の表面に沿う水平方向の寸法Ｌが１００ｎｍ以下の場合、前記下部電極の前記半導体領域の表面に沿う水平方向の寸法Ｌと前記半導体領域の表面に対して垂直方向の寸法Ｈ２とのアスペクト比が、Ｈ２／Ｌ≧１．０であることを特徴とする、付記１１〜１３のいずれか１項に記載の半導体装置。
【０１２７】
（付記１５）
前記ゲート電極は、Ｔ型ゲート電極又はマッシュルーム型ゲート電極であることを特徴とする、付記１１〜１４のいずれか１項に記載の半導体装置。
（付記１６）
前記ゲート電極の前記下部電極は、ドレイン電極側又はソース電極側にずれた位置に形成されていることを特徴とする、付記１１〜１５のいずれか１項に記載の半導体装置。
【０１２８】
（付記１７）
前記ゲート電極は、前記半導体領域上に形成され、前記下部電極の側面に前記絶縁膜が接していることを特徴とする、付記１１〜１６のいずれか１項に記載の半導体装置。
（付記１８）
前記ゲート電極は、前記絶縁膜上に形成されていることを特徴とする、付記１１〜１７のいずれか１項に記載の半導体装置。
【０１２９】
（付記１９）
前記絶縁膜は、酸化膜、窒化膜、High-k膜のいずれかであることを特徴とする、付記１１〜１８のいずれか１項に記載の半導体装置。
（付記２０）
前記絶縁膜は、ＳｉＯ２，ＳｉＮ，ＨｆＳｉＯ，ＨｆＡｌＯＮ，ＨｆＯ２，Ｙ２Ｏ３のいずれかからなることを特徴とする、付記１１〜１９のいずれか１項に記載の半導体装置。
【符号の説明】
【０１３０】
１ 半導体領域
２ ソース電極
３ ドレイン電極
４ 絶縁膜
５ 電子線レジスト層
６，７ レジスト層
８ 積層レジスト
９ 開口
１０，１０Ａ，１０Ｂ，１０Ｃ リフロー用開口
１１，１１Ａ，１１Ｂ，１１Ｃ 傾斜面
１２，１２Ｘ，１２Ｙ，１２Ｚ ゲート下部開口
１２Ａ，１２ＸＡ 開口（第１ゲート下部開口）
１２Ｂ 開口（第２ゲート下部開口）
１３，１３Ｘ，１３Ｙ，１３Ｚ ゲート電極（マッシュルーム型ゲート電極）
１３Ａ，１３ＸＡ，１３ＹＡ，１３ＺＡ 上部電極（ゲート上部）
１３Ｂ，１３ＸＢ，１３ＹＢ，１３ＺＢ テーパ部
１３Ｃ，１３ＸＣ，１３ＹＣ，１３ＺＣ 下部電極（ゲート下部；ゲート微細部；基部）
１４ ゲート電極（Ｔ型ゲート電極）
１４Ａ 上部電極
１４Ｂ テーパ部
１４Ｃ 下部電極
５０ ＳｉＣ基板
５１ ＧａＮ層
５２ ＡｌＧａＮ層
５３ ＧａＮ層
５４ ＧａＮ層
５５ ＡｌＧａＮ層
６０ ＩｎＰ基板
６１ ＩｎＧａＡｓ層
６２ ＩｎＡｌＡｓ層
６３ ＩｎＧａＡｓ層
ＰＴｂ，ＰＴａｂ，ＰＴ３ｂ，ＰＴ４ｂ 第１領域
ＰＴｃ，ＰＴ２ｃ，ＰＴ３ｃ，ＰＴ４ｃ 第２領域
ＰＴａ，ＰＴ２ａ，ＰＴ３ａ，ＰＴ４ａ 第３領域
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
例えばＧａＮ系ＨＥＭＴ（High Electron Mobility Transistor；高電子移動度トランジスタ）などの高周波・高出力デバイスでは、より高周波・高出力のデバイスを実現するためにゲート電極の微細化が進められている。また、ゲート電極の破損などの原因で起こる歩留まりの低下によるコストの増加を防ぐため、さまざまな研究開発が進められている。
【０００３】
このようなデバイスに用いられるＴ型ゲート電極又はマッシュルーム型ゲート電極は、上部電極（ゲート上部）をより大きくし、下部電極（ゲート下部）をより微細化することで、特性を向上させることができる。
しかし、下部電極の微細化によって上部電極と下部電極との間の寸法差が増加すると、ゲート電極を形成する際に良好な金属の積層が妨げられ、ゲート電極の破損の原因となる。
【０００４】
そこで、歩留まりを向上させるために、ゲート電極の上部電極と下部電極との間をテーパ形状にした構造が用いられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３５９１７６２号公報
【特許文献２】特開２０００−２４３７５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、現在、テーパ形状を持つＴ型ゲート電極等において形成可能な下部電極の寸法をさらに小さくし、さらなる微細化を図ることが必要になってきている。
しかしながら、テーパ形状を持つＴ型ゲート電極等において、下部電極のさらなる微細化を図ろうとすると、ゲート電極の破損や下部電極の形成不能が起こる。このため、テーパ形状を持つＴ型ゲート電極等において、必要とされる微細ゲートを作製することができない。
【０００７】
つまり、下部電極の微細化に伴って上部電極とのつなぎ目部分も微細化され、テーパ形状が急峻になる。この場合、ゲート電極を形成するための金属蒸着工程において、テーパ形状を形成するためのレジスト側壁の傾斜度が急峻となる。このため、良好な金属の積層が妨げられ、ゲート電極の内部に空洞ができるなどの不具合が起こり、ゲート電極の断切によるゲート電極の破損を引き起こす。また、ゲート電極の破損が原因で起こる歩留まりの低下によるコストの増加を防ぐことができない。
【０００８】
また、テーパ形状を形成するために、ゲート下部形成用レジストにゲート下部開口を形成した後、レジスト側壁を熱処理によって変形させることによってレジスト側壁に傾斜面を形成するようにしている。しかしながら、下部電極の微細化に伴って、上述のようなゲート電極の破損が起こらないように、テーパ形状を緩やかにするために、レジスト側壁の傾斜度を緩やかにしようとすると、リフローさせたレジストがゲート下部開口を埋め込んでしまう。このため、良好で微細なゲート下部開口が得られず、下部電極は形成不能となり、ゲート微細化ができない。
【０００９】
そこで、ゲート電極のテーパ形状の傾斜度を緩やかにすることができるようにして、ゲート電極の破損が起こらないようにしながら、確実にさらなる微細化を実現した下部電極を形成できるようにしたい。
【課題を解決するための手段】
【００１０】
このため、本半導体装置の製造方法は、ソース電極及びドレイン電極を有する半導体領域上に絶縁膜を形成し、絶縁膜上に複数のレジスト層を含む積層レジストを形成し、積層レジストの最下層以外のレジスト層に開口を形成し、最下層のレジスト層にリフロー用開口を形成し、熱処理を施してリフロー用開口に露出している最下層のレジスト層の一部をリフローさせ、リフローさせることによって最下層のレジスト層の表面に形成された傾斜面に連なるように最下層のレジスト層に第１ゲート下部開口を形成し、開口、傾斜面及び第１ゲート下部開口の形状に応じた形状を持つゲート電極を形成することを要件とする。
【００１１】
本半導体装置は、半導体領域と、半導体領域の上方に形成され、上部電極と下部電極とを有するゲート電極と、半導体領域上に形成され、ゲート電極を挟んで両側にそれぞれ設けられたソース電極及びドレイン電極と、半導体領域の表面を覆う絶縁膜とを備え、下部電極が、半導体領域の表面に対してほぼ垂直に形成され、半導体領域の表面に対して水平方向の寸法が一定であり、ゲート電極が、上部電極と下部電極との間に、下部電極から上部電極へ向けて、半導体領域の表面に対して水平方向の寸法が大きくなる順テーパ形状を有するテーパ部を備えることを要件とする。
【発明の効果】
【００１２】
したがって、本半導体装置及びその製造方法によれば、ゲート電極のテーパ形状の傾斜度を緩やかにすることができるようにして、ゲート電極の破損が起こらないようにしながら、確実にさらなる微細化を実現した下部電極を形成できるという利点がある。
【図面の簡単な説明】
【００１３】
【図１】（Ａ）〜（Ｆ）は、第１実施形態にかかる半導体装置の製造方法及び半導体装置の構成を示す模式的断面図である。
【図２】（Ａ），（Ｂ）は、第１実施形態にかかる半導体装置を構成する半導体領域の構成例を示す模式的断面図である。
【図３】（Ａ）〜（Ｆ）は、第２実施形態にかかる半導体装置の製造方法及び半導体装置の構成を示す模式的断面図である。
【図４】（Ａ）〜（Ｆ）は、第３実施形態にかかる半導体装置の製造方法及び半導体装置の構成を示す模式的断面図である。
【図５】（Ａ）〜（Ｆ）は、第４実施形態にかかる半導体装置の製造方法及び半導体装置の構成を示す模式的断面図である。
【図６】各実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。
【図７】（Ａ），（Ｂ）は、各実施形態の他の変形例にかかる半導体装置の製造方法及び半導体装置の構成を示す模式的断面図である。
【図８】（Ａ）〜（Ｄ）は、各実施形態の他の変形例にかかる半導体装置の製造方法及び半導体装置の構成を示す模式的断面図である。
【図９】各実施形態の他の変形例にかかる半導体装置を構成する半導体領域の構成例を示す模式的断面図である。
【発明を実施するための形態】
【００１４】
以下、図面により、本実施形態にかかる半導体装置及びその製造方法について説明する。
［第１実施形態］
第１実施形態にかかる半導体装置及びその製造方法について、図１（Ａ）〜図１（Ｆ），図２（Ａ），図２（Ｂ）を参照しながら説明する。
【００１５】
本実施形態にかかる半導体装置は、例えばＧａＮ系ＨＥＭＴ（電界効果トランジスタ）などの高周波・高出力デバイスである。
まず、本実施形態にかかる半導体装置の製造方法（主にゲート電極の製造方法）について、図１（Ａ）〜図１（Ｆ）を参照しながら説明する。
まず、図１（Ａ）に示すように、半導体基板上に形成された半導体領域１上に、オーミック電極としてのソース電極２及びドレイン電極３を形成する。つまり、半導体基板上に形成された半導体領域１上にソース電極２及びドレイン電極３が形成されたものを用意する。
【００１６】
ここで、図２（Ａ），図２（Ｂ）に示すように、半導体基板（化合物半導体基板）は、例えばＳｉＣ基板である。また、半導体領域（化合物半導体領域）１は、例えばＳｉＣ基板５０上にＧａＮ層５１、ＡｌＧａＮ層５２、ＧａＮ層５３を積層させた半導体積層構造やＳｉＣ基板５０上にＧａＮ層５４、ＡｌＧａＮ層５５を積層させた半導体積層構造などである。但し、これらに限られるものではない。
【００１７】
次に、図１（Ａ）に示すように、ソース電極２及びドレイン電極３を有する半導体領域１の表面上に、絶縁膜（窒化珪素膜）４を例えばＣＶＤ（Chemical Vapor Deposition）法によって堆積させて形成する。
次に、図１（Ａ）に示すように、絶縁膜４上に、複数のレジスト層５，６，７を積層させて、複数のレジスト層５，６，７を含む積層レジスト（多層レジスト）８を形成する。ここでは、積層レジスト８は、少なくとも最下層のレジスト層５として電子線レジスト層を含むものとする。電子線レジスト層５としては、例えばポリメチルメタクリレート（ＰＭＭＡ）系レジスト層を使用すれば良い。
【００１８】
次に、図１（Ａ）に示すように、積層レジスト８の最下層以外のレジスト層６，７に開口９を形成する。これにより、最下層の電子線レジスト層５の上部にマッシュルーム型ゲート電極１３のオーバゲート部（上部電極；ゲート上部）１３Ａ［図１（Ｆ）参照］を形成するための上部庇構造が形成される。
次に、図１（Ｂ），図１（Ｃ）に示すように、最下層の電子線レジスト層５（ゲート下部形成用レジスト層）にリフロー用開口１０を形成する。
【００１９】
ここでは、図１（Ｂ），図１（Ｃ）に示すように、電子線レジスト層５の第１領域ＰＴｂ、即ち、リフロー用開口１０を形成するための第１領域ＰＴｂを、第１領域ＰＴｂに隣接する第２領域ＰＴｃよりも高いドーズ量で電子線露光する。そして、現像によって第１領域ＰＴｂを選択的に除去して、電子線レジスト層５にリフロー用開口１０を形成する。特に、本実施形態では、図１（Ｂ）に示すように、第１領域ＰＴｂと第２領域ＰＴｃとを、異なるドーズ量で同時に電子線露光する。このため、工程数を減らすことができる。なお、第１領域ＰＴｂをリフロー用領域ともいう。また、第２領域ＰＴｃをテーパ形成用レジスト領域ともいう。
【００２０】
ここで、図１（Ｂ）に示すように、第１領域ＰＴｂは、電子線レジスト層５の第３領域ＰＴａ、即ち、開口１２Ａ（ゲート下部開口１２）を形成するための第３領域ＰＴａを挟んで両側に位置するように設定されている。また、第２領域ＰＴｃは、第１領域ＰＴｂ及び第３領域ＰＴａを挟んで両側に位置するように設定されている。
なお、トランジスタ作製用マスクレイアウトのゲート部分において、ゲート微細部用パターン、リフロー用領域パターン、テーパ形成用領域パターンを、例えばＣＡＤ（Computer Aided Design）によってレイアウトしたデータを用意すれば良い。このうち、ゲート微細部用パターンは下部電極用パターン又はパターンＡともいう。また、パターンＡに隣接するリフロー用領域パターンはパターンＢともいう。さらに、パターンＢに隣接するテーパ形成用領域パターンはパターンＣともいう。
【００２１】
具体的には、第３領域ＰＴａを除いて、第２領域ＰＴｃを低ドーズ量（例えば１２０μＣ／ｃｍ２程度）で、さらにその内側に隣接する第１領域ＰＴｂを高ドーズ量（例えば６００μＣ／ｃｍ２程度）で同時に電子線露光する。なお、第２領域ＰＴｃの電子線露光には上記パターンＣのデータを用い、第１領域ＰＴｂの電子線露光には上記パターンＢのデータを用いる。
【００２２】
そして、図１（Ｃ）に示すように、現像によって、高ドーズ量で電子線露光した第１領域ＰＴｂを選択的に除去して、リフロー用開口１０を形成する。この場合、電子線レジスト層５の第１領域ＰＴｂのみが除去されて開口され、第２領域ＰＴｃは電子線露光された状態で除去されずに残され、第３領域ＰＴａは、電子線露光されていない状態で残される。
【００２３】
なお、第１領域ＰＴｂを高ドーズ量で電子線露光しているのは、第１領域ＰＴｂを選択的に除去するためである。また、第２領域ＰＴｃを低ドーズ量で電子線露光しているのは、リフローさせる領域を規定するためである。つまり、第２領域ＰＴｃを低ドーズ量で電子線露光することによって、リフローさせる領域とリフローさせない領域とを切り分けるようにしている。
【００２４】
ここで、現像液は、第１領域ＰＴｂを選択的に除去するために、溶解性の低い性質の現像液とし、例えばメチルイソブチルケトン（ＭＩＢＫ）・イソプロパノール（ＩＰＡ）混合液（ＭＩＢＫ ＩＰＡ）を使用すれば良い。
次に、図１（Ｄ）に示すように、熱処理を施して電子線レジスト層５の一部、即ち、第２領域ＰＴｃ（リフロー用開口１０に露出している電子線レジスト層５の側壁）をリフローさせる。これにより、電子線レジスト層５の表面（側壁）に、ゲート電極１３のテーパ部１３Ｂ［図１（Ｆ）参照］を形成するための傾斜面１１が形成される。
【００２５】
そして、図１（Ｅ）に示すように、リフローさせることによって電子線レジスト層５の表面に形成された傾斜面１１に連なるように電子線レジスト層５に開口１２Ａを形成する。
ここでは、第２領域ＰＴｃをリフローさせた後、ゲート電極１３の下部電極（ゲート下部；ゲート微細部；基部）１３Ｃを形成するための第３領域ＰＴａを電子線露光し、現像によって第３領域ＰＴａを除去して、電子線レジスト層５に開口１２Ａを形成する。なお、ゲート電極１３の下部電極１３Ｃを、微細ゲート部分あるいはゲート微細部とも言う。
【００２６】
具体的には、第３領域ＰＴａを、高ドーズ量（例えば６００μＣ／ｃｍ２程度）で電子線露光し、現像によって除去して、電子線レジスト層５に開口１２Ａを形成する。なお、第３領域ＰＴａの電子線露光には上記パターンＡのデータを用いる。
このようにして電子線レジスト層５に開口１２Ａを形成した後、図１（Ｅ）に示すように、開口１２Ａが形成された電子線レジスト層５をマスクとして絶縁膜４をエッチング（例えばドライエッチング）して、絶縁膜４に開口１２Ｂを形成する。これにより、電子線レジスト層５に形成された開口１２Ａ、及び、絶縁膜４に形成された開口１２Ｂによって、ゲート電極１３の下部電極１３Ｃを形成するためのゲート下部開口（ゲート微細部開口）１２が形成される。このため、電子線レジスト層５に形成された開口１２Ａ、絶縁膜４に形成された開口１２Ｂを、それぞれ、第１ゲート下部開口、第２ゲート下部開口ともいう。
【００２７】
このようにして、リフローさせた電子線レジスト層５（第２領域ＰＴｃ）の膜厚によってゲート下部開口１２の底面（ここでは半導体領域１の表面）から所望の高さまでほぼ垂直な開口を形成可能である。
その後、図１（Ｆ）に示すように、積層レジスト８に形成された開口９、傾斜面１１及びゲート下部開口１２の形状に応じた形状を持つゲート電極１３を形成する。
【００２８】
ここでは、上述の工程で形成された開口９、傾斜面１１及びゲート下部開口１２を含む積層レジスト領域に金属を蒸着した後、積層レジスト８を取り除く。これにより、レジスト形状に応じて金属が蒸着され、マッシュルーム型ゲート電極１３が形成される。
上述のように、本実施形態では、熱処理を施してリフロー用開口１０に露出している電子線レジスト層５の一部（第２領域ＰＴｃ）をリフローさせた後、電子線レジスト層５にゲート下部開口１２を形成するようにしている。
【００２９】
これにより、ゲート電極１３のテーパ部１３Ｂの傾斜度を従来のものと比較して緩やかにすることができる。また、ゲート下部開口１２がリフローさせた電子線レジスト層５によって埋め込まれることなく、電子線レジスト層５に所望のほぼ垂直で微細なゲート下部開口１２を確実に形成できる。
このようにして、本実施形態にかかる半導体装置が作製される。
【００３０】
このようにして作製された半導体装置は、以下のように構成される。
つまり、本半導体装置は、図１（Ｆ）に示すように、半導体領域１と、ゲート電極１３と、ソース電極２及びドレイン電極３と、半導体領域１の表面を覆う絶縁膜４とを備える。
そして、ゲート電極１３は、半導体領域１の上方に形成され、上部電極（ゲート上部）１３Ａと、下部電極（ゲート下部；ゲート微細部；第１の基部）１３Ｃと、上部電極１３Ａと下部電極１３Ｃとの間に設けられたテーパ部（第２の基部）１３Ｂとを有する。ここでは、ゲート電極１３は、マッシュルーム型ゲート電極である。
【００３１】
また、ソース電極２及びドレイン電極３は、半導体領域１上に形成され、ゲート電極１３を挟んで両側にそれぞれ設けられている。
本実施形態では、ゲート電極１３の下部電極１３Ｃは、半導体領域１の表面に対してほぼ垂直に形成され、半導体領域１の表面に対して水平方向の寸法が一定である。
また、ゲート電極１３のテーパ部１３Ｂは、下部電極１３Ｃから上部電極１３Ａへ向けて、半導体領域１の表面に対して水平方向の寸法が緩やかに大きくなる順テーパ形状を有する。
【００３２】
また、ゲート電極１３の上部電極１３Ａは、テーパ部１３Ｂのテーパ端から立ち上がり、テーパ部１３Ｂの上部に広がるように形成されている。
そして、ゲート電極１３は、半導体領域１上に形成され、下部電極１３Ｃの側面に絶縁膜４が接している。つまり、ゲート電極１３の下部電極１３Ｃは、絶縁膜４の表面位置を超えて上方までほぼ垂直に立ち上がるように形成されている。
【００３３】
絶縁膜４は、ソース電極２とドレイン電極３との間、即ち、ゲート電極１３とソース電極２との間及びゲート電極１３とドレイン電極３との間に露出している半導体領域１の表面を覆うように設けられている。また、絶縁膜４は、ソース電極２及びドレイン電極３の側面及び上面を覆うように設けられている。
ここで、絶縁膜４は、酸化膜、窒化膜、High-k膜（高誘電率膜）のいずれかであれば良い。具体的には、絶縁膜４は、ＳｉＯ２，ＳｉＮ，ＨｆＳｉＯ，ＨｆＡｌＯＮ，ＨｆＯ２，Ｙ２Ｏ３のいずれかからなるものであれば良い。
【００３４】
特に、下部電極１３Ｃの半導体領域１の表面に沿う水平方向（半導体領域１の表面に平行な方向）の寸法Ｌとテーパ部１３Ｂの半導体領域１の表面に対して垂直方向の寸法（テーパ部１３Ｂの高さ）Ｈとのアスペクト比が、Ｈ／Ｌ≦２．７５となる（第１条件）。つまり、テーパ部１３Ｂの半導体領域１の表面に沿う水平方向に対する傾斜度が７０度以下となる。
【００３５】
また、下部電極１３Ｃの半導体領域１の表面に沿う水平方向の寸法Ｌが１００ｎｍ以下の場合、下部電極１３Ｃの半導体領域１の表面に沿う水平方向の寸法Ｌと半導体領域１の表面に対して垂直方向（高さ方向）の寸法Ｈ２とのアスペクト比が、Ｈ２／Ｌ≧１．０となる（第２条件）。
なお、上記第１条件のみを満たす場合もあるし、上記第２条件のみを満たす場合もあるし、上記第１条件及び上記第２条件の両方を満たす場合もある。
【００３６】
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ゲート電極１３のテーパ部１３Ｂの傾斜度を緩やかにすることができるようにして、ゲート電極１３の破損が起こらないようにしながら、確実にさらなる微細化を実現した下部電極１３Ｃを形成できるという利点がある。
つまり、微細な下部電極１３Ｃから上部電極１３Ａへ向けて、より緩やかなテーパ形状を持つテーパ部１３Ｂを有するゲート構造を形成できる。このため、下部電極１３Ｃと上部電極１３Ａとのつなぎ目部分に空洞ができることはなく、ゲート電極１３の破損が起こらないようにすることができる。これにより、歩留まりを向上させることができ、コスト削減による低コスト化を実現することができる。
【００３７】
また、より微細なゲート構造（ゲート微細化）が実現できるため、高周波・高出力特性を向上させることができ、良好な高周波・高出力特性が得られることになる。
特に、微細な下部電極１３Ｃは、ほぼ垂直に所望の高さに設定することができるため、デバイスの目的に応じて、ゲート電極１３の上部電極１３Ａの底辺から下側の部分（即ち、テーパ部１３Ｂ及び下部電極１３Ｃ）の容量の低容量化及びゲート抵抗の低抵抗化が可能となる。例えばＧａＮ系ＨＥＭＴなどの高周波・高出力デバイスのゲート抵抗低減とゲート微細化を実現することができる。
［第２実施形態］
第２実施形態にかかる半導体装置及びその製造方法について、図３（Ａ）〜図３（Ｆ）を参照しながら説明する。
【００３８】
本実施形態にかかる半導体装置の製造方法は、上述の第１実施形態［図１（Ａ）〜図１（Ｆ）参照］のものに対し、ゲート電極を形成するための積層レジストの最下層のレジスト層を露光し、現像する工程が異なる。
つまり、本半導体装置の製造方法は、図３（Ａ）〜図３（Ｆ）に示すように、以下のような各工程を含む。なお、図３（Ａ）〜図３（Ｆ）では、上述の第１実施形態（例えば図１参照）と同一のものには同一の符号を付している。
【００３９】
まず、図３（Ａ）に示すように、積層レジスト８の最下層以外のレジスト層６，７に開口９を形成するまでの工程は、上述の第１実施形態の場合［図１（Ａ）参照］と同様である。
次に、図３（Ｂ），図３（Ｃ）に示すように、最下層の電子線レジスト層５（ゲート下部形成用レジスト層）にリフロー用開口１０Ａを形成する。
【００４０】
本実施形態では、電子線レジスト層５の第１領域ＰＴａｂは、電子線レジスト層５の第３領域ＰＴ２ａ［図３（Ｄ）参照］を含むように設定されている。つまり、リフロー用開口１０Ａを形成するための第１領域ＰＴａｂは、開口１２ＸＡ（ゲート下部開口１２Ｘ）を形成するための第３領域ＰＴ２ａを含むように設定されている。また、第２領域ＰＴ２ｃは、第１領域ＰＴａｂを挟んで両側に位置するように設定されている。
【００４１】
なお、トランジスタ作製用マスクレイアウトのゲート部分において、ゲート微細部用パターン、リフロー用領域パターン、テーパ形成用領域パターンを、例えばＣＡＤ（Computer Aided Design）によってレイアウトしたデータを用意すれば良い。このうち、ゲート微細部用パターンは下部電極用パターン又はパターンＡともいう。また、パターンＡに隣接するリフロー用領域パターンはパターンＢともいう。さらに、パターンＢに隣接するテーパ形成用領域パターンはパターンＣともいう。
【００４２】
ここでは、図３（Ｂ），図３（Ｃ）に示すように、電子線レジスト層５の第１領域ＰＴａｂを、第１領域ＰＴａｂに隣接する第２領域ＰＴ２ｃよりも高いドーズ量で電子線露光する。そして、現像によって第１領域ＰＴａｂ（第３領域ＰＴ２ａを含む）を選択的に除去して、電子線レジスト層５にリフロー用開口１０Ａを形成する。特に、本実施形態では、第１領域ＰＴａｂと第２領域ＰＴ２ｃとを、異なるドーズ量で同時に電子線露光する。このため、工程数を減らすことができる。なお、第１領域ＰＴａｂをリフロー用領域ともいう。また、第２領域ＰＴ２ｃをテーパ形成用レジスト領域ともいう。
【００４３】
具体的には、図３（Ｂ）に示すように、第２領域ＰＴ２ｃを低ドーズ量（例えば１２０μＣ／ｃｍ２程度）で、さらにその内側に隣接する第１領域ＰＴａｂ（第３領域ＰＴ２ａを含む）を高ドーズ量（例えば６００μＣ／ｃｍ２程度）で同時に電子線露光する。なお、第２領域ＰＴ２ｃの電子線露光には上記パターンＣを用い、第１領域ＰＴａｂ（第３領域ＰＴ２ａを含む）の電子線露光には上記パターンＡと上記パターンＢとを併せたデータを用いる。
【００４４】
そして、図３（Ｃ）に示すように、現像によって、高ドーズ量で電子線露光した第１領域ＰＴａｂ（第３領域ＰＴ２ａを含む）を選択的に除去して、リフロー用開口１０Ａを形成する。この場合、電子線レジスト層５の第１領域ＰＴａｂ（第３領域ＰＴ２ａを含む）のみが除去されて開口され、第２領域ＰＴ２ｃは電子線露光された状態で除去されずに残される。
【００４５】
なお、第１領域ＰＴａｂを高ドーズ量で電子線露光しているのは、第１領域ＰＴａｂを選択的に除去するためである。また、第２領域ＰＴｃを低ドーズ量で電子線露光しているのは、リフローさせる領域を規定するためである。つまり、第２領域ＰＴｃを低ドーズ量で電子線露光することによって、リフローさせる領域とリフローさせない領域とを切り分けるようにしている。
【００４６】
ここで、現像液は、第１領域ＰＴａｂを選択的に除去するために、溶解性の低い性質の現像液とし、例えばメチルイソブチルケトン（ＭＩＢＫ）・イソプロパノール（ＩＰＡ）混合液（ＭＩＢＫ ＩＰＡ）を使用すれば良い。
次に、図３（Ｄ）に示すように、熱処理を施して電子線レジスト層５の一部、即ち、第２領域ＰＴ２ｃ（リフロー用開口１０Ａに露出している電子線レジスト層５の側壁）をリフローさせる。これにより、電子線レジスト層５の表面（側壁）に、ゲート電極１３Ｘのテーパ部１３ＸＢ［図３（Ｆ）参照］を形成するための傾斜面１１Ａが形成される。
【００４７】
そして、図３（Ｄ），図３（Ｅ）に示すように、リフローさせることによって電子線レジスト層５の表面に形成された傾斜面１１に連なるように電子線レジスト層５に開口１２ＸＡを形成する。
ここでは、第２領域ＰＴ２ｃをリフローさせた後、図３（Ｄ）に示すように、リフローさせることによって埋め込まれた第３領域ＰＴ２ａ、即ち、ゲート電極１３Ｘの下部電極（ゲート下部；ゲート微細部；基部）１３ＸＣを形成するための第３領域ＰＴ２ａを電子線露光する。
【００４８】
そして、図３（Ｅ）に示すように、現像によって、第３領域ＰＴ２ａを除去して、電子線レジスト層５に開口１２ＸＡを形成する。なお、ゲート電極１３Ｘの下部電極１３ＸＣを、微細ゲート部分あるいはゲート微細部とも言う。
具体的には、第３領域ＰＴ２ａを、高ドーズ量（例えば６００μＣ／ｃｍ２程度）で電子線露光し、現像によって除去して、電子線レジスト層５に開口１２ＸＡを形成する。なお、第３領域ＰＴ２ａの電子線露光には上記パターンＡのデータを用いる。
【００４９】
その後、上述の第１実施形態の場合［図１（Ｅ）参照］と同様に、図３（Ｅ）に示すように、絶縁膜４に開口１２Ｂを形成する。これにより、電子線レジスト層５に形成された開口１２ＸＡ、及び、絶縁膜４に形成された開口１２Ｂによって、ゲート電極１３Ｘの下部電極１３ＸＣを形成するためのゲート下部開口（ゲート微細部開口）１２Ｘが形成される。このため、電子線レジスト層５に形成された開口１２ＸＡ、絶縁膜４に形成された開口１２Ｂを、それぞれ、第１ゲート下部開口、第２ゲート下部開口ともいう。
【００５０】
このようにして、リフローさせた電子線レジスト層５（第２領域ＰＴ２ｃ）の膜厚によってゲート下部開口１２Ｘの底面（ここでは半導体領域１の表面）から所望の高さまでほぼ垂直な開口を形成可能である。
そして、上述の第１実施形態の場合［図１（Ｆ）参照］と同様に、図３（Ｆ）に示すように、積層レジスト８に形成された開口９、傾斜面１１Ａ及びゲート下部開口１２Ｘの形状に応じた形状を持つゲート電極１３Ｘを形成する。
【００５１】
つまり、上述の工程で形成された開口９、傾斜面１１Ａ及びゲート下部開口１２Ｘを含む積層レジスト領域に金属を蒸着した後、積層レジスト８を取り除く。これにより、レジスト形状に応じて金属が蒸着され、マッシュルーム型ゲート電極１３Ｘが形成される。
上述のように、本実施形態では、熱処理を施してリフロー用開口１０Ａに露出している電子線レジスト層５の一部（第２領域ＰＴ２ｃ）をリフローさせた後、電子線レジスト層５にゲート下部開口１２Ｘを形成するようにしている。
【００５２】
これにより、ゲート電極１３Ｘのテーパ部１３ＸＢの傾斜度を従来のものと比較して緩やかにすることができる。また、ゲート下部開口１２Ｘがリフローさせた電子線レジスト層５によって埋め込まれることなく、電子線レジスト層５に所望のほぼ垂直で微細なゲート下部開口１２Ｘを確実に形成できる。
このようにして、本実施形態にかかる半導体装置が作製される。
【００５３】
なお、その他の製造方法の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
このようにして作製された半導体装置は、上述の第１実施形態の場合［図１（Ｆ）参照］と同様に、以下のように構成される。
つまり、本半導体装置は、図３（Ｆ）に示すように、半導体領域１と、ゲート電極１３Ｘと、ソース電極２及びドレイン電極３と、半導体領域１の表面を覆う絶縁膜４とを備える。
【００５４】
そして、ゲート電極１３Ｘは、半導体領域１の上方に形成され、上部電極（ゲート上部）１３ＸＡと、下部電極（ゲート下部；ゲート微細部；第１の基部）１３ＸＣと、上部電極１３ＸＡと下部電極１３ＸＣとの間に設けられたテーパ部（第２の基部）１３ＸＢとを有する。ここでは、ゲート電極１３Ｘは、マッシュルーム型ゲート電極である。
また、ソース電極２及びドレイン電極３は、半導体領域１上に形成され、ゲート電極１３Ｘを挟んで両側にそれぞれ設けられている。
【００５５】
本実施形態では、ゲート電極１３Ｘの下部電極１３ＸＣは、半導体領域１の表面に対してほぼ垂直に形成され、半導体領域１の表面に対して水平方向の寸法が一定である。
また、ゲート電極１３Ｘのテーパ部１３ＸＢは、下部電極１３ＸＣから上部電極１３ＸＡへ向けて、半導体領域１の表面に対して水平方向の寸法が緩やかに大きくなる順テーパ形状を有する。
【００５６】
また、ゲート電極１３Ｘの上部電極１３ＸＡは、テーパ部１３ＸＢのテーパ端から立ち上がり、テーパ部１３ＸＢの上部に広がるように形成されている。
そして、ゲート電極１３Ｘは、半導体領域１上に形成され、下部電極１３ＸＣの側面に絶縁膜４が接している。つまり、ゲート電極１３Ｘの下部電極１３ＸＣは、絶縁膜４の表面位置を超えて上方までほぼ垂直に立ち上がるように形成されている。
【００５７】
絶縁膜４は、ソース電極２とドレイン電極３との間、即ち、ゲート電極１３Ｘとソース電極２との間及びゲート電極１３Ｘとドレイン電極３との間に露出している半導体領域１の表面を覆うように設けられている。また、絶縁膜４は、ソース電極２及びドレイン電極３の側面及び上面を覆うように設けられている。
特に、下部電極１３ＸＣの半導体領域１の表面に沿う水平方向（半導体領域１の表面に平行な方向）の寸法Ｌとテーパ部１３ＸＢの半導体領域１の表面に対して垂直方向の寸法（テーパ部１３ＸＢの高さ）Ｈとのアスペクト比が、Ｈ／Ｌ≦２．７５となる（第１条件）。つまり、テーパ部１３ＸＢの半導体領域１の表面に沿う水平方向に対する傾斜度が７０度以下となる。
【００５８】
また、下部電極１３ＸＣの半導体領域１の表面に沿う水平方向の寸法Ｌが１００ｎｍ以下の場合、下部電極１３ＸＣの半導体領域１の表面に沿う水平方向の寸法Ｌと半導体領域１の表面に対して垂直方向（高さ方向）の寸法Ｈ２とのアスペクト比が、Ｈ２／Ｌ≧１．０となる（第２条件）。
なお、上記第１条件のみを満たす場合もあるし、上記第２条件のみを満たす場合もあるし、上記第１条件及び上記第２条件の両方を満たす場合もある。
【００５９】
なお、その他の構成の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ゲート電極１３Ｘのテーパ部１３ＸＢの傾斜度を緩やかにすることができるようにして、ゲート電極１３Ｘの破損が起こらないようにしながら、確実にさらなる微細化を実現した下部電極１３ＸＣを形成できるという利点がある。
【００６０】
つまり、微細な下部電極１３ＸＣから上部電極１３ＸＡへ向けて、より緩やかなテーパ形状を持つテーパ部１３ＸＢを有するゲート構造を形成できる。このため、下部電極１３ＸＣと上部電極１３ＸＡとのつなぎ目部分に空洞ができることはなく、ゲート電極１３Ｘの破損が起こらないようにすることができる。これにより、歩留まりを向上させることができ、コスト削減による低コスト化を実現することができる。
【００６１】
また、より微細なゲート構造（ゲート微細化）が実現できるため、高周波・高出力特性を向上させることができ、良好な高周波・高出力特性が得られることになる。
特に、微細な下部電極１３ＸＣは、ほぼ垂直に所望の高さに設定することができるため、デバイスの目的に応じて、ゲート電極１３の上部電極１３Ａの底辺から下側の部分（即ち、テーパ部１３Ｂ及び下部電極１３Ｃ）の容量の低容量化及びゲート抵抗の低抵抗化が可能となる。例えばＧａＮ系ＨＥＭＴなどの高周波・高出力デバイスのゲート抵抗低減とゲート微細化を実現することができる。
［第３実施形態］
第３実施形態にかかる半導体装置及びその製造方法について、図４（Ａ）〜図４（Ｆ）を参照しながら説明する。
【００６２】
本実施形態では、上述の第１実施形態［図１（Ａ）〜図１（Ｆ）参照］のものに対し、図４（Ｆ）に示すように、ゲート電極１３Ｙの下部電極１３ＹＣがソース電極２側にずれた位置に形成される点、及び、ゲート電極１３Ｙが絶縁膜４上に形成される点が異なる。なお、図４（Ａ）〜図４（Ｆ）では、上述の第１実施形態［図１（Ａ）〜図１（Ｆ）参照］と同一のものには同一の符号を付している。
【００６３】
つまり、本半導体装置の製造方法は、図４（Ａ）〜図４（Ｆ）に示すように、以下のような各工程を含む。
まず、図４（Ａ）に示すように、積層レジスト８の最下層以外のレジスト層６，７に開口９を形成するまでの工程は、上述の第１実施形態の場合［図１（Ａ）参照］と同様である。
【００６４】
次に、図４（Ｂ），図４（Ｃ）に示すように、最下層の電子線レジスト層５（ゲート下部形成用レジスト層）にリフロー用開口１０Ｂを形成する。
本実施形態では、電子線レジスト層５の第１領域ＰＴ３ｂは、電子線レジスト層５の第３領域ＰＴ３ａを挟んで両側に位置するように設定されている。つまり、リフロー用開口１０Ｂを形成するための第１領域ＰＴ３ｂは、開口（ゲート下部開口）１２Ｙを形成するための第３領域ＰＴ３ａを挟んで両側に位置するように設定されている。
【００６５】
特に、本実施形態では、両側の第１領域ＰＴ３ｂは、互いに異なる大きさに設定されている。具体的には、ソース電極２側の第１領域ＰＴ３ｂの範囲よりも、ドレイン電極３側の第１領域ＰＴ３ｂの範囲の方が大きくなるように、各第１領域ＰＴ３ｂの範囲の大きさが設定されている。
また、第２領域ＰＴ３ｃは、第１領域ＰＴ３ｂ及び第３領域ＰＴ３ａを挟んで両側に位置するように設定されている。
【００６６】
ここでは、図４（Ｂ），図４（Ｃ）に示すように、電子線レジスト層５の第１領域ＰＴ３ｂを、第１領域ＰＴ３ｂに隣接する第２領域ＰＴ３ｃよりも高いドーズ量で電子線露光する。そして、現像によって第１領域ＰＴ３ｂを選択的に除去して、電子線レジスト層５にリフロー用開口１０Ｂを形成する。特に、本実施形態では、第１領域ＰＴ３ｂと第２領域ＰＴ３ｃとを、異なるドーズ量で同時に電子線露光する。なお、第１領域ＰＴ３ｂをリフロー用領域ともいう。また、第２領域ＰＴ３ｃをテーパ形成用レジスト領域ともいう。
【００６７】
具体的には、図４（Ｂ）に示すように、第３領域ＰＴ３ａを除いて、第２領域ＰＴ３ｃを低ドーズ量（例えば１２０μＣ／ｃｍ２程度）で、さらにその内側に隣接する第１領域ＰＴ３ｂを高ドーズ量（例えば６００μＣ／ｃｍ２程度）で同時に電子線露光する。
そして、図４（Ｃ）に示すように、現像によって、高ドーズ量で電子線露光した第１領域ＰＴ３ｂを選択的に除去して、リフロー用開口１０Ｂを形成する。この場合、電子線レジスト層５の第１領域ＰＴ３ｂのみが除去されて開口され、第２領域ＰＴ３ｃは電子線露光された状態で除去されずに残され、第３領域ＰＴ３ａは、電子線露光されていない状態で残される。
【００６８】
次に、図４（Ｄ）に示すように、熱処理を施して電子線レジスト層５の一部、即ち、第２領域ＰＴ３ｃ（リフロー用開口１０Ｂに露出している電子線レジスト層５の側壁）をリフローさせる。これにより、電子線レジスト層５の表面（側壁）に、ゲート電極１３Ｙのテーパ部１３ＹＢ［図４（Ｆ）参照］を形成するための傾斜面１１Ｂが形成される。本実施形態では、両側のレジスト層５に形成される傾斜面１１Ｂの傾斜角は異なるものとなる。
【００６９】
そして、図４（Ｅ）に示すように、リフローさせることによって電子線レジスト層５の表面に形成された傾斜面１１Ｂに連なるように電子線レジスト層５に開口（ゲート下部開口；第１ゲート下部開口）１２Ｙを形成する。
ここでは、第２領域ＰＴ３ｃをリフローさせた後、ゲート電極１３Ｙの下部電極（ゲート下部；ゲート微細部；基部）１３ＹＣを形成するための第３領域ＰＴ３ａを電子線露光し、現像によって第３領域ＰＴ３ａを除去して、電子線レジスト層５に開口１２Ｙを形成する。なお、ゲート電極１３Ｙの下部電極１３ＹＣを、微細ゲート部分あるいはゲート微細部とも言う。
【００７０】
具体的には、第３領域ＰＴ３ａを、高ドーズ量（例えば６００μＣ／ｃｍ２程度）で電子線露光し、現像によって除去して、電子線レジスト層５に開口１２Ｙを形成する。
このようにして、リフローさせた電子線レジスト層５（第２領域ＰＴ３ｃ）の膜厚によってゲート下部開口１２Ｙの底面（ここでは絶縁膜４の表面）から所望の高さまでほぼ垂直な開口を形成可能である。
【００７１】
特に、本実施形態では、上述のように、ソース電極２側の第１領域ＰＴ３ｂの範囲よりも、ドレイン電極３側の第１領域ＰＴ３ｂの範囲の方が大きくなるように設定されているため、ゲート下部開口１２Ｙはソース電極２側にずれた位置に形成されることになる。このように、積層レジスト８の最下層の電子線レジスト層５に形成されるゲート下部開口１２Ｙの位置を調整することが可能である。
【００７２】
その後、図４（Ｆ）に示すように、積層レジスト８に形成された開口９、傾斜面１１Ｂ及びゲート下部開口１２Ｙの形状に応じた形状を持つゲート電極１３Ｙを形成する。
つまり、上述の工程で形成された開口９、傾斜面１１Ｂ及びゲート下部開口１２Ｙを含む積層レジスト領域に金属を蒸着した後、積層レジスト８を取り除く。これにより、レジスト形状に応じて金属が蒸着され、マッシュルーム型ゲート電極１３Ｙが形成される。
【００７３】
特に、本実施形態では、上述のように、電子線レジスト層５のゲート下部開口１２Ｙはソース電極２側にずれた位置に形成されているため、ゲート電極１３Ｙの下部電極１３ＹＣはソース電極２側にずれた位置に形成される。このように、ゲート電極１３のテーパ部１３ＹＢの最上部端の寸法（即ち、半導体領域１の表面に対して平行な方向の寸法）の範囲内において、ゲート電極１３Ｙの下部電極（基部）１３ＹＣの位置を調整することが可能である。
【００７４】
上述のように、本実施形態では、熱処理を施してリフロー用開口１０Ｂに露出している電子線レジスト層５の一部（第２領域ＰＴ３ｃ）をリフローさせた後、電子線レジスト層５にゲート下部開口１２Ｙを形成するようにしている。
これにより、ゲート電極１３Ｙのテーパ部１３ＹＢの傾斜度を従来のものと比較して緩やかにすることができる。また、ゲート下部開口１２Ｙがリフローさせた電子線レジスト層５によって埋め込まれることなく、電子線レジスト層５に所望のほぼ垂直で微細なゲート下部開口１２Ｙを確実に形成できる。
【００７５】
このようにして、本実施形態にかかる半導体装置が作製される。
なお、その他の製造方法の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
このようにして作製された半導体装置は、上述の第１実施形態と同様に、以下のように構成される。
【００７６】
つまり、本半導体装置は、図４（Ｆ）に示すように、半導体領域１と、ゲート電極１３Ｙと、ソース電極２及びドレイン電極３と、半導体領域１の表面を覆う絶縁膜４とを備える。
そして、ゲート電極１３Ｙは、半導体領域１の上方に形成され、上部電極（ゲート上部）１３ＹＡと、下部電極（ゲート下部；ゲート微細部；第１の基部）１３ＹＣと、上部電極１３ＹＡと下部電極１３ＹＣとの間に設けられたテーパ部（第２の基部）１３ＹＢとを有する。ここでは、ゲート電極１３Ｙは、マッシュルーム型ゲート電極である。
【００７７】
また、ソース電極２及びドレイン電極３は、半導体領域１上に形成され、ゲート電極１３Ｙを挟んで両側にそれぞれ設けられている。
本実施形態では、ゲート電極１３Ｙの下部電極１３ＹＣは、半導体領域１の表面に対してほぼ垂直に形成され、半導体領域１の表面に対して水平方向の寸法が一定である。
また、ゲート電極１３Ｙのテーパ部１３ＹＢは、下部電極１３ＹＣから上部電極１３ＹＡへ向けて、半導体領域１の表面に対して水平方向の寸法が緩やかに大きくなる順テーパ形状を有する。
【００７８】
また、ゲート電極１３Ｙの上部電極１３ＹＡは、テーパ部１３ＹＢのテーパ端から立ち上がり、テーパ部１３ＹＢの上部に広がるように形成されている。
そして、ゲート電極１３Ｙは、絶縁膜４上に形成されている。また、ゲート電極１３Ｙの下部電極１３ＹＣは、ソース電極２側にずれた位置に形成されている。そして、ゲート電極１３Ｙの下部電極１３ＹＣは、ほぼ垂直に立ち上がるように形成されている。
【００７９】
絶縁膜４は、ソース電極２とドレイン電極３との間、即ち、ゲート電極１３Ｙとソース電極２との間及びゲート電極１３Ｙとドレイン電極３との間に露出している半導体領域１の表面を覆うように設けられている。また、絶縁膜４は、半導体領域１とゲート電極１３Ｙとの間にも介在するように設けられている。さらに、絶縁膜４は、ソース電極２及びドレイン電極３の側面及び上面を覆うように設けられている。
【００８０】
特に、下部電極１３ＹＣの半導体領域１の表面に沿う水平方向（半導体領域１の表面に平行な方向）の寸法Ｌとテーパ部１３ＹＢの半導体領域１の表面に対して垂直方向の寸法（テーパ部１３ＹＢの高さ）Ｈとのアスペクト比が、Ｈ／Ｌ≦２．７５となる（第１条件）。つまり、テーパ部１３ＹＢの半導体領域１の表面に沿う水平方向に対する傾斜度が７０度以下となる。
【００８１】
また、下部電極１３ＹＣの半導体領域１の表面に沿う水平方向の寸法Ｌが１００ｎｍ以下の場合、下部電極１３ＹＣの半導体領域１の表面に沿う水平方向の寸法Ｌと半導体領域１の表面に対して垂直方向（高さ方向）の寸法Ｈ２とのアスペクト比が、Ｈ２／Ｌ≧１．０となる（第２条件）。
なお、上記第１条件のみを満たす場合もあるし、上記第２条件のみを満たす場合もあるし、上記第１条件及び上記第２条件の両方を満たす場合もある。
【００８２】
なお、その他の構成の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ゲート電極１３Ｙのテーパ部１３ＹＢの傾斜度を緩やかにすることができるようにして、ゲート電極１３Ｙの破損が起こらないようにしながら、確実にさらなる微細化を実現した下部電極１３ＹＣを形成できるという利点がある。
【００８３】
つまり、微細な下部電極１３ＹＣから上部電極１３ＹＡへ向けて、より緩やかなテーパ形状を持つテーパ部１３ＹＢを有するゲート構造を形成できる。このため、下部電極１３ＹＣと上部電極１３ＹＡとのつなぎ目部分に空洞ができることはなく、ゲート電極１３Ｙの破損が起こらないようにすることができる。これにより、歩留まりを向上させることができ、コスト削減による低コスト化を実現することができる。
【００８４】
また、より微細なゲート構造（ゲート微細化）が実現できるため、高周波・高出力特性を向上させることができ、良好な高周波・高出力特性が得られることになる。
特に、微細な下部電極１３ＹＣは、ほぼ垂直に所望の高さに設定することができるため、デバイスの目的に応じて、ゲート電極１３の上部電極１３Ａの底辺から下側の部分（即ち、テーパ部１３Ｂ及び下部電極１３Ｃ）の容量の低容量化及びゲート抵抗の低抵抗化が可能となる。例えばＧａＮ系ＨＥＭＴなどの高周波・高出力デバイスのゲート抵抗低減とゲート微細化を実現することができる。
【００８５】
なお、上述の実施形態では、上述の第１実施形態の変形例として説明しているが、これに限られるものではなく、例えば、上述の第２実施形態の変形例として構成することもできる。
また、上述の実施形態では、絶縁膜４にはゲート下部開口を形成していないが、これに限られるものではなく、上述の第１実施形態のように、絶縁膜にもゲート下部開口を形成するようにしても良い。
［第４実施形態］
第４実施形態にかかる半導体装置及びその製造方法について、図５（Ａ）〜図５（Ｆ）を参照しながら説明する。
【００８６】
本実施形態では、上述の第１実施形態［図１（Ａ）〜図１（Ｆ）参照］のものに対し、図５（Ｆ）に示すように、ゲート電極１３Ｚの下部電極１３ＺＣがドレイン電極３側にずれた位置に形成される点、及び、ゲート電極１３Ｚが絶縁膜４上に形成される点が異なる。なお、図５（Ａ）〜図５（Ｆ）では、上述の第１実施形態［図１（Ａ）〜図１（Ｆ）参照］と同一のものには同一の符号を付している。
【００８７】
つまり、本半導体装置の製造方法は、図５（Ａ）〜図５（Ｆ）に示すように、以下のような各工程を含む。
まず、図５（Ａ）に示すように、積層レジスト８の最下層以外のレジスト層６，７に開口９を形成するまでの工程は、上述の第１実施形態の場合［図１（Ａ）参照］と同様である。
【００８８】
次に、図５（Ｂ），図５（Ｃ）に示すように、最下層の電子線レジスト層５（ゲート下部形成用レジスト層）にリフロー用開口１０Ｃを形成する。
本実施形態では、電子線レジスト層５の第１領域ＰＴ４ｂは、電子線レジスト層５の第３領域ＰＴ４ａを挟んで両側に位置するように設定されている。つまり、リフロー用開口１０Ｃを形成するための第１領域ＰＴ４ｂは、開口（ゲート下部開口）１２Ｚを形成するための第３領域ＰＴ４ａを挟んで両側に位置するように設定されている。
【００８９】
特に、本実施形態では、両側の第１領域ＰＴ４ｂは、互いに異なる大きさに設定されている。具体的には、ドレイン電極３側の第１領域ＰＴ４ｂの範囲よりも、ソース電極２側の第１領域ＰＴ４ｂの範囲の方が大きくなるように、各第１領域ＰＴ４ｂの範囲の大きさが設定されている。
また、第２領域ＰＴ４ｃは、第１領域ＰＴ４ｂ及び第３領域ＰＴ４ａを挟んで両側に位置するように設定されている。
【００９０】
ここでは、図５（Ｂ），図５（Ｃ）に示すように、電子線レジスト層５の第１領域ＰＴ４ｂを、第１領域ＰＴ４ｂに隣接する第２領域ＰＴ４ｃよりも高いドーズ量で電子線露光する。そして、現像によって第１領域ＰＴ４ｂを選択的に除去して、電子線レジスト層５にリフロー用開口１０Ｃを形成する。特に、本実施形態では、第１領域ＰＴ４ｂと第２領域ＰＴ４ｃとを、異なるドーズ量で同時に電子線露光する。なお、第１領域ＰＴ４ｂをリフロー用領域ともいう。また、第２領域ＰＴ４ｃをテーパ形成用レジスト領域ともいう。
【００９１】
具体的には、図５（Ｂ）に示すように、第３領域ＰＴ４ａを除いて、第２領域ＰＴ４ｃを低ドーズ量（例えば１２０μＣ／ｃｍ２程度）で、さらにその内側に隣接する第１領域ＰＴ４ｂを高ドーズ量（例えば６００μＣ／ｃｍ２程度）で同時に電子線露光する。
そして、図５（Ｃ）に示すように、現像によって、高ドーズ量で電子線露光した第１領域ＰＴ４ｂを選択的に除去して、リフロー用開口１０Ｃを形成する。この場合、電子線レジスト層５の第１領域ＰＴ４ｂのみが除去されて開口され、第２領域ＰＴ４ｃは電子線露光された状態で除去されずに残され、第３領域ＰＴ４ａは、電子線露光されていない状態で残される。
【００９２】
次に、図５（Ｄ）に示すように、熱処理を施して電子線レジスト層５の一部、即ち、第２領域ＰＴ４ｃ（リフロー用開口１０Ｃに露出している電子線レジスト層５の側壁）をリフローさせる。これにより、電子線レジスト層５の表面（側壁）に、ゲート電極１３Ｚのテーパ部１３ＺＢ［図５（Ｆ）参照］を形成するための傾斜面１１Ｃが形成される。本実施形態では、両側のレジスト層５に形成される傾斜面１１Ｃの傾斜角は異なるものとなる。
【００９３】
そして、図５（Ｅ）に示すように、リフローさせることによって電子線レジスト層５の表面に形成された傾斜面１１Ｃに連なるように電子線レジスト層５に開口（ゲート下部開口；第１ゲート下部開口）１２Ｚを形成する。
ここでは、第２領域ＰＴ４ｃをリフローさせた後、ゲート電極１３Ｚの下部電極（ゲート下部；ゲート微細部；基部）１３ＺＣを形成するための第３領域ＰＴ４ａを電子線露光し、現像によって第３領域ＰＴ４ａを除去して、電子線レジスト層５に開口１２Ｚを形成する。なお、ゲート電極１３Ｚの下部電極１３ＺＣを、微細ゲート部分あるいはゲート微細部とも言う。
【００９４】
具体的には、第３領域ＰＴ４ａを、高ドーズ量（例えば６００μＣ／ｃｍ２程度）で電子線露光し、現像によって除去して、電子線レジスト層５に開口１２Ｚを形成する。
このようにして、リフローさせた電子線レジスト層５（第２領域ＰＴ４ｃ）の膜厚によってゲート下部開口１２Ｚの底面（ここでは絶縁膜４の表面）から所望の高さまでほぼ垂直な開口を形成可能である。
【００９５】
特に、本実施形態では、上述のように、ドレイン電極３側の第１領域ＰＴ４ｂの範囲よりも、ソース電極２側の第１領域ＰＴ４ｂの範囲の方が大きくなるように設定されているため、ゲート下部開口１２Ｚはドレイン電極３側にずれた位置に形成されることになる。このように、積層レジスト８の最下層の電子線レジスト層５に形成されるゲート下部開口１２Ｚの位置を調整することが可能である。
【００９６】
その後、図５（Ｆ）に示すように、積層レジスト８に形成された開口９、傾斜面１１Ｃ及びゲート下部開口１２Ｚの形状に応じた形状を持つゲート電極１３Ｚを形成する。
つまり、上述の工程で形成された開口９、傾斜面１１Ｃ及びゲート下部開口１２Ｚを含む積層レジスト領域に金属を蒸着した後、積層レジスト８を取り除く。これにより、レジスト形状に応じて金属が蒸着され、マッシュルーム型ゲート電極１３Ｚが形成される。
【００９７】
特に、本実施形態では、上述のように、電子線レジスト層５のゲート下部開口１２Ｚはドレイン電極３側にずれた位置に形成されているため、ゲート電極１３Ｚの下部電極１３ＺＣはドレイン電極３側にずれた位置に形成される。このように、ゲート電極１３Ｚのテーパ部１３ＺＢの最上部端の寸法（即ち、半導体領域１の表面に対して平行な方向の寸法）の範囲内において、ゲート電極１３Ｚの下部電極（基部）１３ＺＣの位置を調整することが可能である。
【００９８】
上述のように、本実施形態では、熱処理を施してリフロー用開口１０Ｃに露出している電子線レジスト層５の一部（第２領域ＰＴ４ｃ）をリフローさせた後、電子線レジスト層５にゲート下部開口１２Ｚを形成するようにしている。
これにより、ゲート電極１３Ｚのテーパ部１３ＺＢの傾斜度を従来のものと比較して緩やかにすることができる。また、ゲート下部開口１２Ｚがリフローさせた電子線レジスト層５によって埋め込まれることなく、電子線レジスト層５に所望のほぼ垂直で微細なゲート下部開口１２Ｚを確実に形成できる。
【００９９】
このようにして、本実施形態にかかる半導体装置が作製される。
なお、その他の製造方法の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
このようにして作製された半導体装置は、上述の第１実施形態と同様に、以下のように構成される。
【０１００】
つまり、本半導体装置は、図５（Ｆ）に示すように、半導体領域１と、ゲート電極１３Ｚと、ソース電極２及びドレイン電極３と、半導体領域１の表面を覆う絶縁膜４とを備える。
そして、ゲート電極１３Ｚは、半導体領域１の上方に形成され、上部電極（ゲート上部）１３ＺＡと、下部電極（ゲート下部；ゲート微細部；第１の基部）１３ＺＣと、上部電極１３ＺＡと下部電極１３ＺＣとの間に設けられたテーパ部（第２の基部）１３ＺＢとを有する。ここでは、ゲート電極１３Ｚは、マッシュルーム型ゲート電極である。
【０１０１】
また、ソース電極２及びドレイン電極３は、半導体領域１上に形成され、ゲート電極１３Ｚを挟んで両側にそれぞれ設けられている。
本実施形態では、ゲート電極１３Ｚの下部電極１３ＺＣは、半導体領域１の表面に対してほぼ垂直に形成され、半導体領域１の表面に対して水平方向の寸法が一定である。
また、ゲート電極１３Ｚのテーパ部１３ＺＢは、下部電極１３ＺＣから上部電極１３ＺＡへ向けて、半導体領域１の表面に対して水平方向の寸法が緩やかに大きくなる順テーパ形状を有する。
【０１０２】
また、ゲート電極１３Ｚの上部電極１３ＺＡは、テーパ部１３ＺＢのテーパ端から立ち上がり、テーパ部１３ＺＢの上部に広がるように形成されている。
そして、ゲート電極１３Ｚは、絶縁膜４上に形成されている。また、ゲート電極１３Ｚの下部電極１３ＺＣは、ドレイン電極３側にずれた位置に形成されている。そして、ゲート電極１３Ｚの下部電極１３ＺＣは、ほぼ垂直に立ち上がるように形成されている。
【０１０３】
絶縁膜４は、ソース電極２とドレイン電極３との間、即ち、ゲート電極１３Ｚとソース電極２との間及びゲート電極１３Ｚとドレイン電極３との間に露出している半導体領域１の表面を覆うように設けられている。また、絶縁膜４は、半導体領域１とゲート電極１３Ｚとの間にも介在するように設けられている。さらに、絶縁膜４は、ソース電極２及びドレイン電極３の側面及び上面を覆うように設けられている。
【０１０４】
特に、下部電極１３ＺＣの半導体領域１の表面に沿う水平方向（半導体領域１の表面に平行な方向）の寸法Ｌとテーパ部１３ＺＢの半導体領域１の表面に対して垂直方向の寸法（テーパ部１３ＺＢの高さ）Ｈとのアスペクト比が、Ｈ／Ｌ≦２．７５となる（第１条件）。つまり、テーパ部１３ＺＢの半導体領域１の表面に沿う水平方向に対する傾斜度が７０度以下となる。
【０１０５】
また、下部電極１３ＺＣの半導体領域１の表面に沿う水平方向の寸法Ｌが１００ｎｍ以下の場合、下部電極１３ＺＣの半導体領域１の表面に沿う水平方向の寸法Ｌと半導体領域１の表面に対して垂直方向（高さ方向）の寸法Ｈ２とのアスペクト比が、Ｈ２／Ｌ≧１．０となる（第２条件）。
なお、上記第１条件のみを満たす場合もあるし、上記第２条件のみを満たす場合もあるし、上記第１条件及び上記第２条件の両方を満たす場合もある。
【０１０６】
なお、その他の構成の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ゲート電極１３Ｚのテーパ部１３ＺＢの傾斜度を緩やかにすることができるようにして、ゲート電極１３Ｚの破損が起こらないようにしながら、確実にさらなる微細化を実現した下部電極１３ＺＣを形成できるという利点がある。
【０１０７】
つまり、微細な下部電極１３ＺＣから上部電極１３ＺＡへ向けて、より緩やかなテーパ形状を持つテーパ部１３ＺＢを有するゲート構造を形成できる。このため、下部電極１３ＺＣと上部電極１３ＺＡとのつなぎ目部分に空洞ができることはなく、ゲート電極１３Ｚの破損が起こらないようにすることができる。これにより、歩留まりを向上させることができ、コスト削減による低コスト化を実現することができる。
【０１０８】
また、より微細なゲート構造（ゲート微細化）が実現できるため、高周波・高出力特性を向上させることができ、良好な高周波・高出力特性が得られることになる。
特に、微細な下部電極１３ＺＣは、ほぼ垂直に所望の高さに設定することができるため、デバイスの目的に応じて、ゲート電極１３の上部電極１３Ａの底辺から下側の部分（即ち、テーパ部１３Ｂ及び下部電極１３Ｃ）の容量の低容量化及びゲート抵抗の低抵抗化が可能となる。例えばＧａＮ系ＨＥＭＴなどの高周波・高出力デバイスのゲート抵抗低減とゲート微細化を実現することができる。
【０１０９】
なお、上述の実施形態では、上述の第１実施形態の変形例として説明しているが、これに限られるものではなく、例えば、上述の第２実施形態の変形例として構成することもできる。
また、上述の実施形態では、絶縁膜４にはゲート下部開口を形成していないが、これに限られるものではなく、上述の第１実施形態のように、絶縁膜にもゲート下部開口を形成するようにしても良い。
［その他］
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【０１１０】
例えば、上述の各実施形態及び変形例では、ゲート電極は、マッシュルーム型ゲート電極であるが、これに限られるものではなく、例えば図６に示すように、上部電極１４Ａ、テーパ部１４Ｂ、下部電極１４Ｃを含むＴ型ゲート電極１４であっても良い。なお、図６では、上述の第１実施形態［図１（Ｆ）参照］及び第２実施形態［図３（Ｆ）参照］と同一のものには同一の符号を付している。
【０１１１】
また、上述の第１及び第２実施形態では、絶縁膜４にもゲート下部開口１２Ｂを形成するようにしているが、これに限られるものではなく、図７（Ａ），図７（Ｂ）に示すように、絶縁膜４にはゲート下部開口を形成しなくても良い。この場合、図７（Ａ）に示すように、電子線レジスト層５に開口（ゲート下部開口）１２Ａ（１２ＸＡ）を形成した後、図７（Ｂ）に示すように、ゲート電極１３（１３Ｘ）を形成することになる。この結果、ゲート電極１３（１３Ｘ）は、絶縁膜４上に形成されることになる。つまり、絶縁膜４は、ゲート電極１３（１３Ｘ）とソース電極２との間及びゲート電極１３（１３Ｘ）とドレイン電極３との間の半導体領域１の表面上だけでなく、半導体領域１とゲート電極１３（１３Ｘ）との間にも介在することになる。なお、図７（Ａ），図７（Ｂ）では、上述の第１実施形態［図１（Ｅ），（Ｆ）参照］及び第２実施形態［図３（Ｅ），（Ｆ）参照］と同一のものには同一の符号を付している。
【０１１２】
また、上述の第１及び第２実施形態において、図８（Ａ）、図８（Ｂ）に示すように、積層レジスト８の最下層のレジスト層５（電子線レジスト層）の第１領域ＰＴｂ（ＰＴａｂ）の範囲又は第２領域ＰＴｃ（ＰＴ２ｃ）の範囲を変化させるようにしても良い。なお、図８（Ａ），図８（Ｂ）では、上述の第１実施形態［図１（Ｃ）参照］及び第２実施形態［図３（Ｃ）参照］と同一のものには同一の符号を付している。
【０１１３】
つまり、図８（Ａ）、図８（Ｂ）中、実線と点線で示すように、第１領域ＰＴｂ（ＰＴａｂ）の範囲を拡縮することで、図８（Ｃ）中、実線と点線で示すように、最下層のレジスト層５に形成されるゲート下部開口１２Ａ（１２ＸＡ）の高さ（ｈ−１、ｈ−２）を高低自在に調整することができる。これにより、図８（Ｄ）に示すように、ゲート電極１３（１３Ｘ）の下部電極１３Ｃ（１３ＸＣ）の半導体領域１の表面又は絶縁膜４の表面からの高さ、即ち、半導体領域１の表面又は絶縁膜４の表面からテーパ部１３Ｂ（１３ＸＢ）との接続部までの寸法を、高低自在に調整できることになる。なお、図８（Ｃ），図８（Ｄ）では、上述の第１実施形態［図１（Ｄ），（Ｅ）参照］及び第２実施形態［図３（Ｄ），（Ｅ）参照］と同一のものには同一の符号を付している。
【０１１４】
また、図８（Ａ）、図８（Ｂ）に示すように、第２領域ＰＴｃ（ＰＴ２ｃ）の範囲を拡縮することで、図８（Ｄ）に示すように、ゲート電極１３（１３Ｘ）の下部電極１３Ｃ（１３ＸＣ）の高さを変化させることができる。つまり、図８（Ａ）、図８（Ｂ）に示すように、第２領域ＰＴｃ（ＰＴ２ｃ）の範囲に含まれるレジストの量（テーパ形成用レジストの量）を調整することで、図８（Ｄ）に示すように、ゲート電極１３（１３Ｘ）の下部電極１３（１３Ｘ）の高さを変化させることができる。
【０１１５】
また、図８（Ａ）、図８（Ｂ）に示すように、第１領域ＰＴｂ（ＰＴａｂ）の範囲を拡縮することで、図８（Ｃ）中、実線と点線で示すように、最下層のレジスト層５の表面（側壁）に形成される傾斜面１１の傾斜度（θａ−１、θａ−２）を緩急自在に調整することができる。これにより、図８（Ｄ）中、実線と点線で示すように、ゲート電極１３（１３Ｘ）のテーパ部１３Ｂ（１３ＸＢ）の傾斜度を緩急自在に調整できることになる。
【０１１６】
また、図８（Ａ）、図８（Ｂ）に示すように、第２領域ＰＴｃ（ＰＴ２ｃ）の範囲を拡縮することで、図８（Ｄ）中、実線と点線で示すように、ゲート電極１３（１３Ｘ）のテーパ部１３Ｂ（１３ＸＢ）の傾斜度を変化させることができる。つまり、図８（Ａ）、図８（Ｂ）に示すように、第２領域ＰＴｃ（ＰＴ２ｃ）の範囲に含まれるレジストの量（テーパ形成用レジストの量）を調整することによって、図８（Ｄ）中、実線と点線で示すように、ゲート電極１３（１３Ｘ）のテーパ部１３Ｂ（１３ＸＢ）の傾斜度を変化させることができる。
【０１１７】
また、上述の各実施形態では、本発明をＧａＮ系ＨＥＭＴに適用した場合を例に挙げて説明しているが、これに限られるものではなく、例えば本発明はＩｎＰ系ＨＥＭＴ（電界効果トランジスタ）に適用しても良い。この場合、図９に示すように、半導体基板（化合物半導体基板）は例えばＩｎＰ基板６０とし、半導体領域（化合物半導体領域）１は例えばＩｎＧａＡｓ層６１、ＩｎＡｌＡｓ層６２、ＩｎＧａＡｓ層６３を積層させた半導体積層構造とすれば良い。
【０１１８】
以下、上述の各実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
ソース電極及びドレイン電極を有する半導体領域上に絶縁膜を形成し、
前記絶縁膜上に複数のレジスト層を含む積層レジストを形成し、
前記積層レジストの最下層以外のレジスト層に開口を形成し、
前記最下層のレジスト層にリフロー用開口を形成し、
熱処理を施して前記リフロー用開口に露出している前記最下層のレジスト層の一部をリフローさせ、
リフローさせることによって前記最下層のレジスト層の表面に形成された傾斜面に連なるように前記最下層のレジスト層に第１ゲート下部開口を形成し、
前記開口、前記傾斜面及び前記第１ゲート下部開口の形状に応じた形状を持つゲート電極を形成することを特徴とする半導体装置の製造方法。
【０１１９】
（付記２）
前記最下層のレジスト層が、電子線レジスト層であることを特徴とする、付記１記載の半導体装置の製造方法。
（付記３）
前記電子線レジスト層の前記リフロー用開口を形成するための第１領域を、前記第１領域に隣接する第２領域よりも高いドーズ量で電子線露光し、現像によって前記第１領域を選択的に除去して、前記電子線レジスト層に前記リフロー用開口を形成し、
熱処理を施して前記第２領域をリフローさせることを特徴とする、付記２記載の半導体装置の製造方法。
【０１２０】
（付記４）
前記第１領域と前記第２領域とを同時に電子線露光することを特徴とする、付記３記載の半導体装置の製造方法。
（付記５）
前記第１領域は、前記電子線レジスト層の前記第１ゲート下部開口を形成するための第３領域を挟んで両側に位置するように設定されており、
前記第２領域は、前記第１領域及び前記第３領域を挟んで両側に位置するように設定されており、
前記第２領域をリフローさせた後、前記第３領域を電子線露光し、現像によって前記第３領域を除去して、前記第１ゲート下部開口を形成することを特徴とする、付記３又は４に記載の半導体装置の製造方法。
【０１２１】
（付記６）
前記第３領域を挟んで両側に位置する前記第１領域は、互いに異なる大きさに設定されていることを特徴とする、付記５記載の半導体装置の製造方法。
（付記７）
前記第１領域は、前記電子線レジスト層の前記第１ゲート下部開口を形成する第３領域を含むように設定されており、
前記第２領域は、前記第１領域を挟んで両側に位置するように設定されており、
前記第２領域をリフローさせた後、リフローさせることによって埋め込まれた前記第３領域を電子線露光し、現像によって前記第３領域を除去して、前記第１ゲート下部開口を形成することを特徴とする、付記３又は４に記載の半導体装置の製造方法。
【０１２２】
（付記８）
前記第１ゲート下部開口を形成した後、前記第１ゲート下部開口が形成された前記最下層のレジスト層をマスクとして前記絶縁膜に第２ゲート下部開口を形成し、
前記第１ゲート下部開口及び前記第２ゲート下部開口にゲート電極を形成することを特徴とする、付記１〜７のいずれか１項に記載の半導体装置の製造方法。
【０１２３】
（付記９）
前記電子線レジスト層の前記第１領域の範囲又は前記第２領域の範囲を変化させることを特徴とする、付記３〜８のいずれか１項に記載の半導体装置の製造方法。
（付記１０）
前記電子線レジスト層は、ポリメチルメタクリレート（ＰＭＭＡ）系レジスト層であることを特徴とする、付記１〜９のいずれか１項に記載の半導体装置の製造方法。
【０１２４】
（付記１１）
半導体領域と、
前記半導体領域の上方に形成され、上部電極と下部電極とを有するゲート電極と、
前記半導体領域上に形成され、前記ゲート電極を挟んで両側にそれぞれ設けられたソース電極及びドレイン電極と、
前記半導体領域の表面を覆う絶縁膜とを備え、
前記下部電極が、前記半導体領域の表面に対してほぼ垂直に形成され、前記半導体領域の表面に対して水平方向の寸法が一定であり、
前記ゲート電極が、前記上部電極と前記下部電極との間に、前記下部電極から前記上部電極へ向けて、前記半導体領域の表面に対して水平方向の寸法が大きくなる順テーパ形状を有するテーパ部を備えることを特徴とする半導体装置。
【０１２５】
（付記１２）
前記下部電極の前記半導体領域の表面に沿う水平方向の寸法Ｌと前記テーパ部の前記半導体領域の表面に対して垂直方向の寸法Ｈとのアスペクト比が、Ｈ／Ｌ≦２．７５であることを特徴とする、付記１１記載の半導体装置。
（付記１３）
前記テーパ部の前記半導体領域の表面に沿う水平方向に対する傾斜度が７０度以下であることを特徴とする、付記１１又は１２に記載の半導体装置。
【０１２６】
（付記１４）
前記下部電極の前記半導体領域の表面に沿う水平方向の寸法Ｌが１００ｎｍ以下の場合、前記下部電極の前記半導体領域の表面に沿う水平方向の寸法Ｌと前記半導体領域の表面に対して垂直方向の寸法Ｈ２とのアスペクト比が、Ｈ２／Ｌ≧１．０であることを特徴とする、付記１１〜１３のいずれか１項に記載の半導体装置。
【０１２７】
（付記１５）
前記ゲート電極は、Ｔ型ゲート電極又はマッシュルーム型ゲート電極であることを特徴とする、付記１１〜１４のいずれか１項に記載の半導体装置。
（付記１６）
前記ゲート電極の前記下部電極は、ドレイン電極側又はソース電極側にずれた位置に形成されていることを特徴とする、付記１１〜１５のいずれか１項に記載の半導体装置。
【０１２８】
（付記１７）
前記ゲート電極は、前記半導体領域上に形成され、前記下部電極の側面に前記絶縁膜が接していることを特徴とする、付記１１〜１６のいずれか１項に記載の半導体装置。
（付記１８）
前記ゲート電極は、前記絶縁膜上に形成されていることを特徴とする、付記１１〜１７のいずれか１項に記載の半導体装置。
【０１２９】
（付記１９）
前記絶縁膜は、酸化膜、窒化膜、High-k膜のいずれかであることを特徴とする、付記１１〜１８のいずれか１項に記載の半導体装置。
（付記２０）
前記絶縁膜は、ＳｉＯ２，ＳｉＮ，ＨｆＳｉＯ，ＨｆＡｌＯＮ，ＨｆＯ２，Ｙ２Ｏ３のいずれかからなることを特徴とする、付記１１〜１９のいずれか１項に記載の半導体装置。
【符号の説明】
【０１３０】
１ 半導体領域
２ ソース電極
３ ドレイン電極
４ 絶縁膜
５ 電子線レジスト層
６，７ レジスト層
８ 積層レジスト
９ 開口
１０，１０Ａ，１０Ｂ，１０Ｃ リフロー用開口
１１，１１Ａ，１１Ｂ，１１Ｃ 傾斜面
１２，１２Ｘ，１２Ｙ，１２Ｚ ゲート下部開口
１２Ａ，１２ＸＡ 開口（第１ゲート下部開口）
１２Ｂ 開口（第２ゲート下部開口）
１３，１３Ｘ，１３Ｙ，１３Ｚ ゲート電極（マッシュルーム型ゲート電極）
１３Ａ，１３ＸＡ，１３ＹＡ，１３ＺＡ 上部電極（ゲート上部）
１３Ｂ，１３ＸＢ，１３ＹＢ，１３ＺＢ テーパ部
１３Ｃ，１３ＸＣ，１３ＹＣ，１３ＺＣ 下部電極（ゲート下部；ゲート微細部；基部）
１４ ゲート電極（Ｔ型ゲート電極）
１４Ａ 上部電極
１４Ｂ テーパ部
１４Ｃ 下部電極
５０ ＳｉＣ基板
５１ ＧａＮ層
５２ ＡｌＧａＮ層
５３ ＧａＮ層
５４ ＧａＮ層
５５ ＡｌＧａＮ層
６０ ＩｎＰ基板
６１ ＩｎＧａＡｓ層
６２ ＩｎＡｌＡｓ層
６３ ＩｎＧａＡｓ層
ＰＴｂ，ＰＴａｂ，ＰＴ３ｂ，ＰＴ４ｂ 第１領域
ＰＴｃ，ＰＴ２ｃ，ＰＴ３ｃ，ＰＴ４ｃ 第２領域
ＰＴａ，ＰＴ２ａ，ＰＴ３ａ，ＰＴ４ａ 第３領域
【特許請求の範囲】
【請求項１】
ソース電極及びドレイン電極を有する半導体領域上に絶縁膜を形成し、
前記絶縁膜上に複数のレジスト層を含む積層レジストを形成し、
前記積層レジストの最下層以外のレジスト層に開口を形成し、
前記最下層のレジスト層にリフロー用開口を形成し、
熱処理を施して前記リフロー用開口に露出している前記最下層のレジスト層の一部をリフローさせ、
リフローさせることによって前記最下層のレジスト層の表面に形成された傾斜面に連なるように前記最下層のレジスト層に第１ゲート下部開口を形成し、
前記開口、前記傾斜面及び前記第１ゲート下部開口の形状に応じた形状を持つゲート電極を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記最下層のレジスト層が、電子線レジスト層であることを特徴とする、請求項１記載の半導体装置の製造方法。
【請求項３】
前記電子線レジスト層の前記リフロー用開口を形成するための第１領域を、前記第１領域に隣接する第２領域よりも高いドーズ量で電子線露光し、現像によって前記第１領域を選択的に除去して、前記電子線レジスト層に前記リフロー用開口を形成し、
熱処理を施して前記第２領域をリフローさせることを特徴とする、請求項２記載の半導体装置の製造方法。
【請求項４】
前記第１領域は、前記電子線レジスト層の前記第１ゲート下部開口を形成するための第３領域を挟んで両側に位置するように設定されており、
前記第２領域は、前記第１領域及び前記第３領域を挟んで両側に位置するように設定されており、
前記第２領域をリフローさせた後、前記第３領域を電子線露光し、現像によって前記第３領域を除去して、前記第１ゲート下部開口を形成することを特徴とする、請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第３領域を挟んで両側に位置する前記第１領域は、互いに異なる大きさに設定されていることを特徴とする、請求項４記載の半導体装置の製造方法。
【請求項６】
前記第１領域は、前記電子線レジスト層の前記第１ゲート下部開口を形成する第３領域を含むように設定されており、
前記第２領域は、前記第１領域を挟んで両側に位置するように設定されており、
前記第２領域をリフローさせた後、リフローさせることによって埋め込まれた前記第３領域を電子線露光し、現像によって前記第３領域を除去して、前記第１ゲート下部開口を形成することを特徴とする、請求項３に記載の半導体装置の製造方法。
【請求項７】
前記第１ゲート下部開口を形成した後、前記第１ゲート下部開口が形成された前記最下層のレジスト層をマスクとして前記絶縁膜に第２ゲート下部開口を形成し、
前記第１ゲート下部開口及び前記第２ゲート下部開口にゲート電極を形成することを特徴とする、請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
半導体領域と、
前記半導体領域の上方に形成され、上部電極と下部電極とを有するゲート電極と、
前記半導体領域上に形成され、前記ゲート電極を挟んで両側にそれぞれ設けられたソース電極及びドレイン電極と、
前記半導体領域の表面を覆う絶縁膜とを備え、
前記下部電極が、前記半導体領域の表面に対してほぼ垂直に形成され、前記半導体領域の表面に対して水平方向の寸法が一定であり、
前記ゲート電極が、前記上部電極と前記下部電極との間に、前記下部電極から前記上部電極へ向けて、前記半導体領域の表面に対して水平方向の寸法が大きくなる順テーパ形状を有するテーパ部を備えることを特徴とする半導体装置。
【請求項９】
前記下部電極の前記半導体領域の表面に沿う水平方向の寸法Ｌと前記テーパ部の前記半導体領域の表面に対して垂直方向の寸法Ｈとのアスペクト比が、Ｈ／Ｌ≦２．７５であることを特徴とする、請求項８記載の半導体装置。
【請求項１０】
前記下部電極の前記半導体領域の表面に沿う水平方向の寸法Ｌが１００ｎｍ以下の場合、前記下部電極の前記半導体領域の表面に沿う水平方向の寸法Ｌと前記半導体領域の表面に対して垂直方向の寸法Ｈ２とのアスペクト比が、Ｈ２／Ｌ≧１．０であることを特徴とする、請求項８又は９に記載の半導体装置。
【請求項１】
ソース電極及びドレイン電極を有する半導体領域上に絶縁膜を形成し、
前記絶縁膜上に複数のレジスト層を含む積層レジストを形成し、
前記積層レジストの最下層以外のレジスト層に開口を形成し、
前記最下層のレジスト層にリフロー用開口を形成し、
熱処理を施して前記リフロー用開口に露出している前記最下層のレジスト層の一部をリフローさせ、
リフローさせることによって前記最下層のレジスト層の表面に形成された傾斜面に連なるように前記最下層のレジスト層に第１ゲート下部開口を形成し、
前記開口、前記傾斜面及び前記第１ゲート下部開口の形状に応じた形状を持つゲート電極を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記最下層のレジスト層が、電子線レジスト層であることを特徴とする、請求項１記載の半導体装置の製造方法。
【請求項３】
前記電子線レジスト層の前記リフロー用開口を形成するための第１領域を、前記第１領域に隣接する第２領域よりも高いドーズ量で電子線露光し、現像によって前記第１領域を選択的に除去して、前記電子線レジスト層に前記リフロー用開口を形成し、
熱処理を施して前記第２領域をリフローさせることを特徴とする、請求項２記載の半導体装置の製造方法。
【請求項４】
前記第１領域は、前記電子線レジスト層の前記第１ゲート下部開口を形成するための第３領域を挟んで両側に位置するように設定されており、
前記第２領域は、前記第１領域及び前記第３領域を挟んで両側に位置するように設定されており、
前記第２領域をリフローさせた後、前記第３領域を電子線露光し、現像によって前記第３領域を除去して、前記第１ゲート下部開口を形成することを特徴とする、請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第３領域を挟んで両側に位置する前記第１領域は、互いに異なる大きさに設定されていることを特徴とする、請求項４記載の半導体装置の製造方法。
【請求項６】
前記第１領域は、前記電子線レジスト層の前記第１ゲート下部開口を形成する第３領域を含むように設定されており、
前記第２領域は、前記第１領域を挟んで両側に位置するように設定されており、
前記第２領域をリフローさせた後、リフローさせることによって埋め込まれた前記第３領域を電子線露光し、現像によって前記第３領域を除去して、前記第１ゲート下部開口を形成することを特徴とする、請求項３に記載の半導体装置の製造方法。
【請求項７】
前記第１ゲート下部開口を形成した後、前記第１ゲート下部開口が形成された前記最下層のレジスト層をマスクとして前記絶縁膜に第２ゲート下部開口を形成し、
前記第１ゲート下部開口及び前記第２ゲート下部開口にゲート電極を形成することを特徴とする、請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
半導体領域と、
前記半導体領域の上方に形成され、上部電極と下部電極とを有するゲート電極と、
前記半導体領域上に形成され、前記ゲート電極を挟んで両側にそれぞれ設けられたソース電極及びドレイン電極と、
前記半導体領域の表面を覆う絶縁膜とを備え、
前記下部電極が、前記半導体領域の表面に対してほぼ垂直に形成され、前記半導体領域の表面に対して水平方向の寸法が一定であり、
前記ゲート電極が、前記上部電極と前記下部電極との間に、前記下部電極から前記上部電極へ向けて、前記半導体領域の表面に対して水平方向の寸法が大きくなる順テーパ形状を有するテーパ部を備えることを特徴とする半導体装置。
【請求項９】
前記下部電極の前記半導体領域の表面に沿う水平方向の寸法Ｌと前記テーパ部の前記半導体領域の表面に対して垂直方向の寸法Ｈとのアスペクト比が、Ｈ／Ｌ≦２．７５であることを特徴とする、請求項８記載の半導体装置。
【請求項１０】
前記下部電極の前記半導体領域の表面に沿う水平方向の寸法Ｌが１００ｎｍ以下の場合、前記下部電極の前記半導体領域の表面に沿う水平方向の寸法Ｌと前記半導体領域の表面に対して垂直方向の寸法Ｈ２とのアスペクト比が、Ｈ２／Ｌ≧１．０であることを特徴とする、請求項８又は９に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−６０８２０（Ｐ２０１１−６０８２０Ａ）
【公開日】平成２３年３月２４日（２０１１．３．２４）
【国際特許分類】
【出願番号】特願２００９−２０５７５６（Ｐ２００９−２０５７５６）
【出願日】平成２１年９月７日（２００９．９．７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２３年３月２４日（２０１１．３．２４）
【国際特許分類】
【出願日】平成２１年９月７日（２００９．９．７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]