電界緩和機能を有するＩＩＩ族窒化物電力半導体
素子の耐圧性を改善するために、ゲートの周囲の電界を緩和する電界緩和機能を含むIII族窒化物電力半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、「超抵抗フィールドプレート」という発明の名称の２００４年１２月３０日に提出の米国仮特許願第６０／６４０３７８号に関連するものである。
【０００２】
本発明は、III族窒化物ヘテロ接合電力半導体素子に関する。
【背景技術】
【０００３】
III族窒化物ヘテロ接合電力素子は、よく知られている。典型的なIII族窒化物電力半導体素子は、ドレイン電極と、ソース電極と、ドレイン電極とソース電極との間に配置されているゲート電極とを含んでいる。ゲート電極は、ソース電極とドレイン電極との間の電流を制御する。高電力応用における電流を制御するために、大きい負電圧がゲート電極に印加されて、ゲート電極の電圧を急速に変化させる。大きい電圧がゲート電極に急速に印加される場合に、高電圧はゲート電極とドレイン電極との間に生じる。ゲートとドレイン電極との間の電圧がゲートの耐圧を超える場合には、ゲートは破損する可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ゲートの降伏は、ゲートの周囲の大きい電界の形成によって促進される。従って、素子の耐圧を増大させるために、ゲートの周囲の電界強度を低下させることが望ましい。
【課題を解決するための手段】
【０００５】
本発明による電力半導体素子は、III族窒化物をベースとするヘテロ接合と、第２III族窒化物層に電気的に接続されている第１電源電極と、第２III族窒化物層に電気的に接続されている第２電源電極と、第１電源電極と第２電源電極との間に配置されているゲート構造と、ゲート構造に隣接する第２III族窒化物層の上に配置されている電界緩和機能とを含み、ヘテロ接合は、第１バンドギャップを有する第１III族窒化物層と、別のバンドギャップを第１III族窒化物層の上に有する第２III族窒化物層とを含んでいる。
【０００６】
本発明の一実施形態では、電界緩和機能は、超抵抗フィールドプレートを含んでいる。
【０００７】
別の実施形態では、フィールドプレートは、第２III族窒化物層の上に配置されている。この実施形態の一変形例では、ゲート構造は、フィールドプレートと第２III族窒化物層との間に配置されている。別の変形例では、ゲート構造は、フィールドプレートの上に配置されている。フィールドプレートは、シリコンを多量に含有しているＳｉＮ、または補償III族窒化物層半導体で形成されているのがよい。
【０００８】
別の実施形態では、複数の浮遊フィールドリングは、ゲート構造の周囲に配置されている。この実施形態の変形例では、浮遊フィールドリングは、フィールドプレートの上に配置されている。ガードリングは、互いに同一平面上にあるか、または同一平面上にはなく、あるいはガードリングは、ゲート構造と同一平面上にあるか、またはなくてもよい。さらに、ガードリングは、独立してフローティングであるか、互いに短絡されているか、ゲート構造に短絡されているか、または電源電極の１つに短絡されているのがよい。
【０００９】
本発明の他の特徴および利点について、添付図面に基づく本発明の次の説明により明らかにする。
【発明を実施するための最良の形態】
【００１０】
図１および図２に示す、本発明の第１実施形態による電力半導体素子は、支持体１２の上に配置されているIII族窒化物をベースとするヘテロ接合１０を備えている。ヘテロ接合１０は、第１III族窒化物半導体１４と、第１III族窒化物半導体１４の上に第２III族窒化物半導体１６とを含んでいる。第１電源電極１８（すなわちソース電極）、および第２電源電極２０（すなわちドレイン電極）は、直接オーミック接続、またはその他の適切な手段によって、第２III族窒化物半導体１６に電気的に接続されている。ゲート構造２２は、第１電源電極１８と第２電源電極２０との間の第２III族窒化物半導体１６の上に配置されている。
【００１１】
本発明の好ましい実施形態では、ゲート構造２２は、ショットキーコンタクトによって、第２III族窒化物半導体層１６に接続されているゲート電極を備えている。あるいは、ゲート構造２２は、ゲート電極を備えているのがよく、このゲート電極は、ゲート絶縁体によって、第２III族窒化物半導体に容量的に接続される。ゲート構造２２は、第１電源電極１８の周りに配置され、従って、第２電源電極２０、２０’間のチャンネルを同時に変化させるように動作し得ることにも留意する必要がある。
【００１２】
本発明の一態様によれば、電界緩和機能２４は、第２III族窒化物半導体層１６の上に、ゲート構造２２に隣接して、かつゲート構造２２と第２電源電極２０との間に配置されている。本発明の好ましい実施形態では、電界緩和機能２４は、シリコンを多量に含有しているＳｉＮ、補償ＧａＮ、または同種の材料のような、電気抵抗が高い材料で形成されている超抵抗フィールドプレート２５である。
【００１３】
本発明の第１実施形態では、ゲート構造２２は、フィールドプレート２５および第２III族窒化物半導体１６の上に配置されている。すなわち、フィールドプレート２５は、ゲート構造２２の一部の下に広がっている。
【００１４】
図３および図４に示す、本発明の第２実施形態による電力半導体素子では、ゲート構造２２は、フィールドプレート２５の上にだけ配置されている。本発明の第３実施形態による電力半導体素子は、ゲート構造２２と第２電源電極２０との間に、間隔を置いて配置された複数のガードリング２６を含んでいる。ガードリング２６は、ゲート構造２２の周囲に配置されていることに留意する必要がある（図３参照）。
【００１５】
次に図５に示す、本発明の第３実施形態による電力半導体素子では、ゲート絶縁体２８は、第２III族窒化物半導体１６と、ゲート構造２２および電界緩和機能２４との間に置かれている。第３実施形態では、ゲート構造２２は、ゲート絶縁体２８によって、第２III族窒化物半導体１６に容量的に接続されているゲート電極であることに留意する必要がある。
【００１６】
図６に示す、本発明の第４実施形態による電力半導体素子では、ゲート絶縁体２８は、電界緩和機能２４と第２III族窒化物半導体１６との間に置かれている。第２実施形態と同様に、ゲート構造２２は、フィールドプレート２５の上にだけ配置され、ゲート構造２２およびフィールドプレート２５がゲート絶縁体２８上に、両方とも配置されている第３実施形態とは異なっている。第３実施形態と同様に、第４実施形態のゲート構造２２は、フィールドプレート２４およびゲート絶縁体２８によって、第２III族窒化物半導体１６に容量的に接続されているゲート電極である。
【００１７】
次に図７に示す、第５実施形態による電力半導体素子の電界緩和機能は、間隔を置いて配置されている複数のガードリング２６であり、ゲート構造２２と第２電源電極２０との間の第２III族窒化物半導体１６の上に、かつゲート構造２２の周囲に配置されている。
【００１８】
図９に示す、本発明の第６実施形態では、ゲート絶縁体２８は、第２III族窒化物半導体１６、ガードリング２６、およびゲート構造２２の間に置かれている。
【００１９】
本発明の第７実施形態では、図１０に示すように、ガードリング２６がゲート絶縁体２８の上に配置されているのに対して、ゲート構造２２は、第２III族窒化物半導体１６の上に配置されている。従って、第５および第６実施形態と異なり、ガードリング２６およびゲート構造２２は、同一平面上にはない。ゲート構造２２は、ショットキー接続によって、第２III族窒化物半導体１６に電気的に接続されたゲート電極を含んでいることが好ましい。
【００２０】
図１１に示す、第８実施形態による電力半導体素子は、第６実施形態のすべての特徴を含み（図９）、ゲート絶縁体２８とガードリング２６との間に配置されたフィールド絶縁体３０をさらに含んでいる。従って、第７実施形態と同様に（図１０）、ガードリング２６およびゲート構造２２は、同一平面上にはない。
【００２１】
図１２に示す、本発明の第９実施形態による素子は、ガードリング２６の下の第９実施形態のフィールド絶縁体３０が、段をつけられて、ガードリング２６は同一平面上にないことを除いて、第８実施形態の特徴のすべてを含んでいる。すなわち、第８実施形態のガードリング２６とは異なり、第９実施形態のガードリング２６は、同一平面上にはない。
【００２２】
上記の実施形態では、ガードリング２６は、独立してフローティングである。すなわち、ガードリング２６は、別の電位に関連せず、それぞれ、フローティングである。
【００２３】
図１３に示す、第１０実施形態による素子では、ガードリング２６は互いに短絡され、それによって、すべてのガードリング２６は、独立して、フローティングであるよりはむしろ、同じ電位に関連し、フローティングである。
【００２４】
図１４に示す、本発明の第１１実施形態による素子では、ガードリング２６は互いに短絡され、第１電源電極１８に短絡することができる。従って、ガードリング２６は、第１電源電極１８の電位に関連し得る。
【００２５】
図１５に示す、本発明の第１２実施形態による素子では、ガードリング２６は互いに短絡され、ゲート構造２２に短絡されている。従って、ガードリング２６は、ゲート構造２２と同じ電位に関連する。
【００２６】
本発明のいずれの実施形態の素子でも、第１III族窒化物半導体は、ＩｎＡｌＧａＮ系合金、例えばＧａＮなどであり、第２III族窒化物半導体１６は、第１III族窒化物半導体１４のバンドギャップとは異なるバンドギャップを有するＩｎＡｌＧａＮ系の別の合金であり、それによって２次元電子ガスは、当技術分野で周知のように、第１および第２III族窒化物半導体のヘテロ接合によって形成されている。例えば、第２III族窒化物半導体は、ＡｌＧａＮを用いて形成されるのがよい。
【００２７】
なお、支持体１２は、基板材料と、必要に応じて、基板と第１III族窒化物半導体１４との間の格子、および熱的な不整合を補償するために、基板上のバッファ層との組み合わせである。経済的理由から、基板用の好ましい材料は、シリコンである。他の基板材料、例えばサファイアおよびＳｉＣなども、また本発明の範囲および精神から逸脱することなく使用し得る。
【００２８】
ＡｌＮは、バッファ層用の好ましい材料である。しかし、多層または傾斜遷移III族窒化物半導体もまた、本発明の範囲および精神から逸脱することなく、バッファ層として使用し得る。
【００２９】
基板を、第１III族窒化物半導体と同じ材料からなるものとすることにより、バッファ層の必要をなくすことも可能である。例えば、第１III族窒化物半導体１４がＧａＮを用いて形成される場合に、ＧａＮ基板を使用するとよい。
【００３０】
ゲート電極は、ｎ型またはｐ型シリコン、あるいは任意の所望導電率のポリシリコンから構成されるのがよく、さらにその上面に、アルミニウム、Ｔｉ／Ａｌ、または他の金属層を有しているのがよい。オーミック電極は、Ｔｉ／Ａｌで構成されるとよく、その上面に、他の金属体、例えばＴｉ／ＴｉＷ、Ｎｉ／Ａｕ、Ｍｏ／Ａｕなどをさらに有しているとよい。ゲート絶縁体２８はＳｉＮ、Ａｌ2Ｏ3、ＳｉＯ2、ＨｆＯ、ＭｇＯ、Ｓｃ2Ｏ3などからなっているのがよい。
【００３１】
ガードリング２６は、ゲート電極およびガードリング２６の単一段階製造を可能にするために、ゲート電極に用いる材料と同じ材料から作られることが好ましい。
【００３２】
以上本発明を、その特定の実施形態に即して説明したが、多くの他の変形例と変更態様、および他の用途があることは、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、特許請求の範囲によってのみ限定されるべきものである。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１実施形態による素子２つを、隣接させて配置した能動セルの平面図である。
【図２】図１の線Ａ―Ａにおける断面図である。
【図３】本発明の第２実施形態による２つの素子を隣接して配置した能動セルの平面図である。
【図４】図３の線Ｂ―Ｂにおける断面図である。
【図５】本発明の第３実施形態による素子の断面図である。
【図６】本発明の第４実施形態による素子の断面図である。
【図７】本発明の第５実施形態による素子２つを、隣接させて配置した能動セルの平面図である。
【図８】図７の線Ｃ―Ｃにおける断面図である。
【図９】本発明の第６実施形態による素子の断面図である。
【図１０】本発明の第７実施形態による素子の断面図である。
【図１１】本発明の第８実施形態による素子の断面図である。
【図１２】本発明の第９実施形態による素子の断面図である。
【図１３】本発明の第１０実施形態による素子の断面図である。
【図１４】本発明の第１１実施形態による素子の断面図である。
【図１５】本発明の第１２実施形態による素子の断面図である。
【符号の説明】
【００３４】
１０ ヘテロ接合
１２ 支持体
１４ 第１III族窒化物半導体
１６ 第２III族窒化物半導体
１８ 第１電源電極
２０ 第２電源電極
２０’ 第２電源電極
２２ ゲート構造
２４ 電界緩和機能
２５ 超抵抗フィールドプレート
２６ ガードリング
２８ ゲート絶縁体
３０ フィールド絶縁体
【技術分野】
【０００１】
本出願は、「超抵抗フィールドプレート」という発明の名称の２００４年１２月３０日に提出の米国仮特許願第６０／６４０３７８号に関連するものである。
【０００２】
本発明は、III族窒化物ヘテロ接合電力半導体素子に関する。
【背景技術】
【０００３】
III族窒化物ヘテロ接合電力素子は、よく知られている。典型的なIII族窒化物電力半導体素子は、ドレイン電極と、ソース電極と、ドレイン電極とソース電極との間に配置されているゲート電極とを含んでいる。ゲート電極は、ソース電極とドレイン電極との間の電流を制御する。高電力応用における電流を制御するために、大きい負電圧がゲート電極に印加されて、ゲート電極の電圧を急速に変化させる。大きい電圧がゲート電極に急速に印加される場合に、高電圧はゲート電極とドレイン電極との間に生じる。ゲートとドレイン電極との間の電圧がゲートの耐圧を超える場合には、ゲートは破損する可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ゲートの降伏は、ゲートの周囲の大きい電界の形成によって促進される。従って、素子の耐圧を増大させるために、ゲートの周囲の電界強度を低下させることが望ましい。
【課題を解決するための手段】
【０００５】
本発明による電力半導体素子は、III族窒化物をベースとするヘテロ接合と、第２III族窒化物層に電気的に接続されている第１電源電極と、第２III族窒化物層に電気的に接続されている第２電源電極と、第１電源電極と第２電源電極との間に配置されているゲート構造と、ゲート構造に隣接する第２III族窒化物層の上に配置されている電界緩和機能とを含み、ヘテロ接合は、第１バンドギャップを有する第１III族窒化物層と、別のバンドギャップを第１III族窒化物層の上に有する第２III族窒化物層とを含んでいる。
【０００６】
本発明の一実施形態では、電界緩和機能は、超抵抗フィールドプレートを含んでいる。
【０００７】
別の実施形態では、フィールドプレートは、第２III族窒化物層の上に配置されている。この実施形態の一変形例では、ゲート構造は、フィールドプレートと第２III族窒化物層との間に配置されている。別の変形例では、ゲート構造は、フィールドプレートの上に配置されている。フィールドプレートは、シリコンを多量に含有しているＳｉＮ、または補償III族窒化物層半導体で形成されているのがよい。
【０００８】
別の実施形態では、複数の浮遊フィールドリングは、ゲート構造の周囲に配置されている。この実施形態の変形例では、浮遊フィールドリングは、フィールドプレートの上に配置されている。ガードリングは、互いに同一平面上にあるか、または同一平面上にはなく、あるいはガードリングは、ゲート構造と同一平面上にあるか、またはなくてもよい。さらに、ガードリングは、独立してフローティングであるか、互いに短絡されているか、ゲート構造に短絡されているか、または電源電極の１つに短絡されているのがよい。
【０００９】
本発明の他の特徴および利点について、添付図面に基づく本発明の次の説明により明らかにする。
【発明を実施するための最良の形態】
【００１０】
図１および図２に示す、本発明の第１実施形態による電力半導体素子は、支持体１２の上に配置されているIII族窒化物をベースとするヘテロ接合１０を備えている。ヘテロ接合１０は、第１III族窒化物半導体１４と、第１III族窒化物半導体１４の上に第２III族窒化物半導体１６とを含んでいる。第１電源電極１８（すなわちソース電極）、および第２電源電極２０（すなわちドレイン電極）は、直接オーミック接続、またはその他の適切な手段によって、第２III族窒化物半導体１６に電気的に接続されている。ゲート構造２２は、第１電源電極１８と第２電源電極２０との間の第２III族窒化物半導体１６の上に配置されている。
【００１１】
本発明の好ましい実施形態では、ゲート構造２２は、ショットキーコンタクトによって、第２III族窒化物半導体層１６に接続されているゲート電極を備えている。あるいは、ゲート構造２２は、ゲート電極を備えているのがよく、このゲート電極は、ゲート絶縁体によって、第２III族窒化物半導体に容量的に接続される。ゲート構造２２は、第１電源電極１８の周りに配置され、従って、第２電源電極２０、２０’間のチャンネルを同時に変化させるように動作し得ることにも留意する必要がある。
【００１２】
本発明の一態様によれば、電界緩和機能２４は、第２III族窒化物半導体層１６の上に、ゲート構造２２に隣接して、かつゲート構造２２と第２電源電極２０との間に配置されている。本発明の好ましい実施形態では、電界緩和機能２４は、シリコンを多量に含有しているＳｉＮ、補償ＧａＮ、または同種の材料のような、電気抵抗が高い材料で形成されている超抵抗フィールドプレート２５である。
【００１３】
本発明の第１実施形態では、ゲート構造２２は、フィールドプレート２５および第２III族窒化物半導体１６の上に配置されている。すなわち、フィールドプレート２５は、ゲート構造２２の一部の下に広がっている。
【００１４】
図３および図４に示す、本発明の第２実施形態による電力半導体素子では、ゲート構造２２は、フィールドプレート２５の上にだけ配置されている。本発明の第３実施形態による電力半導体素子は、ゲート構造２２と第２電源電極２０との間に、間隔を置いて配置された複数のガードリング２６を含んでいる。ガードリング２６は、ゲート構造２２の周囲に配置されていることに留意する必要がある（図３参照）。
【００１５】
次に図５に示す、本発明の第３実施形態による電力半導体素子では、ゲート絶縁体２８は、第２III族窒化物半導体１６と、ゲート構造２２および電界緩和機能２４との間に置かれている。第３実施形態では、ゲート構造２２は、ゲート絶縁体２８によって、第２III族窒化物半導体１６に容量的に接続されているゲート電極であることに留意する必要がある。
【００１６】
図６に示す、本発明の第４実施形態による電力半導体素子では、ゲート絶縁体２８は、電界緩和機能２４と第２III族窒化物半導体１６との間に置かれている。第２実施形態と同様に、ゲート構造２２は、フィールドプレート２５の上にだけ配置され、ゲート構造２２およびフィールドプレート２５がゲート絶縁体２８上に、両方とも配置されている第３実施形態とは異なっている。第３実施形態と同様に、第４実施形態のゲート構造２２は、フィールドプレート２４およびゲート絶縁体２８によって、第２III族窒化物半導体１６に容量的に接続されているゲート電極である。
【００１７】
次に図７に示す、第５実施形態による電力半導体素子の電界緩和機能は、間隔を置いて配置されている複数のガードリング２６であり、ゲート構造２２と第２電源電極２０との間の第２III族窒化物半導体１６の上に、かつゲート構造２２の周囲に配置されている。
【００１８】
図９に示す、本発明の第６実施形態では、ゲート絶縁体２８は、第２III族窒化物半導体１６、ガードリング２６、およびゲート構造２２の間に置かれている。
【００１９】
本発明の第７実施形態では、図１０に示すように、ガードリング２６がゲート絶縁体２８の上に配置されているのに対して、ゲート構造２２は、第２III族窒化物半導体１６の上に配置されている。従って、第５および第６実施形態と異なり、ガードリング２６およびゲート構造２２は、同一平面上にはない。ゲート構造２２は、ショットキー接続によって、第２III族窒化物半導体１６に電気的に接続されたゲート電極を含んでいることが好ましい。
【００２０】
図１１に示す、第８実施形態による電力半導体素子は、第６実施形態のすべての特徴を含み（図９）、ゲート絶縁体２８とガードリング２６との間に配置されたフィールド絶縁体３０をさらに含んでいる。従って、第７実施形態と同様に（図１０）、ガードリング２６およびゲート構造２２は、同一平面上にはない。
【００２１】
図１２に示す、本発明の第９実施形態による素子は、ガードリング２６の下の第９実施形態のフィールド絶縁体３０が、段をつけられて、ガードリング２６は同一平面上にないことを除いて、第８実施形態の特徴のすべてを含んでいる。すなわち、第８実施形態のガードリング２６とは異なり、第９実施形態のガードリング２６は、同一平面上にはない。
【００２２】
上記の実施形態では、ガードリング２６は、独立してフローティングである。すなわち、ガードリング２６は、別の電位に関連せず、それぞれ、フローティングである。
【００２３】
図１３に示す、第１０実施形態による素子では、ガードリング２６は互いに短絡され、それによって、すべてのガードリング２６は、独立して、フローティングであるよりはむしろ、同じ電位に関連し、フローティングである。
【００２４】
図１４に示す、本発明の第１１実施形態による素子では、ガードリング２６は互いに短絡され、第１電源電極１８に短絡することができる。従って、ガードリング２６は、第１電源電極１８の電位に関連し得る。
【００２５】
図１５に示す、本発明の第１２実施形態による素子では、ガードリング２６は互いに短絡され、ゲート構造２２に短絡されている。従って、ガードリング２６は、ゲート構造２２と同じ電位に関連する。
【００２６】
本発明のいずれの実施形態の素子でも、第１III族窒化物半導体は、ＩｎＡｌＧａＮ系合金、例えばＧａＮなどであり、第２III族窒化物半導体１６は、第１III族窒化物半導体１４のバンドギャップとは異なるバンドギャップを有するＩｎＡｌＧａＮ系の別の合金であり、それによって２次元電子ガスは、当技術分野で周知のように、第１および第２III族窒化物半導体のヘテロ接合によって形成されている。例えば、第２III族窒化物半導体は、ＡｌＧａＮを用いて形成されるのがよい。
【００２７】
なお、支持体１２は、基板材料と、必要に応じて、基板と第１III族窒化物半導体１４との間の格子、および熱的な不整合を補償するために、基板上のバッファ層との組み合わせである。経済的理由から、基板用の好ましい材料は、シリコンである。他の基板材料、例えばサファイアおよびＳｉＣなども、また本発明の範囲および精神から逸脱することなく使用し得る。
【００２８】
ＡｌＮは、バッファ層用の好ましい材料である。しかし、多層または傾斜遷移III族窒化物半導体もまた、本発明の範囲および精神から逸脱することなく、バッファ層として使用し得る。
【００２９】
基板を、第１III族窒化物半導体と同じ材料からなるものとすることにより、バッファ層の必要をなくすことも可能である。例えば、第１III族窒化物半導体１４がＧａＮを用いて形成される場合に、ＧａＮ基板を使用するとよい。
【００３０】
ゲート電極は、ｎ型またはｐ型シリコン、あるいは任意の所望導電率のポリシリコンから構成されるのがよく、さらにその上面に、アルミニウム、Ｔｉ／Ａｌ、または他の金属層を有しているのがよい。オーミック電極は、Ｔｉ／Ａｌで構成されるとよく、その上面に、他の金属体、例えばＴｉ／ＴｉＷ、Ｎｉ／Ａｕ、Ｍｏ／Ａｕなどをさらに有しているとよい。ゲート絶縁体２８はＳｉＮ、Ａｌ2Ｏ3、ＳｉＯ2、ＨｆＯ、ＭｇＯ、Ｓｃ2Ｏ3などからなっているのがよい。
【００３１】
ガードリング２６は、ゲート電極およびガードリング２６の単一段階製造を可能にするために、ゲート電極に用いる材料と同じ材料から作られることが好ましい。
【００３２】
以上本発明を、その特定の実施形態に即して説明したが、多くの他の変形例と変更態様、および他の用途があることは、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、特許請求の範囲によってのみ限定されるべきものである。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１実施形態による素子２つを、隣接させて配置した能動セルの平面図である。
【図２】図１の線Ａ―Ａにおける断面図である。
【図３】本発明の第２実施形態による２つの素子を隣接して配置した能動セルの平面図である。
【図４】図３の線Ｂ―Ｂにおける断面図である。
【図５】本発明の第３実施形態による素子の断面図である。
【図６】本発明の第４実施形態による素子の断面図である。
【図７】本発明の第５実施形態による素子２つを、隣接させて配置した能動セルの平面図である。
【図８】図７の線Ｃ―Ｃにおける断面図である。
【図９】本発明の第６実施形態による素子の断面図である。
【図１０】本発明の第７実施形態による素子の断面図である。
【図１１】本発明の第８実施形態による素子の断面図である。
【図１２】本発明の第９実施形態による素子の断面図である。
【図１３】本発明の第１０実施形態による素子の断面図である。
【図１４】本発明の第１１実施形態による素子の断面図である。
【図１５】本発明の第１２実施形態による素子の断面図である。
【符号の説明】
【００３４】
１０ ヘテロ接合
１２ 支持体
１４ 第１III族窒化物半導体
１６ 第２III族窒化物半導体
１８ 第１電源電極
２０ 第２電源電極
２０’ 第２電源電極
２２ ゲート構造
２４ 電界緩和機能
２５ 超抵抗フィールドプレート
２６ ガードリング
２８ ゲート絶縁体
３０ フィールド絶縁体
【特許請求の範囲】
【請求項１】
バンドギャップを有する第１III族窒化物層と、前記第１III族窒化物層の上に別のバンドギャップを有する第２III族窒化物層とを含むIII族窒化物をベースとするヘテロ接合と、
前記第２III族窒化物層に電気的に接続される第１電源電極と、
前記第２III族窒化物層に電気的に接続される第２電源電極と、
前記第１電源電極と前記第２電源電極との間に配置されるゲート構造と、
前記ゲート構造に隣接して前記第２III族窒化物層の上に配置される電界緩和機能
とを備える電力半導体素子。
【請求項２】
前記電界緩和機能は、超抵抗フィールドプレートを含む請求項１に記載の電力半導体素子。
【請求項３】
前記フィールドプレートは、前記第２III族窒化物層の上に配置されている請求項２に記載の電力半導体素子。
【請求項４】
前記ゲート構造は、前記フィールドプレート、および前記第２III族窒化物層の上に配置されている請求項３に記載の電力半導体素子。
【請求項５】
前記ゲート構造は、前記フィールドプレート上に配置される請求項３に記載の電力半導体素子。
【請求項６】
前記フィールドプレートは、シリコンを多量に含有しているＳｉＮから成る請求項２に記載の電力半導体素子。
【請求項７】
前記フィールドプレートは、補償III族窒化物半導体から成る請求項２に記載の電力半導体素子。
【請求項８】
前記フィールドプレートの上に配置されている複数の浮遊フィールドリングを、さらに備えている請求項２に記載の電力半導体素子。
【請求項９】
前記第１III族窒化物層はＧａＮから構成され、前記第２III族窒化物層はＡｌＧａＮから構成されている請求項１に記載の電力半導体素子。
【請求項１０】
基板を含む基部と、前記基板の上に、かつ前記第１III族窒化物層の下に配置されているバッファ層とを、さらに備える請求項１に記載の電力半導体素子。
【請求項１１】
前記ゲート構造は、ゲート絶縁体を含んでいる請求項２に記載の電力半導体素子。
【請求項１２】
前記ゲート絶縁体は、前記フィールドプレートと前記第２III族窒化物層との間に配置されている請求項１１に記載の電力半導体素子。
【請求項１３】
前記フィールドプレートの上に配置された複数の浮遊フィールドリングを、さらに備える請求項１２に記載の電力半導体素子。
【請求項１４】
前記電界緩和機能は、間隔を置いて配置されている複数のガードリングを含む請求項１に記載の電力半導体素子。
【請求項１５】
前記ガードリングは、前記第２III族窒化物層の上に配置されている請求項１４に記載の電力半導体素子。
【請求項１６】
前記ゲート構造は、ゲート絶縁体を含み、前記ガードリングは、前記ゲート絶縁体の上に配置されている請求項１４に記載の電力半導体素子。
【請求項１７】
前記ガードリングは、絶縁体上に配置されている請求項１４に記載の電力半導体素子。
【請求項１８】
前記ゲート構造は、ゲート絶縁体を含み、前記絶縁体は、前記ゲート絶縁体の上に配置されている請求項１７に記載の電力半導体素子。
【請求項１９】
前記ガードリングは、同一平面上にある請求項１８に記載の電力半導体素子。
【請求項２０】
前記ガードリングは、同一平面上にない請求項１８に記載の電力半導体素子。
【請求項２１】
前記ガードリングは、互いに短絡されている請求項２０に記載の電力半導体素子。
【請求項２２】
前記ガードリングは、フローティングである請求項２０に記載の電力半導体素子。
【請求項２３】
前記ガードリングは、前記電源電極の１つに短絡されている請求項２０に記載の電力半導体素子。
【請求項２４】
前記ゲート構造は、ゲート電極を含み、前記ガードリングは、前記ゲート電極に短絡されている請求項２０に記載の電力半導体素子。
【請求項２５】
前記ガードリングは、同一平面上にある請求項１４に記載の電力半導体素子。
【請求項２６】
前記ガードリングは、同一平面上にない請求項１４に記載の電力半導体素子。
【請求項２７】
前記ガードリングは、互いに短絡されている請求項１４に記載の電力半導体素子。
【請求項２８】
前記ガードリングは、フローティングである請求項１４に記載の電力半導体素子。
【請求項２９】
前記ガードリングは、前記電源電極の１つに短絡されている請求項１４に記載の電力半導体素子。
【請求項３０】
前記ゲート構造は、ゲート電極を含み、前記ガードリングは、前記ゲート電極に短絡されている請求項１４に記載の電力半導体素子。
【請求項３１】
前記第１III族窒化物層は、ＧａＮから構成され、前記第２III族窒化物層は、ＡｌＧａＮから構成されている請求項１４に記載の電力半導体素子。
【請求項３２】
基板を含む基部と、前記基板の上に、かつ前記第１III族窒化物層の下に配置されているバッファ層とを、さらに備える請求項１４に記載の電力半導体素子。
【請求項１】
バンドギャップを有する第１III族窒化物層と、前記第１III族窒化物層の上に別のバンドギャップを有する第２III族窒化物層とを含むIII族窒化物をベースとするヘテロ接合と、
前記第２III族窒化物層に電気的に接続される第１電源電極と、
前記第２III族窒化物層に電気的に接続される第２電源電極と、
前記第１電源電極と前記第２電源電極との間に配置されるゲート構造と、
前記ゲート構造に隣接して前記第２III族窒化物層の上に配置される電界緩和機能
とを備える電力半導体素子。
【請求項２】
前記電界緩和機能は、超抵抗フィールドプレートを含む請求項１に記載の電力半導体素子。
【請求項３】
前記フィールドプレートは、前記第２III族窒化物層の上に配置されている請求項２に記載の電力半導体素子。
【請求項４】
前記ゲート構造は、前記フィールドプレート、および前記第２III族窒化物層の上に配置されている請求項３に記載の電力半導体素子。
【請求項５】
前記ゲート構造は、前記フィールドプレート上に配置される請求項３に記載の電力半導体素子。
【請求項６】
前記フィールドプレートは、シリコンを多量に含有しているＳｉＮから成る請求項２に記載の電力半導体素子。
【請求項７】
前記フィールドプレートは、補償III族窒化物半導体から成る請求項２に記載の電力半導体素子。
【請求項８】
前記フィールドプレートの上に配置されている複数の浮遊フィールドリングを、さらに備えている請求項２に記載の電力半導体素子。
【請求項９】
前記第１III族窒化物層はＧａＮから構成され、前記第２III族窒化物層はＡｌＧａＮから構成されている請求項１に記載の電力半導体素子。
【請求項１０】
基板を含む基部と、前記基板の上に、かつ前記第１III族窒化物層の下に配置されているバッファ層とを、さらに備える請求項１に記載の電力半導体素子。
【請求項１１】
前記ゲート構造は、ゲート絶縁体を含んでいる請求項２に記載の電力半導体素子。
【請求項１２】
前記ゲート絶縁体は、前記フィールドプレートと前記第２III族窒化物層との間に配置されている請求項１１に記載の電力半導体素子。
【請求項１３】
前記フィールドプレートの上に配置された複数の浮遊フィールドリングを、さらに備える請求項１２に記載の電力半導体素子。
【請求項１４】
前記電界緩和機能は、間隔を置いて配置されている複数のガードリングを含む請求項１に記載の電力半導体素子。
【請求項１５】
前記ガードリングは、前記第２III族窒化物層の上に配置されている請求項１４に記載の電力半導体素子。
【請求項１６】
前記ゲート構造は、ゲート絶縁体を含み、前記ガードリングは、前記ゲート絶縁体の上に配置されている請求項１４に記載の電力半導体素子。
【請求項１７】
前記ガードリングは、絶縁体上に配置されている請求項１４に記載の電力半導体素子。
【請求項１８】
前記ゲート構造は、ゲート絶縁体を含み、前記絶縁体は、前記ゲート絶縁体の上に配置されている請求項１７に記載の電力半導体素子。
【請求項１９】
前記ガードリングは、同一平面上にある請求項１８に記載の電力半導体素子。
【請求項２０】
前記ガードリングは、同一平面上にない請求項１８に記載の電力半導体素子。
【請求項２１】
前記ガードリングは、互いに短絡されている請求項２０に記載の電力半導体素子。
【請求項２２】
前記ガードリングは、フローティングである請求項２０に記載の電力半導体素子。
【請求項２３】
前記ガードリングは、前記電源電極の１つに短絡されている請求項２０に記載の電力半導体素子。
【請求項２４】
前記ゲート構造は、ゲート電極を含み、前記ガードリングは、前記ゲート電極に短絡されている請求項２０に記載の電力半導体素子。
【請求項２５】
前記ガードリングは、同一平面上にある請求項１４に記載の電力半導体素子。
【請求項２６】
前記ガードリングは、同一平面上にない請求項１４に記載の電力半導体素子。
【請求項２７】
前記ガードリングは、互いに短絡されている請求項１４に記載の電力半導体素子。
【請求項２８】
前記ガードリングは、フローティングである請求項１４に記載の電力半導体素子。
【請求項２９】
前記ガードリングは、前記電源電極の１つに短絡されている請求項１４に記載の電力半導体素子。
【請求項３０】
前記ゲート構造は、ゲート電極を含み、前記ガードリングは、前記ゲート電極に短絡されている請求項１４に記載の電力半導体素子。
【請求項３１】
前記第１III族窒化物層は、ＧａＮから構成され、前記第２III族窒化物層は、ＡｌＧａＮから構成されている請求項１４に記載の電力半導体素子。
【請求項３２】
基板を含む基部と、前記基板の上に、かつ前記第１III族窒化物層の下に配置されているバッファ層とを、さらに備える請求項１４に記載の電力半導体素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公表番号】特表２００９−５２２８１２（Ｐ２００９−５２２８１２Ａ）
【公表日】平成２１年６月１１日（２００９．６．１１）
【国際特許分類】
【出願番号】特願２００８−５４９５７７（Ｐ２００８−５４９５７７）
【出願日】平成１９年１月８日（２００７．１．８）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０００２８３
【国際公開番号】ＷＯ２００７／０８１８０７
【国際公開日】平成１９年７月１９日（２００７．７．１９）
【出願人】（５０４３９２０８３）インターナショナル レクティファイアー コーポレイション (107)
【Ｆターム（参考）】
【公表日】平成２１年６月１１日（２００９．６．１１）
【国際特許分類】
【出願日】平成１９年１月８日（２００７．１．８）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０００２８３
【国際公開番号】ＷＯ２００７／０８１８０７
【国際公開日】平成１９年７月１９日（２００７．７．１９）
【出願人】（５０４３９２０８３）インターナショナル レクティファイアー コーポレイション (107)
【Ｆターム（参考）】
[ Back to top ]