ショットキーバリアダイオード及びダイオードアレイ
【課題】耐圧が高く且つオン抵抗が低い上に、チップ面積が小さいショットキーバリアダイオード及びダイオードアレイを実現できるようにする。
【解決手段】導電性のシリコン基板2の上にバッファ層3と、アンドープの窒化ガリウムである第1の半導体層4と、アンドープのアルミニウム窒化ガリウムである第2の半導体層5とが順に形成されている。第2の半導体層5の上には、ショットキー電極6とオーミック電極7とが互いに間隔をおいて形成されている。第2の半導体層5と第1の半導体層4とバッファ層3とを貫通して、n+−Si基板2に達するビア8が形成されており、オーミック電極7とn+−Si基板2とは電気的に接続されている。n+−Si基板2の裏面には裏面電極1が形成されており、オーミック電極7は基板2の裏面に引き出されている。
【解決手段】導電性のシリコン基板2の上にバッファ層3と、アンドープの窒化ガリウムである第1の半導体層4と、アンドープのアルミニウム窒化ガリウムである第2の半導体層5とが順に形成されている。第2の半導体層5の上には、ショットキー電極6とオーミック電極7とが互いに間隔をおいて形成されている。第2の半導体層5と第1の半導体層4とバッファ層3とを貫通して、n+−Si基板2に達するビア8が形成されており、オーミック電極7とn+−Si基板2とは電気的に接続されている。n+−Si基板2の裏面には裏面電極1が形成されており、オーミック電極7は基板2の裏面に引き出されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ショットキーバリアダイオード及びダイオードアレイに関し、特に2次元電子ガスを用いたショットキーバリアダイオード及びダイオードアレイに関する。
【背景技術】
【0002】
ショットキーバリアダイオード(SBD)には高い耐圧と低いオン抵抗が求められている。高耐圧のSBDを得るために、従来のシリコン(Si)系材料を用いたSBDにおいては、逆バイアスにおいて空乏層が広がるドリフト層の厚さを厚くすると共にキャリア濃度を低くすることが行われている。しかし、ドリフト層は順バイアスにおいては電子が走行する領域であるため、ドリフト層の厚さを厚くし且つキャリア濃度を低くすると、SBDのオン抵抗が上昇してしまう。
【0003】
耐圧が高く且つオン抵抗が低いSBDとして窒化ガリウム(GaN)等の窒化物系の半導体材料を用いたSBDが注目されている。窒化物系の半導体材料は絶縁破壊耐圧が高いため、ドリフト層の厚さを薄くしても高い耐圧が得られるので、耐圧が高く且つオン抵抗が低いSBDが得られる。以下に、従来の窒化物系の半導体材料を用いたSBDについて説明する。
【0004】
(第1の従来例)
図17は第1の従来例(例えば、特許文献1を参照。)に係る窒化物系の半導体材料を用いたSBDの断面構造を示している。図17に示すようにn型のシリコン(n+−Si)基板102の上に窒化アルミニウム(AlN)又はAlNとGaNの超格子構造からなるバッファ層103が形成されており、バッファ層103の上にはn型のGaN層104が形成されている。n型のGaN層104の上にはショットキー(アノード)電極105が形成され、基板102の裏面にはオーミック(カソード)電極101が形成されている。
【0005】
このSBDに逆バイアスが印加された場合には、空乏層がn型のGaN層104の中を広がっていくため、高耐圧のSBDとなる。また、順バイアスが印加された場合には、オーミック電極101からバッファ層103とn型のGaN層104とを通り、ショットキー電極105へ電子が流れる。
【0006】
(第2の従来例)
図18は第2の従来例(例えば、特許文献2を参照。)に係る窒化物系の半導体材料を用いたSBDの断面構造を示している。図18に示すようにサファイア基板111の上にAlNからなるバッファ層112が形成され、バッファ層112の上にアンドープのGaN層113及びアンドープのAlGaN層114が形成されている。AlGaN層114の上には、ショットキー電極115とオーミック電極116とが互いに間隔をおいて形成されている。GaN層113とAlGaN層114との界面にはピエゾ分極と自発分極による電荷の供給があるため、密度が約1013cm-2という高濃度の2次元電子ガスが形成されている。このSBDに順バイアスが印加されると、GaN層113とAlGaN層114との界面に形成された2次元電子ガスによりサファイア基板111と水平方向に電流が流れる。
【特許文献1】特開2003−60212号公報
【特許文献2】特開2004−31896号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、第1の従来例にはオン抵抗が十分小さくならないという問題がある。第1の従来例においては2次元電子ガスを用いていないため、電子の移動度は900cm2/Vs程度であり、2次元電子ガスを用いた場合に得られる1500cm2/Vs以上の移動度と比べると低く、オン抵抗の低減が十分でない。
【0008】
また、第1の従来例におけるバッファ層103はSi結晶とGaN結晶との格子定数の差を緩和するために設けられている層であり、超格子構造を有しているため電子にとっては障壁となる。また、バッファ層103には、n+−Si基板102との結晶の格子定数の差に起因する多量の結晶欠陥も存在しているため、非常に高抵抗な層となっている。このため、第1の従来例においては、順方向電流を高抵抗なバッファ層103を介してショットキー電極からオーミック電極へ流さなければならないので、オン抵抗がさらに上昇してしまう。
【0009】
第2の従来例においては、ショットキー電極115とオーミック電極116とは共にAlGaN層114の上に形成されており、GaN層113とAlGaN層114との界面に形成された2次元電子ガスにより順方向電流が流れる。従って、2次元電子ガスを用いているため電子の移動度が高く、オン抵抗を十分低減することができると共に、高抵抗のバッファ層によりオン抵抗が上昇することはない。
【0010】
しかし、ショットキー電極とオーミック電極の両方が基板の表面側に形成されているため、両電極からの電気信号を外部に引き出すためのワイヤボンディングパッドをいずれも基板の表面側に形成しなければならない。SBDは通常、チップに切り出されて装置の基板上に実装される。このため、ショットキー電極とオーミック電極との両方のボンディングパッドが同一面に形成されている場合には、チップの占有面積が数10%大きくなる。その結果、装置のサイズが増大し、コストも上昇するという問題がある。
【0011】
さらに、第1の従来例及び第2の従来例のいずれにおいても、逆バイアスを印加した際には、ダイシング工程において機械的なダメージ受けるため多数の結晶欠陥が存在するチップの端面にも空乏層が広がるので、チップ端面において電界集中が発生してSBDの耐圧が低下するという問題もある。
【0012】
本発明では前記従来の問題を解決して、耐圧が高く且つオン抵抗が低い上に、チップ面積が小さいショットキーバリアダイオードを実現できるようにすることを目的とする。
【課題を解決するための手段】
【0013】
前記の目的を達成するため、本発明はショットキーバリアダイオードを、バッファ層に該バッファ層を貫通するビアを設ける構成とする。
【0014】
具体的に、本発明に係るショットキーバリアダイオードは、半導体基板の上にバッファ層を介在させて順次形成された第1の半導体層及び第2の半導体層と、第2の半導体層の上に互いに間隔をおいて形成されたショットキー電極及びオーミック電極と、半導体基板の裏面に形成されている裏面電極とを備え、ショットキー電極又はオーミック電極は、少なくともバッファ層を貫通するビアを介在させて裏面電極と電気的に接続されていることを特徴とする。
【0015】
本発明のショットキーバリアダイオードによれば、第2の半導体層の上に互いに間隔をおいてショットキー電極及びオーミック電極が形成され、ショットキー電極又はオーミック電極は、少なくともバッファ層を貫通するビアを介在させて裏面電極と電気的に接続されているため、2次元電子ガスにより順方向電流が流れるうえ、高抵抗のバッファ層を電流が流れないので、基板の裏面に電極を設けているにもかかわらずオン抵抗の上昇が生じない。その結果、オン抵抗が低い上にチップ面積が小さなショットキーバリアダイオードを実現することが可能となる。
【0016】
本発明のショットキーバリアダイオードにおいて、バッファ層は、半導体基板と比べて高抵抗であることが好ましい。
【0017】
本発明のショットキーバリアダイオードにおいて、ビアは、半導体基板を貫通していることが好ましい。このような構成とすることにより、ショットキーバリアダイオードのオン抵抗をより低減することができる。
【0018】
本発明のショットキーバリアダイオードにおいて、ビアは、半導体基板を貫通していないことが好ましい。このような構成とすることにより、ビアの形成が容易となる。
【0019】
本発明のショットキーバリアダイオードにおいて、ショットキー電極は、オーミック電極の周囲を囲むように形成されていることが好ましい。このような構成とすることにより、チップの占有面積を増大させることなくショットキー電極の電極長を長くすることが可能となり、高耐圧のショットキーバリアダイオードを実現できる。
【0020】
この場合において、オーミック電極は平面円形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は円形状であることが好ましい。また、オーミック電極は平面4角形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は4角形状であっても、オーミック電極は平面6角形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は6角形状であってもよい。
【0021】
また、この場合においてショットキー電極の外周の平面形状は、該ショットキー電極の内周の平面形状と相似していることが好ましい。このような構成とすることにより、電気的な動作が不均一な領域の発生を低減することができる。また、ショットキー電極は、少なくとも1つの切り欠き部分を有していてもよい。このような構成とすることにより、ショットキー電極の形成が容易となる。
【0022】
本発明のショットキーバリアダイオードは、ショットキー電極及びオーミック電極の上に形成された第1の絶縁膜と、該第1の絶縁膜の上に形成された引き出し電極とをさらに備え、ショットキー電極及びオーミック電極のうち裏面電極と接続された電極と異なる電極が引き出し電極と接続されていることが好ましい。このような構成とすることにより、引き出し電極をボンディングパッドとすることが可能となるので、チップの占有面積をさらに低減することが可能となる。また、電界効果トランジスタにおけるフィールドプレート効果と同様の効果が得られるため、ショットキーバリアダイオードの耐圧を向上させることができる。
【0023】
本発明のショットキーバリアダイオードにおいて裏面電極と電気的に接続されている電極は、オーミック電極であることが好ましい。また、裏面電極と電気的に接続されている電極は、ショットキー電極であり、ビアの側壁には第2の絶縁膜が形成されていてもよい。
【0024】
本発明のショットキーバリアダイオードにおいて、ショットキー電極のオーミック電極と対向する側と反対の側には、前記ショットキー電極を囲む、第1の半導体層及び第2の半導体層からなる領域と比べて高抵抗の領域が設けられていることが好ましい。このような構成とすることにより、結晶状態が劣るチップの端部に空乏層が広がることを防止でき、ショットキーバリアダイオードの耐圧を向上させることができる。
【0025】
本発明のショットキーバリアダイオードにおいて、半導体基板は、シリコン、炭化シリコン又は窒化ガリウムであることが好ましい。また、第1の半導体層及び第2の半導体層は、それぞれ一般式がInaGabAlcBdN(但し、0≦a、b、c、d≦1、a+b+c+d=1である。)で表される化合物であり、且つ、第2の半導体層は第1の半導体層と比べてバンドギャップが大きいことが好ましい。
【0026】
本発明に係るダイオードアレイは、1つの半導体基板の上に形成された複数のショットキーバリアダイオードが互いに並列に接続されたショットキバリアダイオードアレイを対象とし、複数のショットキーバリアダイオードは、半導体基板の上にバッファ層を介在させて順に形成された第1の半導体層及び第2の半導体層と、それぞれが該第2の半導体層の上に間隔をおいて形成されたショットキー電極及びオーミック電極である複数の電極対と、第2の半導体層の上に複数対の電極を覆うように形成された第1の絶縁膜と、該第1の絶縁膜の上に形成された引き出し電極と、半導体基板の裏面に形成された裏面電極とを備え、複数の電極対におけるショットキー電極及びオーミック電極のうちの一方は、少なくともバッファ層を貫通するビアをそれぞれ介在させて裏面電極と電気的に接続され、複数の電極対におけるショットキー電極及びオーミック電極のうちの他方は、引き出し電極と電気的に接続されていることを特徴とする。
【0027】
本発明のダイオードアレイは、複数の電極対におけるショットキー電極及びオーミック電極のうちの一方は、少なくともバッファ層を貫通するビアをそれぞれ介在させて裏面電極と電気的に接続され、複数の電極対におけるショットキー電極及びオーミック電極のうちの他方は、引き出し電極と電気的に接続されているため、オン抵抗の小さなショットキーバリアダイオードが並列に動作するので、オン抵抗を低減すると共に耐圧を高くすることが可能となる。また、ショットキー電極とオーミック電極とが基板の異なる面にそれぞれ設けられているため、占有面積を小さくすることができる。
【0028】
本発明のダイオードアレイにおいて、各ショットキー電極は、各オーミック電極の周囲を囲むように形成されていることが好ましい。このような構成とすることにより、チップの占有面積を増大させることなくショットキー電極の電極長を長くすることが可能となる。
【0029】
本発明のダイオードアレイにおいて、各オーミック電極は平面円形状を有し、各ショットキー電極の各オーミック電極と対向する辺の形状はそれぞれ円形状であることが好ましい。また、オーミック電極は平面4角形状を有し、各ショットキー電極の各オーミック電極と対向する辺の形状はそれぞれ4角形状であっても、オーミック電極は平面6角形状を有し、各ショットキー電極の各オーミック電極と対向する辺の形状はそれぞれ6角形状であってもよい。このような構成とすればダイオードアレイを構成するショットキーバリアダイオードを2次元的に隙間なく敷き詰めることができる。
【0030】
また、この場合において各ショットキー電極の外周の平面形状は、該ショットキー電極の内周の平面形状と相似していることが好ましい。このような構成とすることにより、電気的な動作が不均一な領域の発生を低減することができる。また、各ショットキー電極は、少なくとも1つの切り欠き部分を有していてもよい。このような構成とすることにより、ショットキー電極の形成が容易となる。
【0031】
本発明のダイオードアレイにおいて、複数のショットキーバリアダイオードのうち隣り合うショットキーバリアダイオードは、互いに接するように配置されていることが好ましい。このような構成とすることにより、占有面積を低減することが可能となる。
【0032】
本発明のダイオードアレイにおいて、複数のショットキーバリアダイオードが設けられている領域は、該領域の外周部を第1の半導体層及び第2の半導体層からなる領域と比べて高抵抗の領域に取り囲まれていることが好ましい。このような構成とすることにより、チップの端部に空乏層が広がることを防止することができるので、耐圧を向上させることができる。
【0033】
本発明のダイオードアレイにおいて、半導体基板は、シリコン、炭化シリコン又は窒化ガリウムであることが好ましい。また、第1の半導体層及び第2の半導体層は、それぞれ組成式がInaGabAlcBdN(但し、0≦a、b、c、d≦1、a+b+c+d=1である。)で表される化合物であり、且つ、第2の半導体層は第1の半導体層と比べてバンドギャップが大きいことが好ましい。このような構成とすることにより、オン抵抗の小さなダイオードアレイを確実に実現することが可能となる。
【発明の効果】
【0034】
本発明に係るショットキーバリアダイオード及びダイオードアレイは、耐圧が高く且つオン抵抗が低い上に、チップ面積を小さくすることができる。
【発明を実施するための最良の形態】
【0035】
(第1の実施の形態)
図1(a)及び図1(b)は本発明の第1の実施形態に係るショットキーバリアダイオード(SBD)であり、(a)は平面の構造を示し、(b)は(a)のIb−Ib線における断面の構造を示している。
【0036】
図1(b)に示すように導電性のn型のシリコン(n+−Si)基板2の上に厚さが100nmの窒化アルミニウム(AlN)からなるバッファ層3が形成されている。バッファ層3は、n+−Si基板2との結晶の格子定数の差に起因する多量の結晶欠陥が存在しているため、非常に高抵抗な層である。
【0037】
バッファ層3の上にはアンドープの窒化ガリウム(GaN)である第1の半導体層4が形成され、第1の半導体層4の上にはアンドープのアルミニウム窒化ガリウム(Al0.26Ga0.74N)である第2の半導体層5とが有機金属気相堆積(MOCVD)法により堆積されている。第1の半導体層4と第2の半導体層5とが形成する界面の第1の半導体層4の側には、ピエゾ分極と自発分極による1×1013cm-2程度の高濃度の2次元電子ガス(2DEG)が存在する。
【0038】
第2の半導体層5の上には、順に積層された厚さがそれぞれ50nm及び200nmのニッケル(Ni)及び金(Au)からなるショットキー(アノード)電極6と、順に積層された厚さがそれぞれ10nm、200nm、50nm及び500nmのチタン(Ti)、アルミニウム(Al)、チタン(Ti)及び金(Au)からなるオーミック(カソード)電極7とが間隔をおいて形成されている。
【0039】
第2の半導体層5と第1の半導体層4とバッファ層3とを貫通して、n+−Si基板2に達するビア8が形成されており、オーミック電極7とn+−Si基板2とは電気的に接続されている。n+−Si基板2の裏面にはn+−Si基板2の側から順に積層された厚さがそれぞれ100nm及び2000nmのクロム(Cr)及び金(Au)からなる裏面電極1が形成されており、オーミック電極7と裏面電極1とは、ビア8及びn+−Si基板2を介在させて電気的に接続されている。なお、ビア8は開口部であるビアホールの底面及び側面が金属で覆われた構造であるが、ビアホールが完全に金属により充填された構造であっても同様の効果が得られる。
【0040】
本実施形態のSBDのショットキー電極6と裏面電極1との間に例えば、+1.5V程度の順方向バイアスを印加した場合には、第1の半導体層4と第2の半導体層5との界面に形成された2DEGにより、ショットキー電極6からオーミック電極7へと電流が流れる。オーミック電極7からビア8を通ってn+−Si基板2に電流が流れ、さらに裏面電極1に電流が流れる。また、ショットキー電極6からビア8に直接電流が流れる経路も存在する。ビア8はバッファ層3を貫通しているため、高抵抗のバッファ層3には電流が流れないので、高抵抗のバッファ層3によりオン抵抗が上昇することはない。
【0041】
一方、ショットキー電極6と裏面電極1との間に逆方向バイアスが印加された場合には、ショットキー電極6の下側における第1の半導体層4及び第2の半導体層5には空乏層が広がるため、ショットキー電極6と裏面電極1との間には電流は流れない。
【0042】
以上のように本実施形態のSBDは、窒化物系の半導体層を用いているため耐圧が高いうえ、2DEGを用いているためオン抵抗を小さくすることができる。さらに、オーミック電極7が基板2の裏面に引き出されているため、SBDの占有面積が増大することはない。
【0043】
以下に、本実施形態のSBDの製造方法の一例を説明する。図2は本実施形態のSBDの製造工程について断面構造を工程順に示している。まず、図2(a)に示すように厚さが500μmのn+−Si基板2の上に厚さが100nmのAlNからなるバッファ層3をMOCVD法により堆積する。次に、バッファ層3の上に第1の半導体層4として厚さが1.5μmのアンドープのGaNをMOCVD法により堆積した後、ガス種を代えて厚さが25nmのアンドープのAl0.26Ga0.74Nを堆積することにより第2の半導体層5を形成する。
【0044】
次に、図2(b)に示すように第2の半導体層5の上にレジストを用いて所定のマスク(図示せず)を形成した後、塩素(Cl2)ガスをエッチングガスとしてドライエッチングを行い、第2の半導体層5、第1の半導体層4及びバッファ層3を貫通する深さが1.7μmのビアホール8aを形成し、n+−Si基板2の一部を露出させる。
【0045】
次に、図2(c)に示すようにビアホール8aの内部及び第2の半導体層5のビアホール8aの周辺部分に厚さがそれぞれ10nm、200nm、50nm及び500nmのTi、Al、Ti及びAuを順に蒸着した後、リフトオフし、さらに600℃の温度で熱処理を行うことによりオーミック電極7及びビア8を同時に形成する。この場合において、オーミック電極7の上層側のAuは、ビアホール8aの底部及び第2の半導体層5の表面部分において段切れが発生することを防止するためにさらに厚くしてもよい。また、蒸着とリフトオフに代えて、厚膜の形成が容易であるメッキ法によりビア8及びオーミック電極7を上層の金属膜を形成してもよい。また、オーミック電極7とビア8とは個別に形成した後、両者を配線により接続してもよい。続いて、第2の半導体層5の上に厚さがそれぞれ50nm及び200nmのNi及びAuを順に蒸着した後、リフトオフし、さらに熱処理を行うことによりショットキー電極6を形成する。
【0046】
次に、図2(d)に示すようにn+−Si基板2の厚さが100μmになるまで、裏面から研磨した後、厚さがそれぞれ100nm及び2000nmのCr及びAuを順に蒸着して、裏面電極1を形成する。
【0047】
なお、第1の半導体層4と第2の半導体層5とにGaNとAl0.26Ga0.74Nの組み合わせを用いたが、第1の半導体層4と第2の半導体層5との界面に2次元電子ガスが形成される範囲でAlの組成比を任意に変更してよい。また、第2の半導体層5をアンドープとしたが、n型にドープしてもよい。さらに、GaAsとAlGaAsとの組み合わせ、InGaAsとAlGaAsとの組み合わせ、InGaAsとInAlAsとの組み合わせ又はInGaAsとInPとの組み合わせ等を用いてもよい。
【0048】
本実施形態においては、SBDの抵抗成分の低減及び放熱性の向上のためにn+−Si基板2を研磨した後、裏面電極1を形成したが、n+−Si基板2を研磨せずに直接裏面電極1を形成してもよい。また、本実施形態において示した半導体層等の厚さは、形成するSBDの特性に応じて任意に変更してよい。
【0049】
(第1の実施形態の第1変形例)
図3は本発明の第1の実施形態の第1変形例に係るSBDの構造を示している。図3において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。図3に示すように、本変形例のSBDにおいては、ビア8が基板2を貫通しており、オーミック電極7と裏面電極1とは、ビア8によって直接電気的に接続されている。
【0050】
本変形例のSBDにおいては、基板2を貫通させるビアホールを形成する必要があるが、基板2に電流が流れないため、第1の実施形態のSBDよりもオン抵抗を小さくすることができる。
【0051】
(第1の実施形態の第2変形例)
図4は本発明の第1の実施形態の第2変形例に係るSBDの構造を示している。図4において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。図4に示すように、本変形例のSBDはショットキー電極6がビア8により基板2と接続されており、ショットキー電極6が裏面に引き出されている。また、ビア8と2DEGとの電気的なショートを防ぐために、ビアホール8aの側壁には窒化シリコン(SiN)からなる絶縁膜9が形成されている。
【0052】
本変形例のSBDは、ショットキー電極6が裏面電極と接続されいるため、逆バイアスを印加する際に、空乏層がショットキー電極6からだけでなく基板2からも広がるため、電界集中が発生しないので、SBDの耐圧が向上する。
【0053】
(第2の実施形態)
以下に、本発明の第2の実施形態に係るSBDについて図を参照して説明する。図5(a)及び図5(b)は本実施形態のSBDであり、(a)は平面の構造を示し、(b)は(a)のVb−Vb線における断面の構造を示している。図5において図1と同一の構成要素については同一の符号を附すことにより説明を省略する。
【0054】
図5(a)に示すように本実施形態のSBDにおいては、ショットキー電極6をオーミック電極7を取り囲む平面円形状の領域の外周に沿って形成している。2次元電子ガスを利用したSBDにおいては、ショットキー電極とオーミック電極との間を基板に対して並行に順方向電流が流れる。従って、SBDに大電流を流すためにはショットキー電極6とオーミック電極7とが対向して配置されている部分の長さをできるだけ長くする必要がある。
【0055】
本変形例のSBDにおいては、中央部に設けられた円板状のオーミック電極7の周りを取り囲むように間隔をあけて円環状のショットキー電極6が形成されている。従って、オーミック電極7とショットキー電極6とが対向する部分の長さが最大となり、SBDに流すことができる電流を増大させることができる。また、ショットキー電極が円環状に設けられているため、電界集中が生じにくくなり耐圧も向上する。
【0056】
以下に、本実施形態のSBDの製造方法について説明する。図6は本実施形態のSBDの各工程における断面の状態を工程順に示している。なお、図6(a)の第2の半導体層5を形成するまでの工程は第1の実施形態と同一であるため説明を省略する。
【0057】
図6(a)に示すように第2の半導体層5、第1の半導体層4及びバッファ層3を貫通する深さが1.7μmで直径が10μmの貫通孔8aをドライエッチングにより形成する。
【0058】
次に、図6(b)に示すようにビアホール8aの内部及び第2の半導体層5のビアホール8aの周辺部分に厚さがそれぞれ10nm、200nm、50nm及び500nmのTi、Al、Ti及びAuを順に蒸着した後、リフトオフし、さらに600℃の温度で熱処理を行うことにより外形が円形のオーミック電極7及びビア8を形成する。
【0059】
次に、図6(c)に示すように順に積層された厚さがそれぞれ50nm及び200nmのNi及びAuからなるショットキー電極6を蒸着とリフトオフとにより形成する。この際に、下層のレジストが上層のレジストよりも後退する2層レジストを用いることにより、ショットキー電極6が完全に閉じた形であってもリフトオフを容易に行うことができるので、オーミック電極7を取り囲む円環状のショットキー電極6を形成することができる。続いて、第1の実施形態と同様にしてn+−Si基板2の裏面に裏面電極1を形成する。
【0060】
SBDに流すことができる電流を増大させるためには、オーミック電極7に対向するショットキー電極6の電極長を長くする必要がある。通常の直線状のショットキー電極とオーミック電極とを平行に配置したSBDにおいては、ショットキー電極の電極長を長くするためにはオーミック電極の電極長も長くする必要があり占有面積が増大する。本実施形態のSBDにおいては、ショットキー電極6はオーミック電極7を円環状に囲んでいるため、オーミック電極7を小さくした場合にも、ショットキー電極6の電極長を長くすることができる。従って、小型で大電流を取り扱うことができるSBDを実現することが可能となる。
【0061】
なお、本実施形態において、ショットキー電極6をオーミック電極7を取り囲む円環状としたが、オーミック電極7を取り囲む構造であればよく、ショットキー電極6の外周の形状を4角形や6角形等としてもよい。また、ショットキー電極6の内周の形状と外周の形状とは一致していても、不一致であってもよい。但し、ショットキー電極6とオーミック電極7との間隔をできるだけ等間隔に保つために、ショットキー電極6の内周の平面形状とオーミック電極7の平面形状とは、相似の形状とすることが好ましい。
【0062】
また、本実施形態においては、オーミック電極7を裏面に引き出したが、第1の実施形態の第2変形例と同様にショットキー電極6を裏面に引き出してもよい。
【0063】
(第2の実施形態の一変形例)
図7(a)及び図7(b)は本発明の第2の実施形態の一変形例に係るSBDであり、(a)は平面の構造を示し、(b)は(a)のVIIb−VIIb線における断面の構造を示している。図7において図5と同一の構成要素には同一の符号を附すことにより説明を省略する。
【0064】
図7に示すように、本変形例のSBDにおいては、第2の実施形態のSBD異なりショットキー電極6はオーミック電極7を完全に取り囲む円環状ではなく切り欠き部分を有している。
【0065】
このようにショットキー電極6が切り欠き部分を有している場合には、オーミック電極7とショットキー電極6とが対向する部分の長さが短くなるが、ショットキー電極6を形成する際に、第2の実施形態と異なり2層レジストを用いなくても、1層レジストを用いたリフトオフ方においてショットキー電極6を容易に製造することが可能となる。
【0066】
(第3の実施形態)
以下に、本発明の第3の実施形態に係るSBDについて図を参照して説明する。図8は本実施形態のSBDの断面の構造を示している。図8において図5と同一の構成要素には同一の符号を附すことにより説明を省略する。図8に示すように、本実施例のSBDは、第2の実施形態と同一構成のSBDにおける第2の半導体層5の上にショットキー電極6及びオーミック電極7を覆うように厚さが3μmのベンゾシクロブテン(BCB)からなる絶縁膜21が形成されている。また、絶縁膜21の上には厚さがそれぞれ150nm、2μmのチタン(Ti)及び金(Au)からなる引き出し電極22が形成されており、引き出し電極22とショットキー電極6とは、絶縁膜21を貫通するビア23により電気的に接続されている。
【0067】
以下に、本実施形態のSBDの製造方法の一例を示す。図9は本実施形態のSBDの各製造工程における断面の状態を工程順に示している。なお、図9(a)の裏面電極1を形成するまでの工程は第2の実施形態と同一であるため、説明を省略する。
【0068】
まず、図9(a)に示すように第2の実施形態と同じ構成のSBDを形成した後、スピンコートとその後のベーキングにより第2の半導体層5の上に絶縁膜21として厚さが3μmのBCBを形成するする。次に、図9(b)に示すように形成した絶縁膜21の上にレジストを用いて所定のマスクを形成した後、ドライエッチングを行い、絶縁膜21を貫通するビアホール23aを形成して、ショットキー電極6を露出させる。次に、絶縁膜21の全面に厚さがそれぞれ150nm及び200nmのチタン(Ti)及び金(Au)を蒸着した後、レジストを用いてパターニングを行い、厚さが2μmの金メッキを選択的に行う。次に、レジストを除去して不要なTi及びAuをウエットエッチングにより除去して、図9(c)に示すようにビア23と引き出し電極22を同時に形成する。
【0069】
本実施形態のSBDにおいては、引き出し電極22をボンディングパッドとすることができるため、SBDのチップ面積を小さくすることが可能となり、低コスト化に有利となる。また、ショットキー電極6から配線を引き出す距離が短くなるため、オン抵抗が低くなるという効果もある。さらに、オーミック電極7からの電界は、引き出し電極22の方向にも印加されるため、オーミック電極7とショットキー電極6との間に発生する電界が分散されるので、SBDの耐圧が大幅に向上する。これはFETの場合でよく用いられるフィールドプレート電極と同じ効果によるものである。
【0070】
なお、所望の耐圧が得られる膜厚を有していれば、絶縁膜としてBCB膜の代わりに、ポリイミド、酸化シリコン(SiO2)又は窒化シリコン(SiN)等の膜を用いても構わない。また、絶縁膜の膜厚は必要とする耐圧及び装置のサイズ等により選択する。
【0071】
本実施形態においては、第2の実施形態のSBDに引き出し電極を付加する構成としたが、同様にして第1の実施形態のSBD等に引き出し電極を設けてもよい。
【0072】
(第4の実施形態)
以下に、本発明の第4の実施形態に係るSBDについて図を参照して説明する。図10は本実施形態のSBDの断面の構造を示している。図10において図5と同一の構成要素には同一の符号を附すことにより説明を省略する。図10に示すように、本実施例のSBDは、第2の実施形態のSBDのショットキー電極6の外側にSBDを取り囲む高抵抗領域31が設けられている。
【0073】
以下に、本実施形態のSBDの製造方法の一例を示す。図11は本実施形態のSBDの各製造工程における断面の状態を工程順に示している。なお、図11(a)の第2の半導体層5を形成するまでの工程は第2の実施形態と同一であるため、説明を省略する。
【0074】
図11(a)に示すように、第2の半導体層5を形成した後、ショットキー電極6を形成する領域及びその内側の領域をシリコン膜30によりマスクする。次に、図11(b)に示すように、酸素雰囲気中において1000℃の温度で20分間熱処理を行うことにより、第2の半導体層5及び第1の半導体層4の所定の領域を熱酸化して高抵抗領域31を形成する。次に、図11(c)に示すように第2の実施形態と同様にして、貫通孔8aをドライエッチングにより形成する。続いて、ビア8及びオーミック電極7を同時に形成した後熱処理を行い、さらにショットキー電極6及び裏面電極1を形成する。
【0075】
本実施形態のSBDにおいては、ショットキー電極6の外側にSBDを取り囲む高抵抗領域31が存在している。このため、ショットキー電極6に逆バイアスを印加した際に発生する空乏層が、結晶状態の劣るSBDの端部に広がることにより生じる耐圧の低下を防止することができる。
【0076】
図12はオーミック電極に正の電圧を印加した場合の電流−電圧特性のグラフであり、高抵抗領域の形成による耐圧の変化を示している。図12において横軸はバイアス電圧VRであり、縦軸はバイアス電流IRである。図12の波線で示すように高抵抗領域を設けていないSBDの耐圧は220Vであった。一方、図12の実線で示すように高抵抗領域を設けたSBDの耐圧は310Vであり、高抵抗領域を設けることにより耐圧が90V向上していることが明らかである。
【0077】
なお、本実施形態において高抵抗領域は、抵抗値が1×104Ωcm以上の領域であればよく、1×106Ωcm以上であることが好ましい。また、熱処理に代えて、イオン注入法により形成してもよい。この場合には例えば、窒素イオンを100KeVの加速電圧で、4×1013cm-2のドーズ量となるように注入すればよい。
【0078】
また、本実施形態のSBDにおいても、第3の実施形態と同様に引き出し電極を設けてもよい。
【0079】
(第5の実施形態)
以下に、本発明の第5の実施形態に係るダイオードアレイについて図を参照して説明する。図13(a)及び図13(b)は本実施形態のダイオードアレイであり、(a)は平面の構造を示し、(b)は(a)のXIIIb−XIIIb線における断面の構造を示している。
【0080】
図13に示すように、本実施形態のダイオードアレイはショットキー電極6の外周の平面形状が6角形をしたSBDが、ショットキー電極6を互いに接するようにして縦に4個、横に6個配置されている。
【0081】
各SBDのオーミック電極7は、第2の半導体層5、第1の半導体層4及びバッファ層3を貫通するビア8によりn+−Si基板2と電気的に接続され、さらにn+−Si基板2の裏面に形成された裏面電極1と電気的に接続されている。なお、ビア8は開口部であるビアホールの底面及び側面が金属に覆われた構造であっても、ビアホールに金属が充填された構造であってもよい。
【0082】
第2の半導体層5の上には各ショットキー電極6及び各オーミック電極7を覆うようにBCBからなる絶縁膜21が形成されており、絶縁膜21の上には引き出し電極22が形成されている。各ショットキー電極6は絶縁膜21を貫通するビア23により引き出し電極22に接続されている。従って、各ショットキー電極6及び各オーミック電極7はそれぞれ並列に接続されており、ダイオードアレイに含まれるすべてのSBDは並列に接続されている。
【0083】
また、ダイオードアレイの周囲には高抵抗領域(素子分離領域)51が形成されており、結晶状態の劣る半導体層の端部に空乏層が広がるのを防止し、ダイオードアレイの耐圧が低下することを防止している。
【0084】
通常、ショットキー電極の1mmあたりに流すことができる電流値は250mA程度である。従って、10AのSBDであればショットキー電極の長さは40mm程度必要となり、この条件を満たすSBDの直径は約12mmとなる。一方、SBDを2次元的に配置したダイオードアレイにより形成する場合には、直径40μmのSBDを縦に15個、横に22個配置すればよく、600μm×880μmの範囲内に収めることができる。
【0085】
さらに、ダイオードアレイを構成するSBDのショットキー電極6の外周の平面形状を4角形又は6角形とすることにより2次元的に隙間なく敷き詰めることが可能となり、さらに占有面積を低減することができる。例えば、ショットキー電極6の外周の平面形状が6角形のSBDを15個×22個並べて10Aのダイオードアレイを形成する場合には、一辺の長さを約20μmとすればよく、約520μm×660μmの範囲に収めることが可能となる。
【0086】
ショットキー電極6の外周の平面形状を4角形とした場合には、図14に示すように各SBDを碁盤目状に配置することができ、最外周のSBDを囲む閉曲線の形状に凹凸がないため、チップ面積を有効に使うことができる。また、ショットキー電極6の外周の平面形状を4角形とした場合にも、図15に示すように隣り合う列においてSBDの配置をSBDの半分の長さだけ縦方向にずらすことにより、SBDを碁盤目状に配置した場合と比べて最短の貫通孔の間隔が2/√3倍となるため、SBDの動作時の放熱を改善することができる。
【0087】
ショットキー電極6の外周の平面形状を4角形とした場合には、図16(a)に示すように、ショットキー電極6とオーミック電極7との最短の間隔をaとすると、領域73は間隔がaよりも長くなる。その結果、領域73においては両電極の間隔がaである領域に対して、順バイアスの場合の電流分布や逆バイアスの場合の空乏層の広がりなどの電気的な動作が不均一となる。電気的な動作が不均一となる領域73の面積の総計は1辺がaの正方形が4個あるため、4a2となる。
【0088】
一方、ショットキー電極6の外周の平面形状が6角形のSBDにおいては、ショットキー電極6とオーミック電極7との最短の間隔aよりも間隔が長くなる領域73は図16(b)に示すようになる。電気的動作が不均一となる領域73の面積の総計は底辺の長さがaで、高さがa/√3の直角3角形が12個分あるため、約3.46a2となる。ショットキー電極の外周の平面形状が6角形である場合の方が、4角形の場合よりも電気的な動作が不均一となる領域の面積の比率が小さくなり、より安定に動作するSBDを実現することができる。
【0089】
ショットキー電極6の外周の平面形状を円形とした場合にはSBDの動作が不均一となる領域はなくなるが、この場合に2次元的に隙間なく敷き詰めることができないため、チップ面積を効率良く使うことができない。
【産業上の利用可能性】
【0090】
本発明のショットキーバリアダイオード及びダイオードアレイは、耐圧が高く且つオン抵抗が低い上に、チップ面積が小さいため、2次元電子ガスを用いたショットキーバリアダイオード及びダイオードアレイ等として有用である。
【図面の簡単な説明】
【0091】
【図1】(a)及び(b)は、本発明の第1の実施形態に係るショットキーバリアダイオードの構造を示し、(a)は平面図であり、(b)は(a)のIb−Ib線における断面図である。
【図2】本発明の第1の実施形態に係るショットキーバリアダイオードの製造工程を工程順に示す断面図である。
【図3】本発明の第1の実施形態の第1変形例に係るショットキーバリアダイオードの構造を示す断面図である。
【図4】本発明の第1の実施形態の第2変形例に係るショットキーバリアダイオードの構造を示す断面図である。
【図5】(a)及び(b)は、本発明の第2の実施形態に係るショットキーバリアダイオードの構造を示し、(a)は平面図であり、(b)は(a)のVb−Vb線における断面図である。
【図6】本発明の第2の実施形態に係るショットキーバリアダイオードの製造工程を工程順に示す断面図である。
【図7】(a)及び(b)は、本発明の第2の実施形態の一変形例に係るショットキーバリアダイオードの構造を示し、(a)は平面図であり、(b)は(a)のVIIb−VIIb線における断面図である。
【図8】本発明の第3の実施形態に係るショットキーバリアダイオードの構造を示す断面図である。
【図9】本発明の第3の実施形態に係るショットキーバリアダイオードの製造工程を工程順に示す断面図である。
【図10】本発明の第4の実施形態に係るショットキーバリアダイオードの構造を示す断面図である。
【図11】本発明の第4の実施形態に係るショットキーバリアダイオードの製造工程を工程順に示す断面図である。
【図12】本発明の第4の実施形態に係るショットキーバリアダイオードの耐圧を示すグラフである。
【図13】(a)及び(b)は、本発明の第5の実施形態に係るダイオードアレイの構造を示し、(a)は平面図であり、(b)は(a)のXIIIb−XIIIb線における断面図である。
【図14】本発明の第5の実施形態に係るダイオードアレイの平面配置の一例を示す平面図である。
【図15】本発明の第5の実施形態に係るダイオードアレイの平面配置の他の例を示す平面図である。
【図16】本発明の第5の実施形態に係るダイオードアレイを形成するショットキーバリアダイオードに生じる動作不均一領域を示す平面図である。
【図17】第1の従来例に係るショットキーバリアダイオードを示す断面図である。
【図18】第2の従来例に係るショットキーバリアダイオードを示す断面図である。
【符号の説明】
【0092】
1 裏面電極
2 n型シリコン基板
3 バッファ層
4 第1の半導体層
5 第2の半導体層
6 ショットキー電極
7 オーミック電極
8 ビア
8a ビアホール
9 絶縁膜
21 絶縁膜
22 引き出し電極
23 ビア
23a ビアホール
30 シリコン膜
31 高抵抗領域
51 高抵抗領域
73 動作不均一領域
【技術分野】
【0001】
本発明は、ショットキーバリアダイオード及びダイオードアレイに関し、特に2次元電子ガスを用いたショットキーバリアダイオード及びダイオードアレイに関する。
【背景技術】
【0002】
ショットキーバリアダイオード(SBD)には高い耐圧と低いオン抵抗が求められている。高耐圧のSBDを得るために、従来のシリコン(Si)系材料を用いたSBDにおいては、逆バイアスにおいて空乏層が広がるドリフト層の厚さを厚くすると共にキャリア濃度を低くすることが行われている。しかし、ドリフト層は順バイアスにおいては電子が走行する領域であるため、ドリフト層の厚さを厚くし且つキャリア濃度を低くすると、SBDのオン抵抗が上昇してしまう。
【0003】
耐圧が高く且つオン抵抗が低いSBDとして窒化ガリウム(GaN)等の窒化物系の半導体材料を用いたSBDが注目されている。窒化物系の半導体材料は絶縁破壊耐圧が高いため、ドリフト層の厚さを薄くしても高い耐圧が得られるので、耐圧が高く且つオン抵抗が低いSBDが得られる。以下に、従来の窒化物系の半導体材料を用いたSBDについて説明する。
【0004】
(第1の従来例)
図17は第1の従来例(例えば、特許文献1を参照。)に係る窒化物系の半導体材料を用いたSBDの断面構造を示している。図17に示すようにn型のシリコン(n+−Si)基板102の上に窒化アルミニウム(AlN)又はAlNとGaNの超格子構造からなるバッファ層103が形成されており、バッファ層103の上にはn型のGaN層104が形成されている。n型のGaN層104の上にはショットキー(アノード)電極105が形成され、基板102の裏面にはオーミック(カソード)電極101が形成されている。
【0005】
このSBDに逆バイアスが印加された場合には、空乏層がn型のGaN層104の中を広がっていくため、高耐圧のSBDとなる。また、順バイアスが印加された場合には、オーミック電極101からバッファ層103とn型のGaN層104とを通り、ショットキー電極105へ電子が流れる。
【0006】
(第2の従来例)
図18は第2の従来例(例えば、特許文献2を参照。)に係る窒化物系の半導体材料を用いたSBDの断面構造を示している。図18に示すようにサファイア基板111の上にAlNからなるバッファ層112が形成され、バッファ層112の上にアンドープのGaN層113及びアンドープのAlGaN層114が形成されている。AlGaN層114の上には、ショットキー電極115とオーミック電極116とが互いに間隔をおいて形成されている。GaN層113とAlGaN層114との界面にはピエゾ分極と自発分極による電荷の供給があるため、密度が約1013cm-2という高濃度の2次元電子ガスが形成されている。このSBDに順バイアスが印加されると、GaN層113とAlGaN層114との界面に形成された2次元電子ガスによりサファイア基板111と水平方向に電流が流れる。
【特許文献1】特開2003−60212号公報
【特許文献2】特開2004−31896号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、第1の従来例にはオン抵抗が十分小さくならないという問題がある。第1の従来例においては2次元電子ガスを用いていないため、電子の移動度は900cm2/Vs程度であり、2次元電子ガスを用いた場合に得られる1500cm2/Vs以上の移動度と比べると低く、オン抵抗の低減が十分でない。
【0008】
また、第1の従来例におけるバッファ層103はSi結晶とGaN結晶との格子定数の差を緩和するために設けられている層であり、超格子構造を有しているため電子にとっては障壁となる。また、バッファ層103には、n+−Si基板102との結晶の格子定数の差に起因する多量の結晶欠陥も存在しているため、非常に高抵抗な層となっている。このため、第1の従来例においては、順方向電流を高抵抗なバッファ層103を介してショットキー電極からオーミック電極へ流さなければならないので、オン抵抗がさらに上昇してしまう。
【0009】
第2の従来例においては、ショットキー電極115とオーミック電極116とは共にAlGaN層114の上に形成されており、GaN層113とAlGaN層114との界面に形成された2次元電子ガスにより順方向電流が流れる。従って、2次元電子ガスを用いているため電子の移動度が高く、オン抵抗を十分低減することができると共に、高抵抗のバッファ層によりオン抵抗が上昇することはない。
【0010】
しかし、ショットキー電極とオーミック電極の両方が基板の表面側に形成されているため、両電極からの電気信号を外部に引き出すためのワイヤボンディングパッドをいずれも基板の表面側に形成しなければならない。SBDは通常、チップに切り出されて装置の基板上に実装される。このため、ショットキー電極とオーミック電極との両方のボンディングパッドが同一面に形成されている場合には、チップの占有面積が数10%大きくなる。その結果、装置のサイズが増大し、コストも上昇するという問題がある。
【0011】
さらに、第1の従来例及び第2の従来例のいずれにおいても、逆バイアスを印加した際には、ダイシング工程において機械的なダメージ受けるため多数の結晶欠陥が存在するチップの端面にも空乏層が広がるので、チップ端面において電界集中が発生してSBDの耐圧が低下するという問題もある。
【0012】
本発明では前記従来の問題を解決して、耐圧が高く且つオン抵抗が低い上に、チップ面積が小さいショットキーバリアダイオードを実現できるようにすることを目的とする。
【課題を解決するための手段】
【0013】
前記の目的を達成するため、本発明はショットキーバリアダイオードを、バッファ層に該バッファ層を貫通するビアを設ける構成とする。
【0014】
具体的に、本発明に係るショットキーバリアダイオードは、半導体基板の上にバッファ層を介在させて順次形成された第1の半導体層及び第2の半導体層と、第2の半導体層の上に互いに間隔をおいて形成されたショットキー電極及びオーミック電極と、半導体基板の裏面に形成されている裏面電極とを備え、ショットキー電極又はオーミック電極は、少なくともバッファ層を貫通するビアを介在させて裏面電極と電気的に接続されていることを特徴とする。
【0015】
本発明のショットキーバリアダイオードによれば、第2の半導体層の上に互いに間隔をおいてショットキー電極及びオーミック電極が形成され、ショットキー電極又はオーミック電極は、少なくともバッファ層を貫通するビアを介在させて裏面電極と電気的に接続されているため、2次元電子ガスにより順方向電流が流れるうえ、高抵抗のバッファ層を電流が流れないので、基板の裏面に電極を設けているにもかかわらずオン抵抗の上昇が生じない。その結果、オン抵抗が低い上にチップ面積が小さなショットキーバリアダイオードを実現することが可能となる。
【0016】
本発明のショットキーバリアダイオードにおいて、バッファ層は、半導体基板と比べて高抵抗であることが好ましい。
【0017】
本発明のショットキーバリアダイオードにおいて、ビアは、半導体基板を貫通していることが好ましい。このような構成とすることにより、ショットキーバリアダイオードのオン抵抗をより低減することができる。
【0018】
本発明のショットキーバリアダイオードにおいて、ビアは、半導体基板を貫通していないことが好ましい。このような構成とすることにより、ビアの形成が容易となる。
【0019】
本発明のショットキーバリアダイオードにおいて、ショットキー電極は、オーミック電極の周囲を囲むように形成されていることが好ましい。このような構成とすることにより、チップの占有面積を増大させることなくショットキー電極の電極長を長くすることが可能となり、高耐圧のショットキーバリアダイオードを実現できる。
【0020】
この場合において、オーミック電極は平面円形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は円形状であることが好ましい。また、オーミック電極は平面4角形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は4角形状であっても、オーミック電極は平面6角形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は6角形状であってもよい。
【0021】
また、この場合においてショットキー電極の外周の平面形状は、該ショットキー電極の内周の平面形状と相似していることが好ましい。このような構成とすることにより、電気的な動作が不均一な領域の発生を低減することができる。また、ショットキー電極は、少なくとも1つの切り欠き部分を有していてもよい。このような構成とすることにより、ショットキー電極の形成が容易となる。
【0022】
本発明のショットキーバリアダイオードは、ショットキー電極及びオーミック電極の上に形成された第1の絶縁膜と、該第1の絶縁膜の上に形成された引き出し電極とをさらに備え、ショットキー電極及びオーミック電極のうち裏面電極と接続された電極と異なる電極が引き出し電極と接続されていることが好ましい。このような構成とすることにより、引き出し電極をボンディングパッドとすることが可能となるので、チップの占有面積をさらに低減することが可能となる。また、電界効果トランジスタにおけるフィールドプレート効果と同様の効果が得られるため、ショットキーバリアダイオードの耐圧を向上させることができる。
【0023】
本発明のショットキーバリアダイオードにおいて裏面電極と電気的に接続されている電極は、オーミック電極であることが好ましい。また、裏面電極と電気的に接続されている電極は、ショットキー電極であり、ビアの側壁には第2の絶縁膜が形成されていてもよい。
【0024】
本発明のショットキーバリアダイオードにおいて、ショットキー電極のオーミック電極と対向する側と反対の側には、前記ショットキー電極を囲む、第1の半導体層及び第2の半導体層からなる領域と比べて高抵抗の領域が設けられていることが好ましい。このような構成とすることにより、結晶状態が劣るチップの端部に空乏層が広がることを防止でき、ショットキーバリアダイオードの耐圧を向上させることができる。
【0025】
本発明のショットキーバリアダイオードにおいて、半導体基板は、シリコン、炭化シリコン又は窒化ガリウムであることが好ましい。また、第1の半導体層及び第2の半導体層は、それぞれ一般式がInaGabAlcBdN(但し、0≦a、b、c、d≦1、a+b+c+d=1である。)で表される化合物であり、且つ、第2の半導体層は第1の半導体層と比べてバンドギャップが大きいことが好ましい。
【0026】
本発明に係るダイオードアレイは、1つの半導体基板の上に形成された複数のショットキーバリアダイオードが互いに並列に接続されたショットキバリアダイオードアレイを対象とし、複数のショットキーバリアダイオードは、半導体基板の上にバッファ層を介在させて順に形成された第1の半導体層及び第2の半導体層と、それぞれが該第2の半導体層の上に間隔をおいて形成されたショットキー電極及びオーミック電極である複数の電極対と、第2の半導体層の上に複数対の電極を覆うように形成された第1の絶縁膜と、該第1の絶縁膜の上に形成された引き出し電極と、半導体基板の裏面に形成された裏面電極とを備え、複数の電極対におけるショットキー電極及びオーミック電極のうちの一方は、少なくともバッファ層を貫通するビアをそれぞれ介在させて裏面電極と電気的に接続され、複数の電極対におけるショットキー電極及びオーミック電極のうちの他方は、引き出し電極と電気的に接続されていることを特徴とする。
【0027】
本発明のダイオードアレイは、複数の電極対におけるショットキー電極及びオーミック電極のうちの一方は、少なくともバッファ層を貫通するビアをそれぞれ介在させて裏面電極と電気的に接続され、複数の電極対におけるショットキー電極及びオーミック電極のうちの他方は、引き出し電極と電気的に接続されているため、オン抵抗の小さなショットキーバリアダイオードが並列に動作するので、オン抵抗を低減すると共に耐圧を高くすることが可能となる。また、ショットキー電極とオーミック電極とが基板の異なる面にそれぞれ設けられているため、占有面積を小さくすることができる。
【0028】
本発明のダイオードアレイにおいて、各ショットキー電極は、各オーミック電極の周囲を囲むように形成されていることが好ましい。このような構成とすることにより、チップの占有面積を増大させることなくショットキー電極の電極長を長くすることが可能となる。
【0029】
本発明のダイオードアレイにおいて、各オーミック電極は平面円形状を有し、各ショットキー電極の各オーミック電極と対向する辺の形状はそれぞれ円形状であることが好ましい。また、オーミック電極は平面4角形状を有し、各ショットキー電極の各オーミック電極と対向する辺の形状はそれぞれ4角形状であっても、オーミック電極は平面6角形状を有し、各ショットキー電極の各オーミック電極と対向する辺の形状はそれぞれ6角形状であってもよい。このような構成とすればダイオードアレイを構成するショットキーバリアダイオードを2次元的に隙間なく敷き詰めることができる。
【0030】
また、この場合において各ショットキー電極の外周の平面形状は、該ショットキー電極の内周の平面形状と相似していることが好ましい。このような構成とすることにより、電気的な動作が不均一な領域の発生を低減することができる。また、各ショットキー電極は、少なくとも1つの切り欠き部分を有していてもよい。このような構成とすることにより、ショットキー電極の形成が容易となる。
【0031】
本発明のダイオードアレイにおいて、複数のショットキーバリアダイオードのうち隣り合うショットキーバリアダイオードは、互いに接するように配置されていることが好ましい。このような構成とすることにより、占有面積を低減することが可能となる。
【0032】
本発明のダイオードアレイにおいて、複数のショットキーバリアダイオードが設けられている領域は、該領域の外周部を第1の半導体層及び第2の半導体層からなる領域と比べて高抵抗の領域に取り囲まれていることが好ましい。このような構成とすることにより、チップの端部に空乏層が広がることを防止することができるので、耐圧を向上させることができる。
【0033】
本発明のダイオードアレイにおいて、半導体基板は、シリコン、炭化シリコン又は窒化ガリウムであることが好ましい。また、第1の半導体層及び第2の半導体層は、それぞれ組成式がInaGabAlcBdN(但し、0≦a、b、c、d≦1、a+b+c+d=1である。)で表される化合物であり、且つ、第2の半導体層は第1の半導体層と比べてバンドギャップが大きいことが好ましい。このような構成とすることにより、オン抵抗の小さなダイオードアレイを確実に実現することが可能となる。
【発明の効果】
【0034】
本発明に係るショットキーバリアダイオード及びダイオードアレイは、耐圧が高く且つオン抵抗が低い上に、チップ面積を小さくすることができる。
【発明を実施するための最良の形態】
【0035】
(第1の実施の形態)
図1(a)及び図1(b)は本発明の第1の実施形態に係るショットキーバリアダイオード(SBD)であり、(a)は平面の構造を示し、(b)は(a)のIb−Ib線における断面の構造を示している。
【0036】
図1(b)に示すように導電性のn型のシリコン(n+−Si)基板2の上に厚さが100nmの窒化アルミニウム(AlN)からなるバッファ層3が形成されている。バッファ層3は、n+−Si基板2との結晶の格子定数の差に起因する多量の結晶欠陥が存在しているため、非常に高抵抗な層である。
【0037】
バッファ層3の上にはアンドープの窒化ガリウム(GaN)である第1の半導体層4が形成され、第1の半導体層4の上にはアンドープのアルミニウム窒化ガリウム(Al0.26Ga0.74N)である第2の半導体層5とが有機金属気相堆積(MOCVD)法により堆積されている。第1の半導体層4と第2の半導体層5とが形成する界面の第1の半導体層4の側には、ピエゾ分極と自発分極による1×1013cm-2程度の高濃度の2次元電子ガス(2DEG)が存在する。
【0038】
第2の半導体層5の上には、順に積層された厚さがそれぞれ50nm及び200nmのニッケル(Ni)及び金(Au)からなるショットキー(アノード)電極6と、順に積層された厚さがそれぞれ10nm、200nm、50nm及び500nmのチタン(Ti)、アルミニウム(Al)、チタン(Ti)及び金(Au)からなるオーミック(カソード)電極7とが間隔をおいて形成されている。
【0039】
第2の半導体層5と第1の半導体層4とバッファ層3とを貫通して、n+−Si基板2に達するビア8が形成されており、オーミック電極7とn+−Si基板2とは電気的に接続されている。n+−Si基板2の裏面にはn+−Si基板2の側から順に積層された厚さがそれぞれ100nm及び2000nmのクロム(Cr)及び金(Au)からなる裏面電極1が形成されており、オーミック電極7と裏面電極1とは、ビア8及びn+−Si基板2を介在させて電気的に接続されている。なお、ビア8は開口部であるビアホールの底面及び側面が金属で覆われた構造であるが、ビアホールが完全に金属により充填された構造であっても同様の効果が得られる。
【0040】
本実施形態のSBDのショットキー電極6と裏面電極1との間に例えば、+1.5V程度の順方向バイアスを印加した場合には、第1の半導体層4と第2の半導体層5との界面に形成された2DEGにより、ショットキー電極6からオーミック電極7へと電流が流れる。オーミック電極7からビア8を通ってn+−Si基板2に電流が流れ、さらに裏面電極1に電流が流れる。また、ショットキー電極6からビア8に直接電流が流れる経路も存在する。ビア8はバッファ層3を貫通しているため、高抵抗のバッファ層3には電流が流れないので、高抵抗のバッファ層3によりオン抵抗が上昇することはない。
【0041】
一方、ショットキー電極6と裏面電極1との間に逆方向バイアスが印加された場合には、ショットキー電極6の下側における第1の半導体層4及び第2の半導体層5には空乏層が広がるため、ショットキー電極6と裏面電極1との間には電流は流れない。
【0042】
以上のように本実施形態のSBDは、窒化物系の半導体層を用いているため耐圧が高いうえ、2DEGを用いているためオン抵抗を小さくすることができる。さらに、オーミック電極7が基板2の裏面に引き出されているため、SBDの占有面積が増大することはない。
【0043】
以下に、本実施形態のSBDの製造方法の一例を説明する。図2は本実施形態のSBDの製造工程について断面構造を工程順に示している。まず、図2(a)に示すように厚さが500μmのn+−Si基板2の上に厚さが100nmのAlNからなるバッファ層3をMOCVD法により堆積する。次に、バッファ層3の上に第1の半導体層4として厚さが1.5μmのアンドープのGaNをMOCVD法により堆積した後、ガス種を代えて厚さが25nmのアンドープのAl0.26Ga0.74Nを堆積することにより第2の半導体層5を形成する。
【0044】
次に、図2(b)に示すように第2の半導体層5の上にレジストを用いて所定のマスク(図示せず)を形成した後、塩素(Cl2)ガスをエッチングガスとしてドライエッチングを行い、第2の半導体層5、第1の半導体層4及びバッファ層3を貫通する深さが1.7μmのビアホール8aを形成し、n+−Si基板2の一部を露出させる。
【0045】
次に、図2(c)に示すようにビアホール8aの内部及び第2の半導体層5のビアホール8aの周辺部分に厚さがそれぞれ10nm、200nm、50nm及び500nmのTi、Al、Ti及びAuを順に蒸着した後、リフトオフし、さらに600℃の温度で熱処理を行うことによりオーミック電極7及びビア8を同時に形成する。この場合において、オーミック電極7の上層側のAuは、ビアホール8aの底部及び第2の半導体層5の表面部分において段切れが発生することを防止するためにさらに厚くしてもよい。また、蒸着とリフトオフに代えて、厚膜の形成が容易であるメッキ法によりビア8及びオーミック電極7を上層の金属膜を形成してもよい。また、オーミック電極7とビア8とは個別に形成した後、両者を配線により接続してもよい。続いて、第2の半導体層5の上に厚さがそれぞれ50nm及び200nmのNi及びAuを順に蒸着した後、リフトオフし、さらに熱処理を行うことによりショットキー電極6を形成する。
【0046】
次に、図2(d)に示すようにn+−Si基板2の厚さが100μmになるまで、裏面から研磨した後、厚さがそれぞれ100nm及び2000nmのCr及びAuを順に蒸着して、裏面電極1を形成する。
【0047】
なお、第1の半導体層4と第2の半導体層5とにGaNとAl0.26Ga0.74Nの組み合わせを用いたが、第1の半導体層4と第2の半導体層5との界面に2次元電子ガスが形成される範囲でAlの組成比を任意に変更してよい。また、第2の半導体層5をアンドープとしたが、n型にドープしてもよい。さらに、GaAsとAlGaAsとの組み合わせ、InGaAsとAlGaAsとの組み合わせ、InGaAsとInAlAsとの組み合わせ又はInGaAsとInPとの組み合わせ等を用いてもよい。
【0048】
本実施形態においては、SBDの抵抗成分の低減及び放熱性の向上のためにn+−Si基板2を研磨した後、裏面電極1を形成したが、n+−Si基板2を研磨せずに直接裏面電極1を形成してもよい。また、本実施形態において示した半導体層等の厚さは、形成するSBDの特性に応じて任意に変更してよい。
【0049】
(第1の実施形態の第1変形例)
図3は本発明の第1の実施形態の第1変形例に係るSBDの構造を示している。図3において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。図3に示すように、本変形例のSBDにおいては、ビア8が基板2を貫通しており、オーミック電極7と裏面電極1とは、ビア8によって直接電気的に接続されている。
【0050】
本変形例のSBDにおいては、基板2を貫通させるビアホールを形成する必要があるが、基板2に電流が流れないため、第1の実施形態のSBDよりもオン抵抗を小さくすることができる。
【0051】
(第1の実施形態の第2変形例)
図4は本発明の第1の実施形態の第2変形例に係るSBDの構造を示している。図4において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。図4に示すように、本変形例のSBDはショットキー電極6がビア8により基板2と接続されており、ショットキー電極6が裏面に引き出されている。また、ビア8と2DEGとの電気的なショートを防ぐために、ビアホール8aの側壁には窒化シリコン(SiN)からなる絶縁膜9が形成されている。
【0052】
本変形例のSBDは、ショットキー電極6が裏面電極と接続されいるため、逆バイアスを印加する際に、空乏層がショットキー電極6からだけでなく基板2からも広がるため、電界集中が発生しないので、SBDの耐圧が向上する。
【0053】
(第2の実施形態)
以下に、本発明の第2の実施形態に係るSBDについて図を参照して説明する。図5(a)及び図5(b)は本実施形態のSBDであり、(a)は平面の構造を示し、(b)は(a)のVb−Vb線における断面の構造を示している。図5において図1と同一の構成要素については同一の符号を附すことにより説明を省略する。
【0054】
図5(a)に示すように本実施形態のSBDにおいては、ショットキー電極6をオーミック電極7を取り囲む平面円形状の領域の外周に沿って形成している。2次元電子ガスを利用したSBDにおいては、ショットキー電極とオーミック電極との間を基板に対して並行に順方向電流が流れる。従って、SBDに大電流を流すためにはショットキー電極6とオーミック電極7とが対向して配置されている部分の長さをできるだけ長くする必要がある。
【0055】
本変形例のSBDにおいては、中央部に設けられた円板状のオーミック電極7の周りを取り囲むように間隔をあけて円環状のショットキー電極6が形成されている。従って、オーミック電極7とショットキー電極6とが対向する部分の長さが最大となり、SBDに流すことができる電流を増大させることができる。また、ショットキー電極が円環状に設けられているため、電界集中が生じにくくなり耐圧も向上する。
【0056】
以下に、本実施形態のSBDの製造方法について説明する。図6は本実施形態のSBDの各工程における断面の状態を工程順に示している。なお、図6(a)の第2の半導体層5を形成するまでの工程は第1の実施形態と同一であるため説明を省略する。
【0057】
図6(a)に示すように第2の半導体層5、第1の半導体層4及びバッファ層3を貫通する深さが1.7μmで直径が10μmの貫通孔8aをドライエッチングにより形成する。
【0058】
次に、図6(b)に示すようにビアホール8aの内部及び第2の半導体層5のビアホール8aの周辺部分に厚さがそれぞれ10nm、200nm、50nm及び500nmのTi、Al、Ti及びAuを順に蒸着した後、リフトオフし、さらに600℃の温度で熱処理を行うことにより外形が円形のオーミック電極7及びビア8を形成する。
【0059】
次に、図6(c)に示すように順に積層された厚さがそれぞれ50nm及び200nmのNi及びAuからなるショットキー電極6を蒸着とリフトオフとにより形成する。この際に、下層のレジストが上層のレジストよりも後退する2層レジストを用いることにより、ショットキー電極6が完全に閉じた形であってもリフトオフを容易に行うことができるので、オーミック電極7を取り囲む円環状のショットキー電極6を形成することができる。続いて、第1の実施形態と同様にしてn+−Si基板2の裏面に裏面電極1を形成する。
【0060】
SBDに流すことができる電流を増大させるためには、オーミック電極7に対向するショットキー電極6の電極長を長くする必要がある。通常の直線状のショットキー電極とオーミック電極とを平行に配置したSBDにおいては、ショットキー電極の電極長を長くするためにはオーミック電極の電極長も長くする必要があり占有面積が増大する。本実施形態のSBDにおいては、ショットキー電極6はオーミック電極7を円環状に囲んでいるため、オーミック電極7を小さくした場合にも、ショットキー電極6の電極長を長くすることができる。従って、小型で大電流を取り扱うことができるSBDを実現することが可能となる。
【0061】
なお、本実施形態において、ショットキー電極6をオーミック電極7を取り囲む円環状としたが、オーミック電極7を取り囲む構造であればよく、ショットキー電極6の外周の形状を4角形や6角形等としてもよい。また、ショットキー電極6の内周の形状と外周の形状とは一致していても、不一致であってもよい。但し、ショットキー電極6とオーミック電極7との間隔をできるだけ等間隔に保つために、ショットキー電極6の内周の平面形状とオーミック電極7の平面形状とは、相似の形状とすることが好ましい。
【0062】
また、本実施形態においては、オーミック電極7を裏面に引き出したが、第1の実施形態の第2変形例と同様にショットキー電極6を裏面に引き出してもよい。
【0063】
(第2の実施形態の一変形例)
図7(a)及び図7(b)は本発明の第2の実施形態の一変形例に係るSBDであり、(a)は平面の構造を示し、(b)は(a)のVIIb−VIIb線における断面の構造を示している。図7において図5と同一の構成要素には同一の符号を附すことにより説明を省略する。
【0064】
図7に示すように、本変形例のSBDにおいては、第2の実施形態のSBD異なりショットキー電極6はオーミック電極7を完全に取り囲む円環状ではなく切り欠き部分を有している。
【0065】
このようにショットキー電極6が切り欠き部分を有している場合には、オーミック電極7とショットキー電極6とが対向する部分の長さが短くなるが、ショットキー電極6を形成する際に、第2の実施形態と異なり2層レジストを用いなくても、1層レジストを用いたリフトオフ方においてショットキー電極6を容易に製造することが可能となる。
【0066】
(第3の実施形態)
以下に、本発明の第3の実施形態に係るSBDについて図を参照して説明する。図8は本実施形態のSBDの断面の構造を示している。図8において図5と同一の構成要素には同一の符号を附すことにより説明を省略する。図8に示すように、本実施例のSBDは、第2の実施形態と同一構成のSBDにおける第2の半導体層5の上にショットキー電極6及びオーミック電極7を覆うように厚さが3μmのベンゾシクロブテン(BCB)からなる絶縁膜21が形成されている。また、絶縁膜21の上には厚さがそれぞれ150nm、2μmのチタン(Ti)及び金(Au)からなる引き出し電極22が形成されており、引き出し電極22とショットキー電極6とは、絶縁膜21を貫通するビア23により電気的に接続されている。
【0067】
以下に、本実施形態のSBDの製造方法の一例を示す。図9は本実施形態のSBDの各製造工程における断面の状態を工程順に示している。なお、図9(a)の裏面電極1を形成するまでの工程は第2の実施形態と同一であるため、説明を省略する。
【0068】
まず、図9(a)に示すように第2の実施形態と同じ構成のSBDを形成した後、スピンコートとその後のベーキングにより第2の半導体層5の上に絶縁膜21として厚さが3μmのBCBを形成するする。次に、図9(b)に示すように形成した絶縁膜21の上にレジストを用いて所定のマスクを形成した後、ドライエッチングを行い、絶縁膜21を貫通するビアホール23aを形成して、ショットキー電極6を露出させる。次に、絶縁膜21の全面に厚さがそれぞれ150nm及び200nmのチタン(Ti)及び金(Au)を蒸着した後、レジストを用いてパターニングを行い、厚さが2μmの金メッキを選択的に行う。次に、レジストを除去して不要なTi及びAuをウエットエッチングにより除去して、図9(c)に示すようにビア23と引き出し電極22を同時に形成する。
【0069】
本実施形態のSBDにおいては、引き出し電極22をボンディングパッドとすることができるため、SBDのチップ面積を小さくすることが可能となり、低コスト化に有利となる。また、ショットキー電極6から配線を引き出す距離が短くなるため、オン抵抗が低くなるという効果もある。さらに、オーミック電極7からの電界は、引き出し電極22の方向にも印加されるため、オーミック電極7とショットキー電極6との間に発生する電界が分散されるので、SBDの耐圧が大幅に向上する。これはFETの場合でよく用いられるフィールドプレート電極と同じ効果によるものである。
【0070】
なお、所望の耐圧が得られる膜厚を有していれば、絶縁膜としてBCB膜の代わりに、ポリイミド、酸化シリコン(SiO2)又は窒化シリコン(SiN)等の膜を用いても構わない。また、絶縁膜の膜厚は必要とする耐圧及び装置のサイズ等により選択する。
【0071】
本実施形態においては、第2の実施形態のSBDに引き出し電極を付加する構成としたが、同様にして第1の実施形態のSBD等に引き出し電極を設けてもよい。
【0072】
(第4の実施形態)
以下に、本発明の第4の実施形態に係るSBDについて図を参照して説明する。図10は本実施形態のSBDの断面の構造を示している。図10において図5と同一の構成要素には同一の符号を附すことにより説明を省略する。図10に示すように、本実施例のSBDは、第2の実施形態のSBDのショットキー電極6の外側にSBDを取り囲む高抵抗領域31が設けられている。
【0073】
以下に、本実施形態のSBDの製造方法の一例を示す。図11は本実施形態のSBDの各製造工程における断面の状態を工程順に示している。なお、図11(a)の第2の半導体層5を形成するまでの工程は第2の実施形態と同一であるため、説明を省略する。
【0074】
図11(a)に示すように、第2の半導体層5を形成した後、ショットキー電極6を形成する領域及びその内側の領域をシリコン膜30によりマスクする。次に、図11(b)に示すように、酸素雰囲気中において1000℃の温度で20分間熱処理を行うことにより、第2の半導体層5及び第1の半導体層4の所定の領域を熱酸化して高抵抗領域31を形成する。次に、図11(c)に示すように第2の実施形態と同様にして、貫通孔8aをドライエッチングにより形成する。続いて、ビア8及びオーミック電極7を同時に形成した後熱処理を行い、さらにショットキー電極6及び裏面電極1を形成する。
【0075】
本実施形態のSBDにおいては、ショットキー電極6の外側にSBDを取り囲む高抵抗領域31が存在している。このため、ショットキー電極6に逆バイアスを印加した際に発生する空乏層が、結晶状態の劣るSBDの端部に広がることにより生じる耐圧の低下を防止することができる。
【0076】
図12はオーミック電極に正の電圧を印加した場合の電流−電圧特性のグラフであり、高抵抗領域の形成による耐圧の変化を示している。図12において横軸はバイアス電圧VRであり、縦軸はバイアス電流IRである。図12の波線で示すように高抵抗領域を設けていないSBDの耐圧は220Vであった。一方、図12の実線で示すように高抵抗領域を設けたSBDの耐圧は310Vであり、高抵抗領域を設けることにより耐圧が90V向上していることが明らかである。
【0077】
なお、本実施形態において高抵抗領域は、抵抗値が1×104Ωcm以上の領域であればよく、1×106Ωcm以上であることが好ましい。また、熱処理に代えて、イオン注入法により形成してもよい。この場合には例えば、窒素イオンを100KeVの加速電圧で、4×1013cm-2のドーズ量となるように注入すればよい。
【0078】
また、本実施形態のSBDにおいても、第3の実施形態と同様に引き出し電極を設けてもよい。
【0079】
(第5の実施形態)
以下に、本発明の第5の実施形態に係るダイオードアレイについて図を参照して説明する。図13(a)及び図13(b)は本実施形態のダイオードアレイであり、(a)は平面の構造を示し、(b)は(a)のXIIIb−XIIIb線における断面の構造を示している。
【0080】
図13に示すように、本実施形態のダイオードアレイはショットキー電極6の外周の平面形状が6角形をしたSBDが、ショットキー電極6を互いに接するようにして縦に4個、横に6個配置されている。
【0081】
各SBDのオーミック電極7は、第2の半導体層5、第1の半導体層4及びバッファ層3を貫通するビア8によりn+−Si基板2と電気的に接続され、さらにn+−Si基板2の裏面に形成された裏面電極1と電気的に接続されている。なお、ビア8は開口部であるビアホールの底面及び側面が金属に覆われた構造であっても、ビアホールに金属が充填された構造であってもよい。
【0082】
第2の半導体層5の上には各ショットキー電極6及び各オーミック電極7を覆うようにBCBからなる絶縁膜21が形成されており、絶縁膜21の上には引き出し電極22が形成されている。各ショットキー電極6は絶縁膜21を貫通するビア23により引き出し電極22に接続されている。従って、各ショットキー電極6及び各オーミック電極7はそれぞれ並列に接続されており、ダイオードアレイに含まれるすべてのSBDは並列に接続されている。
【0083】
また、ダイオードアレイの周囲には高抵抗領域(素子分離領域)51が形成されており、結晶状態の劣る半導体層の端部に空乏層が広がるのを防止し、ダイオードアレイの耐圧が低下することを防止している。
【0084】
通常、ショットキー電極の1mmあたりに流すことができる電流値は250mA程度である。従って、10AのSBDであればショットキー電極の長さは40mm程度必要となり、この条件を満たすSBDの直径は約12mmとなる。一方、SBDを2次元的に配置したダイオードアレイにより形成する場合には、直径40μmのSBDを縦に15個、横に22個配置すればよく、600μm×880μmの範囲内に収めることができる。
【0085】
さらに、ダイオードアレイを構成するSBDのショットキー電極6の外周の平面形状を4角形又は6角形とすることにより2次元的に隙間なく敷き詰めることが可能となり、さらに占有面積を低減することができる。例えば、ショットキー電極6の外周の平面形状が6角形のSBDを15個×22個並べて10Aのダイオードアレイを形成する場合には、一辺の長さを約20μmとすればよく、約520μm×660μmの範囲に収めることが可能となる。
【0086】
ショットキー電極6の外周の平面形状を4角形とした場合には、図14に示すように各SBDを碁盤目状に配置することができ、最外周のSBDを囲む閉曲線の形状に凹凸がないため、チップ面積を有効に使うことができる。また、ショットキー電極6の外周の平面形状を4角形とした場合にも、図15に示すように隣り合う列においてSBDの配置をSBDの半分の長さだけ縦方向にずらすことにより、SBDを碁盤目状に配置した場合と比べて最短の貫通孔の間隔が2/√3倍となるため、SBDの動作時の放熱を改善することができる。
【0087】
ショットキー電極6の外周の平面形状を4角形とした場合には、図16(a)に示すように、ショットキー電極6とオーミック電極7との最短の間隔をaとすると、領域73は間隔がaよりも長くなる。その結果、領域73においては両電極の間隔がaである領域に対して、順バイアスの場合の電流分布や逆バイアスの場合の空乏層の広がりなどの電気的な動作が不均一となる。電気的な動作が不均一となる領域73の面積の総計は1辺がaの正方形が4個あるため、4a2となる。
【0088】
一方、ショットキー電極6の外周の平面形状が6角形のSBDにおいては、ショットキー電極6とオーミック電極7との最短の間隔aよりも間隔が長くなる領域73は図16(b)に示すようになる。電気的動作が不均一となる領域73の面積の総計は底辺の長さがaで、高さがa/√3の直角3角形が12個分あるため、約3.46a2となる。ショットキー電極の外周の平面形状が6角形である場合の方が、4角形の場合よりも電気的な動作が不均一となる領域の面積の比率が小さくなり、より安定に動作するSBDを実現することができる。
【0089】
ショットキー電極6の外周の平面形状を円形とした場合にはSBDの動作が不均一となる領域はなくなるが、この場合に2次元的に隙間なく敷き詰めることができないため、チップ面積を効率良く使うことができない。
【産業上の利用可能性】
【0090】
本発明のショットキーバリアダイオード及びダイオードアレイは、耐圧が高く且つオン抵抗が低い上に、チップ面積が小さいため、2次元電子ガスを用いたショットキーバリアダイオード及びダイオードアレイ等として有用である。
【図面の簡単な説明】
【0091】
【図1】(a)及び(b)は、本発明の第1の実施形態に係るショットキーバリアダイオードの構造を示し、(a)は平面図であり、(b)は(a)のIb−Ib線における断面図である。
【図2】本発明の第1の実施形態に係るショットキーバリアダイオードの製造工程を工程順に示す断面図である。
【図3】本発明の第1の実施形態の第1変形例に係るショットキーバリアダイオードの構造を示す断面図である。
【図4】本発明の第1の実施形態の第2変形例に係るショットキーバリアダイオードの構造を示す断面図である。
【図5】(a)及び(b)は、本発明の第2の実施形態に係るショットキーバリアダイオードの構造を示し、(a)は平面図であり、(b)は(a)のVb−Vb線における断面図である。
【図6】本発明の第2の実施形態に係るショットキーバリアダイオードの製造工程を工程順に示す断面図である。
【図7】(a)及び(b)は、本発明の第2の実施形態の一変形例に係るショットキーバリアダイオードの構造を示し、(a)は平面図であり、(b)は(a)のVIIb−VIIb線における断面図である。
【図8】本発明の第3の実施形態に係るショットキーバリアダイオードの構造を示す断面図である。
【図9】本発明の第3の実施形態に係るショットキーバリアダイオードの製造工程を工程順に示す断面図である。
【図10】本発明の第4の実施形態に係るショットキーバリアダイオードの構造を示す断面図である。
【図11】本発明の第4の実施形態に係るショットキーバリアダイオードの製造工程を工程順に示す断面図である。
【図12】本発明の第4の実施形態に係るショットキーバリアダイオードの耐圧を示すグラフである。
【図13】(a)及び(b)は、本発明の第5の実施形態に係るダイオードアレイの構造を示し、(a)は平面図であり、(b)は(a)のXIIIb−XIIIb線における断面図である。
【図14】本発明の第5の実施形態に係るダイオードアレイの平面配置の一例を示す平面図である。
【図15】本発明の第5の実施形態に係るダイオードアレイの平面配置の他の例を示す平面図である。
【図16】本発明の第5の実施形態に係るダイオードアレイを形成するショットキーバリアダイオードに生じる動作不均一領域を示す平面図である。
【図17】第1の従来例に係るショットキーバリアダイオードを示す断面図である。
【図18】第2の従来例に係るショットキーバリアダイオードを示す断面図である。
【符号の説明】
【0092】
1 裏面電極
2 n型シリコン基板
3 バッファ層
4 第1の半導体層
5 第2の半導体層
6 ショットキー電極
7 オーミック電極
8 ビア
8a ビアホール
9 絶縁膜
21 絶縁膜
22 引き出し電極
23 ビア
23a ビアホール
30 シリコン膜
31 高抵抗領域
51 高抵抗領域
73 動作不均一領域
【特許請求の範囲】
【請求項1】
半導体基板の上にバッファ層を介在させて順次形成された第1の半導体層及び第2の半導体層と、
前記第2の半導体層の上に互いに間隔をおいて形成されたショットキー電極とオーミック電極と、
前記半導体基板の裏面に形成された裏面電極とを備え、
前記ショットキー電極又はオーミック電極は、少なくとも前記バッファ層を貫通するビアを介在させて前記裏面電極と電気的に接続されていることを特徴とするショットキーバリアダイオード。
【請求項2】
前記バッファ層は、前記半導体基板と比べて高抵抗であることを特徴とする請求項1に記載のショットキーバリアダイオード。
【請求項3】
前記ビアは、前記半導体基板を貫通していることを特徴とする請求項1又は2に記載のショットキーバリアダイオード。
【請求項4】
前記ビアは、前記半導体基板を貫通していないことを特徴とする請求項1又は2に記載のショットキーバリアダイオード。
【請求項5】
前記ショットキー電極は、前記オーミック電極の周囲を囲むように形成されていることを特徴とする請求項1から4のいずれか1項に記載のショットキーバリアダイオード。
【請求項6】
前記オーミック電極は平面円形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は円形状であることを特徴とする請求項5に記載のショットキーバリアダイオード。
【請求項7】
前記オーミック電極は平面4角形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は4角形状であることを特徴とする請求項5に記載のショットキーバリアダイオード。
【請求項8】
前記オーミック電極は平面6角形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は6角形状であることを特徴とする請求項5に記載のショットキーバリアダイオード。
【請求項9】
前記ショットキー電極の外周の平面形状は、該ショットキー電極の内周の平面形状と相似していることを特徴とする請求項5から8のいずれか1項に記載のショットキーバリアダイオード。
【請求項10】
前記ショットキー電極は、少なくとも1つの切り欠き部分を有していることを特徴とする請求項5から9のいずれか1項に記載のショットキーバリアダイオード。
【請求項11】
前記ショットキー電極及びオーミック電極の電極の上に形成された第1の絶縁膜と、
該第1の絶縁膜の上に形成された引き出し電極とをさらに備え、
前記ショットキー電極及びオーミック電極のうち前記裏面電極と接続された電極と異なる電極が前記引き出し電極と接続されていることを特徴とする請求項1から10のいずれか1項に記載のショットキーバリアダイオード。
【請求項12】
前記裏面電極と電気的に接続されている電極は、前記オーミック電極であることを特徴とする請求項1から11のいずれか1項に記載のショットキーバリアダイオード。
【請求項13】
前記裏面電極と電気的に接続されている電極は、前記ショットキー電極であり、
前記ビアの側壁には第2の絶縁膜が形成されていることを特徴とする1から11のいずれか1項に記載のショットキーバリアダイオード。
【請求項14】
前記ショットキー電極の前記オーミック電極と対向する側と反対の側には、前記ショットキー電極を囲む前記第1の半導体層及び第2の半導体層からなる領域と比べて高抵抗の領域が設けられていることを特徴とする請求項5から13のいずれか1項に記載のショットキーバリアダイオード。
【請求項15】
前記半導体基板は、シリコン、炭化シリコン又は窒化ガリウムであることを特徴とする請求項1から14のいずれか1項に記載のショットキーバリアダイオード。
【請求項16】
前記第1の半導体層及び第2の半導体層は、それぞれ一般式がInaGabAlcBdN(但し、0≦a、b、c、d≦1、a+b+c+d=1である。)で表される化合物であり、且つ、第2の半導体層は第1の半導体層と比べてバンドギャップが大きいことを特徴とする請求項1から15のいずれか1項に記載のショットキーバリアダイオード。
【請求項17】
1つの半導体基板の上に形成された複数のショットキーバリアダイオードが互いに並列に接続されたダイオードアレイであって、
前記複数のショットキーバリアダイオードは、半導体基板の上にバッファ層を介在させて順に形成された第1の半導体層及び第2の半導体層と、
それぞれが該第2の半導体層の上に互いに間隔をおいて形成されたショットキー電極及びオーミック電極である複数の電極対と、
前記第2の半導体層の上に前記複数の電極対を覆うように形成された第1の絶縁膜と、
該第1の絶縁膜の上に形成された引き出し電極と、
前記半導体基板の裏面に形成された裏面電極とを備え、
前記複数の電極対における前記ショットキー電極及びオーミック電極のうちの一方は、少なくとも前記バッファ層を貫通するビアをそれぞれ介在させて前記裏面電極と電気的に接続され、
前記複数の電極対における前記ショットキー電極及びオーミック電極のうちの他方は、前記引き出し電極と電気的に接続されていることを特徴とするダイオードアレイ。
【請求項18】
前記各ショットキー電極は、前記各オーミック電極の周囲を囲むように形成されていることを特徴とする請求項17に記載のダイオードアレイ。
【請求項19】
前記各オーミック電極は平面円形状を有し、前記各ショットキー電極の前記各オーミック電極と対向する辺の形状はそれぞれ円形状であることを特徴とする請求項18に記載のダイオードアレイ。
【請求項20】
前記各オーミック電極は平面4角形状を有し、前記各ショットキー電極の前記各オーミック電極と対向する辺の形状はそれぞれ4角形状であることを特徴とする請求項18に記載のダイオードアレイ。
【請求項21】
前記各オーミック電極は平面6角形状を有し、前記各ショットキー電極の前記各オーミック電極と対向する辺の形状はそれぞれ6角形状であることを特徴とする請求項18に記載のダイオードアレイ。
【請求項22】
前記各ショットキー電極の外周の平面形状は、該ショットキー電極の内周の平面形状と相似していることを特徴とする請求項18から21のいずれか1項に記載のショットキーバリアダイオード。
【請求項23】
前記各ショットキー電極は、少なくとも1つの切り欠き部分を有していることを特徴とする請求項18から22のいずれか1項に記載のショットキーバリアダイオード。
【請求項24】
前記複数のショットキーバリアダイオードのうち隣り合うショットキーバリアダイオードは、互いに接するように配置されていることを特徴とする請求項17から23に記載のダイオードアレイ。
【請求項25】
前記複数のショットキーバリアダイオードが設けられている領域は、該領域の外周部を前記第1の半導体層及び第2の半導体層からなる領域と比べて高抵抗の領域に囲まれていることを特徴とする請求項17から24のいずれか1項に記載のダイオードアレイ。
【請求項26】
前記半導体基板は、シリコン、炭化シリコン又は窒化ガリウムであることを特徴とする請求項17から25のいずれか1項に記載のダイオードアレイ。
【請求項27】
前記第1の半導体層及び第2の半導体層は、それぞれ一般式がInaGabAlcBdN(但し、0≦a、b、c、d≦1、a+b+c+d=1である。)で表される化合物であり、且つ、第2の半導体層は第1の半導体層と比べてバンドギャップが大きいことを特徴とする請求項17から26のいずれか1項に記載のダイオードアレイ。
【請求項1】
半導体基板の上にバッファ層を介在させて順次形成された第1の半導体層及び第2の半導体層と、
前記第2の半導体層の上に互いに間隔をおいて形成されたショットキー電極とオーミック電極と、
前記半導体基板の裏面に形成された裏面電極とを備え、
前記ショットキー電極又はオーミック電極は、少なくとも前記バッファ層を貫通するビアを介在させて前記裏面電極と電気的に接続されていることを特徴とするショットキーバリアダイオード。
【請求項2】
前記バッファ層は、前記半導体基板と比べて高抵抗であることを特徴とする請求項1に記載のショットキーバリアダイオード。
【請求項3】
前記ビアは、前記半導体基板を貫通していることを特徴とする請求項1又は2に記載のショットキーバリアダイオード。
【請求項4】
前記ビアは、前記半導体基板を貫通していないことを特徴とする請求項1又は2に記載のショットキーバリアダイオード。
【請求項5】
前記ショットキー電極は、前記オーミック電極の周囲を囲むように形成されていることを特徴とする請求項1から4のいずれか1項に記載のショットキーバリアダイオード。
【請求項6】
前記オーミック電極は平面円形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は円形状であることを特徴とする請求項5に記載のショットキーバリアダイオード。
【請求項7】
前記オーミック電極は平面4角形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は4角形状であることを特徴とする請求項5に記載のショットキーバリアダイオード。
【請求項8】
前記オーミック電極は平面6角形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は6角形状であることを特徴とする請求項5に記載のショットキーバリアダイオード。
【請求項9】
前記ショットキー電極の外周の平面形状は、該ショットキー電極の内周の平面形状と相似していることを特徴とする請求項5から8のいずれか1項に記載のショットキーバリアダイオード。
【請求項10】
前記ショットキー電極は、少なくとも1つの切り欠き部分を有していることを特徴とする請求項5から9のいずれか1項に記載のショットキーバリアダイオード。
【請求項11】
前記ショットキー電極及びオーミック電極の電極の上に形成された第1の絶縁膜と、
該第1の絶縁膜の上に形成された引き出し電極とをさらに備え、
前記ショットキー電極及びオーミック電極のうち前記裏面電極と接続された電極と異なる電極が前記引き出し電極と接続されていることを特徴とする請求項1から10のいずれか1項に記載のショットキーバリアダイオード。
【請求項12】
前記裏面電極と電気的に接続されている電極は、前記オーミック電極であることを特徴とする請求項1から11のいずれか1項に記載のショットキーバリアダイオード。
【請求項13】
前記裏面電極と電気的に接続されている電極は、前記ショットキー電極であり、
前記ビアの側壁には第2の絶縁膜が形成されていることを特徴とする1から11のいずれか1項に記載のショットキーバリアダイオード。
【請求項14】
前記ショットキー電極の前記オーミック電極と対向する側と反対の側には、前記ショットキー電極を囲む前記第1の半導体層及び第2の半導体層からなる領域と比べて高抵抗の領域が設けられていることを特徴とする請求項5から13のいずれか1項に記載のショットキーバリアダイオード。
【請求項15】
前記半導体基板は、シリコン、炭化シリコン又は窒化ガリウムであることを特徴とする請求項1から14のいずれか1項に記載のショットキーバリアダイオード。
【請求項16】
前記第1の半導体層及び第2の半導体層は、それぞれ一般式がInaGabAlcBdN(但し、0≦a、b、c、d≦1、a+b+c+d=1である。)で表される化合物であり、且つ、第2の半導体層は第1の半導体層と比べてバンドギャップが大きいことを特徴とする請求項1から15のいずれか1項に記載のショットキーバリアダイオード。
【請求項17】
1つの半導体基板の上に形成された複数のショットキーバリアダイオードが互いに並列に接続されたダイオードアレイであって、
前記複数のショットキーバリアダイオードは、半導体基板の上にバッファ層を介在させて順に形成された第1の半導体層及び第2の半導体層と、
それぞれが該第2の半導体層の上に互いに間隔をおいて形成されたショットキー電極及びオーミック電極である複数の電極対と、
前記第2の半導体層の上に前記複数の電極対を覆うように形成された第1の絶縁膜と、
該第1の絶縁膜の上に形成された引き出し電極と、
前記半導体基板の裏面に形成された裏面電極とを備え、
前記複数の電極対における前記ショットキー電極及びオーミック電極のうちの一方は、少なくとも前記バッファ層を貫通するビアをそれぞれ介在させて前記裏面電極と電気的に接続され、
前記複数の電極対における前記ショットキー電極及びオーミック電極のうちの他方は、前記引き出し電極と電気的に接続されていることを特徴とするダイオードアレイ。
【請求項18】
前記各ショットキー電極は、前記各オーミック電極の周囲を囲むように形成されていることを特徴とする請求項17に記載のダイオードアレイ。
【請求項19】
前記各オーミック電極は平面円形状を有し、前記各ショットキー電極の前記各オーミック電極と対向する辺の形状はそれぞれ円形状であることを特徴とする請求項18に記載のダイオードアレイ。
【請求項20】
前記各オーミック電極は平面4角形状を有し、前記各ショットキー電極の前記各オーミック電極と対向する辺の形状はそれぞれ4角形状であることを特徴とする請求項18に記載のダイオードアレイ。
【請求項21】
前記各オーミック電極は平面6角形状を有し、前記各ショットキー電極の前記各オーミック電極と対向する辺の形状はそれぞれ6角形状であることを特徴とする請求項18に記載のダイオードアレイ。
【請求項22】
前記各ショットキー電極の外周の平面形状は、該ショットキー電極の内周の平面形状と相似していることを特徴とする請求項18から21のいずれか1項に記載のショットキーバリアダイオード。
【請求項23】
前記各ショットキー電極は、少なくとも1つの切り欠き部分を有していることを特徴とする請求項18から22のいずれか1項に記載のショットキーバリアダイオード。
【請求項24】
前記複数のショットキーバリアダイオードのうち隣り合うショットキーバリアダイオードは、互いに接するように配置されていることを特徴とする請求項17から23に記載のダイオードアレイ。
【請求項25】
前記複数のショットキーバリアダイオードが設けられている領域は、該領域の外周部を前記第1の半導体層及び第2の半導体層からなる領域と比べて高抵抗の領域に囲まれていることを特徴とする請求項17から24のいずれか1項に記載のダイオードアレイ。
【請求項26】
前記半導体基板は、シリコン、炭化シリコン又は窒化ガリウムであることを特徴とする請求項17から25のいずれか1項に記載のダイオードアレイ。
【請求項27】
前記第1の半導体層及び第2の半導体層は、それぞれ一般式がInaGabAlcBdN(但し、0≦a、b、c、d≦1、a+b+c+d=1である。)で表される化合物であり、且つ、第2の半導体層は第1の半導体層と比べてバンドギャップが大きいことを特徴とする請求項17から26のいずれか1項に記載のダイオードアレイ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2006−156457(P2006−156457A)
【公開日】平成18年6月15日(2006.6.15)
【国際特許分類】
【出願番号】特願2004−340531(P2004−340531)
【出願日】平成16年11月25日(2004.11.25)
【出願人】(000005821)松下電器産業株式会社 (73,050)
【Fターム(参考)】
【公開日】平成18年6月15日(2006.6.15)
【国際特許分類】
【出願日】平成16年11月25日(2004.11.25)
【出願人】(000005821)松下電器産業株式会社 (73,050)
【Fターム(参考)】
[ Back to top ]