トランジスタ基板及びトランジスタ基板の製造方法
【課題】ソース領域及びドレイン領域と、チャネル層との間で、良好な電気的接合を確保でき、かつオン電流の低下を防ぐことのできるトランジスタ素子及びその製造方法を提供する。
【解決手段】トランジスタ基板1は、基板100上に配置されたゲート電極200と、前ゲート電極200上に配置されたゲート絶縁膜310と、ゲート絶縁膜310上の、互いにゲート電極200を挟んで対向する位置に形成されたソース電極710及びドレイン電極720と、ソース電極710上に形成されたソース領域と、ドレイン電極720上に形成されたドレイン領域と、ソース領域上、ドレイン領域上、及びソース領域と前記ドレイン領域との間のゲート絶縁膜310上に配置され結晶性シリコンを含む半導体膜420と、を備える。
【解決手段】トランジスタ基板1は、基板100上に配置されたゲート電極200と、前ゲート電極200上に配置されたゲート絶縁膜310と、ゲート絶縁膜310上の、互いにゲート電極200を挟んで対向する位置に形成されたソース電極710及びドレイン電極720と、ソース電極710上に形成されたソース領域と、ドレイン電極720上に形成されたドレイン領域と、ソース領域上、ドレイン領域上、及びソース領域と前記ドレイン領域との間のゲート絶縁膜310上に配置され結晶性シリコンを含む半導体膜420と、を備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、トランジスタ基板及びトランジスタ基板の製造方法に関する。
【背景技術】
【0002】
微結晶シリコン膜をチャネル層として備えるトランジスタの場合、オン特性の観点から、微結晶シリコン膜は結晶化度が高く、かつインキュベーション層が薄いことが好ましい。このような微結晶シリコン膜を得る方法としては、成膜時のパワー密度を大きくする、成膜時の圧力を高くする、膜厚を大きくする、微結晶シリコン膜が形成されるゲート絶縁膜の表面に対して予めプラズマ処理を施す、等の方法が知られている。しかし、上記の方法により得られた微結晶シリコン膜は、平坦性が低いという問題がある。
【0003】
微結晶シリコン膜の平坦性は、微結晶シリコン膜の結晶化度が高いほど低下する傾向が見られる。この原因の一つは、上記の方法により得られた結晶化度の高い微結晶シリコン膜は、膜面に対して垂直方向に成長した、柱状の結晶を多数含んでいるためである。
【0004】
通常のトランジスタにおいては、微結晶シリコン膜の上に、ソース領域及びドレイン領域が形成される。微結晶シリコン膜の平坦性が低い場合、ソース領域及びドレイン領域と、チャネル層としての微結晶シリコン膜との間で良好な電気的接合が得られない。この結果、導通不良等の欠陥が生じる場合がある。
【0005】
また、結晶の内部と比較して、複数の柱状結晶の間隙では結晶構造が疎になりやすい。このため微結晶シリコン膜をチャネル層として薄膜トランジスタを製造する際、以下の問題が生じてしまう。シリコン膜を大気環境下にさらした場合シリコン薄膜表面はすみやかに酸化され、表面に絶縁性の酸化シリコン薄膜が形成される。そのためシリコン薄膜をチャネル層とする通常の薄膜トランジスタにおいては、シリコン膜の上にソース領域及びドレイン領域が形成する前に、基板をフッ化アンモニウム溶液等の溶液で洗浄して酸化シリコン膜を取り除く必要がある。柱状結晶の間隙の結晶構造が疎である微結晶シリコン膜がフッ化アンモニウム溶液にさらされた場合、間隙から液が浸透し、表面の酸化シリコン膜だけでなく、間隙に生じている酸化シリコン膜も溶解される。そのため微結晶シリコン膜
の内部が損傷して膜の密着性が低下し、最終的に膜剥離を引き起こしてしまう。フッ化アンモニウム溶液処理の工程で膜剥離が生じなくても、膜の密着性は低下しているので、その後の洗浄工程の段階で、膜剥離が生じてしまう事も起こりうる。
【0006】
特許文献1には、微結晶シリコン膜の上に、アモルファスシリコン膜が形成されたトランジスタが開示されている。一例として、膜厚が100〜300Å(10〜30nm)の微結晶シリコン膜の上に、膜厚が1100Å(110nm)のアモルファスシリコン膜が形成されたトランジスタが記載されている。微結晶シリコン膜の場合に比べ、アモルファスシリコン膜の平坦性を高くすることは比較的容易である。アモルファスシリコン膜で微結晶シリコン膜を覆うことにより、チャネル層の表面の平坦性が改善される。この結果、ソース領域及びドレイン領域と、チャネル層との間で、良好な電気的接合が得られる。またフッ化アンモニウム溶液処理工程の際も、微結晶シリコン膜の上をアモルファスシリコン膜が覆っているため、微結晶シリコン膜は直接液にさらされず、膜の密着性が低下する問題も生じない。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2004−304140号公報
【特許文献2】特開平9−92841号公報
【特許文献3】特開平7−94749号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかし、特許文献1に開示されている構成では、微結晶シリコン膜の平坦性が特に低い場合、チャネル層の表面の平坦性の改善は十分なものではない。これは、下層のアモルファスシリコン膜の平坦性が、上層の微結晶シリコン膜の平坦性にある程度影響されるためである。もし十分な平坦性を得るためにアモルファスシリコン膜の膜厚をさらに大きくすると、チャネル層が厚くなる。チャネル層が厚くなると、膜面に対して垂直方向の電気抵抗が増大する。このため、トランジスタのオン電流が低下するという問題がある。
【0009】
本発明は、上記問題に鑑みなされたものであり、ソース領域及びドレイン領域とチャネル層との間で良好な電気的接合を確保でき、かつオン電流の低下を防ぐことのできるトランジスタ基板及びトランジスタ基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明の第1の観点に係るトランジスタ基板は、
基板上に配置されたゲート電極と、
前記ゲート電極上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上の、互いに前記ゲート電極を挟んで対向する位置に形成されたソース電極及びドレイン電極と、
前記ソース電極上に形成されたソース領域と、
前記ドレイン電極上に形成されたドレイン領域と、
前記ソース領域上、前記ドレイン領域上、及び前記ソース領域と前記ドレイン領域との間の前記ゲート絶縁膜上に配置され結晶性シリコンを含む半導体膜と、
を備えることを特徴とする。
【0011】
前記半導体膜は、微結晶シリコンを含むことが好ましい。
【0012】
前記半導体膜は、結晶化度が20〜80%であることが好ましい。
【0013】
前記半導体膜の膜厚は、25〜300nmとすることができる。
【0014】
また、前記トランジスタ基板は、
前記半導体膜上に層間絶縁膜を備えていてもよい。
【0015】
また、前記トランジスタ基板は光を発する発光素子を更に備え、前記発光素子が光を発するように駆動してもよい。
【0016】
本発明の第2の観点に係るトランジスタ基板の製造方法は、
ゲート電極、ソース電極及びドレイン電極を有するトランジスタを備えるトランジスタ基板の製造方法において、
前記ソース電極上及び前記ドレイン電極上にそれぞれソース領域及びドレイン領域を形成する工程と、
前記ソース領域上、前記ドレイン領域上、及び前記ソース領域と前記ドレイン領域との間の領域上に配置される結晶性シリコンを含む半導体膜を形成する工程と、
を備えることを特徴とする。
【0017】
前記半導体膜の膜厚は、25〜300nmとすることができる。
【発明の効果】
【0018】
本発明によれば、ソース領域及びドレイン領域とチャネル層との間で良好な電気的接合を確保でき、かつオン電流の低下を防ぐことのできるトランジスタ基板及びその製造方法を提供できる。
【図面の簡単な説明】
【0019】
【図1】本発明の実施形態に係るトランジスタ基板を、基板側から見た平面図である。
【図2】図1に示したトランジスタ基板の、A−A’線断面図である。
【図3A】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図3B】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図3C】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図3D】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図3E】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図3F】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図3G】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図3H】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図4】本発明の実施形態に係るトランジスタ基板の動作を説明するための模式図である。
【図5】従来技術に係るトランジスタ基板の動作を説明するための模式図である。
【図6】ラマン分光法による結晶化度の測定方法を説明するための参考図である。
【図7】本発明の実施形態に係る有機EL表示装置を示す模式図である。
【図8】図7に示す有機EL表示装置の動作を説明するための等価回路図である。
【図9】図7に示す有機EL表示装置に含まれる画素の1つを拡大して示した上面図である。
【発明を実施するための形態】
【0020】
以下、本発明の実施形態に係るトランジスタ基板及びその製造方法について、図面を参照しながら説明する。
【0021】
本発明の実施形態に係るトランジスタ基板1は、図1及び図2に示すように、ガラス基板100と、ゲート電極200と、ゲート絶縁膜310と、層間絶縁膜320と、ソース電極710と、ドレイン電極720と、不純物層600と、半導体膜420と、を備える。
【0022】
トランジスタ基板1は、以下のようにして製造される。まず、ガラス基板100上に、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNb合金膜等からなるゲート導電膜が形成される。このゲート導電膜は、スパッタ法、真空蒸着法等によって形成される。次に、このゲート導電膜はパターニングされ、ガラス基板100上に、所定のパターンを有するゲート電極200が形成される。
【0023】
次に、図3Aに示すように、ゲート電極200上及びガラス基板100上に、ゲート絶縁膜310が形成される。ゲート絶縁膜310は、例えば窒化ケイ素、酸化ケイ素等からなる。ゲート絶縁膜310は、例えばCVD(Chemical Vapor Deposition)法等により形成される。
【0024】
次に、図3Bに示すように、ゲート絶縁膜310上に、例えばCr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNb合金膜等からなるソースドレイン膜700が形成される。ソースドレイン膜700は、例えばスパッタ法、真空蒸着法等によって形成される。
【0025】
次に、図3Cに示すように、ソースドレイン膜700がパターニングされることにより、ゲート絶縁膜310上に、所定のパターンを有するソース電極710及びドレイン電極720が形成される。
【0026】
次に、図3Dに示すように、ソース電極710、ドレイン電極720及びゲート絶縁膜310上に、不純物層600が形成される。不純物層600は、例えば、アルシン、ホスフィン等のドナー型不純物を含むSiH4ガスをプロセスガスとして用い、プラズマ処理によって成膜される。この場合、最終的に得られるトランジスタ基板1はn型トランジスタを備える。トランジスタの用途に応じて、例えばジボラン等のアクセプター型不純物を含むSiH4ガスを用いることもできる。その場合、最終的に得られるトランジスタ基板1はp型トランジスタを備える。
【0027】
次に、図3Eに示すように、不純物層600は、例えばドライエッチング等の方法によりパターニングされる。
【0028】
ここで、不純物層600は大気環境にさらされているため、通常その表面は酸化されている。この結果、不純物層600の表面は酸化シリコン薄膜で覆われている。このため、次工程において半導体膜420が成膜される前に、例えばフッ化アンモニウム溶液による洗浄処理が行われ、酸化シリコン薄膜が取り除かれる。
【0029】
次に、図3Fに示すように、不純物層600及びゲート絶縁膜310の上に半導体膜420が形成される。ここでは、半導体膜420はSiH4とH2ガスとの混合ガスをプロセスガスとして用い、プラズマ処理によって成膜されている。SiH4ガスに対するH2ガスの比率を上げ、さらにパワー密度及び圧力を高めることにより、半導体膜420の結晶化度を高めることができる。例えば、ガスの混合比率をSiH4/H2/Ar=20/4200/6000(体積比)とし、パワー密度を0.089W/cm2とし、圧力を900Paとすることで、良好な微結晶シリコンを含む結晶性シリコンからなる半導体膜420が得られることが確認されている。なお、これは一例であり、成膜条件は目的に応じて選択することができる。
【0030】
ここで、微結晶とは、例えば約50〜100nmの粒径を有する結晶を指す。本実施形態において、半導体膜420は約50〜100nmの粒径を有する結晶を多く含んでいることが好ましい。しかし、このことは、本発明の実施において用いられる半導体膜は50〜100nmの粒径を有する結晶のみから構成されていなければならない、ということを意味するものではない。結晶の粒径は、半導体膜の結晶化度を表すいくつかの指標のうちの一つである。半導体膜の結晶化度は他にも、種々の方法によって評価することができる。例えば、ラマン分光法により半導体膜のラマンスペクトルを測定し、その結果から結晶化度を算出することもできる。この方法により測定された半導体膜の結晶化度は、20〜80%であることが好ましい。半導体膜の結晶化度が20%未満の場合、半導体膜の電子移動度は低いため、オン特性の向上は十分なものではない。一方、半導体膜の結晶化度が80%を超える場合、半導体膜の電子移動度は高いため、良好なオン特性が得られるが、半導体膜の平坦性が極端に低くなるおそれがある。なお、ラマン分光法による結晶化度の算出方法については、後に詳しく述べる。
【0031】
次に、図3Gに示すように、半導体膜420はパターニングされる。
【0032】
次に、図3Hに示すように、半導体膜420上及びゲート絶縁膜310上に、層間絶縁膜320が形成される。層間絶縁膜320は、ゲート絶縁膜310と同様、例えば窒化ケイ素、酸化ケイ素等からなる。層間絶縁膜320は、例えばCVD法等により形成される。このようにして、トランジスタ基板1が得られる。
【0033】
図2に示すように、トランジスタ基板1では、チャネル層としての半導体膜420はそのガラス基板100側の面でソース領域及びドレイン領域と接している。この構成によれば、半導体膜420の平坦性が低い場合でも、ソース領域及びドレイン領域とチャネル層との間に良好な電気的接合が確保できる。この結果、半導体膜420の結晶化度を従来よりも高くすることが可能となる。結晶化度の高い微結晶シリコンを含む結晶性シリコンからなる半導体膜420は、良好な電子移動度を有する。このため、トランジスタ基板1は、良好なオン特性を示す。
【0034】
さらに、トランジスタ基板1は、そのオン特性がチャネル層の膜厚に影響されにくいという利点をも有する。従来技術に係るトランジスタの場合、図5に示すように、オン電流はチャネル層400とゲート絶縁膜310との界面付近を流れる。このときオン電流は、矢印で示されるように、チャネル層400の内部を、膜面に対して垂直方向に流れる必要がある。アモルファスシリコン層410の膜厚が大きくなると、膜面に対して垂直方向の電気抵抗が増大する。この結果、オン電流が流れにくくなり、トランジスタのオン特性は低下する。
【0035】
これに対し、本発明の実施形態に係るトランジスタ基板1では、図4に示すように、オン電流は半導体膜420の内部を膜面と平行方向に流れる。このため、半導体膜420の膜厚が大きい場合でも、トランジスタ基板1のオン特性は低下しにくい。したがって、半導体膜420の膜厚は、従来技術に係るトランジスタに比べて厚くすることが可能である。例えば、半導体膜420の膜厚は、25〜300nmとすることができる。膜厚を大きくすることにより、半導体膜420の結晶化度を高めることができる。この結果、より良好なオン特性を有するトランジスタ基板1を得ることができる。
【0036】
なお、本実施形態においては基板としてガラス基板100を用いたが、基板の材質はガラスに限定されない。基板の材質は、公知の材料の中から用途や目的に応じて適切なものが選択される。
【0037】
本発明の実施形態に係るトランジスタ基板1は、例えば有機エレクトロルミネセンス(EL)表示装置における駆動トランジスタ、スイッチトランジスタとして用いることができる。トランジスタ基板1が用いられた有機EL表示装置の実施形態について、図2及び図7乃至図9を参照しながら説明する。
【0038】
有機EL表示装置800は、図7に示すように、ガラス等からなる基板110と、基板110上の複数の画素形成領域に対応する位置に設けられた開口部330を有する光透過性のバンク130と、各画素形成領域に設けられた有機EL素子と、を備えている。有機EL素子は、画素電極(陽極)120と、有機EL発光層140と、上部電極(陰極)160と、を有する。基板110は、例えば石英ガラス、無アルカリガラス等からなる。バンク130は、1μm以上の厚さであり、光が伝搬しやすい構造になっている。トランジスタ部分の構造は、図2に示したものと同様である。
【0039】
トランジスタ以外の部分の構造について説明する。ゲート絶縁膜310の上には、図9に示すように、有機EL素子を構成する画素電極120が設けられている。有機EL表示装置800の発光方式は、有機EL素子が発する光が、有機EL素子が設けられている基板110を透過して外に出射されることによって表示する、いわゆるボトムエミッション型である場合、画素電極120は、例えば錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In2O3)等の透明導電材料から形成されている。また、有機EL素子が発する光が、有機EL素子が設けられている基板の反対側を透過して外に出射されることによって表示する、いわゆるトップエミッション型である場合、画素電極120は、AlやAl合金等の光反射性導電膜か、光反射性導電膜を下層とし、上述した透明導電材料を上層とした積層構造であってもよい。
【0040】
スイッチトランジスタTr11(書込制御手段)及び駆動トランジスタTr12(発光制御手段)は、本発明の実施形態に係るトランジスタ基板1に備えられたトランジスタである。その構成は図1及び図2において示したものと同様である。
【0041】
図9に示されるオーバーコート膜(平坦化膜)150は、スイッチトランジスタTr11及び駆動トランジスタTr12を覆い、かつ画素電極120の周縁部上に重なるように形成されている。オーバーコート膜150は、窒化シリコン等の透明絶縁膜からなる。さらに、図9に示すように、オーバーコート膜150の各画素形成領域には、画素電極120の中央部を露出するように開口部330が備えられている。なお、開口部330を形成しているオーバーコート膜150の端部は、図9においては一点鎖線で示されている。
【0042】
オーバーコート膜150の上には光感光性樹脂等を硬化してなるバンク130が形成されている。バンク130は、各画素を区切るための隔壁として機能する。バンク130は、オーバーコート膜150の上面及び開口部330の側面を覆うように形成されている。バンク130には、各画素形成領域において、画素電極120の中央部を露出するように開口部340が備えられている。なお、開口部340を形成しているバンク130の端部は、図9においては二点鎖線で示されている。
【0043】
バンク130で囲まれた開口内の画素電極120の上には、正孔注入層、有機EL発光層140、上部電極(陰極)160がこの順に積層されている。すなわち、有機EL素子は、画素電極120と、正孔注入層と、有機EL発光層140と、上部電極160とが、この順で積層されて構成される。なお、図面の理解を容易にするため、図9では正孔注入層、有機EL発光層140、上部電極160は省略されている。
【0044】
上部電極160は、ボトムエミッション型の場合、電子注入をしやすくするため、例えば、AlLi、LiF、MgIn、Li、Na、Mg、Ca等の低仕事関数の金属を単体であるいは合金を含む10nm程度の膜厚の電子注入層と、電子注入層上に積層されたAl等の100〜200nm程度の膜厚の低抵抗層との積層構造を適用することができる。この場合、上部電極160は、有機EL発光層140の発光を画素電極120の側へ反射する役割も有する。一方、トップエミッション型の場合、10nm程度の膜厚の上記電子注入層と、ITO、亜鉛ドープ酸化インジウム、In2O3等の透明導電材料層の透明積層構造としてもよい。
【0045】
なお、図面では省略されているが、上部電極160の上には、酸素及び水の浸入を防止する封止膜が設けられている。封止膜の上には接着層が設けられている。接着層の上には封止基板が設けられている。
【0046】
図8は、本発明の実施形態に係る有機EL表示装置800に備えられた各画素の駆動回路の等価回路図である。図8に示すように、各画素は、スイッチトランジスタTr11と、駆動トランジスタTr12と、を備える。走査線Lsと信号線Ldとは相互に直交するように配設されている。スイッチトランジスタTr11は、ゲート端子が走査線Lsに、ドレイン端子及びソース端子が信号線Ld及び接点N11に各々接続されている。駆動トランジスタTr12は、ゲート端子が接点N11に、ドレイン端子がアノード線La(定電圧源Vdd)に各々接続されている。有機EL発光素子OELは、駆動トランジスタTr12のソース端子にアノード端子が接続され、カソード端子が接地電位Vssに接続されている。
【0047】
ここで、有機EL表示装置800に備えられたスイッチトランジスタTr11と、駆動トランジスタTr12とは、それぞれ本発明の実施形態に係るトランジスタ基板1に備えられたトランジスタである。先に述べたように、これらのトランジスタは、ソース領域及びドレイン領域とチャネル層との間に良好な電気的接合が確保されており、オン電流の低下を防いでいる。このため、有機EL表示装置800は高い発光効率や良好な制御特性を有している。なお、本実施形態においては1つの駆動回路に2つのトランジスタが備えられている例を示したが、トランジスタの数は例えば3つあってもよく、限定されない。
【0048】
以上、本発明について実施形態を示しながら詳しく述べたが、本発明は上記の実施形態に限定されるものではない。本技術分野の通常の知識に基づいて、様々な変形例が可能であり、それらの変形例は本発明の技術的範囲に含まれるものである。本発明によれば、ソース領域及びドレイン領域と、チャネル層との間で、良好な電気的接合を確保でき、かつオン電流の低下を防ぐことのできるトランジスタ基板及びその製造方法を提供できる。このトランジスタ基板及びその製造方法は、例えば有機EL表示装置に用いられるトランジスタ基板及びその製造方法として好適である。
【0049】
(ラマン分光法による結晶化度の測定方法)
最後に、ラマン分光法による半導体膜の結晶化度の評価方法について述べる。ラマン分光測定において、例えば、アモルファスシリコンは、480cm−1付近にブロードなピークを有するスペクトルを与える。グレインバウンダリー(結晶粒界)は、500cm−1付近にブロードなピークを有するスペクトルを与える。結晶シリコンは、520cm−1付近に比較的シャープなピークを有するスペクトルを与える。測定対象である半導体膜のスペクトルは、例えば図6に示すように、各成分スペクトル、すなわちアモルファスシリコン、結晶粒界、結晶シリコンの各スペクトルをある特定の比率で重ね合わせたものとして表すことができる。この比率を公知の解析手法により求めることで、結晶化度dを算出することができる。ある半導体膜のスペクトルに含まれるアモルファスシリコンの成分スペクトルの比率がIa−Si、結晶粒界の成分スペクトルの比率がIuc−Si、結晶シリコンの成分スペクトルの比率がIc−Si、である場合、結晶化度d(%)は、下記式により算出される。
d(%)=(Ic−Si+Iuc−Si)/(Ic−Si+Iuc−Si+Ia−Si)×100
【符号の説明】
【0050】
1…トランジスタ基板、Tr11…スイッチトランジスタ、Tr12…駆動トランジスタ、100…ガラス基板、110…基板、120…画素電極(陽極)、130…バンク、140…有機EL発光層、150…オーバーコート膜(平坦化膜)、160…上部電極(陰極)、170…封止基板、190…封止膜、200,210…ゲート電極、310…ゲート絶縁膜、230…保護層、240…半導体不純物層、260…半導体層、320…層間絶縁膜、330,340…開口部、400…チャネル層、410…アモルファスシリコン層、420…半導体膜、500…ストッパ膜、600…不純物層、700…ソースドレイン膜、280,710…ソース電極、290,720…ドレイン電極、800…有機EL表示装置、Cs…キャパシタ、Ls…走査線、La…アノード線、Ld…信号線、OEL…有機EL素子、Vdd…定電圧源、Vss…接地電位
【技術分野】
【0001】
本発明は、トランジスタ基板及びトランジスタ基板の製造方法に関する。
【背景技術】
【0002】
微結晶シリコン膜をチャネル層として備えるトランジスタの場合、オン特性の観点から、微結晶シリコン膜は結晶化度が高く、かつインキュベーション層が薄いことが好ましい。このような微結晶シリコン膜を得る方法としては、成膜時のパワー密度を大きくする、成膜時の圧力を高くする、膜厚を大きくする、微結晶シリコン膜が形成されるゲート絶縁膜の表面に対して予めプラズマ処理を施す、等の方法が知られている。しかし、上記の方法により得られた微結晶シリコン膜は、平坦性が低いという問題がある。
【0003】
微結晶シリコン膜の平坦性は、微結晶シリコン膜の結晶化度が高いほど低下する傾向が見られる。この原因の一つは、上記の方法により得られた結晶化度の高い微結晶シリコン膜は、膜面に対して垂直方向に成長した、柱状の結晶を多数含んでいるためである。
【0004】
通常のトランジスタにおいては、微結晶シリコン膜の上に、ソース領域及びドレイン領域が形成される。微結晶シリコン膜の平坦性が低い場合、ソース領域及びドレイン領域と、チャネル層としての微結晶シリコン膜との間で良好な電気的接合が得られない。この結果、導通不良等の欠陥が生じる場合がある。
【0005】
また、結晶の内部と比較して、複数の柱状結晶の間隙では結晶構造が疎になりやすい。このため微結晶シリコン膜をチャネル層として薄膜トランジスタを製造する際、以下の問題が生じてしまう。シリコン膜を大気環境下にさらした場合シリコン薄膜表面はすみやかに酸化され、表面に絶縁性の酸化シリコン薄膜が形成される。そのためシリコン薄膜をチャネル層とする通常の薄膜トランジスタにおいては、シリコン膜の上にソース領域及びドレイン領域が形成する前に、基板をフッ化アンモニウム溶液等の溶液で洗浄して酸化シリコン膜を取り除く必要がある。柱状結晶の間隙の結晶構造が疎である微結晶シリコン膜がフッ化アンモニウム溶液にさらされた場合、間隙から液が浸透し、表面の酸化シリコン膜だけでなく、間隙に生じている酸化シリコン膜も溶解される。そのため微結晶シリコン膜
の内部が損傷して膜の密着性が低下し、最終的に膜剥離を引き起こしてしまう。フッ化アンモニウム溶液処理の工程で膜剥離が生じなくても、膜の密着性は低下しているので、その後の洗浄工程の段階で、膜剥離が生じてしまう事も起こりうる。
【0006】
特許文献1には、微結晶シリコン膜の上に、アモルファスシリコン膜が形成されたトランジスタが開示されている。一例として、膜厚が100〜300Å(10〜30nm)の微結晶シリコン膜の上に、膜厚が1100Å(110nm)のアモルファスシリコン膜が形成されたトランジスタが記載されている。微結晶シリコン膜の場合に比べ、アモルファスシリコン膜の平坦性を高くすることは比較的容易である。アモルファスシリコン膜で微結晶シリコン膜を覆うことにより、チャネル層の表面の平坦性が改善される。この結果、ソース領域及びドレイン領域と、チャネル層との間で、良好な電気的接合が得られる。またフッ化アンモニウム溶液処理工程の際も、微結晶シリコン膜の上をアモルファスシリコン膜が覆っているため、微結晶シリコン膜は直接液にさらされず、膜の密着性が低下する問題も生じない。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2004−304140号公報
【特許文献2】特開平9−92841号公報
【特許文献3】特開平7−94749号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかし、特許文献1に開示されている構成では、微結晶シリコン膜の平坦性が特に低い場合、チャネル層の表面の平坦性の改善は十分なものではない。これは、下層のアモルファスシリコン膜の平坦性が、上層の微結晶シリコン膜の平坦性にある程度影響されるためである。もし十分な平坦性を得るためにアモルファスシリコン膜の膜厚をさらに大きくすると、チャネル層が厚くなる。チャネル層が厚くなると、膜面に対して垂直方向の電気抵抗が増大する。このため、トランジスタのオン電流が低下するという問題がある。
【0009】
本発明は、上記問題に鑑みなされたものであり、ソース領域及びドレイン領域とチャネル層との間で良好な電気的接合を確保でき、かつオン電流の低下を防ぐことのできるトランジスタ基板及びトランジスタ基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明の第1の観点に係るトランジスタ基板は、
基板上に配置されたゲート電極と、
前記ゲート電極上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上の、互いに前記ゲート電極を挟んで対向する位置に形成されたソース電極及びドレイン電極と、
前記ソース電極上に形成されたソース領域と、
前記ドレイン電極上に形成されたドレイン領域と、
前記ソース領域上、前記ドレイン領域上、及び前記ソース領域と前記ドレイン領域との間の前記ゲート絶縁膜上に配置され結晶性シリコンを含む半導体膜と、
を備えることを特徴とする。
【0011】
前記半導体膜は、微結晶シリコンを含むことが好ましい。
【0012】
前記半導体膜は、結晶化度が20〜80%であることが好ましい。
【0013】
前記半導体膜の膜厚は、25〜300nmとすることができる。
【0014】
また、前記トランジスタ基板は、
前記半導体膜上に層間絶縁膜を備えていてもよい。
【0015】
また、前記トランジスタ基板は光を発する発光素子を更に備え、前記発光素子が光を発するように駆動してもよい。
【0016】
本発明の第2の観点に係るトランジスタ基板の製造方法は、
ゲート電極、ソース電極及びドレイン電極を有するトランジスタを備えるトランジスタ基板の製造方法において、
前記ソース電極上及び前記ドレイン電極上にそれぞれソース領域及びドレイン領域を形成する工程と、
前記ソース領域上、前記ドレイン領域上、及び前記ソース領域と前記ドレイン領域との間の領域上に配置される結晶性シリコンを含む半導体膜を形成する工程と、
を備えることを特徴とする。
【0017】
前記半導体膜の膜厚は、25〜300nmとすることができる。
【発明の効果】
【0018】
本発明によれば、ソース領域及びドレイン領域とチャネル層との間で良好な電気的接合を確保でき、かつオン電流の低下を防ぐことのできるトランジスタ基板及びその製造方法を提供できる。
【図面の簡単な説明】
【0019】
【図1】本発明の実施形態に係るトランジスタ基板を、基板側から見た平面図である。
【図2】図1に示したトランジスタ基板の、A−A’線断面図である。
【図3A】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図3B】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図3C】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図3D】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図3E】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図3F】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図3G】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図3H】本発明の実施形態に係るトランジスタ基板の製造方法を説明するための模式図である。
【図4】本発明の実施形態に係るトランジスタ基板の動作を説明するための模式図である。
【図5】従来技術に係るトランジスタ基板の動作を説明するための模式図である。
【図6】ラマン分光法による結晶化度の測定方法を説明するための参考図である。
【図7】本発明の実施形態に係る有機EL表示装置を示す模式図である。
【図8】図7に示す有機EL表示装置の動作を説明するための等価回路図である。
【図9】図7に示す有機EL表示装置に含まれる画素の1つを拡大して示した上面図である。
【発明を実施するための形態】
【0020】
以下、本発明の実施形態に係るトランジスタ基板及びその製造方法について、図面を参照しながら説明する。
【0021】
本発明の実施形態に係るトランジスタ基板1は、図1及び図2に示すように、ガラス基板100と、ゲート電極200と、ゲート絶縁膜310と、層間絶縁膜320と、ソース電極710と、ドレイン電極720と、不純物層600と、半導体膜420と、を備える。
【0022】
トランジスタ基板1は、以下のようにして製造される。まず、ガラス基板100上に、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNb合金膜等からなるゲート導電膜が形成される。このゲート導電膜は、スパッタ法、真空蒸着法等によって形成される。次に、このゲート導電膜はパターニングされ、ガラス基板100上に、所定のパターンを有するゲート電極200が形成される。
【0023】
次に、図3Aに示すように、ゲート電極200上及びガラス基板100上に、ゲート絶縁膜310が形成される。ゲート絶縁膜310は、例えば窒化ケイ素、酸化ケイ素等からなる。ゲート絶縁膜310は、例えばCVD(Chemical Vapor Deposition)法等により形成される。
【0024】
次に、図3Bに示すように、ゲート絶縁膜310上に、例えばCr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNb合金膜等からなるソースドレイン膜700が形成される。ソースドレイン膜700は、例えばスパッタ法、真空蒸着法等によって形成される。
【0025】
次に、図3Cに示すように、ソースドレイン膜700がパターニングされることにより、ゲート絶縁膜310上に、所定のパターンを有するソース電極710及びドレイン電極720が形成される。
【0026】
次に、図3Dに示すように、ソース電極710、ドレイン電極720及びゲート絶縁膜310上に、不純物層600が形成される。不純物層600は、例えば、アルシン、ホスフィン等のドナー型不純物を含むSiH4ガスをプロセスガスとして用い、プラズマ処理によって成膜される。この場合、最終的に得られるトランジスタ基板1はn型トランジスタを備える。トランジスタの用途に応じて、例えばジボラン等のアクセプター型不純物を含むSiH4ガスを用いることもできる。その場合、最終的に得られるトランジスタ基板1はp型トランジスタを備える。
【0027】
次に、図3Eに示すように、不純物層600は、例えばドライエッチング等の方法によりパターニングされる。
【0028】
ここで、不純物層600は大気環境にさらされているため、通常その表面は酸化されている。この結果、不純物層600の表面は酸化シリコン薄膜で覆われている。このため、次工程において半導体膜420が成膜される前に、例えばフッ化アンモニウム溶液による洗浄処理が行われ、酸化シリコン薄膜が取り除かれる。
【0029】
次に、図3Fに示すように、不純物層600及びゲート絶縁膜310の上に半導体膜420が形成される。ここでは、半導体膜420はSiH4とH2ガスとの混合ガスをプロセスガスとして用い、プラズマ処理によって成膜されている。SiH4ガスに対するH2ガスの比率を上げ、さらにパワー密度及び圧力を高めることにより、半導体膜420の結晶化度を高めることができる。例えば、ガスの混合比率をSiH4/H2/Ar=20/4200/6000(体積比)とし、パワー密度を0.089W/cm2とし、圧力を900Paとすることで、良好な微結晶シリコンを含む結晶性シリコンからなる半導体膜420が得られることが確認されている。なお、これは一例であり、成膜条件は目的に応じて選択することができる。
【0030】
ここで、微結晶とは、例えば約50〜100nmの粒径を有する結晶を指す。本実施形態において、半導体膜420は約50〜100nmの粒径を有する結晶を多く含んでいることが好ましい。しかし、このことは、本発明の実施において用いられる半導体膜は50〜100nmの粒径を有する結晶のみから構成されていなければならない、ということを意味するものではない。結晶の粒径は、半導体膜の結晶化度を表すいくつかの指標のうちの一つである。半導体膜の結晶化度は他にも、種々の方法によって評価することができる。例えば、ラマン分光法により半導体膜のラマンスペクトルを測定し、その結果から結晶化度を算出することもできる。この方法により測定された半導体膜の結晶化度は、20〜80%であることが好ましい。半導体膜の結晶化度が20%未満の場合、半導体膜の電子移動度は低いため、オン特性の向上は十分なものではない。一方、半導体膜の結晶化度が80%を超える場合、半導体膜の電子移動度は高いため、良好なオン特性が得られるが、半導体膜の平坦性が極端に低くなるおそれがある。なお、ラマン分光法による結晶化度の算出方法については、後に詳しく述べる。
【0031】
次に、図3Gに示すように、半導体膜420はパターニングされる。
【0032】
次に、図3Hに示すように、半導体膜420上及びゲート絶縁膜310上に、層間絶縁膜320が形成される。層間絶縁膜320は、ゲート絶縁膜310と同様、例えば窒化ケイ素、酸化ケイ素等からなる。層間絶縁膜320は、例えばCVD法等により形成される。このようにして、トランジスタ基板1が得られる。
【0033】
図2に示すように、トランジスタ基板1では、チャネル層としての半導体膜420はそのガラス基板100側の面でソース領域及びドレイン領域と接している。この構成によれば、半導体膜420の平坦性が低い場合でも、ソース領域及びドレイン領域とチャネル層との間に良好な電気的接合が確保できる。この結果、半導体膜420の結晶化度を従来よりも高くすることが可能となる。結晶化度の高い微結晶シリコンを含む結晶性シリコンからなる半導体膜420は、良好な電子移動度を有する。このため、トランジスタ基板1は、良好なオン特性を示す。
【0034】
さらに、トランジスタ基板1は、そのオン特性がチャネル層の膜厚に影響されにくいという利点をも有する。従来技術に係るトランジスタの場合、図5に示すように、オン電流はチャネル層400とゲート絶縁膜310との界面付近を流れる。このときオン電流は、矢印で示されるように、チャネル層400の内部を、膜面に対して垂直方向に流れる必要がある。アモルファスシリコン層410の膜厚が大きくなると、膜面に対して垂直方向の電気抵抗が増大する。この結果、オン電流が流れにくくなり、トランジスタのオン特性は低下する。
【0035】
これに対し、本発明の実施形態に係るトランジスタ基板1では、図4に示すように、オン電流は半導体膜420の内部を膜面と平行方向に流れる。このため、半導体膜420の膜厚が大きい場合でも、トランジスタ基板1のオン特性は低下しにくい。したがって、半導体膜420の膜厚は、従来技術に係るトランジスタに比べて厚くすることが可能である。例えば、半導体膜420の膜厚は、25〜300nmとすることができる。膜厚を大きくすることにより、半導体膜420の結晶化度を高めることができる。この結果、より良好なオン特性を有するトランジスタ基板1を得ることができる。
【0036】
なお、本実施形態においては基板としてガラス基板100を用いたが、基板の材質はガラスに限定されない。基板の材質は、公知の材料の中から用途や目的に応じて適切なものが選択される。
【0037】
本発明の実施形態に係るトランジスタ基板1は、例えば有機エレクトロルミネセンス(EL)表示装置における駆動トランジスタ、スイッチトランジスタとして用いることができる。トランジスタ基板1が用いられた有機EL表示装置の実施形態について、図2及び図7乃至図9を参照しながら説明する。
【0038】
有機EL表示装置800は、図7に示すように、ガラス等からなる基板110と、基板110上の複数の画素形成領域に対応する位置に設けられた開口部330を有する光透過性のバンク130と、各画素形成領域に設けられた有機EL素子と、を備えている。有機EL素子は、画素電極(陽極)120と、有機EL発光層140と、上部電極(陰極)160と、を有する。基板110は、例えば石英ガラス、無アルカリガラス等からなる。バンク130は、1μm以上の厚さであり、光が伝搬しやすい構造になっている。トランジスタ部分の構造は、図2に示したものと同様である。
【0039】
トランジスタ以外の部分の構造について説明する。ゲート絶縁膜310の上には、図9に示すように、有機EL素子を構成する画素電極120が設けられている。有機EL表示装置800の発光方式は、有機EL素子が発する光が、有機EL素子が設けられている基板110を透過して外に出射されることによって表示する、いわゆるボトムエミッション型である場合、画素電極120は、例えば錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In2O3)等の透明導電材料から形成されている。また、有機EL素子が発する光が、有機EL素子が設けられている基板の反対側を透過して外に出射されることによって表示する、いわゆるトップエミッション型である場合、画素電極120は、AlやAl合金等の光反射性導電膜か、光反射性導電膜を下層とし、上述した透明導電材料を上層とした積層構造であってもよい。
【0040】
スイッチトランジスタTr11(書込制御手段)及び駆動トランジスタTr12(発光制御手段)は、本発明の実施形態に係るトランジスタ基板1に備えられたトランジスタである。その構成は図1及び図2において示したものと同様である。
【0041】
図9に示されるオーバーコート膜(平坦化膜)150は、スイッチトランジスタTr11及び駆動トランジスタTr12を覆い、かつ画素電極120の周縁部上に重なるように形成されている。オーバーコート膜150は、窒化シリコン等の透明絶縁膜からなる。さらに、図9に示すように、オーバーコート膜150の各画素形成領域には、画素電極120の中央部を露出するように開口部330が備えられている。なお、開口部330を形成しているオーバーコート膜150の端部は、図9においては一点鎖線で示されている。
【0042】
オーバーコート膜150の上には光感光性樹脂等を硬化してなるバンク130が形成されている。バンク130は、各画素を区切るための隔壁として機能する。バンク130は、オーバーコート膜150の上面及び開口部330の側面を覆うように形成されている。バンク130には、各画素形成領域において、画素電極120の中央部を露出するように開口部340が備えられている。なお、開口部340を形成しているバンク130の端部は、図9においては二点鎖線で示されている。
【0043】
バンク130で囲まれた開口内の画素電極120の上には、正孔注入層、有機EL発光層140、上部電極(陰極)160がこの順に積層されている。すなわち、有機EL素子は、画素電極120と、正孔注入層と、有機EL発光層140と、上部電極160とが、この順で積層されて構成される。なお、図面の理解を容易にするため、図9では正孔注入層、有機EL発光層140、上部電極160は省略されている。
【0044】
上部電極160は、ボトムエミッション型の場合、電子注入をしやすくするため、例えば、AlLi、LiF、MgIn、Li、Na、Mg、Ca等の低仕事関数の金属を単体であるいは合金を含む10nm程度の膜厚の電子注入層と、電子注入層上に積層されたAl等の100〜200nm程度の膜厚の低抵抗層との積層構造を適用することができる。この場合、上部電極160は、有機EL発光層140の発光を画素電極120の側へ反射する役割も有する。一方、トップエミッション型の場合、10nm程度の膜厚の上記電子注入層と、ITO、亜鉛ドープ酸化インジウム、In2O3等の透明導電材料層の透明積層構造としてもよい。
【0045】
なお、図面では省略されているが、上部電極160の上には、酸素及び水の浸入を防止する封止膜が設けられている。封止膜の上には接着層が設けられている。接着層の上には封止基板が設けられている。
【0046】
図8は、本発明の実施形態に係る有機EL表示装置800に備えられた各画素の駆動回路の等価回路図である。図8に示すように、各画素は、スイッチトランジスタTr11と、駆動トランジスタTr12と、を備える。走査線Lsと信号線Ldとは相互に直交するように配設されている。スイッチトランジスタTr11は、ゲート端子が走査線Lsに、ドレイン端子及びソース端子が信号線Ld及び接点N11に各々接続されている。駆動トランジスタTr12は、ゲート端子が接点N11に、ドレイン端子がアノード線La(定電圧源Vdd)に各々接続されている。有機EL発光素子OELは、駆動トランジスタTr12のソース端子にアノード端子が接続され、カソード端子が接地電位Vssに接続されている。
【0047】
ここで、有機EL表示装置800に備えられたスイッチトランジスタTr11と、駆動トランジスタTr12とは、それぞれ本発明の実施形態に係るトランジスタ基板1に備えられたトランジスタである。先に述べたように、これらのトランジスタは、ソース領域及びドレイン領域とチャネル層との間に良好な電気的接合が確保されており、オン電流の低下を防いでいる。このため、有機EL表示装置800は高い発光効率や良好な制御特性を有している。なお、本実施形態においては1つの駆動回路に2つのトランジスタが備えられている例を示したが、トランジスタの数は例えば3つあってもよく、限定されない。
【0048】
以上、本発明について実施形態を示しながら詳しく述べたが、本発明は上記の実施形態に限定されるものではない。本技術分野の通常の知識に基づいて、様々な変形例が可能であり、それらの変形例は本発明の技術的範囲に含まれるものである。本発明によれば、ソース領域及びドレイン領域と、チャネル層との間で、良好な電気的接合を確保でき、かつオン電流の低下を防ぐことのできるトランジスタ基板及びその製造方法を提供できる。このトランジスタ基板及びその製造方法は、例えば有機EL表示装置に用いられるトランジスタ基板及びその製造方法として好適である。
【0049】
(ラマン分光法による結晶化度の測定方法)
最後に、ラマン分光法による半導体膜の結晶化度の評価方法について述べる。ラマン分光測定において、例えば、アモルファスシリコンは、480cm−1付近にブロードなピークを有するスペクトルを与える。グレインバウンダリー(結晶粒界)は、500cm−1付近にブロードなピークを有するスペクトルを与える。結晶シリコンは、520cm−1付近に比較的シャープなピークを有するスペクトルを与える。測定対象である半導体膜のスペクトルは、例えば図6に示すように、各成分スペクトル、すなわちアモルファスシリコン、結晶粒界、結晶シリコンの各スペクトルをある特定の比率で重ね合わせたものとして表すことができる。この比率を公知の解析手法により求めることで、結晶化度dを算出することができる。ある半導体膜のスペクトルに含まれるアモルファスシリコンの成分スペクトルの比率がIa−Si、結晶粒界の成分スペクトルの比率がIuc−Si、結晶シリコンの成分スペクトルの比率がIc−Si、である場合、結晶化度d(%)は、下記式により算出される。
d(%)=(Ic−Si+Iuc−Si)/(Ic−Si+Iuc−Si+Ia−Si)×100
【符号の説明】
【0050】
1…トランジスタ基板、Tr11…スイッチトランジスタ、Tr12…駆動トランジスタ、100…ガラス基板、110…基板、120…画素電極(陽極)、130…バンク、140…有機EL発光層、150…オーバーコート膜(平坦化膜)、160…上部電極(陰極)、170…封止基板、190…封止膜、200,210…ゲート電極、310…ゲート絶縁膜、230…保護層、240…半導体不純物層、260…半導体層、320…層間絶縁膜、330,340…開口部、400…チャネル層、410…アモルファスシリコン層、420…半導体膜、500…ストッパ膜、600…不純物層、700…ソースドレイン膜、280,710…ソース電極、290,720…ドレイン電極、800…有機EL表示装置、Cs…キャパシタ、Ls…走査線、La…アノード線、Ld…信号線、OEL…有機EL素子、Vdd…定電圧源、Vss…接地電位
【特許請求の範囲】
【請求項1】
基板上に配置されたゲート電極と、
前記ゲート電極上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上の、互いに前記ゲート電極を挟んで対向する位置に形成されたソース電極及びドレイン電極と、
前記ソース電極上に形成されたソース領域と、
前記ドレイン電極上に形成されたドレイン領域と、
前記ソース領域上、前記ドレイン領域上、及び前記ソース領域と前記ドレイン領域との間の前記ゲート絶縁膜上に配置され結晶性シリコンを含む半導体膜と、
を備えることを特徴とするトランジスタ基板。
【請求項2】
前記半導体膜は、微結晶シリコンを含む
ことを特徴とする、請求項1に記載のトランジスタ基板。
【請求項3】
前記半導体膜は、結晶化度が20〜80%であることを特徴とする請求項1に記載のトランジスタ基板。
【請求項4】
前記半導体膜の膜厚は、25〜300nmである、
ことを特徴とする、請求項1又は2に記載のトランジスタ基板。
【請求項5】
さらに、前記半導体膜上に層間絶縁膜を備える、
ことを特徴とする、請求項1乃至4のいずれか一項に記載のトランジスタ基板。
【請求項6】
前記トランジスタ基板は光を発する発光素子を更に備え、前記発光素子が光を発するように駆動する、
ことを特徴とする請求項1乃至5の何れか一項に記載のトランジスタ基板。
【請求項7】
ゲート電極、ソース電極及びドレイン電極を有するトランジスタを備えるトランジスタ基板の製造方法において、
前記ソース電極上及び前記ドレイン電極上にそれぞれソース領域及びドレイン領域を形成する工程と、
前記ソース領域上、前記ドレイン領域上、及び前記ソース領域と前記ドレイン領域との間の領域上に配置される結晶性シリコンを含む半導体膜を形成する工程と、
を備えることを特徴とするトランジスタ基板の製造方法。
【請求項8】
前記半導体膜の膜厚は、25〜300nmである、
ことを特徴とする、請求項7に記載のトランジスタ基板の製造方法。
【請求項1】
基板上に配置されたゲート電極と、
前記ゲート電極上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上の、互いに前記ゲート電極を挟んで対向する位置に形成されたソース電極及びドレイン電極と、
前記ソース電極上に形成されたソース領域と、
前記ドレイン電極上に形成されたドレイン領域と、
前記ソース領域上、前記ドレイン領域上、及び前記ソース領域と前記ドレイン領域との間の前記ゲート絶縁膜上に配置され結晶性シリコンを含む半導体膜と、
を備えることを特徴とするトランジスタ基板。
【請求項2】
前記半導体膜は、微結晶シリコンを含む
ことを特徴とする、請求項1に記載のトランジスタ基板。
【請求項3】
前記半導体膜は、結晶化度が20〜80%であることを特徴とする請求項1に記載のトランジスタ基板。
【請求項4】
前記半導体膜の膜厚は、25〜300nmである、
ことを特徴とする、請求項1又は2に記載のトランジスタ基板。
【請求項5】
さらに、前記半導体膜上に層間絶縁膜を備える、
ことを特徴とする、請求項1乃至4のいずれか一項に記載のトランジスタ基板。
【請求項6】
前記トランジスタ基板は光を発する発光素子を更に備え、前記発光素子が光を発するように駆動する、
ことを特徴とする請求項1乃至5の何れか一項に記載のトランジスタ基板。
【請求項7】
ゲート電極、ソース電極及びドレイン電極を有するトランジスタを備えるトランジスタ基板の製造方法において、
前記ソース電極上及び前記ドレイン電極上にそれぞれソース領域及びドレイン領域を形成する工程と、
前記ソース領域上、前記ドレイン領域上、及び前記ソース領域と前記ドレイン領域との間の領域上に配置される結晶性シリコンを含む半導体膜を形成する工程と、
を備えることを特徴とするトランジスタ基板の製造方法。
【請求項8】
前記半導体膜の膜厚は、25〜300nmである、
ことを特徴とする、請求項7に記載のトランジスタ基板の製造方法。
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【公開番号】特開2011−77363(P2011−77363A)
【公開日】平成23年4月14日(2011.4.14)
【国際特許分類】
【出願番号】特願2009−228320(P2009−228320)
【出願日】平成21年9月30日(2009.9.30)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】
【公開日】平成23年4月14日(2011.4.14)
【国際特許分類】
【出願日】平成21年9月30日(2009.9.30)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】
[ Back to top ]