半導体表示装置およびその駆動回路
【課題】 低消費電力で、電磁ノイズ、不要輻射の小さい半導体表示装置を提供する。
【解決手段】 周辺駆動回路において、レベルシフタ回路によって電圧レベルが上げられたクロック信号を、シフトレジスタ回路に入力する。そしてシフトレジスタ回路からのタイミング信号をレベルシフタ回路に入力し、2段階で電圧レベルを上げてやる。これによって、駆動回路の消費電力を小さくし、電磁ノイズを抑え、不要輻射を小さくすることを実現した。
【解決手段】 周辺駆動回路において、レベルシフタ回路によって電圧レベルが上げられたクロック信号を、シフトレジスタ回路に入力する。そしてシフトレジスタ回路からのタイミング信号をレベルシフタ回路に入力し、2段階で電圧レベルを上げてやる。これによって、駆動回路の消費電力を小さくし、電磁ノイズを抑え、不要輻射を小さくすることを実現した。
【発明の詳細な説明】
【技術分野】
【0001】
本願発明は、半導体表示装置に関する。中でもマトリクス状に配置された画素TFTを駆動することによって画像の表示を行なう半導体表示装置および半導体表示装置の駆動回路に関する。また、これらの半導体表示装置を用いた電子機器に関する。
【背景技術】
【0002】
最近、安価なガラス基板上に半導体薄膜を形成した半導体表示装置、例えば薄膜トランジスタ(TFT)を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まってきたことによる。
【0003】
アクティブマトリクス型液晶表示装置には、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれTFTが配置されている。画素領域に配置されているTFTのスイッチング機能により、各画素電極に出入りする電荷を制御している。
【0004】
図18に従来のアクティブマトリクス型液晶表示装置の構成を示す。ソース信号線側駆動回路1801とゲート信号線側駆動回路1802は、一般に駆動回路と総称されている。近年この駆動回路は、アクティブマトリクス回路でなる画素マトリクス部と同一基板上に一体形成されている。
【0005】
また、画素マトリクス部1808では、ソース信号線側駆動回路1801に接続されたソース信号線1803と、ゲート信号線側駆動回路1802に接続されたゲート信号線1804が交差している。そのソース信号線1803とゲート信号線1804に囲まれた領域に、画素の薄膜トランジスタ(画素TFT)1805と、対向電極と画素電極の間に液晶を挟んだ液晶セル1806と、保持容量1807が設けられている。
【0006】
ソース信号線1803に入力された画像信号は、画素TFT1805により選択され、所定の画素電極に書き込まれる。
【0007】
ソース信号線側駆動回路1801から出力されたタイミング信号によりサンプリングされた、画像信号がソース信号線1803に供給される。
【0008】
画素TFT1805は、ゲート信号線側駆動回路1802からゲート信号線1804を介して入力される選択信号により動作する。
【発明の開示】
【発明が解決しようとする課題】
【0009】
〔従来技術A〕
図19(A)に、従来のソース信号線側駆動回路1801の一例をブロック図で示す。
【0010】
ソース信号線側駆動回路の外部から入力された入力信号、この場合はクロック信号(CLK)(例えば3V)がソース信号線側駆動回路に入力される。入力されたクロック信号は、レベルシフタ回路によって、その電圧振幅レベルが上げられる(例えば3V→16V)。
【0011】
ここで本明細書において電圧振幅レベルとは信号の最も高い電位と最も低い電位の差(電位差)の絶対値を意味しており、電圧振幅レベルが高くなる(上げられる)とは電位差が大きくなることを意味し、電圧振幅レベルが低くなるとは電位差が小さくなることを意味する。
【0012】
そして、電圧振幅レベルが上げられたクロック信号は、シフトレジスタ回路に入力される。入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号によってシフトレジスタ回路が動作し、画像信号のサンプリングのためのタイミング信号を順に生成する。このタイミング信号はサンプリング回路に入力され、入力されたタイミング信号に基づいてサンプリング回路が画像信号をサンプリングする動作をする。
【0013】
図19(A)の具体的な回路構成の一例を図21に示す。レベルシフタ回路11、シフトレジスタ回路12、サンプリング回路13、画像信号線14が図に示すように配置されている。
【0014】
クロック信号(CLK)および反転したクロック信号(CLKb)はレベルシフタ回路11に入力され、スタートパルス信号(SP)、駆動方向切り替え信号(SL/R)は図に示されている配線からシフトレジスタ回路に入力される。
【0015】
ソース信号線側駆動回路の外部からクロック信号(CLK)(例えば3V)がレベルシフタ回路11に入力される。このクロック信号の電圧振幅レベルは、レベルシフタ回路が動作可能な電圧振幅レベルであることが必要である。
【0016】
またクロック信号によるセット上の問題として不要輻射がある。不要輻射とは非常に立上りの鋭い矩形波列を用いるデジタル回路の高周波成分の発生によるものである。不要輻射は信号の周波数が高ければ高いほど大きくなるが、信号の電圧振幅レベルを低くするとある程度抑えることができる。
【0017】
不要輻射は国際無線障害特別委員会、通称CISPR(International Special Committee on Radio Interference)、で定められた規格に適合する範囲よりも小さく抑えることが必要である。また、CISPRの他にも、米国連邦委員会(FCCI)、情報処理装置等電波障害自主規制協議会(VCCI)、西独電気技術協会規格(VDE)等の国内外で定められた規格に適合する範囲であることが必要である。例えばFCCIに定められた規格だと、工業用機器の場合、周波数が0.45〜1.6MHzだと1000μV、周波数が1.6〜30MHzだと3000μVが許容値となっている。ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルは、不要輻射がCISPRおよび国内外で定められた規格に適合するような、問題とならない程度まで低くする必要がある。
【0018】
レベルシフタ回路に入力されたクロック信号は、その電圧振幅レベルが上げられる。レベルシフタ回路11の等価回路図を図20に示す。Vinは信号が入力されることを意味し、VinbはVinの反転信号が入力されることを意味する。また、Vddhはプラスの電圧、Vssはマイナスの電圧の印加を示している。レベルシフタ回路11は、Vinに入力された信号を高電圧化し反転させた信号が、Voutbから出力されるように設計されている。つまり、VinにHiが入力されるとVoutbからVss相当の信号が、Loが入力されるとVoutからVddh相当の信号が出力される。
【0019】
クロック信号の電圧振幅レベルは、図20に示したようなレベルシフタによって、液晶が飽和状態に駆動される電圧振幅レベル(液晶の飽和電圧)にある一定のマージン電圧を設けた電圧振幅レベルまで上げられる。また、本願では飽和電圧とは液晶の飽和電圧のことを指し示している。液晶が飽和状態に駆動した状態とは、液晶に印加される電圧を更に上昇しても液晶の配列変化に伴う電気光学的特性が変化しなくなる状態(飽和状態)のことを指す。
【0020】
サンプリング回路に入力された画像信号をサンプリングするための信号がタイミング信号である。サンプリング回路に入力されたタイミング信号の電圧がサンプリング回路のアナログスイッチを構成するTFTのゲート電極に印加さる。それによりアナログスイッチを構成するTFTにチャネルが形成され、ソースからドレインへ電流が流れる。よって画像信号がサンプリングされ、ソース信号線を介して画素TFTのソースに供給される。
【0021】
例えば5V駆動のTN(Twisted Nematic)液晶の場合、5Vが飽和電圧となる。液晶は交流駆動するので、結果として−5V〜+5V、すなわち10Vの電圧振幅レベルが液晶に印加される。液晶を飽和状態で駆動する場合は、10Vの画像信号(この場合は画像信号と飽和電圧が等しい)をサンプリングし、画素TFTのソースに供給する必要がある。
【0022】
この画像信号をサンプリングするためには、飽和電圧にある一定のマージン電圧(例えば±3V)を設けた電圧振幅レベルのタイミング信号をアナログスイッチを構成するTFTのゲートに印加することが要求される。つまり−5V〜+5Vの電圧、すなわち10Vの電圧振幅レベルの画像信号をサンプリングするには、タイミング信号の電圧振幅レベルは、−8〜+8Vの差の絶対値、すなわち16Vの電圧振幅レベルであることが要求される。
【0023】
このマージン電圧は確実に飽和電圧の画像信号を画素TFTのソースに供給するためのものである。±5Vの電圧振幅レベルの画像信号を、マージンを設けない同じ±5Vの電圧振幅レベルのタイミング信号でサンプリングしようとしても、アナログスイッチを構成するnチャネル型TFTが動作せず、サンプリングされないという問題がある。これはアナログスイッチを構成するnチャネル型TFTのソースに印加される画像信号の電圧振幅レベル(5V)と、ゲート電極に印加されるタイミング信号(5V)の電圧振幅レベルの差が0Vとなってしまい、nチャネル型TFTが動作しないからである。またpチャネル型TFTも同じ理由から動作しない。そのため液晶を飽和状態に駆動させるためには、タイミング信号にマージン電圧を設けることが必要である。マージン電圧の大きさは、飽和電圧の画像信号がタイミング信号によってサンプリングされて、確実にソース信号線に供給されるぐらい大きいことが必要である。
【0024】
また近年、大画面で高解像度の液晶表示装置の開発が進められている。同一フレームレートで表示すると考えると、液晶表示装置の画素数が多くなればなるほど、シフトレジスタ回路をより高速で動作させることが必要となり、シフトレジスタの駆動周波数をより高くすることが要求される。
【0025】
シフトレジスタ回路の動作速度は、シフトレジスタ回路のTFTの移動度およびソースに印加されるクロック信号の電圧振幅レベルに比例し、チャネル長の2乗に反比例する。シフトレジスタ回路の動作速度がチャネル長の2乗に反比例するのはTFTのチャネル長が短いとオン抵抗が小さくなり、かつゲート容量が小さくなるからである。
【0026】
シフトレジスタ回路をより高速で動作させるには、TFTの移動度の大きさには限界があるため、シフトレジスタ回路の電源電圧を大きくするか、もしくはチャネル長をより短くすることが要求される。
【0027】
しかし、シフトレジスタ回路の電源電圧をより高くし、チャネル長をより短くしていくと、短チャネル効果によるパンチスルーや、ホットエレクトロンによりTFTが故障しやすい。よって、シフトレジスタ回路の電源電圧を、TFTの故障が起きない程度に低くする必要があった。
【0028】
また、ソースに印加されるクロック信号の電圧振幅レベルを、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度まで低くし、TFTのチャネル長をより短くしようとすると、TFTのチャネル長の短さには設計上の限界があるため、TFTが作製できない。そのため、ある一定の速度以上はシフトレジスタ回路を高速で動作させることができない。よって、シフトレジスタ回路をより高速で動作させるためには、TFTのチャネル長を作成可能な範囲まで長くし、ソースに印加されるクロック信号の電圧振幅レベルを、作製可能なチャネル長のTFTが動作する程度に高くする必要があった。
【0029】
つまり、シフトレジスタ回路をより高速で動作させるためには、シフトレジスタ回路の電源電圧は、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度まで低く、作製可能なチャネル長のTFTが動作する程度に高くする必要があった。
【0030】
図21における従来の回路構成において、シフトレジスタ回路とサンプリング回路との間にレベルシフタ回路がないため、シフトレジスタ回路のTFTに入力するクロック信号(CLK,CLKb)は、サンプリング回路に入力されるタイミング信号と同じ電圧振幅レベルとなってしまう。つまりシフトレジスタ回路に入力するクロック信号の電圧振幅レベルを、シフトレジスタ回路を構成するTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低くすることができなかった。そのため、シフトレジスタ回路のTFTが故障しやすかった。
【0031】
上記問題は、3Vより小さい比較的低い電圧で駆動可能なLCD材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。3V以上の電圧で駆動可能なLCD材料は、電圧の保持率が95%以上と比較的高く、3V以上の電圧で駆動するLCD材料を用いた液晶表示装置は、信頼性が高い。
【0032】
〔従来技術B〕
図19(B)に、従来のソース信号線側駆動回路1801の別の例をブロック図で示す。
【0033】
ソース信号線側駆動回路の外部から入力されたクロック信号(CLK)(例えば10V)が直接シフトレジスタ回路に入力される。そして、入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路が動作し、画像のサンプリングのためのタイミング信号を順に生成する。
【0034】
生成されたタイミング信号はレベルシフタ回路に入力され電圧振幅レベルが上げられる。電圧振幅レベルが上げられたタイミング信号はサンプリング回路に入力され、入力されたタイミング信号に基づいてサンプリング回路が画像信号をサンプリングする動作をする。
【0035】
図19(B)の具体的な回路構成の一例を図22に示す。シフトレジスタ回路21、レベルシフタ回路22、サンプリング回路23、画像信号線24が図に示すように配置されている。
【0036】
クロック信号(CLK)、反転したクロック信号(CLKb)、スタートパルス信号(SP)および駆動方向切り替え信号(SL/R)は図に示されている配線からシフトレジスタ回路に入力される。
【0037】
ソース信号線側駆動回路の外部からクロック信号(CLK)(例えば10V)がシフトレジスタ回路21に入力される。このとき入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路21が駆動可能な高さの電圧振幅レベルである。
【0038】
入力したクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路21が動作し、画像のサンプリングのためのタイミング信号を順に生成する。生成したタイミング信号はレベルシフタ回路22に入力される。
【0039】
液晶を飽和状態に駆動させるためには、飽和電圧に、ある一定のマージン電圧を設けた電圧振幅レベルのタイミング信号をサンプリング回路23に入力する必要があることは既に述べたとおりである。そのためサンプリング回路23に入力されるタイミング信号の電圧振幅レベルが飽和電圧に、ある一定のマージン電圧を設けた電圧振幅レベルに満たない場合、タイミング信号の電圧振幅レベルを高くする必要がある。レベルシフタ回路22に入力されたタイミング信号は、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベル(例えば16V)にまで高くされて出力される。出力されたタイミング信号はサンプリング回路23へ入力される。
【0040】
シフトレジスタ回路を高速で動作させるためには、シフトレジスタ回路の電源電圧が、シフトレジスタ回路21のTFTを短チャネル効果によるパンチスルーやホットエレクトロンによって故障させない程度まで低く、作製可能なチャネル長のTFTを動作する程度に高くする必要があった。しかし、従来技術Bの回路構成では、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、シフトレジスタ回路が高速で動作可能な電圧振幅レベルまで高電圧化すると、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを不要輻射を問題にならない程度に抑えるのが難しい。またソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルが高ければ高いほど消費電力が大きくなり好ましくない。
【0041】
上記問題は、3Vより小さい比較的低い電圧で駆動可能なLCD材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。3V以上の電圧で駆動可能なLCD材料は、電圧の保持率が95%以上と比較的高く、3V以上の電圧で駆動するLCD材料を用いた液晶表示装置は、信頼性が高い。
【0042】
〔従来技術C〕
図19(C)に従来のソース信号線側駆動回路1801の別の例をブロック図で示す。
【0043】
ソース信号線側駆動回路の外部からクロック信号(例えば9V)がソース信号線側駆動回路に入力される。そして入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号とによって、シフトレジスタ回路が動作し、画像のサンプリングのためのタイミング信号を順に生成する。このタイミング信号に基づいてサンプリング回路が動作し、画像信号がサンプリングされる。
【0044】
図23に図19(C)に示したブロック図の具体的な回路構成の一例を示す。シフトレジスタ回路31、サンプリング回路32、画像信号線33が図に示すように配置されている。
【0045】
クロック信号(CLK)、反転したクロック信号(CLKb)、スタートパルス信号(SP)および駆動方向切り替え信号(SL/R)は図に示されている配線からシフトレジスタ回路に入力される。
【0046】
ソース信号線側駆動回路の外部からクロック信号(CLK)(例えば9V)がシフトレジスタ回路31に入力される。
【0047】
入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路31が動作し、画像のサンプリングのためのタイミング信号を順に生成する。生成したタイミング信号はサンプリング回路32へ入力される。
【0048】
従来技術Cは、従来技術Aと従来技術Bの双方の欠点を有していることは自明である。液晶を飽和状態に駆動させようとすると、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しやすいために、チャネル長を短くできず、従って高速動作できないという問題があった。
【0049】
またこの従来例の回路構成では、ソース信号線側駆動回路の外部から入力された時点で、クロック信号の電圧振幅レベルが飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルである。そのため不要輻射および消費電力が問題にならない程度に抑えられなかった。
【0050】
上記問題は、3Vより小さい比較的低い電圧で駆動可能なLCD材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。3V以上の電圧で駆動可能なLCD材料は、電圧の保持率が95%以上と比較的高く、3V以上の電圧で駆動するLCD材料を用いた液晶表示装置は、信頼性が高い。
【0051】
〔従来技術D〕
図24(A)に従来のゲート信号線側駆動回路の従来例をブロック図で示す。
【0052】
ゲート信号線側駆動回路の外部からレベルシフタ回路にクロック信号(CLK)(例えば3V)が入力される。このクロック信号の電圧振幅レベルは、レベルシフタ回路が動作可能な電圧振幅レベルであることを必要とする。
【0053】
レベルシフタ回路に入力されたクロック信号は、その電圧振幅レベルが上げられる(例えば3V→25V)。
【0054】
ゲート信号線に入力される選択信号は、選択されたゲート信号線に接続されている全ての画素TFTを確実に動作可能にする電圧振幅レベルであることが必要である。選択信号の電圧は、ゲート信号線に接続された画素TFTのゲート電極に印加されることで、画素TFTにチャネルが形成される。これによって画素TFTのソースからドレインへ電流が流れ画像信号が液晶に供給され、液晶が駆動する。
【0055】
ゲート信号線は配線が長く配線抵抗が大きいため、ゲート信号線に入力される選択信号は、最も遠い画素TFTに印加されるときには電圧降下を起こしている。電圧降下は大きければ大きいほど、画素TFTのゲート電極に印加される電圧が小さくなり、最悪の場合、画素TFTにチャネルが形成されなくなる。
【0056】
全ての画素TFTを確実に動作させ画像信号を液晶に供給するには、ゲート信号線に入力される選択信号の電圧振幅レベルを、画像信号の電圧振幅レベルにある一定のマージン電圧を設けて高くすることが必要である。またゲート配線の配線抵抗による電圧降下が問題にならない程度に、選択信号が高い電圧振幅レベルであることが要求される。
【0057】
このマージン電圧は確実に飽和電圧と同じ電圧振幅レベルの画像信号が、液晶セルの画素電極に供給されるためのものである。マージン電圧は、飽和電圧の画像信号が画素電極に確実に供給される大きさであること必要である。
【0058】
電圧振幅レベルが上げられたクロック信号(例えば25V)はシフトレジスタ回路に入力される。入力したクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路が動作し、画素TFTを動作させるための選択信号を順に生成する。生成した選択信号はゲート信号線に入力され、画素TFTにチャネルが形成され、画像信号が液晶に供給される。
【0059】
ゲート信号線側駆動回路の場合、ソース信号線側駆動回路ほどシフトレジスタ回路を高速で動作させる必要はない。上述したように、TFTの動作速度はチャネル長の2乗に反比例する。ソース信号線側駆動回路よりも動作速度が遅いゲート信号線側駆動回路は、シフトレジスタ回路のTFTのチャネル長がソース信号線側駆動回路の場合に比べて長く、短チャネル効果によるパンチスルーやホットエレクトロンによっての故障が起きにくい。
【0060】
しかし近年、大画面で高解像度の液晶表示装置の開発が進められているのは、上述したとおりである。同じフレームレートで表示すると考えると、液晶表示装置の画素数が多くなればなるほど、ゲート信号線側駆動回路のシフトレジスタ回路もソース信号線側駆動回路と同じく、より高速で動作させることが必要となってくる。よってゲート信号線側駆動回路シフトレジスタの駆動周波数をより高くすることが要求される。
【0061】
そして、電圧振幅レベルが上げられたクロック信号は、シフトレジスタ回路に入力される。入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号によってシフトレジスタ回路が動作し、画素TFTを確実に動作させる選択信号を順に生成する。生成された選択信号はゲート信号線に入力さる。
【0062】
従来技術Dは、従来技術Aと同じ欠点を有していることは自明である。従来技術Dでは、全ての画素TFTを確実に動作可能にするために、シフトレジスタ回路に入力する選択信号の電圧振幅レベルを、短チャネル効果によるパンチスルーやホットエレクトロンによってシフトレジスタ回路のTFTが故障しない程度に低くすることが難しかった。
【0063】
上記問題は、3Vより小さい比較的低い電圧で駆動可能なLCD材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。3V以上の電圧で駆動可能なLCD材料は、電圧の保持率が95%以上と比較的高く、3V以上の電圧で駆動するLCD材料を用いた液晶表示装置は、信頼性が高い。
【0064】
〔従来技術E〕
図24(B)に、従来のゲート信号線側駆動回路の別の例をブロック図で示す。
【0065】
ゲート信号線側駆動回路の外部から入力されたクロック信号(CLK)(例えば10V)が直接シフトレジスタ回路に入力される。この入力されたクロック信号はシフトレジスタ回路が動作可能な電圧振幅レベルである。そして、入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路が動作し、画素TFTを動作させる選択信号を順に生成する。
【0066】
生成された選択信号はレベルシフタ回路に入力されて、その電圧振幅レベルが全ての画素TFTを確実に動作可能する電圧振幅レベルまで上げられる(例えば10V→30V)。電圧振幅レベルを高くされた選択信号は、ゲート信号線に供給される。
【0067】
従来技術Eは、従来技術Bと同じ欠点を有していることは自明である。従来技術Bでは、入力されるクロック信号をシフトレジスタ回路の高速駆動が可能な電圧振幅レベルにすると、不要輻射が問題にならない程度に低くすることが難しく、また上述したように消費電力も抑えられないという問題もあった。
【0068】
上記問題は、3Vより小さい比較的低い電圧で駆動可能なLCD材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。3V以上の電圧で駆動可能なLCD材料は、電圧の保持率が95%以上と比較的高く、3V以上の電圧で駆動するLCD材料を用いた液晶表示装置は、信頼性が高い。
【0069】
〔従来技術F〕
図24(C)に従来のゲート信号線側駆動回路の別の例をブロック図で示す。
【0070】
ゲート信号線側駆動回路の外部からクロック信号(例えば20V)がシフトレジスタ回路に入力される。このとき入力されるクロック信号の電圧振幅レベルは、液晶が飽和状態に駆動するのに必要な選択信号の電圧振幅レベルである。
【0071】
そしてシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号とによって、シフトレジスタ回路が動作し、画素TFTを動作させる選択信号を順に生成する。生成された選択信号はゲート信号線に入力される。
【0072】
従来技術Fは、従来技術Cと同じ欠点を有していることは自明である。全ての画素TFTが確実に動作させようとすると、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しやすいために、チャネル長を短くできず、従って高速動作できないという問題があった。
【0073】
上記問題は、3Vより小さい比較的低い電圧で駆動可能なLCD材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。3V以上の電圧で駆動可能なLCD材料は、電圧の保持率が95%以上と比較的高く、3V以上の電圧で駆動するLCD材料を用いた液晶表示装置は、信頼性が高い。
【0074】
従来技術A〜Fの問題点を以下にまとめる。3V以下の比較的低い電圧で駆動可能な液晶表示装置は、電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。そこで、電圧の保持率が高い、比較的高い電圧で駆動する液晶表示装置を用いることで、液晶表示装置の信頼性を高くすることが望まれていた。しかし比較的高い電圧で駆動する液晶表示装置を用いた場合、従来のソース信号線側駆動回路では、液晶を飽和状態に駆動させると、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しやすかった。そしてまた近年の液晶パネルの大画面化に伴いシフトレジスタ回路の高速動作が要求されるようになってきている。しかし従来のソース信号線側駆動回路では消費電力や不要輻射を抑えると、シフトレジスタ回路の高速動作が難しく、液晶パネルの大画面化に伴う要求に対応しきれなかった。
【0075】
また従来のゲート信号線側駆動回路も同様に、全ての画素TFTを確実に動作させると、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しやすかった。そして消費電力や不要輻射を抑えると、シフトレジスタ回路の高速動作が難しく、液晶パネルの大画面化に伴う要求に対応しきれなかった。
【0076】
このような問題なしに駆動することが可能な駆動回路、およびその駆動回路を有する信頼性の高い半導体表示装置を実現することが要求されている。
【課題を解決するための手段】
【0077】
そこで本願発明は、シフトレジスタ回路に入力するクロック信号の電圧振幅レベルを、シフトレジスタ回路を高速動作させる電圧とチャネル長を得られる駆動回路の実現を目的とする。それによって、液晶を飽和状態に駆動、または全ての画素TFTを確実に動作させても、シフトレジスタ回路が故障せず、高速動作する駆動回路およびその駆動回路を有する半導体表示装置を実現することを目的とする。また、駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、消費電力および不要輻射を問題にならない程度に抑えても、シフトレジスタ回路の高速動作を可能にすることを目的とする。
【0078】
本願発明においては、駆動回路の外部から入力されるクロック信号がレベルシフタ回路によってその電圧振幅レベルが上げられ、シフトレジスタ回路に入力される。そしてシフトレジスタ回路によって生成されたタイミング信号を更にレベルシフタ回路に入力し、2段階で電圧振幅レベルを上げてやる。
【0079】
このように本願発明は、レベルシフタ回路をシフトレジスタ回路の前後に設けてやることで、シフトレジスタ回路の電源電圧を、短チャネル効果によるパンチスルーやホットエレクトロンによってシフトレジスタ回路のTFTが故障しない程度に低くする。またシフトレジスタ回路のTFTのチャネル長を作成可能な範囲まで長くし、該TFTのソースに印加されるクロック信号の電圧振幅レベルを、該TFTが動作する程度にまで高くし、シフトレジスタ回路を動作させる。それによって、液晶を飽和状態に駆動、または全ての画素TFTを確実に動作させても、シフトレジスタ回路が故障せず、高速動作する駆動回路およびその駆動回路を有する半導体表示装置を提供する。また、シフトレジスタ回路の高速動作させても、消費電力および不要輻射を問題にならない程度に抑えていることが可能な駆動回路を有する半導体表示装置を提供するものである。
【0080】
以下に、本願発明の構成を説明する。
【0081】
本願発明のある実施形態によると、
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有するソース信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、入力された前記タイミング信号の電圧振幅レベルを、さらに高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給することを特徴とするソース信号線側駆動回路が提供される。このことによって上記目的が達成される。
【0082】
また、本願発明のある実施形態によると、
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有するソース信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、前記サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給することを特徴とするソース信号線側駆動回路が提供される。このことによって、上記目的が達成される。
【0083】
また、本願発明のある実施形態によると、
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路とを有するゲート信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記入力信号をもとに、選択信号を生成して、生成した前記選択信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、入力された前記選択信号の電圧振幅レベルを、ゲート信号線に接続されている全ての画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ高電圧化された前記選択信号を直接またはバッファ回路を介して供給することを特徴とするゲート信号線側駆動回路が提供される。このことによって上記目的が達成される。
【0084】
また、本願発明のある実施形態によると、
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路とを有するゲート信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、ゲート信号線を介してゲート信号線側駆動回路に接続されている画素TFTを動作させる選択信号を生成して、生成した前記選択信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記選択信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ前記第2のレベルシフタ回路によって高電圧化された前記選択信号を供給することを特徴とするゲート信号線側駆動回路が提供される。このことによって上記目的が達成される。
【0085】
また、本願発明のある実施形態によると、
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、前記複数の画素TFTのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ソース信号線側駆動回路は、第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有しており、
前記第1のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、前記サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線へ供給することを特徴とする半導体表示装置が提供される。このことによって上記目的が達成される。
【0086】
前記ソース信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されるようにしてもよい。
【0087】
また、本願発明のある実施形態によると、
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、前記複数の画素TFTのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ゲート信号線側駆動回路は、第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路とを有しており、
前記第1のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ゲート信号線を介して前記ゲート信号線側駆動回路に接続されている前記画素TFTを動作させる選択信号を生成して、生成した選択信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ前記第2のレベルシフタ回路によって高電圧化された選択信号を供給することを特徴とする半導体表示装置が提供される。このことによって上記目的が達成される。
【0088】
前記ゲート信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されるようにしてもよい。
【0089】
また、本願発明のある実施形態によると、
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、
前記複数の画素TFTのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ソース信号線側駆動回路は第1レベルシフタ回路と、第2レベルシフタ回路と、第1シフトレジスタ回路と、第1サンプリング回路とを有しており、
前記第1レベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1レベルシフタ回路に入力された、前記第1レベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記第1シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記第1シフトレジスタ回路に入力し、
前記第1シフトレジスタ回路は、前記第1シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成したタイミング信号を前記第2レベルシフタ回路に入力し、
前記第2レベルシフタ回路は、前記第2レベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記第1サンプリング回路に入力し、
前記第1サンプリング回路は、前記第1サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線へ供給し、
前記ゲート信号線側駆動回路は第3レベルシフタ回路と、第4レベルシフタ回路と、第2シフトレジスタ回路とを有しており、
前記第3レベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第3レベルシフタ回路に入力された、前記第3レベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記第2シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記第2シフトレジスタ回路に入力し、
前記第2シフトレジスタ回路は、前記第2シフトレジスタ回路に入力された前記クロック信号をもとに、前記ゲート信号線を介して前記ゲート信号線側駆動回路に接続されている前記画素TFTを動作させる選択信号を生成して、生成した前記選択信号を前記第4レベルシフタ回路に入力し、
前記第4のレベルシフタ回路は、前記第4レベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、
前記ゲート信号線へ前記第4レベルシフタ回路によって高電圧化された選択信号を供給することを特徴とする半導体表示装置が提供される。このことによって上記目的が達成される。
【0090】
前記ソース信号線側駆動回路および前記ゲート信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されるようにしてもよい。
【0091】
また、本願発明のある実施形態によると、
第1のレベルシフタ回路と、第2のレベルシフタ回路と、第3のレベルシフタ回路と、第1のラッチ回路と、第2のラッチ回路と、シフトレジスタ回路と、D/A変換回路とを有するデジタル駆動の半導体表示装置の駆動回路において、
前記第1のレベルシフタ回路は、前記駆動回路の外部から前記第1のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記駆動回路の外部から供給されるデジタル信号を前記第1のラッチ回路に書き込むタイミングを決定するタイミング信号を生成して前記第1のラッチ回路に入力し、
前記デジタル信号は前記第3のレベルシフタ回路に入力され、前記第3のレベルシフタ回路から出力されたデジタル信号は、タイミング信号によって決定されたタイミングで前記第1のラッチ回路に入力され、
前記第1のラッチ回路に入力されたデジタル信号は、論理演質の後、前記第2のラッチ回路にて演質を行い出力され、
前記出力されたデジタル信号は、前記第2のレベルシフタ回路を介してD/A変換回路に入力され、アナログ変換されることを特徴とした半導体表示装置の駆動回路が提供される。このことによって上記目的が達成される。
【発明の効果】
【0092】
本願発明は、レベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障せず、かつ作製可能なチャネル長のTFTが動作する程度の電圧振幅レベルのクロック信号で、シフトレジスタ回路を動作させることができる。その結果、シフトレジスタ回路が故障することなしに高速動作させることができ、液晶を飽和状態に駆動させることが可能になる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。
【発明を実施するための最良の形態】
【0093】
本願発明の駆動回路をソース信号線側駆動回路を例にとって説明する。まずソース信号線側駆動回路の構成のブロック図を図1に示す。
【0094】
ソース信号線側駆動回路の外部からクロック信号(CLK)がソース信号線側駆動回路に入力される。
【0095】
入力されたクロック信号は第1のレベルシフタ回路に入力されて、その電圧振幅レベルが上げられる。そして第1のレベルシフタ回路によって電圧振幅レベルが上げられたクロック信号は、シフトレジスタ回路に入力される。この入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が動作し、画像のサンプリングのためのタイミング信号が順に生成される。
【0096】
このタイミング信号は第2のレベルシフタ回路に入力されて、再びその電圧振幅レベルが上げられる。第2のレベルシフタ回路によって電圧振幅レベルが上げられたタイミング信号に基づいて、サンプリング回路が動作し、画像信号がサンプリングされる。サンプリングされた画像信号はソース信号線に供給されて、該ソース信号線に接続された画素TFTのソースに入力される。
【0097】
図2に、図1に示したブロック図の回路構成の一例を示す。
【0098】
第1のレベルシフタ回路201にソース信号線側駆動回路の外部からクロック信号(CLK、CLKb)が入力される。このクロック信号の電圧振幅レベルは、第1のレベルシフタ回路201が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【0099】
第1のレベルシフタ回路201に入力されたクロック信号は、高電圧化され、出力される。このときクロック信号の電圧振幅レベルは、シフトレジスタ回路202のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度で、かつ作製可能なチャネル長のTFTが動作する程度の電圧振幅レベルまで高電圧化する必要がある。
【0100】
第1のレベルシフタ回路201によって電圧振幅レベルが上げられたクロック信号はシフトレジスタ回路202に入力される。またレベルシフタ回路によって電圧振幅レベルを上げられたスタートパルス信号(SP)がシフトレジスタ回路202に入力される。シフトレジスタ回路202に入力されたクロック信号をもとに、同じ時にシフトレジスタ回路202に入力されたスタートパルス信号によってシフトレジスタ回路202が、ソース信号線(S1、S2)に対応した画素TFTへの画像信号のサンプリングのタイミングを決定するタイミング信号を生成する動作を開始する。シフトレジスタ回路202によって生成されたタイミング信号は第2のレベルシフタ回路203へ入力される。
【0101】
第2のレベルシフタ回路203に入力されたタイミング信号は、高電圧化される。このときタイミング信号は、液晶が飽和状態に駆動される電圧振幅レベル(飽和電圧)の画像信号をサンプリングするために、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化することが必要である。
【0102】
このマージン電圧は確実に飽和電圧の画像信号を画素TFTのソースに供給するためのものである。マージン電圧の大きさは、飽和電圧の画像信号がタイミング信号によってサンプリングされて、確実にソース信号線(S1、S2)に供給されるぐらい大きいことが必要である。
【0103】
第2のレベルシフタ回路203によって高電圧化されたタイミング信号は、サンプリング回路204に入力される。
【0104】
サンプリング回路204は、各ソース線(S1、S2)に接続されたアナログスイッチの集合体である。サンプリング回路204にタイミング信号が入力されると、タイミング信号の電圧が、サンプリング回路204のアナログスイッチを構成するTFTのゲート電極に印加さる。それによりアナログスイッチを構成するTFTにチャネルが形成され、ソースからドレインへ電流が流れる。よって画像信号がサンプリングされ、ソース信号線(S1、S2)を介して画素TFTのソースに供給される。
【0105】
本願発明では、レベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障せず、かつ作製可能なチャネル長のTFTが動作する程度の電圧振幅レベルのクロック信号で、シフトレジスタ回路を動作させることができる。その結果、シフトレジスタ回路が故障することなしに高速動作させることができ、液晶を飽和状態に駆動させることが可能になる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。
【0106】
ここで以下の実施例をもって、本願発明の駆動回路およびその駆動回路を有する半導体表示装置について、図3〜図17を用いて詳しく説明する。
【実施例1】
【0107】
本実施例では、レベルシフタ回路をシフトレジスタ回路の前後に設けることにより、信号の電圧振幅レベルをシフトレジスタ回路の前後2段階で上げる本願発明の構成をソース信号線側駆動回路に用いた例を示す。図3に本実施例の半導体表示装置、特にアクティブマトリクス型液晶表示装置の構成を示す。
【0108】
ソース信号線側駆動回路301とゲート信号線側駆動回路302は、アクティブマトリクス回路からなる画素マトリクス部308と同一基板上に一体形成されている。
【0109】
また、画素マトリクス部308では、ソース信号線側駆動回路301に接続された複数のソース信号線303と、ゲート信号線側駆動回路302に接続された複数のゲート信号線304が交差している。そのソース信号線303とゲート信号線304に囲まれた領域に、ソース信号線303とゲート信号線304に接続された複数の画素TFT305がそれぞれ1つづつと、対向電極と画素電極の間に液晶を挟んだ液晶セル306と、保持容量307が設けられている。
【0110】
ソース信号線303に入力された画像信号は、画素TFT305により選択され、所定の画素電極に書き込まれる。
【0111】
ソース信号線側駆動回路301から出力されたタイミング信号によりサンプリングされた画像信号が、サンプリング回路によりソース信号線に303に供給される。
【0112】
画素TFT305は、ゲート信号線側駆動回路302からゲート信号線304を介して入力される選択信号により動作する。
【0113】
次に本実施例のソース信号線側駆動回路のブロック図を図4に示す。本実施例では5Vの飽和電圧の液晶を用いる。ソース信号線側駆動回路の外部から2.5Vの電圧振幅レベルのクロック信号(CLK)がソース信号線側駆動回路の第1のレベルシフタ回路に入力される。第1のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第1のレベルシフタ回路が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【0114】
第1のレベルシフタ回路に入力したクロック信号は第1のレベルシフタ回路によって、その電圧振幅レベルが2.5Vから、本実施例では5Vまで上げられ(高電圧化され)、シフトレジスタ回路に入力される。
【0115】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では5Vでシフトレジスタ回路が動作可能である。例えば本実施例において、ソース信号線側駆動回路の、チャネル長が2μmのTFTで構成されるシフトレジスタ回路を周波数12.5MHz以上で動作させるためには、シフトレジスタ回路に入力するクロック信号の電圧振幅レベルを4V以上にする必要がある。本実施例では5Vまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【0116】
レベルシフタ回路から出力された電圧振幅レベルが5Vのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、画像信号線から供給された画像信号のサンプリングのためのタイミング信号を順に生成する動作をする。生成したタイミング信号は、第2のレベルシフタ回路に入力される。
【0117】
第2のレベルシフタ回路により、第2のレベルシフタ回路に入力されたタイミング信号の電圧振幅レベルが上げられる。このタイミング信号は、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高くすることが必要である。5Vで第2のレベルシフタに入力したタイミング信号が12Vまで上げられ、その12Vのタイミング信号がサンプリング回路に入力される。サンプリング回路に入力されたタイミング信号によりサンプリング回路が画像信号線から供給される画像信号をサンプリングする動作を行う。
【0118】
サンプリングされた画像信号はソース信号線に供給され、ソース信号線に接続された画素TFTに入力されて、液晶が駆動される。
【0119】
なお、図5に本実施例のソース信号線側駆動回路の具体的な回路構成を、また図6に図5に示した本実施例の具体的な回路の、クロック信号とポイントA、B1、B2、C1、C2、およびソース信号線S1、S2におけるタイミングチャートを示す。
【0120】
電圧振幅レベルが2.5Vのクロック信号(CLK)が、第1のレベルシフタ回路501により5Vに増幅される(ポイントA)。電圧振幅レベルが高くなったクロック信号がシフトレジスタ回路502に入力され、また同じ時にレベルシフタ回路によって電圧振幅レベルを上げられたスタートパルス信号(SP)がシフトレジスタ回路502に入力され、タイミング信号が生成される(ポイントB1、B2)。
【0121】
このタイミング信号が第2のレベルシフタ回路503により更に増幅されて12Vになる(ポイントC1、C2)。そしてこのタイミング信号はアナログスイッチ505に入力されて、画像信号がサンプリングされ、画像信号が選択されたソース信号線(S1、S2)に供給される。
【0122】
このように、本願発明ではレベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のTFTが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができる。その結果シフトレジスタ回路をより高速で動作させることができる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。本実施例ではソース信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【実施例2】
【0123】
本実施例では、レベルシフタ回路をシフトレジスタ回路の前後に設けることにより、信号の電圧振幅レベルをシフトレジスタ回路の前後2段階で上げる本願発明の構成をソース信号線側駆動回路に用いた別の例を示す。
【0124】
次に本実施例のソース信号線側駆動回路のブロック図を図7に示す。本実施例では6Vの飽和電圧の液晶を用いる。ソース信号線側駆動回路の外部から3Vの電圧振幅レベルのクロック信号(CLK)がソース信号線側駆動回路の第1のレベルシフタ回路に入力される。第1のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第1のレベルシフタ回路が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【0125】
第1のレベルシフタ回路に入力したクロック信号は第1のレベルシフタ回路によって、その電圧振幅レベルが3Vから、本実施例では10Vまで上げられ(高電圧化され)、シフトレジスタ回路に入力される。
【0126】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では10Vでシフトレジスタ回路が動作可能である。例えば本実施例において、ソース信号線側駆動回路の、チャネル長が3μmのTFTで構成されるシフトレジスタ回路を周波数5MHz以上で動作させるためには、シフトレジスタ回路に入力するクロック信号の電圧振幅レベルを8V以上にする必要がある。本実施例では10Vまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【0127】
レベルシフタ回路から出力された電圧振幅レベルが10Vのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、画像信号線から供給された画像信号のサンプリングのためのタイミング信号を順に生成する動作をする。生成したタイミング信号は、第2のレベルシフタ回路に入力される。
【0128】
第2のレベルシフタ回路により、第2のレベルシフタ回路に入力されたタイミング信号の電圧振幅レベルが上げられる。このタイミング信号は、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高くすることが必要である。10Vで第2のレベルシフタに入力したタイミング信号が15Vまで上げられ、その15Vのタイミング信号がサンプリング回路に入力される。サンプリング回路に入力されたタイミング信号によりサンプリング回路が画像信号線から供給される画像信号をサンプリングする動作を行なう。
【0129】
サンプリングされた画像信号はソース信号線に供給され、ソース信号線に接続された画素TFTに入力されて、液晶が駆動される。
【0130】
このように、本願発明ではレベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のTFTが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができる。その結果シフトレジスタ回路をより高速で動作させることができる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる本実施例ではソース信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【実施例3】
【0131】
本実施例では、レベルシフタ回路をシフトレジスタ回路の前後に設けることにより、信号の電圧振幅レベルをシフトレジスタ回路の前後2段階で上げる本願発明の構成をソース信号線側駆動回路に用いた別の例を示す。
【0132】
次に本実施例のソース信号線側駆動回路のブロック図を図8に示す。本実施例では7Vの飽和電圧の液晶を用いる。ソース信号線側駆動回路の外部から5Vの電圧振幅レベルのクロック信号(CLK)がソース信号線側駆動回路の第1のレベルシフタ回路に入力される。第1のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第1のレベルシフタ回路が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【0133】
第1のレベルシフタ回路に入力したクロック信号は第1のレベルシフタ回路によって、その電圧振幅レベルが5Vから、本実施例では12Vまで上げられ(高電圧化され)、シフトレジスタ回路に入力される。
【0134】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では12Vでシフトレジスタ回路が動作可能である。例えば本実施例において、ソース信号線側駆動回路の、チャネル長が5μmのTFTで構成されるシフトレジスタ回路を周波数3MHz以上で動作させるためには、シフトレジスタ回路に入力するクロック信号の電圧振幅レベルを10V以上にする必要がある。本実施例では12Vまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【0135】
レベルシフタ回路から出力された電圧振幅レベルが12Vのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、画像信号線から供給された画像信号のサンプリングのためのタイミング信号を順に生成する動作をする。生成したタイミング信号は、第2のレベルシフタ回路に入力される。
【0136】
第2のレベルシフタ回路により、第2のレベルシフタ回路に入力されたタイミング信号の電圧振幅レベルが上げられる。このタイミング信号は、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高くすることが必要である。12Vで第2のレベルシフタ回路に入力したタイミング信号が18Vまで上げられ、その18Vのタイミング信号がサンプリング回路に入力される。サンプリング回路に入力されたタイミング信号によりサンプリング回路が画像信号線から供給される画像信号をサンプリングする動作を行なう。
【0137】
サンプリングされた画像信号はソース信号線に供給され、ソース信号線に接続された画素TFTに入力されて、液晶が駆動される。
【0138】
このように、本願発明ではレベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のTFTが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができる。その結果シフトレジスタ回路をより高速で動作させることができる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる本実施例ではソース信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【実施例4】
【0139】
本実施例では、本願発明の構成をゲート信号線側駆動回路に適用した例について説明をする。
【0140】
本実施例のゲート信号線側駆動回路のブロック図を図9に示す。本実施例では15Vの飽和電圧の液晶を用いる。ゲート信号線側駆動回路の外部から3Vの電圧振幅レベルのクロック信号(CLK)がゲート信号線側駆動回路の第1のレベルシフタ回路に入力される。第1のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第1のレベルシフタ回路が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【0141】
第1のレベルシフタ回路に入力したクロック信号は、第1のレベルシフタ回路によって、その電圧振幅レベルが3Vから10Vまで上げられ(高電圧化され)、シフトレジスタ回路に入力される。
【0142】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では10Vまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【0143】
レベルシフタ回路から出力された電圧振幅レベルが10Vのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、ゲート信号線に接続された全ての画素TFTを確実に動作させるための選択信号を順に生成する動作をする。生成した選択信号は、第2のレベルシフタ回路に入力される。
【0144】
第2のレベルシフタ回路により、第2のレベルシフタ回路に入力された選択信号の電圧振幅レベルが上げられる。この選択信号は、全ての画素TFTを確実に動作させるのに必要な電圧振幅レベルまで高くすることが必要である。10Vで第2のレベルシフタに入力した選択信号が20Vまで上げられ、その20Vの選択信号がゲート信号線に入力され、画素TFTが、画像信号を液晶に供給する動作をする。
【0145】
図10に、図9に示したブロック図の具体的な回路構成を示す。
【0146】
第1のレベルシフタ回路1001に入力されたクロック信号(CLK)は、高電圧化され、出力される。このとき、電圧振幅レベルはレベルシフタ回路1001の動作が可能な電圧振幅レベルであり、画素TFTを確実に動作させるのに必要な選択信号の電圧振幅レベルより低いことが好ましい。そのクロック信号がシフトレジスタ回路1002に入力される。
【0147】
レベルシフタ回路によって電圧振幅レベルを上げられたスタートパルス信号(SP)がシフトレジスタ回路1002に入力される。スタートパルス信号の入力によりシフトレジスタ回路1002が所定のタイミングで動作を開始する。これによりシフトレジスタ回路1002に入力されたクロック信号に基づいて、画素TFTを動作させる選択信号が順に出力されて、第2のレベルシフタ回路1003へ入力される。
【0148】
第2のレベルシフタ回路1003に入力された選択信号は、再び高電圧化され出力される。この高電圧化された選択信号はゲート信号線(g1、g2、g3)に入力される。このとき電圧振幅レベルは全ての画素TFTを確実に動作させるのに必要な選択信号の電圧振幅レベルまで上げることが必要である。
【0149】
このように、レベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、かつ作製可能なチャネル長のTFTが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができ、消費電力を抑えることができる。また、ゲート信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる本実施例ではゲート信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【0150】
なお本実施例で示すゲート信号線側駆動回路は、実施例1の図3で示したアクティブマトリクス型液晶表示装置において用いることが可能である。
【実施例5】
【0151】
本実施例では、本願発明の構成をゲート信号線側駆動回路に適用した別の例について説明する。
【0152】
本実施例のゲート信号線側駆動回路のブロック図を図11に示す。本実施例では14Vの飽和電圧の液晶を用いる。ゲート信号線側駆動回路の外部から5Vの電圧振幅レベルのクロック信号(CLK)がゲート信号線側駆動回路の第1のレベルシフタ回路に入力される。第1のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第1のレベルシフタ回路が動作可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【0153】
第1のレベルシフタ回路に入力したクロック信号は、第1のレベルシフタ回路によって、その電圧振幅レベルが5Vから12Vまで上げられ(高電圧化され)、シフトレジスタ回路に入力される。
【0154】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では12Vまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【0155】
第1のレベルシフタ回路から出力された電圧振幅レベルが12Vのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、ゲート信号線に接続された全ての画素TFTを確実に動作させるための選択信号を順に生成する動作をする。生成した選択信号は、第2のレベルシフタ回路に入力される。
【0156】
第2のレベルシフタ回路により、第2のレベルシフタ回路に入力された選択信号の電圧振幅レベルが上げられる。この選択信号は、全ての画素TFTを確実に動作させるのに必要な電圧振幅レベルまで高くすることが必要である。12Vで第2のレベルシフタに入力した選択信号が25Vまで上げられ、その25Vの選択信号がゲート信号線に入力され、画素TFTが、画像信号を液晶に供給する動作をする。これにより液晶ディスプレイに画像が表示される。
【0157】
このように、本願発明ではレベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のTFTが動作する程度に高い電圧振幅レベルのクロック信号をシフトレジスタ回路に入力することができる。その結果、シフトレジスタ回路をより高速で動作させることができ、消費電力を抑えることができる。また、ゲート信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。本実施例ではゲート信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【実施例6】
【0158】
本願発明は、ソース信号線側駆動回路とゲート信号線側駆動回路の両方に適用しても良い。この場合、ソース信号線側駆動回路およびゲート信号線側駆動回路のそれぞれに、第1および第2のレベルシフタ回路が用いられる。例えば上述の実施例を組み合わせてもよい。
【実施例7】
【0159】
本実施例では、上述した実施例1〜6のアクティブマトリクス型液晶表示装置の作製工程について説明する。
【0160】
本実施例では絶縁表面を有する基板上に複数のトップゲート型のTFTを形成し、画素マトリクス回路とレベルシフタ回路、シフトレジスタ回路を含む動作回路とをモノリシックに構成する例を図12〜図15に示す。なお、本実施例では駆動回路やロジック回路等の駆動回路の例として、基本回路であるCMOS回路を示す。なお、本実施例では、Pチャンネル型とNチャンネル型とがそれぞれ1つのゲート電極を備えたCMOS回路について、その作製工程を説明するが、ダブルゲート型のような複数のゲート電極を備えたCMOS回路も同様に作製することができる。
【0161】
図12(A)を参照する。まず、絶縁表面を有する基板としてガラス基板601を準備する。ガラス基板の代わりに石英基板、熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板またはシリコン基板を用いても良い。本実施例では、ガラス基板601上に酸化シリコン膜602でなる下地膜を200nm厚に形成した。下地膜は窒化シリコン膜を積層しても良いし、窒化シリコン膜のみであっても良い。
【0162】
603は非晶質珪素膜であり、最終的な膜厚(熱酸化後の膜減りを考慮した膜厚)が10〜75nm(好ましくは15〜45nm)となる様に調節する。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。
【0163】
本実施例の場合、非晶質珪素膜603中において代表的な不純物であるC(炭素)、N(窒素)、O(酸素)、S(硫黄)の濃度はいずれも5×1018atoms/cm3未満(好ましくは 1×1018atoms/cm3以下)となる様に管理している。各不純物濃度がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。
【0164】
なお、非晶質珪素膜603中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜603の成膜は減圧熱CVD法であることが好ましい。なお、成膜条件を最適化することでプラズマCVD法を用いることも可能である。
【0165】
次に、非晶質珪素膜603の結晶化工程を行う。結晶化の手段としては特開平7−130652号公報記載の技術を用いる。同公報実施例1および実施例2のどちらの手段でも良いが、本実施例では、同広報の実施例2に記載した技術内容(特開平8−78329号公報に詳しい)を利用するのが好ましい。
【0166】
特開平8−78329号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜604を形成する。マスク絶縁膜604は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【0167】
そして、非晶質珪素膜603の結晶化を助長する触媒元素としてニッケル(Ni)を含有した溶液をスピンコート法により塗布し、Ni含有層605を形成する。なお、触媒元素としてはニッケル以外にも、コバルト(Co)、鉄(Fe)、パラジウム(Pd)、白金(Pt)、銅(Cu)、金(Au)等を用いることができる(図12(B))。
【0168】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【0169】
次に、触媒元素の添加工程が終了したら、450℃で1時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700℃(代表的には550〜650℃)の温度で4〜24時間の加熱処理を加えて非晶質珪素膜603の結晶化を行う。本実施例では窒素雰囲気で570℃、14時間の加熱処理を行う。
【0170】
この時、非晶質珪素膜603の結晶化はニッケルを添加した領域606および606で発生した核から優先的に進行し、ガラス基板601の基板面に対してほぼ平行に成長した結晶領域607が形成される。この結晶領域607を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある(図12(C))。
【0171】
なお、上述の特開平7−130652号公報の実施例1に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。
【0172】
次に膜中のニッケルを除去するために、この状態でリンをドーピングする。すると、ニッケルを添加した領域606のみにリンがドーピングされる。これらの領域をリン添加領域608とする。このとき、ドーピングの加速電圧と、酸化膜で成るマスク絶縁膜604厚さを最適化し、リンがマスク絶縁膜604を実質的に突き抜けないようにする。(図12(D))
【0173】
リンのドーズ量は、1×1014から1×1015ions/cm2程度が良い。本実施例では5×1014ions/cm2のドーズを、イオンドーピング装置を用いて行った。
【0174】
なお、イオンドープの際の加速電圧は10kvとした。10kvの加速電圧であれば、リンは1000Åの絶縁膜マスクをほとんど通過することができない。
【0175】
次に、図12(E)を参照する。その後、600℃の窒素雰囲気にて1〜12時間(本実施例では12時間)熱アニールし、ニッケル元素のゲッタリングを行った。加熱によりニッケルがリンに吸い寄せられることになる。600℃の温度のもとでは、リン原子は膜中をほとんど動かないが、ニッケル原子は数100μm程度またはそれ以上の距離を移動することができる。このことからリンがニッケルのゲッタリングに最も適した元素の1つであることが理解できる。
【0176】
結晶化のための加熱処理が終了したら、マスク絶縁膜604を除去してパターニングを行い、横成長領域607でなる島状半導体層(活性層)609、610、および611を形成する(図13(A))。
【0177】
ここで609はCMOS回路を構成するN型TFTの活性層、610はCMOS回路を構成するP型TFTの活性層、611は画素マトリクス回路を構成するN型TFT(画素TFT)の活性層である。
【0178】
活性層609、610、および611を形成したら、その上に珪素を含む絶縁膜でなるゲート絶縁膜612を成膜する。
【0179】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲート電極の原型を形成する。本実施例では2wt%のスカンジウムを含有したアルミニウム膜を用いる。
【0180】
次に、特開平7−135318号公報記載の技術により多孔性の陽極酸化膜613〜620、無孔性の陽極酸化膜621〜624、およびゲート電極625〜628を形成する(図13(B))。
【0181】
こうして図13(B)の状態が得られたら、次にゲート電極625〜628および多孔性の陽極酸化膜613〜620をマスクとしてゲート絶縁膜612をエッチングする。そして、多孔性の陽極酸化膜613〜620を除去して図13(C)の状態を得る。なお、図13(C)において629〜632で示されるのは加工後のゲート絶縁膜である。
【0182】
図14(A)を参照する。次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはNチャネル型ならばP(リン)またはAs(砒素)、P型ならばB(ボロン)またはGa(ガリウム)を用いれば良い。本実施例ではNチャネル型およびPチャネル型のTFTを形成するための不純物添加をそれぞれ2回の工程に分けて行う。
【0183】
最初にNチャネル型のTFTを形成するための不純物添加を行う。まず、1回目の不純物添加(本実施例ではP(リン)を用いる)を高加速電圧80keV程度で行い、n-領域を形成する。 このn-領域は、Pイオン濃度が1×1018 ions/cm2〜1×1019ions/cm2このように調節する。
【0184】
さらに、2回目の不純物添加を低加速電圧10keV程度で行い、n+領域を形成する。この時は、加速電圧が低いので、ゲート絶縁膜がマスクとして機能する。また、このn+領域は、シート抵抗が500Ω以下(好ましくは300Ω以下)となるように調節する。
【0185】
以上の工程を経て、CMOS回路を構成するnチャネル型TFTのソース領域およびドレイン領域633および634、低濃度不純物領域(LDD領域)637、チャネル形成領域640が形成される。また、画素TFTを構成するnチャネル型TFTのソース領域およびドレイン領域635および636、低濃度不純物領域(LDD領域)638および639、チャネル形成領域641および642が確定する(図14(A))。
【0186】
なお、図14(A)に示す状態ではCMOS回路を構成するpチャネル型TFTの活性層は、nチャネル型TFTの活性層と同じ構成となっている。
【0187】
次に、図14(B)に示すように、nチャネル型TFTを覆ってレジストマスク643を設け、P型を付与する不純物イオン(本実施例ではボロンを用いる)の添加を行う。
【0188】
この工程も前述の不純物添加工程と同様に2回に分けて行うが、Nチャネル型をPチャネル型に反転させる必要があるため、前述のPイオン添加濃度の数倍にあたる程度の濃度のB(ボロン)イオンを添加する。
【0189】
こうしてCMOS回路を構成するpチャネル型TFTのソース領域およびドレイン領域644および645、低濃度不純物領域(LDD領域)646、チャネル形成領域647が形成される(図14(B))。
【0190】
本実施例では、2wt%のスカンジウムを含有したアルミニウム膜を用いてゲート電極を形成したが、多結晶シリコン膜を用いてゲート電極を形成しても良い。この場合、LDD領域は、SiO2やSiNなどのサイドウォールを用いて形成される。
【0191】
次にファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加行程で受けた活性層の損傷も修復される。
【0192】
図14(C)を参照する。次に、第1層間絶縁膜648として酸化シリコン膜と窒化シリコン膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極およびドレイン電極649〜653を形成して図14(C)に示す状態を得る。なお、第1層間絶縁膜648として有機性樹脂膜を用いることもできる。
【0193】
図14(C)に示す状態が得られたら、有機性樹脂膜からなる第2層間絶縁膜654を0.5〜3μmの厚さに形成する(図15(A))。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【0194】
次に、第2層間絶縁膜654の一部を除去し、遮光性を有する膜でなるブラックマトリクス655を形成する。本実施例では、ブラックマトリクス655にはチタンを用い、画素TFTのドレイン電極653とブラックマトリクス655との間に保持容量658を形成している。また、ブラックマトリクス655としては、黒色顔料を含む樹脂膜等を用いることもできる。
【0195】
次に、有機性樹脂膜からなる第3層間絶縁膜656を0.5〜3μmの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【0196】
そして第2層間絶縁膜654および第3層間絶縁膜656にコンタクトホールを形成し、透明画素電極657を120nmの厚さに形成する。なお、本実施例は透過型のアクティブマトリクス液晶表示装置の例であるため透明画素電極657を構成する導電膜としてITO等の透明導電膜を用いる。
【0197】
次に、基板全体を350℃の水素雰囲気で1〜2時間加熱し、素子全体の水素化を行うことで膜中(特に活性層中)のダングリングボンド(不対結合手)を補償する。以上の工程を経て同一基板上にCMOS回路および画素マトリクス回路を作製することができる。
【0198】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【0199】
図15(B)の状態のアクティブマトリクス基板に配向膜659を形成する。本実施例では、配向膜659には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板660、対向電極661、配向膜662とで構成される。
【0200】
なお、本実施例では、配向膜662には、ポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、比較的小さなプレチル角を持つようなポリイミドを用いた。
【0201】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ(共に図示せず)などを介して張り合わせる。その後、両基板間に液晶663を注入し、封止剤(図示せず)によって完全に封止する。本実施例では、液晶663としてネマティック液晶を用いた。
【0202】
よって、図15(C)に示すような透過型のアクティブマトリクス型液晶表示装置が完成する。
【実施例8】
【0203】
本実施例では、上述した実施例1〜6のアクティブマトリクス型液晶表示装置を実施例7とは別の工程で作製した例について説明する。
【0204】
図25を参照する。まず、ガラス基板5001上に酸化シリコン膜5002でなる下地膜を200nmの厚さに形成した。下地膜は窒化シリコン膜を積層しても良いし、窒化シリコン膜のみであっても良い。
【0205】
次に、酸化シリコン膜5002上に30nm厚のアモルファスシリコン膜(非晶質シリコン膜)をプラズマCVD法により形成し、脱水素処理後、エキシマレーザーアニールを行ってポリシリコン膜(結晶質シリコン膜または多結晶シリコン膜)を形成した。
【0206】
この結晶化工程は公知のレーザー結晶化技術または熱結晶化技術を用いれば良い。本実施例ではパルス発振型のKrFエキシマレーザーを線状に加工してアモルファスシリコン膜の結晶化を行った。
【0207】
なお、本実施例では初期膜をアモルファスシリコン膜としてレーザーアニールで結晶化してポリシリコン膜を得たが、初期膜として微結晶シリコン膜を用いても構わないし、直接ポリシリコン膜を成膜しても良い。勿論、成膜したポリシリコン膜にレーザーアニールを行っても良い。また、レーザーアニールの代わりにファーネスアニールを行っても良い。
【0208】
こうして形成された結晶質シリコン膜をパターニングして島状のシリコン層からなる活性層5003、5004を形成した。
【0209】
次に、活性層5003、5004を覆って酸化シリコン膜でなるゲート絶縁膜5005を形成し、その上にタンタルと窒化タンタルの積層構造でなるゲート配線(ゲート電極を含む)5006、5007を形成した(図25(A))。
【0210】
ゲート絶縁膜5005の膜厚は100nmとした。勿論、酸化シリコン膜以外に酸化シリコン膜と窒化シリコン膜との積層構造や酸化窒化シリコン膜を用いても構わない。また、ゲート配線5006、5007は他の金属を用いることもできるが、後の工程においてシリコンとのエッチング選択比の高い材料が望ましい。
【0211】
こうして図25(A)の状態が得られたら、1回目のリンドープ工程(リンの添加工程)を行った。ここではゲート絶縁膜5005を通して添加するため、加速電圧は80KeVと高めに設定した。また、こうして形成された第1不純物領域5008、5009は長さ(幅)が0.5μm、リン濃度が1×1017atoms/cm3となるようにドーズ量を調節した。この時のリン濃度を(n−)で表すことにする。なお、リンの代わりに砒素を用いても良かった。
【0212】
また、第1不純物領域5008、5009はゲート配線5006、5007をマスクとして自己整合的に形成された。この時、ゲート配線5006、5007の直下には真性な結晶質シリコン層が残り、チャネル形成領域5010、5011が形成された。ただし、実際には多少ゲート配線の内側に回り込んで添加される分もあるため、ゲート配線5006、5007と第1不純物領域5008、5009とがオーバーラップするような構造となった(図25(B))。
【0213】
次に、ゲート配線5006、5007を覆うようにして0.1〜1μm(代表的には0.2〜0.3μm)の厚さの非晶質シリコン層を形成し、異方性エッチングを行うことによりサイドウォール5012、5013を形成した。サイドウォール5012、5013の幅(ゲート配線の側壁からみた厚さ)は0.2μmとした(図25(C))。
【0214】
なお、本実施例では非晶質シリコン層として不純物を何も添加しないものを用いるため、真性なシリコン層でなるサイドウォールが形成された。
【0215】
図25(C)の状態が得られたら、2回目のリンドープ工程を行った。この場合も1回目と同様に加速電圧を80KeVとした。また、今回形成された第2不純物領域5014、5015にはリンが1×1018atoms/cm3の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を(n)で表すことにする。
【0216】
なお、図25(D)に示すリンドープ工程ではサイドウォール5012、5013の真下のみに第1不純物領域5008、5009が残る。この第1不純物領域5008および5009は1stLDD領域として機能することになる。
【0217】
また、図25(D)の工程ではサイドウォール5012、5013にもリンが添加された。実際には加速電圧が高いためリンの濃度プロファイルのテール(裾)がサイドウォール内部に及ぶような状態でリンが分布していた。このリンでサイドウォールの抵抗成分を調節することもできる反面、リンの濃度分布が極端にばらつくと第2不純物領域5014に印加されるゲート電圧が素子毎に変動する要因ともなりかねないのでドーピング時は精密な制御が必要である。
【0218】
次に、nチャネル型TFTの一部を覆うレジストマスク5016とpチャネル型TFTの全部を覆うレジストマスク5017を形成した。そして、この状態でゲート絶縁膜5005をドライエッチングして加工されたゲート絶縁膜5018を形成した(図25(E))。
【0219】
この時、ゲート絶縁膜5018がサイドウォール5012よりも外側に突出している部分の長さ(ゲート絶縁膜5018が第2不純物領域5014に接している部分の長さ)が、第2不純物領域5014の長さ(幅)を決定した。従って、レジストマスク5016のマスク合わせは精度良く行うことが必要であった。
【0220】
図25(E)の状態が得られたら、3回目のリンドープ工程を行った。今回は露出した活性層にリンを添加することになるため、加速電圧を10KeVと低めに設定した。なお、こうして形成された第3不純物領域5019にはリンが5×1020atoms/cm3の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を(n+)で表すことにする(図26(A))。
【0221】
この工程ではレジストマスク5016および5017によって遮蔽された部分にはリンが添加されないため、その部分には第2不純物領域5014および5015がそのまま残る。従って、第2不純物領域5014が画定した。また同時に、第3不純物領域5019が画定した。
【0222】
この第2不純物領域5014は2ndLDD領域として機能し、第3不純物領域5019はソース領域又はドレイン領域として機能することになる。
【0223】
次に、レジストマスク5016、5017を除去し、新たにnチャネル型TFT全部を覆うレジストマスク5021を形成した。そして、まずpチャネル型TFTのサイドウォール5013を除去し、さらにゲート絶縁膜5005をドライエッチングしてゲート配線5007と同形状のゲート絶縁膜5022を形成した(図26(B))。
【0224】
図26(B)の状態が得られたら、ボロンドープ工程(ボロンの添加工程)を行った。ここでは加速電圧を10KeVとし、形成された第4不純物領域5023に3×1020atoms/cm3の濃度でボロンが含まれるようにドーズ量を調節した。この時のボロン濃度を(p++)で表すことにする(図26(C))。
【0225】
この時、ボロンもゲート配線5007の内側に回り込んで添加されたため、チャネル形成領域5011はゲート配線5007の内側に形成された。また、この工程ではpチャネル型TFT側に形成されていた第1不純物領域5009及び第2不純物領域5015をボロンで反転させてP型にしている。従って、実際にはもともと第1不純物領域だった部分と第2不純物領域だった部分とで抵抗値が変化するが、十分高い濃度でボロンを添加しているので問題とはならない。
【0226】
こうすることで第4不純物領域5023が画定する。第4不純物領域5023はゲート配線5007をマスクとして完全に自己整合的に形成され、ソース領域又はドレイン領域として機能する。本実施例ではpチャネル型TFTに対してLDD領域もオフセット領域も形成していないが、pチャネル型TFTはもともと信頼性が高いので問題はなく、却ってLDD領域等を設けない方がオン電流を稼ぐことができるので都合が良い場合もある。
【0227】
こうして最終的には図26(C)に示すように、nチャネル型TFTの活性層にはチャネル形成領域、第1不純物領域、第2不純物領域及び第3不純物領域が形成され、pチャネル型TFTの活性層にはチャネル形成領域及び第4不純物領域のみが形成される。
【0228】
そのようにして図26(C)の状態が得られたら、第1層間絶縁膜5024を1μmの厚さに形成した。第1層間絶縁膜5024としては酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、有機樹脂膜またはそれらの積層膜を用いることができる。本実施例ではアクリル樹脂膜を採用した。
【0229】
第1層間絶縁膜5024を形成したら、金属材料でなるソース配線5025、5026及びドレイン配線5027を形成した。本実施例ではチタンを含むアルミニウム膜をチタンで挟み込んだ構造の三層配線を用いた。
【0230】
また、第1層間絶縁膜5024としてBCB(ベンゾシクロブテン)と呼ばれる樹脂膜を用いた場合、平坦性が高まると同時に、配線材料として銅を用いることが可能となる。銅は配線抵抗が低いため、配線材料として非常に有効である。
【0231】
こうしてソース配線及びドレイン配線を形成したら、パッシベーション膜として50nm厚の窒化シリコン膜5028を形成した。さらにその上には保護膜として第2層間絶縁膜5029を形成した。この第2層間絶縁膜5029としては前記第1層間絶縁膜5024と同様の材料を用いることが可能である。本実施例では50nm厚の酸化シリコン膜上にアクリル樹脂膜を積層した構造を採用した。
【0232】
以上のような工程を経て、図26(D)に示すような構造のCMOS回路が完成した。本実施例によって形成されたCMOS回路は、nチャネル型TFTが優れた信頼性を有するため、回路全体として信頼性が大幅に控向上した。また、本実施例のような構造とすると、nチャネル型TFTとpチャネル型TFTとの特性バランス(電気特性のバランス)が優れたものとなった。
【0233】
なお、同様にして画素TFTもnチャネル型TFTによって構成され得る。
【0234】
図26(D)の状態が得られたら、コンタクトホールを開口し、画素TFTのドレイン電極に接続した画素電極を形成する。そして、第3層間膜を形成し、配向膜を形成する。また、必要に応じてブラックマトリクスを形成してもよい。
【0235】
次に、対向基板を用意する。対向基板は、ガラス基板、透明導電膜から成る対向電極、配向膜とで構成される。
【0236】
なお、本実施例では、配向膜にはポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、配向膜に比較的大きなプレチル角を持つようなポリイミドを用いた。
【0237】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサなどを介して貼り合わせる。その後、両基板の間に液晶を注入し、封止剤によって完全に封止する。本実施例では、液晶にネマティック液晶を用いた。
【0238】
よって、透過型のアクティブマトリクス型液晶表示装置が完成する。
【実施例9】
【0239】
本実施例では、実施例7、8において活性層となる結晶質半導体膜を、触媒元素を用いた熱結晶化法により形成する例を示す。触媒元素を用いる場合、本出願人による特開平7−130652号公報、特開平8−78329号公報に記載された技術を用いることが好ましい。
【0240】
ここで特開平7−130652号公報の技術を本願発明に適用する場合の例を図27に示す。まずシリコン基板6001上に熱酸化法により酸化シリコン膜6002を設け、その上にアモルファスシリコン膜6003を形成した。さらに、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を塗布してニッケル含有層6004を形成した(図27(A))。
【0241】
次に、500℃1時間の水素だし工程の後、500〜650℃で4〜12時間(本実施例では550℃8時間)の熱処理を行い、ポリシリコン膜6005を形成した。こうして得られたポリシリコン膜6005は非常に優れた結晶性を有した(図27(B))。
【0242】
あとはポリシリコン膜6005をパターニングして活性層とし、実施例7、8と同様の工程を経てTFTを作製した。
【0243】
なお、上記二つの技術においては、ニッケル(Ni)以外にも、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、錫(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)といった元素を用いても良い。
【実施例10】
【0244】
本実施例においては、上述の実施例8において説明したアクティブマトリクス型液晶表示装置とは別の作製方法の例について説明する。
【0245】
図28および図29を参照する。まず基板7001には、例えばコーニング社の1737ガラス基板に代表される無アルカリガラス基板を用いた。そして、基板7001のTFTが形成される表面に、酸化珪素で成る下地膜7002を200nmの厚さに形成した。下地膜7002は、さらに窒化珪素膜を積層させても良いし、窒化珪素膜のみであっても良い。
【0246】
次に、この下地膜7002の上に50nmの厚さで、非晶質珪素膜をプラズマCVD法で形成した。非晶質珪素膜の含有水素量にもよるが、好ましくは400〜500℃に加熱して脱水素処理を行い、非晶質珪素膜の含有水素量を5atm%以下として、結晶化の工程を行って結晶性珪素膜とした。
【0247】
この結晶化の工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。本実施例では、パルス発振型のKrFエキシマレーザー光を線状に集光して非晶質珪素膜に照射して、結晶性珪素膜とした。なお、本実施例では初期膜をアモルファスシリコン膜としてレーザーアニールで結晶化してポリシリコン膜を得たが、初期膜として微結晶シリコン膜を用いても構わないし、直接ポリシリコン膜を成膜しても良い。勿論、成膜したポリシリコン膜にレーザーアニールを行っても良い。また、レーザーアニールの代わりにファーネスアニールを行っても良い。また上述の実施例9で説明した方法を用いても良い。
【0248】
こうして形成された結晶性珪素膜をパターニングして、島状の半導体層7003、7004、7005を形成した。
【0249】
次に、半導体層7003、7004、7005を覆って、酸化珪素または窒化珪素を主成分とするゲート絶縁膜7006を形成した。ここではプラズマCVD法で窒化酸化珪素膜を100nmの厚さに形成した。そして、図28では説明しないが、ゲート絶縁膜7006の表面に第1のゲート電極を構成する、第1の導電膜としてタンタル(Ta)を10〜200nm、例えば50nmさらに第2の導電膜としてアルミニウム(Al)を100〜1000nm、例えば200nmの厚さでスパッタ法で形成した。そして、公知のパターニング技術により、第1のゲート電極を構成する第1の導電膜7007、7008、7009、7010と、第2の導電膜の7012、7013、7014、7015が形成された。
【0250】
第1のゲート電極を構成する第2の導電膜として、アルミニウムを用いる場合には、純アルミニウムを用いても良いし、チタン、珪素、スカンジウムから選ばれた元素が0.1〜5atm%添加されたアルミニウム合金を用いても良い。また銅を用いる場合には、図示しないが、ゲート絶縁膜7006の表面に窒化珪素膜を設けておくと好ましい。
【0251】
また、図28では画素マトリクス回路を構成するnチャネル型TFTのドレイン側に付加容量部を設ける構造となっている。このとき、第1のゲート電極と同じ材料で付加容量部の配線電極7011、7016が形成される。
【0252】
こうして図28(A)に示す構造が形成されたら、1回目のn型不純物を添加する工程を行った。結晶性半導体材料に対してn型を付与する不純物元素としては、リン(P)、砒素(As)、アンチモン(Sb)などが知られているが、ここでは、リンを用い、フォスフィン(PH3)を用いたイオンドープ法で行った。この工程では、ゲート絶縁膜7006を通してその下の半導体層にリンを添加するために、加速電圧は80keVと高めに設定した。また、こうして形成された不純物領域は、後に示すnチャネル型TFTの第1の不純物領域7034、7042を形成するもので、LDD領域として機能するものである。従ってこの領域のリンの濃度は、1×1016〜1×1019atms/cm3の範囲にするのが好ましく、ここでは1×1018atms/cm3とした。
【0253】
半導体層中に添加された前記不純物元素は、レーザーアニール法や、熱処理により活性化させる必要があった。この工程は、ソース・ドレイン領域を形成する不純物添加の工程のあと実施しても良いが、この段階でレーザーアニール法により活性化させることは効果的であった。
【0254】
この工程で、第1のゲート電極を構成する第1の導電膜7007、7008、7009、7010と第2の導電膜7012、7013、7014、7015はリンの添加に対してマスクとして機能した。その結果ゲート絶縁膜を介して存在する半導体層の第1のゲート電極の真下の領域には、まったく、あるいは殆どリンが添加されなかった。そして、図28(B)に示すように、リンが添加された低濃度不純物領域7017、7018、7019、7020、7021、7022、7023が形成された。
【0255】
次にフォトレジスト膜をマスクとして、nチャネル型TFTを形成する領域をレジストマスク7024、7025で覆って、pチャネル型TFTが形成される領域のみに、p型を付与する不純物添加の工程を行った。p型を付与する不純物元素としては、ボロン(B)、アルミニウム(Al)、ガリウム(Ga)、が知られているが、ここではボロンをその不純物元素として、イオンドープ法でジボラン(B2H6)を用いて添加した。ここでも加速電圧を80keVとして、2×1020atms/cm3の濃度にボロンを添加した。そして、図28(C)に示すようにボロンが高濃度に添加された領域7026、7027が形成された。この領域は後にpチャネル型TFTのソース・ドレイン領域となる。
【0256】
そして、レジストマスク7024、7025を除去した後、第2のゲート電極を形成する工程を行った。ここでは、第2のゲート電極の材料にタンタル(Ta)を用い、100〜1000nm、例えば200nmの厚さに形成した。そして、公知の技術によりパターニングを行い、第2のゲート電極7028、7029、7030、7031が形成された。この時、第2のゲート電極の長さは5μmとなるようにパターニングした。結果として、第2のゲート電極は、第1のゲート電極の両側にそれぞれ1.5μmの長さでゲート絶縁膜と接する領域が形成された。
【0257】
また、画素マトリクス回路を構成するnチャネル型TFTのドレイン側に保持容量部が設けられるが、この保持容量部の電極7028は第2のゲート電極と同時に形成された。
【0258】
そして、第2のゲート電極7025、7026、7027をマスクとして、2回目のn型を付与する不純物元素を添加する工程を行った。ここでは同様に、フォスフィン(PH3)を用いたイオンドープ法で行った。この工程でも、ゲート絶縁膜7006を通してその下の半導体層にリンを添加するために、加速電圧は80keVと高めに設定した。そして、ここでリンが添加される領域は、nチャネル型TFTでソース領域7032、7042、及びドレイン領域7033、7043として機能させるため、この領域のリンの濃度は、1×1019〜1×1021atms/cm3とするのが好ましく、ここでは1×1020atms/cm3とした。
【0259】
また、ここで図示はしないが、ソース領域7035、7043、及びドレイン領域7036、7047を覆うゲート絶縁膜を除去して、その領域の半導体層を露出させ、直接リンを添加しても良い。この工程を加えると、イオンドープ法の加速電圧を10keVまで下げることができ、また、効率良くリンを添加することができた。
【0260】
また、pチャネル型TFTのソース領域7039とドレイン領域7040にも同じ濃度でリンが添加されるが、前の工程でその2倍の濃度でボロンが添加されているため、導電型は反転せず、pチャネル型TFTの動作上何ら問題はなかった。
【0261】
それぞれの濃度で添加されたn型またはp型を付与する不純物元素は、このままでは活性化せず有効に作用しないので、活性化の工程を行う必要があった。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピットサーマルアニール法(RTA法)で行うことができた。
【0262】
熱アニール法では、窒素雰囲気中において550℃、2時間の加熱処理をして活性化を行った。本実施例では、第1のゲート電極を構成する第2の導電膜にアルミニウムを用いたが、タンタルで形成された第1の導電膜と大2のゲート電極がアルミニウムを覆って形成されているため、タンタルがブロッキング層として機能して、アルミニウム原子が他の領域に拡散することを防ぐことができた。また、レーザーアニール法では、パルス発振型のKrFエキシマレーザー光を線状に集光して照射することにより活性化が行われた。また、レーザーアニール法を実施した後に熱アニール法を実施すると、さらに良い結果が得られた。またこの工程は、イオンドーピングによって結晶性が破壊された領域をアニールする効果も兼ね備えていて、その領域の結晶性を改善することもできた。
【0263】
以上までの工程で、ゲート電極を第1のゲート電極と、その第1のゲート電極を覆って第2のゲート電極を設けられ、nチャネル型TFTでは、第2のゲート電極の両側にソース領域とドレイン領域が形成された。また、ゲート絶縁膜を介して半導体層に設けられた第1の不純物領域と、第2のゲート電極がゲート絶縁膜に接している領域とが、重なって設けられた構造が自己整合的に形成された。一方、pチャネル型TFTでは、ソース領域とドレイン領域の一部が第2のゲート電極とオーバーラップして形成されているが、実使用上何ら問題はなかった。
【0264】
図28(D)の状態が得られたら、第1の層間絶縁膜7049を1000nmの厚さに形成した。第1の層間絶縁膜7049としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機樹脂膜、およびそれらの積層膜をもちいることができる。本実施例では、図示しないが、最初に窒化珪素膜を50nm形成し、さらに酸化珪素膜を950nm形成した2層構造とした。
【0265】
第1の層間絶縁膜7049はその後、パターニングでそれぞれのTFTのソース領域と、ドレイン領域にコンタクトホールが形成された。そして、ソース電極7050、7052、7053とドレイン電極7051、7054が形成した。図示していないが、本実施例ではこの電極を、チタン膜を100nm、チタンを含むアルミニウム膜300nm、チタン膜150nmをスパッタ法で連続して形成した3層構造の膜を、パターニングして形成した。
【0266】
こうして図28(E)に示すように、基板7001上にCMOS回路と、アクティブマトリクス回路が形成された。また、アクティブマトリクス回路のnチャネル型TFTのドレイン側には、付加容量部が同時に形成された。以上のようにして、アクティブマトリクス基板が作製された。
【0267】
次に、図29を用いて、以上の工程によって同一の基板に作製されたCMOS回路と、アクティブマトリクス回路をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。最初に、図28(E)の状態の基板に対して、ソース電極7050、7052、7053とドレイン電極7051、7054と、第1の層間絶縁膜7045を覆ってパッシベーション膜7055を形成した。パッシベーション膜7055は、窒化珪素膜で50nmの厚さで形成した。さらに、有機樹脂からなる第2の層間絶縁膜7056を約1000nmの厚さに形成した。有機樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機性樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機性樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。
【0268】
次に、第2の層間絶縁膜7056の画素領域の一部に、遮光層7057を形成した。遮光層7057は金属膜や顔料を含ませた有機樹脂膜で形成すれば良いものである。ここでは、チタンをスパッタ法で形成した。
【0269】
遮光膜7057を形成したら、第3の層間絶縁膜7058を形成する。この第3の層間絶縁膜7058は、第2の層間絶縁膜7056と同様に、有機樹脂膜を用いて形成すると良い。そして、第2の層間絶縁膜7056と第3の層間絶縁膜7058とにドレイン電極7054に達するコンタクトホールを形成し、画素電極7059を形成した。画素電極7059は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ(ITO)膜を100nmの厚さにスパッタ法で形成し、画素電極7055を形成した。
【0270】
図29(A)の状態が形成されたら、配向膜7060を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板7071には、対向電極7072と、配向膜7073とを形成した。配向膜は形成された後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【0271】
上記の工程を経て、アクティブマトリクス回路と、CMOS回路が形成された基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ(共に図示せず)などを介して貼りあわせる。その後、両基板の間に液晶材料(ネマティック液晶)7074を注入し、封止剤(図示せず)によって完全に封止した。よって図29(B)に示すアクティブマトリクス型液晶表示装置が完成した。
【実施例11】
【0272】
実施例1〜10では、ネマティック液晶を用いたが、強誘電性液晶を用いても良い。本実施例は液晶材料に限定されることはない。また本願発明の駆動回路は、電圧によってその光学的パラメーターが変化するような、いかなる材料を用いた半導体表示装置にも用いることができる。
【実施例12】
【0273】
実施例7、8では、トップゲート型の薄膜トランジスタについて説明したが、本願発明はボトムゲート型の薄膜トランジスタを用いてもよい。
【実施例13】
【0274】
実施例7、8ではTFTの活性層にはSiが用いられたが、本願発明の半導体表示装置に用いられる薄膜トランジスタは、Ge、SixGe1-xを有する半導体膜を用いても良い。
【実施例14】
【0275】
本願発明によって作製された半導体表示装置(代表的には液晶表示装置)を用いた電子機器には様々な用途がある。本実施例では、本願発明によって作製された駆動回路を用いた半導体表示装置を組み込んだ電子機器について説明する。
【0276】
このような電子機器には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話など)などが挙げられる。それらの一例を図16、図17に示す。
【0277】
図16(A)は携帯電話であり、本体1101、音声出力部1102、音声入力部1103、半導体表示装置1104、操作スイッチ1105、アンテナ1106で構成される。
【0278】
図16(B)はビデオカメラであり、本体1107、半導体表示装置1108、音声入力部1109、操作スイッチ1110、バッテリー1111、受像部1112で構成される。
【0279】
図16(C)はモバイルコンピュータであり、本体1113、カメラ部1114、受像部1115、操作スイッチ1116、半導体表示装置1117で構成される。
【0280】
図16(D)はヘッドマウントディスプレイであり、本体1118、半導体表示装置1119、ミラー1120、バックライト1121で構成される。
【0281】
図16(E)はヘッドマウントディスプレイであり、半導体表示装置1123、バンド部1124で構成される。図16(E)に示すヘッドマウントディスプレイは、半導体表示装置が一つだけ装備されている。
【0282】
図17(A)はリア型プロジェクタであり、1201は本体、1202は半導体表示装置、1203は光源、1204は光学系、1205はスクリーンである。なお、リア型プロジェクタは、視聴者の見る位置によって、本体を固定したままスクリーンの角度を変えることができるのが好ましい。なお、半導体表示装置1202を3個(R、G、Bの光にそれぞれ対応させる)使用することによって、さらに高解像度・高精細のリア型プロジェクタを実現することができる。
【0283】
図17(B)はフロント型プロジェクタであり、本体1206、半導体表示装置1207、光源1208、リフレクター1209、スクリーン1210で構成される。なお、半導体表示装置1207を3個(R、G、Bの光にそれぞれ対応させる)使用することによって、さらに高解像度・高精細のフロント型プロジェクタを実現することができる。
【実施例15】
【0284】
本実施例は、本願発明をデジタル駆動方式のアクティブマトリクス型液晶表示装置のソース信号線側駆動回路に適用した例である。図30は本実施例のデジタル駆動方式のソース信号線側駆動回路の一例をブロック図で示したものである。
【0285】
本実施例のデジタル駆動方式のソース信号線側駆動回路は、第1のレベルシフタ回路、第3のレベルシフタ回路、シフトレジスタ回路、ラッチ回路(1)(第1のラッチ回路)、ラッチ回路(2)(第2のラッチ回路)、第2のレベルシフタ回路、D/A変換回路が図30に示す順番で設けられている。
【0286】
図31に図30に示したデジタル駆動方式のソース信号線側駆動回路の具体的な回路図の一例を示す。ここでは、4ビットのデジタル駆動方式の場合のアクティブマトリクス型液晶表示装置を例にとっている。
【0287】
第1のレベルシフタ回路3100、シフトレジスタ回路3101、デジタルデコーダのアドレス線(a〜d)3102、ラッチ回路(1)(LAT1)3103、ラッチ回路(2)(LAT2)3104、ラッチパルス線3105、D/A変換回路3106、階調電圧線3107、ソース信号線3108、第2のレベルシフタ回路3109、第3のレベルシフタ回路3110が図31に示すように配置されている。なお、ラッチ回路(LAT1およびLAT2)は、4個のラッチ回路が便宜上ひとまとめに示されている。また、クロック信号の電圧振幅レベルを上げるレベルシフタ回路と、スタートパルス信号の電圧振幅レベルを上げるレベルシフタ回路の2つを便宜上ひとまとめにし、第1のレベルシフタ回路3100として示している。
【0288】
第1のレベルシフタ回路3100にソース信号線側駆動回路の外部からクロック信号(CLK)が入力される。このクロック信号の電圧振幅レベルは、第1のレベルシフタ回路3100が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【0289】
第1のレベルシフタ回路3100に入力されたクロック信号は、高電圧化され、出力される。このときクロック信号の電圧振幅レベルは、シフトレジスタ回路3101のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度で、かつ作製可能なチャネル長のTFTが動作する程度の電圧振幅レベルまで高電圧化する必要がある。
【0290】
第1のレベルシフタ回路3100によって電圧振幅レベルが上げられたクロック信号はシフトレジスタ回路3101に入力される。また第1のレベルシフタ回路3100によって電圧振幅レベルが上げられたスタートパルス信号が、図31に示した配線を介してシフトレジスタ回路3101に入力される。シフトレジスタ回路3101に入力されたクロック信号をもとに、シフトレジスタ回路3101に入力されたスタートパルス信号(SP)によってシフトレジスタ回路3101が、デジタル信号をラッチ回路(1)3103に書き込むタイミングを決定するタイミング信号を生成する動作を開始する。
【0291】
デジタルデコーダのアドレス線(a〜d)3102を介して、デジタル信号(デジタル階調信号)が、第3のレベルシフタ回路3110に入力される。入力されたデジタル信号は、高電圧化され、出力される。このときデジタル信号の電圧振幅レベルは、シフトレジスタ回路3101のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度で、かつ作製可能なチャネル長のTFTが動作する程度の電圧振幅レベルまで高電圧化する必要がある。高電圧化され出力されたデジタル信号は、シフトレジスタ回路3101で生成されるタイミング信号によりラッチ回路(1)3103に順次書き込まれる。デジタルデコーダのアドレス線3102aからデジタル信号の最上位ビット(MSB)が入力され、デジタルデコーダのアドレス線3102bからデジタル信号の最下位ビット(LSB)が入力される。
【0292】
ラッチ回路(1)3103に対するデジタル信号の書き込みが終了した後、ラッチ回路(1)3103に書き込まれたデジタル信号は、シフトレジスタ回路3101の動作タイミングに合わせて、ラッチパルス線3105にラッチパルスが流れた時にラッチ回路(2)3104に一斉に送出され、書き込まれる。
【0293】
デジタル信号をラッチ回路(2)3104に送出し終えたラッチ回路(1)3103には、シフトレジスタ回路3101からの信号により、再びデジタルデコーダに供給されるデジタル信号の書き込みが順次行なわれる。
【0294】
この2順目の1ライン期間中には、2順目の1ライン期間の開始に合わせてラッチ回路(2)3104に送出されたデジタル信号に応じた電圧振幅レベルのデジタル信号が第2のレベルシフタ回路3104に入力される。
【0295】
第2のレベルシフタ回路3109に入力されたデジタル信号は、高電圧化される。このときデジタル信号は、ある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化することが必要である。
【0296】
このマージン電圧はD/A変換回路3106に入力されるデジタル信号をアナログ信号に変換するためのものである。マージン電圧の大きさは、D/A変換回路3106から出力される最も大きいアナログ信号の電圧に依存する。
【0297】
第2のレベルシフタ回路3109によって高電圧化されたデジタル信号は、D/A変換回路3106に入力されてアナログ信号に変換され、アナログ信号は1ライン期間の間対応するソース信号線3108に供給される。ゲート信号線側駆動回路のシフトレジスタ回路からの選択信号によって対応する画素TFTのスイッチングが行われ、液晶分子が駆動される。
【0298】
上述した動作を走査線の数だけ繰り返すことによって1画面(1フレーム)が形成される。一般に、アクティブマトリクス型液晶表示装置装置では、1秒間に60フレームの画像の書き換えが行われている。
【0299】
このように、本願発明ではデジタル駆動方式のソース信号線側駆動回路において、レベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のTFTが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができる。その結果シフトレジスタ回路をより高速で動作させることができる。
【0300】
また、デジタル駆動方式のソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。
【0301】
また、デジタル信号の周波数は数十MHzとアナログ式駆動回路の画像信号の周波数よりも大きいため不要輻射が問題となっていた。そのためデジタル信号の電圧を下げることが望まれていたが、階調電圧よりもデジタル信号の電圧レベルが低いと、D/A変換回路でデジタル信号をアナログ信号に変換することが難しくなってしまう。本願発明ではデジタル駆動方式のソース信号線側駆動回路の外部からラッチ回路に入力されるデジタル信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くすることが可能になる。よってラッチ回路に入力するデジタル信号の電圧を抑えることができ、不要輻射および消費電力を抑えることが可能になる。
【0302】
本実施例ではデジタル回路のソース信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られなく、デジタル回路のゲート信号線側駆動回路に用いることも可能であり、また、デジタル回路のソース信号線側駆動回路とゲート信号線側駆動回路の両方に用いても良い。
【実施例16】
【0303】
上述の本願発明の液晶表示装置にはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【0304】
等方相−コレステリック相−カイラルスメクティックC相転移系列を示す強誘電性液晶(FLC)を用い、DC電圧を印加しながらコレステリック相−カイラルスメクティックC相転移をさせ、かつコーンエッジをほぼラビング方向に一致させた単安定FLCの電気光学特性を図33に示す。図33に示すような強誘電性液晶による表示モードは「Half−V字スイッチングモード」と呼ばれている。図33に示すグラフの縦軸は透過率(任意単位)、横軸は印加電圧である。「Half−V字スイッチングモード」については、寺田らの”Half−V字スイッチングモードFLCD”、第46回応用物理学関係連合講演会講演予稿集、1999年3月、第1316頁、および吉原らの”強誘電性液晶による時分割フルカラーLCD”、液晶第3巻第3号第190頁に詳しい。
【0305】
図33に示されるように、このような強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。本願発明の液晶表示装置には、このような電気光学特性を示す強誘電性液晶も用いることができる。
【0306】
また、ある温度域において反強誘電相を示す液晶を反強誘電性液晶(AFLC)という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるV字型の電気光学応答特性を示すものがあり、その駆動電圧が約±2.5V程度(セル厚約1μm〜2μm)のものも見出されている。
【0307】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【0308】
なお、このような無しきい値反強誘電性混合液晶を本願発明の液晶表示装置に用いることによって低電圧駆動が実現されるので、低消費電力化が実現される。
【実施例17】
【0309】
本実施例では、本願発明の構成を有するEL(エレクトロルミネッセンス)表示装置を作製した例について説明する。
【0310】
図34(A)は本願発明を用いたEL表示装置の上面図である。図34(A)において、4010は基板、4011は画素マトリクス部、4012はソース信号線側駆動回路、4013はゲート信号線側駆動回路であり、それぞれの駆動回路は配線4014〜4016を経てFPC4017に至り、外部機器へと接続される。
【0311】
このとき、少なくとも画素マトリクス部、好ましくは駆動回路及び画素マトリクス部を囲むようにしてカバー材6000、シーリング材(ハウジング材ともいう)7000、密封材(第2のシーリング材)7001が設けられている。
【0312】
また、図34(B)は本実施例のEL表示装置の断面構造であり、基板4010、下地膜4021の上に駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している。)4022及び画素マトリクス部用TFT(画素TFT)4023(但し、ここではEL素子への電流を制御するTFTだけ図示している。)が形成されている。これらのTFTは公知の構造(トップゲート構造またはボトムゲート構造)を用いれば良い。
【0313】
本願発明は、4012はソース信号線側駆動回路または4013はゲート信号線側駆動回路に用いることができる。
【0314】
駆動回路用TFT4022、画素マトリクス部用TFT4023を公知の方法で形成したら、樹脂材料でなる層間絶縁膜(平坦化膜)4026の上に画素マトリクス部用TFT4023のドレイン領域と電気的に接続する透明導電膜でなる画素電極4027を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極4027を形成したら、絶縁膜4028を形成し、画素電極4027上に開口部を形成する。
【0315】
次に、EL層4029を形成する。EL層4029は公知のEL材料(正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層)を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、EL材料には低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【0316】
本実施例では、シャドーマスクを用いて蒸着法によりEL層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層(赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることもできる。
【0317】
EL層4029を形成したら、その上に陰極4030を形成する。陰極4030とEL層4029の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でEL層4029と陰極4030を連続成膜するか、EL層4029を不活性雰囲気で形成し、大気解放しないで陰極4030を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。
【0318】
なお、本実施例では陰極4030として、LiF(フッ化リチウム)膜とAl(アルミニウム)膜の積層構造を用いる。具体的にはEL層4029上に蒸着法で1nm厚のLiF(フッ化リチウム)膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極4030は4031で示される領域において配線4016に接続される。配線4016は陰極4030に所定の電圧を与えるための電源供給線であり、導電性ペースト材料4032を介してFPC4017に接続される。
【0319】
4031に示された領域において陰極4030と配線4016とを電気的に接続するために、層間絶縁膜4026及び絶縁膜4028にコンタクトホールを形成する必要がある。これらは層間絶縁膜4026のエッチング時(画素電極用コンタクトホールの形成時)や絶縁膜4028のエッチング時(EL層形成前の開口部の形成時)に形成しておけば良い。また、絶縁膜4028をエッチングする際に、層間絶縁膜4026まで一括でエッチングしても良い。この場合、層間絶縁膜4026と絶縁膜4028が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【0320】
このようにして形成されたEL素子の表面を覆って、パッシベーション膜6003、充填材6004、カバー材6000が形成される。
【0321】
さらに、EL素子部を囲むようにして、カバー材6000と基板4010の内側にシーリング材7000が設けられ、さらにシーリング材7000の外側には密封材(第2のシーリング材)7001が形成される。
【0322】
このとき、この充填材6004は、カバー材6000を接着するための接着剤としても機能する。充填材6004としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材6004の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【0323】
また、充填材6004の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【0324】
スペーサーを設けた場合、パッシベーション膜6003はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【0325】
また、カバー材6000としては、ガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材6004としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【0326】
但し、EL素子からの発光方向(光の放射方向)によっては、カバー材6000が透光性を有する必要がある。
【0327】
また、配線4016はシーリング材7000および密封材7001と基板4010との隙間を通ってFPC4017に電気的に接続される。なお、ここでは配線4016について説明したが、他の配線4014、4015も同様にしてシーリング材7000および密封材7001の下を通ってFPC4017に電気的に接続される。
【0328】
なお本実施例では、充填材6004を設けてからカバー材6000を接着し、充填材6004の側面(露呈面)を覆うようにシーリング材7000を取り付けているが、カバー材6000及びシーリング材7000を取り付けてから、充填材6004を設けても良い。この場合、基板4010、カバー材6000及びシーリング材7000で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態(10-2Torr以下)にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【実施例18】
【0329】
本実施例では、本願発明を用いて実施例17とは異なる形態のEL表示装置を作製した例について、図35(A)、35(B)を用いて説明する。図34(A)、34(B)と同じ番号のものは同じ部分を指しているので説明は省略する。
【0330】
図35(A)は本実施例のEL表示装置の上面図であり、図35(A)をA-A'で切断した断面図を図35(B)に示す。
【0331】
実施例17に従って、EL素子の表面を覆ってパッシベーション膜6003までを形成する。
【0332】
さらに、EL素子を覆うようにして充填材6004を設ける。この充填材6004は、カバー材6000を接着するための接着剤としても機能する。充填材6004としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材6004の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【0333】
また、充填材6004の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【0334】
スペーサーを設けた場合、パッシベーション膜6003はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【0335】
また、カバー材6000としては、ガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材6004としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【0336】
但し、EL素子からの発光方向(光の放射方向)によっては、カバー材6000が透光性を有する必要がある。
【0337】
次に、充填材6004を用いてカバー材6000を接着した後、充填材6004の側面(露呈面)を覆うようにフレーム材6001を取り付ける。フレーム材6001はシーリング材(接着剤として機能する)6002によって接着される。このとき、シーリング材6002としては、光硬化性樹脂を用いるのが好ましいが、EL層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材6002はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材6002の内部に乾燥剤を添加してあっても良い。
【0338】
また、配線4016はシーリング材6002と基板4010との隙間を通ってFPC4017に電気的に接続される。なお、ここでは配線4016について説明したが、他の配線4014、4015も同様にしてシーリング材6002の下を通ってFPC4017に電気的に接続される。
【0339】
なお本実施例では、充填材6004を設けてからカバー材6000を接着し、充填材6004の側面(露呈面)を覆うようにフレーム材6001を取り付けているが、カバー材6000及びフレーム材6001を取り付けてから、充填材6004を設けても良い。この場合、基板4010、カバー材6000及びフレーム材6001で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態(10-2Torr以下)にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【実施例19】
【0340】
ここでEL表示パネルにおける画素部のさらに詳細な断面構造を図35に、上面構造を図36(A)に、回路図を図36(B)に示す。図35、図36(A)及び図36(B)では共通の符号を用いるので互いに参照すれば良い。
【0341】
図35において、基板3501上に設けられたスイッチング用TFT3502は公知の方法で形成されたnチャネル型TFTを用いる。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、公知の方法で形成されたpチャネル型TFTを用いて形成しても構わない。
【0342】
また、電流制御用TFT3503は公知の方法で形成されたnチャネル型TFTを用いる。スイッチング用TFT3502のソース配線34はそして、スイッチング用TFT3502のドレイン配線35は配線36によって電流制御用TFTのゲート電極37に電気的に接続されている。また、38で示される配線は、スイッチング用TFT3502のゲート電極39a、39bを電気的に接続するゲート配線である。
【0343】
電流制御用TFT3503はEL素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用TFT3503のドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにLDD領域を設ける構造は極めて有効である。
【0344】
また、本実施例では電流制御用TFT3503をシングルゲート構造で図示しているが、複数のTFTを直列につなげたマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【0345】
また、図36(A)に示すように、電流制御用TFT3503のゲート電極37となる配線36は3504で示される領域で、電流制御用TFT3503のドレイン配線40と絶縁膜を介して重なる。このとき、3504で示される領域ではコンデンサが形成される。保持容量3503は、電源供給線3506と電気的に接続された半導体膜3520、ゲート絶縁膜と同一層の絶縁膜(図示せず)及び配線36との間で形成される。また、配線36、第1層間絶縁膜と同一の層(図示せず)及び電源供給線3506で形成される容量も保持容量として用いることが可能である。このコンデンサ3504は電流制御用TFT3503のゲート電極37にかかる電圧を保持するためのコンデンサとして機能する。なお、電流制御用TFTのドレインは電源供給線(電源線)3506に接続され、常に一定の電圧が加えられている。
【0346】
スイッチング用TFT3502及び電流制御用TFT3503の上には第1パッシベーション膜41が設けられ、その上に樹脂絶縁膜でなる平坦化膜42が形成される。平坦化膜42を用いてTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【0347】
また、43は反射性の高い導電膜でなる画素電極(EL素子の陰極)であり、電流制御用TFT3503のドレインに電気的に接続される。画素電極43としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【0348】
また、絶縁膜(好ましくは樹脂)で形成されたバンク44a、44bにより形成された溝(画素に相当する)の中に発光層45が形成される。なお図36(A)では、保持容量3504の位置を明確にするために一部バンクを省略しており、バンク44a、44bしか図示していないが、電源供給線3506とソース配線34を一部覆うように電源供給線3506とソース配線34の間に設けられている。また、ここでは二画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応した発光層を作り分けても良い。発光層とする有機EL材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン(PPV)系、ポリビニルカルバゾール(PVK)系、ポリフルオレン系などが挙げられる。
【0349】
なお、PPV系有機EL材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平10−92576号公報に記載されたような材料を用いれば良い。
【0350】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30〜150nm(好ましくは40〜100nm)とすれば良い。
【0351】
但し、以上の例は発光層として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。
【0352】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機EL材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機EL材料や無機材料は公知の材料を用いることができる。
【0353】
本実施例では発光層45の上にPEDOT(ポリチオフェン)またはPAni(ポリアニリン)でなる正孔注入層46を設けた積層構造のEL層としている。そして、正孔注入層46の上には透明導電膜でなる陽極47が設けられる。本実施例の場合、発光層45で生成された光は上面側に向かって(TFTの上方に向かって)放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【0354】
陽極47まで形成された時点でEL素子3505が完成する。なお、ここでいうEL素子3505は、画素電極(陰極)43、発光層45、正孔注入層46及び陽極47で形成されたコンデンサを指す。図36(A)に示すように画素電極43は画素の面積にほぼ一致するため、画素全体がEL素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【0355】
ところで、本実施例では、陽極47の上にさらに第2パッシベーション膜48を設けている。第2パッシベーション膜48としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とEL素子とを遮断することであり、有機EL材料の酸化による劣化を防ぐ意味と、有機EL材料からの脱ガスを抑える意味との両方を併せ持つ。これによりEL表示装置の信頼性が高められる。
【0356】
以上のように本願発明のEL表示パネルは図35のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なEL表示パネルが得られる。
【0357】
なお、本実施例の構成は、実施例1〜18の構成と自由に組み合わせて実施することが可能である。
【実施例20】
【0358】
本実施例では、実施例19に示した画素マトリクス部において、EL素子3505の構造を反転させた構造について説明する。説明には図38を用いる。なお、図36の構造と異なる点はEL素子の部分と電流制御用TFTだけであるので、その他の説明は省略することとする。
【0359】
図38において、電流制御用TFT3503は公知の方法を用いて作製されたpチャネル型TFTである。作製プロセスは公知の方法を用いることが可能である。
【0360】
本実施例では、画素電極(陽極)50として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【0361】
そして、絶縁膜でなるバンク51a、51bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層52が形成される。その上にはカリウムアセチルアセトネート(acacKと表記される)でなる電子注入層53、アルミニウム合金でなる陰極54が形成される。この場合、陰極54がパッシベーション膜としても機能する。こうしてEL素子3701が形成される。
【0362】
本実施例の場合、発光層52で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。
【0363】
なお、本実施例の構成は、実施例1〜18の構成と自由に組み合わせて実施することが可能である。
【実施例21】
【0364】
本実施例では、図37(B)に示した回路図とは異なる構造の画素とした場合の例について図39(A)〜(C)に示す。なお、本実施例において、3801はスイッチング用TFT3802のソース信号線、3803はスイッチング用TFT3802のゲート信号線、3804は電流制御用TFT、3805はコンデンサ、3806、3808は電源供給線、3807はEL素子とする。
【0365】
図39(A)は、二つの画素間で電源供給線3806を共通とした場合の例である。即ち、二つの画素が電源供給線3806を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素マトリクス部をさらに高精細化することができる。
【0366】
また、図39(B)は、電源供給線3808をゲート信号線3803と平行に設けた場合の例である。なお、図39(B)では電源供給線3808とゲート信号線3803とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線3808とゲート信号線3803とで専有面積を共有させることができるため、画素マトリクス部をさらに高精細化することができる。
【0367】
また、図39(C)は、図39(B)の構造と同様に電源供給線3808をゲート信号線3803と平行に設け、さらに、二つの画素を電源供給線3808を中心に線対称となるように形成する点に特徴がある。また、電源供給線3808をゲート信号線3803のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素マトリクス部をさらに高精細化することができる。
【0368】
なお、本実施例の構成は、実施例1〜18の構成と自由に組み合わせて実施することが可能である。
【実施例22】
【0369】
実施例19に示した図37(A)、37(B)では電流制御用TFT3503のゲート電極にかかる電圧を保持するためにコンデンサ3504を設ける構造としているが、コンデンサ3504を省略することも可能である。実施例19の場合、電流制御用TFT3503としてnチャネル型TFTを用いているため、ゲート絶縁膜を介してゲート電極に重なるように設けられたLDD領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ3504の代わりとして積極的に用いる点に特徴がある。
【0370】
この寄生容量のキャパシタンスは、上記ゲート電極とLDD領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるLDD領域の長さによって決まる。
【0371】
また、実施例21に示した図39(A),(B),(C)の構造においても同様に、コンデンサ3805を省略することは可能である。
【0372】
なお、本実施例の構成は、実施例1〜21の構成と自由に組み合わせて実施することが可能である。
【実施例23】
【0373】
本願発明によって作製された半導体表示装置(アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型ECディスプレイ)を用いた半導体表示装置には様々な用途がある。本実施例では、本願発明によって作製された駆動回路を用いた半導体表示装置を組み込んだ電子機器について説明する。
【0374】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図32に示す。
【0375】
図32(A)はパーソナルコンピュータであり、本体7001、映像入力部7002、表示装置7003、キーボード7004で構成される。本願発明を映像入力部7002、半導体表示装置7003やその他の信号制御回路に適用することができる。
【0376】
図32(B)はビデオカメラであり、本体7101、半導体表示装置7102、音声入力部7103、操作スイッチ7104、バッテリー7105、受像部7106で構成される。本願発明を半導体表示装置7102、音声入力部7103やその他の信号制御回路に適用することができる。
【0377】
図32(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体7201、カメラ部7202、受像部7203、操作スイッチ7204、半導体表示装置7205で構成される。本願発明は半導体表示装置7205やその他の信号制御回路に適用できる。
【0378】
図32(D)はゴーグル型ディスプレイであり、本体7301、半導体表示装置7302、アーム部7303で構成される。本願発明は半導体表示装置7302やその他の信号制御回路に適用することができる。
【0379】
図32(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体7401、半導体表示装置7402、スピーカ部7403、記録媒体7404、操作スイッチ7405で構成される。なお、この装置は記録媒体としてDVD(Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本願発明は半導体表示装置7402やその他の信号制御回路に適用することができる。
【0380】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の半導体表示装置は実施例1〜13、15〜16のどのような組み合わせからなる構成を用いても実現することができる。
【図面の簡単な説明】
【0381】
【図1】本願発明のソース信号線側駆動回路のブロック図。
【図2】本願発明のソース信号線側駆動回路の回路図。
【図3】アクティブマトリクス表示装置の概略図。
【図4】本願発明のソース信号線側駆動回路のブロック図。
【図5】本願発明のソース信号線側駆動回路の回路図。
【図6】本願発明のソース信号線側駆動回路のタイミングチャート図。
【図7】本願発明のソース信号線側駆動回路のブロック図。
【図8】本願発明のソース信号線側駆動回路のブロック図。
【図9】本願発明のゲート信号線側駆動回路のブロック図。
【図10】本願発明のゲート信号線側駆動回路の回路図。
【図11】本願発明のゲート信号線側駆動回路のブロック図。
【図12】TFTの作製工程を示す断面図。
【図13】TFTの作製工程を示す断面図。
【図14】TFTの作製工程を示す断面図。
【図15】TFTの作製工程を示す断面図。
【図16】本願発明を用いた電子機器の構成図。
【図17】本願発明を用いた電子機器の構成図。
【図18】アクティブマトリクス表示装置の概略図。
【図19】従来例のソース信号線側駆動回路のブロック図。
【図20】レベルシフタ回路の等価回路図。
【図21】従来例のソース信号線側駆動回路の回路図。
【図22】従来例のソース信号線側駆動回路の回路図。
【図23】従来例のソース信号線側駆動回路の回路図。
【図24】従来例のソース信号線側駆動回路のブロック図。
【図25】TFTの作製工程を示す断面図。
【図26】TFTの作製工程を示す断面図。
【図27】TFTの作製工程を示す断面図。
【図28】TFTの作製工程を示す断面図。
【図29】TFTの作製工程を示す断面図。
【図30】本願発明のデジタル駆動方式のソース信号線側駆動回路のブロック図。
【図31】本願発明のデジタル駆動方式のソース信号線側駆動回路の回路図。
【図32】本願発明を用いた電子機器の構成図。
【図33】単安定FLCの電気光学特性を示す図。
【図34】本願発明を用いたのEL表示装置の上面図及び断面図。
【図35】本願発明を用いたのEL表示装置の上面図及び断面図。
【図36】本願発明を用いたのEL表示装置の画素マトリクス部の断面図。
【図37】本願発明を用いたのEL表示装置の画素マトリクス部の上面図及び回路図。
【図38】本願発明を用いたのEL表示装置の画素マトリクス部の断面図。
【図39】本願発明を用いたのEL表示装置の画素マトリクス部の回路図。
【符号の説明】
【0382】
201 第1のレベルシフタ回路
202 シフトレジスタ回路
203 第2のレベルシフタ回路
204 サンプリング回路
205 アナログスイッチ
206 画像信号線
【技術分野】
【0001】
本願発明は、半導体表示装置に関する。中でもマトリクス状に配置された画素TFTを駆動することによって画像の表示を行なう半導体表示装置および半導体表示装置の駆動回路に関する。また、これらの半導体表示装置を用いた電子機器に関する。
【背景技術】
【0002】
最近、安価なガラス基板上に半導体薄膜を形成した半導体表示装置、例えば薄膜トランジスタ(TFT)を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まってきたことによる。
【0003】
アクティブマトリクス型液晶表示装置には、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれTFTが配置されている。画素領域に配置されているTFTのスイッチング機能により、各画素電極に出入りする電荷を制御している。
【0004】
図18に従来のアクティブマトリクス型液晶表示装置の構成を示す。ソース信号線側駆動回路1801とゲート信号線側駆動回路1802は、一般に駆動回路と総称されている。近年この駆動回路は、アクティブマトリクス回路でなる画素マトリクス部と同一基板上に一体形成されている。
【0005】
また、画素マトリクス部1808では、ソース信号線側駆動回路1801に接続されたソース信号線1803と、ゲート信号線側駆動回路1802に接続されたゲート信号線1804が交差している。そのソース信号線1803とゲート信号線1804に囲まれた領域に、画素の薄膜トランジスタ(画素TFT)1805と、対向電極と画素電極の間に液晶を挟んだ液晶セル1806と、保持容量1807が設けられている。
【0006】
ソース信号線1803に入力された画像信号は、画素TFT1805により選択され、所定の画素電極に書き込まれる。
【0007】
ソース信号線側駆動回路1801から出力されたタイミング信号によりサンプリングされた、画像信号がソース信号線1803に供給される。
【0008】
画素TFT1805は、ゲート信号線側駆動回路1802からゲート信号線1804を介して入力される選択信号により動作する。
【発明の開示】
【発明が解決しようとする課題】
【0009】
〔従来技術A〕
図19(A)に、従来のソース信号線側駆動回路1801の一例をブロック図で示す。
【0010】
ソース信号線側駆動回路の外部から入力された入力信号、この場合はクロック信号(CLK)(例えば3V)がソース信号線側駆動回路に入力される。入力されたクロック信号は、レベルシフタ回路によって、その電圧振幅レベルが上げられる(例えば3V→16V)。
【0011】
ここで本明細書において電圧振幅レベルとは信号の最も高い電位と最も低い電位の差(電位差)の絶対値を意味しており、電圧振幅レベルが高くなる(上げられる)とは電位差が大きくなることを意味し、電圧振幅レベルが低くなるとは電位差が小さくなることを意味する。
【0012】
そして、電圧振幅レベルが上げられたクロック信号は、シフトレジスタ回路に入力される。入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号によってシフトレジスタ回路が動作し、画像信号のサンプリングのためのタイミング信号を順に生成する。このタイミング信号はサンプリング回路に入力され、入力されたタイミング信号に基づいてサンプリング回路が画像信号をサンプリングする動作をする。
【0013】
図19(A)の具体的な回路構成の一例を図21に示す。レベルシフタ回路11、シフトレジスタ回路12、サンプリング回路13、画像信号線14が図に示すように配置されている。
【0014】
クロック信号(CLK)および反転したクロック信号(CLKb)はレベルシフタ回路11に入力され、スタートパルス信号(SP)、駆動方向切り替え信号(SL/R)は図に示されている配線からシフトレジスタ回路に入力される。
【0015】
ソース信号線側駆動回路の外部からクロック信号(CLK)(例えば3V)がレベルシフタ回路11に入力される。このクロック信号の電圧振幅レベルは、レベルシフタ回路が動作可能な電圧振幅レベルであることが必要である。
【0016】
またクロック信号によるセット上の問題として不要輻射がある。不要輻射とは非常に立上りの鋭い矩形波列を用いるデジタル回路の高周波成分の発生によるものである。不要輻射は信号の周波数が高ければ高いほど大きくなるが、信号の電圧振幅レベルを低くするとある程度抑えることができる。
【0017】
不要輻射は国際無線障害特別委員会、通称CISPR(International Special Committee on Radio Interference)、で定められた規格に適合する範囲よりも小さく抑えることが必要である。また、CISPRの他にも、米国連邦委員会(FCCI)、情報処理装置等電波障害自主規制協議会(VCCI)、西独電気技術協会規格(VDE)等の国内外で定められた規格に適合する範囲であることが必要である。例えばFCCIに定められた規格だと、工業用機器の場合、周波数が0.45〜1.6MHzだと1000μV、周波数が1.6〜30MHzだと3000μVが許容値となっている。ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルは、不要輻射がCISPRおよび国内外で定められた規格に適合するような、問題とならない程度まで低くする必要がある。
【0018】
レベルシフタ回路に入力されたクロック信号は、その電圧振幅レベルが上げられる。レベルシフタ回路11の等価回路図を図20に示す。Vinは信号が入力されることを意味し、VinbはVinの反転信号が入力されることを意味する。また、Vddhはプラスの電圧、Vssはマイナスの電圧の印加を示している。レベルシフタ回路11は、Vinに入力された信号を高電圧化し反転させた信号が、Voutbから出力されるように設計されている。つまり、VinにHiが入力されるとVoutbからVss相当の信号が、Loが入力されるとVoutからVddh相当の信号が出力される。
【0019】
クロック信号の電圧振幅レベルは、図20に示したようなレベルシフタによって、液晶が飽和状態に駆動される電圧振幅レベル(液晶の飽和電圧)にある一定のマージン電圧を設けた電圧振幅レベルまで上げられる。また、本願では飽和電圧とは液晶の飽和電圧のことを指し示している。液晶が飽和状態に駆動した状態とは、液晶に印加される電圧を更に上昇しても液晶の配列変化に伴う電気光学的特性が変化しなくなる状態(飽和状態)のことを指す。
【0020】
サンプリング回路に入力された画像信号をサンプリングするための信号がタイミング信号である。サンプリング回路に入力されたタイミング信号の電圧がサンプリング回路のアナログスイッチを構成するTFTのゲート電極に印加さる。それによりアナログスイッチを構成するTFTにチャネルが形成され、ソースからドレインへ電流が流れる。よって画像信号がサンプリングされ、ソース信号線を介して画素TFTのソースに供給される。
【0021】
例えば5V駆動のTN(Twisted Nematic)液晶の場合、5Vが飽和電圧となる。液晶は交流駆動するので、結果として−5V〜+5V、すなわち10Vの電圧振幅レベルが液晶に印加される。液晶を飽和状態で駆動する場合は、10Vの画像信号(この場合は画像信号と飽和電圧が等しい)をサンプリングし、画素TFTのソースに供給する必要がある。
【0022】
この画像信号をサンプリングするためには、飽和電圧にある一定のマージン電圧(例えば±3V)を設けた電圧振幅レベルのタイミング信号をアナログスイッチを構成するTFTのゲートに印加することが要求される。つまり−5V〜+5Vの電圧、すなわち10Vの電圧振幅レベルの画像信号をサンプリングするには、タイミング信号の電圧振幅レベルは、−8〜+8Vの差の絶対値、すなわち16Vの電圧振幅レベルであることが要求される。
【0023】
このマージン電圧は確実に飽和電圧の画像信号を画素TFTのソースに供給するためのものである。±5Vの電圧振幅レベルの画像信号を、マージンを設けない同じ±5Vの電圧振幅レベルのタイミング信号でサンプリングしようとしても、アナログスイッチを構成するnチャネル型TFTが動作せず、サンプリングされないという問題がある。これはアナログスイッチを構成するnチャネル型TFTのソースに印加される画像信号の電圧振幅レベル(5V)と、ゲート電極に印加されるタイミング信号(5V)の電圧振幅レベルの差が0Vとなってしまい、nチャネル型TFTが動作しないからである。またpチャネル型TFTも同じ理由から動作しない。そのため液晶を飽和状態に駆動させるためには、タイミング信号にマージン電圧を設けることが必要である。マージン電圧の大きさは、飽和電圧の画像信号がタイミング信号によってサンプリングされて、確実にソース信号線に供給されるぐらい大きいことが必要である。
【0024】
また近年、大画面で高解像度の液晶表示装置の開発が進められている。同一フレームレートで表示すると考えると、液晶表示装置の画素数が多くなればなるほど、シフトレジスタ回路をより高速で動作させることが必要となり、シフトレジスタの駆動周波数をより高くすることが要求される。
【0025】
シフトレジスタ回路の動作速度は、シフトレジスタ回路のTFTの移動度およびソースに印加されるクロック信号の電圧振幅レベルに比例し、チャネル長の2乗に反比例する。シフトレジスタ回路の動作速度がチャネル長の2乗に反比例するのはTFTのチャネル長が短いとオン抵抗が小さくなり、かつゲート容量が小さくなるからである。
【0026】
シフトレジスタ回路をより高速で動作させるには、TFTの移動度の大きさには限界があるため、シフトレジスタ回路の電源電圧を大きくするか、もしくはチャネル長をより短くすることが要求される。
【0027】
しかし、シフトレジスタ回路の電源電圧をより高くし、チャネル長をより短くしていくと、短チャネル効果によるパンチスルーや、ホットエレクトロンによりTFTが故障しやすい。よって、シフトレジスタ回路の電源電圧を、TFTの故障が起きない程度に低くする必要があった。
【0028】
また、ソースに印加されるクロック信号の電圧振幅レベルを、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度まで低くし、TFTのチャネル長をより短くしようとすると、TFTのチャネル長の短さには設計上の限界があるため、TFTが作製できない。そのため、ある一定の速度以上はシフトレジスタ回路を高速で動作させることができない。よって、シフトレジスタ回路をより高速で動作させるためには、TFTのチャネル長を作成可能な範囲まで長くし、ソースに印加されるクロック信号の電圧振幅レベルを、作製可能なチャネル長のTFTが動作する程度に高くする必要があった。
【0029】
つまり、シフトレジスタ回路をより高速で動作させるためには、シフトレジスタ回路の電源電圧は、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度まで低く、作製可能なチャネル長のTFTが動作する程度に高くする必要があった。
【0030】
図21における従来の回路構成において、シフトレジスタ回路とサンプリング回路との間にレベルシフタ回路がないため、シフトレジスタ回路のTFTに入力するクロック信号(CLK,CLKb)は、サンプリング回路に入力されるタイミング信号と同じ電圧振幅レベルとなってしまう。つまりシフトレジスタ回路に入力するクロック信号の電圧振幅レベルを、シフトレジスタ回路を構成するTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低くすることができなかった。そのため、シフトレジスタ回路のTFTが故障しやすかった。
【0031】
上記問題は、3Vより小さい比較的低い電圧で駆動可能なLCD材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。3V以上の電圧で駆動可能なLCD材料は、電圧の保持率が95%以上と比較的高く、3V以上の電圧で駆動するLCD材料を用いた液晶表示装置は、信頼性が高い。
【0032】
〔従来技術B〕
図19(B)に、従来のソース信号線側駆動回路1801の別の例をブロック図で示す。
【0033】
ソース信号線側駆動回路の外部から入力されたクロック信号(CLK)(例えば10V)が直接シフトレジスタ回路に入力される。そして、入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路が動作し、画像のサンプリングのためのタイミング信号を順に生成する。
【0034】
生成されたタイミング信号はレベルシフタ回路に入力され電圧振幅レベルが上げられる。電圧振幅レベルが上げられたタイミング信号はサンプリング回路に入力され、入力されたタイミング信号に基づいてサンプリング回路が画像信号をサンプリングする動作をする。
【0035】
図19(B)の具体的な回路構成の一例を図22に示す。シフトレジスタ回路21、レベルシフタ回路22、サンプリング回路23、画像信号線24が図に示すように配置されている。
【0036】
クロック信号(CLK)、反転したクロック信号(CLKb)、スタートパルス信号(SP)および駆動方向切り替え信号(SL/R)は図に示されている配線からシフトレジスタ回路に入力される。
【0037】
ソース信号線側駆動回路の外部からクロック信号(CLK)(例えば10V)がシフトレジスタ回路21に入力される。このとき入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路21が駆動可能な高さの電圧振幅レベルである。
【0038】
入力したクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路21が動作し、画像のサンプリングのためのタイミング信号を順に生成する。生成したタイミング信号はレベルシフタ回路22に入力される。
【0039】
液晶を飽和状態に駆動させるためには、飽和電圧に、ある一定のマージン電圧を設けた電圧振幅レベルのタイミング信号をサンプリング回路23に入力する必要があることは既に述べたとおりである。そのためサンプリング回路23に入力されるタイミング信号の電圧振幅レベルが飽和電圧に、ある一定のマージン電圧を設けた電圧振幅レベルに満たない場合、タイミング信号の電圧振幅レベルを高くする必要がある。レベルシフタ回路22に入力されたタイミング信号は、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベル(例えば16V)にまで高くされて出力される。出力されたタイミング信号はサンプリング回路23へ入力される。
【0040】
シフトレジスタ回路を高速で動作させるためには、シフトレジスタ回路の電源電圧が、シフトレジスタ回路21のTFTを短チャネル効果によるパンチスルーやホットエレクトロンによって故障させない程度まで低く、作製可能なチャネル長のTFTを動作する程度に高くする必要があった。しかし、従来技術Bの回路構成では、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、シフトレジスタ回路が高速で動作可能な電圧振幅レベルまで高電圧化すると、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを不要輻射を問題にならない程度に抑えるのが難しい。またソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルが高ければ高いほど消費電力が大きくなり好ましくない。
【0041】
上記問題は、3Vより小さい比較的低い電圧で駆動可能なLCD材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。3V以上の電圧で駆動可能なLCD材料は、電圧の保持率が95%以上と比較的高く、3V以上の電圧で駆動するLCD材料を用いた液晶表示装置は、信頼性が高い。
【0042】
〔従来技術C〕
図19(C)に従来のソース信号線側駆動回路1801の別の例をブロック図で示す。
【0043】
ソース信号線側駆動回路の外部からクロック信号(例えば9V)がソース信号線側駆動回路に入力される。そして入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号とによって、シフトレジスタ回路が動作し、画像のサンプリングのためのタイミング信号を順に生成する。このタイミング信号に基づいてサンプリング回路が動作し、画像信号がサンプリングされる。
【0044】
図23に図19(C)に示したブロック図の具体的な回路構成の一例を示す。シフトレジスタ回路31、サンプリング回路32、画像信号線33が図に示すように配置されている。
【0045】
クロック信号(CLK)、反転したクロック信号(CLKb)、スタートパルス信号(SP)および駆動方向切り替え信号(SL/R)は図に示されている配線からシフトレジスタ回路に入力される。
【0046】
ソース信号線側駆動回路の外部からクロック信号(CLK)(例えば9V)がシフトレジスタ回路31に入力される。
【0047】
入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路31が動作し、画像のサンプリングのためのタイミング信号を順に生成する。生成したタイミング信号はサンプリング回路32へ入力される。
【0048】
従来技術Cは、従来技術Aと従来技術Bの双方の欠点を有していることは自明である。液晶を飽和状態に駆動させようとすると、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しやすいために、チャネル長を短くできず、従って高速動作できないという問題があった。
【0049】
またこの従来例の回路構成では、ソース信号線側駆動回路の外部から入力された時点で、クロック信号の電圧振幅レベルが飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルである。そのため不要輻射および消費電力が問題にならない程度に抑えられなかった。
【0050】
上記問題は、3Vより小さい比較的低い電圧で駆動可能なLCD材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。3V以上の電圧で駆動可能なLCD材料は、電圧の保持率が95%以上と比較的高く、3V以上の電圧で駆動するLCD材料を用いた液晶表示装置は、信頼性が高い。
【0051】
〔従来技術D〕
図24(A)に従来のゲート信号線側駆動回路の従来例をブロック図で示す。
【0052】
ゲート信号線側駆動回路の外部からレベルシフタ回路にクロック信号(CLK)(例えば3V)が入力される。このクロック信号の電圧振幅レベルは、レベルシフタ回路が動作可能な電圧振幅レベルであることを必要とする。
【0053】
レベルシフタ回路に入力されたクロック信号は、その電圧振幅レベルが上げられる(例えば3V→25V)。
【0054】
ゲート信号線に入力される選択信号は、選択されたゲート信号線に接続されている全ての画素TFTを確実に動作可能にする電圧振幅レベルであることが必要である。選択信号の電圧は、ゲート信号線に接続された画素TFTのゲート電極に印加されることで、画素TFTにチャネルが形成される。これによって画素TFTのソースからドレインへ電流が流れ画像信号が液晶に供給され、液晶が駆動する。
【0055】
ゲート信号線は配線が長く配線抵抗が大きいため、ゲート信号線に入力される選択信号は、最も遠い画素TFTに印加されるときには電圧降下を起こしている。電圧降下は大きければ大きいほど、画素TFTのゲート電極に印加される電圧が小さくなり、最悪の場合、画素TFTにチャネルが形成されなくなる。
【0056】
全ての画素TFTを確実に動作させ画像信号を液晶に供給するには、ゲート信号線に入力される選択信号の電圧振幅レベルを、画像信号の電圧振幅レベルにある一定のマージン電圧を設けて高くすることが必要である。またゲート配線の配線抵抗による電圧降下が問題にならない程度に、選択信号が高い電圧振幅レベルであることが要求される。
【0057】
このマージン電圧は確実に飽和電圧と同じ電圧振幅レベルの画像信号が、液晶セルの画素電極に供給されるためのものである。マージン電圧は、飽和電圧の画像信号が画素電極に確実に供給される大きさであること必要である。
【0058】
電圧振幅レベルが上げられたクロック信号(例えば25V)はシフトレジスタ回路に入力される。入力したクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路が動作し、画素TFTを動作させるための選択信号を順に生成する。生成した選択信号はゲート信号線に入力され、画素TFTにチャネルが形成され、画像信号が液晶に供給される。
【0059】
ゲート信号線側駆動回路の場合、ソース信号線側駆動回路ほどシフトレジスタ回路を高速で動作させる必要はない。上述したように、TFTの動作速度はチャネル長の2乗に反比例する。ソース信号線側駆動回路よりも動作速度が遅いゲート信号線側駆動回路は、シフトレジスタ回路のTFTのチャネル長がソース信号線側駆動回路の場合に比べて長く、短チャネル効果によるパンチスルーやホットエレクトロンによっての故障が起きにくい。
【0060】
しかし近年、大画面で高解像度の液晶表示装置の開発が進められているのは、上述したとおりである。同じフレームレートで表示すると考えると、液晶表示装置の画素数が多くなればなるほど、ゲート信号線側駆動回路のシフトレジスタ回路もソース信号線側駆動回路と同じく、より高速で動作させることが必要となってくる。よってゲート信号線側駆動回路シフトレジスタの駆動周波数をより高くすることが要求される。
【0061】
そして、電圧振幅レベルが上げられたクロック信号は、シフトレジスタ回路に入力される。入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号によってシフトレジスタ回路が動作し、画素TFTを確実に動作させる選択信号を順に生成する。生成された選択信号はゲート信号線に入力さる。
【0062】
従来技術Dは、従来技術Aと同じ欠点を有していることは自明である。従来技術Dでは、全ての画素TFTを確実に動作可能にするために、シフトレジスタ回路に入力する選択信号の電圧振幅レベルを、短チャネル効果によるパンチスルーやホットエレクトロンによってシフトレジスタ回路のTFTが故障しない程度に低くすることが難しかった。
【0063】
上記問題は、3Vより小さい比較的低い電圧で駆動可能なLCD材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。3V以上の電圧で駆動可能なLCD材料は、電圧の保持率が95%以上と比較的高く、3V以上の電圧で駆動するLCD材料を用いた液晶表示装置は、信頼性が高い。
【0064】
〔従来技術E〕
図24(B)に、従来のゲート信号線側駆動回路の別の例をブロック図で示す。
【0065】
ゲート信号線側駆動回路の外部から入力されたクロック信号(CLK)(例えば10V)が直接シフトレジスタ回路に入力される。この入力されたクロック信号はシフトレジスタ回路が動作可能な電圧振幅レベルである。そして、入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路が動作し、画素TFTを動作させる選択信号を順に生成する。
【0066】
生成された選択信号はレベルシフタ回路に入力されて、その電圧振幅レベルが全ての画素TFTを確実に動作可能する電圧振幅レベルまで上げられる(例えば10V→30V)。電圧振幅レベルを高くされた選択信号は、ゲート信号線に供給される。
【0067】
従来技術Eは、従来技術Bと同じ欠点を有していることは自明である。従来技術Bでは、入力されるクロック信号をシフトレジスタ回路の高速駆動が可能な電圧振幅レベルにすると、不要輻射が問題にならない程度に低くすることが難しく、また上述したように消費電力も抑えられないという問題もあった。
【0068】
上記問題は、3Vより小さい比較的低い電圧で駆動可能なLCD材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。3V以上の電圧で駆動可能なLCD材料は、電圧の保持率が95%以上と比較的高く、3V以上の電圧で駆動するLCD材料を用いた液晶表示装置は、信頼性が高い。
【0069】
〔従来技術F〕
図24(C)に従来のゲート信号線側駆動回路の別の例をブロック図で示す。
【0070】
ゲート信号線側駆動回路の外部からクロック信号(例えば20V)がシフトレジスタ回路に入力される。このとき入力されるクロック信号の電圧振幅レベルは、液晶が飽和状態に駆動するのに必要な選択信号の電圧振幅レベルである。
【0071】
そしてシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号とによって、シフトレジスタ回路が動作し、画素TFTを動作させる選択信号を順に生成する。生成された選択信号はゲート信号線に入力される。
【0072】
従来技術Fは、従来技術Cと同じ欠点を有していることは自明である。全ての画素TFTが確実に動作させようとすると、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しやすいために、チャネル長を短くできず、従って高速動作できないという問題があった。
【0073】
上記問題は、3Vより小さい比較的低い電圧で駆動可能なLCD材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。3V以上の電圧で駆動可能なLCD材料は、電圧の保持率が95%以上と比較的高く、3V以上の電圧で駆動するLCD材料を用いた液晶表示装置は、信頼性が高い。
【0074】
従来技術A〜Fの問題点を以下にまとめる。3V以下の比較的低い電圧で駆動可能な液晶表示装置は、電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。そこで、電圧の保持率が高い、比較的高い電圧で駆動する液晶表示装置を用いることで、液晶表示装置の信頼性を高くすることが望まれていた。しかし比較的高い電圧で駆動する液晶表示装置を用いた場合、従来のソース信号線側駆動回路では、液晶を飽和状態に駆動させると、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しやすかった。そしてまた近年の液晶パネルの大画面化に伴いシフトレジスタ回路の高速動作が要求されるようになってきている。しかし従来のソース信号線側駆動回路では消費電力や不要輻射を抑えると、シフトレジスタ回路の高速動作が難しく、液晶パネルの大画面化に伴う要求に対応しきれなかった。
【0075】
また従来のゲート信号線側駆動回路も同様に、全ての画素TFTを確実に動作させると、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しやすかった。そして消費電力や不要輻射を抑えると、シフトレジスタ回路の高速動作が難しく、液晶パネルの大画面化に伴う要求に対応しきれなかった。
【0076】
このような問題なしに駆動することが可能な駆動回路、およびその駆動回路を有する信頼性の高い半導体表示装置を実現することが要求されている。
【課題を解決するための手段】
【0077】
そこで本願発明は、シフトレジスタ回路に入力するクロック信号の電圧振幅レベルを、シフトレジスタ回路を高速動作させる電圧とチャネル長を得られる駆動回路の実現を目的とする。それによって、液晶を飽和状態に駆動、または全ての画素TFTを確実に動作させても、シフトレジスタ回路が故障せず、高速動作する駆動回路およびその駆動回路を有する半導体表示装置を実現することを目的とする。また、駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、消費電力および不要輻射を問題にならない程度に抑えても、シフトレジスタ回路の高速動作を可能にすることを目的とする。
【0078】
本願発明においては、駆動回路の外部から入力されるクロック信号がレベルシフタ回路によってその電圧振幅レベルが上げられ、シフトレジスタ回路に入力される。そしてシフトレジスタ回路によって生成されたタイミング信号を更にレベルシフタ回路に入力し、2段階で電圧振幅レベルを上げてやる。
【0079】
このように本願発明は、レベルシフタ回路をシフトレジスタ回路の前後に設けてやることで、シフトレジスタ回路の電源電圧を、短チャネル効果によるパンチスルーやホットエレクトロンによってシフトレジスタ回路のTFTが故障しない程度に低くする。またシフトレジスタ回路のTFTのチャネル長を作成可能な範囲まで長くし、該TFTのソースに印加されるクロック信号の電圧振幅レベルを、該TFTが動作する程度にまで高くし、シフトレジスタ回路を動作させる。それによって、液晶を飽和状態に駆動、または全ての画素TFTを確実に動作させても、シフトレジスタ回路が故障せず、高速動作する駆動回路およびその駆動回路を有する半導体表示装置を提供する。また、シフトレジスタ回路の高速動作させても、消費電力および不要輻射を問題にならない程度に抑えていることが可能な駆動回路を有する半導体表示装置を提供するものである。
【0080】
以下に、本願発明の構成を説明する。
【0081】
本願発明のある実施形態によると、
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有するソース信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、入力された前記タイミング信号の電圧振幅レベルを、さらに高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給することを特徴とするソース信号線側駆動回路が提供される。このことによって上記目的が達成される。
【0082】
また、本願発明のある実施形態によると、
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有するソース信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、前記サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給することを特徴とするソース信号線側駆動回路が提供される。このことによって、上記目的が達成される。
【0083】
また、本願発明のある実施形態によると、
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路とを有するゲート信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記入力信号をもとに、選択信号を生成して、生成した前記選択信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、入力された前記選択信号の電圧振幅レベルを、ゲート信号線に接続されている全ての画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ高電圧化された前記選択信号を直接またはバッファ回路を介して供給することを特徴とするゲート信号線側駆動回路が提供される。このことによって上記目的が達成される。
【0084】
また、本願発明のある実施形態によると、
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路とを有するゲート信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、ゲート信号線を介してゲート信号線側駆動回路に接続されている画素TFTを動作させる選択信号を生成して、生成した前記選択信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記選択信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ前記第2のレベルシフタ回路によって高電圧化された前記選択信号を供給することを特徴とするゲート信号線側駆動回路が提供される。このことによって上記目的が達成される。
【0085】
また、本願発明のある実施形態によると、
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、前記複数の画素TFTのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ソース信号線側駆動回路は、第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有しており、
前記第1のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、前記サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線へ供給することを特徴とする半導体表示装置が提供される。このことによって上記目的が達成される。
【0086】
前記ソース信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されるようにしてもよい。
【0087】
また、本願発明のある実施形態によると、
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、前記複数の画素TFTのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ゲート信号線側駆動回路は、第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路とを有しており、
前記第1のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ゲート信号線を介して前記ゲート信号線側駆動回路に接続されている前記画素TFTを動作させる選択信号を生成して、生成した選択信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ前記第2のレベルシフタ回路によって高電圧化された選択信号を供給することを特徴とする半導体表示装置が提供される。このことによって上記目的が達成される。
【0088】
前記ゲート信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されるようにしてもよい。
【0089】
また、本願発明のある実施形態によると、
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、
前記複数の画素TFTのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ソース信号線側駆動回路は第1レベルシフタ回路と、第2レベルシフタ回路と、第1シフトレジスタ回路と、第1サンプリング回路とを有しており、
前記第1レベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1レベルシフタ回路に入力された、前記第1レベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記第1シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記第1シフトレジスタ回路に入力し、
前記第1シフトレジスタ回路は、前記第1シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成したタイミング信号を前記第2レベルシフタ回路に入力し、
前記第2レベルシフタ回路は、前記第2レベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記第1サンプリング回路に入力し、
前記第1サンプリング回路は、前記第1サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線へ供給し、
前記ゲート信号線側駆動回路は第3レベルシフタ回路と、第4レベルシフタ回路と、第2シフトレジスタ回路とを有しており、
前記第3レベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第3レベルシフタ回路に入力された、前記第3レベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記第2シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記第2シフトレジスタ回路に入力し、
前記第2シフトレジスタ回路は、前記第2シフトレジスタ回路に入力された前記クロック信号をもとに、前記ゲート信号線を介して前記ゲート信号線側駆動回路に接続されている前記画素TFTを動作させる選択信号を生成して、生成した前記選択信号を前記第4レベルシフタ回路に入力し、
前記第4のレベルシフタ回路は、前記第4レベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、
前記ゲート信号線へ前記第4レベルシフタ回路によって高電圧化された選択信号を供給することを特徴とする半導体表示装置が提供される。このことによって上記目的が達成される。
【0090】
前記ソース信号線側駆動回路および前記ゲート信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されるようにしてもよい。
【0091】
また、本願発明のある実施形態によると、
第1のレベルシフタ回路と、第2のレベルシフタ回路と、第3のレベルシフタ回路と、第1のラッチ回路と、第2のラッチ回路と、シフトレジスタ回路と、D/A変換回路とを有するデジタル駆動の半導体表示装置の駆動回路において、
前記第1のレベルシフタ回路は、前記駆動回路の外部から前記第1のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記駆動回路の外部から供給されるデジタル信号を前記第1のラッチ回路に書き込むタイミングを決定するタイミング信号を生成して前記第1のラッチ回路に入力し、
前記デジタル信号は前記第3のレベルシフタ回路に入力され、前記第3のレベルシフタ回路から出力されたデジタル信号は、タイミング信号によって決定されたタイミングで前記第1のラッチ回路に入力され、
前記第1のラッチ回路に入力されたデジタル信号は、論理演質の後、前記第2のラッチ回路にて演質を行い出力され、
前記出力されたデジタル信号は、前記第2のレベルシフタ回路を介してD/A変換回路に入力され、アナログ変換されることを特徴とした半導体表示装置の駆動回路が提供される。このことによって上記目的が達成される。
【発明の効果】
【0092】
本願発明は、レベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障せず、かつ作製可能なチャネル長のTFTが動作する程度の電圧振幅レベルのクロック信号で、シフトレジスタ回路を動作させることができる。その結果、シフトレジスタ回路が故障することなしに高速動作させることができ、液晶を飽和状態に駆動させることが可能になる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。
【発明を実施するための最良の形態】
【0093】
本願発明の駆動回路をソース信号線側駆動回路を例にとって説明する。まずソース信号線側駆動回路の構成のブロック図を図1に示す。
【0094】
ソース信号線側駆動回路の外部からクロック信号(CLK)がソース信号線側駆動回路に入力される。
【0095】
入力されたクロック信号は第1のレベルシフタ回路に入力されて、その電圧振幅レベルが上げられる。そして第1のレベルシフタ回路によって電圧振幅レベルが上げられたクロック信号は、シフトレジスタ回路に入力される。この入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が動作し、画像のサンプリングのためのタイミング信号が順に生成される。
【0096】
このタイミング信号は第2のレベルシフタ回路に入力されて、再びその電圧振幅レベルが上げられる。第2のレベルシフタ回路によって電圧振幅レベルが上げられたタイミング信号に基づいて、サンプリング回路が動作し、画像信号がサンプリングされる。サンプリングされた画像信号はソース信号線に供給されて、該ソース信号線に接続された画素TFTのソースに入力される。
【0097】
図2に、図1に示したブロック図の回路構成の一例を示す。
【0098】
第1のレベルシフタ回路201にソース信号線側駆動回路の外部からクロック信号(CLK、CLKb)が入力される。このクロック信号の電圧振幅レベルは、第1のレベルシフタ回路201が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【0099】
第1のレベルシフタ回路201に入力されたクロック信号は、高電圧化され、出力される。このときクロック信号の電圧振幅レベルは、シフトレジスタ回路202のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度で、かつ作製可能なチャネル長のTFTが動作する程度の電圧振幅レベルまで高電圧化する必要がある。
【0100】
第1のレベルシフタ回路201によって電圧振幅レベルが上げられたクロック信号はシフトレジスタ回路202に入力される。またレベルシフタ回路によって電圧振幅レベルを上げられたスタートパルス信号(SP)がシフトレジスタ回路202に入力される。シフトレジスタ回路202に入力されたクロック信号をもとに、同じ時にシフトレジスタ回路202に入力されたスタートパルス信号によってシフトレジスタ回路202が、ソース信号線(S1、S2)に対応した画素TFTへの画像信号のサンプリングのタイミングを決定するタイミング信号を生成する動作を開始する。シフトレジスタ回路202によって生成されたタイミング信号は第2のレベルシフタ回路203へ入力される。
【0101】
第2のレベルシフタ回路203に入力されたタイミング信号は、高電圧化される。このときタイミング信号は、液晶が飽和状態に駆動される電圧振幅レベル(飽和電圧)の画像信号をサンプリングするために、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化することが必要である。
【0102】
このマージン電圧は確実に飽和電圧の画像信号を画素TFTのソースに供給するためのものである。マージン電圧の大きさは、飽和電圧の画像信号がタイミング信号によってサンプリングされて、確実にソース信号線(S1、S2)に供給されるぐらい大きいことが必要である。
【0103】
第2のレベルシフタ回路203によって高電圧化されたタイミング信号は、サンプリング回路204に入力される。
【0104】
サンプリング回路204は、各ソース線(S1、S2)に接続されたアナログスイッチの集合体である。サンプリング回路204にタイミング信号が入力されると、タイミング信号の電圧が、サンプリング回路204のアナログスイッチを構成するTFTのゲート電極に印加さる。それによりアナログスイッチを構成するTFTにチャネルが形成され、ソースからドレインへ電流が流れる。よって画像信号がサンプリングされ、ソース信号線(S1、S2)を介して画素TFTのソースに供給される。
【0105】
本願発明では、レベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障せず、かつ作製可能なチャネル長のTFTが動作する程度の電圧振幅レベルのクロック信号で、シフトレジスタ回路を動作させることができる。その結果、シフトレジスタ回路が故障することなしに高速動作させることができ、液晶を飽和状態に駆動させることが可能になる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。
【0106】
ここで以下の実施例をもって、本願発明の駆動回路およびその駆動回路を有する半導体表示装置について、図3〜図17を用いて詳しく説明する。
【実施例1】
【0107】
本実施例では、レベルシフタ回路をシフトレジスタ回路の前後に設けることにより、信号の電圧振幅レベルをシフトレジスタ回路の前後2段階で上げる本願発明の構成をソース信号線側駆動回路に用いた例を示す。図3に本実施例の半導体表示装置、特にアクティブマトリクス型液晶表示装置の構成を示す。
【0108】
ソース信号線側駆動回路301とゲート信号線側駆動回路302は、アクティブマトリクス回路からなる画素マトリクス部308と同一基板上に一体形成されている。
【0109】
また、画素マトリクス部308では、ソース信号線側駆動回路301に接続された複数のソース信号線303と、ゲート信号線側駆動回路302に接続された複数のゲート信号線304が交差している。そのソース信号線303とゲート信号線304に囲まれた領域に、ソース信号線303とゲート信号線304に接続された複数の画素TFT305がそれぞれ1つづつと、対向電極と画素電極の間に液晶を挟んだ液晶セル306と、保持容量307が設けられている。
【0110】
ソース信号線303に入力された画像信号は、画素TFT305により選択され、所定の画素電極に書き込まれる。
【0111】
ソース信号線側駆動回路301から出力されたタイミング信号によりサンプリングされた画像信号が、サンプリング回路によりソース信号線に303に供給される。
【0112】
画素TFT305は、ゲート信号線側駆動回路302からゲート信号線304を介して入力される選択信号により動作する。
【0113】
次に本実施例のソース信号線側駆動回路のブロック図を図4に示す。本実施例では5Vの飽和電圧の液晶を用いる。ソース信号線側駆動回路の外部から2.5Vの電圧振幅レベルのクロック信号(CLK)がソース信号線側駆動回路の第1のレベルシフタ回路に入力される。第1のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第1のレベルシフタ回路が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【0114】
第1のレベルシフタ回路に入力したクロック信号は第1のレベルシフタ回路によって、その電圧振幅レベルが2.5Vから、本実施例では5Vまで上げられ(高電圧化され)、シフトレジスタ回路に入力される。
【0115】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では5Vでシフトレジスタ回路が動作可能である。例えば本実施例において、ソース信号線側駆動回路の、チャネル長が2μmのTFTで構成されるシフトレジスタ回路を周波数12.5MHz以上で動作させるためには、シフトレジスタ回路に入力するクロック信号の電圧振幅レベルを4V以上にする必要がある。本実施例では5Vまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【0116】
レベルシフタ回路から出力された電圧振幅レベルが5Vのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、画像信号線から供給された画像信号のサンプリングのためのタイミング信号を順に生成する動作をする。生成したタイミング信号は、第2のレベルシフタ回路に入力される。
【0117】
第2のレベルシフタ回路により、第2のレベルシフタ回路に入力されたタイミング信号の電圧振幅レベルが上げられる。このタイミング信号は、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高くすることが必要である。5Vで第2のレベルシフタに入力したタイミング信号が12Vまで上げられ、その12Vのタイミング信号がサンプリング回路に入力される。サンプリング回路に入力されたタイミング信号によりサンプリング回路が画像信号線から供給される画像信号をサンプリングする動作を行う。
【0118】
サンプリングされた画像信号はソース信号線に供給され、ソース信号線に接続された画素TFTに入力されて、液晶が駆動される。
【0119】
なお、図5に本実施例のソース信号線側駆動回路の具体的な回路構成を、また図6に図5に示した本実施例の具体的な回路の、クロック信号とポイントA、B1、B2、C1、C2、およびソース信号線S1、S2におけるタイミングチャートを示す。
【0120】
電圧振幅レベルが2.5Vのクロック信号(CLK)が、第1のレベルシフタ回路501により5Vに増幅される(ポイントA)。電圧振幅レベルが高くなったクロック信号がシフトレジスタ回路502に入力され、また同じ時にレベルシフタ回路によって電圧振幅レベルを上げられたスタートパルス信号(SP)がシフトレジスタ回路502に入力され、タイミング信号が生成される(ポイントB1、B2)。
【0121】
このタイミング信号が第2のレベルシフタ回路503により更に増幅されて12Vになる(ポイントC1、C2)。そしてこのタイミング信号はアナログスイッチ505に入力されて、画像信号がサンプリングされ、画像信号が選択されたソース信号線(S1、S2)に供給される。
【0122】
このように、本願発明ではレベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のTFTが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができる。その結果シフトレジスタ回路をより高速で動作させることができる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。本実施例ではソース信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【実施例2】
【0123】
本実施例では、レベルシフタ回路をシフトレジスタ回路の前後に設けることにより、信号の電圧振幅レベルをシフトレジスタ回路の前後2段階で上げる本願発明の構成をソース信号線側駆動回路に用いた別の例を示す。
【0124】
次に本実施例のソース信号線側駆動回路のブロック図を図7に示す。本実施例では6Vの飽和電圧の液晶を用いる。ソース信号線側駆動回路の外部から3Vの電圧振幅レベルのクロック信号(CLK)がソース信号線側駆動回路の第1のレベルシフタ回路に入力される。第1のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第1のレベルシフタ回路が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【0125】
第1のレベルシフタ回路に入力したクロック信号は第1のレベルシフタ回路によって、その電圧振幅レベルが3Vから、本実施例では10Vまで上げられ(高電圧化され)、シフトレジスタ回路に入力される。
【0126】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では10Vでシフトレジスタ回路が動作可能である。例えば本実施例において、ソース信号線側駆動回路の、チャネル長が3μmのTFTで構成されるシフトレジスタ回路を周波数5MHz以上で動作させるためには、シフトレジスタ回路に入力するクロック信号の電圧振幅レベルを8V以上にする必要がある。本実施例では10Vまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【0127】
レベルシフタ回路から出力された電圧振幅レベルが10Vのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、画像信号線から供給された画像信号のサンプリングのためのタイミング信号を順に生成する動作をする。生成したタイミング信号は、第2のレベルシフタ回路に入力される。
【0128】
第2のレベルシフタ回路により、第2のレベルシフタ回路に入力されたタイミング信号の電圧振幅レベルが上げられる。このタイミング信号は、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高くすることが必要である。10Vで第2のレベルシフタに入力したタイミング信号が15Vまで上げられ、その15Vのタイミング信号がサンプリング回路に入力される。サンプリング回路に入力されたタイミング信号によりサンプリング回路が画像信号線から供給される画像信号をサンプリングする動作を行なう。
【0129】
サンプリングされた画像信号はソース信号線に供給され、ソース信号線に接続された画素TFTに入力されて、液晶が駆動される。
【0130】
このように、本願発明ではレベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のTFTが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができる。その結果シフトレジスタ回路をより高速で動作させることができる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる本実施例ではソース信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【実施例3】
【0131】
本実施例では、レベルシフタ回路をシフトレジスタ回路の前後に設けることにより、信号の電圧振幅レベルをシフトレジスタ回路の前後2段階で上げる本願発明の構成をソース信号線側駆動回路に用いた別の例を示す。
【0132】
次に本実施例のソース信号線側駆動回路のブロック図を図8に示す。本実施例では7Vの飽和電圧の液晶を用いる。ソース信号線側駆動回路の外部から5Vの電圧振幅レベルのクロック信号(CLK)がソース信号線側駆動回路の第1のレベルシフタ回路に入力される。第1のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第1のレベルシフタ回路が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【0133】
第1のレベルシフタ回路に入力したクロック信号は第1のレベルシフタ回路によって、その電圧振幅レベルが5Vから、本実施例では12Vまで上げられ(高電圧化され)、シフトレジスタ回路に入力される。
【0134】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では12Vでシフトレジスタ回路が動作可能である。例えば本実施例において、ソース信号線側駆動回路の、チャネル長が5μmのTFTで構成されるシフトレジスタ回路を周波数3MHz以上で動作させるためには、シフトレジスタ回路に入力するクロック信号の電圧振幅レベルを10V以上にする必要がある。本実施例では12Vまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【0135】
レベルシフタ回路から出力された電圧振幅レベルが12Vのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、画像信号線から供給された画像信号のサンプリングのためのタイミング信号を順に生成する動作をする。生成したタイミング信号は、第2のレベルシフタ回路に入力される。
【0136】
第2のレベルシフタ回路により、第2のレベルシフタ回路に入力されたタイミング信号の電圧振幅レベルが上げられる。このタイミング信号は、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高くすることが必要である。12Vで第2のレベルシフタ回路に入力したタイミング信号が18Vまで上げられ、その18Vのタイミング信号がサンプリング回路に入力される。サンプリング回路に入力されたタイミング信号によりサンプリング回路が画像信号線から供給される画像信号をサンプリングする動作を行なう。
【0137】
サンプリングされた画像信号はソース信号線に供給され、ソース信号線に接続された画素TFTに入力されて、液晶が駆動される。
【0138】
このように、本願発明ではレベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のTFTが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができる。その結果シフトレジスタ回路をより高速で動作させることができる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる本実施例ではソース信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【実施例4】
【0139】
本実施例では、本願発明の構成をゲート信号線側駆動回路に適用した例について説明をする。
【0140】
本実施例のゲート信号線側駆動回路のブロック図を図9に示す。本実施例では15Vの飽和電圧の液晶を用いる。ゲート信号線側駆動回路の外部から3Vの電圧振幅レベルのクロック信号(CLK)がゲート信号線側駆動回路の第1のレベルシフタ回路に入力される。第1のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第1のレベルシフタ回路が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【0141】
第1のレベルシフタ回路に入力したクロック信号は、第1のレベルシフタ回路によって、その電圧振幅レベルが3Vから10Vまで上げられ(高電圧化され)、シフトレジスタ回路に入力される。
【0142】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では10Vまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【0143】
レベルシフタ回路から出力された電圧振幅レベルが10Vのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、ゲート信号線に接続された全ての画素TFTを確実に動作させるための選択信号を順に生成する動作をする。生成した選択信号は、第2のレベルシフタ回路に入力される。
【0144】
第2のレベルシフタ回路により、第2のレベルシフタ回路に入力された選択信号の電圧振幅レベルが上げられる。この選択信号は、全ての画素TFTを確実に動作させるのに必要な電圧振幅レベルまで高くすることが必要である。10Vで第2のレベルシフタに入力した選択信号が20Vまで上げられ、その20Vの選択信号がゲート信号線に入力され、画素TFTが、画像信号を液晶に供給する動作をする。
【0145】
図10に、図9に示したブロック図の具体的な回路構成を示す。
【0146】
第1のレベルシフタ回路1001に入力されたクロック信号(CLK)は、高電圧化され、出力される。このとき、電圧振幅レベルはレベルシフタ回路1001の動作が可能な電圧振幅レベルであり、画素TFTを確実に動作させるのに必要な選択信号の電圧振幅レベルより低いことが好ましい。そのクロック信号がシフトレジスタ回路1002に入力される。
【0147】
レベルシフタ回路によって電圧振幅レベルを上げられたスタートパルス信号(SP)がシフトレジスタ回路1002に入力される。スタートパルス信号の入力によりシフトレジスタ回路1002が所定のタイミングで動作を開始する。これによりシフトレジスタ回路1002に入力されたクロック信号に基づいて、画素TFTを動作させる選択信号が順に出力されて、第2のレベルシフタ回路1003へ入力される。
【0148】
第2のレベルシフタ回路1003に入力された選択信号は、再び高電圧化され出力される。この高電圧化された選択信号はゲート信号線(g1、g2、g3)に入力される。このとき電圧振幅レベルは全ての画素TFTを確実に動作させるのに必要な選択信号の電圧振幅レベルまで上げることが必要である。
【0149】
このように、レベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、かつ作製可能なチャネル長のTFTが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができ、消費電力を抑えることができる。また、ゲート信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる本実施例ではゲート信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【0150】
なお本実施例で示すゲート信号線側駆動回路は、実施例1の図3で示したアクティブマトリクス型液晶表示装置において用いることが可能である。
【実施例5】
【0151】
本実施例では、本願発明の構成をゲート信号線側駆動回路に適用した別の例について説明する。
【0152】
本実施例のゲート信号線側駆動回路のブロック図を図11に示す。本実施例では14Vの飽和電圧の液晶を用いる。ゲート信号線側駆動回路の外部から5Vの電圧振幅レベルのクロック信号(CLK)がゲート信号線側駆動回路の第1のレベルシフタ回路に入力される。第1のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第1のレベルシフタ回路が動作可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【0153】
第1のレベルシフタ回路に入力したクロック信号は、第1のレベルシフタ回路によって、その電圧振幅レベルが5Vから12Vまで上げられ(高電圧化され)、シフトレジスタ回路に入力される。
【0154】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では12Vまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【0155】
第1のレベルシフタ回路から出力された電圧振幅レベルが12Vのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、ゲート信号線に接続された全ての画素TFTを確実に動作させるための選択信号を順に生成する動作をする。生成した選択信号は、第2のレベルシフタ回路に入力される。
【0156】
第2のレベルシフタ回路により、第2のレベルシフタ回路に入力された選択信号の電圧振幅レベルが上げられる。この選択信号は、全ての画素TFTを確実に動作させるのに必要な電圧振幅レベルまで高くすることが必要である。12Vで第2のレベルシフタに入力した選択信号が25Vまで上げられ、その25Vの選択信号がゲート信号線に入力され、画素TFTが、画像信号を液晶に供給する動作をする。これにより液晶ディスプレイに画像が表示される。
【0157】
このように、本願発明ではレベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のTFTが動作する程度に高い電圧振幅レベルのクロック信号をシフトレジスタ回路に入力することができる。その結果、シフトレジスタ回路をより高速で動作させることができ、消費電力を抑えることができる。また、ゲート信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。本実施例ではゲート信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【実施例6】
【0158】
本願発明は、ソース信号線側駆動回路とゲート信号線側駆動回路の両方に適用しても良い。この場合、ソース信号線側駆動回路およびゲート信号線側駆動回路のそれぞれに、第1および第2のレベルシフタ回路が用いられる。例えば上述の実施例を組み合わせてもよい。
【実施例7】
【0159】
本実施例では、上述した実施例1〜6のアクティブマトリクス型液晶表示装置の作製工程について説明する。
【0160】
本実施例では絶縁表面を有する基板上に複数のトップゲート型のTFTを形成し、画素マトリクス回路とレベルシフタ回路、シフトレジスタ回路を含む動作回路とをモノリシックに構成する例を図12〜図15に示す。なお、本実施例では駆動回路やロジック回路等の駆動回路の例として、基本回路であるCMOS回路を示す。なお、本実施例では、Pチャンネル型とNチャンネル型とがそれぞれ1つのゲート電極を備えたCMOS回路について、その作製工程を説明するが、ダブルゲート型のような複数のゲート電極を備えたCMOS回路も同様に作製することができる。
【0161】
図12(A)を参照する。まず、絶縁表面を有する基板としてガラス基板601を準備する。ガラス基板の代わりに石英基板、熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板またはシリコン基板を用いても良い。本実施例では、ガラス基板601上に酸化シリコン膜602でなる下地膜を200nm厚に形成した。下地膜は窒化シリコン膜を積層しても良いし、窒化シリコン膜のみであっても良い。
【0162】
603は非晶質珪素膜であり、最終的な膜厚(熱酸化後の膜減りを考慮した膜厚)が10〜75nm(好ましくは15〜45nm)となる様に調節する。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。
【0163】
本実施例の場合、非晶質珪素膜603中において代表的な不純物であるC(炭素)、N(窒素)、O(酸素)、S(硫黄)の濃度はいずれも5×1018atoms/cm3未満(好ましくは 1×1018atoms/cm3以下)となる様に管理している。各不純物濃度がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。
【0164】
なお、非晶質珪素膜603中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜603の成膜は減圧熱CVD法であることが好ましい。なお、成膜条件を最適化することでプラズマCVD法を用いることも可能である。
【0165】
次に、非晶質珪素膜603の結晶化工程を行う。結晶化の手段としては特開平7−130652号公報記載の技術を用いる。同公報実施例1および実施例2のどちらの手段でも良いが、本実施例では、同広報の実施例2に記載した技術内容(特開平8−78329号公報に詳しい)を利用するのが好ましい。
【0166】
特開平8−78329号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜604を形成する。マスク絶縁膜604は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【0167】
そして、非晶質珪素膜603の結晶化を助長する触媒元素としてニッケル(Ni)を含有した溶液をスピンコート法により塗布し、Ni含有層605を形成する。なお、触媒元素としてはニッケル以外にも、コバルト(Co)、鉄(Fe)、パラジウム(Pd)、白金(Pt)、銅(Cu)、金(Au)等を用いることができる(図12(B))。
【0168】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【0169】
次に、触媒元素の添加工程が終了したら、450℃で1時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700℃(代表的には550〜650℃)の温度で4〜24時間の加熱処理を加えて非晶質珪素膜603の結晶化を行う。本実施例では窒素雰囲気で570℃、14時間の加熱処理を行う。
【0170】
この時、非晶質珪素膜603の結晶化はニッケルを添加した領域606および606で発生した核から優先的に進行し、ガラス基板601の基板面に対してほぼ平行に成長した結晶領域607が形成される。この結晶領域607を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある(図12(C))。
【0171】
なお、上述の特開平7−130652号公報の実施例1に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。
【0172】
次に膜中のニッケルを除去するために、この状態でリンをドーピングする。すると、ニッケルを添加した領域606のみにリンがドーピングされる。これらの領域をリン添加領域608とする。このとき、ドーピングの加速電圧と、酸化膜で成るマスク絶縁膜604厚さを最適化し、リンがマスク絶縁膜604を実質的に突き抜けないようにする。(図12(D))
【0173】
リンのドーズ量は、1×1014から1×1015ions/cm2程度が良い。本実施例では5×1014ions/cm2のドーズを、イオンドーピング装置を用いて行った。
【0174】
なお、イオンドープの際の加速電圧は10kvとした。10kvの加速電圧であれば、リンは1000Åの絶縁膜マスクをほとんど通過することができない。
【0175】
次に、図12(E)を参照する。その後、600℃の窒素雰囲気にて1〜12時間(本実施例では12時間)熱アニールし、ニッケル元素のゲッタリングを行った。加熱によりニッケルがリンに吸い寄せられることになる。600℃の温度のもとでは、リン原子は膜中をほとんど動かないが、ニッケル原子は数100μm程度またはそれ以上の距離を移動することができる。このことからリンがニッケルのゲッタリングに最も適した元素の1つであることが理解できる。
【0176】
結晶化のための加熱処理が終了したら、マスク絶縁膜604を除去してパターニングを行い、横成長領域607でなる島状半導体層(活性層)609、610、および611を形成する(図13(A))。
【0177】
ここで609はCMOS回路を構成するN型TFTの活性層、610はCMOS回路を構成するP型TFTの活性層、611は画素マトリクス回路を構成するN型TFT(画素TFT)の活性層である。
【0178】
活性層609、610、および611を形成したら、その上に珪素を含む絶縁膜でなるゲート絶縁膜612を成膜する。
【0179】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲート電極の原型を形成する。本実施例では2wt%のスカンジウムを含有したアルミニウム膜を用いる。
【0180】
次に、特開平7−135318号公報記載の技術により多孔性の陽極酸化膜613〜620、無孔性の陽極酸化膜621〜624、およびゲート電極625〜628を形成する(図13(B))。
【0181】
こうして図13(B)の状態が得られたら、次にゲート電極625〜628および多孔性の陽極酸化膜613〜620をマスクとしてゲート絶縁膜612をエッチングする。そして、多孔性の陽極酸化膜613〜620を除去して図13(C)の状態を得る。なお、図13(C)において629〜632で示されるのは加工後のゲート絶縁膜である。
【0182】
図14(A)を参照する。次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはNチャネル型ならばP(リン)またはAs(砒素)、P型ならばB(ボロン)またはGa(ガリウム)を用いれば良い。本実施例ではNチャネル型およびPチャネル型のTFTを形成するための不純物添加をそれぞれ2回の工程に分けて行う。
【0183】
最初にNチャネル型のTFTを形成するための不純物添加を行う。まず、1回目の不純物添加(本実施例ではP(リン)を用いる)を高加速電圧80keV程度で行い、n-領域を形成する。 このn-領域は、Pイオン濃度が1×1018 ions/cm2〜1×1019ions/cm2このように調節する。
【0184】
さらに、2回目の不純物添加を低加速電圧10keV程度で行い、n+領域を形成する。この時は、加速電圧が低いので、ゲート絶縁膜がマスクとして機能する。また、このn+領域は、シート抵抗が500Ω以下(好ましくは300Ω以下)となるように調節する。
【0185】
以上の工程を経て、CMOS回路を構成するnチャネル型TFTのソース領域およびドレイン領域633および634、低濃度不純物領域(LDD領域)637、チャネル形成領域640が形成される。また、画素TFTを構成するnチャネル型TFTのソース領域およびドレイン領域635および636、低濃度不純物領域(LDD領域)638および639、チャネル形成領域641および642が確定する(図14(A))。
【0186】
なお、図14(A)に示す状態ではCMOS回路を構成するpチャネル型TFTの活性層は、nチャネル型TFTの活性層と同じ構成となっている。
【0187】
次に、図14(B)に示すように、nチャネル型TFTを覆ってレジストマスク643を設け、P型を付与する不純物イオン(本実施例ではボロンを用いる)の添加を行う。
【0188】
この工程も前述の不純物添加工程と同様に2回に分けて行うが、Nチャネル型をPチャネル型に反転させる必要があるため、前述のPイオン添加濃度の数倍にあたる程度の濃度のB(ボロン)イオンを添加する。
【0189】
こうしてCMOS回路を構成するpチャネル型TFTのソース領域およびドレイン領域644および645、低濃度不純物領域(LDD領域)646、チャネル形成領域647が形成される(図14(B))。
【0190】
本実施例では、2wt%のスカンジウムを含有したアルミニウム膜を用いてゲート電極を形成したが、多結晶シリコン膜を用いてゲート電極を形成しても良い。この場合、LDD領域は、SiO2やSiNなどのサイドウォールを用いて形成される。
【0191】
次にファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加行程で受けた活性層の損傷も修復される。
【0192】
図14(C)を参照する。次に、第1層間絶縁膜648として酸化シリコン膜と窒化シリコン膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極およびドレイン電極649〜653を形成して図14(C)に示す状態を得る。なお、第1層間絶縁膜648として有機性樹脂膜を用いることもできる。
【0193】
図14(C)に示す状態が得られたら、有機性樹脂膜からなる第2層間絶縁膜654を0.5〜3μmの厚さに形成する(図15(A))。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【0194】
次に、第2層間絶縁膜654の一部を除去し、遮光性を有する膜でなるブラックマトリクス655を形成する。本実施例では、ブラックマトリクス655にはチタンを用い、画素TFTのドレイン電極653とブラックマトリクス655との間に保持容量658を形成している。また、ブラックマトリクス655としては、黒色顔料を含む樹脂膜等を用いることもできる。
【0195】
次に、有機性樹脂膜からなる第3層間絶縁膜656を0.5〜3μmの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【0196】
そして第2層間絶縁膜654および第3層間絶縁膜656にコンタクトホールを形成し、透明画素電極657を120nmの厚さに形成する。なお、本実施例は透過型のアクティブマトリクス液晶表示装置の例であるため透明画素電極657を構成する導電膜としてITO等の透明導電膜を用いる。
【0197】
次に、基板全体を350℃の水素雰囲気で1〜2時間加熱し、素子全体の水素化を行うことで膜中(特に活性層中)のダングリングボンド(不対結合手)を補償する。以上の工程を経て同一基板上にCMOS回路および画素マトリクス回路を作製することができる。
【0198】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【0199】
図15(B)の状態のアクティブマトリクス基板に配向膜659を形成する。本実施例では、配向膜659には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板660、対向電極661、配向膜662とで構成される。
【0200】
なお、本実施例では、配向膜662には、ポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、比較的小さなプレチル角を持つようなポリイミドを用いた。
【0201】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ(共に図示せず)などを介して張り合わせる。その後、両基板間に液晶663を注入し、封止剤(図示せず)によって完全に封止する。本実施例では、液晶663としてネマティック液晶を用いた。
【0202】
よって、図15(C)に示すような透過型のアクティブマトリクス型液晶表示装置が完成する。
【実施例8】
【0203】
本実施例では、上述した実施例1〜6のアクティブマトリクス型液晶表示装置を実施例7とは別の工程で作製した例について説明する。
【0204】
図25を参照する。まず、ガラス基板5001上に酸化シリコン膜5002でなる下地膜を200nmの厚さに形成した。下地膜は窒化シリコン膜を積層しても良いし、窒化シリコン膜のみであっても良い。
【0205】
次に、酸化シリコン膜5002上に30nm厚のアモルファスシリコン膜(非晶質シリコン膜)をプラズマCVD法により形成し、脱水素処理後、エキシマレーザーアニールを行ってポリシリコン膜(結晶質シリコン膜または多結晶シリコン膜)を形成した。
【0206】
この結晶化工程は公知のレーザー結晶化技術または熱結晶化技術を用いれば良い。本実施例ではパルス発振型のKrFエキシマレーザーを線状に加工してアモルファスシリコン膜の結晶化を行った。
【0207】
なお、本実施例では初期膜をアモルファスシリコン膜としてレーザーアニールで結晶化してポリシリコン膜を得たが、初期膜として微結晶シリコン膜を用いても構わないし、直接ポリシリコン膜を成膜しても良い。勿論、成膜したポリシリコン膜にレーザーアニールを行っても良い。また、レーザーアニールの代わりにファーネスアニールを行っても良い。
【0208】
こうして形成された結晶質シリコン膜をパターニングして島状のシリコン層からなる活性層5003、5004を形成した。
【0209】
次に、活性層5003、5004を覆って酸化シリコン膜でなるゲート絶縁膜5005を形成し、その上にタンタルと窒化タンタルの積層構造でなるゲート配線(ゲート電極を含む)5006、5007を形成した(図25(A))。
【0210】
ゲート絶縁膜5005の膜厚は100nmとした。勿論、酸化シリコン膜以外に酸化シリコン膜と窒化シリコン膜との積層構造や酸化窒化シリコン膜を用いても構わない。また、ゲート配線5006、5007は他の金属を用いることもできるが、後の工程においてシリコンとのエッチング選択比の高い材料が望ましい。
【0211】
こうして図25(A)の状態が得られたら、1回目のリンドープ工程(リンの添加工程)を行った。ここではゲート絶縁膜5005を通して添加するため、加速電圧は80KeVと高めに設定した。また、こうして形成された第1不純物領域5008、5009は長さ(幅)が0.5μm、リン濃度が1×1017atoms/cm3となるようにドーズ量を調節した。この時のリン濃度を(n−)で表すことにする。なお、リンの代わりに砒素を用いても良かった。
【0212】
また、第1不純物領域5008、5009はゲート配線5006、5007をマスクとして自己整合的に形成された。この時、ゲート配線5006、5007の直下には真性な結晶質シリコン層が残り、チャネル形成領域5010、5011が形成された。ただし、実際には多少ゲート配線の内側に回り込んで添加される分もあるため、ゲート配線5006、5007と第1不純物領域5008、5009とがオーバーラップするような構造となった(図25(B))。
【0213】
次に、ゲート配線5006、5007を覆うようにして0.1〜1μm(代表的には0.2〜0.3μm)の厚さの非晶質シリコン層を形成し、異方性エッチングを行うことによりサイドウォール5012、5013を形成した。サイドウォール5012、5013の幅(ゲート配線の側壁からみた厚さ)は0.2μmとした(図25(C))。
【0214】
なお、本実施例では非晶質シリコン層として不純物を何も添加しないものを用いるため、真性なシリコン層でなるサイドウォールが形成された。
【0215】
図25(C)の状態が得られたら、2回目のリンドープ工程を行った。この場合も1回目と同様に加速電圧を80KeVとした。また、今回形成された第2不純物領域5014、5015にはリンが1×1018atoms/cm3の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を(n)で表すことにする。
【0216】
なお、図25(D)に示すリンドープ工程ではサイドウォール5012、5013の真下のみに第1不純物領域5008、5009が残る。この第1不純物領域5008および5009は1stLDD領域として機能することになる。
【0217】
また、図25(D)の工程ではサイドウォール5012、5013にもリンが添加された。実際には加速電圧が高いためリンの濃度プロファイルのテール(裾)がサイドウォール内部に及ぶような状態でリンが分布していた。このリンでサイドウォールの抵抗成分を調節することもできる反面、リンの濃度分布が極端にばらつくと第2不純物領域5014に印加されるゲート電圧が素子毎に変動する要因ともなりかねないのでドーピング時は精密な制御が必要である。
【0218】
次に、nチャネル型TFTの一部を覆うレジストマスク5016とpチャネル型TFTの全部を覆うレジストマスク5017を形成した。そして、この状態でゲート絶縁膜5005をドライエッチングして加工されたゲート絶縁膜5018を形成した(図25(E))。
【0219】
この時、ゲート絶縁膜5018がサイドウォール5012よりも外側に突出している部分の長さ(ゲート絶縁膜5018が第2不純物領域5014に接している部分の長さ)が、第2不純物領域5014の長さ(幅)を決定した。従って、レジストマスク5016のマスク合わせは精度良く行うことが必要であった。
【0220】
図25(E)の状態が得られたら、3回目のリンドープ工程を行った。今回は露出した活性層にリンを添加することになるため、加速電圧を10KeVと低めに設定した。なお、こうして形成された第3不純物領域5019にはリンが5×1020atoms/cm3の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を(n+)で表すことにする(図26(A))。
【0221】
この工程ではレジストマスク5016および5017によって遮蔽された部分にはリンが添加されないため、その部分には第2不純物領域5014および5015がそのまま残る。従って、第2不純物領域5014が画定した。また同時に、第3不純物領域5019が画定した。
【0222】
この第2不純物領域5014は2ndLDD領域として機能し、第3不純物領域5019はソース領域又はドレイン領域として機能することになる。
【0223】
次に、レジストマスク5016、5017を除去し、新たにnチャネル型TFT全部を覆うレジストマスク5021を形成した。そして、まずpチャネル型TFTのサイドウォール5013を除去し、さらにゲート絶縁膜5005をドライエッチングしてゲート配線5007と同形状のゲート絶縁膜5022を形成した(図26(B))。
【0224】
図26(B)の状態が得られたら、ボロンドープ工程(ボロンの添加工程)を行った。ここでは加速電圧を10KeVとし、形成された第4不純物領域5023に3×1020atoms/cm3の濃度でボロンが含まれるようにドーズ量を調節した。この時のボロン濃度を(p++)で表すことにする(図26(C))。
【0225】
この時、ボロンもゲート配線5007の内側に回り込んで添加されたため、チャネル形成領域5011はゲート配線5007の内側に形成された。また、この工程ではpチャネル型TFT側に形成されていた第1不純物領域5009及び第2不純物領域5015をボロンで反転させてP型にしている。従って、実際にはもともと第1不純物領域だった部分と第2不純物領域だった部分とで抵抗値が変化するが、十分高い濃度でボロンを添加しているので問題とはならない。
【0226】
こうすることで第4不純物領域5023が画定する。第4不純物領域5023はゲート配線5007をマスクとして完全に自己整合的に形成され、ソース領域又はドレイン領域として機能する。本実施例ではpチャネル型TFTに対してLDD領域もオフセット領域も形成していないが、pチャネル型TFTはもともと信頼性が高いので問題はなく、却ってLDD領域等を設けない方がオン電流を稼ぐことができるので都合が良い場合もある。
【0227】
こうして最終的には図26(C)に示すように、nチャネル型TFTの活性層にはチャネル形成領域、第1不純物領域、第2不純物領域及び第3不純物領域が形成され、pチャネル型TFTの活性層にはチャネル形成領域及び第4不純物領域のみが形成される。
【0228】
そのようにして図26(C)の状態が得られたら、第1層間絶縁膜5024を1μmの厚さに形成した。第1層間絶縁膜5024としては酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、有機樹脂膜またはそれらの積層膜を用いることができる。本実施例ではアクリル樹脂膜を採用した。
【0229】
第1層間絶縁膜5024を形成したら、金属材料でなるソース配線5025、5026及びドレイン配線5027を形成した。本実施例ではチタンを含むアルミニウム膜をチタンで挟み込んだ構造の三層配線を用いた。
【0230】
また、第1層間絶縁膜5024としてBCB(ベンゾシクロブテン)と呼ばれる樹脂膜を用いた場合、平坦性が高まると同時に、配線材料として銅を用いることが可能となる。銅は配線抵抗が低いため、配線材料として非常に有効である。
【0231】
こうしてソース配線及びドレイン配線を形成したら、パッシベーション膜として50nm厚の窒化シリコン膜5028を形成した。さらにその上には保護膜として第2層間絶縁膜5029を形成した。この第2層間絶縁膜5029としては前記第1層間絶縁膜5024と同様の材料を用いることが可能である。本実施例では50nm厚の酸化シリコン膜上にアクリル樹脂膜を積層した構造を採用した。
【0232】
以上のような工程を経て、図26(D)に示すような構造のCMOS回路が完成した。本実施例によって形成されたCMOS回路は、nチャネル型TFTが優れた信頼性を有するため、回路全体として信頼性が大幅に控向上した。また、本実施例のような構造とすると、nチャネル型TFTとpチャネル型TFTとの特性バランス(電気特性のバランス)が優れたものとなった。
【0233】
なお、同様にして画素TFTもnチャネル型TFTによって構成され得る。
【0234】
図26(D)の状態が得られたら、コンタクトホールを開口し、画素TFTのドレイン電極に接続した画素電極を形成する。そして、第3層間膜を形成し、配向膜を形成する。また、必要に応じてブラックマトリクスを形成してもよい。
【0235】
次に、対向基板を用意する。対向基板は、ガラス基板、透明導電膜から成る対向電極、配向膜とで構成される。
【0236】
なお、本実施例では、配向膜にはポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、配向膜に比較的大きなプレチル角を持つようなポリイミドを用いた。
【0237】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサなどを介して貼り合わせる。その後、両基板の間に液晶を注入し、封止剤によって完全に封止する。本実施例では、液晶にネマティック液晶を用いた。
【0238】
よって、透過型のアクティブマトリクス型液晶表示装置が完成する。
【実施例9】
【0239】
本実施例では、実施例7、8において活性層となる結晶質半導体膜を、触媒元素を用いた熱結晶化法により形成する例を示す。触媒元素を用いる場合、本出願人による特開平7−130652号公報、特開平8−78329号公報に記載された技術を用いることが好ましい。
【0240】
ここで特開平7−130652号公報の技術を本願発明に適用する場合の例を図27に示す。まずシリコン基板6001上に熱酸化法により酸化シリコン膜6002を設け、その上にアモルファスシリコン膜6003を形成した。さらに、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を塗布してニッケル含有層6004を形成した(図27(A))。
【0241】
次に、500℃1時間の水素だし工程の後、500〜650℃で4〜12時間(本実施例では550℃8時間)の熱処理を行い、ポリシリコン膜6005を形成した。こうして得られたポリシリコン膜6005は非常に優れた結晶性を有した(図27(B))。
【0242】
あとはポリシリコン膜6005をパターニングして活性層とし、実施例7、8と同様の工程を経てTFTを作製した。
【0243】
なお、上記二つの技術においては、ニッケル(Ni)以外にも、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、錫(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)といった元素を用いても良い。
【実施例10】
【0244】
本実施例においては、上述の実施例8において説明したアクティブマトリクス型液晶表示装置とは別の作製方法の例について説明する。
【0245】
図28および図29を参照する。まず基板7001には、例えばコーニング社の1737ガラス基板に代表される無アルカリガラス基板を用いた。そして、基板7001のTFTが形成される表面に、酸化珪素で成る下地膜7002を200nmの厚さに形成した。下地膜7002は、さらに窒化珪素膜を積層させても良いし、窒化珪素膜のみであっても良い。
【0246】
次に、この下地膜7002の上に50nmの厚さで、非晶質珪素膜をプラズマCVD法で形成した。非晶質珪素膜の含有水素量にもよるが、好ましくは400〜500℃に加熱して脱水素処理を行い、非晶質珪素膜の含有水素量を5atm%以下として、結晶化の工程を行って結晶性珪素膜とした。
【0247】
この結晶化の工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。本実施例では、パルス発振型のKrFエキシマレーザー光を線状に集光して非晶質珪素膜に照射して、結晶性珪素膜とした。なお、本実施例では初期膜をアモルファスシリコン膜としてレーザーアニールで結晶化してポリシリコン膜を得たが、初期膜として微結晶シリコン膜を用いても構わないし、直接ポリシリコン膜を成膜しても良い。勿論、成膜したポリシリコン膜にレーザーアニールを行っても良い。また、レーザーアニールの代わりにファーネスアニールを行っても良い。また上述の実施例9で説明した方法を用いても良い。
【0248】
こうして形成された結晶性珪素膜をパターニングして、島状の半導体層7003、7004、7005を形成した。
【0249】
次に、半導体層7003、7004、7005を覆って、酸化珪素または窒化珪素を主成分とするゲート絶縁膜7006を形成した。ここではプラズマCVD法で窒化酸化珪素膜を100nmの厚さに形成した。そして、図28では説明しないが、ゲート絶縁膜7006の表面に第1のゲート電極を構成する、第1の導電膜としてタンタル(Ta)を10〜200nm、例えば50nmさらに第2の導電膜としてアルミニウム(Al)を100〜1000nm、例えば200nmの厚さでスパッタ法で形成した。そして、公知のパターニング技術により、第1のゲート電極を構成する第1の導電膜7007、7008、7009、7010と、第2の導電膜の7012、7013、7014、7015が形成された。
【0250】
第1のゲート電極を構成する第2の導電膜として、アルミニウムを用いる場合には、純アルミニウムを用いても良いし、チタン、珪素、スカンジウムから選ばれた元素が0.1〜5atm%添加されたアルミニウム合金を用いても良い。また銅を用いる場合には、図示しないが、ゲート絶縁膜7006の表面に窒化珪素膜を設けておくと好ましい。
【0251】
また、図28では画素マトリクス回路を構成するnチャネル型TFTのドレイン側に付加容量部を設ける構造となっている。このとき、第1のゲート電極と同じ材料で付加容量部の配線電極7011、7016が形成される。
【0252】
こうして図28(A)に示す構造が形成されたら、1回目のn型不純物を添加する工程を行った。結晶性半導体材料に対してn型を付与する不純物元素としては、リン(P)、砒素(As)、アンチモン(Sb)などが知られているが、ここでは、リンを用い、フォスフィン(PH3)を用いたイオンドープ法で行った。この工程では、ゲート絶縁膜7006を通してその下の半導体層にリンを添加するために、加速電圧は80keVと高めに設定した。また、こうして形成された不純物領域は、後に示すnチャネル型TFTの第1の不純物領域7034、7042を形成するもので、LDD領域として機能するものである。従ってこの領域のリンの濃度は、1×1016〜1×1019atms/cm3の範囲にするのが好ましく、ここでは1×1018atms/cm3とした。
【0253】
半導体層中に添加された前記不純物元素は、レーザーアニール法や、熱処理により活性化させる必要があった。この工程は、ソース・ドレイン領域を形成する不純物添加の工程のあと実施しても良いが、この段階でレーザーアニール法により活性化させることは効果的であった。
【0254】
この工程で、第1のゲート電極を構成する第1の導電膜7007、7008、7009、7010と第2の導電膜7012、7013、7014、7015はリンの添加に対してマスクとして機能した。その結果ゲート絶縁膜を介して存在する半導体層の第1のゲート電極の真下の領域には、まったく、あるいは殆どリンが添加されなかった。そして、図28(B)に示すように、リンが添加された低濃度不純物領域7017、7018、7019、7020、7021、7022、7023が形成された。
【0255】
次にフォトレジスト膜をマスクとして、nチャネル型TFTを形成する領域をレジストマスク7024、7025で覆って、pチャネル型TFTが形成される領域のみに、p型を付与する不純物添加の工程を行った。p型を付与する不純物元素としては、ボロン(B)、アルミニウム(Al)、ガリウム(Ga)、が知られているが、ここではボロンをその不純物元素として、イオンドープ法でジボラン(B2H6)を用いて添加した。ここでも加速電圧を80keVとして、2×1020atms/cm3の濃度にボロンを添加した。そして、図28(C)に示すようにボロンが高濃度に添加された領域7026、7027が形成された。この領域は後にpチャネル型TFTのソース・ドレイン領域となる。
【0256】
そして、レジストマスク7024、7025を除去した後、第2のゲート電極を形成する工程を行った。ここでは、第2のゲート電極の材料にタンタル(Ta)を用い、100〜1000nm、例えば200nmの厚さに形成した。そして、公知の技術によりパターニングを行い、第2のゲート電極7028、7029、7030、7031が形成された。この時、第2のゲート電極の長さは5μmとなるようにパターニングした。結果として、第2のゲート電極は、第1のゲート電極の両側にそれぞれ1.5μmの長さでゲート絶縁膜と接する領域が形成された。
【0257】
また、画素マトリクス回路を構成するnチャネル型TFTのドレイン側に保持容量部が設けられるが、この保持容量部の電極7028は第2のゲート電極と同時に形成された。
【0258】
そして、第2のゲート電極7025、7026、7027をマスクとして、2回目のn型を付与する不純物元素を添加する工程を行った。ここでは同様に、フォスフィン(PH3)を用いたイオンドープ法で行った。この工程でも、ゲート絶縁膜7006を通してその下の半導体層にリンを添加するために、加速電圧は80keVと高めに設定した。そして、ここでリンが添加される領域は、nチャネル型TFTでソース領域7032、7042、及びドレイン領域7033、7043として機能させるため、この領域のリンの濃度は、1×1019〜1×1021atms/cm3とするのが好ましく、ここでは1×1020atms/cm3とした。
【0259】
また、ここで図示はしないが、ソース領域7035、7043、及びドレイン領域7036、7047を覆うゲート絶縁膜を除去して、その領域の半導体層を露出させ、直接リンを添加しても良い。この工程を加えると、イオンドープ法の加速電圧を10keVまで下げることができ、また、効率良くリンを添加することができた。
【0260】
また、pチャネル型TFTのソース領域7039とドレイン領域7040にも同じ濃度でリンが添加されるが、前の工程でその2倍の濃度でボロンが添加されているため、導電型は反転せず、pチャネル型TFTの動作上何ら問題はなかった。
【0261】
それぞれの濃度で添加されたn型またはp型を付与する不純物元素は、このままでは活性化せず有効に作用しないので、活性化の工程を行う必要があった。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピットサーマルアニール法(RTA法)で行うことができた。
【0262】
熱アニール法では、窒素雰囲気中において550℃、2時間の加熱処理をして活性化を行った。本実施例では、第1のゲート電極を構成する第2の導電膜にアルミニウムを用いたが、タンタルで形成された第1の導電膜と大2のゲート電極がアルミニウムを覆って形成されているため、タンタルがブロッキング層として機能して、アルミニウム原子が他の領域に拡散することを防ぐことができた。また、レーザーアニール法では、パルス発振型のKrFエキシマレーザー光を線状に集光して照射することにより活性化が行われた。また、レーザーアニール法を実施した後に熱アニール法を実施すると、さらに良い結果が得られた。またこの工程は、イオンドーピングによって結晶性が破壊された領域をアニールする効果も兼ね備えていて、その領域の結晶性を改善することもできた。
【0263】
以上までの工程で、ゲート電極を第1のゲート電極と、その第1のゲート電極を覆って第2のゲート電極を設けられ、nチャネル型TFTでは、第2のゲート電極の両側にソース領域とドレイン領域が形成された。また、ゲート絶縁膜を介して半導体層に設けられた第1の不純物領域と、第2のゲート電極がゲート絶縁膜に接している領域とが、重なって設けられた構造が自己整合的に形成された。一方、pチャネル型TFTでは、ソース領域とドレイン領域の一部が第2のゲート電極とオーバーラップして形成されているが、実使用上何ら問題はなかった。
【0264】
図28(D)の状態が得られたら、第1の層間絶縁膜7049を1000nmの厚さに形成した。第1の層間絶縁膜7049としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機樹脂膜、およびそれらの積層膜をもちいることができる。本実施例では、図示しないが、最初に窒化珪素膜を50nm形成し、さらに酸化珪素膜を950nm形成した2層構造とした。
【0265】
第1の層間絶縁膜7049はその後、パターニングでそれぞれのTFTのソース領域と、ドレイン領域にコンタクトホールが形成された。そして、ソース電極7050、7052、7053とドレイン電極7051、7054が形成した。図示していないが、本実施例ではこの電極を、チタン膜を100nm、チタンを含むアルミニウム膜300nm、チタン膜150nmをスパッタ法で連続して形成した3層構造の膜を、パターニングして形成した。
【0266】
こうして図28(E)に示すように、基板7001上にCMOS回路と、アクティブマトリクス回路が形成された。また、アクティブマトリクス回路のnチャネル型TFTのドレイン側には、付加容量部が同時に形成された。以上のようにして、アクティブマトリクス基板が作製された。
【0267】
次に、図29を用いて、以上の工程によって同一の基板に作製されたCMOS回路と、アクティブマトリクス回路をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。最初に、図28(E)の状態の基板に対して、ソース電極7050、7052、7053とドレイン電極7051、7054と、第1の層間絶縁膜7045を覆ってパッシベーション膜7055を形成した。パッシベーション膜7055は、窒化珪素膜で50nmの厚さで形成した。さらに、有機樹脂からなる第2の層間絶縁膜7056を約1000nmの厚さに形成した。有機樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機性樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機性樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。
【0268】
次に、第2の層間絶縁膜7056の画素領域の一部に、遮光層7057を形成した。遮光層7057は金属膜や顔料を含ませた有機樹脂膜で形成すれば良いものである。ここでは、チタンをスパッタ法で形成した。
【0269】
遮光膜7057を形成したら、第3の層間絶縁膜7058を形成する。この第3の層間絶縁膜7058は、第2の層間絶縁膜7056と同様に、有機樹脂膜を用いて形成すると良い。そして、第2の層間絶縁膜7056と第3の層間絶縁膜7058とにドレイン電極7054に達するコンタクトホールを形成し、画素電極7059を形成した。画素電極7059は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ(ITO)膜を100nmの厚さにスパッタ法で形成し、画素電極7055を形成した。
【0270】
図29(A)の状態が形成されたら、配向膜7060を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板7071には、対向電極7072と、配向膜7073とを形成した。配向膜は形成された後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【0271】
上記の工程を経て、アクティブマトリクス回路と、CMOS回路が形成された基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ(共に図示せず)などを介して貼りあわせる。その後、両基板の間に液晶材料(ネマティック液晶)7074を注入し、封止剤(図示せず)によって完全に封止した。よって図29(B)に示すアクティブマトリクス型液晶表示装置が完成した。
【実施例11】
【0272】
実施例1〜10では、ネマティック液晶を用いたが、強誘電性液晶を用いても良い。本実施例は液晶材料に限定されることはない。また本願発明の駆動回路は、電圧によってその光学的パラメーターが変化するような、いかなる材料を用いた半導体表示装置にも用いることができる。
【実施例12】
【0273】
実施例7、8では、トップゲート型の薄膜トランジスタについて説明したが、本願発明はボトムゲート型の薄膜トランジスタを用いてもよい。
【実施例13】
【0274】
実施例7、8ではTFTの活性層にはSiが用いられたが、本願発明の半導体表示装置に用いられる薄膜トランジスタは、Ge、SixGe1-xを有する半導体膜を用いても良い。
【実施例14】
【0275】
本願発明によって作製された半導体表示装置(代表的には液晶表示装置)を用いた電子機器には様々な用途がある。本実施例では、本願発明によって作製された駆動回路を用いた半導体表示装置を組み込んだ電子機器について説明する。
【0276】
このような電子機器には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話など)などが挙げられる。それらの一例を図16、図17に示す。
【0277】
図16(A)は携帯電話であり、本体1101、音声出力部1102、音声入力部1103、半導体表示装置1104、操作スイッチ1105、アンテナ1106で構成される。
【0278】
図16(B)はビデオカメラであり、本体1107、半導体表示装置1108、音声入力部1109、操作スイッチ1110、バッテリー1111、受像部1112で構成される。
【0279】
図16(C)はモバイルコンピュータであり、本体1113、カメラ部1114、受像部1115、操作スイッチ1116、半導体表示装置1117で構成される。
【0280】
図16(D)はヘッドマウントディスプレイであり、本体1118、半導体表示装置1119、ミラー1120、バックライト1121で構成される。
【0281】
図16(E)はヘッドマウントディスプレイであり、半導体表示装置1123、バンド部1124で構成される。図16(E)に示すヘッドマウントディスプレイは、半導体表示装置が一つだけ装備されている。
【0282】
図17(A)はリア型プロジェクタであり、1201は本体、1202は半導体表示装置、1203は光源、1204は光学系、1205はスクリーンである。なお、リア型プロジェクタは、視聴者の見る位置によって、本体を固定したままスクリーンの角度を変えることができるのが好ましい。なお、半導体表示装置1202を3個(R、G、Bの光にそれぞれ対応させる)使用することによって、さらに高解像度・高精細のリア型プロジェクタを実現することができる。
【0283】
図17(B)はフロント型プロジェクタであり、本体1206、半導体表示装置1207、光源1208、リフレクター1209、スクリーン1210で構成される。なお、半導体表示装置1207を3個(R、G、Bの光にそれぞれ対応させる)使用することによって、さらに高解像度・高精細のフロント型プロジェクタを実現することができる。
【実施例15】
【0284】
本実施例は、本願発明をデジタル駆動方式のアクティブマトリクス型液晶表示装置のソース信号線側駆動回路に適用した例である。図30は本実施例のデジタル駆動方式のソース信号線側駆動回路の一例をブロック図で示したものである。
【0285】
本実施例のデジタル駆動方式のソース信号線側駆動回路は、第1のレベルシフタ回路、第3のレベルシフタ回路、シフトレジスタ回路、ラッチ回路(1)(第1のラッチ回路)、ラッチ回路(2)(第2のラッチ回路)、第2のレベルシフタ回路、D/A変換回路が図30に示す順番で設けられている。
【0286】
図31に図30に示したデジタル駆動方式のソース信号線側駆動回路の具体的な回路図の一例を示す。ここでは、4ビットのデジタル駆動方式の場合のアクティブマトリクス型液晶表示装置を例にとっている。
【0287】
第1のレベルシフタ回路3100、シフトレジスタ回路3101、デジタルデコーダのアドレス線(a〜d)3102、ラッチ回路(1)(LAT1)3103、ラッチ回路(2)(LAT2)3104、ラッチパルス線3105、D/A変換回路3106、階調電圧線3107、ソース信号線3108、第2のレベルシフタ回路3109、第3のレベルシフタ回路3110が図31に示すように配置されている。なお、ラッチ回路(LAT1およびLAT2)は、4個のラッチ回路が便宜上ひとまとめに示されている。また、クロック信号の電圧振幅レベルを上げるレベルシフタ回路と、スタートパルス信号の電圧振幅レベルを上げるレベルシフタ回路の2つを便宜上ひとまとめにし、第1のレベルシフタ回路3100として示している。
【0288】
第1のレベルシフタ回路3100にソース信号線側駆動回路の外部からクロック信号(CLK)が入力される。このクロック信号の電圧振幅レベルは、第1のレベルシフタ回路3100が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【0289】
第1のレベルシフタ回路3100に入力されたクロック信号は、高電圧化され、出力される。このときクロック信号の電圧振幅レベルは、シフトレジスタ回路3101のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度で、かつ作製可能なチャネル長のTFTが動作する程度の電圧振幅レベルまで高電圧化する必要がある。
【0290】
第1のレベルシフタ回路3100によって電圧振幅レベルが上げられたクロック信号はシフトレジスタ回路3101に入力される。また第1のレベルシフタ回路3100によって電圧振幅レベルが上げられたスタートパルス信号が、図31に示した配線を介してシフトレジスタ回路3101に入力される。シフトレジスタ回路3101に入力されたクロック信号をもとに、シフトレジスタ回路3101に入力されたスタートパルス信号(SP)によってシフトレジスタ回路3101が、デジタル信号をラッチ回路(1)3103に書き込むタイミングを決定するタイミング信号を生成する動作を開始する。
【0291】
デジタルデコーダのアドレス線(a〜d)3102を介して、デジタル信号(デジタル階調信号)が、第3のレベルシフタ回路3110に入力される。入力されたデジタル信号は、高電圧化され、出力される。このときデジタル信号の電圧振幅レベルは、シフトレジスタ回路3101のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度で、かつ作製可能なチャネル長のTFTが動作する程度の電圧振幅レベルまで高電圧化する必要がある。高電圧化され出力されたデジタル信号は、シフトレジスタ回路3101で生成されるタイミング信号によりラッチ回路(1)3103に順次書き込まれる。デジタルデコーダのアドレス線3102aからデジタル信号の最上位ビット(MSB)が入力され、デジタルデコーダのアドレス線3102bからデジタル信号の最下位ビット(LSB)が入力される。
【0292】
ラッチ回路(1)3103に対するデジタル信号の書き込みが終了した後、ラッチ回路(1)3103に書き込まれたデジタル信号は、シフトレジスタ回路3101の動作タイミングに合わせて、ラッチパルス線3105にラッチパルスが流れた時にラッチ回路(2)3104に一斉に送出され、書き込まれる。
【0293】
デジタル信号をラッチ回路(2)3104に送出し終えたラッチ回路(1)3103には、シフトレジスタ回路3101からの信号により、再びデジタルデコーダに供給されるデジタル信号の書き込みが順次行なわれる。
【0294】
この2順目の1ライン期間中には、2順目の1ライン期間の開始に合わせてラッチ回路(2)3104に送出されたデジタル信号に応じた電圧振幅レベルのデジタル信号が第2のレベルシフタ回路3104に入力される。
【0295】
第2のレベルシフタ回路3109に入力されたデジタル信号は、高電圧化される。このときデジタル信号は、ある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化することが必要である。
【0296】
このマージン電圧はD/A変換回路3106に入力されるデジタル信号をアナログ信号に変換するためのものである。マージン電圧の大きさは、D/A変換回路3106から出力される最も大きいアナログ信号の電圧に依存する。
【0297】
第2のレベルシフタ回路3109によって高電圧化されたデジタル信号は、D/A変換回路3106に入力されてアナログ信号に変換され、アナログ信号は1ライン期間の間対応するソース信号線3108に供給される。ゲート信号線側駆動回路のシフトレジスタ回路からの選択信号によって対応する画素TFTのスイッチングが行われ、液晶分子が駆動される。
【0298】
上述した動作を走査線の数だけ繰り返すことによって1画面(1フレーム)が形成される。一般に、アクティブマトリクス型液晶表示装置装置では、1秒間に60フレームの画像の書き換えが行われている。
【0299】
このように、本願発明ではデジタル駆動方式のソース信号線側駆動回路において、レベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のTFTが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のTFTが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができる。その結果シフトレジスタ回路をより高速で動作させることができる。
【0300】
また、デジタル駆動方式のソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。
【0301】
また、デジタル信号の周波数は数十MHzとアナログ式駆動回路の画像信号の周波数よりも大きいため不要輻射が問題となっていた。そのためデジタル信号の電圧を下げることが望まれていたが、階調電圧よりもデジタル信号の電圧レベルが低いと、D/A変換回路でデジタル信号をアナログ信号に変換することが難しくなってしまう。本願発明ではデジタル駆動方式のソース信号線側駆動回路の外部からラッチ回路に入力されるデジタル信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くすることが可能になる。よってラッチ回路に入力するデジタル信号の電圧を抑えることができ、不要輻射および消費電力を抑えることが可能になる。
【0302】
本実施例ではデジタル回路のソース信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られなく、デジタル回路のゲート信号線側駆動回路に用いることも可能であり、また、デジタル回路のソース信号線側駆動回路とゲート信号線側駆動回路の両方に用いても良い。
【実施例16】
【0303】
上述の本願発明の液晶表示装置にはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【0304】
等方相−コレステリック相−カイラルスメクティックC相転移系列を示す強誘電性液晶(FLC)を用い、DC電圧を印加しながらコレステリック相−カイラルスメクティックC相転移をさせ、かつコーンエッジをほぼラビング方向に一致させた単安定FLCの電気光学特性を図33に示す。図33に示すような強誘電性液晶による表示モードは「Half−V字スイッチングモード」と呼ばれている。図33に示すグラフの縦軸は透過率(任意単位)、横軸は印加電圧である。「Half−V字スイッチングモード」については、寺田らの”Half−V字スイッチングモードFLCD”、第46回応用物理学関係連合講演会講演予稿集、1999年3月、第1316頁、および吉原らの”強誘電性液晶による時分割フルカラーLCD”、液晶第3巻第3号第190頁に詳しい。
【0305】
図33に示されるように、このような強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。本願発明の液晶表示装置には、このような電気光学特性を示す強誘電性液晶も用いることができる。
【0306】
また、ある温度域において反強誘電相を示す液晶を反強誘電性液晶(AFLC)という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるV字型の電気光学応答特性を示すものがあり、その駆動電圧が約±2.5V程度(セル厚約1μm〜2μm)のものも見出されている。
【0307】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【0308】
なお、このような無しきい値反強誘電性混合液晶を本願発明の液晶表示装置に用いることによって低電圧駆動が実現されるので、低消費電力化が実現される。
【実施例17】
【0309】
本実施例では、本願発明の構成を有するEL(エレクトロルミネッセンス)表示装置を作製した例について説明する。
【0310】
図34(A)は本願発明を用いたEL表示装置の上面図である。図34(A)において、4010は基板、4011は画素マトリクス部、4012はソース信号線側駆動回路、4013はゲート信号線側駆動回路であり、それぞれの駆動回路は配線4014〜4016を経てFPC4017に至り、外部機器へと接続される。
【0311】
このとき、少なくとも画素マトリクス部、好ましくは駆動回路及び画素マトリクス部を囲むようにしてカバー材6000、シーリング材(ハウジング材ともいう)7000、密封材(第2のシーリング材)7001が設けられている。
【0312】
また、図34(B)は本実施例のEL表示装置の断面構造であり、基板4010、下地膜4021の上に駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している。)4022及び画素マトリクス部用TFT(画素TFT)4023(但し、ここではEL素子への電流を制御するTFTだけ図示している。)が形成されている。これらのTFTは公知の構造(トップゲート構造またはボトムゲート構造)を用いれば良い。
【0313】
本願発明は、4012はソース信号線側駆動回路または4013はゲート信号線側駆動回路に用いることができる。
【0314】
駆動回路用TFT4022、画素マトリクス部用TFT4023を公知の方法で形成したら、樹脂材料でなる層間絶縁膜(平坦化膜)4026の上に画素マトリクス部用TFT4023のドレイン領域と電気的に接続する透明導電膜でなる画素電極4027を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極4027を形成したら、絶縁膜4028を形成し、画素電極4027上に開口部を形成する。
【0315】
次に、EL層4029を形成する。EL層4029は公知のEL材料(正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層)を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、EL材料には低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【0316】
本実施例では、シャドーマスクを用いて蒸着法によりEL層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層(赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることもできる。
【0317】
EL層4029を形成したら、その上に陰極4030を形成する。陰極4030とEL層4029の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でEL層4029と陰極4030を連続成膜するか、EL層4029を不活性雰囲気で形成し、大気解放しないで陰極4030を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。
【0318】
なお、本実施例では陰極4030として、LiF(フッ化リチウム)膜とAl(アルミニウム)膜の積層構造を用いる。具体的にはEL層4029上に蒸着法で1nm厚のLiF(フッ化リチウム)膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極4030は4031で示される領域において配線4016に接続される。配線4016は陰極4030に所定の電圧を与えるための電源供給線であり、導電性ペースト材料4032を介してFPC4017に接続される。
【0319】
4031に示された領域において陰極4030と配線4016とを電気的に接続するために、層間絶縁膜4026及び絶縁膜4028にコンタクトホールを形成する必要がある。これらは層間絶縁膜4026のエッチング時(画素電極用コンタクトホールの形成時)や絶縁膜4028のエッチング時(EL層形成前の開口部の形成時)に形成しておけば良い。また、絶縁膜4028をエッチングする際に、層間絶縁膜4026まで一括でエッチングしても良い。この場合、層間絶縁膜4026と絶縁膜4028が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【0320】
このようにして形成されたEL素子の表面を覆って、パッシベーション膜6003、充填材6004、カバー材6000が形成される。
【0321】
さらに、EL素子部を囲むようにして、カバー材6000と基板4010の内側にシーリング材7000が設けられ、さらにシーリング材7000の外側には密封材(第2のシーリング材)7001が形成される。
【0322】
このとき、この充填材6004は、カバー材6000を接着するための接着剤としても機能する。充填材6004としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材6004の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【0323】
また、充填材6004の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【0324】
スペーサーを設けた場合、パッシベーション膜6003はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【0325】
また、カバー材6000としては、ガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材6004としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【0326】
但し、EL素子からの発光方向(光の放射方向)によっては、カバー材6000が透光性を有する必要がある。
【0327】
また、配線4016はシーリング材7000および密封材7001と基板4010との隙間を通ってFPC4017に電気的に接続される。なお、ここでは配線4016について説明したが、他の配線4014、4015も同様にしてシーリング材7000および密封材7001の下を通ってFPC4017に電気的に接続される。
【0328】
なお本実施例では、充填材6004を設けてからカバー材6000を接着し、充填材6004の側面(露呈面)を覆うようにシーリング材7000を取り付けているが、カバー材6000及びシーリング材7000を取り付けてから、充填材6004を設けても良い。この場合、基板4010、カバー材6000及びシーリング材7000で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態(10-2Torr以下)にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【実施例18】
【0329】
本実施例では、本願発明を用いて実施例17とは異なる形態のEL表示装置を作製した例について、図35(A)、35(B)を用いて説明する。図34(A)、34(B)と同じ番号のものは同じ部分を指しているので説明は省略する。
【0330】
図35(A)は本実施例のEL表示装置の上面図であり、図35(A)をA-A'で切断した断面図を図35(B)に示す。
【0331】
実施例17に従って、EL素子の表面を覆ってパッシベーション膜6003までを形成する。
【0332】
さらに、EL素子を覆うようにして充填材6004を設ける。この充填材6004は、カバー材6000を接着するための接着剤としても機能する。充填材6004としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材6004の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【0333】
また、充填材6004の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【0334】
スペーサーを設けた場合、パッシベーション膜6003はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【0335】
また、カバー材6000としては、ガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材6004としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【0336】
但し、EL素子からの発光方向(光の放射方向)によっては、カバー材6000が透光性を有する必要がある。
【0337】
次に、充填材6004を用いてカバー材6000を接着した後、充填材6004の側面(露呈面)を覆うようにフレーム材6001を取り付ける。フレーム材6001はシーリング材(接着剤として機能する)6002によって接着される。このとき、シーリング材6002としては、光硬化性樹脂を用いるのが好ましいが、EL層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材6002はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材6002の内部に乾燥剤を添加してあっても良い。
【0338】
また、配線4016はシーリング材6002と基板4010との隙間を通ってFPC4017に電気的に接続される。なお、ここでは配線4016について説明したが、他の配線4014、4015も同様にしてシーリング材6002の下を通ってFPC4017に電気的に接続される。
【0339】
なお本実施例では、充填材6004を設けてからカバー材6000を接着し、充填材6004の側面(露呈面)を覆うようにフレーム材6001を取り付けているが、カバー材6000及びフレーム材6001を取り付けてから、充填材6004を設けても良い。この場合、基板4010、カバー材6000及びフレーム材6001で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態(10-2Torr以下)にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【実施例19】
【0340】
ここでEL表示パネルにおける画素部のさらに詳細な断面構造を図35に、上面構造を図36(A)に、回路図を図36(B)に示す。図35、図36(A)及び図36(B)では共通の符号を用いるので互いに参照すれば良い。
【0341】
図35において、基板3501上に設けられたスイッチング用TFT3502は公知の方法で形成されたnチャネル型TFTを用いる。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、公知の方法で形成されたpチャネル型TFTを用いて形成しても構わない。
【0342】
また、電流制御用TFT3503は公知の方法で形成されたnチャネル型TFTを用いる。スイッチング用TFT3502のソース配線34はそして、スイッチング用TFT3502のドレイン配線35は配線36によって電流制御用TFTのゲート電極37に電気的に接続されている。また、38で示される配線は、スイッチング用TFT3502のゲート電極39a、39bを電気的に接続するゲート配線である。
【0343】
電流制御用TFT3503はEL素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用TFT3503のドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにLDD領域を設ける構造は極めて有効である。
【0344】
また、本実施例では電流制御用TFT3503をシングルゲート構造で図示しているが、複数のTFTを直列につなげたマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【0345】
また、図36(A)に示すように、電流制御用TFT3503のゲート電極37となる配線36は3504で示される領域で、電流制御用TFT3503のドレイン配線40と絶縁膜を介して重なる。このとき、3504で示される領域ではコンデンサが形成される。保持容量3503は、電源供給線3506と電気的に接続された半導体膜3520、ゲート絶縁膜と同一層の絶縁膜(図示せず)及び配線36との間で形成される。また、配線36、第1層間絶縁膜と同一の層(図示せず)及び電源供給線3506で形成される容量も保持容量として用いることが可能である。このコンデンサ3504は電流制御用TFT3503のゲート電極37にかかる電圧を保持するためのコンデンサとして機能する。なお、電流制御用TFTのドレインは電源供給線(電源線)3506に接続され、常に一定の電圧が加えられている。
【0346】
スイッチング用TFT3502及び電流制御用TFT3503の上には第1パッシベーション膜41が設けられ、その上に樹脂絶縁膜でなる平坦化膜42が形成される。平坦化膜42を用いてTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【0347】
また、43は反射性の高い導電膜でなる画素電極(EL素子の陰極)であり、電流制御用TFT3503のドレインに電気的に接続される。画素電極43としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【0348】
また、絶縁膜(好ましくは樹脂)で形成されたバンク44a、44bにより形成された溝(画素に相当する)の中に発光層45が形成される。なお図36(A)では、保持容量3504の位置を明確にするために一部バンクを省略しており、バンク44a、44bしか図示していないが、電源供給線3506とソース配線34を一部覆うように電源供給線3506とソース配線34の間に設けられている。また、ここでは二画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応した発光層を作り分けても良い。発光層とする有機EL材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン(PPV)系、ポリビニルカルバゾール(PVK)系、ポリフルオレン系などが挙げられる。
【0349】
なお、PPV系有機EL材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平10−92576号公報に記載されたような材料を用いれば良い。
【0350】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30〜150nm(好ましくは40〜100nm)とすれば良い。
【0351】
但し、以上の例は発光層として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。
【0352】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機EL材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機EL材料や無機材料は公知の材料を用いることができる。
【0353】
本実施例では発光層45の上にPEDOT(ポリチオフェン)またはPAni(ポリアニリン)でなる正孔注入層46を設けた積層構造のEL層としている。そして、正孔注入層46の上には透明導電膜でなる陽極47が設けられる。本実施例の場合、発光層45で生成された光は上面側に向かって(TFTの上方に向かって)放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【0354】
陽極47まで形成された時点でEL素子3505が完成する。なお、ここでいうEL素子3505は、画素電極(陰極)43、発光層45、正孔注入層46及び陽極47で形成されたコンデンサを指す。図36(A)に示すように画素電極43は画素の面積にほぼ一致するため、画素全体がEL素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【0355】
ところで、本実施例では、陽極47の上にさらに第2パッシベーション膜48を設けている。第2パッシベーション膜48としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とEL素子とを遮断することであり、有機EL材料の酸化による劣化を防ぐ意味と、有機EL材料からの脱ガスを抑える意味との両方を併せ持つ。これによりEL表示装置の信頼性が高められる。
【0356】
以上のように本願発明のEL表示パネルは図35のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なEL表示パネルが得られる。
【0357】
なお、本実施例の構成は、実施例1〜18の構成と自由に組み合わせて実施することが可能である。
【実施例20】
【0358】
本実施例では、実施例19に示した画素マトリクス部において、EL素子3505の構造を反転させた構造について説明する。説明には図38を用いる。なお、図36の構造と異なる点はEL素子の部分と電流制御用TFTだけであるので、その他の説明は省略することとする。
【0359】
図38において、電流制御用TFT3503は公知の方法を用いて作製されたpチャネル型TFTである。作製プロセスは公知の方法を用いることが可能である。
【0360】
本実施例では、画素電極(陽極)50として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【0361】
そして、絶縁膜でなるバンク51a、51bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層52が形成される。その上にはカリウムアセチルアセトネート(acacKと表記される)でなる電子注入層53、アルミニウム合金でなる陰極54が形成される。この場合、陰極54がパッシベーション膜としても機能する。こうしてEL素子3701が形成される。
【0362】
本実施例の場合、発光層52で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。
【0363】
なお、本実施例の構成は、実施例1〜18の構成と自由に組み合わせて実施することが可能である。
【実施例21】
【0364】
本実施例では、図37(B)に示した回路図とは異なる構造の画素とした場合の例について図39(A)〜(C)に示す。なお、本実施例において、3801はスイッチング用TFT3802のソース信号線、3803はスイッチング用TFT3802のゲート信号線、3804は電流制御用TFT、3805はコンデンサ、3806、3808は電源供給線、3807はEL素子とする。
【0365】
図39(A)は、二つの画素間で電源供給線3806を共通とした場合の例である。即ち、二つの画素が電源供給線3806を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素マトリクス部をさらに高精細化することができる。
【0366】
また、図39(B)は、電源供給線3808をゲート信号線3803と平行に設けた場合の例である。なお、図39(B)では電源供給線3808とゲート信号線3803とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線3808とゲート信号線3803とで専有面積を共有させることができるため、画素マトリクス部をさらに高精細化することができる。
【0367】
また、図39(C)は、図39(B)の構造と同様に電源供給線3808をゲート信号線3803と平行に設け、さらに、二つの画素を電源供給線3808を中心に線対称となるように形成する点に特徴がある。また、電源供給線3808をゲート信号線3803のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素マトリクス部をさらに高精細化することができる。
【0368】
なお、本実施例の構成は、実施例1〜18の構成と自由に組み合わせて実施することが可能である。
【実施例22】
【0369】
実施例19に示した図37(A)、37(B)では電流制御用TFT3503のゲート電極にかかる電圧を保持するためにコンデンサ3504を設ける構造としているが、コンデンサ3504を省略することも可能である。実施例19の場合、電流制御用TFT3503としてnチャネル型TFTを用いているため、ゲート絶縁膜を介してゲート電極に重なるように設けられたLDD領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ3504の代わりとして積極的に用いる点に特徴がある。
【0370】
この寄生容量のキャパシタンスは、上記ゲート電極とLDD領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるLDD領域の長さによって決まる。
【0371】
また、実施例21に示した図39(A),(B),(C)の構造においても同様に、コンデンサ3805を省略することは可能である。
【0372】
なお、本実施例の構成は、実施例1〜21の構成と自由に組み合わせて実施することが可能である。
【実施例23】
【0373】
本願発明によって作製された半導体表示装置(アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型ECディスプレイ)を用いた半導体表示装置には様々な用途がある。本実施例では、本願発明によって作製された駆動回路を用いた半導体表示装置を組み込んだ電子機器について説明する。
【0374】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図32に示す。
【0375】
図32(A)はパーソナルコンピュータであり、本体7001、映像入力部7002、表示装置7003、キーボード7004で構成される。本願発明を映像入力部7002、半導体表示装置7003やその他の信号制御回路に適用することができる。
【0376】
図32(B)はビデオカメラであり、本体7101、半導体表示装置7102、音声入力部7103、操作スイッチ7104、バッテリー7105、受像部7106で構成される。本願発明を半導体表示装置7102、音声入力部7103やその他の信号制御回路に適用することができる。
【0377】
図32(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体7201、カメラ部7202、受像部7203、操作スイッチ7204、半導体表示装置7205で構成される。本願発明は半導体表示装置7205やその他の信号制御回路に適用できる。
【0378】
図32(D)はゴーグル型ディスプレイであり、本体7301、半導体表示装置7302、アーム部7303で構成される。本願発明は半導体表示装置7302やその他の信号制御回路に適用することができる。
【0379】
図32(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体7401、半導体表示装置7402、スピーカ部7403、記録媒体7404、操作スイッチ7405で構成される。なお、この装置は記録媒体としてDVD(Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本願発明は半導体表示装置7402やその他の信号制御回路に適用することができる。
【0380】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の半導体表示装置は実施例1〜13、15〜16のどのような組み合わせからなる構成を用いても実現することができる。
【図面の簡単な説明】
【0381】
【図1】本願発明のソース信号線側駆動回路のブロック図。
【図2】本願発明のソース信号線側駆動回路の回路図。
【図3】アクティブマトリクス表示装置の概略図。
【図4】本願発明のソース信号線側駆動回路のブロック図。
【図5】本願発明のソース信号線側駆動回路の回路図。
【図6】本願発明のソース信号線側駆動回路のタイミングチャート図。
【図7】本願発明のソース信号線側駆動回路のブロック図。
【図8】本願発明のソース信号線側駆動回路のブロック図。
【図9】本願発明のゲート信号線側駆動回路のブロック図。
【図10】本願発明のゲート信号線側駆動回路の回路図。
【図11】本願発明のゲート信号線側駆動回路のブロック図。
【図12】TFTの作製工程を示す断面図。
【図13】TFTの作製工程を示す断面図。
【図14】TFTの作製工程を示す断面図。
【図15】TFTの作製工程を示す断面図。
【図16】本願発明を用いた電子機器の構成図。
【図17】本願発明を用いた電子機器の構成図。
【図18】アクティブマトリクス表示装置の概略図。
【図19】従来例のソース信号線側駆動回路のブロック図。
【図20】レベルシフタ回路の等価回路図。
【図21】従来例のソース信号線側駆動回路の回路図。
【図22】従来例のソース信号線側駆動回路の回路図。
【図23】従来例のソース信号線側駆動回路の回路図。
【図24】従来例のソース信号線側駆動回路のブロック図。
【図25】TFTの作製工程を示す断面図。
【図26】TFTの作製工程を示す断面図。
【図27】TFTの作製工程を示す断面図。
【図28】TFTの作製工程を示す断面図。
【図29】TFTの作製工程を示す断面図。
【図30】本願発明のデジタル駆動方式のソース信号線側駆動回路のブロック図。
【図31】本願発明のデジタル駆動方式のソース信号線側駆動回路の回路図。
【図32】本願発明を用いた電子機器の構成図。
【図33】単安定FLCの電気光学特性を示す図。
【図34】本願発明を用いたのEL表示装置の上面図及び断面図。
【図35】本願発明を用いたのEL表示装置の上面図及び断面図。
【図36】本願発明を用いたのEL表示装置の画素マトリクス部の断面図。
【図37】本願発明を用いたのEL表示装置の画素マトリクス部の上面図及び回路図。
【図38】本願発明を用いたのEL表示装置の画素マトリクス部の断面図。
【図39】本願発明を用いたのEL表示装置の画素マトリクス部の回路図。
【符号の説明】
【0382】
201 第1のレベルシフタ回路
202 シフトレジスタ回路
203 第2のレベルシフタ回路
204 サンプリング回路
205 アナログスイッチ
206 画像信号線
【特許請求の範囲】
【請求項1】
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有するソース信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、入力された前記タイミング信号の電圧振幅レベルを、さらに高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給することを特徴とするソース信号線側駆動回路。
【請求項2】
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有するソース信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、前記サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給することを特徴とするソース信号線側駆動回路。
【請求項3】
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路とを有するゲート信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記入力信号をもとに、選択信号を生成して、生成した前記選択信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、入力された前記選択信号の電圧振幅レベルを、ゲート信号線に接続されている全ての画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ高電圧化された前記選択信号を直接またはバッファ回路を介して供給することを特徴とするゲート信号線側駆動回路。
【請求項4】
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路とを有するゲート信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、ゲート信号線を介してゲート信号線側駆動回路に接続されている画素TFTを動作させる選択信号を生成して、生成した前記選択信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記選択信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ前記第2のレベルシフタ回路によって高電圧化された前記選択信号を供給することを特徴とするゲート信号線側駆動回路。
【請求項5】
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、前記複数の画素TFTのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ソース信号線側駆動回路は、第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有しており、
前記第1のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、前記サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線へ供給することを特徴とする半導体表示装置。
【請求項6】
請求項5において、前記ソース信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されることを特徴とする半導体表示装置。
【請求項7】
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、前記複数の画素TFTのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ゲート信号線側駆動回路は、第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路とを有しており、
前記第1のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ゲート信号線を介して前記ゲート信号線側駆動回路に接続されている前記画素TFTを動作させる選択信号を生成して、生成した選択信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ前記第2のレベルシフタ回路によって高電圧化された選択信号を供給することを特徴とする半導体表示装置。
【請求項8】
請求項7において、前記ゲート信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されることを特徴とする半導体表示装置。
【請求項9】
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、
前記複数の画素TFTのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ソース信号線側駆動回路は第1レベルシフタ回路と、第2レベルシフタ回路と、第1シフトレジスタ回路と、第1サンプリング回路とを有しており、
前記第1レベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1レベルシフタ回路に入力された、前記第1レベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記第1シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記第1シフトレジスタ回路に入力し、
前記第1シフトレジスタ回路は、前記第1シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成したタイミング信号を前記第2レベルシフタ回路に入力し、
前記第2レベルシフタ回路は、前記第2レベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記第1サンプリング回路に入力し、
前記第1サンプリング回路は、前記第1サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線へ供給し、
前記ゲート信号線側駆動回路は第3レベルシフタ回路と、第4レベルシフタ回路と、第2シフトレジスタ回路とを有しており、
前記第3レベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第3レベルシフタ回路に入力された、前記第3レベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記第2シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記第2シフトレジスタ回路に入力し、
前記第2シフトレジスタ回路は、前記第2シフトレジスタ回路に入力された前記クロック信号をもとに、前記ゲート信号線を介して前記ゲート信号線側駆動回路に接続されている前記画素TFTを動作させる選択信号を生成して、生成した前記選択信号を前記第4レベルシフタ回路に入力し、
前記第4のレベルシフタ回路は、前記第4レベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、
前記ゲート信号線へ前記第4レベルシフタ回路によって高電圧化された選択信号を供給することを特徴とする半導体表示装置。
【請求項10】
請求項9において、前記ソース信号線側駆動回路および前記ゲート信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されることを特徴とする半導体表示装置。
【請求項11】
第1のレベルシフタ回路と、第2のレベルシフタ回路と、第3のレベルシフタ回路と、第1のラッチ回路と、第2のラッチ回路と、シフトレジスタ回路と、D/A変換回路とを有するデジタル駆動の半導体表示装置の駆動回路において、
前記第1のレベルシフタ回路は、前記駆動回路の外部から前記第1のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記駆動回路の外部から供給されるデジタル信号を前記第1のラッチ回路に書き込むタイミングを決定するタイミング信号を生成して前記第1のラッチ回路に入力し、
前記デジタル信号は前記第3のレベルシフタ回路に入力され、前記第3のレベルシフタ回路から出力されたデジタル信号は、タイミング信号によって決定されたタイミングで前記第1のラッチ回路に入力され、
前記第1のラッチ回路に入力されたデジタル信号は、論理演質の後、前記第2のラッチ回路にて演質を行い出力され、
前記出力されたデジタル信号は、前記第2のレベルシフタ回路を介してD/A変換回路に入力され、アナログ変換されることを特徴とした半導体表示装置の駆動回路。
【請求項12】
基板上に画素マトリクス部と駆動回路があり、
前記駆動回路は、ソース信号線側駆動回路とゲート信号線側駆動回路とを有しており、
前記ソース信号線側駆動回路は、第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有しており、
前記第1のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、入力された前記タイミング信号の電圧振幅レベルを、さらに高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給しており、
前記画素マトリクス部には、少なくとも電流制御用の第一の薄膜トランジスタとスイッチング用の第二の薄膜トランジスタがあり、
前記第一の薄膜トランジスタには、
前記基板上に島状半導体があり、
前記島状半導体にはチャネル形成領域があり、
前記チャネル形成領域に接して少なくとも第一の不純物領域があり、
前記第二の不純物領域に接して少なくとも第二の不純物領域があり、
前記第二の不純物領域に接して少なくとも第三の不純物領域があり、
前記チャネル形成領域、前記第一の不純物領域、前記第二の不純物領域上にはゲイト絶縁膜があり、
前記チャネル形成領域上には、前記ゲイト絶縁膜を挟んで、ゲイト電極があり、
前記第一の不純物領域上には少なくとも一つの導電性のサイドウォールがあり、
前記第一の薄膜トランジスタの第三の不純物領域に電気的に接続した画素電極があり、
前記画素電極上には発光層があり、
発光層上に電極があることを特徴とする半導体表示装置。
【請求項13】
基板上に画素マトリクス部と駆動回路があり、
前記駆動回路は、ソース信号線側駆動回路とゲート信号線側駆動回路とを有しており、
前記ゲート信号線側駆動回路は、第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路とを有しており、
前記第1のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記入力信号をもとに、選択信号を生成して、生成した前記選択信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、入力された前記選択信号の電圧振幅レベルを、ゲート信号線に接続されている全ての前記画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ高電圧化された前記選択信号を直接またはバッファ回路を介して供給しており、
前記画素マトリクス部には、少なくとも電流制御用の第一の薄膜トランジスタとスイッチング用の第二の薄膜トランジスタがあり、
前記第一の薄膜トランジスタには、
前記基板上に島状半導体があり、
前記島状半導体にはチャネル形成領域があり、
前記チャネル形成領域に接して少なくとも第一の不純物領域があり、
前記第二の不純物領域に接して少なくとも第二の不純物領域があり、
前記第二の不純物領域に接して少なくとも第三の不純物領域があり、
前記チャネル形成領域、前記第一の不純物領域、前記第二の不純物領域上にはゲイト絶縁膜があり、
前記チャネル形成領域上には、前記ゲイト絶縁膜を挟んで、ゲイト電極があり、
前記第一の不純物領域上には少なくとも一つの導電性のサイドウォールがあり、
前記第一の薄膜トランジスタの第三の不純物領域に電気的に接続した画素電極があり、
前記画素電極上には発光層があり、
発光層上に電極があることを特徴とする半導体表示装置。
【請求項14】
請求項12または請求項13において、前記発光層はEL層であることを特徴とする半導体表示装置。
【請求項15】
請求項12乃至請求項14のいずれか1項において、前記第二の薄膜トランジスタのドレイン領域は、前記第一の薄膜トランジスタのゲイト電極に接続している半導体表示装置。
【請求項16】
請求項12乃至請求項15のいずれか1項において、前記第二の薄膜トランジスタはマルチゲート構造である半導体表示装置。
【請求項17】
請求項12乃至請求項16のいずれか1項において、前記画素電極及び前記電極の少なくとも一つは透明である半導体表示装置。
【請求項1】
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有するソース信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、入力された前記タイミング信号の電圧振幅レベルを、さらに高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給することを特徴とするソース信号線側駆動回路。
【請求項2】
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有するソース信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、前記サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給することを特徴とするソース信号線側駆動回路。
【請求項3】
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路とを有するゲート信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記入力信号をもとに、選択信号を生成して、生成した前記選択信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、入力された前記選択信号の電圧振幅レベルを、ゲート信号線に接続されている全ての画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ高電圧化された前記選択信号を直接またはバッファ回路を介して供給することを特徴とするゲート信号線側駆動回路。
【請求項4】
第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路とを有するゲート信号線側駆動回路で、
前記第1のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、ゲート信号線を介してゲート信号線側駆動回路に接続されている画素TFTを動作させる選択信号を生成して、生成した前記選択信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記選択信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ前記第2のレベルシフタ回路によって高電圧化された前記選択信号を供給することを特徴とするゲート信号線側駆動回路。
【請求項5】
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、前記複数の画素TFTのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ソース信号線側駆動回路は、第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有しており、
前記第1のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、前記サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線へ供給することを特徴とする半導体表示装置。
【請求項6】
請求項5において、前記ソース信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されることを特徴とする半導体表示装置。
【請求項7】
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、前記複数の画素TFTのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ゲート信号線側駆動回路は、第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路とを有しており、
前記第1のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された、前記第1のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ゲート信号線を介して前記ゲート信号線側駆動回路に接続されている前記画素TFTを動作させる選択信号を生成して、生成した選択信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、前記第2のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ前記第2のレベルシフタ回路によって高電圧化された選択信号を供給することを特徴とする半導体表示装置。
【請求項8】
請求項7において、前記ゲート信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されることを特徴とする半導体表示装置。
【請求項9】
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路と、
前記複数の画素TFTのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素TFTのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ソース信号線側駆動回路は第1レベルシフタ回路と、第2レベルシフタ回路と、第1シフトレジスタ回路と、第1サンプリング回路とを有しており、
前記第1レベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1レベルシフタ回路に入力された、前記第1レベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記第1シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記第1シフトレジスタ回路に入力し、
前記第1シフトレジスタ回路は、前記第1シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成したタイミング信号を前記第2レベルシフタ回路に入力し、
前記第2レベルシフタ回路は、前記第2レベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記第1サンプリング回路に入力し、
前記第1サンプリング回路は、前記第1サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線へ供給し、
前記ゲート信号線側駆動回路は第3レベルシフタ回路と、第4レベルシフタ回路と、第2シフトレジスタ回路とを有しており、
前記第3レベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第3レベルシフタ回路に入力された、前記第3レベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記第2シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記第2シフトレジスタ回路に入力し、
前記第2シフトレジスタ回路は、前記第2シフトレジスタ回路に入力された前記クロック信号をもとに、前記ゲート信号線を介して前記ゲート信号線側駆動回路に接続されている前記画素TFTを動作させる選択信号を生成して、生成した前記選択信号を前記第4レベルシフタ回路に入力し、
前記第4のレベルシフタ回路は、前記第4レベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、
前記ゲート信号線へ前記第4レベルシフタ回路によって高電圧化された選択信号を供給することを特徴とする半導体表示装置。
【請求項10】
請求項9において、前記ソース信号線側駆動回路および前記ゲート信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されることを特徴とする半導体表示装置。
【請求項11】
第1のレベルシフタ回路と、第2のレベルシフタ回路と、第3のレベルシフタ回路と、第1のラッチ回路と、第2のラッチ回路と、シフトレジスタ回路と、D/A変換回路とを有するデジタル駆動の半導体表示装置の駆動回路において、
前記第1のレベルシフタ回路は、前記駆動回路の外部から前記第1のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記駆動回路の外部から供給されるデジタル信号を前記第1のラッチ回路に書き込むタイミングを決定するタイミング信号を生成して前記第1のラッチ回路に入力し、
前記デジタル信号は前記第3のレベルシフタ回路に入力され、前記第3のレベルシフタ回路から出力されたデジタル信号は、タイミング信号によって決定されたタイミングで前記第1のラッチ回路に入力され、
前記第1のラッチ回路に入力されたデジタル信号は、論理演質の後、前記第2のラッチ回路にて演質を行い出力され、
前記出力されたデジタル信号は、前記第2のレベルシフタ回路を介してD/A変換回路に入力され、アナログ変換されることを特徴とした半導体表示装置の駆動回路。
【請求項12】
基板上に画素マトリクス部と駆動回路があり、
前記駆動回路は、ソース信号線側駆動回路とゲート信号線側駆動回路とを有しており、
前記ソース信号線側駆動回路は、第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有しており、
前記第1のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第1のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、入力された前記タイミング信号の電圧振幅レベルを、さらに高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給しており、
前記画素マトリクス部には、少なくとも電流制御用の第一の薄膜トランジスタとスイッチング用の第二の薄膜トランジスタがあり、
前記第一の薄膜トランジスタには、
前記基板上に島状半導体があり、
前記島状半導体にはチャネル形成領域があり、
前記チャネル形成領域に接して少なくとも第一の不純物領域があり、
前記第二の不純物領域に接して少なくとも第二の不純物領域があり、
前記第二の不純物領域に接して少なくとも第三の不純物領域があり、
前記チャネル形成領域、前記第一の不純物領域、前記第二の不純物領域上にはゲイト絶縁膜があり、
前記チャネル形成領域上には、前記ゲイト絶縁膜を挟んで、ゲイト電極があり、
前記第一の不純物領域上には少なくとも一つの導電性のサイドウォールがあり、
前記第一の薄膜トランジスタの第三の不純物領域に電気的に接続した画素電極があり、
前記画素電極上には発光層があり、
発光層上に電極があることを特徴とする半導体表示装置。
【請求項13】
基板上に画素マトリクス部と駆動回路があり、
前記駆動回路は、ソース信号線側駆動回路とゲート信号線側駆動回路とを有しており、
前記ゲート信号線側駆動回路は、第1のレベルシフタ回路と、第2のレベルシフタ回路と、シフトレジスタ回路とを有しており、
前記第1のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記入力信号をもとに、選択信号を生成して、生成した前記選択信号を前記第2のレベルシフタ回路に入力し、
前記第2のレベルシフタ回路は、入力された前記選択信号の電圧振幅レベルを、ゲート信号線に接続されている全ての前記画素TFTを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ高電圧化された前記選択信号を直接またはバッファ回路を介して供給しており、
前記画素マトリクス部には、少なくとも電流制御用の第一の薄膜トランジスタとスイッチング用の第二の薄膜トランジスタがあり、
前記第一の薄膜トランジスタには、
前記基板上に島状半導体があり、
前記島状半導体にはチャネル形成領域があり、
前記チャネル形成領域に接して少なくとも第一の不純物領域があり、
前記第二の不純物領域に接して少なくとも第二の不純物領域があり、
前記第二の不純物領域に接して少なくとも第三の不純物領域があり、
前記チャネル形成領域、前記第一の不純物領域、前記第二の不純物領域上にはゲイト絶縁膜があり、
前記チャネル形成領域上には、前記ゲイト絶縁膜を挟んで、ゲイト電極があり、
前記第一の不純物領域上には少なくとも一つの導電性のサイドウォールがあり、
前記第一の薄膜トランジスタの第三の不純物領域に電気的に接続した画素電極があり、
前記画素電極上には発光層があり、
発光層上に電極があることを特徴とする半導体表示装置。
【請求項14】
請求項12または請求項13において、前記発光層はEL層であることを特徴とする半導体表示装置。
【請求項15】
請求項12乃至請求項14のいずれか1項において、前記第二の薄膜トランジスタのドレイン領域は、前記第一の薄膜トランジスタのゲイト電極に接続している半導体表示装置。
【請求項16】
請求項12乃至請求項15のいずれか1項において、前記第二の薄膜トランジスタはマルチゲート構造である半導体表示装置。
【請求項17】
請求項12乃至請求項16のいずれか1項において、前記画素電極及び前記電極の少なくとも一つは透明である半導体表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【公開番号】特開2006−31032(P2006−31032A)
【公開日】平成18年2月2日(2006.2.2)
【国際特許分類】
【出願番号】特願2005−222011(P2005−222011)
【出願日】平成17年7月29日(2005.7.29)
【分割の表示】特願平11−366541の分割
【原出願日】平成11年12月24日(1999.12.24)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
【公開日】平成18年2月2日(2006.2.2)
【国際特許分類】
【出願日】平成17年7月29日(2005.7.29)
【分割の表示】特願平11−366541の分割
【原出願日】平成11年12月24日(1999.12.24)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
[ Back to top ]