半導体装置およびその作製方法
【課題】酸化物半導体を用いた薄膜トランジスタにおいて、金属材料からなるソース電極及びドレイン電極と、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体層が直接接する構造は、コンタクト抵抗が高くなる恐れがある。酸化物半導体層とソース電極層またはドレイン電極層のコンタクト抵抗を低減した半導体装置およびその作製方法を提供する。
【解決手段】インジウム、ガリウム、亜鉛、酸素及び窒素を含むバッファ層を、酸化物半導体層とソース電極層及び、酸化物半導体層とドレイン電極層との間に設ける。
【解決手段】インジウム、ガリウム、亜鉛、酸素及び窒素を含むバッファ層を、酸化物半導体層とソース電極層及び、酸化物半導体層とドレイン電極層との間に設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチャネル形成領域に酸化物半導体膜を用いた半導体装置およびその作製方法に関する。例えば、薄膜トランジスタや、薄膜トランジスタを有する液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および半導体素子を利用する電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、マトリクス状に配置された表示画素毎に薄膜トランジスタ（以下、ＴＦＴという）からなるスイッチング素子を設けたアクティブマトリクス型の表示装置（液晶表示装置や発光表示装置や電気泳動式表示装置）が盛んに開発されている。アクティブマトリクス型の表示装置は、画素（又は１ドット）毎にスイッチング素子が設けられており、画素数が増えた場合に単純マトリクス方式に比べて低電圧駆動できるので有利である。
【０００４】
また、チャネル形成領域に酸化物半導体を用いて薄膜トランジスタ（ＴＦＴ）などを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、チャネル形成領域にＺｎＯを用いる薄膜トランジスタや、チャネル形成領域にインジウム、ガリウム、及び亜鉛を含む酸化物を用いる薄膜トランジスタをその例に挙げることができる。また、透光性を有する基板上に、これらのチャネル形成領域に酸化物半導体を用いた薄膜トランジスタを形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１、特許文献２などで開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
チャネル形成領域に酸化物半導体を用いる薄膜トランジスタには、動作速度が速く、製造工程が比較的簡単であり、十分な信頼性であることが求められている。
【０００７】
薄膜トランジスタを形成するにあたり、ソース電極及びドレイン電極を含む導電層は、低抵抗な金属材料を用いる。特に、大面積の表示を行う表示装置を製造する際、配線の抵抗による信号の遅延問題が顕著になってくる。従って、配線や電極の材料としては、電気抵抗値の低い金属材料を用いることが望ましい。しかし、金属材料からなるソース電極及びドレイン電極と、酸化物半導体層とが直接接する薄膜トランジスタ構造とすると、コンタクト抵抗が高くなる恐れがある。なお、コンタクト抵抗が高くなる原因は、ソース電極及びドレイン電極と、酸化物半導体層との接触面でショットキー接合が形成されることが要因の一つと考えられる。
【０００８】
本発明の一態様は、チャネル形成領域の酸化物半導体層とソース電極及びドレイン電極のコンタクト抵抗を低減した半導体装置およびその作製方法を提供することを課題の一つとする。
【０００９】
また、酸化物半導体を用いる半導体装置の電気特性のバラツキを低減することも課題の一つとする。例えば、液晶表示装置や有機発光素子を用いた表示装置においては、その半導体装置のトランジスタ特性のバラツキに起因する表示ムラが発生する恐れがある。特に、発光素子を有する表示装置においては、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置される発光素子に電流を供給するＴＦＴ）のオン電流（Ｉｏｎ）のバラツキが大きい場合、画素に配置された発光素子の発光輝度にバラツキが生じる恐れがある。以上、本発明の一態様は上記課題の少なくとも一つを解決することを目的とする。
【課題を解決するための手段】
【００１０】
本明細書中で用いる酸化物半導体の一例は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される。当該酸化物半導体からなる薄膜をチャネル形成領域に用いて薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においてはこの薄膜をインジウム、ガリウム、及び亜鉛を含む酸化物半導体膜もしくはＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜に含まれるナトリウム（Ｎａ）の濃度は５×１０１８／ｃｍ３以下、好ましくは１×１０１８／ｃｍ３以下である。
【００１１】
また、インジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを、窒素ガスを含む雰囲気中でスパッタリングして、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜し、さらに当該酸窒化物膜を加熱処理することにより、優れた導電膜を得ることができる。
【００１２】
そこで、チャネル形成領域にインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用い、当該酸化物半導体層とソース電極およびドレイン電極の間にインジウム、ガリウム、及び亜鉛を含む酸窒化物を含むバッファ層を挿入して、薄膜トランジスタのコンタクト抵抗を低減すればよい。
【００１３】
なお、インジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを、窒素ガスを含む雰囲気中でスパッタリングして成膜した、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜において、成膜雰囲気中の窒素ガス濃度が高いほど、当該酸窒化物膜の組成に占める窒素の割合が増加し、酸素の割合が減少する。このことから、窒素原子は主に酸素原子を置換しており、価数の異なる窒素原子が酸素原子を置換することで導電性を発現していると言える。
【００１４】
本発明の半導体装置の一様態は、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層を有する半導体装置であって、半導体層とソース電極及びドレイン電極との間にインジウム、ガリウム、亜鉛、酸素及び窒素を含むバッファ層を設けた薄膜トランジスタおよびその作製方法を含むことを要旨とする。
【００１５】
本発明の一態様は、ゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上でゲート電極と重畳する酸化物半導体層と、酸化物半導体層上でゲート電極と端部が重畳する第１電極及び第２電極を有する。また、酸化物半導体層と第１電極に接してその間に第１バッファ層を有し、酸化物半導体層と第２電極に接してその間に第２バッファ層を有する。そして、第１バッファ層及び第２バッファ層がインジウム、ガリウム、亜鉛、酸素及び窒素を含む薄膜トランジスタである。
【００１６】
また本発明の一態様は、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上でゲート電極と端部が重畳する第１電極及び第２電極と、第１電極上に第１バッファ層と、第２電極上に第２バッファ層と、第１電極及び第２電極の端部に重畳する酸化物半導体層を有する。また、酸化物半導体層は第１電極及び第２電極の側面と、第１バッファ層及び第２バッファ層の上面と側面に接し、第１バッファ層及び第２バッファ層がインジウム、ガリウム、亜鉛、酸素及び窒素を含む薄膜トランジスタである。
【００１７】
また本発明の一態様は、バッファ層が含む酸素（Ｏ）に対する窒素（Ｎ）の割合（Ｎ／Ｏ）が、５原子％以上８０原子％以下である上記の薄膜トランジスタである。
【００１８】
また本発明の一態様は、酸化物半導体層がインジウム、ガリウム、亜鉛を含む、上記の薄膜トランジスタである。
【００１９】
また本発明の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極と重畳するインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を形成し、酸化物半導体層上にバッファ層を形成し、バッファ層上に第１電極及び第２電極を形成する半導体装置の作製方法である。なお、バッファ層は窒素ガスを含む雰囲気でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットをスパッタリングして形成する。
【００２０】
また本発明の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極と端部が重畳する第１電極及び第２電極を形成し、第１電極及び第２電極上にバッファ層を形成し、バッファ層上にインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を形成する半導体装置の作製方法である。なお、バッファ層は窒素ガスを含む雰囲気でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットをスパッタリングして形成する。
【発明の効果】
【００２１】
本発明の一態様によって、寄生抵抗が小さくオン・オフ比の高い薄膜トランジスタを得ることができる。よって、電気特性が高く信頼性のよい半導体装置を提供できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一態様の半導体装置を説明する上面図及び断面図。
【図２】本発明の一態様の半導体装置の作製工程を説明する断面図。
【図３】本発明の一態様の半導体装置の作製工程を説明する断面図。
【図４】本発明の一態様の半導体装置を説明する上面図及び断面図。
【図５】本発明の一態様の半導体装置の作製工程を説明する断面図。
【図６】本発明の一態様の半導体装置の作製工程を説明する断面図。
【図７】本発明の一態様の電子ペーパーの断面図。
【図８】本発明の一態様の半導体装置のブロック図を説明する図。
【図９】信号線駆動回路の構成を説明する図。
【図１０】信号線駆動回路の動作を説明するタイミングチャート。
【図１１】信号線駆動回路の動作を説明するタイミングチャート。
【図１２】シフトレジスタの構成を説明する図。
【図１３】図１１に示すフリップフロップの接続構成を説明する図。
【図１４】本発明の一態様の半導体装置を説明する上面図及び断面図。
【図１５】本発明の一態様の半導体装置を説明する断面図。
【図１６】本発明の一態様の半導体装置の画素等価回路を説明する図。
【図１７】本発明の一態様の半導体装置を説明する図。
【図１８】本発明の一態様の半導体装置を説明する上面図及び断面図。
【図１９】電子ペーパーの使用形態の例を説明する図。
【図２０】電子書籍の一例を示す外観図。
【図２１】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図２２】遊技機の例を示す外観図。
【図２３】携帯電話機の一例を示す外観図。
【図２４】（Ａ）本発明の一態様の半導体装置の断面図、（Ｂ）等価回路図、（Ｃ）上面図。
【図２５】エッチング廃液中に含まれる酸化物半導体の再利用サイクルを説明する図。
【図２６】エッチング廃液中に含まれる酸化物半導体を再利用する工程を説明する図。
【発明を実施するための形態】
【００２３】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２４】
（実施の形態１）
本実施の形態では、半導体装置の薄膜トランジスタおよびその作製工程について説明する。具体的には薄膜トランジスタを有する表示装置の画素部の作製工程について説明する。
【００２５】
図１に本実施の形態の薄膜トランジスタを示す。図１（Ａ）は上面図であり、図１（Ｂ）は図１（Ａ）におけるＡ１−Ａ２およびＢ１−Ｂ２で切断した断面図である。
【００２６】
図１に示す薄膜トランジスタ１５０の酸化物半導体層１１３は、相対する第１電極１１５ａ及び第２電極１１５ｂの下にゲート絶縁膜を介してゲート電極１１１を被覆するように設けられている。すなわち酸化物半導体層１１３は、ゲート電極１１１と重畳し、ゲート絶縁膜１０２の上面部とバッファ層（１１４ａ、１１４ｂ）の下面部と接するように設けられている。ここで、バッファ層１１４ａは第１電極１１５ａと酸化物半導体層１１３の間に積層され、同様に、バッファ層１１４ｂは第２電極１１５ｂと酸化物半導体層１１３の間に積層された構成を有している。
【００２７】
酸化物半導体層はＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜からなる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の組成比は成膜条件により変化する。金属酸化物の組成比をＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲット（金属元素の組成比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５）を用い、スパッタリング法により成膜する。ここで、アルゴンガス流量を４０ｓｃｃｍとした成膜条件を条件１とし、アルゴンガス流量を１０ｓｃｃｍ、酸素流量を５ｓｃｃｍとした成膜条件を条件２とする。
【００２８】
異なる成膜条件で成膜した酸化物半導体膜の組成比を誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ ： Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定したところ、代表的な酸化物半導体膜の組成比は、条件１で成膜した場合はＩｎＧａ０．９５Ｚｎ０．４１Ｏ３．３３であり、条件２で成膜した場合は、ＩｎＧａ０．９４Ｚｎ０．４０Ｏ３．３１である。
【００２９】
また、測定方法をラザフォード後方散乱分析法（ＲＢＳ ： Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）に変えて定量化した代表的な酸化物半導体膜の組成比は、条件１で成膜した場合はＩｎＧａ０．９３Ｚｎ０．４４Ｏ３．４９であり、条件２で成膜した場合はＩｎＧａ０．９２Ｚｎ０．４５Ｏ３．８６である。
【００３０】
なお、スパッタリング法で成膜した酸化物半導体膜は、２００℃〜５００℃、代表的には３００〜４００℃で１０分〜１００分の熱処理が施される。Ｘ線回折法（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）による分析では、アモルファス構造が観察され、非単結晶膜である。
【００３１】
バッファ層１１４ａは酸化物半導体層１１３と第１電極１１５ａに接してその間に設けられ、バッファ層１１４ｂは酸化物半導体層１１３と第２電極１１５ｂに接してその間に設けられている。また、バッファ層（１１４ａ、１１４ｂ）はインジウム、ガリウム、及び亜鉛を含む酸窒化物からなり、酸化物半導体層１１３よりも高い電気伝導率を有している。それゆえ、本形態の薄膜トランジスタ１５０においてバッファ層（１１４ａ、１１４ｂ）は、トランジスタのソース領域及びドレイン領域と同様の機能を発現する。
【００３２】
このように、酸化物半導体層１１３と第１電極１１５ａとの間及び酸化物半導体層１１３と第２電極１１５ｂとの間に、酸化物半導体層よりも電気伝導率が高いバッファ層（１１４ａ、１１４ｂ）を設けることで、薄膜トランジスタ１５０を安定に動作させることができる。また、接合リークが低減し薄膜トランジスタ１５０の特性を向上できる。
【００３３】
次に、図１（Ａ）、（Ｂ）の薄膜トランジスタ１５０の作製方法を図２及び図３を用いて説明する。
【００３４】
図２（Ａ）において、基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。例えば、成分比としてホウ酸（Ｂ２Ｏ３）よりも酸化バリウム（ＢａＯ）を多く含み、歪み点が７３０℃以上のガラス基板を用いると好ましい。酸化物半導体層を７００℃程度の高温で熱処理する場合でも、ガラス基板が歪まないで済むからである。
【００３５】
また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板１００がマザーガラスの場合、基板の大きさは、第１世代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、第６世代１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等を用いることができる。
【００３６】
また、基板１００上に下地膜として絶縁膜を形成してもよい。下地膜としては、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜を単層、又は積層して形成すればよい。
【００３７】
次に、ゲート電極１１１を含むゲート配線と容量配線および端子部となる導電膜を成膜する。導電膜は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）などを用いることができる。中でもアルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが、アルミニウム単体では耐熱性が劣り、また腐蝕しやすい等の課題があるので耐熱性導電性材料と組み合わせて導電膜を形成する。
【００３８】
導電膜としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、炭素（Ｃ）、又はシリコン（Ｓｉ）などの元素が添加されたアルミニウムを主成分とする膜、これらの元素を主成分とする合金材料、もしくは化合物が添加されたアルミニウム合金を用いることが好ましい。
【００３９】
また、低抵抗な導電膜上に耐熱性導電材料からなる導電膜を積層して用いることもできる。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
【００４０】
また、透明導電膜でもよく、材料としては酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、珪素もしくは酸化珪素を含有したインジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛などを用いることもできる。
【００４１】
ゲート電極１１１となる導電膜は、スパッタリング法や真空蒸着法により、厚さ５０ｎｍ以上３００ｎｍ以下で形成する。ゲート電極１１１となる導電膜の厚さを３００ｎｍ以下とすることで、後に形成される半導体膜や配線の段切れ防止が可能である。また、ゲート電極１１１となる導電膜の厚さを５０ｎｍ以上とすることで、ゲート電極１１１の抵抗を低減することが可能であり、大面積化が可能である。
【００４２】
なお、本実施の形態では基板１００全面に導電膜としてアルミニウムを第１成分とする膜とチタン膜をスパッタリング法により積層して成膜する。
【００４３】
次いで、本実施の形態における第１のフォトマスクを用いて形成したレジストマスクを使い、基板１００上に形成された導電膜の不要な部分をエッチングして除去して配線及び電極（ゲート電極１１１を含むゲート配線、容量配線、及び端子）を形成する。このとき少なくともゲート電極１１１の端部にテーパー形状が形成されるようにエッチングする。
【００４４】
次にゲート絶縁膜１０２を形成する。ゲート絶縁膜１０２として利用できる絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化マグネシウム膜、酸化イットリウム膜、酸化ハフニウム膜、酸化タンタル膜をその例に挙げることができる。
【００４５】
ここで酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
【００４６】
ゲート絶縁膜１０２は単層であっても、絶縁膜を２層または３層積層して形成してもよい。例えば、基板に接するゲート絶縁膜１０２を窒化珪素膜、または窒化酸化珪素膜を用いて形成すると、基板１００とゲート絶縁膜１０２の密着力が高まり、また、基板１００からの不純物が酸化物半導体層１１３に拡散するのを防止することが可能であり、さらにゲート電極１１１を含む導電層の酸化を防止できる。即ち、膜剥れを防止することができると共に、後に形成される薄膜トランジスタの電気特性を向上させることができる。
【００４７】
また、ゲート絶縁膜１０２の厚さは５０〜２５０ｎｍとする。ゲート絶縁膜１０２の厚さが５０ｎｍ以上であると、ゲート電極１１１を含む導電層の凹凸を被覆できるため好ましい。
【００４８】
本実施の形態では、ゲート絶縁膜１０２としてプラズマＣＶＤ法またはスパッタリング法により１００ｎｍの厚みの酸化珪素膜を成膜する。この段階での断面図を図２（Ａ）に示す。
【００４９】
次に、酸化物半導体膜を形成する前のゲート絶縁膜１０２にプラズマ処理を行ってもよい。本実施の形態では、基板を搬入したスパッタリング装置に酸素ガスとアルゴンガスを導入し、プラズマを発生させ、露出しているゲート絶縁膜１０２の表面に逆スパッタを行い、酸素ラジカル、酸素等を照射する。こうして、表面に付着しているゴミを除去する。
【００５０】
プラズマ処理を施したゲート絶縁膜１０２を大気に曝すことなく、その上に酸化物半導体膜を成膜する。プラズマ処理されたゲート絶縁膜１０２を大気に曝すことなく酸化物半導体膜を成膜することは、ゲート絶縁膜１０２と酸化物半導体膜の界面にゴミや水分を付着させない点で有効である。なお、酸化物半導体膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用いてもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャンバーと異なるチャンバーで成膜してもよい。
【００５１】
本実施の形態では、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、酸化物半導体膜を成膜する。成膜方法としてスパッタリング法を用い、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では酸化物半導体膜の膜厚は、１００ｎｍとする。
【００５２】
バッファ層はインジウム、ガリウム、及び亜鉛を含む導電性酸窒化物を用いる。バッファ層に用いるインジウム、ガリウム、及び亜鉛を含む酸窒化物中の酸素（Ｏ）に対する窒素（Ｎ）の割合（Ｎ／Ｏ）は、５原子％以上８０原子％以下の範囲、好ましくは、１０原子％以上５０原子％以下の範囲とする。バッファ層に用いるインジウム、ガリウム、及び亜鉛を含む導電性酸窒化物膜は、窒素を含む雰囲気でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを用いて、スパッタリング法により成膜し、加熱処理して形成できる。
【００５３】
本実施の形態では、直径１２インチのインジウム、ガリウム及び亜鉛を含む酸化物を焼結したターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴンおよび窒素の混合ガス雰囲気下で成膜する。酸窒化物膜の膜厚は２ｎｍ〜１００ｎｍとする。混合ガスの総流量を４０ｓｃｃｍとして、窒素ガスを１ｓｃｃｍから４０ｓｃｃｍの範囲で混合して成膜する。本実施の形態ではバッファ層に用いる導電性酸窒化物膜の膜厚は５ｎｍとする。
【００５４】
また、望ましくは酸化物半導体膜を成膜後に大気に曝すことなく、酸窒化物膜を連続して成膜する。本実施の形態では複数の成膜室がロードロック室で分離され、搬送室を介して接続されたマルチチャンバー型のスパッタリング装置を用いて、酸化物半導体膜と酸窒化物膜を異なる成膜室で成膜する形態を説明する。なお、同じ成膜室で成膜雰囲気を変えて酸化物半導体膜と酸窒化物膜を成膜することもできる。具体的には、アルゴン又は酸素を含む雰囲気下で酸化物半導体膜を成膜し、アルゴンおよび窒素の混合ガス雰囲気下で導電性酸窒化物膜を成膜することができる。また、同じ組成のターゲットを異なる成膜雰囲気でスパッタリングして、酸化物半導体膜と酸窒化物膜を作り分けることもできる。同じ成膜室で成膜雰囲気を変えて酸化物半導体膜と酸窒化物膜を作り分けると、基板を他の成膜室へ搬送する必要がないため、製造時間を短縮できるだけでなく、小型の成膜装置を利用できる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。
【００５５】
インジウム、ガリウム、及び亜鉛を含む酸窒化物膜に含まれる窒素の割合が少なすぎると、加熱処理を施してもキャリアの生成が不足するため、電気伝導率を十分に高めることができない。また、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜に含まれる窒素の割合が多すぎると、加熱処理を施しても欠陥が増えるため、電気伝導率を十分に高めることができない。このような理由から、バッファ層となるインジウム、ガリウム、及び亜鉛を含む酸窒化物膜の酸素（Ｏ）に対する窒素（Ｎ）の割合（Ｎ／Ｏ）には適正な範囲が存在する。
【００５６】
インジウム、ガリウム、及び亜鉛を含む酸窒化物膜は電気伝導率を高めるために成膜後に加熱処理を施す必要がある。加熱処理は２００℃〜６００℃、代表的には３００℃〜５００℃の加熱処理を行うことが好ましい。本実施の形態では炉に入れ、窒素雰囲気下または大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により酸窒化物膜を構成しているＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、導電性酸窒化物膜の熱処理は成膜後であればいつ行っても良い。例えば、後に実施する酸化物半導体膜への加熱処理が、導電性酸窒化物膜の熱処理を兼ねても良く、例えば後に形成する画素電極１２８の後に、導電性酸窒化物膜の熱処理を行ってもよい。
【００５７】
次に、第２のフォトマスクを用いて形成したレジストマスク１３１を使い、エッチングにより酸化物半導体膜およびバッファ層１１４となる酸窒化物膜の不要な部分を除去する。本実施の形態ではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不要な部分を除去する。なお、酸化物半導体膜およびバッファ層１１４となる酸窒化物膜のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。この段階での断面図を図２（Ｂ）に示す。
【００５８】
次に、バッファ層１１４とゲート絶縁膜１０２の上に、導電膜１０５をスパッタリング法や真空蒸着法で形成する。導電膜１０５の材料としては、ゲート電極１１１の説明で例示したものと同じ材料を使うことができる。また、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【００５９】
本実施の形態では、導電膜１０５としてＴｉ膜と、そのＴｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ−Ｎｄ）膜を積層し、さらにその上にＴｉ膜を成膜する３層構造とする。また、導電膜１０５は、２層構造としてもよく、アルミニウムを第１成分とする膜上にチタン膜を積層してもよい。また、導電膜１０５は、シリコンを含むアルミニウムを第１成分とする膜からなる単層構造や、チタン膜の単層構造としてもよい。この段階での断面図を図２（Ｃ）に示す。
【００６０】
次に、第３のフォトマスクを用いて形成したレジストマスク１３２を使い、エッチングにより導電膜１０５の不要な部分を除去して配線及び電極（信号線、容量配線、第１電極１１５ａ及び第２電極１１５ｂを含む電極及び端子）を形成する（図３（Ａ）参照）。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。本実施の形態では、ＳｉＣｌ４とＣｌ２とＢＣｌ３の混合ガスを反応ガスとしたドライエッチングによりＡｌ膜とＴｉ膜を順次積層した導電膜をエッチングして第１電極１１５ａ及び第２電極１１５ｂを形成する。
【００６１】
次に、導電膜１０５のエッチングと同じレジストマスク１３２を用いて、バッファ層１１４をエッチングする。本実施の形態では導電膜のエッチングに引き続きドライエッチングにより、不要な部分を除去してバッファ層１１４ａ、１１４ｂを形成する。なお、ここでのエッチングはドライエッチングに限定されず、ウェットエッチングを用いてもよい。ウェットエッチングは例えばＩＴＯ０７Ｎ（関東化学社製）を用いることができる。また、エッチング条件にもよるがバッファ層１１４のエッチング工程において、酸化物半導体層１１３の露出領域も一部エッチングされる。よってバッファ層１１４ａ、１１４ｂと重なっていない酸化物半導体層１１３の一部は図３（Ａ）に示すように膜厚の薄い領域となる。
【００６２】
次いで露出した酸化物半導体層１１３にプラズマ処理を行う。プラズマ処理を行うことにより、酸化物半導体層１１３に生じたエッチングによるダメージを回復することができる。プラズマ処理はＯ２、Ｎ２Ｏ、好ましくは酸素を含むＮ２、酸素を含むＨｅ、または酸素を含むＡｒ雰囲気下で行うことが好ましい。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。なお、プラズマ処理は、無バイアスで行うことが好ましい。
【００６３】
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。本実施の形態では炉に入れ、窒素雰囲気下または大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により酸化物半導体膜を構成しているＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、熱処理を行うタイミングは、酸化物半導体膜の成膜後であれば特に限定されず、例えば後に形成する画素電極１２８の後に行ってもよい。
【００６４】
以上の工程で酸化物半導体層１１３をチャネル形成領域とする薄膜トランジスタ１５０が作製できる。
【００６５】
次いで、薄膜トランジスタ１５０を覆う層間絶縁膜１０９を形成する。層間絶縁膜１０９はスパッタリング法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化タンタル膜などを用いることができる。
【００６６】
次に、本実施の形態における第４のフォトマスクを用いて形成したレジストマスクを使って、層間絶縁膜１０９をエッチングして、配線や第２電極１１５ｂに達するコンタクトホール（１２４、１２５）を形成する。なお、マスク数を削減するため、同じレジストマスクを用いてさらにゲート絶縁膜１０２をエッチングして配線１１８に達するコンタクトホール１２６を形成することが好ましい。この段階での断面図を図３（Ｂ）に示す。
【００６７】
次いで、レジストマスクを除去した後、ゲート電極１１１、第１電極１１５ａ及び第２電極１１５ｂに次ぐ画素電極１２８となる透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタリング法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
【００６８】
次に、第５のフォトマスクを用いて形成したレジストマスクを使って、透明導電膜をエッチングして、不要な部分を除去して画素電極１２８を形成する。また、ゲート絶縁膜１０２及び層間絶縁膜１０９を誘電体として、容量配線１２３と画素電極１２８とで保持容量部を形成できる。また、端子部に透明導電膜を残し、ＦＰＣとの接続に用いる電極または配線や、ソース配線の入力端子として機能する接続用の端子電極を形成する。この段階での断面図を図３（Ｃ）に示す。
【００６９】
こうして、薄膜トランジスタに画素電極を形成すると、ｎチャネル型薄膜トランジスタを有する表示装置の画素部を作製できる。本実施の形態で例示した薄膜トランジスタは、酸化物半導体層よりも電気伝導率が高いインジウム、ガリウム、及び亜鉛を含んだ導電性酸窒化物を用いたバッファ層を介して酸化物半導体層と第１の電極及び第２の電極が電気的に接続する構成を有しているので、安定動作が可能になる。それにより、表示装置の機能を高め、動作の安定化を図ることができる。すなわち、本実施の形態に示した工程に従えば、表示装置の機能を高め動作の安定化を図ったアクティブマトリクス型の表示装置用基板を作製できる。
【００７０】
（実施の形態２）
本実施の形態では、半導体装置の薄膜トランジスタおよびその作製工程について説明する。具体的には薄膜トランジスタを有する表示装置の画素部の作製工程について説明する。
【００７１】
図４に本実施の形態の薄膜トランジスタを示す。図４（Ａ）は平面図であり、図４（Ｂ）は図４（Ａ）におけるＡ１−Ａ２およびＢ１−Ｂ２で切断した断面図である。
【００７２】
図４（Ａ）及び（Ｂ）に示す薄膜トランジスタ１５１は、基板１００上にゲート電極１１１が形成され、ゲート電極１１１上にゲート絶縁膜１０２が形成され、ソース電極及びドレイン電極となる第１電極１１５ａ及び第２電極１１５ｂが端部をゲート電極１１１に重畳してゲート絶縁膜１０２上に形成されている。酸化物半導体層１１３は、ゲート電極１１１と重畳し、ゲート絶縁膜１０２、第１電極１１５ａ及び第２電極１１５ｂの側面部と、第１電極１１５ａ及び第２電極１１５ｂ上に形成されたバッファ層（１１４ａ、１１４ｂ）の側面部と上面部と接するように設けられている。
【００７３】
言い換えると、薄膜トランジスタ１５１を含む全領域においてゲート絶縁膜１０２が存在し、ゲート絶縁膜１０２と基板１００の間にはゲート電極１１１が設けられている。ゲート絶縁膜１０２上にはソース電極及びドレイン電極となる第１電極１１５ａ及び第２電極１１５ｂと配線が設けられ、第１電極１１５ａ及び第２電極１１５ｂ上には酸化物半導体層１１３が設けられ、酸化物半導体層１１３と第１電極１１５ａの間にはバッファ層１１４ａが設けられ、酸化物半導体層１１３と第２電極１１５ｂの間にはバッファ層１１４ｂが設けられ、配線は酸化物半導体層の外周部より外側に延在している。
【００７４】
本実施の形態では、薄膜トランジスタ１５１のソース領域及びドレイン領域は、ゲート絶縁膜１０２側から第１電極１１５ａとバッファ層１１４ａと酸化物半導体層１１３が積層された構造と、第２電極１１５ｂとバッファ層１１４ｂと酸化物半導体層１１３が積層された構造を有している。
【００７５】
次に、図４の薄膜トランジスタ１５１の作製方法を図５及び図６を用いて説明する。
【００７６】
本実施の形態で用いる基板１００は、実施の形態１と同様の基板を使うことができる。また下地膜として絶縁膜を形成しても良い。
【００７７】
ゲート電極１１１となる導電膜は、実施の形態１と同様の方法で形成する。本実施の形態では、ゲート電極１１１となる導電膜としてアルミニウムを第１成分とする膜とチタン膜をスパッタリング法により積層した導電膜を用いる。次に本実施の形態における第１のフォトマスクを用いて形成したレジストマスクを使い、基板１００上に形成された導電膜の不要な部分をエッチングして除去して配線及び電極（ゲート電極１１１を含むゲート配線、容量配線、及び端子）を形成する。このとき少なくともゲート電極１１１の端部にテーパー形状が形成されるようにエッチングする。
【００７８】
本実施の形態のゲート絶縁膜１０２は、実施の形態１と同様の方法で形成する。本実施の形態では、ゲート絶縁膜１０２としてプラズマＣＶＤ法またはスパッタリング法により１００ｎｍの厚みの酸化珪素膜を成膜する。
【００７９】
配線及び電極となる導電膜１０５は、実施の形態１と同様の導電材料を用いる。ソース電極及びドレイン電極となる導電膜の厚みは、５０ｎｍ以上５００ｎｍ以下が好ましい。５００ｎｍ以下とすることで、後に形成される半導体膜や配線の段切れ防止に有効である。また、導電膜１０５は、スパッタリング法や真空蒸着法を用いて成膜する。本実施の形態では、導電膜１０５として、Ｔｉ膜とそのＴｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ−Ｎｄ）膜を積層し、さらにその上にＴｉ膜を成膜する３層構造とする。
【００８０】
次に、バッファ層となる導電性酸窒化物膜１０４を成膜する。バッファ層となる導電性酸窒化物膜１０４は、成膜後の導電膜１０５を大気に曝すことなく連続して成膜するのが望ましい。連続して成膜することにより、導電膜とバッファ層となる導電性酸窒化物膜１０４の界面が、大気により汚染されるのを防ぐことができる。
【００８１】
本実施の形態では、バッファ層となる導電性酸窒化物膜１０４はインジウム、ガリウム及び亜鉛を含む酸化物を焼結したターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を実施の形態１と同様の条件でスパッタリングして導電性酸窒化物膜を成膜する。本実施の形態ではバッファ層に用いる導電性酸窒化物膜の膜厚は１０ｎｍとする。この段階での断面図を図５（Ａ）に示す。
【００８２】
インジウム、ガリウム、及び亜鉛を含む酸窒化物膜は電気伝導率を高めるために成膜後に加熱処理を施す必要がある。加熱処理は２００℃〜６００℃、代表的には３００℃〜５００℃の加熱処理を行うことが好ましい。本実施の形態では炉に入れ、窒素雰囲気下または大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により酸窒化物膜を構成しているＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、導電性酸窒化物膜の熱処理は成膜後であればいつ行っても良い。例えば、後に実施する酸化物半導体膜への加熱処理が、導電性酸窒化物膜の熱処理を兼ねても良く、例えば後に形成する画素電極１２８の後に、導電性酸窒化物膜の熱処理を行ってもよい。
【００８３】
次に、本実施の形態における第２のフォトマスクを用いてバッファ層となる導電性酸窒化物膜１０４上にレジストマスク１３１を形成する。レジストマスク１３１を用いて導電性酸窒化物膜１０４の不要な部分を選択的にエッチングして除去し、バッファ層（１１４ａ、１１４ｂ）を形成する（図５（Ｂ）参照）。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。本実施の形態では、ＩＴＯ０７Ｎ（関東化学社製）を用いてウェットエッチングしてバッファ層（１１４ａ、１１４ｂ）を形成する。
【００８４】
次に、同じレジストマスク１３１を用いて導電膜１０５の不要な部分を除去して第１電極１１５ａ及び第２電極１１５ｂを形成する。本実施の形態では、ＳｉＣｌ４とＣｌ２とＢＣｌ３の混合ガスを反応ガスとしたドライエッチングによりＡｌ膜とＴｉ膜を順次積層した導電膜をエッチングして第１電極１１５ａ及び第２電極１１５ｂを形成する。なお、ここでのエッチングはドライエッチング限定されずウェットエッチングを用いてもよい。この段階での断面図を図５（Ｂ）に示す。
【００８５】
なお、酸化物半導体膜１０３を形成する前に、バッファ層（１１４ａ、１１４ｂ）とゲート絶縁膜１０２にプラズマ処理を行ってもよい。本実施の形態では、基板を搬入したスパッタリング装置に酸素ガスとアルゴンガスを導入し、プラズマを発生させ、露出しているゲート絶縁膜１０２の表面に逆スパッタを行い、酸素ラジカルや酸素等を照射する。こうして、表面に付着しているゴミを除去することができる。
【００８６】
プラズマ処理を施した場合は、処理面を大気に曝すことなくインジウム、ガリウム、及び亜鉛を含む酸化物半導体膜１０３を成膜する。プラズマ処理後、大気に曝すことなく酸化物半導体膜１０３を成膜することは、バッファ層（１１４ａ、１１４ｂ）と酸化物半導体膜１０３の界面、またはゲート絶縁膜１０２と酸化物半導体膜１０３の界面にゴミを付着させない点で有効である。なお、酸化物半導体膜１０３の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用いてもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャンバーと異なるチャンバーで成膜してもよい。
【００８７】
酸化物半導体膜１０３の成膜を行う。本実施の形態では、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では酸化物半導体膜の膜厚は、１００ｎｍとする。この段階での断面図を図５（Ｃ）に示す。
【００８８】
次に、第３のフォトマスクを用いて形成したレジストマスク１３２を使い、エッチングにより酸化物半導体膜１０３およびバッファ層（１１４ａ、１１４ｂ）の不要な部分を除去する。本実施の形態ではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不要な部分を除去する。酸化物半導体膜１０３およびバッファ層（１１４ａ、１１４ｂ）のエッチングはウェットエッチングに限定されずドライエッチングを用いてもよい。この段階での断面図を図６（Ａ）に示す。
【００８９】
次に、実施の形態１と同様に酸化物半導体層１１３にプラズマ処理を行う。プラズマ処理を行うことにより、酸化物半導体層１１３のバックチャネル部のダメージを回復することができる。
【００９０】
次いで、実施の形態１と同様に２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。なお、熱処理を行うタイミングは、酸化物半導体膜の成膜後であれば特に限定されず、例えば後に形成する画素電極１２８の後に行ってもよい。
【００９１】
以上の工程で酸化物半導体層１１３をチャネル形成領域とする薄膜トランジスタ１５１が作製できる。
【００９２】
次いで、実施の形態１と同様に薄膜トランジスタ１５１を覆う層間絶縁膜１０９を形成する。
【００９３】
次に、本実施の形態における第４のフォトマスクを用いて形成したレジストマスクを使って、層間絶縁膜１０９をエッチングして、配線や第２電極１１５ｂに達するコンタクトホール（１２４、１２５）を形成する。なお、マスク数を削減するため、同じレジストマスクを用いてさらにゲート絶縁膜１０２をエッチングして配線１１８に達するコンタクトホール１２６を形成することが好ましい。この段階での断面図を図６（Ｂ）に示す。
【００９４】
次いで、実施の形態１と同様にレジストマスクを除去した後、ゲート電極１１１、第１電極１１５ａ及び第２電極１１５ｂに次ぐ画素電極１２８となる透明導電膜を成膜する。
【００９５】
次に、実施の形態１と同様に第５のフォトマスクを用いて形成したレジストマスクを使って、透明導電膜をエッチングして、不要な部分を除去して画素電極１２８を形成する。また、保持容量部、端子電極を形成する。この段階での断面図を図６（Ｃ）に示す。
【００９６】
こうして、薄膜トランジスタに画素電極を形成すると、ｎチャネル型薄膜トランジスタを有する表示装置の画素部を作製できる。本実施の形態で例示した薄膜トランジスタは、酸化物半導体層よりも電気伝導率が高いインジウム、ガリウム、及び亜鉛を含んだ導電性酸窒化物膜を用いたバッファ層を介して酸化物半導体層と第１の電極及び第２の電極が電気的に接続する構成を有しているので、安定動作が可能になる。それにより、表示装置の機能を高め、動作の安定化を図ることができる。すなわち、本実施の形態に示した工程に従えば、表示装置の機能を高め動作の安定化を図ったアクティブマトリクス型の表示装置用基板を作製できる。
【００９７】
（実施の形態３）
ここでは本発明の一態様として、実施の形態２と同様の方法で作製した２つのｎチャネル型の薄膜トランジスタを用いてインバータ回路を構成する例を以下に説明する。
【００９８】
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する。２つのｎチャネル型ＴＦＴを組み合わせてインバータ回路を形成する場合、エンハンスメント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合（以下、ＥＤＭＯＳ回路という）と、エンハンスメント型ＴＦＴ同士で形成する場合（以下、ＥＥＭＯＳ回路という）がある。なお、ｎチャネル型ＴＦＴのしきい値電圧が正の場合は、エンハンスメント型トランジスタと定義し、ｎチャネル型ＴＦＴのしきい値電圧が負の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うものとする。
【００９９】
画素部と駆動回路は、同一基板上に形成し、画素部においては、マトリクス状に配置したエンハンスメント型トランジスタを用いて画素電極への電圧印加のオン・オフを切り替える。この画素部に配置するエンハンスメント型トランジスタは、酸化物半導体を用いた本発明の一態様の薄膜トランジスタであり、その電気特性は、ゲート電圧±２０Ｖにおいて、オン・オフ比が１０９以上であるため、リーク電流が少なく、低消費電力駆動を実現することができる。
【０１００】
駆動回路のインバータ回路の断面構造を図２４（Ａ）に示す。図２４（Ａ）において、基板４００上に第１のゲート電極４０１及び第２のゲート電極４０２を設ける。第１のゲート電極４０１及び第２のゲート電極４０２の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０１０１】
例えば、第１のゲート電極４０１及び第２のゲート電極４０２に適用する導電膜としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。また、三層の積層構造としては、タングステン層または窒化タングステンと、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタンまたはチタン層とを積層した積層とすることが好ましい。
【０１０２】
また、第１のゲート電極４０１及び第２のゲート電極４０２を覆うゲート絶縁膜４０３上には、第１配線４０９、第２配線４１０、及び第３配線４１１を設け、第２の配線４１０は、ゲート絶縁膜４０３に形成されたコンタクトホール４０４を介して第２のゲート電極４０２と直接接続する。
【０１０３】
また、第１のゲート電極４０１と重なる位置に第１配線４０９及び第２配線４１０上にバッファ層（４０６ａ、４０６ｂ）を介して接する第１の酸化物半導体層４０５と、第２のゲート電極４０２と重なる位置に第２配線４１０及び第３配線４１１上にバッファ層（４０８ａ、４０８ｂ）を介して接する第２の酸化物半導体層４０７とを設ける。
【０１０４】
なお、第１の酸化物半導体層４０５または第２の酸化物半導体層４０７を形成する前に、インジウム、ガリウム、亜鉛、酸素及び窒素を含むバッファ層の表面とゲート絶縁膜４０３の露出した表面にプラズマ処理を行うことが好ましい。例えば、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜４０３の露出した表面及びコンタクトホール４０４の底面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。なお、逆スパッタ処理に曝されたゲート絶縁膜４０３やバッファ層（４０６ａ、４０６ｂ、４０８ａ、４０８ｂ）は、図２４（Ａ）に示すごとく、表面が削られてわずかに薄くなったり、端部が丸くなったりする場合がある。
【０１０５】
第１の薄膜トランジスタ４３０は、第１のゲート電極４０１と、ゲート絶縁膜４０３を介して第１のゲート電極４０１と重なる第１の酸化物半導体層４０５とを有し、第１配線４０９は、接地電位の電源線（接地電源線）である。この接地電位の電源線は、負の電圧ＶＤＬが印加される電源線（負電源線）としてもよい。
【０１０６】
また、第２の薄膜トランジスタ４３１は、第２のゲート電極４０２と、ゲート絶縁膜４０３を介して第２のゲート電極４０２と重なる第２の酸化物半導体層４０７とを有し、第３配線４１１は、正の電圧ＶＤＤが印加される電源線（正電源線）である。
【０１０７】
図２４（Ａ）に示すように、第１の酸化物半導体層４０５と第２の酸化物半導体層４０７の両方に電気的に接続する第２の配線４１０は、ゲート絶縁膜４０３に形成されたコンタクトホール４０４を介して第２の薄膜トランジスタ４３１の第２のゲート電極４０２と直接接続する。第２の配線４１０と第２のゲート電極４０２とを直接接続させることにより、良好なコンタクトを得ることができ、接触抵抗を低減することができる。第２のゲート電極４０２と第２配線４１０を他の導電膜、例えば透明導電膜を介して接続する場合に比べて、コンタクトホールの数の低減、コンタクトホールの数の低減による占有面積の縮小を図ることができる。
【０１０８】
また、駆動回路のインバータ回路の上面図を図２４（Ｃ）に示す。図２４（Ｃ）において、鎖線Ｚ１−Ｚ２で切断した断面が図２４（Ａ）に相当する。
【０１０９】
また、ＥＤＭＯＳ回路の等価回路を図２４（Ｂ）に示す。図２４（Ａ）及び図２４（Ｃ）に示す回路接続は、図２４（Ｂ）に相当し、第１の薄膜トランジスタ４３０をエンハンスメント型のｎチャネル型トランジスタとし、第２の薄膜トランジスタ４３１をデプレッション型のｎチャネル型トランジスタとする例である。
【０１１０】
同一基板上にエンハンスメント型のｎチャネル型トランジスタとデプレッション型のｎチャネル型トランジスタとを作製する方法は、例えば、第１の酸化物半導体層４０５と第２の酸化物半導体層４０７とを異なる材料や異なる成膜条件を用いて作製する。また、酸化物半導体層の上下にゲート電極を設けてしきい値制御を行い、一方のＴＦＴがノーマリーオンとなるようにゲート電極に電圧をかけ、もう一方のＴＦＴがノーマリーオフとなるようにしてＥＤＭＯＳ回路を構成してもよい。
【０１１１】
本実施の形態のインバータ回路はコンタクト抵抗が低減された薄膜トランジスタを用い、またコンタクトホールの数の低減により接触抵抗が低減されているため、動作特性が優れている。また、コンタクトホールの数の低減により、占有面積を縮小することができる。
【０１１２】
（実施の形態４）
本実施の形態では、本発明の半導体装置の一例である表示装置として電子ペーパーの例を示す。
【０１１３】
図７は、本発明の一態様を適用した表示装置の例としてアクティブマトリクス型の電子ペーパーを示す。表示装置に用いられる薄膜トランジスタ５８１としては、実施の形態１と同様に作製でき、ソース電極層及びドレイン電極層と酸化物半導体層の接触抵抗が小さく動作の安定性に優れた薄膜トランジスタである。
【０１１４】
図７の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０１１５】
薄膜トランジスタ５８１のソース電極層又はドレイン電極層は、第１の電極層５８７と絶縁層５８５に形成された開口を介して接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には、黒色領域５９０ａと白色領域５９０ｂと、黒色領域５９０ａと白色領域５９０ｂの周りに設けられ液体で満たされているキャビティ５９４とを有する球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図７参照。）。なお、図７において５８０は基板、５８３は層間絶縁膜、５８４は保護膜、５９６は基板である。
【０１１６】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能である。従って、例えば電源供給源となる電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０１１７】
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した電子ペーパーを作製できる。本実施例の電子ペーパーは動作の安定性に優れた薄膜トランジスタを搭載しているため信頼性が高い。
【０１１８】
本実施の形態は、実施の形態１または２に記載した構成と適宜組み合わせて実施することが可能である。
【０１１９】
（実施の形態５）
本実施の形態では、本発明の半導体装置の一例である表示装置として、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について図８乃至図１３を用いて以下に説明する。
【０１２０】
同一基板上に配置する薄膜トランジスタは、その一例として実施の形態１または２と同様に形成する。また、形成した薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
【０１２１】
本発明の半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図８（Ａ）に示す。図８（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
【０１２２】
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応してマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうちいずれか一）と接続される。
【０１２３】
また、実施の形態１または２と同様の方法で形成できる薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図９を用いて説明する。
【０１２４】
図９に示す信号線駆動回路の一例は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを有する。
【０１２５】
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される。
【０１２６】
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信号が入力される。
【０１２７】
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。
【０１２８】
次に、図９に一例を示した信号線駆動回路の動作について、図１０のタイミングチャートを参照して説明する。なお、図１０のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分割されている。さらに、図９の信号線駆動回路は、他の行の走査線が選択されている場合でも図１０と同様の動作をする。
【０１２９】
なお、図１０のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について示している。
【０１３０】
なお、図１０のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５７２１＿Ｊを示している。
【０１３１】
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋１とする。
【０１３２】
図１０に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１３３】
以上のことから、図９の信号線駆動回路は、１ゲート選択期間を３つに分割することで、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力することができる。したがって、図９の信号線駆動回路は、ドライバＩＣ５６０１が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすることができる。接続数が約１／３になることによって、図９の信号線駆動回路は、信頼性、歩留まりなどを向上できる。
【０１３４】
なお、図９のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
【０１３５】
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は３つのサブ選択期間に分割されることが望ましい。
【０１３６】
別の例として、図１１のタイミングチャートに示すように、１つの選択期間をプリチャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３のサブ選択期間Ｔ３に分割してもよい。さらに、図１１のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１１に示すように、プリチャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１３７】
以上のことから、図１１のタイミングチャートを適用した図９の信号線駆動回路は、サブ選択期間の前にプリチャージ期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１１において、図１０と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
【０１３８】
また、走査線駆動回路の構成の一例について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極層が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１３９】
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１２及び図１３を用いて説明する。
【０１４０】
図１２にシフトレジスタの回路構成を示す。図１２に示すシフトレジスタは、フリップフロップ５７０１＿ｉ〜５７０１＿ｎという複数のフリップフロップ（フリップフロップ５７０１＿１〜５７０１＿ｎ）で構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。
【０１４１】
図１２のシフトレジスタの接続関係について説明する。図１２のシフトレジスタは、ｉ段目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれか一）は、図１３に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に接続され、図１３に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され、図１３に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１３に示した第６の配線５５０６が第５の配線５７１５に接続される。
【０１４２】
また、図１３に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、図１３に示した第５の配線５５０５が第４の配線５７１４に接続される。
【０１４３】
ただし、１段目のフリップフロップ５７０１＿１の図１３に示す第１の配線５５０１は第１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１３に示す第２の配線５５０２は第６の配線５７１６に接続される。
【０１４４】
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第２の電源線と呼んでもよい。
【０１４５】
次に、図１２に示すフリップフロップの詳細について、図１３に示す。図１３に示すフリップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。
【０１４６】
次に、図１３に示すフリップフロップの接続構成について、以下に示す。
【０１４７】
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソース電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
【０１４８】
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
【０１４９】
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極層に接続され、第３の薄膜トランジスタ５５７３のゲート電極層が第５の配線５５０５に接続される。
【０１５０】
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極層に接続され、第４の薄膜トランジスタ５５７４のゲート電極層が第１の薄膜トランジスタ５５７１のゲート電極層に接続される。
【０１５１】
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極層に接続され、第５の薄膜トランジスタ５５７５のゲート電極層が第１の配線５５０１に接続される。
【０１５２】
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極層に接続され、第６の薄膜トランジスタ５５７６のゲート電極層が第２の薄膜トランジスタ５５７２のゲート電極層に接続される。
【０１５３】
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極層に接続され、第７の薄膜トランジスタ５５７７のゲート電極層が第２の配線５５０２に接続される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極層に接続され、第８の薄膜トランジスタ５５７８のゲート電極層が第１の配線５５０１に接続される。
【０１５４】
なお、第１の薄膜トランジスタ５５７１のゲート電極層、第４の薄膜トランジスタ５５７４のゲート電極層、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極層、第３の薄膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、第６の薄膜トランジスタ５５７６のゲート電極層及び第８の薄膜トランジスタ５５７８の第２の電極の接続箇所をノード５５４４とする。
【０１５５】
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５５０４を、それぞれ第１の信号線、第２の信号、第３の信号線、第４の信号線と呼んでもよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線と呼んでもよい。
【０１５６】
また、信号線駆動回路及び走査線駆動回路を、実施の形態１または２と同様の方法で形成できるｎチャネル型ＴＦＴのみをつかって作製することも可能である。実施の形態１または２と同様の方法で形成できるｎチャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。例えば、実施の形態１または２と同様の方法で形成できるｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させることが出来るため、フレーム周波数を高くすること、または、黒画面挿入などを実現することが出来る。
【０１５７】
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することができる。また、複数の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利である。
【０１５８】
また、本発明を適用した半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図８（Ｂ）に示す。
【０１５９】
図８（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４０３とを有する。
【０１６０】
図８（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。
【０１６１】
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。
【０１６２】
なお、図８（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴを配置する場合、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力される信号を第１走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの画素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するのに用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。
【０１６３】
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態１または２と同様の方法で形成できるｎチャネル型ＴＦＴのみで作製することも可能である。
【０１６４】
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０１６５】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０１６６】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶表示装置が必要とする偏光板や対向基板を必要としないため、厚さや重さが半減する。
【０１６７】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０１６８】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実実施の形態１または２と同様の方法で形成できる薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
【０１６９】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０１７０】
以上の工程により、酸化物半導体層よりも電気伝導率が高い導電性酸窒化物層を設けたことで、機能を高め動作が安定化した薄膜トランジスタを搭載した信頼性の高い表示装置を作製することができる。
【０１７１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１７２】
（実施の形態６）
本実施の形態では、本発明の半導体装置の一例として、実施の形態１または２と同様に形成した薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、実施の形態１または２と同様に形成した薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１７３】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０１７４】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一態様は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極層のみが形成された状態であっても良いし、画素電極層となる導電膜を成膜した後であって、エッチングして画素電極層を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０１７５】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１７６】
本実施の形態では、本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１４を用いて説明する。図１４は、第１の基板４００１上に実施の形態２と同様に形成した薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図１４（Ｂ）は、図１４（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０１７７】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１と第２の基板４００６によって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０１７８】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１４（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１４（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１７９】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１４（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
【０１８０】
薄膜トランジスタ４０１０、４０１１は、例えば実施の形態１または２に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
【０１８１】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０１８２】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０１８３】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と導電性粒子を介して電気的に接続される。なお、導電性粒子はシール材４００５に含有させる。
【０１８４】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８を形成する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０１８５】
なお本実施の形態は透過型液晶表示装置の例であるが、本発明の一態様は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
【０１８６】
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
【０１８７】
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、実施の形態２で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
【０１８８】
本実施の形態では、保護膜として積層構造の絶縁層４０２０を形成する。本実施の形態では、絶縁層４０２０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。
【０１８９】
また、本実施の形態では、絶縁層４０２０の二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
【０１９０】
また、保護膜を形成した後に、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層のアニール（３００℃〜４００℃）を行ってもよい。
【０１９１】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。シロキサン系樹脂は、置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
【０１９２】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。
【０１９３】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で同時に、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶縁層４０２１の焼成工程とインジウム、ガリウム、及び亜鉛を含む酸化物半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０１９４】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０１９５】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極層は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１９６】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０１９７】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４と、画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１９８】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０１９９】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０２００】
また図１４においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０２０１】
図１５は、本発明の一態様を適用して作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
【０２０２】
図１５は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０２０３】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。
【０２０４】
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した表示装置を作製できる。本実施の形態の液晶表示装置は動作の安定性に優れた薄膜トランジスタを搭載しているため信頼性が高い。
【０２０５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２０６】
（実施の形態７）
本実施の形態では、本発明の半導体装置の一例として発光表示装置を示す。表示装置の有する表示素子としては、本実施の形態ではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２０７】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２０８】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、本実施の形態では、発光素子として有機ＥＬ素子を用いて説明する。
【０２０９】
図１６は、本発明の一態様を適用した半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０２１０】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。本実施の形態では実施の形態１または２で示したインジウム、ガリウム、及び亜鉛を含む酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０２１１】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極層）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０２１２】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２１３】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極層との間で容量が形成されていてもよい。
【０２１４】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２１５】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１６と同じ画素構成を用いることができる。
【０２１６】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２１７】
なお、図１６に示す画素構成は、これに限定されない。例えば、図１６に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２１８】
次に、発光素子の構成について、図１７を用いて説明する。本実施の形態では、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１７（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す薄膜トランジスタと同様に作製できる。
【０２１９】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側の面及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様の画素構成はどの射出構造の発光素子にも適用することができる。
【０２２０】
上面射出構造の発光素子について図１７（Ａ）を用いて説明する。
【０２２１】
図１７（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が発光層７００４に対して陽極７００５側（基板とは反対側）に抜ける場合の、画素の断面図を示す。図１７（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
【０２２２】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１７（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
【０２２３】
次に、下面射出構造の発光素子について図１７（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が発光層に対して陰極７０１３側（基板側）に射出する場合の、画素の断面図を示す。図１７（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１７（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１７（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０２２４】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１７（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
【０２２５】
次に、両面射出構造の発光素子について、図１７（Ｃ）を用いて説明する。図１７（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１７（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１７（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
【０２２６】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１７（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２２７】
なお、本実施の形態では、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２２８】
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２２９】
なお本実施の形態で示す半導体装置は、図１７に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【０２３０】
次に、本発明の半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１８を用いて説明する。図１８（Ａ）は第１の基板上に実施の形態１と同様に形成したインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いた薄膜トランジスタと、発光素子を第１の基板と第２の基板との間にシール材によって封止したパネルの上面図であり、図１８（Ｂ）は、図１８（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２３１】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２３２】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１８（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０２３３】
薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタであり、実施の形態１に示す薄膜トランジスタを適用することができる。
【０２３４】
また発光素子４５１１が有する画素電極層である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２３５】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２３６】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０２３７】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０２３８】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０２３９】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０２４０】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０２４１】
発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２４２】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いる。
【０２４３】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２４４】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１８の構成に限定されない。
【０２４５】
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した表示装置を作製できる。本実施例の発光表示装置（表示パネル）は動作の安定性に優れた薄膜トランジスタを搭載しているため信頼性が高い。
【０２４６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２４７】
（実施の形態８）
本発明の一態様の表示装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１９、図２０に示す。
【０２４８】
図１９（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適用した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０２４９】
また、図１９（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
【０２５０】
また、図２０は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２５１】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２０では表示部２７０５）に文章を表示し、左側の表示部（図２０では表示部２７０７）に画像を表示することができる。
【０２５２】
また、図２０では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２５３】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２５４】
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した表示装置を作製できる。動作の安定性に優れた薄膜トランジスタを搭載した表示装置は信頼性が高い。
【０２５５】
（実施の形態９）
本発明の一態様に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０２５６】
図２１（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、本実施の形態では、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０２５７】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０２５８】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２５９】
図２１（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０２６０】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０２６１】
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０２６２】
図２２（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２２（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２２（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２２（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０２６３】
図２２（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
【０２６４】
図２３は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
【０２６５】
図２３に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０２６６】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０２６７】
例えば、電話を掛ける、或いはメールを作製する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０２６８】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０２６９】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２７０】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０２７１】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２７２】
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した表示装置を作製できる。以上の電子機器は動作の安定性に優れた薄膜トランジスタを搭載しているため、信頼性が高い。
【０２７３】
（実施の形態１０）
本実施の形態では、酸化物半導体を半導体層として用いた薄膜トランジスタを作製する場合において、酸化物半導体膜のパターニングの際に生じるエッチングの廃液から酸化物半導体を再生して、再利用する方法について説明する。
【０２７４】
図２５、２６に再利用サイクルについて示す。
【０２７５】
まず、図２５の工程１（７１０１）において、酸化物半導体膜をスパッタリング法、またはパルスレーザ蒸着法（レーザパルス蒸着法）により成膜する。図２６（Ａ）（Ｂ）に成膜時の具体的な一例を示す。図２６（Ａ）では、基板７２０１上にゲート電極７２０２およびゲート絶縁膜７２０３が形成されており、ゲート絶縁膜７２０３上にスパッタリング法を用いて酸化物半導体膜７２０５が形成される（図２６（Ｂ）。）。このとき用いるターゲット７２０４は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットであり、組成比としては、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５なるターゲットを用いることができる。
【０２７６】
次に、図２５の工程２（７１０２）において、酸化物半導体膜のパターニングを行う。図２６（Ｃ）に示すようにフォトマスクを用いて形成したレジストマスク７２０６を用い、ウェットエッチング法により酸化物半導体膜７２０５の不要な部分を除去する。なお、本明細書中におけるバッファ層のエッチングを同時に行っても良い。これにより、所望の形状の酸化物半導体膜７２０７を得ることができる。
【０２７７】
次に、図２５の工程３（７１０３）において、工程２（７１０２）で生じたエッチングの廃液を回収する（図２６（Ｅ）。）。なお、エッチングの廃液を回収する際には、エッチング廃液を中和しておいてもよい。作業性の良さを考慮すると、中和されたエッチング廃液を処理する方が安全性が高く好ましいためである。
【０２７８】
次に、図２５の工程４（７１０４）において、エッチング廃液から水分を除去する固体化処理を行い、固体物７２０９を得る（図２６（Ｆ）。）。なお、水分を除去するためには、エッチング廃液を加熱すればよい。また、固体物７２０９を得た後、後の工程において再生するターゲットの組成比が所望の組成比となるように組成分析等を行った上で不足成分を追加するなどして組成比の調整を行う。
【０２７９】
次に、図２５の工程５（７１０５）において、固体物７２０９を所望の形状のダイスに入れ、加圧および焼成することにより、焼結体７２１０を得る。さらに、焼結体７２１０を接着剤によりバッキングプレート７２１１に貼り付けることにより、ターゲット７２１２を形成する（図２６（Ｇ）。）。ただし、焼成温度は、７００℃以上が好ましい。また、膜厚は５ｎｍ以上１０ｎｍ以下とするのが好ましい。なお、図２５の工程４（７１０４）において、Ｉｎ、Ｇａ、及びＺｎの組成比を調整しているため、所望の組成比を有するターゲット７２１２を得ることができる。
【０２８０】
なお、得られたターゲット７２１２は、図２５の工程１（７１０１）における成膜時に用いることができる。
【０２８１】
以上により、酸化物半導体を半導体層として用いた薄膜トランジスタを作製する場合におけるエッチングの廃液から酸化物半導体を再生して、再利用することができる。
【０２８２】
なお、酸化物半導体に含まれているインジウムやガリウムは、希少価値のある金属であることが知られていることから、本実施の形態に示す再利用方法を用いることにより、省資源化を図ることができると共に酸化物半導体を用いて形成される製品のコストダウンを図ることができる。
【符号の説明】
【０２８３】
１００ 基板
１０２ ゲート絶縁膜
１０３ 酸化物半導体膜
１０４ 導電性酸窒化物膜
１０５ 導電膜
１０９ 層間絶縁膜
１１１ ゲート電極
１１３ 酸化物半導体層
１１４ バッファ層
１１４ａ バッファ層
１１４ｂ バッファ層
１１５ａ 電極
１１５ｂ 電極
１１８ 配線
１２３ 容量配線
１２６ コンタクトホール
１２８ 画素電極
１３１ レジストマスク
１３２ レジストマスク
１５０ 薄膜トランジスタ
１５１ 薄膜トランジスタ
４００ 基板
４０１ ゲート電極
４０２ ゲート電極
４０３ ゲート絶縁膜
４０４ コンタクトホール
４０５ 酸化物半導体層
４０７ 酸化物半導体層
４０９ 配線
４１０ 配線
４１１ 配線
４３０ 薄膜トランジスタ
４３１ 薄膜トランジスタ
５８１ 薄膜トランジスタ
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 信号線駆動回路
５４００ 基板
５４０１ 画素部
５４０２ 走査線駆動回路
５４０３ 信号線駆動回路
５４０４ 走査線駆動回路
５５０１ 配線
５５０２ 配線
５５０３ 配線
５５０４ 配線
５５０５ 配線
５５０６ 配線
５５４３ ノード
５５４４ ノード
５５７１ 薄膜トランジスタ
５５７２ 薄膜トランジスタ
５５７３ 薄膜トランジスタ
５５７４ 薄膜トランジスタ
５５７５ 薄膜トランジスタ
５５７６ 薄膜トランジスタ
５５７７ 薄膜トランジスタ
５５７８ 薄膜トランジスタ
５６０１ ドライバＩＣ
５６０２ スイッチ群
５６０３ａ 薄膜トランジスタ
５６０３ｂ 薄膜トランジスタ
５６０３ｃ 薄膜トランジスタ
５６１１ 配線
５６１２ 配線
５６１３ 配線
５６２１ 配線
５７０１ フリップフロップ
５７０３ａ タイミング
５７０３ｂ タイミング
５７０３ｃ タイミング
５７１１ 配線
５７１２ 配線
５７１３ 配線
５７１４ 配線
５７１５ 配線
５７１６ 配線
５７１７ 配線
５７２１ 信号
５８０３ａ タイミング
５８０３ｂ タイミング
５８０３ｃ タイミング
５８２１ 信号
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ 駆動用ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
７２０１ 基板
７２０２ ゲート電極
７２０３ ゲート絶縁膜
７２０４ ターゲット
７２０５ 酸化物半導体膜
７２０６ レジストマスク
７２０７ 酸化物半導体膜
７２０９ 固体物
７２１０ 焼結体
７２１１ バッキングプレート
７２１２ ターゲット
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 入力手段（操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
【技術分野】
【０００１】
本発明はチャネル形成領域に酸化物半導体膜を用いた半導体装置およびその作製方法に関する。例えば、薄膜トランジスタや、薄膜トランジスタを有する液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および半導体素子を利用する電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、マトリクス状に配置された表示画素毎に薄膜トランジスタ（以下、ＴＦＴという）からなるスイッチング素子を設けたアクティブマトリクス型の表示装置（液晶表示装置や発光表示装置や電気泳動式表示装置）が盛んに開発されている。アクティブマトリクス型の表示装置は、画素（又は１ドット）毎にスイッチング素子が設けられており、画素数が増えた場合に単純マトリクス方式に比べて低電圧駆動できるので有利である。
【０００４】
また、チャネル形成領域に酸化物半導体を用いて薄膜トランジスタ（ＴＦＴ）などを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、チャネル形成領域にＺｎＯを用いる薄膜トランジスタや、チャネル形成領域にインジウム、ガリウム、及び亜鉛を含む酸化物を用いる薄膜トランジスタをその例に挙げることができる。また、透光性を有する基板上に、これらのチャネル形成領域に酸化物半導体を用いた薄膜トランジスタを形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１、特許文献２などで開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
チャネル形成領域に酸化物半導体を用いる薄膜トランジスタには、動作速度が速く、製造工程が比較的簡単であり、十分な信頼性であることが求められている。
【０００７】
薄膜トランジスタを形成するにあたり、ソース電極及びドレイン電極を含む導電層は、低抵抗な金属材料を用いる。特に、大面積の表示を行う表示装置を製造する際、配線の抵抗による信号の遅延問題が顕著になってくる。従って、配線や電極の材料としては、電気抵抗値の低い金属材料を用いることが望ましい。しかし、金属材料からなるソース電極及びドレイン電極と、酸化物半導体層とが直接接する薄膜トランジスタ構造とすると、コンタクト抵抗が高くなる恐れがある。なお、コンタクト抵抗が高くなる原因は、ソース電極及びドレイン電極と、酸化物半導体層との接触面でショットキー接合が形成されることが要因の一つと考えられる。
【０００８】
本発明の一態様は、チャネル形成領域の酸化物半導体層とソース電極及びドレイン電極のコンタクト抵抗を低減した半導体装置およびその作製方法を提供することを課題の一つとする。
【０００９】
また、酸化物半導体を用いる半導体装置の電気特性のバラツキを低減することも課題の一つとする。例えば、液晶表示装置や有機発光素子を用いた表示装置においては、その半導体装置のトランジスタ特性のバラツキに起因する表示ムラが発生する恐れがある。特に、発光素子を有する表示装置においては、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置される発光素子に電流を供給するＴＦＴ）のオン電流（Ｉｏｎ）のバラツキが大きい場合、画素に配置された発光素子の発光輝度にバラツキが生じる恐れがある。以上、本発明の一態様は上記課題の少なくとも一つを解決することを目的とする。
【課題を解決するための手段】
【００１０】
本明細書中で用いる酸化物半導体の一例は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される。当該酸化物半導体からなる薄膜をチャネル形成領域に用いて薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においてはこの薄膜をインジウム、ガリウム、及び亜鉛を含む酸化物半導体膜もしくはＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜に含まれるナトリウム（Ｎａ）の濃度は５×１０１８／ｃｍ３以下、好ましくは１×１０１８／ｃｍ３以下である。
【００１１】
また、インジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを、窒素ガスを含む雰囲気中でスパッタリングして、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜を成膜し、さらに当該酸窒化物膜を加熱処理することにより、優れた導電膜を得ることができる。
【００１２】
そこで、チャネル形成領域にインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用い、当該酸化物半導体層とソース電極およびドレイン電極の間にインジウム、ガリウム、及び亜鉛を含む酸窒化物を含むバッファ層を挿入して、薄膜トランジスタのコンタクト抵抗を低減すればよい。
【００１３】
なお、インジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを、窒素ガスを含む雰囲気中でスパッタリングして成膜した、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜において、成膜雰囲気中の窒素ガス濃度が高いほど、当該酸窒化物膜の組成に占める窒素の割合が増加し、酸素の割合が減少する。このことから、窒素原子は主に酸素原子を置換しており、価数の異なる窒素原子が酸素原子を置換することで導電性を発現していると言える。
【００１４】
本発明の半導体装置の一様態は、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層を有する半導体装置であって、半導体層とソース電極及びドレイン電極との間にインジウム、ガリウム、亜鉛、酸素及び窒素を含むバッファ層を設けた薄膜トランジスタおよびその作製方法を含むことを要旨とする。
【００１５】
本発明の一態様は、ゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上でゲート電極と重畳する酸化物半導体層と、酸化物半導体層上でゲート電極と端部が重畳する第１電極及び第２電極を有する。また、酸化物半導体層と第１電極に接してその間に第１バッファ層を有し、酸化物半導体層と第２電極に接してその間に第２バッファ層を有する。そして、第１バッファ層及び第２バッファ層がインジウム、ガリウム、亜鉛、酸素及び窒素を含む薄膜トランジスタである。
【００１６】
また本発明の一態様は、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上でゲート電極と端部が重畳する第１電極及び第２電極と、第１電極上に第１バッファ層と、第２電極上に第２バッファ層と、第１電極及び第２電極の端部に重畳する酸化物半導体層を有する。また、酸化物半導体層は第１電極及び第２電極の側面と、第１バッファ層及び第２バッファ層の上面と側面に接し、第１バッファ層及び第２バッファ層がインジウム、ガリウム、亜鉛、酸素及び窒素を含む薄膜トランジスタである。
【００１７】
また本発明の一態様は、バッファ層が含む酸素（Ｏ）に対する窒素（Ｎ）の割合（Ｎ／Ｏ）が、５原子％以上８０原子％以下である上記の薄膜トランジスタである。
【００１８】
また本発明の一態様は、酸化物半導体層がインジウム、ガリウム、亜鉛を含む、上記の薄膜トランジスタである。
【００１９】
また本発明の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極と重畳するインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を形成し、酸化物半導体層上にバッファ層を形成し、バッファ層上に第１電極及び第２電極を形成する半導体装置の作製方法である。なお、バッファ層は窒素ガスを含む雰囲気でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットをスパッタリングして形成する。
【００２０】
また本発明の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極と端部が重畳する第１電極及び第２電極を形成し、第１電極及び第２電極上にバッファ層を形成し、バッファ層上にインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を形成する半導体装置の作製方法である。なお、バッファ層は窒素ガスを含む雰囲気でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットをスパッタリングして形成する。
【発明の効果】
【００２１】
本発明の一態様によって、寄生抵抗が小さくオン・オフ比の高い薄膜トランジスタを得ることができる。よって、電気特性が高く信頼性のよい半導体装置を提供できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一態様の半導体装置を説明する上面図及び断面図。
【図２】本発明の一態様の半導体装置の作製工程を説明する断面図。
【図３】本発明の一態様の半導体装置の作製工程を説明する断面図。
【図４】本発明の一態様の半導体装置を説明する上面図及び断面図。
【図５】本発明の一態様の半導体装置の作製工程を説明する断面図。
【図６】本発明の一態様の半導体装置の作製工程を説明する断面図。
【図７】本発明の一態様の電子ペーパーの断面図。
【図８】本発明の一態様の半導体装置のブロック図を説明する図。
【図９】信号線駆動回路の構成を説明する図。
【図１０】信号線駆動回路の動作を説明するタイミングチャート。
【図１１】信号線駆動回路の動作を説明するタイミングチャート。
【図１２】シフトレジスタの構成を説明する図。
【図１３】図１１に示すフリップフロップの接続構成を説明する図。
【図１４】本発明の一態様の半導体装置を説明する上面図及び断面図。
【図１５】本発明の一態様の半導体装置を説明する断面図。
【図１６】本発明の一態様の半導体装置の画素等価回路を説明する図。
【図１７】本発明の一態様の半導体装置を説明する図。
【図１８】本発明の一態様の半導体装置を説明する上面図及び断面図。
【図１９】電子ペーパーの使用形態の例を説明する図。
【図２０】電子書籍の一例を示す外観図。
【図２１】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図２２】遊技機の例を示す外観図。
【図２３】携帯電話機の一例を示す外観図。
【図２４】（Ａ）本発明の一態様の半導体装置の断面図、（Ｂ）等価回路図、（Ｃ）上面図。
【図２５】エッチング廃液中に含まれる酸化物半導体の再利用サイクルを説明する図。
【図２６】エッチング廃液中に含まれる酸化物半導体を再利用する工程を説明する図。
【発明を実施するための形態】
【００２３】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２４】
（実施の形態１）
本実施の形態では、半導体装置の薄膜トランジスタおよびその作製工程について説明する。具体的には薄膜トランジスタを有する表示装置の画素部の作製工程について説明する。
【００２５】
図１に本実施の形態の薄膜トランジスタを示す。図１（Ａ）は上面図であり、図１（Ｂ）は図１（Ａ）におけるＡ１−Ａ２およびＢ１−Ｂ２で切断した断面図である。
【００２６】
図１に示す薄膜トランジスタ１５０の酸化物半導体層１１３は、相対する第１電極１１５ａ及び第２電極１１５ｂの下にゲート絶縁膜を介してゲート電極１１１を被覆するように設けられている。すなわち酸化物半導体層１１３は、ゲート電極１１１と重畳し、ゲート絶縁膜１０２の上面部とバッファ層（１１４ａ、１１４ｂ）の下面部と接するように設けられている。ここで、バッファ層１１４ａは第１電極１１５ａと酸化物半導体層１１３の間に積層され、同様に、バッファ層１１４ｂは第２電極１１５ｂと酸化物半導体層１１３の間に積層された構成を有している。
【００２７】
酸化物半導体層はＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜からなる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の組成比は成膜条件により変化する。金属酸化物の組成比をＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲット（金属元素の組成比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５）を用い、スパッタリング法により成膜する。ここで、アルゴンガス流量を４０ｓｃｃｍとした成膜条件を条件１とし、アルゴンガス流量を１０ｓｃｃｍ、酸素流量を５ｓｃｃｍとした成膜条件を条件２とする。
【００２８】
異なる成膜条件で成膜した酸化物半導体膜の組成比を誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ ： Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定したところ、代表的な酸化物半導体膜の組成比は、条件１で成膜した場合はＩｎＧａ０．９５Ｚｎ０．４１Ｏ３．３３であり、条件２で成膜した場合は、ＩｎＧａ０．９４Ｚｎ０．４０Ｏ３．３１である。
【００２９】
また、測定方法をラザフォード後方散乱分析法（ＲＢＳ ： Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）に変えて定量化した代表的な酸化物半導体膜の組成比は、条件１で成膜した場合はＩｎＧａ０．９３Ｚｎ０．４４Ｏ３．４９であり、条件２で成膜した場合はＩｎＧａ０．９２Ｚｎ０．４５Ｏ３．８６である。
【００３０】
なお、スパッタリング法で成膜した酸化物半導体膜は、２００℃〜５００℃、代表的には３００〜４００℃で１０分〜１００分の熱処理が施される。Ｘ線回折法（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）による分析では、アモルファス構造が観察され、非単結晶膜である。
【００３１】
バッファ層１１４ａは酸化物半導体層１１３と第１電極１１５ａに接してその間に設けられ、バッファ層１１４ｂは酸化物半導体層１１３と第２電極１１５ｂに接してその間に設けられている。また、バッファ層（１１４ａ、１１４ｂ）はインジウム、ガリウム、及び亜鉛を含む酸窒化物からなり、酸化物半導体層１１３よりも高い電気伝導率を有している。それゆえ、本形態の薄膜トランジスタ１５０においてバッファ層（１１４ａ、１１４ｂ）は、トランジスタのソース領域及びドレイン領域と同様の機能を発現する。
【００３２】
このように、酸化物半導体層１１３と第１電極１１５ａとの間及び酸化物半導体層１１３と第２電極１１５ｂとの間に、酸化物半導体層よりも電気伝導率が高いバッファ層（１１４ａ、１１４ｂ）を設けることで、薄膜トランジスタ１５０を安定に動作させることができる。また、接合リークが低減し薄膜トランジスタ１５０の特性を向上できる。
【００３３】
次に、図１（Ａ）、（Ｂ）の薄膜トランジスタ１５０の作製方法を図２及び図３を用いて説明する。
【００３４】
図２（Ａ）において、基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。例えば、成分比としてホウ酸（Ｂ２Ｏ３）よりも酸化バリウム（ＢａＯ）を多く含み、歪み点が７３０℃以上のガラス基板を用いると好ましい。酸化物半導体層を７００℃程度の高温で熱処理する場合でも、ガラス基板が歪まないで済むからである。
【００３５】
また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板１００がマザーガラスの場合、基板の大きさは、第１世代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、第６世代１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等を用いることができる。
【００３６】
また、基板１００上に下地膜として絶縁膜を形成してもよい。下地膜としては、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜を単層、又は積層して形成すればよい。
【００３７】
次に、ゲート電極１１１を含むゲート配線と容量配線および端子部となる導電膜を成膜する。導電膜は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）などを用いることができる。中でもアルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが、アルミニウム単体では耐熱性が劣り、また腐蝕しやすい等の課題があるので耐熱性導電性材料と組み合わせて導電膜を形成する。
【００３８】
導電膜としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、炭素（Ｃ）、又はシリコン（Ｓｉ）などの元素が添加されたアルミニウムを主成分とする膜、これらの元素を主成分とする合金材料、もしくは化合物が添加されたアルミニウム合金を用いることが好ましい。
【００３９】
また、低抵抗な導電膜上に耐熱性導電材料からなる導電膜を積層して用いることもできる。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
【００４０】
また、透明導電膜でもよく、材料としては酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、珪素もしくは酸化珪素を含有したインジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛などを用いることもできる。
【００４１】
ゲート電極１１１となる導電膜は、スパッタリング法や真空蒸着法により、厚さ５０ｎｍ以上３００ｎｍ以下で形成する。ゲート電極１１１となる導電膜の厚さを３００ｎｍ以下とすることで、後に形成される半導体膜や配線の段切れ防止が可能である。また、ゲート電極１１１となる導電膜の厚さを５０ｎｍ以上とすることで、ゲート電極１１１の抵抗を低減することが可能であり、大面積化が可能である。
【００４２】
なお、本実施の形態では基板１００全面に導電膜としてアルミニウムを第１成分とする膜とチタン膜をスパッタリング法により積層して成膜する。
【００４３】
次いで、本実施の形態における第１のフォトマスクを用いて形成したレジストマスクを使い、基板１００上に形成された導電膜の不要な部分をエッチングして除去して配線及び電極（ゲート電極１１１を含むゲート配線、容量配線、及び端子）を形成する。このとき少なくともゲート電極１１１の端部にテーパー形状が形成されるようにエッチングする。
【００４４】
次にゲート絶縁膜１０２を形成する。ゲート絶縁膜１０２として利用できる絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化マグネシウム膜、酸化イットリウム膜、酸化ハフニウム膜、酸化タンタル膜をその例に挙げることができる。
【００４５】
ここで酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
【００４６】
ゲート絶縁膜１０２は単層であっても、絶縁膜を２層または３層積層して形成してもよい。例えば、基板に接するゲート絶縁膜１０２を窒化珪素膜、または窒化酸化珪素膜を用いて形成すると、基板１００とゲート絶縁膜１０２の密着力が高まり、また、基板１００からの不純物が酸化物半導体層１１３に拡散するのを防止することが可能であり、さらにゲート電極１１１を含む導電層の酸化を防止できる。即ち、膜剥れを防止することができると共に、後に形成される薄膜トランジスタの電気特性を向上させることができる。
【００４７】
また、ゲート絶縁膜１０２の厚さは５０〜２５０ｎｍとする。ゲート絶縁膜１０２の厚さが５０ｎｍ以上であると、ゲート電極１１１を含む導電層の凹凸を被覆できるため好ましい。
【００４８】
本実施の形態では、ゲート絶縁膜１０２としてプラズマＣＶＤ法またはスパッタリング法により１００ｎｍの厚みの酸化珪素膜を成膜する。この段階での断面図を図２（Ａ）に示す。
【００４９】
次に、酸化物半導体膜を形成する前のゲート絶縁膜１０２にプラズマ処理を行ってもよい。本実施の形態では、基板を搬入したスパッタリング装置に酸素ガスとアルゴンガスを導入し、プラズマを発生させ、露出しているゲート絶縁膜１０２の表面に逆スパッタを行い、酸素ラジカル、酸素等を照射する。こうして、表面に付着しているゴミを除去する。
【００５０】
プラズマ処理を施したゲート絶縁膜１０２を大気に曝すことなく、その上に酸化物半導体膜を成膜する。プラズマ処理されたゲート絶縁膜１０２を大気に曝すことなく酸化物半導体膜を成膜することは、ゲート絶縁膜１０２と酸化物半導体膜の界面にゴミや水分を付着させない点で有効である。なお、酸化物半導体膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用いてもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャンバーと異なるチャンバーで成膜してもよい。
【００５１】
本実施の形態では、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、酸化物半導体膜を成膜する。成膜方法としてスパッタリング法を用い、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では酸化物半導体膜の膜厚は、１００ｎｍとする。
【００５２】
バッファ層はインジウム、ガリウム、及び亜鉛を含む導電性酸窒化物を用いる。バッファ層に用いるインジウム、ガリウム、及び亜鉛を含む酸窒化物中の酸素（Ｏ）に対する窒素（Ｎ）の割合（Ｎ／Ｏ）は、５原子％以上８０原子％以下の範囲、好ましくは、１０原子％以上５０原子％以下の範囲とする。バッファ層に用いるインジウム、ガリウム、及び亜鉛を含む導電性酸窒化物膜は、窒素を含む雰囲気でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを用いて、スパッタリング法により成膜し、加熱処理して形成できる。
【００５３】
本実施の形態では、直径１２インチのインジウム、ガリウム及び亜鉛を含む酸化物を焼結したターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴンおよび窒素の混合ガス雰囲気下で成膜する。酸窒化物膜の膜厚は２ｎｍ〜１００ｎｍとする。混合ガスの総流量を４０ｓｃｃｍとして、窒素ガスを１ｓｃｃｍから４０ｓｃｃｍの範囲で混合して成膜する。本実施の形態ではバッファ層に用いる導電性酸窒化物膜の膜厚は５ｎｍとする。
【００５４】
また、望ましくは酸化物半導体膜を成膜後に大気に曝すことなく、酸窒化物膜を連続して成膜する。本実施の形態では複数の成膜室がロードロック室で分離され、搬送室を介して接続されたマルチチャンバー型のスパッタリング装置を用いて、酸化物半導体膜と酸窒化物膜を異なる成膜室で成膜する形態を説明する。なお、同じ成膜室で成膜雰囲気を変えて酸化物半導体膜と酸窒化物膜を成膜することもできる。具体的には、アルゴン又は酸素を含む雰囲気下で酸化物半導体膜を成膜し、アルゴンおよび窒素の混合ガス雰囲気下で導電性酸窒化物膜を成膜することができる。また、同じ組成のターゲットを異なる成膜雰囲気でスパッタリングして、酸化物半導体膜と酸窒化物膜を作り分けることもできる。同じ成膜室で成膜雰囲気を変えて酸化物半導体膜と酸窒化物膜を作り分けると、基板を他の成膜室へ搬送する必要がないため、製造時間を短縮できるだけでなく、小型の成膜装置を利用できる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。
【００５５】
インジウム、ガリウム、及び亜鉛を含む酸窒化物膜に含まれる窒素の割合が少なすぎると、加熱処理を施してもキャリアの生成が不足するため、電気伝導率を十分に高めることができない。また、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜に含まれる窒素の割合が多すぎると、加熱処理を施しても欠陥が増えるため、電気伝導率を十分に高めることができない。このような理由から、バッファ層となるインジウム、ガリウム、及び亜鉛を含む酸窒化物膜の酸素（Ｏ）に対する窒素（Ｎ）の割合（Ｎ／Ｏ）には適正な範囲が存在する。
【００５６】
インジウム、ガリウム、及び亜鉛を含む酸窒化物膜は電気伝導率を高めるために成膜後に加熱処理を施す必要がある。加熱処理は２００℃〜６００℃、代表的には３００℃〜５００℃の加熱処理を行うことが好ましい。本実施の形態では炉に入れ、窒素雰囲気下または大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により酸窒化物膜を構成しているＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、導電性酸窒化物膜の熱処理は成膜後であればいつ行っても良い。例えば、後に実施する酸化物半導体膜への加熱処理が、導電性酸窒化物膜の熱処理を兼ねても良く、例えば後に形成する画素電極１２８の後に、導電性酸窒化物膜の熱処理を行ってもよい。
【００５７】
次に、第２のフォトマスクを用いて形成したレジストマスク１３１を使い、エッチングにより酸化物半導体膜およびバッファ層１１４となる酸窒化物膜の不要な部分を除去する。本実施の形態ではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不要な部分を除去する。なお、酸化物半導体膜およびバッファ層１１４となる酸窒化物膜のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。この段階での断面図を図２（Ｂ）に示す。
【００５８】
次に、バッファ層１１４とゲート絶縁膜１０２の上に、導電膜１０５をスパッタリング法や真空蒸着法で形成する。導電膜１０５の材料としては、ゲート電極１１１の説明で例示したものと同じ材料を使うことができる。また、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【００５９】
本実施の形態では、導電膜１０５としてＴｉ膜と、そのＴｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ−Ｎｄ）膜を積層し、さらにその上にＴｉ膜を成膜する３層構造とする。また、導電膜１０５は、２層構造としてもよく、アルミニウムを第１成分とする膜上にチタン膜を積層してもよい。また、導電膜１０５は、シリコンを含むアルミニウムを第１成分とする膜からなる単層構造や、チタン膜の単層構造としてもよい。この段階での断面図を図２（Ｃ）に示す。
【００６０】
次に、第３のフォトマスクを用いて形成したレジストマスク１３２を使い、エッチングにより導電膜１０５の不要な部分を除去して配線及び電極（信号線、容量配線、第１電極１１５ａ及び第２電極１１５ｂを含む電極及び端子）を形成する（図３（Ａ）参照）。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。本実施の形態では、ＳｉＣｌ４とＣｌ２とＢＣｌ３の混合ガスを反応ガスとしたドライエッチングによりＡｌ膜とＴｉ膜を順次積層した導電膜をエッチングして第１電極１１５ａ及び第２電極１１５ｂを形成する。
【００６１】
次に、導電膜１０５のエッチングと同じレジストマスク１３２を用いて、バッファ層１１４をエッチングする。本実施の形態では導電膜のエッチングに引き続きドライエッチングにより、不要な部分を除去してバッファ層１１４ａ、１１４ｂを形成する。なお、ここでのエッチングはドライエッチングに限定されず、ウェットエッチングを用いてもよい。ウェットエッチングは例えばＩＴＯ０７Ｎ（関東化学社製）を用いることができる。また、エッチング条件にもよるがバッファ層１１４のエッチング工程において、酸化物半導体層１１３の露出領域も一部エッチングされる。よってバッファ層１１４ａ、１１４ｂと重なっていない酸化物半導体層１１３の一部は図３（Ａ）に示すように膜厚の薄い領域となる。
【００６２】
次いで露出した酸化物半導体層１１３にプラズマ処理を行う。プラズマ処理を行うことにより、酸化物半導体層１１３に生じたエッチングによるダメージを回復することができる。プラズマ処理はＯ２、Ｎ２Ｏ、好ましくは酸素を含むＮ２、酸素を含むＨｅ、または酸素を含むＡｒ雰囲気下で行うことが好ましい。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。なお、プラズマ処理は、無バイアスで行うことが好ましい。
【００６３】
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。本実施の形態では炉に入れ、窒素雰囲気下または大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により酸化物半導体膜を構成しているＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、熱処理を行うタイミングは、酸化物半導体膜の成膜後であれば特に限定されず、例えば後に形成する画素電極１２８の後に行ってもよい。
【００６４】
以上の工程で酸化物半導体層１１３をチャネル形成領域とする薄膜トランジスタ１５０が作製できる。
【００６５】
次いで、薄膜トランジスタ１５０を覆う層間絶縁膜１０９を形成する。層間絶縁膜１０９はスパッタリング法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化タンタル膜などを用いることができる。
【００６６】
次に、本実施の形態における第４のフォトマスクを用いて形成したレジストマスクを使って、層間絶縁膜１０９をエッチングして、配線や第２電極１１５ｂに達するコンタクトホール（１２４、１２５）を形成する。なお、マスク数を削減するため、同じレジストマスクを用いてさらにゲート絶縁膜１０２をエッチングして配線１１８に達するコンタクトホール１２６を形成することが好ましい。この段階での断面図を図３（Ｂ）に示す。
【００６７】
次いで、レジストマスクを除去した後、ゲート電極１１１、第１電極１１５ａ及び第２電極１１５ｂに次ぐ画素電極１２８となる透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタリング法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
【００６８】
次に、第５のフォトマスクを用いて形成したレジストマスクを使って、透明導電膜をエッチングして、不要な部分を除去して画素電極１２８を形成する。また、ゲート絶縁膜１０２及び層間絶縁膜１０９を誘電体として、容量配線１２３と画素電極１２８とで保持容量部を形成できる。また、端子部に透明導電膜を残し、ＦＰＣとの接続に用いる電極または配線や、ソース配線の入力端子として機能する接続用の端子電極を形成する。この段階での断面図を図３（Ｃ）に示す。
【００６９】
こうして、薄膜トランジスタに画素電極を形成すると、ｎチャネル型薄膜トランジスタを有する表示装置の画素部を作製できる。本実施の形態で例示した薄膜トランジスタは、酸化物半導体層よりも電気伝導率が高いインジウム、ガリウム、及び亜鉛を含んだ導電性酸窒化物を用いたバッファ層を介して酸化物半導体層と第１の電極及び第２の電極が電気的に接続する構成を有しているので、安定動作が可能になる。それにより、表示装置の機能を高め、動作の安定化を図ることができる。すなわち、本実施の形態に示した工程に従えば、表示装置の機能を高め動作の安定化を図ったアクティブマトリクス型の表示装置用基板を作製できる。
【００７０】
（実施の形態２）
本実施の形態では、半導体装置の薄膜トランジスタおよびその作製工程について説明する。具体的には薄膜トランジスタを有する表示装置の画素部の作製工程について説明する。
【００７１】
図４に本実施の形態の薄膜トランジスタを示す。図４（Ａ）は平面図であり、図４（Ｂ）は図４（Ａ）におけるＡ１−Ａ２およびＢ１−Ｂ２で切断した断面図である。
【００７２】
図４（Ａ）及び（Ｂ）に示す薄膜トランジスタ１５１は、基板１００上にゲート電極１１１が形成され、ゲート電極１１１上にゲート絶縁膜１０２が形成され、ソース電極及びドレイン電極となる第１電極１１５ａ及び第２電極１１５ｂが端部をゲート電極１１１に重畳してゲート絶縁膜１０２上に形成されている。酸化物半導体層１１３は、ゲート電極１１１と重畳し、ゲート絶縁膜１０２、第１電極１１５ａ及び第２電極１１５ｂの側面部と、第１電極１１５ａ及び第２電極１１５ｂ上に形成されたバッファ層（１１４ａ、１１４ｂ）の側面部と上面部と接するように設けられている。
【００７３】
言い換えると、薄膜トランジスタ１５１を含む全領域においてゲート絶縁膜１０２が存在し、ゲート絶縁膜１０２と基板１００の間にはゲート電極１１１が設けられている。ゲート絶縁膜１０２上にはソース電極及びドレイン電極となる第１電極１１５ａ及び第２電極１１５ｂと配線が設けられ、第１電極１１５ａ及び第２電極１１５ｂ上には酸化物半導体層１１３が設けられ、酸化物半導体層１１３と第１電極１１５ａの間にはバッファ層１１４ａが設けられ、酸化物半導体層１１３と第２電極１１５ｂの間にはバッファ層１１４ｂが設けられ、配線は酸化物半導体層の外周部より外側に延在している。
【００７４】
本実施の形態では、薄膜トランジスタ１５１のソース領域及びドレイン領域は、ゲート絶縁膜１０２側から第１電極１１５ａとバッファ層１１４ａと酸化物半導体層１１３が積層された構造と、第２電極１１５ｂとバッファ層１１４ｂと酸化物半導体層１１３が積層された構造を有している。
【００７５】
次に、図４の薄膜トランジスタ１５１の作製方法を図５及び図６を用いて説明する。
【００７６】
本実施の形態で用いる基板１００は、実施の形態１と同様の基板を使うことができる。また下地膜として絶縁膜を形成しても良い。
【００７７】
ゲート電極１１１となる導電膜は、実施の形態１と同様の方法で形成する。本実施の形態では、ゲート電極１１１となる導電膜としてアルミニウムを第１成分とする膜とチタン膜をスパッタリング法により積層した導電膜を用いる。次に本実施の形態における第１のフォトマスクを用いて形成したレジストマスクを使い、基板１００上に形成された導電膜の不要な部分をエッチングして除去して配線及び電極（ゲート電極１１１を含むゲート配線、容量配線、及び端子）を形成する。このとき少なくともゲート電極１１１の端部にテーパー形状が形成されるようにエッチングする。
【００７８】
本実施の形態のゲート絶縁膜１０２は、実施の形態１と同様の方法で形成する。本実施の形態では、ゲート絶縁膜１０２としてプラズマＣＶＤ法またはスパッタリング法により１００ｎｍの厚みの酸化珪素膜を成膜する。
【００７９】
配線及び電極となる導電膜１０５は、実施の形態１と同様の導電材料を用いる。ソース電極及びドレイン電極となる導電膜の厚みは、５０ｎｍ以上５００ｎｍ以下が好ましい。５００ｎｍ以下とすることで、後に形成される半導体膜や配線の段切れ防止に有効である。また、導電膜１０５は、スパッタリング法や真空蒸着法を用いて成膜する。本実施の形態では、導電膜１０５として、Ｔｉ膜とそのＴｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ−Ｎｄ）膜を積層し、さらにその上にＴｉ膜を成膜する３層構造とする。
【００８０】
次に、バッファ層となる導電性酸窒化物膜１０４を成膜する。バッファ層となる導電性酸窒化物膜１０４は、成膜後の導電膜１０５を大気に曝すことなく連続して成膜するのが望ましい。連続して成膜することにより、導電膜とバッファ層となる導電性酸窒化物膜１０４の界面が、大気により汚染されるのを防ぐことができる。
【００８１】
本実施の形態では、バッファ層となる導電性酸窒化物膜１０４はインジウム、ガリウム及び亜鉛を含む酸化物を焼結したターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を実施の形態１と同様の条件でスパッタリングして導電性酸窒化物膜を成膜する。本実施の形態ではバッファ層に用いる導電性酸窒化物膜の膜厚は１０ｎｍとする。この段階での断面図を図５（Ａ）に示す。
【００８２】
インジウム、ガリウム、及び亜鉛を含む酸窒化物膜は電気伝導率を高めるために成膜後に加熱処理を施す必要がある。加熱処理は２００℃〜６００℃、代表的には３００℃〜５００℃の加熱処理を行うことが好ましい。本実施の形態では炉に入れ、窒素雰囲気下または大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により酸窒化物膜を構成しているＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、導電性酸窒化物膜の熱処理は成膜後であればいつ行っても良い。例えば、後に実施する酸化物半導体膜への加熱処理が、導電性酸窒化物膜の熱処理を兼ねても良く、例えば後に形成する画素電極１２８の後に、導電性酸窒化物膜の熱処理を行ってもよい。
【００８３】
次に、本実施の形態における第２のフォトマスクを用いてバッファ層となる導電性酸窒化物膜１０４上にレジストマスク１３１を形成する。レジストマスク１３１を用いて導電性酸窒化物膜１０４の不要な部分を選択的にエッチングして除去し、バッファ層（１１４ａ、１１４ｂ）を形成する（図５（Ｂ）参照）。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。本実施の形態では、ＩＴＯ０７Ｎ（関東化学社製）を用いてウェットエッチングしてバッファ層（１１４ａ、１１４ｂ）を形成する。
【００８４】
次に、同じレジストマスク１３１を用いて導電膜１０５の不要な部分を除去して第１電極１１５ａ及び第２電極１１５ｂを形成する。本実施の形態では、ＳｉＣｌ４とＣｌ２とＢＣｌ３の混合ガスを反応ガスとしたドライエッチングによりＡｌ膜とＴｉ膜を順次積層した導電膜をエッチングして第１電極１１５ａ及び第２電極１１５ｂを形成する。なお、ここでのエッチングはドライエッチング限定されずウェットエッチングを用いてもよい。この段階での断面図を図５（Ｂ）に示す。
【００８５】
なお、酸化物半導体膜１０３を形成する前に、バッファ層（１１４ａ、１１４ｂ）とゲート絶縁膜１０２にプラズマ処理を行ってもよい。本実施の形態では、基板を搬入したスパッタリング装置に酸素ガスとアルゴンガスを導入し、プラズマを発生させ、露出しているゲート絶縁膜１０２の表面に逆スパッタを行い、酸素ラジカルや酸素等を照射する。こうして、表面に付着しているゴミを除去することができる。
【００８６】
プラズマ処理を施した場合は、処理面を大気に曝すことなくインジウム、ガリウム、及び亜鉛を含む酸化物半導体膜１０３を成膜する。プラズマ処理後、大気に曝すことなく酸化物半導体膜１０３を成膜することは、バッファ層（１１４ａ、１１４ｂ）と酸化物半導体膜１０３の界面、またはゲート絶縁膜１０２と酸化物半導体膜１０３の界面にゴミを付着させない点で有効である。なお、酸化物半導体膜１０３の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用いてもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャンバーと異なるチャンバーで成膜してもよい。
【００８７】
酸化物半導体膜１０３の成膜を行う。本実施の形態では、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では酸化物半導体膜の膜厚は、１００ｎｍとする。この段階での断面図を図５（Ｃ）に示す。
【００８８】
次に、第３のフォトマスクを用いて形成したレジストマスク１３２を使い、エッチングにより酸化物半導体膜１０３およびバッファ層（１１４ａ、１１４ｂ）の不要な部分を除去する。本実施の形態ではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不要な部分を除去する。酸化物半導体膜１０３およびバッファ層（１１４ａ、１１４ｂ）のエッチングはウェットエッチングに限定されずドライエッチングを用いてもよい。この段階での断面図を図６（Ａ）に示す。
【００８９】
次に、実施の形態１と同様に酸化物半導体層１１３にプラズマ処理を行う。プラズマ処理を行うことにより、酸化物半導体層１１３のバックチャネル部のダメージを回復することができる。
【００９０】
次いで、実施の形態１と同様に２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。なお、熱処理を行うタイミングは、酸化物半導体膜の成膜後であれば特に限定されず、例えば後に形成する画素電極１２８の後に行ってもよい。
【００９１】
以上の工程で酸化物半導体層１１３をチャネル形成領域とする薄膜トランジスタ１５１が作製できる。
【００９２】
次いで、実施の形態１と同様に薄膜トランジスタ１５１を覆う層間絶縁膜１０９を形成する。
【００９３】
次に、本実施の形態における第４のフォトマスクを用いて形成したレジストマスクを使って、層間絶縁膜１０９をエッチングして、配線や第２電極１１５ｂに達するコンタクトホール（１２４、１２５）を形成する。なお、マスク数を削減するため、同じレジストマスクを用いてさらにゲート絶縁膜１０２をエッチングして配線１１８に達するコンタクトホール１２６を形成することが好ましい。この段階での断面図を図６（Ｂ）に示す。
【００９４】
次いで、実施の形態１と同様にレジストマスクを除去した後、ゲート電極１１１、第１電極１１５ａ及び第２電極１１５ｂに次ぐ画素電極１２８となる透明導電膜を成膜する。
【００９５】
次に、実施の形態１と同様に第５のフォトマスクを用いて形成したレジストマスクを使って、透明導電膜をエッチングして、不要な部分を除去して画素電極１２８を形成する。また、保持容量部、端子電極を形成する。この段階での断面図を図６（Ｃ）に示す。
【００９６】
こうして、薄膜トランジスタに画素電極を形成すると、ｎチャネル型薄膜トランジスタを有する表示装置の画素部を作製できる。本実施の形態で例示した薄膜トランジスタは、酸化物半導体層よりも電気伝導率が高いインジウム、ガリウム、及び亜鉛を含んだ導電性酸窒化物膜を用いたバッファ層を介して酸化物半導体層と第１の電極及び第２の電極が電気的に接続する構成を有しているので、安定動作が可能になる。それにより、表示装置の機能を高め、動作の安定化を図ることができる。すなわち、本実施の形態に示した工程に従えば、表示装置の機能を高め動作の安定化を図ったアクティブマトリクス型の表示装置用基板を作製できる。
【００９７】
（実施の形態３）
ここでは本発明の一態様として、実施の形態２と同様の方法で作製した２つのｎチャネル型の薄膜トランジスタを用いてインバータ回路を構成する例を以下に説明する。
【００９８】
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する。２つのｎチャネル型ＴＦＴを組み合わせてインバータ回路を形成する場合、エンハンスメント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合（以下、ＥＤＭＯＳ回路という）と、エンハンスメント型ＴＦＴ同士で形成する場合（以下、ＥＥＭＯＳ回路という）がある。なお、ｎチャネル型ＴＦＴのしきい値電圧が正の場合は、エンハンスメント型トランジスタと定義し、ｎチャネル型ＴＦＴのしきい値電圧が負の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うものとする。
【００９９】
画素部と駆動回路は、同一基板上に形成し、画素部においては、マトリクス状に配置したエンハンスメント型トランジスタを用いて画素電極への電圧印加のオン・オフを切り替える。この画素部に配置するエンハンスメント型トランジスタは、酸化物半導体を用いた本発明の一態様の薄膜トランジスタであり、その電気特性は、ゲート電圧±２０Ｖにおいて、オン・オフ比が１０９以上であるため、リーク電流が少なく、低消費電力駆動を実現することができる。
【０１００】
駆動回路のインバータ回路の断面構造を図２４（Ａ）に示す。図２４（Ａ）において、基板４００上に第１のゲート電極４０１及び第２のゲート電極４０２を設ける。第１のゲート電極４０１及び第２のゲート電極４０２の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０１０１】
例えば、第１のゲート電極４０１及び第２のゲート電極４０２に適用する導電膜としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。また、三層の積層構造としては、タングステン層または窒化タングステンと、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタンまたはチタン層とを積層した積層とすることが好ましい。
【０１０２】
また、第１のゲート電極４０１及び第２のゲート電極４０２を覆うゲート絶縁膜４０３上には、第１配線４０９、第２配線４１０、及び第３配線４１１を設け、第２の配線４１０は、ゲート絶縁膜４０３に形成されたコンタクトホール４０４を介して第２のゲート電極４０２と直接接続する。
【０１０３】
また、第１のゲート電極４０１と重なる位置に第１配線４０９及び第２配線４１０上にバッファ層（４０６ａ、４０６ｂ）を介して接する第１の酸化物半導体層４０５と、第２のゲート電極４０２と重なる位置に第２配線４１０及び第３配線４１１上にバッファ層（４０８ａ、４０８ｂ）を介して接する第２の酸化物半導体層４０７とを設ける。
【０１０４】
なお、第１の酸化物半導体層４０５または第２の酸化物半導体層４０７を形成する前に、インジウム、ガリウム、亜鉛、酸素及び窒素を含むバッファ層の表面とゲート絶縁膜４０３の露出した表面にプラズマ処理を行うことが好ましい。例えば、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜４０３の露出した表面及びコンタクトホール４０４の底面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。なお、逆スパッタ処理に曝されたゲート絶縁膜４０３やバッファ層（４０６ａ、４０６ｂ、４０８ａ、４０８ｂ）は、図２４（Ａ）に示すごとく、表面が削られてわずかに薄くなったり、端部が丸くなったりする場合がある。
【０１０５】
第１の薄膜トランジスタ４３０は、第１のゲート電極４０１と、ゲート絶縁膜４０３を介して第１のゲート電極４０１と重なる第１の酸化物半導体層４０５とを有し、第１配線４０９は、接地電位の電源線（接地電源線）である。この接地電位の電源線は、負の電圧ＶＤＬが印加される電源線（負電源線）としてもよい。
【０１０６】
また、第２の薄膜トランジスタ４３１は、第２のゲート電極４０２と、ゲート絶縁膜４０３を介して第２のゲート電極４０２と重なる第２の酸化物半導体層４０７とを有し、第３配線４１１は、正の電圧ＶＤＤが印加される電源線（正電源線）である。
【０１０７】
図２４（Ａ）に示すように、第１の酸化物半導体層４０５と第２の酸化物半導体層４０７の両方に電気的に接続する第２の配線４１０は、ゲート絶縁膜４０３に形成されたコンタクトホール４０４を介して第２の薄膜トランジスタ４３１の第２のゲート電極４０２と直接接続する。第２の配線４１０と第２のゲート電極４０２とを直接接続させることにより、良好なコンタクトを得ることができ、接触抵抗を低減することができる。第２のゲート電極４０２と第２配線４１０を他の導電膜、例えば透明導電膜を介して接続する場合に比べて、コンタクトホールの数の低減、コンタクトホールの数の低減による占有面積の縮小を図ることができる。
【０１０８】
また、駆動回路のインバータ回路の上面図を図２４（Ｃ）に示す。図２４（Ｃ）において、鎖線Ｚ１−Ｚ２で切断した断面が図２４（Ａ）に相当する。
【０１０９】
また、ＥＤＭＯＳ回路の等価回路を図２４（Ｂ）に示す。図２４（Ａ）及び図２４（Ｃ）に示す回路接続は、図２４（Ｂ）に相当し、第１の薄膜トランジスタ４３０をエンハンスメント型のｎチャネル型トランジスタとし、第２の薄膜トランジスタ４３１をデプレッション型のｎチャネル型トランジスタとする例である。
【０１１０】
同一基板上にエンハンスメント型のｎチャネル型トランジスタとデプレッション型のｎチャネル型トランジスタとを作製する方法は、例えば、第１の酸化物半導体層４０５と第２の酸化物半導体層４０７とを異なる材料や異なる成膜条件を用いて作製する。また、酸化物半導体層の上下にゲート電極を設けてしきい値制御を行い、一方のＴＦＴがノーマリーオンとなるようにゲート電極に電圧をかけ、もう一方のＴＦＴがノーマリーオフとなるようにしてＥＤＭＯＳ回路を構成してもよい。
【０１１１】
本実施の形態のインバータ回路はコンタクト抵抗が低減された薄膜トランジスタを用い、またコンタクトホールの数の低減により接触抵抗が低減されているため、動作特性が優れている。また、コンタクトホールの数の低減により、占有面積を縮小することができる。
【０１１２】
（実施の形態４）
本実施の形態では、本発明の半導体装置の一例である表示装置として電子ペーパーの例を示す。
【０１１３】
図７は、本発明の一態様を適用した表示装置の例としてアクティブマトリクス型の電子ペーパーを示す。表示装置に用いられる薄膜トランジスタ５８１としては、実施の形態１と同様に作製でき、ソース電極層及びドレイン電極層と酸化物半導体層の接触抵抗が小さく動作の安定性に優れた薄膜トランジスタである。
【０１１４】
図７の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０１１５】
薄膜トランジスタ５８１のソース電極層又はドレイン電極層は、第１の電極層５８７と絶縁層５８５に形成された開口を介して接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には、黒色領域５９０ａと白色領域５９０ｂと、黒色領域５９０ａと白色領域５９０ｂの周りに設けられ液体で満たされているキャビティ５９４とを有する球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図７参照。）。なお、図７において５８０は基板、５８３は層間絶縁膜、５８４は保護膜、５９６は基板である。
【０１１６】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能である。従って、例えば電源供給源となる電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０１１７】
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した電子ペーパーを作製できる。本実施例の電子ペーパーは動作の安定性に優れた薄膜トランジスタを搭載しているため信頼性が高い。
【０１１８】
本実施の形態は、実施の形態１または２に記載した構成と適宜組み合わせて実施することが可能である。
【０１１９】
（実施の形態５）
本実施の形態では、本発明の半導体装置の一例である表示装置として、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について図８乃至図１３を用いて以下に説明する。
【０１２０】
同一基板上に配置する薄膜トランジスタは、その一例として実施の形態１または２と同様に形成する。また、形成した薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
【０１２１】
本発明の半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図８（Ａ）に示す。図８（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
【０１２２】
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応してマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうちいずれか一）と接続される。
【０１２３】
また、実施の形態１または２と同様の方法で形成できる薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図９を用いて説明する。
【０１２４】
図９に示す信号線駆動回路の一例は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを有する。
【０１２５】
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される。
【０１２６】
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信号が入力される。
【０１２７】
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。
【０１２８】
次に、図９に一例を示した信号線駆動回路の動作について、図１０のタイミングチャートを参照して説明する。なお、図１０のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分割されている。さらに、図９の信号線駆動回路は、他の行の走査線が選択されている場合でも図１０と同様の動作をする。
【０１２９】
なお、図１０のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について示している。
【０１３０】
なお、図１０のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５７２１＿Ｊを示している。
【０１３１】
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋１とする。
【０１３２】
図１０に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１３３】
以上のことから、図９の信号線駆動回路は、１ゲート選択期間を３つに分割することで、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力することができる。したがって、図９の信号線駆動回路は、ドライバＩＣ５６０１が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすることができる。接続数が約１／３になることによって、図９の信号線駆動回路は、信頼性、歩留まりなどを向上できる。
【０１３４】
なお、図９のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
【０１３５】
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は３つのサブ選択期間に分割されることが望ましい。
【０１３６】
別の例として、図１１のタイミングチャートに示すように、１つの選択期間をプリチャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３のサブ選択期間Ｔ３に分割してもよい。さらに、図１１のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１１に示すように、プリチャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１３７】
以上のことから、図１１のタイミングチャートを適用した図９の信号線駆動回路は、サブ選択期間の前にプリチャージ期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１１において、図１０と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
【０１３８】
また、走査線駆動回路の構成の一例について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極層が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１３９】
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１２及び図１３を用いて説明する。
【０１４０】
図１２にシフトレジスタの回路構成を示す。図１２に示すシフトレジスタは、フリップフロップ５７０１＿ｉ〜５７０１＿ｎという複数のフリップフロップ（フリップフロップ５７０１＿１〜５７０１＿ｎ）で構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。
【０１４１】
図１２のシフトレジスタの接続関係について説明する。図１２のシフトレジスタは、ｉ段目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれか一）は、図１３に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に接続され、図１３に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され、図１３に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１３に示した第６の配線５５０６が第５の配線５７１５に接続される。
【０１４２】
また、図１３に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、図１３に示した第５の配線５５０５が第４の配線５７１４に接続される。
【０１４３】
ただし、１段目のフリップフロップ５７０１＿１の図１３に示す第１の配線５５０１は第１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１３に示す第２の配線５５０２は第６の配線５７１６に接続される。
【０１４４】
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第２の電源線と呼んでもよい。
【０１４５】
次に、図１２に示すフリップフロップの詳細について、図１３に示す。図１３に示すフリップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。
【０１４６】
次に、図１３に示すフリップフロップの接続構成について、以下に示す。
【０１４７】
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソース電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
【０１４８】
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
【０１４９】
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極層に接続され、第３の薄膜トランジスタ５５７３のゲート電極層が第５の配線５５０５に接続される。
【０１５０】
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極層に接続され、第４の薄膜トランジスタ５５７４のゲート電極層が第１の薄膜トランジスタ５５７１のゲート電極層に接続される。
【０１５１】
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極層に接続され、第５の薄膜トランジスタ５５７５のゲート電極層が第１の配線５５０１に接続される。
【０１５２】
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極層に接続され、第６の薄膜トランジスタ５５７６のゲート電極層が第２の薄膜トランジスタ５５７２のゲート電極層に接続される。
【０１５３】
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極層に接続され、第７の薄膜トランジスタ５５７７のゲート電極層が第２の配線５５０２に接続される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極層に接続され、第８の薄膜トランジスタ５５７８のゲート電極層が第１の配線５５０１に接続される。
【０１５４】
なお、第１の薄膜トランジスタ５５７１のゲート電極層、第４の薄膜トランジスタ５５７４のゲート電極層、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極層、第３の薄膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、第６の薄膜トランジスタ５５７６のゲート電極層及び第８の薄膜トランジスタ５５７８の第２の電極の接続箇所をノード５５４４とする。
【０１５５】
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５５０４を、それぞれ第１の信号線、第２の信号、第３の信号線、第４の信号線と呼んでもよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線と呼んでもよい。
【０１５６】
また、信号線駆動回路及び走査線駆動回路を、実施の形態１または２と同様の方法で形成できるｎチャネル型ＴＦＴのみをつかって作製することも可能である。実施の形態１または２と同様の方法で形成できるｎチャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。例えば、実施の形態１または２と同様の方法で形成できるｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させることが出来るため、フレーム周波数を高くすること、または、黒画面挿入などを実現することが出来る。
【０１５７】
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することができる。また、複数の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利である。
【０１５８】
また、本発明を適用した半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図８（Ｂ）に示す。
【０１５９】
図８（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４０３とを有する。
【０１６０】
図８（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。
【０１６１】
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。
【０１６２】
なお、図８（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴを配置する場合、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力される信号を第１走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの画素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するのに用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。
【０１６３】
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態１または２と同様の方法で形成できるｎチャネル型ＴＦＴのみで作製することも可能である。
【０１６４】
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０１６５】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０１６６】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶表示装置が必要とする偏光板や対向基板を必要としないため、厚さや重さが半減する。
【０１６７】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０１６８】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実実施の形態１または２と同様の方法で形成できる薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
【０１６９】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０１７０】
以上の工程により、酸化物半導体層よりも電気伝導率が高い導電性酸窒化物層を設けたことで、機能を高め動作が安定化した薄膜トランジスタを搭載した信頼性の高い表示装置を作製することができる。
【０１７１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１７２】
（実施の形態６）
本実施の形態では、本発明の半導体装置の一例として、実施の形態１または２と同様に形成した薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、実施の形態１または２と同様に形成した薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１７３】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０１７４】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一態様は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極層のみが形成された状態であっても良いし、画素電極層となる導電膜を成膜した後であって、エッチングして画素電極層を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０１７５】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１７６】
本実施の形態では、本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１４を用いて説明する。図１４は、第１の基板４００１上に実施の形態２と同様に形成した薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図１４（Ｂ）は、図１４（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０１７７】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１と第２の基板４００６によって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０１７８】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１４（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１４（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１７９】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１４（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
【０１８０】
薄膜トランジスタ４０１０、４０１１は、例えば実施の形態１または２に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
【０１８１】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０１８２】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０１８３】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と導電性粒子を介して電気的に接続される。なお、導電性粒子はシール材４００５に含有させる。
【０１８４】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８を形成する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０１８５】
なお本実施の形態は透過型液晶表示装置の例であるが、本発明の一態様は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
【０１８６】
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
【０１８７】
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、実施の形態２で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
【０１８８】
本実施の形態では、保護膜として積層構造の絶縁層４０２０を形成する。本実施の形態では、絶縁層４０２０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。
【０１８９】
また、本実施の形態では、絶縁層４０２０の二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
【０１９０】
また、保護膜を形成した後に、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層のアニール（３００℃〜４００℃）を行ってもよい。
【０１９１】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。シロキサン系樹脂は、置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
【０１９２】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。
【０１９３】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で同時に、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶縁層４０２１の焼成工程とインジウム、ガリウム、及び亜鉛を含む酸化物半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０１９４】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０１９５】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極層は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１９６】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０１９７】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４と、画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１９８】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０１９９】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０２００】
また図１４においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０２０１】
図１５は、本発明の一態様を適用して作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
【０２０２】
図１５は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０２０３】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。
【０２０４】
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した表示装置を作製できる。本実施の形態の液晶表示装置は動作の安定性に優れた薄膜トランジスタを搭載しているため信頼性が高い。
【０２０５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２０６】
（実施の形態７）
本実施の形態では、本発明の半導体装置の一例として発光表示装置を示す。表示装置の有する表示素子としては、本実施の形態ではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２０７】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２０８】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、本実施の形態では、発光素子として有機ＥＬ素子を用いて説明する。
【０２０９】
図１６は、本発明の一態様を適用した半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０２１０】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。本実施の形態では実施の形態１または２で示したインジウム、ガリウム、及び亜鉛を含む酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０２１１】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極層）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０２１２】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２１３】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極層との間で容量が形成されていてもよい。
【０２１４】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２１５】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１６と同じ画素構成を用いることができる。
【０２１６】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２１７】
なお、図１６に示す画素構成は、これに限定されない。例えば、図１６に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２１８】
次に、発光素子の構成について、図１７を用いて説明する。本実施の形態では、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１７（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す薄膜トランジスタと同様に作製できる。
【０２１９】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側の面及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様の画素構成はどの射出構造の発光素子にも適用することができる。
【０２２０】
上面射出構造の発光素子について図１７（Ａ）を用いて説明する。
【０２２１】
図１７（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が発光層７００４に対して陽極７００５側（基板とは反対側）に抜ける場合の、画素の断面図を示す。図１７（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
【０２２２】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１７（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
【０２２３】
次に、下面射出構造の発光素子について図１７（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が発光層に対して陰極７０１３側（基板側）に射出する場合の、画素の断面図を示す。図１７（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１７（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１７（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０２２４】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１７（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
【０２２５】
次に、両面射出構造の発光素子について、図１７（Ｃ）を用いて説明する。図１７（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１７（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１７（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
【０２２６】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１７（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２２７】
なお、本実施の形態では、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２２８】
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２２９】
なお本実施の形態で示す半導体装置は、図１７に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【０２３０】
次に、本発明の半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１８を用いて説明する。図１８（Ａ）は第１の基板上に実施の形態１と同様に形成したインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いた薄膜トランジスタと、発光素子を第１の基板と第２の基板との間にシール材によって封止したパネルの上面図であり、図１８（Ｂ）は、図１８（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２３１】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２３２】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１８（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０２３３】
薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタであり、実施の形態１に示す薄膜トランジスタを適用することができる。
【０２３４】
また発光素子４５１１が有する画素電極層である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２３５】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２３６】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０２３７】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０２３８】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０２３９】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０２４０】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０２４１】
発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２４２】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いる。
【０２４３】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２４４】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１８の構成に限定されない。
【０２４５】
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した表示装置を作製できる。本実施例の発光表示装置（表示パネル）は動作の安定性に優れた薄膜トランジスタを搭載しているため信頼性が高い。
【０２４６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２４７】
（実施の形態８）
本発明の一態様の表示装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１９、図２０に示す。
【０２４８】
図１９（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適用した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０２４９】
また、図１９（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
【０２５０】
また、図２０は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２５１】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２０では表示部２７０５）に文章を表示し、左側の表示部（図２０では表示部２７０７）に画像を表示することができる。
【０２５２】
また、図２０では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２５３】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２５４】
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した表示装置を作製できる。動作の安定性に優れた薄膜トランジスタを搭載した表示装置は信頼性が高い。
【０２５５】
（実施の形態９）
本発明の一態様に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０２５６】
図２１（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、本実施の形態では、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０２５７】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０２５８】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２５９】
図２１（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０２６０】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０２６１】
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０２６２】
図２２（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２２（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２２（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２２（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０２６３】
図２２（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
【０２６４】
図２３は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
【０２６５】
図２３に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０２６６】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０２６７】
例えば、電話を掛ける、或いはメールを作製する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０２６８】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０２６９】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２７０】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０２７１】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２７２】
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した表示装置を作製できる。以上の電子機器は動作の安定性に優れた薄膜トランジスタを搭載しているため、信頼性が高い。
【０２７３】
（実施の形態１０）
本実施の形態では、酸化物半導体を半導体層として用いた薄膜トランジスタを作製する場合において、酸化物半導体膜のパターニングの際に生じるエッチングの廃液から酸化物半導体を再生して、再利用する方法について説明する。
【０２７４】
図２５、２６に再利用サイクルについて示す。
【０２７５】
まず、図２５の工程１（７１０１）において、酸化物半導体膜をスパッタリング法、またはパルスレーザ蒸着法（レーザパルス蒸着法）により成膜する。図２６（Ａ）（Ｂ）に成膜時の具体的な一例を示す。図２６（Ａ）では、基板７２０１上にゲート電極７２０２およびゲート絶縁膜７２０３が形成されており、ゲート絶縁膜７２０３上にスパッタリング法を用いて酸化物半導体膜７２０５が形成される（図２６（Ｂ）。）。このとき用いるターゲット７２０４は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットであり、組成比としては、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５なるターゲットを用いることができる。
【０２７６】
次に、図２５の工程２（７１０２）において、酸化物半導体膜のパターニングを行う。図２６（Ｃ）に示すようにフォトマスクを用いて形成したレジストマスク７２０６を用い、ウェットエッチング法により酸化物半導体膜７２０５の不要な部分を除去する。なお、本明細書中におけるバッファ層のエッチングを同時に行っても良い。これにより、所望の形状の酸化物半導体膜７２０７を得ることができる。
【０２７７】
次に、図２５の工程３（７１０３）において、工程２（７１０２）で生じたエッチングの廃液を回収する（図２６（Ｅ）。）。なお、エッチングの廃液を回収する際には、エッチング廃液を中和しておいてもよい。作業性の良さを考慮すると、中和されたエッチング廃液を処理する方が安全性が高く好ましいためである。
【０２７８】
次に、図２５の工程４（７１０４）において、エッチング廃液から水分を除去する固体化処理を行い、固体物７２０９を得る（図２６（Ｆ）。）。なお、水分を除去するためには、エッチング廃液を加熱すればよい。また、固体物７２０９を得た後、後の工程において再生するターゲットの組成比が所望の組成比となるように組成分析等を行った上で不足成分を追加するなどして組成比の調整を行う。
【０２７９】
次に、図２５の工程５（７１０５）において、固体物７２０９を所望の形状のダイスに入れ、加圧および焼成することにより、焼結体７２１０を得る。さらに、焼結体７２１０を接着剤によりバッキングプレート７２１１に貼り付けることにより、ターゲット７２１２を形成する（図２６（Ｇ）。）。ただし、焼成温度は、７００℃以上が好ましい。また、膜厚は５ｎｍ以上１０ｎｍ以下とするのが好ましい。なお、図２５の工程４（７１０４）において、Ｉｎ、Ｇａ、及びＺｎの組成比を調整しているため、所望の組成比を有するターゲット７２１２を得ることができる。
【０２８０】
なお、得られたターゲット７２１２は、図２５の工程１（７１０１）における成膜時に用いることができる。
【０２８１】
以上により、酸化物半導体を半導体層として用いた薄膜トランジスタを作製する場合におけるエッチングの廃液から酸化物半導体を再生して、再利用することができる。
【０２８２】
なお、酸化物半導体に含まれているインジウムやガリウムは、希少価値のある金属であることが知られていることから、本実施の形態に示す再利用方法を用いることにより、省資源化を図ることができると共に酸化物半導体を用いて形成される製品のコストダウンを図ることができる。
【符号の説明】
【０２８３】
１００ 基板
１０２ ゲート絶縁膜
１０３ 酸化物半導体膜
１０４ 導電性酸窒化物膜
１０５ 導電膜
１０９ 層間絶縁膜
１１１ ゲート電極
１１３ 酸化物半導体層
１１４ バッファ層
１１４ａ バッファ層
１１４ｂ バッファ層
１１５ａ 電極
１１５ｂ 電極
１１８ 配線
１２３ 容量配線
１２６ コンタクトホール
１２８ 画素電極
１３１ レジストマスク
１３２ レジストマスク
１５０ 薄膜トランジスタ
１５１ 薄膜トランジスタ
４００ 基板
４０１ ゲート電極
４０２ ゲート電極
４０３ ゲート絶縁膜
４０４ コンタクトホール
４０５ 酸化物半導体層
４０７ 酸化物半導体層
４０９ 配線
４１０ 配線
４１１ 配線
４３０ 薄膜トランジスタ
４３１ 薄膜トランジスタ
５８１ 薄膜トランジスタ
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 信号線駆動回路
５４００ 基板
５４０１ 画素部
５４０２ 走査線駆動回路
５４０３ 信号線駆動回路
５４０４ 走査線駆動回路
５５０１ 配線
５５０２ 配線
５５０３ 配線
５５０４ 配線
５５０５ 配線
５５０６ 配線
５５４３ ノード
５５４４ ノード
５５７１ 薄膜トランジスタ
５５７２ 薄膜トランジスタ
５５７３ 薄膜トランジスタ
５５７４ 薄膜トランジスタ
５５７５ 薄膜トランジスタ
５５７６ 薄膜トランジスタ
５５７７ 薄膜トランジスタ
５５７８ 薄膜トランジスタ
５６０１ ドライバＩＣ
５６０２ スイッチ群
５６０３ａ 薄膜トランジスタ
５６０３ｂ 薄膜トランジスタ
５６０３ｃ 薄膜トランジスタ
５６１１ 配線
５６１２ 配線
５６１３ 配線
５６２１ 配線
５７０１ フリップフロップ
５７０３ａ タイミング
５７０３ｂ タイミング
５７０３ｃ タイミング
５７１１ 配線
５７１２ 配線
５７１３ 配線
５７１４ 配線
５７１５ 配線
５７１６ 配線
５７１７ 配線
５７２１ 信号
５８０３ａ タイミング
５８０３ｂ タイミング
５８０３ｃ タイミング
５８２１ 信号
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ 駆動用ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
７２０１ 基板
７２０２ ゲート電極
７２０３ ゲート絶縁膜
７２０４ ターゲット
７２０５ 酸化物半導体膜
７２０６ レジストマスク
７２０７ 酸化物半導体膜
７２０９ 固体物
７２１０ 焼結体
７２１１ バッキングプレート
７２１２ ターゲット
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 入力手段（操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜上で前記ゲート電極と重畳する酸化物半導体層と、
前記酸化物半導体層上で前記ゲート電極と端部が重畳する第１電極及び第２電極と、
前記酸化物半導体層と前記第１電極に接してその間に第１バッファ層と、
前記酸化物半導体層と前記第２電極に接してその間に第２バッファ層を有し、
前記第１バッファ層及び前記第２バッファ層がインジウム、ガリウム、亜鉛、酸素及び窒素を含む薄膜トランジスタ。
【請求項２】
ゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜上で前記ゲート電極と端部が重畳する第１電極及び第２電極と、
前記第１電極上に第１バッファ層と、
前記第２電極上に第２バッファ層と、
前記第１電極及び前記第２電極の前記端部に重畳する酸化物半導体層を有し、
前記酸化物半導体層が第１電極及び第２電極の側面と、前記第１バッファ層及び前記第２バッファ層の上面と側面に接し、
前記第１バッファ層及び前記第２バッファ層がインジウム、ガリウム、亜鉛、酸素及び窒素を含む薄膜トランジスタ。
【請求項３】
前記バッファ層が含む酸素（Ｏ）に対する窒素（Ｎ）の割合（Ｎ／Ｏ）が、５原子％以上８０原子％以下である請求項１又は２記載の薄膜トランジスタ。
【請求項４】
前記酸化物半導体層がインジウム、ガリウム、亜鉛を含む、請求項１乃至３記載の薄膜トランジスタ。
【請求項５】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に前記ゲート電極と重畳するインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を形成し、
前記酸化物半導体層上にバッファ層と前記バッファ層上に第１電極及び第２電極を形成する方法であって、
前記バッファ層を窒素ガスを含む雰囲気でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットをスパッタリングして形成する半導体装置の作製方法。
【請求項６】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に前記ゲート電極と端部が重畳する第１電極及び第２電極を形成し、
前記第１電極及び第２電極上にバッファ層と前記バッファ層上にインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を形成する方法であって、
前記バッファ層を窒素ガスを含む雰囲気でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットをスパッタリングして形成する半導体装置の作製方法。
【請求項１】
ゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜上で前記ゲート電極と重畳する酸化物半導体層と、
前記酸化物半導体層上で前記ゲート電極と端部が重畳する第１電極及び第２電極と、
前記酸化物半導体層と前記第１電極に接してその間に第１バッファ層と、
前記酸化物半導体層と前記第２電極に接してその間に第２バッファ層を有し、
前記第１バッファ層及び前記第２バッファ層がインジウム、ガリウム、亜鉛、酸素及び窒素を含む薄膜トランジスタ。
【請求項２】
ゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜上で前記ゲート電極と端部が重畳する第１電極及び第２電極と、
前記第１電極上に第１バッファ層と、
前記第２電極上に第２バッファ層と、
前記第１電極及び前記第２電極の前記端部に重畳する酸化物半導体層を有し、
前記酸化物半導体層が第１電極及び第２電極の側面と、前記第１バッファ層及び前記第２バッファ層の上面と側面に接し、
前記第１バッファ層及び前記第２バッファ層がインジウム、ガリウム、亜鉛、酸素及び窒素を含む薄膜トランジスタ。
【請求項３】
前記バッファ層が含む酸素（Ｏ）に対する窒素（Ｎ）の割合（Ｎ／Ｏ）が、５原子％以上８０原子％以下である請求項１又は２記載の薄膜トランジスタ。
【請求項４】
前記酸化物半導体層がインジウム、ガリウム、亜鉛を含む、請求項１乃至３記載の薄膜トランジスタ。
【請求項５】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に前記ゲート電極と重畳するインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を形成し、
前記酸化物半導体層上にバッファ層と前記バッファ層上に第１電極及び第２電極を形成する方法であって、
前記バッファ層を窒素ガスを含む雰囲気でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットをスパッタリングして形成する半導体装置の作製方法。
【請求項６】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に前記ゲート電極と端部が重畳する第１電極及び第２電極を形成し、
前記第１電極及び第２電極上にバッファ層と前記バッファ層上にインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を形成する方法であって、
前記バッファ層を窒素ガスを含む雰囲気でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットをスパッタリングして形成する半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２０１０−１３５７７４（Ｐ２０１０−１３５７７４Ａ）
【公開日】平成２２年６月１７日（２０１０．６．１７）
【国際特許分類】
【出願番号】特願２００９−２５２７５５（Ｐ２００９−２５２７５５）
【出願日】平成２１年１１月４日（２００９．１１．４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２２年６月１７日（２０１０．６．１７）
【国際特許分類】
【出願日】平成２１年１１月４日（２００９．１１．４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]