半導体装置および半導体装置の製造方法
【課題】Finに応力を印加することによってN型MISおよびP型MISの両方のキャリア移動度を向上させることができるFin型FETを提供する。
【解決手段】半導体装置の製造方法は、半導体材料から成る複数のFin11、12を絶縁層10上に形成し、複数のFinの側面にゲート絶縁膜25を形成し、複数のFinのうちN型FETに用いられる第1のFin11の側面を該側面に対して垂直方向から圧縮し、かつ、P型FETに用いられる第2のFin12の側面を該側面に対して垂直方向へ引張するように、ゲート絶縁膜上にゲート電極31、32を形成することを具備する。
【解決手段】半導体装置の製造方法は、半導体材料から成る複数のFin11、12を絶縁層10上に形成し、複数のFinの側面にゲート絶縁膜25を形成し、複数のFinのうちN型FETに用いられる第1のFin11の側面を該側面に対して垂直方向から圧縮し、かつ、P型FETに用いられる第2のFin12の側面を該側面に対して垂直方向へ引張するように、ゲート絶縁膜上にゲート電極31、32を形成することを具備する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
従来、プレナー型FETでは、チャネル形成領域に応力を与えることによって、キャリア移動度を向上させる技術が開発されている。一方、トランジスタの微細化、低消費電力化および高速化のために、Fin型FET(ダブルゲートトランジスタ)が開発されている。
【0003】
しかし、Fin型FETのような、いわゆる、3次元デバイスでは、構造や面方位がプレナー型FETと大きく異なるため、キャリア移動度を向上させるための有効な応力の印加方法がプレナー型FETとのそれと異なる。さらに、N型MISのキャリア移動度を向上させるためにFinに与える応力方向と、P型MISのキャリア移動度を向上させるためにFinに与える応力方向とは異なる。
【0004】
移動度向上のために、N型MISおよびP型MISのそれぞれに別々の材料を用いて応力を印加する方法が考えられる。例えば、N型MISに膨張性のSiNを用い、P型MISに収縮性のSiNを用いることが考えられる。しかし、この場合、製造工程が複雑になるという問題、および、隣接するN型MISおよびP型MISにおいて膨張性のSiNと収縮性のSiNとが互いの応力効果を打ち消しあうという問題があった。
【非特許文献1】Scott E. Thompson et al. “In Search of “Forever”, Continued Transistor Scaling One New Material at a Time” IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, VOL.18, NO. 1, February 2005
【発明の開示】
【発明が解決しようとする課題】
【0005】
簡単に製造することができ、かつ、Finに応力を印加することによってN型MISおよびP型MISの両方のキャリア移動度を向上させることができるFin型FETを提供することである。
【課題を解決するための手段】
【0006】
本発明に係る実施形態に従った半導体装置の製造方法は、半導体材料から成る複数のFinを絶縁層上に形成し、前記複数のFinの側面にゲート絶縁膜を形成し、前記複数のFinのうちN型FETに用いられる第1のFinの側面を該側面に対して垂直方向から圧縮し、かつ、P型FETに用いられる第2のFinの側面を該側面に対して垂直方向へ引張するように、前記ゲート絶縁膜上にゲート電極を形成することを具備する。
【0007】
本発明に係る実施形態に従った半導体装置の製造方法は、半導体材料から成る複数のFinを絶縁層上に形成し、前記複数のFinの側面にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、前記複数のFinのうちN型FETに用いられる第1のFinの側面をチャネル長方向に引張し、かつ、P型FETに用いられる第2のFinの側面をチャネル長方向に圧縮するように、前記第1のFinの側面、第2のFinの側面および前記ゲート電極の側面上に応力膜を形成することを具備する。
【0008】
本発明に係る実施形態に従った半導体装置は、絶縁層と、前記絶縁層上に形成され、半導体材料から成る複数のFinと、前記複数のFinの側面に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記複数のFinのうちN型FETに用いられる第1のFinの側面を該側面に対して垂直方向から圧縮し、かつ、P型FETに用いられる第2のFinの側面を該側面に対して垂直方向へ引張するゲート電極とを備えている。
【0009】
本発明に係る実施形態に従った半導体装置は、絶縁層と、前記絶縁層の表面上に形成され、半導体材料から成る複数のFinと、前記複数のFinの側面に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記複数のFinのソース・ドレイン領域の側面に形成され、前記複数のFinのうちN型FETに用いられる第1のFinの側面をチャネル長方向に引張し、かつ、P型FETに用いられる第2のFinの側面をチャネル長方向に圧縮する応力膜とを備えている。
【0010】
本発明に係る実施形態に従った半導体装置は、半導体材料からなる複数のFinと、前記複数のFinの側面に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記Fin間に埋め込まれ、N型FET領域およびP型FET領域の前記Finに対して同じストレスを与える応力材料とを備え、前記応力材料からの応力でN型FETおよびP型FETの両方の移動度を向上させたことを特徴とする。
【発明の効果】
【0011】
本発明によるFin型FETは、Finに応力を印加することによってN型MISおよびP型MISの両方のキャリア移動度を向上させることができる。
【発明を実施するための最良の形態】
【0012】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、材料自身が縮もうとすることで、周囲に応力を与える材料を「収縮性材料」と呼ぶ。また、材料自身が膨らもうとすることで、周囲に応力を与える材料を「膨張性材料」と呼ぶ。
【0013】
図1(A)、図1(B)、図2(A)および図2(B)は、Fin型FETのFin11、12と、そのFin11、12に与えられる応力とを示した概念図である。Fin11はN型MISの第1のFinであり、Fin12はP型MISの第2のFinである。第1および第2のFin11および12は、例えば、シリコン単結晶からなる。
【0014】
シリコン単結晶の応力S1が印加される結晶面にゲート絶縁膜およびゲート電極(図1(A)〜図2(B)では図示せず)が形成される。応力S1は、Fin11、12の側面に対して垂直方向に印加される。応力S2は、チャネル長方向(ソース−ドレイン方向)に印加される。応力S3は、チャネル幅方向に印加される。
【0015】
以下、応力S1が印加される面を側面とし、応力S2が印加される面を正面とし、応力S3が印加される(100)面を上面とする。電流の流れるソース(S)−ドレイン(D)間の領域をチャネル領域と呼ぶ。
【0016】
図1(A)および図2(B)の矢印は、キャリア移動度を向上させるために有効な応力の印加方向を示している。また、応力がキャリア移動度に及ぼす効果を3段階(非常に有効、有効、やや有効)に分けて表示している。
【0017】
図1(A)および図1(B)のFinは、(110)面に対して垂直方向にノッチ(オリエンテーションフラット)を有する半導体基板(以下、<110>ノッチウェハという)に形成されている。
【0018】
図1(A)のN型MISでは、応力S1のように第1のFin11の側面をその側面に対して垂直方向に引張すると、キャリア移動度が高まる。応力S2のように第1のFin11をチャネル長方向に引張すると、キャリア移動度が高まる。さらに、応力S3のように第1のFin11をチャネル幅方向に圧縮すると、キャリア移動度が高まる。キャリア移動度を高める効果は、応力S3が“非常に有効”であり、S2、S1の順にその効果の度合いが弱まる。
【0019】
これに対し、図1(B)のP型MISでは、応力S1のように第1のFin11の側面をその側面に対して垂直方向に引張すると、キャリア移動度が高まる。応力S2のように第1のFin11をチャネル長方向に圧縮すると、キャリア移動度が高まる。さらに、応力S3のように第1のFin11をチャネル幅方向に引張すると、キャリア移動度が高まる。キャリア移動度を高める効果は、応力S2が“非常に有効”であり、S1、S3の順にその効果の度合いが弱まる。このように、N型MISとP型MISとでは、キャリア移動度を高めるための応力の印加方向が異なる。
【0020】
図2(A)および図2(B)のFinは、(100)面に対して垂直方向にノッチ(オリエンテーションフラット)を有する半導体基板(以下、<100>ノッチウェハという)に形成されている。
【0021】
図2(A)および図2(B)のFinは、図1(A)および図1(B)のFinを応力S3の印加方向を軸として45度回転させたFinに相当する。Fin11および12の上面、側面および正面はいずれも(100)面となる。
【0022】
図2(A)のN型MISでは、応力S1のように第1のFin11の側面をその側面に対して垂直方向から圧縮すると、キャリア移動度が高まる。応力S2のように第1のFin11をチャネル長方向に引張すると、キャリア移動度が高まる。さらに、応力S3のように第1のFin11をチャネル幅方向に圧縮すると、キャリア移動度が高まる。キャリア移動度を高める効果は、応力S2が“非常に有効”であり、S1およびS3は“有効”である。
【0023】
これに対し、図2(B)のP型MISでは、応力S1のように第1のFin11の側面をその側面に対して垂直方向に引張すると、キャリア移動度が高まる。応力S2のように第1のFin11をチャネル長方向に圧縮すると、キャリア移動度が高まる。さらに、応力S3のように第1のFin11をチャネル幅方向に引張すると、キャリア移動度が高まる。キャリア移動度を高める効果は、応力S2が“有効”であり、S1およびS3は“やや有効”である。45度ノッチウェハであっても、N型MISとP型MISとでは、キャリア移動度を高めるための応力の印加方向が異なる。
【0024】
図3および図4は、Finの結晶面方位とキャリア移動度との関係を示すグラフである。図3に示すようにN型MISでは、結晶面方位(100)の面を側面として、この側面上にゲート絶縁膜およびゲート電極を形成すると、キャリア移動度が高まる。図4に示すようにP型MISでは、結晶面方位(110)の面を側面として、この側面上にゲート絶縁膜およびゲート電極を形成すると、キャリア移動度が高まる。
【0025】
以上の応力とキャリア移動度との関係に基づいて、本発明に係る実施形態を説明する。 なお、本発明に係る実施形態に従った半導体装置及びその製造方法において、絶縁層と、前記絶縁層の表面上に形成され、半導体材料から成る複数のFinは、SOI(Silicon On Insulator)ウェハを用いることで簡易に得られる。しかし、素子の動作時に隣接する素子同士が電気的に絶縁されていれば良く、バルク基板を用いることも可能である。この場合、図11に相当する形態として、図36のように支持基板5とFINが接続された形態でも良い。
【0026】
(第1の実施形態)
図5は、本発明に係る第1の実施形態に従ったFin型FETの平面図である。図6は、図5の6−6線に沿った断面図である。図5および図6を参照して、本実施形態のFin型FETを説明する。第1の実施形態は、<100>ノッチウェハを用いている。第1のFin11および第2のFin12の各側面は、シリコン単結晶の結晶面方位(100)の面である。尚、図では、便宜的に、N型MISおよびP型MISを並列して示している。第1の実施形態は、例えば、CMOSインバータとして利用することができる。
【0027】
図6に示すように、Fin型FETは、支持基板5、絶縁層10と、第1のFin11と、第2のFin12と、キャップ膜20と、ゲート絶縁膜25と、第1のゲート電極31と、第2のゲート電極32とを備えている。支持基板5は、例えば、シリコン基板である。絶縁層10は、例えば、シリコン酸化膜であり、支持基板5上に設けられている。第1および第2のFin11、12は、例えば、シリコン単結晶からなり、絶縁層10上に設けられている。
【0028】
本実施形態では、SOI(Silicon On Insulator)基板を用いてもよい。この場合、SOI基板のBOX(Buried Oxide)層を絶縁層10とし、SOI層を加工して第1および第2のFin11、12を形成すればよい。
【0029】
キャップ膜20は、例えば、シリコン窒化膜からなり、第1および第2のFin11、12の上面上に設けられている。キャップ膜20は、第1および第2のFin11、12を形成する際のハードマスクとして利用され、尚且つ、第1および第2のFin11、12の上面を保護する保護膜として用いられる。
【0030】
ゲート絶縁膜25は、第1および第2のFin11,12の側面(結晶面方位(100)の面)上に形成されている。ゲート絶縁膜25は、例えば、シリコン酸化膜、シリコン酸窒化膜、HfSiON等である。
【0031】
第1のゲート電極31は、ゲート絶縁膜25上に形成されている。さらに、第1のゲート電極31は、第1のFin11の側面(結晶面方位(100)の面)に対して垂直な断面において、隣り合う第1のFin11の間に充填されるように形成されている。
【0032】
第2のゲート電極32もまた、ゲート絶縁膜25上に形成されている。しかし、第2のゲート電極32は、第2のFin12の側面(結晶面方位(100)の面)に対して垂直な断面において、隣り合う第2のFin12の間に充填されておらず、隙間が存在するように形成されている。換言すると、第2のゲート電極32の膜厚は、隣り合う第2のFin12の間の間隔の1/2未満である。第1のゲート電極31および第2のゲート電極32は、同一の材料から成り、例えば、ニッケルシリサイド、ハフニウムシリサイド、プラチナシリサイド、エルビウムシリサイドなど金属シリサイドである。なお、製造過程における耐熱性を確保するために、この金属シリサイドは、酸素、炭素、窒素などを含有しても良い。ゲート絶縁膜の信頼性を向上させるために、この金属シリサイドは、フッ素、塩素、水素などを含有しても良い。トランジスタのしきい値を所望の値にするために、この金属シリサイドは、ゲルマニウム、ホウ素、アルミニウム、ガリウム、インジウム、リン、砒素、アンチモンなどを含有しても良い。さらに応力を加えるために、この金属シリサイドは、ジルコニウム、タングステンを含有しても良い。
【0033】
図5に示すように、第1および第2のゲート電極31、32は、それぞれ第1および第2のFin11、12のチャネル領域を被覆するように形成されている。ゲート電極31、32で被覆されたチャネル領域以外のFin11、12の部分は、ソース層およびドレイン層として機能する。ソース層およびドレイン層は、コンタクト40を介してそれぞれ上層配線に電気的に接続されている。
【0034】
ニッケルシリサイドなどの金属シリサイド自体は、膨張性材料である。従って、第1のゲート電極31はN型MISの隣り合う第1のFin11間において膨張する。これにより、第1のゲート電極31は、図6の矢印A1で示すように、第1のFin11の側面を、この側面に対して垂直方向から圧縮する。即ち、圧縮応力S1が印加される。第1のゲート電極31は、Fin11の周囲を囲うようにして圧縮するため、圧縮応力S3をも発生し、結果的に引張応力S2も発生させることとなる。図2(A)で示したとおり、これらの応力S1〜S3は、N型MISのキャリア移動度を向上させる。
【0035】
一方で、P型MISでは、第2のゲート電極32は、第2のFin12の側面および上面を被覆しているものの、薄膜状態で被覆している。よって、隣り合う第2のFin12間には第2のゲート電極32は充填されておらず、隙間が存在する。これにより、隣り合う第2のFin12間で及ぼしあう応力は比較的小さい。即ち、応力S3はN型MISにおけるそれよりも弱い。また、ゲート電極32は膨張性材料である。従って、第2のゲート電極32は、図6の矢印A2で示すように、第2のFin12の側面を、この側面に対して垂直方向(応力S1の方向)に引張する。ゲート電極32が十分薄い場合、応力S3の影響は小さい。結果的に応力S2方向に圧縮される。そのため、P型MISの移動度も向上する。
【0036】
このように、本実施形態では、同一の材料から成る第1のゲート電極31および第2のゲート電極32が、それぞれ第1のFin11の側面を圧縮し、並びに、第2のFin12の側面を引張する。図2(A)および図2(B)を参照してわかるように、これらの応力は、N型MISおよびP型MISの両方のキャリア移動度を向上させることができる。
【0037】
また、Fin型FETの有利な点は次のとおりである。Fin型FETはゲート電極がFinの両側面に設けられたダブルゲート構造を有している。これにより、Fin型FETは、ショートチャネル効果を抑制し、ソース−ドレイン間のパンチスルーによるリーク電流を低減することを可能にする。また、チャネルの垂直方向の電界が小さいので、移動度を向上させることができる。さらに、オフリーク電流を低下させることができるので、その分、Finを高くし、あるいは、Finの数を増加させることができる。その結果、CMOSの電流駆動能力を向上させることができる。
【0038】
次に、本実施形態によるFin型FETの製造方法を説明する。
【0039】
図7から図13は、本発明に係る第1の実施形態に従ったFin型FETの製造方法の流れを示す斜視図である。便宜上、これらの図では、2つのFinのみが示されている。まず、SOI基板を用意する。SOI層の厚さは、例えば、50nm〜100nm程度である。このSOI基板のオリエンテーションフラットは、SOI層の結晶面方位(100)の面に平行に設けられている。これは、<100>ノッチウェハである。SOI層のうちチャネルとなるボディ領域にチャネルドーピング(例えば、As、P 、B、BF2等のイオン注入)を行なうことによって、チャネルの不純物濃度を約1×1018cm−3とする。
【0040】
次に、SOI層上にシリコン窒化膜を約70nm堆積し、このシリコン窒化膜をパターニングする。シリコン窒化膜は、例えば、熱CVD法によりジクロロシラン(SiH2Cl2) およびアンモニア(NH3)を含む雰囲気中において、1Torrの気圧のもと800℃で成膜され得る。パターニング後のシリコン窒化膜をハードマスクとして用いて、SOI層をRIEによってエッチングする。これにより、図7に示すように、第1および第2のFin11および12が絶縁層(BOX層)10上に形成される。第1および第2のFin11および12は、結晶面方位(100)の面を側面としており、この側面がチャネル面となる。第1および第2のFin11および12の上面は、シリコン窒化膜から成るキャップ膜20で被覆されている。
【0041】
次に、ゲート絶縁膜25が第1および第2のFin11および12の側面に形成される。ゲート絶縁膜25は、例えば、約2nmの膜厚のシリコン酸化膜である。このようなシリコン酸化膜は、例えば、O2およびH2の混合雰囲気中において、10Torrの気圧のもと1000℃で15秒間酸化することによって形成される。このように、ゲート絶縁膜25は、第1および第2のFin11および12を熱酸化することによって形成されたシリコン酸化膜でよい。代替的に、ゲート絶縁膜25は、第1および第2のFin11および12の側面に堆積されたハフニウムシリケート等の高誘電体膜であってもよい。続いて、ゲート電極材料としてポリシリコン膜60を約300nm堆積する。ポリシリコン膜60は、例えば、SiH4、N2、H2の混合雰囲気中において、1Torrの気圧のもと約620℃で堆積される。
【0042】
次に、ポリシリコン膜60をCMP(Chemical Mechanical Polishing)で平坦化し、図9に示すように、キャップ膜20が露出するまでポリシリコン膜60をエッチバックする。次に、図10に示すように、再度、ゲート電極材料としてのポリシリコン膜61を堆積する。このとき、ポリシリコン膜61の膜厚は、例えば、約50nmである。ポリシリコン膜60および61をまとめてゲート電極材料62とする。
【0043】
ポリシリコン膜60および61が大気中の酸素にさらされると、ポリシリコン膜60と61との間にシリコン酸化膜が形成される場合がある。このシリコン酸化膜は、ポリシリコン膜61の上方からイオン注入されたゲート電極用のドーパントの拡散を阻害するおそれがある。そこで、ポリシリコン膜61の成膜工程において、H2雰囲気中において、10Torrの気圧のもと約800℃程度で約1分間アニールした後、大気にさらすことなく、引き続き、ポリシリコン膜61を成膜することがより望ましい。このアニールは、H2雰囲気に限らず、HCl雰囲気中において、10Torrの気圧のもと、750℃で約1分間処理してもよい。あるいは、このアニールは、N2雰囲気中において、1Torrの気圧のもと、900℃で約10分間処理してもよい。さらに、H2とHClとの混合雰囲気、BCl3雰囲気、NF3雰囲気等も用いることができる。
【0044】
次に、ハードマスク用のシリコン窒化膜70をポリシリコン膜61上に約100nm堆積する。図11に示すように、リソグラフィ技術およびRIEを用いて、シリコン窒化膜70をゲート電極のパターンに成形する。次に、パターニング後のシリコン窒化膜70をハードマスクとして用いて、ポリシリコン膜60および61をRIEでエッチングする。これにより、図11に示すように、ポリシリコンから成るゲート電極62が第1および第2のFin11および12の側面(チャネル領域)および上面を被覆するように形成される。シリコン窒化膜70は、後の工程でゲート電極材料62の保護膜として用いられる。従って、シリコン窒化膜70を保護膜70とも呼ぶ。
【0045】
その後、ゲート側壁膜の材料としてTEOS膜を堆積する。このTEOS膜をエッチバックすることによって、図12に示すようにゲート側壁膜80が形成される。ゲート側壁膜80の膜厚は約40nmである。このとき、第1および第2のFin11および12の側面にも側壁膜81が形成されてよい。次に、シリコン窒化膜をRIEでエッチングし、第1および第2のFin11および12上のシリコン窒化膜20を除去する。このとき、ゲート電極材料62上にある保護膜70もエッチングされるが、保護膜70は、シリコン窒化膜20よりも厚いので、ゲート電極材料62上に残存する。また、第1および第2のFin11および12のチャネル領域上にあるシリコン窒化膜20は、ゲート電極材料62に被覆されているため残存する。
【0046】
次に、Fin11または12のうちソース・ドレイン領域をシリサイド化する。ソース・ドレイン領域のシリサイド化に用いる金属材料としては、N型MISにはEr、P型MISにはPtを用いればよい。これにより、N型MISのソース・ドレイン領域はErSiになり、P型MISのソース・ドレイン領域はPtSiになる。このとき、ゲート電極材料62は、シリコン窒化膜70およびゲート側壁膜80によって被覆されているため、シリサイド化されない。
【0047】
ソース・ドレイン領域のシリサイド化の前に、不純物をソース・ドレイン領域に導入してもよい。しかし、ショットキー接合のソース・ドレイン構造を形成する場合には、不純物をソース・ドレイン領域に導入しなくてもよい。
【0048】
次に、例えば、TEOS膜から成る層間絶縁膜90を約400nm堆積する。続いて、この層間絶縁膜90をCMPで平坦化し、それによって、ゲート電極材料62の表面を露出させる。このとき、研磨がゲート電極材料62の表面に達する直前にCMPを停止してもよい。保護膜70の上にTEOS膜が残存している場合には、RIEで保護膜70上面が露出するまでエッチングする。次に、熱燐酸溶液を用いて保護膜70を除去する。これにより、ゲート電極材料62の上面を露出させる。このときの構造を図13に示す。
【0049】
図13以降の製造工程については、図14から図17を参照して説明する。図14から図17は、図13の14−14線に沿った断面図に相当する。ただし、図14から図17では、理解を容易にするために、Finの個数を図13で示したFinの個数よりも多く示し、かつ、N型MISとP型MISとを並べて示している。
【0050】
図14は、ゲート電極材料62の上面を露出させた状態を示している。次に、ゲート電極材料62上にフォトレジスト181を塗布し、フォトリソグラフィ工程においてフォトレジスト181をN型MIS領域上に残存させる。続いて、図15に示すように、フォトレジスト181をマスクとして用いて、P型MIS領域にあるゲート電極材料62をRIE、CDEまたはウェットエッチングによって除去する。
【0051】
フォトレジスト181の除去後、図16に示すようにゲート絶縁膜とゲート電極材料63を形成する。ゲート電極材料63は、隣り合う第2のFin12間の間隔の1/2以下の厚みで第2のFin12の側面に堆積される。TEOS上の余分なゲート材料はCMP、リソグラフィおよびRIEを用いて除去する。
【0052】
次に、図17に示すように、金属膜190をゲート電極材料62および63上に堆積する。金属膜190は、例えば、ニッケル、コバルト等である。さらに、熱処理によって金属膜190とゲート電極材料62、63とを反応させる。このとき、ゲート電極材料62および63は、実質的にその全体がシリサイド化され、これにより、第1のゲート電極31および第2のゲート電極32が形成される。第1のゲート電極31および第2のゲート電極32は、例えば、ニッケルシリサイドである。このようにして、図6に示す構造が得られる。
【0053】
ポリシリコンは、シリサイド化されるときに膨張する。従って、上述したように、第1のゲート電極31は、第1のFinの側面に対して圧縮応力を与える。また、第2のゲート電極32は、第2のFinの側面に対して引張応力を与える。
【0054】
その後、公知の方法も用いて、層間絶縁膜、コンタクト、配線等が形成され、Fin型FETが完成する。
【0055】
本実施形態による製造方法によれば、ソース・ドレイン領域のシリサイド形成工程と、ゲート電極のシリサイド形成工程とを別個にすることができる。このため、ソース・ドレイン領域のシリサイドの膜厚が厚くなり過ぎることを抑制することができる。これは、オフリークの抑制につながる。
【0056】
また、本実施形態による製造方法はフルシリサイド技術を用いているので、TiN等のメタル電極を用いる場合に比べて、比較的簡単にゲート電極を形成することができる。
【0057】
本実施形態は、<110>ノッチウェハを用いることもできる。この場合、第1および第2のFin11および12は結晶面方位(100)の面を側面とするために、Finのレイアウト設計を、半導体基板表面と平行面内においてオリエンテーションフラットに対して45度回転(twist)させたものとする。
【0058】
(第1の実施形態の変形例)
図18は、第1の実施形態の変形例を示す平面図である。第1の実施形態では、第1のFin11および第2のFin12の各側面(チャネル面)は、結晶面方位(100)の面であった。図3および図4に示すように、N型MISは、結晶面方位(100)の面をチャネル面とすると、(110)面をチャネル面とした場合よりもキャリア移動度が高い。しかし、P型MISは、結晶面方位(110)の面をチャネル面とすると、(100)面をチャネル面とするよりもキャリア移動度が高い。
【0059】
そこで、図18に示すように、半導体基板表面と平行な面内において、第2のFin12を第1のFin11に対して45度回転させる。これにより、第2のFin12の側面が結晶面方位(110)の面となるので、P型MISのキャリア移動度がさらに上昇する。
【0060】
(第2の実施形態)
図19は、本発明に係る実施形態に従ったFin型FETの平面図である。図20は、図19の20−20線に沿った断面図である。図19および図20を参照して、第2の実施形態のFin型FETを説明する。第2の実施形態は、隣り合う第2のFin212間の間隔が隣り合う第1のFin11間の間隔よりも広い点で第1の実施形態と異なる。第2の実施形態のその他の構成は、第1の実施形態と同様でよい。
【0061】
隣り合う第2のFin212間の間隔を隣り合う第1のFin11間の間隔よりも広くすることによって、第1のFin11間を充填し、かつ、第2のFin212間を充填しない第1および第2のゲート電極31および32を同一工程で形成することができる。
【0062】
以下、第2の実施形態によるFIN型FETの製造方法を説明する。まず、第1の実施形態と同様の工程を経て、図13に示す構造を得る。図13以降の製造工程については、図21および図22を参照して説明する。図21および図22は、図13の14−14線に沿った断面図に相当する。ただし、図21および図22では、理解を容易にするために、Finの個数を図13で示したFinの個数よりも多く示し、かつ、N型MISとP型MISとを分けて示している。図13の状態から、ゲートpoly62をCDEなどで除去する。これにより形成された溝内にゲート酸化膜、ゲート電極62(62a,62b)を埋め込む。(図21)
【0063】
ここで、ゲート電極材料62bの膜厚は、隣り合う第1のFin11間の間隔の1/2以上、かつ、隣り合う第2のFin212間の間隔の1/2未満である。TEOS上の余分なゲート電極材をCMP、リソグラフィおよびRIEで除去する。本実施形態では、ゲート電極62aおよび62bは同時に形成され得る。
【0064】
次に、図22に示すように、金属膜190をゲート電極材料62b上に堆積する。さらに、熱処理によって金属膜190とゲート電極材料62bとを反応させる。このとき、ゲート電極材料62aおよび62bは、実質的にその全体がシリサイド化され、これにより、第1のゲート電極31および第2のゲート電極32が形成される。このようにして、図20に示す構造が得られる。
【0065】
第2の実施形態では、第1の実施形態と同様に第1のゲート電極31は、第1のFinの側面に対して圧縮応力を与える。また、第2のゲート電極32は、第2のFinの側面に対して引張応力を与える。よって、第2の実施形態は、第1の実施形態と同様の効果を有する。
【0066】
また、第2の実施形態では、第2のFin212間の間隔が、第1のFin11間の間隔よりも広い。よって、第1のFin11間の間隔の1/2以上、かつ、第2のFin212間の間隔の1/2未満の膜厚を有するゲート電極材料62bを堆積することによって、第1のFin11間をゲート電極材料62bで充填することができ、なおかつ、第2のFin212の間にはゲート電極材料を充填することなく隙間を残存させることができる。すなわち、第2の実施形態は、第1の実施形態と異なり、P型MIS領域のゲート電極材料62bを一旦剥離し、再度、ゲート電極材料63を堆積することが不要である。よって、第2の実施形態は、第1の実施形態よりも簡単かつ短時間にFin型FETを製造することができる。
【0067】
第1の実施形態の変形例は、第2の実施形態にも適用可能である。
【0068】
(第3の実施形態)
図23は、本発明に係る第3の実施形態に従ったFin型FETの断面図である。第3の実施形態では、第1のゲート電極362および第2のゲート電極363をダマシン法によって埋め込んでいる点で第1の実施形態と異なる。第3の実施形態のその他の構成は、第1の実施形態と同様でよい。
【0069】
第1のゲート電極362は、例えば、ニッケルシリサイド等からなる。第2のゲート電極363は、例えば、窒化チタン、タングステン、TiSi2等からなる。
【0070】
以下、第3の実施形態によるFIN型FETの製造方法を説明する。まず、第1の実施形態と同様の工程を経て、図13に示す構造を得る。次に、CDE等を用いてN型MIS形成領域のポリシリコン(62)を除去する。これによりゲート溝が形成される。ゲート溝内のFin側面にゲート絶縁膜を形成後、このゲート溝に第1のゲート電極362の材料としてニッケルシリサイドを充填する。続いて、CMPを用いてニッケルシリサイドを平坦化する。これにより、ゲート溝に第1のゲート電極362の材料が埋め込まれる。
【0071】
次に、P型MIS領域にあるポリシリコン62を除去する。これにより、P型MIS領域に、ゲート溝が形成される。次に、ゲート溝内のFin側面にゲート絶縁膜を形成後、第2のゲート電極363の材料をこのゲート溝に充填する。続いて、CMPを用いて第2のゲート電極363の材料を平坦化する。これにより、P型MIS領域のゲート溝に第2のゲート電極363の材料が埋め込まれる。このようにダマシン法を用いることによって、第1のゲート電極362および第2のゲート電極363は、異なる種類の金属またはシリサイドで形成され得る。
【0072】
第1のゲート電極362の材料であるニッケルシリサイドは膨張性材料であるため、第1のFin11の側面(100)に圧縮応力を印加する。一方、第2のゲート電極363の材料である窒化チタン、タングステンおよびTiSi2は収縮性材料であるため、第2のFinの側面(100)に引張応力を印加する。従って、第3の実施形態は、第1の実施形態と同様の効果を有する。
【0073】
さらに、第3の実施形態はダマシン法を用いているので、ピュアメタルのようなシリサイド以外の材料をゲート電極に用いることが可能になる。
【0074】
第3の実施形態は、第2の実施形態と組み合わせることもできる。この場合、第3の実施形態は、第2の実施形態の効果をも有する。また、第1の実施形態の変形例は、第3の実施形態にも適用することができる。この場合、第3の実施形態は、該変形例の効果をも有する。
【0075】
(第4の実施形態)
図24は、本発明に係る第4の実施形態に従ったFin型FETの斜視図である。第4の実施形態は、第1のFin11および第2のFin12のソース・ドレイン領域の側面を被覆する応力膜を備えている点で第1から第3の実施形態と異なる。第4の実施形態のその他の構成は、第1から第3の実施形態のいずれかと同様でよい。また、ゲート電極31、32は、従来の方法で形成されたゲート電極であってもよい。
【0076】
第1および第2のFin11および12は、それぞれ第1の応力膜411および第2の応力膜412で被覆されているため、図24には現れていない。
【0077】
図25は、図24のA−A線(チャネル長方向)に沿った断面図である。図26は、図24のB−B線(チャネル幅方向)に沿った断面図である。図27は、図24のD−D線に沿って切断したときの平面図である。図28は、図24のE−E線(チャネル長方向)に沿った断面図である。図29は、図24のF−F線(チャネル幅方向)に沿った断面図である。図30は、図24のH−H線に沿って切断したときの平面図である。
【0078】
図24に示すように、第1のFin11のソース・ドレイン領域の側面は、第1の応力膜411で被覆されている。第2のFin12のソース・ドレイン領域の側面は、第2の応力膜412で被覆されている。第1の応力膜411および第2の応力膜412は、例えば、シリコン窒化膜(プラズマナイトライド)からなる。図24では第1の応力膜411および第2の応力膜412がFin11、12を被覆するように示されている。しかし、例えば、応力を弱めるために、シリコン窒化膜を薄くしてもよい。逆に、第1の応力膜411および第2の応力膜412を厚くすることによって、プロセスマージンを確保することもできる。
【0079】
第1の応力膜411は、隣り合う第1のFin11間に充填されている。一方、第2の応力膜412は、隣り合う第2のFin12間には充填されておらず、第2のFin12の側面に薄膜状に設けられている。従って、隣り合う第2のFin12間には隙間が存在する。
【0080】
図25には、チャネル長方向(ソース−ドレイン方向)に沿った第1のFin11の切断面が示されている。第1のFin11がキャップ膜20の下に存在していることがわかる。
【0081】
図26には、チャネル幅方向に沿った第1のFin11の切断面が示されている。図26では、第1の応力膜411は、第1のFin11の側面のソース・ドレイン領域S、Dに隣接している。図26に示す矢印は応力の方向を示す。本実施形態では、第1の応力膜411の材料としてのプラズマナイトライドは、収縮性材料である。プラズマナイトライドは、成膜条件によって収縮性材料にすることができる。
【0082】
図27の平面図を参照してわかるように、第1の応力膜411は、隣り合う第1のFin11間に充填されている。より詳細には、第1の応力膜411は、ソースS(またはドレインD)、第1のゲート電極31、および、パッド480によって囲まれた領域に充填されている。これにより、第1の応力膜411が収縮すると、第1の応力膜411は、第1のFin11をチャネル長方向(矢印A3の方向)に引張する。図1に示すように、N型MISのFinをチャネル長方向(S2)へ引張すると、キャリア移動度が上昇する。よって、第1の応力膜411を用いることによって、第4の実施形態におけるN型MISのキャリア移動度が上昇する。
【0083】
図28には、チャネル長方向(ソース−ドレイン方向)に沿った第2のFin12の切断面が示されている。第2のFin12がキャップ膜20の下に存在していることがわかる。第2の応力膜412は、第2のFin12両側面に隣接している。第2の応力膜412は薄膜状である。第2の応力膜412の膜厚は、隣り合う第2のFin12間の間隔の1/2未満であり、厚いほど移動度向上の効果が得られる。ただし、第2の応力膜412の膜厚を過度に厚くすると、Fin12間の間隔を広げる必要があるため、CMOSの占有面積が大きくなってしまう。したがって、第2の応力膜412の膜厚は、代表的には約2〜100nmであり、より好ましくは、約5〜30nmである。設計上、CMOSの占有面積を大きくしてもよい場合には、より厚い方が好ましい。
【0084】
図29には、チャネル幅方向に沿った第2のFin12の切断面が示されている。図29では、第2の応力膜412は、第2のFin12側面のソース・ドレイン領域S、Dに隣接している。
【0085】
図30の平面図を参照してわかるように、第2の応力膜412は、隣り合う第2のFin12間に充填されていない。より詳細には、第2の応力膜412は、ソースS(またはドレインD)、第2のゲート電極32、および、パッド480の側面に薄膜状に設けられている。従って、隣り合う第2のFin12間で及ぼしあう応力、第2のゲート電極32とパッド480との間で及ぼしあう応力が小さく、第2のFin12と第2のゲート電極32との間で及ぼしあう応力が比較的大きい。その結果、第2の応力膜412自体が収縮すると、第2のFin12をチャネル長方向(矢印A4の方向)に圧縮する。
【0086】
図1に示すように、P型MISのFinをチャネル長方向(S2)へ圧縮すると、キャリア移動度が上昇する。よって、第2の応力膜412によって、第4の実施形態におけるP型MISのキャリア移動度が上昇する。
【0087】
このように、第1の応力膜411および第2の応力膜412は、同じ材料から成るものの、膜厚の相違によって第1および第2のFin11および12のそれぞれに異なる応力を印加する。その結果、第4の実施形態では、N型MISおよびP型MISの両方のキャリア移動度を上昇させることができる。
【0088】
第4の実施形態と第1から第3の実施形態のいずれかとを組み合わせることによって、さらに、キャリア移動度を上昇させることができる。
【0089】
第4の実施形態によるFin型FETの製造方法を説明する。まず、第1の実施形態と同様の工程を経て、図11に示す構造を得る。図11以降の製造工程については、図31から図35を参照して説明する。
【0090】
図31に示すように、HDP(High Density Plasma)−CVD法を用いて収縮性材料であるシリコン窒化膜410を約60nm堆積する。シリコン窒化膜410は、例えば、SiH4、NH3、Arおよび N2の混合雰囲気中において、5Torrの気圧のもと、約400℃基板温度で堆積される。このとき、13.56MHz、1200Wの高周波発振装置を用いて高周波電界を加えることによってプラズマを発生させ、原料ガスを励起させる。これにより、原料ガスが化学反応を起こし、シリコン窒化膜を堆積することができる。このように堆積されたシリコン窒化膜をプラズマナイトライドとも呼ぶ。プラズマナイトライドは、原料ガスの組成および気圧を変更することによって、収縮性または膨張性になり得る。
【0091】
また、HDP−CVDは、熱CVDと比べて異方的にシリコン窒化膜を堆積することができる。例えば、HDP−CVDは、ゲート電極の側面のように半導体基板に対して垂直面に比較的薄いシリコン窒化膜を堆積し、一方、半導体基板に対して平行面には比較的厚いシリコン窒化膜を堆積することができる。具体的には、HDP−CVDは、半導体基板に対して垂直面に10nm以下の膜厚のシリコン窒化膜を堆積し、半導体基板に対して平行面に60nmのシリコン窒化膜を堆積することができる。
【0092】
次に、熱燐酸溶液を用いて、シリコン窒化膜410を約10nmエッチバックする。半導体基板に対して垂直面に堆積されたシリコン窒化膜410が除去されるので、図32に示すように、第1のゲート電極31および第2のゲート電極32の側面が現れる。このとき、絶縁層10上には、約50nmのシリコン窒化膜410が残存するので、第1のFin11および第2のFin12は現れない。
【0093】
熱燐酸溶液によるプラズマナイトライドのエッチングレートは、熱CVDにより形成されたシリコン窒化膜に比べて約5〜15倍速い。よって、キャップ膜20および保護膜70を残存させつつ、シリコン窒化膜410のみを除去することができる。
【0094】
次に、窒素雰囲気中において700℃で30秒間、半導体基板をアニールする。これにより、シリコン窒化膜(プラズマナイトライド)410の膜質が安定化する。
【0095】
次に、シリコン酸化膜420を約30nm堆積する。例えば、TEOS(Si(OC2H5)4)の雰囲気中において、1Torrの気圧のもと約600℃の温度で熱CVD法を用いてシリコン酸化膜420を堆積すればよい。シリコン窒化膜410を加工して形成される第2の応力膜412が十分な応力をチャネル領域に与えるために、シリコン酸化膜420の膜厚は5nm以上であることが好ましい。また、隣接するFET同士が影響を及ぼしあわないようにするため、Fin間、GC−GC間のスペース内に収める膜厚は、60nm程度以下であることが好ましい。
【0096】
上記TEOSに代えて、他の有機系材料、ハロゲン系材料、水素化合物系材料を用いてシリコン酸化膜420を堆積してもよい。有機系材料としては、BTBAS (SiH2[N{C(CH3)3}2])、TDMAS(Si[N(CH3)2]2)でよい。ハロゲン系材料としては、SiH2Cl2、SiCl4、Si2Cl6、SiF4でよい。水素化合物系材料としては、SiH4でよい。雰囲気は、原料や成膜温度などに応じてO2、H2O、N2Oなどから選択される単体もしくは混合ガスを適宜用いればよい。
【0097】
また、シリコン酸化膜420は、TEOSおよびH2Oを用いてALD(Atomic Layer Deposition)法で堆積してもよい。
【0098】
次に、RIEを用いて、シリコン酸化膜420をエッチバックする。このとき、図33に示すように、第1のFin11、第2のFin12、第1のゲート電極31および第2のゲート電極32の各側面にシリコン酸化膜420が側壁膜として残存する。
【0099】
次に、リソグラフィ法を用いて、N型MIS領域をフォトレジスト430で被覆する。続いて、図34に示すように、シリコン酸化膜420をハードマスクとして用いて、シリコン酸化膜410をRIEでエッチングする。これにより、シリコン酸化膜からなる第2の応力膜412が第2のFin12の周囲および第2のゲート電極32の下部の周囲に形成される。第2の応力膜412の膜厚は、隣り合う第2のFin12間の間隔の1/2未満である。
【0100】
フォトレジスト430を除去すると、図35に示す構造が得られる。さらに、フッ酸溶液でシリコン酸化膜420を除去する。第2の応力膜412の膜厚は、シリコン窒化膜420をハードマスクとして形成されるので、シリコン酸化膜420の膜厚にほぼ等しい。
【0101】
シリコン酸化膜420のエッチングにより、P型MIS領域の絶縁層10が、例えば、30nmエッチングされる。これにより、図24に示す構造が得られる。このとき、第2の応力膜412の下の絶縁層10が除去されるので、第2の応力膜412の応力はチャネル領域に伝導しやすい。絶縁層10を削り過ぎると、P型FET自体がリフトオフされる危険性がある。よって、エッチングされる絶縁層10の膜厚は、第2の応力膜412の膜厚と同程度であることが好ましい。
【0102】
次に、キャップ膜20を除去する。さらに、ソース・ドレイン領域上に不純物をイオン注入し、ソース・ドレイン領域上にシリサイドを形成する。その後、第1の実施形態と同様の工程を経て、層間絶縁膜、配線等が形成され、Fin型FETが完成する。
【0103】
N型MISでは、第1の応力膜411は隣り合う第1のFin11間に充填されているので、第1のFin11をチャネル長方向に引張する。一方、P型MISでは、第2の応力膜412は、隣り合う第2のFin12間の間隔の1/2未満の膜厚で形成されており、第2のFin12間に充填されていない。よって、第2の応力膜412は、第2のFin12をチャネル長方向に圧縮する。その結果、N型MISおよびP型MISの両方のキャリア移動度を上昇させることができる。
【0104】
第4の実施形態では、第1の応力膜411および第2の応力膜412が同一の材料から成る。これにより、上述した従来の問題点を解決することができる。
【0105】
なお、図1及び図2に示した通り、本実施形態は<100>ノッチウェハと<110>ノッチウェハどちらの場合でも効果を得ることができる。
【0106】
(第4の実施形態の変形例)
本変形例では、シリコン窒化膜410として膨張性のあるプラズマナイトライドを採用する。この場合、第4の実施形態におけるN型MISの構成をP型MISに用い、かつ、P型MISの構成をN型MISに用いればよい。即ち、N型MISでは、第1の応力膜411を隣り合う第1のFin11間に充填しない。これにより、第1の応力膜411は第1のFin11をチャネル長方向に引張する。P型MISでは、第2の応力膜412を隣り合う第2のFin12間に充填する。これにより、第2の応力膜412は、第2のFin12をチャネル長方向に圧縮する。
【0107】
本変形例は、第4の実施形態と同様の効果を有する。
【図面の簡単な説明】
【0108】
【図1】Fin型FETのFin11、12と、そのFin11、12に与えられる応力とを示した概念図。
【図2】Fin型FETのFin11、12と、そのFin11、12に与えられる応力とを示した概念図。
【図3】Finの結晶面方位とキャリア移動度との関係を示すグラフ。
【図4】Finの結晶面方位とキャリア移動度との関係を示すグラフ。
【図5】本発明に係る第1の実施形態に従ったFin型FETの平面図。
【図6】図5の6−6線に沿った断面図。
【図7】本発明に係る第1の実施形態に従ったFin型FETの製造方法を示す斜視図。
【図8】図7に続く、Fin型FETの製造方法を示す斜視図。
【図9】図8に続く、Fin型FETの製造方法を示す斜視図。
【図10】図9に続く、Fin型FETの製造方法を示す斜視図。
【図11】図10に続く、Fin型FETの製造方法を示す斜視図。
【図12】図11に続く、Fin型FETの製造方法を示す斜視図。
【図13】図12に続く、Fin型FETの製造方法を示す斜視図。
【図14】図13に続く、Fin型FETの製造方法を示す断面図。
【図15】図14に続く、Fin型FETの製造方法を示す断面図。
【図16】図15に続く、Fin型FETの製造方法を示す断面図。
【図17】図16に続く、Fin型FETの製造方法を示す断面図。
【図18】第1の実施形態の変形例を示す平面図。
【図19】本発明に係る実施形態に従ったFin型FETの平面図。
【図20】図19の20−20線に沿った断面図。
【図21】本発明に係る第2の実施形態に従ったFin型FETの製造方法を示す断面図。
【図22】図21に続く、Fin型FETの製造方法を示す断面図。
【図23】本発明に係る第3の実施形態に従ったFin型FETの断面図。
【図24】本発明に係る第4の実施形態に従ったFin型FETの斜視図。
【図25】図24のA−A線に沿った断面図。
【図26】図24のB−B線に沿った断面図。
【図27】図24のD−D線に沿って切断したときの平面図。
【図28】図24のE−E線に沿った断面図。
【図29】図24のF−F線に沿った断面図。
【図30】図24のH−H線に沿って切断したときの平面図。
【図31】本発明に係る第4の実施形態に従ったFin型FETの製造方法を示す断面図。
【図32】図31に続く、Fin型FETの製造方法を示す断面図。
【図33】図32に続く、Fin型FETの製造方法を示す断面図。
【図34】図33に続く、Fin型FETの製造方法を示す断面図。
【図35】図34に続く、Fin型FETの製造方法を示す断面図。
【図36】SOI基板に代えてバルクシリコン基板を用いた形態において図11に相当する断面図。
【符号の説明】
【0109】
5 支持基板
10 絶縁層
11 第1のFin
12 第2のFin
20 キャップ膜
25 ゲート絶縁膜
31 第1のゲート電極
32 第2のゲート電極
411 第1の応力膜
412 第2の応力膜
【技術分野】
【0001】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
従来、プレナー型FETでは、チャネル形成領域に応力を与えることによって、キャリア移動度を向上させる技術が開発されている。一方、トランジスタの微細化、低消費電力化および高速化のために、Fin型FET(ダブルゲートトランジスタ)が開発されている。
【0003】
しかし、Fin型FETのような、いわゆる、3次元デバイスでは、構造や面方位がプレナー型FETと大きく異なるため、キャリア移動度を向上させるための有効な応力の印加方法がプレナー型FETとのそれと異なる。さらに、N型MISのキャリア移動度を向上させるためにFinに与える応力方向と、P型MISのキャリア移動度を向上させるためにFinに与える応力方向とは異なる。
【0004】
移動度向上のために、N型MISおよびP型MISのそれぞれに別々の材料を用いて応力を印加する方法が考えられる。例えば、N型MISに膨張性のSiNを用い、P型MISに収縮性のSiNを用いることが考えられる。しかし、この場合、製造工程が複雑になるという問題、および、隣接するN型MISおよびP型MISにおいて膨張性のSiNと収縮性のSiNとが互いの応力効果を打ち消しあうという問題があった。
【非特許文献1】Scott E. Thompson et al. “In Search of “Forever”, Continued Transistor Scaling One New Material at a Time” IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, VOL.18, NO. 1, February 2005
【発明の開示】
【発明が解決しようとする課題】
【0005】
簡単に製造することができ、かつ、Finに応力を印加することによってN型MISおよびP型MISの両方のキャリア移動度を向上させることができるFin型FETを提供することである。
【課題を解決するための手段】
【0006】
本発明に係る実施形態に従った半導体装置の製造方法は、半導体材料から成る複数のFinを絶縁層上に形成し、前記複数のFinの側面にゲート絶縁膜を形成し、前記複数のFinのうちN型FETに用いられる第1のFinの側面を該側面に対して垂直方向から圧縮し、かつ、P型FETに用いられる第2のFinの側面を該側面に対して垂直方向へ引張するように、前記ゲート絶縁膜上にゲート電極を形成することを具備する。
【0007】
本発明に係る実施形態に従った半導体装置の製造方法は、半導体材料から成る複数のFinを絶縁層上に形成し、前記複数のFinの側面にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、前記複数のFinのうちN型FETに用いられる第1のFinの側面をチャネル長方向に引張し、かつ、P型FETに用いられる第2のFinの側面をチャネル長方向に圧縮するように、前記第1のFinの側面、第2のFinの側面および前記ゲート電極の側面上に応力膜を形成することを具備する。
【0008】
本発明に係る実施形態に従った半導体装置は、絶縁層と、前記絶縁層上に形成され、半導体材料から成る複数のFinと、前記複数のFinの側面に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記複数のFinのうちN型FETに用いられる第1のFinの側面を該側面に対して垂直方向から圧縮し、かつ、P型FETに用いられる第2のFinの側面を該側面に対して垂直方向へ引張するゲート電極とを備えている。
【0009】
本発明に係る実施形態に従った半導体装置は、絶縁層と、前記絶縁層の表面上に形成され、半導体材料から成る複数のFinと、前記複数のFinの側面に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記複数のFinのソース・ドレイン領域の側面に形成され、前記複数のFinのうちN型FETに用いられる第1のFinの側面をチャネル長方向に引張し、かつ、P型FETに用いられる第2のFinの側面をチャネル長方向に圧縮する応力膜とを備えている。
【0010】
本発明に係る実施形態に従った半導体装置は、半導体材料からなる複数のFinと、前記複数のFinの側面に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記Fin間に埋め込まれ、N型FET領域およびP型FET領域の前記Finに対して同じストレスを与える応力材料とを備え、前記応力材料からの応力でN型FETおよびP型FETの両方の移動度を向上させたことを特徴とする。
【発明の効果】
【0011】
本発明によるFin型FETは、Finに応力を印加することによってN型MISおよびP型MISの両方のキャリア移動度を向上させることができる。
【発明を実施するための最良の形態】
【0012】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、材料自身が縮もうとすることで、周囲に応力を与える材料を「収縮性材料」と呼ぶ。また、材料自身が膨らもうとすることで、周囲に応力を与える材料を「膨張性材料」と呼ぶ。
【0013】
図1(A)、図1(B)、図2(A)および図2(B)は、Fin型FETのFin11、12と、そのFin11、12に与えられる応力とを示した概念図である。Fin11はN型MISの第1のFinであり、Fin12はP型MISの第2のFinである。第1および第2のFin11および12は、例えば、シリコン単結晶からなる。
【0014】
シリコン単結晶の応力S1が印加される結晶面にゲート絶縁膜およびゲート電極(図1(A)〜図2(B)では図示せず)が形成される。応力S1は、Fin11、12の側面に対して垂直方向に印加される。応力S2は、チャネル長方向(ソース−ドレイン方向)に印加される。応力S3は、チャネル幅方向に印加される。
【0015】
以下、応力S1が印加される面を側面とし、応力S2が印加される面を正面とし、応力S3が印加される(100)面を上面とする。電流の流れるソース(S)−ドレイン(D)間の領域をチャネル領域と呼ぶ。
【0016】
図1(A)および図2(B)の矢印は、キャリア移動度を向上させるために有効な応力の印加方向を示している。また、応力がキャリア移動度に及ぼす効果を3段階(非常に有効、有効、やや有効)に分けて表示している。
【0017】
図1(A)および図1(B)のFinは、(110)面に対して垂直方向にノッチ(オリエンテーションフラット)を有する半導体基板(以下、<110>ノッチウェハという)に形成されている。
【0018】
図1(A)のN型MISでは、応力S1のように第1のFin11の側面をその側面に対して垂直方向に引張すると、キャリア移動度が高まる。応力S2のように第1のFin11をチャネル長方向に引張すると、キャリア移動度が高まる。さらに、応力S3のように第1のFin11をチャネル幅方向に圧縮すると、キャリア移動度が高まる。キャリア移動度を高める効果は、応力S3が“非常に有効”であり、S2、S1の順にその効果の度合いが弱まる。
【0019】
これに対し、図1(B)のP型MISでは、応力S1のように第1のFin11の側面をその側面に対して垂直方向に引張すると、キャリア移動度が高まる。応力S2のように第1のFin11をチャネル長方向に圧縮すると、キャリア移動度が高まる。さらに、応力S3のように第1のFin11をチャネル幅方向に引張すると、キャリア移動度が高まる。キャリア移動度を高める効果は、応力S2が“非常に有効”であり、S1、S3の順にその効果の度合いが弱まる。このように、N型MISとP型MISとでは、キャリア移動度を高めるための応力の印加方向が異なる。
【0020】
図2(A)および図2(B)のFinは、(100)面に対して垂直方向にノッチ(オリエンテーションフラット)を有する半導体基板(以下、<100>ノッチウェハという)に形成されている。
【0021】
図2(A)および図2(B)のFinは、図1(A)および図1(B)のFinを応力S3の印加方向を軸として45度回転させたFinに相当する。Fin11および12の上面、側面および正面はいずれも(100)面となる。
【0022】
図2(A)のN型MISでは、応力S1のように第1のFin11の側面をその側面に対して垂直方向から圧縮すると、キャリア移動度が高まる。応力S2のように第1のFin11をチャネル長方向に引張すると、キャリア移動度が高まる。さらに、応力S3のように第1のFin11をチャネル幅方向に圧縮すると、キャリア移動度が高まる。キャリア移動度を高める効果は、応力S2が“非常に有効”であり、S1およびS3は“有効”である。
【0023】
これに対し、図2(B)のP型MISでは、応力S1のように第1のFin11の側面をその側面に対して垂直方向に引張すると、キャリア移動度が高まる。応力S2のように第1のFin11をチャネル長方向に圧縮すると、キャリア移動度が高まる。さらに、応力S3のように第1のFin11をチャネル幅方向に引張すると、キャリア移動度が高まる。キャリア移動度を高める効果は、応力S2が“有効”であり、S1およびS3は“やや有効”である。45度ノッチウェハであっても、N型MISとP型MISとでは、キャリア移動度を高めるための応力の印加方向が異なる。
【0024】
図3および図4は、Finの結晶面方位とキャリア移動度との関係を示すグラフである。図3に示すようにN型MISでは、結晶面方位(100)の面を側面として、この側面上にゲート絶縁膜およびゲート電極を形成すると、キャリア移動度が高まる。図4に示すようにP型MISでは、結晶面方位(110)の面を側面として、この側面上にゲート絶縁膜およびゲート電極を形成すると、キャリア移動度が高まる。
【0025】
以上の応力とキャリア移動度との関係に基づいて、本発明に係る実施形態を説明する。 なお、本発明に係る実施形態に従った半導体装置及びその製造方法において、絶縁層と、前記絶縁層の表面上に形成され、半導体材料から成る複数のFinは、SOI(Silicon On Insulator)ウェハを用いることで簡易に得られる。しかし、素子の動作時に隣接する素子同士が電気的に絶縁されていれば良く、バルク基板を用いることも可能である。この場合、図11に相当する形態として、図36のように支持基板5とFINが接続された形態でも良い。
【0026】
(第1の実施形態)
図5は、本発明に係る第1の実施形態に従ったFin型FETの平面図である。図6は、図5の6−6線に沿った断面図である。図5および図6を参照して、本実施形態のFin型FETを説明する。第1の実施形態は、<100>ノッチウェハを用いている。第1のFin11および第2のFin12の各側面は、シリコン単結晶の結晶面方位(100)の面である。尚、図では、便宜的に、N型MISおよびP型MISを並列して示している。第1の実施形態は、例えば、CMOSインバータとして利用することができる。
【0027】
図6に示すように、Fin型FETは、支持基板5、絶縁層10と、第1のFin11と、第2のFin12と、キャップ膜20と、ゲート絶縁膜25と、第1のゲート電極31と、第2のゲート電極32とを備えている。支持基板5は、例えば、シリコン基板である。絶縁層10は、例えば、シリコン酸化膜であり、支持基板5上に設けられている。第1および第2のFin11、12は、例えば、シリコン単結晶からなり、絶縁層10上に設けられている。
【0028】
本実施形態では、SOI(Silicon On Insulator)基板を用いてもよい。この場合、SOI基板のBOX(Buried Oxide)層を絶縁層10とし、SOI層を加工して第1および第2のFin11、12を形成すればよい。
【0029】
キャップ膜20は、例えば、シリコン窒化膜からなり、第1および第2のFin11、12の上面上に設けられている。キャップ膜20は、第1および第2のFin11、12を形成する際のハードマスクとして利用され、尚且つ、第1および第2のFin11、12の上面を保護する保護膜として用いられる。
【0030】
ゲート絶縁膜25は、第1および第2のFin11,12の側面(結晶面方位(100)の面)上に形成されている。ゲート絶縁膜25は、例えば、シリコン酸化膜、シリコン酸窒化膜、HfSiON等である。
【0031】
第1のゲート電極31は、ゲート絶縁膜25上に形成されている。さらに、第1のゲート電極31は、第1のFin11の側面(結晶面方位(100)の面)に対して垂直な断面において、隣り合う第1のFin11の間に充填されるように形成されている。
【0032】
第2のゲート電極32もまた、ゲート絶縁膜25上に形成されている。しかし、第2のゲート電極32は、第2のFin12の側面(結晶面方位(100)の面)に対して垂直な断面において、隣り合う第2のFin12の間に充填されておらず、隙間が存在するように形成されている。換言すると、第2のゲート電極32の膜厚は、隣り合う第2のFin12の間の間隔の1/2未満である。第1のゲート電極31および第2のゲート電極32は、同一の材料から成り、例えば、ニッケルシリサイド、ハフニウムシリサイド、プラチナシリサイド、エルビウムシリサイドなど金属シリサイドである。なお、製造過程における耐熱性を確保するために、この金属シリサイドは、酸素、炭素、窒素などを含有しても良い。ゲート絶縁膜の信頼性を向上させるために、この金属シリサイドは、フッ素、塩素、水素などを含有しても良い。トランジスタのしきい値を所望の値にするために、この金属シリサイドは、ゲルマニウム、ホウ素、アルミニウム、ガリウム、インジウム、リン、砒素、アンチモンなどを含有しても良い。さらに応力を加えるために、この金属シリサイドは、ジルコニウム、タングステンを含有しても良い。
【0033】
図5に示すように、第1および第2のゲート電極31、32は、それぞれ第1および第2のFin11、12のチャネル領域を被覆するように形成されている。ゲート電極31、32で被覆されたチャネル領域以外のFin11、12の部分は、ソース層およびドレイン層として機能する。ソース層およびドレイン層は、コンタクト40を介してそれぞれ上層配線に電気的に接続されている。
【0034】
ニッケルシリサイドなどの金属シリサイド自体は、膨張性材料である。従って、第1のゲート電極31はN型MISの隣り合う第1のFin11間において膨張する。これにより、第1のゲート電極31は、図6の矢印A1で示すように、第1のFin11の側面を、この側面に対して垂直方向から圧縮する。即ち、圧縮応力S1が印加される。第1のゲート電極31は、Fin11の周囲を囲うようにして圧縮するため、圧縮応力S3をも発生し、結果的に引張応力S2も発生させることとなる。図2(A)で示したとおり、これらの応力S1〜S3は、N型MISのキャリア移動度を向上させる。
【0035】
一方で、P型MISでは、第2のゲート電極32は、第2のFin12の側面および上面を被覆しているものの、薄膜状態で被覆している。よって、隣り合う第2のFin12間には第2のゲート電極32は充填されておらず、隙間が存在する。これにより、隣り合う第2のFin12間で及ぼしあう応力は比較的小さい。即ち、応力S3はN型MISにおけるそれよりも弱い。また、ゲート電極32は膨張性材料である。従って、第2のゲート電極32は、図6の矢印A2で示すように、第2のFin12の側面を、この側面に対して垂直方向(応力S1の方向)に引張する。ゲート電極32が十分薄い場合、応力S3の影響は小さい。結果的に応力S2方向に圧縮される。そのため、P型MISの移動度も向上する。
【0036】
このように、本実施形態では、同一の材料から成る第1のゲート電極31および第2のゲート電極32が、それぞれ第1のFin11の側面を圧縮し、並びに、第2のFin12の側面を引張する。図2(A)および図2(B)を参照してわかるように、これらの応力は、N型MISおよびP型MISの両方のキャリア移動度を向上させることができる。
【0037】
また、Fin型FETの有利な点は次のとおりである。Fin型FETはゲート電極がFinの両側面に設けられたダブルゲート構造を有している。これにより、Fin型FETは、ショートチャネル効果を抑制し、ソース−ドレイン間のパンチスルーによるリーク電流を低減することを可能にする。また、チャネルの垂直方向の電界が小さいので、移動度を向上させることができる。さらに、オフリーク電流を低下させることができるので、その分、Finを高くし、あるいは、Finの数を増加させることができる。その結果、CMOSの電流駆動能力を向上させることができる。
【0038】
次に、本実施形態によるFin型FETの製造方法を説明する。
【0039】
図7から図13は、本発明に係る第1の実施形態に従ったFin型FETの製造方法の流れを示す斜視図である。便宜上、これらの図では、2つのFinのみが示されている。まず、SOI基板を用意する。SOI層の厚さは、例えば、50nm〜100nm程度である。このSOI基板のオリエンテーションフラットは、SOI層の結晶面方位(100)の面に平行に設けられている。これは、<100>ノッチウェハである。SOI層のうちチャネルとなるボディ領域にチャネルドーピング(例えば、As、P 、B、BF2等のイオン注入)を行なうことによって、チャネルの不純物濃度を約1×1018cm−3とする。
【0040】
次に、SOI層上にシリコン窒化膜を約70nm堆積し、このシリコン窒化膜をパターニングする。シリコン窒化膜は、例えば、熱CVD法によりジクロロシラン(SiH2Cl2) およびアンモニア(NH3)を含む雰囲気中において、1Torrの気圧のもと800℃で成膜され得る。パターニング後のシリコン窒化膜をハードマスクとして用いて、SOI層をRIEによってエッチングする。これにより、図7に示すように、第1および第2のFin11および12が絶縁層(BOX層)10上に形成される。第1および第2のFin11および12は、結晶面方位(100)の面を側面としており、この側面がチャネル面となる。第1および第2のFin11および12の上面は、シリコン窒化膜から成るキャップ膜20で被覆されている。
【0041】
次に、ゲート絶縁膜25が第1および第2のFin11および12の側面に形成される。ゲート絶縁膜25は、例えば、約2nmの膜厚のシリコン酸化膜である。このようなシリコン酸化膜は、例えば、O2およびH2の混合雰囲気中において、10Torrの気圧のもと1000℃で15秒間酸化することによって形成される。このように、ゲート絶縁膜25は、第1および第2のFin11および12を熱酸化することによって形成されたシリコン酸化膜でよい。代替的に、ゲート絶縁膜25は、第1および第2のFin11および12の側面に堆積されたハフニウムシリケート等の高誘電体膜であってもよい。続いて、ゲート電極材料としてポリシリコン膜60を約300nm堆積する。ポリシリコン膜60は、例えば、SiH4、N2、H2の混合雰囲気中において、1Torrの気圧のもと約620℃で堆積される。
【0042】
次に、ポリシリコン膜60をCMP(Chemical Mechanical Polishing)で平坦化し、図9に示すように、キャップ膜20が露出するまでポリシリコン膜60をエッチバックする。次に、図10に示すように、再度、ゲート電極材料としてのポリシリコン膜61を堆積する。このとき、ポリシリコン膜61の膜厚は、例えば、約50nmである。ポリシリコン膜60および61をまとめてゲート電極材料62とする。
【0043】
ポリシリコン膜60および61が大気中の酸素にさらされると、ポリシリコン膜60と61との間にシリコン酸化膜が形成される場合がある。このシリコン酸化膜は、ポリシリコン膜61の上方からイオン注入されたゲート電極用のドーパントの拡散を阻害するおそれがある。そこで、ポリシリコン膜61の成膜工程において、H2雰囲気中において、10Torrの気圧のもと約800℃程度で約1分間アニールした後、大気にさらすことなく、引き続き、ポリシリコン膜61を成膜することがより望ましい。このアニールは、H2雰囲気に限らず、HCl雰囲気中において、10Torrの気圧のもと、750℃で約1分間処理してもよい。あるいは、このアニールは、N2雰囲気中において、1Torrの気圧のもと、900℃で約10分間処理してもよい。さらに、H2とHClとの混合雰囲気、BCl3雰囲気、NF3雰囲気等も用いることができる。
【0044】
次に、ハードマスク用のシリコン窒化膜70をポリシリコン膜61上に約100nm堆積する。図11に示すように、リソグラフィ技術およびRIEを用いて、シリコン窒化膜70をゲート電極のパターンに成形する。次に、パターニング後のシリコン窒化膜70をハードマスクとして用いて、ポリシリコン膜60および61をRIEでエッチングする。これにより、図11に示すように、ポリシリコンから成るゲート電極62が第1および第2のFin11および12の側面(チャネル領域)および上面を被覆するように形成される。シリコン窒化膜70は、後の工程でゲート電極材料62の保護膜として用いられる。従って、シリコン窒化膜70を保護膜70とも呼ぶ。
【0045】
その後、ゲート側壁膜の材料としてTEOS膜を堆積する。このTEOS膜をエッチバックすることによって、図12に示すようにゲート側壁膜80が形成される。ゲート側壁膜80の膜厚は約40nmである。このとき、第1および第2のFin11および12の側面にも側壁膜81が形成されてよい。次に、シリコン窒化膜をRIEでエッチングし、第1および第2のFin11および12上のシリコン窒化膜20を除去する。このとき、ゲート電極材料62上にある保護膜70もエッチングされるが、保護膜70は、シリコン窒化膜20よりも厚いので、ゲート電極材料62上に残存する。また、第1および第2のFin11および12のチャネル領域上にあるシリコン窒化膜20は、ゲート電極材料62に被覆されているため残存する。
【0046】
次に、Fin11または12のうちソース・ドレイン領域をシリサイド化する。ソース・ドレイン領域のシリサイド化に用いる金属材料としては、N型MISにはEr、P型MISにはPtを用いればよい。これにより、N型MISのソース・ドレイン領域はErSiになり、P型MISのソース・ドレイン領域はPtSiになる。このとき、ゲート電極材料62は、シリコン窒化膜70およびゲート側壁膜80によって被覆されているため、シリサイド化されない。
【0047】
ソース・ドレイン領域のシリサイド化の前に、不純物をソース・ドレイン領域に導入してもよい。しかし、ショットキー接合のソース・ドレイン構造を形成する場合には、不純物をソース・ドレイン領域に導入しなくてもよい。
【0048】
次に、例えば、TEOS膜から成る層間絶縁膜90を約400nm堆積する。続いて、この層間絶縁膜90をCMPで平坦化し、それによって、ゲート電極材料62の表面を露出させる。このとき、研磨がゲート電極材料62の表面に達する直前にCMPを停止してもよい。保護膜70の上にTEOS膜が残存している場合には、RIEで保護膜70上面が露出するまでエッチングする。次に、熱燐酸溶液を用いて保護膜70を除去する。これにより、ゲート電極材料62の上面を露出させる。このときの構造を図13に示す。
【0049】
図13以降の製造工程については、図14から図17を参照して説明する。図14から図17は、図13の14−14線に沿った断面図に相当する。ただし、図14から図17では、理解を容易にするために、Finの個数を図13で示したFinの個数よりも多く示し、かつ、N型MISとP型MISとを並べて示している。
【0050】
図14は、ゲート電極材料62の上面を露出させた状態を示している。次に、ゲート電極材料62上にフォトレジスト181を塗布し、フォトリソグラフィ工程においてフォトレジスト181をN型MIS領域上に残存させる。続いて、図15に示すように、フォトレジスト181をマスクとして用いて、P型MIS領域にあるゲート電極材料62をRIE、CDEまたはウェットエッチングによって除去する。
【0051】
フォトレジスト181の除去後、図16に示すようにゲート絶縁膜とゲート電極材料63を形成する。ゲート電極材料63は、隣り合う第2のFin12間の間隔の1/2以下の厚みで第2のFin12の側面に堆積される。TEOS上の余分なゲート材料はCMP、リソグラフィおよびRIEを用いて除去する。
【0052】
次に、図17に示すように、金属膜190をゲート電極材料62および63上に堆積する。金属膜190は、例えば、ニッケル、コバルト等である。さらに、熱処理によって金属膜190とゲート電極材料62、63とを反応させる。このとき、ゲート電極材料62および63は、実質的にその全体がシリサイド化され、これにより、第1のゲート電極31および第2のゲート電極32が形成される。第1のゲート電極31および第2のゲート電極32は、例えば、ニッケルシリサイドである。このようにして、図6に示す構造が得られる。
【0053】
ポリシリコンは、シリサイド化されるときに膨張する。従って、上述したように、第1のゲート電極31は、第1のFinの側面に対して圧縮応力を与える。また、第2のゲート電極32は、第2のFinの側面に対して引張応力を与える。
【0054】
その後、公知の方法も用いて、層間絶縁膜、コンタクト、配線等が形成され、Fin型FETが完成する。
【0055】
本実施形態による製造方法によれば、ソース・ドレイン領域のシリサイド形成工程と、ゲート電極のシリサイド形成工程とを別個にすることができる。このため、ソース・ドレイン領域のシリサイドの膜厚が厚くなり過ぎることを抑制することができる。これは、オフリークの抑制につながる。
【0056】
また、本実施形態による製造方法はフルシリサイド技術を用いているので、TiN等のメタル電極を用いる場合に比べて、比較的簡単にゲート電極を形成することができる。
【0057】
本実施形態は、<110>ノッチウェハを用いることもできる。この場合、第1および第2のFin11および12は結晶面方位(100)の面を側面とするために、Finのレイアウト設計を、半導体基板表面と平行面内においてオリエンテーションフラットに対して45度回転(twist)させたものとする。
【0058】
(第1の実施形態の変形例)
図18は、第1の実施形態の変形例を示す平面図である。第1の実施形態では、第1のFin11および第2のFin12の各側面(チャネル面)は、結晶面方位(100)の面であった。図3および図4に示すように、N型MISは、結晶面方位(100)の面をチャネル面とすると、(110)面をチャネル面とした場合よりもキャリア移動度が高い。しかし、P型MISは、結晶面方位(110)の面をチャネル面とすると、(100)面をチャネル面とするよりもキャリア移動度が高い。
【0059】
そこで、図18に示すように、半導体基板表面と平行な面内において、第2のFin12を第1のFin11に対して45度回転させる。これにより、第2のFin12の側面が結晶面方位(110)の面となるので、P型MISのキャリア移動度がさらに上昇する。
【0060】
(第2の実施形態)
図19は、本発明に係る実施形態に従ったFin型FETの平面図である。図20は、図19の20−20線に沿った断面図である。図19および図20を参照して、第2の実施形態のFin型FETを説明する。第2の実施形態は、隣り合う第2のFin212間の間隔が隣り合う第1のFin11間の間隔よりも広い点で第1の実施形態と異なる。第2の実施形態のその他の構成は、第1の実施形態と同様でよい。
【0061】
隣り合う第2のFin212間の間隔を隣り合う第1のFin11間の間隔よりも広くすることによって、第1のFin11間を充填し、かつ、第2のFin212間を充填しない第1および第2のゲート電極31および32を同一工程で形成することができる。
【0062】
以下、第2の実施形態によるFIN型FETの製造方法を説明する。まず、第1の実施形態と同様の工程を経て、図13に示す構造を得る。図13以降の製造工程については、図21および図22を参照して説明する。図21および図22は、図13の14−14線に沿った断面図に相当する。ただし、図21および図22では、理解を容易にするために、Finの個数を図13で示したFinの個数よりも多く示し、かつ、N型MISとP型MISとを分けて示している。図13の状態から、ゲートpoly62をCDEなどで除去する。これにより形成された溝内にゲート酸化膜、ゲート電極62(62a,62b)を埋め込む。(図21)
【0063】
ここで、ゲート電極材料62bの膜厚は、隣り合う第1のFin11間の間隔の1/2以上、かつ、隣り合う第2のFin212間の間隔の1/2未満である。TEOS上の余分なゲート電極材をCMP、リソグラフィおよびRIEで除去する。本実施形態では、ゲート電極62aおよび62bは同時に形成され得る。
【0064】
次に、図22に示すように、金属膜190をゲート電極材料62b上に堆積する。さらに、熱処理によって金属膜190とゲート電極材料62bとを反応させる。このとき、ゲート電極材料62aおよび62bは、実質的にその全体がシリサイド化され、これにより、第1のゲート電極31および第2のゲート電極32が形成される。このようにして、図20に示す構造が得られる。
【0065】
第2の実施形態では、第1の実施形態と同様に第1のゲート電極31は、第1のFinの側面に対して圧縮応力を与える。また、第2のゲート電極32は、第2のFinの側面に対して引張応力を与える。よって、第2の実施形態は、第1の実施形態と同様の効果を有する。
【0066】
また、第2の実施形態では、第2のFin212間の間隔が、第1のFin11間の間隔よりも広い。よって、第1のFin11間の間隔の1/2以上、かつ、第2のFin212間の間隔の1/2未満の膜厚を有するゲート電極材料62bを堆積することによって、第1のFin11間をゲート電極材料62bで充填することができ、なおかつ、第2のFin212の間にはゲート電極材料を充填することなく隙間を残存させることができる。すなわち、第2の実施形態は、第1の実施形態と異なり、P型MIS領域のゲート電極材料62bを一旦剥離し、再度、ゲート電極材料63を堆積することが不要である。よって、第2の実施形態は、第1の実施形態よりも簡単かつ短時間にFin型FETを製造することができる。
【0067】
第1の実施形態の変形例は、第2の実施形態にも適用可能である。
【0068】
(第3の実施形態)
図23は、本発明に係る第3の実施形態に従ったFin型FETの断面図である。第3の実施形態では、第1のゲート電極362および第2のゲート電極363をダマシン法によって埋め込んでいる点で第1の実施形態と異なる。第3の実施形態のその他の構成は、第1の実施形態と同様でよい。
【0069】
第1のゲート電極362は、例えば、ニッケルシリサイド等からなる。第2のゲート電極363は、例えば、窒化チタン、タングステン、TiSi2等からなる。
【0070】
以下、第3の実施形態によるFIN型FETの製造方法を説明する。まず、第1の実施形態と同様の工程を経て、図13に示す構造を得る。次に、CDE等を用いてN型MIS形成領域のポリシリコン(62)を除去する。これによりゲート溝が形成される。ゲート溝内のFin側面にゲート絶縁膜を形成後、このゲート溝に第1のゲート電極362の材料としてニッケルシリサイドを充填する。続いて、CMPを用いてニッケルシリサイドを平坦化する。これにより、ゲート溝に第1のゲート電極362の材料が埋め込まれる。
【0071】
次に、P型MIS領域にあるポリシリコン62を除去する。これにより、P型MIS領域に、ゲート溝が形成される。次に、ゲート溝内のFin側面にゲート絶縁膜を形成後、第2のゲート電極363の材料をこのゲート溝に充填する。続いて、CMPを用いて第2のゲート電極363の材料を平坦化する。これにより、P型MIS領域のゲート溝に第2のゲート電極363の材料が埋め込まれる。このようにダマシン法を用いることによって、第1のゲート電極362および第2のゲート電極363は、異なる種類の金属またはシリサイドで形成され得る。
【0072】
第1のゲート電極362の材料であるニッケルシリサイドは膨張性材料であるため、第1のFin11の側面(100)に圧縮応力を印加する。一方、第2のゲート電極363の材料である窒化チタン、タングステンおよびTiSi2は収縮性材料であるため、第2のFinの側面(100)に引張応力を印加する。従って、第3の実施形態は、第1の実施形態と同様の効果を有する。
【0073】
さらに、第3の実施形態はダマシン法を用いているので、ピュアメタルのようなシリサイド以外の材料をゲート電極に用いることが可能になる。
【0074】
第3の実施形態は、第2の実施形態と組み合わせることもできる。この場合、第3の実施形態は、第2の実施形態の効果をも有する。また、第1の実施形態の変形例は、第3の実施形態にも適用することができる。この場合、第3の実施形態は、該変形例の効果をも有する。
【0075】
(第4の実施形態)
図24は、本発明に係る第4の実施形態に従ったFin型FETの斜視図である。第4の実施形態は、第1のFin11および第2のFin12のソース・ドレイン領域の側面を被覆する応力膜を備えている点で第1から第3の実施形態と異なる。第4の実施形態のその他の構成は、第1から第3の実施形態のいずれかと同様でよい。また、ゲート電極31、32は、従来の方法で形成されたゲート電極であってもよい。
【0076】
第1および第2のFin11および12は、それぞれ第1の応力膜411および第2の応力膜412で被覆されているため、図24には現れていない。
【0077】
図25は、図24のA−A線(チャネル長方向)に沿った断面図である。図26は、図24のB−B線(チャネル幅方向)に沿った断面図である。図27は、図24のD−D線に沿って切断したときの平面図である。図28は、図24のE−E線(チャネル長方向)に沿った断面図である。図29は、図24のF−F線(チャネル幅方向)に沿った断面図である。図30は、図24のH−H線に沿って切断したときの平面図である。
【0078】
図24に示すように、第1のFin11のソース・ドレイン領域の側面は、第1の応力膜411で被覆されている。第2のFin12のソース・ドレイン領域の側面は、第2の応力膜412で被覆されている。第1の応力膜411および第2の応力膜412は、例えば、シリコン窒化膜(プラズマナイトライド)からなる。図24では第1の応力膜411および第2の応力膜412がFin11、12を被覆するように示されている。しかし、例えば、応力を弱めるために、シリコン窒化膜を薄くしてもよい。逆に、第1の応力膜411および第2の応力膜412を厚くすることによって、プロセスマージンを確保することもできる。
【0079】
第1の応力膜411は、隣り合う第1のFin11間に充填されている。一方、第2の応力膜412は、隣り合う第2のFin12間には充填されておらず、第2のFin12の側面に薄膜状に設けられている。従って、隣り合う第2のFin12間には隙間が存在する。
【0080】
図25には、チャネル長方向(ソース−ドレイン方向)に沿った第1のFin11の切断面が示されている。第1のFin11がキャップ膜20の下に存在していることがわかる。
【0081】
図26には、チャネル幅方向に沿った第1のFin11の切断面が示されている。図26では、第1の応力膜411は、第1のFin11の側面のソース・ドレイン領域S、Dに隣接している。図26に示す矢印は応力の方向を示す。本実施形態では、第1の応力膜411の材料としてのプラズマナイトライドは、収縮性材料である。プラズマナイトライドは、成膜条件によって収縮性材料にすることができる。
【0082】
図27の平面図を参照してわかるように、第1の応力膜411は、隣り合う第1のFin11間に充填されている。より詳細には、第1の応力膜411は、ソースS(またはドレインD)、第1のゲート電極31、および、パッド480によって囲まれた領域に充填されている。これにより、第1の応力膜411が収縮すると、第1の応力膜411は、第1のFin11をチャネル長方向(矢印A3の方向)に引張する。図1に示すように、N型MISのFinをチャネル長方向(S2)へ引張すると、キャリア移動度が上昇する。よって、第1の応力膜411を用いることによって、第4の実施形態におけるN型MISのキャリア移動度が上昇する。
【0083】
図28には、チャネル長方向(ソース−ドレイン方向)に沿った第2のFin12の切断面が示されている。第2のFin12がキャップ膜20の下に存在していることがわかる。第2の応力膜412は、第2のFin12両側面に隣接している。第2の応力膜412は薄膜状である。第2の応力膜412の膜厚は、隣り合う第2のFin12間の間隔の1/2未満であり、厚いほど移動度向上の効果が得られる。ただし、第2の応力膜412の膜厚を過度に厚くすると、Fin12間の間隔を広げる必要があるため、CMOSの占有面積が大きくなってしまう。したがって、第2の応力膜412の膜厚は、代表的には約2〜100nmであり、より好ましくは、約5〜30nmである。設計上、CMOSの占有面積を大きくしてもよい場合には、より厚い方が好ましい。
【0084】
図29には、チャネル幅方向に沿った第2のFin12の切断面が示されている。図29では、第2の応力膜412は、第2のFin12側面のソース・ドレイン領域S、Dに隣接している。
【0085】
図30の平面図を参照してわかるように、第2の応力膜412は、隣り合う第2のFin12間に充填されていない。より詳細には、第2の応力膜412は、ソースS(またはドレインD)、第2のゲート電極32、および、パッド480の側面に薄膜状に設けられている。従って、隣り合う第2のFin12間で及ぼしあう応力、第2のゲート電極32とパッド480との間で及ぼしあう応力が小さく、第2のFin12と第2のゲート電極32との間で及ぼしあう応力が比較的大きい。その結果、第2の応力膜412自体が収縮すると、第2のFin12をチャネル長方向(矢印A4の方向)に圧縮する。
【0086】
図1に示すように、P型MISのFinをチャネル長方向(S2)へ圧縮すると、キャリア移動度が上昇する。よって、第2の応力膜412によって、第4の実施形態におけるP型MISのキャリア移動度が上昇する。
【0087】
このように、第1の応力膜411および第2の応力膜412は、同じ材料から成るものの、膜厚の相違によって第1および第2のFin11および12のそれぞれに異なる応力を印加する。その結果、第4の実施形態では、N型MISおよびP型MISの両方のキャリア移動度を上昇させることができる。
【0088】
第4の実施形態と第1から第3の実施形態のいずれかとを組み合わせることによって、さらに、キャリア移動度を上昇させることができる。
【0089】
第4の実施形態によるFin型FETの製造方法を説明する。まず、第1の実施形態と同様の工程を経て、図11に示す構造を得る。図11以降の製造工程については、図31から図35を参照して説明する。
【0090】
図31に示すように、HDP(High Density Plasma)−CVD法を用いて収縮性材料であるシリコン窒化膜410を約60nm堆積する。シリコン窒化膜410は、例えば、SiH4、NH3、Arおよび N2の混合雰囲気中において、5Torrの気圧のもと、約400℃基板温度で堆積される。このとき、13.56MHz、1200Wの高周波発振装置を用いて高周波電界を加えることによってプラズマを発生させ、原料ガスを励起させる。これにより、原料ガスが化学反応を起こし、シリコン窒化膜を堆積することができる。このように堆積されたシリコン窒化膜をプラズマナイトライドとも呼ぶ。プラズマナイトライドは、原料ガスの組成および気圧を変更することによって、収縮性または膨張性になり得る。
【0091】
また、HDP−CVDは、熱CVDと比べて異方的にシリコン窒化膜を堆積することができる。例えば、HDP−CVDは、ゲート電極の側面のように半導体基板に対して垂直面に比較的薄いシリコン窒化膜を堆積し、一方、半導体基板に対して平行面には比較的厚いシリコン窒化膜を堆積することができる。具体的には、HDP−CVDは、半導体基板に対して垂直面に10nm以下の膜厚のシリコン窒化膜を堆積し、半導体基板に対して平行面に60nmのシリコン窒化膜を堆積することができる。
【0092】
次に、熱燐酸溶液を用いて、シリコン窒化膜410を約10nmエッチバックする。半導体基板に対して垂直面に堆積されたシリコン窒化膜410が除去されるので、図32に示すように、第1のゲート電極31および第2のゲート電極32の側面が現れる。このとき、絶縁層10上には、約50nmのシリコン窒化膜410が残存するので、第1のFin11および第2のFin12は現れない。
【0093】
熱燐酸溶液によるプラズマナイトライドのエッチングレートは、熱CVDにより形成されたシリコン窒化膜に比べて約5〜15倍速い。よって、キャップ膜20および保護膜70を残存させつつ、シリコン窒化膜410のみを除去することができる。
【0094】
次に、窒素雰囲気中において700℃で30秒間、半導体基板をアニールする。これにより、シリコン窒化膜(プラズマナイトライド)410の膜質が安定化する。
【0095】
次に、シリコン酸化膜420を約30nm堆積する。例えば、TEOS(Si(OC2H5)4)の雰囲気中において、1Torrの気圧のもと約600℃の温度で熱CVD法を用いてシリコン酸化膜420を堆積すればよい。シリコン窒化膜410を加工して形成される第2の応力膜412が十分な応力をチャネル領域に与えるために、シリコン酸化膜420の膜厚は5nm以上であることが好ましい。また、隣接するFET同士が影響を及ぼしあわないようにするため、Fin間、GC−GC間のスペース内に収める膜厚は、60nm程度以下であることが好ましい。
【0096】
上記TEOSに代えて、他の有機系材料、ハロゲン系材料、水素化合物系材料を用いてシリコン酸化膜420を堆積してもよい。有機系材料としては、BTBAS (SiH2[N{C(CH3)3}2])、TDMAS(Si[N(CH3)2]2)でよい。ハロゲン系材料としては、SiH2Cl2、SiCl4、Si2Cl6、SiF4でよい。水素化合物系材料としては、SiH4でよい。雰囲気は、原料や成膜温度などに応じてO2、H2O、N2Oなどから選択される単体もしくは混合ガスを適宜用いればよい。
【0097】
また、シリコン酸化膜420は、TEOSおよびH2Oを用いてALD(Atomic Layer Deposition)法で堆積してもよい。
【0098】
次に、RIEを用いて、シリコン酸化膜420をエッチバックする。このとき、図33に示すように、第1のFin11、第2のFin12、第1のゲート電極31および第2のゲート電極32の各側面にシリコン酸化膜420が側壁膜として残存する。
【0099】
次に、リソグラフィ法を用いて、N型MIS領域をフォトレジスト430で被覆する。続いて、図34に示すように、シリコン酸化膜420をハードマスクとして用いて、シリコン酸化膜410をRIEでエッチングする。これにより、シリコン酸化膜からなる第2の応力膜412が第2のFin12の周囲および第2のゲート電極32の下部の周囲に形成される。第2の応力膜412の膜厚は、隣り合う第2のFin12間の間隔の1/2未満である。
【0100】
フォトレジスト430を除去すると、図35に示す構造が得られる。さらに、フッ酸溶液でシリコン酸化膜420を除去する。第2の応力膜412の膜厚は、シリコン窒化膜420をハードマスクとして形成されるので、シリコン酸化膜420の膜厚にほぼ等しい。
【0101】
シリコン酸化膜420のエッチングにより、P型MIS領域の絶縁層10が、例えば、30nmエッチングされる。これにより、図24に示す構造が得られる。このとき、第2の応力膜412の下の絶縁層10が除去されるので、第2の応力膜412の応力はチャネル領域に伝導しやすい。絶縁層10を削り過ぎると、P型FET自体がリフトオフされる危険性がある。よって、エッチングされる絶縁層10の膜厚は、第2の応力膜412の膜厚と同程度であることが好ましい。
【0102】
次に、キャップ膜20を除去する。さらに、ソース・ドレイン領域上に不純物をイオン注入し、ソース・ドレイン領域上にシリサイドを形成する。その後、第1の実施形態と同様の工程を経て、層間絶縁膜、配線等が形成され、Fin型FETが完成する。
【0103】
N型MISでは、第1の応力膜411は隣り合う第1のFin11間に充填されているので、第1のFin11をチャネル長方向に引張する。一方、P型MISでは、第2の応力膜412は、隣り合う第2のFin12間の間隔の1/2未満の膜厚で形成されており、第2のFin12間に充填されていない。よって、第2の応力膜412は、第2のFin12をチャネル長方向に圧縮する。その結果、N型MISおよびP型MISの両方のキャリア移動度を上昇させることができる。
【0104】
第4の実施形態では、第1の応力膜411および第2の応力膜412が同一の材料から成る。これにより、上述した従来の問題点を解決することができる。
【0105】
なお、図1及び図2に示した通り、本実施形態は<100>ノッチウェハと<110>ノッチウェハどちらの場合でも効果を得ることができる。
【0106】
(第4の実施形態の変形例)
本変形例では、シリコン窒化膜410として膨張性のあるプラズマナイトライドを採用する。この場合、第4の実施形態におけるN型MISの構成をP型MISに用い、かつ、P型MISの構成をN型MISに用いればよい。即ち、N型MISでは、第1の応力膜411を隣り合う第1のFin11間に充填しない。これにより、第1の応力膜411は第1のFin11をチャネル長方向に引張する。P型MISでは、第2の応力膜412を隣り合う第2のFin12間に充填する。これにより、第2の応力膜412は、第2のFin12をチャネル長方向に圧縮する。
【0107】
本変形例は、第4の実施形態と同様の効果を有する。
【図面の簡単な説明】
【0108】
【図1】Fin型FETのFin11、12と、そのFin11、12に与えられる応力とを示した概念図。
【図2】Fin型FETのFin11、12と、そのFin11、12に与えられる応力とを示した概念図。
【図3】Finの結晶面方位とキャリア移動度との関係を示すグラフ。
【図4】Finの結晶面方位とキャリア移動度との関係を示すグラフ。
【図5】本発明に係る第1の実施形態に従ったFin型FETの平面図。
【図6】図5の6−6線に沿った断面図。
【図7】本発明に係る第1の実施形態に従ったFin型FETの製造方法を示す斜視図。
【図8】図7に続く、Fin型FETの製造方法を示す斜視図。
【図9】図8に続く、Fin型FETの製造方法を示す斜視図。
【図10】図9に続く、Fin型FETの製造方法を示す斜視図。
【図11】図10に続く、Fin型FETの製造方法を示す斜視図。
【図12】図11に続く、Fin型FETの製造方法を示す斜視図。
【図13】図12に続く、Fin型FETの製造方法を示す斜視図。
【図14】図13に続く、Fin型FETの製造方法を示す断面図。
【図15】図14に続く、Fin型FETの製造方法を示す断面図。
【図16】図15に続く、Fin型FETの製造方法を示す断面図。
【図17】図16に続く、Fin型FETの製造方法を示す断面図。
【図18】第1の実施形態の変形例を示す平面図。
【図19】本発明に係る実施形態に従ったFin型FETの平面図。
【図20】図19の20−20線に沿った断面図。
【図21】本発明に係る第2の実施形態に従ったFin型FETの製造方法を示す断面図。
【図22】図21に続く、Fin型FETの製造方法を示す断面図。
【図23】本発明に係る第3の実施形態に従ったFin型FETの断面図。
【図24】本発明に係る第4の実施形態に従ったFin型FETの斜視図。
【図25】図24のA−A線に沿った断面図。
【図26】図24のB−B線に沿った断面図。
【図27】図24のD−D線に沿って切断したときの平面図。
【図28】図24のE−E線に沿った断面図。
【図29】図24のF−F線に沿った断面図。
【図30】図24のH−H線に沿って切断したときの平面図。
【図31】本発明に係る第4の実施形態に従ったFin型FETの製造方法を示す断面図。
【図32】図31に続く、Fin型FETの製造方法を示す断面図。
【図33】図32に続く、Fin型FETの製造方法を示す断面図。
【図34】図33に続く、Fin型FETの製造方法を示す断面図。
【図35】図34に続く、Fin型FETの製造方法を示す断面図。
【図36】SOI基板に代えてバルクシリコン基板を用いた形態において図11に相当する断面図。
【符号の説明】
【0109】
5 支持基板
10 絶縁層
11 第1のFin
12 第2のFin
20 キャップ膜
25 ゲート絶縁膜
31 第1のゲート電極
32 第2のゲート電極
411 第1の応力膜
412 第2の応力膜
【特許請求の範囲】
【請求項1】
半導体材料から成る複数のFinを絶縁層上に形成し、
前記複数のFinの側面にゲート絶縁膜を形成し、
前記複数のFinのうちN型FETに用いられる第1のFinの側面を該側面に対して垂直方向から圧縮し、かつ、P型FETに用いられる第2のFinの側面を該側面に対して垂直方向へ引張するように、前記ゲート絶縁膜上にゲート電極を形成することを具備する半導体装置の製造方法。
【請求項2】
半導体材料から成る複数のFinを絶縁層上に形成し、
前記複数のFinの側面にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記複数のFinのうちN型FETに用いられる第1のFinの側面をチャネル長方向に引張し、かつ、P型FETに用いられる第2のFinの側面をチャネル長方向に圧縮するように、前記第1のFinの側面、第2のFinの側面および前記ゲート電極の側面上に応力膜を形成することを具備する半導体装置の製造方法。
【請求項3】
絶縁層と、
前記絶縁層上に形成され、半導体材料から成る複数のFinと、
前記複数のFinの側面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、前記複数のFinのうちN型FETに用いられる第1のFinの側面を該側面に対して垂直方向から圧縮し、かつ、P型FETに用いられる第2のFinの側面を該側面に対して垂直方向へ引張するゲート電極とを備えた半導体装置。
【請求項4】
前記第1のFinの側面に対して垂直な断面において隣り合う前記第1のFinの間には前記ゲート電極が充填されており、
前記第2のFinの側面に対して垂直な断面において隣り合う前記第2のFinの間には前記ゲート電極材料が充填されておらず、隙間が存在することを特徴とする請求項11に記載の半導体装置。
【請求項5】
絶縁層と、
前記絶縁層の表面上に形成され、半導体材料から成る複数のFinと、
前記複数のFinの側面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記複数のFinのソース・ドレイン領域の側面に形成され、前記複数のFinのうちN型FETに用いられる第1のFinの側面をチャネル長方向に引張し、かつ、P型FETに用いられる第2のFinの側面をチャネル長方向に圧縮する応力膜とを備えた半導体装置。
【請求項6】
半導体材料からなる複数のFinと、前記複数のFinの側面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記Fin間に埋め込まれ、N型FET領域およびP型FET領域の前記Finに対して同じストレスを与える応力材料とを備え、
前記応力材料からの応力でN型FETおよびP型FETの両方の移動度を向上させたことを特徴とする半導体装置。
【請求項1】
半導体材料から成る複数のFinを絶縁層上に形成し、
前記複数のFinの側面にゲート絶縁膜を形成し、
前記複数のFinのうちN型FETに用いられる第1のFinの側面を該側面に対して垂直方向から圧縮し、かつ、P型FETに用いられる第2のFinの側面を該側面に対して垂直方向へ引張するように、前記ゲート絶縁膜上にゲート電極を形成することを具備する半導体装置の製造方法。
【請求項2】
半導体材料から成る複数のFinを絶縁層上に形成し、
前記複数のFinの側面にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記複数のFinのうちN型FETに用いられる第1のFinの側面をチャネル長方向に引張し、かつ、P型FETに用いられる第2のFinの側面をチャネル長方向に圧縮するように、前記第1のFinの側面、第2のFinの側面および前記ゲート電極の側面上に応力膜を形成することを具備する半導体装置の製造方法。
【請求項3】
絶縁層と、
前記絶縁層上に形成され、半導体材料から成る複数のFinと、
前記複数のFinの側面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、前記複数のFinのうちN型FETに用いられる第1のFinの側面を該側面に対して垂直方向から圧縮し、かつ、P型FETに用いられる第2のFinの側面を該側面に対して垂直方向へ引張するゲート電極とを備えた半導体装置。
【請求項4】
前記第1のFinの側面に対して垂直な断面において隣り合う前記第1のFinの間には前記ゲート電極が充填されており、
前記第2のFinの側面に対して垂直な断面において隣り合う前記第2のFinの間には前記ゲート電極材料が充填されておらず、隙間が存在することを特徴とする請求項11に記載の半導体装置。
【請求項5】
絶縁層と、
前記絶縁層の表面上に形成され、半導体材料から成る複数のFinと、
前記複数のFinの側面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記複数のFinのソース・ドレイン領域の側面に形成され、前記複数のFinのうちN型FETに用いられる第1のFinの側面をチャネル長方向に引張し、かつ、P型FETに用いられる第2のFinの側面をチャネル長方向に圧縮する応力膜とを備えた半導体装置。
【請求項6】
半導体材料からなる複数のFinと、前記複数のFinの側面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記Fin間に埋め込まれ、N型FET領域およびP型FET領域の前記Finに対して同じストレスを与える応力材料とを備え、
前記応力材料からの応力でN型FETおよびP型FETの両方の移動度を向上させたことを特徴とする半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【公開番号】特開2007−207837(P2007−207837A)
【公開日】平成19年8月16日(2007.8.16)
【国際特許分類】
【出願番号】特願2006−22310(P2006−22310)
【出願日】平成18年1月31日(2006.1.31)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成19年8月16日(2007.8.16)
【国際特許分類】
【出願日】平成18年1月31日(2006.1.31)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]