半導体装置及び半導体装置の作製方法
【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置、及び該半導体装置を量産高く作製する方法を提案することを課題とする。
【解決手段】半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体層とソース電極層及びドレイン電極層との間にバッファ層が設けられた順スタガ型（トップゲート構造）の薄膜トランジスタを含むことを要旨とする。ソース電極層及びドレイン電極層と半導体層との間に、半導体層よりもキャリア濃度の高い金属酸化物層をバッファ層として意図的に設けることによってオーミック性のコンタクトを形成する。
【解決手段】半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体層とソース電極層及びドレイン電極層との間にバッファ層が設けられた順スタガ型（トップゲート構造）の薄膜トランジスタを含むことを要旨とする。ソース電極層及びドレイン電極層と半導体層との間に、半導体層よりもキャリア濃度の高い金属酸化物層をバッファ層として意図的に設けることによってオーミック性のコンタクトを形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチャネル形成領域に酸化物半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、マトリクス状に配置された表示画素毎にＴＦＴからなるスイッチング素子を設けたアクティブマトリクス型の表示装置（液晶表示装置や発光表示装置や電気泳動式表示装置）が盛んに開発されている。アクティブマトリクス型の表示装置は、画素（又は１ドット）毎にスイッチング素子が設けられており、単純マトリクス方式に比べて画素密度が増えた場合に低電圧駆動できるので有利である。
【０００４】
また、チャネル形成領域に酸化物半導体膜を用いて薄膜トランジスタ（ＴＦＴ）などを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるＴＦＴや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるＴＦＴが挙げられる。これらの酸化物半導体膜を用いたＴＦＴを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
チャネル形成領域に酸化物半導体膜を用いる薄膜トランジスタには、動作速度が速く、製造工程が比較的簡単であり、十分な信頼性が求められている。
【０００７】
薄膜トランジスタを形成するにあたり、ソース電極及びドレイン電極は、低抵抗な金属材料を用いる。特に、大面積の表示を行う表示装置を製造する際、配線の抵抗による信号の遅延問題が顕著になってくる。従って、配線や電極の材料としては、電気抵抗値の低い金属材料を用いることが望ましい。電気抵抗値の低い金属材料からなるソース電極及びドレイン電極と、酸化物半導体膜とが直接接する薄膜トランジスタ構造とすると、コンタクト抵抗が高くなる恐れがある。コンタクト抵抗が高くなる原因は、ソース電極及びドレイン電極と、酸化物半導体膜との接触面でショットキー接合が形成されることが要因の一つと考えられる。
【０００８】
加えて、ソース電極及びドレイン電極と、酸化物半導体膜とが直接接する部分には容量が形成され、周波数特性（ｆ特性と呼ばれる）が低くなり、薄膜トランジスタの高速動作を妨げる恐れがある。
【０００９】
本発明の一形態は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体膜を用いる薄膜トランジスタにおいて、ソース電極またはドレイン電極のコンタクト抵抗を低減した薄膜トランジスタ及びその作製方法を提供することを課題の一つとする。
【００１０】
また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いる薄膜トランジスタの動作特性や信頼性を向上させることも課題の一つとする。
【００１１】
また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いる薄膜トランジスタの電気特性のバラツキを低減することも課題の一つとする。特に、液晶表示装置においては、個々の素子間でのバラツキが大きい場合、そのＴＦＴ特性のバラツキに起因する表示むらが発生する恐れがある。
【００１２】
また、発光素子を有する表示装置においても、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置される発光素子に電流を供給するＴＦＴ）のオン電流（Ｉｏｎ）のバラツキが大きい場合、表示画面において輝度のバラツキが生じる恐れがある。
【００１３】
以上、本発明は、上記課題の少なくとも一つを解決することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の一形態は、半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体層とソース電極層及びドレイン電極層との間にバッファ層が設けられた順スタガ型（トップゲート構造）の薄膜トランジスタを含むことを要旨とする。
【００１５】
本明細書において、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いて形成された半導体層を「ＩＧＺＯ半導体層」とも記す。
【００１６】
ソース電極層とＩＧＺＯ半導体層とはオーミック性のコンタクトが必要であり、さらに、そのコンタクト抵抗は極力低減することが望まれる。同様に、ドレイン電極層とＩＧＺＯ半導体層とはオーミック性のコンタクトが必要であり、さらに、そのコンタクト抵抗は極力低減することが望まれる。
【００１７】
そこで、ソース電極層及びドレイン電極層とＩＧＺＯ半導体層との間に、ＩＧＺＯ半導体層よりもキャリア濃度の高いバッファ層を意図的に設けることによってオーミック性のコンタクトを形成する。
【００１８】
バッファ層としては、ｎ型の導電型を有する金属酸化物層を用いる。金属酸化物層として、酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、酸化スズ、酸化ガリウム、等を用いることができる。また、金属酸化物層の替わりに、半導体層に用いるインジウム、ガリウム、及び亜鉛を含む酸化物半導体層よりもキャリア濃度の高いインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いることもできる。
【００１９】
バッファ層にｎ型またはｐ型を付与する不純物元素を含ませてもよい。不純物元素として、例えば、インジウム、ガリウム、亜鉛、マグネシウム、アルミニウム、チタン、鉄、錫、カルシウム、スカンジウム、イットリウム、ジルコニウム、ハフニウム、ホウ素、タリウム、ゲルマニウム、鉛などを用いることができる。これらの不純物元素（例えば、マグネシウム、アルミニウム、チタンなど）をバッファ層に含ませると、酸素のブロッキング効果などがあり、成膜後の加熱処理などによって半導体層の酸素濃度を最適な範囲内に保持できる。また、上記不純物元素の添加により金属酸化物中のキャリア濃度を高めることができる。
【００２０】
バッファ層は、ｎ＋層として機能し、ドレイン領域またはソース領域とも呼ぶことができる。
【００２１】
薄膜トランジスタの電気特性のバラツキを低減するためには、ＩＧＺＯ半導体層はアモルファス状態であることが好ましい。
【００２２】
本発明の半導体装置の一形態は、ソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層と、ｎ型の導電型を有するバッファ層上に半導体層と、半導体層上にゲート絶縁層と、ゲート絶縁層上にゲート電極層とを含む薄膜トランジスタを有し、半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、バッファ層は金属酸化物層であり、バッファ層のキャリア濃度は、半導体層のキャリア濃度より高く、半導体層とソース電極層及びドレイン電極層とはバッファ層を介して電気的に接続する。
【００２３】
本発明の半導体装置の一形態は、ソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層と、ｎ型の導電型を有するバッファ層上に半導体層と、半導体層上にゲート絶縁層と、ゲート絶縁層上にゲート電極層とを含む薄膜トランジスタを有し、半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、バッファ層は金属酸化物層であり、ソース電極層及びドレイン電極層は、ゲート電極層と半導体層のチャネル形成領域において重ならず、バッファ層のキャリア濃度は、半導体層のキャリア濃度より高く、半導体層とソース電極層及びドレイン電極層とはバッファ層を介して電気的に接続する。
【００２４】
酸化物半導体層は光吸収が少ないために、半導体層のチャネル形成領域をゲート電極層で覆って光から遮光する必要がない。よって、ソース電極層及びドレイン電極層と、ゲート電極層とを、半導体層のチャネル形成領域において重ならない構造にすることができ寄生容量を軽減することができる。
【００２５】
本発明の一形態では、半導体層においてソース領域又はドレイン領域であるバッファ層間に設けられる領域がチャネル形成領域となる。よってチャネル長はチャネル長方向においてソース領域となるバッファ層とドレイン領域となるバッファ層との間の長さである。半導体層のチャネル形成領域において、ゲート電極層と重なっていない領域であっても、ゲート電極層の電圧印加によってチャネルは形成され、チャネル領域となる。また、ゲート電極層の端部とバッファ層の端部とが一致していてもよい。
【００２６】
バッファ層はソース電極層及びドレイン電極層と半導体層との間に設ける。よって、少なくともバッファ層はソース電極層及びドレイン電極層において半導体層と接する側（ゲート絶縁層と接する側とは反対側）の端部を覆うように設けられる。
【００２７】
バッファ層である金属酸化物層として、酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、酸化スズ又は酸化ガリウムを用いることが好ましく、特に酸化チタンが好適である。
【００２８】
上記構成において、半導体層とバッファ層との間にキャリア濃度が半導体層より高く、バッファ層より低い第２のバッファ層を設けてもよい。第２のバッファ層はｎ−層として機能する。第２のバッファ層として、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層と金属酸化物層との混合層を用いることができる。第２のバッファ層に含まれる金属酸化物層は、バッファ層に用いることができる金属酸化物層と同一材料のものを用いることができる。
【００２９】
また、ソース電極層及びドレイン電極層にチタン膜を用いることが好ましい。例えば、チタン膜、アルミニウム膜、チタン膜の積層を用いると低抵抗であり、かつアルミニウム膜にヒロックが発生しにくい。
【００３０】
本発明の半導体装置の作製方法の一形態は、基板上にソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層を形成し、バッファ層上に半導体層を形成し、半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層を形成し、半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いて形成し、バッファ層は、金属酸化物層を用いて形成し、バッファ層のキャリア濃度は、半導体層のキャリア濃度より高く、半導体層とソース電極層及びドレイン電極層とはバッファ層を介して電気的に接続する。
【００３１】
半導体層、ゲート絶縁層、及びゲート電極層は大気に曝さずに連続的に形成することができる。連続して成膜すると、ごみとなる大気中の不純物が界面に混入することによる不良を軽減することができる。
【００３２】
ソース電極層、ドレイン電極層、バッファ層、半導体層、ゲート絶縁層、及びゲート電極層はスパッタ法（スパッタリング法）で形成すればよい。ゲート絶縁層及び半導体層は酸素雰囲気下（又は酸素９０％以上、希ガス（アルゴン）１０％以下）で、ｎ型の導電型を有するバッファ層は希ガス（アルゴン）雰囲気下で成膜することが好ましい。
【００３３】
このようにスパッタ法を用いて連続的に成膜すると、生産性が高く、薄膜界面の信頼性が安定する。また、半導体層とゲート絶縁層を酸素雰囲気下で成膜し、酸素を多く含ませるようにすると、劣化による信頼性の低下や、薄膜トランジスタ特性のノーマリーオン側へのシフトなどを軽減することができる。
【発明の効果】
【００３４】
本発明の一形態によって、光電流が少なく、寄生容量が小さく、オンオフ比の高い薄膜トランジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。
【図面の簡単な説明】
【００３５】
【図１】半導体装置を説明する図。
【図２】半導体装置を説明する図。
【図３】半導体装置の作製方法を説明する図。
【図４】半導体装置の作製方法を説明する図。
【図５】半導体装置を説明する図。
【図６】半導体装置を説明する図。
【図７】電子ペーパーの使用形態の例を説明する図。
【図８】電子書籍の一例を示す外観図。
【図９】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図１０】遊技機の例を示す外観図。
【図１１】携帯電話機の一例を示す外観図。
【図１２】半導体装置のブロック図を説明する図。
【図１３】信号線駆動回路の構成を説明する図。
【図１４】信号線駆動回路の動作を説明するタイミングチャート。
【図１５】信号線駆動回路の動作を説明するタイミングチャート。
【図１６】シフトレジスタの構成を説明する図。
【図１７】図１６に示すフリップフロップの接続構成を説明する図。
【図１８】マルチチャンバー型の製造装置の上面模式図。
【図１９】半導体装置を説明する図。
【図２０】半導体装置を説明する図。
【図２１】半導体装置を説明する図。
【図２２】半導体装置を説明する図。
【図２３】半導体装置を説明する図。
【図２４】半導体装置を説明する図。
【図２５】半導体装置を説明する図。
【図２６】半導体装置を説明する図。
【発明を実施するための形態】
【００３６】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００３７】
（実施の形態１）
本実施の形態では、薄膜トランジスタ及びその作製工程について、図１乃至図４を用いて説明する。
【００３８】
本実施の形態のトップゲート構造の順スタガ型薄膜トランジスタである薄膜トランジスタ１７０ａ、１７０ｂを図１に示す。図１（Ａ１）は平面図であり、図１（Ａ２）は図１（Ａ１）における線Ａ１−Ａ２の断面図である。図１（Ｂ１）は平面図であり、図１（Ｂ２）は図１（Ｂ１）における線Ｂ１−Ｂ２の断面図である。
【００３９】
図１において、基板１００上に、絶縁層１０７ａ、絶縁層１０７ｂ、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、ｎ型の導電型を有するバッファ層１０４ａ、１０４ｂ、半導体層１０３、ゲート絶縁層１０２、ゲート電極層１０１を有する薄膜トランジスタ１７０ａ、１７０ｂが設けられている。
【００４０】
半導体層１０３としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、ソース電極層又はドレイン電極層１０５ａ、１０５ｂとＩＧＺＯ半導体層である半導体層１０３との間に、半導体層１０３よりもキャリア濃度の高いバッファ層１０４ａ、１０４ｂを意図的に設けることによってオーミック性のコンタクトを形成する。
【００４１】
バッファ層１０４ａ、１０４ｂとしては、ｎ型の導電型を有する金属酸化物層を用いる。金属酸化物層として、酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、酸化スズ、酸化ガリウム、等を用いることができる。また、金属酸化物層の替わりに、半導体層に用いるインジウム、ガリウム、及び亜鉛を含む酸化物半導体層よりもキャリア濃度の高いインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いることもできる。
【００４２】
バッファ層にｎ型又はｐ型を付与する不純物元素を含ませてもよい。不純物元素として、例えば、インジウム、ガリウム、亜鉛、マグネシウム、アルミニウム、チタン、鉄、錫、カルシウム、スカンジウム、イットリウム、ジルコニウム、ハフニウム、ホウ素、タリウム、ゲルマニウム、鉛などを用いることができる。これらの不純物元素（例えば、マグネシウム、アルミニウム、チタンなど）をバッファ層に含ませると、酸素のブロッキング効果などがあり、成膜後の加熱処理などによって半導体層の酸素濃度を最適な範囲内に保持できる。また、上記不純物元素の添加により金属酸化物中のキャリア濃度を高めることができる。
【００４３】
また半導体層とバッファ層との間に、ｎ−層として機能するバッファ層よりキャリア濃度が低く半導体層よりキャリア濃度が高い第２のバッファ層を設ける場合は、第２のバッファ層のキャリア濃度を、半導体層とバッファ層のキャリア濃度の間の濃度範囲とすればよい。
【００４４】
バッファ層１０４ａ、１０４ｂは、ｎ＋層として機能し、ドレイン領域またはソース領域とも呼ぶことができる。
【００４５】
図１（Ａ１）（Ａ２）の薄膜トランジスタ１７０ａは、半導体層１０３のエッチング加工の工程で、バッファ層１０４ａ、１０４ｂも同マスクでエッチング加工した例であり、半導体層１０３及びゲート絶縁層１０２と接するバッファ層１０４ａ、１０４ｂの端部とは一致しており連続的になっている。
【００４６】
図１（Ｂ１）（Ｂ２）の薄膜トランジスタ１７０ｂは、半導体層１０３のエッチング加工の工程で、バッファ層１０４ａ、１０４ｂにはエッチング加工を行わない例であり、バッファ層１０４ａ、１０４ｂはソース電極層又はドレイン電極層１０５ａ、１０５ｂ上に、半導体層１０３端部より延在して露出している。
【００４７】
薄膜トランジスタ１７０ａ、１７０ｂでは、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、バッファ層１０４ａ、１０４ｂ、及び半導体層１０３をゲート絶縁層１０２が覆うように設けられる例を示すが、ゲート絶縁層１０２を半導体層１０３と同じ形状にエッチング加工してもよい。
【００４８】
本発明の一形態において半導体層１０３として用いる酸化物半導体層は光吸収が少ないために、半導体層のチャネル形成領域をゲート電極層で覆って光から遮光する必要がない。よって、ソース電極層及びドレイン電極層と、ゲート電極層とを、半導体層のチャネル形成領域において重ならない構造にすることができ寄生容量を軽減することができる。
【００４９】
本発明の一形態では、半導体層１０３においてソース領域又はドレイン領域であるバッファ層１０４ａ、１０４ｂ間に設けられる領域がチャネル形成領域となる。よってチャネル長はチャネル長方向においてソース領域となるバッファ層とドレイン領域となるバッファ層との間の長さである。半導体層１０３のチャネル形成領域において、ゲート電極層１０１と重なっていない領域であっても、ゲート電極層１０１の電圧印加によってチャネルは形成され、チャネル領域となる。また、ゲート電極層１０１の端部とバッファ層１０４ａ、１０４ｂの端部とが一致していてもよい。
【００５０】
バッファ層１０４ａ、１０４ｂはソース電極層又はドレイン電極層１０５ａ、１０５ｂと半導体層１０３との間に設ける。よって、少なくともバッファ層１０４ａ、１０４ｂはソース電極層及びドレイン電極層１０５ａ、１０５ｂにおいて半導体層１０３と接する側（ゲート絶縁層と接する側とは反対側）の端部を覆うように設けられる。
【００５１】
図１（Ａ１）（Ａ２）の薄膜トランジスタ１７０ａの作製方法を図３（Ａ）乃至（Ｆ）を用いて説明する。
【００５２】
本発明の一形態の順スタガ型薄膜トランジスタでは、半導体層が基板と接して設けられるので、基板からの不純物による半導体層の汚染を防止するために下地膜として絶縁膜を形成することが好ましい。下地膜としては、ＣＶＤ法やスパッタ法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層、又は積層で形成すればよい。本実施の形態では、基板１００上に下地膜として機能する絶縁層１０７ａ、１０７ｂを形成する。
【００５３】
基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板１００の大きさは、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、７３０ｍｍ×９２０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１８００ｍｍ、１９００ｍｍ×２２００ｍｍ、２１６０ｍｍ×２４６０ｍｍ、２４００ｍｍ×２８００ｍｍ、又は２８５０ｍｍ×３０５０ｍｍ等を用いることができる。
【００５４】
絶縁層１０７ｂ上にソース電極層又はドレイン電極層１０５ａ、１０５ｂを形成し、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ上にｎ型の導電型を有する金属酸化物膜１１４を形成する。金属酸化物膜１１４は、膜厚２ｎｍ以上１００ｎｍ以下（好ましくは２０ｎｍ以上５０ｎｍ以下）とすればよい。ｎ型の導電型を有する金属酸化物膜１１４は希ガス（好ましくはアルゴン）雰囲気下で成膜することが好ましい。ここでは、金属酸化物膜１１４に酸化チタン膜を用いる。そのエッチング方法の一例として、希釈したフッ酸、塩酸又は硫酸もしくは、アンモニア水と過酸化水素水と純水を１：１：５の体積比で混合した溶液をエッチャントに用いることができる。
【００５５】
例えば、ｎ型の導電型を有する金属酸化物膜１１４は、ＤＣマグネトロンスパッタ法を用いて形成することができる。バッファ層に用いるｎ型の導電型を示す金属酸化物膜１１４として酸化チタン膜（ＴｉＯｘ）を成膜する例を示す。スパッタチャンバーに酸素ガスを導入してチタンのターゲットを用いてリアクティブスパッタリングを行い、ＴｉＯｘ膜を形成する。チタンのターゲットにＩｎ、Ｇａ、またはＺｎを添加したターゲットを用いてもよい。また、チタンのターゲットにＭｇやＡｌを添加したターゲットを用いてもよい。このＴｉＯｘ膜はソース領域またはドレイン領域として機能する。
【００５６】
なお、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜である半導体層とバッファ層との間に、半導体層よりもキャリア濃度が高く、かつ、バッファ層よりもキャリア濃度の低い第２のバッファ層（ｎ−層）を、第１のバッファ層と連続成膜により形成してもよい。
【００５７】
ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、スパッタ法や真空蒸着法で絶縁層１０７ｂ上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。
【００５８】
ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、アルミニウム、銅、又はシリコン、チタン、ネオジム、スカンジウム、モリブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金の単層または積層で形成することが好ましい。また、ｎ型の導電型を有する金属酸化物膜１１４と接する側の膜を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その下にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。ここでは、ソース電極層又はドレイン電極層１０５ａ、１０５ｂとして、チタン膜、アルミニウム膜、及びチタン膜の積層導電膜を用いる。
【００５９】
チタン膜、アルミニウム膜、チタン膜の積層を用いると低抵抗であり、かつアルミニウム膜にヒロックが発生しにくい。
【００６０】
ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、スパッタ法や真空蒸着法で形成する。また、ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、銀、金、銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェット法等を用いて吐出し焼成して形成しても良い。
【００６１】
なお、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ上には半導体膜や配線を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。
【００６２】
ｎ型の導電型を有する金属酸化物膜１１４上にマスク１１６を形成する。マスク１１６は、フォトリソグラフィ技術またはインクジェット法により形成する。ｎ型の導電型を有する金属酸化物膜１１４を、マスク１１６を用いてエッチングにより加工し、ｎ型の導電型を有する金属酸化物層１１５ａ、１１５ｂを形成する（図３（Ｂ）参照。）。
【００６３】
次に、金属酸化物層１１５ａ、１１５ｂ上に半導体膜１１１を形成する（図３（Ｃ）参照。）。
【００６４】
半導体膜１１１としては、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を形成する。例えば、半導体膜１１１として、スパッタ法を用いて、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を膜厚５０ｎｍで形成すればよい。具体的な条件例としては、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットを用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜することができる。また、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。
【００６５】
半導体膜１１１やｎ型の導電型を有する金属酸化物膜１１４のスパッタ法以外の他の成膜方法としては、パルスレーザー蒸着法（ＰＬＤ法）及び電子ビーム蒸着法などの気相法を用いることができる。気相法の中でも、材料系の組成を制御しやすい点では、ＰＬＤ法が、量産性の点からは、上述したようにスパッタ法が適している。
【００６６】
また、半導体膜１１１のエッチングには、クエン酸やシュウ酸などの有機酸をエッチャントに用いることができる。例えば、５０ｎｍの半導体膜１１１はＩＴＯ０７Ｎ（関東化学社製）を使い１５０秒でエッチング加工できる。
【００６７】
Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜である半導体膜１１１は酸素雰囲気下（又は酸素９０％以上、希ガス（アルゴン、又はヘリウムなど）１０％以下）で成膜することが好ましい。
【００６８】
次に半導体膜１１１及びｎ型の導電型を有する金属酸化物層１１５ａ、１１５ｂを、マスク１１３を用いてエッチングにより加工し、半導体層１０３、及びバッファ層１０４ａ、１０４ｂを形成する（図３（Ｄ）参照。）。半導体層１０３及びバッファ層１０４ａ、１０４ｂは、フォトリソグラフィ技術または液滴吐出法によりマスク１１３を形成し、当該マスク１１３を用いて半導体膜１１１及びｎ型の導電型を有する金属酸化物層１１５ａ、１１５ｂをエッチングすることで、形成することができる。
【００６９】
図３（Ｄ）に示すように、薄膜トランジスタ１７０ａは、半導体層１０３のエッチング加工の工程で、バッファ層１０４ａ、１０４ｂも同マスクでエッチング加工する。よって、半導体層１０３及びゲート絶縁層１０２と接するバッファ層１０４ａ、１０４ｂの端部とは一致しており連続的になっている。
【００７０】
半導体層１０３及びバッファ層１０４ａ、１０４ｂの端部をテーパーを有する形状にエッチングすることで、半導体層１０３及びバッファ層１０４ａ、１０４ｂの段差形状による、上に積層される配線の段切れを防ぐことができる。
【００７１】
マスク１１３を除去した後、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、バッファ層１０４ａ、１０４ｂ、半導体層１０３上にゲート絶縁層１０２を形成し、ゲート絶縁層１０２上に導電膜１１７を形成する（図３（Ｅ）参照。）。
【００７２】
ゲート絶縁層１０２は、窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜との順に積層して形成することができる。なお、ゲート絶縁層を２層とせず、基板側から窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との順に３層積層して形成することができる。また、ゲート絶縁層を、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層で形成することができる。
【００７３】
また、ゲート絶縁層１０２として、スパッタ法により半導体層１０３上に酸化珪素膜を形成し、酸化珪素膜上にプラズマＣＶＤ法により窒化珪素膜を積層してもよい。スパッタ法により酸化珪素膜を形成し、酸化珪素膜上にプラズマＣＶＤ法により窒化珪素膜と酸化珪素膜を順に積層してもよい。
【００７４】
ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
【００７５】
また、ゲート絶縁層１０２として、アルミニウム、イットリウム、又はハフニウムの酸化物、窒化物、酸化窒化物、又は窒化酸化物の一種又はそれらの化合物を少なくとも２種以上含む化合物を用いることもできる。
【００７６】
また、ゲート絶縁層１０２に、塩素、フッ素などのハロゲン元素を含ませてもよい。ゲート絶縁層１０２中のハロゲン元素の濃度は、濃度ピークにおいて１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とすればよい。
【００７７】
また、ゲート絶縁層１０２は酸素雰囲気下（又は酸素９０％以上、希ガス（アルゴン、又はヘリウムなど）１０％以下）で成膜することが好ましい。
【００７８】
次に、導電膜１１７上にマスク１１８を形成する。マスク１１８を用いて導電膜１１７をエッチング加工して、ゲート電極層１０１を形成する（図３（Ｆ）参照。）。
【００７９】
ゲート電極層１０１は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、ゲート電極層１０１を形成することができる。なお、ゲート電極層上に、上記金属材料の窒化物膜を設けてもよい。また、ゲート電極層１０１は単層構造としても積層構造としてもよく、例えばゲート絶縁層１０２側からアルミニウム膜とモリブデン膜との積層、アルミニウムとネオジムとの合金膜とモリブデン膜との積層、アルミニウム膜とチタン膜との積層、チタン膜、アルミニウム膜及びチタン膜との積層などを用いることができる。
【００８０】
この後、マスク１１８を除去する。以上の工程により、薄膜トランジスタ１７０ａを形成することができる。
【００８１】
次に図１（Ｂ１）（Ｂ２）に示す薄膜トランジスタ１７０ｂの作製工程を図４に示す。
【００８２】
図４（Ａ）は図３（Ａ）の工程と対応しており、絶縁層１０７ａ、１０７ｂが設けられた基板１００上に、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、ｎ型の導電型を有する金属酸化物膜１１４が形成されている。
【００８３】
ｎ型の導電型を有する金属酸化物膜１１４上にマスク１２１を形成し、マスク１２１を用いて、ｎ型の導電型を有する金属酸化物膜１１４をエッチング加工して、バッファ層１０４ａ、１０４ｂを形成する（図４（Ｂ）参照。）。
【００８４】
絶縁層１０７ｂ、バッファ層１０４ａ、１０４ｂ上に半導体膜を形成し、マスク１１３を用いて該半導体膜をエッチング加工して半導体層１０３を形成する（図４（Ｃ）参照。）。図４（Ｃ）では、半導体層１０３を形成するエッチング工程を、バッファ層１０４ａ、１０４ｂがエッチングされない条件で行う。よって、バッファ層１０４ａ、１０４ｂはソース電極層又はドレイン電極層１０５ａ、１０５ｂ上に、半導体層１０３端部より延在して露出する。
【００８５】
マスク１１３を除去した後、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、バッファ層１０４ａ、１０４ｂ、半導体層１０３上にゲート絶縁層１０２を形成し、ゲート絶縁層１０２上にゲート電極層１０１を、導電膜をマスク１１８によってエッチング加工して形成する。
【００８６】
この後、マスク１１８を除去する。以上の工程により、薄膜トランジスタ１７０ｂを形成することができる。
【００８７】
また、本発明の一形態において、半導体層、ゲート絶縁層、及びゲート電極層は大気に曝さずに連続的に形成することができる。連続して成膜すると、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができる。半導体層、ゲート絶縁層、及びゲート電極層を連続して成膜する例を図２（Ａ）（Ｂ）に示す。
【００８８】
図２（Ａ）は、図３（Ｂ）において、マスク１１６を除去した後の工程である。その後のエッチング加工において半導体層１０３となる半導体膜１３１、ゲート絶縁層１３２、ゲート電極層１０１となる導電膜１３３を大気に曝さずに連続成膜する（図２（Ｂ）参照。）。半導体膜１３１、ゲート絶縁層１３２、及び導電膜１３３はスパッタ法によって形成することが好ましい。
【００８９】
アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。ｎチャネル型の薄膜トランジスタの場合、電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態では薄膜トランジスタとしてのスイッチング機能を果たすことができず、負荷となる恐れがある。また、ｎチャネル型の薄膜トランジスタの場合にしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。
【００９０】
ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。
【００９１】
よって、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いる薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ましい。
【００９２】
薄膜トランジスタのしきい値電圧は、酸化物半導体層の界面、即ち、酸化物半導体層とゲート絶縁層の界面に大きく影響すると考えられる。
【００９３】
そこで、これらの界面を清浄な状態で形成することによって、薄膜トランジスタの電気特性を向上させるとともに、製造工程の複雑化を防ぐことができ、量産性と高性能の両方を備えた薄膜トランジスタを実現する。
【００９４】
特に酸化物半導体層とゲート絶縁層との界面に大気中の水分が存在すると、薄膜トランジスタの電気的特性の劣化、しきい値電圧のばらつき、ノーマリーオンになりやすいといった問題を招く。酸化物半導体層とゲート絶縁層とを連続成膜することで、このような水素化合物を排除することができる。
【００９５】
よって、大気に曝すことなく半導体膜１３１と、ゲート絶縁層１３２をスパッタ法により、減圧下で連続成膜することで良好な界面を有し、リーク電流が低く、且つ、電流駆動能力の高い薄膜トランジスタを実現することができる。
【００９６】
このようにスパッタ法を用いて連続的に成膜すると、生産性が高く、薄膜界面の信頼性が安定する。また半導体層とゲート絶縁層を酸素雰囲気下で成膜し、酸素を多く含ませるようにすると、劣化による信頼性の低下や、薄膜トランジスタがノーマリーオンとなることを軽減することができる。
【００９７】
また、半導体層とゲート電極層とを形成するエッチングに用いるマスクを、多階調マスク（代表例としては、グレートーンマスク、ハーフトーンマスク）による露光を行って形成してもよい。
【００９８】
多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行うことが可能なマスクであり、一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、フォトマスクの枚数を削減することが可能である。マスク数を減らすことができるため、工程簡略化、低コスト化が計れる。
【００９９】
薄膜トランジスタ１７０ａ、１７０ｂ上に保護膜として絶縁膜を形成してもよい。保護膜としてはゲート絶縁層と同様に形成することができる。なお、保護膜は、大気中に浮遊する有機物や金属、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。例えば、薄膜トランジスタ１７０ａ、１７０ｂ上に保護膜として酸化珪素膜と窒化珪素膜との積層を形成すればよい。
【０１００】
また、半導体層１０３は成膜後に加熱処理を行うことが好ましい。加熱処理は成膜後であればどの工程で行ってもよいが、成膜直後、導電膜１１７の形成後、保護膜の形成後などで行うことができる。また、他の加熱処理と兼ねて行ってもよい。また加熱温度は３００℃以上４００℃以下、好ましくは３５０℃とすればよい。加熱処理は半導体層１０３とバッファ層１０４ａ、１０４ｂと別工程で複数回行ってもよい。
【０１０１】
バッファ層（ｎ型の導電型を有する金属酸化物層）を設けない、ソース電極層及びドレイン電極層、半導体層（Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層）、ゲート絶縁層、ゲート電極層という積層構造であると、ゲート電極層とソース電極層又はドレイン電極層との距離が近くなり、間に生じる寄生容量が増加してしまう。さらに、この寄生容量の増加は、半導体層の薄膜化によってより顕著になる。本実施の形態では、ｎ型の導電型を有する金属酸化物層というようなキャリア濃度が高いバッファ層を設ける、ソース電極層及びドレイン電極層、バッファ層、半導体層、ゲート絶縁層、ゲート電極層という積層構造を有する薄膜トランジスタとしているため、半導体層の膜厚が薄膜であっても寄生容量を抑制することができる。
【０１０２】
本実施の形態によって、光電流が少なく、寄生容量が小さく、オンオフ比の高い薄膜トランジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。
【０１０３】
（実施の形態２）
本実施の形態は、マルチゲート構造の薄膜トランジスタの例である。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
【０１０４】
本実施の形態では、半導体装置に用いられる薄膜トランジスタについて、図５（Ａ１）（Ａ２）（Ｂ１）（Ｂ２）を用いて説明する。図５（Ａ１）は平面図であり、図５（Ａ２）は図５（Ａ１）における線Ｅ１−Ｅ２の断面図である。図５（Ｂ１）は平面図であり、図５（Ｂ２）は図５（Ｂ１）における線Ｆ１−Ｆ２の断面図である。
【０１０５】
図５（Ａ１）（Ａ２）に示すように、基板１５０上に、絶縁層１５７ａ、１５７ｂ、ソース電極層又はドレイン電極層１５５ａ、１５５ｂ、配線層１５６、半導体層１５３、バッファ層１５４ａ、１５４ｂ、１５４ｃ、ゲート電極層１５１ａ、１５１ｂを含むマルチゲート構造の薄膜トランジスタ１７１ａが設けられている。薄膜トランジスタ１７１ａにおいては、半導体層１５３はゲート絶縁層１５２を介して、ゲート電極層１５１ａ、１５１ｂの下に跨って連続して設けられる。
【０１０６】
図５（Ｂ１）（Ｂ２）は他の構成のマルチゲート構造の薄膜トランジスタ１７１ｂを示す。図５（Ｂ１）（Ｂ２）に示すように、基板１５０上に、絶縁層１５７ａ、１５７ｂ、ソース電極層又はドレイン電極層１５５ａ、１５５ｂ、配線層１５６、半導体層１５３ａ、１５３ｂ、バッファ層１５４ａ、１５４ｂ、１５４ｃ、１５４ｄ、ゲート電極層１５１ａ、１５１ｂを含むマルチゲート構造の薄膜トランジスタ１７１ｂが設けられている。
【０１０７】
薄膜トランジスタ１７１ｂでは、配線層１５６上において、半導体層が半導体層１５３ａ、１５３ｂに、バッファ層が１５４ｃ、１５４ｄに分断されている。半導体層１５３ａと半導体層１５３ｂとは、一方をバッファ層１５４ｃ、バッファ層１５４ｄ及び配線層１５６を介して電気的に接続しており、他方でそれぞれ半導体層１５３ａはバッファ層１５４ａを介してソース電極層又はドレイン電極層１５５ａと、半導体層１５３ｂはバッファ層１５４ｂを介してソース電極層又はドレイン電極層１５５ｂと電気的に接続している。
【０１０８】
半導体層１５３（１５３ａ、１５３ｂ）は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層であり、バッファ層１５４ａ、１５４ｂ、１５４ｃ、１５４ｄはｎ型の導電型を有する金属酸化物層である。バッファ層１５４ａ、１５４ｂ、１５４ｃ、１５４ｄは、半導体層１５３（１５３ａ、１５３ｂ）よりキャリア濃度が高い。
【０１０９】
このように、本発明の一形態のマルチゲート構造の薄膜トランジスタにおいては、各ゲート電極層下に形成される半導体層は連続して設けられてもよいし、バッファ層及び配線層などを介して複数の半導体層が電気的に接続して設けられてもよい。
【０１１０】
本発明の一形態のマルチゲート構造の薄膜トランジスタは、オフ電流が少なく、そのような薄膜トランジスタを含む半導体装置は高い電気特性及び高信頼性を付与することができる。
【０１１１】
本実施の形態では、マルチゲート構造としてゲート電極層が２つのダブルゲート構造の例を示すが、より多くのゲート電極層を有するトリプルゲート構造などにも適用することができる。
【０１１２】
本実施の形態は他の実施の形態と適宜組み合わせて実施することができる。
【０１１３】
（実施の形態３）
本実施の形態は、薄膜トランジスタにおいてバッファ層を積層する例である。従って、他は実施の形態１又は実施の形態２と同様に行うことができ、実施の形態１又は実施の形態２と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
【０１１４】
本実施の形態では、半導体装置に用いられる薄膜トランジスタ１７３について、図６を用いて説明する。
【０１１５】
図６に示すように、基板１００上に、絶縁層１０７ａ、１０７ｂ、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、バッファ層１０４ａ、１０４ｂ、バッファ層１０６ａ、１０６ｂ、半導体層１０３、ゲート絶縁層１０２、ゲート電極層１０１を含む薄膜トランジスタ１７３が設けられている。
【０１１６】
本実施の形態の薄膜トランジスタ１７３は、半導体層１０３とバッファ層１０４ａ、１０４ｂとの間にそれぞれ第２のバッファ層としてバッファ層１０６ａ、１０６ｂが設けられている。
【０１１７】
半導体層１０３は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層であり、バッファ層１０４ａ、１０４ｂは金属酸化物層であり、バッファ層１０６ａ、１０６ｂはＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層と金属酸化物層との混合層である。バッファ層１０６ａ、１０６ｂは、金属酸化物ターゲットとＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットの共スパッタリングにより形成することができる。金属酸化物層として、酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、酸化錫、酸化ガリウム等を用いることができるが、特に酸化チタンが好適である。また、バッファ層１０４ａ、１０４ｂ、バッファ層１０６ａ、１０６ｂにはｎ型の不純物元素を含ませてもよい。不純物元素として例えば、インジウム、ガリウム、亜鉛、マグネシウム、アルミニウム、チタン、鉄、錫、カルシウム、スカンジウム、イットリウム、ジルコニウム、ハフニウム、ホウ素、タリウム、ゲルマニウム、鉛などを挙げることができる。異種金属により金属酸化物中のキャリア濃度を高めることができる。
【０１１８】
第１のバッファ層であるバッファ層１０４ａ、１０４ｂ及び第２のバッファ層であるバッファ層１０６ａ、１０６ｂは、連続成膜により形成してもよい。例えば、第２のバッファ層として、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層とバッファ層の混合層を用いる場合、同一処理室内にＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットと、チタンのターゲットの両方を設置し、シャッターを用いて順次積層して連続成膜する。まず、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体のターゲットのシャッターを閉じ、チタンターゲットのシャッターを開いてＴｉＯｘを成膜する。次いで、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体のシャッターも開いてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜とＴｉＯｘを同時に成膜することにより、ソース電極層及びドレイン電極層上にｎ＋層（第１のバッファ層であるバッファ層１０４ａ、１０４ｂ）、ｎ−層（第２のバッファ層であるバッファ層１０６ａ、１０６ｂ）を順に形成することができる。
【０１１９】
半導体層１０３とバッファ層１０４ａ、１０４ｂとの間に設けられる第２のバッファ層（バッファ層１０６ａ、１０６ｂ）は、キャリア濃度が半導体層１０３より高く、バッファ層１０４ａ、１０４ｂより低い。バッファ層１０４ａ、１０４ｂがｎ＋層として機能するのに対して、第２のバッファ層（バッファ層１０６ａ、１０６ｂ）はｎ−層として機能する。
【０１２０】
ｎ−層として機能するバッファ層１０６ａ、１０６ｂとして適する濃度範囲は、ｎ＋層として機能するバッファ層１０４ａ、１０４ｂよりキャリア濃度が低く半導体層１０３よりキャリア濃度が高い濃度範囲とすればよい。
【０１２１】
このように、半導体層とソース電極層又はドレイン電極層との間に設けられるバッファ層は積層構造としてもよく、そのキャリア濃度は半導体層からソース電極層又はドレイン電極層へ向かって高くなるように制御する。
【０１２２】
本発明の一形態の積層バッファ層を有する薄膜トランジスタは、オフ電流が少なく、そのような薄膜トランジスタを含む半導体装置は高い電気特性及び高信頼性を付与することができる。また、半導体層１０３からソース電極層又はドレイン電極層に向かってキャリア濃度が上昇するように勾配をつけることにより、半導体層１０３とソース電極層又はドレイン電極層との間の接触抵抗を低減することができる。また、第２のバッファ層を設けることにより半導体層１０３との接合界面に集中する電界をより緩和することができる。
【０１２３】
本実施の形態は他の実施の形態と適宜組み合わせて実施することができる。
【０１２４】
（実施の形態４）
本実施の形態では、半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
【０１２５】
画素部に配置する薄膜トランジスタは、実施の形態１乃至実施の形態３のいずれか一に従って形成する。また、実施の形態１乃至実施の形態３のいずれか一に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
【０１２６】
半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図１２（Ａ）に示す。図１２（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
【０１２７】
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応してマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうちいずれか一）と接続される。
【０１２８】
また、実施の形態１乃至実施の形態３のいずれか一に示す薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図１３を用いて説明する。
【０１２９】
図１３に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを有する。
【０１３０】
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される。
【０１３１】
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信号が入力される。
【０１３２】
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。
【０１３３】
次に、図１３に示した信号線駆動回路の動作について、図１４のタイミングチャートを参照して説明する。なお、図１４のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分割されている。さらに、図１３の信号線駆動回路は、他の行の走査線が選択されている場合でも図１４と同様の動作をする。
【０１３４】
なお、図１４のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について示している。
【０１３５】
なお、図１４のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５７２１＿Ｊを示している。
【０１３６】
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋１とする。
【０１３７】
図１４に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１３８】
以上のことから、図１３の信号線駆動回路は、１ゲート選択期間を３つに分割することで、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力することができる。したがって、図１３の信号線駆動回路は、ドライバＩＣ５６０１が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすることができる。接続数が約１／３になることによって、図１３の信号線駆動回路は、信頼性、歩留まりなどを向上できる。
【０１３９】
なお、図１３のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
【０１４０】
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は３つのサブ選択期間に分割されることが望ましい。
【０１４１】
別の例として、図１５のタイミングチャートに示すように、１つの選択期間をプリチャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３の選択期間Ｔ３に分割してもよい。さらに、図１５のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１５に示すように、プリチャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１４２】
以上のことから、図１５のタイミングチャートを適用した図１３の信号線駆動回路は、サブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１５において、図１４と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
【０１４３】
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１４４】
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１６及び図１７を用いて説明する。
【０１４５】
図１６にシフトレジスタの回路構成を示す。図１６に示すシフトレジスタは、複数のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎ）で構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。
【０１４６】
図１６のシフトレジスタの接続関係について説明する。図１６のシフトレジスタは、ｉ段目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれか一）は、図１７に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に接続され、図１７に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され、図１７に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１７に示した第６の配線５５０６が第５の配線５７１５に接続される。
【０１４７】
また、図１７に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、図１７に示した第５の配線５５０５が第４の配線５７１４に接続される。
【０１４８】
ただし、１段目のフリップフロップ５７０１＿１の図１７に示す第１の配線５５０１は第１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１７に示す第２の配線５５０２は第６の配線５７１６に接続される。
【０１４９】
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第２の電源線と呼んでもよい。
【０１５０】
次に、図１６に示すフリップフロップの詳細について、図１７に示す。図１７に示すフリップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。
【０１５１】
次に、図１６に示すフリップフロップの接続構成について、以下に示す。
【０１５２】
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）が第５の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソース電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
【０１５３】
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
【０１５４】
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続される。
【０１５５】
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５５７１のゲート電極に接続される。
【０１５６】
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続される。
【０１５７】
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５５７２のゲート電極に接続される。
【０１５８】
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０１に接続される。
【０１５９】
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第２の電極の接続箇所をノード５５４４とする。
【０１６０】
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線と呼んでもよい。
【０１６１】
また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至実施の形態３のいずれか一に示すｎチャネル型ＴＦＴのみで作製することも可能である。実施の形態１乃至実施の形態３のいずれか一に示すｎチャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の形態１乃至実施の形態３のいずれか一に示すｎチャネル型ＴＦＴはｎ型の導電型を有する金属酸化物層であるバッファ層により寄生容量が低減されるため、周波数特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態１乃至実施の形態３のいずれか一に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させることが出来るため、フレーム周波数を高くすること、または、黒画面挿入を実現することなども実現することが出来る。
【０１６２】
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することが出来る。
【０１６３】
また、半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図１２（Ｂ）に示す。
【０１６４】
図１２（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４０３とを有する。
【０１６５】
図１２（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。
【０１６６】
発光素子は、液晶素子などに比べて応答速度が速いので、液晶素子よりも時間階調法に適している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。
【０１６７】
なお、図１２（Ｂ）に示す発光表示装置では、一つの画素にスイッチング用ＴＦＴと、電流制御用ＴＦＴとの２つを配置する場合、スイッチング用ＴＦＴのゲート配線である第１の走査線に入力される信号を第１走査線駆動回路５４０２で生成し、電流制御用ＴＦＴのゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、スイッチング素子が有する各トランジスタの数によって、スイッチング素子の動作を制御するのに用いられる第１の走査線が、各画素に複数設けられることもあり得る。この場合、複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。
【０１６８】
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至実施の形態３のいずれか一に示すｎチャネル型ＴＦＴのみで作製することも可能である。
【０１６９】
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０１７０】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０１７１】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半減する。
【０１７２】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０１７３】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至実施の形態３のいずれか一の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
【０１７４】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０１７５】
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
【０１７６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１７７】
（実施の形態５）
ここでは、少なくともゲート絶縁層と酸化物半導体層の積層を大気に触れることなく、連続成膜を行う順スタガ型の薄膜トランジスタの作製例を以下に示す。ここでは、連続成膜を行う工程までの工程を示し、その後の工程は、実施の形態１乃至実施の形態３のいずれか一に従って薄膜トランジスタを作製すればよい。
【０１７８】
本明細書中で連続成膜とは、スパッタ法で行う第１の成膜工程からスパッタ法で行う第２の成膜工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中または不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることを言う。連続成膜を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜を行うことができる。
【０１７９】
同一チャンバー内で第１の成膜工程から第２の成膜工程までの一連のプロセスを行うことは本明細書における連続成膜の範囲にあるとする。
【０１８０】
また、異なるチャンバーで第１の成膜工程から第２の成膜工程までの一連のプロセスを行う場合、第１の成膜工程を終えた後、大気にふれることなくチャンバー間を基板搬送して第２の成膜を施すことも本明細書における連続成膜の範囲にあるとする。
【０１８１】
なお、第１の成膜工程と第２の成膜工程の間に、基板搬送工程、アライメント工程、徐冷工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有しても、本明細書における連続成膜の範囲にあるとする。
【０１８２】
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１の成膜工程と第２の成膜工程の間にある場合、本明細書でいう連続成膜の範囲には当てはまらないとする。
【０１８３】
大気に触れることなく連続成膜を行う場合、図１８に示すようなマルチチャンバー型の製造装置を用いることが好ましい。
【０１８４】
製造装置の中央部には、基板を搬送する搬送機構（代表的には搬送ロボット８１）を備えた搬送室８０が設けられ、搬送室８０には、搬送室内へ搬入および搬出する基板を複数枚収納するカセットケースをセットするカセット室８２がゲートバルブ８３を介して連結されている。
【０１８５】
また、搬送室８０には、それぞれゲートバルブ８４〜８８を介して複数の処理室が連結される。ここでは、上面形状が六角形の搬送室８０に５つの処理室を連結する例を示す。なお、搬送室の上面形状を変更することで、連結できる処理室の数を変えることができ、例えば、四角形とすれば３つの処理室が連結でき、八角形とすれば７つの処理室が連結できる。
【０１８６】
５つの処理室のうち、少なくとも１つの処理室はスパッタリングを行うスパッタチャンバーとする。スパッタチャンバーは、少なくともチャンバー内部に、スパッタターゲット、ターゲットをスパッタするための電力印加機構やガス導入手段、所定位置に基板を保持する基板ホルダー等が設けられている。また、スパッタチャンバー内を減圧状態とするため、チャンバー内の圧力を制御する圧力制御手段がスパッタチャンバーに設けられている。
【０１８７】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。
【０１８８】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【０１８９】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
【０１９０】
スパッタチャンバーとしては、上述した様々なスパッタ法を適宜用いる。
【０１９１】
また、成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
【０１９２】
また、５つの処理室のうち、他の処理室の一つはスパッタリングの前に基板の予備加熱などを行う加熱チャンバー、スパッタリング後に基板を冷却する冷却チャンバー、或いはプラズマ処理を行うチャンバーとする。
【０１９３】
次に製造装置の動作の一例について説明する。
【０１９４】
被成膜面を下向きとした基板９４を収納した基板カセットをカセット室８２にセットして、カセット室８２に設けられた真空排気手段によりカセット室を減圧状態とする。なお、予め、各処理室および搬送室８０内部をそれぞれに設けられた真空排気手段により減圧しておく。こうしておくことで、各処理室間を基板が搬送されている間、大気に触れることなく清浄な状態を維持することができる。
【０１９５】
なお、被成膜面を下向きとした基板９４は、少なくともソース電極層、ドレイン電極層及びバッファ層が予め設けられている。例えば、基板とソース電極層及びドレイン電極層の間にプラズマＣＶＤ法で得られる窒化シリコン膜、窒化酸化シリコン膜などの下地絶縁膜を設けてもよい。基板９４としてアルカリ金属を含むガラス基板を用いる場合、下地絶縁膜は、基板からナトリウム等の可動イオンがその上の半導体領域中に侵入して、ＴＦＴの電気特性が変化することを抑制する作用を有する。
【０１９６】
次いで、ゲートバルブ８３を開いて搬送ロボット８１により１枚目の基板９４をカセットから抜き取り、ゲートバルブ８４を開いて第１の処理室８９内に搬送し、ゲートバルブ８４を閉める。第１の処理室８９では、加熱ヒータやランプ加熱で基板を加熱して基板９４に付着している水分などを除去する。特に、ゲート絶縁膜に水分が含まれるとＴＦＴの電気特性が変化する恐れがあるため、スパッタ成膜前の加熱は有効である。なお、カセット室８２に基板をセットした段階で十分に水分が除去されている場合には、この加熱処理は不要である。
【０１９７】
また、第１の処理室８９にプラズマ処理手段を設け、膜の表面にプラズマ処理を行ってもよい。また、カセット室８２に加熱手段を設けてカセット室８２で水分を除去する加熱を行ってもよい。
【０１９８】
次いで、ゲートバルブ８４を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８５を開いて第２の処理室９０内に搬送し、ゲートバルブ８５を閉める。
【０１９９】
ここでは、第２の処理室９０は、ＤＣマグネトロンスパッタ法を用いたスパッタチャンバーとする。第２の処理室９０では、半導体層として酸化金属層（ＩＧＺＯ膜）の成膜を行う。Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットを用いて、希ガス雰囲気下、または酸素雰囲気下で成膜することができる。ここでは酸素を限りなく多くＩＧＺＯ膜中に含ませるために、ターゲットとしてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でパルスＤＣスパッタ法のスパッタリングを行い、酸素過剰のＩＧＺＯ膜を形成する。
【０２００】
酸素過剰のＩＧＺＯ膜の成膜後、大気に触れることなく、ゲートバルブ８５を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８６を開いて第３の処理室９１内に搬送し、ゲートバルブ８６を閉める。
【０２０１】
ここでは、第３の処理室９１は、ＲＦマグネトロンスパッタ法を用いたスパッタチャンバーとする。第３の処理室９１では、ゲート絶縁層として酸化シリコン膜（ＳｉＯｘ膜）の成膜を行う。ゲート絶縁層として、酸化シリコン膜の他に、酸化アルミニウム膜（Ａｌ２Ｏ３膜）、酸化マグネシウム膜（ＭｇＯｘ膜）、窒化アルミニウム膜（ＡｌＮｘ膜）、酸化イットリウム膜（ＹＯｘ膜）などを用いることができる。
【０２０２】
また、ゲート絶縁層にハロゲン元素、例えばフッ素、塩素などを膜中に少量添加し、ナトリウム等の可動イオンの固定化をさせてもよい。その方法としては、チャンバー内にハロゲン元素を含むガスを導入してスパッタリングを行う。ただし、ハロゲン元素を含むガスを導入する場合にはチャンバーの排気手段に除害設備を設ける必要がある。ゲート絶縁膜に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークが１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以下の範囲内とすることが好ましい。
【０２０３】
ＳｉＯｘ膜を得る場合、ターゲットとして人工石英を用い、希ガス、代表的にはアルゴンを用いるスパッタ方法や、ターゲットとして単結晶シリコンを用い、酸素ガスと化学反応させてＳｉＯｘ膜を得るリアクティブスパッタ法を用いることができる。ここでは酸素を限りなく多くＳｉＯｘ膜中に含ませるために、ターゲットとして人工石英を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でスパッタリングを行い、酸素過剰のＳｉＯｘ膜を形成する。
【０２０４】
このように、大気に触れることなく、酸素過剰のＩＧＺＯ膜と酸素過剰のＳｉＯｘ膜とを連続成膜することにより、酸素過剰の膜同士のため界面状態を安定させ、ＴＦＴの信頼性を向上させることができる。ＳｉＯｘ膜の成膜前に基板が大気に触れた場合、水分などが付着し、界面状態に悪影響を与え、しきい値電圧のバラツキや、電気特性の劣化、ノーマリーオンのＴＦＴになってしまう症状などを引き起こす恐れがある。水分は水素化合物であり、大気に触れることなく、連続成膜することによって、水素化合物が界面に存在することを排除することができる。従って、連続成膜することにより、しきい値電圧のバラツキの低減や、電気特性の劣化の防止や、ＴＦＴがノーマリーオン側にシフトすることを低減、望ましくはシフトをなくすことができる。
【０２０５】
また、第２の処理室９０のスパッタチャンバーにＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットと、人工石英のターゲットとの両方を設置し、シャッターを用いて順次積層して連続成膜することによって同一チャンバー内で積層を行うこともできる。シャッターは、ターゲットと基板の間に設け、成膜を行うターゲットはシャッターを開け、成膜を行わないターゲットはシャッターにより閉じる。同一チャンバー内で積層する利点としては、使用するチャンバーの数を減らせる点と、異なるチャンバー間を基板搬送する間にパーティクル等が基板に付着することを防止できる点である。
【０２０６】
次いで、大気に触れることなく、ゲートバルブ８６を開いて搬送ロボット８１により基板を搬送室８０に搬送する。
【０２０７】
次いで、大気に触れることなく、ゲートバルブ８７を開いて第４の処理室９２内に搬送し、ゲートバルブ８７を閉める。
【０２０８】
ここでは、第４の処理室９２は、ＤＣマグネトロンスパッタ法を用いたスパッタチャンバーとする。第４の処理室９２では、ゲート電極層となる金属多層膜（導電膜）の成膜を行う。第４の処理室９２のスパッタチャンバーにチタンのターゲットと、アルミニウムのターゲットとの両方を設置し、シャッターを用いて順次積層して連続成膜することによって同一チャンバー内で積層を行う。ここでは、チタン膜上にアルミニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する。
【０２０９】
また、大気に触れることなく、ゲート絶縁層とゲート電極層となる金属多層膜の成膜とを連続成膜することにより、ゲート絶縁層と金属多層膜との間で良好な界面状態を実現でき、接触抵抗を低減できる。
【０２１０】
以上の工程を繰り返してカセットケース内の基板に成膜処理を行って複数の基板の処理を終えた後、カセット室の真空を大気に開放して、基板およびカセットを取り出す。
【０２１１】
また、第１の処理室８９で、酸素過剰なＩＧＺＯ膜の成膜後の加熱処理、具体的には３００℃〜４００℃の加熱処理、好ましくは３５０℃以上の加熱処理を行うことができる。この加熱処理を行うことにより順スタガ型の薄膜トランジスタの電気特性を向上させることができる。この加熱処理は、酸素過剰なＩＧＺＯ膜の成膜後であれば特に限定されず、例えば、酸素過剰なＩＧＺＯ膜の成膜直後や、金属多層膜成膜直後に行うことができる。金属多層膜成膜後に加熱処理を行う場合、金属多層膜にヒロックが生じないような金属材料や加熱条件（温度、時間）を選択する必要がある。金属多層膜にヒロックが生じやすい材料を用いる場合は、金属多層膜上に保護層を形成した後に加熱処理を行ってもよい。
【０２１２】
次いで、マスクを用いて各積層膜をエッチング加工する。ドライエッチングやウェットエッチングを用いて形成してもよいし、複数回のエッチングに分けてそれぞれ選択的にエッチングしてもよい。
【０２１３】
本実施の形態では、ソース電極層、ドレイン電極層及びバッファ層が予め設けられている基板９４を用いたが、ソース電極層、ドレイン電極層、又はバッファ層もマルチチャンバー型の製造装置で大気開放をせずに連続成膜してもよい。成膜する膜の数や種類の増減によって使用する処理室を適宜選択すればよく、例えば、成膜工程が増加する場合第５の処理室９３も用いればよい。
【０２１４】
以降の工程は、上述した実施の形態１乃至実施の形態３のいずれか一に従えば、順スタガ型の薄膜トランジスタが作製できる。
【０２１５】
ここではマルチチャンバー方式の製造装置を例に説明を行ったが、スパッタチャンバーを直列に連結するインライン方式の製造装置を用いて大気に触れることなく連続成膜を行ってもよい。
【０２１６】
また、図１８に示す装置は被成膜面を下向きに基板をセットする、所謂フェイスダウン方式の処理室としたが、基板を垂直に立て、縦置き方式の処理室としてもよい。縦置き方式の処理室は、フェイスダウン方式の処理室よりもフットプリントが小さいメリットがあり、さらに基板の自重により撓む恐れのある大面積の基板を用いる場合に有効である。
【０２１７】
（実施の形態６）
本明細書に開示する発明の薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、本明細書に開示する発明の薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０２１８】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２１９】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本明細書に開示する発明は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０２２０】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２２１】
本実施の形態では、本発明の半導体装置の一形態として液晶表示装置の例を示す。
【０２２２】
図１９（Ａ）（Ｂ）に、本発明の一形態を適用したアクティブマトリクス型の液晶表示装置を示す。図１９（Ａ）は液晶表示装置の平面図であり、図１９（Ｂ）は図１９（Ａ）における線Ｖ−Ｘの断面図である。半導体装置に用いられる薄膜トランジスタ２０１としては、実施の形態２で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む信頼性の高い薄膜トランジスタである。また、実施の形態１又は実施の形態３で示す薄膜トランジスタも本実施の薄膜トランジスタ２０１として適用することもできる。
【０２２３】
図１９（Ａ）の本実施の形態の液晶表示装置は、ソース配線層２０２、マルチゲート構造の順スタガ型の薄膜トランジスタ２０１、ゲート配線層２０３、容量配線層２０４を含む。
【０２２４】
また、図１９（Ｂ）において、本実施の形態の液晶表示装置は、絶縁層２１５ａ、２１５ｂ、マルチゲート構造の薄膜トランジスタ２０１、絶縁層２１１、絶縁層２１２、絶縁層２１３、及び表示素子に用いる電極層２５５、配向膜として機能する絶縁層２６１、偏光板２６８が設けられた基板２００と、配向膜として機能する絶縁層２６３、表示素子に用いる電極層２６５、カラーフィルタとして機能する着色層２６４、偏光板２６７が設けられた基板２６６とが液晶層２６２を挟持して対向しており、液晶表示素子２６０を有している。
【０２２５】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層２６２に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２２６】
なお図１９は透過型液晶表示装置の例であるが、本発明の一形態は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
【０２２７】
また、図１９の液晶表示装置では、基板２６６の外側（視認側）に偏光板２６７を設け、内側に着色層２６４、表示素子に用いる電極層２６５という順に設ける例を示すが、偏光板２６７は基板２６６の内側に設けてもよい。また、偏光板と着色層の積層構造も図１９に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
【０２２８】
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、実施の形態２で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層２１１、絶縁層２１２、絶縁層２１３）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、ＣＶＤ法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層、又は積層で形成すればよい。また、保護膜として、プロセスガスに有機シランガスと酸素を用いて、プラズマＣＶＤ法で酸化珪素膜を形成してもよい。
【０２２９】
有機シランとは、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、またはトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などの化合物である。
【０２３０】
保護膜の一層目として絶縁層２１１を形成する。絶縁層２１１は、アルミニウム膜のヒロック防止に効果がある。ここでは、絶縁層２１１として、プラズマＣＶＤ法を用いて酸化珪素膜を形成する。酸化珪素膜の成膜用プロセスガスには、ＴＥＯＳ、およびＯ２を用い、その流量比は、ＴＥＯＳ＼Ｏ２＝１５＼７５０である。成膜工程の基板温度は３００℃である。
【０２３１】
また、保護膜の二層目として絶縁層２１２を形成する。ここでは、絶縁層２１２として、プラズマＣＶＤ法を用いて窒化珪素膜を形成する。窒化珪素膜の成膜用プロセスガスには、ＳｉＨ４、Ｎ２、ＮＨ３およびＨ２を用いる。保護膜の一層として窒化珪素膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
【０２３２】
また、保護膜を形成した後に、ＩＧＺＯ半導体層の加熱処理（３００℃〜４００℃）を行ってもよい。
【０２３３】
また、平坦化絶縁膜として絶縁層２１３を形成する。絶縁層２１３としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはアリール基のうち少なくとも１種を有していてもよい。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層２１３を形成してもよい。
【０２３４】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していてもよい。
【０２３５】
絶縁層２１３の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層２１３を材料液を用いて形成する場合、ベークする工程で同時に、ＩＧＺＯ半導体層の加熱処理（３００℃〜４００℃）を行ってもよい。絶縁層２１３の焼成工程とＩＧＺＯ半導体層の加熱処理を兼ねることで効率よく半導体装置を作製することが可能となる。
【０２３６】
画素電極層として機能する電極層２５５、２６５は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０２３７】
また、電極層２５５、２６５として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０２３８】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２３９】
以上の工程により、半導体装置として信頼性の高い液晶表示装置を作製することができる。
【０２４０】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２４１】
（実施の形態７）
本実施の形態では、半導体装置として電子ペーパーの例を示す。
【０２４２】
図２６は、本発明の一形態を適用した半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態２で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む信頼性の高い薄膜トランジスタである。また、実施の形態１又は実施の形態３で示す薄膜トランジスタも本実施の薄膜トランジスタ５８１として適用することもできる。
【０２４３】
図２６の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０２４４】
絶縁層５８６ａ、５８６ｂが設けられた基板５８０と、基板５９６との間に封止される薄膜トランジスタ５８１は、マルチゲート構造の順スタガ型の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図２６参照。）。
【０２４５】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正または負に帯電した白い微粒子と、白い微粒子と逆の極性に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０２４６】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。
【０２４７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２４８】
（実施の形態８）
本実施の形態では、本発明の半導体装置の一形態として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２４９】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２５０】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２５１】
図２２（Ａ）（Ｂ）は、本発明の一形態を適用した半導体装置の例としてアクティブマトリクス型の発光表示装置を示す。図２２（Ａ）は発光表示装置の平面図であり、図２２（Ｂ）は図２２（Ａ）における線Ｙ−Ｚの断面図である。なお、図２３に、図２２に示す発光表示装置の等価回路を示す。
【０２５２】
半導体装置に用いられる薄膜トランジスタ３０１、３０２としては、実施の形態１及び実施の形態２で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む信頼性の高い薄膜トランジスタである。また、実施の形態３で示す薄膜トランジスタも本実施の薄膜トランジスタ３０１、３０２として適用することもできる。
【０２５３】
図２２（Ａ）及び図２３に示す本実施の形態の発光表示装置は、マルチゲート構造の薄膜トランジスタ３０１、薄膜トランジスタ３０２、発光素子３０３、容量素子３０４、ソース配線層３０５、ゲート配線層３０６、電源線３０７を含む。薄膜トランジスタ３０１、３０２はｎチャネル型薄膜トランジスタである。
【０２５４】
また、図２２（Ｂ）において、本実施の形態の発光表示装置は、基板３００、絶縁層３１５ａ、３１５ｂ、薄膜トランジスタ３０２、絶縁層３１１、絶縁層３１２、絶縁層３１３、隔壁３２１、及び発光素子３０３に用いる第１の電極層３２０、電界発光層３２２、第２の電極層３２３を有している。
【０２５５】
絶縁層３１３は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを用いて形成することが好ましい。
【０２５６】
本実施の形態では画素の薄膜トランジスタ３０２がｎ型であるので、画素電極層である第１の電極層３２０として、陰極を用いるのが望ましい。具体的には、陰極としては、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いることができる。
【０２５７】
隔壁３２１は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層３２０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２５８】
電界発光層３２２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０２５９】
電界発光層３２２を覆うように、陽極を用いた第２の電極層３２３を形成する。第２の電極層３２３は、実施の形態６に画素電極層として列挙した透光性を有する導電性材料を用いた透光性導電膜で形成することができる。上記透光性導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。第１の電極層３２０と電界発光層３２２と第２の電極層３２３とが重なり合うことで、発光素子３０３が形成されている。この後、発光素子３０３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層３２３及び隔壁３２１上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０２６０】
さらに、実際には、図２２（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２６１】
次に、発光素子の構成について、図２４を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図２４（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２、又は実施の形態３で示す薄膜トランジスタをＴＦＴ７００１、７０１１、７０２１として適用することもできる。
【０２６２】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本明細書に開示する発明の画素構成はどの射出構造の発光素子にも適用することができる。
【０２６３】
上面射出構造の発光素子について図２４（Ａ）を用いて説明する。
【０２６４】
図２４（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２４（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
【０２６５】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図２４（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
【０２６６】
次に、下面射出構造の発光素子について図２４（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図２４（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図２４（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図２４（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図２４（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料添加した樹脂等を用いることもできる。
【０２６７】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図２４（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
【０２６８】
次に、両面射出構造の発光素子について、図２４（Ｃ）を用いて説明する。図２４（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図２４（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図２４（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図２４（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
【０２６９】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図２４（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２７０】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２７１】
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２７２】
なお本実施の形態で示す半導体装置は、図２４に示した構成に限定されるものではなく、本明細書に開示する発明の技術的思想に基づく各種の変形が可能である。
【０２７３】
以上の工程により、半導体装置として信頼性の高い発光表示装置を作製することができる。
【０２７４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２７５】
（実施の形態９）
次に、本発明の半導体装置の一形態である表示パネルの構成について、以下に示す。本実施の形態では、表示素子として液晶素子を有する液晶表示装置の一形態である液晶表示パネル（液晶パネルともいう）、表示素子として発光素子を有する半導体装置の一形態である発光表示パネル（発光パネルともいう）について説明する。
【０２７６】
次に、本発明の半導体装置の一形態に相当する発光表示パネルの外観及び断面について、図２５を用いて説明する。図２５（Ａ）は、第１の基板上に形成されたＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む信頼性の高い薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図２５（Ｂ）は、図２５（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２７７】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。
【０２７８】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図２５（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０２７９】
薄膜トランジスタ４５０９、４５１０は、ＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む薄膜トランジスタに相当し、実施の形態１、実施の形態２、又は実施の形態３に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０２８０】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２８１】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０２８２】
本実施の形態では、接続端子４５１５が、第２の電極層４５１２と同じ導電膜から形成され、配線４５１６は、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成されている。
【０２８３】
接続端子４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０２８４】
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２８５】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材４５０７として窒素を用いた。
【０２８６】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２８７】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２５の構成に限定されない。
【０２８８】
次に、本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図２０を用いて説明する。図２０（Ａ１）（Ａ２）は、第１の基板４００１上に形成されたＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図２０（Ｂ）は、図２０（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０２８９】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０２９０】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２０（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２０（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０２９１】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図２０（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。
【０２９２】
薄膜トランジスタ４０１０、４０１１は、ＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む薄膜トランジスタに相当し、実施の形態１、実施の形態２、又は実施の形態３に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
【０２９３】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０２９４】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０２９５】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
【０２９６】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２９７】
本実施の形態では、接続端子４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、配線４０１６は、薄膜トランジスタ４０１０、４０１１のゲート電極層と同じ導電膜で形成されている。
【０２９８】
接続端子４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０２９９】
また図２０においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０３００】
図２１は、本発明の一形態を適用して作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
【０３０１】
図２１は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０３０２】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。
【０３０３】
以上の工程により、半導体装置として信頼性の高い表示パネルを作製することができる。
【０３０４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３０５】
（実施の形態１０）
本発明の半導体装置の一形態は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図７、図８に示す。
【０３０６】
図７（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一形態を適用した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０３０７】
また、図７（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一形態を適用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
【０３０８】
また、図８は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０３０９】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図８では表示部２７０５）に文章を表示し、左側の表示部（図８では表示部２７０７）に画像を表示することができる。
【０３１０】
また、図８では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０３１１】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０３１２】
（実施の形態１１）
本発明の一形態に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３１３】
図９（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０３１４】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３１５】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３１６】
図９（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０３１７】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０３１８】
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０３１９】
図１０（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図１０（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の一形態に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図１０（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図１０（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０３２０】
図１０（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本発明の一形態に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
【０３２１】
図１１は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
【０３２２】
図１１に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０３２３】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０３２４】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０３２５】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０３２６】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０３２７】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０３２８】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【技術分野】
【０００１】
本発明はチャネル形成領域に酸化物半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、マトリクス状に配置された表示画素毎にＴＦＴからなるスイッチング素子を設けたアクティブマトリクス型の表示装置（液晶表示装置や発光表示装置や電気泳動式表示装置）が盛んに開発されている。アクティブマトリクス型の表示装置は、画素（又は１ドット）毎にスイッチング素子が設けられており、単純マトリクス方式に比べて画素密度が増えた場合に低電圧駆動できるので有利である。
【０００４】
また、チャネル形成領域に酸化物半導体膜を用いて薄膜トランジスタ（ＴＦＴ）などを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるＴＦＴや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるＴＦＴが挙げられる。これらの酸化物半導体膜を用いたＴＦＴを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
チャネル形成領域に酸化物半導体膜を用いる薄膜トランジスタには、動作速度が速く、製造工程が比較的簡単であり、十分な信頼性が求められている。
【０００７】
薄膜トランジスタを形成するにあたり、ソース電極及びドレイン電極は、低抵抗な金属材料を用いる。特に、大面積の表示を行う表示装置を製造する際、配線の抵抗による信号の遅延問題が顕著になってくる。従って、配線や電極の材料としては、電気抵抗値の低い金属材料を用いることが望ましい。電気抵抗値の低い金属材料からなるソース電極及びドレイン電極と、酸化物半導体膜とが直接接する薄膜トランジスタ構造とすると、コンタクト抵抗が高くなる恐れがある。コンタクト抵抗が高くなる原因は、ソース電極及びドレイン電極と、酸化物半導体膜との接触面でショットキー接合が形成されることが要因の一つと考えられる。
【０００８】
加えて、ソース電極及びドレイン電極と、酸化物半導体膜とが直接接する部分には容量が形成され、周波数特性（ｆ特性と呼ばれる）が低くなり、薄膜トランジスタの高速動作を妨げる恐れがある。
【０００９】
本発明の一形態は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体膜を用いる薄膜トランジスタにおいて、ソース電極またはドレイン電極のコンタクト抵抗を低減した薄膜トランジスタ及びその作製方法を提供することを課題の一つとする。
【００１０】
また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いる薄膜トランジスタの動作特性や信頼性を向上させることも課題の一つとする。
【００１１】
また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いる薄膜トランジスタの電気特性のバラツキを低減することも課題の一つとする。特に、液晶表示装置においては、個々の素子間でのバラツキが大きい場合、そのＴＦＴ特性のバラツキに起因する表示むらが発生する恐れがある。
【００１２】
また、発光素子を有する表示装置においても、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置される発光素子に電流を供給するＴＦＴ）のオン電流（Ｉｏｎ）のバラツキが大きい場合、表示画面において輝度のバラツキが生じる恐れがある。
【００１３】
以上、本発明は、上記課題の少なくとも一つを解決することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の一形態は、半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体層とソース電極層及びドレイン電極層との間にバッファ層が設けられた順スタガ型（トップゲート構造）の薄膜トランジスタを含むことを要旨とする。
【００１５】
本明細書において、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いて形成された半導体層を「ＩＧＺＯ半導体層」とも記す。
【００１６】
ソース電極層とＩＧＺＯ半導体層とはオーミック性のコンタクトが必要であり、さらに、そのコンタクト抵抗は極力低減することが望まれる。同様に、ドレイン電極層とＩＧＺＯ半導体層とはオーミック性のコンタクトが必要であり、さらに、そのコンタクト抵抗は極力低減することが望まれる。
【００１７】
そこで、ソース電極層及びドレイン電極層とＩＧＺＯ半導体層との間に、ＩＧＺＯ半導体層よりもキャリア濃度の高いバッファ層を意図的に設けることによってオーミック性のコンタクトを形成する。
【００１８】
バッファ層としては、ｎ型の導電型を有する金属酸化物層を用いる。金属酸化物層として、酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、酸化スズ、酸化ガリウム、等を用いることができる。また、金属酸化物層の替わりに、半導体層に用いるインジウム、ガリウム、及び亜鉛を含む酸化物半導体層よりもキャリア濃度の高いインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いることもできる。
【００１９】
バッファ層にｎ型またはｐ型を付与する不純物元素を含ませてもよい。不純物元素として、例えば、インジウム、ガリウム、亜鉛、マグネシウム、アルミニウム、チタン、鉄、錫、カルシウム、スカンジウム、イットリウム、ジルコニウム、ハフニウム、ホウ素、タリウム、ゲルマニウム、鉛などを用いることができる。これらの不純物元素（例えば、マグネシウム、アルミニウム、チタンなど）をバッファ層に含ませると、酸素のブロッキング効果などがあり、成膜後の加熱処理などによって半導体層の酸素濃度を最適な範囲内に保持できる。また、上記不純物元素の添加により金属酸化物中のキャリア濃度を高めることができる。
【００２０】
バッファ層は、ｎ＋層として機能し、ドレイン領域またはソース領域とも呼ぶことができる。
【００２１】
薄膜トランジスタの電気特性のバラツキを低減するためには、ＩＧＺＯ半導体層はアモルファス状態であることが好ましい。
【００２２】
本発明の半導体装置の一形態は、ソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層と、ｎ型の導電型を有するバッファ層上に半導体層と、半導体層上にゲート絶縁層と、ゲート絶縁層上にゲート電極層とを含む薄膜トランジスタを有し、半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、バッファ層は金属酸化物層であり、バッファ層のキャリア濃度は、半導体層のキャリア濃度より高く、半導体層とソース電極層及びドレイン電極層とはバッファ層を介して電気的に接続する。
【００２３】
本発明の半導体装置の一形態は、ソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層と、ｎ型の導電型を有するバッファ層上に半導体層と、半導体層上にゲート絶縁層と、ゲート絶縁層上にゲート電極層とを含む薄膜トランジスタを有し、半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、バッファ層は金属酸化物層であり、ソース電極層及びドレイン電極層は、ゲート電極層と半導体層のチャネル形成領域において重ならず、バッファ層のキャリア濃度は、半導体層のキャリア濃度より高く、半導体層とソース電極層及びドレイン電極層とはバッファ層を介して電気的に接続する。
【００２４】
酸化物半導体層は光吸収が少ないために、半導体層のチャネル形成領域をゲート電極層で覆って光から遮光する必要がない。よって、ソース電極層及びドレイン電極層と、ゲート電極層とを、半導体層のチャネル形成領域において重ならない構造にすることができ寄生容量を軽減することができる。
【００２５】
本発明の一形態では、半導体層においてソース領域又はドレイン領域であるバッファ層間に設けられる領域がチャネル形成領域となる。よってチャネル長はチャネル長方向においてソース領域となるバッファ層とドレイン領域となるバッファ層との間の長さである。半導体層のチャネル形成領域において、ゲート電極層と重なっていない領域であっても、ゲート電極層の電圧印加によってチャネルは形成され、チャネル領域となる。また、ゲート電極層の端部とバッファ層の端部とが一致していてもよい。
【００２６】
バッファ層はソース電極層及びドレイン電極層と半導体層との間に設ける。よって、少なくともバッファ層はソース電極層及びドレイン電極層において半導体層と接する側（ゲート絶縁層と接する側とは反対側）の端部を覆うように設けられる。
【００２７】
バッファ層である金属酸化物層として、酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、酸化スズ又は酸化ガリウムを用いることが好ましく、特に酸化チタンが好適である。
【００２８】
上記構成において、半導体層とバッファ層との間にキャリア濃度が半導体層より高く、バッファ層より低い第２のバッファ層を設けてもよい。第２のバッファ層はｎ−層として機能する。第２のバッファ層として、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層と金属酸化物層との混合層を用いることができる。第２のバッファ層に含まれる金属酸化物層は、バッファ層に用いることができる金属酸化物層と同一材料のものを用いることができる。
【００２９】
また、ソース電極層及びドレイン電極層にチタン膜を用いることが好ましい。例えば、チタン膜、アルミニウム膜、チタン膜の積層を用いると低抵抗であり、かつアルミニウム膜にヒロックが発生しにくい。
【００３０】
本発明の半導体装置の作製方法の一形態は、基板上にソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層を形成し、バッファ層上に半導体層を形成し、半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層を形成し、半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いて形成し、バッファ層は、金属酸化物層を用いて形成し、バッファ層のキャリア濃度は、半導体層のキャリア濃度より高く、半導体層とソース電極層及びドレイン電極層とはバッファ層を介して電気的に接続する。
【００３１】
半導体層、ゲート絶縁層、及びゲート電極層は大気に曝さずに連続的に形成することができる。連続して成膜すると、ごみとなる大気中の不純物が界面に混入することによる不良を軽減することができる。
【００３２】
ソース電極層、ドレイン電極層、バッファ層、半導体層、ゲート絶縁層、及びゲート電極層はスパッタ法（スパッタリング法）で形成すればよい。ゲート絶縁層及び半導体層は酸素雰囲気下（又は酸素９０％以上、希ガス（アルゴン）１０％以下）で、ｎ型の導電型を有するバッファ層は希ガス（アルゴン）雰囲気下で成膜することが好ましい。
【００３３】
このようにスパッタ法を用いて連続的に成膜すると、生産性が高く、薄膜界面の信頼性が安定する。また、半導体層とゲート絶縁層を酸素雰囲気下で成膜し、酸素を多く含ませるようにすると、劣化による信頼性の低下や、薄膜トランジスタ特性のノーマリーオン側へのシフトなどを軽減することができる。
【発明の効果】
【００３４】
本発明の一形態によって、光電流が少なく、寄生容量が小さく、オンオフ比の高い薄膜トランジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。
【図面の簡単な説明】
【００３５】
【図１】半導体装置を説明する図。
【図２】半導体装置を説明する図。
【図３】半導体装置の作製方法を説明する図。
【図４】半導体装置の作製方法を説明する図。
【図５】半導体装置を説明する図。
【図６】半導体装置を説明する図。
【図７】電子ペーパーの使用形態の例を説明する図。
【図８】電子書籍の一例を示す外観図。
【図９】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図１０】遊技機の例を示す外観図。
【図１１】携帯電話機の一例を示す外観図。
【図１２】半導体装置のブロック図を説明する図。
【図１３】信号線駆動回路の構成を説明する図。
【図１４】信号線駆動回路の動作を説明するタイミングチャート。
【図１５】信号線駆動回路の動作を説明するタイミングチャート。
【図１６】シフトレジスタの構成を説明する図。
【図１７】図１６に示すフリップフロップの接続構成を説明する図。
【図１８】マルチチャンバー型の製造装置の上面模式図。
【図１９】半導体装置を説明する図。
【図２０】半導体装置を説明する図。
【図２１】半導体装置を説明する図。
【図２２】半導体装置を説明する図。
【図２３】半導体装置を説明する図。
【図２４】半導体装置を説明する図。
【図２５】半導体装置を説明する図。
【図２６】半導体装置を説明する図。
【発明を実施するための形態】
【００３６】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００３７】
（実施の形態１）
本実施の形態では、薄膜トランジスタ及びその作製工程について、図１乃至図４を用いて説明する。
【００３８】
本実施の形態のトップゲート構造の順スタガ型薄膜トランジスタである薄膜トランジスタ１７０ａ、１７０ｂを図１に示す。図１（Ａ１）は平面図であり、図１（Ａ２）は図１（Ａ１）における線Ａ１−Ａ２の断面図である。図１（Ｂ１）は平面図であり、図１（Ｂ２）は図１（Ｂ１）における線Ｂ１−Ｂ２の断面図である。
【００３９】
図１において、基板１００上に、絶縁層１０７ａ、絶縁層１０７ｂ、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、ｎ型の導電型を有するバッファ層１０４ａ、１０４ｂ、半導体層１０３、ゲート絶縁層１０２、ゲート電極層１０１を有する薄膜トランジスタ１７０ａ、１７０ｂが設けられている。
【００４０】
半導体層１０３としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、ソース電極層又はドレイン電極層１０５ａ、１０５ｂとＩＧＺＯ半導体層である半導体層１０３との間に、半導体層１０３よりもキャリア濃度の高いバッファ層１０４ａ、１０４ｂを意図的に設けることによってオーミック性のコンタクトを形成する。
【００４１】
バッファ層１０４ａ、１０４ｂとしては、ｎ型の導電型を有する金属酸化物層を用いる。金属酸化物層として、酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、酸化スズ、酸化ガリウム、等を用いることができる。また、金属酸化物層の替わりに、半導体層に用いるインジウム、ガリウム、及び亜鉛を含む酸化物半導体層よりもキャリア濃度の高いインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いることもできる。
【００４２】
バッファ層にｎ型又はｐ型を付与する不純物元素を含ませてもよい。不純物元素として、例えば、インジウム、ガリウム、亜鉛、マグネシウム、アルミニウム、チタン、鉄、錫、カルシウム、スカンジウム、イットリウム、ジルコニウム、ハフニウム、ホウ素、タリウム、ゲルマニウム、鉛などを用いることができる。これらの不純物元素（例えば、マグネシウム、アルミニウム、チタンなど）をバッファ層に含ませると、酸素のブロッキング効果などがあり、成膜後の加熱処理などによって半導体層の酸素濃度を最適な範囲内に保持できる。また、上記不純物元素の添加により金属酸化物中のキャリア濃度を高めることができる。
【００４３】
また半導体層とバッファ層との間に、ｎ−層として機能するバッファ層よりキャリア濃度が低く半導体層よりキャリア濃度が高い第２のバッファ層を設ける場合は、第２のバッファ層のキャリア濃度を、半導体層とバッファ層のキャリア濃度の間の濃度範囲とすればよい。
【００４４】
バッファ層１０４ａ、１０４ｂは、ｎ＋層として機能し、ドレイン領域またはソース領域とも呼ぶことができる。
【００４５】
図１（Ａ１）（Ａ２）の薄膜トランジスタ１７０ａは、半導体層１０３のエッチング加工の工程で、バッファ層１０４ａ、１０４ｂも同マスクでエッチング加工した例であり、半導体層１０３及びゲート絶縁層１０２と接するバッファ層１０４ａ、１０４ｂの端部とは一致しており連続的になっている。
【００４６】
図１（Ｂ１）（Ｂ２）の薄膜トランジスタ１７０ｂは、半導体層１０３のエッチング加工の工程で、バッファ層１０４ａ、１０４ｂにはエッチング加工を行わない例であり、バッファ層１０４ａ、１０４ｂはソース電極層又はドレイン電極層１０５ａ、１０５ｂ上に、半導体層１０３端部より延在して露出している。
【００４７】
薄膜トランジスタ１７０ａ、１７０ｂでは、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、バッファ層１０４ａ、１０４ｂ、及び半導体層１０３をゲート絶縁層１０２が覆うように設けられる例を示すが、ゲート絶縁層１０２を半導体層１０３と同じ形状にエッチング加工してもよい。
【００４８】
本発明の一形態において半導体層１０３として用いる酸化物半導体層は光吸収が少ないために、半導体層のチャネル形成領域をゲート電極層で覆って光から遮光する必要がない。よって、ソース電極層及びドレイン電極層と、ゲート電極層とを、半導体層のチャネル形成領域において重ならない構造にすることができ寄生容量を軽減することができる。
【００４９】
本発明の一形態では、半導体層１０３においてソース領域又はドレイン領域であるバッファ層１０４ａ、１０４ｂ間に設けられる領域がチャネル形成領域となる。よってチャネル長はチャネル長方向においてソース領域となるバッファ層とドレイン領域となるバッファ層との間の長さである。半導体層１０３のチャネル形成領域において、ゲート電極層１０１と重なっていない領域であっても、ゲート電極層１０１の電圧印加によってチャネルは形成され、チャネル領域となる。また、ゲート電極層１０１の端部とバッファ層１０４ａ、１０４ｂの端部とが一致していてもよい。
【００５０】
バッファ層１０４ａ、１０４ｂはソース電極層又はドレイン電極層１０５ａ、１０５ｂと半導体層１０３との間に設ける。よって、少なくともバッファ層１０４ａ、１０４ｂはソース電極層及びドレイン電極層１０５ａ、１０５ｂにおいて半導体層１０３と接する側（ゲート絶縁層と接する側とは反対側）の端部を覆うように設けられる。
【００５１】
図１（Ａ１）（Ａ２）の薄膜トランジスタ１７０ａの作製方法を図３（Ａ）乃至（Ｆ）を用いて説明する。
【００５２】
本発明の一形態の順スタガ型薄膜トランジスタでは、半導体層が基板と接して設けられるので、基板からの不純物による半導体層の汚染を防止するために下地膜として絶縁膜を形成することが好ましい。下地膜としては、ＣＶＤ法やスパッタ法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層、又は積層で形成すればよい。本実施の形態では、基板１００上に下地膜として機能する絶縁層１０７ａ、１０７ｂを形成する。
【００５３】
基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板１００の大きさは、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、７３０ｍｍ×９２０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１８００ｍｍ、１９００ｍｍ×２２００ｍｍ、２１６０ｍｍ×２４６０ｍｍ、２４００ｍｍ×２８００ｍｍ、又は２８５０ｍｍ×３０５０ｍｍ等を用いることができる。
【００５４】
絶縁層１０７ｂ上にソース電極層又はドレイン電極層１０５ａ、１０５ｂを形成し、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ上にｎ型の導電型を有する金属酸化物膜１１４を形成する。金属酸化物膜１１４は、膜厚２ｎｍ以上１００ｎｍ以下（好ましくは２０ｎｍ以上５０ｎｍ以下）とすればよい。ｎ型の導電型を有する金属酸化物膜１１４は希ガス（好ましくはアルゴン）雰囲気下で成膜することが好ましい。ここでは、金属酸化物膜１１４に酸化チタン膜を用いる。そのエッチング方法の一例として、希釈したフッ酸、塩酸又は硫酸もしくは、アンモニア水と過酸化水素水と純水を１：１：５の体積比で混合した溶液をエッチャントに用いることができる。
【００５５】
例えば、ｎ型の導電型を有する金属酸化物膜１１４は、ＤＣマグネトロンスパッタ法を用いて形成することができる。バッファ層に用いるｎ型の導電型を示す金属酸化物膜１１４として酸化チタン膜（ＴｉＯｘ）を成膜する例を示す。スパッタチャンバーに酸素ガスを導入してチタンのターゲットを用いてリアクティブスパッタリングを行い、ＴｉＯｘ膜を形成する。チタンのターゲットにＩｎ、Ｇａ、またはＺｎを添加したターゲットを用いてもよい。また、チタンのターゲットにＭｇやＡｌを添加したターゲットを用いてもよい。このＴｉＯｘ膜はソース領域またはドレイン領域として機能する。
【００５６】
なお、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜である半導体層とバッファ層との間に、半導体層よりもキャリア濃度が高く、かつ、バッファ層よりもキャリア濃度の低い第２のバッファ層（ｎ−層）を、第１のバッファ層と連続成膜により形成してもよい。
【００５７】
ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、スパッタ法や真空蒸着法で絶縁層１０７ｂ上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。
【００５８】
ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、アルミニウム、銅、又はシリコン、チタン、ネオジム、スカンジウム、モリブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金の単層または積層で形成することが好ましい。また、ｎ型の導電型を有する金属酸化物膜１１４と接する側の膜を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その下にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。ここでは、ソース電極層又はドレイン電極層１０５ａ、１０５ｂとして、チタン膜、アルミニウム膜、及びチタン膜の積層導電膜を用いる。
【００５９】
チタン膜、アルミニウム膜、チタン膜の積層を用いると低抵抗であり、かつアルミニウム膜にヒロックが発生しにくい。
【００６０】
ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、スパッタ法や真空蒸着法で形成する。また、ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、銀、金、銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェット法等を用いて吐出し焼成して形成しても良い。
【００６１】
なお、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ上には半導体膜や配線を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。
【００６２】
ｎ型の導電型を有する金属酸化物膜１１４上にマスク１１６を形成する。マスク１１６は、フォトリソグラフィ技術またはインクジェット法により形成する。ｎ型の導電型を有する金属酸化物膜１１４を、マスク１１６を用いてエッチングにより加工し、ｎ型の導電型を有する金属酸化物層１１５ａ、１１５ｂを形成する（図３（Ｂ）参照。）。
【００６３】
次に、金属酸化物層１１５ａ、１１５ｂ上に半導体膜１１１を形成する（図３（Ｃ）参照。）。
【００６４】
半導体膜１１１としては、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を形成する。例えば、半導体膜１１１として、スパッタ法を用いて、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を膜厚５０ｎｍで形成すればよい。具体的な条件例としては、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットを用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜することができる。また、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。
【００６５】
半導体膜１１１やｎ型の導電型を有する金属酸化物膜１１４のスパッタ法以外の他の成膜方法としては、パルスレーザー蒸着法（ＰＬＤ法）及び電子ビーム蒸着法などの気相法を用いることができる。気相法の中でも、材料系の組成を制御しやすい点では、ＰＬＤ法が、量産性の点からは、上述したようにスパッタ法が適している。
【００６６】
また、半導体膜１１１のエッチングには、クエン酸やシュウ酸などの有機酸をエッチャントに用いることができる。例えば、５０ｎｍの半導体膜１１１はＩＴＯ０７Ｎ（関東化学社製）を使い１５０秒でエッチング加工できる。
【００６７】
Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜である半導体膜１１１は酸素雰囲気下（又は酸素９０％以上、希ガス（アルゴン、又はヘリウムなど）１０％以下）で成膜することが好ましい。
【００６８】
次に半導体膜１１１及びｎ型の導電型を有する金属酸化物層１１５ａ、１１５ｂを、マスク１１３を用いてエッチングにより加工し、半導体層１０３、及びバッファ層１０４ａ、１０４ｂを形成する（図３（Ｄ）参照。）。半導体層１０３及びバッファ層１０４ａ、１０４ｂは、フォトリソグラフィ技術または液滴吐出法によりマスク１１３を形成し、当該マスク１１３を用いて半導体膜１１１及びｎ型の導電型を有する金属酸化物層１１５ａ、１１５ｂをエッチングすることで、形成することができる。
【００６９】
図３（Ｄ）に示すように、薄膜トランジスタ１７０ａは、半導体層１０３のエッチング加工の工程で、バッファ層１０４ａ、１０４ｂも同マスクでエッチング加工する。よって、半導体層１０３及びゲート絶縁層１０２と接するバッファ層１０４ａ、１０４ｂの端部とは一致しており連続的になっている。
【００７０】
半導体層１０３及びバッファ層１０４ａ、１０４ｂの端部をテーパーを有する形状にエッチングすることで、半導体層１０３及びバッファ層１０４ａ、１０４ｂの段差形状による、上に積層される配線の段切れを防ぐことができる。
【００７１】
マスク１１３を除去した後、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、バッファ層１０４ａ、１０４ｂ、半導体層１０３上にゲート絶縁層１０２を形成し、ゲート絶縁層１０２上に導電膜１１７を形成する（図３（Ｅ）参照。）。
【００７２】
ゲート絶縁層１０２は、窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜との順に積層して形成することができる。なお、ゲート絶縁層を２層とせず、基板側から窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との順に３層積層して形成することができる。また、ゲート絶縁層を、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層で形成することができる。
【００７３】
また、ゲート絶縁層１０２として、スパッタ法により半導体層１０３上に酸化珪素膜を形成し、酸化珪素膜上にプラズマＣＶＤ法により窒化珪素膜を積層してもよい。スパッタ法により酸化珪素膜を形成し、酸化珪素膜上にプラズマＣＶＤ法により窒化珪素膜と酸化珪素膜を順に積層してもよい。
【００７４】
ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
【００７５】
また、ゲート絶縁層１０２として、アルミニウム、イットリウム、又はハフニウムの酸化物、窒化物、酸化窒化物、又は窒化酸化物の一種又はそれらの化合物を少なくとも２種以上含む化合物を用いることもできる。
【００７６】
また、ゲート絶縁層１０２に、塩素、フッ素などのハロゲン元素を含ませてもよい。ゲート絶縁層１０２中のハロゲン元素の濃度は、濃度ピークにおいて１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とすればよい。
【００７７】
また、ゲート絶縁層１０２は酸素雰囲気下（又は酸素９０％以上、希ガス（アルゴン、又はヘリウムなど）１０％以下）で成膜することが好ましい。
【００７８】
次に、導電膜１１７上にマスク１１８を形成する。マスク１１８を用いて導電膜１１７をエッチング加工して、ゲート電極層１０１を形成する（図３（Ｆ）参照。）。
【００７９】
ゲート電極層１０１は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、ゲート電極層１０１を形成することができる。なお、ゲート電極層上に、上記金属材料の窒化物膜を設けてもよい。また、ゲート電極層１０１は単層構造としても積層構造としてもよく、例えばゲート絶縁層１０２側からアルミニウム膜とモリブデン膜との積層、アルミニウムとネオジムとの合金膜とモリブデン膜との積層、アルミニウム膜とチタン膜との積層、チタン膜、アルミニウム膜及びチタン膜との積層などを用いることができる。
【００８０】
この後、マスク１１８を除去する。以上の工程により、薄膜トランジスタ１７０ａを形成することができる。
【００８１】
次に図１（Ｂ１）（Ｂ２）に示す薄膜トランジスタ１７０ｂの作製工程を図４に示す。
【００８２】
図４（Ａ）は図３（Ａ）の工程と対応しており、絶縁層１０７ａ、１０７ｂが設けられた基板１００上に、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、ｎ型の導電型を有する金属酸化物膜１１４が形成されている。
【００８３】
ｎ型の導電型を有する金属酸化物膜１１４上にマスク１２１を形成し、マスク１２１を用いて、ｎ型の導電型を有する金属酸化物膜１１４をエッチング加工して、バッファ層１０４ａ、１０４ｂを形成する（図４（Ｂ）参照。）。
【００８４】
絶縁層１０７ｂ、バッファ層１０４ａ、１０４ｂ上に半導体膜を形成し、マスク１１３を用いて該半導体膜をエッチング加工して半導体層１０３を形成する（図４（Ｃ）参照。）。図４（Ｃ）では、半導体層１０３を形成するエッチング工程を、バッファ層１０４ａ、１０４ｂがエッチングされない条件で行う。よって、バッファ層１０４ａ、１０４ｂはソース電極層又はドレイン電極層１０５ａ、１０５ｂ上に、半導体層１０３端部より延在して露出する。
【００８５】
マスク１１３を除去した後、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、バッファ層１０４ａ、１０４ｂ、半導体層１０３上にゲート絶縁層１０２を形成し、ゲート絶縁層１０２上にゲート電極層１０１を、導電膜をマスク１１８によってエッチング加工して形成する。
【００８６】
この後、マスク１１８を除去する。以上の工程により、薄膜トランジスタ１７０ｂを形成することができる。
【００８７】
また、本発明の一形態において、半導体層、ゲート絶縁層、及びゲート電極層は大気に曝さずに連続的に形成することができる。連続して成膜すると、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができる。半導体層、ゲート絶縁層、及びゲート電極層を連続して成膜する例を図２（Ａ）（Ｂ）に示す。
【００８８】
図２（Ａ）は、図３（Ｂ）において、マスク１１６を除去した後の工程である。その後のエッチング加工において半導体層１０３となる半導体膜１３１、ゲート絶縁層１３２、ゲート電極層１０１となる導電膜１３３を大気に曝さずに連続成膜する（図２（Ｂ）参照。）。半導体膜１３１、ゲート絶縁層１３２、及び導電膜１３３はスパッタ法によって形成することが好ましい。
【００８９】
アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。ｎチャネル型の薄膜トランジスタの場合、電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態では薄膜トランジスタとしてのスイッチング機能を果たすことができず、負荷となる恐れがある。また、ｎチャネル型の薄膜トランジスタの場合にしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。
【００９０】
ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。
【００９１】
よって、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いる薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ましい。
【００９２】
薄膜トランジスタのしきい値電圧は、酸化物半導体層の界面、即ち、酸化物半導体層とゲート絶縁層の界面に大きく影響すると考えられる。
【００９３】
そこで、これらの界面を清浄な状態で形成することによって、薄膜トランジスタの電気特性を向上させるとともに、製造工程の複雑化を防ぐことができ、量産性と高性能の両方を備えた薄膜トランジスタを実現する。
【００９４】
特に酸化物半導体層とゲート絶縁層との界面に大気中の水分が存在すると、薄膜トランジスタの電気的特性の劣化、しきい値電圧のばらつき、ノーマリーオンになりやすいといった問題を招く。酸化物半導体層とゲート絶縁層とを連続成膜することで、このような水素化合物を排除することができる。
【００９５】
よって、大気に曝すことなく半導体膜１３１と、ゲート絶縁層１３２をスパッタ法により、減圧下で連続成膜することで良好な界面を有し、リーク電流が低く、且つ、電流駆動能力の高い薄膜トランジスタを実現することができる。
【００９６】
このようにスパッタ法を用いて連続的に成膜すると、生産性が高く、薄膜界面の信頼性が安定する。また半導体層とゲート絶縁層を酸素雰囲気下で成膜し、酸素を多く含ませるようにすると、劣化による信頼性の低下や、薄膜トランジスタがノーマリーオンとなることを軽減することができる。
【００９７】
また、半導体層とゲート電極層とを形成するエッチングに用いるマスクを、多階調マスク（代表例としては、グレートーンマスク、ハーフトーンマスク）による露光を行って形成してもよい。
【００９８】
多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行うことが可能なマスクであり、一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、フォトマスクの枚数を削減することが可能である。マスク数を減らすことができるため、工程簡略化、低コスト化が計れる。
【００９９】
薄膜トランジスタ１７０ａ、１７０ｂ上に保護膜として絶縁膜を形成してもよい。保護膜としてはゲート絶縁層と同様に形成することができる。なお、保護膜は、大気中に浮遊する有機物や金属、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。例えば、薄膜トランジスタ１７０ａ、１７０ｂ上に保護膜として酸化珪素膜と窒化珪素膜との積層を形成すればよい。
【０１００】
また、半導体層１０３は成膜後に加熱処理を行うことが好ましい。加熱処理は成膜後であればどの工程で行ってもよいが、成膜直後、導電膜１１７の形成後、保護膜の形成後などで行うことができる。また、他の加熱処理と兼ねて行ってもよい。また加熱温度は３００℃以上４００℃以下、好ましくは３５０℃とすればよい。加熱処理は半導体層１０３とバッファ層１０４ａ、１０４ｂと別工程で複数回行ってもよい。
【０１０１】
バッファ層（ｎ型の導電型を有する金属酸化物層）を設けない、ソース電極層及びドレイン電極層、半導体層（Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層）、ゲート絶縁層、ゲート電極層という積層構造であると、ゲート電極層とソース電極層又はドレイン電極層との距離が近くなり、間に生じる寄生容量が増加してしまう。さらに、この寄生容量の増加は、半導体層の薄膜化によってより顕著になる。本実施の形態では、ｎ型の導電型を有する金属酸化物層というようなキャリア濃度が高いバッファ層を設ける、ソース電極層及びドレイン電極層、バッファ層、半導体層、ゲート絶縁層、ゲート電極層という積層構造を有する薄膜トランジスタとしているため、半導体層の膜厚が薄膜であっても寄生容量を抑制することができる。
【０１０２】
本実施の形態によって、光電流が少なく、寄生容量が小さく、オンオフ比の高い薄膜トランジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。
【０１０３】
（実施の形態２）
本実施の形態は、マルチゲート構造の薄膜トランジスタの例である。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
【０１０４】
本実施の形態では、半導体装置に用いられる薄膜トランジスタについて、図５（Ａ１）（Ａ２）（Ｂ１）（Ｂ２）を用いて説明する。図５（Ａ１）は平面図であり、図５（Ａ２）は図５（Ａ１）における線Ｅ１−Ｅ２の断面図である。図５（Ｂ１）は平面図であり、図５（Ｂ２）は図５（Ｂ１）における線Ｆ１−Ｆ２の断面図である。
【０１０５】
図５（Ａ１）（Ａ２）に示すように、基板１５０上に、絶縁層１５７ａ、１５７ｂ、ソース電極層又はドレイン電極層１５５ａ、１５５ｂ、配線層１５６、半導体層１５３、バッファ層１５４ａ、１５４ｂ、１５４ｃ、ゲート電極層１５１ａ、１５１ｂを含むマルチゲート構造の薄膜トランジスタ１７１ａが設けられている。薄膜トランジスタ１７１ａにおいては、半導体層１５３はゲート絶縁層１５２を介して、ゲート電極層１５１ａ、１５１ｂの下に跨って連続して設けられる。
【０１０６】
図５（Ｂ１）（Ｂ２）は他の構成のマルチゲート構造の薄膜トランジスタ１７１ｂを示す。図５（Ｂ１）（Ｂ２）に示すように、基板１５０上に、絶縁層１５７ａ、１５７ｂ、ソース電極層又はドレイン電極層１５５ａ、１５５ｂ、配線層１５６、半導体層１５３ａ、１５３ｂ、バッファ層１５４ａ、１５４ｂ、１５４ｃ、１５４ｄ、ゲート電極層１５１ａ、１５１ｂを含むマルチゲート構造の薄膜トランジスタ１７１ｂが設けられている。
【０１０７】
薄膜トランジスタ１７１ｂでは、配線層１５６上において、半導体層が半導体層１５３ａ、１５３ｂに、バッファ層が１５４ｃ、１５４ｄに分断されている。半導体層１５３ａと半導体層１５３ｂとは、一方をバッファ層１５４ｃ、バッファ層１５４ｄ及び配線層１５６を介して電気的に接続しており、他方でそれぞれ半導体層１５３ａはバッファ層１５４ａを介してソース電極層又はドレイン電極層１５５ａと、半導体層１５３ｂはバッファ層１５４ｂを介してソース電極層又はドレイン電極層１５５ｂと電気的に接続している。
【０１０８】
半導体層１５３（１５３ａ、１５３ｂ）は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層であり、バッファ層１５４ａ、１５４ｂ、１５４ｃ、１５４ｄはｎ型の導電型を有する金属酸化物層である。バッファ層１５４ａ、１５４ｂ、１５４ｃ、１５４ｄは、半導体層１５３（１５３ａ、１５３ｂ）よりキャリア濃度が高い。
【０１０９】
このように、本発明の一形態のマルチゲート構造の薄膜トランジスタにおいては、各ゲート電極層下に形成される半導体層は連続して設けられてもよいし、バッファ層及び配線層などを介して複数の半導体層が電気的に接続して設けられてもよい。
【０１１０】
本発明の一形態のマルチゲート構造の薄膜トランジスタは、オフ電流が少なく、そのような薄膜トランジスタを含む半導体装置は高い電気特性及び高信頼性を付与することができる。
【０１１１】
本実施の形態では、マルチゲート構造としてゲート電極層が２つのダブルゲート構造の例を示すが、より多くのゲート電極層を有するトリプルゲート構造などにも適用することができる。
【０１１２】
本実施の形態は他の実施の形態と適宜組み合わせて実施することができる。
【０１１３】
（実施の形態３）
本実施の形態は、薄膜トランジスタにおいてバッファ層を積層する例である。従って、他は実施の形態１又は実施の形態２と同様に行うことができ、実施の形態１又は実施の形態２と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
【０１１４】
本実施の形態では、半導体装置に用いられる薄膜トランジスタ１７３について、図６を用いて説明する。
【０１１５】
図６に示すように、基板１００上に、絶縁層１０７ａ、１０７ｂ、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、バッファ層１０４ａ、１０４ｂ、バッファ層１０６ａ、１０６ｂ、半導体層１０３、ゲート絶縁層１０２、ゲート電極層１０１を含む薄膜トランジスタ１７３が設けられている。
【０１１６】
本実施の形態の薄膜トランジスタ１７３は、半導体層１０３とバッファ層１０４ａ、１０４ｂとの間にそれぞれ第２のバッファ層としてバッファ層１０６ａ、１０６ｂが設けられている。
【０１１７】
半導体層１０３は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層であり、バッファ層１０４ａ、１０４ｂは金属酸化物層であり、バッファ層１０６ａ、１０６ｂはＩｎ、Ｇａ、及びＺｎを含む酸化物半導体層と金属酸化物層との混合層である。バッファ層１０６ａ、１０６ｂは、金属酸化物ターゲットとＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットの共スパッタリングにより形成することができる。金属酸化物層として、酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、酸化錫、酸化ガリウム等を用いることができるが、特に酸化チタンが好適である。また、バッファ層１０４ａ、１０４ｂ、バッファ層１０６ａ、１０６ｂにはｎ型の不純物元素を含ませてもよい。不純物元素として例えば、インジウム、ガリウム、亜鉛、マグネシウム、アルミニウム、チタン、鉄、錫、カルシウム、スカンジウム、イットリウム、ジルコニウム、ハフニウム、ホウ素、タリウム、ゲルマニウム、鉛などを挙げることができる。異種金属により金属酸化物中のキャリア濃度を高めることができる。
【０１１８】
第１のバッファ層であるバッファ層１０４ａ、１０４ｂ及び第２のバッファ層であるバッファ層１０６ａ、１０６ｂは、連続成膜により形成してもよい。例えば、第２のバッファ層として、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層とバッファ層の混合層を用いる場合、同一処理室内にＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットと、チタンのターゲットの両方を設置し、シャッターを用いて順次積層して連続成膜する。まず、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体のターゲットのシャッターを閉じ、チタンターゲットのシャッターを開いてＴｉＯｘを成膜する。次いで、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体のシャッターも開いてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜とＴｉＯｘを同時に成膜することにより、ソース電極層及びドレイン電極層上にｎ＋層（第１のバッファ層であるバッファ層１０４ａ、１０４ｂ）、ｎ−層（第２のバッファ層であるバッファ層１０６ａ、１０６ｂ）を順に形成することができる。
【０１１９】
半導体層１０３とバッファ層１０４ａ、１０４ｂとの間に設けられる第２のバッファ層（バッファ層１０６ａ、１０６ｂ）は、キャリア濃度が半導体層１０３より高く、バッファ層１０４ａ、１０４ｂより低い。バッファ層１０４ａ、１０４ｂがｎ＋層として機能するのに対して、第２のバッファ層（バッファ層１０６ａ、１０６ｂ）はｎ−層として機能する。
【０１２０】
ｎ−層として機能するバッファ層１０６ａ、１０６ｂとして適する濃度範囲は、ｎ＋層として機能するバッファ層１０４ａ、１０４ｂよりキャリア濃度が低く半導体層１０３よりキャリア濃度が高い濃度範囲とすればよい。
【０１２１】
このように、半導体層とソース電極層又はドレイン電極層との間に設けられるバッファ層は積層構造としてもよく、そのキャリア濃度は半導体層からソース電極層又はドレイン電極層へ向かって高くなるように制御する。
【０１２２】
本発明の一形態の積層バッファ層を有する薄膜トランジスタは、オフ電流が少なく、そのような薄膜トランジスタを含む半導体装置は高い電気特性及び高信頼性を付与することができる。また、半導体層１０３からソース電極層又はドレイン電極層に向かってキャリア濃度が上昇するように勾配をつけることにより、半導体層１０３とソース電極層又はドレイン電極層との間の接触抵抗を低減することができる。また、第２のバッファ層を設けることにより半導体層１０３との接合界面に集中する電界をより緩和することができる。
【０１２３】
本実施の形態は他の実施の形態と適宜組み合わせて実施することができる。
【０１２４】
（実施の形態４）
本実施の形態では、半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
【０１２５】
画素部に配置する薄膜トランジスタは、実施の形態１乃至実施の形態３のいずれか一に従って形成する。また、実施の形態１乃至実施の形態３のいずれか一に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
【０１２６】
半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図１２（Ａ）に示す。図１２（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
【０１２７】
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応してマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうちいずれか一）と接続される。
【０１２８】
また、実施の形態１乃至実施の形態３のいずれか一に示す薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図１３を用いて説明する。
【０１２９】
図１３に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを有する。
【０１３０】
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される。
【０１３１】
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信号が入力される。
【０１３２】
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。
【０１３３】
次に、図１３に示した信号線駆動回路の動作について、図１４のタイミングチャートを参照して説明する。なお、図１４のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分割されている。さらに、図１３の信号線駆動回路は、他の行の走査線が選択されている場合でも図１４と同様の動作をする。
【０１３４】
なお、図１４のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について示している。
【０１３５】
なお、図１４のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５７２１＿Ｊを示している。
【０１３６】
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋１とする。
【０１３７】
図１４に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１３８】
以上のことから、図１３の信号線駆動回路は、１ゲート選択期間を３つに分割することで、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力することができる。したがって、図１３の信号線駆動回路は、ドライバＩＣ５６０１が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすることができる。接続数が約１／３になることによって、図１３の信号線駆動回路は、信頼性、歩留まりなどを向上できる。
【０１３９】
なお、図１３のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
【０１４０】
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は３つのサブ選択期間に分割されることが望ましい。
【０１４１】
別の例として、図１５のタイミングチャートに示すように、１つの選択期間をプリチャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３の選択期間Ｔ３に分割してもよい。さらに、図１５のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１５に示すように、プリチャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１４２】
以上のことから、図１５のタイミングチャートを適用した図１３の信号線駆動回路は、サブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１５において、図１４と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
【０１４３】
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１４４】
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１６及び図１７を用いて説明する。
【０１４５】
図１６にシフトレジスタの回路構成を示す。図１６に示すシフトレジスタは、複数のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎ）で構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。
【０１４６】
図１６のシフトレジスタの接続関係について説明する。図１６のシフトレジスタは、ｉ段目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれか一）は、図１７に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に接続され、図１７に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され、図１７に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１７に示した第６の配線５５０６が第５の配線５７１５に接続される。
【０１４７】
また、図１７に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、図１７に示した第５の配線５５０５が第４の配線５７１４に接続される。
【０１４８】
ただし、１段目のフリップフロップ５７０１＿１の図１７に示す第１の配線５５０１は第１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１７に示す第２の配線５５０２は第６の配線５７１６に接続される。
【０１４９】
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第２の電源線と呼んでもよい。
【０１５０】
次に、図１６に示すフリップフロップの詳細について、図１７に示す。図１７に示すフリップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。
【０１５１】
次に、図１６に示すフリップフロップの接続構成について、以下に示す。
【０１５２】
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）が第５の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソース電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
【０１５３】
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
【０１５４】
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続される。
【０１５５】
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５５７１のゲート電極に接続される。
【０１５６】
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続される。
【０１５７】
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５５７２のゲート電極に接続される。
【０１５８】
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０１に接続される。
【０１５９】
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第２の電極の接続箇所をノード５５４４とする。
【０１６０】
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線と呼んでもよい。
【０１６１】
また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至実施の形態３のいずれか一に示すｎチャネル型ＴＦＴのみで作製することも可能である。実施の形態１乃至実施の形態３のいずれか一に示すｎチャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の形態１乃至実施の形態３のいずれか一に示すｎチャネル型ＴＦＴはｎ型の導電型を有する金属酸化物層であるバッファ層により寄生容量が低減されるため、周波数特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態１乃至実施の形態３のいずれか一に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させることが出来るため、フレーム周波数を高くすること、または、黒画面挿入を実現することなども実現することが出来る。
【０１６２】
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することが出来る。
【０１６３】
また、半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図１２（Ｂ）に示す。
【０１６４】
図１２（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４０３とを有する。
【０１６５】
図１２（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。
【０１６６】
発光素子は、液晶素子などに比べて応答速度が速いので、液晶素子よりも時間階調法に適している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。
【０１６７】
なお、図１２（Ｂ）に示す発光表示装置では、一つの画素にスイッチング用ＴＦＴと、電流制御用ＴＦＴとの２つを配置する場合、スイッチング用ＴＦＴのゲート配線である第１の走査線に入力される信号を第１走査線駆動回路５４０２で生成し、電流制御用ＴＦＴのゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、スイッチング素子が有する各トランジスタの数によって、スイッチング素子の動作を制御するのに用いられる第１の走査線が、各画素に複数設けられることもあり得る。この場合、複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。
【０１６８】
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至実施の形態３のいずれか一に示すｎチャネル型ＴＦＴのみで作製することも可能である。
【０１６９】
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０１７０】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０１７１】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半減する。
【０１７２】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０１７３】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至実施の形態３のいずれか一の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
【０１７４】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０１７５】
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
【０１７６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１７７】
（実施の形態５）
ここでは、少なくともゲート絶縁層と酸化物半導体層の積層を大気に触れることなく、連続成膜を行う順スタガ型の薄膜トランジスタの作製例を以下に示す。ここでは、連続成膜を行う工程までの工程を示し、その後の工程は、実施の形態１乃至実施の形態３のいずれか一に従って薄膜トランジスタを作製すればよい。
【０１７８】
本明細書中で連続成膜とは、スパッタ法で行う第１の成膜工程からスパッタ法で行う第２の成膜工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中または不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることを言う。連続成膜を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜を行うことができる。
【０１７９】
同一チャンバー内で第１の成膜工程から第２の成膜工程までの一連のプロセスを行うことは本明細書における連続成膜の範囲にあるとする。
【０１８０】
また、異なるチャンバーで第１の成膜工程から第２の成膜工程までの一連のプロセスを行う場合、第１の成膜工程を終えた後、大気にふれることなくチャンバー間を基板搬送して第２の成膜を施すことも本明細書における連続成膜の範囲にあるとする。
【０１８１】
なお、第１の成膜工程と第２の成膜工程の間に、基板搬送工程、アライメント工程、徐冷工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有しても、本明細書における連続成膜の範囲にあるとする。
【０１８２】
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１の成膜工程と第２の成膜工程の間にある場合、本明細書でいう連続成膜の範囲には当てはまらないとする。
【０１８３】
大気に触れることなく連続成膜を行う場合、図１８に示すようなマルチチャンバー型の製造装置を用いることが好ましい。
【０１８４】
製造装置の中央部には、基板を搬送する搬送機構（代表的には搬送ロボット８１）を備えた搬送室８０が設けられ、搬送室８０には、搬送室内へ搬入および搬出する基板を複数枚収納するカセットケースをセットするカセット室８２がゲートバルブ８３を介して連結されている。
【０１８５】
また、搬送室８０には、それぞれゲートバルブ８４〜８８を介して複数の処理室が連結される。ここでは、上面形状が六角形の搬送室８０に５つの処理室を連結する例を示す。なお、搬送室の上面形状を変更することで、連結できる処理室の数を変えることができ、例えば、四角形とすれば３つの処理室が連結でき、八角形とすれば７つの処理室が連結できる。
【０１８６】
５つの処理室のうち、少なくとも１つの処理室はスパッタリングを行うスパッタチャンバーとする。スパッタチャンバーは、少なくともチャンバー内部に、スパッタターゲット、ターゲットをスパッタするための電力印加機構やガス導入手段、所定位置に基板を保持する基板ホルダー等が設けられている。また、スパッタチャンバー内を減圧状態とするため、チャンバー内の圧力を制御する圧力制御手段がスパッタチャンバーに設けられている。
【０１８７】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。
【０１８８】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【０１８９】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
【０１９０】
スパッタチャンバーとしては、上述した様々なスパッタ法を適宜用いる。
【０１９１】
また、成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
【０１９２】
また、５つの処理室のうち、他の処理室の一つはスパッタリングの前に基板の予備加熱などを行う加熱チャンバー、スパッタリング後に基板を冷却する冷却チャンバー、或いはプラズマ処理を行うチャンバーとする。
【０１９３】
次に製造装置の動作の一例について説明する。
【０１９４】
被成膜面を下向きとした基板９４を収納した基板カセットをカセット室８２にセットして、カセット室８２に設けられた真空排気手段によりカセット室を減圧状態とする。なお、予め、各処理室および搬送室８０内部をそれぞれに設けられた真空排気手段により減圧しておく。こうしておくことで、各処理室間を基板が搬送されている間、大気に触れることなく清浄な状態を維持することができる。
【０１９５】
なお、被成膜面を下向きとした基板９４は、少なくともソース電極層、ドレイン電極層及びバッファ層が予め設けられている。例えば、基板とソース電極層及びドレイン電極層の間にプラズマＣＶＤ法で得られる窒化シリコン膜、窒化酸化シリコン膜などの下地絶縁膜を設けてもよい。基板９４としてアルカリ金属を含むガラス基板を用いる場合、下地絶縁膜は、基板からナトリウム等の可動イオンがその上の半導体領域中に侵入して、ＴＦＴの電気特性が変化することを抑制する作用を有する。
【０１９６】
次いで、ゲートバルブ８３を開いて搬送ロボット８１により１枚目の基板９４をカセットから抜き取り、ゲートバルブ８４を開いて第１の処理室８９内に搬送し、ゲートバルブ８４を閉める。第１の処理室８９では、加熱ヒータやランプ加熱で基板を加熱して基板９４に付着している水分などを除去する。特に、ゲート絶縁膜に水分が含まれるとＴＦＴの電気特性が変化する恐れがあるため、スパッタ成膜前の加熱は有効である。なお、カセット室８２に基板をセットした段階で十分に水分が除去されている場合には、この加熱処理は不要である。
【０１９７】
また、第１の処理室８９にプラズマ処理手段を設け、膜の表面にプラズマ処理を行ってもよい。また、カセット室８２に加熱手段を設けてカセット室８２で水分を除去する加熱を行ってもよい。
【０１９８】
次いで、ゲートバルブ８４を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８５を開いて第２の処理室９０内に搬送し、ゲートバルブ８５を閉める。
【０１９９】
ここでは、第２の処理室９０は、ＤＣマグネトロンスパッタ法を用いたスパッタチャンバーとする。第２の処理室９０では、半導体層として酸化金属層（ＩＧＺＯ膜）の成膜を行う。Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットを用いて、希ガス雰囲気下、または酸素雰囲気下で成膜することができる。ここでは酸素を限りなく多くＩＧＺＯ膜中に含ませるために、ターゲットとしてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でパルスＤＣスパッタ法のスパッタリングを行い、酸素過剰のＩＧＺＯ膜を形成する。
【０２００】
酸素過剰のＩＧＺＯ膜の成膜後、大気に触れることなく、ゲートバルブ８５を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８６を開いて第３の処理室９１内に搬送し、ゲートバルブ８６を閉める。
【０２０１】
ここでは、第３の処理室９１は、ＲＦマグネトロンスパッタ法を用いたスパッタチャンバーとする。第３の処理室９１では、ゲート絶縁層として酸化シリコン膜（ＳｉＯｘ膜）の成膜を行う。ゲート絶縁層として、酸化シリコン膜の他に、酸化アルミニウム膜（Ａｌ２Ｏ３膜）、酸化マグネシウム膜（ＭｇＯｘ膜）、窒化アルミニウム膜（ＡｌＮｘ膜）、酸化イットリウム膜（ＹＯｘ膜）などを用いることができる。
【０２０２】
また、ゲート絶縁層にハロゲン元素、例えばフッ素、塩素などを膜中に少量添加し、ナトリウム等の可動イオンの固定化をさせてもよい。その方法としては、チャンバー内にハロゲン元素を含むガスを導入してスパッタリングを行う。ただし、ハロゲン元素を含むガスを導入する場合にはチャンバーの排気手段に除害設備を設ける必要がある。ゲート絶縁膜に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークが１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以下の範囲内とすることが好ましい。
【０２０３】
ＳｉＯｘ膜を得る場合、ターゲットとして人工石英を用い、希ガス、代表的にはアルゴンを用いるスパッタ方法や、ターゲットとして単結晶シリコンを用い、酸素ガスと化学反応させてＳｉＯｘ膜を得るリアクティブスパッタ法を用いることができる。ここでは酸素を限りなく多くＳｉＯｘ膜中に含ませるために、ターゲットとして人工石英を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でスパッタリングを行い、酸素過剰のＳｉＯｘ膜を形成する。
【０２０４】
このように、大気に触れることなく、酸素過剰のＩＧＺＯ膜と酸素過剰のＳｉＯｘ膜とを連続成膜することにより、酸素過剰の膜同士のため界面状態を安定させ、ＴＦＴの信頼性を向上させることができる。ＳｉＯｘ膜の成膜前に基板が大気に触れた場合、水分などが付着し、界面状態に悪影響を与え、しきい値電圧のバラツキや、電気特性の劣化、ノーマリーオンのＴＦＴになってしまう症状などを引き起こす恐れがある。水分は水素化合物であり、大気に触れることなく、連続成膜することによって、水素化合物が界面に存在することを排除することができる。従って、連続成膜することにより、しきい値電圧のバラツキの低減や、電気特性の劣化の防止や、ＴＦＴがノーマリーオン側にシフトすることを低減、望ましくはシフトをなくすことができる。
【０２０５】
また、第２の処理室９０のスパッタチャンバーにＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットと、人工石英のターゲットとの両方を設置し、シャッターを用いて順次積層して連続成膜することによって同一チャンバー内で積層を行うこともできる。シャッターは、ターゲットと基板の間に設け、成膜を行うターゲットはシャッターを開け、成膜を行わないターゲットはシャッターにより閉じる。同一チャンバー内で積層する利点としては、使用するチャンバーの数を減らせる点と、異なるチャンバー間を基板搬送する間にパーティクル等が基板に付着することを防止できる点である。
【０２０６】
次いで、大気に触れることなく、ゲートバルブ８６を開いて搬送ロボット８１により基板を搬送室８０に搬送する。
【０２０７】
次いで、大気に触れることなく、ゲートバルブ８７を開いて第４の処理室９２内に搬送し、ゲートバルブ８７を閉める。
【０２０８】
ここでは、第４の処理室９２は、ＤＣマグネトロンスパッタ法を用いたスパッタチャンバーとする。第４の処理室９２では、ゲート電極層となる金属多層膜（導電膜）の成膜を行う。第４の処理室９２のスパッタチャンバーにチタンのターゲットと、アルミニウムのターゲットとの両方を設置し、シャッターを用いて順次積層して連続成膜することによって同一チャンバー内で積層を行う。ここでは、チタン膜上にアルミニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する。
【０２０９】
また、大気に触れることなく、ゲート絶縁層とゲート電極層となる金属多層膜の成膜とを連続成膜することにより、ゲート絶縁層と金属多層膜との間で良好な界面状態を実現でき、接触抵抗を低減できる。
【０２１０】
以上の工程を繰り返してカセットケース内の基板に成膜処理を行って複数の基板の処理を終えた後、カセット室の真空を大気に開放して、基板およびカセットを取り出す。
【０２１１】
また、第１の処理室８９で、酸素過剰なＩＧＺＯ膜の成膜後の加熱処理、具体的には３００℃〜４００℃の加熱処理、好ましくは３５０℃以上の加熱処理を行うことができる。この加熱処理を行うことにより順スタガ型の薄膜トランジスタの電気特性を向上させることができる。この加熱処理は、酸素過剰なＩＧＺＯ膜の成膜後であれば特に限定されず、例えば、酸素過剰なＩＧＺＯ膜の成膜直後や、金属多層膜成膜直後に行うことができる。金属多層膜成膜後に加熱処理を行う場合、金属多層膜にヒロックが生じないような金属材料や加熱条件（温度、時間）を選択する必要がある。金属多層膜にヒロックが生じやすい材料を用いる場合は、金属多層膜上に保護層を形成した後に加熱処理を行ってもよい。
【０２１２】
次いで、マスクを用いて各積層膜をエッチング加工する。ドライエッチングやウェットエッチングを用いて形成してもよいし、複数回のエッチングに分けてそれぞれ選択的にエッチングしてもよい。
【０２１３】
本実施の形態では、ソース電極層、ドレイン電極層及びバッファ層が予め設けられている基板９４を用いたが、ソース電極層、ドレイン電極層、又はバッファ層もマルチチャンバー型の製造装置で大気開放をせずに連続成膜してもよい。成膜する膜の数や種類の増減によって使用する処理室を適宜選択すればよく、例えば、成膜工程が増加する場合第５の処理室９３も用いればよい。
【０２１４】
以降の工程は、上述した実施の形態１乃至実施の形態３のいずれか一に従えば、順スタガ型の薄膜トランジスタが作製できる。
【０２１５】
ここではマルチチャンバー方式の製造装置を例に説明を行ったが、スパッタチャンバーを直列に連結するインライン方式の製造装置を用いて大気に触れることなく連続成膜を行ってもよい。
【０２１６】
また、図１８に示す装置は被成膜面を下向きに基板をセットする、所謂フェイスダウン方式の処理室としたが、基板を垂直に立て、縦置き方式の処理室としてもよい。縦置き方式の処理室は、フェイスダウン方式の処理室よりもフットプリントが小さいメリットがあり、さらに基板の自重により撓む恐れのある大面積の基板を用いる場合に有効である。
【０２１７】
（実施の形態６）
本明細書に開示する発明の薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、本明細書に開示する発明の薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０２１８】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２１９】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本明細書に開示する発明は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０２２０】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２２１】
本実施の形態では、本発明の半導体装置の一形態として液晶表示装置の例を示す。
【０２２２】
図１９（Ａ）（Ｂ）に、本発明の一形態を適用したアクティブマトリクス型の液晶表示装置を示す。図１９（Ａ）は液晶表示装置の平面図であり、図１９（Ｂ）は図１９（Ａ）における線Ｖ−Ｘの断面図である。半導体装置に用いられる薄膜トランジスタ２０１としては、実施の形態２で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む信頼性の高い薄膜トランジスタである。また、実施の形態１又は実施の形態３で示す薄膜トランジスタも本実施の薄膜トランジスタ２０１として適用することもできる。
【０２２３】
図１９（Ａ）の本実施の形態の液晶表示装置は、ソース配線層２０２、マルチゲート構造の順スタガ型の薄膜トランジスタ２０１、ゲート配線層２０３、容量配線層２０４を含む。
【０２２４】
また、図１９（Ｂ）において、本実施の形態の液晶表示装置は、絶縁層２１５ａ、２１５ｂ、マルチゲート構造の薄膜トランジスタ２０１、絶縁層２１１、絶縁層２１２、絶縁層２１３、及び表示素子に用いる電極層２５５、配向膜として機能する絶縁層２６１、偏光板２６８が設けられた基板２００と、配向膜として機能する絶縁層２６３、表示素子に用いる電極層２６５、カラーフィルタとして機能する着色層２６４、偏光板２６７が設けられた基板２６６とが液晶層２６２を挟持して対向しており、液晶表示素子２６０を有している。
【０２２５】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層２６２に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２２６】
なお図１９は透過型液晶表示装置の例であるが、本発明の一形態は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
【０２２７】
また、図１９の液晶表示装置では、基板２６６の外側（視認側）に偏光板２６７を設け、内側に着色層２６４、表示素子に用いる電極層２６５という順に設ける例を示すが、偏光板２６７は基板２６６の内側に設けてもよい。また、偏光板と着色層の積層構造も図１９に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
【０２２８】
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、実施の形態２で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層２１１、絶縁層２１２、絶縁層２１３）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、ＣＶＤ法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層、又は積層で形成すればよい。また、保護膜として、プロセスガスに有機シランガスと酸素を用いて、プラズマＣＶＤ法で酸化珪素膜を形成してもよい。
【０２２９】
有機シランとは、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、またはトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などの化合物である。
【０２３０】
保護膜の一層目として絶縁層２１１を形成する。絶縁層２１１は、アルミニウム膜のヒロック防止に効果がある。ここでは、絶縁層２１１として、プラズマＣＶＤ法を用いて酸化珪素膜を形成する。酸化珪素膜の成膜用プロセスガスには、ＴＥＯＳ、およびＯ２を用い、その流量比は、ＴＥＯＳ＼Ｏ２＝１５＼７５０である。成膜工程の基板温度は３００℃である。
【０２３１】
また、保護膜の二層目として絶縁層２１２を形成する。ここでは、絶縁層２１２として、プラズマＣＶＤ法を用いて窒化珪素膜を形成する。窒化珪素膜の成膜用プロセスガスには、ＳｉＨ４、Ｎ２、ＮＨ３およびＨ２を用いる。保護膜の一層として窒化珪素膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
【０２３２】
また、保護膜を形成した後に、ＩＧＺＯ半導体層の加熱処理（３００℃〜４００℃）を行ってもよい。
【０２３３】
また、平坦化絶縁膜として絶縁層２１３を形成する。絶縁層２１３としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはアリール基のうち少なくとも１種を有していてもよい。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層２１３を形成してもよい。
【０２３４】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していてもよい。
【０２３５】
絶縁層２１３の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層２１３を材料液を用いて形成する場合、ベークする工程で同時に、ＩＧＺＯ半導体層の加熱処理（３００℃〜４００℃）を行ってもよい。絶縁層２１３の焼成工程とＩＧＺＯ半導体層の加熱処理を兼ねることで効率よく半導体装置を作製することが可能となる。
【０２３６】
画素電極層として機能する電極層２５５、２６５は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０２３７】
また、電極層２５５、２６５として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０２３８】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２３９】
以上の工程により、半導体装置として信頼性の高い液晶表示装置を作製することができる。
【０２４０】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２４１】
（実施の形態７）
本実施の形態では、半導体装置として電子ペーパーの例を示す。
【０２４２】
図２６は、本発明の一形態を適用した半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態２で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む信頼性の高い薄膜トランジスタである。また、実施の形態１又は実施の形態３で示す薄膜トランジスタも本実施の薄膜トランジスタ５８１として適用することもできる。
【０２４３】
図２６の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０２４４】
絶縁層５８６ａ、５８６ｂが設けられた基板５８０と、基板５９６との間に封止される薄膜トランジスタ５８１は、マルチゲート構造の順スタガ型の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図２６参照。）。
【０２４５】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正または負に帯電した白い微粒子と、白い微粒子と逆の極性に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０２４６】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。
【０２４７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２４８】
（実施の形態８）
本実施の形態では、本発明の半導体装置の一形態として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２４９】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２５０】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２５１】
図２２（Ａ）（Ｂ）は、本発明の一形態を適用した半導体装置の例としてアクティブマトリクス型の発光表示装置を示す。図２２（Ａ）は発光表示装置の平面図であり、図２２（Ｂ）は図２２（Ａ）における線Ｙ−Ｚの断面図である。なお、図２３に、図２２に示す発光表示装置の等価回路を示す。
【０２５２】
半導体装置に用いられる薄膜トランジスタ３０１、３０２としては、実施の形態１及び実施の形態２で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む信頼性の高い薄膜トランジスタである。また、実施の形態３で示す薄膜トランジスタも本実施の薄膜トランジスタ３０１、３０２として適用することもできる。
【０２５３】
図２２（Ａ）及び図２３に示す本実施の形態の発光表示装置は、マルチゲート構造の薄膜トランジスタ３０１、薄膜トランジスタ３０２、発光素子３０３、容量素子３０４、ソース配線層３０５、ゲート配線層３０６、電源線３０７を含む。薄膜トランジスタ３０１、３０２はｎチャネル型薄膜トランジスタである。
【０２５４】
また、図２２（Ｂ）において、本実施の形態の発光表示装置は、基板３００、絶縁層３１５ａ、３１５ｂ、薄膜トランジスタ３０２、絶縁層３１１、絶縁層３１２、絶縁層３１３、隔壁３２１、及び発光素子３０３に用いる第１の電極層３２０、電界発光層３２２、第２の電極層３２３を有している。
【０２５５】
絶縁層３１３は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを用いて形成することが好ましい。
【０２５６】
本実施の形態では画素の薄膜トランジスタ３０２がｎ型であるので、画素電極層である第１の電極層３２０として、陰極を用いるのが望ましい。具体的には、陰極としては、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いることができる。
【０２５７】
隔壁３２１は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層３２０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２５８】
電界発光層３２２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０２５９】
電界発光層３２２を覆うように、陽極を用いた第２の電極層３２３を形成する。第２の電極層３２３は、実施の形態６に画素電極層として列挙した透光性を有する導電性材料を用いた透光性導電膜で形成することができる。上記透光性導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。第１の電極層３２０と電界発光層３２２と第２の電極層３２３とが重なり合うことで、発光素子３０３が形成されている。この後、発光素子３０３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層３２３及び隔壁３２１上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０２６０】
さらに、実際には、図２２（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２６１】
次に、発光素子の構成について、図２４を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図２４（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２、又は実施の形態３で示す薄膜トランジスタをＴＦＴ７００１、７０１１、７０２１として適用することもできる。
【０２６２】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本明細書に開示する発明の画素構成はどの射出構造の発光素子にも適用することができる。
【０２６３】
上面射出構造の発光素子について図２４（Ａ）を用いて説明する。
【０２６４】
図２４（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２４（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
【０２６５】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図２４（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
【０２６６】
次に、下面射出構造の発光素子について図２４（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図２４（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図２４（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図２４（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図２４（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料添加した樹脂等を用いることもできる。
【０２６７】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図２４（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
【０２６８】
次に、両面射出構造の発光素子について、図２４（Ｃ）を用いて説明する。図２４（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図２４（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図２４（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図２４（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
【０２６９】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図２４（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２７０】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２７１】
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２７２】
なお本実施の形態で示す半導体装置は、図２４に示した構成に限定されるものではなく、本明細書に開示する発明の技術的思想に基づく各種の変形が可能である。
【０２７３】
以上の工程により、半導体装置として信頼性の高い発光表示装置を作製することができる。
【０２７４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２７５】
（実施の形態９）
次に、本発明の半導体装置の一形態である表示パネルの構成について、以下に示す。本実施の形態では、表示素子として液晶素子を有する液晶表示装置の一形態である液晶表示パネル（液晶パネルともいう）、表示素子として発光素子を有する半導体装置の一形態である発光表示パネル（発光パネルともいう）について説明する。
【０２７６】
次に、本発明の半導体装置の一形態に相当する発光表示パネルの外観及び断面について、図２５を用いて説明する。図２５（Ａ）は、第１の基板上に形成されたＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む信頼性の高い薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図２５（Ｂ）は、図２５（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２７７】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。
【０２７８】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図２５（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０２７９】
薄膜トランジスタ４５０９、４５１０は、ＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む薄膜トランジスタに相当し、実施の形態１、実施の形態２、又は実施の形態３に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０２８０】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２８１】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０２８２】
本実施の形態では、接続端子４５１５が、第２の電極層４５１２と同じ導電膜から形成され、配線４５１６は、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成されている。
【０２８３】
接続端子４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０２８４】
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２８５】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材４５０７として窒素を用いた。
【０２８６】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２８７】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２５の構成に限定されない。
【０２８８】
次に、本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図２０を用いて説明する。図２０（Ａ１）（Ａ２）は、第１の基板４００１上に形成されたＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図２０（Ｂ）は、図２０（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０２８９】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０２９０】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２０（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２０（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０２９１】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図２０（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。
【０２９２】
薄膜トランジスタ４０１０、４０１１は、ＩＧＺＯ半導体層及びｎ型の導電型を有する金属酸化物層を含む薄膜トランジスタに相当し、実施の形態１、実施の形態２、又は実施の形態３に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
【０２９３】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０２９４】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０２９５】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
【０２９６】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２９７】
本実施の形態では、接続端子４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、配線４０１６は、薄膜トランジスタ４０１０、４０１１のゲート電極層と同じ導電膜で形成されている。
【０２９８】
接続端子４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０２９９】
また図２０においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０３００】
図２１は、本発明の一形態を適用して作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
【０３０１】
図２１は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０３０２】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。
【０３０３】
以上の工程により、半導体装置として信頼性の高い表示パネルを作製することができる。
【０３０４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３０５】
（実施の形態１０）
本発明の半導体装置の一形態は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図７、図８に示す。
【０３０６】
図７（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一形態を適用した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０３０７】
また、図７（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一形態を適用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
【０３０８】
また、図８は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０３０９】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図８では表示部２７０５）に文章を表示し、左側の表示部（図８では表示部２７０７）に画像を表示することができる。
【０３１０】
また、図８では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０３１１】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０３１２】
（実施の形態１１）
本発明の一形態に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３１３】
図９（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０３１４】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３１５】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３１６】
図９（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０３１７】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０３１８】
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０３１９】
図１０（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図１０（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の一形態に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図１０（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図１０（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０３２０】
図１０（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本発明の一形態に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
【０３２１】
図１１は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
【０３２２】
図１１に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０３２３】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０３２４】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０３２５】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０３２６】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０３２７】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０３２８】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【特許請求の範囲】
【請求項１】
ソース電極層及びドレイン電極層と、前記ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層と、前記ｎ型の導電型を有するバッファ層上に半導体層と、前記半導体層上にゲート絶縁層と、前記ゲート絶縁層上にゲート電極層とを含む薄膜トランジスタを有し、
前記半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、
前記バッファ層は、金属酸化物層であり
前記バッファ層のキャリア濃度は、前記半導体層のキャリア濃度より高く、
前記半導体層と前記ソース電極層及び前記ドレイン電極層とは前記バッファ層を介して電気的に接続することを特徴とする半導体装置。
【請求項２】
ソース電極層及びドレイン電極層と、前記ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層と、前記ｎ型の導電型を有するバッファ層上に半導体層と、前記半導体層上にゲート絶縁層と、前記ゲート絶縁層上にゲート電極層とを含む薄膜トランジスタを有し、
前記半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、
前記バッファ層は、金属酸化物層であり
前記ソース電極層及び前記ドレイン電極層は、前記ゲート電極層と前記半導体層のチャネル形成領域において重ならず、
前記バッファ層のキャリア濃度は、前記半導体層のキャリア濃度より高く、
前記半導体層と前記ソース電極層及び前記ドレイン電極層とは前記バッファ層を介して電気的に接続することを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、前記ソース電極層及び前記ドレイン電極層は前記半導体層側の端部を前記バッファ層で覆われることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、前記バッファ層はｎ型を付与する不純物元素を含むことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一項において、前記金属酸化物層は、酸化チタン膜であることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一項において、前記半導体層と前記バッファ層との間にキャリア濃度が前記半導体層より高く、前記バッファ層より低い第２のバッファ層を有することを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか一項において、前記ソース電極層及び前記ドレイン電極層はチタンを含むことを特徴とする半導体装置。
【請求項８】
基板上にソース電極層及びドレイン電極層を形成し、
前記ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層を形成し、
前記バッファ層上に半導体層を形成し、
前記半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成し、
前記半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いて形成し、
前記バッファ層は、金属酸化物層を用いて形成し、
前記バッファ層のキャリア濃度は、前記半導体層のキャリア濃度より高く、
前記半導体層と前記ソース電極層及び前記ドレイン電極層とは前記バッファ層を介して電気的に接続することを特徴とする半導体装置の作製方法。
【請求項９】
基板上にソース電極層及びドレイン電極層を形成し、
前記ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層を形成し、
前記バッファ層上に半導体層を形成し、
前記半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成し、
前記半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いて形成し、
前記バッファ層は、金属酸化物層を用いて形成し、
前記バッファ層のキャリア濃度は、前記半導体層のキャリア濃度より高く、
前記半導体層と前記ソース電極層及び前記ドレイン電極層とは前記バッファ層を介して電気的に接続し、
前記半導体層、前記ゲート絶縁層、及び前記ゲート電極層は大気に曝さずに連続的に形成することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項８又は請求項９において、前記ソース電極層、前記ドレイン電極層、前記バッファ層、前記半導体層、前記ゲート絶縁層、及び前記ゲート電極層はスパッタリング法によって形成することを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１０において、前記半導体層及び前記ゲート絶縁層は酸素雰囲気下で形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１０又は請求項１１において、前記バッファ層は希ガス雰囲気下で形成することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項８乃至１２のいずれか一項において、前記バッファ層は酸化チタンを用いて形成することを特徴とする半導体装置の作製方法。
【請求項１】
ソース電極層及びドレイン電極層と、前記ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層と、前記ｎ型の導電型を有するバッファ層上に半導体層と、前記半導体層上にゲート絶縁層と、前記ゲート絶縁層上にゲート電極層とを含む薄膜トランジスタを有し、
前記半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、
前記バッファ層は、金属酸化物層であり
前記バッファ層のキャリア濃度は、前記半導体層のキャリア濃度より高く、
前記半導体層と前記ソース電極層及び前記ドレイン電極層とは前記バッファ層を介して電気的に接続することを特徴とする半導体装置。
【請求項２】
ソース電極層及びドレイン電極層と、前記ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層と、前記ｎ型の導電型を有するバッファ層上に半導体層と、前記半導体層上にゲート絶縁層と、前記ゲート絶縁層上にゲート電極層とを含む薄膜トランジスタを有し、
前記半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、
前記バッファ層は、金属酸化物層であり
前記ソース電極層及び前記ドレイン電極層は、前記ゲート電極層と前記半導体層のチャネル形成領域において重ならず、
前記バッファ層のキャリア濃度は、前記半導体層のキャリア濃度より高く、
前記半導体層と前記ソース電極層及び前記ドレイン電極層とは前記バッファ層を介して電気的に接続することを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、前記ソース電極層及び前記ドレイン電極層は前記半導体層側の端部を前記バッファ層で覆われることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、前記バッファ層はｎ型を付与する不純物元素を含むことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一項において、前記金属酸化物層は、酸化チタン膜であることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一項において、前記半導体層と前記バッファ層との間にキャリア濃度が前記半導体層より高く、前記バッファ層より低い第２のバッファ層を有することを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか一項において、前記ソース電極層及び前記ドレイン電極層はチタンを含むことを特徴とする半導体装置。
【請求項８】
基板上にソース電極層及びドレイン電極層を形成し、
前記ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層を形成し、
前記バッファ層上に半導体層を形成し、
前記半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成し、
前記半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いて形成し、
前記バッファ層は、金属酸化物層を用いて形成し、
前記バッファ層のキャリア濃度は、前記半導体層のキャリア濃度より高く、
前記半導体層と前記ソース電極層及び前記ドレイン電極層とは前記バッファ層を介して電気的に接続することを特徴とする半導体装置の作製方法。
【請求項９】
基板上にソース電極層及びドレイン電極層を形成し、
前記ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層を形成し、
前記バッファ層上に半導体層を形成し、
前記半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成し、
前記半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いて形成し、
前記バッファ層は、金属酸化物層を用いて形成し、
前記バッファ層のキャリア濃度は、前記半導体層のキャリア濃度より高く、
前記半導体層と前記ソース電極層及び前記ドレイン電極層とは前記バッファ層を介して電気的に接続し、
前記半導体層、前記ゲート絶縁層、及び前記ゲート電極層は大気に曝さずに連続的に形成することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項８又は請求項９において、前記ソース電極層、前記ドレイン電極層、前記バッファ層、前記半導体層、前記ゲート絶縁層、及び前記ゲート電極層はスパッタリング法によって形成することを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１０において、前記半導体層及び前記ゲート絶縁層は酸素雰囲気下で形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１０又は請求項１１において、前記バッファ層は希ガス雰囲気下で形成することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項８乃至１２のいずれか一項において、前記バッファ層は酸化チタンを用いて形成することを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２０１０−６２５４７（Ｐ２０１０−６２５４７Ａ）
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願番号】特願２００９−１８１７０１（Ｐ２００９−１８１７０１）
【出願日】平成２１年８月４日（２００９．８．４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願日】平成２１年８月４日（２００９．８．４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]