液晶表示装置
【課題】画質の低下を防ぐことができる液晶表示装置及びその駆動方法の提案を課題の一とする。周囲が明るい環境でも薄暗い環境でもその環境に合わせて画像表示を認識できる液晶表示装置を提供する。或いは、外光を照明光源とする反射モードと、光源を用いる透過モードの両モードでの画像表示を可能とした液晶表示装置を提供する。
【解決手段】第１の領域及び第２の領域を有する画素部と複数の光源とを有し、第１の領域及び第２の領域は、入力される画像信号の電圧に従って透過率が制御される液晶素子と、電圧の保持を制御するトランジスタとを有する。フルカラー画像の表示を行う場合、光源から、第１の領域に異なる色相を有する光が第１の輪番に従い順次供給されると共に、第２の領域にも異なる色相を有する光が、第１の輪番とは異なる第２の輪番に従い順次供給される。モノクロ画像の表示は画素電極が有する反射領域で外光を反射することで行う。
【解決手段】第１の領域及び第２の領域を有する画素部と複数の光源とを有し、第１の領域及び第２の領域は、入力される画像信号の電圧に従って透過率が制御される液晶素子と、電圧の保持を制御するトランジスタとを有する。フルカラー画像の表示を行う場合、光源から、第１の領域に異なる色相を有する光が第１の輪番に従い順次供給されると共に、第２の領域にも異なる色相を有する光が、第１の輪番とは異なる第２の輪番に従い順次供給される。モノクロ画像の表示は画素電極が有する反射領域で外光を反射することで行う。
【発明の詳細な説明】
【技術分野】
【０００１】
トランジスタを画素に有するアクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
透過型の液晶表示装置の場合、バックライトの消費電力が液晶表示装置全体の消費電力に大きく影響を及ぼすため、パネルの内部における光の損失を如何に低減できるかが消費電力削減の重要なポイントとなる。パネルの内部における光の損失は、層間絶縁膜における光の屈折や、カラーフィルタによる光の吸収などによりもたらされる。特に、カラーフィルタは、色素による光の吸収を利用することで白色光から特定の波長領域の光を取り出すため、原理的に光の損失が大きい。実際にバックライトからの光のエネルギーは、カラーフィルタにより７０％以上も吸収される。よって、カラーフィルタは液晶表示装置の低消費電力化を阻む要因の一つといえる。
【０００３】
カラーフィルタによる光の損失の問題を回避するためには、フィールドシーケンシャル駆動（ＦＳ駆動）が有効である。ＦＳ駆動は、異なる色相の光を発する複数の光源を順次点灯させることでカラーの画像を表示する駆動方法である。ＦＳ駆動ではカラーフィルタを用いる必要がないため、パネルの内部における光の損失を低減することができ、パネルの透過率を高めることができる。よって、バックライトからの光の利用効率を高めることができ、液晶表示装置全体の消費電力を低減させることができる。また、ＦＳ駆動では、１つの画素で各色の表示を行うことができるため、高精細な画像の表示を行うことができる。
【０００４】
下記特許文献１には、通常はフィールドシーケンシャル方式でのカラー画像の表示を行い、文字などの画像のときにはモノクロ表示に切り換える液晶表示装置について開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２４８４６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、ＦＳ駆動には、各色の画像が合成されずに個別に視認される、カラーブレイクと呼ばれる現象が起こりやすい。特に、カラーブレイクは動画を表示する際に顕著に起こりやすい。
【０００７】
また、上述したように、フィールドシーケンシャル駆動を用いる場合、カラーフィルタを用いる場合に比べて、液晶表示装置の消費電力を低減させることができる。しかし、携帯用電子機器の普及に伴い液晶表示装置への低消費電力化の要求は厳しさを増しており、更なる消費電力の低減が求められている。
【０００８】
上述の課題に鑑み、本発明は、画質の低下を防ぐことができる液晶表示装置及びその駆動方法の提案を課題の一つとする。或いは、本発明は、消費電力の低減を実現することができる液晶表示装置及びその駆動方法の提案を課題の一つとする。
【０００９】
また、液晶表示装置の周囲が明るい環境でも、薄暗い環境でも、その環境に合わせて画像表示を認識できる液晶表示装置を提供することを課題の一とする。
【００１０】
また、外光を照明光源とする反射モードと、バックライトを用いる透過モードの両モードでの画像表示を可能とした液晶表示装置を提供することを課題の一とする。
【課題を解決するための手段】
【００１１】
本発明の一態様に係る液晶表示装置は、バックライトが、異なる色相の光を発する複数の光源を有する。そして、フルカラー画像の表示を行う場合と、モノクロ画像の表示を行う場合とで、光源の駆動方法を切り換える。
【００１２】
フルカラー画像の表示を行う場合は、画素部を複数の領域に分割し、領域ごとに上記光源の点灯を制御する。画素部は、透明領域と反射領域有する画素電極を有する。具体的に、本発明の一態様では、画素部が第１の領域及び第２の領域を少なくとも有し、異なる色相を有する複数の光が、画素電極の透明領域を介して第１の領域に第１の輪番に従い順次供給されると共に、第２の領域にも異なる色相を有する複数の光が、第１の輪番とは異なる第２の輪番に従い、順次供給される。
【００１３】
モノクロ画像の表示を行う場合は、光の供給を停止し、画素電極が有する反射領域で外光を反射することで画像を表示する。なお、必要に応じて画素部全体、或いは領域ごとに光の供給を行い、表示画像の視認性を高めることもできる。
【００１４】
さらに、本発明の一態様では、上記モノクロ画像が静止画である場合に、モノクロ画像が動画である場合よりも、その駆動周波数を低くする。そして、本発明の一態様では、駆動周波数を低くするために、液晶表示装置の画素部に、液晶素子と、当該液晶素子に与えられる電圧の保持を制御するための、オフ電流が極めて小さい絶縁ゲート電界効果型トランジスタ（以下、単にトランジスタとする）とを設ける。オフ電流の極めて小さいトランジスタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くしても、言い換えると一定期間内における画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。
【００１５】
また、画素電極に液晶層を介して入射する光（以下、外光ともいう）を反射して表示を行う反射領域と、バックライトからの光を透過して表示を行う透過領域とを設け、透過モードと反射モードの切り換えを行うことのできる液晶表示装置とする。透過モードの場合には、バックライトからの光を用いて画像の表示を行い、反射モードの場合は外光を用いて画像の表示を行う。
【００１６】
また、本発明の一態様では、異なる色相の光を発する複数の光源と、画素部とを有し、画素部は、透明領域及び反射領域を有する画素電極と、画素電極に電気的に接続されたトランジスタを有し、画素部を、複数の領域に分割し、光源の点灯を制御して、複数の領域にそれぞれ異なる色相の光を供給し、異なる色相の光に応じたフルカラー表示用の画像信号を、トランジスタを介して画素電極に加えてフルカラー画像の表示を行う。また、光源を消灯し、モノクロ表示用の画像信号を、トランジスタを介して画素電極に加え、外光を反射領域で反射することでモノクロ画像の表示を行う。
【００１７】
上記トランジスタは、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコン半導体よりも低い半導体材料を、チャネル形成領域に含むことを特徴とする。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低いトランジスタを実現することができる。このような半導体材料としては、例えば、シリコンの約３倍程度の大きなバンドギャップを有する、酸化物半導体が挙げられる。上記構成を有するトランジスタを、液晶素子に与えられる電圧を保持するためのスイッチング素子として用いることで、通常のシリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、液晶素子からの電荷のリークを防ぐことができる。
【００１８】
具体的に、本発明の一態様に係る液晶表示装置は、透明電極及び反射電極を画素電極として有する画素部、及び、画素部への画像信号の入力を制御する駆動回路が設けられたパネルと、画素部に色相の異なる光を供給する複数の光源とを有する。画素部は、入力される画像信号の電圧に従って透過率が制御される液晶素子と、電圧の保持を制御するトランジスタとを有する。そして、トランジスタは、そのチャネル形成領域に、例えば酸化物半導体などの、バンドギャップがシリコン半導体よりも広く、真性キャリア密度がシリコン半導体よりも低い半導体材料を含んでいる。
【００１９】
また、具体的に、本発明の一態様に係る液晶表示装置の駆動方法では、フルカラー画像の表示を行う場合、画素部が第１の領域及び第２の領域を少なくとも有し、第１の領域に、異なる色相を有する複数の光が、第１の輪番に従い順次供給されると共に、第２の領域にも異なる色相を有する複数の光が、第１の輪番とは異なる第２の輪番に従い、順次供給される。画素部の各領域には、供給される光の色相に応じたフルカラー表示用の画像信号が入力される。また、モノクロ画像の表示を行う場合、画素部には、モノクロ表示用の画像信号が供給される。モノクロ画像の表示を行う場合は、一定期間内における画像信号の書き込み回数を切り換えることができる。
【００２０】
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減された後、酸素の添加により酸素欠損が低減された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。具体的に、上記酸化物半導体は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、さらに好ましくは１×１０１６／ｃｍ３以下とする。また、ホール効果測定により測定できる酸化物半導体膜のキャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満とする。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。不純物濃度を低減し、さらに酸素欠損を低減することでｉ型または実質的にｉ型である酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
【００２１】
なお、異なる色相を有する複数の光源を用いてカラー画像の表示を行う場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、上記複数の光源を順次切り換えて発光させる必要がある。そして、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を６０Ｈｚとすると、赤、緑、青の各色に対応する光源を用いてＦＳ駆動を行う場合、光源の切り替えを行う周波数は、約３倍の１８０Ｈｚとなる。よって、駆動回路も上記光源の周波数に合わせて動作させるので、非常に高い周波数で動作を行うことになる。従って、駆動回路における消費電力が、単色の光源とカラーフィルタを組み合わせる場合に比べて高くなりやすい。
【００２２】
しかし、本発明の一態様では、画素部にオフ電流の極めて小さいトランジスタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる。
【００２３】
ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及び導電膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で行う。ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の最大値または最小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域において、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。
【００２４】
具体的に、ｉ型または実質的にｉ型である酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流（ゲート電極とソース電極間の電圧を０Ｖ以下としたときのドレイン電流）が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、トランジスタに上記酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られることが分かった。したがって、本発明の一態様に係る半導体装置では、上記酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、１００ｙＡ／μｍ以下、好ましくは１０ｙＡ／μｍ以下、更に好ましくは１ｙＡ／μｍ以下にすることができる。従って、上記酸化物半導体膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
【００２５】
なお、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００２６】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０）で表記される材料を用いてもよい。
【発明の効果】
【００２７】
本発明の一態様に係る液晶表示装置は、画素部を複数の領域に分割し、領域ごとに異なる色相の光を順次供給することで、カラー画像の表示を行う。よって、特定の時刻に着目すると、隣接する領域に供給される光の色相を、互いに異ならせることができる。よって、各色の画像が合成されずに個別に視認されるのを防ぐことができ、動画の表示を行う際に起きやすかったカラーブレイクの発生を防ぐことができる。
【００２８】
本発明の一態様に係る液晶表示装置は、液晶表示装置の周囲が明るい環境でも、薄暗い環境でも、その環境に合わせて、外光を照明光源とする反射モードと、バックライトを用いる透過モードの両モードでの画像表示を可能とした液晶表示装置を実現できる。例えば、動画を表示する場合には透過モードとし、静止画を表示する場合には反射モードとすることもできる。
【００２９】
本発明の一態様に係る液晶表示装置は、画素部にオフ電流の極めて小さいトランジスタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる。そのため、消費電力を低減することができる液晶表示装置を実現することができる。
【図面の簡単な説明】
【００３０】
【図１】液晶表示装置の構成を示すブロック図。
【図２】パネルと画素の構成を示す図。
【図３】液晶表示装置とバックライトの動作を模式的に示した図。
【図４】各領域に供給される光の色相の一例を、模式的に示す
【図５】各領域に供給される光の消灯の一例を、模式的に示す図。
【図６】走査線駆動回路の構成を示す図。
【図７】第ｘのパルス出力回路２０＿ｘを、模式的に示した図。
【図８】パルス出力回路の構成と、そのタイミングチャートを示す図。
【図９】走査線駆動回路のタイミングチャートを示す図。
【図１０】走査線駆動回路のタイミングチャートを示す図。
【図１１】信号線駆動回路の構成を示す図。
【図１２】信号線に供給される画像信号（ＤＡＴＡ）のタイミングの一例を示す図。
【図１３】選択信号の走査のタイミングと、バックライトの点灯のタイミングとを示す図。
【図１４】選択信号の走査のタイミングと、バックライトの消灯のタイミングとを示す図。
【図１５】パネルと画素の構成を示す図。
【図１６】走査線駆動回路の構成を示す図。
【図１７】走査線駆動回路のタイミングチャートを示す図。
【図１８】信号線駆動回路の構成を示す図。
【図１９】パルス出力回路の構成を示す図。
【図２０】パルス出力回路の構成を示す図。
【図２１】トランジスタの作製方法を示す断面図。
【図２２】トランジスタの断面図。
【図２３】液晶表示装置の作製方法を示す断面図。
【図２４】液晶表示装置の上面図の一例。
【図２５】液晶表示装置の上面図及び断面図。
【図２６】液晶表示装置の構成を示す斜視図。
【図２７】画素の構成を示す上面図及び断面図。
【図２８】画素の構成を示す上面図及び断面図。
【図２９】画素の構成を示す断面図。
【図３０】トランジスタの構成を説明する図
【図３１】Ｖｔｈの定義を示す図。
【図３２】光負バイアス試験結果を示す図。
【図３３】電子機器の図。
【発明を実施するための形態】
【００３１】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３２】
（実施の形態１）
＜液晶表示装置の構成例＞
図１に示す液晶表示装置４００は、複数の画像メモリ４０１と、画像データ選択回路４０２と、セレクタ４０３と、ＣＰＵ４０４と、コントローラ４０５と、パネル４０６と、バックライト４０７と、バックライト制御回路４０８とを有する。
【００３３】
複数の画像メモリ４０１には、液晶表示装置４００に入力された、フルカラー画像に対応する画像データ（フルカラー画像データ４１０）が記憶される。上記フルカラー画像データ４１０には、複数の色相にそれぞれ対応する画像データが含まれている。複数の各画像メモリ４０１には、各色相に対応する画像データがそれぞれ記憶されている。
【００３４】
画像メモリ４０１は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の記憶回路を用いることができる。
【００３５】
画像データ選択回路４０２は、コントローラ４０５からの命令に従って複数の画像メモリ４０１に記憶されている、各色相に対応するフルカラー画像データを読み出し、セレクタ４０３に送る。
【００３６】
また、液晶表示装置４００には、モノクロ画像に対応する画像データ（モノクロ画像データ４１１）も入力される。入力されたモノクロ画像データ４１１は、セレクタ４０３に入力される。
【００３７】
なお、異なる色相の色を複数用い、各色の階調により表示される画像をフルカラー画像とする。また、単一の色相の色を用い、その色の階調により表示される画像をモノクロ画像とする。
【００３８】
また、本実施の形態では、モノクロ画像データ４１１が直接セレクタ４０３に入力される構成を示しているが、本発明はこの構成に限定されない。フルカラー画像データ４１０と同様に、モノクロ画像データ４１１も、画像メモリ４０１において一旦記憶し、画像データ選択回路４０２において読み出すようにしても良い。この場合、セレクタ４０３が画像データ選択回路４０２に含まれる構成となる。
【００３９】
また、モノクロ画像データ４１１は、フルカラー画像データ４１０を液晶表示装置４００において合成することで、作製されていても良い。
【００４０】
ＣＰＵ４０４は、フルカラー画像の表示を行う場合と、モノクロ画像の表示を行う場合とで、セレクタ４０３とコントローラ４０５の動作が切り替わるように制御する。
【００４１】
具体的に、フルカラー画像の表示を行う場合、セレクタ４０３は、ＣＰＵ４０４からの命令に従って、入力されたフルカラー画像データ４１０を選択し、パネル４０６に供給する。また、コントローラ４０５は、ＣＰＵ４０４からの命令に従って、フルカラー画像データ４１０に同期した駆動信号またはフルカラー画像の表示を行う際に用いられる電源電位を、パネル４０６に供給する。
【００４２】
或いは、モノクロ画像の表示を行う場合、セレクタ４０３は、ＣＰＵ４０４からの命令に従って、入力されたモノクロ画像データ４１１を選択し、パネル４０６に供給する。また、コントローラ４０５は、ＣＰＵ４０４からの命令に従って、モノクロ画像データ４１１に同期した駆動信号またはモノクロ画像の表示を行う際に用いられる電源電位を、パネル４０６に供給する。
【００４３】
パネル４０６は、各画素に液晶素子を有する画素部４１２と、信号線駆動回路４１３、走査線駆動回路４１４などの駆動回路とを有する。セレクタ４０３からのフルカラー画像データ４１０またはモノクロ画像データ４１１は、信号線駆動回路４１３に与えられる。また、コントローラ４０５からの駆動信号または電源電位は、信号線駆動回路４１３または走査線駆動回路４１４に与えられる。
【００４４】
なお、駆動信号には、信号線駆動回路４１３の動作を制御する信号線駆動回路用スタートパルス信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、走査線駆動回路４１４の動作を制御する走査線駆動回路用スタートパルス信号（ＧＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）などが含まれる。
【００４５】
バックライト４０７には、色相の異なる光を発する複数の光源が配置されている。コントローラ４０５は、バックライト制御回路４０８を介してバックライト４０７が有する光源の駆動を制御する。
【００４６】
なお、フルカラー画像の表示とモノクロ画像の表示の切り替えは、人為的に行うことができる。この場合、入力装置４２０を液晶表示装置４００に設け、入力装置４２０からの信号に従って、ＣＰＵ４０４が上記切り替えを制御するようにすれば良い。
【００４７】
また、実施の形態で例示される液晶表示装置４００は、測光回路４２１を有していても良い。測光回路４２１は当該液晶表示装置４００が使用されている環境の明るさを測定する回路である。そして、測光回路４２１において検知された明るさに従って、ＣＰＵ４０４がフルカラー画像の表示とモノクロ画像の表示の切り替えを制御しても良い。
【００４８】
例えば、本実施の形態で例示される液晶表示装置４００を薄暗い環境で利用する場合、測光回路４２１からの信号に従って、ＣＰＵ４０４がフルカラー画像の表示を選択し、明るい環境で利用する場合、測光回路４２１からの信号に従って、ＣＰＵ４０４がモノクロ画像の表示を選択しても良い。なお、測光回路４２１にあらかじめしきい値を設定し、使用環境の明るさがしきい値を下回ると、バックライト４０７が点灯するように設定してもよい。
【００４９】
＜パネルの構成例＞
次いで、本発明の一態様に係る液晶表示装置の、パネルの具体的な構成について、一例を挙げて説明する。
【００５０】
図２（Ａ）は、液晶表示装置の構成例を示す図である。図２（Ａ）に示す液晶表示装置は、画素部１０と、走査線駆動回路１１と、信号線駆動回路１２とを有する。本発明の一態様では、画素部１０が複数の領域に分割されている。具体的に、図２（Ａ）では、画素部１０が、３つの領域（領域１０１乃至領域１０３）に分割されている場合を例示している。そして、各領域は、マトリクス状に配設された複数の画素１５を有する。
【００５１】
また、画素部１０には、走査線駆動回路１１によって電位が制御されるｍ本の走査線ＧＬと、信号線駆動回路１２によって電位が制御されるｎ本の信号線ＳＬとが設けられている。そして、ｍ本の走査線ＧＬは、画素部１０が有する領域の数に合わせて、複数のグループに分割されている。例えば、図２（Ａ）の場合、画素部１０が３つの領域に分割されているので、ｍ本の走査線ＧＬも３つのグループに分割されている。そして、各グループに属する走査線ＧＬは、当該グループに対応する領域が有する複数の画素１５に、接続されている。具体的に、各走査線ＧＬは、各領域においてマトリクス状に配設された複数の画素１５のうち、いずれかの行に配設されたｎ個の画素１５に接続される。
【００５２】
また、各信号線ＳＬは、上記領域に係わらず、画素部１０においてｍ行ｎ列に配設された複数の画素１５のうち、いずれかの列に配設されたｍ個の画素１５に接続される。
【００５３】
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
【００５４】
なお、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００５５】
また、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与えられる電極がドレイン電極と呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼ばれる。本明細書では、ソース電極とドレイン電極のいずれか一方を第１端子、他方を第２端子とし、トランジスタの接続関係を説明する。
【００５６】
図２（Ｂ）は、図２（Ａ）に示す液晶表示装置が有する画素１５の回路図の一例を示す図である。図２（Ｂ）に示す画素１５は、スイッチング素子として機能するトランジスタ１６と、トランジスタ１６を介して与えられた画像信号の電位に従って、その透過率が制御される液晶素子１８と、容量素子１７とを有する。
【００５７】
液晶素子１８は、画素電極と、対向電極と、画素電極と対向電極間の電圧が印加される液晶を含んだ液晶層とを有している。画素電極は液晶層を介して入射する光を反射する領域（反射領域）と、透光性を有する領域（透過領域）を有している。そして、容量素子１７は、液晶素子１８が有する画素電極と対向電極間の電圧を保持する機能を有している。
【００５８】
液晶層に用いられる液晶材料の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。
【００５９】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。
【００６０】
また液晶の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどを適用することが可能である。
【００６１】
画素１５は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタンスなどのその他の回路素子を、さらに有していても良い。
【００６２】
具体的に、図２（Ｂ）では、トランジスタ１６のゲート電極が走査線ＧＬに接続されている。トランジスタ１６は、その第１端子が信号線ＳＬに接続され、その第２端子が液晶素子１８の画素電極に接続されている。容量素子１７は、一方の電極が液晶素子１８の画素電極に接続されており、他方の電極が、特定の電位の与えられているノードに接続されている。なお、液晶素子１８が有する対向電極にも特定の電位が与えられている。そして、対向電極に与えられる電位は、容量素子１７が有する他方の電極に与えられる電位と共通であっても良い。
【００６３】
そして、本発明の一態様では、上記スイッチング素子として機能するトランジスタ１６のチャネル形成領域に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコン半導体よりも低い半導体を含んでいても良い。上記半導体の一例として、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体、酸化亜鉛（ＺｎＯ）などの金属酸化物でなる酸化物半導体などを適用することができる。この中でも酸化物半導体は、スパッタリング法や湿式法（印刷法など）により作製可能であり、量産性に優れるといった利点がある。また、炭化シリコンのプロセス温度は約１５００℃、窒化ガリウムのプロセス温度は約１１００℃であるが、酸化物半導体の成膜温度は、３００℃以上ガラス転移点以下と低く、安価で入手しやすいガラス基板上への成膜が可能である。また、基板の大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中でも、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性能（例えば電界効果移動度）を向上させるために結晶性の酸化物半導体を得ようとする場合でも、４５０℃から８００℃の熱処理によって容易に結晶性の酸化物半導体を得ることができる。
【００６４】
以下の説明では、バンドギャップが大きい半導体として、上記のような利点を有する酸化物半導体を用いる場合を例に挙げている。
【００６５】
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ゲート電極とソース電極間の電圧が０以下であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ゲート電極とソース電極間の電圧が０以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。
【００６６】
また、図２（Ｂ）では、画素１５において、一のトランジスタ１６をスイッチング素子として用いている場合について示しているが、本発明はこの構成に限定されない。一のスイッチング素子として機能する複数のトランジスタを用いていても良い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。
【００６７】
本明細書において、トランジスタが直列に接続されている状態とは、例えば、第１のトランジスタの第１端子と第２端子のいずれか一方のみが、第２のトランジスタの第１端子と第２端子のいずれか一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタの第１端子が第２のトランジスタの第１端子に接続され、第１のトランジスタの第２端子が第２のトランジスタの第２端子に接続されている状態を意味する。
【００６８】
上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧であるトランジスタ１６を実現することができる。そして、上記構成を有するトランジスタ１６をスイッチング素子として用いることで、通常のシリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、液晶素子１８に蓄積された電荷のリークを防ぐことができる。
【００６９】
オフ電流の極めて小さいトランジスタ１６を用いることで、液晶素子１８に与えられる電圧が保持される期間を長く確保することができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部１０に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部１０への画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば、上述したようなｉ型または実質的にｉ型である酸化物半導体膜を活性層として用いたトランジスタ１６を用いることで、画像信号の書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることができる。そして、画像信号が書き込まれる間隔を長くすればするほど、より消費電力を低減することができる。
【００７０】
また、複数回の画像信号の書き込みによる画像を視認する際、複数回にわたって切り替わる画像を人間の目は視認することとなる。そのため、人間の目には疲労として現れることもあり得る。本実施の形態で説明したように、画像信号の書き込み回数を削減する構成とすることで、目の疲労を減らすといった効果もある。
【００７１】
また、画像信号の電位をより長い期間に渡って保持することができるため、画像信号の電位を保持するために、液晶素子１８に容量素子１７を接続しなくても、表示される画質が低下するのを防ぐことができる。よって、容量素子１７を設けないことによって、或いは容量素子１７のサイズを小さくすることによって、開口率を高めることができるため、液晶表示装置の消費電力を低減させることができる。
【００７２】
また、画像信号の電位の極性を、対向電極の電位を基準として反転させる反転駆動を行うことで、焼き付きと呼ばれる液晶の劣化を防ぐことができる。しかし、反転駆動を行うと、画像信号の極性が変化する際に信号線に与えられる電位の変化が大きくなるため、スイッチング素子として機能するトランジスタ１６のソース電極とドレイン電極の電位差が大きくなる。よって、トランジスタ１６は、しきい値電圧がシフトするなどの特性劣化が生じやすい。また、液晶素子１８に保持されている電圧を維持するために、ソース電極とドレイン電極の電位差が大きくても、オフ電流が低いことが要求される。本発明の一態様では、トランジスタ１６に、シリコンまたはゲルマニウムよりもバンドギャップが大きく、真性キャリア密度が低い酸化物半導体などの半導体を用いているので、トランジスタ１６の耐圧性を高め、オフ電流を著しく低くすることができる。よって、通常のシリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、トランジスタ１６の劣化を防ぎ、液晶素子１８に保持されている電圧を維持することができる。
【００７３】
＜パネルとバックライトの動作例＞
次いで、パネルの動作の一例について、バックライトの動作とともに説明する。図３は、液晶表示装置とバックライトの動作を模式的に示した図である。図３に示すように、本発明の一態様に係る液晶表示装置の動作は、フルカラー画像を表示する期間（フルカラー画像表示期間３０１）と、モノクロ画像の動画を表示する期間（モノクロ動画表示期間３０２）と、モノクロ画像の静止画を表示する期間（モノクロ静止画表示期間３０３）とに大別される。
【００７４】
フルカラー画像表示期間３０１では、複数のサブフレーム期間により１フレーム期間が構成されている。そして、サブフレーム期間ごとに画素部への画像信号の書き込みが行われている。そして、走査線駆動回路や信号線駆動回路などの駆動回路には、画像の表示を行っている間において、連続して駆動信号が供給されている。よって、フルカラー画像表示期間３０１では、駆動回路は動作している状態にある。また、フルカラー画像表示期間３０１では、バックライトにより画素部に供給される光の色相が、サブフレーム期間ごとに切り換わる。そして、各色相に対応した画像信号を画素部へ順に書き込んでいき、１フレーム期間内に全ての色相に対応した画像信号を書き込むことで１画像が形成される。そのため、フルカラー画像表示期間３０１では、１フレーム期間における画素部への画像信号の書き込み回数は複数回であり、その数はバックライトから供給される光の色相の数により決まる。
【００７５】
モノクロ動画表示期間３０２では、１フレーム期間ごとに画素部への画像信号の書き込みが行われている。そして、走査線駆動回路や信号線駆動回路などの駆動回路には、画像の表示を行っている間において、連続して駆動信号が供給されている。よって、モノクロ動画表示期間３０２では、駆動回路は動作している状態にある。また、モノクロ動画表示期間３０２では、バックライトを消灯とし、画素電極が有する反射領域で外光を反射することで画像を表示する。このため、複数の色相に対応した画像信号を画素部へ順に書き込む必要はなく、１フレーム期間内に、一の色相に対応した画像信号を画素部へ書き込むことで、１画像を形成することができる。そのため、モノクロ動画表示期間３０２では、１フレーム期間における画素部への画像信号の書き込み回数を１回とすることができる。
【００７６】
モノクロ静止画表示期間３０３では、１フレーム期間ごとに画素部への画像信号の書き込みが行われている。しかし、フルカラー画像表示期間３０１やモノクロ動画表示期間３０２とは異なり、画素部への画像信号の書き込み時に駆動回路に駆動信号が供給され、書き込みが終了した後は駆動回路への駆動信号の供給が停止する。よって、モノクロ静止画表示期間３０３では、画像信号の書き込み時以外は、駆動回路は非動作の状態にある。また、モノクロ静止画表示期間３０３では、バックライトを消灯とし、外光を画素電極が有する反射領域で反射することで画像を表示する。このため、複数の色相に対応した画像信号を画素部へ順に書き込む必要はなく、１フレーム期間内に、一の色相に対応した画像信号を画素部へ書き込むことで、１画像を形成することができる。そのため、モノクロ静止画表示期間３０３では、１フレーム期間における画素部への画像信号の書き込み回数を１回とすることができる。
【００７７】
なお、モノクロ動画表示期間３０２では、フリッカ等の画像のちらつきが視認されるのを防ぐために、１秒間に６０フレーム期間以上設けることが望ましい。モノクロ静止画表示期間３０３では、１フレーム期間を極端に長く、例えば１分以上とすることができる。１フレーム期間を長くすることで、駆動回路が非動作の期間を長くすることができるので、液晶表示装置の消費電力を低減させることができる。また、画像の表示にバックライトを用いる必要がないため、液晶表示装置の消費電力をさらに低減させることができる。
【００７８】
また、本発明の一態様に係る液晶表示装置は、カラーフィルタを用いる必要がない。よって、カラーフィルタを用いた液晶表示装置に比べて、消費電力を低減することができる。
【００７９】
なお、モノクロ動画表示期間３０２またはモノクロ静止画表示期間３０３であっても、必要に応じて画素部全体、或いは領域ごとにバックライトを点灯させ、表示画像の視認性を高めることもできる。
【００８０】
なお、フルカラー画像表示期間３０１では、１フレーム期間において、画素部の各領域に色相の異なる複数の光を順次供給する。図４に、各領域に供給される光の色相の一例を、模式的に示す。なお、図４では、図２（Ａ）に示したように、画素部が３つの領域に分割されている場合を例示している。さらに、図４では、画素部に、バックライトから赤（Ｒ）の光、青（Ｂ）の光、緑（Ｇ）の光が供給される場合を例示している。
【００８１】
まず、図４（Ａ）に、最初のサブフレーム期間において、領域１０１に赤（Ｒ）の光、領域１０２に緑（Ｇ）の光、領域１０３に青（Ｂ）の光が、それぞれ供給されている様子を示す。そして、図４（Ｂ）に、次のサブフレーム期間において、領域１０１に緑（Ｇ）の光、領域１０２に青（Ｂ）の光、領域１０３に赤（Ｒ）の光が、それぞれ供給されている様子を示す。そして、図４（Ｃ）に、さらに次のサブフレーム期間において、領域１０１に青（Ｂ）の光、領域１０２に赤（Ｒ）の光、領域１０３に緑（Ｇ）の光が、それぞれ供給されている様子を示す。
【００８２】
そして、上記全てのサブフレーム期間が終了することで、１フレーム期間が終了する。１フレーム期間において、各領域に供給される光の色相が一巡することで、フルカラーの画像を表示することができる。なお、各領域に着目すると、領域１０１では、供給される光の色相が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の順に変化している。また、領域１０２では、供給される光の色相が、緑（Ｇ）、青（Ｂ）、赤（Ｒ）の順に変化している。また、領域１０３では、供給される光の色相が、青（Ｂ）、赤（Ｒ）、緑（Ｇ）の順に変化している。よって、各領域には、異なる色相を有する複数の光が、互いに異なる輪番に従い順次供給されていることが分かる。
【００８３】
なお、図４では、各サブフレーム期間において、一の領域に対し一の色相の光だけが供給されている例を示しているが、本発明の一態様はこの構成に限定されない。例えば、各領域内において、画像信号の書き込みが終了した部分から順に供給される光の色相を切り換えていくようにしても良い。この場合、各色相の光が供給される領域と、画素部が分割されることで形成される領域とは必ずしも一致しない。
【００８４】
また、モノクロ動画表示期間３０２及びモノクロ静止画表示期間３０３では、光の供給を停止する。図５（Ａ）は、領域１０１、領域１０２、及び領域１０３に対応するバックライトを消灯した状態を示している。
【００８５】
また、必要に応じて画素部全体、或いは領域ごとにバックライトを点灯させ、表示画像の視認性を高めることもできる。図５（Ｂ）は、バックライトから領域１０１に赤（Ｒ）の光、青（Ｂ）の光、緑（Ｇ）の光が並行して供給されている様子を示す。赤（Ｒ）の光、青（Ｂ）の光、緑（Ｇ）の光が混ざることで、領域１０１には白（Ｗ）の光が供給される。
【００８６】
また、図５（Ｂ）では、異なる色相を有する複数の光を混色させることで、一の色相を有する光を画素部に供給する例を示しているが、一の色相を有する光を画素部に供給しても良い。図５（Ｃ）に、バックライトから領域１０１に緑（Ｇ）の光が供給されている様子を示す。
【００８７】
＜走査線駆動回路１１の構成例＞
図６は、図２（Ａ）に示す走査線駆動回路１１の構成例を示す図である。図６に示す走査線駆動回路１１は、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍを有している。第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍから出力される選択信号は、それぞれｍ本の走査線ＧＬ（走査線ＧＬ１乃至走査線ＧＬｍ）に供給される。
【００８８】
また、走査線駆動回路１１には、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）と、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）と、走査線駆動回路用スタートパルス信号（ＧＳＰ）とが、駆動信号として供給されている。
【００８９】
なお、図６では、第１のパルス出力回路２０＿１乃至第ｊのパルス出力回路２０＿ｊ（ｊは、ｍ／２未満の４の倍数）が、領域１０１に配設された走査線ＧＬ１乃至走査線ＧＬｊに接続されている場合を例示している。また、図６では、第ｊ＋１のパルス出力回路２０＿ｊ＋１乃至第２ｊのパルス出力回路２０＿２ｊが、領域１０２に配設された走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに接続されている場合を例示している。また、図６では、第２ｊ＋１のパルス出力回路２０＿２ｊ＋１乃至第ｍのパルス出力回路２０＿ｍが領域１０３に配設された走査線ＧＬ２ｊ＋１乃至走査線ＧＬｍに接続されている場合を例示している。
【００９０】
第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍは、第１のパルス出力回路２０＿１に入力される走査線駆動回路用スタートパルス信号（ＧＳＰ）に従って動作を開始し、パルスが順次シフトした選択信号を出力する。
【００９１】
第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍには、同一の構成を有する回路を適用することができる。第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍの具体的な接続関係について、図７を参照して説明する。
【００９２】
図７は、第ｘのパルス出力回路２０＿ｘ（ｘは、ｍ以下の自然数）を、模式的に示した図である。第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍのそれぞれは、端子２１乃至端子２７を有する。なお、端子２１乃至端子２４及び端子２６は入力端子であり、端子２５及び端子２７は出力端子である。
【００９３】
まず、端子２１について述べる。第１のパルス出力回路２０＿１の端子２１は、走査線駆動回路用スタートパルス信号（ＧＳＰ）を供給する配線に接続され、第２のパルス出力回路２０＿２乃至第ｍのパルス出力回路２０＿ｍの端子２１は、前段のパルス出力回路の端子２７に接続される。
【００９４】
次いで、端子２２について述べる。第（４ａ−３）のパルス出力回路２０＿（４ａ−３）（ａは、ｍ／４以下の自然数）の端子２２は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に接続され、第（４ａ−２）のパルス出力回路２０＿（４ａ−２）の端子２２は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に接続され、第（４ａ−１）のパルス出力回路２０＿（４ａ−１）の端子２２は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に接続され、第４ａのパルス出力回路２０＿４ａの端子２２は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に接続される。
【００９５】
次いで、端子２３について述べる。第（４ａ−３）のパルス出力回路２０＿（４ａ−３）の端子２３は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に接続され、第（４ａ−２）のパルス出力回路２０＿（４ａ−２）の端子２３は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に接続され、第（４ａ−１）のパルス出力回路２０＿（４ａ−１）の端子２３は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に接続され、第４ａのパルス出力回路２０＿４ａの端子２３は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に接続される。
【００９６】
次いで、端子２４について述べる。第（２ｂ−１）のパルス出力回路２０＿（２ｂ−１）（ｂは、ｊ／２以下の自然数）の端子２４は、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線に接続され、第２ｂのパルス出力回路２０＿２ｂの端子２４は、第４のパルス幅制御信号（ＰＷＣ４）を供給する配線に接続され、第（２ｃ−１）のパルス出力回路２０＿（２ｃ−１）（ｃは、（ｊ／２＋１）以上ｊ以下の自然数）の端子２４は、第２のパルス幅制御信号（ＰＷＣ２）を供給する配線に接続され、第２ｃのパルス出力回路２０＿２ｃの端子２４は、第５のパルス幅制御信号（ＰＷＣ５）を供給する配線に接続され、第（２ｄ−１）のパルス出力回路２０＿（２ｄ−１）（ｄは、（ｊ＋１）以上ｍ／２以下の自然数）の端子２４は、第３のパルス幅制御信号（ＰＷＣ３）を供給する配線に接続され、第２ｄのパルス出力回路２０＿２ｄの端子２４は、第６のパルス幅制御信号（ＰＷＣ６）を供給する配線に接続される。
【００９７】
次いで、端子２５について述べる。第ｘのパルス出力回路２０＿ｘの端子２５は、ｘ行目に配設された走査線ＧＬｘに接続される。
【００９８】
次いで、端子２６について述べる。第ｙのパルス出力回路２０＿ｙ（ｙは、ｍ−１以下の自然数）の端子２６は、第（ｙ＋１）のパルス出力回路２０＿（ｙ＋１）の端子２７に接続され、第ｍのパルス出力回路２０＿ｍの端子２６は、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）を供給する配線に接続される。なお、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）は、第（ｍ＋１）のパルス出力回路２０＿（ｍ＋１）が設けられている場合に、当該第（ｍ＋１）のパルス出力回路２０＿（ｍ＋１）の端子２７から出力される信号に相当する。具体的に、これらの信号は、実際にダミー回路として第（ｍ＋１）のパルス出力回路２０＿（ｍ＋１）を設けること、又は外部から当該信号を直接入力することなどによって、第ｍのパルス出力回路２０＿ｍに供給することができる。
【００９９】
各パルス出力回路の端子２７の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。
【０１００】
＜パルス出力回路の構成例１＞
次いで、図８（Ａ）に、図７に示す第ｘのパルス出力回路２０＿ｘの、具体的な構成の一例を示す。図８（Ａ）に示すパルス出力回路は、トランジスタ３１乃至トランジスタ３９を有する。
【０１０１】
トランジスタ３１は、そのゲート電極が端子２１に接続されている。また、トランジスタ３１は、その第１端子が高電源電位（Ｖｄｄ）の与えられているノードに接続され、その第２端子がトランジスタ３３のゲート電極及びトランジスタ３８のゲート電極に接続されている。
【０１０２】
トランジスタ３２は、そのゲート電極がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。トランジスタ３２は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子がトランジスタ３３のゲート電極及びトランジスタ３８のゲート電極に接続されている。
【０１０３】
トランジスタ３３は、その第１端子が端子２２に接続され、その第２端子が端子２７に接続されている。
【０１０４】
トランジスタ３４は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子が端子２７に接続されている。
【０１０５】
トランジスタ３５は、そのゲート電極が端子２１に接続されている。また、トランジスタ３５は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。
【０１０６】
トランジスタ３６は、そのゲート電極が端子２６に接続されている。また、トランジスタ３６は、その第１端子が高電源電位（Ｖｄｄ）の与えられているノードに接続され、その第２端子がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。なお、トランジスタ３６の第１端子が、低電源電位（Ｖｓｓ）よりも高電位であり且つ高電源電位（Ｖｄｄ）よりも低電位である電源電位（Ｖｃｃ）の与えられているノードに接続される構成とすることもできる。
【０１０７】
トランジスタ３７は、そのゲート電極が端子２３に接続されている。また、トランジスタ３７は、その第１端子が高電源電位（Ｖｄｄ）の与えられているノードに接続され、その第２端子がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。なお、トランジスタ３７の第１端子が、電源電位（Ｖｃｃ）の与えられているノードに接続される構成とすることもできる。
【０１０８】
トランジスタ３８は、その第１端子が端子２４に接続され、その第２端子が端子２５に接続されている。
【０１０９】
トランジスタ３９は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子が端子２５に接続されている。
【０１１０】
次いで、図８（Ｂ）に、図８（Ａ）に示したパルス出力回路のタイミングチャートの一例を示す。なお、図８（Ｂ）に示す期間ｔ１乃至期間ｔ７は、同じ長さの期間を示している。そして、上記期間ｔ１乃至期間ｔ７は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅の１／３にそれぞれ相当し、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の１／２にそれぞれ相当する。
【０１１１】
図８（Ａ）に示したパルス出力回路は、期間ｔ１及び期間ｔ２において、端子２１に入力される電位がハイレベル、端子２２、端子２３、端子２４及び端子２６に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からローレベルの電位が出力される。
【０１１２】
次いで、期間ｔ３において、端子２１及び端子２４に入力される電位がハイレベル、端子２２、端子２３及び端子２６に入力される電位がローレベルとなるため、端子２５からハイレベルの電位、端子２７からローレベルの電位が出力される。
【０１１３】
次いで、期間ｔ４において、端子２２及び端子２４に入力される電位がハイレベル、端子２１、端子２３及び端子２６に入力される電位がローレベルとなるため、端子２５からハイレベルの電位、端子２７からハイレベルの電位が出力される。
【０１１４】
次いで、期間ｔ５及び期間ｔ６において、端子２２に入力される電位がハイレベル、端子２１、端子２３、端子２４及び端子２６に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からハイレベルの電位が出力される。
【０１１５】
次いで、期間ｔ７において、端子２３及び端子２６に入力される電位がハイレベル、端子２１、端子２２及び端子２４に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からローレベルの電位が出力される。
【０１１６】
次いで、図８（Ｃ）に、図８（Ａ）に示したパルス出力回路のタイミングチャートの、別の一例を示す。なお、図８（Ｃ）に示す期間ｔ１乃至期間ｔ７は、同じ長さの期間を示している。そして、上記期間ｔ１乃至期間ｔ７は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅の１／３にそれぞれ相当し、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の１／３にそれぞれ相当する。
【０１１７】
図８（Ａ）に示したパルス出力回路は、期間ｔ１乃至期間ｔ３において、端子２１に入力される電位がハイレベル、端子２２、端子２３、端子２４及び端子２６に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からローレベルの電位が出力される。
【０１１８】
次いで、期間ｔ４乃至期間ｔ６において、端子２２及び端子２４に入力される電位がハイレベル、端子２１、端子２３及び端子２６に入力される電位がローレベルとなるため、端子２５からハイレベルの電位、端子２７からハイレベルの電位が出力される。
【０１１９】
＜フルカラー画像表示期間３０１における走査線駆動回路の動作例＞
次いで、図６、図７、図８（Ａ）を用いて説明した走査線駆動回路１１を例に挙げて、図３において示したフルカラー画像表示期間３０１における、走査線駆動回路１１の動作について説明する。
【０１２０】
図９に、フルカラー画像表示期間３０１における、走査線駆動回路１１のタイミングチャートの一例を示す。図９では、サブフレーム期間ＳＦ１、サブフレーム期間ＳＦ２、サブフレーム期間ＳＦ３が、１フレーム期間に設けられている場合を例示している。そして、サブフレーム期間ＳＦ１のタイミングチャートを、図９に代表例として示している。ただし、図９では、ｍ＝３ｊの場合を例示している。
【０１２１】
図９では、走査線ＧＬ１乃至走査線ＧＬｊは、領域１０１の画素に接続され、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊは、領域１０２の画素に接続され、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊは、領域１０３の画素に接続されている場合のタイミングチャートを例示する。
【０１２２】
第１の走査線駆動回路用クロック信号（ＧＣＫ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／４の信号である。また、第２の走査線駆動回路用クロック信号（ＧＣＫ２）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／４周期分位相が遅れた信号であり、第３の走査線駆動回路用クロック信号（ＧＣＫ３）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／２周期位相が遅れた信号であり、第４の走査線駆動回路用クロック信号（ＧＣＫ４）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から３／４周期位相が遅れた信号である。
【０１２３】
第１のパルス幅制御信号（ＰＷＣ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／３の信号である。また、第２のパルス幅制御信号（ＰＷＣ２）は、第１のパルス幅制御信号（ＰＷＣ１）から１／６周期位相が遅れた信号であり、第３のパルス幅制御信号（ＰＷＣ３）は、第１のパルス幅制御信号（ＰＷＣ１）から１／３周期位相が遅れた信号であり、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期位相が遅れた信号であり、第５のパルス幅制御信号（ＰＷＣ５）は、第１のパルス幅制御信号（ＰＷＣ１）から２／３周期位相が遅れた信号であり、第６のパルス幅制御信号（ＰＷＣ６）は、第１のパルス幅制御信号（ＰＷＣ１）から５／６周期位相が遅れた信号である。
【０１２４】
そして、図９では、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、３：２とする。
【０１２５】
各サブフレーム期間ＳＦは、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりに従って開始する。走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルス幅は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）と同程度である。そして、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりと、第１の走査線駆動回路用クロック信号（ＧＣＫ１）のパルスが有する電位の立ち上がりが、同期している。また、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりは、第１のパルス幅制御信号（ＰＷＣ１）のパルスが有する電位の立ち上がりから、第１のパルス幅制御信号（ＰＷＣ１）の１／６周期分遅れたタイミングで出現する。
【０１２６】
そして、上記信号により、図８（Ａ）に示したパルス出力回路は、図８（Ｂ）に示したタイミングチャートに従って動作する。よって、図９に示すように、領域１０１に対応する走査線ＧＬ１乃至走査線ＧＬｊには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬ１乃至走査線ＧＬｊに与えられる選択信号のパルスは、パルス幅の２分の３に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬ１乃至走査線ＧＬｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１２７】
また、領域１０１の場合と同様に、領域１０２に対応する走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに与えられる選択信号のパルスは、パルス幅の２分の３に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１２８】
また、領域１０１の場合と同様に、領域１０３に対応する走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに与えられる選択信号のパルスは、パルス幅の２分の３に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１２９】
そして、走査線ＧＬ１、走査線ＧＬｊ＋１、走査線ＧＬ２ｊ＋１に与えられる選択信号のパルスは、パルス幅の２分の１に相当する期間、位相が遅れるように順次シフトしている。
【０１３０】
＜モノクロ静止画表示期間３０３における走査線駆動回路の動作例＞
次いで、図６、図７、図８（Ａ）を用いて説明した走査線駆動回路１１を例に挙げて、図３において示したモノクロ静止画表示期間３０３における、走査線駆動回路１１の動作について説明する。
【０１３１】
図１０に、モノクロ静止画表示期間３０３における、走査線駆動回路１１のタイミングチャートの一例を示す。図１０では、画像信号の画素への書き込みを行う書き込み期間と、上記画像信号の保持を行う保持期間とが、１フレーム期間に設けられている場合を例示している。
【０１３２】
第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）には、図９の場合と同様の信号を用いることができる。
【０１３３】
第１のパルス幅制御信号（ＰＷＣ１）、第４のパルス幅制御信号（ＰＷＣ４）は、書き込み期間における最初の１／３の期間において、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／２の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期位相が遅れた信号である。
【０１３４】
また、第２のパルス幅制御信号（ＰＷＣ２）、第５のパルス幅制御信号（ＰＷＣ５）は、書き込み期間における真ん中の１／３の期間において、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／２の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第５のパルス幅制御信号（ＰＷＣ５）は、第２のパルス幅制御信号（ＰＷＣ２）から１／２周期位相が遅れた信号である。
【０１３５】
また、第３のパルス幅制御信号（ＰＷＣ３）、第６のパルス幅制御信号（ＰＷＣ６）は、書き込み期間における最後の１／３の期間において、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／２の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第６のパルス幅制御信号（ＰＷＣ６）は、第３のパルス幅制御信号（ＰＷＣ３）から１／２周期位相が遅れた信号である。
【０１３６】
そして、図１０では、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、１：１とする。
【０１３７】
フレーム期間Ｆは、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりに従って開始する。走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルス幅は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）と同程度である。そして、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりと、第１の走査線駆動回路用クロック信号（ＧＣＫ１）のパルスが有する電位の立ち上がりが、同期している。また、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりと、第１のパルス幅制御信号（ＰＷＣ１）のパルスが有する電位の立ち上がりとが、同期している。
【０１３８】
そして、上記信号により、図８（Ａ）に示したパルス出力回路は、図８（Ｃ）に示したタイミングチャートに従って動作する。よって、図１０に示すように、領域１０１に対応する走査線ＧＬ１乃至走査線ＧＬｊには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬ１乃至走査線ＧＬｊに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬ１乃至走査線ＧＬｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１３９】
また、領域１０１に対応する走査線ＧＬ１乃至走査線ＧＬｊの全てにパルスの順次シフトした選択信号が与えられると、次いで、領域１０２に対応する走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊにも、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１４０】
また、領域１０２に対応する走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊの全てにパルスの順次シフトした選択信号が与えられると、次いで、領域１０３に対応する走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊにも、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１４１】
次いで、保持期間では、走査線駆動回路１１への駆動信号及び電源電位の供給を停止する。具体的には、まず、走査線駆動回路用スタートパルス信号（ＧＳＰ）の供給を停止することで、走査線駆動回路１１におけるパルス出力回路からの選択信号の出力を停止し、全ての走査線におけるパルスによる選択を終了させる。その後、走査線駆動回路１１への電源電位Ｖｄｄの供給を停止する。なお、入力又は供給の停止とは、例えば信号又は電位が入力されていた配線を浮遊状態にすること、或いは、信号又は電位が入力されていた配線に、ローレベルの電位を与えることを意味する。上記方法により、動作を停止する際に、走査線駆動回路１１が誤動作するのを防ぐことができる。さらに、上記構成に加えて、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）の走査線駆動回路１１への供給を停止しても良い。
【０１４２】
走査線駆動回路１１への駆動信号及び電源電位の供給を停止することで、走査線ＧＬ１乃至走査線ＧＬｊと、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊと、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊとには、全てローレベルの電位が与えられる。
【０１４３】
なお、モノクロ動画表示期間３０２については、書き込み期間における走査線駆動回路１１の動作がモノクロ静止画表示期間３０３と同じである。
【０１４４】
本発明の一態様では、オフ電流の極めて小さいトランジスタを画素に用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、図１０に示す保持期間を長く確保することができ、図９に示した動作を行う場合よりも、走査線駆動回路１１の駆動周波数を低くすることができる。そのため、消費電力を低減することができる液晶表示装置を実現することができる。
【０１４５】
＜信号線駆動回路１２の構成例＞
図１１は、図２（Ａ）に示す液晶表示装置が有する信号線駆動回路１２の構成例を示す図である。図１１に示す信号線駆動回路１２は、第１の出力端子乃至第ｎの出力端子を有するシフトレジスタ１２０と、画像信号（ＤＡＴＡ）の信号線ＳＬ１乃至信号線ＳＬｎへの供給を制御するスイッチング素子群１２３とを有する。
【０１４６】
具体的に、スイッチング素子群１２３は、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎを有している。トランジスタ１２１＿１乃至トランジスタ１２１＿ｎは、その第１端子が、画像信号（ＤＡＴＡ）を供給する配線に接続されており、その第２端子が信号線ＳＬ１乃至信号線ＳＬｎのそれぞれに接続されている。トランジスタ１２１＿１乃至トランジスタ１２１＿ｎのゲート電極は、第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。
【０１４７】
なお、シフトレジスタ１２０は、信号線駆動回路用スタートパルス信号（ＳＳＰ）と、信号線駆動回路用クロック信号（ＳＣＫ）などの駆動信号に従って動作を行い、パルスが順次シフトした信号を第１の出力端子乃至第ｎの出力端子から出力する。上記信号がゲート電極に入力されることで、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎは、順次オンとなる。
【０１４８】
図１２（Ａ）は、フルカラー画像表示期間３０１における、信号線に供給される画像信号（ＤＡＴＡ）のタイミングの一例を示す図である。図１１に示す信号線駆動回路１２では、図１２（Ａ）に示すように、２つの走査線に入力される選択信号のパルスが重なっている期間において、パルスが先に出現した走査線に対応する画像信号（ＤＡＴＡ）がサンプリングされて、各信号線に入力される。具体的には、走査線ＧＬ１に入力される選択信号のパルスと、走査線ＧＬｊ＋１に入力される選択信号のパルスとが、パルス幅の１／２に相当する期間ｔ４において重なっている。なお、走査線ＧＬ１と走査線ＧＬｊ＋１とでは、パルスが先に出現しているのは走査線ＧＬ１である。そして、上記パルスが重なっている期間において、画像信号（ＤＡＴＡ）のうち、走査線ＧＬ１に対応する画像信号（ｄａｔａ１）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。
【０１４９】
同様に、期間ｔ５において、走査線ＧＬｊ＋１に対応する画像信号（ｄａｔａｊ＋１）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。期間ｔ６において、走査線ＧＬ２ｊ＋１に対応する画像信号（ｄａｔａ２ｊ＋１）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。期間ｔ７において、走査線ＧＬ２に対応する画像信号（ｄａｔａ２）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。そして、期間ｔ８以降においても、同様の動作が繰り返されることで、画素部に画像信号（ＤＡＴＡ）が書き込まれる。
【０１５０】
すなわち、信号線ＳＬ１乃至信号線ＳＬｎへの画像信号の入力は、走査線ＧＬｓ（ｓは、ｊ未満の自然数）に接続された画素、次いで、走査線ＧＬｊ＋ｓに接続された画素、次いで、走査線ＧＬ２ｊ＋ｓに接続された画素、次いで、走査線ＧＬｓ＋１に接続された画素、という順序で行われる。
【０１５１】
図１２（Ｂ）は、モノクロ動画表示期間３０２及びモノクロ静止画表示期間３０３が有する書き込み期間における、信号線に供給される画像信号（ＤＡＴＡ）のタイミングの一例を示す図である。図１１に示す信号線駆動回路１２では、図１２（Ｂ）に示すように、各走査線に入力される選択信号のパルスが出現している期間において、当該走査線に対応する画像信号（ＤＡＴＡ）がサンプリングされて、各信号線に入力される。具体的には、走査線ＧＬ１に入力される選択信号のパルスが出現している期間において、画像信号（ＤＡＴＡ）のうち、走査線ＧＬ１に対応する画像信号（ｄａｔａ１）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。
【０１５２】
同様に、以下、走査線ＧＬ１以降の全ての各走査線においても同様の動作が繰り返されることで、画素部に画像信号（ＤＡＴＡ）が書き込まれる。
【０１５３】
なお、モノクロ静止画表示期間３０３が有する保持期間では、シフトレジスタ１２０への信号線駆動回路用スタートパルス信号（ＳＳＰ）の供給と、画像信号（ＤＡＴＡ）の、信号線駆動回路１２への供給を停止する。具体的には、まず、信号線駆動回路用スタートパルス信号（ＳＳＰ）の供給を停止することで、信号線駆動回路１２における画像信号のサンプリングを停止させる。その後、信号線駆動回路１２への画像信号の供給と、電源電位の供給とを停止する。上記方法により、動作を停止する際に、信号線駆動回路１２が誤動作するのを防ぐことができる。さらに、上記構成に加えて、信号線駆動回路１２への、信号線駆動回路用クロック信号（ＳＣＫ）の供給を停止しても良い。
【０１５４】
＜液晶表示装置の動作例＞
図１３は、フルカラー画像表示期間３０１における、上述した液晶表示装置における選択信号の走査のタイミングと、バックライトの点灯のタイミングとを示す図である。なお、図１３において縦軸は画素部における行を表し、横軸は時間を表している。
【０１５５】
図１３に示すように、本実施の形態で示した液晶表示装置では、フルカラー画像表示期間３０１において、走査線ＧＬ１に対して選択信号を供給した後にｊ行分先の走査線ＧＬｊ＋１に対して選択信号を供給するような駆動方法を用いることが可能である。そのため、同一のサブフレーム期間ＳＦにおいて、走査線ＧＬ１に接続されたｎ個の画素から走査線ＧＬｊに接続されたｎ個の画素を順次選択し、且つ、走査線ＧＬｊ＋１に接続されたｎ個の画素から走査線ＧＬ２ｊに接続されたｎ個の画素を順次選択し、且つ、走査線ＧＬ２ｊ＋１に接続されたｎ個の画素から走査線ＧＬ３ｊに接続されたｎ個の画素を順次選択することで、各画素に画像信号を入力することが可能である。
【０１５６】
具体的に、図１３では、第１のサブフレーム期間ＳＦ１において、走査線ＧＬ１から走査線ＧＬｊに接続された画素に赤（Ｒ）に対応する画像信号を書き込んだ後、当該走査線に接続された画素に、赤（Ｒ）の光を供給する。上記構成により、走査線ＧＬ１から走査線ＧＬｊに対応する画素部の領域１０１において、赤（Ｒ）に対応する画像を表示することができる。
【０１５７】
また、第１のサブフレーム期間ＳＦ１において、走査線ＧＬｊ＋１から走査線ＧＬ２ｊに接続された画素に緑（Ｇ）に対応する画像信号を書き込んだ後、当該走査線に接続された画素に、緑（Ｇ）の光を供給する。上記構成により、走査線ＧＬｊ＋１から走査線ＧＬ２ｊに対応する画素部の領域１０２において、緑（Ｇ）に対応する画像を表示することができる。
【０１５８】
また、第１のサブフレーム期間ＳＦ１において、走査線ＧＬ２ｊ＋１から走査線ＧＬ３ｊに接続された画素に青（Ｂ）に対応する画像信号を書き込んだ後、当該走査線に接続された画素に、青（Ｂ）の光を供給する。上記構成により、走査線ＧＬ２ｊ＋１から走査線ＧＬ３ｊに対応する画素部の領域１０３において、青（Ｂ）に対応する画像を表示することができる。
【０１５９】
次いで、第２のサブフレーム期間ＳＦ２及び第３のサブフレーム期間ＳＦ３においても、第１のサブフレーム期間ＳＦ１と同様の動作を繰り返す。ただし、第２のサブフレーム期間ＳＦ２では、走査線ＧＬ１から走査線ＧＬｊに対応する画素部の領域１０１において、青（Ｂ）に対応する画像を表示し、走査線ＧＬｊ＋１から走査線ＧＬ２ｊに対応する画素部の領域１０２において、赤（Ｒ）に対応する画像を表示し、走査線ＧＬ２ｊ＋１から走査線ＧＬ３ｊに対応する画素部の領域１０３において、緑（Ｇ）に対応する画像を表示する。また、第３のサブフレーム期間ＳＦ３では、走査線ＧＬ１から走査線ＧＬｊに対応する画素部の領域１０１において、緑（Ｇ）に対応する画像を表示し、走査線ＧＬｊ＋１から走査線ＧＬ２ｊに対応する画素部の領域１０２において、青（Ｂ）に対応する画像を表示し、走査線ＧＬ２ｊ＋１から走査線ＧＬ３ｊに対応する画素部の領域１０３において、赤（Ｒ）に対応する画像を表示する。
【０１６０】
そして、全ての走査線ＧＬにおいて第１のサブフレーム期間ＳＦ１乃至第３のサブフレーム期間ＳＦ３が終了する、すなわち１フレーム期間が終了することで、フルカラーの画像を画素部に表示することができる。
【０１６１】
なお、本発明の一態様では、各領域をさらに分割し、その分割された領域において画像信号の書き込みが終了した時点で、バックライトの点灯を順次開始するようにしても良い。例えば、領域１０１のうち、走査線ＧＬ１から走査線ＧＬｈ（ｈはｊ／４以下の自然数とする）に接続された画素に赤（Ｒ）に対応する画像信号を書き込んだ後、走査線ＧＬｈ＋１から走査線ＧＬ２ｈに接続された画素に赤（Ｒ）に対応する画像信号を書き込むのと並行して、走査線ＧＬ１から走査線ＧＬｈに接続された画素に赤（Ｒ）の光を供給するようにしても良い。
【０１６２】
また、図１４は、モノクロ静止画表示期間３０３における、上述した液晶表示装置における選択信号の走査のタイミングと、バックライトの点灯のタイミングとを示す図である。なお、図１４において縦軸は画素部における行を表し、横軸は時間を表している。
【０１６３】
図１４に示すように、本実施の形態で示した液晶表示装置では、モノクロ静止画表示期間３０３において、走査線ＧＬ１乃至走査線ＧＬ３ｊに対して順次選択信号を供給する。
【０１６４】
具体的に、図１４では、例えば、領域１０１のうち、走査線ＧＬ１から走査線ＧＬｈに接続された画素に画像信号を書き込んだ後、バックライトを点灯させずに消灯のままとする。
そして、以降の全ての走査線に接続された画素において同様の動作を行うことで、モノクロの画像を画素部に表示することができる。その後、駆動回路への駆動信号の供給を停止し、駆動回路を非動作状態とする。
【０１６５】
なお、モノクロ動画表示期間３０２の場合は、全ての走査線に接続された画素において上記動作が行われた後、駆動回路を非動作状態とせず再度同じ動作を繰り返し、モノクロの画像を連続して画素部に表示すれば良い。
【０１６６】
なお、本発明の一態様に係る液晶表示装置では、バックライトとして赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に対応する光源を用いる構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、任意の色を呈する光源を用いたバックライトを組み合わせて用いることが可能である。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）、若しくは赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）の４色を組み合わせて用いること、又はシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の３色を組み合わせて用いることなどが可能である。
【０１６７】
また、白（Ｗ）の光を混色により形成するのではなく、白（Ｗ）の光を発する光源をさらにバックライトに設けるようにしても良い。白（Ｗ）の光を発する光源は、発光効率が高いため、当該光源を用いてバックライトを構成することで、消費電力を低減することが可能である。また、バックライトが補色の関係にある２色の光を発する光源を有する場合（例えば、青（Ｂ）と黄（Ｙ）の２色を有する場合）、当該２色を呈する光を混色することで白（Ｗ）を呈する光を形成することも可能である。さらに、淡色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）、並びに濃色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の６色を組み合わせて用いること、又は赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の６色を組み合わせて用いることなども可能である。
【０１６８】
なお、例えば、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の光源を用いて表現できる色は、色度図上のそれぞれの発光色に対応する３点が描く三角形の内側に示される色に限られる。従って、色度図上の該三角形の外側に発光色が存在する光源を別途加えることで、当該液晶表示装置において表現できる色域を拡大し、色再現性を豊かにすることができる。
【０１６９】
例えば、色度図の中心から、色度図上の青色の光源Ｂに対応する点に向かって概ね外側に位置する点で表される深い青色（Ｄｅｅｐ Ｂｌｕｅ：ＤＢ）や、色度図の中心から赤色の光源Ｒに対応する色度図上の点に向かって概ね外側に位置する点で表されるより深い赤色（Ｄｅｅｐ Ｒｅｄ：ＤＲ）を発する光源を、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の光源を有するバックライトに加えて使用することができる。
【０１７０】
バックライトの光源としては、冷陰極蛍光ランプよりも消費電力を低減でき、光の強弱を調節できる発光ダイオード（ＬＥＤ）を複数用いることが好ましい。バックライトにＬＥＤを用いることによって部分的に光の強弱を調節し、コントラストが大きく、色の視認性の高い画像表示を行うことができる。
【０１７１】
また、画素部において１枚の画像を形成する期間の前後に、選択信号の走査及びバックライトユニットの点灯が行われない期間（消灯期間）を設ける構成とすることも可能である。
【０１７２】
また、バックライトにおける色の点灯順が互いに異なる複数のフレーム期間を設けることで、カラーブレイクの発生をより抑えることができる。
【０１７３】
＜パルス出力回路の構成例２＞
また、図１９（Ａ）に、パルス出力回路の別の構成例を示す。図１９（Ａ）に示すパルス出力回路は、図８（Ａ）に示したパルス出力回路にトランジスタ５０を付加した構成を有する。トランジスタ５０は、その第１端子が高電源電位の与えられているノードに接続され、その第２端子がトランジスタ３２のゲート電極、トランジスタ３４のゲート電極、及びトランジスタ３９のゲート電極に接続されている。またトランジスタ５０は、そのゲート電極がリセット端子（Ｒｅｓｅｔ）に接続されている。
【０１７４】
なお、当該リセット端子には、画素部においてバックライトの色相の切り替えが一巡した後の期間において、ハイレベルの電位が入力され、その他の期間においてはローレベルの電位が入力される。なお、トランジスタ５０は、ハイレベルの電位が入力されることでオン状態となるトランジスタである。これにより、バックライトの点灯が行われた後の期間において、各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。
【０１７５】
なお、当該初期化を行う場合には、画素部に１枚の画像が形成される期間どうしの間に初期化期間を設ける必要がある。また、画素部に１画像を形成した後にバックライトを消灯する場合、消灯する期間において当該初期化を行うことが可能である。
【０１７６】
また、図１９（Ｂ）に、パルス出力回路の別の構成例を示す。図１９（Ｂ）に示すパルス出力回路は、図８（Ａ）に示したパルス出力回路にトランジスタ５１を付加した構成を有する。トランジスタ５１は、その第１端子がトランジスタ３１の第２端子及びトランジスタ３２の第２端子に接続され、その第２端子がトランジスタ３３のゲート電極及びトランジスタ３８のゲート電極に接続されている。また、トランジスタ５１は、そのゲート電極が高電源電位の与えられているノードに接続されている。
【０１７７】
なお、トランジスタ５１は、図８（Ｂ）及び図８（Ｃ）に示した期間ｔ１乃至期間ｔ６において、オフとなる。そのため、トランジスタ５１を付加した構成とすることで、期間ｔ１乃至期間ｔ６において、トランジスタ３３のゲート電極及びトランジスタ３８のゲート電極と、トランジスタ３１の第２端子及びトランジスタ３２の第２端子との接続を遮断することが可能となる。これにより、期間ｔ１乃至期間ｔ６に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。
【０１７８】
また、図２０（Ａ）に、パルス出力回路の別の構成例を示す。図２０（Ａ）に示すパルス出力回路は、図１９（Ｂ）に示したパルス出力回路にトランジスタ５２を付加した構成を有する。トランジスタ５２は、その第１端子がトランジスタ３３のゲート電極及びトランジスタ５１の第２端子に接続され、その第２端子がトランジスタ３８のゲート電極に接続されている。また、トランジスタ５２は、そのゲート電極が、高電源電位の与えられているノードに接続されている。
【０１７９】
トランジスタ５２を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ３３のソース電極とゲート電極の容量結合のみによって、トランジスタ３３のゲート電極に接続されているノードの電位を上昇させる場合、当該負荷を低減する効果が大きい。
【０１８０】
また、図２０（Ｂ）に、パルス出力回路の別の構成例を示す。図２０（Ｂ）に示すパルス出力回路は、図２０（Ａ）に示したパルス出力回路からトランジスタ５１を削除し、トランジスタ５３を付加した構成を有する。トランジスタ５３は、その第１端子がトランジスタ３１の第２端子、トランジスタ３２の第２端子、及びトランジスタ５２の第１端子に接続され、その第２端子がトランジスタ３３のゲート電極に接続されている。また、トランジスタ５３は、そのゲート電極が高電源電位の与えられているノードに接続されている。
【０１８１】
トランジスタ５３を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パルスが、トランジスタ３３及びトランジスタ３８のスイッチングに与える影響を軽減することが可能である。
【０１８２】
本実施の形態で示したように、本発明の一態様に係る液晶表示装置は、画素部を複数の領域に分割し、領域ごとに異なる色相の光を順次供給することで、カラー画像の表示を行う。よって、特定の時刻に着目すると、隣接する領域に供給される光の色相を、互いに異ならせることができる。よって、各色の画像が合成されずに個別に視認されるのを防ぐことができ、動画の表示を行う際に起きやすかったカラーブレイクの発生を防ぐことができる。
【０１８３】
なお、異なる色相を有する複数の光源を用いてカラー画像の表示を行う場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、上記複数の光源を順次切り換えて発光させる必要がある。そして、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を６０Ｈｚとすると、赤、緑、青の各色に対応する光源を用いてＦＳ駆動を行う場合、光源の切り替えを行う周波数は、約３倍の１８０Ｈｚとなる。よって、駆動回路も上記光源の周波数に合わせて動作させるので、非常に高い周波数で動作を行うことになる。従って、駆動回路における消費電力が、単色の光源とカラーフィルタを組み合わせる場合に比べて高くなりやすい。
【０１８４】
しかし、本発明の一態様では、オフ電流の極めて小さいトランジスタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる。そのため、消費電力を低減することができる液晶表示装置を実現することができる。
【０１８５】
（実施の形態２）
本実施の形態では、実施の形態１とパネルの構成が異なる、本発明の一態様に係る液晶表示装置の一例について説明する。
＜パネルの構成例＞
本発明の一態様に係るパネルの具体的な構成について、一例を挙げて説明する。
【０１８６】
図１５（Ａ）は、液晶表示装置の構成例を示す図である。図１５（Ａ）に示す液晶表示装置は、画素部６０と、走査線駆動回路６１と、信号線駆動回路６２とを有する。本発明の一態様では、画素部６０が複数の領域に分割されている。具体的に、図１５（Ａ）では、画素部６０が、３つの領域（領域６０１〜領域６０３）に分割されている場合を例示している。そして、各領域は、マトリクス状に配設された複数の画素６１５を有する。
【０１８７】
また、画素部６０には、走査線駆動回路６１によって電位が制御されるｍ本の走査線ＧＬと、信号線駆動回路６２によって電位が制御される３×ｎ本の信号線ＳＬとが設けられている。そして、ｍ本の走査線ＧＬは、画素部６０が有する領域の数に合わせて、複数のグループに分割されている。例えば、図１５（Ａ）の場合、画素部６０が３つの領域に分割されているので、ｍ本の走査線ＧＬも３つのグループに分割されている。そして、各グループに属する走査線ＧＬは、当該グループに対応する領域が有する複数の画素６１５に、接続されている。具体的に、各走査線ＧＬは、各領域においてマトリクス状に配設された複数の画素６１５のうち、いずれかの行に配設されたｎ個の画素６１５に接続される。
【０１８８】
また、信号線ＳＬも、画素部６０が有する領域の数に合わせて、複数のグループに分割されている。例えば、図１５（Ａ）の場合、画素部６０が３つの領域に分割されているので、３×ｎ本の信号線ＳＬも３つのグループに分割されている。そして、各グループに属する信号線ＳＬは、当該グループに対応する領域が有する複数の画素６１５に、接続されている。
【０１８９】
具体的に、図１５（Ａ）では、３×ｎ本の信号線ＳＬが、ｎ本の信号線ＳＬａと、ｎ本の信号線ＳＬｂと、ｎ本の信号線ＳＬｃとで構成されている場合を例示している。そして、図１５（Ａ）では、ｎ本の信号線ＳＬａが、領域６０１においてマトリクス状に配設された複数の画素６１５のうち、いずれかの列に配設された画素６１５に接続されている場合を例示している。また、図１５（Ａ）では、ｎ本の信号線ＳＬｂが、領域６０２においてマトリクス状に配設された複数の画素６１５のうち、いずれかの列に配設された画素６１５に接続されている場合を例示している。また、図１５（Ａ）では、ｎ本の信号線ＳＬｃが、領域６０３においてマトリクス状に配設された複数の画素６１５のうち、いずれかの列に配設された画素６１５に接続されている場合を例示している。
【０１９０】
図１５（Ｂ）、図１５（Ｃ）、図１５（Ｄ）は、それぞれ、領域６０１における画素６１５、領域６０２における画素６１５、領域６０３における画素６１５の回路図に相当する。画素６１５の構成は全ての領域において同じである。具体的には、スイッチング素子として機能するトランジスタ６１６と、トランジスタ６１６を介して与えられた画像信号の電位に従って、その透過率が制御される液晶素子６１８と、液晶素子６１８が有する画素電極と対向電極間の電圧を保持する容量素子６１７とを有する。
【０１９１】
ただし、図１５（Ｂ）に示すように、領域６０１では、画素６１５に隣接するように信号線ＳＬａ、信号線ＳＬｂ、信号線ＳＬｃが設けられている。そして、領域６０１において画素６１５は、トランジスタ６１６のゲート電極が走査線ＧＬに接続されている。トランジスタ６１６は、その第１端子が信号線ＳＬａに接続され、その第２端子が液晶素子６１８の画素電極に接続されている。容量素子６１７は、一方の電極が液晶素子６１８の画素電極に接続されており、他方の電極が、特定の電位の与えられているノードに接続されている。
【０１９２】
また、図１５（Ｃ）に示すように、領域６０２では、画素６１５に隣接するように信号線ＳＬｂ、信号線ＳＬｃが設けられている。そして、領域６０２において画素６１５は、トランジスタ６１６のゲート電極が走査線ＧＬに接続されている。トランジスタ６１６は、その第１端子が信号線ＳＬｂに接続され、その第２端子が液晶素子６１８の画素電極に接続されている。容量素子６１７は、一方の電極が液晶素子６１８の画素電極に接続されており、他方の電極が、特定の電位の与えられているノードに接続されている。
【０１９３】
また、図１５（Ｄ）に示すように、領域６０３では、画素６１５に隣接するように信号線ＳＬｃが設けられている。そして、領域６０３において画素６１５は、トランジスタ６１６のゲート電極が走査線ＧＬに接続されている。トランジスタ６１６は、その第１端子が信号線ＳＬｃに接続され、その第２端子が液晶素子６１８の画素電極に接続されている。容量素子６１７は、一方の電極が液晶素子６１８の画素電極に接続されており、他方の電極が、特定の電位の与えられているノードに接続されている。
【０１９４】
なお、全ての画素６１５において、液晶素子６１８が有する対向電極にも特定の電位が与えられている。そして、対向電極に与えられる電位は、容量素子６１７が有する他方の電極に与えられる電位と共通であっても良い。
【０１９５】
画素６１５は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタンスなどのその他の回路素子を、さらに有していても良い。
【０１９６】
そして、本発明の一態様では、上記スイッチング素子として機能するトランジスタ６１６のチャネル形成領域に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコン半導体よりも低い半導体を含んでいても良い。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧であるトランジスタ６１６を実現することができる。そして、上記構成を有するトランジスタ６１６をスイッチング素子として用いることで、通常のシリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、液晶素子６１８に蓄積された電荷のリークを防ぐことができる。
【０１９７】
オフ電流の極めて小さいトランジスタ６１６を用いることで、液晶素子６１８に与えられる電圧が保持される期間を長く確保することができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部６０に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部６０への画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば、上述したような、ｉ型または実質的にｉ型である酸化物半導体膜を活性層として用いたトランジスタ６１６を用いることで、画像信号の書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることができる。そして、画像信号が書き込まれる間隔を長くすればするほど、より消費電力を低減することができる。
【０１９８】
また、画像信号の電位をより長い期間に渡って保持することができるため、画像信号の電位を保持するために、液晶素子６１８に容量素子６１７を接続しなくても、表示される画質が低下するのを防ぐことができる。よって、容量素子６１７を設けずとも、或いは容量素子６１７のサイズを小さく抑えても、開口率を高めることができるため、液晶表示装置の消費電力を低減させることができる。
【０１９９】
また、画像信号の電位の極性を、対向電極の電位を基準として反転させる反転駆動を行うことで、焼き付きと呼ばれる液晶の劣化を防ぐことができる。しかし、反転駆動を行うと、画像信号の極性が変化する際に信号線に与えられる電位の変化が大きくなるため、スイッチング素子として機能するトランジスタ６１６のソース電極とドレイン電極の電位差が大きくなる。よって、トランジスタ６１６は、しきい値電圧がシフトするなどの特性劣化が生じやすい。また、液晶素子６１８に保持されている電圧を維持するために、ソース電極とドレイン電極の電位差が大きくても、オフ電流が低いことが要求される。本発明の一態様では、トランジスタ６１６に、シリコンまたはゲルマニウムよりもバンドギャップが大きく、真性キャリア密度が低い酸化物半導体などの半導体を用いているので、トランジスタ６１６の耐圧性を高め、オフ電流を著しく低くすることができる。よって、通常のシリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、トランジスタ６１６の劣化を防ぎ、液晶素子６１８に保持されている電圧を維持することができる。
【０２００】
なお、図１５（Ｂ）乃至１５（Ｄ）では、画素６１５において、一のトランジスタ６１６をスイッチング素子として用いている場合について示しているが、本発明はこの構成に限定されない。一のスイッチング素子として機能する複数のトランジスタを用いていても良い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。
【０２０１】
＜走査線駆動回路６１の構成例＞
図１６は、図１５に示す液晶表示装置が有する、走査線駆動回路６１の構成例を示す図である。図１６に示す走査線駆動回路６１は、ｊ個の出力端子を有するシフトレジスタ６１１乃至６１３を有する。なお、シフトレジスタ６１１が有する出力端子のそれぞれは、領域６０１に配設されたｊ本の走査線ＧＬのいずれかに接続され、シフトレジスタ６１２が有する出力端子のそれぞれは、領域６０２に配設されたｊ本の走査線ＧＬのいずれかに接続され、シフトレジスタ６１３が有する出力端子のそれぞれは、領域６０３に配設されたｊ本の走査線ＧＬのいずれかに接続される。すなわち、シフトレジスタ６１１は、領域６０１において選択信号を走査するシフトレジスタであり、シフトレジスタ６１２は、領域６０２において選択信号を走査するシフトレジスタであり、シフトレジスタ６１３は、領域６０３において選択信号を走査するシフトレジスタである。
【０２０２】
具体的に、シフトレジスタ６１１は、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが入力されると、上記パルスに従って、走査線ＧＬ１乃至走査線ＧＬｊに、順次パルスが１／２周期毎にシフトする選択信号を供給する。シフトレジスタ６１２は、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが入力されると、上記パルスに従って、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに、順次パルスが１／２周期毎にシフトする選択信号を供給する。シフトレジスタ６１３は、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが入力されると、上記パルスに従って、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに、順次パルスが１／２周期毎にシフトする選択信号を供給する。
【０２０３】
上述した走査線駆動回路６１の、フルカラー画像表示期間３０１と、モノクロ静止画表示期間３０３の動作例について、図１７を参照して説明する。
【０２０４】
なお、図１７では、走査線駆動回路用クロック信号（ＧＣＫ）、走査線ＧＬ１乃至走査線ＧＬｊに入力される選択信号、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに入力される選択信号、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに入力される選択信号の、タイミングチャートを示している。
【０２０５】
まず、フルカラー画像表示期間３０１における走査線駆動回路６１の動作について説明する。フルカラー画像表示期間３０１では、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスに従って、第１のサブフレーム期間ＳＦ１が開始する。第１のサブフレーム期間ＳＦ１では、走査線ＧＬ１乃至走査線ＧＬｊに、順次パルスが１／２周期毎にシフトする選択信号が供給される。また、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊにも、順次パルスが１／２周期毎にシフトする選択信号が供給される。また、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊにも、順次パルスが１／２周期毎にシフトする選択信号が供給される。
【０２０６】
そして、再び走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが走査線駆動回路６１に入力されると、上記パルスに従って、第２のサブフレーム期間ＳＦ２が開始する。第２のサブフレーム期間ＳＦ２では、第１のサブフレーム期間ＳＦ１と同様に、走査線ＧＬ１乃至走査線ＧＬｊ、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊ、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに、順次パルスのシフトした選択信号が入力される。
【０２０７】
そして、再び走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが走査線駆動回路６１に入力されると、上記パルスに従って、第３のサブフレーム期間ＳＦ３が開始する。第３のサブフレーム期間ＳＦ３では、第１のサブフレーム期間ＳＦ１と同様に、走査線ＧＬ１乃至走査線ＧＬｊ、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊ、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに、順次パルスのシフトした選択信号が入力される。
【０２０８】
第１のサブフレーム期間ＳＦ１乃至第３のサブフレーム期間ＳＦ３が終了することで１フレーム期間が終了し、画素部に画像が表示される。
【０２０９】
次いで、モノクロ静止画表示期間３０３における走査線駆動回路６１の動作について説明する。モノクロ静止画表示期間３０３では、画像信号の書き込み期間において、フルカラー画像表示期間３０１における各サブフレーム期間と同様の動作が走査線駆動回路６１で行われる。
【０２１０】
次いで、保持期間では、走査線駆動回路６１への駆動信号及び電源電位の供給を停止する。具体的には、まず、走査線駆動回路用スタートパルス信号（ＧＳＰ）の供給を停止することで、走査線駆動回路６１からの選択信号の出力を停止し、全ての走査線ＧＬにおけるパルスによる選択を終了させる。その後、走査線駆動回路６１への電源電位の供給を停止する。上記方法により、走査線駆動回路６１の動作を停止する際に、走査線駆動回路６１が誤動作するのを防ぐことができる。さらに、上記構成に加えて、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号ＧＣＫ４の走査線駆動回路６１への供給を停止しても良い。
【０２１１】
走査線駆動回路６１への駆動信号または電源電位の供給を停止することで、走査線ＧＬ１乃至走査線ＧＬｊと、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊと、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊとには、全てローレベルの電位が与えられる。
【０２１２】
なお、モノクロ動画表示期間３０２については、書き込み期間における走査線駆動回路６１の動作がモノクロ静止画表示期間３０３と同じである。
【０２１３】
本発明の一態様では、オフ電流の極めて小さいトランジスタを画素に用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、モノクロ静止画表示期間３０３では、図１７に示す保持期間を長く確保することができ、フルカラー画像表示期間３０１よりも、走査線駆動回路６１の駆動周波数を低くすることができる。そのため、消費電力を低減することができる液晶表示装置を実現することができる。
【０２１４】
＜信号線駆動回路６２の構成例＞
図１８は、図１５（Ａ）に示す信号線駆動回路６２の構成例を示す図である。図１８に示す信号線駆動回路６２は、第１の出力端子乃至第ｎの出力端子を有するシフトレジスタ６２０と、領域６０１に入力される画像信号（ＤＡＴＡ１）、領域６０２に入力される画像信号（ＤＡＴＡ２）、領域６０３に入力される画像信号（ＤＡＴＡ３）の、信号線ＳＬａ乃至信号線ＳＬｃへの供給を制御するスイッチング素子群６２３とを有する。
【０２１５】
具体的に、スイッチング素子群６２３は、トランジスタ６５ａ１乃至トランジスタ６５ａｎと、トランジスタ６５ｂ１乃至トランジスタ６５ｂｎと、トランジスタ６５ｃ１乃至トランジスタ６５ｃｎとを有している。
【０２１６】
トランジスタ６５ａ１乃至トランジスタ６５ａｎは、その第１端子が、画像信号（ＤＡＴＡ１）を供給する配線に接続されており、その第２端子が信号線ＳＬａ１乃至信号線ＳＬａｎのそれぞれに接続されている。トランジスタ６５ａ１乃至トランジスタ６５ａｎのゲート電極は、シフトレジスタ６２０の第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。
【０２１７】
トランジスタ６５ｂ１乃至トランジスタ６５ｂｎは、その第１端子が、画像信号（ＤＡＴＡ２）を供給する配線に接続されており、その第２端子が信号線ＳＬｂ１乃至信号線ＳＬｂｎのそれぞれに接続されている。トランジスタ６５ｂ１乃至トランジスタ６５ｂｎのゲート電極は、シフトレジスタ６２０の第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。
【０２１８】
トランジスタ６５ｃ１乃至トランジスタ６５ｃｎは、その第１端子が、画像信号（ＤＡＴＡ３）を供給する配線に接続されており、その第２端子が信号線ＳＬｃ１乃至信号線ＳＬｃｎのそれぞれに接続されている。トランジスタ６５ｃ１乃至トランジスタ６５ｃｎのゲート電極は、シフトレジスタ６２０の第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。
【０２１９】
なお、シフトレジスタ６２０は、信号線駆動回路用スタートパルス信号（ＳＳＰ）と、信号線駆動回路用クロック信号（ＳＣＫ）などの駆動信号に従って動作を行い、パルスが順次シフトした信号を第１の出力端子乃至第ｎの出力端子から出力する。上記信号がゲート電極に入力されることで、トランジスタ６５ａ１乃至トランジスタ６５ａｎと、トランジスタ６５ｂ１乃至トランジスタ６５ｂｎと、トランジスタ６５ｃ１乃至トランジスタ６５ｃｎは、順次オンとなる。そして、信号線ＳＬａに画像信号（ＤＡＴＡ１）が入力され、信号線ＳＬｂに画像信号（ＤＡＴＡ２）が入力され、信号線ＳＬｃに画像信号（ＤＡＴＡ３）が入力され、画像が表示される。
【０２２０】
なお、モノクロ静止画表示期間３０３が有する保持期間では、シフトレジスタ６２０への信号線駆動回路用スタートパルス信号（ＳＳＰ）の供給と、画像信号（ＤＡＴＡ１）乃至画像信号（ＤＡＴＡ３）の、信号線駆動回路６２への供給を停止する。具体的には、まず、信号線駆動回路用スタートパルス信号（ＳＳＰ）の供給を停止することで、信号線駆動回路６２における画像信号のサンプリングを停止させる。その後、信号線駆動回路６２への画像信号の供給と、電源電位の供給とを停止する。上記方法により、動作を停止する際に、信号線駆動回路６２が誤動作するのを防ぐことができる。さらに、上記構成に加えて、信号線駆動回路６２への、信号線駆動回路用クロック信号（ＳＣＫ）の供給を停止しても良い。
【０２２１】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０２２２】
（実施の形態３）
本実施の形態では、酸化物半導体を用いたトランジスタの作製方法について説明する。
【０２２３】
まず、図２１（Ａ）に示すように、基板７００の絶縁表面上に、絶縁膜７０１を形成し、絶縁膜７０１上にゲート電極７０２を形成する。
【０２２４】
基板７００として使用することができる基板は透光性を有していれば良く、その他には特に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０２２５】
絶縁膜７０１は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜７０１として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウムなどを用いるのが望ましい。
【０２２６】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。
【０２２７】
ゲート電極７０２の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、マグネシウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
【０２２８】
例えば、二層の積層構造を有するゲート電極７０２として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲート電極７０２としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。
【０２２９】
また、ゲート電極７０２に酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。
【０２３０】
ゲート電極７０２の膜厚は、１０ｎｍ以上４００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下とする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極７０２を形成する。なお、形成されたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２３１】
次いで、図２１（Ｂ）に示すように、ゲート電極７０２上にゲート絶縁膜７０３を形成した後、ゲート絶縁膜７０３上においてゲート電極７０２と重なる位置に、島状の酸化物半導体膜７０４を形成する。
【０２３２】
ゲート絶縁膜７０３は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜７０３は、水分や、水素、酸素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【０２３３】
不純物を除去することにより高純度化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、高純度化された酸化物半導体とゲート絶縁膜７０３との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜（ＧＩ）は、高品質化が要求される。
【０２３４】
例えば、μ波（周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
【０２３５】
もちろん、ゲート絶縁膜７０３として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０２３６】
バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜７０３を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜７０３内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。
【０２３７】
例えば、第１のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化珪素膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化珪素膜（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁膜７０３としても良い。ゲート絶縁膜７０３の膜厚は、トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎｍ程度でもよい。
【０２３８】
本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜７０３を形成する。
【０２３９】
なお、ゲート絶縁膜７０３は後に形成される酸化物半導体と接する。酸化物半導体は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜７０３は水素、水酸基および水分が含まれないことが望ましい。ゲート絶縁膜７０３に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極７０２が形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
【０２４０】
ゲート絶縁膜７０３上に形成した酸化物半導体膜を所望の形状に加工し、島状の酸化物半導体膜を形成する。上記酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、さらに好ましくは３ｎｍ以上２０ｎｍ以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。
【０２４１】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜７０３の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【０２４２】
酸化物半導体膜には、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０２４３】
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及びＧａを含有する酸化物半導体である。酸化物半導体膜をｉ型（真性）とするため、後に説明する脱水化または脱水素化と、酸化物半導体膜への酸素の供与による酸素欠損の低減は、有効である。
【０２４４】
本実施の形態では、酸化物半導体膜としてＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いて、スパッタ法により膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物半導体膜を成膜する。
【０２４５】
酸化物半導体膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ層を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。
【０２４６】
また、酸化物半導体膜としてＩｎ−Ｚｎ系酸化物の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１から１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１から１：４）、好ましくはＩｎ：Ｚｎ＝２０：１から１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１から１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１から１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２から３：４）とする。例えば、Ｉｎ−Ｚｎ系酸化物半導体層の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【０２４７】
また、酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高いターゲットを用いることにより、成膜した酸化物半導体膜を緻密な膜とすることができる。
【０２４８】
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板７００上に酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０２４９】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源電力０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。
【０２５０】
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜７０３までが形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に行われる絶縁膜７０７の成膜前に、導電膜７０５、導電膜７０６まで形成した基板７００にも同様に行ってもよい。
【０２５１】
なお、島状の酸化物半導体膜７０４を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０２５２】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０２５３】
ウェットエッチングに用いるエッチング液として、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。
【０２５４】
島状の酸化物半導体膜７０４を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２５５】
なお、次工程の導電膜を形成する前に逆スパッタを行い、島状の酸化物半導体膜７０４及びゲート絶縁膜７０３の表面に付着しているレジスト残渣などを除去することが好ましい。
【０２５６】
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素（水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）するために、島状の酸化物半導体膜７０４に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、島状の酸化物半導体膜７０４に加熱処理を施す。
【０２５７】
島状の酸化物半導体膜７０４に加熱処理を施すことで、島状の酸化物半導体膜７０４中の水分または水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【０２５８】
本実施の形態では、加熱処理装置の一つである電気炉を用いる。
【０２５９】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０２６０】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２６１】
以上の工程により、島状の酸化物半導体膜７０４中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移点以下の加熱処理で、水素に起因するキャリアが少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる上記加熱処理は、酸化物半導体膜の成膜以降であれば、いつでも行うことができる。
【０２６２】
なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にｃ軸配向した単結晶体であることが好ましい。また、単結晶体でなくともチャネル形成領域で各結晶のａｂ面が一致するか、ａ軸、或いは、ｂ軸が全てにおいて一致し、かつ、酸化物半導体膜の表面に対して略垂直にｃ軸配向した多結晶体又は単結晶であることが好ましい。なお、酸化物半導体膜が形成される層の表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、酸化物半導体膜が形成される層の表面は、可能な限り平坦であることが望まれる。具体的には、酸化物半導体膜が形成される層の表面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下のとするとよい。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
【０２６３】
次いで、図２１（Ｃ）に示すように、ソース電極、ドレイン電極として機能する導電膜７０５、導電膜７０６と、上記導電膜７０５、導電膜７０６、及び島状の酸化物半導体膜７０４上に、絶縁膜７０７を形成する。
【０２６４】
導電膜７０５、導電膜７０６は、島状の酸化物半導体膜７０４を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、形成することができる。
【０２６５】
導電膜７０５及び導電膜７０６は、島状の酸化物半導体膜７０４に接している。導電膜７０５、導電膜７０６となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、ネオジム、スカンジウム、マグネシウム等から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。
【０２６６】
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する３層構造などが挙げられる。
【０２６７】
また、導電膜７０５、導電膜７０６となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金または金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
【０２６８】
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０２６９】
なお、導電膜のエッチングの際に、島状の酸化物半導体膜７０４がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体膜７０４の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。
【０２７０】
本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素を含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすることができる。アンモニア過水を含む溶液は、具体的には、３１重量％過酸化水素水と、２８重量％アンモニア水と、水を、体積比２：１：１で混合した水溶液を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、導電膜をドライエッチングしても良い。
【０２７１】
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０２７２】
なお、絶縁膜７０７を形成する前に、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を島状の酸化物半導体膜７０４に対して行う。このプラズマ処理によって露出している島状の酸化物半導体膜７０４の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０２７３】
絶縁膜７０７は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜７０７に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、島状の酸化物半導体膜７０４のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜７０７はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁膜７０７には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、島状の酸化物半導体膜７０４に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜７０５、導電膜７０６及び島状の酸化物半導体膜７０４と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、島状の酸化物半導体膜７０４内、ゲート絶縁膜７０３内、或いは、島状の酸化物半導体膜７０４と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、島状の酸化物半導体膜７０４に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接島状の酸化物半導体膜７０４に接するのを防ぐことができる。
【０２７４】
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜７０７を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
【０２７５】
なお、絶縁膜７０７を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、導電膜７０５、導電膜７０６を形成する前に、水分または水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を含む絶縁膜７０７が設けられた後に加熱処理が施されることによって、先の加熱処理により、島状の酸化物半導体膜７０４に酸素欠損が発生していたとしても、絶縁膜７０７から島状の酸化物半導体膜７０４に酸素が供与される。そして、島状の酸化物半導体膜７０４に酸素が供与されることで、島状の酸化物半導体膜７０４において、ドナーとなる酸素欠損を低減し、化学量論比を満たすことが可能である。島状の酸化物半導体膜７０４には、化学量論比を超える量の酸素が含まれていることが好ましい。その結果、島状の酸化物半導体膜７０４をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜７０７の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透光性を有する導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、島状の酸化物半導体膜７０４をｉ型に近づけることができる。
【０２７６】
また、酸素雰囲気下で島状の酸化物半導体膜７０４に加熱処理を施すことで、酸化物半導体に酸素を添加し、島状の酸化物半導体膜７０４中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２７７】
或いは、イオン注入法またはイオンドーピング法などを用いて、島状の酸化物半導体膜７０４に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を島状の酸化物半導体膜７０４に添加すれば良い。
【０２７８】
なお、絶縁膜７０７上に導電膜を形成した後、該導電膜をパターニングすることで、島状の酸化物半導体膜７０４と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極７０２、或いは導電膜７０５、導電膜７０６と同様の材料、構造を用いて形成することが可能である。
【０２７９】
バックゲート電極の膜厚は、１０ｎｍ以上４００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下とする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）することで、バックゲート電極を形成すると良い。
【０２８０】
以上の工程により、トランジスタ７０８が形成される。
【０２８１】
トランジスタ７０８は、ゲート電極７０２と、ゲート電極７０２上のゲート絶縁膜７０３と、ゲート絶縁膜７０３上においてゲート電極７０２と重なっている島状の酸化物半導体膜７０４と、島状の酸化物半導体膜７０４上に形成された一対の導電膜７０５または導電膜７０６とを有する。さらに、トランジスタ７０８は、絶縁膜７０７を、その構成要素に含めても良い。図２１（Ｃ）に示すトランジスタ７０８は、導電膜７０５と導電膜７０６の間において、島状の酸化物半導体膜７０４の一部がエッチングされたチャネルエッチ構造である。
【０２８２】
なお、トランジスタ７０８はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極７０２を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
【０２８３】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２８４】
（実施の形態４）
本実施の形態では、トランジスタの構成例について説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、本実施の形態での繰り返しの説明は省略する。なお、同じ箇所の詳細な説明も省略する。
【０２８５】
図２２（Ａ）に示すトランジスタ２４５０は、基板２４００上にゲート電極２４０１が形成され、ゲート電極２４０１上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、酸化物半導体膜２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に絶縁膜２４０７が形成されている。また、絶縁膜２４０７上に保護絶縁膜２４０９を形成してもよい。トランジスタ２４５０は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。
【０２８６】
図２２（Ｂ）に示すトランジスタ２４６０は、基板２４００上にゲート電極２４０１が形成され、ゲート電極２４０１上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３上にチャネル保護層２４０６が形成され、チャネル保護層２４０６及び酸化物半導体膜２４０３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に保護絶縁膜２４０９を形成してもよい。トランジスタ２４６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。チャネル保護層２４０６は、他の絶縁膜と同様の材料及び方法を用いて形成することができる。
【０２８７】
図２２（Ｃ）に示すトランジスタ２４７０は、基板２４００上に下地膜２４３６が形成され、下地膜２４３６上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３、及び下地膜２４３６上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成され、酸化物半導体膜２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上にゲート電極２４０１が形成されている。また、ゲート電極２４０１上に保護絶縁膜２４０９を形成してもよい。トランジスタ２４７０は、トップゲート構造のトランジスタの一つである。
【０２８８】
図２２（Ｄ）に示すトランジスタ２４８０は、基板２４００上に、第１のゲート電極２４１１が形成され、第１のゲート電極２４１１上に第１のゲート絶縁膜２４１３が形成され、第１のゲート絶縁膜２４１３上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３、及び第１のゲート絶縁膜２４１３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、酸化物半導体膜２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に第２のゲート絶縁膜２４１４が形成され、第２のゲート絶縁膜２４１４上に第２のゲート電極２４１２が形成されている。また、第２のゲート電極２４１２上に保護絶縁膜２４０９を形成してもよい。
【０２８９】
トランジスタ２４８０は、トランジスタ２４５０とトランジスタ２４７０を併せた構造を有している。第１のゲート電極２４１１と第２のゲート電極２４１２を電気的に接続して一つのゲート電極として機能させることができる。また、第１のゲート電極２４１１と第２のゲート電極２４１２のうち、どちらか一方を単にゲート電極と呼び、他方をバックゲート電極と呼ぶことがある。
【０２９０】
バックゲート電極の電位を変化させることで、トランジスタのしきい値電圧を変化させることができる。バックゲート電極は、酸化物半導体膜２４０３のチャネル形成領域と重なるように形成する。バックゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられる状態であっても良い。後者の場合、バックゲート電極には、ゲート電極と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与えられていても良い。バックゲート電極に与える電位の高さを制御することで、トランジスタ２４８０のしきい値電圧を制御することができる。
【０２９１】
また、バックゲート電極により酸化物半導体膜２４０３を覆うことで、バックゲート電極側から酸化物半導体膜２４０３に光が入射するのを防ぐことができる。よって、酸化物半導体膜２４０３の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。
【０２９２】
酸化物半導体膜２４０３に接する絶縁膜（本実施の形態においては、ゲート絶縁膜２４０２、絶縁膜２４０７、チャネル保護層２４０６、下地膜２４３６、第１のゲート絶縁膜２４１３、第２のゲート絶縁膜２４１４が相当する。）は、第１３族元素および酸素を含む絶縁材料を用いることが好ましい。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体膜に接する絶縁膜に用いることで、酸化物半導体膜との界面の状態を良好に保つことができる。
【０２９３】
第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
【０２９４】
例えば、ガリウムを含有する酸化物半導体膜に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体膜と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体膜と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体膜と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体膜の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防止という点においても好ましい。
【０２９５】
また、酸化物半導体膜２４０３に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
【０２９６】
例えば、酸化物半導体膜２４０３に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２９７】
また、酸化物半導体膜２４０３に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２９８】
また、酸化物半導体膜２４０３に接する絶縁膜として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
【０２９９】
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体膜が接することにより、絶縁膜中の過剰な酸素が酸化物半導体膜に供給され、酸化物半導体膜中、または酸化物半導体膜と絶縁膜の界面における酸素欠損を低減し、酸化物半導体膜をｉ型またはｉ型に限りなく近い酸化物半導体とすることができる。
【０３００】
なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体膜２４０３に接する絶縁膜のうち、上層に位置する絶縁膜または下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体膜２４０３に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体膜２４０３を挟む構成とすることで、上記効果をより高めることができる。
【０３０１】
また、酸化物半導体膜２４０３の上層または下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。
【０３０２】
また、酸化物半導体膜２４０３に接する絶縁膜は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体膜２４０３の上層に組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、酸化物半導体膜２４０３の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体膜２４０３の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。
【０３０３】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３０４】
（実施の形態５）
本実施の形態では、本発明の一態様に係る液晶表示装置において用いられる、基板の一形態について、図２３と図２４を用いて説明する。
【０３０５】
まず、基板６２００上に、剥離層６２０１を介して、被剥離層６１１６を形成する（図２３（Ａ）参照）。
【０３０６】
基板６２００としては、石英基板、サファイア基板、セラミック基板や、ガラス基板、金属基板などを用いることができる。なお、これら基板は、可撓性を明確に表さない程度に厚みのあるものを使用することで、精度良くトランジスタなどの素子を形成することができる。可撓性を明確に表さない程度とは、通常液晶ディスプレイを作製する際に使用されているガラス基板の弾性率程度、もしくはより弾性率が大きいことを意味する。
【０３０７】
剥離層６２０１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。
【０３０８】
剥離層６２０１が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
【０３０９】
剥離層６２０１が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目として金属酸化物層を形成する。代表的には１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成すると良い。２層目の金属酸化物層の形成は、１層目の金属層上に、酸化物層（例えば酸化シリコンなどの絶縁層として利用できるもの）を形成することで金属層表面に当該金属の酸化物が形成されることを応用しても良い。
【０３１０】
被剥離層６１１６としては、トランジスタや層間絶縁膜、配線、画素電極及び場合に応じて対向電極や遮蔽膜、配向膜など、素子基板として必要な要素が含まれる。これらは、剥離層６２０１上に、通常通り作製することができる。これらの材料、作製方法及び構造などに関しては上記実施の形態において示したものと同様であるため、説明を省略する。このように、トランジスタや電極は公知の材料や方法を用いて精度良く作製することができる。
【０３１１】
次いで、剥離用接着剤６２０３を用いて被剥離層６１１６を仮支持基板６２０２に接着した後、被剥離層６１１６を基板６２００の剥離層６２０１から剥離して転置する（図２３（Ｂ）参照）。これにより被剥離層６１１６は、仮支持基板側に設けられる。なお、本明細書において、作製用基板から仮支持基板に剥離層を転置する工程を転置工程という。
【０３１２】
仮支持基板６２０２は、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板などを用いることができる。また、以降の処理温度に耐えうる耐熱性を有するプラスチック基板を用いても良い。
【０３１３】
また、ここで用いる剥離用接着剤６２０３は、水や溶媒に可溶なものや、紫外線などの照射により可塑化させることが可能であるような、必要時に仮支持基板６２０２と被剥離層６１１６とを分離することが可能な接着剤を用いる。
【０３１４】
なお、仮支持基板６２０２への転置工程は、様々な方法を適宜用いることができる。例えば、剥離層６２０１として、被剥離層６１１６と接する側に金属酸化膜を含む膜を形成した場合は、当該金属酸化膜を結晶化させることにより脆弱化して、被剥離層６１１６を基板６２００から剥離することができる。また、基板６２００と被剥離層６１１６の間に、剥離層６２０１として水素を含む非晶質珪素膜を形成した場合は、レーザ光の照射またはエッチングにより当該水素を含む非晶質珪素膜を除去して、被剥離層６１１６を基板６２００から剥離することができる。また、剥離層６２０１として窒素、酸素や水素等を含む膜（例えば、水素を含む非晶質珪素膜、水素含有合金膜、酸素含有合金膜など）を用いた場合には、剥離層６２０１にレーザ光を照射して剥離層６２０１内に含有する窒素、酸素や水素をガスとして放出させ、被剥離層６１１６と基板６２００との分離を促進することができる。他の方法として、剥離層６２０１と被剥離層６１１６との界面に液体を浸透させて基板６２００から被剥離層６１１６を剥離してもよい。剥離層６２０１をタングステンで形成し、アンモニア過水により剥離層６２０１をエッチングしながら剥離を行う方法もある。
【０３１５】
また、上記剥離方法を複数組み合わせることでより容易に転置工程を行うことができる。レーザ光の照射、ガスや溶液などによる剥離層へのエッチング、鋭いナイフやメスなどによる機械的な除去を部分的に行い、剥離層と被剥離層とを剥離しやすい状態にしてから、物理的な力（機械等による）によって剥離を行う工程などがこれに当たる。剥離層６２０１を金属と金属酸化物との積層構造により形成した場合、レーザ光の照射によって形成される溝や鋭いナイフやメスなどによる傷などをきっかけとして、剥離層から物理的に引き剥がすことも容易となる。
【０３１６】
また、これら剥離を行う際に水などの液体をかけながら行ってもよい。
【０３１７】
被剥離層６１１６を基板６２００から分離する方法としては、他に、被剥離層６１１６が形成された基板６２００を、機械的に研磨などを行って除去する方法や、溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによるエッチングで除去する方法等も用いることができる。この場合は、剥離層６２０１を設けなくとも良い。
【０３１８】
続いて、基板６２００から剥離され、露出した剥離層６２０１、若しくは被剥離層６１１６表面に剥離用接着剤６２０３とは異なる接着剤による第１の接着剤層６１１１を用いて転置基板６１１０を接着する（図２３（Ｃ）参照）。
【０３１９】
第１の接着剤層６１１１の材料としては、紫外線硬化型接着剤など光硬化型の接着剤、反応硬化型接着剤、熱硬化型接着剤、または嫌気型接着剤など各種硬化型接着剤を用いることができる。
【０３２０】
転置基板６１１０としては、じん性が大きい各種基板を用い、例えば、有機樹脂のフィルムや金属基板などを好適に使用することができる。じん性の大きい基板は耐衝撃性に優れ、破損し難い基板である。有機樹脂のフィルムは軽量であり、また、金属基板も薄いものは軽量であることから、通常のガラス基板を使用する場合と比較して、大幅な軽量化が可能となる。このような基板を用いることによって、軽く、破損しにくい液晶表示装置を作製することができるようになる。
【０３２１】
透過型もしくは半透過型の液晶表示装置の場合には、転置基板６１１０としては、じん性が大きく且つ可視光に対する透光性を有する基板を用いれば良い。このような基板を構成する材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）又はポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、アクリル樹脂、ポリアクリルニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂（ＰＣ）、ポリエーテルスルフォン樹脂（ＰＥＳ）、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂等などが挙げられる。これら有機樹脂からなる基板は、じん性が大きいことから、耐衝撃性にも優れ、破損しにくい基板である。また、これら有機樹脂のフィルムは軽量であることから、通常のガラス基板と比較して、非常に軽量化された液晶表示装置を作製することが可能となる。また、この場合、転置基板６１１０は、少なくとも各画素の光が透過する領域と重なる部分に開口が設けられた金属板６２０６をさらに備えることが好ましい構成である。この構成とすることによって、寸法変化を抑制しながらじん性が大きく、耐衝撃性が高く破損しにくい転置基板６１１０を構成できる。さらに、金属板６２０６の厚さを薄くすることで、従来のガラス基板よりも軽い転置基板６１１０を構成できる。このような基板を用いることによって、軽く、破損しにくい液晶表示装置を作製することができるようになる。（図２３（Ｄ）参照）。
【０３２２】
図２４（Ａ）は液晶表示装置における上面図の一例である。図２４（Ａ）のように、第１の配線層６２１０と第２の配線層６２１１とが交差し、第１の配線層６２１０と第２の配線層６２１１に囲まれた領域が光の透過する領域６２１２である液晶表示装置の場合、図２４（Ｂ）のように、第１の配線層６２１０及び第２の配線層６２１１と重なる部分が残り、碁盤の目状に開口が設けられた金属板６２０６を用いれば良い。図２４（Ｃ）に示すように、このような金属板６２０６を貼り合わせて用いることにより、有機樹脂からなる基板を用いたことによる合わせ精度の悪化や基板の伸びによる寸法変化を抑制することができる。なお、偏光板（図示せず）が必要な場合には、転置基板６１１０と金属板６２０６の間に設けても、金属板６２０６のさらに外側に設けても良い。偏光板はあらかじめ金属板６２０６に貼り付けられていても良い。なお、軽量化の観点からは、金属板６２０６として上記寸法安定化の効果を奏する範囲内において薄い基板を採用することが好ましい。
【０３２３】
その後、被剥離層６１１６から仮支持基板６２０２を分離する。剥離用接着剤６２０３は必要時に仮支持基板６２０２と被剥離層６１１６とを分離することが可能な材料で形成されているので、当該材料に合った方法により仮支持基板６２０２を分離すれば良い。なお、バックライトは図面矢印のように照射される（図２３（Ｅ）参照）。
【０３２４】
以上により、トランジスタから画素電極までが形成された被剥離層６１１６（必要に応じて対向電極、遮蔽膜、配向膜などが設けられていても良い）を転置基板６１１０上に作製することができ、軽量かつ耐衝撃性の高い素子基板を作製することができる。
【０３２５】
＜変形例＞
上述した構成を有する液晶表示装置は、本発明の一態様であり、当液晶表示装置と異なる構成を備える以下の液晶表示装置も、本発明に含まれる。上述の転置工程（図２３（Ｂ））の後、転置基板６１１０を貼り付ける前に、露出した剥離層６２０１、若しくは被剥離層６１１６表面に、金属板６２０６を貼り付けても良い（図２３（Ｃ’）参照）。この場合、金属板６２０６からの汚染物質が、被剥離層６１１６におけるトランジスタの特性に悪影響を及ぼすことを防ぐため、バリア層６２０７を間に設けると良い。バリア層６２０７を設ける場合は、露出した剥離層６２０１、若しくは被剥離層６１１６表面にバリア層６２０７を設けてから、金属板６２０６を貼り付ければ良い。バリア層６２０７は無機材料や有機材料などにより形成すれば良く、代表的には窒化シリコンなどが挙げられるが、トランジスタの汚染を防止することができれば、これらに限られることはない。バリア層は透光性を有する材料で形成するか、もしくは透光性を有する程度に薄い膜とするなど、少なくとも可視光に対する透光性を有するように作製する。なお、金属板６２０６は、剥離用接着剤６２０３とは異なる接着剤を用いて第２の接着剤層（図示せず）を形成し、接着すればよい。
【０３２６】
この後、第１の接着剤層６１１１を金属板６２０６表面に形成し、転置基板６１１０を貼り付け（図２３（Ｄ’））、被剥離層６１１６から仮支持基板６２０２を分離する（図２３（Ｅ’））ことにより、軽量且つ耐衝撃性の高い素子基板を作製することができる。なお、バックライトからは、図面矢印のように光が照射される。
【０３２７】
このように作製した軽量かつ耐衝撃性の高い素子基板と、対向基板とを液晶層を間に挟持させてシール材で固着することによって、軽量かつ耐衝撃性の高い液晶表示装置を作製することができる。対向基板としては、じん性が大きく、可視光に対する透光性を有する基板（転置基板６１１０に用いることが可能なプラスチック基板と同様のもの）を用いることができる。必要に応じてこれに偏光板、遮蔽膜や対向電極及び配向膜が設けられていても良い。液晶層を形成する方法としては、従来同様ディスペンサ法や注入法などを適用することができる。
【０３２８】
以上のように作製された軽量かつ耐衝撃性の高い液晶表示装置は、トランジスタなどの微細な素子の作製を、寸法安定性が比較的良好なガラス基板上などで行うことができ、また、従来どおりの作製方法の適用が可能であることから、微細な素子であっても精度良く形成することができる。このため、耐衝撃性を有しながらも、高精細で高品質な画像を提供でき、且つ軽量な液晶表示装置を提供することが可能となる。
【０３２９】
さらに、上記のように作製した液晶表示装置は、可撓性を有せしめることも可能である。
【０３３０】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０３３１】
（実施の形態６）
次いで、本発明の一態様に係る液晶表示装置のパネルついて、図２５を用いて説明する。図２５（Ａ）は、基板４００１と対向基板４００６とをシール材４００５によって接着させたパネルの上面図であり、図２５（Ｂ）は、図２５（Ａ）の破線Ａ−Ａ’における断面図に相当する。
【０３３２】
基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むように、シール材４００５が設けられている。また、画素部４００２、走査線駆動回路４００４の上に対向基板４００６が設けられている。よって、画素部４００２と走査線駆動回路４００４は、基板４００１とシール材４００５と対向基板４００６とによって、液晶４００７と共に封止されている。
【０３３３】
また、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、信号線駆動回路４００３が形成された基板４０２１が、実装されている。図２５では、信号線駆動回路４００３に含まれるトランジスタ４００９を例示している。
【０３３４】
また、基板４００１上に設けられた画素部４００２、走査線駆動回路４００４は、トランジスタを複数有している。図２５（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０、トランジスタ４０２２を例示している。トランジスタ４０１０、トランジスタ４０２２は、酸化物半導体をチャネル形成領域に含んでいる。そして、対向基板４００６に形成されている遮蔽膜４０４０は、トランジスタ４０１０、トランジスタ４０２２と重なっている。トランジスタ４０１０、トランジスタ４０２２を遮光することで、酸化物半導体の光による劣化を防ぎ、トランジスタ４０１０、トランジスタ４０２２のしきい値電圧がシフトするなどの特性の劣化を防ぐことができる。
【０３３５】
また、液晶素子４０１１が有する画素電極４０３０は、反射電極４０３２及び透明電極４０３３を有し、トランジスタ４０１０と電気的に接続されている。そして、液晶素子４０１１の対向電極４０３１は、対向基板４００６に形成されている。画素電極４０３０と対向電極４０３１と液晶４００７とが重なっている部分が、液晶素子４０１１に相当する。
【０３３６】
また、スペーサ４０３５が、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお、図２５（Ｂ）では、スペーサ４０３５が、絶縁膜をパターニングすることで形成されている場合を例示しているが、球状スペーサを用いていても良い。
【０３３７】
また、信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２に与えられる各種信号及び電位は、配線４０１４及び配線４０１５を介して、接続端子４０１６から供給されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０３３８】
なお、基板４００１、対向基板４００６、基板４０２１には、ガラス、セラミックス、プラスチックを用いることができる。プラスチックには、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムなどが含まれる。また、アルミニウムホイルをＰＶＦフィルムで挟んだ構造のシートを用いることもできる。
【０３３９】
但し、液晶素子４０１１からの光の取り出し方向に位置する基板には、ガラス板、プラスチック、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０３４０】
図２６は、本発明の一態様に係る液晶表示装置の構造を示す、斜視図の一例である。図２６に示す液晶表示装置は、画素部を有するパネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライトパネル１６０７と、回路基板１６０８と、信号線駆動回路の形成された基板１６１１とを有している。
【０３４１】
パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライトパネル１６０７とは、順に積層されている。バックライトパネル１６０７は、複数の光源で構成されたバックライト１６１２を有している。導光板１６０５内部に拡散されたバックライト１６１２からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によって、パネル１６０１に照射される。
【０３４２】
なお、本実施の形態では、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１６０５とパネル１６０１の間に設けられていれば良い。よって、プリズムシート１６０３よりもパネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い。
【０３４３】
またプリズムシート１６０３は、図２６に示した断面が鋸歯状の形状に限定されず、導光板１６０５からの光をパネル１６０１側に集光できる形状を有していれば良い。
【０３４４】
回路基板１６０８には、パネル１６０１に入力される各種信号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして、図２６では、回路基板１６０８とパネル１６０１とが、ＣＯＦテープ１６０９を介して接続されている。また、信号線駆動回路の形成された基板１６１１が、ＣＯＦ（Ｃｈｉｐ ＯＮ Ｆｉｌｍ）法を用いてＣＯＦテープ１６０９に接続されている。
【０３４５】
図２６では、バックライト１６１２の駆動を制御する制御系の回路が回路基板１６０８に設けられており、該制御系の回路とバックライトパネル１６０７とがＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制御系の回路はパネル１６０１に形成されていても良く、この場合はパネル１６０１とバックライトパネル１６０７とがＦＰＣなどにより接続されるようにする。
【０３４６】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３４７】
（実施の形態７）
本実施の形態では、本発明の一態様に係る液晶表示装置の画素構成の一例について、図２７乃至図２９を用いて説明する。図２７（Ａ）は液晶表示装置に用いられる画素部の平面図であり、１画素分の画素を示している。図２７（Ｂ）は図２７（Ａ）の線Ｙ１−Ｙ２、及び線Ｚ１−Ｚ２における断面図である。
【０３４８】
図２７（Ａ）において、複数のソース配線（ソース電極又はドレイン電極５０５ａを含む）が互いに平行（図中上下方向に延伸）かつ互いに離間した状態で配置されている。複数のゲート配線（ゲート電極５０１を含む）は、ソース配線に略直交する方向（図中左右方向）に延伸し、かつ互いに離間するように配置されている。容量配線５０８は、複数のゲート配線それぞれに隣接する位置に配置されており、ゲート配線に概略平行な方向、つまり、ソース配線に概略直交する方向（図中左右方向）に延伸している。
【０３４９】
図２７（Ａ）（Ｂ）の液晶表示装置は、半透過型液晶表示装置であり、画素領域は反射領域５９８及び透過領域５９９で構成されている。反射領域５９８では透明電極５４６上に画素電極として反射電極５４７が積層され、透過領域５９９では画素電極として透明電極５４６のみが形成されている。なお、図２７（Ａ）（Ｂ）では、層間膜５１３上に、透明電極５４６、反射電極５４７の順に積層する例を示したが、層間膜５１３上に、反射電極５４７、透明電極５４６の順に積層する構造であってもよい。トランジスタ５５０上には絶縁膜５０７、５０９、及び層間膜５１３が設けられ、絶縁膜５０７、５０９、及び層間膜５１３に形成された開口（コンタクトホール）において、透明電極５４６及び反射電極５４７はトランジスタ５５０と電気的に接続されている。
【０３５０】
図２７（Ｂ）に示すように、第２の基板５４２には共通電極（対向電極ともいう）５４８が形成され、第１の基板５４１上の透明電極５４６及び反射電極５４７と、液晶層５４４を介して対向している。なお、図２７（Ａ）（Ｂ）の液晶表示装置では、透明電極５４６及び反射電極５４７と液晶層５４４との間に配向膜５６０ａが設けられ、共通電極５４８と液晶層５４４との間には配向膜５６０ｂが設けられている。配向膜５６０ａ、５６０ｂは、液晶の配向を制御する機能を有する絶縁層であり、液晶材料によっては設けなくてもよい。
【０３５１】
トランジスタ５５０は、ボトムゲート構造の逆スタガ型トランジスタの例であり、ゲート電極５０１、ゲート絶縁膜５０２、酸化物半導体膜５０３、ソース電極又はドレイン電極５０５ａ、及びソース電極又はドレイン電極５０５ｂを含む。また、ゲート電極５０１と同工程で形成された容量配線５０８、ゲート絶縁膜５０２、及びソース電極又はドレイン電極５０５ａ、５０５ｂと同工程で形成された導電層５４９が積層し、容量を形成している。なお、容量配線５０８を覆うように、アルミニウム（Ａｌ）や銀（Ａｇ）などの反射導電膜で形成される反射電極５４７を形成することが好ましい。
【０３５２】
また、反射電極５４７をトランジスタ５５０を覆うように形成することで、第２の基板５４２側から入射した光が酸化物半導体膜５０３に届かないようにし、酸化物半導体の光による劣化を防ぎ、トランジスタ５５０のしきい値電圧がシフトするなどの特性の劣化を防ぐことができる。なお、トランジスタ５５０は、ボトムゲート構造のトランジスタであるため、ゲート電極５０１に遮光性の導電材料を用いることで、第１の基板５４１側から入射した光を遮光することができる。
【０３５３】
本実施の形態における半透過型液晶表示装置は、トランジスタ５５０のオンオフ制御によって、透過領域５９９における動画のカラー表示と、反射領域５９８における静止画のモノクロ（白黒）表示を行うことができる。
【０３５４】
透過領域５９９においては、第１の基板５４１側に設けられたバックライトからの入射光によって表示を行うことができる。一方、反射領域５９８においては、第２の基板５４２側から入射した外光を反射電極５４７によって反射することで表示を行うことができる。
【０３５５】
図２８は、図２７とは異なり、トランジスタ５５０を反射電極５４７が覆っていない液晶表示装置の例を示している。また、図２８に示す液晶表示装置では、トランジスタ５５０が有する酸化物半導体膜５０３を覆って、遮蔽膜５５５が形成されている。遮蔽膜５５５を設けることにより、反射電極５４７がトランジスタ５５０を覆わない構成とした場合でも、第２の基板５４２側から入射した光による酸化物半導体の劣化を防ぐことができる。
【０３５６】
遮蔽膜５５５は、遮光性を有する材料であればよく、ゲート電極、ソース電極またはドレイン電極、反射電極などと同様の材料及び方法で形成することができる。遮蔽膜５５５を遮光性及び導電性を有する材料を用いて形成し、バックゲート電極として機能させてもよい。
【０３５７】
次に、液晶表示装置において、反射電極５４７に凹凸を形成する例を図２９に示す。図２９は、反射領域５９８において、層間膜５１３表面を凹凸形状とすることで反射電極５４７に凹凸形状を形成する例である。層間膜５１３表面の凹凸形状は、選択的にエッチング加工を行うことで形成すればよい。例えば感光性の有機樹脂にフォトリソグラフィ工程を行って凹凸形状を有する層間膜５１３を形成することができる。
【０３５８】
図２９に示すように、反射電極５４７表面に凹凸を有すると、入射した外光を乱反射させ、より良好な表示を行うことができる。よって、表示における視認性が向上する。
【０３５９】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３６０】
（実施の形態８）
本実施の形態では、他の実施の形態に示した作製方法を用いてトランジスタ９５１、及びバックゲート電極を有するトランジスタ９５２の２種類のトランジスタを作製し、光負バイアス試験前後でのしきい値電圧（Ｖｔｈ）変化量を評価した結果を示す。
【０３６１】
まず、図３０（Ａ）を用いてトランジスタ９５１の積層構成及び作製方法について説明する。基板９００上に、下地膜９３６として、ＣＶＤ法により窒化シリコン膜（厚さ２００ｎｍ）と酸化窒化シリコン膜（厚さ４００ｎｍ）の積層膜を形成した。次に、下地膜９３６上に、スパッタ法により窒化タンタル膜（厚さ３０ｎｍ）と、タングステン膜（厚さ１００ｎｍ）の積層膜を成膜し、選択的にエッチングしてゲート電極９０１を形成した。
【０３６２】
次に、ゲート電極９０１上に、ゲート絶縁膜９０２として、高密度プラズマＣＶＤ法により酸化窒化シリコン膜（厚さ３０ｎｍ）を形成した。
【０３６３】
次に、ゲート絶縁膜９０２上に、スパッタ法によりＩｎ−Ｇａ−Ｚｎ系酸化物半導体ターゲットを用いて、酸化物半導体膜（厚さ３０ｎｍ）を形成した。続いて、酸化物半導体膜を選択的にエッチングし、島状の酸化物半導体膜９０３を形成した。
【０３６４】
次に、窒素雰囲気下、４５０℃で６０分間の第１の加熱処理を行った。
【０３６５】
次に、酸化物半導体膜９０３上にチタン膜（厚さ１００ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、及びチタン膜（厚さ１００ｎｍ）の積層膜をスパッタ法により成膜し、選択的にエッチングしてソース電極９０５ａ及びドレイン電極９０５ｂを形成した。
【０３６６】
次に、窒素雰囲気下、３００℃で６０分間の第２の加熱処理を行った。
【０３６７】
次に、酸化物半導体膜９０３の一部に接し、ソース電極９０５ａ及びドレイン電極９０５ｂ上に、絶縁膜９０７としてスパッタ法により酸化シリコン膜を形成し、絶縁膜９０７上に、絶縁膜９０８として、ポリイミド樹脂層（厚さ１．５μｍ）を形成した。
【０３６８】
次に、窒素雰囲気下、２５０℃で６０分間の第３の加熱処理を行った。
【０３６９】
次に、絶縁膜９０８上に絶縁膜９０９として、ポリイミド樹脂層（厚さ２．０μｍ）を形成した。
【０３７０】
次に、窒素雰囲気下、２５０℃で６０分間の第４の加熱処理を行った。
【０３７１】
図３０（Ｂ）に示すトランジスタ９５２は、トランジスタ９５１と同様に作製することができる。なお、トランジスタ９５１とは、絶縁膜９０８と絶縁膜９０９の間にバックゲート電極９１２が形成されている点が異なる。バックゲート電極９１２は、絶縁膜９０８上に、チタン膜（厚さ１００ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、及びチタン膜（厚さ１００ｎｍ）の積層膜をスパッタ法により成膜し、選択的にエッチングすることで形成した。バックゲート電極９１２は、ソース電極９０５ａと電気的に接続させた。
【０３７２】
また、トランジスタ９５１及びトランジスタ９５２とも、チャネル長は３μｍ、チャネル幅は２０μｍとした。
【０３７３】
続いて、本実施の形態で作製したトランジスタ９５１及びトランジスタ９５２に対して行った光負バイアス試験について説明する。
【０３７４】
光負バイアス試験は加速試験の一種であり、光が照射されている環境下におけるトランジスタの特性変化を、短時間で評価することができる。特に、光負バイアス試験におけるトランジスタのＶｔｈの変化量は、信頼性を調べるための重要な指標となる。光負バイアス試験において、Ｖｔｈの変化量が少ないほど、信頼性が高いトランジスタであるといえる。光負バイアス試験の前後におけるＶｔｈの変化量は、１Ｖ以下が好ましく、０．５Ｖ以下がさらに好ましい。
【０３７５】
具体的には、光負バイアス試験は、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、トランジスタのソース電極及びドレイン電極を同電位とし、光を照射しながら、ゲート電極にソース電極及びドレイン電極よりも低い電位を一定時間印加することで行う。
【０３７６】
光負バイアス試験のストレス強度は、光照射条件、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間により決定することができる。ゲート絶縁膜に加えられる電界強度は、ソース電極及びドレイン電極を同電位とし、ゲート電極と、ソース電極及びドレイン電極との電位差をゲート絶縁膜の厚さで除して決定される。例えば、厚さが１００ｎｍのゲート絶縁膜に印加する電界強度を２ＭＶ／ｃｍとしたい場合は、電位差を２０Ｖとすればよい。
【０３７７】
なお、光が照射されている環境下において、ソース電極及びドレイン電極の電位よりも高い電位をゲート電極に印加して行う試験を光正バイアス試験というが、光正バイアス試験よりも、光負バイアス試験の方が、トランジスタの特性変動が起きやすいため、本実施の形態では光負バイアス試験にて評価している。
【０３７８】
本実施の形態における光負バイアス試験は、基板温度を室温（２５℃）とし、ゲート絶縁膜９０２に印加する電界強度を２ＭＶ／ｃｍとし、光照射及び電界印加時間を１時間として行った。また、光照射の条件は、朝日分光社キセノン光源「ＭＡＸ−３０２」を用いて、ピーク波長４００ｎｍ（半値幅１０ｎｍ）、放射照度３２６μＷ／ｃｍ２とした。
【０３７９】
光負バイアス試験に先立ち、まず、試験対象となるトランジスタの初期特性を測定した。本実施の形態では、基板温度を室温（２５℃）とし、ソース電極とドレイン電極間の電圧（以下、ドレイン電圧またはＶｄという）を３Ｖとし、ソース電極とゲート電極間の電圧（以下、ゲート電圧またはＶｇという）を−５Ｖから＋５Ｖまで変化させた時の、ソース電極とドレイン電極間に流れる電流（以下、ドレイン電流またはＩｄという）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
【０３８０】
次に、絶縁膜９０９側から光照射を開始し、トランジスタのソース電極及びドレイン電極の電位を０Ｖとし、トランジスタのゲート絶縁膜９０２へ印加される電界強度が２ＭＶ／ｃｍとなるようにゲート電極９０１に負の電圧を印加した。ここでは、トランジスタのゲート絶縁膜９０２の厚さが３０ｎｍであるため、ゲート電極９０１に−６Ｖを印加し、そのまま１時間保持した。ここでは印加時間を１時間としたが、目的に応じて適宜時間を変更してもよい。
【０３８１】
次に、電圧の印加を終了し、光を照射したまま、初期特性の測定と同じ条件でＶｇ−Ｉｄ特性を測定し、光負バイアス試験後のＶｇ−Ｉｄ特性を得た。
【０３８２】
ここで、本実施の形態におけるＶｔｈの定義について図３１を例示して説明しておく。図３１の横軸はゲート電圧をリニアスケールで示しており、縦軸はドレイン電流の平方根（以下、√Ｉｄともいう）をリニアスケールで示している。曲線９２１は、Ｖｇ−Ｉｄ特性におけるＩｄの値を平方根で表した曲線（以下、√Ｉｄ曲線ともいう）である。
【０３８３】
まず、測定したＶｇ−Ｉｄ曲線から√Ｉｄ曲線（曲線９２１）を求める。次に、√Ｉｄ曲線上の、√Ｉｄ曲線の微分値が最大になる点の接線９２４を求める。次に、接線９２４を延伸し、接線９２４上でＩｄが０Ａとなる時のＶｇ、すなわち接線９２４のゲート電圧軸切片９２５の値をＶｔｈとして定義する。
【０３８４】
図３２に、光負バイアス試験前後におけるトランジスタ９５１及びトランジスタ９５２のＶｇ−Ｉｄ特性を示す。図３２（Ａ）及び図３２（Ｂ）とも、横軸はゲート電圧（Ｖｇ）で、縦軸はゲート電圧に対するドレイン電流（Ｉｄ）を対数目盛で示している。
【０３８５】
図３２（Ａ）は、光負バイアス試験前後におけるトランジスタ９５１のＶｇ−Ｉｄ特性を示している。初期特性９３１は、光負バイアス試験前のトランジスタ９５１のＶｇ−Ｉｄ特性であり、試験後特性９３２は、光負バイアス試験後のトランジスタ９５１のＶｇ−Ｉｄ特性である。初期特性９３１のＶｔｈは、１．０１Ｖであり、試験後特性９３２のＶｔｈは、０．４４Ｖであった。
【０３８６】
図３２（Ｂ）は、光負バイアス試験前後におけるトランジスタ９５２のＶｇ−Ｉｄ特性を示している。また、図３２（Ｃ）は、図３２（Ｂ）中の部位９４５を拡大した図である。初期特性９４１は、光負バイアス試験前のトランジスタ９５２のＶｇ−Ｉｄ特性であり、試験後特性９４２は、光負バイアス試験後のトランジスタ９５２のＶｇ−Ｉｄ特性である。初期特性９４１のＶｔｈは、１．１６Ｖであり、試験後特性９４２のＶｔｈは、１．１０Ｖであった。なお、トランジスタ９５２のバックゲート電極９１２はソース電極９０５ａと電気的に接続されているため、バックゲート電極９１２とソース電極９０５ａの電位は同電位となる。
【０３８７】
図３２（Ａ）において、試験後特性９３２は、初期特性９３１に比べてＶｔｈがマイナス方向に０．５７Ｖ変化しており、図３２（Ｂ）において、試験後特性９４２は、初期特性９４１に比べてＶｔｈがマイナス方向に０．０６Ｖ変化している。トランジスタ９５１及びトランジスタ９５２とも、Ｖｔｈの変化量は１Ｖ以下であり、信頼性が高いトランジスタであることが確認できる。また、バックゲート電極９１２を設けたトランジスタ９５２は、Ｖｔｈの変化量が０．１Ｖ以下であり、トランジスタ９５１よりもさらに信頼性の高いトランジスタであることが確認できる。
【実施例１】
【０３８８】
本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示を行うことができる電子機器を提供することが可能である。或いは、本発明の一態様に係る液晶表示装置を用いることで、低消費電力の電子機器を提供することが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、本発明の一態様に係る液晶表示装置をその構成要素に追加することにより、連続使用時間が長くなるといったメリットも得られる。
【０３８９】
本発明の一態様に係る液晶表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る液晶表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３３に示す。
【０３９０】
図３３（Ａ）は電子書籍であり、筐体７００１、表示部７００２等を有する。本発明の一態様に係る液晶表示装置は、表示部７００２に用いることができる。表示部７００２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な電子書籍、或いは、低消費電力の電子書籍を提供することができる。また、可撓性を有する基板でパネルを作製し、なおかつタッチパネルにも可撓性を持たせることで、液晶表示装置に可撓性を持たせることができるので、フレキシブルかつ軽くて使い勝手の良い電子書籍を提供することができる。
【０３９１】
図３３（Ｂ）は表示装置であり、筐体７０１１、表示部７０１２、支持台７０１３等を有する。本発明の一態様に係る液晶表示装置は、表示部７０１２に用いることができる。表示部７０１２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な表示装置、或いは、低消費電力の表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０３９２】
図３３（Ｃ）は現金自動預け入れ払い機であり、筐体７０２１、表示部７０２２、硬貨投入口７０２３、紙幣投入口７０２４、カード投入口７０２５、通帳投入口７０２６等を有する。本発明の一態様に係る液晶表示装置は、表示部７０２２に用いることができる。表示部７０２２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な現金自動預け入れ払い機、或いは、低消費電力の現金自動預け入れ払い機を提供することができる。
【０３９３】
図３３（Ｄ）は携帯型ゲーム機であり、筐体７０３１、筐体７０３２、表示部７０３３、表示部７０３４、マイクロホン７０３５、スピーカー７０３６、操作キー７０３７、スタイラス７０３８等を有する。本発明の一態様に係る液晶表示装置は、表示部７０３３、表示部７０３４に用いることができる。表示部７０３３、表示部７０３４に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯型ゲーム機、或いは、低消費電力の携帯型ゲーム機を提供することができる。なお、図３３（Ｄ）に示した携帯型ゲーム機は、２つの表示部７０３３と表示部７０３４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０３９４】
図３３（Ｅ）は携帯電話であり、筐体７０４１、表示部７０４２、音声入力部７０４３、音声出力部７０４４、操作キー７０４５、受光部７０４６等を有する。受光部７０４６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る液晶表示装置は、表示部７０４２に用いることができる。表示部７０４２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯電話、或いは、低消費電力の携帯電話を提供することができる。
【０３９５】
図３３（Ｆ）は携帯情報端末であり、筐体７０５１、表示部７０５２、操作キー７０５３等を有する。図３３（Ｆ）に示す携帯情報端末は、モデムが筐体７０５１に内蔵されていても良い。本発明の一態様に係る液晶表示装置は、表示部７０５２に用いることができる。表示部７０５２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯情報端末、或いは、低消費電力の携帯情報端末を提供することができる。
【０３９６】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０３９７】
１０ 画素部
１１ 走査線駆動回路
１２ 信号線駆動回路
１５ 画素
１６ トランジスタ
１７ 容量素子
１８ 液晶素子
２０ パルス出力回路
２１ 端子
２２ 端子
２３ 端子
２４ 端子
２５ 端子
２６ 端子
２７ 端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
５０ トランジスタ
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
６０ 画素部
６１ 走査線駆動回路
６２ 信号線駆動回路
１０１ 領域
１０２ 領域
１０３ 領域
１２０ シフトレジスタ
１２１ トランジスタ
１２３ スイッチング素子群
３０１ フルカラー画像表示期間
３０２ モノクロ動画表示期間
３０３ モノクロ静止画表示期間
３２６ 放射照度
４００ 液晶表示装置
４０１ 画像メモリ
４０２ 画像データ選択回路
４０３ セレクタ
４０４ ＣＰＵ
４０５ コントローラ
４０６ パネル
４０７ バックライト
４０８ バックライト制御回路
４１０ フルカラー画像データ
４１１ モノクロ画像データ
４１２ 画素部
４１３ 信号線駆動回路
４１４ 走査線駆動回路
４２０ 入力装置
４２１ 測光回路
５０１ ゲート電極
５０２ ゲート絶縁膜
５０３ 酸化物半導体膜
５０７ 絶縁膜
５０８ 容量配線
５１３ 層間膜
５４１ 基板
５４２ 基板
５４４ 液晶層
５４６ 透明電極
５４７ 反射電極
５４８ 共通電極
５４９ 導電層
５５０ トランジスタ
５５５ 遮蔽膜
５９８ 反射領域
５９９ 透過領域
６０１ 領域
６０２ 領域
６０３ 領域
６１１ シフトレジスタ
６１２ シフトレジスタ
６１３ シフトレジスタ
６１５ 画素
６１６ トランジスタ
６１７ 容量素子
６１８ 液晶素子
６２０ シフトレジスタ
６２３ スイッチング素子群
７００ 基板
７０１ 絶縁膜
７０２ ゲート電極
７０３ ゲート絶縁膜
７０４ 酸化物半導体膜
７０５ 導電膜
７０６ 導電膜
７０７ 絶縁膜
７０８ トランジスタ
９００ 基板
９０１ ゲート電極
９０２ ゲート絶縁膜
９０３ 酸化物半導体膜
９０７ 絶縁膜
９０８ 絶縁膜
９０９ 絶縁膜
９１２ バックゲート電極
９２１ 曲線
９２４ 接線
９２５ ゲート電圧軸切片
９３１ 初期特性
９３２ 試験後特性
９３６ 下地膜
９４１ 初期特性
９４２ 試験後特性
９４５ 部位
９５１ トランジスタ
９５２ トランジスタ
１６０１ パネル
１６０２ 拡散板
１６０３ プリズムシート
１６０４ 拡散板
１６０５ 導光板
１６０７ バックライトパネル
１６０８ 回路基板
１６０９ ＣＯＦテープ
１６１０ ＦＰＣ
１６１１ 基板
１６１２ バックライト
２４００ 基板
２４０１ ゲート電極
２４０２ ゲート絶縁膜
２４０３ 酸化物半導体膜
２４０６ チャネル保護層
２４０７ 絶縁膜
２４０９ 保護絶縁膜
２４１１ ゲート電極
２４１２ ゲート電極
２４１３ ゲート絶縁膜
２４１４ ゲート絶縁膜
２４３６ 下地膜
２４５０ トランジスタ
２４６０ トランジスタ
２４７０ トランジスタ
２４８０ トランジスタ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 対向基板
４００７ 液晶
４００９ トランジスタ
４０１０ トランジスタ
４０１１ 液晶素子
４０１４ 配線
４０１５ 配線
４０１６ 接続端子
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 基板
４０２２ トランジスタ
４０３０ 画素電極
４０３１ 対向電極
４０３２ 反射電極
４０３３ 透明電極
４０３５ スペーサ
４０４０ 遮蔽膜
６１１０ 転置基板
６１１１ 接着剤層
６１１６ 被剥離層
６２００ 基板
６２０１ 剥離層
６２０２ 仮支持基板
６２０３ 剥離用接着剤
６２０６ 金属板
６２０７ バリア層
６２１０ 配線層
６２１１ 配線層
６２１２ 領域
７００１ 筐体
７００２ 表示部
７０１１ 筐体
７０１２ 表示部
７０１３ 支持台
７０２１ 筐体
７０２２ 表示部
７０２３ 硬貨投入口
７０２４ 紙幣投入口
７０２５ カード投入口
７０２６ 通帳投入口
７０３１ 筐体
７０３２ 筐体
７０３３ 表示部
７０３４ 表示部
７０３５ マイクロホン
７０３６ スピーカー
７０３７ 操作キー
７０３８ スタイラス
７０４１ 筐体
７０４２ 表示部
７０４３ 音声入力部
７０４４ 音声出力部
７０４５ 操作キー
７０４６ 受光部
７０５１ 筐体
７０５２ 表示部
７０５３ 操作キー
２４０５ａ ソース電極
２４０５ｂ ドレイン電極
５０５ａ ドレイン電極
５０５ｂ ドレイン電極
５６０ａ 配向膜
５６０ｂ 配向膜
６５ａ１ トランジスタ
６５ａｎ トランジスタ
６５ｂ１ トランジスタ
６５ｂｎ トランジスタ
６５ｃ１ トランジスタ
６５ｃｎ トランジスタ
９０５ａ ソース電極
９０５ｂ ドレイン電極
【技術分野】
【０００１】
トランジスタを画素に有するアクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
透過型の液晶表示装置の場合、バックライトの消費電力が液晶表示装置全体の消費電力に大きく影響を及ぼすため、パネルの内部における光の損失を如何に低減できるかが消費電力削減の重要なポイントとなる。パネルの内部における光の損失は、層間絶縁膜における光の屈折や、カラーフィルタによる光の吸収などによりもたらされる。特に、カラーフィルタは、色素による光の吸収を利用することで白色光から特定の波長領域の光を取り出すため、原理的に光の損失が大きい。実際にバックライトからの光のエネルギーは、カラーフィルタにより７０％以上も吸収される。よって、カラーフィルタは液晶表示装置の低消費電力化を阻む要因の一つといえる。
【０００３】
カラーフィルタによる光の損失の問題を回避するためには、フィールドシーケンシャル駆動（ＦＳ駆動）が有効である。ＦＳ駆動は、異なる色相の光を発する複数の光源を順次点灯させることでカラーの画像を表示する駆動方法である。ＦＳ駆動ではカラーフィルタを用いる必要がないため、パネルの内部における光の損失を低減することができ、パネルの透過率を高めることができる。よって、バックライトからの光の利用効率を高めることができ、液晶表示装置全体の消費電力を低減させることができる。また、ＦＳ駆動では、１つの画素で各色の表示を行うことができるため、高精細な画像の表示を行うことができる。
【０００４】
下記特許文献１には、通常はフィールドシーケンシャル方式でのカラー画像の表示を行い、文字などの画像のときにはモノクロ表示に切り換える液晶表示装置について開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２４８４６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、ＦＳ駆動には、各色の画像が合成されずに個別に視認される、カラーブレイクと呼ばれる現象が起こりやすい。特に、カラーブレイクは動画を表示する際に顕著に起こりやすい。
【０００７】
また、上述したように、フィールドシーケンシャル駆動を用いる場合、カラーフィルタを用いる場合に比べて、液晶表示装置の消費電力を低減させることができる。しかし、携帯用電子機器の普及に伴い液晶表示装置への低消費電力化の要求は厳しさを増しており、更なる消費電力の低減が求められている。
【０００８】
上述の課題に鑑み、本発明は、画質の低下を防ぐことができる液晶表示装置及びその駆動方法の提案を課題の一つとする。或いは、本発明は、消費電力の低減を実現することができる液晶表示装置及びその駆動方法の提案を課題の一つとする。
【０００９】
また、液晶表示装置の周囲が明るい環境でも、薄暗い環境でも、その環境に合わせて画像表示を認識できる液晶表示装置を提供することを課題の一とする。
【００１０】
また、外光を照明光源とする反射モードと、バックライトを用いる透過モードの両モードでの画像表示を可能とした液晶表示装置を提供することを課題の一とする。
【課題を解決するための手段】
【００１１】
本発明の一態様に係る液晶表示装置は、バックライトが、異なる色相の光を発する複数の光源を有する。そして、フルカラー画像の表示を行う場合と、モノクロ画像の表示を行う場合とで、光源の駆動方法を切り換える。
【００１２】
フルカラー画像の表示を行う場合は、画素部を複数の領域に分割し、領域ごとに上記光源の点灯を制御する。画素部は、透明領域と反射領域有する画素電極を有する。具体的に、本発明の一態様では、画素部が第１の領域及び第２の領域を少なくとも有し、異なる色相を有する複数の光が、画素電極の透明領域を介して第１の領域に第１の輪番に従い順次供給されると共に、第２の領域にも異なる色相を有する複数の光が、第１の輪番とは異なる第２の輪番に従い、順次供給される。
【００１３】
モノクロ画像の表示を行う場合は、光の供給を停止し、画素電極が有する反射領域で外光を反射することで画像を表示する。なお、必要に応じて画素部全体、或いは領域ごとに光の供給を行い、表示画像の視認性を高めることもできる。
【００１４】
さらに、本発明の一態様では、上記モノクロ画像が静止画である場合に、モノクロ画像が動画である場合よりも、その駆動周波数を低くする。そして、本発明の一態様では、駆動周波数を低くするために、液晶表示装置の画素部に、液晶素子と、当該液晶素子に与えられる電圧の保持を制御するための、オフ電流が極めて小さい絶縁ゲート電界効果型トランジスタ（以下、単にトランジスタとする）とを設ける。オフ電流の極めて小さいトランジスタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くしても、言い換えると一定期間内における画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。
【００１５】
また、画素電極に液晶層を介して入射する光（以下、外光ともいう）を反射して表示を行う反射領域と、バックライトからの光を透過して表示を行う透過領域とを設け、透過モードと反射モードの切り換えを行うことのできる液晶表示装置とする。透過モードの場合には、バックライトからの光を用いて画像の表示を行い、反射モードの場合は外光を用いて画像の表示を行う。
【００１６】
また、本発明の一態様では、異なる色相の光を発する複数の光源と、画素部とを有し、画素部は、透明領域及び反射領域を有する画素電極と、画素電極に電気的に接続されたトランジスタを有し、画素部を、複数の領域に分割し、光源の点灯を制御して、複数の領域にそれぞれ異なる色相の光を供給し、異なる色相の光に応じたフルカラー表示用の画像信号を、トランジスタを介して画素電極に加えてフルカラー画像の表示を行う。また、光源を消灯し、モノクロ表示用の画像信号を、トランジスタを介して画素電極に加え、外光を反射領域で反射することでモノクロ画像の表示を行う。
【００１７】
上記トランジスタは、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコン半導体よりも低い半導体材料を、チャネル形成領域に含むことを特徴とする。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低いトランジスタを実現することができる。このような半導体材料としては、例えば、シリコンの約３倍程度の大きなバンドギャップを有する、酸化物半導体が挙げられる。上記構成を有するトランジスタを、液晶素子に与えられる電圧を保持するためのスイッチング素子として用いることで、通常のシリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、液晶素子からの電荷のリークを防ぐことができる。
【００１８】
具体的に、本発明の一態様に係る液晶表示装置は、透明電極及び反射電極を画素電極として有する画素部、及び、画素部への画像信号の入力を制御する駆動回路が設けられたパネルと、画素部に色相の異なる光を供給する複数の光源とを有する。画素部は、入力される画像信号の電圧に従って透過率が制御される液晶素子と、電圧の保持を制御するトランジスタとを有する。そして、トランジスタは、そのチャネル形成領域に、例えば酸化物半導体などの、バンドギャップがシリコン半導体よりも広く、真性キャリア密度がシリコン半導体よりも低い半導体材料を含んでいる。
【００１９】
また、具体的に、本発明の一態様に係る液晶表示装置の駆動方法では、フルカラー画像の表示を行う場合、画素部が第１の領域及び第２の領域を少なくとも有し、第１の領域に、異なる色相を有する複数の光が、第１の輪番に従い順次供給されると共に、第２の領域にも異なる色相を有する複数の光が、第１の輪番とは異なる第２の輪番に従い、順次供給される。画素部の各領域には、供給される光の色相に応じたフルカラー表示用の画像信号が入力される。また、モノクロ画像の表示を行う場合、画素部には、モノクロ表示用の画像信号が供給される。モノクロ画像の表示を行う場合は、一定期間内における画像信号の書き込み回数を切り換えることができる。
【００２０】
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減された後、酸素の添加により酸素欠損が低減された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。具体的に、上記酸化物半導体は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、さらに好ましくは１×１０１６／ｃｍ３以下とする。また、ホール効果測定により測定できる酸化物半導体膜のキャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満とする。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。不純物濃度を低減し、さらに酸素欠損を低減することでｉ型または実質的にｉ型である酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
【００２１】
なお、異なる色相を有する複数の光源を用いてカラー画像の表示を行う場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、上記複数の光源を順次切り換えて発光させる必要がある。そして、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を６０Ｈｚとすると、赤、緑、青の各色に対応する光源を用いてＦＳ駆動を行う場合、光源の切り替えを行う周波数は、約３倍の１８０Ｈｚとなる。よって、駆動回路も上記光源の周波数に合わせて動作させるので、非常に高い周波数で動作を行うことになる。従って、駆動回路における消費電力が、単色の光源とカラーフィルタを組み合わせる場合に比べて高くなりやすい。
【００２２】
しかし、本発明の一態様では、画素部にオフ電流の極めて小さいトランジスタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる。
【００２３】
ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及び導電膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で行う。ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の最大値または最小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域において、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。
【００２４】
具体的に、ｉ型または実質的にｉ型である酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流（ゲート電極とソース電極間の電圧を０Ｖ以下としたときのドレイン電流）が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、トランジスタに上記酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られることが分かった。したがって、本発明の一態様に係る半導体装置では、上記酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、１００ｙＡ／μｍ以下、好ましくは１０ｙＡ／μｍ以下、更に好ましくは１ｙＡ／μｍ以下にすることができる。従って、上記酸化物半導体膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
【００２５】
なお、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００２６】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０）で表記される材料を用いてもよい。
【発明の効果】
【００２７】
本発明の一態様に係る液晶表示装置は、画素部を複数の領域に分割し、領域ごとに異なる色相の光を順次供給することで、カラー画像の表示を行う。よって、特定の時刻に着目すると、隣接する領域に供給される光の色相を、互いに異ならせることができる。よって、各色の画像が合成されずに個別に視認されるのを防ぐことができ、動画の表示を行う際に起きやすかったカラーブレイクの発生を防ぐことができる。
【００２８】
本発明の一態様に係る液晶表示装置は、液晶表示装置の周囲が明るい環境でも、薄暗い環境でも、その環境に合わせて、外光を照明光源とする反射モードと、バックライトを用いる透過モードの両モードでの画像表示を可能とした液晶表示装置を実現できる。例えば、動画を表示する場合には透過モードとし、静止画を表示する場合には反射モードとすることもできる。
【００２９】
本発明の一態様に係る液晶表示装置は、画素部にオフ電流の極めて小さいトランジスタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる。そのため、消費電力を低減することができる液晶表示装置を実現することができる。
【図面の簡単な説明】
【００３０】
【図１】液晶表示装置の構成を示すブロック図。
【図２】パネルと画素の構成を示す図。
【図３】液晶表示装置とバックライトの動作を模式的に示した図。
【図４】各領域に供給される光の色相の一例を、模式的に示す
【図５】各領域に供給される光の消灯の一例を、模式的に示す図。
【図６】走査線駆動回路の構成を示す図。
【図７】第ｘのパルス出力回路２０＿ｘを、模式的に示した図。
【図８】パルス出力回路の構成と、そのタイミングチャートを示す図。
【図９】走査線駆動回路のタイミングチャートを示す図。
【図１０】走査線駆動回路のタイミングチャートを示す図。
【図１１】信号線駆動回路の構成を示す図。
【図１２】信号線に供給される画像信号（ＤＡＴＡ）のタイミングの一例を示す図。
【図１３】選択信号の走査のタイミングと、バックライトの点灯のタイミングとを示す図。
【図１４】選択信号の走査のタイミングと、バックライトの消灯のタイミングとを示す図。
【図１５】パネルと画素の構成を示す図。
【図１６】走査線駆動回路の構成を示す図。
【図１７】走査線駆動回路のタイミングチャートを示す図。
【図１８】信号線駆動回路の構成を示す図。
【図１９】パルス出力回路の構成を示す図。
【図２０】パルス出力回路の構成を示す図。
【図２１】トランジスタの作製方法を示す断面図。
【図２２】トランジスタの断面図。
【図２３】液晶表示装置の作製方法を示す断面図。
【図２４】液晶表示装置の上面図の一例。
【図２５】液晶表示装置の上面図及び断面図。
【図２６】液晶表示装置の構成を示す斜視図。
【図２７】画素の構成を示す上面図及び断面図。
【図２８】画素の構成を示す上面図及び断面図。
【図２９】画素の構成を示す断面図。
【図３０】トランジスタの構成を説明する図
【図３１】Ｖｔｈの定義を示す図。
【図３２】光負バイアス試験結果を示す図。
【図３３】電子機器の図。
【発明を実施するための形態】
【００３１】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３２】
（実施の形態１）
＜液晶表示装置の構成例＞
図１に示す液晶表示装置４００は、複数の画像メモリ４０１と、画像データ選択回路４０２と、セレクタ４０３と、ＣＰＵ４０４と、コントローラ４０５と、パネル４０６と、バックライト４０７と、バックライト制御回路４０８とを有する。
【００３３】
複数の画像メモリ４０１には、液晶表示装置４００に入力された、フルカラー画像に対応する画像データ（フルカラー画像データ４１０）が記憶される。上記フルカラー画像データ４１０には、複数の色相にそれぞれ対応する画像データが含まれている。複数の各画像メモリ４０１には、各色相に対応する画像データがそれぞれ記憶されている。
【００３４】
画像メモリ４０１は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の記憶回路を用いることができる。
【００３５】
画像データ選択回路４０２は、コントローラ４０５からの命令に従って複数の画像メモリ４０１に記憶されている、各色相に対応するフルカラー画像データを読み出し、セレクタ４０３に送る。
【００３６】
また、液晶表示装置４００には、モノクロ画像に対応する画像データ（モノクロ画像データ４１１）も入力される。入力されたモノクロ画像データ４１１は、セレクタ４０３に入力される。
【００３７】
なお、異なる色相の色を複数用い、各色の階調により表示される画像をフルカラー画像とする。また、単一の色相の色を用い、その色の階調により表示される画像をモノクロ画像とする。
【００３８】
また、本実施の形態では、モノクロ画像データ４１１が直接セレクタ４０３に入力される構成を示しているが、本発明はこの構成に限定されない。フルカラー画像データ４１０と同様に、モノクロ画像データ４１１も、画像メモリ４０１において一旦記憶し、画像データ選択回路４０２において読み出すようにしても良い。この場合、セレクタ４０３が画像データ選択回路４０２に含まれる構成となる。
【００３９】
また、モノクロ画像データ４１１は、フルカラー画像データ４１０を液晶表示装置４００において合成することで、作製されていても良い。
【００４０】
ＣＰＵ４０４は、フルカラー画像の表示を行う場合と、モノクロ画像の表示を行う場合とで、セレクタ４０３とコントローラ４０５の動作が切り替わるように制御する。
【００４１】
具体的に、フルカラー画像の表示を行う場合、セレクタ４０３は、ＣＰＵ４０４からの命令に従って、入力されたフルカラー画像データ４１０を選択し、パネル４０６に供給する。また、コントローラ４０５は、ＣＰＵ４０４からの命令に従って、フルカラー画像データ４１０に同期した駆動信号またはフルカラー画像の表示を行う際に用いられる電源電位を、パネル４０６に供給する。
【００４２】
或いは、モノクロ画像の表示を行う場合、セレクタ４０３は、ＣＰＵ４０４からの命令に従って、入力されたモノクロ画像データ４１１を選択し、パネル４０６に供給する。また、コントローラ４０５は、ＣＰＵ４０４からの命令に従って、モノクロ画像データ４１１に同期した駆動信号またはモノクロ画像の表示を行う際に用いられる電源電位を、パネル４０６に供給する。
【００４３】
パネル４０６は、各画素に液晶素子を有する画素部４１２と、信号線駆動回路４１３、走査線駆動回路４１４などの駆動回路とを有する。セレクタ４０３からのフルカラー画像データ４１０またはモノクロ画像データ４１１は、信号線駆動回路４１３に与えられる。また、コントローラ４０５からの駆動信号または電源電位は、信号線駆動回路４１３または走査線駆動回路４１４に与えられる。
【００４４】
なお、駆動信号には、信号線駆動回路４１３の動作を制御する信号線駆動回路用スタートパルス信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、走査線駆動回路４１４の動作を制御する走査線駆動回路用スタートパルス信号（ＧＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）などが含まれる。
【００４５】
バックライト４０７には、色相の異なる光を発する複数の光源が配置されている。コントローラ４０５は、バックライト制御回路４０８を介してバックライト４０７が有する光源の駆動を制御する。
【００４６】
なお、フルカラー画像の表示とモノクロ画像の表示の切り替えは、人為的に行うことができる。この場合、入力装置４２０を液晶表示装置４００に設け、入力装置４２０からの信号に従って、ＣＰＵ４０４が上記切り替えを制御するようにすれば良い。
【００４７】
また、実施の形態で例示される液晶表示装置４００は、測光回路４２１を有していても良い。測光回路４２１は当該液晶表示装置４００が使用されている環境の明るさを測定する回路である。そして、測光回路４２１において検知された明るさに従って、ＣＰＵ４０４がフルカラー画像の表示とモノクロ画像の表示の切り替えを制御しても良い。
【００４８】
例えば、本実施の形態で例示される液晶表示装置４００を薄暗い環境で利用する場合、測光回路４２１からの信号に従って、ＣＰＵ４０４がフルカラー画像の表示を選択し、明るい環境で利用する場合、測光回路４２１からの信号に従って、ＣＰＵ４０４がモノクロ画像の表示を選択しても良い。なお、測光回路４２１にあらかじめしきい値を設定し、使用環境の明るさがしきい値を下回ると、バックライト４０７が点灯するように設定してもよい。
【００４９】
＜パネルの構成例＞
次いで、本発明の一態様に係る液晶表示装置の、パネルの具体的な構成について、一例を挙げて説明する。
【００５０】
図２（Ａ）は、液晶表示装置の構成例を示す図である。図２（Ａ）に示す液晶表示装置は、画素部１０と、走査線駆動回路１１と、信号線駆動回路１２とを有する。本発明の一態様では、画素部１０が複数の領域に分割されている。具体的に、図２（Ａ）では、画素部１０が、３つの領域（領域１０１乃至領域１０３）に分割されている場合を例示している。そして、各領域は、マトリクス状に配設された複数の画素１５を有する。
【００５１】
また、画素部１０には、走査線駆動回路１１によって電位が制御されるｍ本の走査線ＧＬと、信号線駆動回路１２によって電位が制御されるｎ本の信号線ＳＬとが設けられている。そして、ｍ本の走査線ＧＬは、画素部１０が有する領域の数に合わせて、複数のグループに分割されている。例えば、図２（Ａ）の場合、画素部１０が３つの領域に分割されているので、ｍ本の走査線ＧＬも３つのグループに分割されている。そして、各グループに属する走査線ＧＬは、当該グループに対応する領域が有する複数の画素１５に、接続されている。具体的に、各走査線ＧＬは、各領域においてマトリクス状に配設された複数の画素１５のうち、いずれかの行に配設されたｎ個の画素１５に接続される。
【００５２】
また、各信号線ＳＬは、上記領域に係わらず、画素部１０においてｍ行ｎ列に配設された複数の画素１５のうち、いずれかの列に配設されたｍ個の画素１５に接続される。
【００５３】
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
【００５４】
なお、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００５５】
また、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与えられる電極がドレイン電極と呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼ばれる。本明細書では、ソース電極とドレイン電極のいずれか一方を第１端子、他方を第２端子とし、トランジスタの接続関係を説明する。
【００５６】
図２（Ｂ）は、図２（Ａ）に示す液晶表示装置が有する画素１５の回路図の一例を示す図である。図２（Ｂ）に示す画素１５は、スイッチング素子として機能するトランジスタ１６と、トランジスタ１６を介して与えられた画像信号の電位に従って、その透過率が制御される液晶素子１８と、容量素子１７とを有する。
【００５７】
液晶素子１８は、画素電極と、対向電極と、画素電極と対向電極間の電圧が印加される液晶を含んだ液晶層とを有している。画素電極は液晶層を介して入射する光を反射する領域（反射領域）と、透光性を有する領域（透過領域）を有している。そして、容量素子１７は、液晶素子１８が有する画素電極と対向電極間の電圧を保持する機能を有している。
【００５８】
液晶層に用いられる液晶材料の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。
【００５９】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。
【００６０】
また液晶の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどを適用することが可能である。
【００６１】
画素１５は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタンスなどのその他の回路素子を、さらに有していても良い。
【００６２】
具体的に、図２（Ｂ）では、トランジスタ１６のゲート電極が走査線ＧＬに接続されている。トランジスタ１６は、その第１端子が信号線ＳＬに接続され、その第２端子が液晶素子１８の画素電極に接続されている。容量素子１７は、一方の電極が液晶素子１８の画素電極に接続されており、他方の電極が、特定の電位の与えられているノードに接続されている。なお、液晶素子１８が有する対向電極にも特定の電位が与えられている。そして、対向電極に与えられる電位は、容量素子１７が有する他方の電極に与えられる電位と共通であっても良い。
【００６３】
そして、本発明の一態様では、上記スイッチング素子として機能するトランジスタ１６のチャネル形成領域に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコン半導体よりも低い半導体を含んでいても良い。上記半導体の一例として、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体、酸化亜鉛（ＺｎＯ）などの金属酸化物でなる酸化物半導体などを適用することができる。この中でも酸化物半導体は、スパッタリング法や湿式法（印刷法など）により作製可能であり、量産性に優れるといった利点がある。また、炭化シリコンのプロセス温度は約１５００℃、窒化ガリウムのプロセス温度は約１１００℃であるが、酸化物半導体の成膜温度は、３００℃以上ガラス転移点以下と低く、安価で入手しやすいガラス基板上への成膜が可能である。また、基板の大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中でも、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性能（例えば電界効果移動度）を向上させるために結晶性の酸化物半導体を得ようとする場合でも、４５０℃から８００℃の熱処理によって容易に結晶性の酸化物半導体を得ることができる。
【００６４】
以下の説明では、バンドギャップが大きい半導体として、上記のような利点を有する酸化物半導体を用いる場合を例に挙げている。
【００６５】
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ゲート電極とソース電極間の電圧が０以下であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ゲート電極とソース電極間の電圧が０以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。
【００６６】
また、図２（Ｂ）では、画素１５において、一のトランジスタ１６をスイッチング素子として用いている場合について示しているが、本発明はこの構成に限定されない。一のスイッチング素子として機能する複数のトランジスタを用いていても良い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。
【００６７】
本明細書において、トランジスタが直列に接続されている状態とは、例えば、第１のトランジスタの第１端子と第２端子のいずれか一方のみが、第２のトランジスタの第１端子と第２端子のいずれか一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタの第１端子が第２のトランジスタの第１端子に接続され、第１のトランジスタの第２端子が第２のトランジスタの第２端子に接続されている状態を意味する。
【００６８】
上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧であるトランジスタ１６を実現することができる。そして、上記構成を有するトランジスタ１６をスイッチング素子として用いることで、通常のシリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、液晶素子１８に蓄積された電荷のリークを防ぐことができる。
【００６９】
オフ電流の極めて小さいトランジスタ１６を用いることで、液晶素子１８に与えられる電圧が保持される期間を長く確保することができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部１０に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部１０への画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば、上述したようなｉ型または実質的にｉ型である酸化物半導体膜を活性層として用いたトランジスタ１６を用いることで、画像信号の書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることができる。そして、画像信号が書き込まれる間隔を長くすればするほど、より消費電力を低減することができる。
【００７０】
また、複数回の画像信号の書き込みによる画像を視認する際、複数回にわたって切り替わる画像を人間の目は視認することとなる。そのため、人間の目には疲労として現れることもあり得る。本実施の形態で説明したように、画像信号の書き込み回数を削減する構成とすることで、目の疲労を減らすといった効果もある。
【００７１】
また、画像信号の電位をより長い期間に渡って保持することができるため、画像信号の電位を保持するために、液晶素子１８に容量素子１７を接続しなくても、表示される画質が低下するのを防ぐことができる。よって、容量素子１７を設けないことによって、或いは容量素子１７のサイズを小さくすることによって、開口率を高めることができるため、液晶表示装置の消費電力を低減させることができる。
【００７２】
また、画像信号の電位の極性を、対向電極の電位を基準として反転させる反転駆動を行うことで、焼き付きと呼ばれる液晶の劣化を防ぐことができる。しかし、反転駆動を行うと、画像信号の極性が変化する際に信号線に与えられる電位の変化が大きくなるため、スイッチング素子として機能するトランジスタ１６のソース電極とドレイン電極の電位差が大きくなる。よって、トランジスタ１６は、しきい値電圧がシフトするなどの特性劣化が生じやすい。また、液晶素子１８に保持されている電圧を維持するために、ソース電極とドレイン電極の電位差が大きくても、オフ電流が低いことが要求される。本発明の一態様では、トランジスタ１６に、シリコンまたはゲルマニウムよりもバンドギャップが大きく、真性キャリア密度が低い酸化物半導体などの半導体を用いているので、トランジスタ１６の耐圧性を高め、オフ電流を著しく低くすることができる。よって、通常のシリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、トランジスタ１６の劣化を防ぎ、液晶素子１８に保持されている電圧を維持することができる。
【００７３】
＜パネルとバックライトの動作例＞
次いで、パネルの動作の一例について、バックライトの動作とともに説明する。図３は、液晶表示装置とバックライトの動作を模式的に示した図である。図３に示すように、本発明の一態様に係る液晶表示装置の動作は、フルカラー画像を表示する期間（フルカラー画像表示期間３０１）と、モノクロ画像の動画を表示する期間（モノクロ動画表示期間３０２）と、モノクロ画像の静止画を表示する期間（モノクロ静止画表示期間３０３）とに大別される。
【００７４】
フルカラー画像表示期間３０１では、複数のサブフレーム期間により１フレーム期間が構成されている。そして、サブフレーム期間ごとに画素部への画像信号の書き込みが行われている。そして、走査線駆動回路や信号線駆動回路などの駆動回路には、画像の表示を行っている間において、連続して駆動信号が供給されている。よって、フルカラー画像表示期間３０１では、駆動回路は動作している状態にある。また、フルカラー画像表示期間３０１では、バックライトにより画素部に供給される光の色相が、サブフレーム期間ごとに切り換わる。そして、各色相に対応した画像信号を画素部へ順に書き込んでいき、１フレーム期間内に全ての色相に対応した画像信号を書き込むことで１画像が形成される。そのため、フルカラー画像表示期間３０１では、１フレーム期間における画素部への画像信号の書き込み回数は複数回であり、その数はバックライトから供給される光の色相の数により決まる。
【００７５】
モノクロ動画表示期間３０２では、１フレーム期間ごとに画素部への画像信号の書き込みが行われている。そして、走査線駆動回路や信号線駆動回路などの駆動回路には、画像の表示を行っている間において、連続して駆動信号が供給されている。よって、モノクロ動画表示期間３０２では、駆動回路は動作している状態にある。また、モノクロ動画表示期間３０２では、バックライトを消灯とし、画素電極が有する反射領域で外光を反射することで画像を表示する。このため、複数の色相に対応した画像信号を画素部へ順に書き込む必要はなく、１フレーム期間内に、一の色相に対応した画像信号を画素部へ書き込むことで、１画像を形成することができる。そのため、モノクロ動画表示期間３０２では、１フレーム期間における画素部への画像信号の書き込み回数を１回とすることができる。
【００７６】
モノクロ静止画表示期間３０３では、１フレーム期間ごとに画素部への画像信号の書き込みが行われている。しかし、フルカラー画像表示期間３０１やモノクロ動画表示期間３０２とは異なり、画素部への画像信号の書き込み時に駆動回路に駆動信号が供給され、書き込みが終了した後は駆動回路への駆動信号の供給が停止する。よって、モノクロ静止画表示期間３０３では、画像信号の書き込み時以外は、駆動回路は非動作の状態にある。また、モノクロ静止画表示期間３０３では、バックライトを消灯とし、外光を画素電極が有する反射領域で反射することで画像を表示する。このため、複数の色相に対応した画像信号を画素部へ順に書き込む必要はなく、１フレーム期間内に、一の色相に対応した画像信号を画素部へ書き込むことで、１画像を形成することができる。そのため、モノクロ静止画表示期間３０３では、１フレーム期間における画素部への画像信号の書き込み回数を１回とすることができる。
【００７７】
なお、モノクロ動画表示期間３０２では、フリッカ等の画像のちらつきが視認されるのを防ぐために、１秒間に６０フレーム期間以上設けることが望ましい。モノクロ静止画表示期間３０３では、１フレーム期間を極端に長く、例えば１分以上とすることができる。１フレーム期間を長くすることで、駆動回路が非動作の期間を長くすることができるので、液晶表示装置の消費電力を低減させることができる。また、画像の表示にバックライトを用いる必要がないため、液晶表示装置の消費電力をさらに低減させることができる。
【００７８】
また、本発明の一態様に係る液晶表示装置は、カラーフィルタを用いる必要がない。よって、カラーフィルタを用いた液晶表示装置に比べて、消費電力を低減することができる。
【００７９】
なお、モノクロ動画表示期間３０２またはモノクロ静止画表示期間３０３であっても、必要に応じて画素部全体、或いは領域ごとにバックライトを点灯させ、表示画像の視認性を高めることもできる。
【００８０】
なお、フルカラー画像表示期間３０１では、１フレーム期間において、画素部の各領域に色相の異なる複数の光を順次供給する。図４に、各領域に供給される光の色相の一例を、模式的に示す。なお、図４では、図２（Ａ）に示したように、画素部が３つの領域に分割されている場合を例示している。さらに、図４では、画素部に、バックライトから赤（Ｒ）の光、青（Ｂ）の光、緑（Ｇ）の光が供給される場合を例示している。
【００８１】
まず、図４（Ａ）に、最初のサブフレーム期間において、領域１０１に赤（Ｒ）の光、領域１０２に緑（Ｇ）の光、領域１０３に青（Ｂ）の光が、それぞれ供給されている様子を示す。そして、図４（Ｂ）に、次のサブフレーム期間において、領域１０１に緑（Ｇ）の光、領域１０２に青（Ｂ）の光、領域１０３に赤（Ｒ）の光が、それぞれ供給されている様子を示す。そして、図４（Ｃ）に、さらに次のサブフレーム期間において、領域１０１に青（Ｂ）の光、領域１０２に赤（Ｒ）の光、領域１０３に緑（Ｇ）の光が、それぞれ供給されている様子を示す。
【００８２】
そして、上記全てのサブフレーム期間が終了することで、１フレーム期間が終了する。１フレーム期間において、各領域に供給される光の色相が一巡することで、フルカラーの画像を表示することができる。なお、各領域に着目すると、領域１０１では、供給される光の色相が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の順に変化している。また、領域１０２では、供給される光の色相が、緑（Ｇ）、青（Ｂ）、赤（Ｒ）の順に変化している。また、領域１０３では、供給される光の色相が、青（Ｂ）、赤（Ｒ）、緑（Ｇ）の順に変化している。よって、各領域には、異なる色相を有する複数の光が、互いに異なる輪番に従い順次供給されていることが分かる。
【００８３】
なお、図４では、各サブフレーム期間において、一の領域に対し一の色相の光だけが供給されている例を示しているが、本発明の一態様はこの構成に限定されない。例えば、各領域内において、画像信号の書き込みが終了した部分から順に供給される光の色相を切り換えていくようにしても良い。この場合、各色相の光が供給される領域と、画素部が分割されることで形成される領域とは必ずしも一致しない。
【００８４】
また、モノクロ動画表示期間３０２及びモノクロ静止画表示期間３０３では、光の供給を停止する。図５（Ａ）は、領域１０１、領域１０２、及び領域１０３に対応するバックライトを消灯した状態を示している。
【００８５】
また、必要に応じて画素部全体、或いは領域ごとにバックライトを点灯させ、表示画像の視認性を高めることもできる。図５（Ｂ）は、バックライトから領域１０１に赤（Ｒ）の光、青（Ｂ）の光、緑（Ｇ）の光が並行して供給されている様子を示す。赤（Ｒ）の光、青（Ｂ）の光、緑（Ｇ）の光が混ざることで、領域１０１には白（Ｗ）の光が供給される。
【００８６】
また、図５（Ｂ）では、異なる色相を有する複数の光を混色させることで、一の色相を有する光を画素部に供給する例を示しているが、一の色相を有する光を画素部に供給しても良い。図５（Ｃ）に、バックライトから領域１０１に緑（Ｇ）の光が供給されている様子を示す。
【００８７】
＜走査線駆動回路１１の構成例＞
図６は、図２（Ａ）に示す走査線駆動回路１１の構成例を示す図である。図６に示す走査線駆動回路１１は、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍを有している。第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍから出力される選択信号は、それぞれｍ本の走査線ＧＬ（走査線ＧＬ１乃至走査線ＧＬｍ）に供給される。
【００８８】
また、走査線駆動回路１１には、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）と、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）と、走査線駆動回路用スタートパルス信号（ＧＳＰ）とが、駆動信号として供給されている。
【００８９】
なお、図６では、第１のパルス出力回路２０＿１乃至第ｊのパルス出力回路２０＿ｊ（ｊは、ｍ／２未満の４の倍数）が、領域１０１に配設された走査線ＧＬ１乃至走査線ＧＬｊに接続されている場合を例示している。また、図６では、第ｊ＋１のパルス出力回路２０＿ｊ＋１乃至第２ｊのパルス出力回路２０＿２ｊが、領域１０２に配設された走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに接続されている場合を例示している。また、図６では、第２ｊ＋１のパルス出力回路２０＿２ｊ＋１乃至第ｍのパルス出力回路２０＿ｍが領域１０３に配設された走査線ＧＬ２ｊ＋１乃至走査線ＧＬｍに接続されている場合を例示している。
【００９０】
第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍは、第１のパルス出力回路２０＿１に入力される走査線駆動回路用スタートパルス信号（ＧＳＰ）に従って動作を開始し、パルスが順次シフトした選択信号を出力する。
【００９１】
第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍには、同一の構成を有する回路を適用することができる。第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍの具体的な接続関係について、図７を参照して説明する。
【００９２】
図７は、第ｘのパルス出力回路２０＿ｘ（ｘは、ｍ以下の自然数）を、模式的に示した図である。第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍのそれぞれは、端子２１乃至端子２７を有する。なお、端子２１乃至端子２４及び端子２６は入力端子であり、端子２５及び端子２７は出力端子である。
【００９３】
まず、端子２１について述べる。第１のパルス出力回路２０＿１の端子２１は、走査線駆動回路用スタートパルス信号（ＧＳＰ）を供給する配線に接続され、第２のパルス出力回路２０＿２乃至第ｍのパルス出力回路２０＿ｍの端子２１は、前段のパルス出力回路の端子２７に接続される。
【００９４】
次いで、端子２２について述べる。第（４ａ−３）のパルス出力回路２０＿（４ａ−３）（ａは、ｍ／４以下の自然数）の端子２２は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に接続され、第（４ａ−２）のパルス出力回路２０＿（４ａ−２）の端子２２は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に接続され、第（４ａ−１）のパルス出力回路２０＿（４ａ−１）の端子２２は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に接続され、第４ａのパルス出力回路２０＿４ａの端子２２は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に接続される。
【００９５】
次いで、端子２３について述べる。第（４ａ−３）のパルス出力回路２０＿（４ａ−３）の端子２３は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に接続され、第（４ａ−２）のパルス出力回路２０＿（４ａ−２）の端子２３は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に接続され、第（４ａ−１）のパルス出力回路２０＿（４ａ−１）の端子２３は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に接続され、第４ａのパルス出力回路２０＿４ａの端子２３は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に接続される。
【００９６】
次いで、端子２４について述べる。第（２ｂ−１）のパルス出力回路２０＿（２ｂ−１）（ｂは、ｊ／２以下の自然数）の端子２４は、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線に接続され、第２ｂのパルス出力回路２０＿２ｂの端子２４は、第４のパルス幅制御信号（ＰＷＣ４）を供給する配線に接続され、第（２ｃ−１）のパルス出力回路２０＿（２ｃ−１）（ｃは、（ｊ／２＋１）以上ｊ以下の自然数）の端子２４は、第２のパルス幅制御信号（ＰＷＣ２）を供給する配線に接続され、第２ｃのパルス出力回路２０＿２ｃの端子２４は、第５のパルス幅制御信号（ＰＷＣ５）を供給する配線に接続され、第（２ｄ−１）のパルス出力回路２０＿（２ｄ−１）（ｄは、（ｊ＋１）以上ｍ／２以下の自然数）の端子２４は、第３のパルス幅制御信号（ＰＷＣ３）を供給する配線に接続され、第２ｄのパルス出力回路２０＿２ｄの端子２４は、第６のパルス幅制御信号（ＰＷＣ６）を供給する配線に接続される。
【００９７】
次いで、端子２５について述べる。第ｘのパルス出力回路２０＿ｘの端子２５は、ｘ行目に配設された走査線ＧＬｘに接続される。
【００９８】
次いで、端子２６について述べる。第ｙのパルス出力回路２０＿ｙ（ｙは、ｍ−１以下の自然数）の端子２６は、第（ｙ＋１）のパルス出力回路２０＿（ｙ＋１）の端子２７に接続され、第ｍのパルス出力回路２０＿ｍの端子２６は、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）を供給する配線に接続される。なお、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）は、第（ｍ＋１）のパルス出力回路２０＿（ｍ＋１）が設けられている場合に、当該第（ｍ＋１）のパルス出力回路２０＿（ｍ＋１）の端子２７から出力される信号に相当する。具体的に、これらの信号は、実際にダミー回路として第（ｍ＋１）のパルス出力回路２０＿（ｍ＋１）を設けること、又は外部から当該信号を直接入力することなどによって、第ｍのパルス出力回路２０＿ｍに供給することができる。
【００９９】
各パルス出力回路の端子２７の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。
【０１００】
＜パルス出力回路の構成例１＞
次いで、図８（Ａ）に、図７に示す第ｘのパルス出力回路２０＿ｘの、具体的な構成の一例を示す。図８（Ａ）に示すパルス出力回路は、トランジスタ３１乃至トランジスタ３９を有する。
【０１０１】
トランジスタ３１は、そのゲート電極が端子２１に接続されている。また、トランジスタ３１は、その第１端子が高電源電位（Ｖｄｄ）の与えられているノードに接続され、その第２端子がトランジスタ３３のゲート電極及びトランジスタ３８のゲート電極に接続されている。
【０１０２】
トランジスタ３２は、そのゲート電極がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。トランジスタ３２は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子がトランジスタ３３のゲート電極及びトランジスタ３８のゲート電極に接続されている。
【０１０３】
トランジスタ３３は、その第１端子が端子２２に接続され、その第２端子が端子２７に接続されている。
【０１０４】
トランジスタ３４は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子が端子２７に接続されている。
【０１０５】
トランジスタ３５は、そのゲート電極が端子２１に接続されている。また、トランジスタ３５は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。
【０１０６】
トランジスタ３６は、そのゲート電極が端子２６に接続されている。また、トランジスタ３６は、その第１端子が高電源電位（Ｖｄｄ）の与えられているノードに接続され、その第２端子がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。なお、トランジスタ３６の第１端子が、低電源電位（Ｖｓｓ）よりも高電位であり且つ高電源電位（Ｖｄｄ）よりも低電位である電源電位（Ｖｃｃ）の与えられているノードに接続される構成とすることもできる。
【０１０７】
トランジスタ３７は、そのゲート電極が端子２３に接続されている。また、トランジスタ３７は、その第１端子が高電源電位（Ｖｄｄ）の与えられているノードに接続され、その第２端子がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。なお、トランジスタ３７の第１端子が、電源電位（Ｖｃｃ）の与えられているノードに接続される構成とすることもできる。
【０１０８】
トランジスタ３８は、その第１端子が端子２４に接続され、その第２端子が端子２５に接続されている。
【０１０９】
トランジスタ３９は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子が端子２５に接続されている。
【０１１０】
次いで、図８（Ｂ）に、図８（Ａ）に示したパルス出力回路のタイミングチャートの一例を示す。なお、図８（Ｂ）に示す期間ｔ１乃至期間ｔ７は、同じ長さの期間を示している。そして、上記期間ｔ１乃至期間ｔ７は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅の１／３にそれぞれ相当し、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の１／２にそれぞれ相当する。
【０１１１】
図８（Ａ）に示したパルス出力回路は、期間ｔ１及び期間ｔ２において、端子２１に入力される電位がハイレベル、端子２２、端子２３、端子２４及び端子２６に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からローレベルの電位が出力される。
【０１１２】
次いで、期間ｔ３において、端子２１及び端子２４に入力される電位がハイレベル、端子２２、端子２３及び端子２６に入力される電位がローレベルとなるため、端子２５からハイレベルの電位、端子２７からローレベルの電位が出力される。
【０１１３】
次いで、期間ｔ４において、端子２２及び端子２４に入力される電位がハイレベル、端子２１、端子２３及び端子２６に入力される電位がローレベルとなるため、端子２５からハイレベルの電位、端子２７からハイレベルの電位が出力される。
【０１１４】
次いで、期間ｔ５及び期間ｔ６において、端子２２に入力される電位がハイレベル、端子２１、端子２３、端子２４及び端子２６に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からハイレベルの電位が出力される。
【０１１５】
次いで、期間ｔ７において、端子２３及び端子２６に入力される電位がハイレベル、端子２１、端子２２及び端子２４に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からローレベルの電位が出力される。
【０１１６】
次いで、図８（Ｃ）に、図８（Ａ）に示したパルス出力回路のタイミングチャートの、別の一例を示す。なお、図８（Ｃ）に示す期間ｔ１乃至期間ｔ７は、同じ長さの期間を示している。そして、上記期間ｔ１乃至期間ｔ７は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅の１／３にそれぞれ相当し、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の１／３にそれぞれ相当する。
【０１１７】
図８（Ａ）に示したパルス出力回路は、期間ｔ１乃至期間ｔ３において、端子２１に入力される電位がハイレベル、端子２２、端子２３、端子２４及び端子２６に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からローレベルの電位が出力される。
【０１１８】
次いで、期間ｔ４乃至期間ｔ６において、端子２２及び端子２４に入力される電位がハイレベル、端子２１、端子２３及び端子２６に入力される電位がローレベルとなるため、端子２５からハイレベルの電位、端子２７からハイレベルの電位が出力される。
【０１１９】
＜フルカラー画像表示期間３０１における走査線駆動回路の動作例＞
次いで、図６、図７、図８（Ａ）を用いて説明した走査線駆動回路１１を例に挙げて、図３において示したフルカラー画像表示期間３０１における、走査線駆動回路１１の動作について説明する。
【０１２０】
図９に、フルカラー画像表示期間３０１における、走査線駆動回路１１のタイミングチャートの一例を示す。図９では、サブフレーム期間ＳＦ１、サブフレーム期間ＳＦ２、サブフレーム期間ＳＦ３が、１フレーム期間に設けられている場合を例示している。そして、サブフレーム期間ＳＦ１のタイミングチャートを、図９に代表例として示している。ただし、図９では、ｍ＝３ｊの場合を例示している。
【０１２１】
図９では、走査線ＧＬ１乃至走査線ＧＬｊは、領域１０１の画素に接続され、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊは、領域１０２の画素に接続され、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊは、領域１０３の画素に接続されている場合のタイミングチャートを例示する。
【０１２２】
第１の走査線駆動回路用クロック信号（ＧＣＫ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／４の信号である。また、第２の走査線駆動回路用クロック信号（ＧＣＫ２）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／４周期分位相が遅れた信号であり、第３の走査線駆動回路用クロック信号（ＧＣＫ３）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／２周期位相が遅れた信号であり、第４の走査線駆動回路用クロック信号（ＧＣＫ４）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から３／４周期位相が遅れた信号である。
【０１２３】
第１のパルス幅制御信号（ＰＷＣ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／３の信号である。また、第２のパルス幅制御信号（ＰＷＣ２）は、第１のパルス幅制御信号（ＰＷＣ１）から１／６周期位相が遅れた信号であり、第３のパルス幅制御信号（ＰＷＣ３）は、第１のパルス幅制御信号（ＰＷＣ１）から１／３周期位相が遅れた信号であり、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期位相が遅れた信号であり、第５のパルス幅制御信号（ＰＷＣ５）は、第１のパルス幅制御信号（ＰＷＣ１）から２／３周期位相が遅れた信号であり、第６のパルス幅制御信号（ＰＷＣ６）は、第１のパルス幅制御信号（ＰＷＣ１）から５／６周期位相が遅れた信号である。
【０１２４】
そして、図９では、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、３：２とする。
【０１２５】
各サブフレーム期間ＳＦは、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりに従って開始する。走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルス幅は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）と同程度である。そして、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりと、第１の走査線駆動回路用クロック信号（ＧＣＫ１）のパルスが有する電位の立ち上がりが、同期している。また、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりは、第１のパルス幅制御信号（ＰＷＣ１）のパルスが有する電位の立ち上がりから、第１のパルス幅制御信号（ＰＷＣ１）の１／６周期分遅れたタイミングで出現する。
【０１２６】
そして、上記信号により、図８（Ａ）に示したパルス出力回路は、図８（Ｂ）に示したタイミングチャートに従って動作する。よって、図９に示すように、領域１０１に対応する走査線ＧＬ１乃至走査線ＧＬｊには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬ１乃至走査線ＧＬｊに与えられる選択信号のパルスは、パルス幅の２分の３に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬ１乃至走査線ＧＬｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１２７】
また、領域１０１の場合と同様に、領域１０２に対応する走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに与えられる選択信号のパルスは、パルス幅の２分の３に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１２８】
また、領域１０１の場合と同様に、領域１０３に対応する走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに与えられる選択信号のパルスは、パルス幅の２分の３に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１２９】
そして、走査線ＧＬ１、走査線ＧＬｊ＋１、走査線ＧＬ２ｊ＋１に与えられる選択信号のパルスは、パルス幅の２分の１に相当する期間、位相が遅れるように順次シフトしている。
【０１３０】
＜モノクロ静止画表示期間３０３における走査線駆動回路の動作例＞
次いで、図６、図７、図８（Ａ）を用いて説明した走査線駆動回路１１を例に挙げて、図３において示したモノクロ静止画表示期間３０３における、走査線駆動回路１１の動作について説明する。
【０１３１】
図１０に、モノクロ静止画表示期間３０３における、走査線駆動回路１１のタイミングチャートの一例を示す。図１０では、画像信号の画素への書き込みを行う書き込み期間と、上記画像信号の保持を行う保持期間とが、１フレーム期間に設けられている場合を例示している。
【０１３２】
第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）には、図９の場合と同様の信号を用いることができる。
【０１３３】
第１のパルス幅制御信号（ＰＷＣ１）、第４のパルス幅制御信号（ＰＷＣ４）は、書き込み期間における最初の１／３の期間において、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／２の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期位相が遅れた信号である。
【０１３４】
また、第２のパルス幅制御信号（ＰＷＣ２）、第５のパルス幅制御信号（ＰＷＣ５）は、書き込み期間における真ん中の１／３の期間において、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／２の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第５のパルス幅制御信号（ＰＷＣ５）は、第２のパルス幅制御信号（ＰＷＣ２）から１／２周期位相が遅れた信号である。
【０１３５】
また、第３のパルス幅制御信号（ＰＷＣ３）、第６のパルス幅制御信号（ＰＷＣ６）は、書き込み期間における最後の１／３の期間において、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／２の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第６のパルス幅制御信号（ＰＷＣ６）は、第３のパルス幅制御信号（ＰＷＣ３）から１／２周期位相が遅れた信号である。
【０１３６】
そして、図１０では、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、１：１とする。
【０１３７】
フレーム期間Ｆは、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりに従って開始する。走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルス幅は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）と同程度である。そして、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりと、第１の走査線駆動回路用クロック信号（ＧＣＫ１）のパルスが有する電位の立ち上がりが、同期している。また、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりと、第１のパルス幅制御信号（ＰＷＣ１）のパルスが有する電位の立ち上がりとが、同期している。
【０１３８】
そして、上記信号により、図８（Ａ）に示したパルス出力回路は、図８（Ｃ）に示したタイミングチャートに従って動作する。よって、図１０に示すように、領域１０１に対応する走査線ＧＬ１乃至走査線ＧＬｊには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬ１乃至走査線ＧＬｊに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬ１乃至走査線ＧＬｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１３９】
また、領域１０１に対応する走査線ＧＬ１乃至走査線ＧＬｊの全てにパルスの順次シフトした選択信号が与えられると、次いで、領域１０２に対応する走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊにも、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１４０】
また、領域１０２に対応する走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊの全てにパルスの順次シフトした選択信号が与えられると、次いで、領域１０３に対応する走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊにも、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１４１】
次いで、保持期間では、走査線駆動回路１１への駆動信号及び電源電位の供給を停止する。具体的には、まず、走査線駆動回路用スタートパルス信号（ＧＳＰ）の供給を停止することで、走査線駆動回路１１におけるパルス出力回路からの選択信号の出力を停止し、全ての走査線におけるパルスによる選択を終了させる。その後、走査線駆動回路１１への電源電位Ｖｄｄの供給を停止する。なお、入力又は供給の停止とは、例えば信号又は電位が入力されていた配線を浮遊状態にすること、或いは、信号又は電位が入力されていた配線に、ローレベルの電位を与えることを意味する。上記方法により、動作を停止する際に、走査線駆動回路１１が誤動作するのを防ぐことができる。さらに、上記構成に加えて、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）の走査線駆動回路１１への供給を停止しても良い。
【０１４２】
走査線駆動回路１１への駆動信号及び電源電位の供給を停止することで、走査線ＧＬ１乃至走査線ＧＬｊと、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊと、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊとには、全てローレベルの電位が与えられる。
【０１４３】
なお、モノクロ動画表示期間３０２については、書き込み期間における走査線駆動回路１１の動作がモノクロ静止画表示期間３０３と同じである。
【０１４４】
本発明の一態様では、オフ電流の極めて小さいトランジスタを画素に用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、図１０に示す保持期間を長く確保することができ、図９に示した動作を行う場合よりも、走査線駆動回路１１の駆動周波数を低くすることができる。そのため、消費電力を低減することができる液晶表示装置を実現することができる。
【０１４５】
＜信号線駆動回路１２の構成例＞
図１１は、図２（Ａ）に示す液晶表示装置が有する信号線駆動回路１２の構成例を示す図である。図１１に示す信号線駆動回路１２は、第１の出力端子乃至第ｎの出力端子を有するシフトレジスタ１２０と、画像信号（ＤＡＴＡ）の信号線ＳＬ１乃至信号線ＳＬｎへの供給を制御するスイッチング素子群１２３とを有する。
【０１４６】
具体的に、スイッチング素子群１２３は、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎを有している。トランジスタ１２１＿１乃至トランジスタ１２１＿ｎは、その第１端子が、画像信号（ＤＡＴＡ）を供給する配線に接続されており、その第２端子が信号線ＳＬ１乃至信号線ＳＬｎのそれぞれに接続されている。トランジスタ１２１＿１乃至トランジスタ１２１＿ｎのゲート電極は、第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。
【０１４７】
なお、シフトレジスタ１２０は、信号線駆動回路用スタートパルス信号（ＳＳＰ）と、信号線駆動回路用クロック信号（ＳＣＫ）などの駆動信号に従って動作を行い、パルスが順次シフトした信号を第１の出力端子乃至第ｎの出力端子から出力する。上記信号がゲート電極に入力されることで、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎは、順次オンとなる。
【０１４８】
図１２（Ａ）は、フルカラー画像表示期間３０１における、信号線に供給される画像信号（ＤＡＴＡ）のタイミングの一例を示す図である。図１１に示す信号線駆動回路１２では、図１２（Ａ）に示すように、２つの走査線に入力される選択信号のパルスが重なっている期間において、パルスが先に出現した走査線に対応する画像信号（ＤＡＴＡ）がサンプリングされて、各信号線に入力される。具体的には、走査線ＧＬ１に入力される選択信号のパルスと、走査線ＧＬｊ＋１に入力される選択信号のパルスとが、パルス幅の１／２に相当する期間ｔ４において重なっている。なお、走査線ＧＬ１と走査線ＧＬｊ＋１とでは、パルスが先に出現しているのは走査線ＧＬ１である。そして、上記パルスが重なっている期間において、画像信号（ＤＡＴＡ）のうち、走査線ＧＬ１に対応する画像信号（ｄａｔａ１）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。
【０１４９】
同様に、期間ｔ５において、走査線ＧＬｊ＋１に対応する画像信号（ｄａｔａｊ＋１）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。期間ｔ６において、走査線ＧＬ２ｊ＋１に対応する画像信号（ｄａｔａ２ｊ＋１）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。期間ｔ７において、走査線ＧＬ２に対応する画像信号（ｄａｔａ２）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。そして、期間ｔ８以降においても、同様の動作が繰り返されることで、画素部に画像信号（ＤＡＴＡ）が書き込まれる。
【０１５０】
すなわち、信号線ＳＬ１乃至信号線ＳＬｎへの画像信号の入力は、走査線ＧＬｓ（ｓは、ｊ未満の自然数）に接続された画素、次いで、走査線ＧＬｊ＋ｓに接続された画素、次いで、走査線ＧＬ２ｊ＋ｓに接続された画素、次いで、走査線ＧＬｓ＋１に接続された画素、という順序で行われる。
【０１５１】
図１２（Ｂ）は、モノクロ動画表示期間３０２及びモノクロ静止画表示期間３０３が有する書き込み期間における、信号線に供給される画像信号（ＤＡＴＡ）のタイミングの一例を示す図である。図１１に示す信号線駆動回路１２では、図１２（Ｂ）に示すように、各走査線に入力される選択信号のパルスが出現している期間において、当該走査線に対応する画像信号（ＤＡＴＡ）がサンプリングされて、各信号線に入力される。具体的には、走査線ＧＬ１に入力される選択信号のパルスが出現している期間において、画像信号（ＤＡＴＡ）のうち、走査線ＧＬ１に対応する画像信号（ｄａｔａ１）がサンプリングされ、信号線ＳＬ１乃至信号線ＳＬｎに入力される。
【０１５２】
同様に、以下、走査線ＧＬ１以降の全ての各走査線においても同様の動作が繰り返されることで、画素部に画像信号（ＤＡＴＡ）が書き込まれる。
【０１５３】
なお、モノクロ静止画表示期間３０３が有する保持期間では、シフトレジスタ１２０への信号線駆動回路用スタートパルス信号（ＳＳＰ）の供給と、画像信号（ＤＡＴＡ）の、信号線駆動回路１２への供給を停止する。具体的には、まず、信号線駆動回路用スタートパルス信号（ＳＳＰ）の供給を停止することで、信号線駆動回路１２における画像信号のサンプリングを停止させる。その後、信号線駆動回路１２への画像信号の供給と、電源電位の供給とを停止する。上記方法により、動作を停止する際に、信号線駆動回路１２が誤動作するのを防ぐことができる。さらに、上記構成に加えて、信号線駆動回路１２への、信号線駆動回路用クロック信号（ＳＣＫ）の供給を停止しても良い。
【０１５４】
＜液晶表示装置の動作例＞
図１３は、フルカラー画像表示期間３０１における、上述した液晶表示装置における選択信号の走査のタイミングと、バックライトの点灯のタイミングとを示す図である。なお、図１３において縦軸は画素部における行を表し、横軸は時間を表している。
【０１５５】
図１３に示すように、本実施の形態で示した液晶表示装置では、フルカラー画像表示期間３０１において、走査線ＧＬ１に対して選択信号を供給した後にｊ行分先の走査線ＧＬｊ＋１に対して選択信号を供給するような駆動方法を用いることが可能である。そのため、同一のサブフレーム期間ＳＦにおいて、走査線ＧＬ１に接続されたｎ個の画素から走査線ＧＬｊに接続されたｎ個の画素を順次選択し、且つ、走査線ＧＬｊ＋１に接続されたｎ個の画素から走査線ＧＬ２ｊに接続されたｎ個の画素を順次選択し、且つ、走査線ＧＬ２ｊ＋１に接続されたｎ個の画素から走査線ＧＬ３ｊに接続されたｎ個の画素を順次選択することで、各画素に画像信号を入力することが可能である。
【０１５６】
具体的に、図１３では、第１のサブフレーム期間ＳＦ１において、走査線ＧＬ１から走査線ＧＬｊに接続された画素に赤（Ｒ）に対応する画像信号を書き込んだ後、当該走査線に接続された画素に、赤（Ｒ）の光を供給する。上記構成により、走査線ＧＬ１から走査線ＧＬｊに対応する画素部の領域１０１において、赤（Ｒ）に対応する画像を表示することができる。
【０１５７】
また、第１のサブフレーム期間ＳＦ１において、走査線ＧＬｊ＋１から走査線ＧＬ２ｊに接続された画素に緑（Ｇ）に対応する画像信号を書き込んだ後、当該走査線に接続された画素に、緑（Ｇ）の光を供給する。上記構成により、走査線ＧＬｊ＋１から走査線ＧＬ２ｊに対応する画素部の領域１０２において、緑（Ｇ）に対応する画像を表示することができる。
【０１５８】
また、第１のサブフレーム期間ＳＦ１において、走査線ＧＬ２ｊ＋１から走査線ＧＬ３ｊに接続された画素に青（Ｂ）に対応する画像信号を書き込んだ後、当該走査線に接続された画素に、青（Ｂ）の光を供給する。上記構成により、走査線ＧＬ２ｊ＋１から走査線ＧＬ３ｊに対応する画素部の領域１０３において、青（Ｂ）に対応する画像を表示することができる。
【０１５９】
次いで、第２のサブフレーム期間ＳＦ２及び第３のサブフレーム期間ＳＦ３においても、第１のサブフレーム期間ＳＦ１と同様の動作を繰り返す。ただし、第２のサブフレーム期間ＳＦ２では、走査線ＧＬ１から走査線ＧＬｊに対応する画素部の領域１０１において、青（Ｂ）に対応する画像を表示し、走査線ＧＬｊ＋１から走査線ＧＬ２ｊに対応する画素部の領域１０２において、赤（Ｒ）に対応する画像を表示し、走査線ＧＬ２ｊ＋１から走査線ＧＬ３ｊに対応する画素部の領域１０３において、緑（Ｇ）に対応する画像を表示する。また、第３のサブフレーム期間ＳＦ３では、走査線ＧＬ１から走査線ＧＬｊに対応する画素部の領域１０１において、緑（Ｇ）に対応する画像を表示し、走査線ＧＬｊ＋１から走査線ＧＬ２ｊに対応する画素部の領域１０２において、青（Ｂ）に対応する画像を表示し、走査線ＧＬ２ｊ＋１から走査線ＧＬ３ｊに対応する画素部の領域１０３において、赤（Ｒ）に対応する画像を表示する。
【０１６０】
そして、全ての走査線ＧＬにおいて第１のサブフレーム期間ＳＦ１乃至第３のサブフレーム期間ＳＦ３が終了する、すなわち１フレーム期間が終了することで、フルカラーの画像を画素部に表示することができる。
【０１６１】
なお、本発明の一態様では、各領域をさらに分割し、その分割された領域において画像信号の書き込みが終了した時点で、バックライトの点灯を順次開始するようにしても良い。例えば、領域１０１のうち、走査線ＧＬ１から走査線ＧＬｈ（ｈはｊ／４以下の自然数とする）に接続された画素に赤（Ｒ）に対応する画像信号を書き込んだ後、走査線ＧＬｈ＋１から走査線ＧＬ２ｈに接続された画素に赤（Ｒ）に対応する画像信号を書き込むのと並行して、走査線ＧＬ１から走査線ＧＬｈに接続された画素に赤（Ｒ）の光を供給するようにしても良い。
【０１６２】
また、図１４は、モノクロ静止画表示期間３０３における、上述した液晶表示装置における選択信号の走査のタイミングと、バックライトの点灯のタイミングとを示す図である。なお、図１４において縦軸は画素部における行を表し、横軸は時間を表している。
【０１６３】
図１４に示すように、本実施の形態で示した液晶表示装置では、モノクロ静止画表示期間３０３において、走査線ＧＬ１乃至走査線ＧＬ３ｊに対して順次選択信号を供給する。
【０１６４】
具体的に、図１４では、例えば、領域１０１のうち、走査線ＧＬ１から走査線ＧＬｈに接続された画素に画像信号を書き込んだ後、バックライトを点灯させずに消灯のままとする。
そして、以降の全ての走査線に接続された画素において同様の動作を行うことで、モノクロの画像を画素部に表示することができる。その後、駆動回路への駆動信号の供給を停止し、駆動回路を非動作状態とする。
【０１６５】
なお、モノクロ動画表示期間３０２の場合は、全ての走査線に接続された画素において上記動作が行われた後、駆動回路を非動作状態とせず再度同じ動作を繰り返し、モノクロの画像を連続して画素部に表示すれば良い。
【０１６６】
なお、本発明の一態様に係る液晶表示装置では、バックライトとして赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に対応する光源を用いる構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、任意の色を呈する光源を用いたバックライトを組み合わせて用いることが可能である。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）、若しくは赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）の４色を組み合わせて用いること、又はシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の３色を組み合わせて用いることなどが可能である。
【０１６７】
また、白（Ｗ）の光を混色により形成するのではなく、白（Ｗ）の光を発する光源をさらにバックライトに設けるようにしても良い。白（Ｗ）の光を発する光源は、発光効率が高いため、当該光源を用いてバックライトを構成することで、消費電力を低減することが可能である。また、バックライトが補色の関係にある２色の光を発する光源を有する場合（例えば、青（Ｂ）と黄（Ｙ）の２色を有する場合）、当該２色を呈する光を混色することで白（Ｗ）を呈する光を形成することも可能である。さらに、淡色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）、並びに濃色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の６色を組み合わせて用いること、又は赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の６色を組み合わせて用いることなども可能である。
【０１６８】
なお、例えば、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の光源を用いて表現できる色は、色度図上のそれぞれの発光色に対応する３点が描く三角形の内側に示される色に限られる。従って、色度図上の該三角形の外側に発光色が存在する光源を別途加えることで、当該液晶表示装置において表現できる色域を拡大し、色再現性を豊かにすることができる。
【０１６９】
例えば、色度図の中心から、色度図上の青色の光源Ｂに対応する点に向かって概ね外側に位置する点で表される深い青色（Ｄｅｅｐ Ｂｌｕｅ：ＤＢ）や、色度図の中心から赤色の光源Ｒに対応する色度図上の点に向かって概ね外側に位置する点で表されるより深い赤色（Ｄｅｅｐ Ｒｅｄ：ＤＲ）を発する光源を、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の光源を有するバックライトに加えて使用することができる。
【０１７０】
バックライトの光源としては、冷陰極蛍光ランプよりも消費電力を低減でき、光の強弱を調節できる発光ダイオード（ＬＥＤ）を複数用いることが好ましい。バックライトにＬＥＤを用いることによって部分的に光の強弱を調節し、コントラストが大きく、色の視認性の高い画像表示を行うことができる。
【０１７１】
また、画素部において１枚の画像を形成する期間の前後に、選択信号の走査及びバックライトユニットの点灯が行われない期間（消灯期間）を設ける構成とすることも可能である。
【０１７２】
また、バックライトにおける色の点灯順が互いに異なる複数のフレーム期間を設けることで、カラーブレイクの発生をより抑えることができる。
【０１７３】
＜パルス出力回路の構成例２＞
また、図１９（Ａ）に、パルス出力回路の別の構成例を示す。図１９（Ａ）に示すパルス出力回路は、図８（Ａ）に示したパルス出力回路にトランジスタ５０を付加した構成を有する。トランジスタ５０は、その第１端子が高電源電位の与えられているノードに接続され、その第２端子がトランジスタ３２のゲート電極、トランジスタ３４のゲート電極、及びトランジスタ３９のゲート電極に接続されている。またトランジスタ５０は、そのゲート電極がリセット端子（Ｒｅｓｅｔ）に接続されている。
【０１７４】
なお、当該リセット端子には、画素部においてバックライトの色相の切り替えが一巡した後の期間において、ハイレベルの電位が入力され、その他の期間においてはローレベルの電位が入力される。なお、トランジスタ５０は、ハイレベルの電位が入力されることでオン状態となるトランジスタである。これにより、バックライトの点灯が行われた後の期間において、各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。
【０１７５】
なお、当該初期化を行う場合には、画素部に１枚の画像が形成される期間どうしの間に初期化期間を設ける必要がある。また、画素部に１画像を形成した後にバックライトを消灯する場合、消灯する期間において当該初期化を行うことが可能である。
【０１７６】
また、図１９（Ｂ）に、パルス出力回路の別の構成例を示す。図１９（Ｂ）に示すパルス出力回路は、図８（Ａ）に示したパルス出力回路にトランジスタ５１を付加した構成を有する。トランジスタ５１は、その第１端子がトランジスタ３１の第２端子及びトランジスタ３２の第２端子に接続され、その第２端子がトランジスタ３３のゲート電極及びトランジスタ３８のゲート電極に接続されている。また、トランジスタ５１は、そのゲート電極が高電源電位の与えられているノードに接続されている。
【０１７７】
なお、トランジスタ５１は、図８（Ｂ）及び図８（Ｃ）に示した期間ｔ１乃至期間ｔ６において、オフとなる。そのため、トランジスタ５１を付加した構成とすることで、期間ｔ１乃至期間ｔ６において、トランジスタ３３のゲート電極及びトランジスタ３８のゲート電極と、トランジスタ３１の第２端子及びトランジスタ３２の第２端子との接続を遮断することが可能となる。これにより、期間ｔ１乃至期間ｔ６に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。
【０１７８】
また、図２０（Ａ）に、パルス出力回路の別の構成例を示す。図２０（Ａ）に示すパルス出力回路は、図１９（Ｂ）に示したパルス出力回路にトランジスタ５２を付加した構成を有する。トランジスタ５２は、その第１端子がトランジスタ３３のゲート電極及びトランジスタ５１の第２端子に接続され、その第２端子がトランジスタ３８のゲート電極に接続されている。また、トランジスタ５２は、そのゲート電極が、高電源電位の与えられているノードに接続されている。
【０１７９】
トランジスタ５２を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ３３のソース電極とゲート電極の容量結合のみによって、トランジスタ３３のゲート電極に接続されているノードの電位を上昇させる場合、当該負荷を低減する効果が大きい。
【０１８０】
また、図２０（Ｂ）に、パルス出力回路の別の構成例を示す。図２０（Ｂ）に示すパルス出力回路は、図２０（Ａ）に示したパルス出力回路からトランジスタ５１を削除し、トランジスタ５３を付加した構成を有する。トランジスタ５３は、その第１端子がトランジスタ３１の第２端子、トランジスタ３２の第２端子、及びトランジスタ５２の第１端子に接続され、その第２端子がトランジスタ３３のゲート電極に接続されている。また、トランジスタ５３は、そのゲート電極が高電源電位の与えられているノードに接続されている。
【０１８１】
トランジスタ５３を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パルスが、トランジスタ３３及びトランジスタ３８のスイッチングに与える影響を軽減することが可能である。
【０１８２】
本実施の形態で示したように、本発明の一態様に係る液晶表示装置は、画素部を複数の領域に分割し、領域ごとに異なる色相の光を順次供給することで、カラー画像の表示を行う。よって、特定の時刻に着目すると、隣接する領域に供給される光の色相を、互いに異ならせることができる。よって、各色の画像が合成されずに個別に視認されるのを防ぐことができ、動画の表示を行う際に起きやすかったカラーブレイクの発生を防ぐことができる。
【０１８３】
なお、異なる色相を有する複数の光源を用いてカラー画像の表示を行う場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、上記複数の光源を順次切り換えて発光させる必要がある。そして、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を６０Ｈｚとすると、赤、緑、青の各色に対応する光源を用いてＦＳ駆動を行う場合、光源の切り替えを行う周波数は、約３倍の１８０Ｈｚとなる。よって、駆動回路も上記光源の周波数に合わせて動作させるので、非常に高い周波数で動作を行うことになる。従って、駆動回路における消費電力が、単色の光源とカラーフィルタを組み合わせる場合に比べて高くなりやすい。
【０１８４】
しかし、本発明の一態様では、オフ電流の極めて小さいトランジスタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる。そのため、消費電力を低減することができる液晶表示装置を実現することができる。
【０１８５】
（実施の形態２）
本実施の形態では、実施の形態１とパネルの構成が異なる、本発明の一態様に係る液晶表示装置の一例について説明する。
＜パネルの構成例＞
本発明の一態様に係るパネルの具体的な構成について、一例を挙げて説明する。
【０１８６】
図１５（Ａ）は、液晶表示装置の構成例を示す図である。図１５（Ａ）に示す液晶表示装置は、画素部６０と、走査線駆動回路６１と、信号線駆動回路６２とを有する。本発明の一態様では、画素部６０が複数の領域に分割されている。具体的に、図１５（Ａ）では、画素部６０が、３つの領域（領域６０１〜領域６０３）に分割されている場合を例示している。そして、各領域は、マトリクス状に配設された複数の画素６１５を有する。
【０１８７】
また、画素部６０には、走査線駆動回路６１によって電位が制御されるｍ本の走査線ＧＬと、信号線駆動回路６２によって電位が制御される３×ｎ本の信号線ＳＬとが設けられている。そして、ｍ本の走査線ＧＬは、画素部６０が有する領域の数に合わせて、複数のグループに分割されている。例えば、図１５（Ａ）の場合、画素部６０が３つの領域に分割されているので、ｍ本の走査線ＧＬも３つのグループに分割されている。そして、各グループに属する走査線ＧＬは、当該グループに対応する領域が有する複数の画素６１５に、接続されている。具体的に、各走査線ＧＬは、各領域においてマトリクス状に配設された複数の画素６１５のうち、いずれかの行に配設されたｎ個の画素６１５に接続される。
【０１８８】
また、信号線ＳＬも、画素部６０が有する領域の数に合わせて、複数のグループに分割されている。例えば、図１５（Ａ）の場合、画素部６０が３つの領域に分割されているので、３×ｎ本の信号線ＳＬも３つのグループに分割されている。そして、各グループに属する信号線ＳＬは、当該グループに対応する領域が有する複数の画素６１５に、接続されている。
【０１８９】
具体的に、図１５（Ａ）では、３×ｎ本の信号線ＳＬが、ｎ本の信号線ＳＬａと、ｎ本の信号線ＳＬｂと、ｎ本の信号線ＳＬｃとで構成されている場合を例示している。そして、図１５（Ａ）では、ｎ本の信号線ＳＬａが、領域６０１においてマトリクス状に配設された複数の画素６１５のうち、いずれかの列に配設された画素６１５に接続されている場合を例示している。また、図１５（Ａ）では、ｎ本の信号線ＳＬｂが、領域６０２においてマトリクス状に配設された複数の画素６１５のうち、いずれかの列に配設された画素６１５に接続されている場合を例示している。また、図１５（Ａ）では、ｎ本の信号線ＳＬｃが、領域６０３においてマトリクス状に配設された複数の画素６１５のうち、いずれかの列に配設された画素６１５に接続されている場合を例示している。
【０１９０】
図１５（Ｂ）、図１５（Ｃ）、図１５（Ｄ）は、それぞれ、領域６０１における画素６１５、領域６０２における画素６１５、領域６０３における画素６１５の回路図に相当する。画素６１５の構成は全ての領域において同じである。具体的には、スイッチング素子として機能するトランジスタ６１６と、トランジスタ６１６を介して与えられた画像信号の電位に従って、その透過率が制御される液晶素子６１８と、液晶素子６１８が有する画素電極と対向電極間の電圧を保持する容量素子６１７とを有する。
【０１９１】
ただし、図１５（Ｂ）に示すように、領域６０１では、画素６１５に隣接するように信号線ＳＬａ、信号線ＳＬｂ、信号線ＳＬｃが設けられている。そして、領域６０１において画素６１５は、トランジスタ６１６のゲート電極が走査線ＧＬに接続されている。トランジスタ６１６は、その第１端子が信号線ＳＬａに接続され、その第２端子が液晶素子６１８の画素電極に接続されている。容量素子６１７は、一方の電極が液晶素子６１８の画素電極に接続されており、他方の電極が、特定の電位の与えられているノードに接続されている。
【０１９２】
また、図１５（Ｃ）に示すように、領域６０２では、画素６１５に隣接するように信号線ＳＬｂ、信号線ＳＬｃが設けられている。そして、領域６０２において画素６１５は、トランジスタ６１６のゲート電極が走査線ＧＬに接続されている。トランジスタ６１６は、その第１端子が信号線ＳＬｂに接続され、その第２端子が液晶素子６１８の画素電極に接続されている。容量素子６１７は、一方の電極が液晶素子６１８の画素電極に接続されており、他方の電極が、特定の電位の与えられているノードに接続されている。
【０１９３】
また、図１５（Ｄ）に示すように、領域６０３では、画素６１５に隣接するように信号線ＳＬｃが設けられている。そして、領域６０３において画素６１５は、トランジスタ６１６のゲート電極が走査線ＧＬに接続されている。トランジスタ６１６は、その第１端子が信号線ＳＬｃに接続され、その第２端子が液晶素子６１８の画素電極に接続されている。容量素子６１７は、一方の電極が液晶素子６１８の画素電極に接続されており、他方の電極が、特定の電位の与えられているノードに接続されている。
【０１９４】
なお、全ての画素６１５において、液晶素子６１８が有する対向電極にも特定の電位が与えられている。そして、対向電極に与えられる電位は、容量素子６１７が有する他方の電極に与えられる電位と共通であっても良い。
【０１９５】
画素６１５は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタンスなどのその他の回路素子を、さらに有していても良い。
【０１９６】
そして、本発明の一態様では、上記スイッチング素子として機能するトランジスタ６１６のチャネル形成領域に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコン半導体よりも低い半導体を含んでいても良い。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧であるトランジスタ６１６を実現することができる。そして、上記構成を有するトランジスタ６１６をスイッチング素子として用いることで、通常のシリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、液晶素子６１８に蓄積された電荷のリークを防ぐことができる。
【０１９７】
オフ電流の極めて小さいトランジスタ６１６を用いることで、液晶素子６１８に与えられる電圧が保持される期間を長く確保することができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部６０に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部６０への画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば、上述したような、ｉ型または実質的にｉ型である酸化物半導体膜を活性層として用いたトランジスタ６１６を用いることで、画像信号の書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることができる。そして、画像信号が書き込まれる間隔を長くすればするほど、より消費電力を低減することができる。
【０１９８】
また、画像信号の電位をより長い期間に渡って保持することができるため、画像信号の電位を保持するために、液晶素子６１８に容量素子６１７を接続しなくても、表示される画質が低下するのを防ぐことができる。よって、容量素子６１７を設けずとも、或いは容量素子６１７のサイズを小さく抑えても、開口率を高めることができるため、液晶表示装置の消費電力を低減させることができる。
【０１９９】
また、画像信号の電位の極性を、対向電極の電位を基準として反転させる反転駆動を行うことで、焼き付きと呼ばれる液晶の劣化を防ぐことができる。しかし、反転駆動を行うと、画像信号の極性が変化する際に信号線に与えられる電位の変化が大きくなるため、スイッチング素子として機能するトランジスタ６１６のソース電極とドレイン電極の電位差が大きくなる。よって、トランジスタ６１６は、しきい値電圧がシフトするなどの特性劣化が生じやすい。また、液晶素子６１８に保持されている電圧を維持するために、ソース電極とドレイン電極の電位差が大きくても、オフ電流が低いことが要求される。本発明の一態様では、トランジスタ６１６に、シリコンまたはゲルマニウムよりもバンドギャップが大きく、真性キャリア密度が低い酸化物半導体などの半導体を用いているので、トランジスタ６１６の耐圧性を高め、オフ電流を著しく低くすることができる。よって、通常のシリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、トランジスタ６１６の劣化を防ぎ、液晶素子６１８に保持されている電圧を維持することができる。
【０２００】
なお、図１５（Ｂ）乃至１５（Ｄ）では、画素６１５において、一のトランジスタ６１６をスイッチング素子として用いている場合について示しているが、本発明はこの構成に限定されない。一のスイッチング素子として機能する複数のトランジスタを用いていても良い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。
【０２０１】
＜走査線駆動回路６１の構成例＞
図１６は、図１５に示す液晶表示装置が有する、走査線駆動回路６１の構成例を示す図である。図１６に示す走査線駆動回路６１は、ｊ個の出力端子を有するシフトレジスタ６１１乃至６１３を有する。なお、シフトレジスタ６１１が有する出力端子のそれぞれは、領域６０１に配設されたｊ本の走査線ＧＬのいずれかに接続され、シフトレジスタ６１２が有する出力端子のそれぞれは、領域６０２に配設されたｊ本の走査線ＧＬのいずれかに接続され、シフトレジスタ６１３が有する出力端子のそれぞれは、領域６０３に配設されたｊ本の走査線ＧＬのいずれかに接続される。すなわち、シフトレジスタ６１１は、領域６０１において選択信号を走査するシフトレジスタであり、シフトレジスタ６１２は、領域６０２において選択信号を走査するシフトレジスタであり、シフトレジスタ６１３は、領域６０３において選択信号を走査するシフトレジスタである。
【０２０２】
具体的に、シフトレジスタ６１１は、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが入力されると、上記パルスに従って、走査線ＧＬ１乃至走査線ＧＬｊに、順次パルスが１／２周期毎にシフトする選択信号を供給する。シフトレジスタ６１２は、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが入力されると、上記パルスに従って、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに、順次パルスが１／２周期毎にシフトする選択信号を供給する。シフトレジスタ６１３は、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが入力されると、上記パルスに従って、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに、順次パルスが１／２周期毎にシフトする選択信号を供給する。
【０２０３】
上述した走査線駆動回路６１の、フルカラー画像表示期間３０１と、モノクロ静止画表示期間３０３の動作例について、図１７を参照して説明する。
【０２０４】
なお、図１７では、走査線駆動回路用クロック信号（ＧＣＫ）、走査線ＧＬ１乃至走査線ＧＬｊに入力される選択信号、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊに入力される選択信号、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに入力される選択信号の、タイミングチャートを示している。
【０２０５】
まず、フルカラー画像表示期間３０１における走査線駆動回路６１の動作について説明する。フルカラー画像表示期間３０１では、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスに従って、第１のサブフレーム期間ＳＦ１が開始する。第１のサブフレーム期間ＳＦ１では、走査線ＧＬ１乃至走査線ＧＬｊに、順次パルスが１／２周期毎にシフトする選択信号が供給される。また、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊにも、順次パルスが１／２周期毎にシフトする選択信号が供給される。また、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊにも、順次パルスが１／２周期毎にシフトする選択信号が供給される。
【０２０６】
そして、再び走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが走査線駆動回路６１に入力されると、上記パルスに従って、第２のサブフレーム期間ＳＦ２が開始する。第２のサブフレーム期間ＳＦ２では、第１のサブフレーム期間ＳＦ１と同様に、走査線ＧＬ１乃至走査線ＧＬｊ、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊ、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに、順次パルスのシフトした選択信号が入力される。
【０２０７】
そして、再び走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが走査線駆動回路６１に入力されると、上記パルスに従って、第３のサブフレーム期間ＳＦ３が開始する。第３のサブフレーム期間ＳＦ３では、第１のサブフレーム期間ＳＦ１と同様に、走査線ＧＬ１乃至走査線ＧＬｊ、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊ、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊに、順次パルスのシフトした選択信号が入力される。
【０２０８】
第１のサブフレーム期間ＳＦ１乃至第３のサブフレーム期間ＳＦ３が終了することで１フレーム期間が終了し、画素部に画像が表示される。
【０２０９】
次いで、モノクロ静止画表示期間３０３における走査線駆動回路６１の動作について説明する。モノクロ静止画表示期間３０３では、画像信号の書き込み期間において、フルカラー画像表示期間３０１における各サブフレーム期間と同様の動作が走査線駆動回路６１で行われる。
【０２１０】
次いで、保持期間では、走査線駆動回路６１への駆動信号及び電源電位の供給を停止する。具体的には、まず、走査線駆動回路用スタートパルス信号（ＧＳＰ）の供給を停止することで、走査線駆動回路６１からの選択信号の出力を停止し、全ての走査線ＧＬにおけるパルスによる選択を終了させる。その後、走査線駆動回路６１への電源電位の供給を停止する。上記方法により、走査線駆動回路６１の動作を停止する際に、走査線駆動回路６１が誤動作するのを防ぐことができる。さらに、上記構成に加えて、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号ＧＣＫ４の走査線駆動回路６１への供給を停止しても良い。
【０２１１】
走査線駆動回路６１への駆動信号または電源電位の供給を停止することで、走査線ＧＬ１乃至走査線ＧＬｊと、走査線ＧＬｊ＋１乃至走査線ＧＬ２ｊと、走査線ＧＬ２ｊ＋１乃至走査線ＧＬ３ｊとには、全てローレベルの電位が与えられる。
【０２１２】
なお、モノクロ動画表示期間３０２については、書き込み期間における走査線駆動回路６１の動作がモノクロ静止画表示期間３０３と同じである。
【０２１３】
本発明の一態様では、オフ電流の極めて小さいトランジスタを画素に用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、モノクロ静止画表示期間３０３では、図１７に示す保持期間を長く確保することができ、フルカラー画像表示期間３０１よりも、走査線駆動回路６１の駆動周波数を低くすることができる。そのため、消費電力を低減することができる液晶表示装置を実現することができる。
【０２１４】
＜信号線駆動回路６２の構成例＞
図１８は、図１５（Ａ）に示す信号線駆動回路６２の構成例を示す図である。図１８に示す信号線駆動回路６２は、第１の出力端子乃至第ｎの出力端子を有するシフトレジスタ６２０と、領域６０１に入力される画像信号（ＤＡＴＡ１）、領域６０２に入力される画像信号（ＤＡＴＡ２）、領域６０３に入力される画像信号（ＤＡＴＡ３）の、信号線ＳＬａ乃至信号線ＳＬｃへの供給を制御するスイッチング素子群６２３とを有する。
【０２１５】
具体的に、スイッチング素子群６２３は、トランジスタ６５ａ１乃至トランジスタ６５ａｎと、トランジスタ６５ｂ１乃至トランジスタ６５ｂｎと、トランジスタ６５ｃ１乃至トランジスタ６５ｃｎとを有している。
【０２１６】
トランジスタ６５ａ１乃至トランジスタ６５ａｎは、その第１端子が、画像信号（ＤＡＴＡ１）を供給する配線に接続されており、その第２端子が信号線ＳＬａ１乃至信号線ＳＬａｎのそれぞれに接続されている。トランジスタ６５ａ１乃至トランジスタ６５ａｎのゲート電極は、シフトレジスタ６２０の第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。
【０２１７】
トランジスタ６５ｂ１乃至トランジスタ６５ｂｎは、その第１端子が、画像信号（ＤＡＴＡ２）を供給する配線に接続されており、その第２端子が信号線ＳＬｂ１乃至信号線ＳＬｂｎのそれぞれに接続されている。トランジスタ６５ｂ１乃至トランジスタ６５ｂｎのゲート電極は、シフトレジスタ６２０の第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。
【０２１８】
トランジスタ６５ｃ１乃至トランジスタ６５ｃｎは、その第１端子が、画像信号（ＤＡＴＡ３）を供給する配線に接続されており、その第２端子が信号線ＳＬｃ１乃至信号線ＳＬｃｎのそれぞれに接続されている。トランジスタ６５ｃ１乃至トランジスタ６５ｃｎのゲート電極は、シフトレジスタ６２０の第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。
【０２１９】
なお、シフトレジスタ６２０は、信号線駆動回路用スタートパルス信号（ＳＳＰ）と、信号線駆動回路用クロック信号（ＳＣＫ）などの駆動信号に従って動作を行い、パルスが順次シフトした信号を第１の出力端子乃至第ｎの出力端子から出力する。上記信号がゲート電極に入力されることで、トランジスタ６５ａ１乃至トランジスタ６５ａｎと、トランジスタ６５ｂ１乃至トランジスタ６５ｂｎと、トランジスタ６５ｃ１乃至トランジスタ６５ｃｎは、順次オンとなる。そして、信号線ＳＬａに画像信号（ＤＡＴＡ１）が入力され、信号線ＳＬｂに画像信号（ＤＡＴＡ２）が入力され、信号線ＳＬｃに画像信号（ＤＡＴＡ３）が入力され、画像が表示される。
【０２２０】
なお、モノクロ静止画表示期間３０３が有する保持期間では、シフトレジスタ６２０への信号線駆動回路用スタートパルス信号（ＳＳＰ）の供給と、画像信号（ＤＡＴＡ１）乃至画像信号（ＤＡＴＡ３）の、信号線駆動回路６２への供給を停止する。具体的には、まず、信号線駆動回路用スタートパルス信号（ＳＳＰ）の供給を停止することで、信号線駆動回路６２における画像信号のサンプリングを停止させる。その後、信号線駆動回路６２への画像信号の供給と、電源電位の供給とを停止する。上記方法により、動作を停止する際に、信号線駆動回路６２が誤動作するのを防ぐことができる。さらに、上記構成に加えて、信号線駆動回路６２への、信号線駆動回路用クロック信号（ＳＣＫ）の供給を停止しても良い。
【０２２１】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０２２２】
（実施の形態３）
本実施の形態では、酸化物半導体を用いたトランジスタの作製方法について説明する。
【０２２３】
まず、図２１（Ａ）に示すように、基板７００の絶縁表面上に、絶縁膜７０１を形成し、絶縁膜７０１上にゲート電極７０２を形成する。
【０２２４】
基板７００として使用することができる基板は透光性を有していれば良く、その他には特に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０２２５】
絶縁膜７０１は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜７０１として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウムなどを用いるのが望ましい。
【０２２６】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。
【０２２７】
ゲート電極７０２の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、マグネシウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
【０２２８】
例えば、二層の積層構造を有するゲート電極７０２として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲート電極７０２としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。
【０２２９】
また、ゲート電極７０２に酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。
【０２３０】
ゲート電極７０２の膜厚は、１０ｎｍ以上４００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下とする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極７０２を形成する。なお、形成されたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２３１】
次いで、図２１（Ｂ）に示すように、ゲート電極７０２上にゲート絶縁膜７０３を形成した後、ゲート絶縁膜７０３上においてゲート電極７０２と重なる位置に、島状の酸化物半導体膜７０４を形成する。
【０２３２】
ゲート絶縁膜７０３は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜７０３は、水分や、水素、酸素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【０２３３】
不純物を除去することにより高純度化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、高純度化された酸化物半導体とゲート絶縁膜７０３との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜（ＧＩ）は、高品質化が要求される。
【０２３４】
例えば、μ波（周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
【０２３５】
もちろん、ゲート絶縁膜７０３として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０２３６】
バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜７０３を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜７０３内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。
【０２３７】
例えば、第１のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化珪素膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化珪素膜（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁膜７０３としても良い。ゲート絶縁膜７０３の膜厚は、トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎｍ程度でもよい。
【０２３８】
本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜７０３を形成する。
【０２３９】
なお、ゲート絶縁膜７０３は後に形成される酸化物半導体と接する。酸化物半導体は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜７０３は水素、水酸基および水分が含まれないことが望ましい。ゲート絶縁膜７０３に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極７０２が形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
【０２４０】
ゲート絶縁膜７０３上に形成した酸化物半導体膜を所望の形状に加工し、島状の酸化物半導体膜を形成する。上記酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、さらに好ましくは３ｎｍ以上２０ｎｍ以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。
【０２４１】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜７０３の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【０２４２】
酸化物半導体膜には、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０２４３】
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及びＧａを含有する酸化物半導体である。酸化物半導体膜をｉ型（真性）とするため、後に説明する脱水化または脱水素化と、酸化物半導体膜への酸素の供与による酸素欠損の低減は、有効である。
【０２４４】
本実施の形態では、酸化物半導体膜としてＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いて、スパッタ法により膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物半導体膜を成膜する。
【０２４５】
酸化物半導体膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ層を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。
【０２４６】
また、酸化物半導体膜としてＩｎ−Ｚｎ系酸化物の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１から１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１から１：４）、好ましくはＩｎ：Ｚｎ＝２０：１から１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１から１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１から１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２から３：４）とする。例えば、Ｉｎ−Ｚｎ系酸化物半導体層の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【０２４７】
また、酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高いターゲットを用いることにより、成膜した酸化物半導体膜を緻密な膜とすることができる。
【０２４８】
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板７００上に酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０２４９】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源電力０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。
【０２５０】
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜７０３までが形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に行われる絶縁膜７０７の成膜前に、導電膜７０５、導電膜７０６まで形成した基板７００にも同様に行ってもよい。
【０２５１】
なお、島状の酸化物半導体膜７０４を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０２５２】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０２５３】
ウェットエッチングに用いるエッチング液として、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。
【０２５４】
島状の酸化物半導体膜７０４を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２５５】
なお、次工程の導電膜を形成する前に逆スパッタを行い、島状の酸化物半導体膜７０４及びゲート絶縁膜７０３の表面に付着しているレジスト残渣などを除去することが好ましい。
【０２５６】
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素（水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）するために、島状の酸化物半導体膜７０４に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、島状の酸化物半導体膜７０４に加熱処理を施す。
【０２５７】
島状の酸化物半導体膜７０４に加熱処理を施すことで、島状の酸化物半導体膜７０４中の水分または水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【０２５８】
本実施の形態では、加熱処理装置の一つである電気炉を用いる。
【０２５９】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０２６０】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２６１】
以上の工程により、島状の酸化物半導体膜７０４中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移点以下の加熱処理で、水素に起因するキャリアが少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる上記加熱処理は、酸化物半導体膜の成膜以降であれば、いつでも行うことができる。
【０２６２】
なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にｃ軸配向した単結晶体であることが好ましい。また、単結晶体でなくともチャネル形成領域で各結晶のａｂ面が一致するか、ａ軸、或いは、ｂ軸が全てにおいて一致し、かつ、酸化物半導体膜の表面に対して略垂直にｃ軸配向した多結晶体又は単結晶であることが好ましい。なお、酸化物半導体膜が形成される層の表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、酸化物半導体膜が形成される層の表面は、可能な限り平坦であることが望まれる。具体的には、酸化物半導体膜が形成される層の表面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下のとするとよい。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
【０２６３】
次いで、図２１（Ｃ）に示すように、ソース電極、ドレイン電極として機能する導電膜７０５、導電膜７０６と、上記導電膜７０５、導電膜７０６、及び島状の酸化物半導体膜７０４上に、絶縁膜７０７を形成する。
【０２６４】
導電膜７０５、導電膜７０６は、島状の酸化物半導体膜７０４を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、形成することができる。
【０２６５】
導電膜７０５及び導電膜７０６は、島状の酸化物半導体膜７０４に接している。導電膜７０５、導電膜７０６となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、ネオジム、スカンジウム、マグネシウム等から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。
【０２６６】
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する３層構造などが挙げられる。
【０２６７】
また、導電膜７０５、導電膜７０６となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金または金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
【０２６８】
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０２６９】
なお、導電膜のエッチングの際に、島状の酸化物半導体膜７０４がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体膜７０４の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。
【０２７０】
本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素を含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすることができる。アンモニア過水を含む溶液は、具体的には、３１重量％過酸化水素水と、２８重量％アンモニア水と、水を、体積比２：１：１で混合した水溶液を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、導電膜をドライエッチングしても良い。
【０２７１】
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０２７２】
なお、絶縁膜７０７を形成する前に、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を島状の酸化物半導体膜７０４に対して行う。このプラズマ処理によって露出している島状の酸化物半導体膜７０４の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０２７３】
絶縁膜７０７は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜７０７に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、島状の酸化物半導体膜７０４のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜７０７はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁膜７０７には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、島状の酸化物半導体膜７０４に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜７０５、導電膜７０６及び島状の酸化物半導体膜７０４と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、島状の酸化物半導体膜７０４内、ゲート絶縁膜７０３内、或いは、島状の酸化物半導体膜７０４と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、島状の酸化物半導体膜７０４に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接島状の酸化物半導体膜７０４に接するのを防ぐことができる。
【０２７４】
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜７０７を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
【０２７５】
なお、絶縁膜７０７を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、導電膜７０５、導電膜７０６を形成する前に、水分または水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を含む絶縁膜７０７が設けられた後に加熱処理が施されることによって、先の加熱処理により、島状の酸化物半導体膜７０４に酸素欠損が発生していたとしても、絶縁膜７０７から島状の酸化物半導体膜７０４に酸素が供与される。そして、島状の酸化物半導体膜７０４に酸素が供与されることで、島状の酸化物半導体膜７０４において、ドナーとなる酸素欠損を低減し、化学量論比を満たすことが可能である。島状の酸化物半導体膜７０４には、化学量論比を超える量の酸素が含まれていることが好ましい。その結果、島状の酸化物半導体膜７０４をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜７０７の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透光性を有する導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、島状の酸化物半導体膜７０４をｉ型に近づけることができる。
【０２７６】
また、酸素雰囲気下で島状の酸化物半導体膜７０４に加熱処理を施すことで、酸化物半導体に酸素を添加し、島状の酸化物半導体膜７０４中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２７７】
或いは、イオン注入法またはイオンドーピング法などを用いて、島状の酸化物半導体膜７０４に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を島状の酸化物半導体膜７０４に添加すれば良い。
【０２７８】
なお、絶縁膜７０７上に導電膜を形成した後、該導電膜をパターニングすることで、島状の酸化物半導体膜７０４と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極７０２、或いは導電膜７０５、導電膜７０６と同様の材料、構造を用いて形成することが可能である。
【０２７９】
バックゲート電極の膜厚は、１０ｎｍ以上４００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下とする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）することで、バックゲート電極を形成すると良い。
【０２８０】
以上の工程により、トランジスタ７０８が形成される。
【０２８１】
トランジスタ７０８は、ゲート電極７０２と、ゲート電極７０２上のゲート絶縁膜７０３と、ゲート絶縁膜７０３上においてゲート電極７０２と重なっている島状の酸化物半導体膜７０４と、島状の酸化物半導体膜７０４上に形成された一対の導電膜７０５または導電膜７０６とを有する。さらに、トランジスタ７０８は、絶縁膜７０７を、その構成要素に含めても良い。図２１（Ｃ）に示すトランジスタ７０８は、導電膜７０５と導電膜７０６の間において、島状の酸化物半導体膜７０４の一部がエッチングされたチャネルエッチ構造である。
【０２８２】
なお、トランジスタ７０８はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極７０２を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
【０２８３】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２８４】
（実施の形態４）
本実施の形態では、トランジスタの構成例について説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、本実施の形態での繰り返しの説明は省略する。なお、同じ箇所の詳細な説明も省略する。
【０２８５】
図２２（Ａ）に示すトランジスタ２４５０は、基板２４００上にゲート電極２４０１が形成され、ゲート電極２４０１上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、酸化物半導体膜２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に絶縁膜２４０７が形成されている。また、絶縁膜２４０７上に保護絶縁膜２４０９を形成してもよい。トランジスタ２４５０は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。
【０２８６】
図２２（Ｂ）に示すトランジスタ２４６０は、基板２４００上にゲート電極２４０１が形成され、ゲート電極２４０１上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３上にチャネル保護層２４０６が形成され、チャネル保護層２４０６及び酸化物半導体膜２４０３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に保護絶縁膜２４０９を形成してもよい。トランジスタ２４６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。チャネル保護層２４０６は、他の絶縁膜と同様の材料及び方法を用いて形成することができる。
【０２８７】
図２２（Ｃ）に示すトランジスタ２４７０は、基板２４００上に下地膜２４３６が形成され、下地膜２４３６上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３、及び下地膜２４３６上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成され、酸化物半導体膜２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上にゲート電極２４０１が形成されている。また、ゲート電極２４０１上に保護絶縁膜２４０９を形成してもよい。トランジスタ２４７０は、トップゲート構造のトランジスタの一つである。
【０２８８】
図２２（Ｄ）に示すトランジスタ２４８０は、基板２４００上に、第１のゲート電極２４１１が形成され、第１のゲート電極２４１１上に第１のゲート絶縁膜２４１３が形成され、第１のゲート絶縁膜２４１３上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３、及び第１のゲート絶縁膜２４１３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、酸化物半導体膜２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に第２のゲート絶縁膜２４１４が形成され、第２のゲート絶縁膜２４１４上に第２のゲート電極２４１２が形成されている。また、第２のゲート電極２４１２上に保護絶縁膜２４０９を形成してもよい。
【０２８９】
トランジスタ２４８０は、トランジスタ２４５０とトランジスタ２４７０を併せた構造を有している。第１のゲート電極２４１１と第２のゲート電極２４１２を電気的に接続して一つのゲート電極として機能させることができる。また、第１のゲート電極２４１１と第２のゲート電極２４１２のうち、どちらか一方を単にゲート電極と呼び、他方をバックゲート電極と呼ぶことがある。
【０２９０】
バックゲート電極の電位を変化させることで、トランジスタのしきい値電圧を変化させることができる。バックゲート電極は、酸化物半導体膜２４０３のチャネル形成領域と重なるように形成する。バックゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられる状態であっても良い。後者の場合、バックゲート電極には、ゲート電極と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与えられていても良い。バックゲート電極に与える電位の高さを制御することで、トランジスタ２４８０のしきい値電圧を制御することができる。
【０２９１】
また、バックゲート電極により酸化物半導体膜２４０３を覆うことで、バックゲート電極側から酸化物半導体膜２４０３に光が入射するのを防ぐことができる。よって、酸化物半導体膜２４０３の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。
【０２９２】
酸化物半導体膜２４０３に接する絶縁膜（本実施の形態においては、ゲート絶縁膜２４０２、絶縁膜２４０７、チャネル保護層２４０６、下地膜２４３６、第１のゲート絶縁膜２４１３、第２のゲート絶縁膜２４１４が相当する。）は、第１３族元素および酸素を含む絶縁材料を用いることが好ましい。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体膜に接する絶縁膜に用いることで、酸化物半導体膜との界面の状態を良好に保つことができる。
【０２９３】
第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
【０２９４】
例えば、ガリウムを含有する酸化物半導体膜に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体膜と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体膜と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体膜と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体膜の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防止という点においても好ましい。
【０２９５】
また、酸化物半導体膜２４０３に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
【０２９６】
例えば、酸化物半導体膜２４０３に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２９７】
また、酸化物半導体膜２４０３に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２９８】
また、酸化物半導体膜２４０３に接する絶縁膜として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
【０２９９】
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体膜が接することにより、絶縁膜中の過剰な酸素が酸化物半導体膜に供給され、酸化物半導体膜中、または酸化物半導体膜と絶縁膜の界面における酸素欠損を低減し、酸化物半導体膜をｉ型またはｉ型に限りなく近い酸化物半導体とすることができる。
【０３００】
なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体膜２４０３に接する絶縁膜のうち、上層に位置する絶縁膜または下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体膜２４０３に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体膜２４０３を挟む構成とすることで、上記効果をより高めることができる。
【０３０１】
また、酸化物半導体膜２４０３の上層または下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。
【０３０２】
また、酸化物半導体膜２４０３に接する絶縁膜は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体膜２４０３の上層に組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、酸化物半導体膜２４０３の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体膜２４０３の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。
【０３０３】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３０４】
（実施の形態５）
本実施の形態では、本発明の一態様に係る液晶表示装置において用いられる、基板の一形態について、図２３と図２４を用いて説明する。
【０３０５】
まず、基板６２００上に、剥離層６２０１を介して、被剥離層６１１６を形成する（図２３（Ａ）参照）。
【０３０６】
基板６２００としては、石英基板、サファイア基板、セラミック基板や、ガラス基板、金属基板などを用いることができる。なお、これら基板は、可撓性を明確に表さない程度に厚みのあるものを使用することで、精度良くトランジスタなどの素子を形成することができる。可撓性を明確に表さない程度とは、通常液晶ディスプレイを作製する際に使用されているガラス基板の弾性率程度、もしくはより弾性率が大きいことを意味する。
【０３０７】
剥離層６２０１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。
【０３０８】
剥離層６２０１が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
【０３０９】
剥離層６２０１が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目として金属酸化物層を形成する。代表的には１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成すると良い。２層目の金属酸化物層の形成は、１層目の金属層上に、酸化物層（例えば酸化シリコンなどの絶縁層として利用できるもの）を形成することで金属層表面に当該金属の酸化物が形成されることを応用しても良い。
【０３１０】
被剥離層６１１６としては、トランジスタや層間絶縁膜、配線、画素電極及び場合に応じて対向電極や遮蔽膜、配向膜など、素子基板として必要な要素が含まれる。これらは、剥離層６２０１上に、通常通り作製することができる。これらの材料、作製方法及び構造などに関しては上記実施の形態において示したものと同様であるため、説明を省略する。このように、トランジスタや電極は公知の材料や方法を用いて精度良く作製することができる。
【０３１１】
次いで、剥離用接着剤６２０３を用いて被剥離層６１１６を仮支持基板６２０２に接着した後、被剥離層６１１６を基板６２００の剥離層６２０１から剥離して転置する（図２３（Ｂ）参照）。これにより被剥離層６１１６は、仮支持基板側に設けられる。なお、本明細書において、作製用基板から仮支持基板に剥離層を転置する工程を転置工程という。
【０３１２】
仮支持基板６２０２は、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板などを用いることができる。また、以降の処理温度に耐えうる耐熱性を有するプラスチック基板を用いても良い。
【０３１３】
また、ここで用いる剥離用接着剤６２０３は、水や溶媒に可溶なものや、紫外線などの照射により可塑化させることが可能であるような、必要時に仮支持基板６２０２と被剥離層６１１６とを分離することが可能な接着剤を用いる。
【０３１４】
なお、仮支持基板６２０２への転置工程は、様々な方法を適宜用いることができる。例えば、剥離層６２０１として、被剥離層６１１６と接する側に金属酸化膜を含む膜を形成した場合は、当該金属酸化膜を結晶化させることにより脆弱化して、被剥離層６１１６を基板６２００から剥離することができる。また、基板６２００と被剥離層６１１６の間に、剥離層６２０１として水素を含む非晶質珪素膜を形成した場合は、レーザ光の照射またはエッチングにより当該水素を含む非晶質珪素膜を除去して、被剥離層６１１６を基板６２００から剥離することができる。また、剥離層６２０１として窒素、酸素や水素等を含む膜（例えば、水素を含む非晶質珪素膜、水素含有合金膜、酸素含有合金膜など）を用いた場合には、剥離層６２０１にレーザ光を照射して剥離層６２０１内に含有する窒素、酸素や水素をガスとして放出させ、被剥離層６１１６と基板６２００との分離を促進することができる。他の方法として、剥離層６２０１と被剥離層６１１６との界面に液体を浸透させて基板６２００から被剥離層６１１６を剥離してもよい。剥離層６２０１をタングステンで形成し、アンモニア過水により剥離層６２０１をエッチングしながら剥離を行う方法もある。
【０３１５】
また、上記剥離方法を複数組み合わせることでより容易に転置工程を行うことができる。レーザ光の照射、ガスや溶液などによる剥離層へのエッチング、鋭いナイフやメスなどによる機械的な除去を部分的に行い、剥離層と被剥離層とを剥離しやすい状態にしてから、物理的な力（機械等による）によって剥離を行う工程などがこれに当たる。剥離層６２０１を金属と金属酸化物との積層構造により形成した場合、レーザ光の照射によって形成される溝や鋭いナイフやメスなどによる傷などをきっかけとして、剥離層から物理的に引き剥がすことも容易となる。
【０３１６】
また、これら剥離を行う際に水などの液体をかけながら行ってもよい。
【０３１７】
被剥離層６１１６を基板６２００から分離する方法としては、他に、被剥離層６１１６が形成された基板６２００を、機械的に研磨などを行って除去する方法や、溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによるエッチングで除去する方法等も用いることができる。この場合は、剥離層６２０１を設けなくとも良い。
【０３１８】
続いて、基板６２００から剥離され、露出した剥離層６２０１、若しくは被剥離層６１１６表面に剥離用接着剤６２０３とは異なる接着剤による第１の接着剤層６１１１を用いて転置基板６１１０を接着する（図２３（Ｃ）参照）。
【０３１９】
第１の接着剤層６１１１の材料としては、紫外線硬化型接着剤など光硬化型の接着剤、反応硬化型接着剤、熱硬化型接着剤、または嫌気型接着剤など各種硬化型接着剤を用いることができる。
【０３２０】
転置基板６１１０としては、じん性が大きい各種基板を用い、例えば、有機樹脂のフィルムや金属基板などを好適に使用することができる。じん性の大きい基板は耐衝撃性に優れ、破損し難い基板である。有機樹脂のフィルムは軽量であり、また、金属基板も薄いものは軽量であることから、通常のガラス基板を使用する場合と比較して、大幅な軽量化が可能となる。このような基板を用いることによって、軽く、破損しにくい液晶表示装置を作製することができるようになる。
【０３２１】
透過型もしくは半透過型の液晶表示装置の場合には、転置基板６１１０としては、じん性が大きく且つ可視光に対する透光性を有する基板を用いれば良い。このような基板を構成する材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）又はポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、アクリル樹脂、ポリアクリルニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂（ＰＣ）、ポリエーテルスルフォン樹脂（ＰＥＳ）、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂等などが挙げられる。これら有機樹脂からなる基板は、じん性が大きいことから、耐衝撃性にも優れ、破損しにくい基板である。また、これら有機樹脂のフィルムは軽量であることから、通常のガラス基板と比較して、非常に軽量化された液晶表示装置を作製することが可能となる。また、この場合、転置基板６１１０は、少なくとも各画素の光が透過する領域と重なる部分に開口が設けられた金属板６２０６をさらに備えることが好ましい構成である。この構成とすることによって、寸法変化を抑制しながらじん性が大きく、耐衝撃性が高く破損しにくい転置基板６１１０を構成できる。さらに、金属板６２０６の厚さを薄くすることで、従来のガラス基板よりも軽い転置基板６１１０を構成できる。このような基板を用いることによって、軽く、破損しにくい液晶表示装置を作製することができるようになる。（図２３（Ｄ）参照）。
【０３２２】
図２４（Ａ）は液晶表示装置における上面図の一例である。図２４（Ａ）のように、第１の配線層６２１０と第２の配線層６２１１とが交差し、第１の配線層６２１０と第２の配線層６２１１に囲まれた領域が光の透過する領域６２１２である液晶表示装置の場合、図２４（Ｂ）のように、第１の配線層６２１０及び第２の配線層６２１１と重なる部分が残り、碁盤の目状に開口が設けられた金属板６２０６を用いれば良い。図２４（Ｃ）に示すように、このような金属板６２０６を貼り合わせて用いることにより、有機樹脂からなる基板を用いたことによる合わせ精度の悪化や基板の伸びによる寸法変化を抑制することができる。なお、偏光板（図示せず）が必要な場合には、転置基板６１１０と金属板６２０６の間に設けても、金属板６２０６のさらに外側に設けても良い。偏光板はあらかじめ金属板６２０６に貼り付けられていても良い。なお、軽量化の観点からは、金属板６２０６として上記寸法安定化の効果を奏する範囲内において薄い基板を採用することが好ましい。
【０３２３】
その後、被剥離層６１１６から仮支持基板６２０２を分離する。剥離用接着剤６２０３は必要時に仮支持基板６２０２と被剥離層６１１６とを分離することが可能な材料で形成されているので、当該材料に合った方法により仮支持基板６２０２を分離すれば良い。なお、バックライトは図面矢印のように照射される（図２３（Ｅ）参照）。
【０３２４】
以上により、トランジスタから画素電極までが形成された被剥離層６１１６（必要に応じて対向電極、遮蔽膜、配向膜などが設けられていても良い）を転置基板６１１０上に作製することができ、軽量かつ耐衝撃性の高い素子基板を作製することができる。
【０３２５】
＜変形例＞
上述した構成を有する液晶表示装置は、本発明の一態様であり、当液晶表示装置と異なる構成を備える以下の液晶表示装置も、本発明に含まれる。上述の転置工程（図２３（Ｂ））の後、転置基板６１１０を貼り付ける前に、露出した剥離層６２０１、若しくは被剥離層６１１６表面に、金属板６２０６を貼り付けても良い（図２３（Ｃ’）参照）。この場合、金属板６２０６からの汚染物質が、被剥離層６１１６におけるトランジスタの特性に悪影響を及ぼすことを防ぐため、バリア層６２０７を間に設けると良い。バリア層６２０７を設ける場合は、露出した剥離層６２０１、若しくは被剥離層６１１６表面にバリア層６２０７を設けてから、金属板６２０６を貼り付ければ良い。バリア層６２０７は無機材料や有機材料などにより形成すれば良く、代表的には窒化シリコンなどが挙げられるが、トランジスタの汚染を防止することができれば、これらに限られることはない。バリア層は透光性を有する材料で形成するか、もしくは透光性を有する程度に薄い膜とするなど、少なくとも可視光に対する透光性を有するように作製する。なお、金属板６２０６は、剥離用接着剤６２０３とは異なる接着剤を用いて第２の接着剤層（図示せず）を形成し、接着すればよい。
【０３２６】
この後、第１の接着剤層６１１１を金属板６２０６表面に形成し、転置基板６１１０を貼り付け（図２３（Ｄ’））、被剥離層６１１６から仮支持基板６２０２を分離する（図２３（Ｅ’））ことにより、軽量且つ耐衝撃性の高い素子基板を作製することができる。なお、バックライトからは、図面矢印のように光が照射される。
【０３２７】
このように作製した軽量かつ耐衝撃性の高い素子基板と、対向基板とを液晶層を間に挟持させてシール材で固着することによって、軽量かつ耐衝撃性の高い液晶表示装置を作製することができる。対向基板としては、じん性が大きく、可視光に対する透光性を有する基板（転置基板６１１０に用いることが可能なプラスチック基板と同様のもの）を用いることができる。必要に応じてこれに偏光板、遮蔽膜や対向電極及び配向膜が設けられていても良い。液晶層を形成する方法としては、従来同様ディスペンサ法や注入法などを適用することができる。
【０３２８】
以上のように作製された軽量かつ耐衝撃性の高い液晶表示装置は、トランジスタなどの微細な素子の作製を、寸法安定性が比較的良好なガラス基板上などで行うことができ、また、従来どおりの作製方法の適用が可能であることから、微細な素子であっても精度良く形成することができる。このため、耐衝撃性を有しながらも、高精細で高品質な画像を提供でき、且つ軽量な液晶表示装置を提供することが可能となる。
【０３２９】
さらに、上記のように作製した液晶表示装置は、可撓性を有せしめることも可能である。
【０３３０】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０３３１】
（実施の形態６）
次いで、本発明の一態様に係る液晶表示装置のパネルついて、図２５を用いて説明する。図２５（Ａ）は、基板４００１と対向基板４００６とをシール材４００５によって接着させたパネルの上面図であり、図２５（Ｂ）は、図２５（Ａ）の破線Ａ−Ａ’における断面図に相当する。
【０３３２】
基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むように、シール材４００５が設けられている。また、画素部４００２、走査線駆動回路４００４の上に対向基板４００６が設けられている。よって、画素部４００２と走査線駆動回路４００４は、基板４００１とシール材４００５と対向基板４００６とによって、液晶４００７と共に封止されている。
【０３３３】
また、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、信号線駆動回路４００３が形成された基板４０２１が、実装されている。図２５では、信号線駆動回路４００３に含まれるトランジスタ４００９を例示している。
【０３３４】
また、基板４００１上に設けられた画素部４００２、走査線駆動回路４００４は、トランジスタを複数有している。図２５（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０、トランジスタ４０２２を例示している。トランジスタ４０１０、トランジスタ４０２２は、酸化物半導体をチャネル形成領域に含んでいる。そして、対向基板４００６に形成されている遮蔽膜４０４０は、トランジスタ４０１０、トランジスタ４０２２と重なっている。トランジスタ４０１０、トランジスタ４０２２を遮光することで、酸化物半導体の光による劣化を防ぎ、トランジスタ４０１０、トランジスタ４０２２のしきい値電圧がシフトするなどの特性の劣化を防ぐことができる。
【０３３５】
また、液晶素子４０１１が有する画素電極４０３０は、反射電極４０３２及び透明電極４０３３を有し、トランジスタ４０１０と電気的に接続されている。そして、液晶素子４０１１の対向電極４０３１は、対向基板４００６に形成されている。画素電極４０３０と対向電極４０３１と液晶４００７とが重なっている部分が、液晶素子４０１１に相当する。
【０３３６】
また、スペーサ４０３５が、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお、図２５（Ｂ）では、スペーサ４０３５が、絶縁膜をパターニングすることで形成されている場合を例示しているが、球状スペーサを用いていても良い。
【０３３７】
また、信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２に与えられる各種信号及び電位は、配線４０１４及び配線４０１５を介して、接続端子４０１６から供給されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０３３８】
なお、基板４００１、対向基板４００６、基板４０２１には、ガラス、セラミックス、プラスチックを用いることができる。プラスチックには、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムなどが含まれる。また、アルミニウムホイルをＰＶＦフィルムで挟んだ構造のシートを用いることもできる。
【０３３９】
但し、液晶素子４０１１からの光の取り出し方向に位置する基板には、ガラス板、プラスチック、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０３４０】
図２６は、本発明の一態様に係る液晶表示装置の構造を示す、斜視図の一例である。図２６に示す液晶表示装置は、画素部を有するパネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライトパネル１６０７と、回路基板１６０８と、信号線駆動回路の形成された基板１６１１とを有している。
【０３４１】
パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライトパネル１６０７とは、順に積層されている。バックライトパネル１６０７は、複数の光源で構成されたバックライト１６１２を有している。導光板１６０５内部に拡散されたバックライト１６１２からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によって、パネル１６０１に照射される。
【０３４２】
なお、本実施の形態では、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１６０５とパネル１６０１の間に設けられていれば良い。よって、プリズムシート１６０３よりもパネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い。
【０３４３】
またプリズムシート１６０３は、図２６に示した断面が鋸歯状の形状に限定されず、導光板１６０５からの光をパネル１６０１側に集光できる形状を有していれば良い。
【０３４４】
回路基板１６０８には、パネル１６０１に入力される各種信号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして、図２６では、回路基板１６０８とパネル１６０１とが、ＣＯＦテープ１６０９を介して接続されている。また、信号線駆動回路の形成された基板１６１１が、ＣＯＦ（Ｃｈｉｐ ＯＮ Ｆｉｌｍ）法を用いてＣＯＦテープ１６０９に接続されている。
【０３４５】
図２６では、バックライト１６１２の駆動を制御する制御系の回路が回路基板１６０８に設けられており、該制御系の回路とバックライトパネル１６０７とがＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制御系の回路はパネル１６０１に形成されていても良く、この場合はパネル１６０１とバックライトパネル１６０７とがＦＰＣなどにより接続されるようにする。
【０３４６】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３４７】
（実施の形態７）
本実施の形態では、本発明の一態様に係る液晶表示装置の画素構成の一例について、図２７乃至図２９を用いて説明する。図２７（Ａ）は液晶表示装置に用いられる画素部の平面図であり、１画素分の画素を示している。図２７（Ｂ）は図２７（Ａ）の線Ｙ１−Ｙ２、及び線Ｚ１−Ｚ２における断面図である。
【０３４８】
図２７（Ａ）において、複数のソース配線（ソース電極又はドレイン電極５０５ａを含む）が互いに平行（図中上下方向に延伸）かつ互いに離間した状態で配置されている。複数のゲート配線（ゲート電極５０１を含む）は、ソース配線に略直交する方向（図中左右方向）に延伸し、かつ互いに離間するように配置されている。容量配線５０８は、複数のゲート配線それぞれに隣接する位置に配置されており、ゲート配線に概略平行な方向、つまり、ソース配線に概略直交する方向（図中左右方向）に延伸している。
【０３４９】
図２７（Ａ）（Ｂ）の液晶表示装置は、半透過型液晶表示装置であり、画素領域は反射領域５９８及び透過領域５９９で構成されている。反射領域５９８では透明電極５４６上に画素電極として反射電極５４７が積層され、透過領域５９９では画素電極として透明電極５４６のみが形成されている。なお、図２７（Ａ）（Ｂ）では、層間膜５１３上に、透明電極５４６、反射電極５４７の順に積層する例を示したが、層間膜５１３上に、反射電極５４７、透明電極５４６の順に積層する構造であってもよい。トランジスタ５５０上には絶縁膜５０７、５０９、及び層間膜５１３が設けられ、絶縁膜５０７、５０９、及び層間膜５１３に形成された開口（コンタクトホール）において、透明電極５４６及び反射電極５４７はトランジスタ５５０と電気的に接続されている。
【０３５０】
図２７（Ｂ）に示すように、第２の基板５４２には共通電極（対向電極ともいう）５４８が形成され、第１の基板５４１上の透明電極５４６及び反射電極５４７と、液晶層５４４を介して対向している。なお、図２７（Ａ）（Ｂ）の液晶表示装置では、透明電極５４６及び反射電極５４７と液晶層５４４との間に配向膜５６０ａが設けられ、共通電極５４８と液晶層５４４との間には配向膜５６０ｂが設けられている。配向膜５６０ａ、５６０ｂは、液晶の配向を制御する機能を有する絶縁層であり、液晶材料によっては設けなくてもよい。
【０３５１】
トランジスタ５５０は、ボトムゲート構造の逆スタガ型トランジスタの例であり、ゲート電極５０１、ゲート絶縁膜５０２、酸化物半導体膜５０３、ソース電極又はドレイン電極５０５ａ、及びソース電極又はドレイン電極５０５ｂを含む。また、ゲート電極５０１と同工程で形成された容量配線５０８、ゲート絶縁膜５０２、及びソース電極又はドレイン電極５０５ａ、５０５ｂと同工程で形成された導電層５４９が積層し、容量を形成している。なお、容量配線５０８を覆うように、アルミニウム（Ａｌ）や銀（Ａｇ）などの反射導電膜で形成される反射電極５４７を形成することが好ましい。
【０３５２】
また、反射電極５４７をトランジスタ５５０を覆うように形成することで、第２の基板５４２側から入射した光が酸化物半導体膜５０３に届かないようにし、酸化物半導体の光による劣化を防ぎ、トランジスタ５５０のしきい値電圧がシフトするなどの特性の劣化を防ぐことができる。なお、トランジスタ５５０は、ボトムゲート構造のトランジスタであるため、ゲート電極５０１に遮光性の導電材料を用いることで、第１の基板５４１側から入射した光を遮光することができる。
【０３５３】
本実施の形態における半透過型液晶表示装置は、トランジスタ５５０のオンオフ制御によって、透過領域５９９における動画のカラー表示と、反射領域５９８における静止画のモノクロ（白黒）表示を行うことができる。
【０３５４】
透過領域５９９においては、第１の基板５４１側に設けられたバックライトからの入射光によって表示を行うことができる。一方、反射領域５９８においては、第２の基板５４２側から入射した外光を反射電極５４７によって反射することで表示を行うことができる。
【０３５５】
図２８は、図２７とは異なり、トランジスタ５５０を反射電極５４７が覆っていない液晶表示装置の例を示している。また、図２８に示す液晶表示装置では、トランジスタ５５０が有する酸化物半導体膜５０３を覆って、遮蔽膜５５５が形成されている。遮蔽膜５５５を設けることにより、反射電極５４７がトランジスタ５５０を覆わない構成とした場合でも、第２の基板５４２側から入射した光による酸化物半導体の劣化を防ぐことができる。
【０３５６】
遮蔽膜５５５は、遮光性を有する材料であればよく、ゲート電極、ソース電極またはドレイン電極、反射電極などと同様の材料及び方法で形成することができる。遮蔽膜５５５を遮光性及び導電性を有する材料を用いて形成し、バックゲート電極として機能させてもよい。
【０３５７】
次に、液晶表示装置において、反射電極５４７に凹凸を形成する例を図２９に示す。図２９は、反射領域５９８において、層間膜５１３表面を凹凸形状とすることで反射電極５４７に凹凸形状を形成する例である。層間膜５１３表面の凹凸形状は、選択的にエッチング加工を行うことで形成すればよい。例えば感光性の有機樹脂にフォトリソグラフィ工程を行って凹凸形状を有する層間膜５１３を形成することができる。
【０３５８】
図２９に示すように、反射電極５４７表面に凹凸を有すると、入射した外光を乱反射させ、より良好な表示を行うことができる。よって、表示における視認性が向上する。
【０３５９】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３６０】
（実施の形態８）
本実施の形態では、他の実施の形態に示した作製方法を用いてトランジスタ９５１、及びバックゲート電極を有するトランジスタ９５２の２種類のトランジスタを作製し、光負バイアス試験前後でのしきい値電圧（Ｖｔｈ）変化量を評価した結果を示す。
【０３６１】
まず、図３０（Ａ）を用いてトランジスタ９５１の積層構成及び作製方法について説明する。基板９００上に、下地膜９３６として、ＣＶＤ法により窒化シリコン膜（厚さ２００ｎｍ）と酸化窒化シリコン膜（厚さ４００ｎｍ）の積層膜を形成した。次に、下地膜９３６上に、スパッタ法により窒化タンタル膜（厚さ３０ｎｍ）と、タングステン膜（厚さ１００ｎｍ）の積層膜を成膜し、選択的にエッチングしてゲート電極９０１を形成した。
【０３６２】
次に、ゲート電極９０１上に、ゲート絶縁膜９０２として、高密度プラズマＣＶＤ法により酸化窒化シリコン膜（厚さ３０ｎｍ）を形成した。
【０３６３】
次に、ゲート絶縁膜９０２上に、スパッタ法によりＩｎ−Ｇａ−Ｚｎ系酸化物半導体ターゲットを用いて、酸化物半導体膜（厚さ３０ｎｍ）を形成した。続いて、酸化物半導体膜を選択的にエッチングし、島状の酸化物半導体膜９０３を形成した。
【０３６４】
次に、窒素雰囲気下、４５０℃で６０分間の第１の加熱処理を行った。
【０３６５】
次に、酸化物半導体膜９０３上にチタン膜（厚さ１００ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、及びチタン膜（厚さ１００ｎｍ）の積層膜をスパッタ法により成膜し、選択的にエッチングしてソース電極９０５ａ及びドレイン電極９０５ｂを形成した。
【０３６６】
次に、窒素雰囲気下、３００℃で６０分間の第２の加熱処理を行った。
【０３６７】
次に、酸化物半導体膜９０３の一部に接し、ソース電極９０５ａ及びドレイン電極９０５ｂ上に、絶縁膜９０７としてスパッタ法により酸化シリコン膜を形成し、絶縁膜９０７上に、絶縁膜９０８として、ポリイミド樹脂層（厚さ１．５μｍ）を形成した。
【０３６８】
次に、窒素雰囲気下、２５０℃で６０分間の第３の加熱処理を行った。
【０３６９】
次に、絶縁膜９０８上に絶縁膜９０９として、ポリイミド樹脂層（厚さ２．０μｍ）を形成した。
【０３７０】
次に、窒素雰囲気下、２５０℃で６０分間の第４の加熱処理を行った。
【０３７１】
図３０（Ｂ）に示すトランジスタ９５２は、トランジスタ９５１と同様に作製することができる。なお、トランジスタ９５１とは、絶縁膜９０８と絶縁膜９０９の間にバックゲート電極９１２が形成されている点が異なる。バックゲート電極９１２は、絶縁膜９０８上に、チタン膜（厚さ１００ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、及びチタン膜（厚さ１００ｎｍ）の積層膜をスパッタ法により成膜し、選択的にエッチングすることで形成した。バックゲート電極９１２は、ソース電極９０５ａと電気的に接続させた。
【０３７２】
また、トランジスタ９５１及びトランジスタ９５２とも、チャネル長は３μｍ、チャネル幅は２０μｍとした。
【０３７３】
続いて、本実施の形態で作製したトランジスタ９５１及びトランジスタ９５２に対して行った光負バイアス試験について説明する。
【０３７４】
光負バイアス試験は加速試験の一種であり、光が照射されている環境下におけるトランジスタの特性変化を、短時間で評価することができる。特に、光負バイアス試験におけるトランジスタのＶｔｈの変化量は、信頼性を調べるための重要な指標となる。光負バイアス試験において、Ｖｔｈの変化量が少ないほど、信頼性が高いトランジスタであるといえる。光負バイアス試験の前後におけるＶｔｈの変化量は、１Ｖ以下が好ましく、０．５Ｖ以下がさらに好ましい。
【０３７５】
具体的には、光負バイアス試験は、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、トランジスタのソース電極及びドレイン電極を同電位とし、光を照射しながら、ゲート電極にソース電極及びドレイン電極よりも低い電位を一定時間印加することで行う。
【０３７６】
光負バイアス試験のストレス強度は、光照射条件、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間により決定することができる。ゲート絶縁膜に加えられる電界強度は、ソース電極及びドレイン電極を同電位とし、ゲート電極と、ソース電極及びドレイン電極との電位差をゲート絶縁膜の厚さで除して決定される。例えば、厚さが１００ｎｍのゲート絶縁膜に印加する電界強度を２ＭＶ／ｃｍとしたい場合は、電位差を２０Ｖとすればよい。
【０３７７】
なお、光が照射されている環境下において、ソース電極及びドレイン電極の電位よりも高い電位をゲート電極に印加して行う試験を光正バイアス試験というが、光正バイアス試験よりも、光負バイアス試験の方が、トランジスタの特性変動が起きやすいため、本実施の形態では光負バイアス試験にて評価している。
【０３７８】
本実施の形態における光負バイアス試験は、基板温度を室温（２５℃）とし、ゲート絶縁膜９０２に印加する電界強度を２ＭＶ／ｃｍとし、光照射及び電界印加時間を１時間として行った。また、光照射の条件は、朝日分光社キセノン光源「ＭＡＸ−３０２」を用いて、ピーク波長４００ｎｍ（半値幅１０ｎｍ）、放射照度３２６μＷ／ｃｍ２とした。
【０３７９】
光負バイアス試験に先立ち、まず、試験対象となるトランジスタの初期特性を測定した。本実施の形態では、基板温度を室温（２５℃）とし、ソース電極とドレイン電極間の電圧（以下、ドレイン電圧またはＶｄという）を３Ｖとし、ソース電極とゲート電極間の電圧（以下、ゲート電圧またはＶｇという）を−５Ｖから＋５Ｖまで変化させた時の、ソース電極とドレイン電極間に流れる電流（以下、ドレイン電流またはＩｄという）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
【０３８０】
次に、絶縁膜９０９側から光照射を開始し、トランジスタのソース電極及びドレイン電極の電位を０Ｖとし、トランジスタのゲート絶縁膜９０２へ印加される電界強度が２ＭＶ／ｃｍとなるようにゲート電極９０１に負の電圧を印加した。ここでは、トランジスタのゲート絶縁膜９０２の厚さが３０ｎｍであるため、ゲート電極９０１に−６Ｖを印加し、そのまま１時間保持した。ここでは印加時間を１時間としたが、目的に応じて適宜時間を変更してもよい。
【０３８１】
次に、電圧の印加を終了し、光を照射したまま、初期特性の測定と同じ条件でＶｇ−Ｉｄ特性を測定し、光負バイアス試験後のＶｇ−Ｉｄ特性を得た。
【０３８２】
ここで、本実施の形態におけるＶｔｈの定義について図３１を例示して説明しておく。図３１の横軸はゲート電圧をリニアスケールで示しており、縦軸はドレイン電流の平方根（以下、√Ｉｄともいう）をリニアスケールで示している。曲線９２１は、Ｖｇ−Ｉｄ特性におけるＩｄの値を平方根で表した曲線（以下、√Ｉｄ曲線ともいう）である。
【０３８３】
まず、測定したＶｇ−Ｉｄ曲線から√Ｉｄ曲線（曲線９２１）を求める。次に、√Ｉｄ曲線上の、√Ｉｄ曲線の微分値が最大になる点の接線９２４を求める。次に、接線９２４を延伸し、接線９２４上でＩｄが０Ａとなる時のＶｇ、すなわち接線９２４のゲート電圧軸切片９２５の値をＶｔｈとして定義する。
【０３８４】
図３２に、光負バイアス試験前後におけるトランジスタ９５１及びトランジスタ９５２のＶｇ−Ｉｄ特性を示す。図３２（Ａ）及び図３２（Ｂ）とも、横軸はゲート電圧（Ｖｇ）で、縦軸はゲート電圧に対するドレイン電流（Ｉｄ）を対数目盛で示している。
【０３８５】
図３２（Ａ）は、光負バイアス試験前後におけるトランジスタ９５１のＶｇ−Ｉｄ特性を示している。初期特性９３１は、光負バイアス試験前のトランジスタ９５１のＶｇ−Ｉｄ特性であり、試験後特性９３２は、光負バイアス試験後のトランジスタ９５１のＶｇ−Ｉｄ特性である。初期特性９３１のＶｔｈは、１．０１Ｖであり、試験後特性９３２のＶｔｈは、０．４４Ｖであった。
【０３８６】
図３２（Ｂ）は、光負バイアス試験前後におけるトランジスタ９５２のＶｇ−Ｉｄ特性を示している。また、図３２（Ｃ）は、図３２（Ｂ）中の部位９４５を拡大した図である。初期特性９４１は、光負バイアス試験前のトランジスタ９５２のＶｇ−Ｉｄ特性であり、試験後特性９４２は、光負バイアス試験後のトランジスタ９５２のＶｇ−Ｉｄ特性である。初期特性９４１のＶｔｈは、１．１６Ｖであり、試験後特性９４２のＶｔｈは、１．１０Ｖであった。なお、トランジスタ９５２のバックゲート電極９１２はソース電極９０５ａと電気的に接続されているため、バックゲート電極９１２とソース電極９０５ａの電位は同電位となる。
【０３８７】
図３２（Ａ）において、試験後特性９３２は、初期特性９３１に比べてＶｔｈがマイナス方向に０．５７Ｖ変化しており、図３２（Ｂ）において、試験後特性９４２は、初期特性９４１に比べてＶｔｈがマイナス方向に０．０６Ｖ変化している。トランジスタ９５１及びトランジスタ９５２とも、Ｖｔｈの変化量は１Ｖ以下であり、信頼性が高いトランジスタであることが確認できる。また、バックゲート電極９１２を設けたトランジスタ９５２は、Ｖｔｈの変化量が０．１Ｖ以下であり、トランジスタ９５１よりもさらに信頼性の高いトランジスタであることが確認できる。
【実施例１】
【０３８８】
本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示を行うことができる電子機器を提供することが可能である。或いは、本発明の一態様に係る液晶表示装置を用いることで、低消費電力の電子機器を提供することが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、本発明の一態様に係る液晶表示装置をその構成要素に追加することにより、連続使用時間が長くなるといったメリットも得られる。
【０３８９】
本発明の一態様に係る液晶表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る液晶表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３３に示す。
【０３９０】
図３３（Ａ）は電子書籍であり、筐体７００１、表示部７００２等を有する。本発明の一態様に係る液晶表示装置は、表示部７００２に用いることができる。表示部７００２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な電子書籍、或いは、低消費電力の電子書籍を提供することができる。また、可撓性を有する基板でパネルを作製し、なおかつタッチパネルにも可撓性を持たせることで、液晶表示装置に可撓性を持たせることができるので、フレキシブルかつ軽くて使い勝手の良い電子書籍を提供することができる。
【０３９１】
図３３（Ｂ）は表示装置であり、筐体７０１１、表示部７０１２、支持台７０１３等を有する。本発明の一態様に係る液晶表示装置は、表示部７０１２に用いることができる。表示部７０１２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な表示装置、或いは、低消費電力の表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０３９２】
図３３（Ｃ）は現金自動預け入れ払い機であり、筐体７０２１、表示部７０２２、硬貨投入口７０２３、紙幣投入口７０２４、カード投入口７０２５、通帳投入口７０２６等を有する。本発明の一態様に係る液晶表示装置は、表示部７０２２に用いることができる。表示部７０２２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な現金自動預け入れ払い機、或いは、低消費電力の現金自動預け入れ払い機を提供することができる。
【０３９３】
図３３（Ｄ）は携帯型ゲーム機であり、筐体７０３１、筐体７０３２、表示部７０３３、表示部７０３４、マイクロホン７０３５、スピーカー７０３６、操作キー７０３７、スタイラス７０３８等を有する。本発明の一態様に係る液晶表示装置は、表示部７０３３、表示部７０３４に用いることができる。表示部７０３３、表示部７０３４に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯型ゲーム機、或いは、低消費電力の携帯型ゲーム機を提供することができる。なお、図３３（Ｄ）に示した携帯型ゲーム機は、２つの表示部７０３３と表示部７０３４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０３９４】
図３３（Ｅ）は携帯電話であり、筐体７０４１、表示部７０４２、音声入力部７０４３、音声出力部７０４４、操作キー７０４５、受光部７０４６等を有する。受光部７０４６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る液晶表示装置は、表示部７０４２に用いることができる。表示部７０４２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯電話、或いは、低消費電力の携帯電話を提供することができる。
【０３９５】
図３３（Ｆ）は携帯情報端末であり、筐体７０５１、表示部７０５２、操作キー７０５３等を有する。図３３（Ｆ）に示す携帯情報端末は、モデムが筐体７０５１に内蔵されていても良い。本発明の一態様に係る液晶表示装置は、表示部７０５２に用いることができる。表示部７０５２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯情報端末、或いは、低消費電力の携帯情報端末を提供することができる。
【０３９６】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０３９７】
１０ 画素部
１１ 走査線駆動回路
１２ 信号線駆動回路
１５ 画素
１６ トランジスタ
１７ 容量素子
１８ 液晶素子
２０ パルス出力回路
２１ 端子
２２ 端子
２３ 端子
２４ 端子
２５ 端子
２６ 端子
２７ 端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
５０ トランジスタ
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
６０ 画素部
６１ 走査線駆動回路
６２ 信号線駆動回路
１０１ 領域
１０２ 領域
１０３ 領域
１２０ シフトレジスタ
１２１ トランジスタ
１２３ スイッチング素子群
３０１ フルカラー画像表示期間
３０２ モノクロ動画表示期間
３０３ モノクロ静止画表示期間
３２６ 放射照度
４００ 液晶表示装置
４０１ 画像メモリ
４０２ 画像データ選択回路
４０３ セレクタ
４０４ ＣＰＵ
４０５ コントローラ
４０６ パネル
４０７ バックライト
４０８ バックライト制御回路
４１０ フルカラー画像データ
４１１ モノクロ画像データ
４１２ 画素部
４１３ 信号線駆動回路
４１４ 走査線駆動回路
４２０ 入力装置
４２１ 測光回路
５０１ ゲート電極
５０２ ゲート絶縁膜
５０３ 酸化物半導体膜
５０７ 絶縁膜
５０８ 容量配線
５１３ 層間膜
５４１ 基板
５４２ 基板
５４４ 液晶層
５４６ 透明電極
５４７ 反射電極
５４８ 共通電極
５４９ 導電層
５５０ トランジスタ
５５５ 遮蔽膜
５９８ 反射領域
５９９ 透過領域
６０１ 領域
６０２ 領域
６０３ 領域
６１１ シフトレジスタ
６１２ シフトレジスタ
６１３ シフトレジスタ
６１５ 画素
６１６ トランジスタ
６１７ 容量素子
６１８ 液晶素子
６２０ シフトレジスタ
６２３ スイッチング素子群
７００ 基板
７０１ 絶縁膜
７０２ ゲート電極
７０３ ゲート絶縁膜
７０４ 酸化物半導体膜
７０５ 導電膜
７０６ 導電膜
７０７ 絶縁膜
７０８ トランジスタ
９００ 基板
９０１ ゲート電極
９０２ ゲート絶縁膜
９０３ 酸化物半導体膜
９０７ 絶縁膜
９０８ 絶縁膜
９０９ 絶縁膜
９１２ バックゲート電極
９２１ 曲線
９２４ 接線
９２５ ゲート電圧軸切片
９３１ 初期特性
９３２ 試験後特性
９３６ 下地膜
９４１ 初期特性
９４２ 試験後特性
９４５ 部位
９５１ トランジスタ
９５２ トランジスタ
１６０１ パネル
１６０２ 拡散板
１６０３ プリズムシート
１６０４ 拡散板
１６０５ 導光板
１６０７ バックライトパネル
１６０８ 回路基板
１６０９ ＣＯＦテープ
１６１０ ＦＰＣ
１６１１ 基板
１６１２ バックライト
２４００ 基板
２４０１ ゲート電極
２４０２ ゲート絶縁膜
２４０３ 酸化物半導体膜
２４０６ チャネル保護層
２４０７ 絶縁膜
２４０９ 保護絶縁膜
２４１１ ゲート電極
２４１２ ゲート電極
２４１３ ゲート絶縁膜
２４１４ ゲート絶縁膜
２４３６ 下地膜
２４５０ トランジスタ
２４６０ トランジスタ
２４７０ トランジスタ
２４８０ トランジスタ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 対向基板
４００７ 液晶
４００９ トランジスタ
４０１０ トランジスタ
４０１１ 液晶素子
４０１４ 配線
４０１５ 配線
４０１６ 接続端子
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 基板
４０２２ トランジスタ
４０３０ 画素電極
４０３１ 対向電極
４０３２ 反射電極
４０３３ 透明電極
４０３５ スペーサ
４０４０ 遮蔽膜
６１１０ 転置基板
６１１１ 接着剤層
６１１６ 被剥離層
６２００ 基板
６２０１ 剥離層
６２０２ 仮支持基板
６２０３ 剥離用接着剤
６２０６ 金属板
６２０７ バリア層
６２１０ 配線層
６２１１ 配線層
６２１２ 領域
７００１ 筐体
７００２ 表示部
７０１１ 筐体
７０１２ 表示部
７０１３ 支持台
７０２１ 筐体
７０２２ 表示部
７０２３ 硬貨投入口
７０２４ 紙幣投入口
７０２５ カード投入口
７０２６ 通帳投入口
７０３１ 筐体
７０３２ 筐体
７０３３ 表示部
７０３４ 表示部
７０３５ マイクロホン
７０３６ スピーカー
７０３７ 操作キー
７０３８ スタイラス
７０４１ 筐体
７０４２ 表示部
７０４３ 音声入力部
７０４４ 音声出力部
７０４５ 操作キー
７０４６ 受光部
７０５１ 筐体
７０５２ 表示部
７０５３ 操作キー
２４０５ａ ソース電極
２４０５ｂ ドレイン電極
５０５ａ ドレイン電極
５０５ｂ ドレイン電極
５６０ａ 配向膜
５６０ｂ 配向膜
６５ａ１ トランジスタ
６５ａｎ トランジスタ
６５ｂ１ トランジスタ
６５ｂｎ トランジスタ
６５ｃ１ トランジスタ
６５ｃｎ トランジスタ
９０５ａ ソース電極
９０５ｂ ドレイン電極
【特許請求の範囲】
【請求項１】
異なる色相の光を発する複数の光源と、画素部とを有し、
前記画素部は、透明領域及び反射領域を有する画素電極と、
前記画素電極に電気的に接続されたトランジスタを有し、
前記画素部を、複数の領域に分割し、
前記光源の点灯を制御して、前記複数の領域に、それぞれ前記異なる色相の光を供給し、
前記異なる色相の光に応じたフルカラー画像データを、前記トランジスタを介して前記画素電極に重なる液晶層に加えてフルカラー画像の表示を行い、
前記光源を消灯し、モノクロ画像データを、前記トランジスタを介して前記画素電極に重なる前記液晶層に加え、外光を前記反射領域で反射することでモノクロ画像の表示を行うことを特徴とする液晶表示装置。
【請求項２】
請求項１において、
前記トランジスタは、酸化物半導体を含むことを特徴とする液晶表示装置。
【請求項３】
請求項２において、
前記酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ系の酸化物半導体である液晶表示装置。
【請求項４】
請求項２または請求項３において、
前記酸化物半導体の水素濃度は、５×１０１９／ｃｍ３以下である液晶表示装置。
【請求項５】
請求項１乃至請求項４のいずれか１項において、
前記トランジスタのオフ電流密度は、１００ｙＡ／μｍ以下である液晶表示装置。
【請求項１】
異なる色相の光を発する複数の光源と、画素部とを有し、
前記画素部は、透明領域及び反射領域を有する画素電極と、
前記画素電極に電気的に接続されたトランジスタを有し、
前記画素部を、複数の領域に分割し、
前記光源の点灯を制御して、前記複数の領域に、それぞれ前記異なる色相の光を供給し、
前記異なる色相の光に応じたフルカラー画像データを、前記トランジスタを介して前記画素電極に重なる液晶層に加えてフルカラー画像の表示を行い、
前記光源を消灯し、モノクロ画像データを、前記トランジスタを介して前記画素電極に重なる前記液晶層に加え、外光を前記反射領域で反射することでモノクロ画像の表示を行うことを特徴とする液晶表示装置。
【請求項２】
請求項１において、
前記トランジスタは、酸化物半導体を含むことを特徴とする液晶表示装置。
【請求項３】
請求項２において、
前記酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ系の酸化物半導体である液晶表示装置。
【請求項４】
請求項２または請求項３において、
前記酸化物半導体の水素濃度は、５×１０１９／ｃｍ３以下である液晶表示装置。
【請求項５】
請求項１乃至請求項４のいずれか１項において、
前記トランジスタのオフ電流密度は、１００ｙＡ／μｍ以下である液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【公開番号】特開２０１２−３２８０１（Ｐ２０１２−３２８０１Ａ）
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願番号】特願２０１１−１４２９８４（Ｐ２０１１−１４２９８４）
【出願日】平成２３年６月２８日（２０１１．６．２８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願日】平成２３年６月２８日（２０１１．６．２８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]