薄膜トランジスタアレイおよびその製造方法、並びに表示装置
【課題】配線密度を高くしすぎることなく断線を修復することが可能であり、フレキシブル性を持たせる場合に短絡や断線などを抑えることが可能な薄膜トランジスタアレイおよびその製造方法、並びに表示装置を提供する。
【解決手段】第１導電層と、前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を有する絶縁膜と、前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層とを備えた薄膜トランジスタアレイ。
【解決手段】第１導電層と、前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を有する絶縁膜と、前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層とを備えた薄膜トランジスタアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、特にアクティブマトリクス型表示装置に好適な薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）アレイおよびその製造方法、並びにこの薄膜トランジスタアレイを備えた表示装置に関する。
【背景技術】
【０００２】
表示装置に用いられるＴＦＴアレイでは、ガラス基板上に走査線および信号線がマトリクス状に配置され、これら走査線と信号線とによって区画される画素領域に、画素電極が配置されている。また、走査線と信号線との交差部には、スイッチング素子としてのＴＦＴが設けられている。
【０００３】
このようなＴＦＴアレイは、一連のフォトリソグラフィ工程、すなわち、成膜、フォトレジスト塗布、露光、現像、エッチング、およびフォトレジスト剥離の工程を複数回にわたって行うことにより形成される。そのため、例えば走査線および信号線では、膜剥がれや異物によるパターニング不良などが原因で断線が発生することがある。そのような断線は、場合によっては、点状欠陥または線状欠陥を引き起こし、製造歩留まりの低下の原因となるおそれがある。
【０００４】
従来、例えば特許文献１では、配線上にコンタクトホールを形成し、断線が発生した場合には、断線した部分を挟むコンタクトホール二つにわたって導電性ペーストを用いて導電膜を形成し、断線を修復する方法が提案されている。
【０００５】
また、例えば特許文献２では、基板上に格子状に設けられた走査線または補助容量線の少なくとも一部をバイパスできるバイパスパターンを備え、バイパスパターンと断線した配線とをレーザーメルトによって導通させることにより修復する方法が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１９０８５８号公報
【特許文献２】特開２０１１−２２４１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１では、本来必要な配線の隙間に、導電性ペースト膜を設けるためのスペースが必要となっていた。そのため、配線密度が高くなってしまい、短絡などの欠陥が増えるおそれがあるという問題があった。更に、フレキシブル性を持たせる際に導電性ペースト箇所が本来の構造部と比較し短絡、断線などの欠陥が増えるおそれがあった。特許文献２では、フレキシブル性を持たせる際にレーザーメルト箇所が本来の構造部と比較し短絡、断線などの欠陥が増えるおそれがあった。
【０００８】
本開示の目的は、配線密度を高くしすぎることなく断線を修復することが可能であり、フレキシブル性を持たせる場合に短絡や断線などを抑えることが可能な薄膜トランジスタアレイおよびその製造方法、並びにこの薄膜トランジスタアレイを備えた表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
本開示による薄膜トランジスタアレイは、以下の（Ａ）〜（Ｃ）の構成要素を備えたものである。
（Ａ）第１導電層
（Ｂ）第１導電層の少なくとも一部に対向して、第１導電層に合わせた平面形状の開口を有する絶縁膜
（Ｃ）開口を塞ぐと共に開口内で第１導電層に接するパッチ部を含む第２導電層
【００１０】
本開示の薄膜トランジスタアレイでは、絶縁膜に、第１導電層に合わせた平面形状の開口が設けられている。この開口は、第２導電層のパッチ部により塞がれており、開口内で第２導電層のパッチ部と第１導電層とが接している。よって、開口内は第１導電層と第２導電層のパッチ部との二重層となり、第１導電層に断線がある場合にも、その断線は第２導電層のパッチ部により修復されている。
【００１１】
本開示による第１の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｃ）の工程を含むものである。
（Ａ）第１導電層を形成する工程
（Ｂ）第１導電層の上に絶縁膜を形成し、絶縁膜に、第１導電層の少なくとも一部に対向して、第１導電層に合わせた平面形状の開口を設ける工程
（Ｃ）絶縁膜の上に、開口を塞ぐと共に開口内で第１導電層に接するパッチ部を含む第２導電層を形成する工程
【００１２】
本開示による第２の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｃ）の工程を含むものである。
（Ａ）パッチ部を含む第２導電層を形成する工程
（Ｂ）第２導電層の上に絶縁膜を形成し、絶縁膜に、パッチ部に対向して、パッチ部に合わせた平面形状の開口を設ける工程
（Ｃ）絶縁膜の上に、開口を塞ぐと共に開口内でパッチ部に接する第１導電層を形成する工程
【００１３】
本開示による表示装置は、上記本開示による薄膜トランジスタアレイと、表示層とを備えたものである。
【００１４】
本開示の表示装置では、薄膜トランジスタアレイにより表示層が駆動され、表示動作がなされる。
【発明の効果】
【００１５】
本開示の薄膜トランジスタアレイ、または本開示の表示装置によれば、絶縁膜に、第１導電層に合わせた平面形状の開口を設け、この開口を第２導電層のパッチ部により塞ぎ、開口内でパッチ部と第１導電層とを接触させるようにしている。よって、第１導電層に断線がある場合にも、その断線を第２導電層のパッチ部により修復することが可能となる。従って、配線の隙間に導電性ペースト膜やバイパスパターンを設ける必要はなくなり、配線密度を高くしすぎることなく断線を修復することが可能となる。また、導電性ペースト箇所やレーザーメルト箇所において短絡、断線などの欠陥が増えることがなくなり、可撓性基板によりフレキシブル性を持たせる場合に短絡や断線などを抑えることが可能となる。
【００１６】
本開示の第１の薄膜トランジスタの製造方法によれば、絶縁膜に、第１導電層に合わせた平面形状の開口を設け、この開口を第２導電層のパッチ部により塞ぎ、開口内でパッチ部と第１導電層とを接触させるようにしている。また、本開示の第２の薄膜トランジスタの製造方法によれば、絶縁膜に、第２導電層のパッチ部に合わせた平面形状の開口を設け、この開口を第１導電層で塞ぎ、開口内でパッチ部と第１導電層を接触させるようにしている。よって、上記本開示の薄膜トランジスタアレイを容易に製造することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本開示の第１の実施の形態に係る表示装置の全体構成を表す断面図および平面図である。
【図２】図１に示した表示領域の構成を表す断面図である。
【図３】図２に示したＴＦＴアレイの第１導電層，ゲート絶縁膜および第２導電層の構成を表す平面図である。
【図４】図３のＩＶ−ＩＶ線における断面図である。
【図５】図３のＶ−Ｖ線における断面図である。
【図６】図２に示した表示装置の製造方法を工程順に表す断面図である。
【図７】図６に続く工程を表す断面図である。
【図８】図７に続く工程を表す断面図である。
【図９】図８に続く工程を表す断面図である。
【図１０】変形例１に係るＴＦＴアレイの第１導電層，ゲート絶縁膜および第２導電層の構成を表す平面図である。
【図１１】本開示の第２の実施の形態に係る表示装置におけるＴＦＴアレイの構成を表す平面図である。
【図１２】図１１のＸＩＩ−ＸＩＩ線における断面図である。
【図１３】図１１のＸＩＩＩ−ＸＩＩＩ線における断面図である。
【図１４】図１１に示した表示装置の製造方法を工程順に表す断面図である。
【図１５】図１４に続く工程を表す断面図である。
【図１６】図１５に続く工程を表す断面図である。
【図１７】図１６に続く工程を表す断面図である。
【図１８】図１７に続く工程を表す断面図である。
【図１９】変形例２に係るＴＦＴアレイの構成を表す平面図である。
【図２０】本開示の第３の実施の形態に係る表示装置におけるＴＦＴアレイの第１導電層，ゲート絶縁膜および第２導電層の構成を表す平面図である。
【図２１】図２０のＸＸＩ−ＸＸＩ線における断面図である。
【図２２】図２０のＸＸＩＩ−ＸＸＩＩ線における断面図である。
【図２３】図１９に示した表示装置の製造方法を工程順に表す断面図である。
【図２４】図２３に続く工程を表す断面図である。
【図２５】図２４に続く工程を表す断面図である。
【図２６】図２５に続く工程を表す断面図である。
【図２７】上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図２８】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図２９】適用例２の外観を表す斜視図である。
【図３０】適用例３の外観を表す斜視図である。
【図３１】（Ａ）は適用例４の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図３２】適用例５の外観を表す斜視図である。
【図３３】適用例６の外観を表す斜視図である。
【図３４】（Ａ）は適用例６の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１８】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（走査線の断線を、信号線と同層のパッチ部により修復する例）
２．変形例１（パッチ部をＴＦＴアレイの全体に適用した例）
３．第２の実施の形態（信号線の断線を、画素電極と同層のパッチ部により修復する例）
４．変形例２（パッチ部をＴＦＴアレイの全体に適用した例）
５．第３の実施の形態（信号線の断線を、走査線と同層のパッチ部により修復する例）
６．適用例
【００１９】
（第１の実施の形態）
図１は、本開示の第１の実施の形態に係る表示装置の概略構成を模式的に表したものであり、図１（Ｂ）は平面構成（上面構成）を、図１（Ａ）は、図１（Ｂ）におけるＩＡ−ＩＡ線に沿った矢視断面構成を、それぞれ示している。この表示装置１は、基板１１、ＴＦＴアレイ１２、表示層１３および透明基板１４をこの順に積層したものである。具体的には、基板１１における表示領域１０Ａ上には、ＴＦＴアレイ１２、表示層１３および透明基板１４が積層される一方、基板１１における額縁領域（非表示領域）１０Ｂ上には、ＴＦＴアレイ１２、表示層１３および透明基板１４は積層されていない。
【００２０】
基板１１は、例えば、ガラスなどの無機材料，金属薄膜，またはプラスチック材料により構成されている。無機材料としては、例えば、ガラス，石英，シリコン，ガリウム砒素が挙げられる。プラスチック材料としては、例えば、ポリイミド，ポリエチレンテレフタレート（ＰＥＴ），ポリエチレンナフタレート（ＰＥＮ），ポリメチルメタクリレート（ＰＭＭＡ），ポリカーボネート（ＰＣ），ポリエーテルスルホン（ＰＥＳ），ポリエチルエーテルケトン（ＰＥＥＫ），芳香族ポリエステル（液晶ポリマー）が挙げられる。この基板１１は、ウェハなどの剛性の基板であってもよく、薄層ガラスやフィルムなどの可撓性基板（フレキシブル基板）であってもよい。
【００２１】
ＴＦＴアレイ１２は、薄膜（金属膜等の導電膜や、絶縁膜など）を含む複数のデバイスを含む層である。このデバイスとしては、画素を選択するためのスイッチング素子としてのＴＦＴの他、容量素子（保持容量素子など）、配線（走査線，信号線など）および電極（画素電極など）等が挙げられる。すなわち、ＴＦＴアレイ１２に含まれるデバイスは、ＴＦＴ、容量素子、配線および電極のうちの少なくとも１つである。ここで、上記したＴＦＴは、チャネル層として無機半導体層を用いた無機ＴＦＴあるいは、有機半導体層を用いた有機ＴＦＴのどちらにより構成されていてもよい。
【００２２】
表示層１３は、例えば画素電極と対向電極との間に電気泳動型表示体を有するものである。すなわち、表示装置１は、電気泳動現象を利用して画像（例えば文字情報等）を表示する電気泳動型ディスプレイ（いわゆる電子ペーパーディスプレイ）である。画素電極はＴＦＴアレイ１２に画素ごとに設けられている。対向電極は透明基板１４の一面に設けられている。
【００２３】
透明基板１４は、例えば、基板１１と同様の材料を用いて構成されている。なお、この透明基板１４上に、更に表示層１３への水分の浸入を防止する防湿膜および外光の表示面への映り込みを防止するための光学機能膜を設けるようにしてもよい。
【００２４】
なお、水分や有機ガスによるＴＦＴアレイ１２および表示層１３の劣化を防止するため、基板１１とＴＦＴアレイ１２との間にバリア層を設けてもよい。このようなバリア層は、例えばＡｌＯｘ Ｎ１−Ｘ （ただし、Ｘ＝０．０１〜０．２）または窒化シリコン（Ｓｉ３ Ｎ４ ）からなる。
【００２５】
図２は、図１に示した表示領域１０Ａの断面構成を表したものである。表示領域１０Ａには、上述したように、基板１１に、ＴＦＴアレイ１２，表示層１３，対向電極１５および透明基板１４がこの順に積層されている。ＴＦＴアレイ１２は、例えば、基板１１の側から順に、下部導電層２０，ゲート絶縁膜３０，半導体層４０（図２には図示せず、図３参照。），上部導電層５０，パッシベーション膜（保護膜）６１，平坦化膜６２および最上部導電層７０を有している。対向電極１５は、透明基板１４の表示層１３に対向する面に、表示領域１０Ａの全体にわたって設けられた共通電極である。
【００２６】
図３は、図２に示したＴＦＴアレイ１２の下部導電層２０，ゲート絶縁膜３０および上部導電層５０の平面構成を表したものである。なお、図３以降では、基板１１の主面に対して垂直な方向をｚ方向（積層方向）、基板１１の主面内における左右方向をｘ方向、基板１１の主面内における上下方向をｙ方向という。
【００２７】
下部導電層２０は、例えば、走査線２１と、容量素子ＣＳの下部電極２２とを含んでいる。図３では、下部導電層２０に左下がりの斜線を施して表している。走査線２１は、基板１１上にｙ方向に延在し、ＴＦＴのゲート電極２１Ｇ（図２および図３には図示せず、図５参照。）を含んでいる。走査線２１および下部電極２２は、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。走査線２１および下部電極２２は、例えば、モリブデン（Ｍｏ），クロム（Ｃｒ），タンタル（Ｔａ），チタン（Ｔｉ），アルミニウム（Ａｌ）およびアルミニウム合金等のうちの１種よりなる単層膜、または２種以上よりなる積層膜により構成されている。アルミニウム合金としては、例えばアルミニウム−ネオジム（Ａｌ−Ｎｄ）合金が挙げられる。
【００２８】
ゲート絶縁膜３０は、下部導電層２０と、半導体層４０および上部導電層５０との間に、表示領域１０Ａの全体にわたって設けられている。ゲート絶縁膜３０は、例えば、ＳｉＯ2，Ｓｉ3Ｎ4，ＳｉＮＯおよびＡｌ2Ｏ3等のうちの１種よりなる単層膜である。
【００２９】
半導体層４０は、走査線２１と信号線５１との交点に島状に設けられている。半導体層４０の構成材料は、シリコン、酸化物半導体または有機物半導体のいずれでもよい。
【００３０】
上部導電層５０は、信号線５１と、容量素子ＣＳの上部電極５２とを含んでいる。図３では、上部導電層５０に網掛けを施して表している。信号線５１は、ゲート絶縁膜３０および半導体層４０上にｘ方向に延在し、ＴＦＴのソース電極５１Ｓを兼ねている。上部電極５２は、ＴＦＴのドレイン電極５２Ｄに接続されている。信号線５１および上部電極５２は、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。信号線５１および上部電極５２は、例えば、モリブデン（Ｍｏ），クロム（Ｃｒ），タンタル（Ｔａ），チタン（Ｔｉ），アルミニウム（Ａｌ）およびアルミニウム合金等のうちの１種よりなる単層膜、または２種以上よりなる積層膜により構成されている。アルミニウム合金としては、例えばアルミニウム−ネオジム合金が挙げられる。
【００３１】
パッシベーション膜６１は、上部導電層５０の保護膜としての機能を有するものであり、平坦化膜６２は、最上部導電層７０の画素電極７１を形成するために表面を平坦化するものである。パッシベーション膜６１および平坦化膜６２は、例えば、有機膜あるいは無機膜のいずれか、またはその組合せにより構成されている。
【００３２】
最上部導電層７０は、平坦化膜６２の上に設けられ、画素電極７１を含んでいる。最上部導電層７０は、例えば、モリブデン（Ｍｏ），クロム（Ｃｒ），タンタル（Ｔａ），チタン（Ｔｉ），Ｉｎ合金であるＩＴＯやＩＧＯ，ＩＧＺＯ等の透明電極、アルミニウム（Ａｌ）およびアルミニウム合金等のうちの１種よりなる単層膜、または２種以上よりなる積層膜により構成されている。アルミニウム合金としては、例えばアルミニウム−ネオジム合金が挙げられる。
【００３３】
図４は、図３のＩＶ−ＩＶ線における断面構成を表し、図５は、図３のＶ−Ｖ線における断面構成を表している。ゲート絶縁膜３０は、走査線２１上に、走査線２１に沿った細長い矩形の平面形状の開口３１を有している。この開口３１は、上部導電層５０の一部をなすパッチ部５３により塞がれている。パッチ部５３は、開口３１内で走査線２１に接している。これにより、この表示装置１では、配線密度を高くしすぎることなく走査線２１の断線部２１Ａを修復することが可能であり、可撓性の基板１１によりフレキシブル性を持たせる場合に短絡や断線などを抑えることが可能となっている。
【００３４】
開口３１は必ずしも走査線２１と同じ形状・寸法である必要はなく、製造工程でのマスク位置合わせの余裕などを考慮して、走査線２１に合わせた平面形状（形状は走査線２１と同じであり、幅や長さなどの寸法は走査線２１よりも小さい）とされている。
【００３５】
パッチ部５３は、開口３１内において走査線２１との二重配線を構成することにより、走査線２１の断線部２１Ａを修復・補修するバイパス配線としての機能を有するものである。パッチ部５３は、例えば、開口３１と同様に、走査線２１に沿った細長い矩形であり、開口３１の全体を塞ぐことが可能な寸法を有している。
【００３６】
パッチ部５３は、信号線５１や容量素子ＣＳの上部電極５２と共に、上部導電層５０に含まれている。つまり、パッチ部５３と、信号線５１および上部電極５２とは、いずれも上部導電層５０の一部として、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。ただし、パッチ部５３は、信号線５１や上部電極５２とは物理的・電気的に分離されている。
【００３７】
開口３１およびパッチ部５３は、走査線２１と信号線５１との交差部を回避して、走査線２１が信号線５１と重ならず単独で設けられている領域の少なくとも一部に配置されている。具体的には、開口３１およびパッチ部５３は、走査線２１の断線部２１Ａが生じている部分に選択的に設けられている。
【００３８】
ここで、下部導電層２０は、本開示における「第１導電層」の一具体例に対応している。走査線２１は、本開示における「第１配線」の一具体例に対応している。ゲート絶縁膜３０は、本開示における「絶縁膜」の一具体例に対応している。開口３１は、本開示における「開口」の一具体例に対応している。パッチ部５３を含む上部導電層５０は、本開示における「第２導電層」の一具体例に対応している。信号線５１は、本開示における「第２配線」の一具体例に対応している。
【００３９】
この表示装置１は、例えば、次のようにして製造することができる。
【００４０】
図６ないし図９は、表示装置１の製造方法を工程順に表したものである。なお、図６ないし図９において、（Ａ）は図３のＩＶ−ＩＶ線における断面、（Ｂ）は図３のＶ−Ｖ線における断面をそれぞれ表している。
【００４１】
まず、図６に示したように、例えば、基板１１上に導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、走査線２１，ゲート電極２１Ｇおよび容量素子ＣＳの下部電極２２を含む下部導電層２０を形成する。
【００４２】
ここで、走査線２１には、膜剥がれや異物によるパターニング不良に起因して、断線部２１Ａ（図３参照。）が生じるおそれがある。また、基板１１がプラスチック材料により構成されている場合には、プラスチック表面の傷や段差などの局所的な不良の影響によって断線部２１Ａが生じる場合もある。プラスチック基板が大面積であるほど、そのような局所的な不良が走査線２１の形成位置にあたってしまう可能性が高くなる。また、走査線２１は基板１１に最も近い位置に設けられるので、そのような基板１１の局所的な不良の影響も大きくなる。従って、光学検査または電気検査により、走査線２１の断線部２１Ａ（図３参照。）の有無を調べ、断線部２１Ａが生じていた場合にはその位置を特定する。
【００４３】
次いで、図７に示したように、第１導電層２０上にゲート絶縁膜３０を形成し、ゲート絶縁膜３０に、走査線２１の断線部２１Ａが生じている部分の上に、走査線２１に沿った細長い矩形の平面形状の開口３１を設ける。なお、開口３１は、ゲートコンタクト（図示せず）形成時のフォトリソグラフィおよびエッチングにより同時に形成することが可能である。
【００４４】
そののち、図８に示したように、走査線２１のゲート電極２１Ｇとなる部分の上に、半導体層４０を形成する。
【００４５】
続いて、同じく図８に示したように、ゲート絶縁膜３０および半導体層４０の上に、導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、信号線５１，ソース電極５１Ｓ，容量素子ＣＳの上部電極５２，ドレイン電極５２Ｄおよびパッチ部５３を含む上部導電層５０を形成する。これにより、ＴＦＴおよび容量素子ＣＳが形成される。同時に、パッチ部５３が開口３１内で走査線２１に接触し、開口３１内でパッチ部５３と走査線２１との二重配線が形成され、断線部２１Ａが修復される。
【００４６】
これに対して従来では、配線上にコンタクトホールを形成し、断線が発生した場合には、断線した部分を挟むコンタクトホール二つにわたって導電性ペーストを用いて導電膜を形成し、断線を修復するようにしていた。そのため、プロセスの途中、または完成後に別途導電性ペーストにて導電膜を形成する工程を必要としていた。また、導電性ペーストを使用しない場合でも、液状態の導電性物質によって所望の形状に形成するようにしていたので、同様に導電膜を形成する工程を追加で必要としていた。
【００４７】
本実施の形態では、パッチ部５３は、上部導電層５０の一部として、信号線５１および容量素子ＣＳの上部電極５２と同一材料および同一工程で形成することが可能であり、パッチ部５３のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。
【００４８】
また、パッチ部５３は、走査線２１に重ねて形成することが可能であり、従来のように走査線２１や信号線５１の隙間をぬって導電性ペースト膜を設ける必要はなくなる。よって、配線密度が高くなりすぎることがなくなり、短絡などの欠陥の発生が抑えられる。
【００４９】
更に、従来より行われているレーザを用いた断線および短絡の修正は、基板１１がガラスにより構成されている場合は可能であるが、基板１１がプラスチックにより構成されている場合には、プラスチックが熱により損傷を受けるため使用することができなかった。特に有色のプラスチックの場合には影響が大きかった。
【００５０】
一方、本実施の形態では、レーザを用いずに断線部２１Ａを修復することが可能であり、基板１１がプラスチックにより構成されている場合に好適である。
【００５１】
加えて、従来のように導電性ペーストやレーザーメルトにより修復を行った場合には、導電性ペースト箇所やレーザーメルト箇所が本来の構造部と比較して短絡、断線などの欠陥を発生しやすくなるおそれがあった。これに対して本実施の形態では、走査線２１に合わせた平面形状の開口３１を形成し、この開口３１内でパッチ部５３を走査線２１に接触させて二重配線を形成するようにしている。パッチ部５３は、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、本来の構造部である信号線５１や上部電極５２と同じ材料により構成されている。よって、プラスチック等の可撓性の基板１１によりフレキシブル性を持たせる場合に、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、短絡や断線の増加を抑えることが可能となる。
【００５２】
そののち、図９に示したように、上部導電層５０の上に、パッシベーション膜６１，平坦化膜６２，および画素電極７１を含む最上部導電層７０を順に形成する。これにより、図２に示したＴＦＴアレイ１２が形成される。
【００５３】
最後に、図２に示したように、画素電極７１の上に表示層１３を形成し、この表示層１３の上に、対向電極１５を形成した透明基板１４を配置する。以上により、図１ないし図５に示した表示装置１が完成する。
【００５４】
この表示装置１では、表示層１３において、画素電極７１と対向電極１５との間に印加された映像電圧に基づいて電気泳動型の表示体により表示が行われる。
【００５５】
ここでは、ゲート絶縁膜３０に、走査線２１に沿った細長い矩形の平面形状の開口３１が設けられている。この開口３１は、上部導電層５０のパッチ部５３により塞がれており、開口３１内でパッチ部５３と走査線２１とが接している。よって、開口３１内は走査線２１とパッチ部５３との二重配線となり、走査線２１の断線部２１Ａがパッチ部５３により修復されている。よって、断線部２１Ａが生じて走査線２１に正常に電圧が印加されない場合でも、パッチ部５３がバイパス配線となって、断線部２１Ａ以降にも電圧が印加される。従って、断線部２１Ａに起因する点状欠陥や線状欠陥が抑えられ、表示品質が向上する。
【００５６】
このように本実施の形態では、ゲート絶縁膜３０に、走査線２１に対向して、走査線２１に合わせた平面形状の開口３１を設け、この開口３１を、上部導電層５０のパッチ部５３により塞ぎ、開口３１内でパッチ部５３と走査線２１とを接触させるようにしている。よって、走査線２１に断線部２１Ａが生じている場合にも、その断線部２１Ａをパッチ部５３により修復することが可能となる。従って、従来のように配線の隙間に導電性ペースト膜を設ける必要はなくなり、配線密度を高くしすぎることなく断線部２１Ａを修復することが可能となる。また、従来のように導電性ペースト箇所やレーザーメルト箇所において短絡、断線などの欠陥が増えることがなくなり、可撓性の基板１１によりフレキシブル性を持たせる場合にも好適である。
【００５７】
また、パッチ部５３は、上部導電層５０の一部として、信号線５１および容量素子ＣＳの上部電極５２と同一材料および同一工程で形成することが可能であり、パッチ部５３のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。
【００５８】
（変形例１）
なお、上記実施の形態では、走査線２１に断線部２１Ａが発生した場合、断線部２１Ａの位置を特定し、その箇所のみに選択的に開口３１およびパッチ部５３を設けて断線部２１Ａを修復する場合について説明した。しかしながら、開口３１およびパッチ部５３は、図１０に示したように、冗長設計としてＴＦＴアレイ１２の走査線２１の全体にわたって配置することも可能である。すなわち、開口３１およびパッチ部５３は、走査線２１と信号線５１との交差部を回避して、走査線２１が信号線５１と重ならず単独で設けられている領域の全部に配置することも可能である。
【００５９】
特にプラスチックよりなる基板１１を用いた場合には、プラスチック表面の傷や段差などの局所的な不良の影響により、断線部２１Ａが多数発生するおそれがある。そのため、欠陥検査により断線部２１Ａの位置を特定するよりも、開口３１およびパッチ部５３の形成を予め製造工程に組み込むほうが、製造効率や歩留まりを更に向上させることが可能となる。とりわけ走査線２１は基板１１に最も近い位置に設けられ、基板１１表面の局所的な不良に起因する断線部２１Ａが発生しやすいので、より高い効果が得られる。
【００６０】
（第２の実施の形態）
図１１は、本開示の第２の実施の形態に係るＴＦＴアレイ１２の平面構成を表したものである。本実施の形態は、信号線５１に断線部５１Ａが生じた場合に、その断線部５１Ａを、最上部導電層７０において画素電極７１と同層のパッチ部７２により修復するようにしたものである。このことを除いては、本実施の形態に係る表示装置１は上記第１の実施の形態と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
【００６１】
下部導電層２０，ゲート絶縁膜３０，半導体層４０，上部導電層５０，パッシベーション膜６１，平坦化膜６２および画素電極７１は、第１の実施の形態と同様に構成されている。なお、図１１では、簡単のため、走査線２１には断線部２１Ａが生じていない場合を表しているが、本実施の形態と第１の実施の形態とを組み合わせて、走査線２１の断線部２１Ａに開口３１およびパッチ部５３を設けることも可能である。また、本実施の形態と変形例１とを組み合わせて、開口３１およびパッチ部５３を冗長設計としてＴＦＴアレイ１２の走査線２１の全体に配置することも可能である。
【００６２】
図１２は、図１１のＸＩＩ−ＸＩＩ線における断面構成、図１３は、図１１のＸＩＩＩ−ＸＩＩＩ線における断面構成をそれぞれ表したものである。パッシベーション膜６１および平坦化膜６２は、信号線５１上に、信号線５１に沿った細長い矩形の平面形状の開口６３を有している。この開口６３は、最上部導電層７０の一部をなすパッチ部７２により塞がれている。パッチ部７２は、開口６３内で信号線５１に接している。これにより、この表示装置１では、配線密度を高くしすぎることなく信号線５１の断線部５１Ａを修復することが可能であり、可撓性の基板１１によりフレキシブル性を持たせる場合に短絡や断線などを抑えることが可能となっている。
【００６３】
開口６３は必ずしも信号線５１と同じ形状・寸法である必要はなく、製造工程でのマスク位置合わせの余裕などを考慮して、信号線５１に合わせた平面形状（形状は信号線５１と同じであり、幅や長さなどの寸法は信号線５１よりも小さい）とされている。
【００６４】
パッチ部７２は、開口６３内において信号線５１との二重配線を形成することにより、信号線５１の断線部５１Ａを修復・補修するバイパス配線としての機能を有するものである。パッチ部７２は、例えば、開口６３と同様に、信号線５１に沿った細長い矩形であり、開口６３の全体を塞ぐことが可能な寸法を有している。
【００６５】
パッチ部７２は、画素電極７１と共に最上部導電層７０に含まれている。つまり、パッチ部７２と画素電極７１とは、いずれも最上部導電層７０の一部として、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。ただし、パッチ部７２は、画素電極７１とは物理的・電気的に分離されている。
【００６６】
開口６３およびパッチ部７２は、信号線５１が画素電極７１と重ならず単独で設けられている領域の少なくとも一部に配置されている。具体的には、開口６３およびパッチ部７２は、信号線５１の断線部５１Ａが生じている部分に選択的に設けられている。
【００６７】
ここでは、上部導電層５０が、本開示における「第１導電層」の一具体例に対応し、信号線５１が、本開示における「第１配線」の一具体例に対応している。パッシベーション膜６１および平坦化膜６２が、本開示における「絶縁膜」の一具体例に対応している。開口６３が、本開示における「開口」の一具体例に対応している。最上部導電層７０が、本開示における「第２導電層」の一具体例に対応し、画素電極７１が、本開示における「第２配線」の一具体例に対応している。
【００６８】
この表示装置１は、例えば、次のようにして製造することができる。
【００６９】
図１４ないし図１８は、表示装置１の製造方法を工程順に表したものである。なお、図１４ないし図１８において、（Ａ）は図１１のＸＩＩ−ＸＩＩ線における断面、（Ｂ）は図１１のＸＩＩＩ−ＸＩＩＩ線における断面をそれぞれ表している。
【００７０】
まず、図１４に示したように、例えば、基板１１上に導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、走査線２１，ゲート電極２１Ｇおよび容量素子ＣＳの下部電極２２を含む下部導電層２０を形成する。
【００７１】
次いで、図１５に示したように、下部導電層２０上にゲート絶縁膜３０を形成する。続いて、走査線２１のゲート電極２１Ｇとなる部分の上に、半導体層４０（図１５には図示せず、図１１参照。）を形成する。
【００７２】
そののち、図１６に示したように、ゲート絶縁膜３０および半導体層４０の上に、導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、信号線５１，ソース電極５１Ｓ，容量素子ＣＳの上部電極５２およびドレイン電極５２Ｄを含む上部導電層５０を形成する。これにより、ＴＦＴおよび容量素子ＣＳが形成される。
【００７３】
ここで、信号線５１には、膜剥がれや異物によるパターニング不良に起因して、断線部５１Ａ（図１１参照。）が生じるおそれがある。また、基板１１がプラスチック材料により構成されている場合には、プラスチック表面の傷や段差などの局所的な不良の影響によって断線部５１Ａが生じる場合もある。プラスチック基板が大面積であるほど、そのような局所的な不良が信号線５１の形成位置にあたってしまう可能性が高くなる。従って、光学検査または電気検査などにより、信号線５１の断線部５１Ａ（図１１参照。）の有無を調べ、断線部５１Ａが生じていた場合にはその位置を特定する。
【００７４】
続いて、図１７に示したように、上部導電層５０の上にパッシベーション膜６１および平坦化膜６２を形成し、それらパッシベーション膜６１および平坦化膜６２に、信号線５１の断線部５１Ａが生じている部分の上に、信号線５１に沿った細長い矩形の平面形状の開口６３を設ける。なお、開口６３は、画素電極７１との接続孔６４形成時のフォトリソグラフィおよびエッチングにより同時に形成することが可能である。
【００７５】
そののち、図１８に示したように、パッシベーション膜６１および平坦化膜６２の上に、導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、画素電極７１およびパッチ部７２を形成する。これにより、画素電極７１が接続孔６４を介して容量素子ＣＳの上部電極５２に接続される。同時に、パッチ部７２が開口６３内で信号線５１に接触し、開口６３内でパッチ部７２と信号線５１との二重配線が形成され、断線部５１Ａが修復される。以上により、図１１に示したＴＦＴアレイ１２が形成される。
【００７６】
ここでは、パッチ部７２は、最上部導電層７０の一部として、画素電極７１と同一材料および同一工程で形成することが可能であり、パッチ部７２のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。
【００７７】
また、パッチ部７２は、信号線５１に重ねて形成することが可能であり、従来のように走査線２１や信号線５１の隙間をぬって導電性ペースト膜を設ける必要はなくなる。よって、配線密度が高くなりすぎず、短絡などの欠陥の発生が抑えられる。
【００７８】
更に、従来のようなレーザを用いた断線および短絡の修正は、基板１１がガラスにより構成されている場合は可能であるが、基板１１がプラスチックにより構成されている場合には、プラスチックが熱により損傷を受けるため使用することができない。特に有色のプラスチックの場合には影響が大きい。これに対して、本実施の形態では、レーザを用いずに断線部５１Ａを修復することが可能であり、基板１１がプラスチックにより構成されている場合に好適である。
【００７９】
加えて、従来のように導電性ペーストやレーザーメルトにより修復を行った場合には、導電性ペースト箇所やレーザーメルト箇所が本来の構造部と比較して短絡、断線などの欠陥を発生しやすくなるおそれがあった。これに対して本実施の形態では、信号線５１に合わせた平面形状の開口６３を形成し、この開口６３内でパッチ部７２を信号線５１に接触させて二重配線を形成するようにしている。パッチ部７２は、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、本来の構造部である画素電極７１と同じ材料により構成されている。よって、プラスチック等の可撓性の基板１１によりフレキシブル性を持たせる場合に、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、短絡や断線の増加を抑えることが可能となる。
【００８０】
最後に、図２に示したように、画素電極７１の上に表示層１３を形成し、この表示層１３の上に、対向電極１５を形成した透明基板１４を配置する。以上により、図１および図２に示した表示装置１が完成する。
【００８１】
この表示装置１では、表示層１３において、画素電極７１と対向電極１５との間に印加された映像電圧に基づいて電気泳動型の表示体により表示が行われる。
【００８２】
ここでは、パッシベーション膜６１および平坦化膜６２に、信号線５１に沿った細長い矩形の平面形状の開口６３が設けられている。この開口６３は、最上部導電層７０のパッチ部７２により塞がれており、開口６３内でパッチ部７２と信号線５１とが接している。よって、開口６３内は信号線５１とパッチ部７２との二重配線となり、信号線５１の断線部５１Ａがパッチ部７２により修復されている。よって、断線部５１Ａが生じて信号線５１に正常に電圧が印加されない場合でも、パッチ部７２がバイパス配線となって、断線部５１Ａ以降にも電圧が印加される。従って、断線部５１Ａに起因する点状欠陥や線状欠陥が抑えられ、表示品質が向上する。
【００８３】
このように本実施の形態では、パッシベーション膜６１および平坦化膜６２に、信号線５１に対向して、信号線５１に合わせた平面形状の開口６３を設け、この開口６３を、最上部導電層７０のパッチ部７２により塞ぎ、開口６３内でパッチ部７２と信号線５１とを接触させるようにしている。よって、信号線５１に断線部５１Ａが生じている場合にも、その断線部５１Ａをパッチ部７２により修復することが可能となる。従って、従来のように配線の隙間に導電性ペースト膜を設ける必要はなくなり、配線密度を高くしすぎることなく断線部５１Ａを修復することが可能となる。また、従来のように導電性ペースト箇所やレーザーメルト箇所において短絡、断線などの欠陥が増えることがなくなり、可撓性の基板１１によりフレキシブル性を持たせる場合にも好適である。
【００８４】
また、パッチ部７２は、最上部導電層７０の一部として、画素電極７１と同一材料および同一工程で形成することが可能であり、パッチ部７２のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。
【００８５】
（変形例２）
なお、上記実施の形態では、信号線５１に断線部５１Ａが発生した場合、断線部５１Ａの位置を特定し、その箇所のみに選択的に開口６３およびパッチ部７２を設けて断線部５１Ａを修復する場合について説明した。しかしながら、開口６３およびパッチ部７２は、図１９に示したように、冗長設計としてＴＦＴアレイ１２の信号線５１の全体にわたって、配置することも可能である。特にプラスチックよりなる基板１１を用いた場合には、プラスチック表面の傷や段差などの局所的な不良の影響により、断線部５１Ａが多数発生するおそれがある。そのため、欠陥検査により断線部５１Ａの位置を特定するよりも、開口６３およびパッチ部７２の形成を予め製造工程に組み込むほうが、製造効率や歩留まりを更に向上させることが可能となる。
【００８６】
なお、図１９では、開口６３およびパッチ部７２が、走査線２１と信号線５１との交差部を回避して各画素ごとに分かれて設けられている場合を表しているが、開口６３およびパッチ部７２は、信号線５１が画素電極７１と重ならず単独で設けられている領域の全部に設けることが可能である。
【００８７】
（第３の実施の形態）
図２０は、本開示の第３の実施の形態に係るＴＦＴアレイ１２の平面構成を表したものである。本実施の形態は、信号線５１に断線部５１Ａが生じた場合に、その断線部５１Ａを、下部導電層２０において走査線２１等と同層のパッチ部２３により修復するようにしたものである。このことを除いては、本実施の形態に係る表示装置１は上記第１の実施の形態と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
【００８８】
下部導電層２０，ゲート絶縁膜３０，半導体層４０，上部導電層５０，パッシベーション膜６１，平坦化膜６２および最上部導電層７０は、第１の実施の形態と同様に構成されている。なお、図２０では、簡単のため、走査線２１には断線部２１Ａが生じていない場合を表しているが、本実施の形態と第１の実施の形態とを組み合わせて、走査線２１の断線部２１Ａに開口３１およびパッチ部５３を設けることも可能である。また、本実施の形態と変形例１とを組み合わせて、開口３１およびパッチ部５３を冗長設計としてＴＦＴアレイ１２の走査線２１の全体に形成することも可能である。
【００８９】
図２１は、図１１のＸＸＩ−ＸＸＩ線における断面構成、図２２は、図１１のＸＸＩＩ−ＸＸＩＩ線における断面構成をそれぞれ表したものである。ゲート絶縁膜３０は、信号線５１の下に、信号線５１に沿った細長い矩形の平面形状の開口３２を有している。この開口３２は、下部導電層２０の一部をなすパッチ部２３により下から塞がれている。パッチ部２３は、開口３２内で上部導電層５０の信号線５１に接している。これにより、この表示装置１では、配線密度を高くしすぎることなく信号線５１の断線部５１Ａを修復することが可能であり、可撓性の基板１１によりフレキシブル性を持たせる場合に短絡や断線などを抑えることが可能となっている。
【００９０】
開口３２は必ずしも信号線５１と同じ形状・寸法である必要はなく、製造工程でのマスク位置合わせの余裕などを考慮して、信号線５１に合わせた平面形状（形状は信号線５１と同じであり、幅や長さなどの寸法は信号線５１よりも小さい）とされている。
【００９１】
パッチ部２３は、開口３２内において信号線５１との二重配線を構成することにより、信号線５１の断線部５１Ａを修復・補修するバイパス配線としての機能を有するものである。パッチ部２３は、例えば、開口３２と同様に、信号線５１に沿った細長い矩形であり、開口３２の全体を塞ぐことが可能な寸法を有している。
【００９２】
パッチ部２３は、走査線２１および容量素子ＣＳの下部電極２２と共に、下部導電層２０に含まれている。つまり、パッチ部２３と、走査線２１および容量素子ＣＳの下部電極２２とは、いずれも下部導電層２０の一部として、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。ただし、パッチ部２３は、走査線２１および下部電極２２とは物理的・電気的に分離されている。
【００９３】
開口３２およびパッチ部２３は、ＴＦＴアレイ１２の信号線５１の全体にわたって設けることが望ましい。すなわち、開口３２およびパッチ部２３は、走査線２１と信号線５１との交差部を回避して、信号線５１が走査線２１と重ならず単独で設けられている領域の全部に配置されていることが好ましい。後述する製造工程においてパッチ部２３は信号線５１よりも先に形成されるので、予め断線部５１Ａの発生位置を特定することは難しいからである。
【００９４】
ここでは、上部導電層５０が、本開示における「第１導電層」の一具体例に対応し、信号線５１が、本開示における「第１配線」の一具体例に対応している。絶縁膜３０が、本開示における「絶縁膜」の一具体例に対応している。開口３２が、本開示における「開口」の一具体例に対応している。下部導電層２０が、本開示における「第２導電層」の一具体例に対応し、走査線２１が、本開示における「第２配線」の一具体例に対応している。
【００９５】
この表示装置１は、例えば、次のようにして製造することができる。
【００９６】
図２３ないし図２６は、表示装置１の製造方法を工程順に表したものである。なお、図２３ないし図２６において、（Ａ）は図２０のＸＸＩ−ＸＸＩ線における断面、（Ｂ）は図２０のＸＸＩＩ−ＸＸＩＩ線における断面をそれぞれ表している。
【００９７】
まず、図２３に示したように、例えば、基板１１上に導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、走査線２１，ゲート電極２１Ｇ，容量素子ＣＳの下部電極２２およびパッチ部２３を含む下部導電層２０を形成する。パッチ部２３は、信号線５１の形成予定領域のうち信号線５１が走査線２１と重ならず単独で設けられる領域の全部に、信号線５１に沿う細長い矩形に設ける。
【００９８】
次いで、図２４に示したように、下部導電層２０上にゲート絶縁膜３０を形成し、このゲート絶縁膜３０に、パッチ部２３上に、パッチ部２３に沿った細長い矩形の平面形状の開口３２を設ける。なお、開口３２は、ゲートコンタクト（図示せず）形成時のフォトリソグラフィおよびエッチングにより同時に形成することが可能である。
【００９９】
続いて、走査線２１のゲート電極２１Ｇとなる部分の上に、半導体層４０（図２４には図示せず、図２０参照。）を形成する。
【０１００】
そののち、図２５に示したように、ゲート絶縁膜３０および半導体層４０の上に、導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、信号線５１，ソース電極５１Ｓ，容量素子ＣＳの上部電極５２およびドレイン電極５２Ｄを含む上部導電層５０を形成する。これにより、ＴＦＴおよび容量素子ＣＳが形成される。
【０１０１】
ここで、信号線５１には、膜剥がれや異物によるパターニング不良に起因して、断線部５１Ａ（図２０参照。）が生じるおそれがある。また、基板１１がプラスチック材料により構成されている場合には、プラスチック表面の傷や段差などの局所的な不良の影響によって断線部５１Ａが生じる場合もある。プラスチック基板が大面積であるほど、そのような局所的な不良が信号線５１の形成位置にあたってしまう可能性が高くなる。
【０１０２】
しかしながら、信号線５１は、開口３２内でパッチ部２３に接触し、開口３２内で信号線５１とパッチ部２３との二重配線が形成される。従って、信号線５１に断線部５１Ａが生じた場合にも、その断線部５１Ａはパッチ部２３により修復される。
【０１０３】
ここでは、パッチ部２３は、下部導電層２０の一部として、走査線２１などと同一材料および同一工程で形成することが可能であり、パッチ部２３のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。
【０１０４】
また、パッチ部２３は、信号線５１に重ねて形成することが可能であり、従来のように走査線２１や信号線５１の隙間をぬって導電性ペースト膜を設ける必要はなくなる。よって、配線密度が高くなりすぎず、短絡などの欠陥の発生が抑えられる。
【０１０５】
更に、従来のようなレーザを用いた断線および短絡の修正は、基板１１がガラスにより構成されている場合は可能であるが、基板１１がプラスチックにより構成されている場合には、プラスチックが熱により損傷を受けるため使用することができない。特に有色のプラスチックの場合には影響が大きい。これに対して、本実施の形態では、レーザを用いずに断線部５１Ａを修復することが可能であり、基板１１がプラスチックにより構成されている場合に好適である。
【０１０６】
加えて、従来のように導電性ペーストやレーザーメルトにより修復を行った場合には、導電性ペースト箇所やレーザーメルト箇所が本来の構造部と比較して短絡、断線などの欠陥を発生しやすくなるおそれがあった。これに対して本実施の形態では、信号線５１に合わせた平面形状の開口３２を形成し、この開口３２内でパッチ部２３を信号線５１に接触させて二重配線を形成するようにしている。パッチ部２３は、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、本来の構造部である走査線２１や下部電極２２と同じ材料により構成されている。よって、プラスチック等の可撓性の基板１１によりフレキシブル性を持たせる場合に、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、短絡や断線の増加を抑えることが可能となる。
【０１０７】
続いて、図２６に示したように、上部導電層５０の上に、パッシベーション膜６１，平坦化膜６２，および画素電極７１を含む最上部導電層７０を順に形成する。これにより、図２に示したＴＦＴアレイ１２が形成される。
【０１０８】
最後に、図２に示したように、画素電極７１の上に表示層１３を形成し、この表示層１３の上に、対向電極１５を形成した透明基板１４を配置する。以上により、図１ないし図５に示した表示装置１が完成する。
【０１０９】
この表示装置１では、表示層１３において、画素電極７１と対向電極１５との間に印加された映像電圧に基づいて電気泳動型の表示体により表示が行われる。
【０１１０】
ここでは、ゲート絶縁膜３０に、信号線５１に沿った細長い矩形の開口３２が設けられている。この開口３２は、下部導電層２０のパッチ部２３により塞がれており、開口３２内でパッチ部２３と信号線５１とが接している。よって、開口３２内は信号線５１とパッチ部２３との二重配線となり、信号線５１の断線部５１Ａがパッチ部２３により修復されている。よって、断線部５１Ａが生じて信号線５１に正常に電圧が印加されない場合でも、パッチ部２３がバイパス配線となって、断線部５１Ａ以降にも電圧が印加される。従って、断線部５１Ａに起因する点状欠陥や線状欠陥が抑えられ、表示品質が向上する。
【０１１１】
このように本実施の形態では、ゲート絶縁膜３０に、信号線５１に対向して、信号線５１に合わせた平面形状の開口３２を設け、この開口３２を、下部導電層２０のパッチ部２３により塞ぎ、開口３２内でパッチ部２３と信号線５１とを接触させるようにしている。よって、信号線５１に断線部５１Ａが生じている場合にも、その断線部５１Ａをパッチ部２３により修復することが可能となる。従って、従来のように配線の隙間に導電性ペースト膜を設ける必要はなくなり、配線密度を高くしすぎることなく断線部５１Ａを修復することが可能となる。また、従来のように導電性ペースト箇所やレーザーメルト箇所において短絡、断線などの欠陥が増えることがなくなり、可撓性の基板１１によりフレキシブル性を持たせる場合にも好適である。
【０１１２】
また、パッチ部２３は、下部導電層２０の一部として、走査線２１などと同一材料および同一工程で形成することが可能であり、パッチ部２３のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。
【０１１３】
（適用例）
続いて、図２７ないし図３４を参照して、上記実施の形態に係る表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話やスマートホン等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【０１１４】
（モジュール）
上記実施の形態の表示装置は、例えば、図２７に示したようなモジュールとして、後述する適用例１〜７などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の額縁領域１０Ｂに、配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）８１が設けられていてもよい。
【０１１５】
（適用例１）
図２８（Ａ）および図２８（Ｂ）はそれぞれ、上記実施の形態の表示装置が適用される電子ブックの外観を表したものである。この電子ブックは、例えば、表示部２１０および非表示部２２０を有しており、この表示部２１０が上記実施の形態の表示装置により構成されている。
【０１１６】
（適用例２）
図２９は、上記実施の形態の表示装置が適用されるスマートフォンの外観を表したものである。このスマートフォンは、例えば、表示部２３０および非表示部２４０を有しており、この表示部２３０が上記実施の形態の表示装置により構成されている。
【０１１７】
（適用例３）
図３０は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態の表示装置により構成されている。
【０１１８】
（適用例４）
図３１は、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が上記実施の形態の表示装置により構成されている。
【０１１９】
（適用例５）
図３２は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が上記実施の形態の表示装置により構成されている。
【０１２０】
（適用例６）
図３３は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が上記実施の形態の表示装置により構成されている。
【０１２１】
（適用例７）
図３４は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記実施の形態の表示装置により構成されている。
【０１２２】
以上、実施の形態を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態では、ＴＦＴアレイ１２の走査線２１の断線部２１Ａまたは信号線５１の断線部５１Ａの修復を例として説明したが、本開示は、ＴＦＴを設けず単に配線を交差させる場合にも適用可能である。
【０１２３】
また、例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【０１２４】
更に、上記実施の形態では、表示装置１およびＴＦＴアレイ１２の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。例えば、ソース電極５１Ｓおよびドレイン電極５２Ｄは、図５に示したように半導体層４０上に直接設けられていてもよいが、必要に応じて層間絶縁膜（図示せず）の接続孔（図示せず）を介して半導体層４０に接続されていてもよい。
【０１２５】
加えて、本開示は、表示層１３が電気泳動型表示体により構成されている場合について説明したが、表示層１３は、有機ＥＬ（Electroluminescence）、液晶、無機ＥＬ、またはエレクトロデポジション型もしくエレクトロクロミック型の表示体などの他の表示体により構成されていることも可能である。
【０１２６】
なお、本技術は以下のような構成を取ることも可能である。
（１）
第１導電層と、
前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を有する絶縁膜と、
前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層と
を備えた薄膜トランジスタアレイ。
（２）
前記第１導電層は、第１配線を含み、
前記第２導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第２配線とを含み、
前記開口内に、前記第１配線と前記パッチ部との二重配線が構成されている
前記（１）記載の薄膜トランジスタアレイ。
（３）
前記第１導電層は、前記第１配線としての走査線を含む下部導電層であり、
前記第２導電層は、前記パッチ部と、前記第２配線としての信号線とを含む上部導電層である
前記（２）記載の薄膜トランジスタアレイ。
（４）
前記第１導電層は、前記第１配線としての信号線を含む上部導電層であり、
前記第２導電層は、前記パッチ部と、前記第２配線としての画素電極とを含む最上部導電層である
前記（２）または（３）記載の薄膜トランジスタアレイ。
（５）
前記第１導電層は、前記第１配線としての信号線を含む上部導電層であり、
前記第２導電層は、前記パッチ部と、前記第２配線としての走査線とを含む下部導電層である
前記（２）または（３）記載の薄膜トランジスタアレイ。
（６）
前記開口および前記パッチ部は、前記第１配線の断線部が生じている部分に選択的に設けられている
前記（２）ないし（５）のいずれか１項に記載の薄膜トランジスタアレイ。
（７）
前記開口および前記パッチ部は、前記第１配線の全体にわたって配置されている
前記（２）ないし（５）のいずれか１項に記載の薄膜トランジスタアレイ。
（８）
可撓性基板に設けられている
（１）ないし（７）のいずれか１項に記載の薄膜トランジスタアレイ。
（９）
第１導電層を形成する工程と、
前記第１導電層の上に絶縁膜を形成し、前記絶縁膜に、前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を設ける工程と、
前記絶縁膜の上に、前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層を形成する工程と
を含む薄膜トランジスタアレイの製造方法。
（１０）
前記第１導電層は、第１配線を含み、
前記第２導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第２配線とを含み、
前記開口内に、前記第１配線と前記パッチ部との二重配線を構成する
前記（９）記載の薄膜トランジスタアレイの製造方法。
（１１）
前記第１導電層として、前記第１配線としての走査線を含む下部導電層を形成し、
前記第２導電層として、前記パッチ部と、前記第２配線としての信号線とを含む上部導電層を形成する
前記（１０）記載の薄膜トランジスタアレイの製造方法。
（１２）
前記第１導電層として、前記第１配線としての信号線を含む上部導電層を形成し、
前記第２導電層として、前記パッチ部と、前記第２配線としての画素電極とを含む最上部導電層を形成する
前記（１０）または（１１）記載の薄膜トランジスタアレイの製造方法。
（１３）
パッチ部を含む第２導電層を形成する工程と、
前記第２導電層の上に絶縁膜を形成し、前記絶縁膜に、前記パッチ部に対向して、前記パッチ部に合わせた平面形状の開口を設ける工程と、
前記絶縁膜の上に、前記開口を塞ぐと共に前記開口内で前記パッチ部に接する第１導電層を形成する工程と
を含む薄膜トランジスタアレイの製造方法。
（１４）
前記第１導電層は、第１配線を含み、
前記第２導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第２配線とを含み、
前記開口内に、前記第１配線と前記パッチ部との二重配線を構成する
前記（１３）記載の薄膜トランジスタアレイの製造方法。
（１５）
前記第１導電層として、前記第１配線としての信号線を含む上部導電層を形成し、
前記第２導電層として、前記パッチ部と、前記第２配線としての走査線とを含む下部導電層を形成する
前記（１４）記載の薄膜トランジスタアレイの製造方法。
（１６）
薄膜トランジスタアレイと、表示層とを備え、
前記薄膜トランジスタアレイは、
第１導電層と、
前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を有する絶縁膜と、
前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層と
を備えた表示装置。
【符号の説明】
【０１２７】
１…表示装置、１１…基板、１２…ＴＦＴアレイ、１３…表示層、１４…透明基板、１５…対向電極、２０…下部導電層、２１…走査線、２１Ｇ…ゲート電極、２２…下部電極、２３，５３，７２…パッチ部、３０…ゲート絶縁膜、３１，３２，６３…開口、４０…半導体層、５０…上部導電層、５１…信号線、５１Ｓ…ソース電極、５２…上部電極、５２Ｄ…ドレイン電極、６１…パッシベーション膜、６２…平坦化膜、７０…最上部導電層、７１…画素電極、ＣＳ…容量素子。
【技術分野】
【０００１】
本開示は、特にアクティブマトリクス型表示装置に好適な薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）アレイおよびその製造方法、並びにこの薄膜トランジスタアレイを備えた表示装置に関する。
【背景技術】
【０００２】
表示装置に用いられるＴＦＴアレイでは、ガラス基板上に走査線および信号線がマトリクス状に配置され、これら走査線と信号線とによって区画される画素領域に、画素電極が配置されている。また、走査線と信号線との交差部には、スイッチング素子としてのＴＦＴが設けられている。
【０００３】
このようなＴＦＴアレイは、一連のフォトリソグラフィ工程、すなわち、成膜、フォトレジスト塗布、露光、現像、エッチング、およびフォトレジスト剥離の工程を複数回にわたって行うことにより形成される。そのため、例えば走査線および信号線では、膜剥がれや異物によるパターニング不良などが原因で断線が発生することがある。そのような断線は、場合によっては、点状欠陥または線状欠陥を引き起こし、製造歩留まりの低下の原因となるおそれがある。
【０００４】
従来、例えば特許文献１では、配線上にコンタクトホールを形成し、断線が発生した場合には、断線した部分を挟むコンタクトホール二つにわたって導電性ペーストを用いて導電膜を形成し、断線を修復する方法が提案されている。
【０００５】
また、例えば特許文献２では、基板上に格子状に設けられた走査線または補助容量線の少なくとも一部をバイパスできるバイパスパターンを備え、バイパスパターンと断線した配線とをレーザーメルトによって導通させることにより修復する方法が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１９０８５８号公報
【特許文献２】特開２０１１−２２４１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１では、本来必要な配線の隙間に、導電性ペースト膜を設けるためのスペースが必要となっていた。そのため、配線密度が高くなってしまい、短絡などの欠陥が増えるおそれがあるという問題があった。更に、フレキシブル性を持たせる際に導電性ペースト箇所が本来の構造部と比較し短絡、断線などの欠陥が増えるおそれがあった。特許文献２では、フレキシブル性を持たせる際にレーザーメルト箇所が本来の構造部と比較し短絡、断線などの欠陥が増えるおそれがあった。
【０００８】
本開示の目的は、配線密度を高くしすぎることなく断線を修復することが可能であり、フレキシブル性を持たせる場合に短絡や断線などを抑えることが可能な薄膜トランジスタアレイおよびその製造方法、並びにこの薄膜トランジスタアレイを備えた表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
本開示による薄膜トランジスタアレイは、以下の（Ａ）〜（Ｃ）の構成要素を備えたものである。
（Ａ）第１導電層
（Ｂ）第１導電層の少なくとも一部に対向して、第１導電層に合わせた平面形状の開口を有する絶縁膜
（Ｃ）開口を塞ぐと共に開口内で第１導電層に接するパッチ部を含む第２導電層
【００１０】
本開示の薄膜トランジスタアレイでは、絶縁膜に、第１導電層に合わせた平面形状の開口が設けられている。この開口は、第２導電層のパッチ部により塞がれており、開口内で第２導電層のパッチ部と第１導電層とが接している。よって、開口内は第１導電層と第２導電層のパッチ部との二重層となり、第１導電層に断線がある場合にも、その断線は第２導電層のパッチ部により修復されている。
【００１１】
本開示による第１の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｃ）の工程を含むものである。
（Ａ）第１導電層を形成する工程
（Ｂ）第１導電層の上に絶縁膜を形成し、絶縁膜に、第１導電層の少なくとも一部に対向して、第１導電層に合わせた平面形状の開口を設ける工程
（Ｃ）絶縁膜の上に、開口を塞ぐと共に開口内で第１導電層に接するパッチ部を含む第２導電層を形成する工程
【００１２】
本開示による第２の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｃ）の工程を含むものである。
（Ａ）パッチ部を含む第２導電層を形成する工程
（Ｂ）第２導電層の上に絶縁膜を形成し、絶縁膜に、パッチ部に対向して、パッチ部に合わせた平面形状の開口を設ける工程
（Ｃ）絶縁膜の上に、開口を塞ぐと共に開口内でパッチ部に接する第１導電層を形成する工程
【００１３】
本開示による表示装置は、上記本開示による薄膜トランジスタアレイと、表示層とを備えたものである。
【００１４】
本開示の表示装置では、薄膜トランジスタアレイにより表示層が駆動され、表示動作がなされる。
【発明の効果】
【００１５】
本開示の薄膜トランジスタアレイ、または本開示の表示装置によれば、絶縁膜に、第１導電層に合わせた平面形状の開口を設け、この開口を第２導電層のパッチ部により塞ぎ、開口内でパッチ部と第１導電層とを接触させるようにしている。よって、第１導電層に断線がある場合にも、その断線を第２導電層のパッチ部により修復することが可能となる。従って、配線の隙間に導電性ペースト膜やバイパスパターンを設ける必要はなくなり、配線密度を高くしすぎることなく断線を修復することが可能となる。また、導電性ペースト箇所やレーザーメルト箇所において短絡、断線などの欠陥が増えることがなくなり、可撓性基板によりフレキシブル性を持たせる場合に短絡や断線などを抑えることが可能となる。
【００１６】
本開示の第１の薄膜トランジスタの製造方法によれば、絶縁膜に、第１導電層に合わせた平面形状の開口を設け、この開口を第２導電層のパッチ部により塞ぎ、開口内でパッチ部と第１導電層とを接触させるようにしている。また、本開示の第２の薄膜トランジスタの製造方法によれば、絶縁膜に、第２導電層のパッチ部に合わせた平面形状の開口を設け、この開口を第１導電層で塞ぎ、開口内でパッチ部と第１導電層を接触させるようにしている。よって、上記本開示の薄膜トランジスタアレイを容易に製造することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本開示の第１の実施の形態に係る表示装置の全体構成を表す断面図および平面図である。
【図２】図１に示した表示領域の構成を表す断面図である。
【図３】図２に示したＴＦＴアレイの第１導電層，ゲート絶縁膜および第２導電層の構成を表す平面図である。
【図４】図３のＩＶ−ＩＶ線における断面図である。
【図５】図３のＶ−Ｖ線における断面図である。
【図６】図２に示した表示装置の製造方法を工程順に表す断面図である。
【図７】図６に続く工程を表す断面図である。
【図８】図７に続く工程を表す断面図である。
【図９】図８に続く工程を表す断面図である。
【図１０】変形例１に係るＴＦＴアレイの第１導電層，ゲート絶縁膜および第２導電層の構成を表す平面図である。
【図１１】本開示の第２の実施の形態に係る表示装置におけるＴＦＴアレイの構成を表す平面図である。
【図１２】図１１のＸＩＩ−ＸＩＩ線における断面図である。
【図１３】図１１のＸＩＩＩ−ＸＩＩＩ線における断面図である。
【図１４】図１１に示した表示装置の製造方法を工程順に表す断面図である。
【図１５】図１４に続く工程を表す断面図である。
【図１６】図１５に続く工程を表す断面図である。
【図１７】図１６に続く工程を表す断面図である。
【図１８】図１７に続く工程を表す断面図である。
【図１９】変形例２に係るＴＦＴアレイの構成を表す平面図である。
【図２０】本開示の第３の実施の形態に係る表示装置におけるＴＦＴアレイの第１導電層，ゲート絶縁膜および第２導電層の構成を表す平面図である。
【図２１】図２０のＸＸＩ−ＸＸＩ線における断面図である。
【図２２】図２０のＸＸＩＩ−ＸＸＩＩ線における断面図である。
【図２３】図１９に示した表示装置の製造方法を工程順に表す断面図である。
【図２４】図２３に続く工程を表す断面図である。
【図２５】図２４に続く工程を表す断面図である。
【図２６】図２５に続く工程を表す断面図である。
【図２７】上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図２８】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図２９】適用例２の外観を表す斜視図である。
【図３０】適用例３の外観を表す斜視図である。
【図３１】（Ａ）は適用例４の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図３２】適用例５の外観を表す斜視図である。
【図３３】適用例６の外観を表す斜視図である。
【図３４】（Ａ）は適用例６の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１８】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（走査線の断線を、信号線と同層のパッチ部により修復する例）
２．変形例１（パッチ部をＴＦＴアレイの全体に適用した例）
３．第２の実施の形態（信号線の断線を、画素電極と同層のパッチ部により修復する例）
４．変形例２（パッチ部をＴＦＴアレイの全体に適用した例）
５．第３の実施の形態（信号線の断線を、走査線と同層のパッチ部により修復する例）
６．適用例
【００１９】
（第１の実施の形態）
図１は、本開示の第１の実施の形態に係る表示装置の概略構成を模式的に表したものであり、図１（Ｂ）は平面構成（上面構成）を、図１（Ａ）は、図１（Ｂ）におけるＩＡ−ＩＡ線に沿った矢視断面構成を、それぞれ示している。この表示装置１は、基板１１、ＴＦＴアレイ１２、表示層１３および透明基板１４をこの順に積層したものである。具体的には、基板１１における表示領域１０Ａ上には、ＴＦＴアレイ１２、表示層１３および透明基板１４が積層される一方、基板１１における額縁領域（非表示領域）１０Ｂ上には、ＴＦＴアレイ１２、表示層１３および透明基板１４は積層されていない。
【００２０】
基板１１は、例えば、ガラスなどの無機材料，金属薄膜，またはプラスチック材料により構成されている。無機材料としては、例えば、ガラス，石英，シリコン，ガリウム砒素が挙げられる。プラスチック材料としては、例えば、ポリイミド，ポリエチレンテレフタレート（ＰＥＴ），ポリエチレンナフタレート（ＰＥＮ），ポリメチルメタクリレート（ＰＭＭＡ），ポリカーボネート（ＰＣ），ポリエーテルスルホン（ＰＥＳ），ポリエチルエーテルケトン（ＰＥＥＫ），芳香族ポリエステル（液晶ポリマー）が挙げられる。この基板１１は、ウェハなどの剛性の基板であってもよく、薄層ガラスやフィルムなどの可撓性基板（フレキシブル基板）であってもよい。
【００２１】
ＴＦＴアレイ１２は、薄膜（金属膜等の導電膜や、絶縁膜など）を含む複数のデバイスを含む層である。このデバイスとしては、画素を選択するためのスイッチング素子としてのＴＦＴの他、容量素子（保持容量素子など）、配線（走査線，信号線など）および電極（画素電極など）等が挙げられる。すなわち、ＴＦＴアレイ１２に含まれるデバイスは、ＴＦＴ、容量素子、配線および電極のうちの少なくとも１つである。ここで、上記したＴＦＴは、チャネル層として無機半導体層を用いた無機ＴＦＴあるいは、有機半導体層を用いた有機ＴＦＴのどちらにより構成されていてもよい。
【００２２】
表示層１３は、例えば画素電極と対向電極との間に電気泳動型表示体を有するものである。すなわち、表示装置１は、電気泳動現象を利用して画像（例えば文字情報等）を表示する電気泳動型ディスプレイ（いわゆる電子ペーパーディスプレイ）である。画素電極はＴＦＴアレイ１２に画素ごとに設けられている。対向電極は透明基板１４の一面に設けられている。
【００２３】
透明基板１４は、例えば、基板１１と同様の材料を用いて構成されている。なお、この透明基板１４上に、更に表示層１３への水分の浸入を防止する防湿膜および外光の表示面への映り込みを防止するための光学機能膜を設けるようにしてもよい。
【００２４】
なお、水分や有機ガスによるＴＦＴアレイ１２および表示層１３の劣化を防止するため、基板１１とＴＦＴアレイ１２との間にバリア層を設けてもよい。このようなバリア層は、例えばＡｌＯｘ Ｎ１−Ｘ （ただし、Ｘ＝０．０１〜０．２）または窒化シリコン（Ｓｉ３ Ｎ４ ）からなる。
【００２５】
図２は、図１に示した表示領域１０Ａの断面構成を表したものである。表示領域１０Ａには、上述したように、基板１１に、ＴＦＴアレイ１２，表示層１３，対向電極１５および透明基板１４がこの順に積層されている。ＴＦＴアレイ１２は、例えば、基板１１の側から順に、下部導電層２０，ゲート絶縁膜３０，半導体層４０（図２には図示せず、図３参照。），上部導電層５０，パッシベーション膜（保護膜）６１，平坦化膜６２および最上部導電層７０を有している。対向電極１５は、透明基板１４の表示層１３に対向する面に、表示領域１０Ａの全体にわたって設けられた共通電極である。
【００２６】
図３は、図２に示したＴＦＴアレイ１２の下部導電層２０，ゲート絶縁膜３０および上部導電層５０の平面構成を表したものである。なお、図３以降では、基板１１の主面に対して垂直な方向をｚ方向（積層方向）、基板１１の主面内における左右方向をｘ方向、基板１１の主面内における上下方向をｙ方向という。
【００２７】
下部導電層２０は、例えば、走査線２１と、容量素子ＣＳの下部電極２２とを含んでいる。図３では、下部導電層２０に左下がりの斜線を施して表している。走査線２１は、基板１１上にｙ方向に延在し、ＴＦＴのゲート電極２１Ｇ（図２および図３には図示せず、図５参照。）を含んでいる。走査線２１および下部電極２２は、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。走査線２１および下部電極２２は、例えば、モリブデン（Ｍｏ），クロム（Ｃｒ），タンタル（Ｔａ），チタン（Ｔｉ），アルミニウム（Ａｌ）およびアルミニウム合金等のうちの１種よりなる単層膜、または２種以上よりなる積層膜により構成されている。アルミニウム合金としては、例えばアルミニウム−ネオジム（Ａｌ−Ｎｄ）合金が挙げられる。
【００２８】
ゲート絶縁膜３０は、下部導電層２０と、半導体層４０および上部導電層５０との間に、表示領域１０Ａの全体にわたって設けられている。ゲート絶縁膜３０は、例えば、ＳｉＯ2，Ｓｉ3Ｎ4，ＳｉＮＯおよびＡｌ2Ｏ3等のうちの１種よりなる単層膜である。
【００２９】
半導体層４０は、走査線２１と信号線５１との交点に島状に設けられている。半導体層４０の構成材料は、シリコン、酸化物半導体または有機物半導体のいずれでもよい。
【００３０】
上部導電層５０は、信号線５１と、容量素子ＣＳの上部電極５２とを含んでいる。図３では、上部導電層５０に網掛けを施して表している。信号線５１は、ゲート絶縁膜３０および半導体層４０上にｘ方向に延在し、ＴＦＴのソース電極５１Ｓを兼ねている。上部電極５２は、ＴＦＴのドレイン電極５２Ｄに接続されている。信号線５１および上部電極５２は、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。信号線５１および上部電極５２は、例えば、モリブデン（Ｍｏ），クロム（Ｃｒ），タンタル（Ｔａ），チタン（Ｔｉ），アルミニウム（Ａｌ）およびアルミニウム合金等のうちの１種よりなる単層膜、または２種以上よりなる積層膜により構成されている。アルミニウム合金としては、例えばアルミニウム−ネオジム合金が挙げられる。
【００３１】
パッシベーション膜６１は、上部導電層５０の保護膜としての機能を有するものであり、平坦化膜６２は、最上部導電層７０の画素電極７１を形成するために表面を平坦化するものである。パッシベーション膜６１および平坦化膜６２は、例えば、有機膜あるいは無機膜のいずれか、またはその組合せにより構成されている。
【００３２】
最上部導電層７０は、平坦化膜６２の上に設けられ、画素電極７１を含んでいる。最上部導電層７０は、例えば、モリブデン（Ｍｏ），クロム（Ｃｒ），タンタル（Ｔａ），チタン（Ｔｉ），Ｉｎ合金であるＩＴＯやＩＧＯ，ＩＧＺＯ等の透明電極、アルミニウム（Ａｌ）およびアルミニウム合金等のうちの１種よりなる単層膜、または２種以上よりなる積層膜により構成されている。アルミニウム合金としては、例えばアルミニウム−ネオジム合金が挙げられる。
【００３３】
図４は、図３のＩＶ−ＩＶ線における断面構成を表し、図５は、図３のＶ−Ｖ線における断面構成を表している。ゲート絶縁膜３０は、走査線２１上に、走査線２１に沿った細長い矩形の平面形状の開口３１を有している。この開口３１は、上部導電層５０の一部をなすパッチ部５３により塞がれている。パッチ部５３は、開口３１内で走査線２１に接している。これにより、この表示装置１では、配線密度を高くしすぎることなく走査線２１の断線部２１Ａを修復することが可能であり、可撓性の基板１１によりフレキシブル性を持たせる場合に短絡や断線などを抑えることが可能となっている。
【００３４】
開口３１は必ずしも走査線２１と同じ形状・寸法である必要はなく、製造工程でのマスク位置合わせの余裕などを考慮して、走査線２１に合わせた平面形状（形状は走査線２１と同じであり、幅や長さなどの寸法は走査線２１よりも小さい）とされている。
【００３５】
パッチ部５３は、開口３１内において走査線２１との二重配線を構成することにより、走査線２１の断線部２１Ａを修復・補修するバイパス配線としての機能を有するものである。パッチ部５３は、例えば、開口３１と同様に、走査線２１に沿った細長い矩形であり、開口３１の全体を塞ぐことが可能な寸法を有している。
【００３６】
パッチ部５３は、信号線５１や容量素子ＣＳの上部電極５２と共に、上部導電層５０に含まれている。つまり、パッチ部５３と、信号線５１および上部電極５２とは、いずれも上部導電層５０の一部として、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。ただし、パッチ部５３は、信号線５１や上部電極５２とは物理的・電気的に分離されている。
【００３７】
開口３１およびパッチ部５３は、走査線２１と信号線５１との交差部を回避して、走査線２１が信号線５１と重ならず単独で設けられている領域の少なくとも一部に配置されている。具体的には、開口３１およびパッチ部５３は、走査線２１の断線部２１Ａが生じている部分に選択的に設けられている。
【００３８】
ここで、下部導電層２０は、本開示における「第１導電層」の一具体例に対応している。走査線２１は、本開示における「第１配線」の一具体例に対応している。ゲート絶縁膜３０は、本開示における「絶縁膜」の一具体例に対応している。開口３１は、本開示における「開口」の一具体例に対応している。パッチ部５３を含む上部導電層５０は、本開示における「第２導電層」の一具体例に対応している。信号線５１は、本開示における「第２配線」の一具体例に対応している。
【００３９】
この表示装置１は、例えば、次のようにして製造することができる。
【００４０】
図６ないし図９は、表示装置１の製造方法を工程順に表したものである。なお、図６ないし図９において、（Ａ）は図３のＩＶ−ＩＶ線における断面、（Ｂ）は図３のＶ−Ｖ線における断面をそれぞれ表している。
【００４１】
まず、図６に示したように、例えば、基板１１上に導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、走査線２１，ゲート電極２１Ｇおよび容量素子ＣＳの下部電極２２を含む下部導電層２０を形成する。
【００４２】
ここで、走査線２１には、膜剥がれや異物によるパターニング不良に起因して、断線部２１Ａ（図３参照。）が生じるおそれがある。また、基板１１がプラスチック材料により構成されている場合には、プラスチック表面の傷や段差などの局所的な不良の影響によって断線部２１Ａが生じる場合もある。プラスチック基板が大面積であるほど、そのような局所的な不良が走査線２１の形成位置にあたってしまう可能性が高くなる。また、走査線２１は基板１１に最も近い位置に設けられるので、そのような基板１１の局所的な不良の影響も大きくなる。従って、光学検査または電気検査により、走査線２１の断線部２１Ａ（図３参照。）の有無を調べ、断線部２１Ａが生じていた場合にはその位置を特定する。
【００４３】
次いで、図７に示したように、第１導電層２０上にゲート絶縁膜３０を形成し、ゲート絶縁膜３０に、走査線２１の断線部２１Ａが生じている部分の上に、走査線２１に沿った細長い矩形の平面形状の開口３１を設ける。なお、開口３１は、ゲートコンタクト（図示せず）形成時のフォトリソグラフィおよびエッチングにより同時に形成することが可能である。
【００４４】
そののち、図８に示したように、走査線２１のゲート電極２１Ｇとなる部分の上に、半導体層４０を形成する。
【００４５】
続いて、同じく図８に示したように、ゲート絶縁膜３０および半導体層４０の上に、導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、信号線５１，ソース電極５１Ｓ，容量素子ＣＳの上部電極５２，ドレイン電極５２Ｄおよびパッチ部５３を含む上部導電層５０を形成する。これにより、ＴＦＴおよび容量素子ＣＳが形成される。同時に、パッチ部５３が開口３１内で走査線２１に接触し、開口３１内でパッチ部５３と走査線２１との二重配線が形成され、断線部２１Ａが修復される。
【００４６】
これに対して従来では、配線上にコンタクトホールを形成し、断線が発生した場合には、断線した部分を挟むコンタクトホール二つにわたって導電性ペーストを用いて導電膜を形成し、断線を修復するようにしていた。そのため、プロセスの途中、または完成後に別途導電性ペーストにて導電膜を形成する工程を必要としていた。また、導電性ペーストを使用しない場合でも、液状態の導電性物質によって所望の形状に形成するようにしていたので、同様に導電膜を形成する工程を追加で必要としていた。
【００４７】
本実施の形態では、パッチ部５３は、上部導電層５０の一部として、信号線５１および容量素子ＣＳの上部電極５２と同一材料および同一工程で形成することが可能であり、パッチ部５３のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。
【００４８】
また、パッチ部５３は、走査線２１に重ねて形成することが可能であり、従来のように走査線２１や信号線５１の隙間をぬって導電性ペースト膜を設ける必要はなくなる。よって、配線密度が高くなりすぎることがなくなり、短絡などの欠陥の発生が抑えられる。
【００４９】
更に、従来より行われているレーザを用いた断線および短絡の修正は、基板１１がガラスにより構成されている場合は可能であるが、基板１１がプラスチックにより構成されている場合には、プラスチックが熱により損傷を受けるため使用することができなかった。特に有色のプラスチックの場合には影響が大きかった。
【００５０】
一方、本実施の形態では、レーザを用いずに断線部２１Ａを修復することが可能であり、基板１１がプラスチックにより構成されている場合に好適である。
【００５１】
加えて、従来のように導電性ペーストやレーザーメルトにより修復を行った場合には、導電性ペースト箇所やレーザーメルト箇所が本来の構造部と比較して短絡、断線などの欠陥を発生しやすくなるおそれがあった。これに対して本実施の形態では、走査線２１に合わせた平面形状の開口３１を形成し、この開口３１内でパッチ部５３を走査線２１に接触させて二重配線を形成するようにしている。パッチ部５３は、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、本来の構造部である信号線５１や上部電極５２と同じ材料により構成されている。よって、プラスチック等の可撓性の基板１１によりフレキシブル性を持たせる場合に、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、短絡や断線の増加を抑えることが可能となる。
【００５２】
そののち、図９に示したように、上部導電層５０の上に、パッシベーション膜６１，平坦化膜６２，および画素電極７１を含む最上部導電層７０を順に形成する。これにより、図２に示したＴＦＴアレイ１２が形成される。
【００５３】
最後に、図２に示したように、画素電極７１の上に表示層１３を形成し、この表示層１３の上に、対向電極１５を形成した透明基板１４を配置する。以上により、図１ないし図５に示した表示装置１が完成する。
【００５４】
この表示装置１では、表示層１３において、画素電極７１と対向電極１５との間に印加された映像電圧に基づいて電気泳動型の表示体により表示が行われる。
【００５５】
ここでは、ゲート絶縁膜３０に、走査線２１に沿った細長い矩形の平面形状の開口３１が設けられている。この開口３１は、上部導電層５０のパッチ部５３により塞がれており、開口３１内でパッチ部５３と走査線２１とが接している。よって、開口３１内は走査線２１とパッチ部５３との二重配線となり、走査線２１の断線部２１Ａがパッチ部５３により修復されている。よって、断線部２１Ａが生じて走査線２１に正常に電圧が印加されない場合でも、パッチ部５３がバイパス配線となって、断線部２１Ａ以降にも電圧が印加される。従って、断線部２１Ａに起因する点状欠陥や線状欠陥が抑えられ、表示品質が向上する。
【００５６】
このように本実施の形態では、ゲート絶縁膜３０に、走査線２１に対向して、走査線２１に合わせた平面形状の開口３１を設け、この開口３１を、上部導電層５０のパッチ部５３により塞ぎ、開口３１内でパッチ部５３と走査線２１とを接触させるようにしている。よって、走査線２１に断線部２１Ａが生じている場合にも、その断線部２１Ａをパッチ部５３により修復することが可能となる。従って、従来のように配線の隙間に導電性ペースト膜を設ける必要はなくなり、配線密度を高くしすぎることなく断線部２１Ａを修復することが可能となる。また、従来のように導電性ペースト箇所やレーザーメルト箇所において短絡、断線などの欠陥が増えることがなくなり、可撓性の基板１１によりフレキシブル性を持たせる場合にも好適である。
【００５７】
また、パッチ部５３は、上部導電層５０の一部として、信号線５１および容量素子ＣＳの上部電極５２と同一材料および同一工程で形成することが可能であり、パッチ部５３のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。
【００５８】
（変形例１）
なお、上記実施の形態では、走査線２１に断線部２１Ａが発生した場合、断線部２１Ａの位置を特定し、その箇所のみに選択的に開口３１およびパッチ部５３を設けて断線部２１Ａを修復する場合について説明した。しかしながら、開口３１およびパッチ部５３は、図１０に示したように、冗長設計としてＴＦＴアレイ１２の走査線２１の全体にわたって配置することも可能である。すなわち、開口３１およびパッチ部５３は、走査線２１と信号線５１との交差部を回避して、走査線２１が信号線５１と重ならず単独で設けられている領域の全部に配置することも可能である。
【００５９】
特にプラスチックよりなる基板１１を用いた場合には、プラスチック表面の傷や段差などの局所的な不良の影響により、断線部２１Ａが多数発生するおそれがある。そのため、欠陥検査により断線部２１Ａの位置を特定するよりも、開口３１およびパッチ部５３の形成を予め製造工程に組み込むほうが、製造効率や歩留まりを更に向上させることが可能となる。とりわけ走査線２１は基板１１に最も近い位置に設けられ、基板１１表面の局所的な不良に起因する断線部２１Ａが発生しやすいので、より高い効果が得られる。
【００６０】
（第２の実施の形態）
図１１は、本開示の第２の実施の形態に係るＴＦＴアレイ１２の平面構成を表したものである。本実施の形態は、信号線５１に断線部５１Ａが生じた場合に、その断線部５１Ａを、最上部導電層７０において画素電極７１と同層のパッチ部７２により修復するようにしたものである。このことを除いては、本実施の形態に係る表示装置１は上記第１の実施の形態と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
【００６１】
下部導電層２０，ゲート絶縁膜３０，半導体層４０，上部導電層５０，パッシベーション膜６１，平坦化膜６２および画素電極７１は、第１の実施の形態と同様に構成されている。なお、図１１では、簡単のため、走査線２１には断線部２１Ａが生じていない場合を表しているが、本実施の形態と第１の実施の形態とを組み合わせて、走査線２１の断線部２１Ａに開口３１およびパッチ部５３を設けることも可能である。また、本実施の形態と変形例１とを組み合わせて、開口３１およびパッチ部５３を冗長設計としてＴＦＴアレイ１２の走査線２１の全体に配置することも可能である。
【００６２】
図１２は、図１１のＸＩＩ−ＸＩＩ線における断面構成、図１３は、図１１のＸＩＩＩ−ＸＩＩＩ線における断面構成をそれぞれ表したものである。パッシベーション膜６１および平坦化膜６２は、信号線５１上に、信号線５１に沿った細長い矩形の平面形状の開口６３を有している。この開口６３は、最上部導電層７０の一部をなすパッチ部７２により塞がれている。パッチ部７２は、開口６３内で信号線５１に接している。これにより、この表示装置１では、配線密度を高くしすぎることなく信号線５１の断線部５１Ａを修復することが可能であり、可撓性の基板１１によりフレキシブル性を持たせる場合に短絡や断線などを抑えることが可能となっている。
【００６３】
開口６３は必ずしも信号線５１と同じ形状・寸法である必要はなく、製造工程でのマスク位置合わせの余裕などを考慮して、信号線５１に合わせた平面形状（形状は信号線５１と同じであり、幅や長さなどの寸法は信号線５１よりも小さい）とされている。
【００６４】
パッチ部７２は、開口６３内において信号線５１との二重配線を形成することにより、信号線５１の断線部５１Ａを修復・補修するバイパス配線としての機能を有するものである。パッチ部７２は、例えば、開口６３と同様に、信号線５１に沿った細長い矩形であり、開口６３の全体を塞ぐことが可能な寸法を有している。
【００６５】
パッチ部７２は、画素電極７１と共に最上部導電層７０に含まれている。つまり、パッチ部７２と画素電極７１とは、いずれも最上部導電層７０の一部として、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。ただし、パッチ部７２は、画素電極７１とは物理的・電気的に分離されている。
【００６６】
開口６３およびパッチ部７２は、信号線５１が画素電極７１と重ならず単独で設けられている領域の少なくとも一部に配置されている。具体的には、開口６３およびパッチ部７２は、信号線５１の断線部５１Ａが生じている部分に選択的に設けられている。
【００６７】
ここでは、上部導電層５０が、本開示における「第１導電層」の一具体例に対応し、信号線５１が、本開示における「第１配線」の一具体例に対応している。パッシベーション膜６１および平坦化膜６２が、本開示における「絶縁膜」の一具体例に対応している。開口６３が、本開示における「開口」の一具体例に対応している。最上部導電層７０が、本開示における「第２導電層」の一具体例に対応し、画素電極７１が、本開示における「第２配線」の一具体例に対応している。
【００６８】
この表示装置１は、例えば、次のようにして製造することができる。
【００６９】
図１４ないし図１８は、表示装置１の製造方法を工程順に表したものである。なお、図１４ないし図１８において、（Ａ）は図１１のＸＩＩ−ＸＩＩ線における断面、（Ｂ）は図１１のＸＩＩＩ−ＸＩＩＩ線における断面をそれぞれ表している。
【００７０】
まず、図１４に示したように、例えば、基板１１上に導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、走査線２１，ゲート電極２１Ｇおよび容量素子ＣＳの下部電極２２を含む下部導電層２０を形成する。
【００７１】
次いで、図１５に示したように、下部導電層２０上にゲート絶縁膜３０を形成する。続いて、走査線２１のゲート電極２１Ｇとなる部分の上に、半導体層４０（図１５には図示せず、図１１参照。）を形成する。
【００７２】
そののち、図１６に示したように、ゲート絶縁膜３０および半導体層４０の上に、導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、信号線５１，ソース電極５１Ｓ，容量素子ＣＳの上部電極５２およびドレイン電極５２Ｄを含む上部導電層５０を形成する。これにより、ＴＦＴおよび容量素子ＣＳが形成される。
【００７３】
ここで、信号線５１には、膜剥がれや異物によるパターニング不良に起因して、断線部５１Ａ（図１１参照。）が生じるおそれがある。また、基板１１がプラスチック材料により構成されている場合には、プラスチック表面の傷や段差などの局所的な不良の影響によって断線部５１Ａが生じる場合もある。プラスチック基板が大面積であるほど、そのような局所的な不良が信号線５１の形成位置にあたってしまう可能性が高くなる。従って、光学検査または電気検査などにより、信号線５１の断線部５１Ａ（図１１参照。）の有無を調べ、断線部５１Ａが生じていた場合にはその位置を特定する。
【００７４】
続いて、図１７に示したように、上部導電層５０の上にパッシベーション膜６１および平坦化膜６２を形成し、それらパッシベーション膜６１および平坦化膜６２に、信号線５１の断線部５１Ａが生じている部分の上に、信号線５１に沿った細長い矩形の平面形状の開口６３を設ける。なお、開口６３は、画素電極７１との接続孔６４形成時のフォトリソグラフィおよびエッチングにより同時に形成することが可能である。
【００７５】
そののち、図１８に示したように、パッシベーション膜６１および平坦化膜６２の上に、導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、画素電極７１およびパッチ部７２を形成する。これにより、画素電極７１が接続孔６４を介して容量素子ＣＳの上部電極５２に接続される。同時に、パッチ部７２が開口６３内で信号線５１に接触し、開口６３内でパッチ部７２と信号線５１との二重配線が形成され、断線部５１Ａが修復される。以上により、図１１に示したＴＦＴアレイ１２が形成される。
【００７６】
ここでは、パッチ部７２は、最上部導電層７０の一部として、画素電極７１と同一材料および同一工程で形成することが可能であり、パッチ部７２のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。
【００７７】
また、パッチ部７２は、信号線５１に重ねて形成することが可能であり、従来のように走査線２１や信号線５１の隙間をぬって導電性ペースト膜を設ける必要はなくなる。よって、配線密度が高くなりすぎず、短絡などの欠陥の発生が抑えられる。
【００７８】
更に、従来のようなレーザを用いた断線および短絡の修正は、基板１１がガラスにより構成されている場合は可能であるが、基板１１がプラスチックにより構成されている場合には、プラスチックが熱により損傷を受けるため使用することができない。特に有色のプラスチックの場合には影響が大きい。これに対して、本実施の形態では、レーザを用いずに断線部５１Ａを修復することが可能であり、基板１１がプラスチックにより構成されている場合に好適である。
【００７９】
加えて、従来のように導電性ペーストやレーザーメルトにより修復を行った場合には、導電性ペースト箇所やレーザーメルト箇所が本来の構造部と比較して短絡、断線などの欠陥を発生しやすくなるおそれがあった。これに対して本実施の形態では、信号線５１に合わせた平面形状の開口６３を形成し、この開口６３内でパッチ部７２を信号線５１に接触させて二重配線を形成するようにしている。パッチ部７２は、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、本来の構造部である画素電極７１と同じ材料により構成されている。よって、プラスチック等の可撓性の基板１１によりフレキシブル性を持たせる場合に、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、短絡や断線の増加を抑えることが可能となる。
【００８０】
最後に、図２に示したように、画素電極７１の上に表示層１３を形成し、この表示層１３の上に、対向電極１５を形成した透明基板１４を配置する。以上により、図１および図２に示した表示装置１が完成する。
【００８１】
この表示装置１では、表示層１３において、画素電極７１と対向電極１５との間に印加された映像電圧に基づいて電気泳動型の表示体により表示が行われる。
【００８２】
ここでは、パッシベーション膜６１および平坦化膜６２に、信号線５１に沿った細長い矩形の平面形状の開口６３が設けられている。この開口６３は、最上部導電層７０のパッチ部７２により塞がれており、開口６３内でパッチ部７２と信号線５１とが接している。よって、開口６３内は信号線５１とパッチ部７２との二重配線となり、信号線５１の断線部５１Ａがパッチ部７２により修復されている。よって、断線部５１Ａが生じて信号線５１に正常に電圧が印加されない場合でも、パッチ部７２がバイパス配線となって、断線部５１Ａ以降にも電圧が印加される。従って、断線部５１Ａに起因する点状欠陥や線状欠陥が抑えられ、表示品質が向上する。
【００８３】
このように本実施の形態では、パッシベーション膜６１および平坦化膜６２に、信号線５１に対向して、信号線５１に合わせた平面形状の開口６３を設け、この開口６３を、最上部導電層７０のパッチ部７２により塞ぎ、開口６３内でパッチ部７２と信号線５１とを接触させるようにしている。よって、信号線５１に断線部５１Ａが生じている場合にも、その断線部５１Ａをパッチ部７２により修復することが可能となる。従って、従来のように配線の隙間に導電性ペースト膜を設ける必要はなくなり、配線密度を高くしすぎることなく断線部５１Ａを修復することが可能となる。また、従来のように導電性ペースト箇所やレーザーメルト箇所において短絡、断線などの欠陥が増えることがなくなり、可撓性の基板１１によりフレキシブル性を持たせる場合にも好適である。
【００８４】
また、パッチ部７２は、最上部導電層７０の一部として、画素電極７１と同一材料および同一工程で形成することが可能であり、パッチ部７２のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。
【００８５】
（変形例２）
なお、上記実施の形態では、信号線５１に断線部５１Ａが発生した場合、断線部５１Ａの位置を特定し、その箇所のみに選択的に開口６３およびパッチ部７２を設けて断線部５１Ａを修復する場合について説明した。しかしながら、開口６３およびパッチ部７２は、図１９に示したように、冗長設計としてＴＦＴアレイ１２の信号線５１の全体にわたって、配置することも可能である。特にプラスチックよりなる基板１１を用いた場合には、プラスチック表面の傷や段差などの局所的な不良の影響により、断線部５１Ａが多数発生するおそれがある。そのため、欠陥検査により断線部５１Ａの位置を特定するよりも、開口６３およびパッチ部７２の形成を予め製造工程に組み込むほうが、製造効率や歩留まりを更に向上させることが可能となる。
【００８６】
なお、図１９では、開口６３およびパッチ部７２が、走査線２１と信号線５１との交差部を回避して各画素ごとに分かれて設けられている場合を表しているが、開口６３およびパッチ部７２は、信号線５１が画素電極７１と重ならず単独で設けられている領域の全部に設けることが可能である。
【００８７】
（第３の実施の形態）
図２０は、本開示の第３の実施の形態に係るＴＦＴアレイ１２の平面構成を表したものである。本実施の形態は、信号線５１に断線部５１Ａが生じた場合に、その断線部５１Ａを、下部導電層２０において走査線２１等と同層のパッチ部２３により修復するようにしたものである。このことを除いては、本実施の形態に係る表示装置１は上記第１の実施の形態と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
【００８８】
下部導電層２０，ゲート絶縁膜３０，半導体層４０，上部導電層５０，パッシベーション膜６１，平坦化膜６２および最上部導電層７０は、第１の実施の形態と同様に構成されている。なお、図２０では、簡単のため、走査線２１には断線部２１Ａが生じていない場合を表しているが、本実施の形態と第１の実施の形態とを組み合わせて、走査線２１の断線部２１Ａに開口３１およびパッチ部５３を設けることも可能である。また、本実施の形態と変形例１とを組み合わせて、開口３１およびパッチ部５３を冗長設計としてＴＦＴアレイ１２の走査線２１の全体に形成することも可能である。
【００８９】
図２１は、図１１のＸＸＩ−ＸＸＩ線における断面構成、図２２は、図１１のＸＸＩＩ−ＸＸＩＩ線における断面構成をそれぞれ表したものである。ゲート絶縁膜３０は、信号線５１の下に、信号線５１に沿った細長い矩形の平面形状の開口３２を有している。この開口３２は、下部導電層２０の一部をなすパッチ部２３により下から塞がれている。パッチ部２３は、開口３２内で上部導電層５０の信号線５１に接している。これにより、この表示装置１では、配線密度を高くしすぎることなく信号線５１の断線部５１Ａを修復することが可能であり、可撓性の基板１１によりフレキシブル性を持たせる場合に短絡や断線などを抑えることが可能となっている。
【００９０】
開口３２は必ずしも信号線５１と同じ形状・寸法である必要はなく、製造工程でのマスク位置合わせの余裕などを考慮して、信号線５１に合わせた平面形状（形状は信号線５１と同じであり、幅や長さなどの寸法は信号線５１よりも小さい）とされている。
【００９１】
パッチ部２３は、開口３２内において信号線５１との二重配線を構成することにより、信号線５１の断線部５１Ａを修復・補修するバイパス配線としての機能を有するものである。パッチ部２３は、例えば、開口３２と同様に、信号線５１に沿った細長い矩形であり、開口３２の全体を塞ぐことが可能な寸法を有している。
【００９２】
パッチ部２３は、走査線２１および容量素子ＣＳの下部電極２２と共に、下部導電層２０に含まれている。つまり、パッチ部２３と、走査線２１および容量素子ＣＳの下部電極２２とは、いずれも下部導電層２０の一部として、同一材料により構成されると共に、後述する製造方法において同一工程により形成されたものである。ただし、パッチ部２３は、走査線２１および下部電極２２とは物理的・電気的に分離されている。
【００９３】
開口３２およびパッチ部２３は、ＴＦＴアレイ１２の信号線５１の全体にわたって設けることが望ましい。すなわち、開口３２およびパッチ部２３は、走査線２１と信号線５１との交差部を回避して、信号線５１が走査線２１と重ならず単独で設けられている領域の全部に配置されていることが好ましい。後述する製造工程においてパッチ部２３は信号線５１よりも先に形成されるので、予め断線部５１Ａの発生位置を特定することは難しいからである。
【００９４】
ここでは、上部導電層５０が、本開示における「第１導電層」の一具体例に対応し、信号線５１が、本開示における「第１配線」の一具体例に対応している。絶縁膜３０が、本開示における「絶縁膜」の一具体例に対応している。開口３２が、本開示における「開口」の一具体例に対応している。下部導電層２０が、本開示における「第２導電層」の一具体例に対応し、走査線２１が、本開示における「第２配線」の一具体例に対応している。
【００９５】
この表示装置１は、例えば、次のようにして製造することができる。
【００９６】
図２３ないし図２６は、表示装置１の製造方法を工程順に表したものである。なお、図２３ないし図２６において、（Ａ）は図２０のＸＸＩ−ＸＸＩ線における断面、（Ｂ）は図２０のＸＸＩＩ−ＸＸＩＩ線における断面をそれぞれ表している。
【００９７】
まず、図２３に示したように、例えば、基板１１上に導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、走査線２１，ゲート電極２１Ｇ，容量素子ＣＳの下部電極２２およびパッチ部２３を含む下部導電層２０を形成する。パッチ部２３は、信号線５１の形成予定領域のうち信号線５１が走査線２１と重ならず単独で設けられる領域の全部に、信号線５１に沿う細長い矩形に設ける。
【００９８】
次いで、図２４に示したように、下部導電層２０上にゲート絶縁膜３０を形成し、このゲート絶縁膜３０に、パッチ部２３上に、パッチ部２３に沿った細長い矩形の平面形状の開口３２を設ける。なお、開口３２は、ゲートコンタクト（図示せず）形成時のフォトリソグラフィおよびエッチングにより同時に形成することが可能である。
【００９９】
続いて、走査線２１のゲート電極２１Ｇとなる部分の上に、半導体層４０（図２４には図示せず、図２０参照。）を形成する。
【０１００】
そののち、図２５に示したように、ゲート絶縁膜３０および半導体層４０の上に、導電材料膜（図示せず）を成膜し、この導電材料膜に対してフォトリソグラフィおよびエッチングを行うことにより、信号線５１，ソース電極５１Ｓ，容量素子ＣＳの上部電極５２およびドレイン電極５２Ｄを含む上部導電層５０を形成する。これにより、ＴＦＴおよび容量素子ＣＳが形成される。
【０１０１】
ここで、信号線５１には、膜剥がれや異物によるパターニング不良に起因して、断線部５１Ａ（図２０参照。）が生じるおそれがある。また、基板１１がプラスチック材料により構成されている場合には、プラスチック表面の傷や段差などの局所的な不良の影響によって断線部５１Ａが生じる場合もある。プラスチック基板が大面積であるほど、そのような局所的な不良が信号線５１の形成位置にあたってしまう可能性が高くなる。
【０１０２】
しかしながら、信号線５１は、開口３２内でパッチ部２３に接触し、開口３２内で信号線５１とパッチ部２３との二重配線が形成される。従って、信号線５１に断線部５１Ａが生じた場合にも、その断線部５１Ａはパッチ部２３により修復される。
【０１０３】
ここでは、パッチ部２３は、下部導電層２０の一部として、走査線２１などと同一材料および同一工程で形成することが可能であり、パッチ部２３のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。
【０１０４】
また、パッチ部２３は、信号線５１に重ねて形成することが可能であり、従来のように走査線２１や信号線５１の隙間をぬって導電性ペースト膜を設ける必要はなくなる。よって、配線密度が高くなりすぎず、短絡などの欠陥の発生が抑えられる。
【０１０５】
更に、従来のようなレーザを用いた断線および短絡の修正は、基板１１がガラスにより構成されている場合は可能であるが、基板１１がプラスチックにより構成されている場合には、プラスチックが熱により損傷を受けるため使用することができない。特に有色のプラスチックの場合には影響が大きい。これに対して、本実施の形態では、レーザを用いずに断線部５１Ａを修復することが可能であり、基板１１がプラスチックにより構成されている場合に好適である。
【０１０６】
加えて、従来のように導電性ペーストやレーザーメルトにより修復を行った場合には、導電性ペースト箇所やレーザーメルト箇所が本来の構造部と比較して短絡、断線などの欠陥を発生しやすくなるおそれがあった。これに対して本実施の形態では、信号線５１に合わせた平面形状の開口３２を形成し、この開口３２内でパッチ部２３を信号線５１に接触させて二重配線を形成するようにしている。パッチ部２３は、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、本来の構造部である走査線２１や下部電極２２と同じ材料により構成されている。よって、プラスチック等の可撓性の基板１１によりフレキシブル性を持たせる場合に、従来の導電性ペースト箇所やレーザーメルト箇所とは異なり、短絡や断線の増加を抑えることが可能となる。
【０１０７】
続いて、図２６に示したように、上部導電層５０の上に、パッシベーション膜６１，平坦化膜６２，および画素電極７１を含む最上部導電層７０を順に形成する。これにより、図２に示したＴＦＴアレイ１２が形成される。
【０１０８】
最後に、図２に示したように、画素電極７１の上に表示層１３を形成し、この表示層１３の上に、対向電極１５を形成した透明基板１４を配置する。以上により、図１ないし図５に示した表示装置１が完成する。
【０１０９】
この表示装置１では、表示層１３において、画素電極７１と対向電極１５との間に印加された映像電圧に基づいて電気泳動型の表示体により表示が行われる。
【０１１０】
ここでは、ゲート絶縁膜３０に、信号線５１に沿った細長い矩形の開口３２が設けられている。この開口３２は、下部導電層２０のパッチ部２３により塞がれており、開口３２内でパッチ部２３と信号線５１とが接している。よって、開口３２内は信号線５１とパッチ部２３との二重配線となり、信号線５１の断線部５１Ａがパッチ部２３により修復されている。よって、断線部５１Ａが生じて信号線５１に正常に電圧が印加されない場合でも、パッチ部２３がバイパス配線となって、断線部５１Ａ以降にも電圧が印加される。従って、断線部５１Ａに起因する点状欠陥や線状欠陥が抑えられ、表示品質が向上する。
【０１１１】
このように本実施の形態では、ゲート絶縁膜３０に、信号線５１に対向して、信号線５１に合わせた平面形状の開口３２を設け、この開口３２を、下部導電層２０のパッチ部２３により塞ぎ、開口３２内でパッチ部２３と信号線５１とを接触させるようにしている。よって、信号線５１に断線部５１Ａが生じている場合にも、その断線部５１Ａをパッチ部２３により修復することが可能となる。従って、従来のように配線の隙間に導電性ペースト膜を設ける必要はなくなり、配線密度を高くしすぎることなく断線部５１Ａを修復することが可能となる。また、従来のように導電性ペースト箇所やレーザーメルト箇所において短絡、断線などの欠陥が増えることがなくなり、可撓性の基板１１によりフレキシブル性を持たせる場合にも好適である。
【０１１２】
また、パッチ部２３は、下部導電層２０の一部として、走査線２１などと同一材料および同一工程で形成することが可能であり、パッチ部２３のための追加の工程は不要である。よって、従来のようにプロセスの途中、または完成後に別途導電性ペーストを用いて導電膜を形成する工程を追加する必要がなくなり、タクトタイムおよび製造コストの増加を抑えることが可能となる。
【０１１３】
（適用例）
続いて、図２７ないし図３４を参照して、上記実施の形態に係る表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話やスマートホン等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【０１１４】
（モジュール）
上記実施の形態の表示装置は、例えば、図２７に示したようなモジュールとして、後述する適用例１〜７などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の額縁領域１０Ｂに、配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）８１が設けられていてもよい。
【０１１５】
（適用例１）
図２８（Ａ）および図２８（Ｂ）はそれぞれ、上記実施の形態の表示装置が適用される電子ブックの外観を表したものである。この電子ブックは、例えば、表示部２１０および非表示部２２０を有しており、この表示部２１０が上記実施の形態の表示装置により構成されている。
【０１１６】
（適用例２）
図２９は、上記実施の形態の表示装置が適用されるスマートフォンの外観を表したものである。このスマートフォンは、例えば、表示部２３０および非表示部２４０を有しており、この表示部２３０が上記実施の形態の表示装置により構成されている。
【０１１７】
（適用例３）
図３０は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態の表示装置により構成されている。
【０１１８】
（適用例４）
図３１は、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が上記実施の形態の表示装置により構成されている。
【０１１９】
（適用例５）
図３２は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が上記実施の形態の表示装置により構成されている。
【０１２０】
（適用例６）
図３３は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が上記実施の形態の表示装置により構成されている。
【０１２１】
（適用例７）
図３４は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記実施の形態の表示装置により構成されている。
【０１２２】
以上、実施の形態を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態では、ＴＦＴアレイ１２の走査線２１の断線部２１Ａまたは信号線５１の断線部５１Ａの修復を例として説明したが、本開示は、ＴＦＴを設けず単に配線を交差させる場合にも適用可能である。
【０１２３】
また、例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【０１２４】
更に、上記実施の形態では、表示装置１およびＴＦＴアレイ１２の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。例えば、ソース電極５１Ｓおよびドレイン電極５２Ｄは、図５に示したように半導体層４０上に直接設けられていてもよいが、必要に応じて層間絶縁膜（図示せず）の接続孔（図示せず）を介して半導体層４０に接続されていてもよい。
【０１２５】
加えて、本開示は、表示層１３が電気泳動型表示体により構成されている場合について説明したが、表示層１３は、有機ＥＬ（Electroluminescence）、液晶、無機ＥＬ、またはエレクトロデポジション型もしくエレクトロクロミック型の表示体などの他の表示体により構成されていることも可能である。
【０１２６】
なお、本技術は以下のような構成を取ることも可能である。
（１）
第１導電層と、
前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を有する絶縁膜と、
前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層と
を備えた薄膜トランジスタアレイ。
（２）
前記第１導電層は、第１配線を含み、
前記第２導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第２配線とを含み、
前記開口内に、前記第１配線と前記パッチ部との二重配線が構成されている
前記（１）記載の薄膜トランジスタアレイ。
（３）
前記第１導電層は、前記第１配線としての走査線を含む下部導電層であり、
前記第２導電層は、前記パッチ部と、前記第２配線としての信号線とを含む上部導電層である
前記（２）記載の薄膜トランジスタアレイ。
（４）
前記第１導電層は、前記第１配線としての信号線を含む上部導電層であり、
前記第２導電層は、前記パッチ部と、前記第２配線としての画素電極とを含む最上部導電層である
前記（２）または（３）記載の薄膜トランジスタアレイ。
（５）
前記第１導電層は、前記第１配線としての信号線を含む上部導電層であり、
前記第２導電層は、前記パッチ部と、前記第２配線としての走査線とを含む下部導電層である
前記（２）または（３）記載の薄膜トランジスタアレイ。
（６）
前記開口および前記パッチ部は、前記第１配線の断線部が生じている部分に選択的に設けられている
前記（２）ないし（５）のいずれか１項に記載の薄膜トランジスタアレイ。
（７）
前記開口および前記パッチ部は、前記第１配線の全体にわたって配置されている
前記（２）ないし（５）のいずれか１項に記載の薄膜トランジスタアレイ。
（８）
可撓性基板に設けられている
（１）ないし（７）のいずれか１項に記載の薄膜トランジスタアレイ。
（９）
第１導電層を形成する工程と、
前記第１導電層の上に絶縁膜を形成し、前記絶縁膜に、前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を設ける工程と、
前記絶縁膜の上に、前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層を形成する工程と
を含む薄膜トランジスタアレイの製造方法。
（１０）
前記第１導電層は、第１配線を含み、
前記第２導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第２配線とを含み、
前記開口内に、前記第１配線と前記パッチ部との二重配線を構成する
前記（９）記載の薄膜トランジスタアレイの製造方法。
（１１）
前記第１導電層として、前記第１配線としての走査線を含む下部導電層を形成し、
前記第２導電層として、前記パッチ部と、前記第２配線としての信号線とを含む上部導電層を形成する
前記（１０）記載の薄膜トランジスタアレイの製造方法。
（１２）
前記第１導電層として、前記第１配線としての信号線を含む上部導電層を形成し、
前記第２導電層として、前記パッチ部と、前記第２配線としての画素電極とを含む最上部導電層を形成する
前記（１０）または（１１）記載の薄膜トランジスタアレイの製造方法。
（１３）
パッチ部を含む第２導電層を形成する工程と、
前記第２導電層の上に絶縁膜を形成し、前記絶縁膜に、前記パッチ部に対向して、前記パッチ部に合わせた平面形状の開口を設ける工程と、
前記絶縁膜の上に、前記開口を塞ぐと共に前記開口内で前記パッチ部に接する第１導電層を形成する工程と
を含む薄膜トランジスタアレイの製造方法。
（１４）
前記第１導電層は、第１配線を含み、
前記第２導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第２配線とを含み、
前記開口内に、前記第１配線と前記パッチ部との二重配線を構成する
前記（１３）記載の薄膜トランジスタアレイの製造方法。
（１５）
前記第１導電層として、前記第１配線としての信号線を含む上部導電層を形成し、
前記第２導電層として、前記パッチ部と、前記第２配線としての走査線とを含む下部導電層を形成する
前記（１４）記載の薄膜トランジスタアレイの製造方法。
（１６）
薄膜トランジスタアレイと、表示層とを備え、
前記薄膜トランジスタアレイは、
第１導電層と、
前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を有する絶縁膜と、
前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層と
を備えた表示装置。
【符号の説明】
【０１２７】
１…表示装置、１１…基板、１２…ＴＦＴアレイ、１３…表示層、１４…透明基板、１５…対向電極、２０…下部導電層、２１…走査線、２１Ｇ…ゲート電極、２２…下部電極、２３，５３，７２…パッチ部、３０…ゲート絶縁膜、３１，３２，６３…開口、４０…半導体層、５０…上部導電層、５１…信号線、５１Ｓ…ソース電極、５２…上部電極、５２Ｄ…ドレイン電極、６１…パッシベーション膜、６２…平坦化膜、７０…最上部導電層、７１…画素電極、ＣＳ…容量素子。
【特許請求の範囲】
【請求項１】
第１導電層と、
前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を有する絶縁膜と、
前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層と
を備えた薄膜トランジスタアレイ。
【請求項２】
前記第１導電層は、第１配線を含み、
前記第２導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第２配線とを含み、
前記開口内に、前記第１配線と前記パッチ部との二重配線が構成されている
請求項１記載の薄膜トランジスタアレイ。
【請求項３】
前記第１導電層は、前記第１配線としての走査線を含む下部導電層であり、
前記第２導電層は、前記パッチ部と、前記第２配線としての信号線とを含む上部導電層である
請求項２記載の薄膜トランジスタアレイ。
【請求項４】
前記第１導電層は、前記第１配線としての信号線を含む上部導電層であり、
前記第２導電層は、前記パッチ部と、前記第２配線としての画素電極とを含む最上部導電層である
請求項２記載の薄膜トランジスタアレイ。
【請求項５】
前記第１導電層は、前記第１配線としての信号線を含む上部導電層であり、
前記第２導電層は、前記パッチ部と、前記第２配線としての走査線とを含む下部導電層である
請求項２記載の薄膜トランジスタアレイ。
【請求項６】
前記開口および前記パッチ部は、前記第１配線の断線部が生じている部分に選択的に設けられている
請求項２記載の薄膜トランジスタアレイ。
【請求項７】
前記開口および前記パッチ部は、前記第１配線の全体にわたって配置されている
請求項２記載の薄膜トランジスタアレイ。
【請求項８】
可撓性基板に設けられている
請求項１記載の薄膜トランジスタアレイ。
【請求項９】
第１導電層を形成する工程と、
前記第１導電層の上に絶縁膜を形成し、前記絶縁膜に、前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を設ける工程と、
前記絶縁膜の上に、前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層を形成する工程と
を含む薄膜トランジスタアレイの製造方法。
【請求項１０】
前記第１導電層は、第１配線を含み、
前記第２導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第２配線とを含み、
前記開口内に、前記第１配線と前記パッチ部との二重配線を構成する
請求項９記載の薄膜トランジスタアレイの製造方法。
【請求項１１】
前記第１導電層として、前記第１配線としての走査線を含む下部導電層を形成し、
前記第２導電層として、前記パッチ部と、前記第２配線としての信号線とを含む上部導電層を形成する
請求項１０記載の薄膜トランジスタアレイの製造方法。
【請求項１２】
前記第１導電層として、前記第１配線としての信号線を含む上部導電層を形成し、
前記第２導電層として、前記パッチ部と、前記第２配線としての画素電極とを含む最上部導電層を形成する
請求項１０記載の薄膜トランジスタアレイの製造方法。
【請求項１３】
パッチ部を含む第２導電層を形成する工程と、
前記第２導電層の上に絶縁膜を形成し、前記絶縁膜に、前記パッチ部に対向して、前記パッチ部に合わせた平面形状の開口を設ける工程と、
前記絶縁膜の上に、前記開口を塞ぐと共に前記開口内で前記パッチ部に接する第１導電層を形成する工程と
を含む薄膜トランジスタアレイの製造方法。
【請求項１４】
前記第１導電層は、第１配線を含み、
前記第２導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第２配線とを含み、
前記開口内に、前記第１配線と前記パッチ部との二重配線を構成する
請求項１３記載の薄膜トランジスタアレイの製造方法。
【請求項１５】
前記第１導電層として、前記第１配線としての信号線を含む上部導電層を形成し、
前記第２導電層として、前記パッチ部と、前記第２配線としての走査線とを含む下部導電層を形成する
請求項１４記載の薄膜トランジスタアレイの製造方法。
【請求項１６】
薄膜トランジスタアレイと、表示層とを備え、
前記薄膜トランジスタアレイは、
第１導電層と、
前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を有する絶縁膜と、
前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層と
を備えた表示装置。
【請求項１】
第１導電層と、
前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を有する絶縁膜と、
前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層と
を備えた薄膜トランジスタアレイ。
【請求項２】
前記第１導電層は、第１配線を含み、
前記第２導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第２配線とを含み、
前記開口内に、前記第１配線と前記パッチ部との二重配線が構成されている
請求項１記載の薄膜トランジスタアレイ。
【請求項３】
前記第１導電層は、前記第１配線としての走査線を含む下部導電層であり、
前記第２導電層は、前記パッチ部と、前記第２配線としての信号線とを含む上部導電層である
請求項２記載の薄膜トランジスタアレイ。
【請求項４】
前記第１導電層は、前記第１配線としての信号線を含む上部導電層であり、
前記第２導電層は、前記パッチ部と、前記第２配線としての画素電極とを含む最上部導電層である
請求項２記載の薄膜トランジスタアレイ。
【請求項５】
前記第１導電層は、前記第１配線としての信号線を含む上部導電層であり、
前記第２導電層は、前記パッチ部と、前記第２配線としての走査線とを含む下部導電層である
請求項２記載の薄膜トランジスタアレイ。
【請求項６】
前記開口および前記パッチ部は、前記第１配線の断線部が生じている部分に選択的に設けられている
請求項２記載の薄膜トランジスタアレイ。
【請求項７】
前記開口および前記パッチ部は、前記第１配線の全体にわたって配置されている
請求項２記載の薄膜トランジスタアレイ。
【請求項８】
可撓性基板に設けられている
請求項１記載の薄膜トランジスタアレイ。
【請求項９】
第１導電層を形成する工程と、
前記第１導電層の上に絶縁膜を形成し、前記絶縁膜に、前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を設ける工程と、
前記絶縁膜の上に、前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層を形成する工程と
を含む薄膜トランジスタアレイの製造方法。
【請求項１０】
前記第１導電層は、第１配線を含み、
前記第２導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第２配線とを含み、
前記開口内に、前記第１配線と前記パッチ部との二重配線を構成する
請求項９記載の薄膜トランジスタアレイの製造方法。
【請求項１１】
前記第１導電層として、前記第１配線としての走査線を含む下部導電層を形成し、
前記第２導電層として、前記パッチ部と、前記第２配線としての信号線とを含む上部導電層を形成する
請求項１０記載の薄膜トランジスタアレイの製造方法。
【請求項１２】
前記第１導電層として、前記第１配線としての信号線を含む上部導電層を形成し、
前記第２導電層として、前記パッチ部と、前記第２配線としての画素電極とを含む最上部導電層を形成する
請求項１０記載の薄膜トランジスタアレイの製造方法。
【請求項１３】
パッチ部を含む第２導電層を形成する工程と、
前記第２導電層の上に絶縁膜を形成し、前記絶縁膜に、前記パッチ部に対向して、前記パッチ部に合わせた平面形状の開口を設ける工程と、
前記絶縁膜の上に、前記開口を塞ぐと共に前記開口内で前記パッチ部に接する第１導電層を形成する工程と
を含む薄膜トランジスタアレイの製造方法。
【請求項１４】
前記第１導電層は、第１配線を含み、
前記第２導電層は、前記パッチ部と、前記パッチ部とは電気的に分離された第２配線とを含み、
前記開口内に、前記第１配線と前記パッチ部との二重配線を構成する
請求項１３記載の薄膜トランジスタアレイの製造方法。
【請求項１５】
前記第１導電層として、前記第１配線としての信号線を含む上部導電層を形成し、
前記第２導電層として、前記パッチ部と、前記第２配線としての走査線とを含む下部導電層を形成する
請求項１４記載の薄膜トランジスタアレイの製造方法。
【請求項１６】
薄膜トランジスタアレイと、表示層とを備え、
前記薄膜トランジスタアレイは、
第１導電層と、
前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を有する絶縁膜と、
前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層と
を備えた表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【公開番号】特開２０１３−１１４０７２（Ｐ２０１３−１１４０７２Ａ）
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願番号】特願２０１１−２６０７０６（Ｐ２０１１−２６０７０６）
【出願日】平成２３年１１月２９日（２０１１．１１．２９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願日】平成２３年１１月２９日（２０１１．１１．２９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]