RFIDタグを製造する方法およびRFIDタグを用いて形成される機構
【課題】RFIDタグおよびRFIDタグ製造方法を提供する。
【解決手段】RFID装置は、(1)金属アンテナおよび/またはインダクタ、(2)集積回路を支持し、前記金属アンテナおよび/またはインダクタから前記集積回路を絶縁する、前記金属アンテナおよび/またはインダクタ上に形成された誘電体層、(3)前記誘電体層上に形成された、同じ層を少なくとも1つ有する複数のダイオードおよび複数のトランジスタ、(4)前記金属アンテナおよび/またはインダクタおよび前記複数のダイオードの少なくとも一部と電気的に接続されている複数のコンデンサであって、前記複数のダイオード、および/または、前記複数のダイオードおよび前記複数のトランジスタとのコンタクトと同じ層を少なくとも1つ有する複数のコンデンサを備える。
【解決手段】RFID装置は、(1)金属アンテナおよび/またはインダクタ、(2)集積回路を支持し、前記金属アンテナおよび/またはインダクタから前記集積回路を絶縁する、前記金属アンテナおよび/またはインダクタ上に形成された誘電体層、(3)前記誘電体層上に形成された、同じ層を少なくとも1つ有する複数のダイオードおよび複数のトランジスタ、(4)前記金属アンテナおよび/またはインダクタおよび前記複数のダイオードの少なくとも一部と電気的に接続されている複数のコンデンサであって、前記複数のダイオード、および/または、前記複数のダイオードおよび前記複数のトランジスタとのコンタクトと同じ層を少なくとも1つ有する複数のコンデンサを備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、RFIDタグおよびその製造方法に関する。本願は米国仮出願(第60/697,599号、代理人整理番号:第IDR0501号、出願日:2005年7月8日)および米国出願(第11/_,_号、代理人整理番号:IDR0502、出願日:2006年6月12日)による恩恵を請求し、これらの出願の内容はすべて参照することにより本明細書に組み込むとする。
【背景技術】
【0002】
RFIDタグまたは電子バーコードは通常製品に取り付けられ、当該製品に関する識別情報などの情報を無線リンクを介して読み取り器に提供する。読み取り器は受け取った情報を、普通はデジタル形式で、データベースや政策決定システムなどさまざまな電子管理システムに提供する。読み取り器の無線送受信部がやり取りされる情報を無線通信によって取得する。ここで、読み取り器は通常、無線電力、クロック信号および変調・符号化コマンドを運べる搬送周波数を送信する。
【0003】
受動タグはタグ上に電源を設けずにすむので一般的に低コストが要求されるタグに最適で、搬送周波数信号によりチップの電源となる無線電源を得る。クロック信号の回復や同期もまた重要な特徴/機能で、読み取り器からタグに送信される無線信号によってたいてい可能となる。クロック周波数により、動作周波数およびタグと読み取り器間のデータ通信速度が決まる。
【0004】
短波(HF)の場合、各国での規制のため周波数帯域幅に関して問題が生じる。このため、タグ回路は搬送周波数を分割することによってクロック信号を得ることが多い。極超短波(UHF)やそれ以上の場合は通常、搬送周波数上の副搬送周波数を変調することによりクロック信号を得るが、これには以下のような理由がある。欧州や米国では、HF帯に比べると869MHzや915MHz程度の周波数の場合、帯域幅に関する問題はそれほど深刻ではない。このため、読み取り器とタグ間で高速データ通信を可能とするために必要な周波数の副搬送波変調も行うことができる。また、搬送周波数を分割するにはGHzレベルのクロック速度を持つ回路が必要となり、それらの回路についてエネルギー損失が発生してしまうが、104〜105Hzの副搬送波信号の復調または変調は、簡単且つ損失の少ない薄膜トランジスタ(TFT)やダイオード、コンデンサ、インダクタおよびレジスタなどから構成されるサブ回路を用いて行うことができる。
【0005】
タグから読み取り器への通信は通常、インピーダンス変調によって行われる。HF帯やそれ以下の帯域の場合、タグの位置は普通読み取り器の近傍に設定され、誘導結合の範囲にあり、RF搬送波の自由空間波長よりもかなり短くなる。この場合、搬送周波数またはその近傍に調整されたインダクタ/コンデンサ(LC)共振ループを有するタグと読み取り器との間では、インダクタを用いた単純なAC変圧器の1次コイルと2次コイル間と同様に、誘導結合が生じる。タグが有するLCループの共振特性を変調する場合、(トランジスタによって発生する)可変負荷抵抗が通常用いられる。このようにして共振特性を変調すると、読み取り器のフロントエンド回路で検出可能なインピーダンス変化が生じる。このような変調信号を用いることによって、タグ回路は逐次データを読み出す。
【0006】
UHFの場合、読み取り器とタグ間の距離はHF帯の場合より大きく、搬送波波長は短い。このため、読み取り器とタグ間の無線リンクは、レーダーやAM/FMラジオ、携帯電話の技術分野を同様に、電磁波伝播の範囲内となる。この場合、タグは反射された後方散乱信号によって読み取り器に接続される。タグ側のアンテナのインピーダンスを変えることによって、反射されて読み取り器に戻る信号の電力レベルや位相、周波数を変更することができ、この変調方式によって時変信号を符号化できる。このようなインピーダンスの変調は抵抗を用いて行うことが可能で、トランジスタ、あるいはタグのアンテナのインピーダンスの虚部を変調するバラクタを用いて行ってもよい。
【0007】
一般的なRFIDタグの回路は基本的に、以下に挙げる機能の一部またはすべてを持つ。
1.読み取り器からRFエネルギーを回収
2.RF信号をチップに電力を供給する直流信号へ変換
3.読み取り器から送信されるRF信号に含まれたクロック信号、タイミング信号および/またはコマンド信号を復調
4.入力される命令またはあらかじめ記憶された命令に基づいて動作する、ステートマシーン的な政策決定・制御論理
5.メモリアレイなどから(例:センサからの出力)受信するデジタルデータをカウンタまたはレジスタを用いて読出
6.読み出し器により読み出されるおよび/またはセキュリティを確保するため行われる認証で使用されるIDコードなどの情報を記憶する記憶素子(例:メモリ)
7.タグに対応した読み取り器への送信のため、タグのアンテナに戻される符号化データ、タイミング信号またはコマンドを変調
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明の実施形態は、RFID装置、RFID装置製造方法およびRFID装置用集積回路の製造方法に関する。
【課題を解決するための手段】
【0009】
本発明に係る方法は、(a)シランを含む第1インクを用いて、誘電体層の第1表面上に少なくとも1つの第1半導体層素子を形成し、前記誘電体層は電気的にアクティブな基板上に形成されており、前記第1半導体層素子はコンデンサプレート、トランジスタのチャネル領域および第1ダイオード層のうち少なくとも1つを備え、(b)シランを含む第2インクを用いて、前記第1半導体層素子のうち少なくとも1つの上および前記誘電体層の前記第1表面に、前記第1半導体層素子とは異なる第2半導体層素子を少なくとも1つ形成し、前記第2半導体層素子は、第2ダイオード層、トランジスタのソース端末およびドレイン端末(前記第1インクによって前記トランジスタのチャネル領域を形成する場合)および前記トランジスタのチャネル領域(前記第1インクによって前記トランジスタのチャネル領域を形成しない場合)のうち少なくとも1つを備え、(c)少なくとも1つの金属素子を、前記第1半導体層素子および前記第2半導体層素子のうち少なくとも1つの上に形成し、前記金属素子は金属コンタクト、ショットキダイオードコンタクト、第2コンデンサプレートおよび金属ゲート(前記第2インクによって前記トランジスタのソース端末およびドレイン端末を形成しない場合)のうち少なくとも1つを備える。
【0010】
また、本発明に係る方法は、誘電体層および/またはアクティブ基板上に、ドープされたN+型またはP+型シラン含有インクを(例えば、印刷またはインクジェット印刷により)堆積すること、ドーピングされたシラン含有インクから成るドープされたシリコン膜を結晶化させること、ドーピングされたN−型またはP−型シラン含有インクを(1)トランジスタ形成用領域および(2)ドープされたN+型またはP+型シラン含有インク上の垂直ダイオード形成用領域に、(例えば、印刷またはインクジェット印刷により)堆積すること、ドープされたシラン含有インクから成る膜のうち1以上をパターニングして独立トランジスタ領域およびダイオード形成用メサ領域を形成すること(この工程の実施は任意)、コンデンサ誘電体(例えばドーピング濃度が高い領域上に)および/またはゲート誘電体(例えばドーピング濃度が低い領域および/またはトランジスタチャネル領域上に)として機能する酸化物膜を成長または堆積すること、ゲート伝導体を堆積および/またはパターニングすること、ソース領域およびドレイン領域に選択的にドーピングを行うこと、ソース領域およびドレイン領域を活性化すること、コンタクトホールが形成された誘電体膜をトランジスタ領域およびダイオード領域に堆積すること、コンタクトホールにコンタクト層を(例えばケイ素化合物で)形成すること(この工程の実施は任意)、および接続用配線を形成すべく、トランジスタ領域およびダイオード領域に直接または間接的に接した状態の伝導体を堆積およびパターニングすることを含むとしてもよい。上記の方法を採用すると、単一基板上にコンデンサ、ダイオードおよびトランジスタを配設する場合に、必ずしも単一のフォトリソグラフィー用マスクを用いる必要はない。
【0011】
RFID装置は、(1)金属アンテナおよび/またはインダクタ、(2)アンテナまたはインダクタに接続され、少なくとも一部が電気伝導性を有するインターポーザーストラップ(任意)、(3)集積回路を支持し、前記金属アンテナおよび/またはインダクタから前記集積回路を絶縁する、前記金属アンテナおよび/またはインダクタ上に形成された誘電体層、(4)前記誘電体層上に形成された、同じ層を少なくとも1つ有する複数のダイオードおよび複数のトランジスタ、(5)前記金属アンテナおよび/またはインダクタおよび前記複数のダイオードの少なくとも一部と電気的に接続されている複数のコンデンサであって、前記複数のダイオードと同じ層を少なくとも1つ有し、および/または、前記複数のダイオードおよび前記複数のトランジスタとのコンタクトと同じ金属層を少なくとも1つ有する複数のコンデンサを含む。
【発明の効果】
【0012】
本発明によれば、費用対効果が高いRFID回路製造方法に、液状Siの堆積処理を組み込むことができる。ダイオードやトランジスタといった、アクティブな半導体構成要素の多くは薄膜構造を持つ。Si含有インクから成る半導体膜の性能を、移動度、ドーピング/キャリア濃度といったパラメータについて検証したところ、長波(LF)、短波(HF)、極超短波(UHF)およびマイクロ波の周波数帯の搬送周波数において利用可能なRFIDタグを実現することができる。本発明に係る、Si含有インクを用いた薄膜形成方法の優れた点は、単位領域当たりのコストが比較的低くてすむので、さらなるコスト削減を達成できるとともに、比較的大きなダイを得ることができる。このようなダイは、直接アンテナに組み込む工程が低コストですみ、導電接着剤や圧着接合などの処理を用いてアンテナに接着する工程も低コストかつ短時間で実施することができる。またさらに、本発明によれば、有機電子デバイスを含むタグに比べ性能が向上した(例えば、電気特性が高くなった)RFIDタグを実現することができる。
【0013】
以下に本明細書で開示される新規性概念を列挙するが、本発明は必ずしも以下のいずれかもしくは組み合わせに限定されるものではない。
・市販可能な質のRFIDタグ/装置に必要な構成要素のうち一部またはすべてを、シリコン(本発明では液体状)による被膜および/またはシリコンを選択的に堆積させることによって形成
・市販可能な質のRFIDタグ/装置に必要な構成要素すべてを、工程数が比較的少ない処理フローで形成
・トランジスタゲート酸化物およびコンデンサ誘電体をそれぞれ形成すべく、ドーピング濃度が低いトランジスタチャネル領域およびドーピング濃度が高いコンデンサプレート領域上で同時に酸化物膜を成長
・寄生容量を制限するべく、アクティブ回路素子の一部の下方にある基板を形成する金属を除去
・絶縁体(例えば、印刷または従来どおり堆積されたスピンオングラス(SOG)または化学気相堆積(CVD)法で形成された酸化物および/または窒化物)で封止および/または被膜されたステンレススチール基板を使用するので、移動性および/または導電性が高いシリコンおよびゲート酸化物の形成に、加熱炉によるSiの結晶化およびSiの熱酸化の利用が可能
・ダイオードの下側の電極へのコンタクトを(横方向)に伸長し、伸長されたアクティブ領域の比較的近くに位置させることにより、ダイオードに対する金属コンタクト間の直列抵抗を制限し、集積を単純化および低コスト化
・ドーピング濃度が高い、ダイオード用の底部コンタクト/接続層を形成して、金属接続層を設けずにすみ、コンデンサ誘電体
層を同時に成長させることができるように構成する(ダイオードは、P/金属接合のショットキダイオード、N/金属接合のショットキダイオードおよびPNダイオードのいずれかであってもよい)
・コンデンサの底部コンタクトを形成すべく、ステンレススチールまたは障壁金属上に、ドーピング濃度の高いシラン含有インクを直接印刷または堆積
・酸化処理中などに、金属基板(例えばステンレススチール)を、裏面も含め、スピンオンガラス(SOG)などの絶縁層で封止および/または保護
・酸化処理中などに、シリコン領域および/またはパターニングしたSOG領域によって、金属基板を保護。保護される部分には、上面および裏面のアクティブ領域および非アクティブ領域が含まれる(Si領域の場合は、ドーピングによりN+型またはP+型とすることによって、金属基板との電気的接続を実現)。
・後続の製造/処理工程(特にスパッタエッチング工程)において生じる、金属基板に起因する汚染を制限するべく、金属基板の上面を全面にわたって酸化物で被膜(ただし、Siで覆われている部分は除く)
・コンデンサまたはコンデンサ電極を、双極子(アンテナ)からは分離した状態で且つ寄生容量が比較的低くなるように、箔状基板(例えばステンレススチールまたはアルミニウム)または箔状基板がない領域の上に設けられた酸化膜上に配設
・回路のさまざまな構成要素(金属基板と双極子のコンタクト、ゲート伝導体と接続層およびコンデンサとのコンタクト、Siとダイオードのコンタクト、トランジスタのソース端末およびドレイン端末とのコンタクト)に対して設けられる金属接続層を1つのみとすることで、金属層の総数を減らすことができる(従って処理コストも削減されるが、レイアウト、集積化/製造処理、ビア/中間誘電層(ILD)/メタライゼーション処理を、適切な回路構成を実現でき且つ互いに両立可能となるように、慎重に検討する必要がある。ショットキ接合の構成を持つレイアウトを実現する場合を例に挙げると、一般的なメタライゼーション層(Ti/Al)は、ドーピングされていないまたはドーピング濃度の低い半導体層と接している箇所において、接続層およびショットキ層として機能する)
・シラン含有インクを用いて行われる自己整合ゲート方式の処理により、チャネル長が短く、容量が低く、サイズが小さく且つ高速の、論理演算・RF動作用デバイスを実現する。自己整合方式では、ソース領域およびドレイン領域のドーピング用に、注入、固体ソースのドーピング(例えばSOGを利用)またはドーピングされたシランを使用するとしてもよく、ソース領域およびドレイン領域はゲート領域に対して自己整合されているとしてもよい。
【0014】
本発明の効果は、上述したものも含め、以下に記す最良の実施形態の詳細な説明によって明らかにする。
【図面の簡単な説明】
【0015】
【図1】図1は、本発明の一実施形態に係る製造方法によって製造された装置の構造の一例を示す断面図である。
【0016】
【図2】図2は、本発明の別の実施形態に係る製造方法によって製造された装置の構造の一例を示す断面図である。
【0017】
【図3】図3は、装置の断面図の一例および本発明に係る、ダイオードおよびコンデンサと接続されたトランジスタの製造処理フローを示す。
【0018】
【図4】図4は、図3に一例として示す処理フローに従って製造された、ダイオードと接続されているトランジスタの一例の断面図を示す。
【0019】
【図5】図5は、本発明の一実施形態に係る装置を示すレイアウト図である。
【0020】
【図6A】図6Aは、本発明の実施形態に係る、短波(HF)用タグの機能を示すブロック図である。
【0021】
【図6B】図6Bは、本発明の実施形態に係る、極超短波(UHF)用タグの機能を示すブロック図である。
【0022】
【図7】図7は、本発明に係る、市販可能な特性を持つ19段のオシレータの一例を示す回路図である。
【0023】
【図8】図8は、本発明に係る方法に従って製造されたショットキダイオードと市販のショットキダイオードの電力変換効率を比較したグラフである。
【0024】
【図9】図9は、本発明に係る方法に従って製造されたシングルダイオードによる最高GHzレベルの整流動作を示すグラフである。
【0025】
【図10】図10は、図7に示したオシレータを10Vから20Vの範囲で動作させた場合の結果を示す。
【0026】
【図11】図11Aおよび図11Bは、図7に示したオシレータのシミュレーション結果を示し、図11Aではオンチップの場合の結果を示し、図11Bではオシロスコープにバッファを載置した場合の結果を示す。
【0027】
【図12A】図12Aは、図9に関連した装置にさらに水素化処理を施した場合について、市販可能なレベルのスイッチング速度、ステージ遅延およびNMOSトランジスタのしきい値電圧を示すグラフである。
【0028】
【図12B】図12Bは、図9に関連した装置にさらに水素化処理を施した場合について、市販可能なレベルのスイッチング速度、ステージ遅延およびNMOSトランジスタのしきい値電圧を示すグラフである。
【発明を実施するための最良の形態】
【0029】
本発明の最良の実施形態を以下で詳細に説明し、添付の図面にて実施形態の例を示す。最良の実施形態を用いて本発明を説明するが、本発明は例示する実施形態に限定されるものではなく、本発明の開示範囲を超えない限り、本発明には代替例、変形例および相当例も含むものとする。以下の説明では本発明への理解を深めるべく数多くの具体例を挙げているが、開示していない具体例に基づいて本発明を実施してもよいのは明らかである。また、公知の方法、処理手順、構成要素および回路については、本発明の実施形態に対する理解を不必要に妨げないよう詳細な記載を避けている。
【0030】
例を参照しつつ、本発明のさまざまな実施形態を以下で詳細に説明する。
RFIDタグ製造方法の一例
【0031】
図1は、第1の例に係るRFIDタグ10を示す。RFIDタグ10は、アンテナ20、アンテナ20に接続されたコンデンサ30、ダイオード40およびトランジスタ50を含む。RFIDタグ10の製造方法の例を以下に示す。RFIDタグ10の断面図の例および具体的な処理フローは第35頁にも示されている。PNダイオード用に変形された処理フロー(およびその場合製造されるタグの断面図)は第36頁に示す。
【0032】
まず、スピンオンガラス(SPG)層12を従来から使用されている金属箔に堆積するとしてもよい(例えば、米国特許出願第10/885,283号、出願日:2004年7月6日、代理人整理番号:IDR0121)、名称:「MOS電子商品監視タグ/装置、RFタグ/装置および/またはRFIDタグ/装置、およびその製造方法および使用方法」参照。なお、当該出願の関連箇所は参照により本願に組み込まれている。)ここで、電気的にアクティブな基板とは一般的に、所定の電気特性および/または電気的機能を有する基板を指す。そのような電気特性および/または電気的機能の例としては、信号送受信(特に、所定の周波数範囲において行われるものを指す)、電荷蓄積(例えば、コンデンサ電極として)、信号切り替え、整流および/またはフィルタリングなどが挙げられる。このような基板は、導電性および/または半導電性の特性を持っているのが望ましい。堆積は、従来用いられているスピン・コーティング、印刷(例えばインクジェット(IJ)印刷)、ブレードコーティング、浸漬被覆、メニスカスコーティング、スロットコーティング、グラビア印刷、スプレーコーティングなどの方法を用いて、従来用いられているSOG構成成分、従来のSOG構成成分用の従来の溶媒、従来の界面活性剤、張力低下剤、結合剤および/または増粘剤などから成るSOGインク用複合材料を塗布するとしてもよい。SOG層12の堆積工程の後には通常、従来の硬化工程および洗浄工程が行われる。
【0033】
続いて、ドーピング濃度が高い半導体層32を堆積する(例えば、N型にドーピングされたシランなどのシリコン含有インクを印刷またはインクジェット印刷する。米国特許出願第10/950,373号(出願日:2004年9月24日、代理人整理番号:IDR0301)、米国特許出願第10/949,013号(出願日:2004年9月24日、代理人整理番号:IDR0302)、米国特許出願第10/956,714号(出願日:2004年10月1日、代理人整理番号:IDR0303)、米国特許出願第11/246,014号(出願日:2005年10月6日、代理人整理番号:IDR0422)、米国特許出願第11/249,167号(出願日:2005年10月11日、代理人整理番号:IDR0423)以上の出願を参照のこと。各出願の関連箇所は参照により本願に組み込まれている。)。半導体層32は、SOG層12および箔の一部でコンデンサ30およびダイオード40に対応する部分に堆積される(また、後で形成されるアンテナ20と少なくとも部分的に接する)。使用されるシリコン含有インクはさらに以下を含むとしてもよいし、以下に挙げる成分からだけ構成するとしてもよい。例えば、半導体化合物(例えば、従来の処理によって共有結合された基を除去することによりシリコン含有膜を形成するための直鎖型、分岐型、環式または多環式シリコン前駆体化合物)および/または半導体ナノ粒子(例えば、Si、Ge、SiGeなどの第IV族元素のナノ粒子)などである。また、このインクは半導体化合物(従来の処理によってリガンドおよび/または共有結合された基を除去することにより半導体膜[GaAs、CdSe、CdTe、ZnO、ZnSなど]を形成するための有機半導体化合物または半導体前駆体化合物)、および/または半導体ナノ粒子(例えば、GaAsなどの半導体材料、ZnO、ZnS、CdSe、CdTeなどのカルコゲニド半導体)を含むとしてもよい。このインクは普通、上で挙げたナノ粒子および/または化合物が溶解可能またはけん濁可能な溶媒(例えば、ハロゲンで置換可能な分岐のあるアルカンまたは分岐のないアルカン[C6〜C20]、分岐のあるアルケンおよび分岐のないアルケン[C6〜C20]、ハロゲンで置換する分岐のあるアルケンおよび分岐のないアルケン[C2〜C6]、シクロヘキサン、シクロオクタンまたはデカリンといったシクロアルカン[C5〜C20]、トルエンやキシレン、テトラリン、少なくとも炭素原子を計4つ持つジアルキルエーテル[C1〜C10]などの芳香族溶剤[C6〜C10]および/またはテトラヒドロフランやジオキサンなどの環状アルキルエーテル[C4〜C10]、米国特許出願第10/616,147号、出願日:2003年7月8日[代理人整理番号KOV−004]を参照のこと。当該出願の関連箇所は参照により本願に組み込まれる)を含む。このインクは、表面張力低下剤、界面活性剤、結合剤および/または増粘剤をさらに含むとしてもよいが、より良い効果を得るため含まないとしてもよい。
【0034】
現在のショットキダイオード製造方法は、ショットキダイオードの機能層を形成する際にまずドーピング濃度が高い半導体層を形成または堆積する。ダイオード40とコンデンサ30は、例えば両者間にストラップが形成されるように層32を形成、印刷またはパターニングすることによって、または金属製の接続部分を設けることによって接続されるとしてもよい。ドーピング濃度が高い半導体層32に含まれるアモルファスIVA族元素含有材料(例えばSiおよび/またはGe)に応じて、次の層を堆積する前に、この半導体層32を結晶化するのが好ましい。その後、ドーピング濃度の低い半導体層44/46を、同様に基板上のダイオード40およびトランジスタ50に対応する領域に、堆積または印刷する。このドーピング濃度が低い(例えばN−型とする)半導体(シリコン、シランまたはシクロシラン)含有インクの組成は、上で言及した米国特許出願第10/950,373号、米国特許出願第10/949,013号、米国特許出願第10/956,714号、米国特許出願第11/249,167号で開示されている。同様に印刷によって、N+型領域またはN−型領域を形成する直前または直後に、P+型層およびP−型層を形成するとしてもよい。これらの半導体領域はその後、加熱炉を用いたアニーリングまたはレーザ結晶化によって結晶化さる(この時、領域中のドーパントの一部もしくはほぼすべてを活性化するのが好ましい。)。続いて、活性化されたアイランドを形成するべくパターニングされる。その上に、薄膜酸化被覆層14を(普通は、酸素などの酸化雰囲気中で加熱またはレーザ照射を行うことによって)成長させる。この酸化工程によって、ゲート誘電体およびコンデンサ誘電体が形成される。ゲート誘電体およびコンデンサ誘電体は、従来と同じく誘電体材料の堆積およびパターニングにより形成するとしてもよい。
【0035】
次に、トランジスタ50のゲート52およびコンデンサ30の上側プレート34を形成すべく、トランジスタ領域50のほぼ中央に、ドーピングされたまたはドーピングされていない液相シリコン含有(例えばシラン)複合材料を堆積する(例えば、米国特許出願第10/616,147号、出願日:2003年7月8日[代理人整理番号KOV−004]、米国特許出願第10/789,317号、出願日:2004年2月27日[代理人整理番号IDR−0020]、米国特許出願第10/950,373号、米国特許出願第10/949,013号および/または米国特許出願第10/956,714号を参照のこと)。このように、一実施形態によると、シリコン複合材料の堆積にはシラン含有インクの印刷(例えばインクジェット印刷)が含まれる。ドーピングされたシラン複合材料を使用する場合、層を複数形成するとしてもよい。ドーピングされていないシラン複合材料の場合は、形成する層は1つで、金属層(例えばコバルト[Co]やニッケル[Ni]などの層)をめっきによって(または選択的に成長または堆積することによって)、(普通は誘電体層16を、例えば高分解能パターニング、従来用いられているフォトリソグラフィーまたはレーザリソグラフィー/パターニングなどにより形成した後に[以下のパラグラフ「0035」を参照のこと])形成するとしてもよい。続いて(結晶化を行うためおよび/またはゲート材料からケイ素化合物を形成するために十分な温度で)熱処理が行われ、ゲート52およびコンデンサプレート34が形成される。ゲート52およびコンデンサプレート34はたいていの場合、これ以上の処理を行う必要はない。
【0036】
しかし一実施形態によると、ゲート金属層はフォトリソグラフィーまたはレーザによってパターニングするとしてもよい([i]堆積した金属層を熱処理用レジストなどの従来用いられているIR染料を含むレジストで被覆、[ii]当該レジストを選択的にレーザで照射することによって行うのが好ましい。例えば、米国特許出願第11/084,448号[出願日:2005年3月18日、代理人整理番号:IDR0211]および米国特許出願第11/203,563号[出願日:2005年8月11日、代理人整理番号:IDR0213]を参照のこと。当該出願の関連箇所は参照により本願に組み込まれる。)。この時、余分なゲート金属材料はエッチングにより除去する(ウェットエッチングが好ましい)。これ以外にも、エンボス加工、インプリントまたはその他の高分解能パターニング技術などほかのリソグラフィー方法によってゲート金属層を生成するとしてもよい。
【0037】
従来どおり除去工程(例えば、フォトレジストの必要および/または所望の部分を除去する)および/または洗浄工程を行った後、別のSOG層16を印刷または被覆によって形成するとしてもよい。印刷の場合、コンデンサ30、ダイオード40および/またはトランジスタ50のうちいくつかが露出したままとなっていてもよい(少なくともトランジスタ50は露出しているのが好ましい)。被覆の場合、SOG層16のうちコンデンサプレート34、ダイオード層46およびトランジスタ50に当たる部分は、フォトリソグラフィー(従来どおりのSOG硬化工程に続いて、フォトレジストで被膜、マスクを介して当該フォトレジストを照射、エッチング[ウェットエッチングが好ましい]、フォトレジスト除去、表面の洗浄という一連の工程)またはレジストを用いたレーザ処理によって除去するとしてもよい。この除去工程については、米国特許出願第11/203,563号(出願日:2005年8月11日、代理人整理番号IDR0213、当該出願の関連箇所は参照により本願に組み込まれる)を参照されたい。このエッチング工程を、適切な条件下で公知のエッチング複合材料を使って行い、露出した酸化薄膜14および任意で、低ドーピング濃度のポリシリコン層44/46のうち一部分(例えば最高約30nm)を除去するとしてもよい。上述した照射工程およびエッチング工程により、ゲート層52全体を露出させ、SOG層16のうちゲート層52の両側にあるドーピング濃度が低い半導体層44/46を被覆している部分を、ドーピング濃度が高いソース端末およびドレイン端末層および導電性コンタクトを形成するために十分な大きさだけ、除去するのが好ましい。酸化薄膜14が一部でも露出されたまま残っていれば、その後の処理を行う前にエッチングして(洗浄を行い)、露出部分を除去する。
【0038】
次に、高いドーピング濃度を持つ半導体層を、トランジスタ50の露出表面(例えば、ドーピング濃度が低いポリシリコン層44/46およびゲート層52)に印刷または堆積し、熱硬化、レーザ照射、非結晶化部分を選択的ウェットエッチングによる除去という一連の工程を行い、ソースコンタクト層およびドレインコンタクト層(54a、54b)を形成する。ソースコンタクト層およびドレインコンタクト層(54a、54b)はゲート層52に対して自己整合がとれているとしてもよい(米国特許出願第11/084,448号、出願日:2005年3月18日[代理人整理番号IDR0211]および米国特許出願第11/203,563号、出願日:2005年8月11日[代理人整理番号IDR0213]を参照のこと。当該出願の関連箇所は参照により本願に組み込まれる。)。別の方法としては、ドーパント原子を、注入、プラズマ蒸着、レーザ分解、蒸着などの方法で、露出したSi表面中または表面上に導入し、その後アニーリングを用いてドーピングされたシリコンをソースコンタクトおよびドレインコンタクトへと変化させる。上述したように、N+型領域とP+型領域の堆積は別々に行うとしてもよい(しかし、硬化、レーザ照射、ウェットエッチングという一連の工程では同時に処理される)。
【0039】
コンタクト(および第1メタライゼーション層)は、集積回路/半導体製造分野で従来使用されてきたメタライゼーション処理によって形成するとしてもよい(例えば、比較的厚みの小さい、Ti、TiNまたはTiNとTiの二重層などから成る障壁および/または接着層62をスパッタリングで形成、次に比較的厚みの大きい、Alまたは(Cuを0.5〜4重量パーセント含む)AlCu合金などから成る導電体層64をスパッタリングで形成し、次に従来と同様にフォトリソグラフィーを用いてコンタクトや金属配線などの輪郭を決め、エッチングを行う[従来と同様に、ケイ化金属に対してAl、TiN、Tiといった金属を選択的にエッチングする、NH4OH/H2O2エッチング複合材料を用いたウェットエッチングが好ましい]。)。別の方法としては、ゲート層52と同様に、コンデンサプレート34、ダイオード層46、トランジスタ50の露出面に、シリコンまたは障壁金属の層62を印刷、堆積または形成し、その上に導電金属64を選択的にめっき、堆積または印刷する(層62の構成成分が基本的にシリコンである場合、任意でケイ化金属を生成するため熱処理またはアニーリングをさらに行う)。コンデンサおよびダイオード用のコンタクトおよびメタライゼーション層の形成と同時に、ゲート層52用のコンタクトおよび/またはメタライゼーション層を、ソース領域およびドレイン領域以外の部分に形成するとしてもよい。その後、従来と同様に、フォトレジストを除去、洗浄を行うとしてもよい。別の方法としては、コンタクトおよび/またはメタライゼーション層は、レジストを用いたレーザ処理を用いてパターニングするとしてもよいし(米国特許出願第11/203,563号、出願日:2005年8月11日、代理人整理番号IDR0213、当該出願の関連箇所は参照により本願に組み込まれる)、ほかのレーザ処理で実現してもよい(米国特許出願第10/722,255号、出願日:2003年11月24日、代理人整理番号KOV−015、当該出願の関連箇所は参照により本願に組み込まれる)。
【0040】
続いて、製造した装置(図1には不図示、図2に図示および以下で説明)に、SOG層を印刷(例えば、インクジェット印刷)、または全面に堆積(例えば、従来用いられているスピンコーティング、ブレードコーティング、スクリーン印刷、浸漬被覆、メニスカスコーティング、スロットコーティング、グラビア印刷、スプレーコーティングなどの方法を用いる)して、仕上げる。メタライゼーション処理によってもう1つ層を設けたい場合、メタライゼーション層62/64の所定の位置に対応してコンタクトホールを従来と同じくSOG層中に形成し(または、印刷工程後もコンタクトホールが残るようにする)、第2のメタライゼーション層はメタライゼーション層62/64と同様の方法で形成するとしてもよい。次に、最上層または保護層(例えばSOG層を含む)を、装置全体にわたって形成・硬化し、(任意で)さらに封止剤、支持剤または接着剤を積層するとしてもよい。
【0041】
次に、装置の裏側(つまり、アンテナおよび/またはインダクタ20が形成されている金属箔または金属シート)またはインターポーザーにマスクを施し(例えば、従来用いられているフォトレジスト、レーザでパターニングしたレジストまたは印刷されたレジスト/マスク材料[SOGなど]で被覆する)、エッチングを行い(例えば、従来どおり金属ウェットエッチングを用いる)、洗浄してアンテナ/インダクタ/インターポーザー20を形成する。最後に、封止剤(例えば、従来と同じく、熱可塑性樹脂または熱硬化性樹脂を含む耐水性または撥水性封止剤、この封止剤は図1では不図示だが、図2に図示され以下で説明する)を、エッチングを行った装置の裏面に設け、RFID装置10を完成するとしてもよい。
【0042】
図2は、別の実施形態に係る、ほぼ完成間近の装置100を示す断面図である。装置100は、図1に示す装置10を変形したもので(例えば、誘電体が2つある実施形態)、いくつか相違点がある。装置100は障壁誘電体102を備えているので、高いパッケージ密度を実現できる密閉されていないコンタクトを持ち、且つ寄生電力の低いコンデンサを実現できる。
【0043】
図2に示すとおり、高誘電体誘電体材料(例えばHfOX)からなる薄膜102を誘電体112上に印刷、堆積または形成するとしてもよい(例えば、ゾル・ゲル処理を用いる)。その上に、先述したポリシリコン層44および46の形成と同様の方法で、トランジスタ150aおよび150b用のチャネル層144および、後でドーピングを行うダイオード140aおよび140b用のベース層142を形成するために(ベース層142の形成は任意)、ドーピング濃度の低いポリシリコン層を(例えば、印刷またはインクジェット印刷で)形成または堆積するとしてもよい。別の方法としては、全面に堆積されたシリコン層または金属層(印刷されたシリコン層または金属層でもよい)をさらにレーザによりパターニングしてもよい(レジストを用いる場合はレーザ露光を行う)。別の方法としては、これらの層(例えば金属層および/またはシリコン層)を直接「レーザ書き込み」でパターニングしてもよい(例えば、米国特許出願第11/203,563号[出願日:2005年8月11日、代理人整理番号:IDR0213]を参照のこと。当該出願の関連箇所は参照により本願に組み込まれる。)。ここで挙げた処理方法は、図1に例示した方法や装置の対応する層に応用するとしてもよい。この後、図1に示す誘電体層14およびゲート52と同様の方法で、ゲート誘電体層(例えば114)を成長させ、その上にゲート材料を印刷または堆積し、ゲート152aおよび152bを形成するとしてもよい。続いて酸化物の露出部分に対してエッチングを行うが、このエッチングによりトランジスタ150aおよび150bのソース領域およびドレイン領域の酸化物を除去するとともに、ダイオード形成用ポリシリコン層142上に形成された酸化物も除去する。
【0044】
次に、上述したソース端末およびドレイン端末54またはポリシリコン層32と同様の方法で、ドーピング濃度が高い下側ダイオード層146、およびトランジスタ150a・150b用のソース端末およびドレイン端末154a・154bを形成する。つまり、下側ダイオード層146とソース端末およびドレイン端末154a・154bは、上述したように、イオン注入またはドーピング濃度が高いシラン含有インクを印刷することによって形成するとしてもよい。一実施形態に係る下側ダイオード層146は、N+型にドーピングされたシリコン層を含む。(本明細書に限らず他の文献でも説明されているように)結晶化およびドーパントの活性化を行った後、第2のSOG層を印刷またはほかの方法で形成、その後従来どおり開口部を設けて、層間絶縁膜(ILD)116a〜116g・118を形成するとしてもよい。この上に、上述したポリシリコン層32に類似した、比較的厚みが大きくドーピング濃度の低いポリシリコン層を(特にダイオード領域140a〜140b内のコンタクト用開口部に)印刷または堆積させ、上側ダイオード層148を形成する。下側ダイオード層146がドーピング濃度の高い層を含む場合、ポリシリコン層148はドーピング濃度が低い層としてもよい。本実施形態においては、下側ダイオード層146と上側ダイオード層148のドーパント濃度が異なる構成としている(例えば、下側ダイオード層146がN+型にドープされ、上側ダイオード層148がN−型にドープされるとしてもよい)。別の実施形態においては、下側ダイオード層146と上側ダイオード層148のドーパントの種類が異なる(または相互補完的な)構成としている(例えば、下側ダイオード層146がN+型にドープされ、上側ダイオード層148がP−型にドープされ、さらに表面にP+型にドーピングされた層を任意で設けるとしてもよい)。この後、上述したメタライゼーション層62/64と略同じ方法で、コンデンサ120a・120bの上方プレート、トランジスタ150a・150bおよびダイオード140a・140bのソース・ドレイン・ゲート端末とのコンタクトを形成すべく、メタライゼーション層164を形成するとしてもよい。
【0045】
続いて、従来の堆積方法(例えば、スピンコーティング、スプレーコーティング、インクジェット印刷など)によって装置全体に、最上膜または保護層170(例えばSOG層を含む)を形成し、硬化するとしてもよい。アンテナ、インダクタまたは共振器(電気的に接続されたインダクタおよびコンデンサ)20を形成した後、封止剤、支持剤または接着剤180をその上に積層するとしてもよい。任意で、略同一のインダクタ20a・20bを形成してもよい。この工程を除いては、図1に例示する装置10の製造方法で装置100を製造する。本製造方法の変形例は、上述した工程に従って処理を行うが、垂直ダイオード部分は形成しない。この変形例に従って形成されるRFID回路は、直流電力生成および信号復調用のダイオードとしてダイオードを接続したトランジスタ(例えばソースとゲート間を短絡させることによって実現される)を用いる。
【0046】
図3は、アンテナ/インダクタ186に接続された装置184の断面図182を示すと共に、ダイオードおよびコンデンサが接続されたトランジスタを製造する方法の処理フローを示す。図4はダイオードが接続された装置188を例示する。装置188では、ゲート190とソース端末またはドレイン端末192間は短絡させられており、端末192は隣接する装置196のソース端末またはドレイン端末(または下側ダイオード層/端末)194に接続されている。ソース端末とドレイン端末が互いに接続されている、コンデンサが接続されたトランジスタも同様の方法で形成することができる。図3に示すフローによると、トランジスタは従来と同様の配線を持ち、コンデンサは、ソースとドレインを短絡させ一方の端末として用いて、ゲートを他方の端末とするよう構成されている。図3の処理フローは、図1および図2に示す装置を製造する処理フローに比べると、非常に短くなっており、工程の数も少ない。具体的には、図3の処理フローではシラン含有インクの印刷を行う工程は1つしかないとしてもよい(相補型MOSトランジスタの場合は、Nチャネル型装置用とPチャネル型装置用とシラン含有インク印刷工程が2つあるフローを利用してもよい)。このような装置(ダイオードおよびコンデンサに接続されたトランジスタなど)の性能特性は、13.56MHzのRFIDタグでの使用にふさわしいものとなっている。図3に示す断面図は(i)ゲートと(ii)ソースコンタクトまたはドレインコンタクトの間を短絡させるための配線(およびソースコンタクトおよびドレインコンタクト間を短絡させるための配線)は当然ながら図示していない。そのような配線はトランジスタのレイアウト上、紙面を含む平面の手前または奥に設けられている。図3に示すフローによると、インクジェット方式によりシラン含有層が1層形成される(工程4)。このシラン含有層の結晶化工程および酸化工程は加熱炉を用いる処理工程を一度行うのみで実施することができる(工程5)。イオン注入工程が別々に設けられているが(工程10および工程13)、それぞれNMOSトランジスタ/装置およびPMOSトランジスタ/装置の形成が行われる。
RFID装置の例
【0047】
本発明の別の実施形態は、図1から図4に例示する装置のように、さまざまな構成領域を有するレイアウトに関する。図5に装置200のレイアウトの一例を示す。当該レイアウトは論理領域210、アンテナ領域220と225および電荷ポンプ領域230を備える。装置200の寸法は、長さ1mm〜25mm(5mm〜20mmが好ましい)、幅1mm〜5mm(1mm〜3mmが好ましい)および総面積1mm2〜100mm2(10mm2〜50mm2が好ましい)としてもよい。装置寸法の一例を挙げると、2mm×12.5mmである。論理領域210は入出力制御部分、メモリまたは情報記憶部分、クロック回復部分および/または情報/信号変調部分を含むとしてもよいが、詳細については図4Aおよび図4Bを参照して後述する。
【0048】
アンテナ領域220は、L字型バス222によって電荷ポンプ領域230と接続されている。電荷ポンプ領域230は、一部がアンテナ領域225とも重複している。従来技術によると、電荷ポンプ領域230はコンデンサ、ダイオードおよび/またはインターコネクトによりアンテナ領域220および225と接続される。例えば、電荷ポンプ領域230は複数の段を有し(一例を挙げると8段)、電荷ポンプ領域230に含まれるコンデンサは各アンテナについて100平方ミクロン〜400平方ミクロンの重複部分(電荷ポンプ領域230のうちバス222もしくはアンテナ領域225と重複している部分を指す)を持つとしてもよい。
【0049】
図6AはHFタグの構成を示すブロック図で、図6BはUHFタグの構成を示すブロック図である。HFタグはアンテナ305、クロック回復ブロック310、復調器ブロック320、RF−DC変換器ブロック330、変調器ブロック340、論理・入出力制御ブロック350およびメモリ360を備える。一方、UHFタグはダイポールアンテナ355、復調器/クロック回復ブロック370、UHF−DC変換器ブロック380、変調器ブロック340’、論理・入出力制御ブロック350およびメモリ360を備える。クロック回復ブロック310、アンテナ305・355、アンテナと復調器ブロック320・370間を接続するバス、アンテナと電力変換器ブロック330・380間を接続するバスは搬送周波数またはその近傍の周波数で動作するので、高速デバイスでなければならない。
【0050】
上述の回路ブロックは、以下に挙げる薄膜構造を持つデバイスで構成してもよい:
1.アンテナ:HFの場合、製造コストが最も低くなるのは、平面らせん構造を持つインダクタコイルとそれに接続された共振タンクコンデンサを有するアンテナ(例えば、図5に示す電荷ポンプ領域230に配設される)である。高品質(高圧/高電力取り出し効率)のLCコイルを実現するためには、抵抗を低くしなければならないので、金属箔または印刷厚膜を使用する必要がある。UHFの場合、通常使用されるアンテナは、コイルのように大きい直流伝導や長い伝導距離を用いずとも交流波送信(受信も)を可能とする、全波または半波ダイポールまたはダイポールに似た構成を持つ。また、アンテナでの励起の深さはUHFの場合のほうが浅い。このため、UHFタグのアンテナは、薄い金属箔やAgペーストなどの材料から形成される導電印刷膜であってもよい。実施形態によって、HFアンテナまたはUHFアンテナは、集積回路の基礎となる金属基板中に直接形成してもよいし、基板に中程度の寸法(例えば、アンテナ全体の大きさと半導体デバイスを備える集積回路部分の大きさで定義される範囲に収まる寸法)を持つインターポーザーまたはストラップ(例えば、後で形成されるシリコン装置で使用される基板となる薄いプラスチックシートまたはガラスシート)を形成し、形成したインターポーザーまたはストラップを外部のアンテナに接続するとしてもよい。
2.RF−DC変換:この機能は、利用可能な周波数の整流器(通常は倍電圧整流器)またはシラン含有インクを用いて形成する、UHFまたはHF周波数の薄膜ダイオード構造によって実現するとしてもよい。HFタグの場合、ダイオードに接続された薄膜トランジスタ(TFT:つまりトランジスタのゲートが同じトランジスタのソースまたはドレインに接続されているもの)を使用することもできる。上述した薄膜ダイオードおよびダイオードに接続されたTFTは、DC変換用および/またはDC電圧出力用の電圧固定および/または電圧固定回路に用いることもできる。シラン含有インクによって形成される層を含む薄膜デバイスであって、ダイオードの輸送方向に10cm2/vsより大きい移動度を持ち、1017〜1020cm−3の範囲内でドーピングが行われ、コンタクト抵抗が約10−5オームcm2であるものは、GHzシステムで整流を行うことができ、RFID回路に電力を供給するために必要な効率を達成することができる。本明細書で開示する方法で形成された、シラン含有インクによって構成される垂直薄膜ダイオード構造および自己整合TFT構造については、GHzレベルでの直流への整流と2ナノ秒未満のゲート遅延を達成できることが実験で証明されている。
3.復調器:RF搬送波信号上の副搬送波として符号化された、もしくは副搬送波変調を行って得られたクロック信号およびデータ信号の復調は、本明細書で開示する薄膜ダイオードもしくはダイオードに接続されたTFTを含む単純な構成の電圧検知器を用いて行うことができる。信号抽出を最適に行うためには、フィルタリングおよび周波数の合ったコンデンサを使用することが必要であるとしてもよい。
4.制御機能および読み出し(I/O)機能を実現する論理回路は、本明細書で開示する材料に基づき、CMOS型・NMOS型TFTを用いて実現するとしてもよい。CMOSは電力効率の点で大きな利点を持つが、NMOSと比べると処理ステップが多くなってしまう。
5.メモリ:製造過程に形成されるデジタル抵抗回路網によって、単純な読み出し専門メモリ(ROM)が得られる。プログラムの書き込みが一度しかできない(OTP)ROMは従来と同じようにヒューズまたはアンチヒューズ構造を有するとしてもよい。また薄膜構成を持つ不揮発性EEPROMは、フローティングゲートを備えるTFTから成るとしてもよい。プログラミングおよび消去回路(およびプログラミング電圧および消去電圧に耐えるよう設計されたデバイス)は従来と同じ構成を有し、本明細書で開示する方法に従って製造するとしてもよい。
6.変調器:HFの場合、変調には通常、共振コンデンサと並行して分路トランジスタを用いる負荷変調を利用する(分路トランジスタと共振コンデンサは、例えば変調器ブロック内、またはアンテナと同じ層に形成されている。例えば、米国特許出願第10/885,283、出願日:2004年7月6日、代理人整理番号:IDR0121、米国特許出願第11/243,460、出願日:2005年10月3日、代理人整理番号:IDR0272を参照のこと)。シラン含有インクを用いて製造するTFTで構成する変調器がエンハンスメントモードにある場合、トランジスタをオンにすると、タグのアンテナを構成しているLCコイルは短絡する可能性があり、この結果回路のQ値や読み取り器のコイルへの接続が大幅に減少してしまう。TFTを「オフ」とすると、LCコイルのQ値が回復する。このようにして、変調信号をタグから読み取り器へと渡すことができる。一方UHFの場合は、同様にアンテナの散乱断面積に変化を生じさせ、読み取り器への後方散乱信号を変調する。この処理は、アンテナのインピーダンスを変化させてその結果後方散乱信号を変える、負荷変調を行うTFTを用いて達成できる。上述の技術を用いた場合電力損失が生じ得るので、バラクタによる変調を利用するとしてもよい。このバラクタによる変調では、本明細書で開示された、論理回路を構成するTFT、整流器および/または復調器となるダイオード用の、TFT・ダイオード形成方法によって形成するMOSコンデンサデバイスまたはバラクタダイオードを用いて、UHFタグのアンテナのインピーダンスの虚部をシフトする。
【0051】
本発明において、論理回路およびメモリ用に構成されたTFTのレイアウトは、8μmおよび2μmのデザインルールに従って設計されている。8μmのデザインルール(レジストレーション/アライメント変更のため±2μmのマージンをとってある)によると、トランジスタの平均面積は9,776μm2なので、1mm2当たり約100個のトランジスタを配設することができる。2μmのデザインルールの場合は、トランジスタの平均面積は3,264μm2なので、1mm2当たり約300個のトランジスタを配設することができる。
【0052】
RFIDタグは通常、RFフィールド(および電力)が起動に必要なレベルに達しなければ作動しない。タグが起動し必要な電圧を維持できるようになれば、タグと読み取り器間で通信を行えるようになる。
実施例および性能
【0053】
本明細書に開示したダイオード製造方法を用いて、1GHzを超える周波数で整流を行うことができる、ケイ化チタンコンタクト層を持つショットキダイオードを製造した。RFフロントエンド回路の見本を複数製作し、900MHzでどのように動作するか確認した。移動度が50cm2/vsを超え最高100cm2/vsであるNMOSトランジスタおよび移動度が40cm2/vsを超えるPMOSトランジスタを上述の製造方法に従って製造した。また、上述した方法で製造したトランジスタを相互に接続し、CMOSインバータおよびオシレータを形成した。このオシレータは10MHz〜25MHzでの動作が可能であった。直列に接続されたインバータ間(例えば、リングオシレータのステージ間)のステージ遅延は10ナノ秒〜1.1ナノ秒であった。このことから、この製造方法で得られる論理回路の最大スイッチング速度が950MHzを超えることが分かる。上述のデータやほかの情報(例えば、回路の各ブロックに関するデータおよび/またはシミュレーションデータ)を見れば、本発明により、RFID技術のUHF・HFでの利用が可能になることが分かる。
【0054】
ショットキダイオードの性能(900MHzの場合) 本発明に従って(例えばシリコン含有インクを用いて)、ケイ化チタンコンタクト層を持つショットキダイオード(「コビオ社のSiダイオード」)を製造したが、900MHzの場合の電力変換効率は5%を超えた。図7に示すライン410(本発明)とライン420(HSMS−8250ショットキダイオード、アジレント・テクノロジー社)を比較されたい。製造工程を最適化、例えば漏れやショートを減少させることで、このダイオードの性能をさらに向上させることが可能であると考えられる。
【0055】
RFフロントエンド 図8のライン510で示されるように、本発明に従って製造されたダイオード(「コビオ社のSiダイオード」)について、900MHzの場合、GHzレベルの整流動作を行うとシングルダイオードの電力交換効率が10%〜20%となることが確認された。このように、本発明に従って製造されたダイオードは、900MHzで動作して直流電力を生成できる、自由空間デバイスを備えている。製造工程における集積化と回路デザインをさらに最適化すれば、周波数応答および整流効率がさらに向上すると考えられる。
【0056】
UHF/DC整流器ブロック(例えば、図6Bのブロック380を参照のこと)に上述した2種類のダイオードを用いた場合、100ミリワットの読み取り器に電気接続されたLEDを点灯させるための半波ダイポールアンテナを備えるRFIDタグに備えられた(このLEDと読み取り器が図6Bに示すRFIDタグに備えられた論理・入出力制御ブロック350に当たる)、900MHzの搬送周波数信号を供給するUHFソースに基づいて十分な電力が生成された。
【0057】
本発明に従って製造されたショットキダイオードを備えるRFIDタグのフロントエンド機能ブロックの試作品(例えば、ブロック310〜330およびブロック370〜380を参照のこと)は、下記の表1に示す特性を持つことが分かった。
【0058】
【表1】
【0059】
表1に示したとおり、「Si含有インク+TiSiショットキ」処理を用いて製造したデバイスの特性は4つともすべて、品物ごとに利用可能な、UHF帯のIDタグとして市販可能なレベルに達している。
【0060】
論理回路について 本明細書で開示したようにシリコン含有インクを用いて製造した(ただし、シリコン含有インクを使用して製造したのはNMOSTFTとPMOSTFTのみ)、図4Aと図4Bに示した論理・入出力制御ブロック350用のデバイス(例えばMOSトランジスタ)および回路の試作品については、1MHzをはるかに上回る性能を持つことが分かった。このような周波数で動作できれば、市販可能なUHF帯またはHF帯でのRFIDタグとしては十分である。このようなシリコン含有インクを利用して製造したCMOSICデバイスは、シリコン含有インクを用いる自己整合方式のTFT処理フローに従って製造された場合(例えば、米国特許出願第11/084,448号、出願日:2005年3月18日[代理人整理番号IDR0211]を参照のこと。当該出願の関連箇所は参照により本願に組み込まれる。)、移動度が100cm2/Vsと高い。このことから、本明細書で開示している製造方法により、RFIDタグの商業生産が低コストで行えることが分かる。このような処理フローを用いて製造されるCMOSインバータの発振速度は、MHzレベルとなる(つまり、1マイクロ秒未満でのスイッチングが可能である)。さらに、このような処理フローを用いて製造されるNMOSデバイスのしきい電圧は、市販可能なUHF帯およびHF帯のRFIDタグに適切なレベルである。
【0061】
シリコン含有インクを用いて形成したCMOSオシレータについて 図7に示す構成を持つ19段のリングオシレータ600は、実効長6μmのトランジスタを持つCMOSTFTバッファステージ610a〜610tを用いて製造された。10Vで動作させた場合のステージ遅延は0.1ミリ秒未満であった。図10は、このオシレータを10Vから20Vの範囲で動作させたときの結果を示す(一番下の曲線710は10Vで動作させた場合を示し、真ん中の曲線720は15Vの場合、一番上の曲線730は20Vの場合を示す)。プローブ負荷の影響も示す。このため、本願で開示する、シリコン含有インクを用いて製造されたCMOSトランジスタは、UHF帯用のRFID論理回路(1MHz〜5MHz)およびHF帯用のRFID論理回路(13.56MHz)に利用可能である。非常に高速の短チャネルデバイスを実現することができる(最高2μmのトランジスタを10Vで動作させる場合、1ステージ当たり10ナノ秒未満となる。)。
【0062】
図11Aおよび図11Bでは、19段のオシレータを10Vで動作させた場合のシミュレーション結果を示す。図11Aではオンチップ型、図11Bではオシロスコープにバッファが載置されている場合を示す。シミュレーションでは、図8を参照して説明したデバイスから抽出したモデルデータを用いた。図11Aおよび図11Bでは、データ抽出・データ測定の性能および証明した結果が正しいものであることを示すために、上述した論理(CMOS)デバイスについて測定したデータとシミュレーションで得たデータを比較している。このオシレータのシミュレーションは、実効長が6μm(Leff=6μm)であるトランジスタを有する、CMOS型TFTから構成されたバッファ段を用いて行われた。振動数は350kHzで、ステージ遅延は70ナノ秒であった。図11Bを見れば分かるように、曲線860は図8に示す曲線と形状が非常によく似ている。図12Aと図12Bおよび下記の表2に示す結果によれば、図8が示すデバイスがさらに水素化処理を受けた場合、スイッチング速度(fswitch>10MHz)、ステージ遅延(td<0.1マイクロ秒)、NMOSトランジスタのしきい電圧(Vt<0.5V)など市販可能な特性を持つことが分かる。図12Aおよび図12Bに示す2つの曲線は、CMOSTFTオシレータで、各々チャネル長が最高6μmまたは2μmのものに対応している。
【0063】
【表2】
結論/要約
【0064】
本発明の具体的な実施形態について上記で説明したが、これらはすべて説明を目的とするものであり、すべての実施形態を網羅したものではなくまた本発明を開示した具体例に限定するものでもない。上述の教示を基に、さまざまな変形例の実施が可能である。上記の実施形態は本発明の内容および実践方法を最も良く説明するものとして選ばれたにすぎない。このため、当業者であれば本発明を利用して、ある目的を達成すべくさまざまな変形例を含む別の実施形態を実施することができる。本発明の開示範囲は、本明細書に添付された請求の範囲およびそれに類するものによって定義されるものとする。
【技術分野】
【0001】
本発明は、RFIDタグおよびその製造方法に関する。本願は米国仮出願(第60/697,599号、代理人整理番号:第IDR0501号、出願日:2005年7月8日)および米国出願(第11/_,_号、代理人整理番号:IDR0502、出願日:2006年6月12日)による恩恵を請求し、これらの出願の内容はすべて参照することにより本明細書に組み込むとする。
【背景技術】
【0002】
RFIDタグまたは電子バーコードは通常製品に取り付けられ、当該製品に関する識別情報などの情報を無線リンクを介して読み取り器に提供する。読み取り器は受け取った情報を、普通はデジタル形式で、データベースや政策決定システムなどさまざまな電子管理システムに提供する。読み取り器の無線送受信部がやり取りされる情報を無線通信によって取得する。ここで、読み取り器は通常、無線電力、クロック信号および変調・符号化コマンドを運べる搬送周波数を送信する。
【0003】
受動タグはタグ上に電源を設けずにすむので一般的に低コストが要求されるタグに最適で、搬送周波数信号によりチップの電源となる無線電源を得る。クロック信号の回復や同期もまた重要な特徴/機能で、読み取り器からタグに送信される無線信号によってたいてい可能となる。クロック周波数により、動作周波数およびタグと読み取り器間のデータ通信速度が決まる。
【0004】
短波(HF)の場合、各国での規制のため周波数帯域幅に関して問題が生じる。このため、タグ回路は搬送周波数を分割することによってクロック信号を得ることが多い。極超短波(UHF)やそれ以上の場合は通常、搬送周波数上の副搬送周波数を変調することによりクロック信号を得るが、これには以下のような理由がある。欧州や米国では、HF帯に比べると869MHzや915MHz程度の周波数の場合、帯域幅に関する問題はそれほど深刻ではない。このため、読み取り器とタグ間で高速データ通信を可能とするために必要な周波数の副搬送波変調も行うことができる。また、搬送周波数を分割するにはGHzレベルのクロック速度を持つ回路が必要となり、それらの回路についてエネルギー損失が発生してしまうが、104〜105Hzの副搬送波信号の復調または変調は、簡単且つ損失の少ない薄膜トランジスタ(TFT)やダイオード、コンデンサ、インダクタおよびレジスタなどから構成されるサブ回路を用いて行うことができる。
【0005】
タグから読み取り器への通信は通常、インピーダンス変調によって行われる。HF帯やそれ以下の帯域の場合、タグの位置は普通読み取り器の近傍に設定され、誘導結合の範囲にあり、RF搬送波の自由空間波長よりもかなり短くなる。この場合、搬送周波数またはその近傍に調整されたインダクタ/コンデンサ(LC)共振ループを有するタグと読み取り器との間では、インダクタを用いた単純なAC変圧器の1次コイルと2次コイル間と同様に、誘導結合が生じる。タグが有するLCループの共振特性を変調する場合、(トランジスタによって発生する)可変負荷抵抗が通常用いられる。このようにして共振特性を変調すると、読み取り器のフロントエンド回路で検出可能なインピーダンス変化が生じる。このような変調信号を用いることによって、タグ回路は逐次データを読み出す。
【0006】
UHFの場合、読み取り器とタグ間の距離はHF帯の場合より大きく、搬送波波長は短い。このため、読み取り器とタグ間の無線リンクは、レーダーやAM/FMラジオ、携帯電話の技術分野を同様に、電磁波伝播の範囲内となる。この場合、タグは反射された後方散乱信号によって読み取り器に接続される。タグ側のアンテナのインピーダンスを変えることによって、反射されて読み取り器に戻る信号の電力レベルや位相、周波数を変更することができ、この変調方式によって時変信号を符号化できる。このようなインピーダンスの変調は抵抗を用いて行うことが可能で、トランジスタ、あるいはタグのアンテナのインピーダンスの虚部を変調するバラクタを用いて行ってもよい。
【0007】
一般的なRFIDタグの回路は基本的に、以下に挙げる機能の一部またはすべてを持つ。
1.読み取り器からRFエネルギーを回収
2.RF信号をチップに電力を供給する直流信号へ変換
3.読み取り器から送信されるRF信号に含まれたクロック信号、タイミング信号および/またはコマンド信号を復調
4.入力される命令またはあらかじめ記憶された命令に基づいて動作する、ステートマシーン的な政策決定・制御論理
5.メモリアレイなどから(例:センサからの出力)受信するデジタルデータをカウンタまたはレジスタを用いて読出
6.読み出し器により読み出されるおよび/またはセキュリティを確保するため行われる認証で使用されるIDコードなどの情報を記憶する記憶素子(例:メモリ)
7.タグに対応した読み取り器への送信のため、タグのアンテナに戻される符号化データ、タイミング信号またはコマンドを変調
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明の実施形態は、RFID装置、RFID装置製造方法およびRFID装置用集積回路の製造方法に関する。
【課題を解決するための手段】
【0009】
本発明に係る方法は、(a)シランを含む第1インクを用いて、誘電体層の第1表面上に少なくとも1つの第1半導体層素子を形成し、前記誘電体層は電気的にアクティブな基板上に形成されており、前記第1半導体層素子はコンデンサプレート、トランジスタのチャネル領域および第1ダイオード層のうち少なくとも1つを備え、(b)シランを含む第2インクを用いて、前記第1半導体層素子のうち少なくとも1つの上および前記誘電体層の前記第1表面に、前記第1半導体層素子とは異なる第2半導体層素子を少なくとも1つ形成し、前記第2半導体層素子は、第2ダイオード層、トランジスタのソース端末およびドレイン端末(前記第1インクによって前記トランジスタのチャネル領域を形成する場合)および前記トランジスタのチャネル領域(前記第1インクによって前記トランジスタのチャネル領域を形成しない場合)のうち少なくとも1つを備え、(c)少なくとも1つの金属素子を、前記第1半導体層素子および前記第2半導体層素子のうち少なくとも1つの上に形成し、前記金属素子は金属コンタクト、ショットキダイオードコンタクト、第2コンデンサプレートおよび金属ゲート(前記第2インクによって前記トランジスタのソース端末およびドレイン端末を形成しない場合)のうち少なくとも1つを備える。
【0010】
また、本発明に係る方法は、誘電体層および/またはアクティブ基板上に、ドープされたN+型またはP+型シラン含有インクを(例えば、印刷またはインクジェット印刷により)堆積すること、ドーピングされたシラン含有インクから成るドープされたシリコン膜を結晶化させること、ドーピングされたN−型またはP−型シラン含有インクを(1)トランジスタ形成用領域および(2)ドープされたN+型またはP+型シラン含有インク上の垂直ダイオード形成用領域に、(例えば、印刷またはインクジェット印刷により)堆積すること、ドープされたシラン含有インクから成る膜のうち1以上をパターニングして独立トランジスタ領域およびダイオード形成用メサ領域を形成すること(この工程の実施は任意)、コンデンサ誘電体(例えばドーピング濃度が高い領域上に)および/またはゲート誘電体(例えばドーピング濃度が低い領域および/またはトランジスタチャネル領域上に)として機能する酸化物膜を成長または堆積すること、ゲート伝導体を堆積および/またはパターニングすること、ソース領域およびドレイン領域に選択的にドーピングを行うこと、ソース領域およびドレイン領域を活性化すること、コンタクトホールが形成された誘電体膜をトランジスタ領域およびダイオード領域に堆積すること、コンタクトホールにコンタクト層を(例えばケイ素化合物で)形成すること(この工程の実施は任意)、および接続用配線を形成すべく、トランジスタ領域およびダイオード領域に直接または間接的に接した状態の伝導体を堆積およびパターニングすることを含むとしてもよい。上記の方法を採用すると、単一基板上にコンデンサ、ダイオードおよびトランジスタを配設する場合に、必ずしも単一のフォトリソグラフィー用マスクを用いる必要はない。
【0011】
RFID装置は、(1)金属アンテナおよび/またはインダクタ、(2)アンテナまたはインダクタに接続され、少なくとも一部が電気伝導性を有するインターポーザーストラップ(任意)、(3)集積回路を支持し、前記金属アンテナおよび/またはインダクタから前記集積回路を絶縁する、前記金属アンテナおよび/またはインダクタ上に形成された誘電体層、(4)前記誘電体層上に形成された、同じ層を少なくとも1つ有する複数のダイオードおよび複数のトランジスタ、(5)前記金属アンテナおよび/またはインダクタおよび前記複数のダイオードの少なくとも一部と電気的に接続されている複数のコンデンサであって、前記複数のダイオードと同じ層を少なくとも1つ有し、および/または、前記複数のダイオードおよび前記複数のトランジスタとのコンタクトと同じ金属層を少なくとも1つ有する複数のコンデンサを含む。
【発明の効果】
【0012】
本発明によれば、費用対効果が高いRFID回路製造方法に、液状Siの堆積処理を組み込むことができる。ダイオードやトランジスタといった、アクティブな半導体構成要素の多くは薄膜構造を持つ。Si含有インクから成る半導体膜の性能を、移動度、ドーピング/キャリア濃度といったパラメータについて検証したところ、長波(LF)、短波(HF)、極超短波(UHF)およびマイクロ波の周波数帯の搬送周波数において利用可能なRFIDタグを実現することができる。本発明に係る、Si含有インクを用いた薄膜形成方法の優れた点は、単位領域当たりのコストが比較的低くてすむので、さらなるコスト削減を達成できるとともに、比較的大きなダイを得ることができる。このようなダイは、直接アンテナに組み込む工程が低コストですみ、導電接着剤や圧着接合などの処理を用いてアンテナに接着する工程も低コストかつ短時間で実施することができる。またさらに、本発明によれば、有機電子デバイスを含むタグに比べ性能が向上した(例えば、電気特性が高くなった)RFIDタグを実現することができる。
【0013】
以下に本明細書で開示される新規性概念を列挙するが、本発明は必ずしも以下のいずれかもしくは組み合わせに限定されるものではない。
・市販可能な質のRFIDタグ/装置に必要な構成要素のうち一部またはすべてを、シリコン(本発明では液体状)による被膜および/またはシリコンを選択的に堆積させることによって形成
・市販可能な質のRFIDタグ/装置に必要な構成要素すべてを、工程数が比較的少ない処理フローで形成
・トランジスタゲート酸化物およびコンデンサ誘電体をそれぞれ形成すべく、ドーピング濃度が低いトランジスタチャネル領域およびドーピング濃度が高いコンデンサプレート領域上で同時に酸化物膜を成長
・寄生容量を制限するべく、アクティブ回路素子の一部の下方にある基板を形成する金属を除去
・絶縁体(例えば、印刷または従来どおり堆積されたスピンオングラス(SOG)または化学気相堆積(CVD)法で形成された酸化物および/または窒化物)で封止および/または被膜されたステンレススチール基板を使用するので、移動性および/または導電性が高いシリコンおよびゲート酸化物の形成に、加熱炉によるSiの結晶化およびSiの熱酸化の利用が可能
・ダイオードの下側の電極へのコンタクトを(横方向)に伸長し、伸長されたアクティブ領域の比較的近くに位置させることにより、ダイオードに対する金属コンタクト間の直列抵抗を制限し、集積を単純化および低コスト化
・ドーピング濃度が高い、ダイオード用の底部コンタクト/接続層を形成して、金属接続層を設けずにすみ、コンデンサ誘電体
層を同時に成長させることができるように構成する(ダイオードは、P/金属接合のショットキダイオード、N/金属接合のショットキダイオードおよびPNダイオードのいずれかであってもよい)
・コンデンサの底部コンタクトを形成すべく、ステンレススチールまたは障壁金属上に、ドーピング濃度の高いシラン含有インクを直接印刷または堆積
・酸化処理中などに、金属基板(例えばステンレススチール)を、裏面も含め、スピンオンガラス(SOG)などの絶縁層で封止および/または保護
・酸化処理中などに、シリコン領域および/またはパターニングしたSOG領域によって、金属基板を保護。保護される部分には、上面および裏面のアクティブ領域および非アクティブ領域が含まれる(Si領域の場合は、ドーピングによりN+型またはP+型とすることによって、金属基板との電気的接続を実現)。
・後続の製造/処理工程(特にスパッタエッチング工程)において生じる、金属基板に起因する汚染を制限するべく、金属基板の上面を全面にわたって酸化物で被膜(ただし、Siで覆われている部分は除く)
・コンデンサまたはコンデンサ電極を、双極子(アンテナ)からは分離した状態で且つ寄生容量が比較的低くなるように、箔状基板(例えばステンレススチールまたはアルミニウム)または箔状基板がない領域の上に設けられた酸化膜上に配設
・回路のさまざまな構成要素(金属基板と双極子のコンタクト、ゲート伝導体と接続層およびコンデンサとのコンタクト、Siとダイオードのコンタクト、トランジスタのソース端末およびドレイン端末とのコンタクト)に対して設けられる金属接続層を1つのみとすることで、金属層の総数を減らすことができる(従って処理コストも削減されるが、レイアウト、集積化/製造処理、ビア/中間誘電層(ILD)/メタライゼーション処理を、適切な回路構成を実現でき且つ互いに両立可能となるように、慎重に検討する必要がある。ショットキ接合の構成を持つレイアウトを実現する場合を例に挙げると、一般的なメタライゼーション層(Ti/Al)は、ドーピングされていないまたはドーピング濃度の低い半導体層と接している箇所において、接続層およびショットキ層として機能する)
・シラン含有インクを用いて行われる自己整合ゲート方式の処理により、チャネル長が短く、容量が低く、サイズが小さく且つ高速の、論理演算・RF動作用デバイスを実現する。自己整合方式では、ソース領域およびドレイン領域のドーピング用に、注入、固体ソースのドーピング(例えばSOGを利用)またはドーピングされたシランを使用するとしてもよく、ソース領域およびドレイン領域はゲート領域に対して自己整合されているとしてもよい。
【0014】
本発明の効果は、上述したものも含め、以下に記す最良の実施形態の詳細な説明によって明らかにする。
【図面の簡単な説明】
【0015】
【図1】図1は、本発明の一実施形態に係る製造方法によって製造された装置の構造の一例を示す断面図である。
【0016】
【図2】図2は、本発明の別の実施形態に係る製造方法によって製造された装置の構造の一例を示す断面図である。
【0017】
【図3】図3は、装置の断面図の一例および本発明に係る、ダイオードおよびコンデンサと接続されたトランジスタの製造処理フローを示す。
【0018】
【図4】図4は、図3に一例として示す処理フローに従って製造された、ダイオードと接続されているトランジスタの一例の断面図を示す。
【0019】
【図5】図5は、本発明の一実施形態に係る装置を示すレイアウト図である。
【0020】
【図6A】図6Aは、本発明の実施形態に係る、短波(HF)用タグの機能を示すブロック図である。
【0021】
【図6B】図6Bは、本発明の実施形態に係る、極超短波(UHF)用タグの機能を示すブロック図である。
【0022】
【図7】図7は、本発明に係る、市販可能な特性を持つ19段のオシレータの一例を示す回路図である。
【0023】
【図8】図8は、本発明に係る方法に従って製造されたショットキダイオードと市販のショットキダイオードの電力変換効率を比較したグラフである。
【0024】
【図9】図9は、本発明に係る方法に従って製造されたシングルダイオードによる最高GHzレベルの整流動作を示すグラフである。
【0025】
【図10】図10は、図7に示したオシレータを10Vから20Vの範囲で動作させた場合の結果を示す。
【0026】
【図11】図11Aおよび図11Bは、図7に示したオシレータのシミュレーション結果を示し、図11Aではオンチップの場合の結果を示し、図11Bではオシロスコープにバッファを載置した場合の結果を示す。
【0027】
【図12A】図12Aは、図9に関連した装置にさらに水素化処理を施した場合について、市販可能なレベルのスイッチング速度、ステージ遅延およびNMOSトランジスタのしきい値電圧を示すグラフである。
【0028】
【図12B】図12Bは、図9に関連した装置にさらに水素化処理を施した場合について、市販可能なレベルのスイッチング速度、ステージ遅延およびNMOSトランジスタのしきい値電圧を示すグラフである。
【発明を実施するための最良の形態】
【0029】
本発明の最良の実施形態を以下で詳細に説明し、添付の図面にて実施形態の例を示す。最良の実施形態を用いて本発明を説明するが、本発明は例示する実施形態に限定されるものではなく、本発明の開示範囲を超えない限り、本発明には代替例、変形例および相当例も含むものとする。以下の説明では本発明への理解を深めるべく数多くの具体例を挙げているが、開示していない具体例に基づいて本発明を実施してもよいのは明らかである。また、公知の方法、処理手順、構成要素および回路については、本発明の実施形態に対する理解を不必要に妨げないよう詳細な記載を避けている。
【0030】
例を参照しつつ、本発明のさまざまな実施形態を以下で詳細に説明する。
RFIDタグ製造方法の一例
【0031】
図1は、第1の例に係るRFIDタグ10を示す。RFIDタグ10は、アンテナ20、アンテナ20に接続されたコンデンサ30、ダイオード40およびトランジスタ50を含む。RFIDタグ10の製造方法の例を以下に示す。RFIDタグ10の断面図の例および具体的な処理フローは第35頁にも示されている。PNダイオード用に変形された処理フロー(およびその場合製造されるタグの断面図)は第36頁に示す。
【0032】
まず、スピンオンガラス(SPG)層12を従来から使用されている金属箔に堆積するとしてもよい(例えば、米国特許出願第10/885,283号、出願日:2004年7月6日、代理人整理番号:IDR0121)、名称:「MOS電子商品監視タグ/装置、RFタグ/装置および/またはRFIDタグ/装置、およびその製造方法および使用方法」参照。なお、当該出願の関連箇所は参照により本願に組み込まれている。)ここで、電気的にアクティブな基板とは一般的に、所定の電気特性および/または電気的機能を有する基板を指す。そのような電気特性および/または電気的機能の例としては、信号送受信(特に、所定の周波数範囲において行われるものを指す)、電荷蓄積(例えば、コンデンサ電極として)、信号切り替え、整流および/またはフィルタリングなどが挙げられる。このような基板は、導電性および/または半導電性の特性を持っているのが望ましい。堆積は、従来用いられているスピン・コーティング、印刷(例えばインクジェット(IJ)印刷)、ブレードコーティング、浸漬被覆、メニスカスコーティング、スロットコーティング、グラビア印刷、スプレーコーティングなどの方法を用いて、従来用いられているSOG構成成分、従来のSOG構成成分用の従来の溶媒、従来の界面活性剤、張力低下剤、結合剤および/または増粘剤などから成るSOGインク用複合材料を塗布するとしてもよい。SOG層12の堆積工程の後には通常、従来の硬化工程および洗浄工程が行われる。
【0033】
続いて、ドーピング濃度が高い半導体層32を堆積する(例えば、N型にドーピングされたシランなどのシリコン含有インクを印刷またはインクジェット印刷する。米国特許出願第10/950,373号(出願日:2004年9月24日、代理人整理番号:IDR0301)、米国特許出願第10/949,013号(出願日:2004年9月24日、代理人整理番号:IDR0302)、米国特許出願第10/956,714号(出願日:2004年10月1日、代理人整理番号:IDR0303)、米国特許出願第11/246,014号(出願日:2005年10月6日、代理人整理番号:IDR0422)、米国特許出願第11/249,167号(出願日:2005年10月11日、代理人整理番号:IDR0423)以上の出願を参照のこと。各出願の関連箇所は参照により本願に組み込まれている。)。半導体層32は、SOG層12および箔の一部でコンデンサ30およびダイオード40に対応する部分に堆積される(また、後で形成されるアンテナ20と少なくとも部分的に接する)。使用されるシリコン含有インクはさらに以下を含むとしてもよいし、以下に挙げる成分からだけ構成するとしてもよい。例えば、半導体化合物(例えば、従来の処理によって共有結合された基を除去することによりシリコン含有膜を形成するための直鎖型、分岐型、環式または多環式シリコン前駆体化合物)および/または半導体ナノ粒子(例えば、Si、Ge、SiGeなどの第IV族元素のナノ粒子)などである。また、このインクは半導体化合物(従来の処理によってリガンドおよび/または共有結合された基を除去することにより半導体膜[GaAs、CdSe、CdTe、ZnO、ZnSなど]を形成するための有機半導体化合物または半導体前駆体化合物)、および/または半導体ナノ粒子(例えば、GaAsなどの半導体材料、ZnO、ZnS、CdSe、CdTeなどのカルコゲニド半導体)を含むとしてもよい。このインクは普通、上で挙げたナノ粒子および/または化合物が溶解可能またはけん濁可能な溶媒(例えば、ハロゲンで置換可能な分岐のあるアルカンまたは分岐のないアルカン[C6〜C20]、分岐のあるアルケンおよび分岐のないアルケン[C6〜C20]、ハロゲンで置換する分岐のあるアルケンおよび分岐のないアルケン[C2〜C6]、シクロヘキサン、シクロオクタンまたはデカリンといったシクロアルカン[C5〜C20]、トルエンやキシレン、テトラリン、少なくとも炭素原子を計4つ持つジアルキルエーテル[C1〜C10]などの芳香族溶剤[C6〜C10]および/またはテトラヒドロフランやジオキサンなどの環状アルキルエーテル[C4〜C10]、米国特許出願第10/616,147号、出願日:2003年7月8日[代理人整理番号KOV−004]を参照のこと。当該出願の関連箇所は参照により本願に組み込まれる)を含む。このインクは、表面張力低下剤、界面活性剤、結合剤および/または増粘剤をさらに含むとしてもよいが、より良い効果を得るため含まないとしてもよい。
【0034】
現在のショットキダイオード製造方法は、ショットキダイオードの機能層を形成する際にまずドーピング濃度が高い半導体層を形成または堆積する。ダイオード40とコンデンサ30は、例えば両者間にストラップが形成されるように層32を形成、印刷またはパターニングすることによって、または金属製の接続部分を設けることによって接続されるとしてもよい。ドーピング濃度が高い半導体層32に含まれるアモルファスIVA族元素含有材料(例えばSiおよび/またはGe)に応じて、次の層を堆積する前に、この半導体層32を結晶化するのが好ましい。その後、ドーピング濃度の低い半導体層44/46を、同様に基板上のダイオード40およびトランジスタ50に対応する領域に、堆積または印刷する。このドーピング濃度が低い(例えばN−型とする)半導体(シリコン、シランまたはシクロシラン)含有インクの組成は、上で言及した米国特許出願第10/950,373号、米国特許出願第10/949,013号、米国特許出願第10/956,714号、米国特許出願第11/249,167号で開示されている。同様に印刷によって、N+型領域またはN−型領域を形成する直前または直後に、P+型層およびP−型層を形成するとしてもよい。これらの半導体領域はその後、加熱炉を用いたアニーリングまたはレーザ結晶化によって結晶化さる(この時、領域中のドーパントの一部もしくはほぼすべてを活性化するのが好ましい。)。続いて、活性化されたアイランドを形成するべくパターニングされる。その上に、薄膜酸化被覆層14を(普通は、酸素などの酸化雰囲気中で加熱またはレーザ照射を行うことによって)成長させる。この酸化工程によって、ゲート誘電体およびコンデンサ誘電体が形成される。ゲート誘電体およびコンデンサ誘電体は、従来と同じく誘電体材料の堆積およびパターニングにより形成するとしてもよい。
【0035】
次に、トランジスタ50のゲート52およびコンデンサ30の上側プレート34を形成すべく、トランジスタ領域50のほぼ中央に、ドーピングされたまたはドーピングされていない液相シリコン含有(例えばシラン)複合材料を堆積する(例えば、米国特許出願第10/616,147号、出願日:2003年7月8日[代理人整理番号KOV−004]、米国特許出願第10/789,317号、出願日:2004年2月27日[代理人整理番号IDR−0020]、米国特許出願第10/950,373号、米国特許出願第10/949,013号および/または米国特許出願第10/956,714号を参照のこと)。このように、一実施形態によると、シリコン複合材料の堆積にはシラン含有インクの印刷(例えばインクジェット印刷)が含まれる。ドーピングされたシラン複合材料を使用する場合、層を複数形成するとしてもよい。ドーピングされていないシラン複合材料の場合は、形成する層は1つで、金属層(例えばコバルト[Co]やニッケル[Ni]などの層)をめっきによって(または選択的に成長または堆積することによって)、(普通は誘電体層16を、例えば高分解能パターニング、従来用いられているフォトリソグラフィーまたはレーザリソグラフィー/パターニングなどにより形成した後に[以下のパラグラフ「0035」を参照のこと])形成するとしてもよい。続いて(結晶化を行うためおよび/またはゲート材料からケイ素化合物を形成するために十分な温度で)熱処理が行われ、ゲート52およびコンデンサプレート34が形成される。ゲート52およびコンデンサプレート34はたいていの場合、これ以上の処理を行う必要はない。
【0036】
しかし一実施形態によると、ゲート金属層はフォトリソグラフィーまたはレーザによってパターニングするとしてもよい([i]堆積した金属層を熱処理用レジストなどの従来用いられているIR染料を含むレジストで被覆、[ii]当該レジストを選択的にレーザで照射することによって行うのが好ましい。例えば、米国特許出願第11/084,448号[出願日:2005年3月18日、代理人整理番号:IDR0211]および米国特許出願第11/203,563号[出願日:2005年8月11日、代理人整理番号:IDR0213]を参照のこと。当該出願の関連箇所は参照により本願に組み込まれる。)。この時、余分なゲート金属材料はエッチングにより除去する(ウェットエッチングが好ましい)。これ以外にも、エンボス加工、インプリントまたはその他の高分解能パターニング技術などほかのリソグラフィー方法によってゲート金属層を生成するとしてもよい。
【0037】
従来どおり除去工程(例えば、フォトレジストの必要および/または所望の部分を除去する)および/または洗浄工程を行った後、別のSOG層16を印刷または被覆によって形成するとしてもよい。印刷の場合、コンデンサ30、ダイオード40および/またはトランジスタ50のうちいくつかが露出したままとなっていてもよい(少なくともトランジスタ50は露出しているのが好ましい)。被覆の場合、SOG層16のうちコンデンサプレート34、ダイオード層46およびトランジスタ50に当たる部分は、フォトリソグラフィー(従来どおりのSOG硬化工程に続いて、フォトレジストで被膜、マスクを介して当該フォトレジストを照射、エッチング[ウェットエッチングが好ましい]、フォトレジスト除去、表面の洗浄という一連の工程)またはレジストを用いたレーザ処理によって除去するとしてもよい。この除去工程については、米国特許出願第11/203,563号(出願日:2005年8月11日、代理人整理番号IDR0213、当該出願の関連箇所は参照により本願に組み込まれる)を参照されたい。このエッチング工程を、適切な条件下で公知のエッチング複合材料を使って行い、露出した酸化薄膜14および任意で、低ドーピング濃度のポリシリコン層44/46のうち一部分(例えば最高約30nm)を除去するとしてもよい。上述した照射工程およびエッチング工程により、ゲート層52全体を露出させ、SOG層16のうちゲート層52の両側にあるドーピング濃度が低い半導体層44/46を被覆している部分を、ドーピング濃度が高いソース端末およびドレイン端末層および導電性コンタクトを形成するために十分な大きさだけ、除去するのが好ましい。酸化薄膜14が一部でも露出されたまま残っていれば、その後の処理を行う前にエッチングして(洗浄を行い)、露出部分を除去する。
【0038】
次に、高いドーピング濃度を持つ半導体層を、トランジスタ50の露出表面(例えば、ドーピング濃度が低いポリシリコン層44/46およびゲート層52)に印刷または堆積し、熱硬化、レーザ照射、非結晶化部分を選択的ウェットエッチングによる除去という一連の工程を行い、ソースコンタクト層およびドレインコンタクト層(54a、54b)を形成する。ソースコンタクト層およびドレインコンタクト層(54a、54b)はゲート層52に対して自己整合がとれているとしてもよい(米国特許出願第11/084,448号、出願日:2005年3月18日[代理人整理番号IDR0211]および米国特許出願第11/203,563号、出願日:2005年8月11日[代理人整理番号IDR0213]を参照のこと。当該出願の関連箇所は参照により本願に組み込まれる。)。別の方法としては、ドーパント原子を、注入、プラズマ蒸着、レーザ分解、蒸着などの方法で、露出したSi表面中または表面上に導入し、その後アニーリングを用いてドーピングされたシリコンをソースコンタクトおよびドレインコンタクトへと変化させる。上述したように、N+型領域とP+型領域の堆積は別々に行うとしてもよい(しかし、硬化、レーザ照射、ウェットエッチングという一連の工程では同時に処理される)。
【0039】
コンタクト(および第1メタライゼーション層)は、集積回路/半導体製造分野で従来使用されてきたメタライゼーション処理によって形成するとしてもよい(例えば、比較的厚みの小さい、Ti、TiNまたはTiNとTiの二重層などから成る障壁および/または接着層62をスパッタリングで形成、次に比較的厚みの大きい、Alまたは(Cuを0.5〜4重量パーセント含む)AlCu合金などから成る導電体層64をスパッタリングで形成し、次に従来と同様にフォトリソグラフィーを用いてコンタクトや金属配線などの輪郭を決め、エッチングを行う[従来と同様に、ケイ化金属に対してAl、TiN、Tiといった金属を選択的にエッチングする、NH4OH/H2O2エッチング複合材料を用いたウェットエッチングが好ましい]。)。別の方法としては、ゲート層52と同様に、コンデンサプレート34、ダイオード層46、トランジスタ50の露出面に、シリコンまたは障壁金属の層62を印刷、堆積または形成し、その上に導電金属64を選択的にめっき、堆積または印刷する(層62の構成成分が基本的にシリコンである場合、任意でケイ化金属を生成するため熱処理またはアニーリングをさらに行う)。コンデンサおよびダイオード用のコンタクトおよびメタライゼーション層の形成と同時に、ゲート層52用のコンタクトおよび/またはメタライゼーション層を、ソース領域およびドレイン領域以外の部分に形成するとしてもよい。その後、従来と同様に、フォトレジストを除去、洗浄を行うとしてもよい。別の方法としては、コンタクトおよび/またはメタライゼーション層は、レジストを用いたレーザ処理を用いてパターニングするとしてもよいし(米国特許出願第11/203,563号、出願日:2005年8月11日、代理人整理番号IDR0213、当該出願の関連箇所は参照により本願に組み込まれる)、ほかのレーザ処理で実現してもよい(米国特許出願第10/722,255号、出願日:2003年11月24日、代理人整理番号KOV−015、当該出願の関連箇所は参照により本願に組み込まれる)。
【0040】
続いて、製造した装置(図1には不図示、図2に図示および以下で説明)に、SOG層を印刷(例えば、インクジェット印刷)、または全面に堆積(例えば、従来用いられているスピンコーティング、ブレードコーティング、スクリーン印刷、浸漬被覆、メニスカスコーティング、スロットコーティング、グラビア印刷、スプレーコーティングなどの方法を用いる)して、仕上げる。メタライゼーション処理によってもう1つ層を設けたい場合、メタライゼーション層62/64の所定の位置に対応してコンタクトホールを従来と同じくSOG層中に形成し(または、印刷工程後もコンタクトホールが残るようにする)、第2のメタライゼーション層はメタライゼーション層62/64と同様の方法で形成するとしてもよい。次に、最上層または保護層(例えばSOG層を含む)を、装置全体にわたって形成・硬化し、(任意で)さらに封止剤、支持剤または接着剤を積層するとしてもよい。
【0041】
次に、装置の裏側(つまり、アンテナおよび/またはインダクタ20が形成されている金属箔または金属シート)またはインターポーザーにマスクを施し(例えば、従来用いられているフォトレジスト、レーザでパターニングしたレジストまたは印刷されたレジスト/マスク材料[SOGなど]で被覆する)、エッチングを行い(例えば、従来どおり金属ウェットエッチングを用いる)、洗浄してアンテナ/インダクタ/インターポーザー20を形成する。最後に、封止剤(例えば、従来と同じく、熱可塑性樹脂または熱硬化性樹脂を含む耐水性または撥水性封止剤、この封止剤は図1では不図示だが、図2に図示され以下で説明する)を、エッチングを行った装置の裏面に設け、RFID装置10を完成するとしてもよい。
【0042】
図2は、別の実施形態に係る、ほぼ完成間近の装置100を示す断面図である。装置100は、図1に示す装置10を変形したもので(例えば、誘電体が2つある実施形態)、いくつか相違点がある。装置100は障壁誘電体102を備えているので、高いパッケージ密度を実現できる密閉されていないコンタクトを持ち、且つ寄生電力の低いコンデンサを実現できる。
【0043】
図2に示すとおり、高誘電体誘電体材料(例えばHfOX)からなる薄膜102を誘電体112上に印刷、堆積または形成するとしてもよい(例えば、ゾル・ゲル処理を用いる)。その上に、先述したポリシリコン層44および46の形成と同様の方法で、トランジスタ150aおよび150b用のチャネル層144および、後でドーピングを行うダイオード140aおよび140b用のベース層142を形成するために(ベース層142の形成は任意)、ドーピング濃度の低いポリシリコン層を(例えば、印刷またはインクジェット印刷で)形成または堆積するとしてもよい。別の方法としては、全面に堆積されたシリコン層または金属層(印刷されたシリコン層または金属層でもよい)をさらにレーザによりパターニングしてもよい(レジストを用いる場合はレーザ露光を行う)。別の方法としては、これらの層(例えば金属層および/またはシリコン層)を直接「レーザ書き込み」でパターニングしてもよい(例えば、米国特許出願第11/203,563号[出願日:2005年8月11日、代理人整理番号:IDR0213]を参照のこと。当該出願の関連箇所は参照により本願に組み込まれる。)。ここで挙げた処理方法は、図1に例示した方法や装置の対応する層に応用するとしてもよい。この後、図1に示す誘電体層14およびゲート52と同様の方法で、ゲート誘電体層(例えば114)を成長させ、その上にゲート材料を印刷または堆積し、ゲート152aおよび152bを形成するとしてもよい。続いて酸化物の露出部分に対してエッチングを行うが、このエッチングによりトランジスタ150aおよび150bのソース領域およびドレイン領域の酸化物を除去するとともに、ダイオード形成用ポリシリコン層142上に形成された酸化物も除去する。
【0044】
次に、上述したソース端末およびドレイン端末54またはポリシリコン層32と同様の方法で、ドーピング濃度が高い下側ダイオード層146、およびトランジスタ150a・150b用のソース端末およびドレイン端末154a・154bを形成する。つまり、下側ダイオード層146とソース端末およびドレイン端末154a・154bは、上述したように、イオン注入またはドーピング濃度が高いシラン含有インクを印刷することによって形成するとしてもよい。一実施形態に係る下側ダイオード層146は、N+型にドーピングされたシリコン層を含む。(本明細書に限らず他の文献でも説明されているように)結晶化およびドーパントの活性化を行った後、第2のSOG層を印刷またはほかの方法で形成、その後従来どおり開口部を設けて、層間絶縁膜(ILD)116a〜116g・118を形成するとしてもよい。この上に、上述したポリシリコン層32に類似した、比較的厚みが大きくドーピング濃度の低いポリシリコン層を(特にダイオード領域140a〜140b内のコンタクト用開口部に)印刷または堆積させ、上側ダイオード層148を形成する。下側ダイオード層146がドーピング濃度の高い層を含む場合、ポリシリコン層148はドーピング濃度が低い層としてもよい。本実施形態においては、下側ダイオード層146と上側ダイオード層148のドーパント濃度が異なる構成としている(例えば、下側ダイオード層146がN+型にドープされ、上側ダイオード層148がN−型にドープされるとしてもよい)。別の実施形態においては、下側ダイオード層146と上側ダイオード層148のドーパントの種類が異なる(または相互補完的な)構成としている(例えば、下側ダイオード層146がN+型にドープされ、上側ダイオード層148がP−型にドープされ、さらに表面にP+型にドーピングされた層を任意で設けるとしてもよい)。この後、上述したメタライゼーション層62/64と略同じ方法で、コンデンサ120a・120bの上方プレート、トランジスタ150a・150bおよびダイオード140a・140bのソース・ドレイン・ゲート端末とのコンタクトを形成すべく、メタライゼーション層164を形成するとしてもよい。
【0045】
続いて、従来の堆積方法(例えば、スピンコーティング、スプレーコーティング、インクジェット印刷など)によって装置全体に、最上膜または保護層170(例えばSOG層を含む)を形成し、硬化するとしてもよい。アンテナ、インダクタまたは共振器(電気的に接続されたインダクタおよびコンデンサ)20を形成した後、封止剤、支持剤または接着剤180をその上に積層するとしてもよい。任意で、略同一のインダクタ20a・20bを形成してもよい。この工程を除いては、図1に例示する装置10の製造方法で装置100を製造する。本製造方法の変形例は、上述した工程に従って処理を行うが、垂直ダイオード部分は形成しない。この変形例に従って形成されるRFID回路は、直流電力生成および信号復調用のダイオードとしてダイオードを接続したトランジスタ(例えばソースとゲート間を短絡させることによって実現される)を用いる。
【0046】
図3は、アンテナ/インダクタ186に接続された装置184の断面図182を示すと共に、ダイオードおよびコンデンサが接続されたトランジスタを製造する方法の処理フローを示す。図4はダイオードが接続された装置188を例示する。装置188では、ゲート190とソース端末またはドレイン端末192間は短絡させられており、端末192は隣接する装置196のソース端末またはドレイン端末(または下側ダイオード層/端末)194に接続されている。ソース端末とドレイン端末が互いに接続されている、コンデンサが接続されたトランジスタも同様の方法で形成することができる。図3に示すフローによると、トランジスタは従来と同様の配線を持ち、コンデンサは、ソースとドレインを短絡させ一方の端末として用いて、ゲートを他方の端末とするよう構成されている。図3の処理フローは、図1および図2に示す装置を製造する処理フローに比べると、非常に短くなっており、工程の数も少ない。具体的には、図3の処理フローではシラン含有インクの印刷を行う工程は1つしかないとしてもよい(相補型MOSトランジスタの場合は、Nチャネル型装置用とPチャネル型装置用とシラン含有インク印刷工程が2つあるフローを利用してもよい)。このような装置(ダイオードおよびコンデンサに接続されたトランジスタなど)の性能特性は、13.56MHzのRFIDタグでの使用にふさわしいものとなっている。図3に示す断面図は(i)ゲートと(ii)ソースコンタクトまたはドレインコンタクトの間を短絡させるための配線(およびソースコンタクトおよびドレインコンタクト間を短絡させるための配線)は当然ながら図示していない。そのような配線はトランジスタのレイアウト上、紙面を含む平面の手前または奥に設けられている。図3に示すフローによると、インクジェット方式によりシラン含有層が1層形成される(工程4)。このシラン含有層の結晶化工程および酸化工程は加熱炉を用いる処理工程を一度行うのみで実施することができる(工程5)。イオン注入工程が別々に設けられているが(工程10および工程13)、それぞれNMOSトランジスタ/装置およびPMOSトランジスタ/装置の形成が行われる。
RFID装置の例
【0047】
本発明の別の実施形態は、図1から図4に例示する装置のように、さまざまな構成領域を有するレイアウトに関する。図5に装置200のレイアウトの一例を示す。当該レイアウトは論理領域210、アンテナ領域220と225および電荷ポンプ領域230を備える。装置200の寸法は、長さ1mm〜25mm(5mm〜20mmが好ましい)、幅1mm〜5mm(1mm〜3mmが好ましい)および総面積1mm2〜100mm2(10mm2〜50mm2が好ましい)としてもよい。装置寸法の一例を挙げると、2mm×12.5mmである。論理領域210は入出力制御部分、メモリまたは情報記憶部分、クロック回復部分および/または情報/信号変調部分を含むとしてもよいが、詳細については図4Aおよび図4Bを参照して後述する。
【0048】
アンテナ領域220は、L字型バス222によって電荷ポンプ領域230と接続されている。電荷ポンプ領域230は、一部がアンテナ領域225とも重複している。従来技術によると、電荷ポンプ領域230はコンデンサ、ダイオードおよび/またはインターコネクトによりアンテナ領域220および225と接続される。例えば、電荷ポンプ領域230は複数の段を有し(一例を挙げると8段)、電荷ポンプ領域230に含まれるコンデンサは各アンテナについて100平方ミクロン〜400平方ミクロンの重複部分(電荷ポンプ領域230のうちバス222もしくはアンテナ領域225と重複している部分を指す)を持つとしてもよい。
【0049】
図6AはHFタグの構成を示すブロック図で、図6BはUHFタグの構成を示すブロック図である。HFタグはアンテナ305、クロック回復ブロック310、復調器ブロック320、RF−DC変換器ブロック330、変調器ブロック340、論理・入出力制御ブロック350およびメモリ360を備える。一方、UHFタグはダイポールアンテナ355、復調器/クロック回復ブロック370、UHF−DC変換器ブロック380、変調器ブロック340’、論理・入出力制御ブロック350およびメモリ360を備える。クロック回復ブロック310、アンテナ305・355、アンテナと復調器ブロック320・370間を接続するバス、アンテナと電力変換器ブロック330・380間を接続するバスは搬送周波数またはその近傍の周波数で動作するので、高速デバイスでなければならない。
【0050】
上述の回路ブロックは、以下に挙げる薄膜構造を持つデバイスで構成してもよい:
1.アンテナ:HFの場合、製造コストが最も低くなるのは、平面らせん構造を持つインダクタコイルとそれに接続された共振タンクコンデンサを有するアンテナ(例えば、図5に示す電荷ポンプ領域230に配設される)である。高品質(高圧/高電力取り出し効率)のLCコイルを実現するためには、抵抗を低くしなければならないので、金属箔または印刷厚膜を使用する必要がある。UHFの場合、通常使用されるアンテナは、コイルのように大きい直流伝導や長い伝導距離を用いずとも交流波送信(受信も)を可能とする、全波または半波ダイポールまたはダイポールに似た構成を持つ。また、アンテナでの励起の深さはUHFの場合のほうが浅い。このため、UHFタグのアンテナは、薄い金属箔やAgペーストなどの材料から形成される導電印刷膜であってもよい。実施形態によって、HFアンテナまたはUHFアンテナは、集積回路の基礎となる金属基板中に直接形成してもよいし、基板に中程度の寸法(例えば、アンテナ全体の大きさと半導体デバイスを備える集積回路部分の大きさで定義される範囲に収まる寸法)を持つインターポーザーまたはストラップ(例えば、後で形成されるシリコン装置で使用される基板となる薄いプラスチックシートまたはガラスシート)を形成し、形成したインターポーザーまたはストラップを外部のアンテナに接続するとしてもよい。
2.RF−DC変換:この機能は、利用可能な周波数の整流器(通常は倍電圧整流器)またはシラン含有インクを用いて形成する、UHFまたはHF周波数の薄膜ダイオード構造によって実現するとしてもよい。HFタグの場合、ダイオードに接続された薄膜トランジスタ(TFT:つまりトランジスタのゲートが同じトランジスタのソースまたはドレインに接続されているもの)を使用することもできる。上述した薄膜ダイオードおよびダイオードに接続されたTFTは、DC変換用および/またはDC電圧出力用の電圧固定および/または電圧固定回路に用いることもできる。シラン含有インクによって形成される層を含む薄膜デバイスであって、ダイオードの輸送方向に10cm2/vsより大きい移動度を持ち、1017〜1020cm−3の範囲内でドーピングが行われ、コンタクト抵抗が約10−5オームcm2であるものは、GHzシステムで整流を行うことができ、RFID回路に電力を供給するために必要な効率を達成することができる。本明細書で開示する方法で形成された、シラン含有インクによって構成される垂直薄膜ダイオード構造および自己整合TFT構造については、GHzレベルでの直流への整流と2ナノ秒未満のゲート遅延を達成できることが実験で証明されている。
3.復調器:RF搬送波信号上の副搬送波として符号化された、もしくは副搬送波変調を行って得られたクロック信号およびデータ信号の復調は、本明細書で開示する薄膜ダイオードもしくはダイオードに接続されたTFTを含む単純な構成の電圧検知器を用いて行うことができる。信号抽出を最適に行うためには、フィルタリングおよび周波数の合ったコンデンサを使用することが必要であるとしてもよい。
4.制御機能および読み出し(I/O)機能を実現する論理回路は、本明細書で開示する材料に基づき、CMOS型・NMOS型TFTを用いて実現するとしてもよい。CMOSは電力効率の点で大きな利点を持つが、NMOSと比べると処理ステップが多くなってしまう。
5.メモリ:製造過程に形成されるデジタル抵抗回路網によって、単純な読み出し専門メモリ(ROM)が得られる。プログラムの書き込みが一度しかできない(OTP)ROMは従来と同じようにヒューズまたはアンチヒューズ構造を有するとしてもよい。また薄膜構成を持つ不揮発性EEPROMは、フローティングゲートを備えるTFTから成るとしてもよい。プログラミングおよび消去回路(およびプログラミング電圧および消去電圧に耐えるよう設計されたデバイス)は従来と同じ構成を有し、本明細書で開示する方法に従って製造するとしてもよい。
6.変調器:HFの場合、変調には通常、共振コンデンサと並行して分路トランジスタを用いる負荷変調を利用する(分路トランジスタと共振コンデンサは、例えば変調器ブロック内、またはアンテナと同じ層に形成されている。例えば、米国特許出願第10/885,283、出願日:2004年7月6日、代理人整理番号:IDR0121、米国特許出願第11/243,460、出願日:2005年10月3日、代理人整理番号:IDR0272を参照のこと)。シラン含有インクを用いて製造するTFTで構成する変調器がエンハンスメントモードにある場合、トランジスタをオンにすると、タグのアンテナを構成しているLCコイルは短絡する可能性があり、この結果回路のQ値や読み取り器のコイルへの接続が大幅に減少してしまう。TFTを「オフ」とすると、LCコイルのQ値が回復する。このようにして、変調信号をタグから読み取り器へと渡すことができる。一方UHFの場合は、同様にアンテナの散乱断面積に変化を生じさせ、読み取り器への後方散乱信号を変調する。この処理は、アンテナのインピーダンスを変化させてその結果後方散乱信号を変える、負荷変調を行うTFTを用いて達成できる。上述の技術を用いた場合電力損失が生じ得るので、バラクタによる変調を利用するとしてもよい。このバラクタによる変調では、本明細書で開示された、論理回路を構成するTFT、整流器および/または復調器となるダイオード用の、TFT・ダイオード形成方法によって形成するMOSコンデンサデバイスまたはバラクタダイオードを用いて、UHFタグのアンテナのインピーダンスの虚部をシフトする。
【0051】
本発明において、論理回路およびメモリ用に構成されたTFTのレイアウトは、8μmおよび2μmのデザインルールに従って設計されている。8μmのデザインルール(レジストレーション/アライメント変更のため±2μmのマージンをとってある)によると、トランジスタの平均面積は9,776μm2なので、1mm2当たり約100個のトランジスタを配設することができる。2μmのデザインルールの場合は、トランジスタの平均面積は3,264μm2なので、1mm2当たり約300個のトランジスタを配設することができる。
【0052】
RFIDタグは通常、RFフィールド(および電力)が起動に必要なレベルに達しなければ作動しない。タグが起動し必要な電圧を維持できるようになれば、タグと読み取り器間で通信を行えるようになる。
実施例および性能
【0053】
本明細書に開示したダイオード製造方法を用いて、1GHzを超える周波数で整流を行うことができる、ケイ化チタンコンタクト層を持つショットキダイオードを製造した。RFフロントエンド回路の見本を複数製作し、900MHzでどのように動作するか確認した。移動度が50cm2/vsを超え最高100cm2/vsであるNMOSトランジスタおよび移動度が40cm2/vsを超えるPMOSトランジスタを上述の製造方法に従って製造した。また、上述した方法で製造したトランジスタを相互に接続し、CMOSインバータおよびオシレータを形成した。このオシレータは10MHz〜25MHzでの動作が可能であった。直列に接続されたインバータ間(例えば、リングオシレータのステージ間)のステージ遅延は10ナノ秒〜1.1ナノ秒であった。このことから、この製造方法で得られる論理回路の最大スイッチング速度が950MHzを超えることが分かる。上述のデータやほかの情報(例えば、回路の各ブロックに関するデータおよび/またはシミュレーションデータ)を見れば、本発明により、RFID技術のUHF・HFでの利用が可能になることが分かる。
【0054】
ショットキダイオードの性能(900MHzの場合) 本発明に従って(例えばシリコン含有インクを用いて)、ケイ化チタンコンタクト層を持つショットキダイオード(「コビオ社のSiダイオード」)を製造したが、900MHzの場合の電力変換効率は5%を超えた。図7に示すライン410(本発明)とライン420(HSMS−8250ショットキダイオード、アジレント・テクノロジー社)を比較されたい。製造工程を最適化、例えば漏れやショートを減少させることで、このダイオードの性能をさらに向上させることが可能であると考えられる。
【0055】
RFフロントエンド 図8のライン510で示されるように、本発明に従って製造されたダイオード(「コビオ社のSiダイオード」)について、900MHzの場合、GHzレベルの整流動作を行うとシングルダイオードの電力交換効率が10%〜20%となることが確認された。このように、本発明に従って製造されたダイオードは、900MHzで動作して直流電力を生成できる、自由空間デバイスを備えている。製造工程における集積化と回路デザインをさらに最適化すれば、周波数応答および整流効率がさらに向上すると考えられる。
【0056】
UHF/DC整流器ブロック(例えば、図6Bのブロック380を参照のこと)に上述した2種類のダイオードを用いた場合、100ミリワットの読み取り器に電気接続されたLEDを点灯させるための半波ダイポールアンテナを備えるRFIDタグに備えられた(このLEDと読み取り器が図6Bに示すRFIDタグに備えられた論理・入出力制御ブロック350に当たる)、900MHzの搬送周波数信号を供給するUHFソースに基づいて十分な電力が生成された。
【0057】
本発明に従って製造されたショットキダイオードを備えるRFIDタグのフロントエンド機能ブロックの試作品(例えば、ブロック310〜330およびブロック370〜380を参照のこと)は、下記の表1に示す特性を持つことが分かった。
【0058】
【表1】
【0059】
表1に示したとおり、「Si含有インク+TiSiショットキ」処理を用いて製造したデバイスの特性は4つともすべて、品物ごとに利用可能な、UHF帯のIDタグとして市販可能なレベルに達している。
【0060】
論理回路について 本明細書で開示したようにシリコン含有インクを用いて製造した(ただし、シリコン含有インクを使用して製造したのはNMOSTFTとPMOSTFTのみ)、図4Aと図4Bに示した論理・入出力制御ブロック350用のデバイス(例えばMOSトランジスタ)および回路の試作品については、1MHzをはるかに上回る性能を持つことが分かった。このような周波数で動作できれば、市販可能なUHF帯またはHF帯でのRFIDタグとしては十分である。このようなシリコン含有インクを利用して製造したCMOSICデバイスは、シリコン含有インクを用いる自己整合方式のTFT処理フローに従って製造された場合(例えば、米国特許出願第11/084,448号、出願日:2005年3月18日[代理人整理番号IDR0211]を参照のこと。当該出願の関連箇所は参照により本願に組み込まれる。)、移動度が100cm2/Vsと高い。このことから、本明細書で開示している製造方法により、RFIDタグの商業生産が低コストで行えることが分かる。このような処理フローを用いて製造されるCMOSインバータの発振速度は、MHzレベルとなる(つまり、1マイクロ秒未満でのスイッチングが可能である)。さらに、このような処理フローを用いて製造されるNMOSデバイスのしきい電圧は、市販可能なUHF帯およびHF帯のRFIDタグに適切なレベルである。
【0061】
シリコン含有インクを用いて形成したCMOSオシレータについて 図7に示す構成を持つ19段のリングオシレータ600は、実効長6μmのトランジスタを持つCMOSTFTバッファステージ610a〜610tを用いて製造された。10Vで動作させた場合のステージ遅延は0.1ミリ秒未満であった。図10は、このオシレータを10Vから20Vの範囲で動作させたときの結果を示す(一番下の曲線710は10Vで動作させた場合を示し、真ん中の曲線720は15Vの場合、一番上の曲線730は20Vの場合を示す)。プローブ負荷の影響も示す。このため、本願で開示する、シリコン含有インクを用いて製造されたCMOSトランジスタは、UHF帯用のRFID論理回路(1MHz〜5MHz)およびHF帯用のRFID論理回路(13.56MHz)に利用可能である。非常に高速の短チャネルデバイスを実現することができる(最高2μmのトランジスタを10Vで動作させる場合、1ステージ当たり10ナノ秒未満となる。)。
【0062】
図11Aおよび図11Bでは、19段のオシレータを10Vで動作させた場合のシミュレーション結果を示す。図11Aではオンチップ型、図11Bではオシロスコープにバッファが載置されている場合を示す。シミュレーションでは、図8を参照して説明したデバイスから抽出したモデルデータを用いた。図11Aおよび図11Bでは、データ抽出・データ測定の性能および証明した結果が正しいものであることを示すために、上述した論理(CMOS)デバイスについて測定したデータとシミュレーションで得たデータを比較している。このオシレータのシミュレーションは、実効長が6μm(Leff=6μm)であるトランジスタを有する、CMOS型TFTから構成されたバッファ段を用いて行われた。振動数は350kHzで、ステージ遅延は70ナノ秒であった。図11Bを見れば分かるように、曲線860は図8に示す曲線と形状が非常によく似ている。図12Aと図12Bおよび下記の表2に示す結果によれば、図8が示すデバイスがさらに水素化処理を受けた場合、スイッチング速度(fswitch>10MHz)、ステージ遅延(td<0.1マイクロ秒)、NMOSトランジスタのしきい電圧(Vt<0.5V)など市販可能な特性を持つことが分かる。図12Aおよび図12Bに示す2つの曲線は、CMOSTFTオシレータで、各々チャネル長が最高6μmまたは2μmのものに対応している。
【0063】
【表2】
結論/要約
【0064】
本発明の具体的な実施形態について上記で説明したが、これらはすべて説明を目的とするものであり、すべての実施形態を網羅したものではなくまた本発明を開示した具体例に限定するものでもない。上述の教示を基に、さまざまな変形例の実施が可能である。上記の実施形態は本発明の内容および実践方法を最も良く説明するものとして選ばれたにすぎない。このため、当業者であれば本発明を利用して、ある目的を達成すべくさまざまな変形例を含む別の実施形態を実施することができる。本発明の開示範囲は、本明細書に添付された請求の範囲およびそれに類するものによって定義されるものとする。
【特許請求の範囲】
【請求項1】
RFID装置用集積回路を製造する方法であって、
a)シリコンを含む第1インクを用いて、誘電体層の第1表面上に少なくとも1つの第1半導体層素子を形成し、前記誘電体層は電気的にアクティブな基板上に形成されており、前記第1半導体層素子はコンデンサプレート、トランジスタのチャネル領域および第1ダイオード層のうち少なくとも1つを備え、
b)シリコンを含む第2インクを用いて、前記第1半導体層素子のうち少なくとも1つの上および前記誘電体層の前記第1表面に、前記第1半導体層素子とは異なる第2半導体層素子を少なくとも1つ形成し、前記第2半導体層素子は、第2ダイオード層、トランジスタのソース端末およびドレイン端末(前記第1インクによって前記トランジスタのチャネル領域を形成する場合)および前記トランジスタのチャネル領域(前記第1インクによって前記トランジスタのチャネル領域を形成しない場合)のうち少なくとも1つを備え、
c)少なくとも1つの金属素子を、前記第1半導体層素子および前記第2半導体層素子のうち少なくとも1つの上に形成し、前記金属素子は金属コンタクト、ショットキダイオードコンタクト、第2コンデンサプレートおよび金属ゲート(前記第2半導体層素子が前記トランジスタのソース端末およびドレイン端末を備えない場合)のうち少なくとも1つを備える
方法。
【請求項2】
前記基板は金属箔を含む
請求項1に記載の方法。
【請求項3】
前記金属素子形成工程の後に
前記金属箔を用いて回路素子を形成すること
をさらに含む請求項2に記載の方法。
【請求項4】
前記第2インクとは異なる、シリコンを含む第3インクを用いて、前記第2半導体層素子のうち少なくとも1つの上に、第3半導体層素子を少なくとも1つ形成することをさらに含み、前記第3半導体層素子は、第3ダイオード層およびトランジスタのソース端末およびドレイン端末(前記第2インクによって前記トランジスタのチャネル領域を形成する場合)のうち少なくとも1つを備える
請求項1に記載の方法。
【請求項5】
前記少なくとも1つの第1半導体層素子は、第1ダイオード層および前記トランジスタのチャネル領域を各々複数備える
請求項1に記載の方法。
【請求項6】
RFID装置であって、
a)金属アンテナおよび/またはインダクタ、
b)集積回路を支持し、前記金属アンテナおよび/またはインダクタから前記集積回路を絶縁する、前記金属アンテナおよび/またはインダクタ上に形成された誘電体層、
c)前記誘電体層上に形成された、同じ半導体層を少なくとも1つ有する複数のダイオードおよび複数のトランジスタ、
d)前記金属アンテナおよび/またはインダクタおよび前記複数のダイオードの少なくとも一部と電気的に接続されている複数のコンデンサであって、前記複数のダイオードと同じ半導体層を少なくとも1つ有し、および/または、前記複数のダイオードおよび前記複数のトランジスタに対するコンタクトと同じ金属層を少なくとも1つ有する複数のコンデンサ
を備える装置。
【請求項7】
前記複数のダイオードと前記複数のトランジスタは、同じ半導体層を少なくとも2つ有し、当該少なくとも2つの半導体層は互いに異なる
請求項6に記載の装置。
【請求項8】
前記少なくとも2つの半導体層のうち第1の層はドーピング濃度の低い無機半導体を含み、前記少なくとも2つの半導体層のうち第2の層はドーピング濃度の高い無機半導体を含む
請求項7に記載の装置。
【請求項9】
電力変換ブロック、論理回路ブロックおよびメモリブロックを備え、前記電力変換ブロックは前記金属アンテナおよび/またはインダクタから信号を受信し、前記複数のダイオードの第1サブセットおよび前記複数のコンデンサのサブセットを少なくとも1つ含み、前記論理回路ブロックは前記電力変換ブロックから電力を受け取り、前記メモリブロックと通信を行い、前記複数のトランジスタの第1サブセットを含み、前記メモリブロックは前記複数のダイオードの第2サブセットおよび/または前記複数のトランジスタの第2サブセットを含む
請求項6に記載の装置。
【請求項10】
クロック回復および/または復調器ブロックであって、前記金属アンテナおよび/またはインダクタから前記信号を受信し、前記複数のダイオードの第3サブセットおよび/または前記複数のトランジスタの第3サブセットを含むクロック回復および/または復調器ブロック、
変調器ブロックであって、前記論理回路ブロックから情報を受信し、前記金属アンテナおよび/またはインダクタへ出力信号を供給し、前記複数のダイオードの第4サブセットおよび/または前記複数のトランジスタの第4サブセットを含む変調器ブロック、
入出力制御(サブ)ブロックであって、前記クロック回復および/または復調器ブロックから入力信号を受信し、前記情報を前記変調器ブロックに供給し、前記複数のトランジスタの第5サブセットを含む入出力制御(サブ)ブロック
をさらに含む請求項9に記載の装置。
【請求項11】
RFID装置用集積回路を製造する方法であって、
a)シリコンを含むインクを用いて、誘電体層の第1表面上に半導体層素子を少なくとも1つ形成し、前記誘電体層は電気的にアクティブな基板上に形成されており、前記半導体層素子はトランジスタのチャネル領域を含み、
b)前記少なくとも1つの半導体層素子の上にゲート層を形成し、
c)前記ゲート層、前記少なくとも1つの半導体層素子および前記誘電体層の前記第1表面の少なくとも一部の上に、少なくとも1つの誘電体層を形成し、前記誘電体層は、前記ゲート層および前記少なくとも1つの半導体層素子が有する端末に対するコンタクト用に開口部を有し、
d)少なくとも1つの半導体層素子および前記ゲート層の上に金属素子を少なくとも1つ形成し、前記金属素子の少なくとも一部によって、前記端末のうち2つおよび/または前記端末のうち1つと前記ゲート層が電気的に接続されている
を含む方法。
【請求項12】
前記ゲート層形成工程の後であって前記誘電体層形成工程の前に
前記少なくとも1つの半導体層素子内にソース端末およびドレイン端末を形成すること
をさらに含む請求項11に記載の方法。
【請求項13】
RFID装置用集積回路を製造する方法であって
a)半導体を含む第1インクを用いて、誘電体層の第1表面上に少なくとも1つの第1半導体層素子を形成し、前記誘電体層は電気的にアクティブな基板上に形成されており、前記第1半導体層素子はコンデンサプレート、トランジスタのチャネル領域および第1ダイオード層のうち少なくとも1つを備え、
b)半導体を含む第2インクを用いて、前記第1半導体層素子のうち少なくとも1つの上と前記誘電体層の前記第1表面上に、前記第1半導体層素子とは異なる第2半導体層素子を少なくとも1つ形成し、前記第2半導体層素子は、第2ダイオード層、トランジスタのソース端末およびドレイン端末(前記第1インクによって前記トランジスタのチャネル領域を形成した場合)および前記トランジスタのチャネル領域(前記第1インクによって前記トランジスタのチャネル領域を形成しない場合)のうち少なくとも1つを備え、
c)少なくとも1つの金属素子を、前記第1半導体層素子および前記第2半導体層素子のうち少なくとも1つの上に形成し、前記金属素子は金属コンタクト、ショットキダイオードコンタクト、第2コンデンサプレートおよび金属ゲート(前記第2半導体層素子が前記トランジスタのソース端末およびドレイン端末を備えない場合)のうち少なくとも1つを備える
方法。
【請求項14】
RFID装置用集積回路を製造する方法であって
a)半導体を含むインクを用いて、誘電体層の第1表面上に半導体層素子を少なくとも1つ形成し、前記誘電体層は電気的にアクティブな基板上に形成されており、前記半導体層素子はトランジスタのチャネル領域を含み、
b)前記少なくとも1つの半導体層素子の上にゲート層を形成し、
c)前記ゲート層、前記少なくとも1つの半導体層素子および前記誘電体層の前記第1表面の少なくとも一部の上に少なくとも1つの誘電体層を形成し、前記誘電体層は、前記ゲート層および前記少なくとも1つの半導体層素子が有する端末に対するコンタクト用に開口部を有し、
d)少なくとも1つの半導体層素子および前記ゲート層の上に少なくとも1つの金属素子を形成し、前記金属素子の少なくとも一部によって、前記端末のうち2つおよび/または前記端末のうち1つと前記ゲート層が電気的に接続されている
を含む方法。
【請求項1】
RFID装置用集積回路を製造する方法であって、
a)シリコンを含む第1インクを用いて、誘電体層の第1表面上に少なくとも1つの第1半導体層素子を形成し、前記誘電体層は電気的にアクティブな基板上に形成されており、前記第1半導体層素子はコンデンサプレート、トランジスタのチャネル領域および第1ダイオード層のうち少なくとも1つを備え、
b)シリコンを含む第2インクを用いて、前記第1半導体層素子のうち少なくとも1つの上および前記誘電体層の前記第1表面に、前記第1半導体層素子とは異なる第2半導体層素子を少なくとも1つ形成し、前記第2半導体層素子は、第2ダイオード層、トランジスタのソース端末およびドレイン端末(前記第1インクによって前記トランジスタのチャネル領域を形成する場合)および前記トランジスタのチャネル領域(前記第1インクによって前記トランジスタのチャネル領域を形成しない場合)のうち少なくとも1つを備え、
c)少なくとも1つの金属素子を、前記第1半導体層素子および前記第2半導体層素子のうち少なくとも1つの上に形成し、前記金属素子は金属コンタクト、ショットキダイオードコンタクト、第2コンデンサプレートおよび金属ゲート(前記第2半導体層素子が前記トランジスタのソース端末およびドレイン端末を備えない場合)のうち少なくとも1つを備える
方法。
【請求項2】
前記基板は金属箔を含む
請求項1に記載の方法。
【請求項3】
前記金属素子形成工程の後に
前記金属箔を用いて回路素子を形成すること
をさらに含む請求項2に記載の方法。
【請求項4】
前記第2インクとは異なる、シリコンを含む第3インクを用いて、前記第2半導体層素子のうち少なくとも1つの上に、第3半導体層素子を少なくとも1つ形成することをさらに含み、前記第3半導体層素子は、第3ダイオード層およびトランジスタのソース端末およびドレイン端末(前記第2インクによって前記トランジスタのチャネル領域を形成する場合)のうち少なくとも1つを備える
請求項1に記載の方法。
【請求項5】
前記少なくとも1つの第1半導体層素子は、第1ダイオード層および前記トランジスタのチャネル領域を各々複数備える
請求項1に記載の方法。
【請求項6】
RFID装置であって、
a)金属アンテナおよび/またはインダクタ、
b)集積回路を支持し、前記金属アンテナおよび/またはインダクタから前記集積回路を絶縁する、前記金属アンテナおよび/またはインダクタ上に形成された誘電体層、
c)前記誘電体層上に形成された、同じ半導体層を少なくとも1つ有する複数のダイオードおよび複数のトランジスタ、
d)前記金属アンテナおよび/またはインダクタおよび前記複数のダイオードの少なくとも一部と電気的に接続されている複数のコンデンサであって、前記複数のダイオードと同じ半導体層を少なくとも1つ有し、および/または、前記複数のダイオードおよび前記複数のトランジスタに対するコンタクトと同じ金属層を少なくとも1つ有する複数のコンデンサ
を備える装置。
【請求項7】
前記複数のダイオードと前記複数のトランジスタは、同じ半導体層を少なくとも2つ有し、当該少なくとも2つの半導体層は互いに異なる
請求項6に記載の装置。
【請求項8】
前記少なくとも2つの半導体層のうち第1の層はドーピング濃度の低い無機半導体を含み、前記少なくとも2つの半導体層のうち第2の層はドーピング濃度の高い無機半導体を含む
請求項7に記載の装置。
【請求項9】
電力変換ブロック、論理回路ブロックおよびメモリブロックを備え、前記電力変換ブロックは前記金属アンテナおよび/またはインダクタから信号を受信し、前記複数のダイオードの第1サブセットおよび前記複数のコンデンサのサブセットを少なくとも1つ含み、前記論理回路ブロックは前記電力変換ブロックから電力を受け取り、前記メモリブロックと通信を行い、前記複数のトランジスタの第1サブセットを含み、前記メモリブロックは前記複数のダイオードの第2サブセットおよび/または前記複数のトランジスタの第2サブセットを含む
請求項6に記載の装置。
【請求項10】
クロック回復および/または復調器ブロックであって、前記金属アンテナおよび/またはインダクタから前記信号を受信し、前記複数のダイオードの第3サブセットおよび/または前記複数のトランジスタの第3サブセットを含むクロック回復および/または復調器ブロック、
変調器ブロックであって、前記論理回路ブロックから情報を受信し、前記金属アンテナおよび/またはインダクタへ出力信号を供給し、前記複数のダイオードの第4サブセットおよび/または前記複数のトランジスタの第4サブセットを含む変調器ブロック、
入出力制御(サブ)ブロックであって、前記クロック回復および/または復調器ブロックから入力信号を受信し、前記情報を前記変調器ブロックに供給し、前記複数のトランジスタの第5サブセットを含む入出力制御(サブ)ブロック
をさらに含む請求項9に記載の装置。
【請求項11】
RFID装置用集積回路を製造する方法であって、
a)シリコンを含むインクを用いて、誘電体層の第1表面上に半導体層素子を少なくとも1つ形成し、前記誘電体層は電気的にアクティブな基板上に形成されており、前記半導体層素子はトランジスタのチャネル領域を含み、
b)前記少なくとも1つの半導体層素子の上にゲート層を形成し、
c)前記ゲート層、前記少なくとも1つの半導体層素子および前記誘電体層の前記第1表面の少なくとも一部の上に、少なくとも1つの誘電体層を形成し、前記誘電体層は、前記ゲート層および前記少なくとも1つの半導体層素子が有する端末に対するコンタクト用に開口部を有し、
d)少なくとも1つの半導体層素子および前記ゲート層の上に金属素子を少なくとも1つ形成し、前記金属素子の少なくとも一部によって、前記端末のうち2つおよび/または前記端末のうち1つと前記ゲート層が電気的に接続されている
を含む方法。
【請求項12】
前記ゲート層形成工程の後であって前記誘電体層形成工程の前に
前記少なくとも1つの半導体層素子内にソース端末およびドレイン端末を形成すること
をさらに含む請求項11に記載の方法。
【請求項13】
RFID装置用集積回路を製造する方法であって
a)半導体を含む第1インクを用いて、誘電体層の第1表面上に少なくとも1つの第1半導体層素子を形成し、前記誘電体層は電気的にアクティブな基板上に形成されており、前記第1半導体層素子はコンデンサプレート、トランジスタのチャネル領域および第1ダイオード層のうち少なくとも1つを備え、
b)半導体を含む第2インクを用いて、前記第1半導体層素子のうち少なくとも1つの上と前記誘電体層の前記第1表面上に、前記第1半導体層素子とは異なる第2半導体層素子を少なくとも1つ形成し、前記第2半導体層素子は、第2ダイオード層、トランジスタのソース端末およびドレイン端末(前記第1インクによって前記トランジスタのチャネル領域を形成した場合)および前記トランジスタのチャネル領域(前記第1インクによって前記トランジスタのチャネル領域を形成しない場合)のうち少なくとも1つを備え、
c)少なくとも1つの金属素子を、前記第1半導体層素子および前記第2半導体層素子のうち少なくとも1つの上に形成し、前記金属素子は金属コンタクト、ショットキダイオードコンタクト、第2コンデンサプレートおよび金属ゲート(前記第2半導体層素子が前記トランジスタのソース端末およびドレイン端末を備えない場合)のうち少なくとも1つを備える
方法。
【請求項14】
RFID装置用集積回路を製造する方法であって
a)半導体を含むインクを用いて、誘電体層の第1表面上に半導体層素子を少なくとも1つ形成し、前記誘電体層は電気的にアクティブな基板上に形成されており、前記半導体層素子はトランジスタのチャネル領域を含み、
b)前記少なくとも1つの半導体層素子の上にゲート層を形成し、
c)前記ゲート層、前記少なくとも1つの半導体層素子および前記誘電体層の前記第1表面の少なくとも一部の上に少なくとも1つの誘電体層を形成し、前記誘電体層は、前記ゲート層および前記少なくとも1つの半導体層素子が有する端末に対するコンタクト用に開口部を有し、
d)少なくとも1つの半導体層素子および前記ゲート層の上に少なくとも1つの金属素子を形成し、前記金属素子の少なくとも一部によって、前記端末のうち2つおよび/または前記端末のうち1つと前記ゲート層が電気的に接続されている
を含む方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【公開番号】特開2007−59880(P2007−59880A)
【公開日】平成19年3月8日(2007.3.8)
【国際特許分類】
【外国語出願】
【出願番号】特願2006−186310(P2006−186310)
【出願日】平成18年7月6日(2006.7.6)
【出願人】(504263587)コヴィオ インコーポレイテッド (25)
【Fターム(参考)】
【公開日】平成19年3月8日(2007.3.8)
【国際特許分類】
【出願番号】特願2006−186310(P2006−186310)
【出願日】平成18年7月6日(2006.7.6)
【出願人】(504263587)コヴィオ インコーポレイテッド (25)
【Fターム(参考)】
[ Back to top ]