可変インピーダンス装置及び無線システム
【課題】 選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供する。
【解決手段】 一対の入出力端子１０１、１０２と、一対の入出力端子間に並列に接続された複数の回路ブロックＢＬ１〜ＢＬ４と、を備え、回路ブロックは、一対の入出力端子の一方に一端が接続された容量性回路要素Ｃ１〜Ｃ４と、容量性回路要素の他端と一対の入出力端子の他方との間に互い並列に接続された回路ブロックの数以上の数のスイッチ素子ＳＷ１−１〜ＳＷ４−４を備えるスイッチ回路ＳＷ１〜ＳＷ４と、を備える。
【解決手段】 一対の入出力端子１０１、１０２と、一対の入出力端子間に並列に接続された複数の回路ブロックＢＬ１〜ＢＬ４と、を備え、回路ブロックは、一対の入出力端子の一方に一端が接続された容量性回路要素Ｃ１〜Ｃ４と、容量性回路要素の他端と一対の入出力端子の他方との間に互い並列に接続された回路ブロックの数以上の数のスイッチ素子ＳＷ１−１〜ＳＷ４−４を備えるスイッチ回路ＳＷ１〜ＳＷ４と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波回路においてインピーダンスを変化させるための可変インピーダンス装置及びそれを用いた無線システムに関する。
【背景技術】
【０００２】
携帯電話に代表される無線通信機器は、サービスの多様化に伴い、複数の周波数帯域の信号を処理するマルチバンド化や、ＷｉｒｅｌｅｓｓＬＡＮやＢｌｕｅｔｏｏｔｈ（登録商標）など複数の通信システムを搭載するマルチモード化が要求されている。
【０００３】
このような無線システムの場合、帯域の数や無線システムの数に応じて無線回路が必要となり、これらの無線回路には、必ず電力増幅器や電力増幅器の電力効率を最適化するための整合回路が必要となる。たとえ広帯域の電力増幅器を選択した場合であっても、帯域ごとに最適な整合回路を持つ必要がある。これらの複数の無線回路や整合回路は、ＳＰｎＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ ｎ Ｔｈｒｏｗ）スイッチを用いて切り替えられて選択される。このため、マルチバンド化やマルチモード化が進むにつれて、無線通信機器内の無線回路は、バンド数、通信システム数の増加に応じて増加するという問題がある。
【０００４】
このような問題を解決するために広帯域な電力増幅器の整合回路が提案されている（例えば、特許文献１及び特許文献２参照）。
【０００５】
図１１は、このような従来の整合回路としての可変インピーダンス回路を示す回路図である。なお、図１１は本願の出願人が特許文献１等に記載された図面を判り易く書き直したものである。図１１に示すように、この可変インピーダンス回路は、容量とスイッチとで構成される。可変インピーダンス回路１１００は端子１０１と端子１０２との間のインピーダンスを変化させるための回路であり、端子１０１と端子１０２との間には、容量とスイッチとが直列に接続された回路ブロックが、並列にｎ個接続されている。スイッチＳＷ１がオンするとともに残りのスイッチがオフした場合には、端子１０１と端子１０２との間には容量Ｃ１が接続されているように見え、スイッチＳＷ１とスイッチＳＷ２がオンするとともに残りのスイッチがオフした場合には、端子１０１と端子１０２との間には容量Ｃ１と容量Ｃ２とが並列に接続されているように見える。このようにスイッチＳＷ１からスイッチＳＷｎまでの各々のスイッチをオン又はオフすることで、端子１０１と端子１０２との間のインピーダンスを２ｎ通り変化させることが可能である。
【０００６】
一般に容量素子の高周波における性能の指標となるＱ値は、以下のような式（１）で求められる。
【０００７】
【数１】
【０００８】
Ｃは容量値、ＲＯＮはスイッチ部分で発生するオン抵抗である。なお、以下では、便宜上、互いに並列に接続され、容量とスイッチとが直列に接続された複数の回路ブロックにおける個々の容量を回路に投入する、すなわち、当該容量に直列に接続されたスイッチをオンにすることを、「容量をオンにする」と表現する場合がある。また、以下では乗算を「＊」の記号で表す。
【０００９】
ここで、スイッチＳＷ１からスイッチＳＷｎで発生するオン抵抗が一定であり、容量Ｃ１〜Ｃｎの容量値がそれぞれＣ１＝Ｃ、Ｃ２＝２＊Ｃ、Ｃ３＝２３＊Ｃ、Ｃｎ＝２ｎ−１＊Ｃであると仮定すると、図１１のような可変インピーダンス回路を用いた場合、オンにする容量の値あるいは容量の数によって、端子１０１と端子１０２との間のＱ値は一定にならないという問題がある。また、オンにする容量の数によって、オンするスイッチの数も変わるため、端子１０１と端子１０２との間の容量値を連続的に（正確には単位容量値Ｃづつ順に）変化させた場合でも、端子１０１と端子１０２間のオン抵抗が不連続に変化する（単調に変化しない）という問題がある。それらの様子を図１２に示す。
【００１０】
これらの問題のうち、Ｑ値が一定にならないという問題を解決するものとして、例えば図１３に示されるような可変インピーダンス回路が提案されている（特許文献３参照）。図１３は本願の出願人が特許文献３に記載された図面を判り易く書き直したものである。図１３に示すように、この可変インピーダンス回路１３００は、端子１０１と端子１０２との間のインピーダンスを変化させるための回路であり、端子１０１と端子１０２との間には、４つのスイッチブロックＳＷ１〜ＳＷ４が接続されている。スイッチブロックＳＷ１では１つの容量Ｃａと１つのトランジスタＴＲ１−１とが直列に接続されている。トランジスタＴＲ１−１においては、ソースとドレインとの間に抵抗値Ｒｄのバイアス抵抗が接続され、ゲートに抵抗値Ｒｇのゲート抵抗が接続されている。スイッチブロックＳＷ２では互いに並列に接続された２つの容量Ｃａと互いに並列に接続された２つのトランジスタＴＲ２−１、ＴＲ２−２とが直列に接続されている。２つのトランジスタＴＲ２−１、ＴＲ２−２においては、各々のソースとドレインとの間に共通に抵抗値Ｒｄ／２のバイアス抵抗が接続され、各々のゲートに共通に抵抗値Ｒｇ／２のゲート抵抗が接続されている。スイッチブロックＳＷ３では互いに並列に接続された４つの容量Ｃａと互いに並列に接続された４つのトランジスタＴＲ３−１〜ＴＲ３−４とが直列に接続されている。４つのトランジスタＴＲ３−１〜ＴＲ３−４においては、各々のソースとドレインとの間に共通に抵抗値Ｒｄ／４のバイアス抵抗が接続され、各々のゲートに共通に抵抗値Ｒｇ／４のゲート抵抗が接続されている。スイッチブロックＳＷ４では互いに並列に接続された８つの容量Ｃａと互いに並列に接続された８つのトランジスタＴＲ４−１〜ＴＲ４−８とが直列に接続されている。８つのトランジスタＴＲ４−１〜ＴＲ４−８においては、各々のソースとドレインとの間に共通に抵抗値Ｒｄ／８のバイアス抵抗が接続され、各々のゲートに共通に抵抗値Ｒｇ／８のゲート抵抗が接続されている。そして、各トランジスタのオン抵抗は共にＴＲａである。
【００１１】
このように構成することで、オンにする容量の値、すなわち容量の数を変化させても、端子１０１と端子１０２との間のＱ値を常に一定とすることが可能である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−２１９７５８号公報
【特許文献２】ＵＳ０７２９９０１８公報
【特許文献３】ＷＯ２００９／１０８３９１公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図１３の構成においても、以下に示す問題が発生する。図１３において、オンにする容量の数によって、オンするスイッチの数も変わるため、端子１０１と端子１０２と間のオン抵抗が一定にならないという問題がある。特にビットの変わり目（選択する容量の組合せの変わり目）において、大きくオン抵抗が変化するため、容量値を連続的（単位容量値づつ順に）に変化させて最適点を探すようなシステムの場合、最適な収束点を見つけられないなど致命的な問題を引き起こす。
【００１４】
本発明は上記問題点を解決するためになされたもので、選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供することを目的とする。
【００１５】
また、本発明は、選択する容量の数に関わらずにそのオン抵抗及びそのＱ値のいずれかを一定に保つことができる可変インピーダンス装置を提供することを他の目的とする。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために、本発明のある形態に係る可変インピーダンス装置は、一対の入出力端子と、前記一対の入出力端子間に並列に接続された複数の回路ブロックと、を備え、前記回路ブロックは、前記一対の入出力端子の一方に一端が接続された容量性回路要素と、前記容量性回路要素の他端と前記一対の入出力端子の他方との間に互い並列に接続された前記回路ブロックの数以上の数のスイッチ素子を備えるスイッチ回路と、を備える。
【００１７】
選択された前記容量性回路要素に対応する全ての前記スイッチ回路に渡って、当該選択された前記容量性回路要素の数に関わらずに一定数の前記スイッチ素子をオンさせるよう構成されてもよい。
【００１８】
前記スイッチ回路は、前記回路ブロックの数と同じ数の前記スイッチ素子を備えてもよい。
【００１９】
前記スイッチ回路は、前記回路ブロックの数をｎとした場合に２ｎ−１の前記スイッチ素子を備えてもよい。
【００２０】
前記スイッチ素子がＭＯＳトランジスタであり、当該ＭＯＳトランジスタのゲートに抵抗が接続されていてもよい。
【００２１】
前記スイッチ素子がＭＯＳトランジスタであり、当該ＭＯＳトランジスタのソースとドレインとの間に抵抗が接続されていてもよい。
【００２２】
前記ＭＯＳトランジスタと前記抵抗とを備える回路が多段に接続されていてもよい。
【００２３】
前記ＭＯＳトランジスタがＮＭＯＳトランジスタであってもよい。
【００２４】
前記ＭＯＳトランジスタがＰＭＯＳトランジスタであってもよい。
【００２５】
前記容量性回路要素がＭＩＭ容量素子であってもよい。
【００２６】
前記容量性回路要素がＭＯＭ容量素子であってもよい。
【００２７】
全ての前記スイッチ素子のオン抵抗が実質的に同じであってもよい。
【００２８】
前記複数の回路ブロックにそれぞれ含まれる前記容量性回路要素が、基準容量値に対し小さい順に２ｎ−１（ｎは自然数）倍の容量値をそれぞれ有してもよい。
【００２９】
前記スイッチ素子がＭＯＳトランジスタであり、当該ＭＯＳトランジスタのゲートに第１の抵抗が接続され、且つ当該ＭＯＳトランジスタのソースとドレインとの間に第２の抵抗が接続されており、前記容量性回路要素がＭＩＭ容量素子であり、全ての前記スイッチ素子のオン抵抗が実質的に同じであり、前記複数の回路ブロックにそれぞれ含まれる前記容量性回路要素が、基準容量値に対し小さい順に２ｎ−１（ｎは自然数）倍の容量値をそれぞれ有しており、且つ１チップに形成されていてもよい。
【００３０】
上記のいずれかの可変インピーダンス装置である第１の可変インピーダンス装置と、第２の可変インピーダンス装置とを備え、前記第１の可変インピーダンス装置と前記第２の可変インピーダンス装置とが選択的に使用可能に構成されており、前記第２の可変インピーダンス装置は、一対の入出力端子と前記一対の入出力端子間に並列に接続され複数の回路ブロックとを備え、前記複数の回路ブロックは、それぞれ、前記一対の入出力端子間に直列に接続された１つの容量性回路要素と１つのスイッチ素子とを備え、全ての前記容量性回路要素の容量値が互いに実質的に同じであり、且つ全ての前記スイッチ素子のオン抵抗が互いに実質的に同じであってもよい。
【００３１】
前記可変インピーダンス装置が、ＳＯＩ構造又はＳＯＳ構造の基板上に形成されていてもよい。
【００３２】
また、本発明の他の形態に係る無線システムは、上記のいずれかの可変インピーダンス装置を備える。
【００３３】
直列可変インピーダンス装置として上記のいずれかの可変インピーダンス装置が高周波信号ラインに直列に挿入され、並列可変インピーダンス装置として特定の上記可変インピーダンス装置が高周波信号ラインとグランドとの間に接続され、前記直列可変インピーダンス装置がそのオン抵抗を一定に制御され、前記並列可変インピーダンス装置がそのＱ値を一定に制御されるよう構成されていてもよい。
【発明の効果】
【００３４】
本発明は、選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供できるという効果を奏する。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１に係る可変インピーダンス装置の一構成例を示す等価回路図である。
【図２】図１の可変インピーダンス装置の状態の一例を示す図である。
【図３】図１の可変インピーダンス装置の効果の一例を示す図である。
【図４】本発明の実施の形態１の実施例１に係る可変インピーダンス装置の一構成例を示す回路図である。
【図５】本発明の実施の形態２に係る可変インピーダンス装置の一構成例を示す等価回路図である。
【図６】図５の可変インピーダンス装置の効果の一例を示す図である。
【図７】本発明の実施の形態２の実施例３に係る可変インピーダンス装置の一構成例を示す回路図である。
【図８】本発明の実施の形態３に係る可変インピーダンス装置の一構成例を示す等価回路図である。
【図９】図８の可変インピーダンス装置の状態の一例を示す図である。
【図１０】本発明の実施の形態４に係る無線システムの一構成例を示すブロック図である。
【図１１】従来の可変インピーダンス装置の回路構成を示す回路図である。
【図１２】従来の可変インピーダンス装置の特性の一例を示す図である。
【図１３】従来の可変インピーダンス装置の回路構成を示す回路図である。
【発明を実施するための形態】
【００３６】
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【００３７】
（実施の形態１）
［構成］
図１は本発明の実施の形態１に係る可変インピーダンス装置の一構成例を示す等価回路図である。
【００３８】
図１に示すように、本実施の形態１の可変インピーダンス装置１００は、入出力端子１０１と入出力端子１０２とを備える。入出力端子１０１及び入出力端子１０２は、可変インピーダンス装置１００に対し信号が出入りする部分を意味し、形状的に他の回路要素と区別できることは必要でない。例えば、可変インピーダンス装置１００と他の回路要素との接続点であってもよい。
【００３９】
入出力端子１０１と入出力端子１０２との間には、複数の回路ブロックＢＬ１〜ＢＬ４が互いに並列に接続されている。複数の回路ブロックＢＬ１〜ＢＬ４は、それぞれ、入出力端子１０１に一端が接続された容量性回路要素Ｃ１〜Ｃ４と容量性回路要素Ｃ１〜Ｃ４の他端と入出力端子１０２との間に接続されたスイッチ回路ＳＷ１〜ＳＷ４とを備える。各々のスイッチ回路ＳＷ１〜ＳＷ４は、容量性回路要素Ｃ１〜Ｃ４の他端と入出力端子１０２との間に並列に接続された、複数の回路ブロックＢＬ１〜ＢＬ４の数以上の数のスイッチ素子を備える。
【００４０】
回路ブロックＢＬ１〜ＢＬ４の数は、２以上であれば特に限定されない。スイッチ素子ＳＷ１−１〜ＳＷ４−４の数は、回路ブロックの数以上であれば特に限定されない。但し、選択する容量の数に関わらずにそのオン抵抗を一定に保つ形態（他の形態については実施の形態３で詳しく説明する）であれば、回路ブロックの数と同じ数で十分である。
【００４１】
容量性回路要素Ｃ１〜Ｃ４は、容量を有する回路要素を意味する。本願の明細書及び請求の範囲において、「回路要素」は、単独の回路素子と複数の回路素子を有する回路との双方を含む概念を意味する。容量性回路要素Ｃ１〜Ｃ４は、例えば、単独の容量で構成されてもよく、互いに直列、並列、又は直列且つ並列に接続された複数の容量の合成容量で構成されてもよい。また、容量性回路要素Ｃ１〜Ｃ４は、所定の容量値を有すれば、その形態は正規の容量素子（capacitor)には限定されず、例えば、寄生容量であってもよい。以下では、「容量性回路要素」を、「容量」と略記する場合がある。
【００４２】
容量Ｃ１〜Ｃ４の容量値は任意であり、互いに同じでも異なっていてもよい。但し、容量Ｃ１〜Ｃ４の容量値は、順に大きいことが好ましい。典型的には、容量Ｃ１〜Ｃ４は、基準容量値に対し小さい順に２ｎ−１（ｎは自然数）倍の容量値をそれぞれ有する。以下には、このような、容量Ｃ１〜Ｃ４の容量値がそれぞれＣ１＝Ｃ、Ｃ２＝２＊Ｃ、Ｃ３＝２２＊Ｃ、Ｃ４＝２３＊Ｃである場合を例示する。
【００４３】
スイッチ素子ＳＷ１−１〜ＳＷ４−４は、オン及びオフして自身が介挿された回路を導通及び切断するものであれば特に限定されない。例えば、ＭＯＳトランジスタ、バイポーラトランジスタ等が例示される。本願の明細書及び請求の範囲において、「スイッチ素子(switch element)」は、オン及びオフして自身が介挿された回路を導通及び切断する機能を有する単独の回路素子又は複数の回路素子からなる回路素子群を意味する。
【００４４】
具体的には、回路ブロックＢＬ１では、容量Ｃ１とスイッチ回路ＳＷ１とが直列に接続されている。回路ブロックＢＬ２では、入出力端子１０１と入出力端子１０２の間に、容量Ｃ２とスイッチ回路ＳＷ２とが直列に接続されている。回路ブロックＢＬ３では、入出力端子１０１と入出力端子１０２の間に、容量Ｃ３とスイッチ回路ＳＷ３とが直列に接続されている。回路ブロックＢＬ４では、入出力端子１０１と入出力端子１０２の間に、容量Ｃ３とスイッチ回路ＳＷ４とが直列に接続されている。
【００４５】
スイッチ回路ＳＷ１は、４つのスイッチ素子ＳＷ１−１、ＳＷ１−２、ＳＷ１−３、ＳＷ１−４が互いに並列に接続されて構成されている。スイッチ回路ＳＷ２は、４つのスイッチ素子ＳＷ２−１、ＳＷ２−２、ＳＷ２−３、及びＳＷ２−４が互いに並列に接続されて構成されている。スイッチ回路ＳＷ３は、４つのスイッチ素子ＳＷ３−１、ＳＷ３−２、ＳＷ３−３、及びＳＷ３−４が互いに並列に接続されて構成されている。スイッチ回路ＳＷ４は、４つのスイッチ素子ＳＷ４−１、ＳＷ４−２、ＳＷ４−３、及びＳＷ４−４が互いに並列に接続されて構成されている。
【００４６】
スイッチ素子ＳＷ１−１〜ＳＷ１−４は、それぞれ、制御端子ｂ１−１〜ｂ１−４に入力される制御信号に応じてオン及びオフする。スイッチ素子ＳＷ２−１〜ＳＷ２−４は、それぞれ、制御端子ｂ２−１〜ｂ２−４に入力される制御信号に応じてオン及びオフする。スイッチ素子ＳＷ３−１〜ＳＷ１−４は、それぞれ、制御端子ｂ１−１〜ｂ１−４に入力される制御信号に応じてオン及びオフする。スイッチ素子ＳＷ２−１〜ＳＷ２−４は、それぞれ、制御端子ｂ２−１〜ｂ２−４に入力される制御信号に応じてオン及びオフする。
【００４７】
制御端子ｂ１−１〜ｂ４−４に入力される制御信号は、制御回路（図１には示さず。図１０の制御回路１００５参照）から出力される。
【００４８】
［動作］
以上のように構成された可変インピーダンス装置１００の動作を説明する。
【００４９】
可変インピーダンス装置１００は、選択された容量性回路要素Ｃ１〜Ｃ４に対応する全てのスイッチ回路ＳＷ１〜ＳＷ４に渡って、当該選択された容量性回路要素Ｃ１〜Ｃ４の数に関わらずに一定数のスイッチ素子ＳＷ１−１〜ＳＷ４−４をオンさせるよう構成されている。
【００５０】
以下、これを具体的に説明する。図２は図１の可変インピーダンス装置１００の状態の一例を示す図である。
【００５１】
可変インピーダンス装置１００では、図示されない制御回路が、所望の容量値を実現する容量Ｃ１〜Ｃ４の組合せを選択する。そして、この選択した容量Ｃ１〜Ｃ４の属する回路ブロックＢＬ１〜ＢＬ４のスイッチ回路ＳＷ１〜ＳＷ４の制御端子ｂ１−１〜ｂ４−４に制御信号を出力して、当該スイッチ回路ＳＷ１〜ＳＷ４をオンさせる。スイッチ回路ＳＷ１〜ＳＷ４のオンは、それぞれに属するスイッチ素子ＳＷ１−１〜ＳＷ４−４をオンさせることにより行なう。
【００５２】
ここで、図２に示すように、可変インピーダンス装置１００の４つの状態（動作モード）を考える。まず、入出力端子１０１と入出力端子１０２との間の４つの信号経路のうちの１つの信号経路をオン状態にする、つまり１つの回路ブロックＢＬ１の容量のみをオンにすることを考える。状態１では、容量Ｃ１のみがオン状態である。この時、スイッチ回路ＳＷ１のみがオンしており、他のスイッチ回路ＳＷ２、ＳＷ３、ＳＷ４はオフしている。ここで、スイッチ回路ＳＷ１の４つのスイッチ素子ＳＷ１−１、ＳＷ１−２、ＳＷ１−３、ＳＷ１−４をオンさせる。その結果、オンスイッチ（オンさせるスイッチ素子）の数は４個、オフスイッチ（オフさせるスイッチ素子）の数は１２個となる。
【００５３】
次に、４つの信号経路のうちの２つの信号経路をオン状態にする、つまり２つの回路ブロックＢＬ１、ＢＬ２の容量をオンさせることを考える。状態２では、容量Ｃ１と容量Ｃ２とがオン状態である。この時、スイッチ回路ＳＷ１、ＳＷ２がオンしており、スイッチ回路ＳＷ３、ＳＷ４はオフしている。この時、スイッチ回路ＳＷ１では、２つのスイッチ素子ＳＷ１−１、ＳＷ１−２をオンさせ、スイッチ回路ＳＷ２では、２つのスイッチ素子ＳＷ２−１、ＳＷ２−２をオンさせる。その結果、オンスイッチの合計数は４個、オフスイッチの合計数は１２個となる。
【００５４】
次に、４つの信号経路のうちの３つの信号経路をオン状態にする、つまり３つの回路ブロックＢＬ１、ＢＬ２、ＢＬ３の容量をオンさせることを考える。状態３では、容量Ｃ１と容量Ｃ２と容量Ｃ３とがオン状態である。この時、３つのスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３がオンしており、スイッチ回路ＳＷ４はオフしている。この時、スイッチ回路ＳＷ１では、２つのスイッチ素子ＳＷ１−１、ＳＷ１−２をオンさせ、スイッチ回路ＳＷ２では、１つのスイッチ素子ＳＷ２−１をオンさせ、スイッチ回路ＳＷ３では、１つのスイッチ素子ＳＷ３−１をオンさせる。その結果、オンスイッチの合計数は４個、オフスイッチの合計数は１２個となる。
【００５５】
最後に４つ（全て）の信号経路をオン状態にする、つまり４つの回路ブロックＢＬ１〜ＢＬ４の容量を全てオンさせることを考える。状態４では、容量Ｃ１〜容量Ｃ４がオン状態である。この時、４つのスイッチ回路ＳＷ１〜ＳＷ４の全てがオンしている。この時、スイッチ回路ＳＷ１では、スイッチ素子ＳＷ１−１をオンさせ、スイッチ回路ＳＷ２では、スイッチ素子ＳＷ２−１をオンさせ、スイッチ回路ＳＷ３では、スイッチ素子ＳＷ３−１をオンさせ、スイッチ回路ＳＷ４では、スイッチ素子ＳＷ４−１をオンさせる。その結果、オンスイッチの合計数は４個、オフスイッチの合計数は１２個となる。なお、各スイッチ回路において、定められた数のスイッチ素子をオンさせる場合、どのスイッチ素子をオンさせるかは任意である。
【００５６】
このように可変インピーダンス装置１００を動作させることで、どの容量（Ｃ１〜Ｃ４）を選択した時、及び何個の容量（Ｃ１〜Ｃ４）を選択した時であっても、オンにするスイッチ素子（ＳＷ１−１〜ＳＷ４−４）の数及びオフにするスイッチ素子（ＳＷ１−１〜ＳＷ４−４）の数をそれぞれ常に同じにすることが可能である。その結果、スイッチ素子ＳＷ１−１〜ＳＷ４−４のそれぞれのオン抵抗（１個あたりのオン抵抗）を互いに実質的に等しくすると、可変インピーダンス装置１００の容量を、小さい値から大きい値まで変化させる場合、図３に示すように、可変インピーダンス装置１００のオン抵抗を一定にすることが可能である。これは、どの容量（Ｃ１〜Ｃ４）を選択した時、及び何個の容量（Ｃ１〜Ｃ４）を選択した時にでも、入出力端子１０１と入出力端子１０２との間のオン抵抗を一定にすることが可能であるためである。
【００５７】
また、入出力端子１０１と入出力端子１０２との間のＱ値は式（１）で求められる。そして、ここでは、容量Ｃ１〜Ｃ４の容量値がそれぞれＣ１＝Ｃ、Ｃ２＝２＊Ｃ、Ｃ３＝２２＊Ｃ、Ｃ４＝２３＊Ｃである。このため、可変インピーダンス装置１００の容量値（入出力端子１０１と入出力端子１０２との間の容量値）を、容量Ｃ１〜Ｃ４を最下位の桁からその上位３桁までの各ビットに割り当てるようにして設定すると、可変インピーダンス装置１００の容量値は、図３に示すように、容量の設定（２進数的なビットの選択）に対して、連続的に（正確には単位容量値Ｃづつ順に）直線的に変化する。そうすると、可変インピーダンス装置１００の容量値をこのように小さい値から大きい値まで変化させる場合、可変インピーダンス装置１００のＱ値は、図３に示すように単調に減少する特性を示す。
【００５８】
一般に、可変インピーダンス装置１００の典型的用途である高周波整合回路においては、容量値の小さい領域ほど頻繁に使用するため、頻繁に使用する容量の小さい領域で高いＱ値が得られることは都合がよい。
【００５９】
＜従来例との比較＞
本実施の形態１の可変インピーダンス装置１００は、特許文献１〜特許文献３に開示された従来の可変インピーダンス装置と比較すると、以下のような優位性を有する。
【００６０】
すなわち、図１１に示す従来技術では、オンにする容量の数によって、オンさせるスイッチ素子の数が変わるため、端子１０１と端子１０２との間のオン抵抗は一定の値とならず、端子１０１と端子１０２間のインピーダンスを動的に連続的に変化させた時に誤動作を引き起こす可能性があった。また、図１３に示す従来技術では、これと同様に、端子１０１と端子１０２との間のオン抵抗は一定の値とならず、端子１０１と端子１０２間のインピーダンスを動的に連続的に変化させた時に誤動作を引き起こす可能性があった。一方、本実施の形態１の可変インピーダンス装置１００では、どの容量を選択した時、何個の容量を選択した時にでも、端子間のオン抵抗を一定に保つことができる、つまり端子間の通過損失を一定に保つことができるため、端子１０１と端子１０２間のインピーダンスを動的に連続的に変化させた場合でも、前後のデバイスに影響を与えることなく可変インピーダンス装置部分の特性のみを変化させて、最適なインピーダンス値に調整することが可能となる。このため、無線品質の向上及び操作性の向上を図ることができる。
【００６１】
次に、本実施の形態１の実施例を説明する。なお、以下では、便宜上、全ての実施の形態の実施例に通し番号を付す。
【００６２】
＜実施例１＞
本実施の形態１の実施例１を説明する。本実施例１は、図１のスイッチ回路ＳＷ１〜ＳＷ４を実現する構成例を示す。
【００６３】
図４は本実施の形態１の実施例に係る可変インピーダンス装置の一構成例を示す回路図である。以下では、回路ブロックＢＬ１〜ＢＬ４の数が４つである場合を例示しているが、回路ブロックの数は任意である。
【００６４】
本実施例１では、可変インピーダンス装置４００のスイッチ回路ＳＷ１〜ＳＷ４がＳＯＳ(Silicon On Sapphire)構造又はＳＯＩ(Silicon On Insulator)構造の半導体基板上に形成されている。なお、以下ではＮチャンネル型ＭＯＳＦＥＴ(N-channel Metal-Oxide Semiconductor Field Effect Transistor)をＮＭＯＳＦＥＴと略記する。
【００６５】
スイッチ回路ＳＷ１では、スイッチ素子ＳＷ１−１がＮＭＯＳＦＥＴであるトランジスタＴＲ１−１で構成されている。トランジスタＴＲ１−１のドレインとソースとの間には抵抗Ｒ１−１１が接続され、トランジスタＴＲ１−１のゲートと制御端子ｂ１−１との間には抵抗Ｒ１−１が接続されている。スイッチ素子ＳＷ１−２がＮＭＯＳＦＥＴであるトランジスタＴＲ１−２で構成されている。トランジスタＴＲ１−２のドレインとソースとの間には抵抗Ｒ１−１２が接続され、トランジスタＴＲ１−１のゲートと制御端子ｂ１−２との間には抵抗Ｒ１−２が接続されている。スイッチ素子ＳＷ１−３がＮＭＯＳＦＥＴであるトランジスタＴＲ１−３で構成されている。トランジスタＴＲ１−３のドレインとソースとの間には抵抗Ｒ１−１３が接続され、トランジスタＴＲ１−３のゲートと制御端子ｂ１−３との間には抵抗Ｒ１−３が接続されている。スイッチ素子ＳＷ１−４がＮＭＯＳＦＥＴであるトランジスタＴＲ１−４で構成されている。トランジスタＴＲ１−４のドレインとソースとの間には抵抗Ｒ１−１４が接続され、トランジスタＴＲ１−４のゲートと制御端子ｂ１−４との間には抵抗Ｒ１−４が接続されている。
【００６６】
スイッチ回路ＳＷ２では、スイッチ素子ＳＷ２−１がＮＭＯＳＦＥＴであるトランジスタＴＲ２−１で構成されている。トランジスタＴＲ２−１のドレインとソースとの間には抵抗Ｒ２−１１が接続され、トランジスタＴＲ２−１のゲートと制御端子ｂ２−１との間には抵抗Ｒ２−１が接続されている。スイッチ素子ＳＷ２−２がＮＭＯＳＦＥＴであるトランジスタＴＲ２−２で構成されている。トランジスタＴＲ２−２のドレインとソースとの間には抵抗Ｒ２−１２が接続され、トランジスタＴＲ２−１のゲートと制御端子ｂ２−２との間には抵抗Ｒ２−２が接続されている。スイッチ素子ＳＷ２−３がＮＭＯＳＦＥＴであるトランジスタＴＲ２−３で構成されている。トランジスタＴＲ２−３のドレインとソースとの間には抵抗Ｒ２−１３が接続され、トランジスタＴＲ２−３のゲートと制御端子ｂ２−３との間には抵抗Ｒ２−３が接続されている。スイッチ素子ＳＷ２−４がＮＭＯＳＦＥＴであるトランジスタＴＲ２−４で構成されている。トランジスタＴＲ２−４のドレインとソースとの間には抵抗Ｒ２−１４が接続され、トランジスタＴＲ２−４のゲートと制御端子ｂ２−４との間には抵抗Ｒ２−４が接続されている。
【００６７】
スイッチ回路ＳＷ３では、スイッチ素子ＳＷ３−１がＮＭＯＳＦＥＴであるトランジスタＴＲ３−１で構成されている。トランジスタＴＲ３−１のドレインとソースとの間には抵抗Ｒ３−１１が接続され、トランジスタＴＲ３−１のゲートと制御端子ｂ３−１との間には抵抗Ｒ３−１が接続されている。スイッチ素子ＳＷ３−２がＮＭＯＳＦＥＴであるトランジスタＴＲ３−２で構成されている。トランジスタＴＲ３−２のドレインとソースとの間には抵抗Ｒ３−１２が接続され、トランジスタＴＲ３−１のゲートと制御端子ｂ３−２との間には抵抗Ｒ３−２が接続されている。スイッチ素子ＳＷ３−３がＮＭＯＳＦＥＴであるトランジスタＴＲ３−３で構成されている。トランジスタＴＲ３−３のドレインとソースとの間には抵抗Ｒ３−１３が接続され、トランジスタＴＲ３−３のゲートと制御端子ｂ３−３との間には抵抗Ｒ３−３が接続されている。スイッチ素子ＳＷ３−４がＮＭＯＳＦＥＴであるトランジスタＴＲ３−４で構成されている。トランジスタＴＲ３−４のドレインとソースとの間には抵抗Ｒ３−１４が接続され、トランジスタＴＲ３−４のゲートと制御端子ｂ３−４との間には抵抗Ｒ３−４が接続されている。
【００６８】
スイッチ回路ＳＷ４では、スイッチ素子ＳＷ４−１がＮＭＯＳＦＥＴであるトランジスタＴＲ４−１で構成されている。トランジスタＴＲ４−１のドレインとソースとの間には抵抗Ｒ４−１１が接続され、トランジスタＴＲ４−１のゲートと制御端子ｂ４−１との間には抵抗Ｒ４−１が接続されている。スイッチ素子ＳＷ４−２がＮＭＯＳＦＥＴであるトランジスタＴＲ４−２で構成されている。トランジスタＴＲ４−２のドレインとソースとの間には抵抗Ｒ４−１２が接続され、トランジスタＴＲ４−１のゲートと制御端子ｂ４−２との間には抵抗Ｒ４−２が接続されている。スイッチ素子ＳＷ４−３がＮＭＯＳＦＥＴであるトランジスタＴＲ４−３で構成されている。トランジスタＴＲ４−３のドレインとソースとの間には抵抗Ｒ４−１３が接続され、トランジスタＴＲ４−３のゲートと制御端子ｂ４−３との間には抵抗Ｒ４−３が接続されている。スイッチ素子ＳＷ４−４がＮＭＯＳＦＥＴであるトランジスタＴＲ４−４で構成されている。トランジスタＴＲ４−４のドレインとソースとの間には抵抗Ｒ４−１４が接続され、トランジスタＴＲ４−４のゲートと制御端子ｂ４−４との間には抵抗Ｒ４−４が接続されている。
【００６９】
トランジスタＴＲ１−１〜ＴＲ４−４のサイズは互いに同じである。抵抗Ｒ１−１１〜Ｒ４−１４は、その流れる電流が無視し得る程度に、トランジスタＴＲ１−１〜ＴＲ４−４のオン抵抗に比べて十分大きい抵抗値を有する。抵抗Ｒ１−１１〜Ｒ４−１４は、全て実質的に同じ抵抗値を有する。抵抗Ｒ１−１〜Ｒ４−４は、互いに実質的に同じ抵抗値を有する。これにより、トランジスタＴＲ１−１〜ＴＲ４−４のオン抵抗は、全て実質的に同じになる。抵抗Ｒ１−１１〜Ｒ４−１４、Ｒ１−１〜Ｒ４−４は、例えば、ポリシリコン抵抗、もしくは拡散抵抗で構成される。
【００７０】
容量Ｃ１〜Ｃ４は、いずれも、ＭＩＭ容量(Metal-Insulator-Metal Capacitor)もしくはＭＯＭ容量(Metal-Oxide-Metal Capacitor)である容量性回路要素ＣＭＩＭで構成されている。容量Ｃ１〜Ｃ４の容量値は、それぞれ、Ｃ１＝Ｃ、Ｃ２＝２＊Ｃ、Ｃ３＝２２＊Ｃ、Ｃ４＝２３＊Ｃである。
【００７１】
次に以上のように構成された可変インピーダンス装置４００の動作を説明する。
【００７２】
トランジスタＴＲ１−１〜ＴＲ４−４は、それぞれ、制御端子ｂ１−１〜ｂ４−４にLowレベルの制御信号が入力されるとオフし、制御端子ｂ１−１〜ｂ４−４にHighレベルの制御信号が入力されるとオンする。これにより、スイッチ回路ＳＷ１〜ＳＷ４では、それぞれ、制御端子ｂ１−１〜ｂ４−４に入力される制御信号に応じてスイッチ素子ＳＷ１−１〜ＳＷ４−４がオン及びオフする。従って、上述のように、選択された容量Ｃ１〜Ｃ４の属する回路ブロックＢＬ１〜ＢＬ４のスイッチ回路ＳＷ１〜ＳＷ４をオンさせて所望の容量値を実現することができる。その際、上述の効果を得ることができる。
【００７３】
＜実施例２＞
本実施の形態１の実施例２は、実施例１と比較すると、トランジスタＴＲ１−１〜ＴＲ４−４をＮＭＯＳＦＥＴではなく、Ｐチャンネル型ＭＯＳＦＥＴで構成した点が異なり、その他は実施例１と同様である。なお、以下ではＰチャンネル型ＭＯＳＦＥＴをＰＭＯＳＦＥＴと略記する。ＰＭＯＳＦＥＴで構成されたトランジスタＴＲ１−１〜ＴＲ４−４は、それぞれ、制御端子ｂ１−１〜ｂ４−４にHighレベルの制御信号が入力されるとオフし、制御端子ｂ１−１〜ｂ４−４にLowレベルの制御信号が入力されるとオンする。これにより、実施例１と同様の効果が得られる。
【００７４】
（実施の形態２）
本発明の実施の形態２は、選択する容量の数に関わらずにそのＱ値を一定に保つ形態を例示するものである。
【００７５】
図５は本実施の形態２に係る可変インピーダンス装置の一構成例を示す等価回路図である。図５に示すよう、本実施の形態２の可変インピーダンス装置５００は、入出力端子１０１と入出力端子１０２とを備える。入出力端子１０１と入出力端子１０２との間には、複数の回路ブロックが互いに並列に接続されている。回路ブロックの数は、２以上であれば特に限定されない。以下には回路ブロックの数が１５である場合を例示する。
【００７６】
複数の回路ブロックは、それぞれ、入出力端子１０１に一端が接続された容量（容量性回路要素）Ｃ１〜Ｃ１５と容量Ｃ１〜Ｃ１５の他端と入出力端子１０２との間に接続されたスイッチ素子ＳＷ１〜ＳＷ１５とを備える。
【００７７】
容量Ｃ１〜Ｃ１５は、全て実質的に同じ容量値Ｃｘを有し、スイッチ素子ＳＷ０−１〜ＳＷ０−１５は、全て実質的に同じスイッチ１個当たりのオン抵抗ＲＳＷを有する。
【００７８】
スイッチ素子ＳＷ０−１〜ＳＷ０−１５は、それぞれ、制御端子ｂ１〜ｂ１５に制御回路（図１０の制御回路１００５参照）から入力される制御信号によりオン及びオフされる。
【００７９】
以上の構成によれば、容量Ｃ１のみオンした時の可変インピーダンス装置５００のオン抵抗（入出力端子１０１と入出力端子１０２との間のオン抵抗）はＲＳＷとなり、Ｑ値は、（１）式よりＱ＝１／（ω＊Ｃｘ＊ＲＳＷ）となる。
【００８０】
容量Ｃ１と容量Ｃ２とがオンした時、当該オン抵抗はＲＳＷ／２となり、Ｑ値はＱ＝１／（ω＊２＊Ｃｘ＊ＲＳＷ／２）＝１／（ω＊Ｃｘ＊ＲＳＷ）となる。
【００８１】
Ｎ個の容量がオンした時、可変インピーダンス装置５００のオン抵抗はＲＳＷ／Ｎとなり、Ｑ値はＱ＝１／（ω＊Ｎ＊Ｃｘ＊ＲＳＷ／Ｎ）＝１／（ω＊Ｃｘ＊ＲＳＷ）となる。
【００８２】
従って、本実施の形態２の可変インピーダンス装置５００では、どの容量を選択した時、何個の容量を選択した時にでも、Ｑ値を一定に保つことができる。
これを図に表すと、図６に示すような特性になる。すなわち、可変インピーダンス装置５００の容量値は、図６に示すように、容量の設定に対して、連続的に（正確には単位容量値Ｃづつ順に）直線的に変化する。そうすると、可変インピーダンス装置５００の容量値をこのように小さい値から大きい値まで変化させる場合、可変インピーダンス装置５００のオン抵抗は、図６に示すように単調に減少する特性を示す。
【００８３】
＜使用態様＞
本実施の形態２の可変インピーダンス装置５００は、例えば、実施の形態１の可変インピーダンス装置１００に代えて用いられる。また、可変インピーダンス装置５００は、例えば、高周波回路に、実施の形態１の可変インピーダンス装置１００と並列に組み込まれ、可変インピーダンス装置５００と可変インピーダンス装置１００とが選択的に当該高周波回路に接続（投入）されるよう構成されてもよい。
【００８４】
＜従来例との比較＞
本実施の形態２の可変インピーダンス装置５００は、特許文献１〜特許文献３に開示された従来の可変インピーダンス装置と比較すると、以下のような優位性を有する。すなわち、図１１に示す従来技術では、オンにする容量の値によって、端子１０１と端子１０２との間のオン抵抗もＱ値も一定にならず、また単調にも変化しない。また、図１３に示す従来技術では、オンにする容量の数を連続的（正確には単位容量値Ｃづつ順に）に変化させたとき、ビットの切り替わり点などでばらつきなどによって端子１０１と端子１０２との間のオン抵抗が単調に変化せず、出力のインピーダンスを常時検波して整合を合わせこむシステムでは誤動作を引き起こす可能性があった。
【００８５】
一方、本実施の形態２の可変インピーダンス装置５００では、どの容量を選択した時、何個の容量を選択した時にでも、端子間のＱ値を一定に保ち、オン抵抗を単調に変化させることができる。このため、無線品質の向上及び操作性の向上を図ることができる。
【００８６】
＜実施例３＞
本実施の形態２の実施例３を説明する。本実施例３は、図５のスイッチ素子ＳＷ０−１〜ＳＷ０−１５を実現する構成例を示す。
【００８７】
図７は本実施の形態２の実施例３に係る可変インピーダンス装置の一構成例を示す回路図である。以下では、回路ブロックの数が１５である場合を例示しているが、回路ブロックの数は任意である。
【００８８】
本実施例３では、可変インピーダンス装置７００のスイッチ素子ＳＷ０−１〜ＳＷ０−１５がＳＯＳ構造又はＳＯＩ構造の半導体基板上に形成されている。スイッチ素子ＳＷ０−１〜ＳＷ０−１５は、それぞれ、ＮＭＯＳＦＥＴであるトランジスタＴＲ１〜ＴＲ１５で構成されている。トランジスタＴＲ１〜ＴＲ１５のドレインとソースとの間には、それぞれ、抵抗Ｒｄ１〜Ｒｄ１５が接続され、トランジスタＴＲ１〜ＴＲ１５のゲートと各々に対応する制御端子ｂ１〜ｂ１５との間には、それぞれ、抵抗Ｒｇ１〜Ｒｇ１５が接続されている。
【００８９】
トランジスタＴＲ１〜ＴＲ１５のサイズは互いに同じである。抵抗Ｒｄ１〜Ｒｄ１５は、その流れる電流が無視し得る程度に、トランジスタＴＲ１〜ＴＲ１５のオン抵抗に比べて十分大きい抵抗値を有する。抵抗Ｒｄ１〜Ｒｄ１５は、全て実質的に同じ抵抗値を有する。抵抗Ｒｇ１〜Ｒｇ１５は、互いに実質的に同じ抵抗値を有する。これにより、トランジスタＴＲ１〜ＴＲ１５のオン抵抗は、全て実質的に同じになる。抵抗Ｒｄ１〜Ｒｄ１５、Ｒｇ１〜Ｒｇ１５は、例えば、ポリシリコン抵抗、もしくは拡散抵抗で構成される。
【００９０】
容量Ｃ１〜Ｃ１５は、いずれも、ＭＩＭ容量もしくはＭＯＭ容量である容量性回路要素ＣＭＩＭで構成されている。容量Ｃ１〜Ｃ１５を構成する容量性回路要素ＣＭＩＭは、例えば、全て同じ容量値０．１ｐＦを有する。
【００９１】
次に以上のように構成された可変インピーダンス装置７００の動作を説明する。
【００９２】
トランジスタＴＲ１〜ＴＲ１５は、それぞれ、制御端子ｂ１〜ｂ１５にLowレベルの制御信号が入力されるとオフし、制御端子ｂ１〜ｂ１５にHighレベルの制御信号が入力されるとオンする。これにより、制御端子ｂ１〜ｂ１５に入力される制御信号に応じてスイッチ素子ＳＷ０−１〜ＳＷ０−１５がオン及びオフする。従って、上述のように、選択された容量Ｃ１〜Ｃ１５の属する回路のスイッチ素子ＳＷ０−１〜ＳＷ０−１５をオンさせて所望の容量値を実現することができる。その際、上述の効果を得ることができる。
【００９３】
＜実施例４＞
本実施の形態２の実施例４は、実施例３と比較すると、トランジスタＴＲ１〜ＴＲ１５をＮＭＯＳＦＥＴではなく、ＰＭＯＳＦＥＴで構成した点が異なり、その他は実施例３と同様である。ＰＭＯＳＦＥＴで構成されたトランジスタＴＲ１〜ＴＲ１５は、それぞれ、制御端子ｂ１〜ｂ１５にHighレベルの制御信号が入力されるとオフし、制御端子ｂ１〜ｂ１５にLowレベルの制御信号が入力されるとオンする。これにより、実施例３と同様の効果が得られる。
【００９４】
（実施の形態３）
本発明の実施の形態３は、選択する容量の数に関わらずにそのオン抵抗又はそのＱ値を一定に保つ形態を例示するものである。
【００９５】
［構成］
図８は本実施の形態３に係る可変インピーダンス装置の一構成例を示す等価回路図である。図８に示すよう、本実施の形態３の可変インピーダンス装置８００は、回路ブロックの数をｎとした場合にスイッチ回路が２ｎ−１以上のスイッチ素子を備える点で実施の形態１の可変インピーダンス装置１００と異なり、その他の点は実施の形態１の可変インピーダンス装置１００と同様である。
【００９６】
各スイッチ回路が備えるスイッチ素子の数は、２ｎ−１以上であれば特に限定されない。但し、選択する容量の数に関わらずにそのオン抵抗又はそのＱ値を一定に保つよう構成するためには、２ｎ−１で十分である。以下には、回路ブロックＢＬ１〜ＢＬ４の数が４であり、４つのスイッチ回路ＳＷ１〜ＳＷ４がそれぞれ備えるスイッチ素子の数が２４−１＝２３＝８である場合を例示する。
【００９７】
容量Ｃ１〜Ｃ４の容量値は、それぞれＣ１＝Ｃ、Ｃ２＝２＊Ｃ、Ｃ３＝２２＊Ｃ、Ｃ４＝２３＊Ｃである。
具体的には、スイッチ回路ＳＷ１は、８つのスイッチ素子ＳＷ１−１〜ＳＷ１−８を備える。スイッチ素子ＳＷ１−１〜ＳＷ１−８は、それぞれ、制御端子ｂ１−１〜ｂ１−８入力される制御信号によりオン及びオフされる。
【００９８】
スイッチ回路ＳＷ２は、８つのスイッチ素子ＳＷ２−１〜ＳＷ２−８を備える。スイッチ素子ＳＷ２−１〜ＳＷ２−８は、それぞれ、制御端子ｂ２−１〜ｂ２−８入力される制御信号によりオン及びオフされる。
【００９９】
スイッチ回路ＳＷ３は、８つのスイッチ素子ＳＷ３−１〜ＳＷ３−８を備える。スイッチ素子ＳＷ３−１〜ＳＷ３−８は、それぞれ、制御端子ｂ３−１〜ｂ３−８入力される制御信号によりオン及びオフされる。
【０１００】
スイッチ回路ＳＷ４は、８つのスイッチ素子ＳＷ４−１〜ＳＷ４−８を備える。スイッチ素子ＳＷ４−１〜ＳＷ４−８は、それぞれ、制御端子ｂ４−１〜ｂ４−８入力される制御信号によりオン及びオフされる。
【０１０１】
［動作］
以上のように構成された可変インピーダンス装置８００の動作を説明する。ここでは、図９に示すように、オン抵抗を一定にしたい時の４つの状態とＱ値を一定にしたい時の４つの状態との計８つの状態を考える。
【０１０２】
＜オン抵抗一定動作＞
まず、オン抵抗を一定にしたい時を考える。まず、入出力端子１０１と入出力端子１０２との間の４つの信号経路のうちの１つの信号経路をオン状態にする、つまり１つの回路ブロックＢＬ１の容量のみをオンにすることを考える。状態１では、容量Ｃ１のみがオン状態である。この時、スイッチ回路ＳＷ１のみがオンしており、他のスイッチ回路ＳＷ２、ＳＷ３、ＳＷ４はオフしている。ここで、スイッチ回路ＳＷ１の８つのスイッチ素子ＳＷ１−１〜ＳＷ１−８をオンさせる。その結果、オンスイッチ（オンさせるスイッチ素子）の数は８個、オフスイッチ（オフさせるスイッチ素子）の数は２４個となる。
【０１０３】
次に、４つの信号経路のうちの２つの信号経路をオン状態にする、つまり２つの回路ブロックＢＬ１、ＢＬ２の容量をオンさせることを考える。状態２では、容量Ｃ１と容量Ｃ２とがオン状態である。この時、スイッチ回路ＳＷ１、ＳＷ２がオンしており、スイッチ回路ＳＷ３、ＳＷ４はオフしている。この時、スイッチ回路ＳＷ１では、４つのスイッチ素子ＳＷ１−１〜ＳＷ１−４をオンさせ、スイッチ回路ＳＷ２では、４つのスイッチ素子ＳＷ２−１〜、ＳＷ２−４をオンさせる。その結果、オンスイッチの合計数は８個、オフスイッチの合計数は２４個となる。
【０１０４】
次に、４つの信号経路のうちの３つの信号経路をオン状態にする、つまり３つの回路ブロックＢＬ１、ＢＬ２、ＢＬ３の容量をオンさせることを考える。状態３では、容量Ｃ１と容量Ｃ２と容量Ｃ３とがオン状態である。この時、３つのスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３がオンしており、スイッチ回路ＳＷ４はオフしている。この時、スイッチ回路ＳＷ１では、４つのスイッチ素子ＳＷ１−１〜ＳＷ１−４をオンさせ、スイッチ回路ＳＷ２では、２つのスイッチ素子ＳＷ２−１、ＳＷ２−２をオンさせ、スイッチ回路ＳＷ３では、２つのスイッチ素子ＳＷ３−１、ＳＷ３−２をオンさせる。その結果、オンスイッチの合計数は８個、オフスイッチの合計数は２４個となる。
【０１０５】
最後に４つ（全て）の信号経路をオン状態にする、つまり４つの回路ブロックＢＬ１〜ＢＬ４の容量を全てオンさせることを考える。状態４では、容量Ｃ１〜容量Ｃ４がオン状態である。この時、４つのスイッチ回路ＳＷ１〜ＳＷ４の全てがオンしている。この時、スイッチ回路ＳＷ１では、２つのスイッチ素子ＳＷ１−１、ＳＷ１−２をオンさせ、スイッチ回路ＳＷ２では、２つのスイッチ素子ＳＷ２−１、ＳＷ２−２をオンさせ、スイッチ回路ＳＷ３では、２つのスイッチ素子ＳＷ３−１、ＳＷ３−２をオンさせ、スイッチ回路ＳＷ４では、２つのスイッチ素子ＳＷ４−１、ＳＷ４−２をオンさせる。その結果、オンスイッチの合計数は８個、オフスイッチの合計数は２４個となる。なお、各スイッチ回路において、定められた数のスイッチ素子をオンさせる場合、どのスイッチ素子をオンさせるかは任意である。また、オンさせるスイッチ素子の合計数は、８個には限られず、回路ブロックの数以上（ここでは４〜８）であればよい。
【０１０６】
このように構成することで、どの容量を選択した時、何個の容量を選択した時にでも、オンにするスイッチの数、オフにするスイッチの数をそれぞれ常に等しくすることが可能である。その結果、容量を小さい値から大きい値まで変化させる場合、オン抵抗を一定にすることが可能である。
【０１０７】
＜Ｑ値一定動作＞
次にＱ値を一定にしたい時を考える。まず、入出力端子１０１と入出力端子１０２との間の４つの信号経路のうちの１つの信号経路をオン状態にする、つまり１つの回路ブロックＢＬ１の容量のみをオンにすることを考える。状態５では、容量Ｃ１のみがオン状態である。この時、スイッチ回路ＳＷ１のみがオンしており、スイッチ回路ＳＷ２、ＳＷ３、ＳＷ４はオフしている。この場合、スイッチ素子ＳＷ１−１〜ＳＷ４−８のスイッチ素子１個当たりのオン抵抗をＲＳＷとすると、Ｑ値は、Ｑ＝１／（ω＊Ｃ＊ＲＳＷ）となる。
【０１０８】
次に、４つの信号経路のうちの２つの信号経路をオン状態にする、つまり２つの回路ブロックＢＬ１，ＢＬ２の容量をオンさせることを考える。状態６では、容量Ｃ１と容量Ｃ２とがオン状態である。この時、スイッチ回路ＳＷ１、ＳＷ２がオンであり、スイッチ回路ＳＷ３、ＳＷ４はオフ状態である。この時、スイッチ回路ＳＷ１では、１つのスイッチ素子ＳＷ１−１をオンさせ、スイッチ回路ＳＷ２では、２つのスイッチ素子ＳＷ２−１、ＳＷ２−２をオンさせる。その結果、Ｑ値は、Ｑ＝１／（ω＊２＊Ｃ１＊ＲＳＷ／２）＝１／（ω＊Ｃ１＊ＲＳＷ）となる。
【０１０９】
次に、４つの信号経路うちの３つの信号経路をオン状態にする、つまり３つの回路ブロックＢＬ１〜ＢＬ３の容量をオンさせることを考える。状態７では、容量Ｃ１と容量Ｃ２と容量Ｃ３とがオン状態である。この時、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３がオンしており、スイッチ回路ＳＷ４はオフしている。この時、スイッチ回路ＳＷ１では、１つのスイッチ素子ＳＷ１−１をオンさせ、スイッチ回路ＳＷ２では、２つのスイッチ素子ＳＷ２−１、ＳＷ２−２をオンさせ、スイッチ回路ＳＷ３では、４つのスイッチ素子ＳＷ３−１、ＳＷ３−２、ＳＷ３−３、ＳＷ３−４をオンさせる。その結果、Ｑ値は、１／（ω＊４＊Ｃ１＊ＲＳＷ／４）＝１／（ω＊Ｃ１＊ＲＳＷ）となる。最後に４つ（全て）の信号経路をオン状態にする、つまり４つの回路ブロックＢＬ１〜ＢＬ４の容量を全てオンさせることを考える。状態８では、容量Ｃ１と容量Ｃ２と容量Ｃ３と容量Ｃ４とがオン状態である。この時、４つのスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の全てがオンしている。この時、スイッチ回路ＳＷ１では、１つのスイッチ素子ＳＷ１−１をオンさせ、スイッチ回路ＳＷ２では、２つのスイッチ素子ＳＷ２−１、ＳＷ２−２をオンさせ、スイッチ回路ＳＷ３では、４つのスイッチ素子ＳＷ３−１、ＳＷ３−２、ＳＷ３−３、ＳＷ３−４をオンさせ、スイッチ回路ＳＷ４では、８つのスイッチ素子ＳＷ３−１〜ＳＷ３−８をオンさせる。その結果、Ｑ値は、１／（ω＊８＊Ｃ１＊ＲＳＷ／８）＝１／（ω＊Ｃ１＊ＲＳＷ）となる。
【０１１０】
このように構成することで、どの容量を選択した時、何個の容量を選択した時にでも、Ｑ値を一定にすることが可能である。
【０１１１】
このように、本実施の形態３の可変インピーダンス装置８００を用いることで、オン抵抗を一定にすることとＱ値を一定にすることのいずれかを回路構成を変えずに制御方法を変えるだけで選択可能である。このため、同じデバイスを用いてシステム要件に合う方法で使うことも可能であり、また動的にオン抵抗一定制御とＱ値一定制御とを切り替えることも可能である。その結果、無線品質の向上及び操作性の向上を図ることができる。
【０１１２】
実施の形態３では、例えば図９に示すようにあるオン・オフのスイッチの組み合わせのみ示したが、オン抵抗を一定にする組み合わせ、Ｑ値を一定にする組み合わせはこの場合に限らない。
【０１１３】
なお、本実施の形態の可変インピーダンス装置８００のスイッチ回路の実現方法は、実施の形態１の実施例１及び実施例２と同様であるので、その説明を省略する。
【０１１４】
（実施の形態４）
本発明の実施の形態４は、実施の形態１〜実施の形態３の可変インピーダンス装置の無線システムへの適用例を示すものである。
【０１１５】
図１０は本実施の形態４に係る無線システムの一構成例を示すブロック図である。図１０に示すよう、本実施の形態４の無線システム可変インピーダンス装置は、例えば、アンテナ１００３と、高周波デバイス１００４と、アンテナ１００３と高周波デバイス１００４との間に接続された第１の可変インピーダンス装置１００１と、可変インピーダンス装置１００１と高周波デバイス１００４との接続点とグラウンド１００６のとの間に接続された第２の可変インピーダンス装置１００２と、制御回路１００５とを備える。
【０１１６】
第１の可変インピーダンス装置１００１は、上述の実施の形態１〜実施形態３の可変インピーダンス装置１００、４００、５００、７００、８００のいずれかで構成され、制御端子ｂａａ〜ｂｘｘを備える。第２の可変インピーダンス装置１００２は、上述の実施の形態１〜実施形態３の可変インピーダンス装置１００、４００、５００、７００、８００のいずれかで構成され、制御端子ｂｃｃ〜ｂｙｙを備える。
【０１１７】
制御回路１００５は、第１の可変インピーダンス装置１００１の制御端子ｂａａ〜ｂｘｘにそれぞれ制御信号を適宜出力して、第１の可変インピーダンス装置１００１の容量Ｃ１〜Ｃ４等を選択し、当該第１の可変インピーダンス装置１００１の容量値（インピーダンス）を所望の値に制御する。また、制御回路１００５は、第２の可変インピーダンス装置１００２の制御端子ｂｃｃ〜ｂｙｙにそれぞれ制御信号を適宜出力して、第２の可変インピーダンス装置１００２の容量Ｃ１〜Ｃ４等を選択し、当該第２の可変インピーダンス装置１００２の容量値（インピーダンス）を所望の値に制御する。
【０１１８】
このように２種類の可変インピーダンス装置を組み合わせることで、より広帯域なインピーダンス変化が可能となる。また、オン抵抗が一定、もしくはＱ値が一定のデバイスを最適に組み合わせることで、最も品質のよい整合回路を構成することが可能となる。一般に、高周波信号ラインに対して直列に挿入される第１の可変インピーダンス装置１００１にはオン抵抗一定の可変インピーダンス装置が用いられ、高周波信号ラインに対して並列に挿入される第２の可変インピーダンス装置１００２にはＱ値が一定の可変インピーダンス装置が用いられる。
【０１１９】
なお、第２の可変インピーダンス装置１００２は、可変インピーダンス装置１００１とアンテナ１００３との接続点とグラウンド１００６との間に接続しても構わない。また、上記の構成に加えて、第３の可変インピーダンス装置を、可変インピーダンス装置１００１とアンテナ１００３との接続点とグラウンド１００６との間に接続しても構わない。
【０１２０】
（その他の実施の形態）
なお、実施の形態１〜３（実施例１〜４を含む）では、入出力端子１０１と入出力端子１０２との間には、全て容量とスイッチ回路（スイッチ素子）が直列に接続されている構成を示したが、入出力端子１０１と入出力端子１０２との間に容量のみ、もしくはスイッチ回路（スイッチ素子）のみが接続された回路ブロックがあってもよい。但し、この場合、そのような回路ブロックの数は、スイッチ回路ＳＷ１〜ＳＷｎのそれぞれにおけるスイッチ素子の数を規定する回路ブロックの数には算入されない。
【０１２１】
また、実施例１〜４では、スイッチ素子が１段のＭＯＳトランジスタで構成される場合を例示したが、スイッチ素子は、これには限定さず、例えば、直列に接続された多段のＭＯＳトランジスタで構成されてもよい。そのように構成することにより、アイソレーション特性の向上、耐圧の向上等を図ることができる。
【０１２２】
また、実施例１〜４では、スイッチ素子を構成するＭＯＳトランジスタのソースとドレインとの間には抵抗を接続したが、この抵抗を省略してもよい。
【０１２３】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【０１２４】
本発明の可変インピーダンス装置は、携帯電話などの無線通信機器の高周波回路等の用途に有用である。
【０１２５】
本発明の無線システムは、複数の周波数帯域や複数の通信システムを実現する、又は動的にインピーダンスを変化させる無線システム等として有用である。
【符号の説明】
【０１２６】
１ スイッチ回路ＳＷ
２ スイッチ回路ＳＷ
３ スイッチ回路ＳＷ
４ スイッチ回路ＳＷ
１００ 可変インピーダンス装置
１０１ 入出力端子
１０２ 入出力端子
４００ 可変インピーダンス装置
５００ 可変インピーダンス装置
７００ 可変インピーダンス装置
８００ 可変インピーダンス装置
１００１ 第１の可変インピーダンス装置
１００２ 第２の可変インピーダンス装置
１００３ アンテナ
１００４ 高周波デバイス
１００５ 制御回路
１００６ グラウンド
【技術分野】
【０００１】
本発明は、高周波回路においてインピーダンスを変化させるための可変インピーダンス装置及びそれを用いた無線システムに関する。
【背景技術】
【０００２】
携帯電話に代表される無線通信機器は、サービスの多様化に伴い、複数の周波数帯域の信号を処理するマルチバンド化や、ＷｉｒｅｌｅｓｓＬＡＮやＢｌｕｅｔｏｏｔｈ（登録商標）など複数の通信システムを搭載するマルチモード化が要求されている。
【０００３】
このような無線システムの場合、帯域の数や無線システムの数に応じて無線回路が必要となり、これらの無線回路には、必ず電力増幅器や電力増幅器の電力効率を最適化するための整合回路が必要となる。たとえ広帯域の電力増幅器を選択した場合であっても、帯域ごとに最適な整合回路を持つ必要がある。これらの複数の無線回路や整合回路は、ＳＰｎＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ ｎ Ｔｈｒｏｗ）スイッチを用いて切り替えられて選択される。このため、マルチバンド化やマルチモード化が進むにつれて、無線通信機器内の無線回路は、バンド数、通信システム数の増加に応じて増加するという問題がある。
【０００４】
このような問題を解決するために広帯域な電力増幅器の整合回路が提案されている（例えば、特許文献１及び特許文献２参照）。
【０００５】
図１１は、このような従来の整合回路としての可変インピーダンス回路を示す回路図である。なお、図１１は本願の出願人が特許文献１等に記載された図面を判り易く書き直したものである。図１１に示すように、この可変インピーダンス回路は、容量とスイッチとで構成される。可変インピーダンス回路１１００は端子１０１と端子１０２との間のインピーダンスを変化させるための回路であり、端子１０１と端子１０２との間には、容量とスイッチとが直列に接続された回路ブロックが、並列にｎ個接続されている。スイッチＳＷ１がオンするとともに残りのスイッチがオフした場合には、端子１０１と端子１０２との間には容量Ｃ１が接続されているように見え、スイッチＳＷ１とスイッチＳＷ２がオンするとともに残りのスイッチがオフした場合には、端子１０１と端子１０２との間には容量Ｃ１と容量Ｃ２とが並列に接続されているように見える。このようにスイッチＳＷ１からスイッチＳＷｎまでの各々のスイッチをオン又はオフすることで、端子１０１と端子１０２との間のインピーダンスを２ｎ通り変化させることが可能である。
【０００６】
一般に容量素子の高周波における性能の指標となるＱ値は、以下のような式（１）で求められる。
【０００７】
【数１】
【０００８】
Ｃは容量値、ＲＯＮはスイッチ部分で発生するオン抵抗である。なお、以下では、便宜上、互いに並列に接続され、容量とスイッチとが直列に接続された複数の回路ブロックにおける個々の容量を回路に投入する、すなわち、当該容量に直列に接続されたスイッチをオンにすることを、「容量をオンにする」と表現する場合がある。また、以下では乗算を「＊」の記号で表す。
【０００９】
ここで、スイッチＳＷ１からスイッチＳＷｎで発生するオン抵抗が一定であり、容量Ｃ１〜Ｃｎの容量値がそれぞれＣ１＝Ｃ、Ｃ２＝２＊Ｃ、Ｃ３＝２３＊Ｃ、Ｃｎ＝２ｎ−１＊Ｃであると仮定すると、図１１のような可変インピーダンス回路を用いた場合、オンにする容量の値あるいは容量の数によって、端子１０１と端子１０２との間のＱ値は一定にならないという問題がある。また、オンにする容量の数によって、オンするスイッチの数も変わるため、端子１０１と端子１０２との間の容量値を連続的に（正確には単位容量値Ｃづつ順に）変化させた場合でも、端子１０１と端子１０２間のオン抵抗が不連続に変化する（単調に変化しない）という問題がある。それらの様子を図１２に示す。
【００１０】
これらの問題のうち、Ｑ値が一定にならないという問題を解決するものとして、例えば図１３に示されるような可変インピーダンス回路が提案されている（特許文献３参照）。図１３は本願の出願人が特許文献３に記載された図面を判り易く書き直したものである。図１３に示すように、この可変インピーダンス回路１３００は、端子１０１と端子１０２との間のインピーダンスを変化させるための回路であり、端子１０１と端子１０２との間には、４つのスイッチブロックＳＷ１〜ＳＷ４が接続されている。スイッチブロックＳＷ１では１つの容量Ｃａと１つのトランジスタＴＲ１−１とが直列に接続されている。トランジスタＴＲ１−１においては、ソースとドレインとの間に抵抗値Ｒｄのバイアス抵抗が接続され、ゲートに抵抗値Ｒｇのゲート抵抗が接続されている。スイッチブロックＳＷ２では互いに並列に接続された２つの容量Ｃａと互いに並列に接続された２つのトランジスタＴＲ２−１、ＴＲ２−２とが直列に接続されている。２つのトランジスタＴＲ２−１、ＴＲ２−２においては、各々のソースとドレインとの間に共通に抵抗値Ｒｄ／２のバイアス抵抗が接続され、各々のゲートに共通に抵抗値Ｒｇ／２のゲート抵抗が接続されている。スイッチブロックＳＷ３では互いに並列に接続された４つの容量Ｃａと互いに並列に接続された４つのトランジスタＴＲ３−１〜ＴＲ３−４とが直列に接続されている。４つのトランジスタＴＲ３−１〜ＴＲ３−４においては、各々のソースとドレインとの間に共通に抵抗値Ｒｄ／４のバイアス抵抗が接続され、各々のゲートに共通に抵抗値Ｒｇ／４のゲート抵抗が接続されている。スイッチブロックＳＷ４では互いに並列に接続された８つの容量Ｃａと互いに並列に接続された８つのトランジスタＴＲ４−１〜ＴＲ４−８とが直列に接続されている。８つのトランジスタＴＲ４−１〜ＴＲ４−８においては、各々のソースとドレインとの間に共通に抵抗値Ｒｄ／８のバイアス抵抗が接続され、各々のゲートに共通に抵抗値Ｒｇ／８のゲート抵抗が接続されている。そして、各トランジスタのオン抵抗は共にＴＲａである。
【００１１】
このように構成することで、オンにする容量の値、すなわち容量の数を変化させても、端子１０１と端子１０２との間のＱ値を常に一定とすることが可能である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−２１９７５８号公報
【特許文献２】ＵＳ０７２９９０１８公報
【特許文献３】ＷＯ２００９／１０８３９１公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図１３の構成においても、以下に示す問題が発生する。図１３において、オンにする容量の数によって、オンするスイッチの数も変わるため、端子１０１と端子１０２と間のオン抵抗が一定にならないという問題がある。特にビットの変わり目（選択する容量の組合せの変わり目）において、大きくオン抵抗が変化するため、容量値を連続的（単位容量値づつ順に）に変化させて最適点を探すようなシステムの場合、最適な収束点を見つけられないなど致命的な問題を引き起こす。
【００１４】
本発明は上記問題点を解決するためになされたもので、選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供することを目的とする。
【００１５】
また、本発明は、選択する容量の数に関わらずにそのオン抵抗及びそのＱ値のいずれかを一定に保つことができる可変インピーダンス装置を提供することを他の目的とする。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために、本発明のある形態に係る可変インピーダンス装置は、一対の入出力端子と、前記一対の入出力端子間に並列に接続された複数の回路ブロックと、を備え、前記回路ブロックは、前記一対の入出力端子の一方に一端が接続された容量性回路要素と、前記容量性回路要素の他端と前記一対の入出力端子の他方との間に互い並列に接続された前記回路ブロックの数以上の数のスイッチ素子を備えるスイッチ回路と、を備える。
【００１７】
選択された前記容量性回路要素に対応する全ての前記スイッチ回路に渡って、当該選択された前記容量性回路要素の数に関わらずに一定数の前記スイッチ素子をオンさせるよう構成されてもよい。
【００１８】
前記スイッチ回路は、前記回路ブロックの数と同じ数の前記スイッチ素子を備えてもよい。
【００１９】
前記スイッチ回路は、前記回路ブロックの数をｎとした場合に２ｎ−１の前記スイッチ素子を備えてもよい。
【００２０】
前記スイッチ素子がＭＯＳトランジスタであり、当該ＭＯＳトランジスタのゲートに抵抗が接続されていてもよい。
【００２１】
前記スイッチ素子がＭＯＳトランジスタであり、当該ＭＯＳトランジスタのソースとドレインとの間に抵抗が接続されていてもよい。
【００２２】
前記ＭＯＳトランジスタと前記抵抗とを備える回路が多段に接続されていてもよい。
【００２３】
前記ＭＯＳトランジスタがＮＭＯＳトランジスタであってもよい。
【００２４】
前記ＭＯＳトランジスタがＰＭＯＳトランジスタであってもよい。
【００２５】
前記容量性回路要素がＭＩＭ容量素子であってもよい。
【００２６】
前記容量性回路要素がＭＯＭ容量素子であってもよい。
【００２７】
全ての前記スイッチ素子のオン抵抗が実質的に同じであってもよい。
【００２８】
前記複数の回路ブロックにそれぞれ含まれる前記容量性回路要素が、基準容量値に対し小さい順に２ｎ−１（ｎは自然数）倍の容量値をそれぞれ有してもよい。
【００２９】
前記スイッチ素子がＭＯＳトランジスタであり、当該ＭＯＳトランジスタのゲートに第１の抵抗が接続され、且つ当該ＭＯＳトランジスタのソースとドレインとの間に第２の抵抗が接続されており、前記容量性回路要素がＭＩＭ容量素子であり、全ての前記スイッチ素子のオン抵抗が実質的に同じであり、前記複数の回路ブロックにそれぞれ含まれる前記容量性回路要素が、基準容量値に対し小さい順に２ｎ−１（ｎは自然数）倍の容量値をそれぞれ有しており、且つ１チップに形成されていてもよい。
【００３０】
上記のいずれかの可変インピーダンス装置である第１の可変インピーダンス装置と、第２の可変インピーダンス装置とを備え、前記第１の可変インピーダンス装置と前記第２の可変インピーダンス装置とが選択的に使用可能に構成されており、前記第２の可変インピーダンス装置は、一対の入出力端子と前記一対の入出力端子間に並列に接続され複数の回路ブロックとを備え、前記複数の回路ブロックは、それぞれ、前記一対の入出力端子間に直列に接続された１つの容量性回路要素と１つのスイッチ素子とを備え、全ての前記容量性回路要素の容量値が互いに実質的に同じであり、且つ全ての前記スイッチ素子のオン抵抗が互いに実質的に同じであってもよい。
【００３１】
前記可変インピーダンス装置が、ＳＯＩ構造又はＳＯＳ構造の基板上に形成されていてもよい。
【００３２】
また、本発明の他の形態に係る無線システムは、上記のいずれかの可変インピーダンス装置を備える。
【００３３】
直列可変インピーダンス装置として上記のいずれかの可変インピーダンス装置が高周波信号ラインに直列に挿入され、並列可変インピーダンス装置として特定の上記可変インピーダンス装置が高周波信号ラインとグランドとの間に接続され、前記直列可変インピーダンス装置がそのオン抵抗を一定に制御され、前記並列可変インピーダンス装置がそのＱ値を一定に制御されるよう構成されていてもよい。
【発明の効果】
【００３４】
本発明は、選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供できるという効果を奏する。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１に係る可変インピーダンス装置の一構成例を示す等価回路図である。
【図２】図１の可変インピーダンス装置の状態の一例を示す図である。
【図３】図１の可変インピーダンス装置の効果の一例を示す図である。
【図４】本発明の実施の形態１の実施例１に係る可変インピーダンス装置の一構成例を示す回路図である。
【図５】本発明の実施の形態２に係る可変インピーダンス装置の一構成例を示す等価回路図である。
【図６】図５の可変インピーダンス装置の効果の一例を示す図である。
【図７】本発明の実施の形態２の実施例３に係る可変インピーダンス装置の一構成例を示す回路図である。
【図８】本発明の実施の形態３に係る可変インピーダンス装置の一構成例を示す等価回路図である。
【図９】図８の可変インピーダンス装置の状態の一例を示す図である。
【図１０】本発明の実施の形態４に係る無線システムの一構成例を示すブロック図である。
【図１１】従来の可変インピーダンス装置の回路構成を示す回路図である。
【図１２】従来の可変インピーダンス装置の特性の一例を示す図である。
【図１３】従来の可変インピーダンス装置の回路構成を示す回路図である。
【発明を実施するための形態】
【００３６】
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【００３７】
（実施の形態１）
［構成］
図１は本発明の実施の形態１に係る可変インピーダンス装置の一構成例を示す等価回路図である。
【００３８】
図１に示すように、本実施の形態１の可変インピーダンス装置１００は、入出力端子１０１と入出力端子１０２とを備える。入出力端子１０１及び入出力端子１０２は、可変インピーダンス装置１００に対し信号が出入りする部分を意味し、形状的に他の回路要素と区別できることは必要でない。例えば、可変インピーダンス装置１００と他の回路要素との接続点であってもよい。
【００３９】
入出力端子１０１と入出力端子１０２との間には、複数の回路ブロックＢＬ１〜ＢＬ４が互いに並列に接続されている。複数の回路ブロックＢＬ１〜ＢＬ４は、それぞれ、入出力端子１０１に一端が接続された容量性回路要素Ｃ１〜Ｃ４と容量性回路要素Ｃ１〜Ｃ４の他端と入出力端子１０２との間に接続されたスイッチ回路ＳＷ１〜ＳＷ４とを備える。各々のスイッチ回路ＳＷ１〜ＳＷ４は、容量性回路要素Ｃ１〜Ｃ４の他端と入出力端子１０２との間に並列に接続された、複数の回路ブロックＢＬ１〜ＢＬ４の数以上の数のスイッチ素子を備える。
【００４０】
回路ブロックＢＬ１〜ＢＬ４の数は、２以上であれば特に限定されない。スイッチ素子ＳＷ１−１〜ＳＷ４−４の数は、回路ブロックの数以上であれば特に限定されない。但し、選択する容量の数に関わらずにそのオン抵抗を一定に保つ形態（他の形態については実施の形態３で詳しく説明する）であれば、回路ブロックの数と同じ数で十分である。
【００４１】
容量性回路要素Ｃ１〜Ｃ４は、容量を有する回路要素を意味する。本願の明細書及び請求の範囲において、「回路要素」は、単独の回路素子と複数の回路素子を有する回路との双方を含む概念を意味する。容量性回路要素Ｃ１〜Ｃ４は、例えば、単独の容量で構成されてもよく、互いに直列、並列、又は直列且つ並列に接続された複数の容量の合成容量で構成されてもよい。また、容量性回路要素Ｃ１〜Ｃ４は、所定の容量値を有すれば、その形態は正規の容量素子（capacitor)には限定されず、例えば、寄生容量であってもよい。以下では、「容量性回路要素」を、「容量」と略記する場合がある。
【００４２】
容量Ｃ１〜Ｃ４の容量値は任意であり、互いに同じでも異なっていてもよい。但し、容量Ｃ１〜Ｃ４の容量値は、順に大きいことが好ましい。典型的には、容量Ｃ１〜Ｃ４は、基準容量値に対し小さい順に２ｎ−１（ｎは自然数）倍の容量値をそれぞれ有する。以下には、このような、容量Ｃ１〜Ｃ４の容量値がそれぞれＣ１＝Ｃ、Ｃ２＝２＊Ｃ、Ｃ３＝２２＊Ｃ、Ｃ４＝２３＊Ｃである場合を例示する。
【００４３】
スイッチ素子ＳＷ１−１〜ＳＷ４−４は、オン及びオフして自身が介挿された回路を導通及び切断するものであれば特に限定されない。例えば、ＭＯＳトランジスタ、バイポーラトランジスタ等が例示される。本願の明細書及び請求の範囲において、「スイッチ素子(switch element)」は、オン及びオフして自身が介挿された回路を導通及び切断する機能を有する単独の回路素子又は複数の回路素子からなる回路素子群を意味する。
【００４４】
具体的には、回路ブロックＢＬ１では、容量Ｃ１とスイッチ回路ＳＷ１とが直列に接続されている。回路ブロックＢＬ２では、入出力端子１０１と入出力端子１０２の間に、容量Ｃ２とスイッチ回路ＳＷ２とが直列に接続されている。回路ブロックＢＬ３では、入出力端子１０１と入出力端子１０２の間に、容量Ｃ３とスイッチ回路ＳＷ３とが直列に接続されている。回路ブロックＢＬ４では、入出力端子１０１と入出力端子１０２の間に、容量Ｃ３とスイッチ回路ＳＷ４とが直列に接続されている。
【００４５】
スイッチ回路ＳＷ１は、４つのスイッチ素子ＳＷ１−１、ＳＷ１−２、ＳＷ１−３、ＳＷ１−４が互いに並列に接続されて構成されている。スイッチ回路ＳＷ２は、４つのスイッチ素子ＳＷ２−１、ＳＷ２−２、ＳＷ２−３、及びＳＷ２−４が互いに並列に接続されて構成されている。スイッチ回路ＳＷ３は、４つのスイッチ素子ＳＷ３−１、ＳＷ３−２、ＳＷ３−３、及びＳＷ３−４が互いに並列に接続されて構成されている。スイッチ回路ＳＷ４は、４つのスイッチ素子ＳＷ４−１、ＳＷ４−２、ＳＷ４−３、及びＳＷ４−４が互いに並列に接続されて構成されている。
【００４６】
スイッチ素子ＳＷ１−１〜ＳＷ１−４は、それぞれ、制御端子ｂ１−１〜ｂ１−４に入力される制御信号に応じてオン及びオフする。スイッチ素子ＳＷ２−１〜ＳＷ２−４は、それぞれ、制御端子ｂ２−１〜ｂ２−４に入力される制御信号に応じてオン及びオフする。スイッチ素子ＳＷ３−１〜ＳＷ１−４は、それぞれ、制御端子ｂ１−１〜ｂ１−４に入力される制御信号に応じてオン及びオフする。スイッチ素子ＳＷ２−１〜ＳＷ２−４は、それぞれ、制御端子ｂ２−１〜ｂ２−４に入力される制御信号に応じてオン及びオフする。
【００４７】
制御端子ｂ１−１〜ｂ４−４に入力される制御信号は、制御回路（図１には示さず。図１０の制御回路１００５参照）から出力される。
【００４８】
［動作］
以上のように構成された可変インピーダンス装置１００の動作を説明する。
【００４９】
可変インピーダンス装置１００は、選択された容量性回路要素Ｃ１〜Ｃ４に対応する全てのスイッチ回路ＳＷ１〜ＳＷ４に渡って、当該選択された容量性回路要素Ｃ１〜Ｃ４の数に関わらずに一定数のスイッチ素子ＳＷ１−１〜ＳＷ４−４をオンさせるよう構成されている。
【００５０】
以下、これを具体的に説明する。図２は図１の可変インピーダンス装置１００の状態の一例を示す図である。
【００５１】
可変インピーダンス装置１００では、図示されない制御回路が、所望の容量値を実現する容量Ｃ１〜Ｃ４の組合せを選択する。そして、この選択した容量Ｃ１〜Ｃ４の属する回路ブロックＢＬ１〜ＢＬ４のスイッチ回路ＳＷ１〜ＳＷ４の制御端子ｂ１−１〜ｂ４−４に制御信号を出力して、当該スイッチ回路ＳＷ１〜ＳＷ４をオンさせる。スイッチ回路ＳＷ１〜ＳＷ４のオンは、それぞれに属するスイッチ素子ＳＷ１−１〜ＳＷ４−４をオンさせることにより行なう。
【００５２】
ここで、図２に示すように、可変インピーダンス装置１００の４つの状態（動作モード）を考える。まず、入出力端子１０１と入出力端子１０２との間の４つの信号経路のうちの１つの信号経路をオン状態にする、つまり１つの回路ブロックＢＬ１の容量のみをオンにすることを考える。状態１では、容量Ｃ１のみがオン状態である。この時、スイッチ回路ＳＷ１のみがオンしており、他のスイッチ回路ＳＷ２、ＳＷ３、ＳＷ４はオフしている。ここで、スイッチ回路ＳＷ１の４つのスイッチ素子ＳＷ１−１、ＳＷ１−２、ＳＷ１−３、ＳＷ１−４をオンさせる。その結果、オンスイッチ（オンさせるスイッチ素子）の数は４個、オフスイッチ（オフさせるスイッチ素子）の数は１２個となる。
【００５３】
次に、４つの信号経路のうちの２つの信号経路をオン状態にする、つまり２つの回路ブロックＢＬ１、ＢＬ２の容量をオンさせることを考える。状態２では、容量Ｃ１と容量Ｃ２とがオン状態である。この時、スイッチ回路ＳＷ１、ＳＷ２がオンしており、スイッチ回路ＳＷ３、ＳＷ４はオフしている。この時、スイッチ回路ＳＷ１では、２つのスイッチ素子ＳＷ１−１、ＳＷ１−２をオンさせ、スイッチ回路ＳＷ２では、２つのスイッチ素子ＳＷ２−１、ＳＷ２−２をオンさせる。その結果、オンスイッチの合計数は４個、オフスイッチの合計数は１２個となる。
【００５４】
次に、４つの信号経路のうちの３つの信号経路をオン状態にする、つまり３つの回路ブロックＢＬ１、ＢＬ２、ＢＬ３の容量をオンさせることを考える。状態３では、容量Ｃ１と容量Ｃ２と容量Ｃ３とがオン状態である。この時、３つのスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３がオンしており、スイッチ回路ＳＷ４はオフしている。この時、スイッチ回路ＳＷ１では、２つのスイッチ素子ＳＷ１−１、ＳＷ１−２をオンさせ、スイッチ回路ＳＷ２では、１つのスイッチ素子ＳＷ２−１をオンさせ、スイッチ回路ＳＷ３では、１つのスイッチ素子ＳＷ３−１をオンさせる。その結果、オンスイッチの合計数は４個、オフスイッチの合計数は１２個となる。
【００５５】
最後に４つ（全て）の信号経路をオン状態にする、つまり４つの回路ブロックＢＬ１〜ＢＬ４の容量を全てオンさせることを考える。状態４では、容量Ｃ１〜容量Ｃ４がオン状態である。この時、４つのスイッチ回路ＳＷ１〜ＳＷ４の全てがオンしている。この時、スイッチ回路ＳＷ１では、スイッチ素子ＳＷ１−１をオンさせ、スイッチ回路ＳＷ２では、スイッチ素子ＳＷ２−１をオンさせ、スイッチ回路ＳＷ３では、スイッチ素子ＳＷ３−１をオンさせ、スイッチ回路ＳＷ４では、スイッチ素子ＳＷ４−１をオンさせる。その結果、オンスイッチの合計数は４個、オフスイッチの合計数は１２個となる。なお、各スイッチ回路において、定められた数のスイッチ素子をオンさせる場合、どのスイッチ素子をオンさせるかは任意である。
【００５６】
このように可変インピーダンス装置１００を動作させることで、どの容量（Ｃ１〜Ｃ４）を選択した時、及び何個の容量（Ｃ１〜Ｃ４）を選択した時であっても、オンにするスイッチ素子（ＳＷ１−１〜ＳＷ４−４）の数及びオフにするスイッチ素子（ＳＷ１−１〜ＳＷ４−４）の数をそれぞれ常に同じにすることが可能である。その結果、スイッチ素子ＳＷ１−１〜ＳＷ４−４のそれぞれのオン抵抗（１個あたりのオン抵抗）を互いに実質的に等しくすると、可変インピーダンス装置１００の容量を、小さい値から大きい値まで変化させる場合、図３に示すように、可変インピーダンス装置１００のオン抵抗を一定にすることが可能である。これは、どの容量（Ｃ１〜Ｃ４）を選択した時、及び何個の容量（Ｃ１〜Ｃ４）を選択した時にでも、入出力端子１０１と入出力端子１０２との間のオン抵抗を一定にすることが可能であるためである。
【００５７】
また、入出力端子１０１と入出力端子１０２との間のＱ値は式（１）で求められる。そして、ここでは、容量Ｃ１〜Ｃ４の容量値がそれぞれＣ１＝Ｃ、Ｃ２＝２＊Ｃ、Ｃ３＝２２＊Ｃ、Ｃ４＝２３＊Ｃである。このため、可変インピーダンス装置１００の容量値（入出力端子１０１と入出力端子１０２との間の容量値）を、容量Ｃ１〜Ｃ４を最下位の桁からその上位３桁までの各ビットに割り当てるようにして設定すると、可変インピーダンス装置１００の容量値は、図３に示すように、容量の設定（２進数的なビットの選択）に対して、連続的に（正確には単位容量値Ｃづつ順に）直線的に変化する。そうすると、可変インピーダンス装置１００の容量値をこのように小さい値から大きい値まで変化させる場合、可変インピーダンス装置１００のＱ値は、図３に示すように単調に減少する特性を示す。
【００５８】
一般に、可変インピーダンス装置１００の典型的用途である高周波整合回路においては、容量値の小さい領域ほど頻繁に使用するため、頻繁に使用する容量の小さい領域で高いＱ値が得られることは都合がよい。
【００５９】
＜従来例との比較＞
本実施の形態１の可変インピーダンス装置１００は、特許文献１〜特許文献３に開示された従来の可変インピーダンス装置と比較すると、以下のような優位性を有する。
【００６０】
すなわち、図１１に示す従来技術では、オンにする容量の数によって、オンさせるスイッチ素子の数が変わるため、端子１０１と端子１０２との間のオン抵抗は一定の値とならず、端子１０１と端子１０２間のインピーダンスを動的に連続的に変化させた時に誤動作を引き起こす可能性があった。また、図１３に示す従来技術では、これと同様に、端子１０１と端子１０２との間のオン抵抗は一定の値とならず、端子１０１と端子１０２間のインピーダンスを動的に連続的に変化させた時に誤動作を引き起こす可能性があった。一方、本実施の形態１の可変インピーダンス装置１００では、どの容量を選択した時、何個の容量を選択した時にでも、端子間のオン抵抗を一定に保つことができる、つまり端子間の通過損失を一定に保つことができるため、端子１０１と端子１０２間のインピーダンスを動的に連続的に変化させた場合でも、前後のデバイスに影響を与えることなく可変インピーダンス装置部分の特性のみを変化させて、最適なインピーダンス値に調整することが可能となる。このため、無線品質の向上及び操作性の向上を図ることができる。
【００６１】
次に、本実施の形態１の実施例を説明する。なお、以下では、便宜上、全ての実施の形態の実施例に通し番号を付す。
【００６２】
＜実施例１＞
本実施の形態１の実施例１を説明する。本実施例１は、図１のスイッチ回路ＳＷ１〜ＳＷ４を実現する構成例を示す。
【００６３】
図４は本実施の形態１の実施例に係る可変インピーダンス装置の一構成例を示す回路図である。以下では、回路ブロックＢＬ１〜ＢＬ４の数が４つである場合を例示しているが、回路ブロックの数は任意である。
【００６４】
本実施例１では、可変インピーダンス装置４００のスイッチ回路ＳＷ１〜ＳＷ４がＳＯＳ(Silicon On Sapphire)構造又はＳＯＩ(Silicon On Insulator)構造の半導体基板上に形成されている。なお、以下ではＮチャンネル型ＭＯＳＦＥＴ(N-channel Metal-Oxide Semiconductor Field Effect Transistor)をＮＭＯＳＦＥＴと略記する。
【００６５】
スイッチ回路ＳＷ１では、スイッチ素子ＳＷ１−１がＮＭＯＳＦＥＴであるトランジスタＴＲ１−１で構成されている。トランジスタＴＲ１−１のドレインとソースとの間には抵抗Ｒ１−１１が接続され、トランジスタＴＲ１−１のゲートと制御端子ｂ１−１との間には抵抗Ｒ１−１が接続されている。スイッチ素子ＳＷ１−２がＮＭＯＳＦＥＴであるトランジスタＴＲ１−２で構成されている。トランジスタＴＲ１−２のドレインとソースとの間には抵抗Ｒ１−１２が接続され、トランジスタＴＲ１−１のゲートと制御端子ｂ１−２との間には抵抗Ｒ１−２が接続されている。スイッチ素子ＳＷ１−３がＮＭＯＳＦＥＴであるトランジスタＴＲ１−３で構成されている。トランジスタＴＲ１−３のドレインとソースとの間には抵抗Ｒ１−１３が接続され、トランジスタＴＲ１−３のゲートと制御端子ｂ１−３との間には抵抗Ｒ１−３が接続されている。スイッチ素子ＳＷ１−４がＮＭＯＳＦＥＴであるトランジスタＴＲ１−４で構成されている。トランジスタＴＲ１−４のドレインとソースとの間には抵抗Ｒ１−１４が接続され、トランジスタＴＲ１−４のゲートと制御端子ｂ１−４との間には抵抗Ｒ１−４が接続されている。
【００６６】
スイッチ回路ＳＷ２では、スイッチ素子ＳＷ２−１がＮＭＯＳＦＥＴであるトランジスタＴＲ２−１で構成されている。トランジスタＴＲ２−１のドレインとソースとの間には抵抗Ｒ２−１１が接続され、トランジスタＴＲ２−１のゲートと制御端子ｂ２−１との間には抵抗Ｒ２−１が接続されている。スイッチ素子ＳＷ２−２がＮＭＯＳＦＥＴであるトランジスタＴＲ２−２で構成されている。トランジスタＴＲ２−２のドレインとソースとの間には抵抗Ｒ２−１２が接続され、トランジスタＴＲ２−１のゲートと制御端子ｂ２−２との間には抵抗Ｒ２−２が接続されている。スイッチ素子ＳＷ２−３がＮＭＯＳＦＥＴであるトランジスタＴＲ２−３で構成されている。トランジスタＴＲ２−３のドレインとソースとの間には抵抗Ｒ２−１３が接続され、トランジスタＴＲ２−３のゲートと制御端子ｂ２−３との間には抵抗Ｒ２−３が接続されている。スイッチ素子ＳＷ２−４がＮＭＯＳＦＥＴであるトランジスタＴＲ２−４で構成されている。トランジスタＴＲ２−４のドレインとソースとの間には抵抗Ｒ２−１４が接続され、トランジスタＴＲ２−４のゲートと制御端子ｂ２−４との間には抵抗Ｒ２−４が接続されている。
【００６７】
スイッチ回路ＳＷ３では、スイッチ素子ＳＷ３−１がＮＭＯＳＦＥＴであるトランジスタＴＲ３−１で構成されている。トランジスタＴＲ３−１のドレインとソースとの間には抵抗Ｒ３−１１が接続され、トランジスタＴＲ３−１のゲートと制御端子ｂ３−１との間には抵抗Ｒ３−１が接続されている。スイッチ素子ＳＷ３−２がＮＭＯＳＦＥＴであるトランジスタＴＲ３−２で構成されている。トランジスタＴＲ３−２のドレインとソースとの間には抵抗Ｒ３−１２が接続され、トランジスタＴＲ３−１のゲートと制御端子ｂ３−２との間には抵抗Ｒ３−２が接続されている。スイッチ素子ＳＷ３−３がＮＭＯＳＦＥＴであるトランジスタＴＲ３−３で構成されている。トランジスタＴＲ３−３のドレインとソースとの間には抵抗Ｒ３−１３が接続され、トランジスタＴＲ３−３のゲートと制御端子ｂ３−３との間には抵抗Ｒ３−３が接続されている。スイッチ素子ＳＷ３−４がＮＭＯＳＦＥＴであるトランジスタＴＲ３−４で構成されている。トランジスタＴＲ３−４のドレインとソースとの間には抵抗Ｒ３−１４が接続され、トランジスタＴＲ３−４のゲートと制御端子ｂ３−４との間には抵抗Ｒ３−４が接続されている。
【００６８】
スイッチ回路ＳＷ４では、スイッチ素子ＳＷ４−１がＮＭＯＳＦＥＴであるトランジスタＴＲ４−１で構成されている。トランジスタＴＲ４−１のドレインとソースとの間には抵抗Ｒ４−１１が接続され、トランジスタＴＲ４−１のゲートと制御端子ｂ４−１との間には抵抗Ｒ４−１が接続されている。スイッチ素子ＳＷ４−２がＮＭＯＳＦＥＴであるトランジスタＴＲ４−２で構成されている。トランジスタＴＲ４−２のドレインとソースとの間には抵抗Ｒ４−１２が接続され、トランジスタＴＲ４−１のゲートと制御端子ｂ４−２との間には抵抗Ｒ４−２が接続されている。スイッチ素子ＳＷ４−３がＮＭＯＳＦＥＴであるトランジスタＴＲ４−３で構成されている。トランジスタＴＲ４−３のドレインとソースとの間には抵抗Ｒ４−１３が接続され、トランジスタＴＲ４−３のゲートと制御端子ｂ４−３との間には抵抗Ｒ４−３が接続されている。スイッチ素子ＳＷ４−４がＮＭＯＳＦＥＴであるトランジスタＴＲ４−４で構成されている。トランジスタＴＲ４−４のドレインとソースとの間には抵抗Ｒ４−１４が接続され、トランジスタＴＲ４−４のゲートと制御端子ｂ４−４との間には抵抗Ｒ４−４が接続されている。
【００６９】
トランジスタＴＲ１−１〜ＴＲ４−４のサイズは互いに同じである。抵抗Ｒ１−１１〜Ｒ４−１４は、その流れる電流が無視し得る程度に、トランジスタＴＲ１−１〜ＴＲ４−４のオン抵抗に比べて十分大きい抵抗値を有する。抵抗Ｒ１−１１〜Ｒ４−１４は、全て実質的に同じ抵抗値を有する。抵抗Ｒ１−１〜Ｒ４−４は、互いに実質的に同じ抵抗値を有する。これにより、トランジスタＴＲ１−１〜ＴＲ４−４のオン抵抗は、全て実質的に同じになる。抵抗Ｒ１−１１〜Ｒ４−１４、Ｒ１−１〜Ｒ４−４は、例えば、ポリシリコン抵抗、もしくは拡散抵抗で構成される。
【００７０】
容量Ｃ１〜Ｃ４は、いずれも、ＭＩＭ容量(Metal-Insulator-Metal Capacitor)もしくはＭＯＭ容量(Metal-Oxide-Metal Capacitor)である容量性回路要素ＣＭＩＭで構成されている。容量Ｃ１〜Ｃ４の容量値は、それぞれ、Ｃ１＝Ｃ、Ｃ２＝２＊Ｃ、Ｃ３＝２２＊Ｃ、Ｃ４＝２３＊Ｃである。
【００７１】
次に以上のように構成された可変インピーダンス装置４００の動作を説明する。
【００７２】
トランジスタＴＲ１−１〜ＴＲ４−４は、それぞれ、制御端子ｂ１−１〜ｂ４−４にLowレベルの制御信号が入力されるとオフし、制御端子ｂ１−１〜ｂ４−４にHighレベルの制御信号が入力されるとオンする。これにより、スイッチ回路ＳＷ１〜ＳＷ４では、それぞれ、制御端子ｂ１−１〜ｂ４−４に入力される制御信号に応じてスイッチ素子ＳＷ１−１〜ＳＷ４−４がオン及びオフする。従って、上述のように、選択された容量Ｃ１〜Ｃ４の属する回路ブロックＢＬ１〜ＢＬ４のスイッチ回路ＳＷ１〜ＳＷ４をオンさせて所望の容量値を実現することができる。その際、上述の効果を得ることができる。
【００７３】
＜実施例２＞
本実施の形態１の実施例２は、実施例１と比較すると、トランジスタＴＲ１−１〜ＴＲ４−４をＮＭＯＳＦＥＴではなく、Ｐチャンネル型ＭＯＳＦＥＴで構成した点が異なり、その他は実施例１と同様である。なお、以下ではＰチャンネル型ＭＯＳＦＥＴをＰＭＯＳＦＥＴと略記する。ＰＭＯＳＦＥＴで構成されたトランジスタＴＲ１−１〜ＴＲ４−４は、それぞれ、制御端子ｂ１−１〜ｂ４−４にHighレベルの制御信号が入力されるとオフし、制御端子ｂ１−１〜ｂ４−４にLowレベルの制御信号が入力されるとオンする。これにより、実施例１と同様の効果が得られる。
【００７４】
（実施の形態２）
本発明の実施の形態２は、選択する容量の数に関わらずにそのＱ値を一定に保つ形態を例示するものである。
【００７５】
図５は本実施の形態２に係る可変インピーダンス装置の一構成例を示す等価回路図である。図５に示すよう、本実施の形態２の可変インピーダンス装置５００は、入出力端子１０１と入出力端子１０２とを備える。入出力端子１０１と入出力端子１０２との間には、複数の回路ブロックが互いに並列に接続されている。回路ブロックの数は、２以上であれば特に限定されない。以下には回路ブロックの数が１５である場合を例示する。
【００７６】
複数の回路ブロックは、それぞれ、入出力端子１０１に一端が接続された容量（容量性回路要素）Ｃ１〜Ｃ１５と容量Ｃ１〜Ｃ１５の他端と入出力端子１０２との間に接続されたスイッチ素子ＳＷ１〜ＳＷ１５とを備える。
【００７７】
容量Ｃ１〜Ｃ１５は、全て実質的に同じ容量値Ｃｘを有し、スイッチ素子ＳＷ０−１〜ＳＷ０−１５は、全て実質的に同じスイッチ１個当たりのオン抵抗ＲＳＷを有する。
【００７８】
スイッチ素子ＳＷ０−１〜ＳＷ０−１５は、それぞれ、制御端子ｂ１〜ｂ１５に制御回路（図１０の制御回路１００５参照）から入力される制御信号によりオン及びオフされる。
【００７９】
以上の構成によれば、容量Ｃ１のみオンした時の可変インピーダンス装置５００のオン抵抗（入出力端子１０１と入出力端子１０２との間のオン抵抗）はＲＳＷとなり、Ｑ値は、（１）式よりＱ＝１／（ω＊Ｃｘ＊ＲＳＷ）となる。
【００８０】
容量Ｃ１と容量Ｃ２とがオンした時、当該オン抵抗はＲＳＷ／２となり、Ｑ値はＱ＝１／（ω＊２＊Ｃｘ＊ＲＳＷ／２）＝１／（ω＊Ｃｘ＊ＲＳＷ）となる。
【００８１】
Ｎ個の容量がオンした時、可変インピーダンス装置５００のオン抵抗はＲＳＷ／Ｎとなり、Ｑ値はＱ＝１／（ω＊Ｎ＊Ｃｘ＊ＲＳＷ／Ｎ）＝１／（ω＊Ｃｘ＊ＲＳＷ）となる。
【００８２】
従って、本実施の形態２の可変インピーダンス装置５００では、どの容量を選択した時、何個の容量を選択した時にでも、Ｑ値を一定に保つことができる。
これを図に表すと、図６に示すような特性になる。すなわち、可変インピーダンス装置５００の容量値は、図６に示すように、容量の設定に対して、連続的に（正確には単位容量値Ｃづつ順に）直線的に変化する。そうすると、可変インピーダンス装置５００の容量値をこのように小さい値から大きい値まで変化させる場合、可変インピーダンス装置５００のオン抵抗は、図６に示すように単調に減少する特性を示す。
【００８３】
＜使用態様＞
本実施の形態２の可変インピーダンス装置５００は、例えば、実施の形態１の可変インピーダンス装置１００に代えて用いられる。また、可変インピーダンス装置５００は、例えば、高周波回路に、実施の形態１の可変インピーダンス装置１００と並列に組み込まれ、可変インピーダンス装置５００と可変インピーダンス装置１００とが選択的に当該高周波回路に接続（投入）されるよう構成されてもよい。
【００８４】
＜従来例との比較＞
本実施の形態２の可変インピーダンス装置５００は、特許文献１〜特許文献３に開示された従来の可変インピーダンス装置と比較すると、以下のような優位性を有する。すなわち、図１１に示す従来技術では、オンにする容量の値によって、端子１０１と端子１０２との間のオン抵抗もＱ値も一定にならず、また単調にも変化しない。また、図１３に示す従来技術では、オンにする容量の数を連続的（正確には単位容量値Ｃづつ順に）に変化させたとき、ビットの切り替わり点などでばらつきなどによって端子１０１と端子１０２との間のオン抵抗が単調に変化せず、出力のインピーダンスを常時検波して整合を合わせこむシステムでは誤動作を引き起こす可能性があった。
【００８５】
一方、本実施の形態２の可変インピーダンス装置５００では、どの容量を選択した時、何個の容量を選択した時にでも、端子間のＱ値を一定に保ち、オン抵抗を単調に変化させることができる。このため、無線品質の向上及び操作性の向上を図ることができる。
【００８６】
＜実施例３＞
本実施の形態２の実施例３を説明する。本実施例３は、図５のスイッチ素子ＳＷ０−１〜ＳＷ０−１５を実現する構成例を示す。
【００８７】
図７は本実施の形態２の実施例３に係る可変インピーダンス装置の一構成例を示す回路図である。以下では、回路ブロックの数が１５である場合を例示しているが、回路ブロックの数は任意である。
【００８８】
本実施例３では、可変インピーダンス装置７００のスイッチ素子ＳＷ０−１〜ＳＷ０−１５がＳＯＳ構造又はＳＯＩ構造の半導体基板上に形成されている。スイッチ素子ＳＷ０−１〜ＳＷ０−１５は、それぞれ、ＮＭＯＳＦＥＴであるトランジスタＴＲ１〜ＴＲ１５で構成されている。トランジスタＴＲ１〜ＴＲ１５のドレインとソースとの間には、それぞれ、抵抗Ｒｄ１〜Ｒｄ１５が接続され、トランジスタＴＲ１〜ＴＲ１５のゲートと各々に対応する制御端子ｂ１〜ｂ１５との間には、それぞれ、抵抗Ｒｇ１〜Ｒｇ１５が接続されている。
【００８９】
トランジスタＴＲ１〜ＴＲ１５のサイズは互いに同じである。抵抗Ｒｄ１〜Ｒｄ１５は、その流れる電流が無視し得る程度に、トランジスタＴＲ１〜ＴＲ１５のオン抵抗に比べて十分大きい抵抗値を有する。抵抗Ｒｄ１〜Ｒｄ１５は、全て実質的に同じ抵抗値を有する。抵抗Ｒｇ１〜Ｒｇ１５は、互いに実質的に同じ抵抗値を有する。これにより、トランジスタＴＲ１〜ＴＲ１５のオン抵抗は、全て実質的に同じになる。抵抗Ｒｄ１〜Ｒｄ１５、Ｒｇ１〜Ｒｇ１５は、例えば、ポリシリコン抵抗、もしくは拡散抵抗で構成される。
【００９０】
容量Ｃ１〜Ｃ１５は、いずれも、ＭＩＭ容量もしくはＭＯＭ容量である容量性回路要素ＣＭＩＭで構成されている。容量Ｃ１〜Ｃ１５を構成する容量性回路要素ＣＭＩＭは、例えば、全て同じ容量値０．１ｐＦを有する。
【００９１】
次に以上のように構成された可変インピーダンス装置７００の動作を説明する。
【００９２】
トランジスタＴＲ１〜ＴＲ１５は、それぞれ、制御端子ｂ１〜ｂ１５にLowレベルの制御信号が入力されるとオフし、制御端子ｂ１〜ｂ１５にHighレベルの制御信号が入力されるとオンする。これにより、制御端子ｂ１〜ｂ１５に入力される制御信号に応じてスイッチ素子ＳＷ０−１〜ＳＷ０−１５がオン及びオフする。従って、上述のように、選択された容量Ｃ１〜Ｃ１５の属する回路のスイッチ素子ＳＷ０−１〜ＳＷ０−１５をオンさせて所望の容量値を実現することができる。その際、上述の効果を得ることができる。
【００９３】
＜実施例４＞
本実施の形態２の実施例４は、実施例３と比較すると、トランジスタＴＲ１〜ＴＲ１５をＮＭＯＳＦＥＴではなく、ＰＭＯＳＦＥＴで構成した点が異なり、その他は実施例３と同様である。ＰＭＯＳＦＥＴで構成されたトランジスタＴＲ１〜ＴＲ１５は、それぞれ、制御端子ｂ１〜ｂ１５にHighレベルの制御信号が入力されるとオフし、制御端子ｂ１〜ｂ１５にLowレベルの制御信号が入力されるとオンする。これにより、実施例３と同様の効果が得られる。
【００９４】
（実施の形態３）
本発明の実施の形態３は、選択する容量の数に関わらずにそのオン抵抗又はそのＱ値を一定に保つ形態を例示するものである。
【００９５】
［構成］
図８は本実施の形態３に係る可変インピーダンス装置の一構成例を示す等価回路図である。図８に示すよう、本実施の形態３の可変インピーダンス装置８００は、回路ブロックの数をｎとした場合にスイッチ回路が２ｎ−１以上のスイッチ素子を備える点で実施の形態１の可変インピーダンス装置１００と異なり、その他の点は実施の形態１の可変インピーダンス装置１００と同様である。
【００９６】
各スイッチ回路が備えるスイッチ素子の数は、２ｎ−１以上であれば特に限定されない。但し、選択する容量の数に関わらずにそのオン抵抗又はそのＱ値を一定に保つよう構成するためには、２ｎ−１で十分である。以下には、回路ブロックＢＬ１〜ＢＬ４の数が４であり、４つのスイッチ回路ＳＷ１〜ＳＷ４がそれぞれ備えるスイッチ素子の数が２４−１＝２３＝８である場合を例示する。
【００９７】
容量Ｃ１〜Ｃ４の容量値は、それぞれＣ１＝Ｃ、Ｃ２＝２＊Ｃ、Ｃ３＝２２＊Ｃ、Ｃ４＝２３＊Ｃである。
具体的には、スイッチ回路ＳＷ１は、８つのスイッチ素子ＳＷ１−１〜ＳＷ１−８を備える。スイッチ素子ＳＷ１−１〜ＳＷ１−８は、それぞれ、制御端子ｂ１−１〜ｂ１−８入力される制御信号によりオン及びオフされる。
【００９８】
スイッチ回路ＳＷ２は、８つのスイッチ素子ＳＷ２−１〜ＳＷ２−８を備える。スイッチ素子ＳＷ２−１〜ＳＷ２−８は、それぞれ、制御端子ｂ２−１〜ｂ２−８入力される制御信号によりオン及びオフされる。
【００９９】
スイッチ回路ＳＷ３は、８つのスイッチ素子ＳＷ３−１〜ＳＷ３−８を備える。スイッチ素子ＳＷ３−１〜ＳＷ３−８は、それぞれ、制御端子ｂ３−１〜ｂ３−８入力される制御信号によりオン及びオフされる。
【０１００】
スイッチ回路ＳＷ４は、８つのスイッチ素子ＳＷ４−１〜ＳＷ４−８を備える。スイッチ素子ＳＷ４−１〜ＳＷ４−８は、それぞれ、制御端子ｂ４−１〜ｂ４−８入力される制御信号によりオン及びオフされる。
【０１０１】
［動作］
以上のように構成された可変インピーダンス装置８００の動作を説明する。ここでは、図９に示すように、オン抵抗を一定にしたい時の４つの状態とＱ値を一定にしたい時の４つの状態との計８つの状態を考える。
【０１０２】
＜オン抵抗一定動作＞
まず、オン抵抗を一定にしたい時を考える。まず、入出力端子１０１と入出力端子１０２との間の４つの信号経路のうちの１つの信号経路をオン状態にする、つまり１つの回路ブロックＢＬ１の容量のみをオンにすることを考える。状態１では、容量Ｃ１のみがオン状態である。この時、スイッチ回路ＳＷ１のみがオンしており、他のスイッチ回路ＳＷ２、ＳＷ３、ＳＷ４はオフしている。ここで、スイッチ回路ＳＷ１の８つのスイッチ素子ＳＷ１−１〜ＳＷ１−８をオンさせる。その結果、オンスイッチ（オンさせるスイッチ素子）の数は８個、オフスイッチ（オフさせるスイッチ素子）の数は２４個となる。
【０１０３】
次に、４つの信号経路のうちの２つの信号経路をオン状態にする、つまり２つの回路ブロックＢＬ１、ＢＬ２の容量をオンさせることを考える。状態２では、容量Ｃ１と容量Ｃ２とがオン状態である。この時、スイッチ回路ＳＷ１、ＳＷ２がオンしており、スイッチ回路ＳＷ３、ＳＷ４はオフしている。この時、スイッチ回路ＳＷ１では、４つのスイッチ素子ＳＷ１−１〜ＳＷ１−４をオンさせ、スイッチ回路ＳＷ２では、４つのスイッチ素子ＳＷ２−１〜、ＳＷ２−４をオンさせる。その結果、オンスイッチの合計数は８個、オフスイッチの合計数は２４個となる。
【０１０４】
次に、４つの信号経路のうちの３つの信号経路をオン状態にする、つまり３つの回路ブロックＢＬ１、ＢＬ２、ＢＬ３の容量をオンさせることを考える。状態３では、容量Ｃ１と容量Ｃ２と容量Ｃ３とがオン状態である。この時、３つのスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３がオンしており、スイッチ回路ＳＷ４はオフしている。この時、スイッチ回路ＳＷ１では、４つのスイッチ素子ＳＷ１−１〜ＳＷ１−４をオンさせ、スイッチ回路ＳＷ２では、２つのスイッチ素子ＳＷ２−１、ＳＷ２−２をオンさせ、スイッチ回路ＳＷ３では、２つのスイッチ素子ＳＷ３−１、ＳＷ３−２をオンさせる。その結果、オンスイッチの合計数は８個、オフスイッチの合計数は２４個となる。
【０１０５】
最後に４つ（全て）の信号経路をオン状態にする、つまり４つの回路ブロックＢＬ１〜ＢＬ４の容量を全てオンさせることを考える。状態４では、容量Ｃ１〜容量Ｃ４がオン状態である。この時、４つのスイッチ回路ＳＷ１〜ＳＷ４の全てがオンしている。この時、スイッチ回路ＳＷ１では、２つのスイッチ素子ＳＷ１−１、ＳＷ１−２をオンさせ、スイッチ回路ＳＷ２では、２つのスイッチ素子ＳＷ２−１、ＳＷ２−２をオンさせ、スイッチ回路ＳＷ３では、２つのスイッチ素子ＳＷ３−１、ＳＷ３−２をオンさせ、スイッチ回路ＳＷ４では、２つのスイッチ素子ＳＷ４−１、ＳＷ４−２をオンさせる。その結果、オンスイッチの合計数は８個、オフスイッチの合計数は２４個となる。なお、各スイッチ回路において、定められた数のスイッチ素子をオンさせる場合、どのスイッチ素子をオンさせるかは任意である。また、オンさせるスイッチ素子の合計数は、８個には限られず、回路ブロックの数以上（ここでは４〜８）であればよい。
【０１０６】
このように構成することで、どの容量を選択した時、何個の容量を選択した時にでも、オンにするスイッチの数、オフにするスイッチの数をそれぞれ常に等しくすることが可能である。その結果、容量を小さい値から大きい値まで変化させる場合、オン抵抗を一定にすることが可能である。
【０１０７】
＜Ｑ値一定動作＞
次にＱ値を一定にしたい時を考える。まず、入出力端子１０１と入出力端子１０２との間の４つの信号経路のうちの１つの信号経路をオン状態にする、つまり１つの回路ブロックＢＬ１の容量のみをオンにすることを考える。状態５では、容量Ｃ１のみがオン状態である。この時、スイッチ回路ＳＷ１のみがオンしており、スイッチ回路ＳＷ２、ＳＷ３、ＳＷ４はオフしている。この場合、スイッチ素子ＳＷ１−１〜ＳＷ４−８のスイッチ素子１個当たりのオン抵抗をＲＳＷとすると、Ｑ値は、Ｑ＝１／（ω＊Ｃ＊ＲＳＷ）となる。
【０１０８】
次に、４つの信号経路のうちの２つの信号経路をオン状態にする、つまり２つの回路ブロックＢＬ１，ＢＬ２の容量をオンさせることを考える。状態６では、容量Ｃ１と容量Ｃ２とがオン状態である。この時、スイッチ回路ＳＷ１、ＳＷ２がオンであり、スイッチ回路ＳＷ３、ＳＷ４はオフ状態である。この時、スイッチ回路ＳＷ１では、１つのスイッチ素子ＳＷ１−１をオンさせ、スイッチ回路ＳＷ２では、２つのスイッチ素子ＳＷ２−１、ＳＷ２−２をオンさせる。その結果、Ｑ値は、Ｑ＝１／（ω＊２＊Ｃ１＊ＲＳＷ／２）＝１／（ω＊Ｃ１＊ＲＳＷ）となる。
【０１０９】
次に、４つの信号経路うちの３つの信号経路をオン状態にする、つまり３つの回路ブロックＢＬ１〜ＢＬ３の容量をオンさせることを考える。状態７では、容量Ｃ１と容量Ｃ２と容量Ｃ３とがオン状態である。この時、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３がオンしており、スイッチ回路ＳＷ４はオフしている。この時、スイッチ回路ＳＷ１では、１つのスイッチ素子ＳＷ１−１をオンさせ、スイッチ回路ＳＷ２では、２つのスイッチ素子ＳＷ２−１、ＳＷ２−２をオンさせ、スイッチ回路ＳＷ３では、４つのスイッチ素子ＳＷ３−１、ＳＷ３−２、ＳＷ３−３、ＳＷ３−４をオンさせる。その結果、Ｑ値は、１／（ω＊４＊Ｃ１＊ＲＳＷ／４）＝１／（ω＊Ｃ１＊ＲＳＷ）となる。最後に４つ（全て）の信号経路をオン状態にする、つまり４つの回路ブロックＢＬ１〜ＢＬ４の容量を全てオンさせることを考える。状態８では、容量Ｃ１と容量Ｃ２と容量Ｃ３と容量Ｃ４とがオン状態である。この時、４つのスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の全てがオンしている。この時、スイッチ回路ＳＷ１では、１つのスイッチ素子ＳＷ１−１をオンさせ、スイッチ回路ＳＷ２では、２つのスイッチ素子ＳＷ２−１、ＳＷ２−２をオンさせ、スイッチ回路ＳＷ３では、４つのスイッチ素子ＳＷ３−１、ＳＷ３−２、ＳＷ３−３、ＳＷ３−４をオンさせ、スイッチ回路ＳＷ４では、８つのスイッチ素子ＳＷ３−１〜ＳＷ３−８をオンさせる。その結果、Ｑ値は、１／（ω＊８＊Ｃ１＊ＲＳＷ／８）＝１／（ω＊Ｃ１＊ＲＳＷ）となる。
【０１１０】
このように構成することで、どの容量を選択した時、何個の容量を選択した時にでも、Ｑ値を一定にすることが可能である。
【０１１１】
このように、本実施の形態３の可変インピーダンス装置８００を用いることで、オン抵抗を一定にすることとＱ値を一定にすることのいずれかを回路構成を変えずに制御方法を変えるだけで選択可能である。このため、同じデバイスを用いてシステム要件に合う方法で使うことも可能であり、また動的にオン抵抗一定制御とＱ値一定制御とを切り替えることも可能である。その結果、無線品質の向上及び操作性の向上を図ることができる。
【０１１２】
実施の形態３では、例えば図９に示すようにあるオン・オフのスイッチの組み合わせのみ示したが、オン抵抗を一定にする組み合わせ、Ｑ値を一定にする組み合わせはこの場合に限らない。
【０１１３】
なお、本実施の形態の可変インピーダンス装置８００のスイッチ回路の実現方法は、実施の形態１の実施例１及び実施例２と同様であるので、その説明を省略する。
【０１１４】
（実施の形態４）
本発明の実施の形態４は、実施の形態１〜実施の形態３の可変インピーダンス装置の無線システムへの適用例を示すものである。
【０１１５】
図１０は本実施の形態４に係る無線システムの一構成例を示すブロック図である。図１０に示すよう、本実施の形態４の無線システム可変インピーダンス装置は、例えば、アンテナ１００３と、高周波デバイス１００４と、アンテナ１００３と高周波デバイス１００４との間に接続された第１の可変インピーダンス装置１００１と、可変インピーダンス装置１００１と高周波デバイス１００４との接続点とグラウンド１００６のとの間に接続された第２の可変インピーダンス装置１００２と、制御回路１００５とを備える。
【０１１６】
第１の可変インピーダンス装置１００１は、上述の実施の形態１〜実施形態３の可変インピーダンス装置１００、４００、５００、７００、８００のいずれかで構成され、制御端子ｂａａ〜ｂｘｘを備える。第２の可変インピーダンス装置１００２は、上述の実施の形態１〜実施形態３の可変インピーダンス装置１００、４００、５００、７００、８００のいずれかで構成され、制御端子ｂｃｃ〜ｂｙｙを備える。
【０１１７】
制御回路１００５は、第１の可変インピーダンス装置１００１の制御端子ｂａａ〜ｂｘｘにそれぞれ制御信号を適宜出力して、第１の可変インピーダンス装置１００１の容量Ｃ１〜Ｃ４等を選択し、当該第１の可変インピーダンス装置１００１の容量値（インピーダンス）を所望の値に制御する。また、制御回路１００５は、第２の可変インピーダンス装置１００２の制御端子ｂｃｃ〜ｂｙｙにそれぞれ制御信号を適宜出力して、第２の可変インピーダンス装置１００２の容量Ｃ１〜Ｃ４等を選択し、当該第２の可変インピーダンス装置１００２の容量値（インピーダンス）を所望の値に制御する。
【０１１８】
このように２種類の可変インピーダンス装置を組み合わせることで、より広帯域なインピーダンス変化が可能となる。また、オン抵抗が一定、もしくはＱ値が一定のデバイスを最適に組み合わせることで、最も品質のよい整合回路を構成することが可能となる。一般に、高周波信号ラインに対して直列に挿入される第１の可変インピーダンス装置１００１にはオン抵抗一定の可変インピーダンス装置が用いられ、高周波信号ラインに対して並列に挿入される第２の可変インピーダンス装置１００２にはＱ値が一定の可変インピーダンス装置が用いられる。
【０１１９】
なお、第２の可変インピーダンス装置１００２は、可変インピーダンス装置１００１とアンテナ１００３との接続点とグラウンド１００６との間に接続しても構わない。また、上記の構成に加えて、第３の可変インピーダンス装置を、可変インピーダンス装置１００１とアンテナ１００３との接続点とグラウンド１００６との間に接続しても構わない。
【０１２０】
（その他の実施の形態）
なお、実施の形態１〜３（実施例１〜４を含む）では、入出力端子１０１と入出力端子１０２との間には、全て容量とスイッチ回路（スイッチ素子）が直列に接続されている構成を示したが、入出力端子１０１と入出力端子１０２との間に容量のみ、もしくはスイッチ回路（スイッチ素子）のみが接続された回路ブロックがあってもよい。但し、この場合、そのような回路ブロックの数は、スイッチ回路ＳＷ１〜ＳＷｎのそれぞれにおけるスイッチ素子の数を規定する回路ブロックの数には算入されない。
【０１２１】
また、実施例１〜４では、スイッチ素子が１段のＭＯＳトランジスタで構成される場合を例示したが、スイッチ素子は、これには限定さず、例えば、直列に接続された多段のＭＯＳトランジスタで構成されてもよい。そのように構成することにより、アイソレーション特性の向上、耐圧の向上等を図ることができる。
【０１２２】
また、実施例１〜４では、スイッチ素子を構成するＭＯＳトランジスタのソースとドレインとの間には抵抗を接続したが、この抵抗を省略してもよい。
【０１２３】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【０１２４】
本発明の可変インピーダンス装置は、携帯電話などの無線通信機器の高周波回路等の用途に有用である。
【０１２５】
本発明の無線システムは、複数の周波数帯域や複数の通信システムを実現する、又は動的にインピーダンスを変化させる無線システム等として有用である。
【符号の説明】
【０１２６】
１ スイッチ回路ＳＷ
２ スイッチ回路ＳＷ
３ スイッチ回路ＳＷ
４ スイッチ回路ＳＷ
１００ 可変インピーダンス装置
１０１ 入出力端子
１０２ 入出力端子
４００ 可変インピーダンス装置
５００ 可変インピーダンス装置
７００ 可変インピーダンス装置
８００ 可変インピーダンス装置
１００１ 第１の可変インピーダンス装置
１００２ 第２の可変インピーダンス装置
１００３ アンテナ
１００４ 高周波デバイス
１００５ 制御回路
１００６ グラウンド
【特許請求の範囲】
【請求項１】
一対の入出力端子と、
前記一対の入出力端子間に並列に接続された複数の回路ブロックと、を備え、
前記回路ブロックは、前記一対の入出力端子の一方に一端が接続された容量性回路要素と、前記容量性回路要素の他端と前記一対の入出力端子の他方との間に互い並列に接続された前記回路ブロックの数以上の数のスイッチ素子を備えるスイッチ回路と、を備える、可変インピーダンス装置。
【請求項２】
選択された前記容量性回路要素に対応する全ての前記スイッチ回路に渡って、当該選択された前記容量性回路要素の数に関わらずに一定数の前記スイッチ素子をオンさせるよう構成されている、請求項１に記載の可変インピーダンス装置。
【請求項３】
前記スイッチ回路は、前記回路ブロックの数と同じ数の前記スイッチ素子を備える、請求項１に記載の可変インピーダンス装置。
【請求項４】
前記スイッチ回路は、前記回路ブロックの数をｎとした場合に２ｎ−１の前記スイッチ素子を備える、請求項１に記載の可変インピーダンス装置。
【請求項５】
前記スイッチ素子がＭＯＳトランジスタであり、当該ＭＯＳトランジスタのゲートに抵抗が接続されている、請求項１乃至４のいずれかに記載の可変インピーダンス装置。
【請求項６】
前記スイッチ素子がＭＯＳトランジスタであり、当該ＭＯＳトランジスタのソースとドレインとの間に抵抗が接続されている、請求項５に記載の可変インピーダンス装置。
【請求項７】
前記ＭＯＳトランジスタと前記抵抗とを備える回路が多段に接続されている、請求項５又は６に記載の可変インピーダンス装置。
【請求項８】
前記ＭＯＳトランジスタがＮＭＯＳトランジスタである、請求項５乃至７のいずれかに記載の可変インピーダンス装置。
【請求項９】
前記ＭＯＳトランジスタがＰＭＯＳトランジスタである、請求項５乃至７のいずれかに記載の可変インピーダンス装置。
【請求項１０】
前記容量性回路要素がＭＩＭ容量素子である、請求項１乃至９のいずれかに記載の可変インピーダンス装置。
【請求項１１】
前記容量性回路要素がＭＯＭ容量素子である、請求項１乃至９のいずれかに記載の可変インピーダンス装置。
【請求項１２】
全ての前記スイッチ素子のオン抵抗が実質的に同じである、請求項１乃至１１のいずれかに記載の可変インピーダンス装置。
【請求項１３】
前記複数の回路ブロックにそれぞれ含まれる前記容量性回路要素が、基準容量値に対し小さい順に２ｎ−１（ｎは自然数）倍の容量値をそれぞれ有する、請求項１乃至１２のいずれかに記載の可変インピーダンス装置。
【請求項１４】
前記スイッチ素子がＭＯＳトランジスタであり、当該ＭＯＳトランジスタのゲートに第１の抵抗が接続され、且つ当該ＭＯＳトランジスタのソースとドレインとの間に第２の抵抗が接続されており、
前記容量性回路要素がＭＩＭ容量素子であり、
全ての前記スイッチ素子のオン抵抗が実質的に同じであり、
前記複数の回路ブロックにそれぞれ含まれる前記容量性回路要素が、基準容量値に対し小さい順に２ｎ−１（ｎは自然数）倍の容量値をそれぞれ有しており、且つ
１チップに形成されている、請求項１に記載の可変インピーダンス装置。
【請求項１５】
請求項１に記載された可変インピーダンス装置である第１の可変インピーダンス装置と、第２の可変インピーダンス装置とを備え、
前記第１の可変インピーダンス装置と前記第２の可変インピーダンス装置とが選択的に使用可能に構成されており、
前記第２の可変インピーダンス装置は、一対の入出力端子と前記一対の入出力端子間に並列に接続され複数の回路ブロックとを備え、前記複数の回路ブロックは、それぞれ、前記一対の入出力端子間に直列に接続された１つの容量性回路要素と１つのスイッチ素子とを備え、全ての前記容量性回路要素の容量値が互いに実質的に同じであり、且つ全ての前記スイッチ素子のオン抵抗が互いに実質的に同じである、可変インピーダンス装置。
【請求項１６】
前記可変インピーダンス装置が、ＳＯＩ構造又はＳＯＳ構造の基板上に形成されている、請求項１〜１５のいずれかに記載の可変インピーダンス装置。
【請求項１７】
請求項１〜１６のいずれかに記載の可変インピーダンス装置を備える、無線システム。
【請求項１８】
直列可変インピーダンス装置として請求項１〜１６のいずれかに記載の可変インピーダンス装置が高周波信号ラインに直列に挿入され、並列可変インピーダンス装置として請求項３、４、及び１５のいずれかに記載の可変インピーダンス装置が高周波信号ラインとグランドとの間に接続され、
前記直列可変インピーダンス装置がそのオン抵抗を一定に制御され、前記並列可変インピーダンス装置がそのＱ値を一定に制御されるよう構成されている、請求項１７に記載の無線システム。
【請求項１】
一対の入出力端子と、
前記一対の入出力端子間に並列に接続された複数の回路ブロックと、を備え、
前記回路ブロックは、前記一対の入出力端子の一方に一端が接続された容量性回路要素と、前記容量性回路要素の他端と前記一対の入出力端子の他方との間に互い並列に接続された前記回路ブロックの数以上の数のスイッチ素子を備えるスイッチ回路と、を備える、可変インピーダンス装置。
【請求項２】
選択された前記容量性回路要素に対応する全ての前記スイッチ回路に渡って、当該選択された前記容量性回路要素の数に関わらずに一定数の前記スイッチ素子をオンさせるよう構成されている、請求項１に記載の可変インピーダンス装置。
【請求項３】
前記スイッチ回路は、前記回路ブロックの数と同じ数の前記スイッチ素子を備える、請求項１に記載の可変インピーダンス装置。
【請求項４】
前記スイッチ回路は、前記回路ブロックの数をｎとした場合に２ｎ−１の前記スイッチ素子を備える、請求項１に記載の可変インピーダンス装置。
【請求項５】
前記スイッチ素子がＭＯＳトランジスタであり、当該ＭＯＳトランジスタのゲートに抵抗が接続されている、請求項１乃至４のいずれかに記載の可変インピーダンス装置。
【請求項６】
前記スイッチ素子がＭＯＳトランジスタであり、当該ＭＯＳトランジスタのソースとドレインとの間に抵抗が接続されている、請求項５に記載の可変インピーダンス装置。
【請求項７】
前記ＭＯＳトランジスタと前記抵抗とを備える回路が多段に接続されている、請求項５又は６に記載の可変インピーダンス装置。
【請求項８】
前記ＭＯＳトランジスタがＮＭＯＳトランジスタである、請求項５乃至７のいずれかに記載の可変インピーダンス装置。
【請求項９】
前記ＭＯＳトランジスタがＰＭＯＳトランジスタである、請求項５乃至７のいずれかに記載の可変インピーダンス装置。
【請求項１０】
前記容量性回路要素がＭＩＭ容量素子である、請求項１乃至９のいずれかに記載の可変インピーダンス装置。
【請求項１１】
前記容量性回路要素がＭＯＭ容量素子である、請求項１乃至９のいずれかに記載の可変インピーダンス装置。
【請求項１２】
全ての前記スイッチ素子のオン抵抗が実質的に同じである、請求項１乃至１１のいずれかに記載の可変インピーダンス装置。
【請求項１３】
前記複数の回路ブロックにそれぞれ含まれる前記容量性回路要素が、基準容量値に対し小さい順に２ｎ−１（ｎは自然数）倍の容量値をそれぞれ有する、請求項１乃至１２のいずれかに記載の可変インピーダンス装置。
【請求項１４】
前記スイッチ素子がＭＯＳトランジスタであり、当該ＭＯＳトランジスタのゲートに第１の抵抗が接続され、且つ当該ＭＯＳトランジスタのソースとドレインとの間に第２の抵抗が接続されており、
前記容量性回路要素がＭＩＭ容量素子であり、
全ての前記スイッチ素子のオン抵抗が実質的に同じであり、
前記複数の回路ブロックにそれぞれ含まれる前記容量性回路要素が、基準容量値に対し小さい順に２ｎ−１（ｎは自然数）倍の容量値をそれぞれ有しており、且つ
１チップに形成されている、請求項１に記載の可変インピーダンス装置。
【請求項１５】
請求項１に記載された可変インピーダンス装置である第１の可変インピーダンス装置と、第２の可変インピーダンス装置とを備え、
前記第１の可変インピーダンス装置と前記第２の可変インピーダンス装置とが選択的に使用可能に構成されており、
前記第２の可変インピーダンス装置は、一対の入出力端子と前記一対の入出力端子間に並列に接続され複数の回路ブロックとを備え、前記複数の回路ブロックは、それぞれ、前記一対の入出力端子間に直列に接続された１つの容量性回路要素と１つのスイッチ素子とを備え、全ての前記容量性回路要素の容量値が互いに実質的に同じであり、且つ全ての前記スイッチ素子のオン抵抗が互いに実質的に同じである、可変インピーダンス装置。
【請求項１６】
前記可変インピーダンス装置が、ＳＯＩ構造又はＳＯＳ構造の基板上に形成されている、請求項１〜１５のいずれかに記載の可変インピーダンス装置。
【請求項１７】
請求項１〜１６のいずれかに記載の可変インピーダンス装置を備える、無線システム。
【請求項１８】
直列可変インピーダンス装置として請求項１〜１６のいずれかに記載の可変インピーダンス装置が高周波信号ラインに直列に挿入され、並列可変インピーダンス装置として請求項３、４、及び１５のいずれかに記載の可変インピーダンス装置が高周波信号ラインとグランドとの間に接続され、
前記直列可変インピーダンス装置がそのオン抵抗を一定に制御され、前記並列可変インピーダンス装置がそのＱ値を一定に制御されるよう構成されている、請求項１７に記載の無線システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１２−１７５２９５（Ｐ２０１２−１７５２９５Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３３９２７（Ｐ２０１１−３３９２７）
【出願日】平成２３年２月１８日（２０１１．２．１８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月１８日（２０１１．２．１８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]