半導体装置及びその製造方法
【課題】メモリセルトランジスタ及びセレクトトランジスタともに良好な特性を有する優れた半導体装置を提供する。
【解決手段】半導体基板10上に設けられた第1の下層絶縁膜20aと、第1の下層絶縁膜上に設けられた第1の中間絶縁膜30aと、第1の中間絶縁膜上に設けられた第1の上層絶縁膜40aと、第1の上層絶縁膜上に設けられた第1のゲート電極50aと、を有するメモリセルトランジスタ100aと、半導体基板上に設けられた第2の下層絶縁膜20bと、第2の下層絶縁膜上に設けられた第2の中間絶縁膜32bと、第2の中間絶縁膜上に設けられた第2の上層絶縁膜40bと、第2の上層絶縁膜上に設けられた第2のゲート電極50bと、を有するセレクトトランジスタ100bと、を備え、第2の中間絶縁膜32bのトラップ密度は、第1の中間絶縁膜30aのトラップ密度よりも低い。
【解決手段】半導体基板10上に設けられた第1の下層絶縁膜20aと、第1の下層絶縁膜上に設けられた第1の中間絶縁膜30aと、第1の中間絶縁膜上に設けられた第1の上層絶縁膜40aと、第1の上層絶縁膜上に設けられた第1のゲート電極50aと、を有するメモリセルトランジスタ100aと、半導体基板上に設けられた第2の下層絶縁膜20bと、第2の下層絶縁膜上に設けられた第2の中間絶縁膜32bと、第2の中間絶縁膜上に設けられた第2の上層絶縁膜40bと、第2の上層絶縁膜上に設けられた第2のゲート電極50bと、を有するセレクトトランジスタ100bと、を備え、第2の中間絶縁膜32bのトラップ密度は、第1の中間絶縁膜30aのトラップ密度よりも低い。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【0002】
現在、電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体記憶装置が開発されている(例えば、特許文献1を参照)。この電荷トラップ型の不揮発性半導体記憶装置では、トンネル絶縁膜を通して電荷蓄積絶縁膜に注入された電荷を、電荷蓄積絶縁膜中のトラップ準位にトラップさせることで、電荷蓄積絶縁膜に電荷が蓄積される。代表的な電荷トラップ型の不揮発性半導体記憶装置としては、MONOS型或いはSONOS型の不揮発性半導体記憶装置が知られており、電荷蓄積絶縁膜の材料としては、シリコン窒化膜等が用いられる。
【0003】
しかしながら、従来の電荷トラップ型の不揮発性半導体記憶装置では、メモリセルトランジスタ及びセレクトトランジスタの両者について十分な検討がなされていなかった。
【0004】
そのため、従来は、メモリセルトランジスタ及びセレクトトランジスタともに良好な特性を有する優れた半導体装置を得ることが困難であった。
【特許文献1】特開2004−158810号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、メモリセルトランジスタ及びセレクトトランジスタともに良好な特性を有する優れた半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【0006】
本発明の第1の視点に係る半導体装置は、半導体基板上に設けられた第1の下層絶縁膜と、前記第1の下層絶縁膜上に設けられた第1の中間絶縁膜と、前記第1の中間絶縁膜上に設けられた第1の上層絶縁膜と、前記第1の上層絶縁膜上に設けられた第1のゲート電極と、を有するメモリセルトランジスタと、前記半導体基板上に設けられ、前記第1の下層絶縁膜と同一の絶縁材料膜で形成された第2の下層絶縁膜と、前記第2の下層絶縁膜上に設けられた第2の中間絶縁膜と、前記第2の中間絶縁膜上に設けられ、前記第1の上層絶縁膜と同一の絶縁材料膜で形成された第2の上層絶縁膜と、前記第2の上層絶縁膜上に設けられ、前記第1のゲート電極と同一の導電材料膜で形成された第2のゲート電極と、を有するセレクトトランジスタと、を備え、前記第2の中間絶縁膜のトラップ密度は、前記第1の中間絶縁膜のトラップ密度よりも低いことを特徴とする。
【0007】
本発明の第2の視点に係る半導体装置は、半導体基板上に設けられた第1の下層絶縁膜と、前記第1の下層絶縁膜上に設けられた第1の中間絶縁膜と、前記第1の中間絶縁膜上に設けられた第1の上層絶縁膜と、前記第1の上層絶縁膜上に設けられた第1のゲート電極と、を有するメモリセルトランジスタと、前記半導体基板上に設けられ、前記第1の下層絶縁膜と同一の絶縁材料膜で形成された第2の下層絶縁膜と、前記第2の下層絶縁膜上に設けられた第2の中間絶縁膜と、前記第2の中間絶縁膜上に設けられ、前記第1の上層絶縁膜と同一の絶縁材料膜で形成された第2の上層絶縁膜と、前記第2の上層絶縁膜上に設けられ、前記第1のゲート電極と同一の導電材料膜で形成された第2のゲート電極と、を有するセレクトトランジスタと、を備え、前記第2の中間絶縁膜の酸素濃度は、前記第1の中間絶縁膜の酸素濃度よりも高いことを特徴とする。
【0008】
本発明の第3の視点に係る半導体装置は、半導体基板上に設けられた第1の下層絶縁膜と、前記第1の下層絶縁膜上に設けられた第1の中間絶縁膜と、前記第1の中間絶縁膜上に設けられた第1の上層絶縁膜と、前記第1の上層絶縁膜上に設けられた第1のゲート電極と、を有するメモリセルトランジスタと、前記半導体基板上に設けられ、前記第1の下層絶縁膜と同一の絶縁材料膜で形成された第2の下層絶縁膜と、前記第2の下層絶縁膜上に設けられた第2の中間絶縁膜と、前記第2の中間絶縁膜上に設けられ、前記第1の上層絶縁膜と同一の絶縁材料膜で形成された第2の上層絶縁膜と、前記第2の上層絶縁膜上に設けられ、前記第1のゲート電極と同一の導電材料膜で形成された第2のゲート電極と、を有するセレクトトランジスタと、を備え、前記第2の中間絶縁膜のフッ素濃度は、前記第1の中間絶縁膜のフッ素濃度よりも高いことを特徴とする。
【0009】
本発明の第4の視点に係る半導体装置の製造方法は、メモリセルトランジスタ及びセレクトトランジスタを備えた半導体装置の製造方法であって、半導体基板上に下層絶縁膜を形成する工程と、前記下層絶縁膜上に中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層絶縁膜を形成する工程と、前記上層絶縁膜上にゲート電極膜を形成する工程と、前記下層絶縁膜、前記中間絶縁膜、前記上層絶縁膜及び前記ゲート電極膜をパターニングして、前記メモリセルトランジスタのゲート構造及び、前記セレクトトランジスタのゲート構造を形成する工程と、を備え、前記セレクトトランジスタの形成領域に形成された前記中間絶縁膜に対して、酸化処理を施すことを特徴とする。
【0010】
本発明の第5の視点に係る半導体装置の製造方法は、メモリセルトランジスタ及びセレクトトランジスタを備えた半導体装置の製造方法であって、半導体基板上に下層絶縁膜を形成する工程と、前記下層絶縁膜上に中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層絶縁膜を形成する工程と、前記上層絶縁膜上にゲート電極膜を形成する工程と、前記下層絶縁膜、前記中間絶縁膜、前記上層絶縁膜及び前記ゲート電極膜をパターニングして、前記メモリセルトランジスタのゲート構造及び、前記セレクトトランジスタのゲート構造を形成する工程と、を備え、前記メモリセルトランジスタの形成領域に形成された前記中間絶縁膜に対して、欠陥形成処理を施すことを特徴とする。
【発明の効果】
【0011】
本発明によれば、メモリセルトランジスタ及びセレクトトランジスタともに良好な特性を有する優れた半導体装置及びその製造方法を提供することが可能である。
【発明を実施するための最良の形態】
【0012】
まず、実施形態の説明を行う前に、メモリセルトランジスタ及びセレクトトランジスタの両者を形成する場合に想定される課題について説明する。
【0013】
電荷トラップ型の不揮発性半導体記憶装置の製造方法として、メモリセルトランジスタ及びセレクトトランジスタを同一工程で同時に形成する方法が考えられる。しかしながら、メモリセルトランジスタの電荷蓄積層に電荷が蓄積されるようにトラップ準位密度の高い絶縁膜を形成すると、セレクトトランジスタ形成領域にもトラップ準位密度の高い絶縁膜が形成され、セレクトトランジスタにも電荷が蓄積される。このため、使用時間に応じてセレクトトランジスタの閾値が変動してしまい、最終的にはセレクトトランジスタが正常に機能しなくなるという問題が生じる。また、セレクトトランジスタに電荷が蓄積されないようにトラップ準位密度の低い絶縁膜を形成した場合、メモリセルトランジスタには電荷が蓄積されなくなる。その結果、データの書き込み動作が正確に行われないという問題が生じる。
【0014】
上記問題を解決する方法として、電荷蓄積層として形成された絶縁膜をセレクトトランジスタ形成領域のみ、エッチングして取り除くことで、メモリセルトランジスタとセレクトトランジスタを作り分ける方法が考えられる。しかし、この方法では、工程数が増加するという問題がある。さらに、メモリセルトランジスタとセレクトトランジスタとでゲート構造の高さが異なるため、ゲート構造形成時のエッチングによって、セレクトトランジスタ周辺付近の半導体基板もエッチングされてしまう。このため、セレクトトランジスタ周辺で半導体基板の表面領域に窪みが発生してしまい、セレクトトランジスタの特性がショートチャネル効果によって劣化するという問題がある。
【0015】
以下、本発明の実施形態(電荷蓄積層に電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体記憶装置)について図面を参照して、説明する。なお、各図は全て、ビット線方向(チャネル長方向)に沿った断面図である。また各図の(a)はメモリセルトランジスタ形成領域、(b)はセレクトトランジスタ形成領域を示している。
【0016】
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体装置の構成を概略的に示している。
【0017】
図1に示すように、半導体基板(シリコン基板)10にはソース/ドレイン領域11a、11bを有する素子領域が形成されている。
【0018】
図1(a)に示すように、メモリセルトランジスタ形成領域には、メモリセルトランジスタ100aが設けられている。メモリセルトランジスタ100aは、トンネル絶縁膜(第1の下層絶縁膜)20aと、トンネル絶縁膜20a上に設けられた電荷蓄積絶縁膜(第1の中間絶縁膜)30aと、電荷蓄積絶縁膜30a上に設けられたブロック絶縁膜(第1の上層絶縁膜)40aと、ブロック絶縁膜40a上に設けられたコントロールゲート電極(第1のゲート電極)50aと、を有している。
【0019】
図1(b)に示すように、セレクトトランジスタ形成領域には、セレクトトランジスタ100bが設けられている。セレクトトランジスタ100bは、トンネル絶縁膜20aと同一の絶縁材料膜で形成された絶縁膜(第2の下層絶縁膜)20bと、絶縁膜20b上に設けられた絶縁膜(第2の中間絶縁膜)32bと、絶縁膜32b上に設けられ、ブロック絶縁膜40aと同一の絶縁材料膜で形成された絶縁膜(第2の上層絶縁膜)40bと、絶縁膜40b上に設けられ、コントロールゲート電極50aと同一の導電材料膜で形成されたゲート電極(第2のゲート電極)50bと、を有している。
【0020】
電荷蓄積絶縁膜30aは、トラップ準位密度が高いシリコン窒化物を主成分として含有する絶縁膜で形成されている。一方、絶縁膜32bは、シリコン酸窒化物を主成分として含有する絶縁膜で形成されている。また、絶縁膜32bは、電荷蓄積絶縁膜30aよりも高い酸素濃度を有している。このため、絶縁膜32bは酸素結合によってトラップが減少している。これにより、絶縁膜32bのトラップ準位密度は電荷蓄積絶縁膜30aのトラップ準位密度よりも低くなり、絶縁膜32bへの電荷の蓄積を防止することができる。
【0021】
上述した電荷トラップ型の不揮発性半導体記憶装置では、メモリセルトランジスタ100aのコントロールゲート電極50aと半導体基板10の間に適当な電圧を印加することで、トンネル絶縁膜20aを介して、半導体基板10と電荷蓄積絶縁膜30aとの間で、電荷の充電が行われる。具体的には、トンネル絶縁膜20aを通って電荷蓄積絶縁膜30aに注入された電荷を、電荷蓄積絶縁膜30aのトラップ準位にトラップさせることで、電荷蓄積絶縁膜30aに電荷が蓄積される。
【0022】
なお、実際の不揮発性半導体記憶装置では、複数のメモリセルトランジスタがワード線方向及びビット線方向に配列されている。代表的には、上述した不揮発性半導体記憶装置として、直列接続された複数のメモリセルトランジスタをセレクトトランジスタ間に設けた構成を有するNAND型不揮発性メモリがあげられる。
【0023】
上記実施形態によれば、セレクトトランジスタ100bに設けられた中間絶縁膜32bは、メモリセルトランジスタ100aに設けられた中間絶縁膜(電荷蓄積絶縁膜)30aよりも酸素濃度が高い。したがって、酸素結合によって、トラップ準位密度が低下するため、絶縁膜32bのトラップ準位密度は、電荷蓄積絶縁膜30aのトラップ準位密度よりも低くなる。このため、セレクトトランジスタ100bに電圧を印加したときに電荷が絶縁膜32bにトラップされることが防止される。すなわち、絶縁膜32bの電荷トラップに起因したセレクトトランジスタ100bの閾値の変動を抑制することができる。その結果、セレクトトランジスタ100bの誤動作を防止し、安定したセレクトトランジスタ特性を得る事ができる。一方、メモリセルトランジスタには、高いトラップ順位密度を有する電荷蓄積絶縁膜30aが形成されているため、確実に電荷を蓄積することができる。従って、本実施形態では、特性及び信頼性に優れた不揮発性半導体記憶装置を得る事が可能となる。
【0024】
次に、本実施形態に係る半導体装置の製造方法を、図2〜図5を参照して説明する。
【0025】
先ず、図2に示すように、半導体基板10上に、トンネル絶縁膜用の下層絶縁膜20として、厚さ2〜6nm程度のシリコン酸化膜を熱酸化法によって形成する。なお、この後、表面を700〜900度のNO雰囲気に暴露してシリコン酸化膜に窒素を導入すると、トンネル絶縁膜20のストレス耐性が更に向上する。続いて、下層絶縁膜20上に電荷蓄積絶縁膜用の中間絶縁膜30として、厚さ5〜10nm程度のトラップ準位密度の高いシリコン窒化膜をLPCVD(low pressure chemical vapor deposition)法を用い、SiH2Cl2(dichlorosilane:DCS)及びNH3雰囲気中で堆積する。なお、中間絶縁膜として、シリコン窒化膜を用いたが、トラップ準位密度の低下しない範囲であるならば、シリコン酸窒化膜を用いても良い。
【0026】
次に、図3に示すように、全面にフォトレジストを塗布し、リソグラフィプロセスを用いて、セレクトトランジスタ形成領域に塗布されたフォトレジストを除去する。続いて、例えばプラズマドーピング法を用いて、ボロンやフッ素といったシリコン窒化膜の酸化レートを増幅させる元素(酸化促進剤)を導入する。図3(a)に示すように、メモリセルトランジスタ形成領域はフォトレジスト膜300aによりマスクされている。また、図3(b)に示すように、セレクトトランジスタ形成領域はフォトレジストが除去されている。したがって、セレクトトランジスタ形成領域の中間絶縁膜30に、酸化促進剤が導入される(酸化促進処理)。その結果、セレクトトランジスタ形成領域に形成された中間絶縁膜30は、酸化されやすい中間絶縁膜31となる。
【0027】
なお、シリコン窒化膜(中間絶縁膜)の酸化レートを増幅させる方法としてアルゴン、キセノン等の希ガス元素やシリコン、窒素、酸素等をイオン注入する方法を用いても良い。つまり、イオン注入によって、シリコン窒化膜中のシリコン及び窒素の結合(Si−Nボンド)にダメージを導入する。このようにシリコン窒化膜中に欠陥を形成することにより、Si−Nボンドが容易に切断され、シリコン窒化膜の酸化レートを増幅させることが可能となる。また、上述の元素以外でも、シリコン窒化膜の酸化レートを増幅する目的であれば、酸化促進処理として、どんな元素を導入しても良い。
【0028】
次に、図4に示すように、フォトレジスト膜300aを剥離する。その後、中間絶縁膜30、31の表面を、600〜1000度の酸化性雰囲気中に曝し、熱処理(酸化処理)を施す。その結果、酸化促進処理が施された中間絶縁膜31は選択的に酸化され、シリコン酸窒化膜32に変化しトラップ準位密度は著しく低下する。また、酸化促進処理が施されていない中間絶縁膜30は、1nm程度の厚さだけ表面が酸化されるにとどまるため、トラップ準位密度は殆ど低下しない。
【0029】
酸化性雰囲気中の熱処理で使用される酸化剤としては、酸素(O2)及び水蒸気(H2O)が、セレクトトランジスタ形成領域及びメモリセルトランジスタ形成領域の酸化の選択性を持たせる上で好ましい。なお、オゾン(O3)や酸素ラジカル(O*)といった酸化剤は、酸化力が強いため、酸化の選択性が低くなる。その結果、酸化促進処理が施されない中間絶縁膜30まで酸化されてしまうおそれがある。
【0030】
続いて、全面に、ブロック絶縁膜用の上層絶縁膜40として、厚さ6〜15nm程度のシリコン酸化膜を、DCSとN2Oを用いて、LPCVD法で堆積する。次に、上層絶縁膜40上に、ゲート電極膜50として、ポリシリコン膜をLPCVD法で堆積する。なお、上層絶縁膜40として、厚さ15〜30nm程度のアルミナ膜(Al2O3)をTMA(trimethyl aluminum)とH2Oを用いてALD(atomic layer deposition)法で形成してもよい。また、ゲート電極膜50は、金属材料を用いて形成してもよい。
【0031】
次に、図5に示すように、ゲート電極膜50上に、フォトレジスト膜500a、500bのパターンを形成する。
【0032】
次に、フォトレジスト膜500a及び500bをマスクとして、ゲート電極膜50、上層絶縁膜40、中間絶縁膜30、32、下層絶縁膜20をRIE(reactive ion etching)法でエッチングする。その結果、図6(a)に示すように、半導体基板10上に設けられたトンネル絶縁膜20aと、電荷蓄積絶縁膜30aと、ブロック絶縁膜40aと、コントロールゲート電極50aと、からなるメモリセルトランジスタ100aのゲート構造が形成される。また、図6(b)に示すように、半導体基板10上に設けられた絶縁膜20bと、絶縁膜32bと、絶縁膜40bと、ゲート電極50bと、からなるセレクトトランジスタ100bのゲート構造が形成される。絶縁膜20b、32b及び40bの積層膜がセレクトトランジスタのゲート絶縁膜となる。
【0033】
この後、例えばフォトレジスト膜500a、500b及びゲート電極50a、50b等をマスクとして用いて、半導体基板10の表面領域にヒ素等の不純物元素をイオン注入する。その後、フォトレジスト膜500a、500bを剥離し、さらに、熱処理を行うことで、図1に示すように、ソース/ドレイン領域11a、11bが形成される。
【0034】
その後、周知の工程、つまり層間絶縁膜(図示せず)を形成する工程、さらに配線(図示せず)等を形成する工程を経て、不揮発性半導体記憶装置が得られる。
【0035】
上記実施形態によれば、中間絶縁膜30上にフォトレジスト300aを形成した後、セレクトトランジスタ形成領域の中間絶縁膜30に酸化促進処理を施し、酸化促進処理が施された中間絶縁膜31を形成する。次に、フォトレジスト300aを剥離し、酸化性雰囲気中で熱処理を行う。このとき、メモリセルトランジスタ形成領域の中間絶縁膜30は、酸化促進処理が施されないため、殆ど酸化されることはない。これに対して、セレクトトランジスタ形成領域の絶縁膜31は酸化促進処理が施されているため、選択的に酸化され、酸化された絶縁膜32が形成される。したがって、セレクトトランジスタ形成領域の絶縁膜32は、メモリセルトランジスタ形成領域の絶縁膜30よりも酸素濃度が高くトラップ準位密度が低い。このため、セレクトトランジスタ100bに電圧を印加した際の絶縁膜32bへの電荷トラップを防止することができる。すなわち、絶縁膜32bへの電荷トラップに起因したセレクトトランジスタ100bの閾値の変動を抑制することが可能となる。その結果、セレクトトランジスタ100bの誤動作を防止し、安定したセレクトトランジスタ特性を得る事ができる。また、メモリセルトランジスタ100aに設けられた電荷蓄積絶縁膜30aは、十分なトラップ準位密度を有しているため、確実に電荷を蓄積することができる。このため、特性及び信頼性に優れた、メモリセルトランジスタ及びセレクトトランジスタを有する不揮発性半導体記憶装置を、少ない工程数で得る事が可能となる。
【0036】
また、本実施形態では、セレクトトランジスタ形成領域の中間絶縁膜を選択的に酸化するため、セレクトトランジスタ形成領域の中間絶縁膜を除去しなくても、トラップ準位密度の低い良質のゲート絶縁膜を得ることができる。そのため、本実施形態では、メモリセルトランジスタ及びセレクトトランジスタの高さを同じにすることができる。このため、エッチング時に、セレクトトランジスタ付近の半導体基板の表面領域がエッチングされて、窪みが生じるといった問題を回避することが可能である。
【0037】
(変形例1)
次に、図7、8及び9を用いて第1の実施形態の第1の変形例を説明する。なお、基本的な構造及び、基本的な製造方法は、上述した実施形態と同様である。したがって、上述した実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
【0038】
上述した実施形態では、図3に示すように、セレクトトランジスタ形成領域の中間絶縁膜30に酸化促進剤を導入し、絶縁膜31を形成した。その後、図4の工程で酸化促進剤を導入した絶縁膜31を選択的に酸化し、絶縁膜32を形成した。本変形例では酸化処理を施すタイミングが異なる。
【0039】
本変形例では、図3の工程の後、図7に示すように、酸化処理を施さずに、絶縁膜31上に上層絶縁膜40及びゲート電極膜50を形成する。その後、図8に示すように、ゲート電極膜50上に、フォトレジスト膜500a、500bのパターンを形成する。
【0040】
次に、フォトレジスト膜500a及び500bをマスクとして、ゲート電極膜50、上層絶縁膜40、中間絶縁膜30、31、下層絶縁膜20をRIE(reactive ion etching)法でエッチングする。その結果、図9(a)に示すように、半導体基板10上に設けられたトンネル絶縁膜20aと、電荷蓄積絶縁膜30aと、ブロック絶縁膜40aと、コントロールゲート電極50aと、からなるメモリセルトランジスタ100aのゲート構造が形成される。また、図9(b)に示すように、半導体基板10上に設けられた絶縁膜20bと、絶縁膜31bと、絶縁膜40bと、ゲート電極50bと、からなるセレクトトランジスタ110bのゲート構造が形成される。絶縁膜20b、31b及び40bの積層膜がセレクトトランジスタのゲート絶縁膜となる。
【0041】
この後、フォトレジスト膜500a、500b及びゲート電極50a、50b等をマスクとして用いて、半導体基板10の表面領域にヒ素等の不純物元素をイオン注入する。フォトレジスト膜500a、500bを剥離した後、600〜1000度の酸化性雰囲気中で熱処理(酸化処理)を行うことで、セレクトトランジスタ形成領域の絶縁膜31b全体が酸化され、電荷トラップの少ないシリコン酸窒化膜に変化する。一方、メモリセルトランジスタ領域の絶縁膜30aには酸化促進処理が施されていないため、絶縁膜30aは側壁部分のみが酸化されるだけであり、トラップ準位密度は殆ど低下しない。
【0042】
以上のように、本変形例においても、上述した実施形態と同様に、セレクトトランジスタ形成領域の中間絶縁膜30に対して選択的に酸化促進処理を行う。そのため、上述した実施形態と同様、メモリセルトランジスタではトラップ準位密度の高い電荷蓄積絶縁膜が得られ、電荷を確実に蓄積することができる。また、セレクトトランジスタでは、トラップ準位密度の低い優れたゲート絶縁膜を得ることができる。したがって、特性及び信頼性に優れたメモリセルトランジスタ及びセレクトトランジスタを有する不揮発性半導体記憶装置を、少ない工程数で得ることが可能となる。
【0043】
また、本変形例では、酸化性雰囲気中での熱処理を、メモリセルトランジスタ100a及びセレクトトランジスタ110bのゲート構造形成後に行う。この酸化性雰囲気中での熱処理により、ゲート電極の側壁を同時に酸化することができる。したがって、本実施形態では、ゲート電極の側壁の酸化処理と、セレクトトランジスタ形成領域の中間絶縁膜の酸化処理とをかねることができ、より製造工程を簡略化することができる。
【0044】
(変形例2)
次に、図10を用いて第1の実施形態の第2の変形例を説明する。なお、基本的な構造及び、基本的な製造方法は、上述した実施形態と同様である。したがって、上述した実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
【0045】
本変形例では、図3の工程で、フォトレジスト膜300aを形成した後、図10に示すように、100〜200度の低温で、酸素プラズマ処理を行い、セレクトトランジスタ形成領域の中間絶縁膜30を選択的にプラズマ酸化してトラップ準位密度の低い絶縁膜32に変換する。なお、第1の実施形態と同様に、酸化処理を施す前に、予めボロンやフッ素といったシリコン窒化膜の酸化レートを増幅させる元素(酸化促進剤)を導入しておいても良い。また、予めアルゴン、キセノン等の希ガス元素やシリコン、窒素、酸素等をイオン注入して、酸化が促進されるようなダメージを導入しておいても良い。酸化促進剤やダメージを導入することで、より効率良く酸化を行うことが可能となる。フォトレジスト300aを剥離したあとの基本的な工程は上述した実施形態と同様であり、上述した実施形態で説明した不揮発性半導体記憶装置と同様の不揮発性半導体記憶装置が得られる。
【0046】
以上のように、本変形例でも、第1の実施形態と同様にセレクトトランジスタ形成領域の中間絶縁膜30が選択的に酸化される。そのため、上述した実施形態と同様、メモリセルトランジスタではトラップ準位密度の高い電荷蓄積絶縁膜が得られ、電荷を確実に蓄積することができる。また、セレクトトランジスタでは、トラップ準位密度の低い優れたゲート絶縁膜を得ることができる。したがって、特性及び信頼性に優れたメモリセルトランジスタ及びセレクトトランジスタを有する不揮発性半導体記憶装置を、少ない工程数で得ることが可能となる。
【0047】
(第2の実施形態)
図11は、本発明の第2の実施形態に係る半導体装置の構成を概略的に示している。
【0048】
なお、基本的な構造及び、基本的な製造方法は、上述した第1の実施形態と同様である。したがって、上述した第1の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
【0049】
本実施形態も第1の実施形態と同様、メモリセルトランジスタ100aの電荷蓄積絶縁膜(中間絶縁膜)30aは、トラップ準位密度が高いシリコン窒化物を主成分として含有する絶縁膜で形成されている。一方、セレクトトランジスタ120bの絶縁膜(中間絶縁膜)33bは、フッ素を含有するシリコン窒化物を主成分として含有する絶縁膜で形成されている。絶縁膜33bは、電荷蓄積絶縁膜30aよりも高いフッ素濃度を有している。このため、絶縁膜33b中の未結合手(ダングリングボンド)はフッ素によって終端しており、トラップ準位密度が減少している。その結果、絶縁膜33bのトラップ準位密度は、電荷蓄積絶縁膜30aのトラップ準位密度よりも大幅に低くなり、絶縁膜33bへの電荷の蓄積を防止することができる。
【0050】
このように本実施形態によれば、セレクトトランジスタ120bに設けられた中間絶縁膜33bは、メモリセルトランジスタ100aに設けられた中間絶縁膜(電荷蓄積絶縁膜)30aよりもフッ素濃度が高い。このため、フッ素によって未結合手(ダングリングボンド)を終端し、トラップ準位密度が低くなる。その結果、セレクトトランジスタ120bに電圧を印加したときに電荷が絶縁膜33bにトラップされることが防止される。すなわち、絶縁膜33bの電荷トラップに起因したセレクトトランジスタ120bの閾値の変動を抑制することが可能となる。その結果、セレクトトランジスタ120bの誤動作を防止し、安定したセレクトトランジスタ特性を得る事ができる。一方、メモリセルトランジスタには高いトラップ準位密度を有する電化蓄積絶縁膜30aが形成されているため、確実に電荷を蓄積することができる。したがって、本実施形態では、特性及び信頼性に優れた不揮発性半導体記憶装置を得る事が可能となる。
【0051】
次に、本実施形態に係る半導体装置の製造方法を、図12〜図15を参照して説明する。
【0052】
第1の実施形態の図2の工程の後、図12に示すように、全面にフォトレジストを塗布し、リソグラフィプロセスを用いて、セレクトトランジスタ形成領域に塗布されたフォトレジストを除去する。続いて、シリコン窒化膜で形成された中間絶縁膜内のダングリングボンドを終端させるように適量のフッ素を、イオン注入法、またはプラズマドーピング法により導入する。フッ素は、大量に導入すると、大きな酸化促進作用が生じるが、少量であれば、酸化促進作用はあまり起こらず、むしろシリコン窒化膜中のダングリングボンドを終端させ、トラップ準位密度を減少させる効果がある。図12(a)に示すように、メモリセルトランジスタ形成領域はフォトレジスト膜300aによりマスクされている。また、図12(b)に示すように、セレクトトランジスタ形成領域はフォトレジストが除去されている。したがって、セレクトトランジスタ形成領域の中間絶縁膜30に対して選択的にフッ素が導入される。その結果、セレクトトランジスタ形成領域に形成された中間絶縁膜30は、トラップ準位密度の低い中間絶縁膜33となる。
【0053】
以後の基本的な工程は第1の実施形態と同様である。すなわち、図13に示すように、フォトレジスト膜300aを剥離した後、第1の実施形態と同様にして、絶縁膜30及び絶縁膜33上に、ブロック絶縁膜用の上層絶縁膜及び40、ゲート電極膜50を形成する。続いて、図14に示すように、ゲート電極膜50上に、フォトレジスト膜500a、500bを形成する。さらに、図15に示すように、第1の実施形態と同様にして、エッチング(パターニング)を行う。
【0054】
その結果、図15(a)に示すように、半導体基板10上に設けられたトンネル絶縁膜20aと、電荷蓄積絶縁膜30aと、ブロック絶縁膜40aと、コントロールゲート電極50aと、からなるメモリセルトランジスタ100aのゲート構造が形成される。また、図15(b)に示すように、半導体基板10上に設けられた絶縁膜20bと、絶縁膜33bと、絶縁膜40bと、ゲート電極50bと、からなるセレクトトランジスタ120bのゲート構造が形成される。
【0055】
以後の工程も第1の実施形態と同様であり、図11に示すような不揮発性半導体記憶装置が得られる。
【0056】
上記実施形態によれば、中間絶縁膜30上にフォトレジスト300aを形成した後、セレクトトランジスタ形成領域の中間絶縁膜30に適量のフッ素を導入し、フッ素を含有した絶縁膜33を形成する。その結果、セレクトトランジスタ形成領域の中間絶縁層33は、メモリセルトランジスタ形成領域の中間絶縁膜30よりもフッ素濃度が高くなる。セレクトトランジスタ形成領域の電荷蓄積絶縁膜30にフッ素が導入されることにより、セレクトトランジスタ形成領域の電荷蓄積絶縁膜30中のダングリングボンドがフッ素によって終端させられる。このため、セレクトトランジスタ形成領域の中間絶縁膜30中のトラップ準位は減少する。したがって、セレクトトランジスタ120bに電圧を印加した際の絶縁膜33bヘの電荷トラップを防止することができる。すなわち、絶縁膜33bへの電荷トラップに起因したセレクトトランジスタ120bの閾値の変動を抑制することが可能となる。その結果、セレクトトランジスタ120bの誤動作を防止し、安定したセレクトトランジスタ特性を得る事ができる。また、メモリセルトランジスタ100aに設けられた電荷蓄積絶縁膜30aは、十分なトラップ準位密度を有しているため、確実に電荷を蓄積することができる。このため、第1の実施形態と同様に、特性及び信頼性に優れたメモリセルトランジスタ及びセレクトトランジスタを有する不揮発性半導体記憶装置を少ない工程数で得る事が可能となる。
【0057】
(第3の実施形態)
図16は、本発明の第3の実施形態に係る半導体装置の構成を概略的に示している。なお、基本的な構造及び、基本的な製造方法は、上述した第1の実施形態と同様である。したがって、第1の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
【0058】
本実施形態では、セレクトトランジスタ130bの絶縁膜(中間絶縁膜)60bは、トラップ準位密度が非常に低いシリコン窒化物を主成分として含有する絶縁膜で形成されている。一方、メモリセルトランジスタ130aの中間絶縁膜(電荷蓄積絶縁膜)62aは、トラップ準位密度の高いシリコン窒化物を主成分として含有する絶縁膜で形成されている。
【0059】
このように本実施形態によれば、メモリセルトランジスタ130aに設けられた中間絶縁膜62aのトラップ準位密度は、セレクトトランジスタ130bに設けられた中間絶縁膜60bのトラップ準位密度よりも高く、中間絶縁膜60bのトラップ準位密度は非常に低い。このため、絶縁膜60bの電荷トラップに起因したセレクトトランジスタ130bの閾値の変動を抑制することができる。その結果、セレクトトランジスタ130bの誤動作を防止し、安定したセレクトトランジスタ特性を得る事ができる。一方、メモリセルトランジスタには高いトラップ準位密度を有する電荷蓄積絶縁膜62aが形成されているため、確実に電荷を蓄積することができる。したがって、本実施形態では、特性及び信頼性に優れた不揮発性半導体記憶装置を得ることが可能となる。
【0060】
次に、本実施形態に係る半導体装置の製造方法を、図17〜図21を参照して説明する。
【0061】
先ず、図17に示すように、半導体基板10上に、トンネル絶縁膜用の下層絶縁膜20として、厚さ2〜6nm程度のシリコン酸化膜を熱酸化法によって形成する。この後、表面を700〜900度のNO雰囲気に暴露してシリコン酸化膜に窒素を導入すると、トンネル絶縁膜20のストレス耐性が更に向上する。続いて、下層絶縁膜20上に中間絶縁膜60として、厚さ5〜10nm程度のトラップ準位密度が非常に低いシリコン窒化膜を、300度〜400度の低温でALD法を用い、DCS及びN2*(N2ラジカル)を交互に供給することによって堆積する。なお、N2*の代わりにN*(Nラジカル)あるいはNH*(NHラジカル)を使用しても良い。このようにして、下層絶縁膜20上に、トラップ密度の非常に低いシリコン窒化膜60が形成される。このようにして形成されたシリコン窒化膜60は、一般的なシリコン窒化膜に比べて窒素の比率が多くなっている。
【0062】
次に、図18に示すように、全面にフォトレジストを塗布し、リソグラフィプロセスを用いて、メモリセルトランジスタ形成領域に塗布されたフォトレジストを除去する。続いて、He、Ar、Xe等のプラズマに暴露するか、または、低加速でAr、Xe等の希ガスやSi、N等のイオンを注入することによって、シリコン窒化膜60中に欠陥を形成する。なお、上述の方法以外でも、シリコン窒化膜60にトラップの元となる欠陥を導入する目的であれば、他の方法を用いてもよい。
【0063】
図18(b)に示すように、セレクトトランジスタ形成領域はフォトレジスト膜300bによりマスクされている。また、図18(a)に示すように、メモリセルトランジスタ形成領域はフォトレジストが除去されているために、メモリセルトランジスタ形成領域の中間絶縁膜60にのみ欠陥が導入される(欠陥形成処理)。その結果、メモリセルトランジスタ形成領域に形成された絶縁膜60は、多くの欠陥が形成された電荷蓄積絶縁膜61となる。
【0064】
次に、図19に示すように、フォトレジスト膜300bを剥離する。その後、絶縁膜60及び61の表面を、700〜1000度の非酸化性雰囲気中に曝し、熱処理を施す。熱処理によって、欠陥が導入された絶縁膜61の耐酸化性が増加するとともに、電荷保持特性劣化の原因となる浅いトラップ準位が除去され、絶縁膜62となる。この熱処理では、非酸化性雰囲気がシリコン窒化膜の酸化防止の観点からは好ましいが、微量に酸素を添加した雰囲気でも問題ない。その後、第1の実施形態と同様にして、絶縁膜60及び絶縁膜62上に、ブロック絶縁膜用の上層絶縁膜及び40、ゲート電極膜50を形成する。続いて、図20に示すように、ゲート電極膜50上に、フォトレジスト膜500a、500bを形成する。さらに、図21に示すように、第1の実施形態と同様にして、エッチング(パターニング)を行う。
【0065】
その結果、図21(a)に示すように、半導体基板10上に設けられたトンネル絶縁膜20aと、電荷蓄積絶縁膜62aと、ブロック絶縁膜40aと、コントロールゲート電極50aと、からなるメモリセルトランジスタ130aのゲート構造が形成される。また、図21(b)に示すように、半導体基板10上に設けられた絶縁膜20bと、絶縁膜60bと、絶縁膜40bと、ゲート電極50bと、からなるセレクトトランジスタ130bのゲート構造が形成される。
【0066】
以後の工程も第1の実施形態と同様であり、図16に示すような不揮発性半導体記憶装置が得られる。
【0067】
このように本実施形態によれば、下層絶縁膜20上にトラップ準位密度の非常に低い中間絶縁膜60を形成した後、メモリセルトランジスタ形成領域の中間絶縁膜60に欠陥形成処理を施す。その結果、メモリトランジスタの中間絶縁膜62aには、欠陥が形成され、トラップ準位が大幅に増加する。このため、メモリセルトランジスタの中間絶縁膜62aは電荷蓄積絶縁膜として機能し、データの書き込み動作及び消去動作が正確に行われる。また、セレクトトランジスタの中間絶縁膜60bは、トラップ準位密度が非常に低い材料で形成されているため、絶縁膜62aへの電荷トラップに起因したセレクトトランジスタ130bの閾値の変動を抑制することが可能となる。その結果、メモリセルトランジスタ130a及びセレクトトランジスタ130bの誤動作を防止し、安定したトランジスタ特性を得る事ができる。このため、特性及び信頼性に優れたメモリセルトランジスタ及びセレクトトランジスタを有する不揮発性半導体記憶装置を少ない工程数で得る事が可能となる。
【0068】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
【図面の簡単な説明】
【0069】
【図1】本発明の第1の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図2】本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図3】本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図4】本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図5】本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図6】本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図7】本発明の第1の実施形態の第1の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図8】本発明の第1の実施形態の第1の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図9】本発明の第1の実施形態の第1の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図10】本発明の第1の実施形態の第2の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図11】本発明の第2の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図12】本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図13】本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図14】本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図15】本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図16】本発明の第3の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図17】本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図18】本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図19】本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図20】本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図21】本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【符号の説明】
【0070】
10…半導体基板
20a、20b…下層絶縁膜
30a、32b、33b、60b、62a…中間絶縁膜
40a、40b…上層絶縁膜
50a、50b…ゲート電極
100a、130a…メモリセルトランジスタ
100b、120b、130b…セレクトトランジスタ
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【0002】
現在、電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体記憶装置が開発されている(例えば、特許文献1を参照)。この電荷トラップ型の不揮発性半導体記憶装置では、トンネル絶縁膜を通して電荷蓄積絶縁膜に注入された電荷を、電荷蓄積絶縁膜中のトラップ準位にトラップさせることで、電荷蓄積絶縁膜に電荷が蓄積される。代表的な電荷トラップ型の不揮発性半導体記憶装置としては、MONOS型或いはSONOS型の不揮発性半導体記憶装置が知られており、電荷蓄積絶縁膜の材料としては、シリコン窒化膜等が用いられる。
【0003】
しかしながら、従来の電荷トラップ型の不揮発性半導体記憶装置では、メモリセルトランジスタ及びセレクトトランジスタの両者について十分な検討がなされていなかった。
【0004】
そのため、従来は、メモリセルトランジスタ及びセレクトトランジスタともに良好な特性を有する優れた半導体装置を得ることが困難であった。
【特許文献1】特開2004−158810号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、メモリセルトランジスタ及びセレクトトランジスタともに良好な特性を有する優れた半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【0006】
本発明の第1の視点に係る半導体装置は、半導体基板上に設けられた第1の下層絶縁膜と、前記第1の下層絶縁膜上に設けられた第1の中間絶縁膜と、前記第1の中間絶縁膜上に設けられた第1の上層絶縁膜と、前記第1の上層絶縁膜上に設けられた第1のゲート電極と、を有するメモリセルトランジスタと、前記半導体基板上に設けられ、前記第1の下層絶縁膜と同一の絶縁材料膜で形成された第2の下層絶縁膜と、前記第2の下層絶縁膜上に設けられた第2の中間絶縁膜と、前記第2の中間絶縁膜上に設けられ、前記第1の上層絶縁膜と同一の絶縁材料膜で形成された第2の上層絶縁膜と、前記第2の上層絶縁膜上に設けられ、前記第1のゲート電極と同一の導電材料膜で形成された第2のゲート電極と、を有するセレクトトランジスタと、を備え、前記第2の中間絶縁膜のトラップ密度は、前記第1の中間絶縁膜のトラップ密度よりも低いことを特徴とする。
【0007】
本発明の第2の視点に係る半導体装置は、半導体基板上に設けられた第1の下層絶縁膜と、前記第1の下層絶縁膜上に設けられた第1の中間絶縁膜と、前記第1の中間絶縁膜上に設けられた第1の上層絶縁膜と、前記第1の上層絶縁膜上に設けられた第1のゲート電極と、を有するメモリセルトランジスタと、前記半導体基板上に設けられ、前記第1の下層絶縁膜と同一の絶縁材料膜で形成された第2の下層絶縁膜と、前記第2の下層絶縁膜上に設けられた第2の中間絶縁膜と、前記第2の中間絶縁膜上に設けられ、前記第1の上層絶縁膜と同一の絶縁材料膜で形成された第2の上層絶縁膜と、前記第2の上層絶縁膜上に設けられ、前記第1のゲート電極と同一の導電材料膜で形成された第2のゲート電極と、を有するセレクトトランジスタと、を備え、前記第2の中間絶縁膜の酸素濃度は、前記第1の中間絶縁膜の酸素濃度よりも高いことを特徴とする。
【0008】
本発明の第3の視点に係る半導体装置は、半導体基板上に設けられた第1の下層絶縁膜と、前記第1の下層絶縁膜上に設けられた第1の中間絶縁膜と、前記第1の中間絶縁膜上に設けられた第1の上層絶縁膜と、前記第1の上層絶縁膜上に設けられた第1のゲート電極と、を有するメモリセルトランジスタと、前記半導体基板上に設けられ、前記第1の下層絶縁膜と同一の絶縁材料膜で形成された第2の下層絶縁膜と、前記第2の下層絶縁膜上に設けられた第2の中間絶縁膜と、前記第2の中間絶縁膜上に設けられ、前記第1の上層絶縁膜と同一の絶縁材料膜で形成された第2の上層絶縁膜と、前記第2の上層絶縁膜上に設けられ、前記第1のゲート電極と同一の導電材料膜で形成された第2のゲート電極と、を有するセレクトトランジスタと、を備え、前記第2の中間絶縁膜のフッ素濃度は、前記第1の中間絶縁膜のフッ素濃度よりも高いことを特徴とする。
【0009】
本発明の第4の視点に係る半導体装置の製造方法は、メモリセルトランジスタ及びセレクトトランジスタを備えた半導体装置の製造方法であって、半導体基板上に下層絶縁膜を形成する工程と、前記下層絶縁膜上に中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層絶縁膜を形成する工程と、前記上層絶縁膜上にゲート電極膜を形成する工程と、前記下層絶縁膜、前記中間絶縁膜、前記上層絶縁膜及び前記ゲート電極膜をパターニングして、前記メモリセルトランジスタのゲート構造及び、前記セレクトトランジスタのゲート構造を形成する工程と、を備え、前記セレクトトランジスタの形成領域に形成された前記中間絶縁膜に対して、酸化処理を施すことを特徴とする。
【0010】
本発明の第5の視点に係る半導体装置の製造方法は、メモリセルトランジスタ及びセレクトトランジスタを備えた半導体装置の製造方法であって、半導体基板上に下層絶縁膜を形成する工程と、前記下層絶縁膜上に中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層絶縁膜を形成する工程と、前記上層絶縁膜上にゲート電極膜を形成する工程と、前記下層絶縁膜、前記中間絶縁膜、前記上層絶縁膜及び前記ゲート電極膜をパターニングして、前記メモリセルトランジスタのゲート構造及び、前記セレクトトランジスタのゲート構造を形成する工程と、を備え、前記メモリセルトランジスタの形成領域に形成された前記中間絶縁膜に対して、欠陥形成処理を施すことを特徴とする。
【発明の効果】
【0011】
本発明によれば、メモリセルトランジスタ及びセレクトトランジスタともに良好な特性を有する優れた半導体装置及びその製造方法を提供することが可能である。
【発明を実施するための最良の形態】
【0012】
まず、実施形態の説明を行う前に、メモリセルトランジスタ及びセレクトトランジスタの両者を形成する場合に想定される課題について説明する。
【0013】
電荷トラップ型の不揮発性半導体記憶装置の製造方法として、メモリセルトランジスタ及びセレクトトランジスタを同一工程で同時に形成する方法が考えられる。しかしながら、メモリセルトランジスタの電荷蓄積層に電荷が蓄積されるようにトラップ準位密度の高い絶縁膜を形成すると、セレクトトランジスタ形成領域にもトラップ準位密度の高い絶縁膜が形成され、セレクトトランジスタにも電荷が蓄積される。このため、使用時間に応じてセレクトトランジスタの閾値が変動してしまい、最終的にはセレクトトランジスタが正常に機能しなくなるという問題が生じる。また、セレクトトランジスタに電荷が蓄積されないようにトラップ準位密度の低い絶縁膜を形成した場合、メモリセルトランジスタには電荷が蓄積されなくなる。その結果、データの書き込み動作が正確に行われないという問題が生じる。
【0014】
上記問題を解決する方法として、電荷蓄積層として形成された絶縁膜をセレクトトランジスタ形成領域のみ、エッチングして取り除くことで、メモリセルトランジスタとセレクトトランジスタを作り分ける方法が考えられる。しかし、この方法では、工程数が増加するという問題がある。さらに、メモリセルトランジスタとセレクトトランジスタとでゲート構造の高さが異なるため、ゲート構造形成時のエッチングによって、セレクトトランジスタ周辺付近の半導体基板もエッチングされてしまう。このため、セレクトトランジスタ周辺で半導体基板の表面領域に窪みが発生してしまい、セレクトトランジスタの特性がショートチャネル効果によって劣化するという問題がある。
【0015】
以下、本発明の実施形態(電荷蓄積層に電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体記憶装置)について図面を参照して、説明する。なお、各図は全て、ビット線方向(チャネル長方向)に沿った断面図である。また各図の(a)はメモリセルトランジスタ形成領域、(b)はセレクトトランジスタ形成領域を示している。
【0016】
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体装置の構成を概略的に示している。
【0017】
図1に示すように、半導体基板(シリコン基板)10にはソース/ドレイン領域11a、11bを有する素子領域が形成されている。
【0018】
図1(a)に示すように、メモリセルトランジスタ形成領域には、メモリセルトランジスタ100aが設けられている。メモリセルトランジスタ100aは、トンネル絶縁膜(第1の下層絶縁膜)20aと、トンネル絶縁膜20a上に設けられた電荷蓄積絶縁膜(第1の中間絶縁膜)30aと、電荷蓄積絶縁膜30a上に設けられたブロック絶縁膜(第1の上層絶縁膜)40aと、ブロック絶縁膜40a上に設けられたコントロールゲート電極(第1のゲート電極)50aと、を有している。
【0019】
図1(b)に示すように、セレクトトランジスタ形成領域には、セレクトトランジスタ100bが設けられている。セレクトトランジスタ100bは、トンネル絶縁膜20aと同一の絶縁材料膜で形成された絶縁膜(第2の下層絶縁膜)20bと、絶縁膜20b上に設けられた絶縁膜(第2の中間絶縁膜)32bと、絶縁膜32b上に設けられ、ブロック絶縁膜40aと同一の絶縁材料膜で形成された絶縁膜(第2の上層絶縁膜)40bと、絶縁膜40b上に設けられ、コントロールゲート電極50aと同一の導電材料膜で形成されたゲート電極(第2のゲート電極)50bと、を有している。
【0020】
電荷蓄積絶縁膜30aは、トラップ準位密度が高いシリコン窒化物を主成分として含有する絶縁膜で形成されている。一方、絶縁膜32bは、シリコン酸窒化物を主成分として含有する絶縁膜で形成されている。また、絶縁膜32bは、電荷蓄積絶縁膜30aよりも高い酸素濃度を有している。このため、絶縁膜32bは酸素結合によってトラップが減少している。これにより、絶縁膜32bのトラップ準位密度は電荷蓄積絶縁膜30aのトラップ準位密度よりも低くなり、絶縁膜32bへの電荷の蓄積を防止することができる。
【0021】
上述した電荷トラップ型の不揮発性半導体記憶装置では、メモリセルトランジスタ100aのコントロールゲート電極50aと半導体基板10の間に適当な電圧を印加することで、トンネル絶縁膜20aを介して、半導体基板10と電荷蓄積絶縁膜30aとの間で、電荷の充電が行われる。具体的には、トンネル絶縁膜20aを通って電荷蓄積絶縁膜30aに注入された電荷を、電荷蓄積絶縁膜30aのトラップ準位にトラップさせることで、電荷蓄積絶縁膜30aに電荷が蓄積される。
【0022】
なお、実際の不揮発性半導体記憶装置では、複数のメモリセルトランジスタがワード線方向及びビット線方向に配列されている。代表的には、上述した不揮発性半導体記憶装置として、直列接続された複数のメモリセルトランジスタをセレクトトランジスタ間に設けた構成を有するNAND型不揮発性メモリがあげられる。
【0023】
上記実施形態によれば、セレクトトランジスタ100bに設けられた中間絶縁膜32bは、メモリセルトランジスタ100aに設けられた中間絶縁膜(電荷蓄積絶縁膜)30aよりも酸素濃度が高い。したがって、酸素結合によって、トラップ準位密度が低下するため、絶縁膜32bのトラップ準位密度は、電荷蓄積絶縁膜30aのトラップ準位密度よりも低くなる。このため、セレクトトランジスタ100bに電圧を印加したときに電荷が絶縁膜32bにトラップされることが防止される。すなわち、絶縁膜32bの電荷トラップに起因したセレクトトランジスタ100bの閾値の変動を抑制することができる。その結果、セレクトトランジスタ100bの誤動作を防止し、安定したセレクトトランジスタ特性を得る事ができる。一方、メモリセルトランジスタには、高いトラップ順位密度を有する電荷蓄積絶縁膜30aが形成されているため、確実に電荷を蓄積することができる。従って、本実施形態では、特性及び信頼性に優れた不揮発性半導体記憶装置を得る事が可能となる。
【0024】
次に、本実施形態に係る半導体装置の製造方法を、図2〜図5を参照して説明する。
【0025】
先ず、図2に示すように、半導体基板10上に、トンネル絶縁膜用の下層絶縁膜20として、厚さ2〜6nm程度のシリコン酸化膜を熱酸化法によって形成する。なお、この後、表面を700〜900度のNO雰囲気に暴露してシリコン酸化膜に窒素を導入すると、トンネル絶縁膜20のストレス耐性が更に向上する。続いて、下層絶縁膜20上に電荷蓄積絶縁膜用の中間絶縁膜30として、厚さ5〜10nm程度のトラップ準位密度の高いシリコン窒化膜をLPCVD(low pressure chemical vapor deposition)法を用い、SiH2Cl2(dichlorosilane:DCS)及びNH3雰囲気中で堆積する。なお、中間絶縁膜として、シリコン窒化膜を用いたが、トラップ準位密度の低下しない範囲であるならば、シリコン酸窒化膜を用いても良い。
【0026】
次に、図3に示すように、全面にフォトレジストを塗布し、リソグラフィプロセスを用いて、セレクトトランジスタ形成領域に塗布されたフォトレジストを除去する。続いて、例えばプラズマドーピング法を用いて、ボロンやフッ素といったシリコン窒化膜の酸化レートを増幅させる元素(酸化促進剤)を導入する。図3(a)に示すように、メモリセルトランジスタ形成領域はフォトレジスト膜300aによりマスクされている。また、図3(b)に示すように、セレクトトランジスタ形成領域はフォトレジストが除去されている。したがって、セレクトトランジスタ形成領域の中間絶縁膜30に、酸化促進剤が導入される(酸化促進処理)。その結果、セレクトトランジスタ形成領域に形成された中間絶縁膜30は、酸化されやすい中間絶縁膜31となる。
【0027】
なお、シリコン窒化膜(中間絶縁膜)の酸化レートを増幅させる方法としてアルゴン、キセノン等の希ガス元素やシリコン、窒素、酸素等をイオン注入する方法を用いても良い。つまり、イオン注入によって、シリコン窒化膜中のシリコン及び窒素の結合(Si−Nボンド)にダメージを導入する。このようにシリコン窒化膜中に欠陥を形成することにより、Si−Nボンドが容易に切断され、シリコン窒化膜の酸化レートを増幅させることが可能となる。また、上述の元素以外でも、シリコン窒化膜の酸化レートを増幅する目的であれば、酸化促進処理として、どんな元素を導入しても良い。
【0028】
次に、図4に示すように、フォトレジスト膜300aを剥離する。その後、中間絶縁膜30、31の表面を、600〜1000度の酸化性雰囲気中に曝し、熱処理(酸化処理)を施す。その結果、酸化促進処理が施された中間絶縁膜31は選択的に酸化され、シリコン酸窒化膜32に変化しトラップ準位密度は著しく低下する。また、酸化促進処理が施されていない中間絶縁膜30は、1nm程度の厚さだけ表面が酸化されるにとどまるため、トラップ準位密度は殆ど低下しない。
【0029】
酸化性雰囲気中の熱処理で使用される酸化剤としては、酸素(O2)及び水蒸気(H2O)が、セレクトトランジスタ形成領域及びメモリセルトランジスタ形成領域の酸化の選択性を持たせる上で好ましい。なお、オゾン(O3)や酸素ラジカル(O*)といった酸化剤は、酸化力が強いため、酸化の選択性が低くなる。その結果、酸化促進処理が施されない中間絶縁膜30まで酸化されてしまうおそれがある。
【0030】
続いて、全面に、ブロック絶縁膜用の上層絶縁膜40として、厚さ6〜15nm程度のシリコン酸化膜を、DCSとN2Oを用いて、LPCVD法で堆積する。次に、上層絶縁膜40上に、ゲート電極膜50として、ポリシリコン膜をLPCVD法で堆積する。なお、上層絶縁膜40として、厚さ15〜30nm程度のアルミナ膜(Al2O3)をTMA(trimethyl aluminum)とH2Oを用いてALD(atomic layer deposition)法で形成してもよい。また、ゲート電極膜50は、金属材料を用いて形成してもよい。
【0031】
次に、図5に示すように、ゲート電極膜50上に、フォトレジスト膜500a、500bのパターンを形成する。
【0032】
次に、フォトレジスト膜500a及び500bをマスクとして、ゲート電極膜50、上層絶縁膜40、中間絶縁膜30、32、下層絶縁膜20をRIE(reactive ion etching)法でエッチングする。その結果、図6(a)に示すように、半導体基板10上に設けられたトンネル絶縁膜20aと、電荷蓄積絶縁膜30aと、ブロック絶縁膜40aと、コントロールゲート電極50aと、からなるメモリセルトランジスタ100aのゲート構造が形成される。また、図6(b)に示すように、半導体基板10上に設けられた絶縁膜20bと、絶縁膜32bと、絶縁膜40bと、ゲート電極50bと、からなるセレクトトランジスタ100bのゲート構造が形成される。絶縁膜20b、32b及び40bの積層膜がセレクトトランジスタのゲート絶縁膜となる。
【0033】
この後、例えばフォトレジスト膜500a、500b及びゲート電極50a、50b等をマスクとして用いて、半導体基板10の表面領域にヒ素等の不純物元素をイオン注入する。その後、フォトレジスト膜500a、500bを剥離し、さらに、熱処理を行うことで、図1に示すように、ソース/ドレイン領域11a、11bが形成される。
【0034】
その後、周知の工程、つまり層間絶縁膜(図示せず)を形成する工程、さらに配線(図示せず)等を形成する工程を経て、不揮発性半導体記憶装置が得られる。
【0035】
上記実施形態によれば、中間絶縁膜30上にフォトレジスト300aを形成した後、セレクトトランジスタ形成領域の中間絶縁膜30に酸化促進処理を施し、酸化促進処理が施された中間絶縁膜31を形成する。次に、フォトレジスト300aを剥離し、酸化性雰囲気中で熱処理を行う。このとき、メモリセルトランジスタ形成領域の中間絶縁膜30は、酸化促進処理が施されないため、殆ど酸化されることはない。これに対して、セレクトトランジスタ形成領域の絶縁膜31は酸化促進処理が施されているため、選択的に酸化され、酸化された絶縁膜32が形成される。したがって、セレクトトランジスタ形成領域の絶縁膜32は、メモリセルトランジスタ形成領域の絶縁膜30よりも酸素濃度が高くトラップ準位密度が低い。このため、セレクトトランジスタ100bに電圧を印加した際の絶縁膜32bへの電荷トラップを防止することができる。すなわち、絶縁膜32bへの電荷トラップに起因したセレクトトランジスタ100bの閾値の変動を抑制することが可能となる。その結果、セレクトトランジスタ100bの誤動作を防止し、安定したセレクトトランジスタ特性を得る事ができる。また、メモリセルトランジスタ100aに設けられた電荷蓄積絶縁膜30aは、十分なトラップ準位密度を有しているため、確実に電荷を蓄積することができる。このため、特性及び信頼性に優れた、メモリセルトランジスタ及びセレクトトランジスタを有する不揮発性半導体記憶装置を、少ない工程数で得る事が可能となる。
【0036】
また、本実施形態では、セレクトトランジスタ形成領域の中間絶縁膜を選択的に酸化するため、セレクトトランジスタ形成領域の中間絶縁膜を除去しなくても、トラップ準位密度の低い良質のゲート絶縁膜を得ることができる。そのため、本実施形態では、メモリセルトランジスタ及びセレクトトランジスタの高さを同じにすることができる。このため、エッチング時に、セレクトトランジスタ付近の半導体基板の表面領域がエッチングされて、窪みが生じるといった問題を回避することが可能である。
【0037】
(変形例1)
次に、図7、8及び9を用いて第1の実施形態の第1の変形例を説明する。なお、基本的な構造及び、基本的な製造方法は、上述した実施形態と同様である。したがって、上述した実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
【0038】
上述した実施形態では、図3に示すように、セレクトトランジスタ形成領域の中間絶縁膜30に酸化促進剤を導入し、絶縁膜31を形成した。その後、図4の工程で酸化促進剤を導入した絶縁膜31を選択的に酸化し、絶縁膜32を形成した。本変形例では酸化処理を施すタイミングが異なる。
【0039】
本変形例では、図3の工程の後、図7に示すように、酸化処理を施さずに、絶縁膜31上に上層絶縁膜40及びゲート電極膜50を形成する。その後、図8に示すように、ゲート電極膜50上に、フォトレジスト膜500a、500bのパターンを形成する。
【0040】
次に、フォトレジスト膜500a及び500bをマスクとして、ゲート電極膜50、上層絶縁膜40、中間絶縁膜30、31、下層絶縁膜20をRIE(reactive ion etching)法でエッチングする。その結果、図9(a)に示すように、半導体基板10上に設けられたトンネル絶縁膜20aと、電荷蓄積絶縁膜30aと、ブロック絶縁膜40aと、コントロールゲート電極50aと、からなるメモリセルトランジスタ100aのゲート構造が形成される。また、図9(b)に示すように、半導体基板10上に設けられた絶縁膜20bと、絶縁膜31bと、絶縁膜40bと、ゲート電極50bと、からなるセレクトトランジスタ110bのゲート構造が形成される。絶縁膜20b、31b及び40bの積層膜がセレクトトランジスタのゲート絶縁膜となる。
【0041】
この後、フォトレジスト膜500a、500b及びゲート電極50a、50b等をマスクとして用いて、半導体基板10の表面領域にヒ素等の不純物元素をイオン注入する。フォトレジスト膜500a、500bを剥離した後、600〜1000度の酸化性雰囲気中で熱処理(酸化処理)を行うことで、セレクトトランジスタ形成領域の絶縁膜31b全体が酸化され、電荷トラップの少ないシリコン酸窒化膜に変化する。一方、メモリセルトランジスタ領域の絶縁膜30aには酸化促進処理が施されていないため、絶縁膜30aは側壁部分のみが酸化されるだけであり、トラップ準位密度は殆ど低下しない。
【0042】
以上のように、本変形例においても、上述した実施形態と同様に、セレクトトランジスタ形成領域の中間絶縁膜30に対して選択的に酸化促進処理を行う。そのため、上述した実施形態と同様、メモリセルトランジスタではトラップ準位密度の高い電荷蓄積絶縁膜が得られ、電荷を確実に蓄積することができる。また、セレクトトランジスタでは、トラップ準位密度の低い優れたゲート絶縁膜を得ることができる。したがって、特性及び信頼性に優れたメモリセルトランジスタ及びセレクトトランジスタを有する不揮発性半導体記憶装置を、少ない工程数で得ることが可能となる。
【0043】
また、本変形例では、酸化性雰囲気中での熱処理を、メモリセルトランジスタ100a及びセレクトトランジスタ110bのゲート構造形成後に行う。この酸化性雰囲気中での熱処理により、ゲート電極の側壁を同時に酸化することができる。したがって、本実施形態では、ゲート電極の側壁の酸化処理と、セレクトトランジスタ形成領域の中間絶縁膜の酸化処理とをかねることができ、より製造工程を簡略化することができる。
【0044】
(変形例2)
次に、図10を用いて第1の実施形態の第2の変形例を説明する。なお、基本的な構造及び、基本的な製造方法は、上述した実施形態と同様である。したがって、上述した実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
【0045】
本変形例では、図3の工程で、フォトレジスト膜300aを形成した後、図10に示すように、100〜200度の低温で、酸素プラズマ処理を行い、セレクトトランジスタ形成領域の中間絶縁膜30を選択的にプラズマ酸化してトラップ準位密度の低い絶縁膜32に変換する。なお、第1の実施形態と同様に、酸化処理を施す前に、予めボロンやフッ素といったシリコン窒化膜の酸化レートを増幅させる元素(酸化促進剤)を導入しておいても良い。また、予めアルゴン、キセノン等の希ガス元素やシリコン、窒素、酸素等をイオン注入して、酸化が促進されるようなダメージを導入しておいても良い。酸化促進剤やダメージを導入することで、より効率良く酸化を行うことが可能となる。フォトレジスト300aを剥離したあとの基本的な工程は上述した実施形態と同様であり、上述した実施形態で説明した不揮発性半導体記憶装置と同様の不揮発性半導体記憶装置が得られる。
【0046】
以上のように、本変形例でも、第1の実施形態と同様にセレクトトランジスタ形成領域の中間絶縁膜30が選択的に酸化される。そのため、上述した実施形態と同様、メモリセルトランジスタではトラップ準位密度の高い電荷蓄積絶縁膜が得られ、電荷を確実に蓄積することができる。また、セレクトトランジスタでは、トラップ準位密度の低い優れたゲート絶縁膜を得ることができる。したがって、特性及び信頼性に優れたメモリセルトランジスタ及びセレクトトランジスタを有する不揮発性半導体記憶装置を、少ない工程数で得ることが可能となる。
【0047】
(第2の実施形態)
図11は、本発明の第2の実施形態に係る半導体装置の構成を概略的に示している。
【0048】
なお、基本的な構造及び、基本的な製造方法は、上述した第1の実施形態と同様である。したがって、上述した第1の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
【0049】
本実施形態も第1の実施形態と同様、メモリセルトランジスタ100aの電荷蓄積絶縁膜(中間絶縁膜)30aは、トラップ準位密度が高いシリコン窒化物を主成分として含有する絶縁膜で形成されている。一方、セレクトトランジスタ120bの絶縁膜(中間絶縁膜)33bは、フッ素を含有するシリコン窒化物を主成分として含有する絶縁膜で形成されている。絶縁膜33bは、電荷蓄積絶縁膜30aよりも高いフッ素濃度を有している。このため、絶縁膜33b中の未結合手(ダングリングボンド)はフッ素によって終端しており、トラップ準位密度が減少している。その結果、絶縁膜33bのトラップ準位密度は、電荷蓄積絶縁膜30aのトラップ準位密度よりも大幅に低くなり、絶縁膜33bへの電荷の蓄積を防止することができる。
【0050】
このように本実施形態によれば、セレクトトランジスタ120bに設けられた中間絶縁膜33bは、メモリセルトランジスタ100aに設けられた中間絶縁膜(電荷蓄積絶縁膜)30aよりもフッ素濃度が高い。このため、フッ素によって未結合手(ダングリングボンド)を終端し、トラップ準位密度が低くなる。その結果、セレクトトランジスタ120bに電圧を印加したときに電荷が絶縁膜33bにトラップされることが防止される。すなわち、絶縁膜33bの電荷トラップに起因したセレクトトランジスタ120bの閾値の変動を抑制することが可能となる。その結果、セレクトトランジスタ120bの誤動作を防止し、安定したセレクトトランジスタ特性を得る事ができる。一方、メモリセルトランジスタには高いトラップ準位密度を有する電化蓄積絶縁膜30aが形成されているため、確実に電荷を蓄積することができる。したがって、本実施形態では、特性及び信頼性に優れた不揮発性半導体記憶装置を得る事が可能となる。
【0051】
次に、本実施形態に係る半導体装置の製造方法を、図12〜図15を参照して説明する。
【0052】
第1の実施形態の図2の工程の後、図12に示すように、全面にフォトレジストを塗布し、リソグラフィプロセスを用いて、セレクトトランジスタ形成領域に塗布されたフォトレジストを除去する。続いて、シリコン窒化膜で形成された中間絶縁膜内のダングリングボンドを終端させるように適量のフッ素を、イオン注入法、またはプラズマドーピング法により導入する。フッ素は、大量に導入すると、大きな酸化促進作用が生じるが、少量であれば、酸化促進作用はあまり起こらず、むしろシリコン窒化膜中のダングリングボンドを終端させ、トラップ準位密度を減少させる効果がある。図12(a)に示すように、メモリセルトランジスタ形成領域はフォトレジスト膜300aによりマスクされている。また、図12(b)に示すように、セレクトトランジスタ形成領域はフォトレジストが除去されている。したがって、セレクトトランジスタ形成領域の中間絶縁膜30に対して選択的にフッ素が導入される。その結果、セレクトトランジスタ形成領域に形成された中間絶縁膜30は、トラップ準位密度の低い中間絶縁膜33となる。
【0053】
以後の基本的な工程は第1の実施形態と同様である。すなわち、図13に示すように、フォトレジスト膜300aを剥離した後、第1の実施形態と同様にして、絶縁膜30及び絶縁膜33上に、ブロック絶縁膜用の上層絶縁膜及び40、ゲート電極膜50を形成する。続いて、図14に示すように、ゲート電極膜50上に、フォトレジスト膜500a、500bを形成する。さらに、図15に示すように、第1の実施形態と同様にして、エッチング(パターニング)を行う。
【0054】
その結果、図15(a)に示すように、半導体基板10上に設けられたトンネル絶縁膜20aと、電荷蓄積絶縁膜30aと、ブロック絶縁膜40aと、コントロールゲート電極50aと、からなるメモリセルトランジスタ100aのゲート構造が形成される。また、図15(b)に示すように、半導体基板10上に設けられた絶縁膜20bと、絶縁膜33bと、絶縁膜40bと、ゲート電極50bと、からなるセレクトトランジスタ120bのゲート構造が形成される。
【0055】
以後の工程も第1の実施形態と同様であり、図11に示すような不揮発性半導体記憶装置が得られる。
【0056】
上記実施形態によれば、中間絶縁膜30上にフォトレジスト300aを形成した後、セレクトトランジスタ形成領域の中間絶縁膜30に適量のフッ素を導入し、フッ素を含有した絶縁膜33を形成する。その結果、セレクトトランジスタ形成領域の中間絶縁層33は、メモリセルトランジスタ形成領域の中間絶縁膜30よりもフッ素濃度が高くなる。セレクトトランジスタ形成領域の電荷蓄積絶縁膜30にフッ素が導入されることにより、セレクトトランジスタ形成領域の電荷蓄積絶縁膜30中のダングリングボンドがフッ素によって終端させられる。このため、セレクトトランジスタ形成領域の中間絶縁膜30中のトラップ準位は減少する。したがって、セレクトトランジスタ120bに電圧を印加した際の絶縁膜33bヘの電荷トラップを防止することができる。すなわち、絶縁膜33bへの電荷トラップに起因したセレクトトランジスタ120bの閾値の変動を抑制することが可能となる。その結果、セレクトトランジスタ120bの誤動作を防止し、安定したセレクトトランジスタ特性を得る事ができる。また、メモリセルトランジスタ100aに設けられた電荷蓄積絶縁膜30aは、十分なトラップ準位密度を有しているため、確実に電荷を蓄積することができる。このため、第1の実施形態と同様に、特性及び信頼性に優れたメモリセルトランジスタ及びセレクトトランジスタを有する不揮発性半導体記憶装置を少ない工程数で得る事が可能となる。
【0057】
(第3の実施形態)
図16は、本発明の第3の実施形態に係る半導体装置の構成を概略的に示している。なお、基本的な構造及び、基本的な製造方法は、上述した第1の実施形態と同様である。したがって、第1の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
【0058】
本実施形態では、セレクトトランジスタ130bの絶縁膜(中間絶縁膜)60bは、トラップ準位密度が非常に低いシリコン窒化物を主成分として含有する絶縁膜で形成されている。一方、メモリセルトランジスタ130aの中間絶縁膜(電荷蓄積絶縁膜)62aは、トラップ準位密度の高いシリコン窒化物を主成分として含有する絶縁膜で形成されている。
【0059】
このように本実施形態によれば、メモリセルトランジスタ130aに設けられた中間絶縁膜62aのトラップ準位密度は、セレクトトランジスタ130bに設けられた中間絶縁膜60bのトラップ準位密度よりも高く、中間絶縁膜60bのトラップ準位密度は非常に低い。このため、絶縁膜60bの電荷トラップに起因したセレクトトランジスタ130bの閾値の変動を抑制することができる。その結果、セレクトトランジスタ130bの誤動作を防止し、安定したセレクトトランジスタ特性を得る事ができる。一方、メモリセルトランジスタには高いトラップ準位密度を有する電荷蓄積絶縁膜62aが形成されているため、確実に電荷を蓄積することができる。したがって、本実施形態では、特性及び信頼性に優れた不揮発性半導体記憶装置を得ることが可能となる。
【0060】
次に、本実施形態に係る半導体装置の製造方法を、図17〜図21を参照して説明する。
【0061】
先ず、図17に示すように、半導体基板10上に、トンネル絶縁膜用の下層絶縁膜20として、厚さ2〜6nm程度のシリコン酸化膜を熱酸化法によって形成する。この後、表面を700〜900度のNO雰囲気に暴露してシリコン酸化膜に窒素を導入すると、トンネル絶縁膜20のストレス耐性が更に向上する。続いて、下層絶縁膜20上に中間絶縁膜60として、厚さ5〜10nm程度のトラップ準位密度が非常に低いシリコン窒化膜を、300度〜400度の低温でALD法を用い、DCS及びN2*(N2ラジカル)を交互に供給することによって堆積する。なお、N2*の代わりにN*(Nラジカル)あるいはNH*(NHラジカル)を使用しても良い。このようにして、下層絶縁膜20上に、トラップ密度の非常に低いシリコン窒化膜60が形成される。このようにして形成されたシリコン窒化膜60は、一般的なシリコン窒化膜に比べて窒素の比率が多くなっている。
【0062】
次に、図18に示すように、全面にフォトレジストを塗布し、リソグラフィプロセスを用いて、メモリセルトランジスタ形成領域に塗布されたフォトレジストを除去する。続いて、He、Ar、Xe等のプラズマに暴露するか、または、低加速でAr、Xe等の希ガスやSi、N等のイオンを注入することによって、シリコン窒化膜60中に欠陥を形成する。なお、上述の方法以外でも、シリコン窒化膜60にトラップの元となる欠陥を導入する目的であれば、他の方法を用いてもよい。
【0063】
図18(b)に示すように、セレクトトランジスタ形成領域はフォトレジスト膜300bによりマスクされている。また、図18(a)に示すように、メモリセルトランジスタ形成領域はフォトレジストが除去されているために、メモリセルトランジスタ形成領域の中間絶縁膜60にのみ欠陥が導入される(欠陥形成処理)。その結果、メモリセルトランジスタ形成領域に形成された絶縁膜60は、多くの欠陥が形成された電荷蓄積絶縁膜61となる。
【0064】
次に、図19に示すように、フォトレジスト膜300bを剥離する。その後、絶縁膜60及び61の表面を、700〜1000度の非酸化性雰囲気中に曝し、熱処理を施す。熱処理によって、欠陥が導入された絶縁膜61の耐酸化性が増加するとともに、電荷保持特性劣化の原因となる浅いトラップ準位が除去され、絶縁膜62となる。この熱処理では、非酸化性雰囲気がシリコン窒化膜の酸化防止の観点からは好ましいが、微量に酸素を添加した雰囲気でも問題ない。その後、第1の実施形態と同様にして、絶縁膜60及び絶縁膜62上に、ブロック絶縁膜用の上層絶縁膜及び40、ゲート電極膜50を形成する。続いて、図20に示すように、ゲート電極膜50上に、フォトレジスト膜500a、500bを形成する。さらに、図21に示すように、第1の実施形態と同様にして、エッチング(パターニング)を行う。
【0065】
その結果、図21(a)に示すように、半導体基板10上に設けられたトンネル絶縁膜20aと、電荷蓄積絶縁膜62aと、ブロック絶縁膜40aと、コントロールゲート電極50aと、からなるメモリセルトランジスタ130aのゲート構造が形成される。また、図21(b)に示すように、半導体基板10上に設けられた絶縁膜20bと、絶縁膜60bと、絶縁膜40bと、ゲート電極50bと、からなるセレクトトランジスタ130bのゲート構造が形成される。
【0066】
以後の工程も第1の実施形態と同様であり、図16に示すような不揮発性半導体記憶装置が得られる。
【0067】
このように本実施形態によれば、下層絶縁膜20上にトラップ準位密度の非常に低い中間絶縁膜60を形成した後、メモリセルトランジスタ形成領域の中間絶縁膜60に欠陥形成処理を施す。その結果、メモリトランジスタの中間絶縁膜62aには、欠陥が形成され、トラップ準位が大幅に増加する。このため、メモリセルトランジスタの中間絶縁膜62aは電荷蓄積絶縁膜として機能し、データの書き込み動作及び消去動作が正確に行われる。また、セレクトトランジスタの中間絶縁膜60bは、トラップ準位密度が非常に低い材料で形成されているため、絶縁膜62aへの電荷トラップに起因したセレクトトランジスタ130bの閾値の変動を抑制することが可能となる。その結果、メモリセルトランジスタ130a及びセレクトトランジスタ130bの誤動作を防止し、安定したトランジスタ特性を得る事ができる。このため、特性及び信頼性に優れたメモリセルトランジスタ及びセレクトトランジスタを有する不揮発性半導体記憶装置を少ない工程数で得る事が可能となる。
【0068】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
【図面の簡単な説明】
【0069】
【図1】本発明の第1の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図2】本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図3】本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図4】本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図5】本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図6】本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図7】本発明の第1の実施形態の第1の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図8】本発明の第1の実施形態の第1の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図9】本発明の第1の実施形態の第1の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図10】本発明の第1の実施形態の第2の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図11】本発明の第2の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図12】本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図13】本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図14】本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図15】本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図16】本発明の第3の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図17】本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図18】本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図19】本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図20】本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図21】本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【符号の説明】
【0070】
10…半導体基板
20a、20b…下層絶縁膜
30a、32b、33b、60b、62a…中間絶縁膜
40a、40b…上層絶縁膜
50a、50b…ゲート電極
100a、130a…メモリセルトランジスタ
100b、120b、130b…セレクトトランジスタ
【特許請求の範囲】
【請求項1】
半導体基板上に設けられた第1の下層絶縁膜と、前記第1の下層絶縁膜上に設けられた第1の中間絶縁膜と、前記第1の中間絶縁膜上に設けられた第1の上層絶縁膜と、前記第1の上層絶縁膜上に設けられた第1のゲート電極と、を有するメモリセルトランジスタと、
前記半導体基板上に設けられ、前記第1の下層絶縁膜と同一の絶縁材料膜で形成された第2の下層絶縁膜と、前記第2の下層絶縁膜上に設けられた第2の中間絶縁膜と、前記第2の中間絶縁膜上に設けられ、前記第1の上層絶縁膜と同一の絶縁材料膜で形成された第2の上層絶縁膜と、前記第2の上層絶縁膜上に設けられ、前記第1のゲート電極と同一の導電材料膜で形成された第2のゲート電極と、を有するセレクトトランジスタと、を備え、
前記第2の中間絶縁膜のトラップ密度は、前記第1の中間絶縁膜のトラップ密度よりも低いことを特徴とする半導体装置。
【請求項2】
半導体基板上に設けられた第1の下層絶縁膜と、前記第1の下層絶縁膜上に設けられた第1の中間絶縁膜と、前記第1の中間絶縁膜上に設けられた第1の上層絶縁膜と、前記第1の上層絶縁膜上に設けられた第1のゲート電極と、を有するメモリセルトランジスタと、
前記半導体基板上に設けられ、前記第1の下層絶縁膜と同一の絶縁材料膜で形成された第2の下層絶縁膜と、前記第2の下層絶縁膜上に設けられた第2の中間絶縁膜と、前記第2の中間絶縁膜上に設けられ、前記第1の上層絶縁膜と同一の絶縁材料膜で形成された第2の上層絶縁膜と、前記第2の上層絶縁膜上に設けられ、前記第1のゲート電極と同一の導電材料膜で形成された第2のゲート電極と、を有するセレクトトランジスタと、を備え、
前記第2の中間絶縁膜の酸素濃度は、前記第1の中間絶縁膜の酸素濃度よりも高いことを特徴とする半導体装置。
【請求項3】
半導体基板上に設けられた第1の下層絶縁膜と、前記第1の下層絶縁膜上に設けられた第1の中間絶縁膜と、前記第1の中間絶縁膜上に設けられた第1の上層絶縁膜と、前記第1の上層絶縁膜上に設けられた第1のゲート電極と、を有するメモリセルトランジスタと、
前記半導体基板上に設けられ、前記第1の下層絶縁膜と同一の絶縁材料膜で形成された第2の下層絶縁膜と、前記第2の下層絶縁膜上に設けられた第2の中間絶縁膜と、前記第2の中間絶縁膜上に設けられ、前記第1の上層絶縁膜と同一の絶縁材料膜で形成された第2の上層絶縁膜と、前記第2の上層絶縁膜上に設けられ、前記第1のゲート電極と同一の導電材料膜で形成された第2のゲート電極と、を有するセレクトトランジスタと、を備え、
前記第2の中間絶縁膜のフッ素濃度は、前記第1の中間絶縁膜のフッ素濃度よりも高いことを特徴とする半導体装置。
【請求項4】
メモリセルトランジスタ及びセレクトトランジスタを備えた半導体装置の製造方法であって、
半導体基板上に下層絶縁膜を形成する工程と、
前記下層絶縁膜上に中間絶縁膜を形成する工程と、
前記中間絶縁膜上に上層絶縁膜を形成する工程と、
前記上層絶縁膜上にゲート電極膜を形成する工程と、
前記下層絶縁膜、前記中間絶縁膜、前記上層絶縁膜及び前記ゲート電極膜をパターニングして、前記メモリセルトランジスタのゲート構造及び、前記セレクトトランジスタのゲート構造を形成する工程と、を備え、
前記セレクトトランジスタの形成領域に形成された前記中間絶縁膜に対して、酸化処理を施すことを特徴とする半導体装置の製造方法。
【請求項5】
メモリセルトランジスタ及びセレクトトランジスタを備えた半導体装置の製造方法であって、
半導体基板上に下層絶縁膜を形成する工程と、
前記下層絶縁膜上に中間絶縁膜を形成する工程と、
前記中間絶縁膜上に上層絶縁膜を形成する工程と、
前記上層絶縁膜上にゲート電極膜を形成する工程と、
前記下層絶縁膜、前記中間絶縁膜、前記上層絶縁膜及び前記ゲート電極膜をパターニングして、前記メモリセルトランジスタのゲート構造及び、前記セレクトトランジスタのゲート構造を形成する工程と、を備え、
前記メモリセルトランジスタの形成領域に形成された前記中間絶縁膜に対して、欠陥形成処理を施すことを特徴とする半導体装置の製造方法。
【請求項1】
半導体基板上に設けられた第1の下層絶縁膜と、前記第1の下層絶縁膜上に設けられた第1の中間絶縁膜と、前記第1の中間絶縁膜上に設けられた第1の上層絶縁膜と、前記第1の上層絶縁膜上に設けられた第1のゲート電極と、を有するメモリセルトランジスタと、
前記半導体基板上に設けられ、前記第1の下層絶縁膜と同一の絶縁材料膜で形成された第2の下層絶縁膜と、前記第2の下層絶縁膜上に設けられた第2の中間絶縁膜と、前記第2の中間絶縁膜上に設けられ、前記第1の上層絶縁膜と同一の絶縁材料膜で形成された第2の上層絶縁膜と、前記第2の上層絶縁膜上に設けられ、前記第1のゲート電極と同一の導電材料膜で形成された第2のゲート電極と、を有するセレクトトランジスタと、を備え、
前記第2の中間絶縁膜のトラップ密度は、前記第1の中間絶縁膜のトラップ密度よりも低いことを特徴とする半導体装置。
【請求項2】
半導体基板上に設けられた第1の下層絶縁膜と、前記第1の下層絶縁膜上に設けられた第1の中間絶縁膜と、前記第1の中間絶縁膜上に設けられた第1の上層絶縁膜と、前記第1の上層絶縁膜上に設けられた第1のゲート電極と、を有するメモリセルトランジスタと、
前記半導体基板上に設けられ、前記第1の下層絶縁膜と同一の絶縁材料膜で形成された第2の下層絶縁膜と、前記第2の下層絶縁膜上に設けられた第2の中間絶縁膜と、前記第2の中間絶縁膜上に設けられ、前記第1の上層絶縁膜と同一の絶縁材料膜で形成された第2の上層絶縁膜と、前記第2の上層絶縁膜上に設けられ、前記第1のゲート電極と同一の導電材料膜で形成された第2のゲート電極と、を有するセレクトトランジスタと、を備え、
前記第2の中間絶縁膜の酸素濃度は、前記第1の中間絶縁膜の酸素濃度よりも高いことを特徴とする半導体装置。
【請求項3】
半導体基板上に設けられた第1の下層絶縁膜と、前記第1の下層絶縁膜上に設けられた第1の中間絶縁膜と、前記第1の中間絶縁膜上に設けられた第1の上層絶縁膜と、前記第1の上層絶縁膜上に設けられた第1のゲート電極と、を有するメモリセルトランジスタと、
前記半導体基板上に設けられ、前記第1の下層絶縁膜と同一の絶縁材料膜で形成された第2の下層絶縁膜と、前記第2の下層絶縁膜上に設けられた第2の中間絶縁膜と、前記第2の中間絶縁膜上に設けられ、前記第1の上層絶縁膜と同一の絶縁材料膜で形成された第2の上層絶縁膜と、前記第2の上層絶縁膜上に設けられ、前記第1のゲート電極と同一の導電材料膜で形成された第2のゲート電極と、を有するセレクトトランジスタと、を備え、
前記第2の中間絶縁膜のフッ素濃度は、前記第1の中間絶縁膜のフッ素濃度よりも高いことを特徴とする半導体装置。
【請求項4】
メモリセルトランジスタ及びセレクトトランジスタを備えた半導体装置の製造方法であって、
半導体基板上に下層絶縁膜を形成する工程と、
前記下層絶縁膜上に中間絶縁膜を形成する工程と、
前記中間絶縁膜上に上層絶縁膜を形成する工程と、
前記上層絶縁膜上にゲート電極膜を形成する工程と、
前記下層絶縁膜、前記中間絶縁膜、前記上層絶縁膜及び前記ゲート電極膜をパターニングして、前記メモリセルトランジスタのゲート構造及び、前記セレクトトランジスタのゲート構造を形成する工程と、を備え、
前記セレクトトランジスタの形成領域に形成された前記中間絶縁膜に対して、酸化処理を施すことを特徴とする半導体装置の製造方法。
【請求項5】
メモリセルトランジスタ及びセレクトトランジスタを備えた半導体装置の製造方法であって、
半導体基板上に下層絶縁膜を形成する工程と、
前記下層絶縁膜上に中間絶縁膜を形成する工程と、
前記中間絶縁膜上に上層絶縁膜を形成する工程と、
前記上層絶縁膜上にゲート電極膜を形成する工程と、
前記下層絶縁膜、前記中間絶縁膜、前記上層絶縁膜及び前記ゲート電極膜をパターニングして、前記メモリセルトランジスタのゲート構造及び、前記セレクトトランジスタのゲート構造を形成する工程と、を備え、
前記メモリセルトランジスタの形成領域に形成された前記中間絶縁膜に対して、欠陥形成処理を施すことを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【公開番号】特開2009−260071(P2009−260071A)
【公開日】平成21年11月5日(2009.11.5)
【国際特許分類】
【出願番号】特願2008−108049(P2008−108049)
【出願日】平成20年4月17日(2008.4.17)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成21年11月5日(2009.11.5)
【国際特許分類】
【出願日】平成20年4月17日(2008.4.17)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]