液晶表示装置の製造方法
【課題】本発明は、薄膜トランジスタをスイッチング素子として備えたアクティブマトリクス型の液晶表示装置の製造方法に関し、製造コストを低減させることができる液晶表示装置の製造方法を提供することを目的とする。
【解決手段】透明絶縁基板１上に金属薄膜を成膜し、第１のマスクを用いてエッチングによりゲートバスライン２を形成する工程と、ゲート絶縁膜３と、動作半導体層４と、ソース／ドレイン電極６、７形成用金属薄膜とを積層し、第２のマスクを用いてソース／ドレイン電極形状に動作半導体層４の一部まで一括エッチングする工程と、第３のマスクを用いてエッチングにより、動作半導体層４を画素領域毎に分離するのと同時に、ゲートバスライン２の外部接続端子２０上部を開口する工程とを有するように構成する。
【解決手段】透明絶縁基板１上に金属薄膜を成膜し、第１のマスクを用いてエッチングによりゲートバスライン２を形成する工程と、ゲート絶縁膜３と、動作半導体層４と、ソース／ドレイン電極６、７形成用金属薄膜とを積層し、第２のマスクを用いてソース／ドレイン電極形状に動作半導体層４の一部まで一括エッチングする工程と、第３のマスクを用いてエッチングにより、動作半導体層４を画素領域毎に分離するのと同時に、ゲートバスライン２の外部接続端子２０上部を開口する工程とを有するように構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）の製造方法に関し、特に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴという）をスイッチング素子として備えたアクティブマトリクス型の液晶表示装置の製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は、軽量かつ薄型で低消費電力であること等の特徴を有し、携帯端末やビデオカメラのファインダ、ノートパソコンの表示装置等幅広い分野に応用されている。その中でもアクティブマトリクス型の液晶表示装置は、高品質かつ高精細な画像表示ができるためコンピュータ等における大型の表示装置として用いられている。今後、ますますアクティブマトリクス型の液晶表示装置の需要が高まるなかで、低コストかつ生産能力の高い液晶表示装置の製造方法の確立が求められている。
【０００３】
このアクティブマトリクス型の液晶表示装置は、縦電界方式と横電界方式の駆動方式に大別される。縦電界方式の液晶表示装置は、ＴＦＴ及び画素電極が形成されたアレイ基板と共通電極が形成された対向基板との間に液晶を封入してあり、液晶層を挟む電極間に電圧が印加されると基板面にほぼ垂直な方向に電界が生じるようになっている。一方、横電界方式の液晶表示装置は、ＴＦＴおよび画素電極と共に共通電極もアレイ基板側に形成されており、電極間に電圧が印加されると、アレイ基板と対向基板との間に封止された液晶層には基板面にほぼ平行な方向に電界が生じるようになっている。
【０００４】
従来の縦電界方式のアクティブマトリクス型の液晶表示装置に用いられるＴＦＴについて図１１を用いて説明する。図１１はＴＦＴが形成された透明絶縁性基板の基板面に垂直な面で切断したＴＦＴの断面構造を示している。
【０００５】
ＴＦＴは、透明絶縁基板（透明ガラス基板）１上に形成されたゲート電極（ゲートバスライン）２を有している。ゲート電極２及び透明絶縁基板１上には例えばＳｉＮｘ（窒化シリコン）からなるゲート絶縁膜３が形成されている。ゲート絶縁膜３上には例えばアモルファスシリコン（以下、ａ−Ｓｉと略記する）からなる動作半導体層４が形成されている。ゲート電極２上の動作半導体層４の両側には、対向するエッジ部を動作半導体層５上に乗り上げて不純物半導体層（オーミックコンタクト層）５及びソース電極６、ドレイン電極７が形成されている。ソース／ドレイン電極６、７上及びソース／ドレイン電極６、７の対向するエッジ部に露出した動作半導体層４上に保護膜（パッシベーション膜）８が形成されている。ソース電極６上の保護膜８にコンタクトホールが形成され、保護膜８上に形成された画素電極９がコンタクトホールを介してソース電極６に接続されている。
【０００６】
図１１に示したＴＦＴは動作半導体層４となるａ−Ｓｉ膜上部の一部をエッチングすることから、チャネルエッチ型ＴＦＴと呼ばれる。次に、この従来のチャネルエッチ型ＴＦＴを有する液晶表示装置の製造方法について図１２及び図１３を用いて説明する。図１２及び図１３において、（Ａ）列はＴＦＴの形成領域を示し、（Ｂ）列はゲートバスラインの外部接続端子の形成領域を示している。
【０００７】
まず、図１２（ａ）に示すように、透明絶縁基板１上に金属薄膜５０を成膜する。次にレジストを全面に塗布してパターニングし、パターニングされたレジスト層をエッチングマスクにして金属薄膜５０をエッチングしてゲートバスラインを形成する。この従来例ではゲートバスラインの一部をＴＦＴのゲート電極２として利用している。また、ゲートバスライン端部には外部接続端子２０が形成される（図１２（ｂ））。
【０００８】
レジスト層を除去した後、図１２（ｃ）に示すようにゲート絶縁膜３を基板全面に形成する。次に、ゲート絶縁膜３上に動作半導体層となるａ−Ｓｉ膜５２及びオーミックコンタクト層となるｎ+ａ−Ｓｉ層５４をこの順に成膜する。次に全面にレジストを塗布してからパターニングし、パターニングされたレジスト層をマスクとしてｎ+ａ−Ｓｉ層５４及びａ−Ｓｉ膜５２をエッチングして各画素領域間のＴＦＴの素子分離を行うと共に動作半導体層４を形成する（図１２（ｄ））。
【０００９】
次にレジスト層を除去してから金属薄膜５６を全面に成膜する（図１２（ｅ））。次に、レジストを全面に塗布してソース／ドレイン電極形状にパターニングする。パターニングされたレジスト層をマスクに金属薄膜５６及びｎ+ａ−Ｓｉ層５４をエッチングして、さらに動作半導体層４の上部一部をエッチングする（図１２（ｆ））。次にレジスト層を除去した後、全面に保護膜８を成膜する（図１３（ａ））。
【００１０】
次に、レジストを全面に塗布してからパターニングし、パターニングされたレジスト層をマスクとして保護膜８をエッチングし、ソース電極６上の保護膜８を除去してコンタクトホールを形成する。それと同時に、ゲートバスラインの外部接続端子２０上の保護膜８及びゲート絶縁膜３をエッチングして開口部を形成する（図１３（ｂ））。次にレジスト層を除去してから、透明電極材料からなる画素電極形成層５８を全面に成膜する（図１３（ｃ））。次いで、レジストを全面に塗布してからパターニングし、パターニングされたレジスト層をマスクに画素電極形成層５８をエッチングして、ソース電極６とコンタクトホールを介して接続する画素電極９を形成する。それと同時にゲートバスラインの外部接続端子２０上部開口を介して外部接続端子２０と接続する透明電極材料からなるパッド１０が形成される（図１３（ｄ））。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで上記従来の縦電界方式の液晶表示装置の製造方法では、図１２（ｂ）、図１２（ｄ）、図１２（ｆ）、図１３（ｂ）、図１３（ｄ）に示す５つの工程毎にレジスト露光用のマスクが必要となる。そして、所定の膜の成膜工程、塗布したレジストをパターニングするフォトリソグラフィ工程及びエッチング工程がこの５つの工程毎にそれぞれ必要になっている。
【００１２】
一方、横電界方式の液晶表示装置の製造方法は、縦電界方式の液晶表示装置の製造方法と殆ど変わるところはないが、横電界方式の場合、１枚のレジスト露光用マスクを用いたパターニングで、データバスライン、ドレイン電極及びソース電極と共に、ソース電極と直結した画素電極を形成できる点が異なっている。従って、縦電界方式の液晶表示装置におけるアレイ基板の製造工程では５枚のレジスト露光用マスクを必要とするのに対して、横電界方式の液晶表示装置におけるアレイ基板の製造工程では、４枚のレジスト露光用マスクで済むようになる。
【００１３】
しかしながら、いずれの電界印加方式を用いるにしても、アクティブマトリクス型の液晶表示装置の普及に伴い、低価格で安定した液晶表示装置を市場に供給するには、製造コストのさらなる削減が重要な課題となってきている。製造コストを低減させるには、第１に液晶表示装置の製造歩留りを改善することが強く求められる。第２には液晶表示装置の製造におけるスループットを向上させることも必要である。そのためには、製造工程の簡素化を図ると共に、従来に増して高度な成膜工程やフォトリソグラフィ工程が要求されるが、高性能の製造設備を導入することにより却ってコスト増になりかねないという問題を有している。さらに現状の製造方法では、近年の液晶表示装置の高精細化、大画面化の要求の前では、製造歩留まりやスループットを飛躍的に向上させるには限度がある。また、半導体装置の製造と比較して液晶表示装置の製造においては、フォトリソグラフィ工程で使用するマスクの作製費用が高くつくため、製造コスト上の課題となっているが、液晶表示装置の高精細化、大画面化の要求の前では、目をつぶらざるを得ないという問題を有している。
【００１４】
本発明の目的は、製造コストを低減させることができる液晶表示装置の製造方法を提供することにある。
また本発明の目的は、フォトリソグラフィ工程で使用するマスクの数を低減させることができる液晶表示装置の製造方法を提供することにある。
さらに本発明の目的は、製造工程を簡素化し且つスループットを向上させることができる液晶表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的は、複数の画素領域のそれぞれに薄膜トランジスタが形成された液晶表示装置の製造方法において、前記薄膜トランジスタの動作半導体層を前記画素領域毎に分離するのと同時に、前記薄膜トランジスタに接続するバスラインの外部接続端子の上部を開口することを特徴とする液晶表示装置の製造方法によって達成される。
【００１６】
上記本発明の液晶表示装置の製造方法において、透明絶縁基板上に金属薄膜を成膜し、第１のマスクを用いてエッチングによりゲートバスラインを形成する工程と、ゲート絶縁膜と、前記動作半導体層と、ソース／ドレイン電極形成用金属薄膜とを積層し、第２のマスクを用いてソース／ドレイン電極形状に前記動作半導体層の一部まで一括エッチングする工程と、第３のマスクを用いてエッチングにより、前記動作半導体層を前記画素領域毎に分離するのと同時に、前記バスラインの前記外部接続端子の上部を開口する工程とを有することを特徴とする。
【００１７】
または、上記本発明の液晶表示装置の製造方法において、透明絶縁基板上に金属薄膜と、ゲート絶縁膜と、前記動作半導体層とを成膜し、第１のマスクを用いてゲートバスライン形状に一括エッチングする工程と、少なくともゲートバスラインの側壁に絶縁膜を形成する工程と、ソース／ドレイン電極形成用金属薄膜を成膜し、第２のマスクを用いてソース／ドレイン電極形状に前記動作半導体層の一部まで一括エッチングする工程と、第３のマスクを用いてエッチングにより、前記動作半導体層を前記画素領域毎に分離するのと同時に、前記バスラインの前記外部接続端子の上部を開口する工程とを有することを特徴とする。
【発明の効果】
【００１８】
以上の通り、本発明によれば、従来別々のレジストマスクを用いて行われていたＴＦＴの素子分離（すなわち、動作半導体層のエッチング）とバスラインの外部接続端子上部の開口の形成を、同一のレジストマスクを用いて一括エッチングで行うことができるようにしたので、液晶表示装置の製造コストを低減させることができるようになる。
【００１９】
また本発明によれば、液晶表示装置の製造工程において、フォトリソグラフィ工程で使用するマスクの数を低減させることができる。さらに本発明によれば、製造工程を簡素化し且つスループットを向上させることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施の形態による液晶表示装置の製造方法により製造された横電界方式の液晶表示装置の概略の構成を示す図である。
【図２】本発明の第１の実施の形態による液晶表示装置の製造工程を示す部分断面図である。
【図３】本発明の第１の実施の形態による液晶表示装置の製造工程を示す部分断面図である。
【図４】本発明の第１の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。
【図５】本発明の第１の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。
【図６】本発明の第２の実施の形態による液晶表示装置の製造工程を示す部分断面図である。
【図７】本発明の第２の実施の形態による液晶表示装置の製造工程を示す部分断面図である。
【図８】本発明の第２の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。
【図９】本発明の第２の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。
【図１０】本発明の第２の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。
【図１１】従来の液晶表示装置のＴＦＴの概略の構成を示す部分断面図である。
【図１２】従来の液晶表示装置の製造工程を示す部分断面図である。
【図１３】従来の液晶表示装置の製造工程を示す部分断面図である。
【発明を実施するための形態】
【００２１】
本発明の第１の実施の形態による液晶表示装置の製造方法を図１乃至図５を用いて説明する。本実施の形態では横電界方式の液晶表示装置の製造方法について説明する。初めに本実施の形態による液晶表示装置の製造方法により製造された横電界方式の液晶表示装置の概略の構成を図１を用いて説明する。図１は横電界方式の液晶表示装置のアレイ基板を液晶層側から見た基板平面を示している。図１では、画素領域の図示と共に、ゲートバスラインの外部接続端子領域を途中の図示を省略して示している。図１に示すように、アレイ基板上には図中上下方向に延びる複数のデータバスライン１２（図１では１本のみ図示している）が形成されている。またアレイ基板上には、データバスライン１２に直交して図中左右方向に延びる複数のゲートバスライン２（図１では１本のみ図示している）が形成されている。これらデータバスライン１２とゲートバスライン２とで画定される領域が画素領域である。
【００２２】
そして、チャネルエッチ型のＴＦＴが各データバスライン１２とゲートバスライン２との交差位置近傍に形成されている。ＴＦＴのドレイン電極７は、データバスライン１２から引き出されて、その端部がゲートバスライン２上の動作半導体層４（図１では図示せず）上の一端辺側に位置するように形成されている。ソース電極６は、ドレイン電極７に対向するように動作半導体層４上の他端辺側に形成されている。このような構成において動作半導体層４直下のゲートバスライン２領域が当該ＴＦＴのゲート電極２として機能するようになっている。図示は省略しているが、ゲートバスライン２上にはゲート絶縁膜３が形成され、ゲート絶縁膜３上にはチャネルを構成する動作半導体層４が形成されている。
【００２３】
動作半導体層４はゲートバスライン２上方でゲートバスライン２に沿って形成されており、隣接する他の画素領域のＴＦＴの動作半導体層と電気的に分離されている。図１に示すＴＦＴ構造は、ゲート電極がゲートバスライン２から引き出されて形成されておらず、直線形状に形成されたゲートバスライン２の一部をゲート電極として用いる構成になっている。また、ソース電極６は画素領域内に直接引き回されて、図中上方から下方に延びる櫛歯状に形成された画素電極１４を構成している。基板上の画素領域内には共通電極１６が形成されている。この共通電極１６は、櫛歯状の画素電極１４に噛み合うように対向して図中下方から上方に延びる櫛歯状に成形されている。
【００２４】
また、データバスライン１２の一端部には外部の素子と電気的な接続を行うための外部接続端子（図示せず）が設けられている。同様に、ゲートバスライン２の一端部には外部の素子と電気的な接続を行う外部接続端子２０が設けられている。
【００２５】
次に、図１に示した液晶表示装置の製造方法について図２乃至図５を用いて説明する。なお、図２乃至図５において、図１に示した構成要素と同一の構成要素については同一の符号を付している。ここで、図２及び図３は、本実施の形態による液晶表示装置の製造工程を示す部分断面を示している。図２及び図３における（Ａ）列は図１のＡ−Ａ‘線で切断したＴＦＴの断面を示し、（Ｂ）列は図１のＢ−Ｂ’線で切断したゲートバスライン２の外部接続端子２０の断面を示している。また、図４及び図５は、所定の製造工程時の液晶表示装置のアレイ基板を液晶層側から見た基板平面を示している。
【００２６】
さて、図２に示すように、アレイ基板としての例えば厚さ０．７ｍｍの透明絶縁基板（透明ガラス基板）１上に、例えばＣｒ（クロム）をスパッタリング法により全面に成膜して厚さ約１５０ｎｍの金属薄膜５０を形成する（図２（ａ））。
【００２７】
次に全面にレジストを塗布してから第１のレジスト露光用マスクを用いてレジストをゲートバスライン形状及び共通電極形状にパターニングする。パターニングされたレジスト層（図示せず）を第１のエッチングマスクとして、例えば硝酸系エッチャントを用いて金属薄膜５０をエッチングすることにより、図２（ｂ）及び図４に示すように、ゲートバスライン２の外部接続端子２０がゲートバスライン２及び共通電極１６と共に形成される。
【００２８】
次にレジスト層を除去した後、図２（ｃ）に示すように、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約４００ｎｍの厚さで基板全面に成膜してゲート絶縁膜３を形成する。次に、動作半導体層４を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層５２をプラズマＣＶＤ法により約２００ｎｍの厚さで基板全面に成膜する。さらに、オーミックコンタクト層となる低抵抗半導体層５を形成するために、例えばリン（Ｐ）を添加したｎ+ａ−Ｓｉ層５４をプラズマＣＶＤ法により約３０ｎｍの厚さで基板全面に形成する。次いで、ドレイン電極７、ソース電極６及び画素電極１４、及びデータバスライン１２を形成するための金属薄膜５６をスパッタリング法により形成する。金属薄膜５６としては、例えば厚さ２０ｎｍのチタン（Ｔｉ）と厚さ７５ｎｍのアルミニウム（Ａｌ）、及び厚さ８０ｎｍのＴｉをこの順に積層したＴｉ／Ａｌ／Ｔｉの複合膜を用いることができる。あるいは、金属薄膜５６として厚さ約１１０〜１７０ｎｍのＣｒを用いてもよい。またあるいは、モリブデン（Ｍｏ）、タンタル（Ｔａ）、Ｔｉ、Ａｌ等の単一材料を用いてもよく、またそれらの複合膜を用いることができる。
【００２９】
次に、基板全面にフォトレジストを塗布し、第２のレジスト露光用マスクを用いてレジストを露光した後現像して、ソース／ドレイン電極形状及びデータバスライン形状にパターニングされたレジスト層を形成する。パターニングされたレジスト層（図示せず）を第２のエッチングマスクとして、金属薄膜５６、ｎ+ａ−Ｓｉ層５４、アモルファスシリコン層５２に対してエッチング処理を施して、図３（ａ）及び図１に示すように、データバスライン１２、ドレイン電極７、ソース電極６を形成する。このエッチング処理において、アモルファスシリコン層５２の一部上層もエッチングされる。このエッチングでは例えば反応性イオンエッチング（ＲＩＥ）法が用いられ、エッチングガスとしては塩素系ガスが用いられる。
【００３０】
また、図３（ａ）から明らかなように、この段階において、動作半導体層４を形成するためのアモルファスシリコン層５２は、ゲートバスライン２上部の全面及び外部接続端子２０上部に残存している。
【００３１】
次に、レジスト層を除去した後、図３（ｂ）及び図５に示すように例えばシリコン窒化膜からなる保護膜８をプラズマＣＶＤ法により約３３０ｎｍの厚さに形成する。
【００３２】
次いで、基板全面にフォトレジストを塗布してから第３のレジスト露光用マスクを用いてパターニングし、ＴＦＴ上面にのみ保護膜８が残るようなパターンのレジスト層を形成する。パターニングされたレジスト層を第３のエッチングマスクとして保護膜８、アモルファスシリコン層５２、及びゲート絶縁膜３をエッチングする。このエッチングにより、各画素領域のＴＦＴ及びデータバスライン１２下層のアモルファスシリコン層５２とゲート絶縁膜３を除き、それ以外の領域の保護膜８、アモルファスシリコン層５２、及びゲート絶縁膜３は除去される。従って、図３（ｃ）及び図１に示すように、各画素領域のＴＦＴの素子分離とゲートバスライン２の外部接続端子２０上部のパッド用窓の開口が同時に行われる。パッド用窓を介して外部からの信号伝送用端子を外部接続端子２０に接続することにより液晶表示装置内に所定の信号が伝送される。
【００３３】
このように本実施の形態では、図３（ｃ）に示すエッチング工程でゲートバスライン２の外部接続端子２０上部の開口と各画素領域毎のＴＦＴの素子分離とを同時に行うことができる。ところで、ゲート絶縁膜３をエッチングしている間、ドレイン電極７及びソース電極６表面がエッチングガスに曝されるため、ソース／ドレイン電極６、７の形成材料のＴｉとゲート絶縁膜３の形成材料のＳｉＮとのエッチング速度の選択比が重要となる。しかしながら、例えば反応性イオンエッチングでフッ素系ガスと酸素の混合ガスを用いるようにすれば、Ｔｉ膜とＳｉＮ膜との選択比は１０以上に十分大きくすることができるので問題ない。このとき、ソース／ドレイン電極６、７の複数の積層構造の最上層のＴｉは、外部接続端子２０上部を開口する際のエッチングストッパ層として機能している。
【００３４】
なお、図示は省略したが、アレイ基板である透明絶縁基板１と所定のセルギャップで対向する透明絶縁基板との間に液晶を封入して液晶表示装置が完成する。バックライトユニットからの光が入射するアレイ基板の表示領域には基板背面側から順に偏光板、透明絶縁基板１、ゲート絶縁膜３、共通電極１６及び対向電極１４、保護膜８、配向膜等が形成されている。一方、対向基板側には、光射出側から順に偏光板、透明絶縁基板、カラーフィルタ、配向膜等が形成されている。
【００３５】
このように本実施の形態による液晶表示装置の製造方法によれば、横電界方式の液晶表示装置の製造においてアレイ基板の製造に従来４枚必要であったレジスト露光用マスクを１枚少なくして３枚にすることができるようになる。製造工程の簡略化に関してまとめると、（１）透明絶縁基板上に金属薄膜を成膜後、レジスト層を第1のマスクとしてゲートバスライン形状にエッチングする工程、（２）ゲート絶縁膜、動作半導体層、金属薄膜を積層した後、レジスト層を第２のマスクとしてソース／ドレイン電極形状に動作半導体層の一部まで一括エッチングする工程、（３）保護膜を成膜後、レジスト層を第３のマスクとしてＴＦＴ素子分離とゲートバスラインの外部接続端子のパッド用窓の開口を一括エッチングで行う工程、の３工程のみでＴＦＴを形成することができる。
【００３６】
つまり、３回の成膜工程・フォト工程・エッチング工程だけでＴＦＴを形成できる。さらに、独立した工程を持たずに、ＴＦＴの形成と同時にゲートバスラインの外部接続端子上部を開口することができる。従って、レジスト露光用マスク作製に要する費用を軽減することができ、またフォトリソグラフィ工程を１つ減らすことができるようになるので、素子素子製造のコストを低減させることができるようになると共に、素子製造のスループットを向上させることもできるようになる。
【００３７】
次に、本発明の第２の実施の形態による液晶表示装置の製造方法を図６乃至図１０を用いて説明する。本実施の形態においても横電界方式の液晶表示装置の製造方法について説明する。なお、第１の実施の形態に示した構成要素と同一の機能作用を有する構成要素には同一の符号を付して詳細な説明は省略するものとする。図６及び図７は、本実施の形態による液晶表示装置の製造工程を示す部分断面を示している。図６及び図７における（Ａ）列は図８乃至図１０のＡ−Ａ‘線で切断したＴＦＴの断面を示し、（Ｂ）列は図８乃至図１０のＢ−Ｂ’線で切断したゲートバスライン２の外部接続端子２０の断面を示している。また、図８乃至図１０は、所定の製造工程時の液晶表示装置のアレイ基板を液晶層側から見た基板平面を示している。
【００３８】
さて、図６（ａ）に示すように、アレイ基板としての例えば０．７ｍｍの厚さの透明絶縁基板（透明ガラス基板）１上に、スパッタリング法を用いて例えば厚さ約１００ｎｍのＡｌ膜と厚さ５０ｎｍのＴｉ膜をこの順に成膜した金属薄膜５０を形成する。次いで、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約４００ｎｍの厚さで基板全面に成膜してゲート絶縁膜３を形成する。次に、動作半導体層４を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層５２をプラズマＣＶＤ法により約２００ｎｍの厚さで基板全面に成膜する。さらに、オーミックコンタクト層となる低抵抗半導体層５を形成するために、例えばリン（Ｐ）を添加したｎ+ａ−Ｓｉ層５４をプラズマＣＶＤ法により約３０ｎｍの厚さで基板全面に形成する。
【００３９】
次に全面にレジストを塗布してから第１のレジスト露光用マスクを用いてレジストをゲートバスライン形状及び共通電極形状にパターニングする。パターニングされたレジスト層（図示せず）を第１のエッチングマスクとして例えば反応性イオンエッチングで塩素系ガスを用いて金属薄膜５０まで一括エッチングすることにより、図６（ｂ）及び図８に示すように、共通電極１６と共にゲートバスライン２及びゲートバスライン２の外部接続端子２０の領域が形成される。
【００４０】
次に、図６（ｃ）に示すように、レジスト層を除去した後、ゲートバスライン２の側壁絶縁膜９を形成する。この側壁絶縁膜９は、例えば、ポジ型レジストを基板全面に塗布した後、ハーフ露光を行い現像処理して基板表面（上面）近傍のレジストのみ除去することにより形成される。
【００４１】
次いで、図６（ｄ）に示すように、ドレイン電極７、ソース電極６及び画素電極１４、及びデータバスライン１２を形成するための金属薄膜５６をスパッタリング法により形成する。金属薄膜５６としては、例えば厚さ２０ｎｍのチタン（Ｔｉ）と厚さ７５ｎｍのアルミニウム（Ａｌ）、及び厚さ８０ｎｍのＴｉをこの順に積層したＴｉ／Ａｌ／Ｔｉの複合膜を用いることができる。あるいは、金属薄膜５６として厚さ約１１０〜１７０ｎｍのＣｒを用いてもよい。またあるいは、モリブデン（Ｍｏ）、タンタル（Ｔａ）、Ｔｉ、Ａｌ等の単一材料を用いてもよく、またそれらの複合膜を用いることができる。
【００４２】
次に、基板全面にフォトレジストを塗布し、第２のレジスト露光用マスクを用いてレジストを露光した後現像して、ソース／ドレイン電極形状及びデータバスライン形状にパターニングされたレジスト層を形成する。パターニングされたレジスト層（図示せず）を第２のエッチングマスクとして、金属薄膜５６、ｎ+ａ−Ｓｉ層５４、アモルファスシリコン層５２、及び側壁絶縁膜２２に対してエッチング処理を施して、図７（ａ）及び図９に示すように、データバスライン１２、ドレイン電極７、ソース電極６及び共通電極１６の櫛歯状電極と噛み合うように対向する櫛歯状の画素電極１４を形成する。このエッチング処理において、アモルファスシリコン層５２の一部上層もエッチングされる。このエッチングでは例えば反応性イオンエッチング（ＲＩＥ）が用いられ、エッチングガスとしては塩素系ガスが用いられる。
【００４３】
また、図７（ａ）から明らかなように、ゲート絶縁膜３と、動作半導体層４を形成するためのアモルファスシリコン層５２とは、この段階においてゲートバスライン２上部及び外部接続端子２０上部に残存している。
【００４４】
次に、レジスト層を除去した後、図７（ｂ）に示すように例えばシリコン窒化膜からなる保護膜８をプラズマＣＶＤ法により約３３０ｎｍの厚さに形成する。
次いで、基板全面にフォトレジストを塗布してから第３のレジスト露光用マスクを用いてパターニングし、各画素領域のＴＦＴの素子分離とゲートバスライン２の外部接続端子２０上部に開口を形成するパターンを有するレジスト層を形成する。パターニングされたレジスト層を第３のエッチングマスクとして保護膜８、アモルファスシリコン層５２、及びゲート絶縁膜３をエッチングする。エッチング方法としては、例えばフッ素系ガスを用いた反応性イオンエッチングを用いる。
【００４５】
このエッチングにより図１０に示すように、ゲートバスライン２表面が露出する深さの２つの素子分離用溝２４、２６がＴＦＴを挟んでゲートバスライン２上に形成される。この素子分離用溝２４、２６により各画素間の動作半導体層４が電気的に切断されて各画素領域のＴＦＴが他の画素領域と電気的に分離される。また同時に、図７（ｃ）及び図１０に示すように、外部接続端子２０上の保護膜８、アモルファスシリコン層５２、及びゲート絶縁膜３が除去されてパッド用窓が開口される。パッド用窓を介して外部からの信号伝送用端子を外部接続端子２０に接続することにより液晶表示装置内に所定の信号が伝送される。
【００４６】
このように本実施の形態では、図７（ｃ）に示すエッチング工程でゲートバスライン２の外部接続端子２０上部の開口と各画素領域毎のＴＦＴの素子分離とが同時に行われる。
【００４７】
以上説明した本実施の形態による液晶表示装置の製造方法によれば、各画素領域毎のＴＦＴの素子分離工程と外部接続端子のパッド用窓の開口工程とを同時に行うようにして、これらの工程においてレジスト層のエッチングマスクは１枚用いるだけで済むようにしたので、製造工程を簡略化して生産性、製造歩留りの向上を図ることができる。製造工程の簡略化に関してまとめると、（１）透明絶縁基板上に金属薄膜と、ゲート絶縁膜と、動作半導体層とを成膜し、第１のマスクを用いてゲートバスライン形状に一括エッチングする工程、（２）少なくともゲートバスラインの側壁に絶縁膜を形成する工程、（３）ソース／ドレイン電極形成用金属薄膜を成膜し、第２のマスクを用いてソース／ドレイン電極形状に動作半導体層の一部まで一括エッチングする工程、（４）第３のマスクを用いてエッチングにより、動作半導体層を画素領域毎に分離するのと同時にバスラインの外部接続端子の上部を開口する工程、の４工程のみでＴＦＴを形成することができる。
【００４８】
このように本実施の形態による液晶表示装置の製造方法によれば、横電界方式の液晶表示装置の製造においてアレイ基板の製造に従来４枚必要であったマスクを１枚少なくして３枚にすることができるようになる。つまり、３回の成膜工程・フォト工程（但し、ハーフ露光を除く）・エッチング工程だけでＴＦＴを形成できる。さらに、ＴＦＴの動作半導体層４を他の画素領域のＴＦＴの動作半導体層４と電気的に分離するためのＴＦＴの素子分離工程と同時にゲートバスラインの外部接続端子上部を開口することができる。従って、独立した外部接続端子出し工程を必要としないのでマスク作製に要する費用を軽減することができる。またフォトリソグラフィ工程を１つ減らすことができるようになるので、素子素子製造のコストを低減させることができるようになると共に、素子製造のスループットを向上させることもできるようになる。
【００４９】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、逆スタガ型のチャネルエッチ型のＴＦＴを有する液晶表示装置に本発明を適用したが、本発明はこれに限らず、動作半導体層上にチャネル保護膜が形成されたエッチングストッパ型ＴＦＴにももちろん適用可能である。
【００５０】
また、上記実施の形態では、横電界方式の液晶表示装置に本発明を適用したが、本発明はこれに限らず、縦電界方式の液晶表示装置に適用することももちろん可能である。
【００５１】
さらに、上記第２の実施の形態では、側壁絶縁膜２２をポジ型レジストとハーフ露光を用いて形成したが、本発明はこれに限られず、ネガ型レジストを用いて背面露光を行う方法や、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を塗布してから全面エッチングを行う方法（この場合は、３回の成膜・フォト工程と、４回のエッチング工程となる）、あるいはプラズマＣＶＤ法により絶縁膜を成膜後全面エッチングを行う方法（この場合は、３回のフォト工程と４回の成膜・エッチング工程となる）等を用いることが可能である。
【符号の説明】
【００５２】
１ 透明絶縁基板
２ ゲートバスライン（ゲート電極）
３ ゲート絶縁膜
４ 動作半導体層
５ 低抵抗半導体層
６ ソース電極
７ ドレイン電極
８ 保護膜
９、１４ 画素電極
１０ パッド
１２ データバスライン
１６ 共通電極
２０ 外部接続端子
２２ 側壁絶縁膜
５０、５６ 金属薄膜
５２ アモルファスシリコン層
５４ ｎ+ａ−Ｓｉ層
【技術分野】
【０００１】
本発明は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）の製造方法に関し、特に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴという）をスイッチング素子として備えたアクティブマトリクス型の液晶表示装置の製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は、軽量かつ薄型で低消費電力であること等の特徴を有し、携帯端末やビデオカメラのファインダ、ノートパソコンの表示装置等幅広い分野に応用されている。その中でもアクティブマトリクス型の液晶表示装置は、高品質かつ高精細な画像表示ができるためコンピュータ等における大型の表示装置として用いられている。今後、ますますアクティブマトリクス型の液晶表示装置の需要が高まるなかで、低コストかつ生産能力の高い液晶表示装置の製造方法の確立が求められている。
【０００３】
このアクティブマトリクス型の液晶表示装置は、縦電界方式と横電界方式の駆動方式に大別される。縦電界方式の液晶表示装置は、ＴＦＴ及び画素電極が形成されたアレイ基板と共通電極が形成された対向基板との間に液晶を封入してあり、液晶層を挟む電極間に電圧が印加されると基板面にほぼ垂直な方向に電界が生じるようになっている。一方、横電界方式の液晶表示装置は、ＴＦＴおよび画素電極と共に共通電極もアレイ基板側に形成されており、電極間に電圧が印加されると、アレイ基板と対向基板との間に封止された液晶層には基板面にほぼ平行な方向に電界が生じるようになっている。
【０００４】
従来の縦電界方式のアクティブマトリクス型の液晶表示装置に用いられるＴＦＴについて図１１を用いて説明する。図１１はＴＦＴが形成された透明絶縁性基板の基板面に垂直な面で切断したＴＦＴの断面構造を示している。
【０００５】
ＴＦＴは、透明絶縁基板（透明ガラス基板）１上に形成されたゲート電極（ゲートバスライン）２を有している。ゲート電極２及び透明絶縁基板１上には例えばＳｉＮｘ（窒化シリコン）からなるゲート絶縁膜３が形成されている。ゲート絶縁膜３上には例えばアモルファスシリコン（以下、ａ−Ｓｉと略記する）からなる動作半導体層４が形成されている。ゲート電極２上の動作半導体層４の両側には、対向するエッジ部を動作半導体層５上に乗り上げて不純物半導体層（オーミックコンタクト層）５及びソース電極６、ドレイン電極７が形成されている。ソース／ドレイン電極６、７上及びソース／ドレイン電極６、７の対向するエッジ部に露出した動作半導体層４上に保護膜（パッシベーション膜）８が形成されている。ソース電極６上の保護膜８にコンタクトホールが形成され、保護膜８上に形成された画素電極９がコンタクトホールを介してソース電極６に接続されている。
【０００６】
図１１に示したＴＦＴは動作半導体層４となるａ−Ｓｉ膜上部の一部をエッチングすることから、チャネルエッチ型ＴＦＴと呼ばれる。次に、この従来のチャネルエッチ型ＴＦＴを有する液晶表示装置の製造方法について図１２及び図１３を用いて説明する。図１２及び図１３において、（Ａ）列はＴＦＴの形成領域を示し、（Ｂ）列はゲートバスラインの外部接続端子の形成領域を示している。
【０００７】
まず、図１２（ａ）に示すように、透明絶縁基板１上に金属薄膜５０を成膜する。次にレジストを全面に塗布してパターニングし、パターニングされたレジスト層をエッチングマスクにして金属薄膜５０をエッチングしてゲートバスラインを形成する。この従来例ではゲートバスラインの一部をＴＦＴのゲート電極２として利用している。また、ゲートバスライン端部には外部接続端子２０が形成される（図１２（ｂ））。
【０００８】
レジスト層を除去した後、図１２（ｃ）に示すようにゲート絶縁膜３を基板全面に形成する。次に、ゲート絶縁膜３上に動作半導体層となるａ−Ｓｉ膜５２及びオーミックコンタクト層となるｎ+ａ−Ｓｉ層５４をこの順に成膜する。次に全面にレジストを塗布してからパターニングし、パターニングされたレジスト層をマスクとしてｎ+ａ−Ｓｉ層５４及びａ−Ｓｉ膜５２をエッチングして各画素領域間のＴＦＴの素子分離を行うと共に動作半導体層４を形成する（図１２（ｄ））。
【０００９】
次にレジスト層を除去してから金属薄膜５６を全面に成膜する（図１２（ｅ））。次に、レジストを全面に塗布してソース／ドレイン電極形状にパターニングする。パターニングされたレジスト層をマスクに金属薄膜５６及びｎ+ａ−Ｓｉ層５４をエッチングして、さらに動作半導体層４の上部一部をエッチングする（図１２（ｆ））。次にレジスト層を除去した後、全面に保護膜８を成膜する（図１３（ａ））。
【００１０】
次に、レジストを全面に塗布してからパターニングし、パターニングされたレジスト層をマスクとして保護膜８をエッチングし、ソース電極６上の保護膜８を除去してコンタクトホールを形成する。それと同時に、ゲートバスラインの外部接続端子２０上の保護膜８及びゲート絶縁膜３をエッチングして開口部を形成する（図１３（ｂ））。次にレジスト層を除去してから、透明電極材料からなる画素電極形成層５８を全面に成膜する（図１３（ｃ））。次いで、レジストを全面に塗布してからパターニングし、パターニングされたレジスト層をマスクに画素電極形成層５８をエッチングして、ソース電極６とコンタクトホールを介して接続する画素電極９を形成する。それと同時にゲートバスラインの外部接続端子２０上部開口を介して外部接続端子２０と接続する透明電極材料からなるパッド１０が形成される（図１３（ｄ））。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで上記従来の縦電界方式の液晶表示装置の製造方法では、図１２（ｂ）、図１２（ｄ）、図１２（ｆ）、図１３（ｂ）、図１３（ｄ）に示す５つの工程毎にレジスト露光用のマスクが必要となる。そして、所定の膜の成膜工程、塗布したレジストをパターニングするフォトリソグラフィ工程及びエッチング工程がこの５つの工程毎にそれぞれ必要になっている。
【００１２】
一方、横電界方式の液晶表示装置の製造方法は、縦電界方式の液晶表示装置の製造方法と殆ど変わるところはないが、横電界方式の場合、１枚のレジスト露光用マスクを用いたパターニングで、データバスライン、ドレイン電極及びソース電極と共に、ソース電極と直結した画素電極を形成できる点が異なっている。従って、縦電界方式の液晶表示装置におけるアレイ基板の製造工程では５枚のレジスト露光用マスクを必要とするのに対して、横電界方式の液晶表示装置におけるアレイ基板の製造工程では、４枚のレジスト露光用マスクで済むようになる。
【００１３】
しかしながら、いずれの電界印加方式を用いるにしても、アクティブマトリクス型の液晶表示装置の普及に伴い、低価格で安定した液晶表示装置を市場に供給するには、製造コストのさらなる削減が重要な課題となってきている。製造コストを低減させるには、第１に液晶表示装置の製造歩留りを改善することが強く求められる。第２には液晶表示装置の製造におけるスループットを向上させることも必要である。そのためには、製造工程の簡素化を図ると共に、従来に増して高度な成膜工程やフォトリソグラフィ工程が要求されるが、高性能の製造設備を導入することにより却ってコスト増になりかねないという問題を有している。さらに現状の製造方法では、近年の液晶表示装置の高精細化、大画面化の要求の前では、製造歩留まりやスループットを飛躍的に向上させるには限度がある。また、半導体装置の製造と比較して液晶表示装置の製造においては、フォトリソグラフィ工程で使用するマスクの作製費用が高くつくため、製造コスト上の課題となっているが、液晶表示装置の高精細化、大画面化の要求の前では、目をつぶらざるを得ないという問題を有している。
【００１４】
本発明の目的は、製造コストを低減させることができる液晶表示装置の製造方法を提供することにある。
また本発明の目的は、フォトリソグラフィ工程で使用するマスクの数を低減させることができる液晶表示装置の製造方法を提供することにある。
さらに本発明の目的は、製造工程を簡素化し且つスループットを向上させることができる液晶表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的は、複数の画素領域のそれぞれに薄膜トランジスタが形成された液晶表示装置の製造方法において、前記薄膜トランジスタの動作半導体層を前記画素領域毎に分離するのと同時に、前記薄膜トランジスタに接続するバスラインの外部接続端子の上部を開口することを特徴とする液晶表示装置の製造方法によって達成される。
【００１６】
上記本発明の液晶表示装置の製造方法において、透明絶縁基板上に金属薄膜を成膜し、第１のマスクを用いてエッチングによりゲートバスラインを形成する工程と、ゲート絶縁膜と、前記動作半導体層と、ソース／ドレイン電極形成用金属薄膜とを積層し、第２のマスクを用いてソース／ドレイン電極形状に前記動作半導体層の一部まで一括エッチングする工程と、第３のマスクを用いてエッチングにより、前記動作半導体層を前記画素領域毎に分離するのと同時に、前記バスラインの前記外部接続端子の上部を開口する工程とを有することを特徴とする。
【００１７】
または、上記本発明の液晶表示装置の製造方法において、透明絶縁基板上に金属薄膜と、ゲート絶縁膜と、前記動作半導体層とを成膜し、第１のマスクを用いてゲートバスライン形状に一括エッチングする工程と、少なくともゲートバスラインの側壁に絶縁膜を形成する工程と、ソース／ドレイン電極形成用金属薄膜を成膜し、第２のマスクを用いてソース／ドレイン電極形状に前記動作半導体層の一部まで一括エッチングする工程と、第３のマスクを用いてエッチングにより、前記動作半導体層を前記画素領域毎に分離するのと同時に、前記バスラインの前記外部接続端子の上部を開口する工程とを有することを特徴とする。
【発明の効果】
【００１８】
以上の通り、本発明によれば、従来別々のレジストマスクを用いて行われていたＴＦＴの素子分離（すなわち、動作半導体層のエッチング）とバスラインの外部接続端子上部の開口の形成を、同一のレジストマスクを用いて一括エッチングで行うことができるようにしたので、液晶表示装置の製造コストを低減させることができるようになる。
【００１９】
また本発明によれば、液晶表示装置の製造工程において、フォトリソグラフィ工程で使用するマスクの数を低減させることができる。さらに本発明によれば、製造工程を簡素化し且つスループットを向上させることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施の形態による液晶表示装置の製造方法により製造された横電界方式の液晶表示装置の概略の構成を示す図である。
【図２】本発明の第１の実施の形態による液晶表示装置の製造工程を示す部分断面図である。
【図３】本発明の第１の実施の形態による液晶表示装置の製造工程を示す部分断面図である。
【図４】本発明の第１の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。
【図５】本発明の第１の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。
【図６】本発明の第２の実施の形態による液晶表示装置の製造工程を示す部分断面図である。
【図７】本発明の第２の実施の形態による液晶表示装置の製造工程を示す部分断面図である。
【図８】本発明の第２の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。
【図９】本発明の第２の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。
【図１０】本発明の第２の実施の形態による液晶表示装置の製造工程を説明するためにアレイ基板を液晶層側から見た基板平面の一部を示す図である。
【図１１】従来の液晶表示装置のＴＦＴの概略の構成を示す部分断面図である。
【図１２】従来の液晶表示装置の製造工程を示す部分断面図である。
【図１３】従来の液晶表示装置の製造工程を示す部分断面図である。
【発明を実施するための形態】
【００２１】
本発明の第１の実施の形態による液晶表示装置の製造方法を図１乃至図５を用いて説明する。本実施の形態では横電界方式の液晶表示装置の製造方法について説明する。初めに本実施の形態による液晶表示装置の製造方法により製造された横電界方式の液晶表示装置の概略の構成を図１を用いて説明する。図１は横電界方式の液晶表示装置のアレイ基板を液晶層側から見た基板平面を示している。図１では、画素領域の図示と共に、ゲートバスラインの外部接続端子領域を途中の図示を省略して示している。図１に示すように、アレイ基板上には図中上下方向に延びる複数のデータバスライン１２（図１では１本のみ図示している）が形成されている。またアレイ基板上には、データバスライン１２に直交して図中左右方向に延びる複数のゲートバスライン２（図１では１本のみ図示している）が形成されている。これらデータバスライン１２とゲートバスライン２とで画定される領域が画素領域である。
【００２２】
そして、チャネルエッチ型のＴＦＴが各データバスライン１２とゲートバスライン２との交差位置近傍に形成されている。ＴＦＴのドレイン電極７は、データバスライン１２から引き出されて、その端部がゲートバスライン２上の動作半導体層４（図１では図示せず）上の一端辺側に位置するように形成されている。ソース電極６は、ドレイン電極７に対向するように動作半導体層４上の他端辺側に形成されている。このような構成において動作半導体層４直下のゲートバスライン２領域が当該ＴＦＴのゲート電極２として機能するようになっている。図示は省略しているが、ゲートバスライン２上にはゲート絶縁膜３が形成され、ゲート絶縁膜３上にはチャネルを構成する動作半導体層４が形成されている。
【００２３】
動作半導体層４はゲートバスライン２上方でゲートバスライン２に沿って形成されており、隣接する他の画素領域のＴＦＴの動作半導体層と電気的に分離されている。図１に示すＴＦＴ構造は、ゲート電極がゲートバスライン２から引き出されて形成されておらず、直線形状に形成されたゲートバスライン２の一部をゲート電極として用いる構成になっている。また、ソース電極６は画素領域内に直接引き回されて、図中上方から下方に延びる櫛歯状に形成された画素電極１４を構成している。基板上の画素領域内には共通電極１６が形成されている。この共通電極１６は、櫛歯状の画素電極１４に噛み合うように対向して図中下方から上方に延びる櫛歯状に成形されている。
【００２４】
また、データバスライン１２の一端部には外部の素子と電気的な接続を行うための外部接続端子（図示せず）が設けられている。同様に、ゲートバスライン２の一端部には外部の素子と電気的な接続を行う外部接続端子２０が設けられている。
【００２５】
次に、図１に示した液晶表示装置の製造方法について図２乃至図５を用いて説明する。なお、図２乃至図５において、図１に示した構成要素と同一の構成要素については同一の符号を付している。ここで、図２及び図３は、本実施の形態による液晶表示装置の製造工程を示す部分断面を示している。図２及び図３における（Ａ）列は図１のＡ−Ａ‘線で切断したＴＦＴの断面を示し、（Ｂ）列は図１のＢ−Ｂ’線で切断したゲートバスライン２の外部接続端子２０の断面を示している。また、図４及び図５は、所定の製造工程時の液晶表示装置のアレイ基板を液晶層側から見た基板平面を示している。
【００２６】
さて、図２に示すように、アレイ基板としての例えば厚さ０．７ｍｍの透明絶縁基板（透明ガラス基板）１上に、例えばＣｒ（クロム）をスパッタリング法により全面に成膜して厚さ約１５０ｎｍの金属薄膜５０を形成する（図２（ａ））。
【００２７】
次に全面にレジストを塗布してから第１のレジスト露光用マスクを用いてレジストをゲートバスライン形状及び共通電極形状にパターニングする。パターニングされたレジスト層（図示せず）を第１のエッチングマスクとして、例えば硝酸系エッチャントを用いて金属薄膜５０をエッチングすることにより、図２（ｂ）及び図４に示すように、ゲートバスライン２の外部接続端子２０がゲートバスライン２及び共通電極１６と共に形成される。
【００２８】
次にレジスト層を除去した後、図２（ｃ）に示すように、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約４００ｎｍの厚さで基板全面に成膜してゲート絶縁膜３を形成する。次に、動作半導体層４を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層５２をプラズマＣＶＤ法により約２００ｎｍの厚さで基板全面に成膜する。さらに、オーミックコンタクト層となる低抵抗半導体層５を形成するために、例えばリン（Ｐ）を添加したｎ+ａ−Ｓｉ層５４をプラズマＣＶＤ法により約３０ｎｍの厚さで基板全面に形成する。次いで、ドレイン電極７、ソース電極６及び画素電極１４、及びデータバスライン１２を形成するための金属薄膜５６をスパッタリング法により形成する。金属薄膜５６としては、例えば厚さ２０ｎｍのチタン（Ｔｉ）と厚さ７５ｎｍのアルミニウム（Ａｌ）、及び厚さ８０ｎｍのＴｉをこの順に積層したＴｉ／Ａｌ／Ｔｉの複合膜を用いることができる。あるいは、金属薄膜５６として厚さ約１１０〜１７０ｎｍのＣｒを用いてもよい。またあるいは、モリブデン（Ｍｏ）、タンタル（Ｔａ）、Ｔｉ、Ａｌ等の単一材料を用いてもよく、またそれらの複合膜を用いることができる。
【００２９】
次に、基板全面にフォトレジストを塗布し、第２のレジスト露光用マスクを用いてレジストを露光した後現像して、ソース／ドレイン電極形状及びデータバスライン形状にパターニングされたレジスト層を形成する。パターニングされたレジスト層（図示せず）を第２のエッチングマスクとして、金属薄膜５６、ｎ+ａ−Ｓｉ層５４、アモルファスシリコン層５２に対してエッチング処理を施して、図３（ａ）及び図１に示すように、データバスライン１２、ドレイン電極７、ソース電極６を形成する。このエッチング処理において、アモルファスシリコン層５２の一部上層もエッチングされる。このエッチングでは例えば反応性イオンエッチング（ＲＩＥ）法が用いられ、エッチングガスとしては塩素系ガスが用いられる。
【００３０】
また、図３（ａ）から明らかなように、この段階において、動作半導体層４を形成するためのアモルファスシリコン層５２は、ゲートバスライン２上部の全面及び外部接続端子２０上部に残存している。
【００３１】
次に、レジスト層を除去した後、図３（ｂ）及び図５に示すように例えばシリコン窒化膜からなる保護膜８をプラズマＣＶＤ法により約３３０ｎｍの厚さに形成する。
【００３２】
次いで、基板全面にフォトレジストを塗布してから第３のレジスト露光用マスクを用いてパターニングし、ＴＦＴ上面にのみ保護膜８が残るようなパターンのレジスト層を形成する。パターニングされたレジスト層を第３のエッチングマスクとして保護膜８、アモルファスシリコン層５２、及びゲート絶縁膜３をエッチングする。このエッチングにより、各画素領域のＴＦＴ及びデータバスライン１２下層のアモルファスシリコン層５２とゲート絶縁膜３を除き、それ以外の領域の保護膜８、アモルファスシリコン層５２、及びゲート絶縁膜３は除去される。従って、図３（ｃ）及び図１に示すように、各画素領域のＴＦＴの素子分離とゲートバスライン２の外部接続端子２０上部のパッド用窓の開口が同時に行われる。パッド用窓を介して外部からの信号伝送用端子を外部接続端子２０に接続することにより液晶表示装置内に所定の信号が伝送される。
【００３３】
このように本実施の形態では、図３（ｃ）に示すエッチング工程でゲートバスライン２の外部接続端子２０上部の開口と各画素領域毎のＴＦＴの素子分離とを同時に行うことができる。ところで、ゲート絶縁膜３をエッチングしている間、ドレイン電極７及びソース電極６表面がエッチングガスに曝されるため、ソース／ドレイン電極６、７の形成材料のＴｉとゲート絶縁膜３の形成材料のＳｉＮとのエッチング速度の選択比が重要となる。しかしながら、例えば反応性イオンエッチングでフッ素系ガスと酸素の混合ガスを用いるようにすれば、Ｔｉ膜とＳｉＮ膜との選択比は１０以上に十分大きくすることができるので問題ない。このとき、ソース／ドレイン電極６、７の複数の積層構造の最上層のＴｉは、外部接続端子２０上部を開口する際のエッチングストッパ層として機能している。
【００３４】
なお、図示は省略したが、アレイ基板である透明絶縁基板１と所定のセルギャップで対向する透明絶縁基板との間に液晶を封入して液晶表示装置が完成する。バックライトユニットからの光が入射するアレイ基板の表示領域には基板背面側から順に偏光板、透明絶縁基板１、ゲート絶縁膜３、共通電極１６及び対向電極１４、保護膜８、配向膜等が形成されている。一方、対向基板側には、光射出側から順に偏光板、透明絶縁基板、カラーフィルタ、配向膜等が形成されている。
【００３５】
このように本実施の形態による液晶表示装置の製造方法によれば、横電界方式の液晶表示装置の製造においてアレイ基板の製造に従来４枚必要であったレジスト露光用マスクを１枚少なくして３枚にすることができるようになる。製造工程の簡略化に関してまとめると、（１）透明絶縁基板上に金属薄膜を成膜後、レジスト層を第1のマスクとしてゲートバスライン形状にエッチングする工程、（２）ゲート絶縁膜、動作半導体層、金属薄膜を積層した後、レジスト層を第２のマスクとしてソース／ドレイン電極形状に動作半導体層の一部まで一括エッチングする工程、（３）保護膜を成膜後、レジスト層を第３のマスクとしてＴＦＴ素子分離とゲートバスラインの外部接続端子のパッド用窓の開口を一括エッチングで行う工程、の３工程のみでＴＦＴを形成することができる。
【００３６】
つまり、３回の成膜工程・フォト工程・エッチング工程だけでＴＦＴを形成できる。さらに、独立した工程を持たずに、ＴＦＴの形成と同時にゲートバスラインの外部接続端子上部を開口することができる。従って、レジスト露光用マスク作製に要する費用を軽減することができ、またフォトリソグラフィ工程を１つ減らすことができるようになるので、素子素子製造のコストを低減させることができるようになると共に、素子製造のスループットを向上させることもできるようになる。
【００３７】
次に、本発明の第２の実施の形態による液晶表示装置の製造方法を図６乃至図１０を用いて説明する。本実施の形態においても横電界方式の液晶表示装置の製造方法について説明する。なお、第１の実施の形態に示した構成要素と同一の機能作用を有する構成要素には同一の符号を付して詳細な説明は省略するものとする。図６及び図７は、本実施の形態による液晶表示装置の製造工程を示す部分断面を示している。図６及び図７における（Ａ）列は図８乃至図１０のＡ−Ａ‘線で切断したＴＦＴの断面を示し、（Ｂ）列は図８乃至図１０のＢ−Ｂ’線で切断したゲートバスライン２の外部接続端子２０の断面を示している。また、図８乃至図１０は、所定の製造工程時の液晶表示装置のアレイ基板を液晶層側から見た基板平面を示している。
【００３８】
さて、図６（ａ）に示すように、アレイ基板としての例えば０．７ｍｍの厚さの透明絶縁基板（透明ガラス基板）１上に、スパッタリング法を用いて例えば厚さ約１００ｎｍのＡｌ膜と厚さ５０ｎｍのＴｉ膜をこの順に成膜した金属薄膜５０を形成する。次いで、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約４００ｎｍの厚さで基板全面に成膜してゲート絶縁膜３を形成する。次に、動作半導体層４を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層５２をプラズマＣＶＤ法により約２００ｎｍの厚さで基板全面に成膜する。さらに、オーミックコンタクト層となる低抵抗半導体層５を形成するために、例えばリン（Ｐ）を添加したｎ+ａ−Ｓｉ層５４をプラズマＣＶＤ法により約３０ｎｍの厚さで基板全面に形成する。
【００３９】
次に全面にレジストを塗布してから第１のレジスト露光用マスクを用いてレジストをゲートバスライン形状及び共通電極形状にパターニングする。パターニングされたレジスト層（図示せず）を第１のエッチングマスクとして例えば反応性イオンエッチングで塩素系ガスを用いて金属薄膜５０まで一括エッチングすることにより、図６（ｂ）及び図８に示すように、共通電極１６と共にゲートバスライン２及びゲートバスライン２の外部接続端子２０の領域が形成される。
【００４０】
次に、図６（ｃ）に示すように、レジスト層を除去した後、ゲートバスライン２の側壁絶縁膜９を形成する。この側壁絶縁膜９は、例えば、ポジ型レジストを基板全面に塗布した後、ハーフ露光を行い現像処理して基板表面（上面）近傍のレジストのみ除去することにより形成される。
【００４１】
次いで、図６（ｄ）に示すように、ドレイン電極７、ソース電極６及び画素電極１４、及びデータバスライン１２を形成するための金属薄膜５６をスパッタリング法により形成する。金属薄膜５６としては、例えば厚さ２０ｎｍのチタン（Ｔｉ）と厚さ７５ｎｍのアルミニウム（Ａｌ）、及び厚さ８０ｎｍのＴｉをこの順に積層したＴｉ／Ａｌ／Ｔｉの複合膜を用いることができる。あるいは、金属薄膜５６として厚さ約１１０〜１７０ｎｍのＣｒを用いてもよい。またあるいは、モリブデン（Ｍｏ）、タンタル（Ｔａ）、Ｔｉ、Ａｌ等の単一材料を用いてもよく、またそれらの複合膜を用いることができる。
【００４２】
次に、基板全面にフォトレジストを塗布し、第２のレジスト露光用マスクを用いてレジストを露光した後現像して、ソース／ドレイン電極形状及びデータバスライン形状にパターニングされたレジスト層を形成する。パターニングされたレジスト層（図示せず）を第２のエッチングマスクとして、金属薄膜５６、ｎ+ａ−Ｓｉ層５４、アモルファスシリコン層５２、及び側壁絶縁膜２２に対してエッチング処理を施して、図７（ａ）及び図９に示すように、データバスライン１２、ドレイン電極７、ソース電極６及び共通電極１６の櫛歯状電極と噛み合うように対向する櫛歯状の画素電極１４を形成する。このエッチング処理において、アモルファスシリコン層５２の一部上層もエッチングされる。このエッチングでは例えば反応性イオンエッチング（ＲＩＥ）が用いられ、エッチングガスとしては塩素系ガスが用いられる。
【００４３】
また、図７（ａ）から明らかなように、ゲート絶縁膜３と、動作半導体層４を形成するためのアモルファスシリコン層５２とは、この段階においてゲートバスライン２上部及び外部接続端子２０上部に残存している。
【００４４】
次に、レジスト層を除去した後、図７（ｂ）に示すように例えばシリコン窒化膜からなる保護膜８をプラズマＣＶＤ法により約３３０ｎｍの厚さに形成する。
次いで、基板全面にフォトレジストを塗布してから第３のレジスト露光用マスクを用いてパターニングし、各画素領域のＴＦＴの素子分離とゲートバスライン２の外部接続端子２０上部に開口を形成するパターンを有するレジスト層を形成する。パターニングされたレジスト層を第３のエッチングマスクとして保護膜８、アモルファスシリコン層５２、及びゲート絶縁膜３をエッチングする。エッチング方法としては、例えばフッ素系ガスを用いた反応性イオンエッチングを用いる。
【００４５】
このエッチングにより図１０に示すように、ゲートバスライン２表面が露出する深さの２つの素子分離用溝２４、２６がＴＦＴを挟んでゲートバスライン２上に形成される。この素子分離用溝２４、２６により各画素間の動作半導体層４が電気的に切断されて各画素領域のＴＦＴが他の画素領域と電気的に分離される。また同時に、図７（ｃ）及び図１０に示すように、外部接続端子２０上の保護膜８、アモルファスシリコン層５２、及びゲート絶縁膜３が除去されてパッド用窓が開口される。パッド用窓を介して外部からの信号伝送用端子を外部接続端子２０に接続することにより液晶表示装置内に所定の信号が伝送される。
【００４６】
このように本実施の形態では、図７（ｃ）に示すエッチング工程でゲートバスライン２の外部接続端子２０上部の開口と各画素領域毎のＴＦＴの素子分離とが同時に行われる。
【００４７】
以上説明した本実施の形態による液晶表示装置の製造方法によれば、各画素領域毎のＴＦＴの素子分離工程と外部接続端子のパッド用窓の開口工程とを同時に行うようにして、これらの工程においてレジスト層のエッチングマスクは１枚用いるだけで済むようにしたので、製造工程を簡略化して生産性、製造歩留りの向上を図ることができる。製造工程の簡略化に関してまとめると、（１）透明絶縁基板上に金属薄膜と、ゲート絶縁膜と、動作半導体層とを成膜し、第１のマスクを用いてゲートバスライン形状に一括エッチングする工程、（２）少なくともゲートバスラインの側壁に絶縁膜を形成する工程、（３）ソース／ドレイン電極形成用金属薄膜を成膜し、第２のマスクを用いてソース／ドレイン電極形状に動作半導体層の一部まで一括エッチングする工程、（４）第３のマスクを用いてエッチングにより、動作半導体層を画素領域毎に分離するのと同時にバスラインの外部接続端子の上部を開口する工程、の４工程のみでＴＦＴを形成することができる。
【００４８】
このように本実施の形態による液晶表示装置の製造方法によれば、横電界方式の液晶表示装置の製造においてアレイ基板の製造に従来４枚必要であったマスクを１枚少なくして３枚にすることができるようになる。つまり、３回の成膜工程・フォト工程（但し、ハーフ露光を除く）・エッチング工程だけでＴＦＴを形成できる。さらに、ＴＦＴの動作半導体層４を他の画素領域のＴＦＴの動作半導体層４と電気的に分離するためのＴＦＴの素子分離工程と同時にゲートバスラインの外部接続端子上部を開口することができる。従って、独立した外部接続端子出し工程を必要としないのでマスク作製に要する費用を軽減することができる。またフォトリソグラフィ工程を１つ減らすことができるようになるので、素子素子製造のコストを低減させることができるようになると共に、素子製造のスループットを向上させることもできるようになる。
【００４９】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、逆スタガ型のチャネルエッチ型のＴＦＴを有する液晶表示装置に本発明を適用したが、本発明はこれに限らず、動作半導体層上にチャネル保護膜が形成されたエッチングストッパ型ＴＦＴにももちろん適用可能である。
【００５０】
また、上記実施の形態では、横電界方式の液晶表示装置に本発明を適用したが、本発明はこれに限らず、縦電界方式の液晶表示装置に適用することももちろん可能である。
【００５１】
さらに、上記第２の実施の形態では、側壁絶縁膜２２をポジ型レジストとハーフ露光を用いて形成したが、本発明はこれに限られず、ネガ型レジストを用いて背面露光を行う方法や、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を塗布してから全面エッチングを行う方法（この場合は、３回の成膜・フォト工程と、４回のエッチング工程となる）、あるいはプラズマＣＶＤ法により絶縁膜を成膜後全面エッチングを行う方法（この場合は、３回のフォト工程と４回の成膜・エッチング工程となる）等を用いることが可能である。
【符号の説明】
【００５２】
１ 透明絶縁基板
２ ゲートバスライン（ゲート電極）
３ ゲート絶縁膜
４ 動作半導体層
５ 低抵抗半導体層
６ ソース電極
７ ドレイン電極
８ 保護膜
９、１４ 画素電極
１０ パッド
１２ データバスライン
１６ 共通電極
２０ 外部接続端子
２２ 側壁絶縁膜
５０、５６ 金属薄膜
５２ アモルファスシリコン層
５４ ｎ+ａ−Ｓｉ層
【特許請求の範囲】
【請求項１】
複数の画素領域のそれぞれに薄膜トランジスタが形成された液晶表示装置の製造方法において、
前記薄膜トランジスタの動作半導体層を前記画素領域毎に分離するのと同時に、前記薄膜トランジスタに接続するバスラインの外部接続端子の上部を開口すること
を特徴とする液晶表示装置の製造方法。
【請求項２】
請求項１記載の液晶表示装置の製造方法において、
透明絶縁基板上に金属薄膜を成膜し、第１のマスクを用いてエッチングによりゲートバスラインを形成する工程と、
ゲート絶縁膜と、前記動作半導体層と、ソース／ドレイン電極形成用金属薄膜とを積層し、第２のマスクを用いてソース／ドレイン電極形状に前記動作半導体層の一部まで一括エッチングする工程と、
第３のマスクを用いてエッチングにより、前記動作半導体層を前記画素領域毎に分離するのと同時に、前記バスラインの前記外部接続端子の上部を開口する工程と
を有することを特徴とする液晶表示装置の製造方法。
【請求項３】
請求項１記載の液晶表示装置の製造方法において、
透明絶縁基板上に金属薄膜と、ゲート絶縁膜と、前記動作半導体層とを成膜し、第１のマスクを用いてゲートバスライン形状に一括エッチングする工程と、
少なくともゲートバスラインの側壁に絶縁膜を形成する工程と、
ソース／ドレイン電極形成用金属薄膜を成膜し、第２のマスクを用いてソース／ドレイン電極形状に前記動作半導体層の一部まで一括エッチングする工程と、
第３のマスクを用いてエッチングにより、前記動作半導体層を前記画素領域毎に分離するのと同時に、前記バスラインの前記外部接続端子の上部を開口する工程と
を有することを特徴とする液晶表示装置の製造方法。
【請求項１】
複数の画素領域のそれぞれに薄膜トランジスタが形成された液晶表示装置の製造方法において、
前記薄膜トランジスタの動作半導体層を前記画素領域毎に分離するのと同時に、前記薄膜トランジスタに接続するバスラインの外部接続端子の上部を開口すること
を特徴とする液晶表示装置の製造方法。
【請求項２】
請求項１記載の液晶表示装置の製造方法において、
透明絶縁基板上に金属薄膜を成膜し、第１のマスクを用いてエッチングによりゲートバスラインを形成する工程と、
ゲート絶縁膜と、前記動作半導体層と、ソース／ドレイン電極形成用金属薄膜とを積層し、第２のマスクを用いてソース／ドレイン電極形状に前記動作半導体層の一部まで一括エッチングする工程と、
第３のマスクを用いてエッチングにより、前記動作半導体層を前記画素領域毎に分離するのと同時に、前記バスラインの前記外部接続端子の上部を開口する工程と
を有することを特徴とする液晶表示装置の製造方法。
【請求項３】
請求項１記載の液晶表示装置の製造方法において、
透明絶縁基板上に金属薄膜と、ゲート絶縁膜と、前記動作半導体層とを成膜し、第１のマスクを用いてゲートバスライン形状に一括エッチングする工程と、
少なくともゲートバスラインの側壁に絶縁膜を形成する工程と、
ソース／ドレイン電極形成用金属薄膜を成膜し、第２のマスクを用いてソース／ドレイン電極形状に前記動作半導体層の一部まで一括エッチングする工程と、
第３のマスクを用いてエッチングにより、前記動作半導体層を前記画素領域毎に分離するのと同時に、前記バスラインの前記外部接続端子の上部を開口する工程と
を有することを特徴とする液晶表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−１０２９９０（Ｐ２０１１−１０２９９０Ａ）
【公開日】平成２３年５月２６日（２０１１．５．２６）
【国際特許分類】
【出願番号】特願２０１０−２８００７５（Ｐ２０１０−２８００７５）
【出願日】平成２２年１２月１６日（２０１０．１２．１６）
【分割の表示】特願平１１−３１０４２３の分割
【原出願日】平成１１年１０月２９日（１９９９．１０．２９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２３年５月２６日（２０１１．５．２６）
【国際特許分類】
【出願日】平成２２年１２月１６日（２０１０．１２．１６）
【分割の表示】特願平１１−３１０４２３の分割
【原出願日】平成１１年１０月２９日（１９９９．１０．２９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]