磁気記憶素子および磁気記憶装置
【課題】半選択状態になった磁気記憶素子のデータの誤反転を抑制することにより信頼性の高い書き込み動作を行うことができる磁気記憶素子、およびこれを用いた磁気記憶装置を提供する。
【解決手段】磁化容易軸９１と磁化困難軸９２とを有する記録層３は、平面視においてすべての領域が第１導電層ＷＴまたは第２導電層ＢＬの少なくとも一方と重なる。磁化容易軸９１に沿い、記録層３と平面視において重なる寸法が最大となる第１の線分の第１の端点ＴＰ，ＢＰは、第２導電層ＢＬと平面視において重ならない。上記第１の線分の中点を通り、平面視において第１の線分に直交し、記録層３と平面視において重なる第２の線分の１対の端点である第２の端点ＬＰ，ＲＰのうち少なくとも一方は、第１導電層ＷＴと平面視において重ならない。
【解決手段】磁化容易軸９１と磁化困難軸９２とを有する記録層３は、平面視においてすべての領域が第１導電層ＷＴまたは第２導電層ＢＬの少なくとも一方と重なる。磁化容易軸９１に沿い、記録層３と平面視において重なる寸法が最大となる第１の線分の第１の端点ＴＰ，ＢＰは、第２導電層ＢＬと平面視において重ならない。上記第１の線分の中点を通り、平面視において第１の線分に直交し、記録層３と平面視において重なる第２の線分の１対の端点である第２の端点ＬＰ，ＲＰのうち少なくとも一方は、第１導電層ＷＴと平面視において重ならない。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記憶素子および磁気記憶装置に関し、特に、トンネル磁気抵抗効果を有する磁気記憶素子およびこれを用いた磁気記憶装置に関するものである。
【背景技術】
【０００２】
磁気抵抗（ＭＲ：magnetoresistive）効果は、磁性体に磁界を加えることにより電気抵抗が変化する現象であり、磁界センサや磁気ヘッドなどに利用されている。近年、非常に大きな磁気抵抗効果を示す巨大磁気抵抗（ＧＭＲ：giant magnetoresistance）効果材料として、Ｆｅ／Ｃｒ、Ｃｏ／Ｃｕなどの人工格子膜などがたとえば以下の非特許文献１、非特許文献２に紹介されている。
【０００３】
また、強磁性層間の交換結合作用がなくなる程度に厚い非磁性金属層を持つ強磁性層／非磁性層／強磁性層／反強磁性層からなる積層構造を用いた磁気抵抗効果素子が提案されている。この素子では、強磁性層と反強磁性層とが交換結合されて、その強磁性層の磁気モーメントが固定され、他方の強磁性層のスピンのみが外部磁界で容易に反転できるようにされている。これが、いわゆるスピンバルブ構造として知られている素子である。この素子では、２つの強磁性層間の交換結合が弱いために小さな磁界でスピンが反転できる。このため、スピンバルブ構造は上記交換結合膜に比べて、磁界に対して高感度の磁気記憶素子を提供することができる。反強磁性体としては、ＦｅＭｎ、ＩｒＭｎ、ＰｔＭｎなどが用いられている。このスピンバルブ構造は、用いる際に膜面内方向に電流を流すが、上記のような特徴のために、高密度磁気記録用再生ヘッドに用いられている。
【０００４】
一方、膜面に対して垂直方向に電流を流す垂直磁気抵抗効果を利用すると、更に大きな磁気抵抗効果が得られることが、たとえば以下の非特許文献３に開示されている。
【０００５】
さらには、強磁性トンネル接合によるトンネル磁気抵抗（ＴＭＲ：tunneling magneto-resistive）効果も、たとえば以下の非特許文献４に開示されている。トンネル磁気抵抗は、強磁性層／絶縁層／強磁性層からなる３層膜において、２つの強磁性層のスピンの向きを互いに同じ方向または反対方向に変化させ、このスピンの向きに依存して膜面垂直方向のトンネル電流の大きさが異なることを利用したものである。
【０００６】
近年では、ＧＭＲおよびＴＭＲ素子を、不揮発性磁気記憶半導体装置（ＭＲＡＭ：magnetic random access memory）に利用する研究が、たとえば以下の非特許文献５〜非特許文献７に開示されている。
【０００７】
この場合、保磁力の異なる２つの強磁性層で非磁性金属層を挟んだ擬スピンバルブ素子や強磁性トンネル効果素子が検討されている。ＭＲＡＭへ利用する場合には、これらの素子をマトリックス状に配置し、別に設けた配線に電流を流して磁界を印加し、各素子を構成する２つの磁性層を制御する。ここで２つの磁性層を互いに同じ方向に制御することにより"１"が、２つの磁性層を互いに反対方向に制御することにより"０"が記録される。読み出しはＧＭＲ効果やＴＭＲ効果を利用して行なわれる。
【０００８】
ＭＲＡＭにおいては、ＧＭＲ効果と比べてＴＭＲ効果を利用した方が低消費電力であるため、主としてＴＭＲ素子を用いることが検討されている。ＴＭＲ素子を利用したＭＲＡＭは、室温で抵抗変化率が２０％以上と大きく、かつトンネル接合における抵抗が大きいので、より大きな出力電圧が得られること、また読み出し時にスピン反転をする必要がなく、それだけ小さい電流で読み出しが可能であることなどの特徴がある。ゆえにＴＭＲ素子を利用したＭＲＡＭは、高速書き込み・読み出し可能な低消費電力型の不揮発性半導体記憶装置として期待されている。
【０００９】
ＭＲＡＭの書き込み動作においては、ＴＭＲ素子における強磁性層の磁気特性を制御することが望まれる。具体的には、非磁性層を挟む２つの強磁性層の相対的な磁化の方向を、同じ方向、または反対方向に制御する技術、および所望の磁気記憶素子における一方の磁性層を確実且つ効率的に磁化反転する技術が望まれる。交差する２つの配線を用いて非磁性層を挟む２つの強磁性層の相対的な磁化の方向を、膜面内において均一に同じ方向または反対方向に制御する技術は、たとえば以下の特許文献１、特許文献３、特許文献４および特許文献７に示されている。
【００１０】
またＭＲＡＭでは、高集積化のために磁気記憶素子の微細化を実施した場合、磁性層の膜面方向の大きさに依存して反磁界により反転磁界が増大する。これにより書き込み時に大きな磁界が必要となり、消費電力も増大する。このため、たとえば以下の特許文献２、特許文献５、特許文献６および特許文献７に示されるように強磁性層の形状を最適化し、磁化反転を容易にする技術が提案されている。
【００１１】
ＭＲＡＭにおける高集積化に伴って、磁気記憶素子の微細化を実施した場合、反磁界の影響により書き込み時に更に大きな磁界が必要となるため、選択された磁気記憶素子の周辺に及ぼす磁界の影響が大きくなり、誤った磁化反転は顕著になる。これに対処すべく、パーマロイのような高透磁率の材料により被覆した配線を形成し、ＴＭＲ素子に磁界を集中させることが、たとえば以下の特許文献３で提案されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１１−２７３３３７号公報
【特許文献２】特開２００２−２８０６３７号公報
【特許文献３】特開２０００−３５３７９１号公報
【特許文献４】米国特許第６，００５，８００号明細書
【特許文献５】特開２００４−２９６８５８号公報
【特許文献６】米国特許第６，５７０，７８３号明細書
【特許文献７】特開２００５−３１０９７１号公報
【非特許文献】
【００１３】
【非特許文献１】D.H. Mosca et al.,“Oscillatory interlayer coupling and giant magnetoresistance in Co/Cu multilayers”, Journal of Magnetism and Magnetic Materials 94 (1991) p.L1-L5
【非特許文献２】S.S.P.Parkin et al.,“Oscillatory Magnetic Exchange Couplingthrough Thin Copper Layers”, Physical Review Letters, vol.66, No.16, 22 April 1991, p.2152-2155
【非特許文献３】W.P.Pratt et al.,“Perpendicular Giant Magnetoresistances ofAg/Co Multilayers”, Physical Review Letters, vol.66, No.23, 10 June 1991, p.3060-3063
【非特許文献４】T. Miyazaki et al.,“Giant magnetic tunneling effect in Fe/Al2O3/Fe junction”, Journal of Magnetism and Magnetic Materials 139 (1995), p.L231-L241
【非特許文献５】S.Tehrani et al.,“High density submicron magnetoresistive random access memory (invited)”, Journal of Applied Physics, vol.85, No.8, 15 April 1999, p.5822-5827
【非特許文献６】S.S.P.Parkin et al.,“Exchange-biased magnetic tunnel junctions and application to nonvolatile magnetic random access memory (invited)”, Journal of Applied Physics, vol.85, No.8, 15 April 1999, p.5828-5833
【非特許文献７】ISSCC 2001 Dig of Tech. Papers, p.122
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ＭＲＡＭでは書き込み動作の際に、書き込みされる磁気記憶素子と同一のビット線またはライト線と平面視において重なる位置に配置された他の磁気記憶素子が半選択状態となる。この半選択状態では、書き込みされる磁気記憶素子と同一のライト線と平面視において重なる位置に配置された他の磁気記憶素子にもビット線もしくはライト線電流によって磁界が印加されている。
【００１５】
ＭＲＡＭでは磁気記憶素子の製造工程における写真製版およびエッチングに起因して、行列状に配置された複数のＭＲＡＭメモリセル内の各々のメモリセルにおいて磁気記憶素子の記録層の形状にばらつきが発生する。このため、磁気記憶素子の記録層の形状によっては、記録層の磁化を反転するための磁界が小さくなる。また、磁気記憶素子の記録層は微細化に伴い、熱エネルギによって磁化が反転する確率が大きくなる。そのため、磁化反転するための磁界が小さい記録層では、ビット線またはライト線電流によって半選択状態となった場合に、ビット線またはライト線電流の磁界により記録層の磁化が意図せず反転する場合がある。ビット線電流による磁界では、記録層の磁化が磁界方向と逆向きの場合、磁界方向へと反転する。ライト線電流による磁界では、磁化困難軸方向に記録層の磁化が飽和した後、ライト線電流が０になると、記録層の磁化は磁化容易軸に沿う両方向のいずれかになるが、それぞれの確率は理想的には１／２となる。これらのため、記録層の磁化が制御できなくなるため情報の保持が不可能となる。したがって、磁気記憶素子のデータの誤反転が発生するという問題がある。
【００１６】
本発明は、上記の問題に鑑みなされたものである。その目的は、半選択状態になった磁気記憶素子のデータの誤反転を抑制することにより信頼性の高い書き込み動作を行うことができる磁気記憶素子、およびこれを用いた磁気記憶装置を提供することである。
【課題を解決するための手段】
【００１７】
本発明にしたがう磁気記憶素子は、外部磁界によって磁化方向を変化可能であり、磁化されやすい方向に沿う磁化容易軸と、磁化容易軸に交差する磁化されにくい方向に沿う磁化困難軸とを有する記録層と、平面視において磁化困難軸の延在する方向に沿って磁界を形成する第１導電層と、平面視において磁化容易軸の延在する方向に沿って磁界を形成する第２導電層とを備える。上記記録層は、平面視においてすべての領域が第１または第２導電層の少なくとも一方と重なるように配置される。上記磁化容易軸に沿い、記録層と平面視において重なる寸法が最大となる第１の線分の１対の端点である第１の端点は、第２導電層と平面視において重ならない。上記第１の線分の中点を通り、平面視において第１の線分に直交し、記録層と平面視において重なる第２の線分の１対の端点である第２の端点のうち少なくとも一方は、第１導電層と平面視において重ならない。
【発明の効果】
【００１８】
本発明にしたがう磁気記憶素子によれば、平面視において記録層のすべての領域が第１または第２導電層の少なくとも一方と重なるように配置される。このため、当該磁気記憶素子が選択状態にある場合における第１または第２導電層の電流により記録層に印加される磁界を大きくし、書き込み動作に必要な電流の増大を抑制することができる。また１対の第１の端点は平面視において第１導電層と重なるが第２導電層と重ならない。１対の第２の端点のうち少なくとも一方は第２導電層と重なるが第１導電層と重ならない。このため、当該磁気記憶素子が半選択状態にある場合における、記録層の磁化の飽和および磁化の飽和に起因する磁化の誤反転を抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態１に係る半導体装置の全体の平面図である。
【図２】本発明の実施の形態１に係る半導体装置の全体の回路図である。
【図３】本発明の実施の形態１に係るＭＲＡＭのメモリセルにおける磁気記憶素子およびビット線の配置関係を示す模式的な構造斜視図である。
【図４】本発明の実施の形態１における磁気記憶装置の構成を示す概略断面図である。
【図５】図４のＶ−Ｖ線に沿う部分における概略断面図である。
【図６】本発明の実施の形態１における磁気記憶素子の構成を概略的に示す斜視図である。
【図７】本発明の実施の形態１における強磁性トンネル接合素子の構成の第１例を概略的に示す断面図である。
【図８】本発明の実施の形態１における強磁性トンネル接合素子の構成の第２例を概略的に示す断面図である。
【図９】本発明の実施の形態１の第１例における記録層の平面形状を示す概略平面図である。
【図１０】本発明の実施の形態１の第１例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図１１】図１０に示す記録層の端部領域を説明するための概略平面図である。
【図１２】本発明の実施の形態１における磁気記憶装置の製造方法の第１工程を示す概略断面図である。
【図１３】本発明の実施の形態１における磁気記憶装置の製造方法の第２工程を示す概略断面図である。
【図１４】本発明の実施の形態１における磁気記憶装置の製造方法の第３工程を示す概略断面図である。
【図１５】本発明の実施の形態１における磁気記憶装置の製造方法の第４工程を示す概略断面図である。
【図１６】本発明の実施の形態１における磁気記憶装置の製造方法の第５工程を示す概略断面図である。
【図１７】本発明の実施の形態１における磁気記憶装置の製造方法の第６工程を示す概略断面図である。
【図１８】図１７のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う部分における概略断面図である。
【図１９】本発明の実施の形態１の第１の比較例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図２０】図１９の記録層を含む磁気記憶装置において、情報を書き込もうとする磁気記憶素子と接続された、情報を書き込もうとする記録層とは別の図１９の記録層が、ライト線電流により半選択状態となった場合の磁化の分布を示す概略平面図である。
【図２１】ライト線の中心からの距離と、ライト線電流により発生する磁化困難軸方向の磁界との関係を示すグラフである。
【図２２】本発明の実施の形態１の、図９に示す記録層が、図２０と同様の条件下で、ライト線電流により半選択状態となった場合の磁化の分布を示す概略平面図である。
【図２３】本発明の実施の形態１の、図９に示す記録層が、図２０と同様の条件下で、ビット線電流により半選択状態となった場合の磁化の分布を示す概略平面図である。
【図２４】本発明の実施の形態１の第２の比較例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図２５】本発明の実施の形態１の第２例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図２６】本発明の実施の形態１の第３例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図２７】本発明の実施の形態２の第１例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図２８】本発明の実施の形態２の第２例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図２９】本発明の実施の形態２の第３例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図３０】図２８の磁気記憶素子の、記録層と接続部材との関係を上方から見た概略平面図である。
【図３１】接続部材の上の導電層が上方に盛り上がる態様を示す概略断面図である。
【図３２】本発明の実施の形態２の第４例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図３３】本発明の実施の形態２の第５例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図３４】本発明の実施の形態２の、図３３に示す記録層がビット線電流により半選択状態となった場合の磁化の分布を示す概略平面図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
まず、本実施の形態としてチップ状態の半導体装置について図１を用いて説明する。
【００２１】
図１を参照して、本実施の形態における半導体チップＣＨＰには、ＣＰＵ（Central Processing Unit）と、ＭＲＡＭと、周辺回路と、パワーラインＰＬとを有している。半導体チップＣＨＰの周辺部にはパッドＰＤが配置されている。
【００２２】
ＣＰＵは、中央演算処理部とも呼ばれる回路であり、記憶装置から命令を読み出して解読し、それに基づいて多種多様な演算や制御を行なうものである。このためＣＰＵには高速処理が要求される。
【００２３】
ＭＲＡＭは、磁気を利用して、記憶情報をランダムに読み出したり書き込んだりすることができる素子（磁気記憶装置）である。ＭＲＡＭは電源を切っても記憶状態が保持される不揮発性メモリとして機能するだけでなく、高速なランダムアクセス機能を有するメモリ素子である。ただしＭＲＡＭには上記メモリ素子のほかに、上記メモリ素子に情報を書き込んだり、メモリ素子の情報を読み出したりする回路や、複数並ぶメモリ素子のうち情報の読み書きを行なう素子を選択する選択トランジスタなどを有している。
【００２４】
周辺回路は、ＣＰＵやＭＲＡＭとともに半導体装置のシステムを構成するための回路であり、たとえば電源回路、クロック回路やリセット回路などから構成されている。周辺回路には、デジタル信号を処理するデジタル回路やアナログ信号を処理するアナログ回路を含んでいる。アナログ回路は、時間的に連続して変化する電圧や電流の信号、すなわちアナログ信号を扱う回路であり、たとえば、増幅回路、変換回路、変調回路、発振回路、電源回路などから構成されている。
【００２５】
パワーラインＰＬは、ＣＰＵ、ＭＲＡＭおよび周辺回路を動作するための電圧を供給するラインであり、電源ラインやグランドラインから構成されている。ＣＰＵ、ＭＲＡＭおよび周辺回路は、パワーラインと接続されており、パワーラインからの電源供給によって動作できる。
【００２６】
パッドＰＤは、半導体チップＣＨＰの外部に接続される機器（回路）と入出力するための外部接続端子である。パッドＰＤを介して半導体チップＣＨＰに形成されているＣＰＵなどに入力信号が入力される。またＣＰＵからの出力信号がパッドＰＤを介して半導体チップＣＨＰの外部に接続されている機器（回路）に出力される。
【００２７】
次に、ＭＲＡＭの等価回路について図２および図３を用いて説明する。
図２を参照して、ＭＲＡＭとしての磁気記憶装置ＭＤが構成する回路には、マトリクス状に複数のＭＲＡＭのメモリセルＭＣ（点線枠内）が配置されている。つまりＭＲＡＭは、アレイ状に配置された複数のメモリセルＭＣからなるメモリセルアレイを構成している。複数のメモリセルＭＣの各々は、素子選択用トランジスタＴＲと強磁性トンネル接合素子ＭＭとを有している。強磁性トンネル接合素子ＭＭは後述するように、記録層を含んでいる。
【００２８】
本実施の形態の磁気記憶素子ＭＥは、強磁性トンネル接合素子ＭＭと、ライト線ＷＴ（第１導電層）とビット線ＢＬ（第２導電層）とから構成される。ライト線ＷＴとビット線ＢＬとは情報を書き込んだり読み取ったりする。磁気記憶素子ＭＥは素子選択用トランジスタＴＲにより、情報を読み書きする素子として選択され、制御される。
【００２９】
ビット線ＢＬとライト線ＷＴとは、メモリセルＭＣと同様に複数アレイ状に配置されている。ビット線ＢＬは、一方向（たとえば図２の左右方向）に複数（たとえば図３のＹ１〜Ｙ５の５行）並んで配置された強磁性トンネル接合素子ＭＭのそれぞれの一方端（たとえば図３の上側）に電気的に接続されている。ライト線ＷＴは、ビット線ＢＬと交差する方向（たとえば図２の上下方向）に複数（たとえば図３のＸ１〜Ｘ６の６列）並んで配置された強磁性トンネル接合素子ＭＭのそれぞれの他方端（たとえば図３の下側）に電気的に接続されている。
【００３０】
強磁性トンネル接合素子ＭＭのそれぞれの他方端の側には、ライト線ＷＴのほか、素子選択用トランジスタＴＲのドレインが電気的に接続されている。その他、複数の素子選択用トランジスタＴＲのそれぞれのソースにはソース線ＳＬが電気的に接続されており、素子選択用トランジスタＴＲのそれぞれのゲートにはワード線ＷＤが電気的に接続されている。
【００３１】
ＭＲＡＭは上記以外に、図示しないが複数のワード線ＷＤのそれぞれと電気的に接続されたワード線ドライバ帯と、複数のソース線ＳＬのそれぞれと電気的に接続されたデータ読出回路と、素子選択用トランジスタＴＲを介在してビット線ＢＬと電気的に接続されたデータ書込回路と、素子選択用トランジスタＴＲの各々のゲートに電気的に接続されたカラムデコーダとを有している。
【００３２】
このように横方向および縦方向に延在する複数のラインが存在し、かつアレイ状にメモリセルＭＣが配置された回路構成を有するＭＲＡＭは、外部からの制御信号やアドレス信号に基づき、特定のメモリセルＭＣにランダムアクセスする。そして当該ＭＲＡＭは、アクセスした特定のメモリセルに対して、入力データＤinを書き込んだり出力データＤoutを読み出したりする。
【００３３】
次に、本実施の形態のＭＲＡＭの構成について図４〜図１１を用いて説明する。
図４および図５を参照して、ＭＲＡＭはメモリセル領域ＭＲと論理（周辺）回路領域ＲＲとを有している。メモリセル領域ＭＲに形成されたＭＲＡＭのメモリセルは、素子選択用トランジスタＴＲと、強磁性トンネル接合素子ＭＭとを有している。メモリセルは、半導体基板１１の内部において、素子分離絶縁膜１２により互いに電気的に分離されている。
【００３４】
素子選択用トランジスタＴＲは、たとえばボロンやリン、砒素などを含む不純物拡散層である１対のソース領域Ｓ／ドレイン領域Ｄと、シリコン酸化膜からなるゲート絶縁膜ＧＩと、ポリシリコンや金属膜などの導電体からなるゲート電極本体Ｇとを有している。１対のソース領域Ｓ／ドレイン領域Ｄは、半導体基板１１の主表面に互いに間隔をあけて配置されている。ソース領域Ｓおよびドレイン領域Ｄは、いずれもｎ型またはｐ型の不純物領域から形成されている。ゲート電極本体Ｇは、１対のソース領域Ｓ／ドレイン領域Ｄに挟まれる半導体基板１１の表面上にゲート絶縁膜ＧＩを介在して形成されている。なお１対のソース領域Ｓ／ドレイン領域Ｄおよびゲート電極本体Ｇの表面はシリサイド化されていてもよい。ゲート電極本体Ｇの側壁は、サイドウォール状の側壁絶縁膜ＳＩによって覆われている。側壁絶縁膜ＳＩはシリコン酸化膜やシリコン窒化膜により形成される。
【００３５】
素子選択用トランジスタＴＲを覆うように、たとえばシリコン酸化膜からなる層間絶縁膜１３が形成されている。層間絶縁膜１３にはその上面からドレイン領域Ｄに達する孔が設けられている。この孔内には接続部材１４が形成されている。層間絶縁膜１３上には、層間絶縁膜１５が形成されている。層間絶縁膜１５にはその上面から接続部材１４に達する孔と層間絶縁膜１３に達する孔とが形成されている。これらの孔にはライト線ＷＴと配線層１６とが形成されている。配線層１６は、接続部材１４によってドレイン領域Ｄと電気的に接続されている。なお接続部材（配線層）１４，１６、ライト線ＷＴの側面や下面は、たとえばバリアメタル（図４および図５の斜線部）により覆われることが好ましい。バリアメタルは、接続部材を構成する金属材料と層間絶縁膜との反応を抑制するための薄膜である。バリアメタルは、たとえばタンタルの薄膜または窒化チタンの薄膜よりなっていることが好ましい。
【００３６】
ライト線ＷＴと配線層１６とを覆うように、層間絶縁膜１３上に層間絶縁膜１７が形成されている。層間絶縁膜１７にはその上面から配線層１６に達する孔が設けられている。この孔内には接続部材１８が形成されている。接続部材１８の側面や下面はたとえばバリアメタルにより覆われることが好ましい。層間絶縁膜１７上には、導電層１９と、強磁性トンネル接合素子ＭＭとが形成されている。導電層１９は、接続部材１８、１６、１４によってドレイン領域Ｄと電気的に接続されている。
【００３７】
強磁性トンネル接合素子ＭＭは磁気抵抗効果素子であり、下から順に積層された、固着層１と、非磁性層であるトンネル絶縁層２と、記録層３とを有している。固着層１は、導電層１９に接するように形成されている。
【００３８】
強磁性トンネル接合素子ＭＭを覆うように、たとえばシリコン窒化膜からなる保護膜２０が形成されており、その保護膜２０上に層間絶縁膜２１が形成されている。この保護膜２０および層間絶縁膜２１には、これらの膜２０、２１を貫通して記録層３に達する孔が設けられている。この孔内には、接続部材２３が形成されている。層間絶縁膜２１上には層間絶縁膜２４およびビット線ＢＬが形成されている。このビット線ＢＬは、接続部材２３によって強磁性トンネル接合素子ＭＭに電気的に接続されている。
【００３９】
ビット線ＢＬを覆うように層間絶縁膜２６が形成されている。その層間絶縁膜２１上には、所定の配線層２９および層間絶縁膜２８が形成されている。
【００４０】
以上の態様により、ビット線ＢＬ、接続部材２３、強磁性トンネル接合素子ＭＭ、導電層１９、接続部材１８、配線層１６、接続部材１４、ドレイン領域Ｄがそれぞれ電気的に接続されている。
【００４１】
一方、半導体基板１１におけるメモリセル領域ＭＲの、平面視における周辺部には、周辺（論理）回路領域ＲＲが形成されている。論理回路領域ＲＲには、論理回路を構成するトランジスタＴＲＡが形成されている。トランジスタＴＲＡは素子選択用トランジスタＴＲと基本的に同様の構成を備えることが好ましい。メモリセル領域ＭＲの磁気記憶素子ＭＥの動作等を制御する。また論理回路領域ＲＲには、メモリセル領域ＭＲの周辺回路領域を含んでおり、周辺回路領域には、メモリセル（磁気記憶素子）の動作等を制御するトランジスタＴＲＡ等の半導体素子と、半導体素子を互いに電気的に接続する配線層や接続部材が形成されている。上記配線層や接続部材とは、接続部材１４，２３，２７、配線層１６，２５，２９を意味する。
【００４２】
以上において配線層とはビット線ＢＬやライト線ＷＴなどの導電層と同一の層として配置された導電層であり、接続部材とは異なる層に配置された導電領域同士を電気的に接続する領域である。なお図４および図５においては、ソース線ＳＬおよびワード線ＷＤの図示が省略されている。
【００４３】
図６を参照して、磁気記憶素子ＭＥは、上記のように強磁性トンネル接合素子ＭＭと、ライト線ＷＴ（第１導電層）とビット線ＢＬ（第２導電層）とから構成される。強磁性トンネル接合素子ＭＭの上側にビット線ＢＬが、強磁性トンネル接合素子ＭＭの下側にライト線ＷＴが、それぞれ平面視において交差するように配置され、いずれも半導体基板１１の主表面に沿うように延在している。言い換えれば強磁性トンネル接合素子ＭＭは、ライト線ＷＴとビット線ＢＬとに挟み込まれるように配置されている。
【００４４】
図７を参照して、強磁性トンネル接合素子ＭＭは、たとえば固着層１、トンネル絶縁層２および記録層３の積層構造である。図７に示すように、固着層１においては、たとえば図７の右向きの矢印に示すように、磁化の方向が１方向に固定されている。記録層３は外部磁界によって磁化の方向を変化可能であり、たとえば図７の左右両方向きの矢印に示すように、磁化の方向を互いに反対方向の２方向に変化することが可能である。記録層３の磁化の方向は、所定の配線（たとえばビット線ＢＬやライト線ＷＴ）に流れる電流によって生じる磁界によって変化する。また記録層３の磁化の方向は、スピン偏極した電子が記録層３の内部に注入されることによっても変化しうる。
【００４５】
図７の強磁性トンネル接合素子ＭＭは固着層１、トンネル絶縁層２および記録層３がこの順に積層されている。これに対して図８の強磁性トンネル接合素子ＭＭのように記録層３、トンネル絶縁層２および固着層１がこの順に積層されていてもよい。
【００４６】
固着層１は、導電層１９および接続部材１８，１６，１４により素子選択用トランジスタＴＲのドレイン領域Ｄに電気的に接続されている。一方、記録層３は、接続部材２３によりビット線ＢＬに電気的に接続されている。
【００４７】
図９を参照して、記録層３は、たとえば平面視において、一方向（たとえば図９の上下方向）が当該一方向に交差する方向（たとえば図９の左右方向）よりも長い形状を有することが好ましい。記録層３は、その外縁が平面視において滑らかな曲線を描く形状となっている。
【００４８】
外部から与えられる磁界によって変化される記録層３の磁化の方向には、一般に、結晶構造や形状などによって磁化しやすい方向が存在する。この磁化しやすい方向に沿う直線（軸）は磁化容易軸（Ｅａ：Easy-axis）と呼ばれる。磁化容易軸は図９中に矢印９１で示す方向に延在する。磁化容易軸９１に沿う方向に磁化されると、記録層３を構成する結晶はエネルギが低い状態となる。これに対して、記録層３が磁化されにくい方向は、磁化困難軸（Ｈａ：Hard-axis）と呼ばれる。磁化困難軸は図９中に矢印９２で示す方向に延在する。磁化困難軸９２は磁化容易軸９１に対して交差する方向に延在する。本実施の形態においては磁化困難軸９２は磁化容易軸９１に対してほぼ直交する。ただし記録層３の磁化困難軸９２および磁化容易軸９１の方向は記録層３の材料や平面形状に依存する。このため記録層３の磁化困難軸９２と磁化容易軸９１とは互いに直交しなくてもよい。
【００４９】
通常は記録層３は磁化容易軸９１の延在する方向に磁化される。その磁界の方向が、磁化容易軸９１の延在する直線上において一方（たとえば図７の左側）を向くか、当該一方に対して１８０°反対方向の他方（たとえば図７の右側）を向くかに応じて、２通りの記録層３の磁化状態が変化する。磁化の方向に応じた記録層３の磁化状態が、２進数的に記録層３の保有するデータとして記録される。
【００５０】
記録層３の平面視における外縁は、４つの凸部Ｐ１と４つの凹部Ｒ１とを有している。ここでは凸部Ｐ１とは、記録層３の外縁のうち、内側から外側へ屈曲しており、（たとえば外側から内側へ屈曲したり、いずれの方向にも屈曲しなくなるなどの）変曲点を端部として有する領域をいう。凹部Ｒ１とは、記録層３の外縁のうち、外側から内側へ屈曲しており、（たとえば内側から外側へ屈曲したり、いずれの方向にも屈曲しなくなるなどの）変曲点を端部として有する領域をいう。上記４つの凸部Ｐ１は、それぞれ上方端ＴＰ、下方端ＢＰ、左方端ＬＰおよび右方端ＲＰを含むように形成されている。
【００５１】
ここで本実施の形態の第１例の記録層３に対して、磁化容易軸９１に沿う方向に延在し、記録層３と平面視において重なる寸法（長さ）が最大Ｌとなる第１の線分を仮想的に考える。ここでは第１の線分とは、磁化容易軸９１と平行に延びる仮想の第１の直線６３が平面視において記録層３と重なる領域としての線分である。第１の線分と記録層３の外縁との１対の交点（第１の線分の１対の第１の端点）はそれぞれ上方端ＴＰおよび下方端ＢＰとなる。上方端ＴＰと下方端ＢＰとを結ぶ線分が、長さＬを有する第１の線分である。
【００５２】
また第１の線分の中心点ＣＰ（中点）を通り、平面視において第１の線分に直交し、記録層３と平面視において重なる第２の線分を仮想的に考える。ここでは第２の線分とは、第１の直線６３と直交する第２の直線６４が平面視において記録層３と重なる領域としての線分である。第２の線分と記録層３の外縁との１対の交点（第２の線分の１対の第２の端点）はそれぞれ左方端ＬＰおよび右方端ＲＰとなる。左方端ＬＰと右方端ＲＰとを結ぶ線分が、長さＷを有する第２の線分である。本実施の形態においては磁化容易軸９１と磁化困難軸９２とがほぼ直交するため、第２の線分は磁化困難軸９２に沿う方向に延在する長さＷの線分となる。
【００５３】
中心点ＣＰは、第１の線分と第２の線分との交点であり、第１の直線６３と第２の直線６４との交点でもある。第２の線分は第１の線分の中心点ＣＰを通り、第１の線分に直交するように延在するため、第２の線分（第２の直線）は第１の線分の長さＬ（第１の直線の最大の長さＬ）を２等分するように配置される。
【００５４】
本実施の形態の第１例の記録層３は、第１の直線（第１の線分）、および第２の直線（第２の線分）に関して対称な平面形状を有している。したがって第１の線分と第２の線分との交点である中心点ＣＰは、第１の線分と第２の線分とのそれぞれの中点である。
【００５５】
なお記録層３に積層される固着層１およびトンネル絶縁層２については、平面視において記録層３とほぼ同一の形状、サイズであることが好ましいが、記録層３と異なる形状、サイズであってもよい。
【００５６】
図１０を参照して、本実施の形態の第１例においてはライト線ＷＴは磁化容易軸９１の延在する方向に沿う（ほぼ平行な）方向に延在している。ここでライト線ＷＴの幅方向（図１０の左右方向）の中央を通り、ライト線ＷＴに沿うように延在する、仮想のライト中心線ＡＷ（第１導電層の中心線）を考えれば、ライト中心線ＡＷおよびライト線ＷＴは磁化容易軸９１の延在する方向に沿う（ほぼ平行な）方向に延在する。このためライト線ＷＴは、記録層３の磁化容易軸９１の延在する方向に交差する（たとえば垂直な）方向に磁界を形成する。より具体的にはライト線ＷＴは、平面視において記録層３の磁化困難軸９２の延在する方向に沿って磁界を形成する。
【００５７】
また本実施の形態においては、ビット線ＢＬはライト線ＷＴと平面視において交差する（ほぼ垂直な）方向に延在する。ここでビット線ＢＬの幅方向（図１０の上下方向）の中央を通り、ビット線ＢＬに沿うように延在する、仮想のビット中心線ＢＷを考えれば、ビット中心線ＢＷおよびビット線ＢＬは磁化困難軸９２の延在する方向に沿って延在し、磁化容易軸９１の延在する方向に交差する（ほぼ垂直な）方向に延在する。このためビット線ＢＬは、記録層３の磁化困難軸９２の延在する方向に交差する（たとえば垂直な）方向に磁界を形成する。より具体的にはビット線ＢＬは、平面視において記録層３の磁化容易軸９１の延在する方向に沿って磁界を形成する。ただしライト中心線ＡＷおよびビット中心線ＢＷの延在する方向は、記録層３と重ならない領域においては上記と異なる方向であってもよい。
【００５８】
本実施の形態の第１例においては、ライト中心線ＡＷは第１の直線６３および第１の線分と重なり、これらにほぼ垂直なビット中心線ＢＷは第２の直線６４および第２の線分と重なる。つまり上方端ＴＰおよび下方端ＢＰはライト中心線ＡＷ上に配置され、左方端ＬＰおよび右方端ＲＰ（１対の第２の端点）はビット中心線ＢＷ上（第２導電層の中心線上）に配置される。
【００５９】
以上をまとめれば、本実施の形態の第１例においては、磁化容易軸９１とライト線ＷＴとライト中心線ＡＷと第１の直線６３とが互いにほぼ平行な方向に延在しており、ライト中心線ＡＷと第１の直線６３と第１の線分とがそれぞれ平面視において重なる。磁化困難軸９２とビット線ＢＬとビット中心線ＢＷと第２の直線６４とが互いにほぼ平行な方向に延在しており、ビット中心線ＢＷと第２の直線６４と第２の線分とがそれぞれ平面視において重なる。また磁化容易軸９１と磁化困難軸９２（ライト線ＷＴとビット線ＢＬ、第１の直線６３と第２の直線６４）とは互いにほぼ直交するように延在する。
【００６０】
本実施の形態の第１例においては、記録層３は平面視においてすべての領域がライト線ＷＴとビット線ＢＬとの少なくとも一方と重なるように配置され、記録層３の一部の領域はライト線ＷＴとビット線ＢＬとの両方と重なるように配置される。記録層３の上方端ＴＰおよび下方端ＢＰは、平面視においてライト線ＷＴと重なるがビット線ＢＬと重ならない。記録層３の左方端ＬＰおよび右方端ＲＰは、平面視においてビット線ＢＬと重なるがライト線ＷＴと重ならない。
【００６１】
なお上記の第１および第２の端点としての上方端ＴＰや左方端ＬＰなどに限らず、平面視において一定の面積を占める端部領域ＰＲが、平面視においてライト線ＷＴおよびビット線ＢＬのいずれか一方のみと重なり、ライト線ＷＴおよびビット線ＢＬの両方と重ならない構成であることがより好ましい。具体的には図１１を参照して、まず記録層３の外縁上の点を考える。当該点における接線が（磁化容易軸９１に沿う）第１の直線６３となす角度θが４５°になる点のうち、もっとも上方端ＴＰまたは下方端ＢＰに近い点Ｎを特定する。点Ｎは、記録層３が第１（第２）の直線６３，６４に関して対称な平面形状を有するため、通常は１対の第１の端点（上方端ＴＰまたは下方端ＢＰ）を挟んで１組存在する。これら１組の点Ｎを結んだ線分と、点Ｎよりも上方端ＴＰまたは下方端ＢＰに近い記録層３の外縁とで囲まれる領域が、端部領域ＰＲである。
【００６２】
左方端ＬＰおよび右方端ＲＰについても同様に考える。すなわちまず記録層３の外縁上の点のうち、当該点における接線が第２の直線６４となす角度θ’が４５°となる点のうち、最も左方端ＬＰまたは右方端ＲＰに近い点Ｎを特定する。点Ｎは上記同様、通常は１対の第２の端点（左方端ＬＰまたは右方端ＲＰ）を挟んで１組存在する。これら１組の点Ｎを結んだ線分と、点Ｎよりも左方端ＬＰまたは右方端ＲＰに近い記録層３の外縁とで囲まれる領域が、端部領域ＰＲである。
【００６３】
上方端ＴＰおよび下方端ＢＰを含む端部領域ＰＲは、平面視においてライト線ＷＴと重なり、ビット線ＢＬと重ならないことが好ましい。左方端ＬＰおよび右方端ＲＰを含む端部領域ＰＲは、平面視においてビット線ＢＬと重なり、ライト線ＷＴと重ならないことが好ましい。
【００６４】
次に、本実施の形態におけるメモリセル領域ＭＲの動作について説明する。
再び図４を参照して、読み出し動作は、特定のメモリセルの強磁性トンネル接合素子ＭＭに所定の電流を流し、記録層３の磁化の方向による抵抗値の違いを検知することによって行われる。まず、特定のメモリセルＭＣ（図２参照）の選択用トランジスタＴＲがＯＮ状態とされて、所定のセンス信号がビット線ＢＬから特定の強磁性トンネル接合素子ＭＭを経て、接続部材１８、１６、１４および選択用トランジスタＴＲを介してソース線ＳＬ（図２参照）に伝わる。
【００６５】
このとき、強磁性トンネル接合素子ＭＭにおける記録層３と固着層１との磁化の方向が同じ方向の場合では抵抗値が相対的に低く、記録層３と固着層１との磁化の方向が互いに反対方向の場合では抵抗値が相対的に高くなる。トンネル磁気抵抗効果素子は、記録層３と固着層１との各磁化方向が同じである場合には抵抗値が小さくなり、かつ記録層３と固着層１との各磁化方向が反対である場合には抵抗値が大きくなる特性を有している。
【００６６】
これにより、強磁性トンネル接合素子ＭＭの磁化の方向が同じである場合では、ソース線ＳＬに流れるセンス信号の強度は所定の参照メモリセルの信号強度より大きくなる。一方、強磁性トンネル接合素子ＭＭの磁化の方向が反対である場合では、センス信号の強度は所定の参照メモリセルの信号強度より小さくなる。こうして、センス信号の強度が所定の参照メモリセルの信号強度よりも大きいか小さいかによって、特定のメモリセルに書き込まれた情報が「０」であるか「１」であるかが判定されることになる。
【００６７】
書き込み（書き換え）動作については、ビット線ＢＬとライト線ＷＴとに所定の電流を流し、強磁性トンネル接合素子ＭＭを磁化（磁化反転）することによって行われる。まず、選択されたビット線ＢＬとライト線ＷＴとのそれぞれに所定の電流を流すことによってビット線ＢＬとライト線ＷＴとのまわりにはそれぞれ電流の流れの方向に対応した磁界（図１０の矢印５３ａおよび５４ａが示す方向の磁界）が生じる。選択されたビット線ＢＬとライト線ＷＴとが交差する領域に位置する強磁性トンネル接合素子ＭＭには、ビット線ＢＬを流れる電流によって生じた磁界とライト線ＷＴを流れる電流によって生じた磁界との合成磁界（図１０の矢印５５ａが示す方向の磁界）が作用することになる。
【００６８】
このとき、その合成磁界５５ａによって、強磁性トンネル接合素子ＭＭの記録層３が固着層１の磁化の方向と同じ方向に磁化される態様と、記録層３が固着層１の磁化の方向とは反対方向に磁化される態様とがある。こうして、記録層３と固着層１の磁化の方向が同じである場合と互いに反対方向の場合とが実現されて、この磁化の方向が「０」または「１」に対応する情報として記録されることになる。
【００６９】
次に、本実施の形態の磁気記憶装置として、図４〜図１１に示すＭＲＡＭの製造方法の一例について、図１２〜図１７を用いて説明する。
【００７０】
図１２を参照して、半導体基板１１の主表面における所定の領域に、たとえば熱酸化法により、シリコン酸化膜からなる素子分離絶縁膜１２が形成され、メモリセル領域ＭＲおよび論理回路領域ＲＲが形成される。メモリセル領域ＭＲおよび論理回路領域ＲＲに位置する半導体基板１１の表面にゲート絶縁膜ＧＩとゲート電極本体Ｇとがこの順に形成される。そのゲート電極本体Ｇなどをマスクとして半導体基板１１の表面に所定導電型の不純物を導入することにより、不純物領域からなる１対のソース領域Ｓ／ドレイン領域Ｄが形成される。以上により、メモリセル領域ＭＲではゲート電極Ｇ、ドレイン領域Ｄおよびソース領域Ｓを含む素子選択用トランジスタＴＲが形成され、周辺（論理）回路領域ＲＲでは論理回路を構成するトランジスタＴＲＡが形成される。
【００７１】
素子選択用トランジスタＴＲおよびトランジスタＴＲＡを上方から覆うように、たとえばＣＶＤ（Chemical Vapor Deposition）法により層間絶縁膜１３が形成される。層間絶縁膜１３に対して通常の写真製版およびエッチングを施すことにより、半導体基板１１の表面を露出するコンタクトホール１３ａ，１３ｂが形成される。
【００７２】
その後、スパッタリング法などにより、上記コンタクトホール１３ａ，１３ｂの内表面（内側の側面および下面）にバリアメタル（図１２の斜線部）が形成される。具体的には、上記内表面を含む層間絶縁膜１３上に、タンタルまたは窒化チタンの薄膜（図示せず）が形成された後、当該薄膜に対してＣＭＰ（Chemical Mechanical Polishing）処理を施すことにより、層間絶縁膜１３の上面上に位置する図示しない薄膜が除去される。上記の薄膜の除去により、コンタクトホール１３ａ、１３ｂ内の各々の内表面に上記薄膜が残存するため、当該バリアメタルが形成される。
【００７３】
バリアメタルが形成された後、コンタクトホール１３ａ、１３ｂを充填するように、たとえばＣＶＤ法により、層間絶縁膜１３上に例えばタングステン層（図示せず）が形成される。タングステン層に対してＣＭＰ処理を施すことにより、層間絶縁膜１３の上面上に位置する図示しないタングステン層の部分が除去される。
【００７４】
図１３を参照して、上記のタングステン層の除去により、コンタクトホール１３ａ、１３ｂ内の各々にタングステン層が残存するように充填されるため、接続部材１４が形成される。
【００７５】
図１４を参照して、たとえばＣＶＤ法により層間絶縁膜１３上にさらに層間絶縁膜１５が形成される。その層間絶縁膜１５に通常の写真製版およびエッチングを施すことにより、メモリセル領域ＭＲでは、ライト線および所定の配線層を形成するための開口部１５ａ、１５ｂが形成される。また、周辺回路領域ＲＲでは、所定の配線層を形成するための開口部１５ｃが層間絶縁膜１５に形成される。スパッタリング等で上記開口部１５ａ，１５ｂ，１５ｃの内表面にバリアメタルが形成された後、開口部１５ａ、１５ｂ、１５ｃを充填するように、たとえばメッキ法により層間絶縁膜１５上にたとえば銅の薄膜（図示せず）が形成される。当該銅の薄膜にＣＭＰ処理を施すことによって、層間絶縁膜１５の上面上に位置する銅の薄膜が除去されて、開口部１５ａ、１５ｂ、１５ｃ内に銅の薄膜が残存される。これにより、メモリセル領域ＭＲでは開口部１５ａ内に配線層１６、開口部１５ｂ内にライト線ＷＴが形成される。また周辺回路領域ＲＲでは開口部１５ｃ内に配線層１６が形成される。
【００７６】
図１５を参照して、層間絶縁膜１５上に例えばＣＶＤ法によりさらに層間絶縁膜１７が形成される。層間絶縁膜１７はたとえばシリコン窒化膜とシリコン酸化膜とがこの順に積層された構成を有することが好ましい。層間絶縁膜１７に通常の写真製版およびエッチングを施すことにより、配線層１６の表面を露出するコンタクトホール１７ａが形成される。上記と同様の手順により、コンタクトホール１７ａの内表面がバリアメタルで充填され、コンタクトホール１７ａ内に銅の薄膜が充填されることにより、接続部材１８が形成される。
【００７７】
次に、メモリセル領域ＭＲにおける層間絶縁膜１７の上に、導電層１９と強磁性トンネル接合素子ＭＭとが形成される。成膜、通常の写真製版、エッチングにより、たとえば銅やタンタルからなる薄膜としての導電層１９が形成された後、導電層１９上の一部の領域を覆うように固着層１と、トンネル絶縁層２と、記録層３との積層膜が形成される。固着層１となる膜として、例えば膜厚約２０ｎｍの白金マンガン合金膜（反強磁性層）と膜厚約３ｎｍのコバルト鉄合金膜（強磁性層）が順次形成される。次に、トンネル絶縁層２となる膜として、たとえば膜厚約１ｎｍのアルミニウム酸化膜が形成される。そして、記録層３としては、たとえば膜厚約３ｎｍのニッケル鉄合金膜が形成される（いずれも図示せず）。なお、白金マンガン膜、コバルト合金膜、アルミニウム酸化膜、ニッケル合金膜は、たとえばスパッタリング法によって形成される。以上の各薄膜の厚みはいずれも一例である。
【００７８】
固着層１、トンネル絶縁層２、記録層３の積層構造に通常の写真製版、エッチングを施すことにより、固着層１、トンネル絶縁層２および記録層３を備えた所定形状の強磁性トンネル接合素子ＭＭが形成される。一般的に、エッチング後のレジストパターン除去においてドライプロセス（アッシング）を用いる場合には酸素を主成分とするガスが使用される。固着層１、記録層３の構成材料に対して酸化性でないガス、たとえば水素、窒素、アンモニア、およびそれらの混合ガスを用い、固着層１、記録層３の酸化が抑制されることが好ましい。
【００７９】
本実施の形態においては、強磁性トンネル接合素子ＭＭの下方には２層のシリコン酸化膜の層間絶縁膜１３，１５が形成されている。しかしこの層間絶縁膜の層の数は任意であり、たとえば３層以上の層間絶縁膜が積層されていてもよい。
【００８０】
図１６を参照して、形成された強磁性トンネル接合素子ＭＭの上面および側面を覆うように保護膜２０が形成される。保護膜２０は、強磁性トンネル接合素子ＭＭが後工程や使用中にダメージを受けることを抑制するために形成される。保護膜２０を覆うように層間絶縁膜１７上にたとえばＣＶＤ法によりさらに層間絶縁膜２１が形成される。層間絶縁膜２１は層間絶縁膜１３，１５と同様の材質により同様に形成される。
【００８１】
メモリセル領域ＭＲにおいては、層間絶縁膜２１および保護膜２０に通常の写真製版およびエッチングを施すことにより、記録層３の表面を露出するコンタクトホール２１ａが形成される。また周辺回路領域ＲＲにおいては、層間絶縁膜２１および層間絶縁膜１７に通常の写真製版およびエッチングを施すことにより、配線層１６の表面に達するコンタクトホール２１ｂが形成される。コンタクトホール２１ａ，２１ｂに対して上記と同様にバリアメタルと銅の充填薄膜とが形成されることにより、接続部材２３が形成される。
【００８２】
層間絶縁膜２１を上方から覆うように、たとえばＣＶＤ法により層間絶縁膜２４が形成される。層間絶縁膜２１は層間絶縁膜１３，１５と同様の材質により同様に形成される。層間絶縁膜２４に通常の写真製版およびエッチングを施すことにより、メモリセル領域ＭＲでは層間絶縁膜２４にビット線を形成するための開口部が形成され、周辺回路領域ＲＲでは層間絶縁膜２４に開口部２４ａが形成される。ビット線を形成するための開口部および開口部２４ａに対して上記と同様にバリアメタルと銅の充填薄膜とが形成されることにより、ビット線ＢＬおよび配線層２５が形成される。
【００８３】
以上の説明においてはシリコン酸化膜からなる１層の層間絶縁膜に形成した開口部やコンタクトホールを銅などの薄膜で充填し、層間絶縁膜上の銅の薄膜をＣＭＰ処理により除去する、いわゆるシングルダマシン法が用いられている。しかしたとえば層間絶縁膜２１を形成した後、連続してその上に積層される層間絶縁膜２４を形成し、その後それぞれのコンタクトホールおよび開口部を形成し、コンタクトホールおよび開口部の両方を同時に金属薄膜で充填する、いわゆるデュアルダマシン法により、接続部材や配線層が形成されてもよい。
【００８４】
具体的には、層間絶縁膜２１および層間絶縁膜２４を連続して形成した後、層間絶縁膜２４に対して通常の写真製版およびエッチングを施すことにより、上記開口部２４ａなどが形成される。次に層間絶縁膜２１に対して通常の写真製版およびエッチングを施すことにより、上記コンタクトホール２１ａなどが形成される。なお、層間絶縁膜２１、２４にコンタクトホールを形成した後に、層間絶縁膜２４に開口部２４ａなどが形成されてもよい。
【００８５】
次に、層間絶縁膜２１および層間絶縁膜２４のコンタクトホールおよび開口部の両方に対して一時に、上記と同様にバリアメタルと銅の充填薄膜とが形成される。このようにすれば、ビット線ＢＬ、接続部材２３および配線層２５が一時に形成される。
【００８６】
なおメモリセル領域ＭＲにおいては、ビット線ＢＬと強磁性トンネル接合素子ＭＭとを電気的に接続する接続部材２３は配置されなくてもよい。たとえばビット線ＢＬと強磁性トンネル接合素子ＭＭとが互いに直接接触することにより、両者が電気的に接続されてもよい。論理回路領域ＲＲにおいては、コンタクトホール２１ｂ内に配線層１６に電気的に接続される接続部材２３が形成されるとともに、開口部２４ａ内には接続部材２３に電気的に接続される配線層２５が形成される。
【００８７】
図１７を参照して、ビット線ＢＬおよび配線層２５を覆うように、層間絶縁膜２４上に、層間絶縁膜２６が形成される。層間絶縁膜２６は層間絶縁膜１３，１５と同様の材質により同様に形成される。周辺回路領域ＲＲにおいては層間絶縁膜２６に通常の写真製版およびエッチングを施すことにより孔が形成される。上記孔に対して上記と同様にバリアメタルと銅の充填薄膜とが形成されることにより、接続部材２７が形成される。
【００８８】
層間絶縁膜２６上に層間絶縁膜２８が形成される。層間絶縁膜２８は層間絶縁膜１３，１５と同様の材質により同様に形成される。その層間絶縁膜２８に上記と同様に開口部が形成され、当該開口部に配線層２９が形成される。
【００８９】
図１７に示す工程に関して、上記においてはシングルダマシン法について説明したが、層間絶縁膜２６を形成した後、連続してその上に積層される層間絶縁膜２８を形成し、層間絶縁膜２６，２８の双方に孔や開口部を形成するデュアルダマシン法により接続部材２７と配線層２９が形成されてもよい。
【００９０】
以上により本実施の形態の磁気記憶装置ＭＤが形成される。
図１７および図１８を参照して、図１７においてはライト線ＷＴの側面および下面に、バリアメタルとともに、たとえばスパッタリング法により、被覆層ＨＲが形成されている。また図１７および図１８においてはビット線ＢＬの側面および上面に、バリアメタルとともに被覆層ＨＲが形成されている。このようにライト線ＷＴまたはビット線ＢＬの延在する方向に交差する断面におけるライト線ＷＴまたはビット線ＢＬの側面、上面または下面の少なくともいずれかは被覆層ＨＲに覆われていることがより好ましい。
【００９１】
被覆層ＨＲはライト線ＷＴまたはビット線ＢＬを構成する導電材料がたとえば銅である場合には、銅よりも高い透磁率を有する薄膜であることが好ましく、具体的にはたとえばＮｉＦｅ（鉄ニッケル）、ＮｉＦｅＭｏ、ＣｏＮｂＺｒ（コバルトニオブジルコニウム）、ＣｏＦｅＮｂ、ＣｏＦｅＳｉＢ、ＣｏＮｂＲｕ、ＣｏＮｂＺｒＭｏＣｒ、ＣｏＺｒＣｒＭｏなどの合金、もしくはアモルファス合金からなる群から選択される少なくとも１種を用いることが好ましい。
【００９２】
次に、本実施の形態の磁気記憶装置ＭＤの製造方法の変形例について説明する。
上述した磁気記憶装置ＭＤの製造方法においては、接続部材１４を構成する材料として、タングステンからなる薄膜を例に挙げているが、たとえばシリコンが適用されてもよいし、銅、チタンあるいはタンタルなどの金属が適用されてもよい。さらに、このような金属の合金やこのような金属の窒化物なども適用することができる。また配線層１６や接続部材２３など、接続部材１４よりも上方の導電層として、銅からなる薄膜を例に挙げて説明したが、たとえばシリコンが適用されてもよいし、チタンあるいはタンタルなどの金属が適用されてもよい。
【００９３】
上述した磁気記憶装置ＭＤの製造方法においては、接続部材１４や配線層１６などの形成方法としてＣＶＤ法、メッキ法およびＣＭＰ法を例に挙げているが、例えばスパッタリング法とメッキ法とを組み合わせてもよい。金属として銅を適用する場合には、いわゆるダマシン法を適用することができ、上記のデュアルダマシン法を用いれば、接続部材と配線層とを一時に形成することができる。
【００９４】
また、ライト線ＷＴの形成方法としてシングルダマシン法を例に挙げて説明したが、ライト線ＷＴを接続部材１４と一時に形成する場合には、デュアルダマシン法を適用してもよい。さらに、デュアルダマシン法により一時に形成されるライト線ＷＴと接続部材１４との配線材料としてシリコン、タングステン、アルミニウム、チタンなどの金属、そのような金属の合金あるいはそのような金属の化合物を適用してもよい。このようにすれば、ドライエッチングによりライト線ＷＴおよび接続部材１４を形成することができる。
【００９５】
たとえばシリコン酸化膜からなる層間絶縁膜１３，１５，２１，２４などの膜厚は適用デバイスによって異なるが、本実施の形態の磁気記憶装置ＭＤにおいては、当該膜厚はたとえば約４０ｎｍであることが好ましい。
【００９６】
上述した磁気記憶装置ＭＤの製造方法においては、強磁性トンネル接合素子ＭＭのトンネル絶縁層２を構成する材料としてアルミニウム酸化物を例に挙げているが、トンネル絶縁層２としては非磁性金属材料を用いることが好ましい。トンネル絶縁層２は、たとえばアルミニウム、マグネシウム、シリコン、タンタルなどの金属の酸化物、その金属の窒化物、シリケートなどに代表されるその金属の合金酸化物、あるいはその合金の窒化物からなる群から選択される少なくとも１種からなることが好ましい。
【００９７】
トンネル絶縁層２は、読み出し動作時に適度な抵抗値および抵抗変化率を得るために、膜厚約０．３〜５ｎｍ程度の比較的薄い膜として形成されることが好ましい。なお、トンネル絶縁層２としてアルミニウム酸化物の薄膜の代わりに非磁性金属材料の薄膜を用いる場合には、いわゆる巨大磁気抵抗効果を用いることができる。
【００９８】
上述した磁気記憶装置ＭＤの製造方法においては、強磁性トンネル接合素子ＭＭの固着層１を構成する材料として白金マンガン合金膜とコバルト鉄合金膜との積層構造を例に挙げ、記録層３を構成する材料としてニッケル鉄合金膜を例に挙げている。しかし固着層１および記録層３を構成する材料については、たとえばニッケル、鉄および／またはコバルトを主成分とする強磁性材料を用いることが好ましい。さらに、固着層１および記録層３を構成する強磁性材料の磁気特性向上と熱的安定化のため、当該強磁性材料にホウ素、窒素、シリコン、モリブデンなどの添加物が導入されてもよい。特に、記録層３に対しては、記録層３上に記録層３の磁気特性を改善する体心立方型、ルチル型、塩化ナトリウム型、閃亜鉛鉱型の結晶構造を有する結晶性材料薄膜を積層する、および／またはタンタル、ルテニウムなどの酸化防止膜を積層するなどして、磁気特性の向上・安定化を図ることも可能である。さらに、固着層１および記録層３を構成する材料として、ハーフメタルと呼ばれるＮｉＭｎＳｂ、Ｃｏ2Ｍｎ（Ｇｅ,Ｓｉ）、Ｃｏ2Ｆｅ（Ａｌ,Ｓｉ）、（Ｚｎ，Ｍｎ）Ｆｅ2Ｏ4などからなる群から選択される少なくとも１種を適用することも可能である。ハーフメタルでは一方のスピンバンドにエネルギギャップが存在するので、非常に大きな磁気効果を得ることができ、その結果、大きな信号出力を得ることができる。
【００９９】
固着層１では、反強磁性層と強磁性層との積層構造とすることで、磁化方向をより固定することができる。つまり、反強磁性層が強磁性層のスピンの向きを固定することで、強磁性層の磁化の方向が一定に保たれる。反強磁性層としては、鉄などの強磁性材料または貴金属の少なくとも１つと、マンガンとの化合物が好ましい。固着層１は、反強磁性層上に強磁性層が積層された２層構造であってもよいがこれに限らず、反強磁性層上に強磁性層、非磁性層、強磁性層の順に積層された４層構造、あるいは５層構造などであってもよい。積層数や積層される層の種類の順序などは上記の態様に限られない。記録層３についても、１層構造に限らず、たとえば磁気特性の異なる強磁性層が２層以上積層された構造であってもよい。あるいは記録層３は、たとえば強磁性層、非磁性層、強磁性層の順に積層された３層構造であってもよく、積層数や積層される層の種類の順序などは上記の態様に限られない。
【０１００】
上述した磁気記憶装置ＭＤの製造方法においては、固着層１、トンネル絶縁層２および記録層３をそれぞれスパッタリング法によって形成する場合を例に挙げている。しかし、固着層１、トンネル絶縁層２および記録層３のそれぞれは、スパッタリング法の代わりに、たとえばＭＢＥ（Molecular Beam Epitaxy）法、化学気相成長法あるいは蒸着法などにより形成してもよい。
【０１０１】
また、上述した磁気記憶装置ＭＤの製造方法においては、強磁性トンネル接合素子ＭＭの固着層１と接続部材１８との間に導電層１９がある場合について説明しているが、固着層１と接続部材１８とが直接接続されていてもよい。また、接続部材１８を挟まずに配線層１６とその導電層１９とを直接接続させた構造としてもよい。この場合、その導電層１９は、固着層１と平面視において重なるように固着層１の平面形状と同じ形状に形成されてもよい。導電層１９を構成する材料として、上記の銅またはタンタルのほかに、低抵抗の金属、たとえば白金、ルテニウム、アルミニウムなどを適用してもよい。また、導電層１９の膜厚は、導電層１９の上に形成される固着層１、トンネル絶縁層２および記録層３の平坦性が損なわれないように、たとえば３００ｎｍ以下にすることが好ましい。
【０１０２】
なお、固着層１を記録層３と平面視において同じ大きさに形成する場合には、導電層１９が接続部材１４と接続されるように導電層１９を固着層１よりも平面視において大きく形成する必要がある。これは一般的に固着層１などの強磁性トンネル接合素子ＭＭは、接続部材１４および配線層１６と平面視において重ならない位置に配置されるためである。この場合、導電層１９が固着層１よりも平面視において大きく形成されてもよい。
【０１０３】
このように層間絶縁膜１５と強磁性トンネル接合素子ＭＭとの間に所定の導電層１９を挟むことにより以下の効果を奏する。すなわち、強磁性トンネル接合素子ＭＭをエッチングによってパターニングする際に、導電層１９は、導電層１９の下側の銅の接続部材１８がエッチングされて腐食するのを抑制するバリアとして機能する。また、導電層１９を構成する材料として固着層１の抵抗値よりも低い抵抗値を有する材料を適用することで、読み出しの際の電流の経路の抵抗値を下げることができ、読み出し速度の向上を図ることもできる。
【０１０４】
上述した本実施の形態の磁気記憶装置ＭＤの製造方法においては、強磁性トンネル接合素子ＭＭが形成された後の工程において強磁性トンネル接合素子ＭＭがダメージを受けるのを抑制するために、強磁性トンネル接合素子ＭＭを覆うように保護膜２０が形成される。製造工程において強磁性トンネル接合素子ＭＭが被る可能性のあるダメージとしては、たとえば層間絶縁膜を形成する際の熱処理がある。層間絶縁膜としてシリコン酸化膜を形成する場合、３００〜４００℃程度の酸化雰囲気のもとでシリコン酸化膜が形成されることになる。
【０１０５】
このとき、酸化雰囲気のもとで磁性膜が酸化するおそれがあり、これによって、強磁性トンネル接合素子ＭＭの磁気特性が劣化してしまうことがある。そこで強磁性トンネル接合素子ＭＭを被覆する、シリコン窒化膜や酸化アルミニウム膜などからなる保護膜２０は、強磁性トンネル接合素子ＭＭの酸化を抑制するバリアとして機能する。よって保護膜２０は強磁性トンネル接合素子ＭＭを保護することができる。
【０１０６】
また上記のような強磁性トンネル接合素子ＭＭの酸化を抑制するために、強磁性トンネル接合素子ＭＭと同一の層に形成される層間絶縁膜２１が、シリコン窒化膜などの非酸化性雰囲気のもとで成膜可能な薄膜と、シリコン酸化膜などの酸化性絶縁膜との２層構造とされてもよい。この場合、２層構造の層間絶縁膜のうち、シリコン窒化膜が強磁性トンネル接合素子ＭＭの保護膜となる。
【０１０７】
さらに、保護膜２０を構成する材料としては、絶縁性金属窒化物、絶縁性金属炭化物および鉄よりも酸化物生成自由エネルギが低い金属の酸化処理によって形成した金属酸化物のうち少なくとも１つの材料を含むことが好ましい。このような材料を用いることにより、少なくとも、鉄を含む磁性材料薄膜を用いた磁気記憶装置の製造工程における酸化工程中に強磁性トンネル接合素子ＭＭが酸化するのを抑制することができる。その結果、製造が容易でかつ動作特性が安定した磁気記憶装置を得ることができる。
【０１０８】
次に図１９〜図２４を用いて、本実施の形態の作用効果について説明する。
第１に、書き込み動作の際に情報を書き込もうとする磁気記憶素子ＭＥと接続されたライト線ＷＴと同一のライト線ＷＴに接続される、上記磁気記憶素子ＭＥ以外の他の磁気記憶素子ＭＥについて考える。
【０１０９】
図１９を参照して、本実施の形態の第１の比較例である、上記他の磁気記憶素子ＭＥを構成する記録層３は、平面視において楕円形状を有している。図１９の記録層３は、上方端ＴＰ’、下方端ＢＰ’、左方端ＬＰ’および右方端ＲＰ’などの端点を含めて、平面視におけるすべての領域がライト線ＷＴおよびビット線ＢＬの両方と重なっている点において、本実施の形態に係る図１０の磁気記憶素子ＭＥと異なっている。図１９の比較例においては、上記以外の点においては図１０に示す本実施の形態の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【０１１０】
図２０を参照して、図１９に示す比較例１の記録層３と電気的に接続されたライト線ＷＴに流れる十分に大きいライト線電流ＩＷＴによる磁界が発生した場合を考える。この場合、上記磁気記憶素子ＭＥおよび他の磁気記憶素子ＭＥは、ライト線電流ＩＷＴにより半選択状態となっている。半選択状態においては、上記（他の）磁気記憶素子ＭＥには、磁化容易軸９１の方向に沿うライト線ＷＴに流れる電流により、（磁化容易軸９１とほぼ直交する）磁化困難軸９２の方向（図の左右方向）に磁界が印加される。
【０１１１】
ここでライト線電流ＩＷＴにより発生する磁界の分布について、図２１を用いて説明する。図２１のグラフの横軸は、たとえば図２０における左右方向の座標を示している。図２１のグラフの横軸の座標が０である点は、第１の直線６３（ライト中心線ＡＷ）が延在する箇所の、図２０における左右方向の座標を示している。図２１のグラフの縦軸は、各座標の領域に発生する、（ライト線電流ＩＷＴに起因する）磁化困難軸９２の方向の磁界の大きさを示している。図１０に示す本実施の形態の記録層３は、左方端ＬＰおよび右方端ＲＰがライト線ＷＴと平面視において重ならないのに対し、（図１０の記録層３と同一のライト線ＷＴに接続される）図１９の比較例の記録層３は、左方端ＬＰ’および右方端ＲＰ’がライト線ＷＴと平面視において重なる。このためこれらの第２の端点は、図２１の横軸上に示す配置となっており、ライト線と平面視において重なる領域の端部は、ＬＰの位置とＬＰ’との間、およびＲＰの位置とＲＰ’の位置との間に配置される。
【０１１２】
図２１においては、ライト線ＷＴの側面および下面に被覆層ＨＲ（図１７および図１８参照）が形成される場合と形成されない場合との当該磁界の大きさのデータが示されている。被覆層ＨＲ付のライト線のグラフと、被覆層ＨＲ無しのライト線のグラフとは、被覆層ＨＲの有無を除きすべて同一の条件（導電層の大きさや材質、ライト線電流ＩＷＴの大きさなど）で出力されている。
【０１１３】
図２１のグラフから、ライト線ＷＴの側面および下面が被覆層ＨＲに覆われることにより、ライト線電流ＩＷＴが発生する磁界が大きくなることがわかる。これは被覆層ＨＲを備えることによりライト線ＷＴから発生する磁束は、たとえば記録層３の近傍に、より高密度に集中する。このためライト線ＷＴに被覆層ＨＲが形成されれば、ライト線電流ＩＷＴの大きさを変更することなく、より高効率に記録層３の磁化の方向を制御することができる。ビット線ＢＬに形成される被覆層ＨＲについても、ライト線ＷＴに形成される被覆層ＨＲと同様の効果を奏する。すなわちライト線ＷＴ（ビット線ＢＬ）に被覆層ＨＲが形成されれば、書き込み動作時のライト線電流ＩＷＴを増大することなく、高効率に書き込み動作させることができる。
【０１１４】
次に、被覆層ＨＲ無しのライト線を用いた場合は、ライト中心線ＡＷが延在する領域において磁界が極大になり、ライト中心線ＡＷから図２０の左右いずれかの方向に離れるにつれて、当該磁界はほぼ単調に減少する。これに対して被覆層ＨＲ付のライト線を用いた場合は、たとえば図１９の比較例の記録層３と平面視において重なる、第２の直線６４およびビット中心線ＢＷ上の領域において（ＬＰ’とＲＰ’との間の領域において）、磁界の大きさはほぼ最大の状態が維持される。ただし被覆層ＨＲの有無にかかわらず、ライト線ＷＴの（図２０の左右方向の）端部である図２１の１対のライト線端部の内側（１対のライト線端部に挟まれた領域）では磁界が大きく、１対のライト線端部に挟まれた領域の外側では磁界が急激に小さくなることがわかる。
【０１１５】
再び図２０を参照して、図２０の比較例の記録層３は、その全体がライト線ＷＴと平面視において重なる。このため図２１から、図２０中に細い矢印で示す分布の、ライト線電流ＩＷＴにより発生する磁界が加われば、図２２中に太い矢印で示すように、記録層３に印加される磁界は、第１の直線６３（ライト中心線ＡＷ）からの距離にかかわらずほぼ一定の大きさ（中心線ＡＷにおける最大の大きさに近い大きさ）を有し、ほぼ均一に磁化困難軸９２の方向を向くことがわかる。この状態は、記録層３における磁化が、ほぼすべてライト線電流ＩＷＴによる方向へと飽和した状態である。記録層３の磁化がライト線電流ＩＷＴによる方向へと飽和した状態で、ライト線電流ＩＷＴが０になると、記録層３の磁化方向は磁化容易軸９１に沿う方向となる。ただし磁化容易軸９１に沿う方向のうち、図２０の上向きおよび下向きが１／２ずつの確率で出現し、磁化の方向（上向きまたは下向き）を制御することはできない。すなわち記録層３の磁化が磁化困難軸９２の方向に飽和されることにより、記録層３の磁化の方向が制御できなくなり、記録層３の上方の保持ができなくなる。したがってライト線電流ＩＷＴにより記録層３の磁界が磁化困難軸９２の方向に飽和する半選択状態となれば、記録層３における誤ったデータの反転が発生する可能性がある。
【０１１６】
一方、図２２を参照して、本実施の形態の記録層３は、ライト線電流ＩＷＴにより半選択状態になれば、また図２２中に細い矢印で示す分布の、ライト線電流ＩＷＴにより発生する磁界は、上記のように、第１の直線６３（ライト中心線ＡＷ）から離れるにつれて（特に平面視におけるライト線ＷＴと重ならない領域において）小さくなる。その結果、図２２中に太い矢印で示す、記録層３に印加される磁界は、第１の直線６３（ライト中心線ＡＷ）の近傍においては比較例と同様に飽和する方向にほぼ均一に分布する。しかし図２２中に太い矢印で示す、記録層３に印加される磁界は、第１の直線６３（ライト中心線ＡＷ）から離れるにつれて、磁化困難軸９２の方向に対して傾いた方向を向くなど不均一な分布となる。これは第１の直線６３から離れた、ライト線ＷＴと平面視において重ならない領域（端部領域ＰＲ）における磁化の方向は、小さくなったライト線電流ＩＷＴによる磁界の影響を受けず、ライト線電流ＩＷＴが流れる前とほぼ同様の磁化の方向を維持するためである。具体的には、図２１を参照して、たとえば被覆層ＨＲ付のライト線を用いた場合、記録層３の左方端ＬＰおよび右方端ＲＰにおけるライト線電流ＩＷＴの磁界の大きさは、中心線ＡＷにおけるライト線電流ＩＷＴの磁界の大きさの約１／２となる。
【０１１７】
つまり本実施の形態においては、ライト線電流ＩＷＴにより記録層３に印加される磁界は、特に第１の直線６３（ライト中心線ＡＷ）から離れた領域において飽和しなくなる。この場合には、ライト線電流ＩＷＴを０にしても、磁気記憶素子ＭＥが元来有していた情報は維持される。すなわち本実施の形態の記録層３を用いた磁気記憶素子ＭＥは、ライト線ＷＴによって半選択状態になったとしても、誤ってデータが反転されることが抑制される。
【０１１８】
再度図２１を参照して、端点ＬＰおよびＲＰにおける磁化困難軸方向の磁界の大きさの、ライト中心線ＡＷ上における磁化困難軸方向の磁界に対する割合は、被覆層ＨＲ付のライト線の方が、被覆層ＨＲ無しのライト線よりも小さい。これは被覆層ＨＲを備えることにより、記録層３への磁束の集中効果が高まるためである。よって被覆層ＨＲを備えることにより、本実施の形態において記録層３の誤反転を抑制する効果がより高められる。
【０１１９】
ここでは図示しないが、ビット線電流ＩＢＬにより発生する磁界についても、図２１のグラフと同様の分布が得られる。つまり第２の直線６４（ビット中心線ＢＷ）近傍において、ビット線電流ＩＢＬに発生する磁界が最大となり、第２の直線６４（ビット中心線ＢＷ）から上方端ＴＰ（ＴＰ’）や下方端ＢＰ（ＢＰ’）の方向へ離れるにつれて（特にビット線ＢＬと重ならない領域において）、図２１と同様のグラフを描くように磁界は小さくなる。このため図２３を参照して、ビット線電流ＩＢＬにより発生する磁界は、図２３中に細い矢印で示すように、第２の直線６４（ライト中心線ＡＷ）から離れるにつれて（特に平面視におけるビット線ＢＬと重ならない領域において）小さくなる。このため磁気記憶素子ＭＥがビット線電流ＩＢＬにより半選択状態になったとしても、上方端ＴＰや下方端ＢＰを含む端部領域ＰＲの磁化方向は飽和しない。したがって端部領域ＰＲの磁化が磁化反転を抑制するように（磁化容易軸９１の方向に対して傾くなど不均一に）分布するため、ビット線電流ＩＢＬによる一方向の磁界のみでの磁化反転が抑制される。すなわち本実施の形態においては、上記のライト線電流ＩＷＴによる半選択状態の場合と同様に、ビット線電流ＩＢＬにより半選択状態になったとしても、記録層３の元来のデータは維持される。
【０１２０】
またビット線ＢＬについても、被覆層ＨＲで覆われることにより、ライト線ＷＴと同様に、書き込み動作に必要なビット線電流ＩＢＬの増大を抑制することができる。
【０１２１】
なおビット線電流ＩＢＬにより発生する磁界の大きさは、第２の直線６４（ビット中心線ＢＷ）から離れるほど小さくなる。したがって記録層３の上方端ＴＰや下方端ＢＰがビット中心線ＢＷから離れるほど、ビット線電流ＩＢＬの半選択状態に起因する記録層３の誤反転を抑制する効果が大きくなる。すなわち上方端ＴＰと下方端ＢＰとを結ぶ第１の線分の長さＬが最大になるように上方端ＴＰおよび下方端ＢＰを選択することが好ましい。
【０１２２】
第２に、磁気記憶素子ＭＥが書き込み動作において選択された場合を考える。上記のように、ライト線電流ＩＷＴにより発生する磁界は、平面視において、第１の直線６３（ライト中心線ＡＷ）の近傍にて最大となり、ビット線電流ＩＢＬにより発生する磁界は、平面視において、第２の直線６４（ビット中心線ＢＷ）の近傍にて最大となる。そして平面視においてライト線ＷＴやビット線ＢＬと重ならない領域においては急激に小さくなる。
【０１２３】
図２４を参照して、本実施の形態の第２の比較例においては、図１９の第１の比較例と大筋で同様の構成を有している。ただし図２４の記録層３は、上方端ＴＰ’、下方端ＢＰ’、左方端ＬＰ’および右方端ＲＰ’およびその近傍が、ライト線ＷＴまたはビット線ＢＬのいずれか一方のみと平面視において重なっている。また図２４の記録層３はその一部（平面視における斜め四方）に、ライト線ＷＴとビット線ＢＬとのいずれとも平面視において重ならない領域を有している。
【０１２４】
図２４の記録層３は、記録層３において、ビット線ＢＬとライト線ＷＴのいずれとも平面視において重ならない領域においては、いずれの配線からの磁界も小さくなる。このため当該領域においては、ライト線電流ＩＷＴおよびビット線電流ＩＢＬにより印加される磁界が小さくなり、図１０に示される本実施の形態の記録層３と比較し、書き込み動作に必要とされるビット線電流ＩＢＬとライト線電流ＩＷＴが増大する。
【０１２５】
一方、本実施の形態の磁気記憶素子ＭＥの記録層３は、平面視においてすべての領域がライト線ＷＴとビット線ＢＬとの少なくとも一方と重なるように配置される。この構成は、平面視における記録層３の外縁に凹部Ｒ１を形成することにより実現される。このため、ビット線電流ＩＢＬとライト線電流ＩＷＴとを大きくすることなく、選択状態にある記録層３に情報を書き込むことができる。このため磁気記憶装置ＭＤの故障および消費電力の増大を抑制することができる。
【０１２６】
以上をまとめると、本実施の形態の記録層３によれば、平面視において（上方端ＴＰや左方端ＬＰなどを含む）一部の領域がライト線ＷＴとビット線ＢＬとのいずれか一方のみと重なることにより、半選択状態時における誤反転を抑制することができ、平面視においてすべての領域がライト線ＷＴとビット線ＢＬとの少なくともいずれか一方と重なることにより、選択状態時における消費電力（書き込み電流）を増大することなく確実に書き込み動作を行なうことができる。
【０１２７】
本実施の形態の磁気記憶素子ＭＥは、特にＭＲＡＭ（磁気記憶装置ＭＤ）のマトリクス内で記録層３の特性にばらつきがある場合において、特定の記録層３に情報を書き込む際に通常よりもビット線電流ＩＢＬとライト線電流ＩＷＴを増大することを不要とし、安定した書き込み動作を可能とする。また本実施の形態の磁気記憶素子ＭＥは、半選択状態になった記録層３の磁化が一方向に飽和することに起因する、磁化の誤反転を抑制することができる。このため、実用的観点からは、マトリクス状に並んだ磁気記憶素子ＭＥの記録層３のばらつきに起因したデータの反転を抑制できる構成であることがより好ましい。
【０１２８】
なお本実施の形態の記録層３は、平面視において４つの凸部Ｐ１と凹部Ｒ１とを有している。凸部Ｐ１が形成されることにより、記録層３が平面視における（上方端ＴＰや左方端ＬＰなどを含む）一部の領域においてライト線ＷＴとビット線ＢＬとのいずれか一方のみと重なる構成が容易に形成可能となる。凹部Ｒ１が形成されることにより、記録層３が平面視におけるすべての領域においてライト線ＷＴとビット線ＢＬとの少なくともいずれか一方と重なる構成が容易に形成可能となる。
【０１２９】
本実施の形態の磁気記憶素子ＭＥは、記録層３の左方端ＬＰおよび右方端ＲＰ（１対の第２の端点）はビット中心線ＢＷ上（第２導電層の中心線上）に配置される。つまり本実施の形態においては記録層３の第１の線分を垂直に二等分する第２の線分と記録層３の外縁との交点である左方端ＬＰおよび右方端ＲＰが、ビット中心線ＢＷと重なるように配置されることにより、ビット中心線ＢＷに関して記録層３が対称となるように配置される。
【０１３０】
ビット線電流ＩＢＬは、たとえば図１０の左側から右側へ流れる場合と、図１０の右側から左側へ流れる場合とがあり、ビット線電流ＩＢＬの流れる方向に応じて、選択された記録層３が（ビット線ＢＬに交差する）磁化容易軸９１に沿って磁化される方向（図１０の上向きまたは下向き）が決まる。本実施の形態のように記録層３がビット中心線ＢＷに関して対称となるように配置されることにより、ビット線電流ＩＢＬの流れる方向にかかわらず、ビット線電流ＩＢＬにより記録層３に印加される磁界の大きさや分布が（その方向が１８０°反対となることを除いて）同様となる。したがって記録層３のデータを２進数のいずれに書き換える場合も、ビット線電流ＩＢＬの絶対値を同じにすることができる。その結果、磁気記憶素子ＭＥの書き込み動作をより安定させることができる。
【０１３１】
本実施の形態においては記録層３の平面視における外縁は、滑らかな曲線により構成されている。このようにすれば、微細化された際においても記録層３を容易に形成することができる。また、磁化の回転が円滑になるため記録層３における磁化分布の制御が容易になる。
【０１３２】
次に図２５を用いて、本実施の形態の第２例に係る磁気記憶素子について説明する。
図２５を参照して、本実施の形態の第２例においては、図１０に示す本実施の形態の第１例と大筋で同様の構成を備えている。ただし図２５の記録層３は、たとえば図２４の比較例と同様の楕円形状を有している。すなわち記録層３の外縁を構成する曲線は、変曲点を有する凸部Ｐ１および凹部Ｒ１（図９参照）を有しない。
【０１３３】
図２５の本実施の形態の第２例においては、上記以外の点においては図１０に示す本実施の形態の第１例の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【０１３４】
図２５の記録層３も、図１０の記録層３と同様に、平面視においてすべての領域がライト線ＷＴとビット線ＢＬとの少なくとも一方と重なっており、上方端ＴＰや左方端ＬＰなどを含む端部領域ＰＲは平面視においてライト線ＷＴとビット線ＢＬとのいずれか一方のみと重なっている。このような構成を有することにより、図２５の磁気記憶素子ＭＥについても、図１０に示す本実施の形態の第１例に係る磁気記憶素子ＭＥと同様の効果を奏する。
【０１３５】
次に図２６を用いて、本実施の形態の第３例に係る磁気記憶素子について説明する。
図２６を参照して、本実施の形態の第３例においては、図１０に示す本実施の形態の第１例と大筋で同様の構成を備えている。ただし図２６の記録層３は、図１０の記録層３が、記録層３が磁化困難軸９２に沿う方向（図の左側）に平行移動された位置に配置されている。すなわち図１０においては第１の直線６３（第１の線分）とライト中心線ＡＷとが重なっているのに対し、図２６においては第１の直線６３（第１の線分）とライト中心線ＡＷとが重なっていない。したがって図２６においては記録層３は、ライト中心線ＡＷに関して対称となる位置に配置されていない。
【０１３６】
図２６の本実施の形態の第３例においては、上記以外の点においては図１０に示す本実施の形態の第１例の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。すなわち図２６の記録層３も、図１０の記録層３と同様に、平面視においてすべての領域がライト線ＷＴとビット線ＢＬとの少なくとも一方と重なっており、上方端ＴＰや左方端ＬＰなどを含む端部領域ＰＲは平面視においてライト線ＷＴとビット線ＢＬとのいずれか一方のみと重なっている。また図２６の記録層３は図１０の記録層３と同様の平面形状を有しており、第１の直線６３に関して対称である。このような構成を有することにより、図２６の磁気記憶素子ＭＥについても、図１０に示す本実施の形態の第１例に係る磁気記憶素子ＭＥと同様の効果を奏する。
【０１３７】
（実施の形態２）
本実施の形態は、実施の形態１と比較して、記録層３の平面視における形状において異なっている。以下、本実施の形態における磁気記憶素子ＭＥについて、図２７〜図３４を用いて説明する。
【０１３８】
図２７を参照して、本実施の形態（の第１例）に係る磁気記憶素子ＭＥにおいては、記録層３が平面視において、第１の直線６３に関して非対称であり、第２の直線６４に関して対称な形状を有している。その結果、記録層３がライト中心線ＡＷに関して非対称であり、ビット中心線ＢＷに関して対称であるように配置されている。
【０１３９】
具体的には、図２７の記録層３は、上方端ＴＰ、下方端ＢＰおよび左方端ＬＰを含むように３つの凸部Ｐ１を有している。当該記録層３は、平面視における左方に、実施の形態１の記録層３と同様に２つの凹部Ｒ１を有している。すなわち図２７の記録層３は、右方端ＲＰを含む領域には凸部Ｐ１や端部領域ＰＲが形成されておらず、右方端ＲＰの近傍において記録層３の外縁はライト中心線ＡＷに沿うように直線状に延在している。このように本実施の形態（の第１例）においては、少なくとも３つの凸部Ｐ１と２つの凹部Ｒ１とを有しており、上方端ＴＰ、下方端ＢＰなどの少なくとも３つは凸部Ｐ１に含まれる。
【０１４０】
図２７の記録層３は、平面視におけるすべての領域がライト線ＷＴとビット線ＢＬとの
少なくとも一方に重なるように配置される。当該記録層３は、左方端ＬＰを含む端部領域ＰＲや凸部Ｐ１についてはビット線ＢＬのみと平面視において重なり、ライト線ＷＴとは平面視において重ならない。しかし右方端ＲＰはビット線ＢＬとライト線ＷＴとの両方と平面視において重なっている。
【０１４１】
図２７の記録層３は、実施の形態１と同様に、第２の線分が、中心点ＣＰを通り、第１の線分（上方端ＴＰと下方端ＢＰとを結ぶ線分）を垂直に二等分する。しかし図２７の記録層３は、第１の線分が第２の線分を二等分しない。すなわち左方端ＬＰと中心点ＣＰとの距離は、右方端ＲＰと中心点ＣＰとの距離よりも長い。
【０１４２】
図２７の本実施の形態の第１例においては、上記以外の点においては図１０に示す本実施の形態の第１例の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【０１４３】
次に本実施の形態の作用効果について説明する。本実施の形態においては実施の形態１の作用効果に加えて、以下の作用効果を有する。
【０１４４】
本実施の形態においても、実施の形態１と同様に、記録層３がビット中心線ＢＷに関して対称な形状を有し、かつビット中心線ＢＷに対して対称となるように配置されることが好ましい。このようにすれば、実施の形態１と同様に、記録層３のデータを２進数のいずれに書き換えるかを決定する、ビット線電流ＩＢＬの流れる方向にかかわらず、当該ビット線電流ＩＢＬの絶対値を同じにすることができる。その結果、磁気記憶素子ＭＥの磁化の方向を書き込む動作をより安定させることができる。
【０１４５】
一方、ライト線電流ＩＷＴによる磁界は、ビット線電流ＩＢＬによる磁界のように、直接記録層３の磁化の方向をデータとして書き込むものではない。ライト線電流ＩＷＴは、ビット線電流ＩＢＬと同時に流すことにより、情報を書き込む磁気記憶素子ＭＥを選択する役割を有するものである。ライト線電流ＩＷＴはまた、ビット線電流ＩＢＬと合わせて選択された磁気記憶素子ＭＥの記録層３がより容易に磁化の方向を反転することができるようにするために、記録層３に磁化困難軸９２に沿う方向の磁界を印加するものである。
【０１４６】
したがってライト線電流ＩＷＴは流れの有無のみ制御できればよく、その流れは１方向であればよい。このため記録層３がライト中心線ＡＷに対して非対称であっても、書き込み動作上、特に問題はない。
【０１４７】
また記録層３がライト中心線ＡＷに関して非対称であれば、記録層３がライト中心線ＡＷに関して対称である場合に比べて、記録容易軸９１に沿う方向の磁界の印加のみを用いて記録層３の磁化を反転することが困難となる。すなわち磁化容易軸９１に沿う方向の磁界に加えて磁化困難軸９２に沿う方向の磁界が印加されることのみにより、記録層３の磁化の方向を反転させることが可能となる。したがって本実施の形態によれば、たとえばビット線電流ＩＢＬの磁界のみが印加されることにより記録層３が半選択状態になった場合における、磁化の方向の誤反転を抑制する効果が高まる。
【０１４８】
本実施の形態においては、少なくとも３つの（第１および第２の端点を含む）凸部と２つの凹部を有する形状により、上記の効果を大きく得ることが可能である。
【０１４９】
図２８を参照して、本実施の形態の第２例に係る磁気記憶素子ＭＥは、図２７に示す本実施の形態の第１例に係る磁気記憶素子ＭＥと大筋で同様の構成を有している。ただし図２８においては、右方端ＲＰを含む記録層３の外縁が、図２７の記録層３の当該箇所よりも図の左方に萎縮した形状を有している。すなわち右方端ＲＰを含む曲線が凹形状を有しており、合計３つの凹部Ｒ１を有する構成となっている。
【０１５０】
図２８の本実施の形態の第２例においては、上記以外の点においては図２７に示す本実施の形態の第１例の構成と同様である。すなわち図２８の記録層３は、第２の直線６４に関して対称であり、第１の直線６３に関して非対称である。その結果、図２８の記録層３は、ビット中心線ＢＷに関して対称であり、ライト中心線ＡＷに関して非対称である。第１の直線６３（第１の線分）に関して非対称である当該記録層３は、左方端ＬＰと中心点ＣＰとの距離は、右方端ＲＰと中心点ＣＰとの距離よりも長い。
【０１５１】
図２９を参照して、本実施の形態の第３例に係る磁気記憶素子ＭＥは、図１０に示す実施の形態１の第１例に係る磁気記憶素子ＭＥと大筋で同様の構成を有している。ただし図２９においては、右方端ＲＰを含む記録層３の外縁（凸部Ｐ１を含む領域）が、図１０の記録層３の当該箇所よりも図の左方に萎縮した形状を有している。したがって左方端ＬＰと中心点ＣＰとの距離は、右方端ＲＰと中心点ＣＰとの距離よりも長くなっており、記録層３は第１の直線６３（第１の線分）およびライト中心線ＡＷに関して非対称となっている。図２９の本実施の形態の第３例においては、上記以外の点においては図２７に示す本実施の形態の第１例の構成と同様である。
【０１５２】
見方を変えれば本実施の形態は、図２７〜図２９に示す第１例〜第３例のいずれも、図１０に示す実施の形態１の第１例の記録層３に対して、右方端ＲＰを含む領域において左方に萎縮した形状を有しており、図２９、図２７、図２８の順に漸次、当該萎縮の程度が大きくなっている。
【０１５３】
図２７〜図２９のうち最も記録層３の上記萎縮の程度が大きい、図２８の記録層３と、記録層３が形成される導電層１９と、導電層１９が形成される接続部材１８とを平面視すれば、概ね図３０に示す態様となる。ただしここでは固着層１、トンネル絶縁層２および記録層３はいずれも平面視において同一形状であり同一の大きさを有するものとする。
【０１５４】
次に、図３０および図３１を用いて、本実施の形態の第１例〜第３例に共通の、他の作用効果について説明する。
【０１５５】
図３０のように記録層３が、接続部材１８と対向する方向（たとえば右方端ＲＰの存在する方向）に関して、図１０の記録層３に対して萎縮する形状を有することにより、当該記録層３の平面視における占有面積が小さくなる。このため磁気記憶素子ＭＥをより高集積化することができる。
【０１５６】
図３１を参照して、一般に接続部材１８の最上面は、層間絶縁膜１７の最上面に対して上方に突出し、かつ（図示されないが）接続部材１８の最上面はディッシングされた凹形状の面となる。このとき接続部材１８および層間絶縁膜１７の最上面を覆うように形成される導電層１９の表面に段差が発生する。導電層１９の表面に段差が発生すれば、導電層１９の上に形成される強磁性トンネル接合素子ＭＭの動作特性や、記録層３の書き込み動作に影響を及ぼす可能性がある。
【０１５７】
そこで図３０に示すように、接続部材１８と対向する方向に関して、記録層３が萎縮した平面形状を有することにより、記録層３が導電層１９の表面の段差の影響を受けることを回避することができる。すなわち、段差の影響を受けずに強磁性トンネル接合素子ＭＭを集積化することができる。
【０１５８】
また、記録層３は、平面形状がライト中心線ＡＷに対して非対称である。このため、記録層３の平面形状による磁気異方性の影響により、ライト線電流ＩＷＴにより記録層３に印加される磁界の分布は、たとえば図２０に示す態様とは異なり、磁化容易軸９１に対して非対称となる。そのため、ライト線電流ＩＷＴにより記録層３に印加される磁界に対し、記録層３の一方端、特に左方端ＬＰ側においては、ライト線電流ＩＷＴにより記録層３に印加される磁界の飽和が抑制される。これは左方端ＬＰと中心点ＣＰとの距離が、右方端ＲＰと中心点ＣＰとの距離よりも長いためである。
【０１５９】
したがって、記録層３の平面視における形状とライト線電流ＩＷＴにより印加される磁界の分布とが、ともにライト中心線ＡＷに対して非対称であるため、ライト線電流ＩＷＴにより半選択状態となった記録層３の誤反転をより確実に抑制することができる。
【０１６０】
さらに他の変形例として、本実施の形態に係る磁気記憶素子ＭＥの記録層３は、たとえば図３２を参照して、変曲点を有しない凸部Ｐ２と、少なくとも１つの変曲点を有する凸部Ｐ１と、凹部Ｒ１とが組み合わされた外縁を有する弓形の形状を有していてもよい。またたとえば図３３および図３４を参照して、右方端ＲＰの方向に１つの凸部Ｐ２を有し、他の端点（上方端ＴＰ、下方端ＢＰおよび左方端ＬＰ）はライト線ＷＴまたはビット線ＢＬの延在する方向に（直線状に）延在する外縁上に存在する記録層３を有していてもよい。これらの磁気記憶素子ＭＥを用いた場合においても、上記の実施の形態１または実施の形態２と同様の効果を奏する。
【０１６１】
図３２〜図３４においても、他の実施例と同様に、記録層３の磁化容易軸９１およびライト線ＷＴが図の上下方向に延在し、記録層３の磁化困難軸９２およびビット線ＢＬが図の左右方向に延在するように図示されている。しかし実際には、図３２〜図３４の記録層３のように非対称かつ非均一な形状を有する場合、記録層３の磁化容易軸９１および磁化困難軸９２の方向が、上記方向に対して傾く可能性がある。この場合は、たとえばライト線ＷＴを当該記録層３の（図３２〜図３４に示す方向に対して傾いた）延在する方向に沿うように配置し、ビット線ＢＬをライト線ＷＴに交差（ほぼ直交）するように配置してもよい。
【０１６２】
また、記録層３の形状などにより、磁化容易軸９１と磁化困難軸９２とが互いにほぼ直交しない（たとえば互いに鋭角を有する）ように交差する場合には、磁化容易軸９１および磁化困難軸９２の方向に応じて、たとえばライト線ＷＴとビット線ＢＬとが互いに直交しないように交差するよう、ライト線ＷＴとビット線ＢＬとの配置が調整されてもよい。
【０１６３】
基本的に、ライト線ＷＴは磁化容易軸９１の延在する方向に交差する方向（言い換えれば磁化困難軸９２の延在する方向に沿う方向）に磁界を発生することが好ましく、ビット線ＢＬは磁化困難軸９２の延在する方向に交差する方向（言い換えれば磁化容易軸９１の延在する方向に沿う方向）に延在する磁界を発生することが好ましい。このためたとえば、磁化困難軸９２が磁化容易軸９１に対して互いに鋭角を有するように交差する場合には、ビット線ＢＬはライト線ＷＴに対して互いに鋭角を有するように交差することが好ましい場合がある。さらに、ライト線ＷＴおよびビット線ＢＬは、磁気記憶素子ＭＥの配置や形状、構成等に応じて領域ごとに適宜湾曲してもよい。
【０１６４】
以上に示す本発明の実施の形態においては、磁気記憶素子ＭＥおよび磁気記憶装置ＭＤでは、１つのメモリセルに１つの磁気記憶素子ＭＥを設けたメモリセルを例に挙げて説明した。しかし本発明の実施の形態においては、１つのメモリセルに２つ以上の磁気記憶素子ＭＥを設けてもよく、また、それらのメモリセルが互いに積層されていてもよい。
【産業上の利用可能性】
【０１６５】
本発明は、磁化の方向が変化する記録層を有する磁気記憶素子および磁気記憶素子を有する磁気記憶装置に、特に有利に適用され得る。
【符号の説明】
【０１６６】
１ 固着層、２ トンネル絶縁層、３ 記録層、１１ 半導体基板、１２ 素子分離絶縁膜、１３，１５，１７，２１，２４，２６，２８ 層間絶縁膜、１３ａ，１３ｂ，１７ａ，２１ａ，２１ｂ コンタクトホール、１４，１８，２３，２７ 接続部材、１５ａ，１５ｂ，１５ｃ，２４ａ 開口部、１６，２５，２９ 配線層、１９ 導電層、２０ 保護膜、５３ａ，５４ａ，５５ａ 磁界、６３ 第１の直線、６４ 第２の直線、９１ 磁化容易軸、９２ 磁化困難軸、ＡＷ ライト中心線、ＢＬ ビット線、ＢＰ 下方端、ＢＲＬ バリアメタル、ＢＷ ビット中心線、ＣＨＰ 半導体チップ、ＣＰ 中心点、Ｄ ドレイン領域、Ｇ ゲート電極本体、ＧＩ ゲート絶縁膜、ＨＲ 被覆層、ＩＢＬ ビット線電流、ＩＷＴ ライト線電流、ＬＰ 左方端、ＭＣ メモリセル、ＭＤ 磁気記憶装置、ＭＥ 磁気記憶素子、ＭＭ 強磁性トンネル接合素子、ＭＲ メモリセル領域、Ｐ１，Ｐ２ 凸部、ＰＤ パッド、ＰＬ パワーライン、ＰＲ 端部領域、Ｒ１ 凹部、ＲＰ 右方端、ＲＲ 論理回路領域、Ｓ ソース領域、ＳＩ 側壁絶縁膜、ＳＬ ソース線、ＴＰ 上方端、ＴＲ 素子選択用トランジスタ、ＴＲＡ トランジスタ、ＷＤ ワード線、ＷＴ ライト線。
【技術分野】
【０００１】
本発明は、磁気記憶素子および磁気記憶装置に関し、特に、トンネル磁気抵抗効果を有する磁気記憶素子およびこれを用いた磁気記憶装置に関するものである。
【背景技術】
【０００２】
磁気抵抗（ＭＲ：magnetoresistive）効果は、磁性体に磁界を加えることにより電気抵抗が変化する現象であり、磁界センサや磁気ヘッドなどに利用されている。近年、非常に大きな磁気抵抗効果を示す巨大磁気抵抗（ＧＭＲ：giant magnetoresistance）効果材料として、Ｆｅ／Ｃｒ、Ｃｏ／Ｃｕなどの人工格子膜などがたとえば以下の非特許文献１、非特許文献２に紹介されている。
【０００３】
また、強磁性層間の交換結合作用がなくなる程度に厚い非磁性金属層を持つ強磁性層／非磁性層／強磁性層／反強磁性層からなる積層構造を用いた磁気抵抗効果素子が提案されている。この素子では、強磁性層と反強磁性層とが交換結合されて、その強磁性層の磁気モーメントが固定され、他方の強磁性層のスピンのみが外部磁界で容易に反転できるようにされている。これが、いわゆるスピンバルブ構造として知られている素子である。この素子では、２つの強磁性層間の交換結合が弱いために小さな磁界でスピンが反転できる。このため、スピンバルブ構造は上記交換結合膜に比べて、磁界に対して高感度の磁気記憶素子を提供することができる。反強磁性体としては、ＦｅＭｎ、ＩｒＭｎ、ＰｔＭｎなどが用いられている。このスピンバルブ構造は、用いる際に膜面内方向に電流を流すが、上記のような特徴のために、高密度磁気記録用再生ヘッドに用いられている。
【０００４】
一方、膜面に対して垂直方向に電流を流す垂直磁気抵抗効果を利用すると、更に大きな磁気抵抗効果が得られることが、たとえば以下の非特許文献３に開示されている。
【０００５】
さらには、強磁性トンネル接合によるトンネル磁気抵抗（ＴＭＲ：tunneling magneto-resistive）効果も、たとえば以下の非特許文献４に開示されている。トンネル磁気抵抗は、強磁性層／絶縁層／強磁性層からなる３層膜において、２つの強磁性層のスピンの向きを互いに同じ方向または反対方向に変化させ、このスピンの向きに依存して膜面垂直方向のトンネル電流の大きさが異なることを利用したものである。
【０００６】
近年では、ＧＭＲおよびＴＭＲ素子を、不揮発性磁気記憶半導体装置（ＭＲＡＭ：magnetic random access memory）に利用する研究が、たとえば以下の非特許文献５〜非特許文献７に開示されている。
【０００７】
この場合、保磁力の異なる２つの強磁性層で非磁性金属層を挟んだ擬スピンバルブ素子や強磁性トンネル効果素子が検討されている。ＭＲＡＭへ利用する場合には、これらの素子をマトリックス状に配置し、別に設けた配線に電流を流して磁界を印加し、各素子を構成する２つの磁性層を制御する。ここで２つの磁性層を互いに同じ方向に制御することにより"１"が、２つの磁性層を互いに反対方向に制御することにより"０"が記録される。読み出しはＧＭＲ効果やＴＭＲ効果を利用して行なわれる。
【０００８】
ＭＲＡＭにおいては、ＧＭＲ効果と比べてＴＭＲ効果を利用した方が低消費電力であるため、主としてＴＭＲ素子を用いることが検討されている。ＴＭＲ素子を利用したＭＲＡＭは、室温で抵抗変化率が２０％以上と大きく、かつトンネル接合における抵抗が大きいので、より大きな出力電圧が得られること、また読み出し時にスピン反転をする必要がなく、それだけ小さい電流で読み出しが可能であることなどの特徴がある。ゆえにＴＭＲ素子を利用したＭＲＡＭは、高速書き込み・読み出し可能な低消費電力型の不揮発性半導体記憶装置として期待されている。
【０００９】
ＭＲＡＭの書き込み動作においては、ＴＭＲ素子における強磁性層の磁気特性を制御することが望まれる。具体的には、非磁性層を挟む２つの強磁性層の相対的な磁化の方向を、同じ方向、または反対方向に制御する技術、および所望の磁気記憶素子における一方の磁性層を確実且つ効率的に磁化反転する技術が望まれる。交差する２つの配線を用いて非磁性層を挟む２つの強磁性層の相対的な磁化の方向を、膜面内において均一に同じ方向または反対方向に制御する技術は、たとえば以下の特許文献１、特許文献３、特許文献４および特許文献７に示されている。
【００１０】
またＭＲＡＭでは、高集積化のために磁気記憶素子の微細化を実施した場合、磁性層の膜面方向の大きさに依存して反磁界により反転磁界が増大する。これにより書き込み時に大きな磁界が必要となり、消費電力も増大する。このため、たとえば以下の特許文献２、特許文献５、特許文献６および特許文献７に示されるように強磁性層の形状を最適化し、磁化反転を容易にする技術が提案されている。
【００１１】
ＭＲＡＭにおける高集積化に伴って、磁気記憶素子の微細化を実施した場合、反磁界の影響により書き込み時に更に大きな磁界が必要となるため、選択された磁気記憶素子の周辺に及ぼす磁界の影響が大きくなり、誤った磁化反転は顕著になる。これに対処すべく、パーマロイのような高透磁率の材料により被覆した配線を形成し、ＴＭＲ素子に磁界を集中させることが、たとえば以下の特許文献３で提案されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１１−２７３３３７号公報
【特許文献２】特開２００２−２８０６３７号公報
【特許文献３】特開２０００−３５３７９１号公報
【特許文献４】米国特許第６，００５，８００号明細書
【特許文献５】特開２００４−２９６８５８号公報
【特許文献６】米国特許第６，５７０，７８３号明細書
【特許文献７】特開２００５−３１０９７１号公報
【非特許文献】
【００１３】
【非特許文献１】D.H. Mosca et al.,“Oscillatory interlayer coupling and giant magnetoresistance in Co/Cu multilayers”, Journal of Magnetism and Magnetic Materials 94 (1991) p.L1-L5
【非特許文献２】S.S.P.Parkin et al.,“Oscillatory Magnetic Exchange Couplingthrough Thin Copper Layers”, Physical Review Letters, vol.66, No.16, 22 April 1991, p.2152-2155
【非特許文献３】W.P.Pratt et al.,“Perpendicular Giant Magnetoresistances ofAg/Co Multilayers”, Physical Review Letters, vol.66, No.23, 10 June 1991, p.3060-3063
【非特許文献４】T. Miyazaki et al.,“Giant magnetic tunneling effect in Fe/Al2O3/Fe junction”, Journal of Magnetism and Magnetic Materials 139 (1995), p.L231-L241
【非特許文献５】S.Tehrani et al.,“High density submicron magnetoresistive random access memory (invited)”, Journal of Applied Physics, vol.85, No.8, 15 April 1999, p.5822-5827
【非特許文献６】S.S.P.Parkin et al.,“Exchange-biased magnetic tunnel junctions and application to nonvolatile magnetic random access memory (invited)”, Journal of Applied Physics, vol.85, No.8, 15 April 1999, p.5828-5833
【非特許文献７】ISSCC 2001 Dig of Tech. Papers, p.122
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ＭＲＡＭでは書き込み動作の際に、書き込みされる磁気記憶素子と同一のビット線またはライト線と平面視において重なる位置に配置された他の磁気記憶素子が半選択状態となる。この半選択状態では、書き込みされる磁気記憶素子と同一のライト線と平面視において重なる位置に配置された他の磁気記憶素子にもビット線もしくはライト線電流によって磁界が印加されている。
【００１５】
ＭＲＡＭでは磁気記憶素子の製造工程における写真製版およびエッチングに起因して、行列状に配置された複数のＭＲＡＭメモリセル内の各々のメモリセルにおいて磁気記憶素子の記録層の形状にばらつきが発生する。このため、磁気記憶素子の記録層の形状によっては、記録層の磁化を反転するための磁界が小さくなる。また、磁気記憶素子の記録層は微細化に伴い、熱エネルギによって磁化が反転する確率が大きくなる。そのため、磁化反転するための磁界が小さい記録層では、ビット線またはライト線電流によって半選択状態となった場合に、ビット線またはライト線電流の磁界により記録層の磁化が意図せず反転する場合がある。ビット線電流による磁界では、記録層の磁化が磁界方向と逆向きの場合、磁界方向へと反転する。ライト線電流による磁界では、磁化困難軸方向に記録層の磁化が飽和した後、ライト線電流が０になると、記録層の磁化は磁化容易軸に沿う両方向のいずれかになるが、それぞれの確率は理想的には１／２となる。これらのため、記録層の磁化が制御できなくなるため情報の保持が不可能となる。したがって、磁気記憶素子のデータの誤反転が発生するという問題がある。
【００１６】
本発明は、上記の問題に鑑みなされたものである。その目的は、半選択状態になった磁気記憶素子のデータの誤反転を抑制することにより信頼性の高い書き込み動作を行うことができる磁気記憶素子、およびこれを用いた磁気記憶装置を提供することである。
【課題を解決するための手段】
【００１７】
本発明にしたがう磁気記憶素子は、外部磁界によって磁化方向を変化可能であり、磁化されやすい方向に沿う磁化容易軸と、磁化容易軸に交差する磁化されにくい方向に沿う磁化困難軸とを有する記録層と、平面視において磁化困難軸の延在する方向に沿って磁界を形成する第１導電層と、平面視において磁化容易軸の延在する方向に沿って磁界を形成する第２導電層とを備える。上記記録層は、平面視においてすべての領域が第１または第２導電層の少なくとも一方と重なるように配置される。上記磁化容易軸に沿い、記録層と平面視において重なる寸法が最大となる第１の線分の１対の端点である第１の端点は、第２導電層と平面視において重ならない。上記第１の線分の中点を通り、平面視において第１の線分に直交し、記録層と平面視において重なる第２の線分の１対の端点である第２の端点のうち少なくとも一方は、第１導電層と平面視において重ならない。
【発明の効果】
【００１８】
本発明にしたがう磁気記憶素子によれば、平面視において記録層のすべての領域が第１または第２導電層の少なくとも一方と重なるように配置される。このため、当該磁気記憶素子が選択状態にある場合における第１または第２導電層の電流により記録層に印加される磁界を大きくし、書き込み動作に必要な電流の増大を抑制することができる。また１対の第１の端点は平面視において第１導電層と重なるが第２導電層と重ならない。１対の第２の端点のうち少なくとも一方は第２導電層と重なるが第１導電層と重ならない。このため、当該磁気記憶素子が半選択状態にある場合における、記録層の磁化の飽和および磁化の飽和に起因する磁化の誤反転を抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態１に係る半導体装置の全体の平面図である。
【図２】本発明の実施の形態１に係る半導体装置の全体の回路図である。
【図３】本発明の実施の形態１に係るＭＲＡＭのメモリセルにおける磁気記憶素子およびビット線の配置関係を示す模式的な構造斜視図である。
【図４】本発明の実施の形態１における磁気記憶装置の構成を示す概略断面図である。
【図５】図４のＶ−Ｖ線に沿う部分における概略断面図である。
【図６】本発明の実施の形態１における磁気記憶素子の構成を概略的に示す斜視図である。
【図７】本発明の実施の形態１における強磁性トンネル接合素子の構成の第１例を概略的に示す断面図である。
【図８】本発明の実施の形態１における強磁性トンネル接合素子の構成の第２例を概略的に示す断面図である。
【図９】本発明の実施の形態１の第１例における記録層の平面形状を示す概略平面図である。
【図１０】本発明の実施の形態１の第１例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図１１】図１０に示す記録層の端部領域を説明するための概略平面図である。
【図１２】本発明の実施の形態１における磁気記憶装置の製造方法の第１工程を示す概略断面図である。
【図１３】本発明の実施の形態１における磁気記憶装置の製造方法の第２工程を示す概略断面図である。
【図１４】本発明の実施の形態１における磁気記憶装置の製造方法の第３工程を示す概略断面図である。
【図１５】本発明の実施の形態１における磁気記憶装置の製造方法の第４工程を示す概略断面図である。
【図１６】本発明の実施の形態１における磁気記憶装置の製造方法の第５工程を示す概略断面図である。
【図１７】本発明の実施の形態１における磁気記憶装置の製造方法の第６工程を示す概略断面図である。
【図１８】図１７のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う部分における概略断面図である。
【図１９】本発明の実施の形態１の第１の比較例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図２０】図１９の記録層を含む磁気記憶装置において、情報を書き込もうとする磁気記憶素子と接続された、情報を書き込もうとする記録層とは別の図１９の記録層が、ライト線電流により半選択状態となった場合の磁化の分布を示す概略平面図である。
【図２１】ライト線の中心からの距離と、ライト線電流により発生する磁化困難軸方向の磁界との関係を示すグラフである。
【図２２】本発明の実施の形態１の、図９に示す記録層が、図２０と同様の条件下で、ライト線電流により半選択状態となった場合の磁化の分布を示す概略平面図である。
【図２３】本発明の実施の形態１の、図９に示す記録層が、図２０と同様の条件下で、ビット線電流により半選択状態となった場合の磁化の分布を示す概略平面図である。
【図２４】本発明の実施の形態１の第２の比較例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図２５】本発明の実施の形態１の第２例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図２６】本発明の実施の形態１の第３例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図２７】本発明の実施の形態２の第１例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図２８】本発明の実施の形態２の第２例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図２９】本発明の実施の形態２の第３例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図３０】図２８の磁気記憶素子の、記録層と接続部材との関係を上方から見た概略平面図である。
【図３１】接続部材の上の導電層が上方に盛り上がる態様を示す概略断面図である。
【図３２】本発明の実施の形態２の第４例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図３３】本発明の実施の形態２の第５例における磁気記憶素子の、記録層と配線との位置関係を示す概略平面図である。
【図３４】本発明の実施の形態２の、図３３に示す記録層がビット線電流により半選択状態となった場合の磁化の分布を示す概略平面図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
まず、本実施の形態としてチップ状態の半導体装置について図１を用いて説明する。
【００２１】
図１を参照して、本実施の形態における半導体チップＣＨＰには、ＣＰＵ（Central Processing Unit）と、ＭＲＡＭと、周辺回路と、パワーラインＰＬとを有している。半導体チップＣＨＰの周辺部にはパッドＰＤが配置されている。
【００２２】
ＣＰＵは、中央演算処理部とも呼ばれる回路であり、記憶装置から命令を読み出して解読し、それに基づいて多種多様な演算や制御を行なうものである。このためＣＰＵには高速処理が要求される。
【００２３】
ＭＲＡＭは、磁気を利用して、記憶情報をランダムに読み出したり書き込んだりすることができる素子（磁気記憶装置）である。ＭＲＡＭは電源を切っても記憶状態が保持される不揮発性メモリとして機能するだけでなく、高速なランダムアクセス機能を有するメモリ素子である。ただしＭＲＡＭには上記メモリ素子のほかに、上記メモリ素子に情報を書き込んだり、メモリ素子の情報を読み出したりする回路や、複数並ぶメモリ素子のうち情報の読み書きを行なう素子を選択する選択トランジスタなどを有している。
【００２４】
周辺回路は、ＣＰＵやＭＲＡＭとともに半導体装置のシステムを構成するための回路であり、たとえば電源回路、クロック回路やリセット回路などから構成されている。周辺回路には、デジタル信号を処理するデジタル回路やアナログ信号を処理するアナログ回路を含んでいる。アナログ回路は、時間的に連続して変化する電圧や電流の信号、すなわちアナログ信号を扱う回路であり、たとえば、増幅回路、変換回路、変調回路、発振回路、電源回路などから構成されている。
【００２５】
パワーラインＰＬは、ＣＰＵ、ＭＲＡＭおよび周辺回路を動作するための電圧を供給するラインであり、電源ラインやグランドラインから構成されている。ＣＰＵ、ＭＲＡＭおよび周辺回路は、パワーラインと接続されており、パワーラインからの電源供給によって動作できる。
【００２６】
パッドＰＤは、半導体チップＣＨＰの外部に接続される機器（回路）と入出力するための外部接続端子である。パッドＰＤを介して半導体チップＣＨＰに形成されているＣＰＵなどに入力信号が入力される。またＣＰＵからの出力信号がパッドＰＤを介して半導体チップＣＨＰの外部に接続されている機器（回路）に出力される。
【００２７】
次に、ＭＲＡＭの等価回路について図２および図３を用いて説明する。
図２を参照して、ＭＲＡＭとしての磁気記憶装置ＭＤが構成する回路には、マトリクス状に複数のＭＲＡＭのメモリセルＭＣ（点線枠内）が配置されている。つまりＭＲＡＭは、アレイ状に配置された複数のメモリセルＭＣからなるメモリセルアレイを構成している。複数のメモリセルＭＣの各々は、素子選択用トランジスタＴＲと強磁性トンネル接合素子ＭＭとを有している。強磁性トンネル接合素子ＭＭは後述するように、記録層を含んでいる。
【００２８】
本実施の形態の磁気記憶素子ＭＥは、強磁性トンネル接合素子ＭＭと、ライト線ＷＴ（第１導電層）とビット線ＢＬ（第２導電層）とから構成される。ライト線ＷＴとビット線ＢＬとは情報を書き込んだり読み取ったりする。磁気記憶素子ＭＥは素子選択用トランジスタＴＲにより、情報を読み書きする素子として選択され、制御される。
【００２９】
ビット線ＢＬとライト線ＷＴとは、メモリセルＭＣと同様に複数アレイ状に配置されている。ビット線ＢＬは、一方向（たとえば図２の左右方向）に複数（たとえば図３のＹ１〜Ｙ５の５行）並んで配置された強磁性トンネル接合素子ＭＭのそれぞれの一方端（たとえば図３の上側）に電気的に接続されている。ライト線ＷＴは、ビット線ＢＬと交差する方向（たとえば図２の上下方向）に複数（たとえば図３のＸ１〜Ｘ６の６列）並んで配置された強磁性トンネル接合素子ＭＭのそれぞれの他方端（たとえば図３の下側）に電気的に接続されている。
【００３０】
強磁性トンネル接合素子ＭＭのそれぞれの他方端の側には、ライト線ＷＴのほか、素子選択用トランジスタＴＲのドレインが電気的に接続されている。その他、複数の素子選択用トランジスタＴＲのそれぞれのソースにはソース線ＳＬが電気的に接続されており、素子選択用トランジスタＴＲのそれぞれのゲートにはワード線ＷＤが電気的に接続されている。
【００３１】
ＭＲＡＭは上記以外に、図示しないが複数のワード線ＷＤのそれぞれと電気的に接続されたワード線ドライバ帯と、複数のソース線ＳＬのそれぞれと電気的に接続されたデータ読出回路と、素子選択用トランジスタＴＲを介在してビット線ＢＬと電気的に接続されたデータ書込回路と、素子選択用トランジスタＴＲの各々のゲートに電気的に接続されたカラムデコーダとを有している。
【００３２】
このように横方向および縦方向に延在する複数のラインが存在し、かつアレイ状にメモリセルＭＣが配置された回路構成を有するＭＲＡＭは、外部からの制御信号やアドレス信号に基づき、特定のメモリセルＭＣにランダムアクセスする。そして当該ＭＲＡＭは、アクセスした特定のメモリセルに対して、入力データＤinを書き込んだり出力データＤoutを読み出したりする。
【００３３】
次に、本実施の形態のＭＲＡＭの構成について図４〜図１１を用いて説明する。
図４および図５を参照して、ＭＲＡＭはメモリセル領域ＭＲと論理（周辺）回路領域ＲＲとを有している。メモリセル領域ＭＲに形成されたＭＲＡＭのメモリセルは、素子選択用トランジスタＴＲと、強磁性トンネル接合素子ＭＭとを有している。メモリセルは、半導体基板１１の内部において、素子分離絶縁膜１２により互いに電気的に分離されている。
【００３４】
素子選択用トランジスタＴＲは、たとえばボロンやリン、砒素などを含む不純物拡散層である１対のソース領域Ｓ／ドレイン領域Ｄと、シリコン酸化膜からなるゲート絶縁膜ＧＩと、ポリシリコンや金属膜などの導電体からなるゲート電極本体Ｇとを有している。１対のソース領域Ｓ／ドレイン領域Ｄは、半導体基板１１の主表面に互いに間隔をあけて配置されている。ソース領域Ｓおよびドレイン領域Ｄは、いずれもｎ型またはｐ型の不純物領域から形成されている。ゲート電極本体Ｇは、１対のソース領域Ｓ／ドレイン領域Ｄに挟まれる半導体基板１１の表面上にゲート絶縁膜ＧＩを介在して形成されている。なお１対のソース領域Ｓ／ドレイン領域Ｄおよびゲート電極本体Ｇの表面はシリサイド化されていてもよい。ゲート電極本体Ｇの側壁は、サイドウォール状の側壁絶縁膜ＳＩによって覆われている。側壁絶縁膜ＳＩはシリコン酸化膜やシリコン窒化膜により形成される。
【００３５】
素子選択用トランジスタＴＲを覆うように、たとえばシリコン酸化膜からなる層間絶縁膜１３が形成されている。層間絶縁膜１３にはその上面からドレイン領域Ｄに達する孔が設けられている。この孔内には接続部材１４が形成されている。層間絶縁膜１３上には、層間絶縁膜１５が形成されている。層間絶縁膜１５にはその上面から接続部材１４に達する孔と層間絶縁膜１３に達する孔とが形成されている。これらの孔にはライト線ＷＴと配線層１６とが形成されている。配線層１６は、接続部材１４によってドレイン領域Ｄと電気的に接続されている。なお接続部材（配線層）１４，１６、ライト線ＷＴの側面や下面は、たとえばバリアメタル（図４および図５の斜線部）により覆われることが好ましい。バリアメタルは、接続部材を構成する金属材料と層間絶縁膜との反応を抑制するための薄膜である。バリアメタルは、たとえばタンタルの薄膜または窒化チタンの薄膜よりなっていることが好ましい。
【００３６】
ライト線ＷＴと配線層１６とを覆うように、層間絶縁膜１３上に層間絶縁膜１７が形成されている。層間絶縁膜１７にはその上面から配線層１６に達する孔が設けられている。この孔内には接続部材１８が形成されている。接続部材１８の側面や下面はたとえばバリアメタルにより覆われることが好ましい。層間絶縁膜１７上には、導電層１９と、強磁性トンネル接合素子ＭＭとが形成されている。導電層１９は、接続部材１８、１６、１４によってドレイン領域Ｄと電気的に接続されている。
【００３７】
強磁性トンネル接合素子ＭＭは磁気抵抗効果素子であり、下から順に積層された、固着層１と、非磁性層であるトンネル絶縁層２と、記録層３とを有している。固着層１は、導電層１９に接するように形成されている。
【００３８】
強磁性トンネル接合素子ＭＭを覆うように、たとえばシリコン窒化膜からなる保護膜２０が形成されており、その保護膜２０上に層間絶縁膜２１が形成されている。この保護膜２０および層間絶縁膜２１には、これらの膜２０、２１を貫通して記録層３に達する孔が設けられている。この孔内には、接続部材２３が形成されている。層間絶縁膜２１上には層間絶縁膜２４およびビット線ＢＬが形成されている。このビット線ＢＬは、接続部材２３によって強磁性トンネル接合素子ＭＭに電気的に接続されている。
【００３９】
ビット線ＢＬを覆うように層間絶縁膜２６が形成されている。その層間絶縁膜２１上には、所定の配線層２９および層間絶縁膜２８が形成されている。
【００４０】
以上の態様により、ビット線ＢＬ、接続部材２３、強磁性トンネル接合素子ＭＭ、導電層１９、接続部材１８、配線層１６、接続部材１４、ドレイン領域Ｄがそれぞれ電気的に接続されている。
【００４１】
一方、半導体基板１１におけるメモリセル領域ＭＲの、平面視における周辺部には、周辺（論理）回路領域ＲＲが形成されている。論理回路領域ＲＲには、論理回路を構成するトランジスタＴＲＡが形成されている。トランジスタＴＲＡは素子選択用トランジスタＴＲと基本的に同様の構成を備えることが好ましい。メモリセル領域ＭＲの磁気記憶素子ＭＥの動作等を制御する。また論理回路領域ＲＲには、メモリセル領域ＭＲの周辺回路領域を含んでおり、周辺回路領域には、メモリセル（磁気記憶素子）の動作等を制御するトランジスタＴＲＡ等の半導体素子と、半導体素子を互いに電気的に接続する配線層や接続部材が形成されている。上記配線層や接続部材とは、接続部材１４，２３，２７、配線層１６，２５，２９を意味する。
【００４２】
以上において配線層とはビット線ＢＬやライト線ＷＴなどの導電層と同一の層として配置された導電層であり、接続部材とは異なる層に配置された導電領域同士を電気的に接続する領域である。なお図４および図５においては、ソース線ＳＬおよびワード線ＷＤの図示が省略されている。
【００４３】
図６を参照して、磁気記憶素子ＭＥは、上記のように強磁性トンネル接合素子ＭＭと、ライト線ＷＴ（第１導電層）とビット線ＢＬ（第２導電層）とから構成される。強磁性トンネル接合素子ＭＭの上側にビット線ＢＬが、強磁性トンネル接合素子ＭＭの下側にライト線ＷＴが、それぞれ平面視において交差するように配置され、いずれも半導体基板１１の主表面に沿うように延在している。言い換えれば強磁性トンネル接合素子ＭＭは、ライト線ＷＴとビット線ＢＬとに挟み込まれるように配置されている。
【００４４】
図７を参照して、強磁性トンネル接合素子ＭＭは、たとえば固着層１、トンネル絶縁層２および記録層３の積層構造である。図７に示すように、固着層１においては、たとえば図７の右向きの矢印に示すように、磁化の方向が１方向に固定されている。記録層３は外部磁界によって磁化の方向を変化可能であり、たとえば図７の左右両方向きの矢印に示すように、磁化の方向を互いに反対方向の２方向に変化することが可能である。記録層３の磁化の方向は、所定の配線（たとえばビット線ＢＬやライト線ＷＴ）に流れる電流によって生じる磁界によって変化する。また記録層３の磁化の方向は、スピン偏極した電子が記録層３の内部に注入されることによっても変化しうる。
【００４５】
図７の強磁性トンネル接合素子ＭＭは固着層１、トンネル絶縁層２および記録層３がこの順に積層されている。これに対して図８の強磁性トンネル接合素子ＭＭのように記録層３、トンネル絶縁層２および固着層１がこの順に積層されていてもよい。
【００４６】
固着層１は、導電層１９および接続部材１８，１６，１４により素子選択用トランジスタＴＲのドレイン領域Ｄに電気的に接続されている。一方、記録層３は、接続部材２３によりビット線ＢＬに電気的に接続されている。
【００４７】
図９を参照して、記録層３は、たとえば平面視において、一方向（たとえば図９の上下方向）が当該一方向に交差する方向（たとえば図９の左右方向）よりも長い形状を有することが好ましい。記録層３は、その外縁が平面視において滑らかな曲線を描く形状となっている。
【００４８】
外部から与えられる磁界によって変化される記録層３の磁化の方向には、一般に、結晶構造や形状などによって磁化しやすい方向が存在する。この磁化しやすい方向に沿う直線（軸）は磁化容易軸（Ｅａ：Easy-axis）と呼ばれる。磁化容易軸は図９中に矢印９１で示す方向に延在する。磁化容易軸９１に沿う方向に磁化されると、記録層３を構成する結晶はエネルギが低い状態となる。これに対して、記録層３が磁化されにくい方向は、磁化困難軸（Ｈａ：Hard-axis）と呼ばれる。磁化困難軸は図９中に矢印９２で示す方向に延在する。磁化困難軸９２は磁化容易軸９１に対して交差する方向に延在する。本実施の形態においては磁化困難軸９２は磁化容易軸９１に対してほぼ直交する。ただし記録層３の磁化困難軸９２および磁化容易軸９１の方向は記録層３の材料や平面形状に依存する。このため記録層３の磁化困難軸９２と磁化容易軸９１とは互いに直交しなくてもよい。
【００４９】
通常は記録層３は磁化容易軸９１の延在する方向に磁化される。その磁界の方向が、磁化容易軸９１の延在する直線上において一方（たとえば図７の左側）を向くか、当該一方に対して１８０°反対方向の他方（たとえば図７の右側）を向くかに応じて、２通りの記録層３の磁化状態が変化する。磁化の方向に応じた記録層３の磁化状態が、２進数的に記録層３の保有するデータとして記録される。
【００５０】
記録層３の平面視における外縁は、４つの凸部Ｐ１と４つの凹部Ｒ１とを有している。ここでは凸部Ｐ１とは、記録層３の外縁のうち、内側から外側へ屈曲しており、（たとえば外側から内側へ屈曲したり、いずれの方向にも屈曲しなくなるなどの）変曲点を端部として有する領域をいう。凹部Ｒ１とは、記録層３の外縁のうち、外側から内側へ屈曲しており、（たとえば内側から外側へ屈曲したり、いずれの方向にも屈曲しなくなるなどの）変曲点を端部として有する領域をいう。上記４つの凸部Ｐ１は、それぞれ上方端ＴＰ、下方端ＢＰ、左方端ＬＰおよび右方端ＲＰを含むように形成されている。
【００５１】
ここで本実施の形態の第１例の記録層３に対して、磁化容易軸９１に沿う方向に延在し、記録層３と平面視において重なる寸法（長さ）が最大Ｌとなる第１の線分を仮想的に考える。ここでは第１の線分とは、磁化容易軸９１と平行に延びる仮想の第１の直線６３が平面視において記録層３と重なる領域としての線分である。第１の線分と記録層３の外縁との１対の交点（第１の線分の１対の第１の端点）はそれぞれ上方端ＴＰおよび下方端ＢＰとなる。上方端ＴＰと下方端ＢＰとを結ぶ線分が、長さＬを有する第１の線分である。
【００５２】
また第１の線分の中心点ＣＰ（中点）を通り、平面視において第１の線分に直交し、記録層３と平面視において重なる第２の線分を仮想的に考える。ここでは第２の線分とは、第１の直線６３と直交する第２の直線６４が平面視において記録層３と重なる領域としての線分である。第２の線分と記録層３の外縁との１対の交点（第２の線分の１対の第２の端点）はそれぞれ左方端ＬＰおよび右方端ＲＰとなる。左方端ＬＰと右方端ＲＰとを結ぶ線分が、長さＷを有する第２の線分である。本実施の形態においては磁化容易軸９１と磁化困難軸９２とがほぼ直交するため、第２の線分は磁化困難軸９２に沿う方向に延在する長さＷの線分となる。
【００５３】
中心点ＣＰは、第１の線分と第２の線分との交点であり、第１の直線６３と第２の直線６４との交点でもある。第２の線分は第１の線分の中心点ＣＰを通り、第１の線分に直交するように延在するため、第２の線分（第２の直線）は第１の線分の長さＬ（第１の直線の最大の長さＬ）を２等分するように配置される。
【００５４】
本実施の形態の第１例の記録層３は、第１の直線（第１の線分）、および第２の直線（第２の線分）に関して対称な平面形状を有している。したがって第１の線分と第２の線分との交点である中心点ＣＰは、第１の線分と第２の線分とのそれぞれの中点である。
【００５５】
なお記録層３に積層される固着層１およびトンネル絶縁層２については、平面視において記録層３とほぼ同一の形状、サイズであることが好ましいが、記録層３と異なる形状、サイズであってもよい。
【００５６】
図１０を参照して、本実施の形態の第１例においてはライト線ＷＴは磁化容易軸９１の延在する方向に沿う（ほぼ平行な）方向に延在している。ここでライト線ＷＴの幅方向（図１０の左右方向）の中央を通り、ライト線ＷＴに沿うように延在する、仮想のライト中心線ＡＷ（第１導電層の中心線）を考えれば、ライト中心線ＡＷおよびライト線ＷＴは磁化容易軸９１の延在する方向に沿う（ほぼ平行な）方向に延在する。このためライト線ＷＴは、記録層３の磁化容易軸９１の延在する方向に交差する（たとえば垂直な）方向に磁界を形成する。より具体的にはライト線ＷＴは、平面視において記録層３の磁化困難軸９２の延在する方向に沿って磁界を形成する。
【００５７】
また本実施の形態においては、ビット線ＢＬはライト線ＷＴと平面視において交差する（ほぼ垂直な）方向に延在する。ここでビット線ＢＬの幅方向（図１０の上下方向）の中央を通り、ビット線ＢＬに沿うように延在する、仮想のビット中心線ＢＷを考えれば、ビット中心線ＢＷおよびビット線ＢＬは磁化困難軸９２の延在する方向に沿って延在し、磁化容易軸９１の延在する方向に交差する（ほぼ垂直な）方向に延在する。このためビット線ＢＬは、記録層３の磁化困難軸９２の延在する方向に交差する（たとえば垂直な）方向に磁界を形成する。より具体的にはビット線ＢＬは、平面視において記録層３の磁化容易軸９１の延在する方向に沿って磁界を形成する。ただしライト中心線ＡＷおよびビット中心線ＢＷの延在する方向は、記録層３と重ならない領域においては上記と異なる方向であってもよい。
【００５８】
本実施の形態の第１例においては、ライト中心線ＡＷは第１の直線６３および第１の線分と重なり、これらにほぼ垂直なビット中心線ＢＷは第２の直線６４および第２の線分と重なる。つまり上方端ＴＰおよび下方端ＢＰはライト中心線ＡＷ上に配置され、左方端ＬＰおよび右方端ＲＰ（１対の第２の端点）はビット中心線ＢＷ上（第２導電層の中心線上）に配置される。
【００５９】
以上をまとめれば、本実施の形態の第１例においては、磁化容易軸９１とライト線ＷＴとライト中心線ＡＷと第１の直線６３とが互いにほぼ平行な方向に延在しており、ライト中心線ＡＷと第１の直線６３と第１の線分とがそれぞれ平面視において重なる。磁化困難軸９２とビット線ＢＬとビット中心線ＢＷと第２の直線６４とが互いにほぼ平行な方向に延在しており、ビット中心線ＢＷと第２の直線６４と第２の線分とがそれぞれ平面視において重なる。また磁化容易軸９１と磁化困難軸９２（ライト線ＷＴとビット線ＢＬ、第１の直線６３と第２の直線６４）とは互いにほぼ直交するように延在する。
【００６０】
本実施の形態の第１例においては、記録層３は平面視においてすべての領域がライト線ＷＴとビット線ＢＬとの少なくとも一方と重なるように配置され、記録層３の一部の領域はライト線ＷＴとビット線ＢＬとの両方と重なるように配置される。記録層３の上方端ＴＰおよび下方端ＢＰは、平面視においてライト線ＷＴと重なるがビット線ＢＬと重ならない。記録層３の左方端ＬＰおよび右方端ＲＰは、平面視においてビット線ＢＬと重なるがライト線ＷＴと重ならない。
【００６１】
なお上記の第１および第２の端点としての上方端ＴＰや左方端ＬＰなどに限らず、平面視において一定の面積を占める端部領域ＰＲが、平面視においてライト線ＷＴおよびビット線ＢＬのいずれか一方のみと重なり、ライト線ＷＴおよびビット線ＢＬの両方と重ならない構成であることがより好ましい。具体的には図１１を参照して、まず記録層３の外縁上の点を考える。当該点における接線が（磁化容易軸９１に沿う）第１の直線６３となす角度θが４５°になる点のうち、もっとも上方端ＴＰまたは下方端ＢＰに近い点Ｎを特定する。点Ｎは、記録層３が第１（第２）の直線６３，６４に関して対称な平面形状を有するため、通常は１対の第１の端点（上方端ＴＰまたは下方端ＢＰ）を挟んで１組存在する。これら１組の点Ｎを結んだ線分と、点Ｎよりも上方端ＴＰまたは下方端ＢＰに近い記録層３の外縁とで囲まれる領域が、端部領域ＰＲである。
【００６２】
左方端ＬＰおよび右方端ＲＰについても同様に考える。すなわちまず記録層３の外縁上の点のうち、当該点における接線が第２の直線６４となす角度θ’が４５°となる点のうち、最も左方端ＬＰまたは右方端ＲＰに近い点Ｎを特定する。点Ｎは上記同様、通常は１対の第２の端点（左方端ＬＰまたは右方端ＲＰ）を挟んで１組存在する。これら１組の点Ｎを結んだ線分と、点Ｎよりも左方端ＬＰまたは右方端ＲＰに近い記録層３の外縁とで囲まれる領域が、端部領域ＰＲである。
【００６３】
上方端ＴＰおよび下方端ＢＰを含む端部領域ＰＲは、平面視においてライト線ＷＴと重なり、ビット線ＢＬと重ならないことが好ましい。左方端ＬＰおよび右方端ＲＰを含む端部領域ＰＲは、平面視においてビット線ＢＬと重なり、ライト線ＷＴと重ならないことが好ましい。
【００６４】
次に、本実施の形態におけるメモリセル領域ＭＲの動作について説明する。
再び図４を参照して、読み出し動作は、特定のメモリセルの強磁性トンネル接合素子ＭＭに所定の電流を流し、記録層３の磁化の方向による抵抗値の違いを検知することによって行われる。まず、特定のメモリセルＭＣ（図２参照）の選択用トランジスタＴＲがＯＮ状態とされて、所定のセンス信号がビット線ＢＬから特定の強磁性トンネル接合素子ＭＭを経て、接続部材１８、１６、１４および選択用トランジスタＴＲを介してソース線ＳＬ（図２参照）に伝わる。
【００６５】
このとき、強磁性トンネル接合素子ＭＭにおける記録層３と固着層１との磁化の方向が同じ方向の場合では抵抗値が相対的に低く、記録層３と固着層１との磁化の方向が互いに反対方向の場合では抵抗値が相対的に高くなる。トンネル磁気抵抗効果素子は、記録層３と固着層１との各磁化方向が同じである場合には抵抗値が小さくなり、かつ記録層３と固着層１との各磁化方向が反対である場合には抵抗値が大きくなる特性を有している。
【００６６】
これにより、強磁性トンネル接合素子ＭＭの磁化の方向が同じである場合では、ソース線ＳＬに流れるセンス信号の強度は所定の参照メモリセルの信号強度より大きくなる。一方、強磁性トンネル接合素子ＭＭの磁化の方向が反対である場合では、センス信号の強度は所定の参照メモリセルの信号強度より小さくなる。こうして、センス信号の強度が所定の参照メモリセルの信号強度よりも大きいか小さいかによって、特定のメモリセルに書き込まれた情報が「０」であるか「１」であるかが判定されることになる。
【００６７】
書き込み（書き換え）動作については、ビット線ＢＬとライト線ＷＴとに所定の電流を流し、強磁性トンネル接合素子ＭＭを磁化（磁化反転）することによって行われる。まず、選択されたビット線ＢＬとライト線ＷＴとのそれぞれに所定の電流を流すことによってビット線ＢＬとライト線ＷＴとのまわりにはそれぞれ電流の流れの方向に対応した磁界（図１０の矢印５３ａおよび５４ａが示す方向の磁界）が生じる。選択されたビット線ＢＬとライト線ＷＴとが交差する領域に位置する強磁性トンネル接合素子ＭＭには、ビット線ＢＬを流れる電流によって生じた磁界とライト線ＷＴを流れる電流によって生じた磁界との合成磁界（図１０の矢印５５ａが示す方向の磁界）が作用することになる。
【００６８】
このとき、その合成磁界５５ａによって、強磁性トンネル接合素子ＭＭの記録層３が固着層１の磁化の方向と同じ方向に磁化される態様と、記録層３が固着層１の磁化の方向とは反対方向に磁化される態様とがある。こうして、記録層３と固着層１の磁化の方向が同じである場合と互いに反対方向の場合とが実現されて、この磁化の方向が「０」または「１」に対応する情報として記録されることになる。
【００６９】
次に、本実施の形態の磁気記憶装置として、図４〜図１１に示すＭＲＡＭの製造方法の一例について、図１２〜図１７を用いて説明する。
【００７０】
図１２を参照して、半導体基板１１の主表面における所定の領域に、たとえば熱酸化法により、シリコン酸化膜からなる素子分離絶縁膜１２が形成され、メモリセル領域ＭＲおよび論理回路領域ＲＲが形成される。メモリセル領域ＭＲおよび論理回路領域ＲＲに位置する半導体基板１１の表面にゲート絶縁膜ＧＩとゲート電極本体Ｇとがこの順に形成される。そのゲート電極本体Ｇなどをマスクとして半導体基板１１の表面に所定導電型の不純物を導入することにより、不純物領域からなる１対のソース領域Ｓ／ドレイン領域Ｄが形成される。以上により、メモリセル領域ＭＲではゲート電極Ｇ、ドレイン領域Ｄおよびソース領域Ｓを含む素子選択用トランジスタＴＲが形成され、周辺（論理）回路領域ＲＲでは論理回路を構成するトランジスタＴＲＡが形成される。
【００７１】
素子選択用トランジスタＴＲおよびトランジスタＴＲＡを上方から覆うように、たとえばＣＶＤ（Chemical Vapor Deposition）法により層間絶縁膜１３が形成される。層間絶縁膜１３に対して通常の写真製版およびエッチングを施すことにより、半導体基板１１の表面を露出するコンタクトホール１３ａ，１３ｂが形成される。
【００７２】
その後、スパッタリング法などにより、上記コンタクトホール１３ａ，１３ｂの内表面（内側の側面および下面）にバリアメタル（図１２の斜線部）が形成される。具体的には、上記内表面を含む層間絶縁膜１３上に、タンタルまたは窒化チタンの薄膜（図示せず）が形成された後、当該薄膜に対してＣＭＰ（Chemical Mechanical Polishing）処理を施すことにより、層間絶縁膜１３の上面上に位置する図示しない薄膜が除去される。上記の薄膜の除去により、コンタクトホール１３ａ、１３ｂ内の各々の内表面に上記薄膜が残存するため、当該バリアメタルが形成される。
【００７３】
バリアメタルが形成された後、コンタクトホール１３ａ、１３ｂを充填するように、たとえばＣＶＤ法により、層間絶縁膜１３上に例えばタングステン層（図示せず）が形成される。タングステン層に対してＣＭＰ処理を施すことにより、層間絶縁膜１３の上面上に位置する図示しないタングステン層の部分が除去される。
【００７４】
図１３を参照して、上記のタングステン層の除去により、コンタクトホール１３ａ、１３ｂ内の各々にタングステン層が残存するように充填されるため、接続部材１４が形成される。
【００７５】
図１４を参照して、たとえばＣＶＤ法により層間絶縁膜１３上にさらに層間絶縁膜１５が形成される。その層間絶縁膜１５に通常の写真製版およびエッチングを施すことにより、メモリセル領域ＭＲでは、ライト線および所定の配線層を形成するための開口部１５ａ、１５ｂが形成される。また、周辺回路領域ＲＲでは、所定の配線層を形成するための開口部１５ｃが層間絶縁膜１５に形成される。スパッタリング等で上記開口部１５ａ，１５ｂ，１５ｃの内表面にバリアメタルが形成された後、開口部１５ａ、１５ｂ、１５ｃを充填するように、たとえばメッキ法により層間絶縁膜１５上にたとえば銅の薄膜（図示せず）が形成される。当該銅の薄膜にＣＭＰ処理を施すことによって、層間絶縁膜１５の上面上に位置する銅の薄膜が除去されて、開口部１５ａ、１５ｂ、１５ｃ内に銅の薄膜が残存される。これにより、メモリセル領域ＭＲでは開口部１５ａ内に配線層１６、開口部１５ｂ内にライト線ＷＴが形成される。また周辺回路領域ＲＲでは開口部１５ｃ内に配線層１６が形成される。
【００７６】
図１５を参照して、層間絶縁膜１５上に例えばＣＶＤ法によりさらに層間絶縁膜１７が形成される。層間絶縁膜１７はたとえばシリコン窒化膜とシリコン酸化膜とがこの順に積層された構成を有することが好ましい。層間絶縁膜１７に通常の写真製版およびエッチングを施すことにより、配線層１６の表面を露出するコンタクトホール１７ａが形成される。上記と同様の手順により、コンタクトホール１７ａの内表面がバリアメタルで充填され、コンタクトホール１７ａ内に銅の薄膜が充填されることにより、接続部材１８が形成される。
【００７７】
次に、メモリセル領域ＭＲにおける層間絶縁膜１７の上に、導電層１９と強磁性トンネル接合素子ＭＭとが形成される。成膜、通常の写真製版、エッチングにより、たとえば銅やタンタルからなる薄膜としての導電層１９が形成された後、導電層１９上の一部の領域を覆うように固着層１と、トンネル絶縁層２と、記録層３との積層膜が形成される。固着層１となる膜として、例えば膜厚約２０ｎｍの白金マンガン合金膜（反強磁性層）と膜厚約３ｎｍのコバルト鉄合金膜（強磁性層）が順次形成される。次に、トンネル絶縁層２となる膜として、たとえば膜厚約１ｎｍのアルミニウム酸化膜が形成される。そして、記録層３としては、たとえば膜厚約３ｎｍのニッケル鉄合金膜が形成される（いずれも図示せず）。なお、白金マンガン膜、コバルト合金膜、アルミニウム酸化膜、ニッケル合金膜は、たとえばスパッタリング法によって形成される。以上の各薄膜の厚みはいずれも一例である。
【００７８】
固着層１、トンネル絶縁層２、記録層３の積層構造に通常の写真製版、エッチングを施すことにより、固着層１、トンネル絶縁層２および記録層３を備えた所定形状の強磁性トンネル接合素子ＭＭが形成される。一般的に、エッチング後のレジストパターン除去においてドライプロセス（アッシング）を用いる場合には酸素を主成分とするガスが使用される。固着層１、記録層３の構成材料に対して酸化性でないガス、たとえば水素、窒素、アンモニア、およびそれらの混合ガスを用い、固着層１、記録層３の酸化が抑制されることが好ましい。
【００７９】
本実施の形態においては、強磁性トンネル接合素子ＭＭの下方には２層のシリコン酸化膜の層間絶縁膜１３，１５が形成されている。しかしこの層間絶縁膜の層の数は任意であり、たとえば３層以上の層間絶縁膜が積層されていてもよい。
【００８０】
図１６を参照して、形成された強磁性トンネル接合素子ＭＭの上面および側面を覆うように保護膜２０が形成される。保護膜２０は、強磁性トンネル接合素子ＭＭが後工程や使用中にダメージを受けることを抑制するために形成される。保護膜２０を覆うように層間絶縁膜１７上にたとえばＣＶＤ法によりさらに層間絶縁膜２１が形成される。層間絶縁膜２１は層間絶縁膜１３，１５と同様の材質により同様に形成される。
【００８１】
メモリセル領域ＭＲにおいては、層間絶縁膜２１および保護膜２０に通常の写真製版およびエッチングを施すことにより、記録層３の表面を露出するコンタクトホール２１ａが形成される。また周辺回路領域ＲＲにおいては、層間絶縁膜２１および層間絶縁膜１７に通常の写真製版およびエッチングを施すことにより、配線層１６の表面に達するコンタクトホール２１ｂが形成される。コンタクトホール２１ａ，２１ｂに対して上記と同様にバリアメタルと銅の充填薄膜とが形成されることにより、接続部材２３が形成される。
【００８２】
層間絶縁膜２１を上方から覆うように、たとえばＣＶＤ法により層間絶縁膜２４が形成される。層間絶縁膜２１は層間絶縁膜１３，１５と同様の材質により同様に形成される。層間絶縁膜２４に通常の写真製版およびエッチングを施すことにより、メモリセル領域ＭＲでは層間絶縁膜２４にビット線を形成するための開口部が形成され、周辺回路領域ＲＲでは層間絶縁膜２４に開口部２４ａが形成される。ビット線を形成するための開口部および開口部２４ａに対して上記と同様にバリアメタルと銅の充填薄膜とが形成されることにより、ビット線ＢＬおよび配線層２５が形成される。
【００８３】
以上の説明においてはシリコン酸化膜からなる１層の層間絶縁膜に形成した開口部やコンタクトホールを銅などの薄膜で充填し、層間絶縁膜上の銅の薄膜をＣＭＰ処理により除去する、いわゆるシングルダマシン法が用いられている。しかしたとえば層間絶縁膜２１を形成した後、連続してその上に積層される層間絶縁膜２４を形成し、その後それぞれのコンタクトホールおよび開口部を形成し、コンタクトホールおよび開口部の両方を同時に金属薄膜で充填する、いわゆるデュアルダマシン法により、接続部材や配線層が形成されてもよい。
【００８４】
具体的には、層間絶縁膜２１および層間絶縁膜２４を連続して形成した後、層間絶縁膜２４に対して通常の写真製版およびエッチングを施すことにより、上記開口部２４ａなどが形成される。次に層間絶縁膜２１に対して通常の写真製版およびエッチングを施すことにより、上記コンタクトホール２１ａなどが形成される。なお、層間絶縁膜２１、２４にコンタクトホールを形成した後に、層間絶縁膜２４に開口部２４ａなどが形成されてもよい。
【００８５】
次に、層間絶縁膜２１および層間絶縁膜２４のコンタクトホールおよび開口部の両方に対して一時に、上記と同様にバリアメタルと銅の充填薄膜とが形成される。このようにすれば、ビット線ＢＬ、接続部材２３および配線層２５が一時に形成される。
【００８６】
なおメモリセル領域ＭＲにおいては、ビット線ＢＬと強磁性トンネル接合素子ＭＭとを電気的に接続する接続部材２３は配置されなくてもよい。たとえばビット線ＢＬと強磁性トンネル接合素子ＭＭとが互いに直接接触することにより、両者が電気的に接続されてもよい。論理回路領域ＲＲにおいては、コンタクトホール２１ｂ内に配線層１６に電気的に接続される接続部材２３が形成されるとともに、開口部２４ａ内には接続部材２３に電気的に接続される配線層２５が形成される。
【００８７】
図１７を参照して、ビット線ＢＬおよび配線層２５を覆うように、層間絶縁膜２４上に、層間絶縁膜２６が形成される。層間絶縁膜２６は層間絶縁膜１３，１５と同様の材質により同様に形成される。周辺回路領域ＲＲにおいては層間絶縁膜２６に通常の写真製版およびエッチングを施すことにより孔が形成される。上記孔に対して上記と同様にバリアメタルと銅の充填薄膜とが形成されることにより、接続部材２７が形成される。
【００８８】
層間絶縁膜２６上に層間絶縁膜２８が形成される。層間絶縁膜２８は層間絶縁膜１３，１５と同様の材質により同様に形成される。その層間絶縁膜２８に上記と同様に開口部が形成され、当該開口部に配線層２９が形成される。
【００８９】
図１７に示す工程に関して、上記においてはシングルダマシン法について説明したが、層間絶縁膜２６を形成した後、連続してその上に積層される層間絶縁膜２８を形成し、層間絶縁膜２６，２８の双方に孔や開口部を形成するデュアルダマシン法により接続部材２７と配線層２９が形成されてもよい。
【００９０】
以上により本実施の形態の磁気記憶装置ＭＤが形成される。
図１７および図１８を参照して、図１７においてはライト線ＷＴの側面および下面に、バリアメタルとともに、たとえばスパッタリング法により、被覆層ＨＲが形成されている。また図１７および図１８においてはビット線ＢＬの側面および上面に、バリアメタルとともに被覆層ＨＲが形成されている。このようにライト線ＷＴまたはビット線ＢＬの延在する方向に交差する断面におけるライト線ＷＴまたはビット線ＢＬの側面、上面または下面の少なくともいずれかは被覆層ＨＲに覆われていることがより好ましい。
【００９１】
被覆層ＨＲはライト線ＷＴまたはビット線ＢＬを構成する導電材料がたとえば銅である場合には、銅よりも高い透磁率を有する薄膜であることが好ましく、具体的にはたとえばＮｉＦｅ（鉄ニッケル）、ＮｉＦｅＭｏ、ＣｏＮｂＺｒ（コバルトニオブジルコニウム）、ＣｏＦｅＮｂ、ＣｏＦｅＳｉＢ、ＣｏＮｂＲｕ、ＣｏＮｂＺｒＭｏＣｒ、ＣｏＺｒＣｒＭｏなどの合金、もしくはアモルファス合金からなる群から選択される少なくとも１種を用いることが好ましい。
【００９２】
次に、本実施の形態の磁気記憶装置ＭＤの製造方法の変形例について説明する。
上述した磁気記憶装置ＭＤの製造方法においては、接続部材１４を構成する材料として、タングステンからなる薄膜を例に挙げているが、たとえばシリコンが適用されてもよいし、銅、チタンあるいはタンタルなどの金属が適用されてもよい。さらに、このような金属の合金やこのような金属の窒化物なども適用することができる。また配線層１６や接続部材２３など、接続部材１４よりも上方の導電層として、銅からなる薄膜を例に挙げて説明したが、たとえばシリコンが適用されてもよいし、チタンあるいはタンタルなどの金属が適用されてもよい。
【００９３】
上述した磁気記憶装置ＭＤの製造方法においては、接続部材１４や配線層１６などの形成方法としてＣＶＤ法、メッキ法およびＣＭＰ法を例に挙げているが、例えばスパッタリング法とメッキ法とを組み合わせてもよい。金属として銅を適用する場合には、いわゆるダマシン法を適用することができ、上記のデュアルダマシン法を用いれば、接続部材と配線層とを一時に形成することができる。
【００９４】
また、ライト線ＷＴの形成方法としてシングルダマシン法を例に挙げて説明したが、ライト線ＷＴを接続部材１４と一時に形成する場合には、デュアルダマシン法を適用してもよい。さらに、デュアルダマシン法により一時に形成されるライト線ＷＴと接続部材１４との配線材料としてシリコン、タングステン、アルミニウム、チタンなどの金属、そのような金属の合金あるいはそのような金属の化合物を適用してもよい。このようにすれば、ドライエッチングによりライト線ＷＴおよび接続部材１４を形成することができる。
【００９５】
たとえばシリコン酸化膜からなる層間絶縁膜１３，１５，２１，２４などの膜厚は適用デバイスによって異なるが、本実施の形態の磁気記憶装置ＭＤにおいては、当該膜厚はたとえば約４０ｎｍであることが好ましい。
【００９６】
上述した磁気記憶装置ＭＤの製造方法においては、強磁性トンネル接合素子ＭＭのトンネル絶縁層２を構成する材料としてアルミニウム酸化物を例に挙げているが、トンネル絶縁層２としては非磁性金属材料を用いることが好ましい。トンネル絶縁層２は、たとえばアルミニウム、マグネシウム、シリコン、タンタルなどの金属の酸化物、その金属の窒化物、シリケートなどに代表されるその金属の合金酸化物、あるいはその合金の窒化物からなる群から選択される少なくとも１種からなることが好ましい。
【００９７】
トンネル絶縁層２は、読み出し動作時に適度な抵抗値および抵抗変化率を得るために、膜厚約０．３〜５ｎｍ程度の比較的薄い膜として形成されることが好ましい。なお、トンネル絶縁層２としてアルミニウム酸化物の薄膜の代わりに非磁性金属材料の薄膜を用いる場合には、いわゆる巨大磁気抵抗効果を用いることができる。
【００９８】
上述した磁気記憶装置ＭＤの製造方法においては、強磁性トンネル接合素子ＭＭの固着層１を構成する材料として白金マンガン合金膜とコバルト鉄合金膜との積層構造を例に挙げ、記録層３を構成する材料としてニッケル鉄合金膜を例に挙げている。しかし固着層１および記録層３を構成する材料については、たとえばニッケル、鉄および／またはコバルトを主成分とする強磁性材料を用いることが好ましい。さらに、固着層１および記録層３を構成する強磁性材料の磁気特性向上と熱的安定化のため、当該強磁性材料にホウ素、窒素、シリコン、モリブデンなどの添加物が導入されてもよい。特に、記録層３に対しては、記録層３上に記録層３の磁気特性を改善する体心立方型、ルチル型、塩化ナトリウム型、閃亜鉛鉱型の結晶構造を有する結晶性材料薄膜を積層する、および／またはタンタル、ルテニウムなどの酸化防止膜を積層するなどして、磁気特性の向上・安定化を図ることも可能である。さらに、固着層１および記録層３を構成する材料として、ハーフメタルと呼ばれるＮｉＭｎＳｂ、Ｃｏ2Ｍｎ（Ｇｅ,Ｓｉ）、Ｃｏ2Ｆｅ（Ａｌ,Ｓｉ）、（Ｚｎ，Ｍｎ）Ｆｅ2Ｏ4などからなる群から選択される少なくとも１種を適用することも可能である。ハーフメタルでは一方のスピンバンドにエネルギギャップが存在するので、非常に大きな磁気効果を得ることができ、その結果、大きな信号出力を得ることができる。
【００９９】
固着層１では、反強磁性層と強磁性層との積層構造とすることで、磁化方向をより固定することができる。つまり、反強磁性層が強磁性層のスピンの向きを固定することで、強磁性層の磁化の方向が一定に保たれる。反強磁性層としては、鉄などの強磁性材料または貴金属の少なくとも１つと、マンガンとの化合物が好ましい。固着層１は、反強磁性層上に強磁性層が積層された２層構造であってもよいがこれに限らず、反強磁性層上に強磁性層、非磁性層、強磁性層の順に積層された４層構造、あるいは５層構造などであってもよい。積層数や積層される層の種類の順序などは上記の態様に限られない。記録層３についても、１層構造に限らず、たとえば磁気特性の異なる強磁性層が２層以上積層された構造であってもよい。あるいは記録層３は、たとえば強磁性層、非磁性層、強磁性層の順に積層された３層構造であってもよく、積層数や積層される層の種類の順序などは上記の態様に限られない。
【０１００】
上述した磁気記憶装置ＭＤの製造方法においては、固着層１、トンネル絶縁層２および記録層３をそれぞれスパッタリング法によって形成する場合を例に挙げている。しかし、固着層１、トンネル絶縁層２および記録層３のそれぞれは、スパッタリング法の代わりに、たとえばＭＢＥ（Molecular Beam Epitaxy）法、化学気相成長法あるいは蒸着法などにより形成してもよい。
【０１０１】
また、上述した磁気記憶装置ＭＤの製造方法においては、強磁性トンネル接合素子ＭＭの固着層１と接続部材１８との間に導電層１９がある場合について説明しているが、固着層１と接続部材１８とが直接接続されていてもよい。また、接続部材１８を挟まずに配線層１６とその導電層１９とを直接接続させた構造としてもよい。この場合、その導電層１９は、固着層１と平面視において重なるように固着層１の平面形状と同じ形状に形成されてもよい。導電層１９を構成する材料として、上記の銅またはタンタルのほかに、低抵抗の金属、たとえば白金、ルテニウム、アルミニウムなどを適用してもよい。また、導電層１９の膜厚は、導電層１９の上に形成される固着層１、トンネル絶縁層２および記録層３の平坦性が損なわれないように、たとえば３００ｎｍ以下にすることが好ましい。
【０１０２】
なお、固着層１を記録層３と平面視において同じ大きさに形成する場合には、導電層１９が接続部材１４と接続されるように導電層１９を固着層１よりも平面視において大きく形成する必要がある。これは一般的に固着層１などの強磁性トンネル接合素子ＭＭは、接続部材１４および配線層１６と平面視において重ならない位置に配置されるためである。この場合、導電層１９が固着層１よりも平面視において大きく形成されてもよい。
【０１０３】
このように層間絶縁膜１５と強磁性トンネル接合素子ＭＭとの間に所定の導電層１９を挟むことにより以下の効果を奏する。すなわち、強磁性トンネル接合素子ＭＭをエッチングによってパターニングする際に、導電層１９は、導電層１９の下側の銅の接続部材１８がエッチングされて腐食するのを抑制するバリアとして機能する。また、導電層１９を構成する材料として固着層１の抵抗値よりも低い抵抗値を有する材料を適用することで、読み出しの際の電流の経路の抵抗値を下げることができ、読み出し速度の向上を図ることもできる。
【０１０４】
上述した本実施の形態の磁気記憶装置ＭＤの製造方法においては、強磁性トンネル接合素子ＭＭが形成された後の工程において強磁性トンネル接合素子ＭＭがダメージを受けるのを抑制するために、強磁性トンネル接合素子ＭＭを覆うように保護膜２０が形成される。製造工程において強磁性トンネル接合素子ＭＭが被る可能性のあるダメージとしては、たとえば層間絶縁膜を形成する際の熱処理がある。層間絶縁膜としてシリコン酸化膜を形成する場合、３００〜４００℃程度の酸化雰囲気のもとでシリコン酸化膜が形成されることになる。
【０１０５】
このとき、酸化雰囲気のもとで磁性膜が酸化するおそれがあり、これによって、強磁性トンネル接合素子ＭＭの磁気特性が劣化してしまうことがある。そこで強磁性トンネル接合素子ＭＭを被覆する、シリコン窒化膜や酸化アルミニウム膜などからなる保護膜２０は、強磁性トンネル接合素子ＭＭの酸化を抑制するバリアとして機能する。よって保護膜２０は強磁性トンネル接合素子ＭＭを保護することができる。
【０１０６】
また上記のような強磁性トンネル接合素子ＭＭの酸化を抑制するために、強磁性トンネル接合素子ＭＭと同一の層に形成される層間絶縁膜２１が、シリコン窒化膜などの非酸化性雰囲気のもとで成膜可能な薄膜と、シリコン酸化膜などの酸化性絶縁膜との２層構造とされてもよい。この場合、２層構造の層間絶縁膜のうち、シリコン窒化膜が強磁性トンネル接合素子ＭＭの保護膜となる。
【０１０７】
さらに、保護膜２０を構成する材料としては、絶縁性金属窒化物、絶縁性金属炭化物および鉄よりも酸化物生成自由エネルギが低い金属の酸化処理によって形成した金属酸化物のうち少なくとも１つの材料を含むことが好ましい。このような材料を用いることにより、少なくとも、鉄を含む磁性材料薄膜を用いた磁気記憶装置の製造工程における酸化工程中に強磁性トンネル接合素子ＭＭが酸化するのを抑制することができる。その結果、製造が容易でかつ動作特性が安定した磁気記憶装置を得ることができる。
【０１０８】
次に図１９〜図２４を用いて、本実施の形態の作用効果について説明する。
第１に、書き込み動作の際に情報を書き込もうとする磁気記憶素子ＭＥと接続されたライト線ＷＴと同一のライト線ＷＴに接続される、上記磁気記憶素子ＭＥ以外の他の磁気記憶素子ＭＥについて考える。
【０１０９】
図１９を参照して、本実施の形態の第１の比較例である、上記他の磁気記憶素子ＭＥを構成する記録層３は、平面視において楕円形状を有している。図１９の記録層３は、上方端ＴＰ’、下方端ＢＰ’、左方端ＬＰ’および右方端ＲＰ’などの端点を含めて、平面視におけるすべての領域がライト線ＷＴおよびビット線ＢＬの両方と重なっている点において、本実施の形態に係る図１０の磁気記憶素子ＭＥと異なっている。図１９の比較例においては、上記以外の点においては図１０に示す本実施の形態の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【０１１０】
図２０を参照して、図１９に示す比較例１の記録層３と電気的に接続されたライト線ＷＴに流れる十分に大きいライト線電流ＩＷＴによる磁界が発生した場合を考える。この場合、上記磁気記憶素子ＭＥおよび他の磁気記憶素子ＭＥは、ライト線電流ＩＷＴにより半選択状態となっている。半選択状態においては、上記（他の）磁気記憶素子ＭＥには、磁化容易軸９１の方向に沿うライト線ＷＴに流れる電流により、（磁化容易軸９１とほぼ直交する）磁化困難軸９２の方向（図の左右方向）に磁界が印加される。
【０１１１】
ここでライト線電流ＩＷＴにより発生する磁界の分布について、図２１を用いて説明する。図２１のグラフの横軸は、たとえば図２０における左右方向の座標を示している。図２１のグラフの横軸の座標が０である点は、第１の直線６３（ライト中心線ＡＷ）が延在する箇所の、図２０における左右方向の座標を示している。図２１のグラフの縦軸は、各座標の領域に発生する、（ライト線電流ＩＷＴに起因する）磁化困難軸９２の方向の磁界の大きさを示している。図１０に示す本実施の形態の記録層３は、左方端ＬＰおよび右方端ＲＰがライト線ＷＴと平面視において重ならないのに対し、（図１０の記録層３と同一のライト線ＷＴに接続される）図１９の比較例の記録層３は、左方端ＬＰ’および右方端ＲＰ’がライト線ＷＴと平面視において重なる。このためこれらの第２の端点は、図２１の横軸上に示す配置となっており、ライト線と平面視において重なる領域の端部は、ＬＰの位置とＬＰ’との間、およびＲＰの位置とＲＰ’の位置との間に配置される。
【０１１２】
図２１においては、ライト線ＷＴの側面および下面に被覆層ＨＲ（図１７および図１８参照）が形成される場合と形成されない場合との当該磁界の大きさのデータが示されている。被覆層ＨＲ付のライト線のグラフと、被覆層ＨＲ無しのライト線のグラフとは、被覆層ＨＲの有無を除きすべて同一の条件（導電層の大きさや材質、ライト線電流ＩＷＴの大きさなど）で出力されている。
【０１１３】
図２１のグラフから、ライト線ＷＴの側面および下面が被覆層ＨＲに覆われることにより、ライト線電流ＩＷＴが発生する磁界が大きくなることがわかる。これは被覆層ＨＲを備えることによりライト線ＷＴから発生する磁束は、たとえば記録層３の近傍に、より高密度に集中する。このためライト線ＷＴに被覆層ＨＲが形成されれば、ライト線電流ＩＷＴの大きさを変更することなく、より高効率に記録層３の磁化の方向を制御することができる。ビット線ＢＬに形成される被覆層ＨＲについても、ライト線ＷＴに形成される被覆層ＨＲと同様の効果を奏する。すなわちライト線ＷＴ（ビット線ＢＬ）に被覆層ＨＲが形成されれば、書き込み動作時のライト線電流ＩＷＴを増大することなく、高効率に書き込み動作させることができる。
【０１１４】
次に、被覆層ＨＲ無しのライト線を用いた場合は、ライト中心線ＡＷが延在する領域において磁界が極大になり、ライト中心線ＡＷから図２０の左右いずれかの方向に離れるにつれて、当該磁界はほぼ単調に減少する。これに対して被覆層ＨＲ付のライト線を用いた場合は、たとえば図１９の比較例の記録層３と平面視において重なる、第２の直線６４およびビット中心線ＢＷ上の領域において（ＬＰ’とＲＰ’との間の領域において）、磁界の大きさはほぼ最大の状態が維持される。ただし被覆層ＨＲの有無にかかわらず、ライト線ＷＴの（図２０の左右方向の）端部である図２１の１対のライト線端部の内側（１対のライト線端部に挟まれた領域）では磁界が大きく、１対のライト線端部に挟まれた領域の外側では磁界が急激に小さくなることがわかる。
【０１１５】
再び図２０を参照して、図２０の比較例の記録層３は、その全体がライト線ＷＴと平面視において重なる。このため図２１から、図２０中に細い矢印で示す分布の、ライト線電流ＩＷＴにより発生する磁界が加われば、図２２中に太い矢印で示すように、記録層３に印加される磁界は、第１の直線６３（ライト中心線ＡＷ）からの距離にかかわらずほぼ一定の大きさ（中心線ＡＷにおける最大の大きさに近い大きさ）を有し、ほぼ均一に磁化困難軸９２の方向を向くことがわかる。この状態は、記録層３における磁化が、ほぼすべてライト線電流ＩＷＴによる方向へと飽和した状態である。記録層３の磁化がライト線電流ＩＷＴによる方向へと飽和した状態で、ライト線電流ＩＷＴが０になると、記録層３の磁化方向は磁化容易軸９１に沿う方向となる。ただし磁化容易軸９１に沿う方向のうち、図２０の上向きおよび下向きが１／２ずつの確率で出現し、磁化の方向（上向きまたは下向き）を制御することはできない。すなわち記録層３の磁化が磁化困難軸９２の方向に飽和されることにより、記録層３の磁化の方向が制御できなくなり、記録層３の上方の保持ができなくなる。したがってライト線電流ＩＷＴにより記録層３の磁界が磁化困難軸９２の方向に飽和する半選択状態となれば、記録層３における誤ったデータの反転が発生する可能性がある。
【０１１６】
一方、図２２を参照して、本実施の形態の記録層３は、ライト線電流ＩＷＴにより半選択状態になれば、また図２２中に細い矢印で示す分布の、ライト線電流ＩＷＴにより発生する磁界は、上記のように、第１の直線６３（ライト中心線ＡＷ）から離れるにつれて（特に平面視におけるライト線ＷＴと重ならない領域において）小さくなる。その結果、図２２中に太い矢印で示す、記録層３に印加される磁界は、第１の直線６３（ライト中心線ＡＷ）の近傍においては比較例と同様に飽和する方向にほぼ均一に分布する。しかし図２２中に太い矢印で示す、記録層３に印加される磁界は、第１の直線６３（ライト中心線ＡＷ）から離れるにつれて、磁化困難軸９２の方向に対して傾いた方向を向くなど不均一な分布となる。これは第１の直線６３から離れた、ライト線ＷＴと平面視において重ならない領域（端部領域ＰＲ）における磁化の方向は、小さくなったライト線電流ＩＷＴによる磁界の影響を受けず、ライト線電流ＩＷＴが流れる前とほぼ同様の磁化の方向を維持するためである。具体的には、図２１を参照して、たとえば被覆層ＨＲ付のライト線を用いた場合、記録層３の左方端ＬＰおよび右方端ＲＰにおけるライト線電流ＩＷＴの磁界の大きさは、中心線ＡＷにおけるライト線電流ＩＷＴの磁界の大きさの約１／２となる。
【０１１７】
つまり本実施の形態においては、ライト線電流ＩＷＴにより記録層３に印加される磁界は、特に第１の直線６３（ライト中心線ＡＷ）から離れた領域において飽和しなくなる。この場合には、ライト線電流ＩＷＴを０にしても、磁気記憶素子ＭＥが元来有していた情報は維持される。すなわち本実施の形態の記録層３を用いた磁気記憶素子ＭＥは、ライト線ＷＴによって半選択状態になったとしても、誤ってデータが反転されることが抑制される。
【０１１８】
再度図２１を参照して、端点ＬＰおよびＲＰにおける磁化困難軸方向の磁界の大きさの、ライト中心線ＡＷ上における磁化困難軸方向の磁界に対する割合は、被覆層ＨＲ付のライト線の方が、被覆層ＨＲ無しのライト線よりも小さい。これは被覆層ＨＲを備えることにより、記録層３への磁束の集中効果が高まるためである。よって被覆層ＨＲを備えることにより、本実施の形態において記録層３の誤反転を抑制する効果がより高められる。
【０１１９】
ここでは図示しないが、ビット線電流ＩＢＬにより発生する磁界についても、図２１のグラフと同様の分布が得られる。つまり第２の直線６４（ビット中心線ＢＷ）近傍において、ビット線電流ＩＢＬに発生する磁界が最大となり、第２の直線６４（ビット中心線ＢＷ）から上方端ＴＰ（ＴＰ’）や下方端ＢＰ（ＢＰ’）の方向へ離れるにつれて（特にビット線ＢＬと重ならない領域において）、図２１と同様のグラフを描くように磁界は小さくなる。このため図２３を参照して、ビット線電流ＩＢＬにより発生する磁界は、図２３中に細い矢印で示すように、第２の直線６４（ライト中心線ＡＷ）から離れるにつれて（特に平面視におけるビット線ＢＬと重ならない領域において）小さくなる。このため磁気記憶素子ＭＥがビット線電流ＩＢＬにより半選択状態になったとしても、上方端ＴＰや下方端ＢＰを含む端部領域ＰＲの磁化方向は飽和しない。したがって端部領域ＰＲの磁化が磁化反転を抑制するように（磁化容易軸９１の方向に対して傾くなど不均一に）分布するため、ビット線電流ＩＢＬによる一方向の磁界のみでの磁化反転が抑制される。すなわち本実施の形態においては、上記のライト線電流ＩＷＴによる半選択状態の場合と同様に、ビット線電流ＩＢＬにより半選択状態になったとしても、記録層３の元来のデータは維持される。
【０１２０】
またビット線ＢＬについても、被覆層ＨＲで覆われることにより、ライト線ＷＴと同様に、書き込み動作に必要なビット線電流ＩＢＬの増大を抑制することができる。
【０１２１】
なおビット線電流ＩＢＬにより発生する磁界の大きさは、第２の直線６４（ビット中心線ＢＷ）から離れるほど小さくなる。したがって記録層３の上方端ＴＰや下方端ＢＰがビット中心線ＢＷから離れるほど、ビット線電流ＩＢＬの半選択状態に起因する記録層３の誤反転を抑制する効果が大きくなる。すなわち上方端ＴＰと下方端ＢＰとを結ぶ第１の線分の長さＬが最大になるように上方端ＴＰおよび下方端ＢＰを選択することが好ましい。
【０１２２】
第２に、磁気記憶素子ＭＥが書き込み動作において選択された場合を考える。上記のように、ライト線電流ＩＷＴにより発生する磁界は、平面視において、第１の直線６３（ライト中心線ＡＷ）の近傍にて最大となり、ビット線電流ＩＢＬにより発生する磁界は、平面視において、第２の直線６４（ビット中心線ＢＷ）の近傍にて最大となる。そして平面視においてライト線ＷＴやビット線ＢＬと重ならない領域においては急激に小さくなる。
【０１２３】
図２４を参照して、本実施の形態の第２の比較例においては、図１９の第１の比較例と大筋で同様の構成を有している。ただし図２４の記録層３は、上方端ＴＰ’、下方端ＢＰ’、左方端ＬＰ’および右方端ＲＰ’およびその近傍が、ライト線ＷＴまたはビット線ＢＬのいずれか一方のみと平面視において重なっている。また図２４の記録層３はその一部（平面視における斜め四方）に、ライト線ＷＴとビット線ＢＬとのいずれとも平面視において重ならない領域を有している。
【０１２４】
図２４の記録層３は、記録層３において、ビット線ＢＬとライト線ＷＴのいずれとも平面視において重ならない領域においては、いずれの配線からの磁界も小さくなる。このため当該領域においては、ライト線電流ＩＷＴおよびビット線電流ＩＢＬにより印加される磁界が小さくなり、図１０に示される本実施の形態の記録層３と比較し、書き込み動作に必要とされるビット線電流ＩＢＬとライト線電流ＩＷＴが増大する。
【０１２５】
一方、本実施の形態の磁気記憶素子ＭＥの記録層３は、平面視においてすべての領域がライト線ＷＴとビット線ＢＬとの少なくとも一方と重なるように配置される。この構成は、平面視における記録層３の外縁に凹部Ｒ１を形成することにより実現される。このため、ビット線電流ＩＢＬとライト線電流ＩＷＴとを大きくすることなく、選択状態にある記録層３に情報を書き込むことができる。このため磁気記憶装置ＭＤの故障および消費電力の増大を抑制することができる。
【０１２６】
以上をまとめると、本実施の形態の記録層３によれば、平面視において（上方端ＴＰや左方端ＬＰなどを含む）一部の領域がライト線ＷＴとビット線ＢＬとのいずれか一方のみと重なることにより、半選択状態時における誤反転を抑制することができ、平面視においてすべての領域がライト線ＷＴとビット線ＢＬとの少なくともいずれか一方と重なることにより、選択状態時における消費電力（書き込み電流）を増大することなく確実に書き込み動作を行なうことができる。
【０１２７】
本実施の形態の磁気記憶素子ＭＥは、特にＭＲＡＭ（磁気記憶装置ＭＤ）のマトリクス内で記録層３の特性にばらつきがある場合において、特定の記録層３に情報を書き込む際に通常よりもビット線電流ＩＢＬとライト線電流ＩＷＴを増大することを不要とし、安定した書き込み動作を可能とする。また本実施の形態の磁気記憶素子ＭＥは、半選択状態になった記録層３の磁化が一方向に飽和することに起因する、磁化の誤反転を抑制することができる。このため、実用的観点からは、マトリクス状に並んだ磁気記憶素子ＭＥの記録層３のばらつきに起因したデータの反転を抑制できる構成であることがより好ましい。
【０１２８】
なお本実施の形態の記録層３は、平面視において４つの凸部Ｐ１と凹部Ｒ１とを有している。凸部Ｐ１が形成されることにより、記録層３が平面視における（上方端ＴＰや左方端ＬＰなどを含む）一部の領域においてライト線ＷＴとビット線ＢＬとのいずれか一方のみと重なる構成が容易に形成可能となる。凹部Ｒ１が形成されることにより、記録層３が平面視におけるすべての領域においてライト線ＷＴとビット線ＢＬとの少なくともいずれか一方と重なる構成が容易に形成可能となる。
【０１２９】
本実施の形態の磁気記憶素子ＭＥは、記録層３の左方端ＬＰおよび右方端ＲＰ（１対の第２の端点）はビット中心線ＢＷ上（第２導電層の中心線上）に配置される。つまり本実施の形態においては記録層３の第１の線分を垂直に二等分する第２の線分と記録層３の外縁との交点である左方端ＬＰおよび右方端ＲＰが、ビット中心線ＢＷと重なるように配置されることにより、ビット中心線ＢＷに関して記録層３が対称となるように配置される。
【０１３０】
ビット線電流ＩＢＬは、たとえば図１０の左側から右側へ流れる場合と、図１０の右側から左側へ流れる場合とがあり、ビット線電流ＩＢＬの流れる方向に応じて、選択された記録層３が（ビット線ＢＬに交差する）磁化容易軸９１に沿って磁化される方向（図１０の上向きまたは下向き）が決まる。本実施の形態のように記録層３がビット中心線ＢＷに関して対称となるように配置されることにより、ビット線電流ＩＢＬの流れる方向にかかわらず、ビット線電流ＩＢＬにより記録層３に印加される磁界の大きさや分布が（その方向が１８０°反対となることを除いて）同様となる。したがって記録層３のデータを２進数のいずれに書き換える場合も、ビット線電流ＩＢＬの絶対値を同じにすることができる。その結果、磁気記憶素子ＭＥの書き込み動作をより安定させることができる。
【０１３１】
本実施の形態においては記録層３の平面視における外縁は、滑らかな曲線により構成されている。このようにすれば、微細化された際においても記録層３を容易に形成することができる。また、磁化の回転が円滑になるため記録層３における磁化分布の制御が容易になる。
【０１３２】
次に図２５を用いて、本実施の形態の第２例に係る磁気記憶素子について説明する。
図２５を参照して、本実施の形態の第２例においては、図１０に示す本実施の形態の第１例と大筋で同様の構成を備えている。ただし図２５の記録層３は、たとえば図２４の比較例と同様の楕円形状を有している。すなわち記録層３の外縁を構成する曲線は、変曲点を有する凸部Ｐ１および凹部Ｒ１（図９参照）を有しない。
【０１３３】
図２５の本実施の形態の第２例においては、上記以外の点においては図１０に示す本実施の形態の第１例の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【０１３４】
図２５の記録層３も、図１０の記録層３と同様に、平面視においてすべての領域がライト線ＷＴとビット線ＢＬとの少なくとも一方と重なっており、上方端ＴＰや左方端ＬＰなどを含む端部領域ＰＲは平面視においてライト線ＷＴとビット線ＢＬとのいずれか一方のみと重なっている。このような構成を有することにより、図２５の磁気記憶素子ＭＥについても、図１０に示す本実施の形態の第１例に係る磁気記憶素子ＭＥと同様の効果を奏する。
【０１３５】
次に図２６を用いて、本実施の形態の第３例に係る磁気記憶素子について説明する。
図２６を参照して、本実施の形態の第３例においては、図１０に示す本実施の形態の第１例と大筋で同様の構成を備えている。ただし図２６の記録層３は、図１０の記録層３が、記録層３が磁化困難軸９２に沿う方向（図の左側）に平行移動された位置に配置されている。すなわち図１０においては第１の直線６３（第１の線分）とライト中心線ＡＷとが重なっているのに対し、図２６においては第１の直線６３（第１の線分）とライト中心線ＡＷとが重なっていない。したがって図２６においては記録層３は、ライト中心線ＡＷに関して対称となる位置に配置されていない。
【０１３６】
図２６の本実施の形態の第３例においては、上記以外の点においては図１０に示す本実施の形態の第１例の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。すなわち図２６の記録層３も、図１０の記録層３と同様に、平面視においてすべての領域がライト線ＷＴとビット線ＢＬとの少なくとも一方と重なっており、上方端ＴＰや左方端ＬＰなどを含む端部領域ＰＲは平面視においてライト線ＷＴとビット線ＢＬとのいずれか一方のみと重なっている。また図２６の記録層３は図１０の記録層３と同様の平面形状を有しており、第１の直線６３に関して対称である。このような構成を有することにより、図２６の磁気記憶素子ＭＥについても、図１０に示す本実施の形態の第１例に係る磁気記憶素子ＭＥと同様の効果を奏する。
【０１３７】
（実施の形態２）
本実施の形態は、実施の形態１と比較して、記録層３の平面視における形状において異なっている。以下、本実施の形態における磁気記憶素子ＭＥについて、図２７〜図３４を用いて説明する。
【０１３８】
図２７を参照して、本実施の形態（の第１例）に係る磁気記憶素子ＭＥにおいては、記録層３が平面視において、第１の直線６３に関して非対称であり、第２の直線６４に関して対称な形状を有している。その結果、記録層３がライト中心線ＡＷに関して非対称であり、ビット中心線ＢＷに関して対称であるように配置されている。
【０１３９】
具体的には、図２７の記録層３は、上方端ＴＰ、下方端ＢＰおよび左方端ＬＰを含むように３つの凸部Ｐ１を有している。当該記録層３は、平面視における左方に、実施の形態１の記録層３と同様に２つの凹部Ｒ１を有している。すなわち図２７の記録層３は、右方端ＲＰを含む領域には凸部Ｐ１や端部領域ＰＲが形成されておらず、右方端ＲＰの近傍において記録層３の外縁はライト中心線ＡＷに沿うように直線状に延在している。このように本実施の形態（の第１例）においては、少なくとも３つの凸部Ｐ１と２つの凹部Ｒ１とを有しており、上方端ＴＰ、下方端ＢＰなどの少なくとも３つは凸部Ｐ１に含まれる。
【０１４０】
図２７の記録層３は、平面視におけるすべての領域がライト線ＷＴとビット線ＢＬとの
少なくとも一方に重なるように配置される。当該記録層３は、左方端ＬＰを含む端部領域ＰＲや凸部Ｐ１についてはビット線ＢＬのみと平面視において重なり、ライト線ＷＴとは平面視において重ならない。しかし右方端ＲＰはビット線ＢＬとライト線ＷＴとの両方と平面視において重なっている。
【０１４１】
図２７の記録層３は、実施の形態１と同様に、第２の線分が、中心点ＣＰを通り、第１の線分（上方端ＴＰと下方端ＢＰとを結ぶ線分）を垂直に二等分する。しかし図２７の記録層３は、第１の線分が第２の線分を二等分しない。すなわち左方端ＬＰと中心点ＣＰとの距離は、右方端ＲＰと中心点ＣＰとの距離よりも長い。
【０１４２】
図２７の本実施の形態の第１例においては、上記以外の点においては図１０に示す本実施の形態の第１例の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【０１４３】
次に本実施の形態の作用効果について説明する。本実施の形態においては実施の形態１の作用効果に加えて、以下の作用効果を有する。
【０１４４】
本実施の形態においても、実施の形態１と同様に、記録層３がビット中心線ＢＷに関して対称な形状を有し、かつビット中心線ＢＷに対して対称となるように配置されることが好ましい。このようにすれば、実施の形態１と同様に、記録層３のデータを２進数のいずれに書き換えるかを決定する、ビット線電流ＩＢＬの流れる方向にかかわらず、当該ビット線電流ＩＢＬの絶対値を同じにすることができる。その結果、磁気記憶素子ＭＥの磁化の方向を書き込む動作をより安定させることができる。
【０１４５】
一方、ライト線電流ＩＷＴによる磁界は、ビット線電流ＩＢＬによる磁界のように、直接記録層３の磁化の方向をデータとして書き込むものではない。ライト線電流ＩＷＴは、ビット線電流ＩＢＬと同時に流すことにより、情報を書き込む磁気記憶素子ＭＥを選択する役割を有するものである。ライト線電流ＩＷＴはまた、ビット線電流ＩＢＬと合わせて選択された磁気記憶素子ＭＥの記録層３がより容易に磁化の方向を反転することができるようにするために、記録層３に磁化困難軸９２に沿う方向の磁界を印加するものである。
【０１４６】
したがってライト線電流ＩＷＴは流れの有無のみ制御できればよく、その流れは１方向であればよい。このため記録層３がライト中心線ＡＷに対して非対称であっても、書き込み動作上、特に問題はない。
【０１４７】
また記録層３がライト中心線ＡＷに関して非対称であれば、記録層３がライト中心線ＡＷに関して対称である場合に比べて、記録容易軸９１に沿う方向の磁界の印加のみを用いて記録層３の磁化を反転することが困難となる。すなわち磁化容易軸９１に沿う方向の磁界に加えて磁化困難軸９２に沿う方向の磁界が印加されることのみにより、記録層３の磁化の方向を反転させることが可能となる。したがって本実施の形態によれば、たとえばビット線電流ＩＢＬの磁界のみが印加されることにより記録層３が半選択状態になった場合における、磁化の方向の誤反転を抑制する効果が高まる。
【０１４８】
本実施の形態においては、少なくとも３つの（第１および第２の端点を含む）凸部と２つの凹部を有する形状により、上記の効果を大きく得ることが可能である。
【０１４９】
図２８を参照して、本実施の形態の第２例に係る磁気記憶素子ＭＥは、図２７に示す本実施の形態の第１例に係る磁気記憶素子ＭＥと大筋で同様の構成を有している。ただし図２８においては、右方端ＲＰを含む記録層３の外縁が、図２７の記録層３の当該箇所よりも図の左方に萎縮した形状を有している。すなわち右方端ＲＰを含む曲線が凹形状を有しており、合計３つの凹部Ｒ１を有する構成となっている。
【０１５０】
図２８の本実施の形態の第２例においては、上記以外の点においては図２７に示す本実施の形態の第１例の構成と同様である。すなわち図２８の記録層３は、第２の直線６４に関して対称であり、第１の直線６３に関して非対称である。その結果、図２８の記録層３は、ビット中心線ＢＷに関して対称であり、ライト中心線ＡＷに関して非対称である。第１の直線６３（第１の線分）に関して非対称である当該記録層３は、左方端ＬＰと中心点ＣＰとの距離は、右方端ＲＰと中心点ＣＰとの距離よりも長い。
【０１５１】
図２９を参照して、本実施の形態の第３例に係る磁気記憶素子ＭＥは、図１０に示す実施の形態１の第１例に係る磁気記憶素子ＭＥと大筋で同様の構成を有している。ただし図２９においては、右方端ＲＰを含む記録層３の外縁（凸部Ｐ１を含む領域）が、図１０の記録層３の当該箇所よりも図の左方に萎縮した形状を有している。したがって左方端ＬＰと中心点ＣＰとの距離は、右方端ＲＰと中心点ＣＰとの距離よりも長くなっており、記録層３は第１の直線６３（第１の線分）およびライト中心線ＡＷに関して非対称となっている。図２９の本実施の形態の第３例においては、上記以外の点においては図２７に示す本実施の形態の第１例の構成と同様である。
【０１５２】
見方を変えれば本実施の形態は、図２７〜図２９に示す第１例〜第３例のいずれも、図１０に示す実施の形態１の第１例の記録層３に対して、右方端ＲＰを含む領域において左方に萎縮した形状を有しており、図２９、図２７、図２８の順に漸次、当該萎縮の程度が大きくなっている。
【０１５３】
図２７〜図２９のうち最も記録層３の上記萎縮の程度が大きい、図２８の記録層３と、記録層３が形成される導電層１９と、導電層１９が形成される接続部材１８とを平面視すれば、概ね図３０に示す態様となる。ただしここでは固着層１、トンネル絶縁層２および記録層３はいずれも平面視において同一形状であり同一の大きさを有するものとする。
【０１５４】
次に、図３０および図３１を用いて、本実施の形態の第１例〜第３例に共通の、他の作用効果について説明する。
【０１５５】
図３０のように記録層３が、接続部材１８と対向する方向（たとえば右方端ＲＰの存在する方向）に関して、図１０の記録層３に対して萎縮する形状を有することにより、当該記録層３の平面視における占有面積が小さくなる。このため磁気記憶素子ＭＥをより高集積化することができる。
【０１５６】
図３１を参照して、一般に接続部材１８の最上面は、層間絶縁膜１７の最上面に対して上方に突出し、かつ（図示されないが）接続部材１８の最上面はディッシングされた凹形状の面となる。このとき接続部材１８および層間絶縁膜１７の最上面を覆うように形成される導電層１９の表面に段差が発生する。導電層１９の表面に段差が発生すれば、導電層１９の上に形成される強磁性トンネル接合素子ＭＭの動作特性や、記録層３の書き込み動作に影響を及ぼす可能性がある。
【０１５７】
そこで図３０に示すように、接続部材１８と対向する方向に関して、記録層３が萎縮した平面形状を有することにより、記録層３が導電層１９の表面の段差の影響を受けることを回避することができる。すなわち、段差の影響を受けずに強磁性トンネル接合素子ＭＭを集積化することができる。
【０１５８】
また、記録層３は、平面形状がライト中心線ＡＷに対して非対称である。このため、記録層３の平面形状による磁気異方性の影響により、ライト線電流ＩＷＴにより記録層３に印加される磁界の分布は、たとえば図２０に示す態様とは異なり、磁化容易軸９１に対して非対称となる。そのため、ライト線電流ＩＷＴにより記録層３に印加される磁界に対し、記録層３の一方端、特に左方端ＬＰ側においては、ライト線電流ＩＷＴにより記録層３に印加される磁界の飽和が抑制される。これは左方端ＬＰと中心点ＣＰとの距離が、右方端ＲＰと中心点ＣＰとの距離よりも長いためである。
【０１５９】
したがって、記録層３の平面視における形状とライト線電流ＩＷＴにより印加される磁界の分布とが、ともにライト中心線ＡＷに対して非対称であるため、ライト線電流ＩＷＴにより半選択状態となった記録層３の誤反転をより確実に抑制することができる。
【０１６０】
さらに他の変形例として、本実施の形態に係る磁気記憶素子ＭＥの記録層３は、たとえば図３２を参照して、変曲点を有しない凸部Ｐ２と、少なくとも１つの変曲点を有する凸部Ｐ１と、凹部Ｒ１とが組み合わされた外縁を有する弓形の形状を有していてもよい。またたとえば図３３および図３４を参照して、右方端ＲＰの方向に１つの凸部Ｐ２を有し、他の端点（上方端ＴＰ、下方端ＢＰおよび左方端ＬＰ）はライト線ＷＴまたはビット線ＢＬの延在する方向に（直線状に）延在する外縁上に存在する記録層３を有していてもよい。これらの磁気記憶素子ＭＥを用いた場合においても、上記の実施の形態１または実施の形態２と同様の効果を奏する。
【０１６１】
図３２〜図３４においても、他の実施例と同様に、記録層３の磁化容易軸９１およびライト線ＷＴが図の上下方向に延在し、記録層３の磁化困難軸９２およびビット線ＢＬが図の左右方向に延在するように図示されている。しかし実際には、図３２〜図３４の記録層３のように非対称かつ非均一な形状を有する場合、記録層３の磁化容易軸９１および磁化困難軸９２の方向が、上記方向に対して傾く可能性がある。この場合は、たとえばライト線ＷＴを当該記録層３の（図３２〜図３４に示す方向に対して傾いた）延在する方向に沿うように配置し、ビット線ＢＬをライト線ＷＴに交差（ほぼ直交）するように配置してもよい。
【０１６２】
また、記録層３の形状などにより、磁化容易軸９１と磁化困難軸９２とが互いにほぼ直交しない（たとえば互いに鋭角を有する）ように交差する場合には、磁化容易軸９１および磁化困難軸９２の方向に応じて、たとえばライト線ＷＴとビット線ＢＬとが互いに直交しないように交差するよう、ライト線ＷＴとビット線ＢＬとの配置が調整されてもよい。
【０１６３】
基本的に、ライト線ＷＴは磁化容易軸９１の延在する方向に交差する方向（言い換えれば磁化困難軸９２の延在する方向に沿う方向）に磁界を発生することが好ましく、ビット線ＢＬは磁化困難軸９２の延在する方向に交差する方向（言い換えれば磁化容易軸９１の延在する方向に沿う方向）に延在する磁界を発生することが好ましい。このためたとえば、磁化困難軸９２が磁化容易軸９１に対して互いに鋭角を有するように交差する場合には、ビット線ＢＬはライト線ＷＴに対して互いに鋭角を有するように交差することが好ましい場合がある。さらに、ライト線ＷＴおよびビット線ＢＬは、磁気記憶素子ＭＥの配置や形状、構成等に応じて領域ごとに適宜湾曲してもよい。
【０１６４】
以上に示す本発明の実施の形態においては、磁気記憶素子ＭＥおよび磁気記憶装置ＭＤでは、１つのメモリセルに１つの磁気記憶素子ＭＥを設けたメモリセルを例に挙げて説明した。しかし本発明の実施の形態においては、１つのメモリセルに２つ以上の磁気記憶素子ＭＥを設けてもよく、また、それらのメモリセルが互いに積層されていてもよい。
【産業上の利用可能性】
【０１６５】
本発明は、磁化の方向が変化する記録層を有する磁気記憶素子および磁気記憶素子を有する磁気記憶装置に、特に有利に適用され得る。
【符号の説明】
【０１６６】
１ 固着層、２ トンネル絶縁層、３ 記録層、１１ 半導体基板、１２ 素子分離絶縁膜、１３，１５，１７，２１，２４，２６，２８ 層間絶縁膜、１３ａ，１３ｂ，１７ａ，２１ａ，２１ｂ コンタクトホール、１４，１８，２３，２７ 接続部材、１５ａ，１５ｂ，１５ｃ，２４ａ 開口部、１６，２５，２９ 配線層、１９ 導電層、２０ 保護膜、５３ａ，５４ａ，５５ａ 磁界、６３ 第１の直線、６４ 第２の直線、９１ 磁化容易軸、９２ 磁化困難軸、ＡＷ ライト中心線、ＢＬ ビット線、ＢＰ 下方端、ＢＲＬ バリアメタル、ＢＷ ビット中心線、ＣＨＰ 半導体チップ、ＣＰ 中心点、Ｄ ドレイン領域、Ｇ ゲート電極本体、ＧＩ ゲート絶縁膜、ＨＲ 被覆層、ＩＢＬ ビット線電流、ＩＷＴ ライト線電流、ＬＰ 左方端、ＭＣ メモリセル、ＭＤ 磁気記憶装置、ＭＥ 磁気記憶素子、ＭＭ 強磁性トンネル接合素子、ＭＲ メモリセル領域、Ｐ１，Ｐ２ 凸部、ＰＤ パッド、ＰＬ パワーライン、ＰＲ 端部領域、Ｒ１ 凹部、ＲＰ 右方端、ＲＲ 論理回路領域、Ｓ ソース領域、ＳＩ 側壁絶縁膜、ＳＬ ソース線、ＴＰ 上方端、ＴＲ 素子選択用トランジスタ、ＴＲＡ トランジスタ、ＷＤ ワード線、ＷＴ ライト線。
【特許請求の範囲】
【請求項１】
外部磁界によって磁化方向を変化可能であり、磁化されやすい方向に沿う磁化容易軸と、前記磁化容易軸に交差する磁化されにくい方向に沿う磁化困難軸とを有する記録層と、
平面視において前記磁化困難軸の延在する方向に沿って磁界を形成する第１導電層と、
平面視において前記磁化容易軸の延在する方向に沿って磁界を形成する第２導電層とを備え、
前記記録層は、平面視においてすべての領域が前記第１または第２導電層の少なくとも一方と重なるように配置され、
前記磁化容易軸に沿い、前記記録層と平面視において重なる寸法が最大となる第１の線分の１対の端点である第１の端点は、前記第２導電層と平面視において重ならず、
前記第１の線分の中点を通り、平面視において前記第１の線分に直交し、前記記録層と平面視において重なる第２の線分の１対の端点である第２の端点のうち少なくとも一方は、前記第１導電層と平面視において重ならない、磁気記憶素子。
【請求項２】
１対の前記第２の端点は、前記第２導電層の中心線上に配置される、請求項１に記載の磁気記憶素子。
【請求項３】
前記記録層は、平面視において、少なくとも３つの凸部と２つの凹部を有しており、
前記第１および第２の端点のうち少なくとも３つは、前記凸部に含まれる、請求項１または２に記載の磁気記憶素子。
【請求項４】
前記記録層は、前記第１導電層の中心線に対して非対称であり、かつ前記第２導電層の中心線に対して対称な形状を有する、請求項１〜３のいずれかに記載の磁気記憶素子。
【請求項５】
前記第１または第２導電層の延在する方向に交差する断面における前記第１または第２導電層の側面、上面または下面の少なくともいずれかは、前記第１または第２導電層より高い透磁率を有する薄膜に覆われている、請求項１〜４のいずれかに記載の磁気記憶素子。
【請求項６】
前記記録層の外縁は、滑らかな曲線により構成されている、請求項１〜５のいずれかに記載の磁気記憶素子。
【請求項７】
請求項１に記載の磁気記憶素子を備える、磁気記憶装置。
【請求項１】
外部磁界によって磁化方向を変化可能であり、磁化されやすい方向に沿う磁化容易軸と、前記磁化容易軸に交差する磁化されにくい方向に沿う磁化困難軸とを有する記録層と、
平面視において前記磁化困難軸の延在する方向に沿って磁界を形成する第１導電層と、
平面視において前記磁化容易軸の延在する方向に沿って磁界を形成する第２導電層とを備え、
前記記録層は、平面視においてすべての領域が前記第１または第２導電層の少なくとも一方と重なるように配置され、
前記磁化容易軸に沿い、前記記録層と平面視において重なる寸法が最大となる第１の線分の１対の端点である第１の端点は、前記第２導電層と平面視において重ならず、
前記第１の線分の中点を通り、平面視において前記第１の線分に直交し、前記記録層と平面視において重なる第２の線分の１対の端点である第２の端点のうち少なくとも一方は、前記第１導電層と平面視において重ならない、磁気記憶素子。
【請求項２】
１対の前記第２の端点は、前記第２導電層の中心線上に配置される、請求項１に記載の磁気記憶素子。
【請求項３】
前記記録層は、平面視において、少なくとも３つの凸部と２つの凹部を有しており、
前記第１および第２の端点のうち少なくとも３つは、前記凸部に含まれる、請求項１または２に記載の磁気記憶素子。
【請求項４】
前記記録層は、前記第１導電層の中心線に対して非対称であり、かつ前記第２導電層の中心線に対して対称な形状を有する、請求項１〜３のいずれかに記載の磁気記憶素子。
【請求項５】
前記第１または第２導電層の延在する方向に交差する断面における前記第１または第２導電層の側面、上面または下面の少なくともいずれかは、前記第１または第２導電層より高い透磁率を有する薄膜に覆われている、請求項１〜４のいずれかに記載の磁気記憶素子。
【請求項６】
前記記録層の外縁は、滑らかな曲線により構成されている、請求項１〜５のいずれかに記載の磁気記憶素子。
【請求項７】
請求項１に記載の磁気記憶素子を備える、磁気記憶装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【公開番号】特開２０１２−２０９３５８（Ｐ２０１２−２０９３５８Ａ）
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願番号】特願２０１１−７２６６５（Ｐ２０１１−７２６６５）
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]