半導体装置およびその作製方法
【課題】微小化されたトランジスタはゲート絶縁層の薄膜化を要求されるが、トンネル電流、つまりゲートリーク電流の増加により、ゲート絶縁層が酸化珪素膜の単層である場合はゲート絶縁層の薄膜化には物理的限界が生じつつある。
【解決手段】ゲート絶縁層に比誘電率が１０以上のｈｉｇｈ−ｋ膜を用いることで、微小化したトランジスタのゲートリーク電流を低減させる。酸化物半導体層と接する第２の絶縁層よりも比誘電率が高い第１の絶縁層としてｈｉｇｈ−ｋ膜を用いることによって、酸化珪素膜で換算した場合のゲート絶縁層よりもゲート絶縁層の薄膜化ができる。
【解決手段】ゲート絶縁層に比誘電率が１０以上のｈｉｇｈ−ｋ膜を用いることで、微小化したトランジスタのゲートリーク電流を低減させる。酸化物半導体層と接する第２の絶縁層よりも比誘電率が高い第１の絶縁層としてｈｉｇｈ−ｋ膜を用いることによって、酸化珪素膜で換算した場合のゲート絶縁層よりもゲート絶縁層の薄膜化ができる。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いたトランジスタ、該トランジスタで構成された集積回路を有する半導体装置、およびその作製方法に関する。例えば、半導体集積回路を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、電気光学装置、半導体回路、電子部品、および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、半導体装置の開発が進められて、シリコンウエハや、ガラス基板など用途に応じて様々な形態の半導体装置が製造されている。
【０００４】
例えば、液晶表示装置はガラス基板上にトランジスタや配線を形成していく。また、ＬＳＩやＣＰＵやメモリは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【０００５】
上記半導体装置は構成要素の一部にトランジスタを用いることができる。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が公知であるが、酸化物半導体材料も注目されている。
【０００６】
酸化物半導体の材料としては、酸化亜鉛を成分とするものが知られている。そして、酸化亜鉛を用いた半導体で形成されたトランジスタが開示されている（特許文献１乃至３）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１６５５２７号公報
【特許文献２】特開２００６−１６５５２８号公報
【特許文献３】特開２００６−１６５５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体装置は、動作時の消費電力だけでなく、スタンバイ時の消費電力も重要視される。特に携帯型の半導体装置は、バッテリーを電源としているため、限られた電力量での使用可能時間が制限される。他にも、車載の半導体装置は、スタンバイ時のリーク電流が大きいと、バッテリーの寿命の低下を招く恐れがある。例えば、電気自動車においては、車載の半導体装置のリーク電流に起因して一定の充電量あたりの走行距離が短縮してしまう。
【０００９】
消費電力を低減するためには、動作時の消費電力だけでなくスタンバイ時のリーク電流を低減することが効果的である。個々のトランジスタのリーク電流は大きなものではないが、ＬＳＩは数百万のトランジスタが設けられており、それらのリーク電流をあわせると、決して小さなものにはならない。このようなリーク電流は待機時の半導体装置の消費電力を増加させるもとになっている。リーク電流の要因は種々存在するが、スタンバイ時のリーク電流を低減することができれば、駆動回路などで消費される電力を低減させることで半導体装置の省電力化を図ることができる。半導体装置のスタンバイ時のリーク電流を低減することを課題の一つとする。
【００１０】
また、半導体装置は微小化が要求されているため、半導体装置の構成要素であるトランジスタにも微小化が要求されるのは必然である。微小化されたトランジスタはゲート絶縁層の薄膜化を要求されるが、ゲート絶縁層の厚さが１ｎｍ以下となると、トンネル電流が増加し、また、ゲート絶縁層にピンホールが発生する確率も急増し、これらの要因によりゲートリーク電流が増加する。このため、ゲート絶縁層が酸化珪素膜単層である場合はゲート絶縁層の薄膜化には物理的限界が生じつつある。ゲート絶縁層の薄膜化を図ることを課題の一とする。そして、トランジスタの微小化、さらには半導体装置全体の微小化を図ることを課題の一とする。
【課題を解決するための手段】
【００１１】
酸化物半導体中でドナー準位を構成する水または水素などの不純物を除去することで、真性又は実質的に真性な半導体であって、シリコン半導体よりもエネルギーギャップが大きい酸化物半導体でチャネル領域が形成されるトランジスタを用い、表示装置、電気光学装置、半導体回路、電子部品、および電子機器を作製する。
【００１２】
酸化物半導体に含まれる水素などの不純物は４００℃以上基板の歪み点未満の加熱処理により除去し、酸化物半導体に含まれる水素濃度が十分に低減されて高純度化された酸化物半導体層を用いることによりトランジスタのオフ電流を下げることができる。
【００１３】
なお、酸化物半導体としては、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００１４】
ゲート絶縁層に比誘電率が１０以上のｈｉｇｈ−ｋ膜を用いることで、微小化したトランジスタのゲートリーク電流を低減させることが可能となり、半導体装置の省電力化を実現する。比誘電率の高いｈｉｇｈ−ｋ膜としては、酸化ハフニウム（ＨｆＯ２等）、珪酸ハフニウム（ＨｆＳｉｘＯｙ；ただしｘ＞０、ｙ＞０））、珪酸ハフニウムオキシナイトライド（ＨｆＳｉＯＮ）、ハフニウムアルミネート（ＨｆＡｌｘＯｙ；ただしｘ＞０、ｙ＞０）などを用いることができる。また、他のｈｉｇｈ−ｋ膜としては、酸化ジルコニウム（ＺｒＯ２等）、酸化タンタル（Ｔａ２Ｏ５等）、酸化アルミニウムジルコニウム（ＺｒＡｌｘＯｙ；ただしｘ＞０、ｙ＞０））なども挙げることができ、これらの材料のうちのいずれか一からなる層と、上述したハフニウムを含む絶縁膜との積層をゲート絶縁層に用いることもできる。また、ハフニウムを含む絶縁膜は、ウェットエッチングを用いた場合に、ほとんどエッチングされないため、下方に設けられる電極や基板を保護するエッチングストッパー膜として機能させることもできる。
【００１５】
また、ゲート絶縁層に比誘電率が１０以上のｈｉｇｈ−ｋ膜を用いることで、酸化珪素膜単独で形成された厚さ０．８ｎｍ以下のゲート絶縁層と同じ効果を、厚さ２ｎｍ以上（具体的には厚さ２ｎｍ以上１０ｎｍ以下）の厚さのゲート絶縁層で得られる。或いは、ゲート絶縁層に比誘電率が１０以上のｈｉｇｈ−ｋ膜（具体的には厚さ２ｎｍ以上１０ｎｍ以下）を用いることで、酸化珪素膜で換算した場合のゲート絶縁層よりもゲート絶縁膜の薄膜化ができる。また、ゲート絶縁層にピンホールなどがなく、均一な絶縁耐圧を有するトランジスタを実現できる。
【００１６】
本明細書で開示する本発明の一態様は、ゲート電極に接するように設けられた第１の絶縁層と、第１の絶縁層に接するように設けられた金属酸化物からなる第２の絶縁層と、第２の絶縁層に接するように設けられた酸化物半導体層と、酸化物半導体層に接するように設けられた第３の絶縁層を有し、酸化物半導体層は、第２の絶縁層と第３の絶縁層との間に配置され、第１の絶縁層は第２の絶縁層より比誘電率が高いことを特徴とする半導体装置である。
【００１７】
上記構成は、上記課題の少なくとも一つを解決する。
【００１８】
例えば、酸化物半導体層と接する第２の絶縁層より比誘電率が高い第１の絶縁層として、ハフニウムを含む絶縁膜（具体的には厚さ２ｎｍ以上１０ｎｍ以下）を用いることで、酸化珪素膜で換算した場合のゲート絶縁層よりもゲート絶縁膜の薄膜化ができ、トランジスタの微小化を実現できる。
【００１９】
上記構成において、第２の絶縁層、第３の絶縁層、及び酸化物半導体層はスパッタ法で作製することが好ましい。第２の絶縁層及び第３の絶縁層は、酸化物半導体層に水素、水酸基、及び水分がなるべく含まれないようにするため、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入して成膜を行うことが好ましい。
【００２０】
ボトムゲート型のトランジスタを作製する方法も本発明の一つであり、その作製方法に関する構成は、絶縁表面を有する基板上にゲート電極を形成し、ゲート電極を覆う第１の絶縁層をスパッタ法により形成し、第１の絶縁層上に第２の絶縁層をスパッタ法により形成し、第２の絶縁層上に酸化物半導体層を形成し、窒素、酸素、または希ガスを含む雰囲気下で４００℃以上基板の歪み点未満の加熱処理を行って酸化物半導体層に含まれる含有水分などを低減し、酸化物半導体層上に第３の絶縁層をスパッタ法により形成し、第１の絶縁層は前記第２の絶縁層より比誘電率が高い半導体装置の作製方法である。
【００２１】
また、第２の絶縁層及び第３の絶縁層は、酸化物半導体層と接する層であるため、酸化珪素などの酸化物絶縁層とすることが好ましい。特に酸化物半導体層の形成後に形成する第３の絶縁層は、４００℃以上基板の歪み点未満の加熱処理によって酸化物半導体層中の不純物（水分など）を排除する工程によって同時に減少してしまった酸化物半導体を構成する材料の１つである酸素を供給することもできる。酸化物半導体を構成する材料の１つである酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ型（真性）化することができる。
【００２２】
また、第１の絶縁層は、比誘電率が１０以上のｈｉｇｈ−ｋ膜を用い、例えばハフニウムを含む絶縁膜を用いると、酸化物半導体層のパターニングの際にウェットエッチングを用い、第２の絶縁層の膜厚が薄く除去された場合でも、ほとんどエッチングされないため、下方に設けられるゲート電極や基板を保護するエッチングストッパー膜として機能させることもできる。
【００２３】
また、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極を有する、デュアルゲート型のトランジスタの構造も本発明の一つであり、その構成は、第１のゲート電極に接するように設けられた第１の絶縁層と、第１の絶縁層に接するように設けられた第２の絶縁層と、第２の絶縁層に接するように設けられた酸化物半導体層と、酸化物半導体層に接するように設けられた第３の絶縁層と、第３の絶縁層に接して第３の絶縁層より比誘電率が高い第４の絶縁層と、第１のゲート電極と重なる第２のゲート電極を第４の絶縁層に接して有し、酸化物半導体層は、前記第２の絶縁層と前記第３の絶縁層との間に配置され、第１の絶縁層は前記第２の絶縁層より比誘電率が高いことを特徴とする半導体装置である。
【００２４】
上記構成は、上記課題の少なくとも一つを解決する。
【００２５】
例えば、第２の絶縁層より比誘電率が高い第１の絶縁層としてハフニウムを含む絶縁膜を用い、第３の絶縁層より比誘電率が高い第４の絶縁層としてハフニウムを含む絶縁膜を用いることによって、デュアルゲート型のトランジスタのゲート絶縁層の膜厚を薄くすることができ、デュアルゲート型のトランジスタの微小化を実現できる。
【００２６】
上記構成において、酸化物半導体層をトランジスタのチャネル形成領域を含む半導体層に用いた場合、半導体装置の製造工程によっては、トランジスタのしきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため、チャネル形成領域を含む半導体層に酸化物半導体を用いたトランジスタでは、しきい値電圧の制御を行うことのできる構成が好適であり、第１のゲート電極または第２のゲート電極の電位を制御することにより所望の値のしきい値電圧に制御することもできる。
【発明の効果】
【００２７】
水素濃度が十分に低減されて高純度化された酸化物半導体層を用いるトランジスタは、リーク電流による消費電力の少ない半導体装置を実現できる。
【００２８】
また、ゲートリーク電流が低い優れたｈｉｇｈ−ｋ膜を用いたゲート絶縁層を有するトランジスタを実現できる。
【００２９】
また、水素濃度が十分に低減されて高純度化された酸化物半導体層を用いるトランジスタは、ガラス基板上に形成することができ、ガラス基板上にディスプレイやＬＳＩやＣＰＵやメモリを形成することができる。大面積のガラス基板を用いることにより、製造コストを低減することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一態様を示す断面図である。
【図２】本発明の一態様を示す断面工程図である。
【図３】本発明の一態様を示す断面工程図である。
【図４】本発明の一態様を示す上面図及び断面図である。
【図５】本発明の一態様を示す断面図及び上面図である。
【図６】本発明の一態様を示す断面図である。
【図７】本発明の一態様を示す断面図及び上面図である。
【図８】電子機器の一例を示す図。
【発明を実施するための形態】
【００３１】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３２】
（実施の形態１）
本実施の形態では、本明細書に開示する半導体装置に適用できるトランジスタの例を示す。本明細書に開示する半導体装置に適用できるトランジスタの構造は特に限定されず、例えばゲート電極が、ゲート絶縁層を介して、酸化物半導体層の上側に配置されるトップゲート構造、又はゲート電極が、ゲート絶縁層を介して、酸化物半導体層の下側に配置されるボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極を有する、デュアルゲート型でもよい。
【００３３】
なお、図１（Ａ）乃至（Ｄ）にトランジスタの断面構造の一例を以下に示す。図１（Ａ）乃至（Ｄ）に示すトランジスタは、半導体として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、トランジスタのオン状態における電界効果移動度の最大値（５ｃｍ２／Ｖｓｅｃ以上、好ましくは１０ｃｍ２／Ｖｓｅｃ以上１５０ｃｍ２／Ｖｓｅｃ以下）が比較的優れていることと、トランジスタのオフ状態において低いオフ電流（１ａＡ／μｍ未満、さらに好ましくは１０ｚＡ／μｍ未満、且つ、８５℃にて１００ｚＡ／μｍ未満）が得られることである。
【００３４】
図１（Ａ）に示すトランジスタ４１０は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。
【００３５】
トランジスタ４１０は、絶縁表面を有する基板４００上に、ゲート電極４０１、第１のゲート絶縁層４０２ａ、第２のゲート絶縁層４０２ｂ、酸化物半導体層４０３、ソース電極４０５ａ、及びドレイン電極４０５ｂを含む。また、トランジスタ４１０を覆い、酸化物半導体層４０３に積層する絶縁膜４０７が設けられている。絶縁膜４０７上にはさらに保護絶縁層４０９が形成されている。
【００３６】
図１（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう。
【００３７】
トランジスタ４２０は、絶縁表面を有する基板４００上に、ゲート電極４０１、第１のゲート絶縁層４０２ａ、第２のゲート絶縁層４０２ｂ、酸化物半導体層４０３、酸化物半導体層４０３のチャネル形成領域を覆うチャネル保護層として機能する絶縁層４２７、ソース電極４０５ａ、及びドレイン電極４０５ｂを含む。また、トランジスタ４２０を覆い、保護絶縁層４０９が形成されている。
【００３８】
図１（Ｃ）示すトランジスタ４３０はボトムゲート型のトランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電極４０１、第１のゲート絶縁層４０２ａ、第２のゲート絶縁層４０２ｂ、ソース電極４０５ａ、ドレイン電極４０５ｂ、及び酸化物半導体層４０３を含む。また、トランジスタ４３０を覆い、酸化物半導体層４０３に接する絶縁膜４０７が設けられている。絶縁膜４０７上にはさらに保護絶縁層４０９が形成されている。
【００３９】
トランジスタ４３０においては、第１のゲート絶縁層４０２ａは基板４００及びゲート電極４０１上に接して設けられ、ソース電極４０５ａ、ドレイン電極４０５ｂは、第２のゲート絶縁層４０２ｂ上に接して設けられている。そして、第２のゲート絶縁層４０２ｂ、及びソース電極４０５ａ、ドレイン電極４０５ｂ上に酸化物半導体層４０３が設けられている。
【００４０】
図１（Ｄ）に示すトランジスタ４４０は、トップゲート構造のトランジスタの一つである。トランジスタ４４０は、絶縁表面を有する基板４００上に、絶縁層４３７、酸化物半導体層４０３、ソース電極４０５ａ、及びドレイン電極４０５ｂ、第２のゲート絶縁層４０２ｂ、第１のゲート絶縁層４０２ａ、ゲート電極４０１を含み、ソース電極４０５ａ、ドレイン電極４０５ｂにそれぞれ配線層４３６ａ、配線層４３６ｂが接して設けられ電気的に接続している。
【００４１】
本実施の形態では、上述のとおり、半導体層として酸化物半導体層４０３を用いる。酸化物半導体層４０３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、一元系金属酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その化学量論比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【００４２】
酸化物半導体層４０３を用いたトランジスタ４１０、４２０、４３０、４４０は、オフ状態における電流値（オフ電流値）を低くすることができる。
【００４３】
また、酸化物半導体層４０３を用いたトランジスタ４１０、４２０、４３０、４４０は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。
【００４４】
第１のゲート絶縁層４０２ａは、プラズマＣＶＤ法又はスパッタリング法等を用いて得られるハフニウムを含むｈｉｇｈ−ｋ膜、例えば酸化ハフニウム膜、珪酸ハフニウム膜、珪酸ハフニウムオキシナイトライド膜、ハフニウムアルミネート膜を単層で又は積層して形成することができる。
【００４５】
また、第２のゲート絶縁層４０２ｂは、酸化シリコン層（ＳｉＯｘ（ｘ＞２））、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層を単層で又は積層して形成することができる。例えば、第１のゲート絶縁層４０２ａとしてスパッタ法により膜厚５ｎｍ以上１００ｎｍ以下の酸化ハフニウム層を形成し、第１のゲート絶縁層上に第２のゲート絶縁層４０２ｂとしてスパッタ法により膜厚５ｎｍ以上１００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞２））を積層して、合計膜厚１００ｎｍ以下のゲート絶縁層とする。なお、第２のゲート絶縁層４０２ｂよりも第１のゲート絶縁層４０２ａの膜厚が厚いように膜厚設定することが好ましい。
【００４６】
トップゲート構造のトランジスタ４４０においては、酸化物半導体層４０３上に接する第２のゲート絶縁層４０２ｂを形成した後に、第１のゲート絶縁層４０２ａを形成する順序とする。
【００４７】
ボトムゲート構造のトランジスタ４１０、４２０、４３０において、下地膜となる絶縁膜を基板とゲート電極の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００４８】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。
【００４９】
ゲート電極４０１の材料は、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｓｃ等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【００５０】
ソース電極４０５ａ、ドレイン電極４０５ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。
【００５１】
また、ソース電極４０５ａ、ドレイン電極４０５ｂ（これと同じ層で形成される配線層を含む）となる導電膜としては導電性の金属酸化物を用いてもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３等）、酸化スズ（ＳｎＯ２等）、酸化亜鉛（ＺｎＯ等）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２等、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ等）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００５２】
酸化物半導体層の上方に設けられる絶縁膜４０７、４２７は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、酸化物半導体層の下方に設けられる絶縁層４３７は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
【００５３】
また、酸化物半導体層の上方に設けられる保護絶縁層４０９は、窒化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、ハフニウムを含むｈｉｇｈ−ｋ膜などを用いることができる。ハフニウムを含むｈｉｇｈ−ｋ膜としては、例えば酸化ハフニウム膜、珪酸ハフニウム膜、珪酸ハフニウムオキシナイトライド膜、ハフニウムアルミネート膜などを用いることができる。
【００５４】
このように、本実施の形態において、電界効果移動度が高く、オフ電流値が低い酸化物半導体層を含むトランジスタを用い、第１のゲート絶縁層４０２ａとしてハフニウムを含むｈｉｇｈ−ｋ膜を用いることにより、リーク電流による消費電力の少ない半導体装置を提供することができる。
【００５５】
（実施の形態２）
本実施の形態は、酸化物半導体層を含むトランジスタ、及び作製方法の一例を図２を用いて詳細に説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
【００５６】
図２（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図２（Ａ）乃至（Ｅ）に示すトランジスタ５１０は、図１（Ａ）に示すトランジスタ４１０と同様なボトムゲート構造の逆スタガ型トランジスタである。
【００５７】
以下、図２（Ａ）乃至（Ｅ）を用い、基板５０５上にトランジスタ５１０を作製する工程を説明する。
【００５８】
まず、絶縁表面を有する基板５０５上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極５１１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００５９】
絶縁表面を有する基板５０５は、実施の形態１に示した基板４００と同様な基板を用いることができる。本実施の形態では基板５０５としてガラス基板を用いる。
【００６０】
下地膜となる絶縁膜を基板５０５とゲート電極５１１との間に設けてもよい。下地膜は、基板５０５からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００６１】
また、ゲート電極５１１の材料は、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｓｃ等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【００６２】
次いで、ゲート電極５１１上に第１のゲート絶縁層５０７ａを形成する。第１のゲート絶縁層５０７ａは、プラズマＣＶＤ法又はスパッタリング法等を用いて、ｈｉｇｈ−ｋ膜を形成する。
【００６３】
本実施の形態では、酸化ハフニウムからなる金属酸化物ターゲットを用い、ＲＦ電源電力１ｋｗ、圧力３ｍＴｏｒｒ、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を１５０ｍｍ、成膜温度を室温とし、アルゴン流量を５ｓｃｃｍ、酸素流量を５ｓｃｃｍとして５０ｎｍの酸化ハフニウム膜を成膜する。なお、上記成膜条件で得られた１００ｎｍの酸化ハフニウム膜の比誘電率は、１５であった。なお、真空の誘電率ε０を８．８４×１０−１２Ｆ／ｍとし、電極パッド面積０．７８５４ｍｍ２で比誘電率を算出した。また、酸化ハフニウム膜の成膜後、窒素雰囲気で５５０℃、１時間の熱処理を行って測定したところ、酸化ハフニウム膜の比誘電率は、１５．２であり成膜直後とほとんど同じ値であった。酸化ハフニウム膜は薬液を用いるウェットエッチングではほとんどエッチングできないため、エッチングする際にはＢＣｌ３ガスやＣｌ２ガスやＣＨＦ３ガスやこれらの混合ガスを用いたドライエッチングを用いる。
【００６４】
後の工程で酸化ハフニウム膜を選択的にエッチングしてゲート電極５１１に達するコンタクトホールを形成する際、ＢＣｌ３ガスとＣｌ２ガスの混合ガスを用いる場合には、ゲート電極５１１がＴｉ膜やＡｌ膜であると一緒にエッチングされてしまうため、ゲート電極５１１の最上層をＷ膜とすることが好ましい。
【００６５】
次いで、第１のゲート絶縁層５０７ａ上に第２のゲート絶縁層５０７ｂを形成する。第２のゲート絶縁層５０７ｂは、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層を単層で又は積層して形成することができる。本実施の形態では、第１のゲート絶縁層５０７ａ上に第２のゲート絶縁層５０７ｂとしてスパッタ法により膜厚５ｎｍ以上１００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞２））を積層して、合計膜厚１００ｎｍ以下のゲート絶縁層とする。
【００６６】
本実施の形態の酸化物半導体は、不純物を除去され、Ｉ型化又は実質的にＩ型化された酸化物半導体を用いる。本発明の技術思想においてＩ型化又は実質的にＩ型化された酸化物半導体とは、キャリア密度が１×１０１２ｃｍ−３未満、さらに好ましくは測定限界以下の１．４５×１０１０ｃｍ−３未満である酸化物半導体を指している。このような高純度化された酸化物半導体は界面準位密度、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接する第２のゲート絶縁層５０７ｂは、高品質化が要求される。
【００６７】
例えば、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質な第２のゲート絶縁層５０７ｂとが密接することにより、界面準位密度を低減して界面特性を良好なものとすることができるからである。
【００６８】
もちろん、第２のゲート絶縁層５０７ｂとして良質な絶縁層を形成できるものであれば、スパッタリング法など他の成膜方法を適用することができる。また、成膜後の熱処理によって第２のゲート絶縁層５０７ｂの膜質や、酸化物半導体との界面特性が改質される絶縁層であっても良い。いずれにしても、第２のゲート絶縁層５０７ｂとしての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【００６９】
また、第１のゲート絶縁層５０７ａ、第２のゲート絶縁層５０７ｂ、及び酸化物半導体膜５３０に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜５３０の成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極５１１が形成された基板５０５、第１のゲート絶縁層５０７ａ、又は第２のゲート絶縁層５０７ｂまでが形成された基板５０５を予備加熱し、基板５０５に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁層５１６の成膜前に、ソース電極５１５ａ及びドレイン電極５１５ｂまでが形成された基板５０５にも同様に行ってもよい。
【００７０】
次いで、第２のゲート絶縁層５０７ｂ上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下の酸化物半導体膜５３０を形成する（図２（Ａ）参照）。
【００７１】
なお、酸化物半導体膜５３０をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第２のゲート絶縁層５０７ｂの表面に付着している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【００７２】
酸化物半導体膜５３０に用いる酸化物半導体は、実施の形態１に示した酸化物半導体を用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。本実施の形態では、酸化物半導体膜５３０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。この段階での断面図は図２（Ａ）に相当する。また、酸化物半導体膜５３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる。
【００７３】
酸化物半導体膜５３０をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の金属酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の金属酸化物ターゲットを用いてもよい。
【００７４】
また、金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。
【００７５】
酸化物半導体膜５３０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【００７６】
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板５０５上に酸化物半導体膜５３０を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【００７７】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるために好ましい。
【００７８】
次いで、酸化物半導体膜５３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００７９】
また、第１のゲート絶縁層５０７ａ及び第２のゲート絶縁層５０７ｂにコンタクトホールを形成する場合、その工程は酸化物半導体膜５３０の加工時に同時に行うことができる。
【００８０】
なお、ここでの酸化物半導体膜５３０のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜５３０のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液や、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【００８１】
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃以上７５０℃以下、または４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層５３１を得る（図２（Ｂ）参照）。
【００８２】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【００８３】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。
【００８４】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００８５】
また、第１の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入してもよい。酸素ガスまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、脱水化または脱水素化処理によって不純物を排除する工程によって同時に減少してしまった酸化物半導体を構成する材料の１つである酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ型（真性）化する。
【００８６】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜５３０にも行うことができる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【００８７】
なお、第１の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、あるいは、ソース電極及びドレイン電極上に絶縁層を形成した後、のいずれでも良い。
【００８８】
また、第１のゲート絶縁層５０７ａ及び第２のゲート絶縁層５０７ｂにコンタクトホールを形成する場合、その工程は酸化物半導体膜５３０に第１の加熱処理を行う前でも行った後でもよい。
【００８９】
また、酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域、即ち、膜表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体層を形成してもよい。例えば、３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、窒素、酸素、希ガス、または乾燥空気の雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の第１の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を形成し、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の第２の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、第２の酸化物半導体膜を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体層を形成してもよい。
【００９０】
次いで、第２のゲート絶縁層５０７ｂ、及び酸化物半導体層５３１上に、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース電極、及びドレイン電極に用いる導電膜としては、実施の形態１に示したソース電極４０５ａ、ドレイン電極４０５ｂに用いる材料を用いることができる。
【００９１】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極５１５ａ、ドレイン電極５１５ｂを形成した後、レジストマスクを除去する（図２（Ｃ）参照）。
【００９２】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体層５３１上で隣り合うソース電極の下端部とドレイン電極の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合、第３のフォトリソグラフィ工程でのレジストマスク形成時の露光は、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いるとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化できる。
【００９３】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【００９４】
なお、導電膜のエッチングの際に、酸化物半導体層５３１がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、酸化物半導体層５３１を全くエッチングせずに導電膜のみをエッチングする条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体層５３１は一部がエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。
【００９５】
本実施の形態では、導電膜としてＴｉ膜を用い、酸化物半導体層５３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いたので、Ｔｉ膜のエッチャントとしてアンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。
【００９６】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、プラズマ処理の後、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層５１６を形成する。
【００９７】
絶縁層５１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層５１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層５１６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層５１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【００９８】
本実施の形態では、絶縁層５１６として膜厚２００ｎｍの酸化シリコン膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタ法により酸化シリコンを形成することができる。酸化物半導体層に接して形成する絶縁層５１６は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
【００９９】
酸化物半導体膜５３０の成膜時と同様に、絶縁層５１６の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層５１６に含まれる不純物の濃度を低減できる。また、絶縁層５１６の成膜室内の残留水分を除去するための排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。
【０１００】
絶縁層５１６を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０１０１】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が絶縁層５１６と接した状態で加熱される。
【０１０２】
酸化物半導体膜に対しておこなう第１の加熱処理（水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層から意図的に排除する工程）によって同時に減少してしまう、酸化物半導体を構成する材料の１つである酸素を、以上の工程を経ることによって、酸化物半導体層に供給することができる。よって、酸化物半導体層は高純度化及び電気的にＩ型（真性）化する。
【０１０３】
以上の工程でトランジスタ５１０が形成される（図２（Ｄ）参照）。
【０１０４】
また、絶縁層５１６に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純物を絶縁層に拡散させ、酸化物半導体層中に含まれる不純物をより低減させる効果を奏する。
【０１０５】
絶縁層５１６上にさらに保護絶縁層５０６を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層５０６を、窒化シリコン膜を用いて形成する（図２（Ｅ）参照）。
【０１０６】
本実施の形態では、保護絶縁層５０６として、絶縁層５１６まで形成された基板５０５を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、絶縁層５１６と同様に、処理室内の残留水分を除去しつつ保護絶縁層５０６を成膜することが好ましい。
【０１０７】
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
【０１０８】
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。第１のゲート絶縁層として酸化ハフニウム膜を用いることにより、トランジスタのゲートリーク電流を低減させることが可能となり、半導体装置の省電力化を実現する。
【０１０９】
また、第１のゲート絶縁層として酸化ハフニウム膜を用いることで、酸化珪素膜単独で形成された厚さ０．８ｎｍ以下のゲート絶縁層と同じ効果を、厚さ２ｎｍ以上（具体的には厚さ２ｎｍ以上１０ｎｍ以下）の厚さのゲート絶縁層で得られる。
【０１１０】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
【０１１１】
（実施の形態３）
本実施の形態では、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極を有する、デュアルゲート型のトランジスタを作製する例を以下に示す。
【０１１２】
なお、途中の工程は実施の形態２と同一であるため、同一の箇所には同じ符号を用いて説明する。
【０１１３】
図３（Ａ）乃至（Ｃ）にトランジスタの断面構造の一例を示す。図３（Ａ）は、図２（Ｃ）と同一である。まず、実施の形態２に従って、図３（Ａ）の状態を得る。
【０１１４】
次いで、実施の形態２と同様に酸化物半導体層の一部に接する保護絶縁膜となる絶縁層５１６を形成する。本実施の形態においては、後の工程で第２のゲート電極を形成するため、第２のゲート絶縁層５０７ｂと同じ材料、同じ膜厚の絶縁膜を形成する。
【０１１５】
次いで、図３（Ｂ）に示すように、絶縁層５１６上に、絶縁層５１６よりも比誘電率の高い絶縁層５２６を形成する。絶縁層５２６は、第１のゲート絶縁層５０７ａと同じ材料である酸化ハフニウム膜、同じ膜厚２０ｎｍの絶縁膜を形成する。
【０１１６】
次いで、絶縁層５２６上に第２のゲート電極５０８を形成する。第２のゲート電極５０８の材料は、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｓｃ等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【０１１７】
以上の工程で図３（Ｃ）に示すトランジスタ５２０を作製することができる。
【０１１８】
なお、酸化ハフニウムである絶縁層５２６は、ウェットエッチングではほとんどエッチングされないため、第２のゲート電極５０８のパターニングの際にウェットエッチングを用いると、エッチングストッパー膜として機能し、絶縁層５２６の膜厚が２ｎｍ以上１０ｎｍ以下であっても絶縁層５２６にピンホールなどがなく、均一な絶縁耐圧を有するトランジスタ５２０を実現できる。
【０１１９】
第２の絶縁層より比誘電率が高い第１の絶縁層としてハフニウムを含む絶縁膜を用い、第３の絶縁層より比誘電率が高い第４の絶縁層としてハフニウムを含む絶縁膜を用いることによって、酸化珪素膜で換算した場合のゲート絶縁層よりも本実施の形態のゲート絶縁層の薄膜化ができる。
【０１２０】
酸化物半導体層をトランジスタのチャネル形成領域を含む半導体層に用いた場合、半導体装置の製造工程によっては、トランジスタのしきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため、チャネル形成領域を含む半導体層に酸化物半導体を用いたトランジスタでは、トランジスタ５２０のように、デュアルゲート型の構造とし、しきい値電圧の制御を行うことのできる構成が好適であり、第１のゲート電極５１１または第２のゲート電極５０８の電位を制御することにより所望の値のしきい値電圧に制御することもできる。
【０１２１】
本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。
【０１２２】
（実施の形態４）
酸化物半導体層は、製造工程において生じる電界の影響を受けやすい。そこで、実施の形態１の図１（Ｄ）に示すようなトップゲート型のトランジスタを作製する場合には、酸化物半導体層上にスパッタ法でゲート絶縁層を形成する際に生じる電界などの影響を低減するための成膜装置を図４に示す。
【０１２３】
本実施の形態では酸化ハフニウム膜を図４（Ａ）及び図４（Ｂ）に示す成膜装置で成膜する例を示す。
【０１２４】
チャンバー３０１内を真空状態とし、原料ガスとしてＯ２ガスとＡｒガスの混合ガス、またはＡｒガスを流して、ＲＦ電源３０４と接続された電極３０２と、電極３０３とが対向して設けられる。電極３０２と電極３０３には酸化ハフニウムのターゲット３０８、３０９がそれぞれ固定されている。
【０１２５】
なお、図４（Ａ）はチャンバー３０１を上方からみた上面模式図であり、図４（Ｂ）はチャンバー３０１の断面模式図である。
【０１２６】
大面積基板にも対応できるように、基板３０５を縦置きとしてスパッタ成膜を行う。酸化ハフニウムのターゲット３０８、３０９は対向しており、その間には基板３０５が配置されないようにすることで基板３０５がほとんどプラズマに曝されないようにする。基板３０５には絶縁膜で覆われた酸化物半導体層が設けられており、図４（Ａ）及び図４（Ｂ）に示す装置を用いることによって、酸化物半導体層に実用上支障のない損傷（プラズマダメージなど）を与えることなく酸化ハフニウム膜の成膜を行うことができる。こうして、ホルダー３０７で固定した基板３０５の表面へ酸化ハフニウム膜を成膜する。なお、成膜速度が安定するまでシャッター３０６で基板への被膜形成を停止しておき、シャッター３０６を開けて成膜を開始する。図４（Ａ）及び図４（Ｂ）において、シャッター３０６はスライド式のシャッターを図示したが、特に限定されない。
【０１２７】
図４（Ａ）ではチャンバー底面に対して基板面を垂直に示しているが、特に限定されず、ホルダー３０７で基板面がチャンバー底面に対して斜めになるように配置してもよい。ホルダー３０７にはヒータが設けられており、基板３０５を加熱しながら成膜を行うことができる。
【０１２８】
ホルダー３０７のヒータを用いて、減圧状態に保持されたチャンバー３０１内に基板３０５を保持し、基板３０５の温度が１００℃以上５５０℃未満、好ましくは２００℃以上４００℃以下となるように基板３０５上の酸化物半導体層を熱することもできる。そして、チャンバー３０１内の水分を除去しつつ、水素や水などが除去されたスパッタガス（酸素またはアルゴン）を導入し、上記ターゲットを用いて酸化ハフニウム膜を形成する。ホルダー３０７のヒータを用いて、基板３０５を熱しながら酸化ハフニウム膜を形成することにより、スパッタによる損傷を軽減することもできる。
【０１２９】
チャンバー３０１内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気することで、処理室から水素や水などを除去することができる。
【０１３０】
また、本実施の形態では、酸化ハフニウム膜を例に説明したが特に限定されず、ゲート絶縁層に用いることのできる絶縁膜や、他のｈｉｇｈ−ｋ膜の成膜に図４に示す成膜装置を用いることができる。また、図４に示す成膜装置は、酸化物半導体層に接する絶縁膜の成膜に用いることもできる。
【０１３１】
（実施の形態５）
本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図５を用いて説明する。図５（Ａ）及び図５（Ｃ）は、トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネルの平面図であり、図５（Ｂ）は、図５（Ａ）または図５（Ｃ）のＭ−Ｎにおける断面図に相当する。
【０１３２】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０１３３】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図５（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図５（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１３４】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図５（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。トランジスタ４０１１は、第１のゲート絶縁層４０２０ａ、第２のゲート絶縁層４０２０ｂを有し、実施の形態２で示した第１のゲート絶縁層４０２ａ、第２のゲート絶縁層４０２ｂを用いることができる。第１のゲート絶縁層４０２ａとしてｈｉｇｈ−ｋ膜を用いることにより、ゲートリーク電流の少ないトランジスタとすることができる。トランジスタ４０１０、４０１１上には絶縁層４０４１、４０４２、４０２１が設けられている。
【０１３５】
トランジスタ４０１０、４０１１は、実施の形態１で示したゲートリーク電流の少ないトランジスタを適用することができる。駆動回路用のトランジスタ４０１１及び画素用のトランジスタ４０１０としては、実施の形態１で示したトランジスタ４１０、４２０、４３０、４４０を用いることができる。本実施の形態において、トランジスタ４０１０、４０１１はｎチャネル型トランジスタである。
【０１３６】
絶縁層４０２１上において、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけるトランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、導電層４０４０の電位はトランジスタ４０１１のゲート電極の電位と同じでもよいし、異なっていても良く、第２のゲート電極として機能させることもできる。また、導電層４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０１３７】
また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０１３８】
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることができ、ポリエステルフィルム、またはアクリル樹脂フィルムなどのプラスチックや、ガラスや、セラミックスなどを用いることができる。
【０１３９】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
【０１４０】
また、配向膜を用いないブルー相を示す液晶を用いてもよく、その場合には横電界方式とするため、図５に示す電極配置と異なる配置とする。例えば、同一絶縁層上に画素電極層と共通電極層とを並べて配置し、液晶層に横電界を印加する。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０１４１】
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
【０１４２】
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光膜を設けてもよい。
【０１４３】
トランジスタ４０１１、４０１０上には、酸化物半導体層に接して絶縁層４０４１が形成されている。絶縁層４０４１は実施の形態１示した絶縁膜４０７と同様な材料及び方法で形成すればよい。ここでは、絶縁層４０４１として、実施の形態４の成膜装置を用いたスパッタ法により酸化珪素膜を形成する。また、絶縁層４０４１上に接して保護絶縁層４０４２を形成する。また、絶縁層４０４２は実施の形態１で示した保護絶縁層４０９と同様な材料及び方法で形成すればよい。また、トランジスタの表面凹凸を低減するために、絶縁層４０４２を平坦化絶縁膜として機能する絶縁層４０２１で覆う構成となっている。
【０１４４】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
【０１４５】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０１４６】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０１４７】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１４８】
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極及びドレイン電極と同じ導電膜で形成されている。
【０１４９】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１５０】
また図５においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０１５１】
（実施の形態６）
本実施の形態では、半導体装置の一形態として電子ペーパーの例を示す。
【０１５２】
実施の形態２に示す方法により得られる積層のゲート絶縁層を含むトランジスタは、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０１５３】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０１５４】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
【０１５５】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０１５６】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態２のトランジスタによって得られるアクティブマトリクス基板を用いることができる。
【０１５７】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０１５８】
図６は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられるトランジスタ５８１としては、実施の形態２で示すトランジスタと同様に作製でき、ゲートリーク電流の少ないトランジスタである。
【０１５９】
図６の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０１６０】
トランジスタ５８１はボトムゲート構造のトランジスタであり、第１のゲート絶縁層５８２ａ、第２のゲート絶縁層５８２ｂの積層上に接して酸化物半導体層を有し、該酸化物半導体層と接する絶縁層５８３に覆われている。なお、第１のゲート絶縁層５８２ａはハフニウムを含む絶縁膜であり、第２のゲート絶縁層５８２ｂよりも比誘電率の高い膜を用いている。
【０１６１】
トランジスタ５８１のソース電極又はドレイン電極は、第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成される開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされている球形粒子５８９が一対の基板５８０、５９６の間に設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図６参照）。
【０１６２】
また、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板５８０、５９６間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
【０１６３】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０１６４】
以上の工程により、ゲートリーク電流の少ないトランジスタを有し、省電力化された電子ペーパーを作製することができる。
【０１６５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１６６】
（実施の形態７）
本実施の形態では、酸化物半導体を用いたトランジスタと、酸化物半導体以外の材料を用いたトランジスタとを同一基板上に形成する例を以下に示す。
【０１６７】
図７は、半導体装置の構成の一例である。図７（Ａ）には、半導体装置の断面を、図７（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図７（Ａ）は、図７（Ｂ）のＡ１−Ａ２およびＢ１−Ｂ２における断面に相当する。図７（Ａ）および図７（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施の形態では、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とする。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
【０１６８】
図７におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電極１１０と、を有する。
【０１６９】
半導体材料を含む基板１００は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板も含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
【０１７０】
トランジスタ１６０の金属化合物領域１２４の一部には、電極１２６が接続されている。ここで、電極１２６は、トランジスタ１６０のソース電極やドレイン電極として機能する。また、基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられており、トランジスタ１６０を覆うように絶縁層１２８および絶縁層１３０が設けられている。なお、高集積化を実現するためには、図７に示すようにトランジスタ１６０がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１６０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１２０を設けても良い。
【０１７１】
トランジスタ１６０は公知の技術を用いて作製することができる。このようなトランジスタ１６０は、高速動作が可能であるという特徴を有する。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。
【０１７２】
トランジスタ１６０を形成した後、トランジスタ１６２および容量素子１６４の形成前の処理として、絶縁層１２８や絶縁層１３０にＣＭＰ処理を施して、ゲート電極１１０および電極１２６の上面を露出させる。ゲート電極１１０および電極１２６の上面を露出させる処理としては、ＣＭＰ処理の他にエッチング処理などを適用することも可能である（エッチング処理などはＣＭＰ処理と組み合わせても良い）。なお、トランジスタ１６２の特性を向上させるために、絶縁層１２８や絶縁層１３０の表面は可能な限り平坦にしておくことが望ましい。
【０１７３】
次に、ゲート電極１１０、電極１２６、絶縁層１２８、絶縁層１３０などの上に導電層を形成し、該導電層を選択的にエッチングして、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂを形成する。
【０１７４】
導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
【０１７５】
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。なお、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有するソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂへの加工が容易であるというメリットがある。
【０１７６】
上部のトランジスタ１６２のチャネル長（Ｌ）は、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂの下端部の間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形成の露光を行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線を用いるのが望ましい。
【０１７７】
次に、ソース電極またはドレイン電極１４２ａの上に絶縁層１４３ａを、ソース電極またはドレイン電極１４２ｂの上に絶縁層１４３ｂを、それぞれ形成する。絶縁層１４３ａおよび絶縁層１４３ｂは、ソース電極またはドレイン電極１４２ａや、ソース電極またはドレイン電極１４２ｂを覆う絶縁層を形成した後、当該絶縁層を選択的にエッチングすることにより形成できる。また、絶縁層１４３ａおよび絶縁層１４３ｂは、後に形成されるゲート電極の一部と重畳するように形成する。このような絶縁層を設けることにより、ゲート電極と、ソース電極またはドレイン電極との間の容量を低減することが可能である。
【０１７８】
絶縁層１４３ａや絶縁層１４３ｂは、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。
【０１７９】
なお、ゲート電極と、ソース電極またはドレイン電極との間の容量を低減させるという点では、絶縁層１４３ａおよび絶縁層１４３ｂを形成するのが好適であるが、当該絶縁層を設けない構成とすることも可能である。
【０１８０】
次に、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂを覆うように酸化物半導体層を形成した後、当該酸化物半導体層を選択的にエッチングして酸化物半導体層１４４を形成する。
【０１８１】
酸化物半導体層は、実施の形態２に示す材料及び形成プロセスを用いる。
【０１８２】
その後、酸化物半導体層に対して、熱処理（第１の熱処理）を行うことが望ましい。この第１の熱処理によって酸化物半導体層中の、過剰な水素（水や水酸基を含む）を除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位密度を低減することができる。第１の熱処理の温度は、例えば、３００℃以上５５０℃未満、または４００℃以上５００℃以下とする。
【０１８３】
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせず、水や水素の混入が生じないようにする。第１の熱処理によって不純物を低減し、Ｉ型（真性）またはＩ型に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現することができる。
【０１８４】
次に、酸化物半導体層１４４に接する第１のゲート絶縁層１４６ａを形成し、その上に第２のゲート絶縁層１４６ｂを形成する。
【０１８５】
第１のゲート絶縁層１４６ａは、スパッタ法またはプラズマＣＶＤ法を用い、酸化シリコン、窒化シリコン、酸窒化シリコンを用いる。
【０１８６】
また、第２のゲート絶縁層１４６ｂは、実施の形態２に示す比誘電率が１０以上のｈｉｇｈ−ｋ膜を用いる。ｈｉｇｈ−ｋ膜を用いることでゲート絶縁層の薄膜化によるゲートリーク電流の増大を抑制し、半導体装置を微細化することができる。なお、第１のゲート絶縁層１４６ａと第２のゲート絶縁層１４６ｂの合計膜厚は、２ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とする。
【０１８７】
次に、第２のゲート絶縁層１４６ｂ上において酸化物半導体層１４４と重畳する領域にゲート電極１４８ａを形成し、ソース電極またはドレイン電極１４２ａと重畳する領域に電極１４８ｂを形成する。
【０１８８】
第１のゲート絶縁層１４６ａ、または第２のゲート絶縁層１４６ｂの形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行えばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、第１のゲート絶縁層１４６ａ、または第２のゲート絶縁層１４６ｂが酸素を含むため、酸化物半導体層１４４に酸素を供給し、該酸化物半導体層１４４の酸素欠損を補填して、Ｉ型（真性）またはＩ型に限りなく近い酸化物半導体層を形成することもできる。
【０１８９】
なお、第２の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に第２の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良いし、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を兼ねさせても良い。
【０１９０】
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物半導体層１４４を、その主成分以外の不純物が極力含まれないように高純度化することができる。
【０１９１】
ゲート電極１４８ａおよび電極１４８ｂは、第２のゲート絶縁層１４６ｂ上に導電層を形成した後に、当該導電層を選択的にエッチングすることによって形成することができる。
【０１９２】
次に、第２のゲート絶縁層１４６ｂ、ゲート電極１４８ａ、および電極１４８ｂ上に、絶縁層１５０および絶縁層１５２を形成する。絶縁層１５０および絶縁層１５２は、スパッタ法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。
【０１９３】
次に、第１のゲート絶縁層１４６ａ、第２のゲート絶縁層１４６ｂ、絶縁層１５０、及び絶縁層１５２に、ソース電極またはドレイン電極１４２ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた選択的なエッチングにより行われる。
【０１９４】
ここで、上記の開口は、電極１２６と重畳する領域に形成することが望ましい。このような領域に開口を形成することで、電極のコンタクト領域に起因する素子面積の増大を抑制することができる。つまり、半導体装置の集積度を高めることができる。
【０１９５】
その後、上記開口に電極１５４を形成し、絶縁層１５２上に電極１５４に接する配線１５６を形成する。
【０１９６】
電極１５４は、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて導電層を形成した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層の一部を除去することにより形成することができる。
【０１９７】
配線１５６は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて導電層を形成した後、当該導電層をパターニングすることによって形成される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は、ソース電極またはドレイン電極１４２ａなどと同様である。
【０１９８】
以上により、高純度化された酸化物半導体層１４４を用いたトランジスタ１６２、および容量素子１６４が完成する。容量素子１６４は、ソース電極またはドレイン電極１４２ａ、酸化物半導体層１４４、第１のゲート絶縁層１４６ａと第２のゲート絶縁層１４６ｂ、および電極１４８ｂ、で構成される。
【０１９９】
なお、図７の容量素子１６４では、酸化物半導体層１４４と第１のゲート絶縁層１４６ａと第２のゲート絶縁層１４６ｂを積層させることにより、ソース電極またはドレイン電極１４２ａと、電極１４８ｂとの間の絶縁性を十分に確保することができる。もちろん、十分な容量を確保するために、酸化物半導体層１４４を有しない構成の容量素子１６４を採用しても良い。また、絶縁層１４３ａと同様に形成される絶縁層を有する構成の容量素子１６４を採用しても良い。さらに、容量が不要の場合は、容量素子１６４を設けない構成とすることも可能である。
【０２００】
高純度化され、真性化された酸化物半導体層１４４を用いることで、トランジスタのオフ電流を十分に低減することができる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
【０２０１】
また、本実施の形態において示す半導体装置では、配線を共通化しているため、集積度が十分に高められた半導体装置が実現される。また、電極１２６と電極１５４とを重畳するように形成することで、電極のコンタクト領域に起因する素子面積の増大を抑制し、より一層の高集積化が実現される。
【０２０２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２０３】
（実施の形態８）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０２０４】
本実施の形態では、実施の形態１乃至３のいずれか一で得られるゲートリーク電流の少ないトランジスタを搭載した電子機器の例について図８を用いて説明する。
【０２０５】
図８（Ａ）は、少なくとも表示装置を一部品として実装して作製したノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。なお、実施の形態５に示すゲートリーク電流の少ないトランジスタを有し、省電力化された表示装置をノート型のパーソナルコンピュータは有している。
【０２０６】
図８（Ｂ）は、少なくとも表示装置を一部品として実装して作製した携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。なお、実施の形態５に示すゲートリーク電流の少ないトランジスタを有し、省電力化された表示装置を携帯情報端末は有している。
【０２０７】
図８（Ｃ）は実施の形態６に示すゲートリーク電流の少ないトランジスタを有し、省電力化された電子ペーパーを一部品として実装して作製した電子書籍である。図８（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２０８】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図８（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図８（Ｃ）では表示部２７０７）に画像を表示することができる。
【０２０９】
また、図８（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２１０】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２１１】
図８（Ｄ）は、実施の形態５に示すゲートリーク電流の少ないトランジスタを有し、省電力化された表示装置を一部品として実装して作製した携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８０１には、携帯型情報端末の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。
【０２１２】
また、表示パネル２８０２はタッチパネルを備えており、図８（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０２１３】
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図８（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０２１４】
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。記録媒体として、実施の形態６に示す半導体装置を用いることができる。実施の形態６によれば、オフ電流を十分に低減することができるトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
【０２１５】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２１６】
図８（Ｅ）は実施の形態５に示すゲートリーク電流の少ないトランジスタを有し、省電力化された表示装置を一部品として実装して作製したデジタルカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。
【０２１７】
本実施の形態は、実施の形態１乃至６のいずれか一と自由に組み合わせることができる。
【符号の説明】
【０２１８】
１００ 基板
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１１０ ゲート電極
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属化合物領域
１２６ 電極
１２８ 絶縁層
１３０ 絶縁層
１４２ａ ドレイン電極
１４２ｂ ドレイン電極
１４３ａ 絶縁層
１４３ｂ 絶縁層
１４４ 酸化物半導体層
１４６ａ ゲート絶縁層
１４６ｂ ゲート絶縁層
１４８ａ ゲート電極
１４８ｂ 電極
１５０ 絶縁層
１５２ 絶縁層
１５４ 電極
１５６ 配線
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
３０１ チャンバー
３０２ 電極
３０３ 電極
３０４ ＲＦ電源
３０５ 基板
３０６ シャッター
３０７ ホルダー
３０８ ターゲット
４００ 基板
４０１ ゲート電極
４０２ａ 第１のゲート絶縁層
４０２ｂ 第２のゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極
４０５ｂ ドレイン電極
４０７ 絶縁膜
４０９ 保護絶縁層
４１０ トランジスタ
４２０ トランジスタ
４２７ 絶縁層
４３０ トランジスタ
４３６ａ 配線層
４３６ｂ 配線層
４３７ 絶縁層
４４０ トランジスタ
５０５ 基板
５０６ 保護絶縁層
５０７ａ ゲート絶縁層
５０７ｂ ゲート絶縁層
５１０ トランジスタ
５１１ ゲート電極
５１５ａ ソース電極
５１５ｂ ドレイン電極
５１６ 絶縁層
５２０ トランジスタ
５２６ 絶縁層
５３０ 酸化物半導体膜
５３１ 酸化物半導体層
５８０ 基板
５８１ トランジスタ
５８２ａ ゲート絶縁層
５８２ｂ ゲート絶縁層
５８３ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９５ 充填材
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ａ ゲート絶縁層
４０２０ｂ ゲート絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０４０ 導電層
４０４１ 絶縁層
４０４２ 絶縁層
【技術分野】
【０００１】
酸化物半導体を用いたトランジスタ、該トランジスタで構成された集積回路を有する半導体装置、およびその作製方法に関する。例えば、半導体集積回路を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、電気光学装置、半導体回路、電子部品、および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、半導体装置の開発が進められて、シリコンウエハや、ガラス基板など用途に応じて様々な形態の半導体装置が製造されている。
【０００４】
例えば、液晶表示装置はガラス基板上にトランジスタや配線を形成していく。また、ＬＳＩやＣＰＵやメモリは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【０００５】
上記半導体装置は構成要素の一部にトランジスタを用いることができる。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が公知であるが、酸化物半導体材料も注目されている。
【０００６】
酸化物半導体の材料としては、酸化亜鉛を成分とするものが知られている。そして、酸化亜鉛を用いた半導体で形成されたトランジスタが開示されている（特許文献１乃至３）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１６５５２７号公報
【特許文献２】特開２００６−１６５５２８号公報
【特許文献３】特開２００６−１６５５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体装置は、動作時の消費電力だけでなく、スタンバイ時の消費電力も重要視される。特に携帯型の半導体装置は、バッテリーを電源としているため、限られた電力量での使用可能時間が制限される。他にも、車載の半導体装置は、スタンバイ時のリーク電流が大きいと、バッテリーの寿命の低下を招く恐れがある。例えば、電気自動車においては、車載の半導体装置のリーク電流に起因して一定の充電量あたりの走行距離が短縮してしまう。
【０００９】
消費電力を低減するためには、動作時の消費電力だけでなくスタンバイ時のリーク電流を低減することが効果的である。個々のトランジスタのリーク電流は大きなものではないが、ＬＳＩは数百万のトランジスタが設けられており、それらのリーク電流をあわせると、決して小さなものにはならない。このようなリーク電流は待機時の半導体装置の消費電力を増加させるもとになっている。リーク電流の要因は種々存在するが、スタンバイ時のリーク電流を低減することができれば、駆動回路などで消費される電力を低減させることで半導体装置の省電力化を図ることができる。半導体装置のスタンバイ時のリーク電流を低減することを課題の一つとする。
【００１０】
また、半導体装置は微小化が要求されているため、半導体装置の構成要素であるトランジスタにも微小化が要求されるのは必然である。微小化されたトランジスタはゲート絶縁層の薄膜化を要求されるが、ゲート絶縁層の厚さが１ｎｍ以下となると、トンネル電流が増加し、また、ゲート絶縁層にピンホールが発生する確率も急増し、これらの要因によりゲートリーク電流が増加する。このため、ゲート絶縁層が酸化珪素膜単層である場合はゲート絶縁層の薄膜化には物理的限界が生じつつある。ゲート絶縁層の薄膜化を図ることを課題の一とする。そして、トランジスタの微小化、さらには半導体装置全体の微小化を図ることを課題の一とする。
【課題を解決するための手段】
【００１１】
酸化物半導体中でドナー準位を構成する水または水素などの不純物を除去することで、真性又は実質的に真性な半導体であって、シリコン半導体よりもエネルギーギャップが大きい酸化物半導体でチャネル領域が形成されるトランジスタを用い、表示装置、電気光学装置、半導体回路、電子部品、および電子機器を作製する。
【００１２】
酸化物半導体に含まれる水素などの不純物は４００℃以上基板の歪み点未満の加熱処理により除去し、酸化物半導体に含まれる水素濃度が十分に低減されて高純度化された酸化物半導体層を用いることによりトランジスタのオフ電流を下げることができる。
【００１３】
なお、酸化物半導体としては、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００１４】
ゲート絶縁層に比誘電率が１０以上のｈｉｇｈ−ｋ膜を用いることで、微小化したトランジスタのゲートリーク電流を低減させることが可能となり、半導体装置の省電力化を実現する。比誘電率の高いｈｉｇｈ−ｋ膜としては、酸化ハフニウム（ＨｆＯ２等）、珪酸ハフニウム（ＨｆＳｉｘＯｙ；ただしｘ＞０、ｙ＞０））、珪酸ハフニウムオキシナイトライド（ＨｆＳｉＯＮ）、ハフニウムアルミネート（ＨｆＡｌｘＯｙ；ただしｘ＞０、ｙ＞０）などを用いることができる。また、他のｈｉｇｈ−ｋ膜としては、酸化ジルコニウム（ＺｒＯ２等）、酸化タンタル（Ｔａ２Ｏ５等）、酸化アルミニウムジルコニウム（ＺｒＡｌｘＯｙ；ただしｘ＞０、ｙ＞０））なども挙げることができ、これらの材料のうちのいずれか一からなる層と、上述したハフニウムを含む絶縁膜との積層をゲート絶縁層に用いることもできる。また、ハフニウムを含む絶縁膜は、ウェットエッチングを用いた場合に、ほとんどエッチングされないため、下方に設けられる電極や基板を保護するエッチングストッパー膜として機能させることもできる。
【００１５】
また、ゲート絶縁層に比誘電率が１０以上のｈｉｇｈ−ｋ膜を用いることで、酸化珪素膜単独で形成された厚さ０．８ｎｍ以下のゲート絶縁層と同じ効果を、厚さ２ｎｍ以上（具体的には厚さ２ｎｍ以上１０ｎｍ以下）の厚さのゲート絶縁層で得られる。或いは、ゲート絶縁層に比誘電率が１０以上のｈｉｇｈ−ｋ膜（具体的には厚さ２ｎｍ以上１０ｎｍ以下）を用いることで、酸化珪素膜で換算した場合のゲート絶縁層よりもゲート絶縁膜の薄膜化ができる。また、ゲート絶縁層にピンホールなどがなく、均一な絶縁耐圧を有するトランジスタを実現できる。
【００１６】
本明細書で開示する本発明の一態様は、ゲート電極に接するように設けられた第１の絶縁層と、第１の絶縁層に接するように設けられた金属酸化物からなる第２の絶縁層と、第２の絶縁層に接するように設けられた酸化物半導体層と、酸化物半導体層に接するように設けられた第３の絶縁層を有し、酸化物半導体層は、第２の絶縁層と第３の絶縁層との間に配置され、第１の絶縁層は第２の絶縁層より比誘電率が高いことを特徴とする半導体装置である。
【００１７】
上記構成は、上記課題の少なくとも一つを解決する。
【００１８】
例えば、酸化物半導体層と接する第２の絶縁層より比誘電率が高い第１の絶縁層として、ハフニウムを含む絶縁膜（具体的には厚さ２ｎｍ以上１０ｎｍ以下）を用いることで、酸化珪素膜で換算した場合のゲート絶縁層よりもゲート絶縁膜の薄膜化ができ、トランジスタの微小化を実現できる。
【００１９】
上記構成において、第２の絶縁層、第３の絶縁層、及び酸化物半導体層はスパッタ法で作製することが好ましい。第２の絶縁層及び第３の絶縁層は、酸化物半導体層に水素、水酸基、及び水分がなるべく含まれないようにするため、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入して成膜を行うことが好ましい。
【００２０】
ボトムゲート型のトランジスタを作製する方法も本発明の一つであり、その作製方法に関する構成は、絶縁表面を有する基板上にゲート電極を形成し、ゲート電極を覆う第１の絶縁層をスパッタ法により形成し、第１の絶縁層上に第２の絶縁層をスパッタ法により形成し、第２の絶縁層上に酸化物半導体層を形成し、窒素、酸素、または希ガスを含む雰囲気下で４００℃以上基板の歪み点未満の加熱処理を行って酸化物半導体層に含まれる含有水分などを低減し、酸化物半導体層上に第３の絶縁層をスパッタ法により形成し、第１の絶縁層は前記第２の絶縁層より比誘電率が高い半導体装置の作製方法である。
【００２１】
また、第２の絶縁層及び第３の絶縁層は、酸化物半導体層と接する層であるため、酸化珪素などの酸化物絶縁層とすることが好ましい。特に酸化物半導体層の形成後に形成する第３の絶縁層は、４００℃以上基板の歪み点未満の加熱処理によって酸化物半導体層中の不純物（水分など）を排除する工程によって同時に減少してしまった酸化物半導体を構成する材料の１つである酸素を供給することもできる。酸化物半導体を構成する材料の１つである酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ型（真性）化することができる。
【００２２】
また、第１の絶縁層は、比誘電率が１０以上のｈｉｇｈ−ｋ膜を用い、例えばハフニウムを含む絶縁膜を用いると、酸化物半導体層のパターニングの際にウェットエッチングを用い、第２の絶縁層の膜厚が薄く除去された場合でも、ほとんどエッチングされないため、下方に設けられるゲート電極や基板を保護するエッチングストッパー膜として機能させることもできる。
【００２３】
また、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極を有する、デュアルゲート型のトランジスタの構造も本発明の一つであり、その構成は、第１のゲート電極に接するように設けられた第１の絶縁層と、第１の絶縁層に接するように設けられた第２の絶縁層と、第２の絶縁層に接するように設けられた酸化物半導体層と、酸化物半導体層に接するように設けられた第３の絶縁層と、第３の絶縁層に接して第３の絶縁層より比誘電率が高い第４の絶縁層と、第１のゲート電極と重なる第２のゲート電極を第４の絶縁層に接して有し、酸化物半導体層は、前記第２の絶縁層と前記第３の絶縁層との間に配置され、第１の絶縁層は前記第２の絶縁層より比誘電率が高いことを特徴とする半導体装置である。
【００２４】
上記構成は、上記課題の少なくとも一つを解決する。
【００２５】
例えば、第２の絶縁層より比誘電率が高い第１の絶縁層としてハフニウムを含む絶縁膜を用い、第３の絶縁層より比誘電率が高い第４の絶縁層としてハフニウムを含む絶縁膜を用いることによって、デュアルゲート型のトランジスタのゲート絶縁層の膜厚を薄くすることができ、デュアルゲート型のトランジスタの微小化を実現できる。
【００２６】
上記構成において、酸化物半導体層をトランジスタのチャネル形成領域を含む半導体層に用いた場合、半導体装置の製造工程によっては、トランジスタのしきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため、チャネル形成領域を含む半導体層に酸化物半導体を用いたトランジスタでは、しきい値電圧の制御を行うことのできる構成が好適であり、第１のゲート電極または第２のゲート電極の電位を制御することにより所望の値のしきい値電圧に制御することもできる。
【発明の効果】
【００２７】
水素濃度が十分に低減されて高純度化された酸化物半導体層を用いるトランジスタは、リーク電流による消費電力の少ない半導体装置を実現できる。
【００２８】
また、ゲートリーク電流が低い優れたｈｉｇｈ−ｋ膜を用いたゲート絶縁層を有するトランジスタを実現できる。
【００２９】
また、水素濃度が十分に低減されて高純度化された酸化物半導体層を用いるトランジスタは、ガラス基板上に形成することができ、ガラス基板上にディスプレイやＬＳＩやＣＰＵやメモリを形成することができる。大面積のガラス基板を用いることにより、製造コストを低減することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一態様を示す断面図である。
【図２】本発明の一態様を示す断面工程図である。
【図３】本発明の一態様を示す断面工程図である。
【図４】本発明の一態様を示す上面図及び断面図である。
【図５】本発明の一態様を示す断面図及び上面図である。
【図６】本発明の一態様を示す断面図である。
【図７】本発明の一態様を示す断面図及び上面図である。
【図８】電子機器の一例を示す図。
【発明を実施するための形態】
【００３１】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３２】
（実施の形態１）
本実施の形態では、本明細書に開示する半導体装置に適用できるトランジスタの例を示す。本明細書に開示する半導体装置に適用できるトランジスタの構造は特に限定されず、例えばゲート電極が、ゲート絶縁層を介して、酸化物半導体層の上側に配置されるトップゲート構造、又はゲート電極が、ゲート絶縁層を介して、酸化物半導体層の下側に配置されるボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極を有する、デュアルゲート型でもよい。
【００３３】
なお、図１（Ａ）乃至（Ｄ）にトランジスタの断面構造の一例を以下に示す。図１（Ａ）乃至（Ｄ）に示すトランジスタは、半導体として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、トランジスタのオン状態における電界効果移動度の最大値（５ｃｍ２／Ｖｓｅｃ以上、好ましくは１０ｃｍ２／Ｖｓｅｃ以上１５０ｃｍ２／Ｖｓｅｃ以下）が比較的優れていることと、トランジスタのオフ状態において低いオフ電流（１ａＡ／μｍ未満、さらに好ましくは１０ｚＡ／μｍ未満、且つ、８５℃にて１００ｚＡ／μｍ未満）が得られることである。
【００３４】
図１（Ａ）に示すトランジスタ４１０は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。
【００３５】
トランジスタ４１０は、絶縁表面を有する基板４００上に、ゲート電極４０１、第１のゲート絶縁層４０２ａ、第２のゲート絶縁層４０２ｂ、酸化物半導体層４０３、ソース電極４０５ａ、及びドレイン電極４０５ｂを含む。また、トランジスタ４１０を覆い、酸化物半導体層４０３に積層する絶縁膜４０７が設けられている。絶縁膜４０７上にはさらに保護絶縁層４０９が形成されている。
【００３６】
図１（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう。
【００３７】
トランジスタ４２０は、絶縁表面を有する基板４００上に、ゲート電極４０１、第１のゲート絶縁層４０２ａ、第２のゲート絶縁層４０２ｂ、酸化物半導体層４０３、酸化物半導体層４０３のチャネル形成領域を覆うチャネル保護層として機能する絶縁層４２７、ソース電極４０５ａ、及びドレイン電極４０５ｂを含む。また、トランジスタ４２０を覆い、保護絶縁層４０９が形成されている。
【００３８】
図１（Ｃ）示すトランジスタ４３０はボトムゲート型のトランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電極４０１、第１のゲート絶縁層４０２ａ、第２のゲート絶縁層４０２ｂ、ソース電極４０５ａ、ドレイン電極４０５ｂ、及び酸化物半導体層４０３を含む。また、トランジスタ４３０を覆い、酸化物半導体層４０３に接する絶縁膜４０７が設けられている。絶縁膜４０７上にはさらに保護絶縁層４０９が形成されている。
【００３９】
トランジスタ４３０においては、第１のゲート絶縁層４０２ａは基板４００及びゲート電極４０１上に接して設けられ、ソース電極４０５ａ、ドレイン電極４０５ｂは、第２のゲート絶縁層４０２ｂ上に接して設けられている。そして、第２のゲート絶縁層４０２ｂ、及びソース電極４０５ａ、ドレイン電極４０５ｂ上に酸化物半導体層４０３が設けられている。
【００４０】
図１（Ｄ）に示すトランジスタ４４０は、トップゲート構造のトランジスタの一つである。トランジスタ４４０は、絶縁表面を有する基板４００上に、絶縁層４３７、酸化物半導体層４０３、ソース電極４０５ａ、及びドレイン電極４０５ｂ、第２のゲート絶縁層４０２ｂ、第１のゲート絶縁層４０２ａ、ゲート電極４０１を含み、ソース電極４０５ａ、ドレイン電極４０５ｂにそれぞれ配線層４３６ａ、配線層４３６ｂが接して設けられ電気的に接続している。
【００４１】
本実施の形態では、上述のとおり、半導体層として酸化物半導体層４０３を用いる。酸化物半導体層４０３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、一元系金属酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その化学量論比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【００４２】
酸化物半導体層４０３を用いたトランジスタ４１０、４２０、４３０、４４０は、オフ状態における電流値（オフ電流値）を低くすることができる。
【００４３】
また、酸化物半導体層４０３を用いたトランジスタ４１０、４２０、４３０、４４０は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。
【００４４】
第１のゲート絶縁層４０２ａは、プラズマＣＶＤ法又はスパッタリング法等を用いて得られるハフニウムを含むｈｉｇｈ−ｋ膜、例えば酸化ハフニウム膜、珪酸ハフニウム膜、珪酸ハフニウムオキシナイトライド膜、ハフニウムアルミネート膜を単層で又は積層して形成することができる。
【００４５】
また、第２のゲート絶縁層４０２ｂは、酸化シリコン層（ＳｉＯｘ（ｘ＞２））、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層を単層で又は積層して形成することができる。例えば、第１のゲート絶縁層４０２ａとしてスパッタ法により膜厚５ｎｍ以上１００ｎｍ以下の酸化ハフニウム層を形成し、第１のゲート絶縁層上に第２のゲート絶縁層４０２ｂとしてスパッタ法により膜厚５ｎｍ以上１００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞２））を積層して、合計膜厚１００ｎｍ以下のゲート絶縁層とする。なお、第２のゲート絶縁層４０２ｂよりも第１のゲート絶縁層４０２ａの膜厚が厚いように膜厚設定することが好ましい。
【００４６】
トップゲート構造のトランジスタ４４０においては、酸化物半導体層４０３上に接する第２のゲート絶縁層４０２ｂを形成した後に、第１のゲート絶縁層４０２ａを形成する順序とする。
【００４７】
ボトムゲート構造のトランジスタ４１０、４２０、４３０において、下地膜となる絶縁膜を基板とゲート電極の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００４８】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。
【００４９】
ゲート電極４０１の材料は、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｓｃ等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【００５０】
ソース電極４０５ａ、ドレイン電極４０５ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。
【００５１】
また、ソース電極４０５ａ、ドレイン電極４０５ｂ（これと同じ層で形成される配線層を含む）となる導電膜としては導電性の金属酸化物を用いてもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３等）、酸化スズ（ＳｎＯ２等）、酸化亜鉛（ＺｎＯ等）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２等、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ等）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００５２】
酸化物半導体層の上方に設けられる絶縁膜４０７、４２７は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、酸化物半導体層の下方に設けられる絶縁層４３７は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
【００５３】
また、酸化物半導体層の上方に設けられる保護絶縁層４０９は、窒化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、ハフニウムを含むｈｉｇｈ−ｋ膜などを用いることができる。ハフニウムを含むｈｉｇｈ−ｋ膜としては、例えば酸化ハフニウム膜、珪酸ハフニウム膜、珪酸ハフニウムオキシナイトライド膜、ハフニウムアルミネート膜などを用いることができる。
【００５４】
このように、本実施の形態において、電界効果移動度が高く、オフ電流値が低い酸化物半導体層を含むトランジスタを用い、第１のゲート絶縁層４０２ａとしてハフニウムを含むｈｉｇｈ−ｋ膜を用いることにより、リーク電流による消費電力の少ない半導体装置を提供することができる。
【００５５】
（実施の形態２）
本実施の形態は、酸化物半導体層を含むトランジスタ、及び作製方法の一例を図２を用いて詳細に説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
【００５６】
図２（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図２（Ａ）乃至（Ｅ）に示すトランジスタ５１０は、図１（Ａ）に示すトランジスタ４１０と同様なボトムゲート構造の逆スタガ型トランジスタである。
【００５７】
以下、図２（Ａ）乃至（Ｅ）を用い、基板５０５上にトランジスタ５１０を作製する工程を説明する。
【００５８】
まず、絶縁表面を有する基板５０５上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極５１１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００５９】
絶縁表面を有する基板５０５は、実施の形態１に示した基板４００と同様な基板を用いることができる。本実施の形態では基板５０５としてガラス基板を用いる。
【００６０】
下地膜となる絶縁膜を基板５０５とゲート電極５１１との間に設けてもよい。下地膜は、基板５０５からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００６１】
また、ゲート電極５１１の材料は、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｓｃ等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【００６２】
次いで、ゲート電極５１１上に第１のゲート絶縁層５０７ａを形成する。第１のゲート絶縁層５０７ａは、プラズマＣＶＤ法又はスパッタリング法等を用いて、ｈｉｇｈ−ｋ膜を形成する。
【００６３】
本実施の形態では、酸化ハフニウムからなる金属酸化物ターゲットを用い、ＲＦ電源電力１ｋｗ、圧力３ｍＴｏｒｒ、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を１５０ｍｍ、成膜温度を室温とし、アルゴン流量を５ｓｃｃｍ、酸素流量を５ｓｃｃｍとして５０ｎｍの酸化ハフニウム膜を成膜する。なお、上記成膜条件で得られた１００ｎｍの酸化ハフニウム膜の比誘電率は、１５であった。なお、真空の誘電率ε０を８．８４×１０−１２Ｆ／ｍとし、電極パッド面積０．７８５４ｍｍ２で比誘電率を算出した。また、酸化ハフニウム膜の成膜後、窒素雰囲気で５５０℃、１時間の熱処理を行って測定したところ、酸化ハフニウム膜の比誘電率は、１５．２であり成膜直後とほとんど同じ値であった。酸化ハフニウム膜は薬液を用いるウェットエッチングではほとんどエッチングできないため、エッチングする際にはＢＣｌ３ガスやＣｌ２ガスやＣＨＦ３ガスやこれらの混合ガスを用いたドライエッチングを用いる。
【００６４】
後の工程で酸化ハフニウム膜を選択的にエッチングしてゲート電極５１１に達するコンタクトホールを形成する際、ＢＣｌ３ガスとＣｌ２ガスの混合ガスを用いる場合には、ゲート電極５１１がＴｉ膜やＡｌ膜であると一緒にエッチングされてしまうため、ゲート電極５１１の最上層をＷ膜とすることが好ましい。
【００６５】
次いで、第１のゲート絶縁層５０７ａ上に第２のゲート絶縁層５０７ｂを形成する。第２のゲート絶縁層５０７ｂは、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層を単層で又は積層して形成することができる。本実施の形態では、第１のゲート絶縁層５０７ａ上に第２のゲート絶縁層５０７ｂとしてスパッタ法により膜厚５ｎｍ以上１００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞２））を積層して、合計膜厚１００ｎｍ以下のゲート絶縁層とする。
【００６６】
本実施の形態の酸化物半導体は、不純物を除去され、Ｉ型化又は実質的にＩ型化された酸化物半導体を用いる。本発明の技術思想においてＩ型化又は実質的にＩ型化された酸化物半導体とは、キャリア密度が１×１０１２ｃｍ−３未満、さらに好ましくは測定限界以下の１．４５×１０１０ｃｍ−３未満である酸化物半導体を指している。このような高純度化された酸化物半導体は界面準位密度、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接する第２のゲート絶縁層５０７ｂは、高品質化が要求される。
【００６７】
例えば、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質な第２のゲート絶縁層５０７ｂとが密接することにより、界面準位密度を低減して界面特性を良好なものとすることができるからである。
【００６８】
もちろん、第２のゲート絶縁層５０７ｂとして良質な絶縁層を形成できるものであれば、スパッタリング法など他の成膜方法を適用することができる。また、成膜後の熱処理によって第２のゲート絶縁層５０７ｂの膜質や、酸化物半導体との界面特性が改質される絶縁層であっても良い。いずれにしても、第２のゲート絶縁層５０７ｂとしての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【００６９】
また、第１のゲート絶縁層５０７ａ、第２のゲート絶縁層５０７ｂ、及び酸化物半導体膜５３０に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜５３０の成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極５１１が形成された基板５０５、第１のゲート絶縁層５０７ａ、又は第２のゲート絶縁層５０７ｂまでが形成された基板５０５を予備加熱し、基板５０５に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁層５１６の成膜前に、ソース電極５１５ａ及びドレイン電極５１５ｂまでが形成された基板５０５にも同様に行ってもよい。
【００７０】
次いで、第２のゲート絶縁層５０７ｂ上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下の酸化物半導体膜５３０を形成する（図２（Ａ）参照）。
【００７１】
なお、酸化物半導体膜５３０をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第２のゲート絶縁層５０７ｂの表面に付着している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【００７２】
酸化物半導体膜５３０に用いる酸化物半導体は、実施の形態１に示した酸化物半導体を用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。本実施の形態では、酸化物半導体膜５３０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。この段階での断面図は図２（Ａ）に相当する。また、酸化物半導体膜５３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる。
【００７３】
酸化物半導体膜５３０をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の金属酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の金属酸化物ターゲットを用いてもよい。
【００７４】
また、金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。
【００７５】
酸化物半導体膜５３０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【００７６】
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板５０５上に酸化物半導体膜５３０を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【００７７】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるために好ましい。
【００７８】
次いで、酸化物半導体膜５３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００７９】
また、第１のゲート絶縁層５０７ａ及び第２のゲート絶縁層５０７ｂにコンタクトホールを形成する場合、その工程は酸化物半導体膜５３０の加工時に同時に行うことができる。
【００８０】
なお、ここでの酸化物半導体膜５３０のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜５３０のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液や、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【００８１】
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃以上７５０℃以下、または４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層５３１を得る（図２（Ｂ）参照）。
【００８２】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【００８３】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。
【００８４】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００８５】
また、第１の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入してもよい。酸素ガスまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、脱水化または脱水素化処理によって不純物を排除する工程によって同時に減少してしまった酸化物半導体を構成する材料の１つである酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ型（真性）化する。
【００８６】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜５３０にも行うことができる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【００８７】
なお、第１の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、あるいは、ソース電極及びドレイン電極上に絶縁層を形成した後、のいずれでも良い。
【００８８】
また、第１のゲート絶縁層５０７ａ及び第２のゲート絶縁層５０７ｂにコンタクトホールを形成する場合、その工程は酸化物半導体膜５３０に第１の加熱処理を行う前でも行った後でもよい。
【００８９】
また、酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域、即ち、膜表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体層を形成してもよい。例えば、３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、窒素、酸素、希ガス、または乾燥空気の雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の第１の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を形成し、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の第２の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、第２の酸化物半導体膜を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体層を形成してもよい。
【００９０】
次いで、第２のゲート絶縁層５０７ｂ、及び酸化物半導体層５３１上に、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース電極、及びドレイン電極に用いる導電膜としては、実施の形態１に示したソース電極４０５ａ、ドレイン電極４０５ｂに用いる材料を用いることができる。
【００９１】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極５１５ａ、ドレイン電極５１５ｂを形成した後、レジストマスクを除去する（図２（Ｃ）参照）。
【００９２】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体層５３１上で隣り合うソース電極の下端部とドレイン電極の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合、第３のフォトリソグラフィ工程でのレジストマスク形成時の露光は、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いるとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化できる。
【００９３】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【００９４】
なお、導電膜のエッチングの際に、酸化物半導体層５３１がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、酸化物半導体層５３１を全くエッチングせずに導電膜のみをエッチングする条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体層５３１は一部がエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。
【００９５】
本実施の形態では、導電膜としてＴｉ膜を用い、酸化物半導体層５３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いたので、Ｔｉ膜のエッチャントとしてアンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。
【００９６】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、プラズマ処理の後、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層５１６を形成する。
【００９７】
絶縁層５１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層５１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層５１６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層５１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【００９８】
本実施の形態では、絶縁層５１６として膜厚２００ｎｍの酸化シリコン膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタ法により酸化シリコンを形成することができる。酸化物半導体層に接して形成する絶縁層５１６は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
【００９９】
酸化物半導体膜５３０の成膜時と同様に、絶縁層５１６の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層５１６に含まれる不純物の濃度を低減できる。また、絶縁層５１６の成膜室内の残留水分を除去するための排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。
【０１００】
絶縁層５１６を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０１０１】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が絶縁層５１６と接した状態で加熱される。
【０１０２】
酸化物半導体膜に対しておこなう第１の加熱処理（水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層から意図的に排除する工程）によって同時に減少してしまう、酸化物半導体を構成する材料の１つである酸素を、以上の工程を経ることによって、酸化物半導体層に供給することができる。よって、酸化物半導体層は高純度化及び電気的にＩ型（真性）化する。
【０１０３】
以上の工程でトランジスタ５１０が形成される（図２（Ｄ）参照）。
【０１０４】
また、絶縁層５１６に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純物を絶縁層に拡散させ、酸化物半導体層中に含まれる不純物をより低減させる効果を奏する。
【０１０５】
絶縁層５１６上にさらに保護絶縁層５０６を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層５０６を、窒化シリコン膜を用いて形成する（図２（Ｅ）参照）。
【０１０６】
本実施の形態では、保護絶縁層５０６として、絶縁層５１６まで形成された基板５０５を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、絶縁層５１６と同様に、処理室内の残留水分を除去しつつ保護絶縁層５０６を成膜することが好ましい。
【０１０７】
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
【０１０８】
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。第１のゲート絶縁層として酸化ハフニウム膜を用いることにより、トランジスタのゲートリーク電流を低減させることが可能となり、半導体装置の省電力化を実現する。
【０１０９】
また、第１のゲート絶縁層として酸化ハフニウム膜を用いることで、酸化珪素膜単独で形成された厚さ０．８ｎｍ以下のゲート絶縁層と同じ効果を、厚さ２ｎｍ以上（具体的には厚さ２ｎｍ以上１０ｎｍ以下）の厚さのゲート絶縁層で得られる。
【０１１０】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
【０１１１】
（実施の形態３）
本実施の形態では、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極を有する、デュアルゲート型のトランジスタを作製する例を以下に示す。
【０１１２】
なお、途中の工程は実施の形態２と同一であるため、同一の箇所には同じ符号を用いて説明する。
【０１１３】
図３（Ａ）乃至（Ｃ）にトランジスタの断面構造の一例を示す。図３（Ａ）は、図２（Ｃ）と同一である。まず、実施の形態２に従って、図３（Ａ）の状態を得る。
【０１１４】
次いで、実施の形態２と同様に酸化物半導体層の一部に接する保護絶縁膜となる絶縁層５１６を形成する。本実施の形態においては、後の工程で第２のゲート電極を形成するため、第２のゲート絶縁層５０７ｂと同じ材料、同じ膜厚の絶縁膜を形成する。
【０１１５】
次いで、図３（Ｂ）に示すように、絶縁層５１６上に、絶縁層５１６よりも比誘電率の高い絶縁層５２６を形成する。絶縁層５２６は、第１のゲート絶縁層５０７ａと同じ材料である酸化ハフニウム膜、同じ膜厚２０ｎｍの絶縁膜を形成する。
【０１１６】
次いで、絶縁層５２６上に第２のゲート電極５０８を形成する。第２のゲート電極５０８の材料は、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｓｃ等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【０１１７】
以上の工程で図３（Ｃ）に示すトランジスタ５２０を作製することができる。
【０１１８】
なお、酸化ハフニウムである絶縁層５２６は、ウェットエッチングではほとんどエッチングされないため、第２のゲート電極５０８のパターニングの際にウェットエッチングを用いると、エッチングストッパー膜として機能し、絶縁層５２６の膜厚が２ｎｍ以上１０ｎｍ以下であっても絶縁層５２６にピンホールなどがなく、均一な絶縁耐圧を有するトランジスタ５２０を実現できる。
【０１１９】
第２の絶縁層より比誘電率が高い第１の絶縁層としてハフニウムを含む絶縁膜を用い、第３の絶縁層より比誘電率が高い第４の絶縁層としてハフニウムを含む絶縁膜を用いることによって、酸化珪素膜で換算した場合のゲート絶縁層よりも本実施の形態のゲート絶縁層の薄膜化ができる。
【０１２０】
酸化物半導体層をトランジスタのチャネル形成領域を含む半導体層に用いた場合、半導体装置の製造工程によっては、トランジスタのしきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため、チャネル形成領域を含む半導体層に酸化物半導体を用いたトランジスタでは、トランジスタ５２０のように、デュアルゲート型の構造とし、しきい値電圧の制御を行うことのできる構成が好適であり、第１のゲート電極５１１または第２のゲート電極５０８の電位を制御することにより所望の値のしきい値電圧に制御することもできる。
【０１２１】
本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。
【０１２２】
（実施の形態４）
酸化物半導体層は、製造工程において生じる電界の影響を受けやすい。そこで、実施の形態１の図１（Ｄ）に示すようなトップゲート型のトランジスタを作製する場合には、酸化物半導体層上にスパッタ法でゲート絶縁層を形成する際に生じる電界などの影響を低減するための成膜装置を図４に示す。
【０１２３】
本実施の形態では酸化ハフニウム膜を図４（Ａ）及び図４（Ｂ）に示す成膜装置で成膜する例を示す。
【０１２４】
チャンバー３０１内を真空状態とし、原料ガスとしてＯ２ガスとＡｒガスの混合ガス、またはＡｒガスを流して、ＲＦ電源３０４と接続された電極３０２と、電極３０３とが対向して設けられる。電極３０２と電極３０３には酸化ハフニウムのターゲット３０８、３０９がそれぞれ固定されている。
【０１２５】
なお、図４（Ａ）はチャンバー３０１を上方からみた上面模式図であり、図４（Ｂ）はチャンバー３０１の断面模式図である。
【０１２６】
大面積基板にも対応できるように、基板３０５を縦置きとしてスパッタ成膜を行う。酸化ハフニウムのターゲット３０８、３０９は対向しており、その間には基板３０５が配置されないようにすることで基板３０５がほとんどプラズマに曝されないようにする。基板３０５には絶縁膜で覆われた酸化物半導体層が設けられており、図４（Ａ）及び図４（Ｂ）に示す装置を用いることによって、酸化物半導体層に実用上支障のない損傷（プラズマダメージなど）を与えることなく酸化ハフニウム膜の成膜を行うことができる。こうして、ホルダー３０７で固定した基板３０５の表面へ酸化ハフニウム膜を成膜する。なお、成膜速度が安定するまでシャッター３０６で基板への被膜形成を停止しておき、シャッター３０６を開けて成膜を開始する。図４（Ａ）及び図４（Ｂ）において、シャッター３０６はスライド式のシャッターを図示したが、特に限定されない。
【０１２７】
図４（Ａ）ではチャンバー底面に対して基板面を垂直に示しているが、特に限定されず、ホルダー３０７で基板面がチャンバー底面に対して斜めになるように配置してもよい。ホルダー３０７にはヒータが設けられており、基板３０５を加熱しながら成膜を行うことができる。
【０１２８】
ホルダー３０７のヒータを用いて、減圧状態に保持されたチャンバー３０１内に基板３０５を保持し、基板３０５の温度が１００℃以上５５０℃未満、好ましくは２００℃以上４００℃以下となるように基板３０５上の酸化物半導体層を熱することもできる。そして、チャンバー３０１内の水分を除去しつつ、水素や水などが除去されたスパッタガス（酸素またはアルゴン）を導入し、上記ターゲットを用いて酸化ハフニウム膜を形成する。ホルダー３０７のヒータを用いて、基板３０５を熱しながら酸化ハフニウム膜を形成することにより、スパッタによる損傷を軽減することもできる。
【０１２９】
チャンバー３０１内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気することで、処理室から水素や水などを除去することができる。
【０１３０】
また、本実施の形態では、酸化ハフニウム膜を例に説明したが特に限定されず、ゲート絶縁層に用いることのできる絶縁膜や、他のｈｉｇｈ−ｋ膜の成膜に図４に示す成膜装置を用いることができる。また、図４に示す成膜装置は、酸化物半導体層に接する絶縁膜の成膜に用いることもできる。
【０１３１】
（実施の形態５）
本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図５を用いて説明する。図５（Ａ）及び図５（Ｃ）は、トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネルの平面図であり、図５（Ｂ）は、図５（Ａ）または図５（Ｃ）のＭ−Ｎにおける断面図に相当する。
【０１３２】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０１３３】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図５（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図５（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１３４】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図５（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。トランジスタ４０１１は、第１のゲート絶縁層４０２０ａ、第２のゲート絶縁層４０２０ｂを有し、実施の形態２で示した第１のゲート絶縁層４０２ａ、第２のゲート絶縁層４０２ｂを用いることができる。第１のゲート絶縁層４０２ａとしてｈｉｇｈ−ｋ膜を用いることにより、ゲートリーク電流の少ないトランジスタとすることができる。トランジスタ４０１０、４０１１上には絶縁層４０４１、４０４２、４０２１が設けられている。
【０１３５】
トランジスタ４０１０、４０１１は、実施の形態１で示したゲートリーク電流の少ないトランジスタを適用することができる。駆動回路用のトランジスタ４０１１及び画素用のトランジスタ４０１０としては、実施の形態１で示したトランジスタ４１０、４２０、４３０、４４０を用いることができる。本実施の形態において、トランジスタ４０１０、４０１１はｎチャネル型トランジスタである。
【０１３６】
絶縁層４０２１上において、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけるトランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、導電層４０４０の電位はトランジスタ４０１１のゲート電極の電位と同じでもよいし、異なっていても良く、第２のゲート電極として機能させることもできる。また、導電層４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０１３７】
また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０１３８】
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることができ、ポリエステルフィルム、またはアクリル樹脂フィルムなどのプラスチックや、ガラスや、セラミックスなどを用いることができる。
【０１３９】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
【０１４０】
また、配向膜を用いないブルー相を示す液晶を用いてもよく、その場合には横電界方式とするため、図５に示す電極配置と異なる配置とする。例えば、同一絶縁層上に画素電極層と共通電極層とを並べて配置し、液晶層に横電界を印加する。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０１４１】
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
【０１４２】
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光膜を設けてもよい。
【０１４３】
トランジスタ４０１１、４０１０上には、酸化物半導体層に接して絶縁層４０４１が形成されている。絶縁層４０４１は実施の形態１示した絶縁膜４０７と同様な材料及び方法で形成すればよい。ここでは、絶縁層４０４１として、実施の形態４の成膜装置を用いたスパッタ法により酸化珪素膜を形成する。また、絶縁層４０４１上に接して保護絶縁層４０４２を形成する。また、絶縁層４０４２は実施の形態１で示した保護絶縁層４０９と同様な材料及び方法で形成すればよい。また、トランジスタの表面凹凸を低減するために、絶縁層４０４２を平坦化絶縁膜として機能する絶縁層４０２１で覆う構成となっている。
【０１４４】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
【０１４５】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０１４６】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０１４７】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１４８】
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極及びドレイン電極と同じ導電膜で形成されている。
【０１４９】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１５０】
また図５においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０１５１】
（実施の形態６）
本実施の形態では、半導体装置の一形態として電子ペーパーの例を示す。
【０１５２】
実施の形態２に示す方法により得られる積層のゲート絶縁層を含むトランジスタは、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０１５３】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０１５４】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
【０１５５】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０１５６】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態２のトランジスタによって得られるアクティブマトリクス基板を用いることができる。
【０１５７】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０１５８】
図６は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられるトランジスタ５８１としては、実施の形態２で示すトランジスタと同様に作製でき、ゲートリーク電流の少ないトランジスタである。
【０１５９】
図６の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０１６０】
トランジスタ５８１はボトムゲート構造のトランジスタであり、第１のゲート絶縁層５８２ａ、第２のゲート絶縁層５８２ｂの積層上に接して酸化物半導体層を有し、該酸化物半導体層と接する絶縁層５８３に覆われている。なお、第１のゲート絶縁層５８２ａはハフニウムを含む絶縁膜であり、第２のゲート絶縁層５８２ｂよりも比誘電率の高い膜を用いている。
【０１６１】
トランジスタ５８１のソース電極又はドレイン電極は、第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成される開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされている球形粒子５８９が一対の基板５８０、５９６の間に設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図６参照）。
【０１６２】
また、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板５８０、５９６間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
【０１６３】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０１６４】
以上の工程により、ゲートリーク電流の少ないトランジスタを有し、省電力化された電子ペーパーを作製することができる。
【０１６５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１６６】
（実施の形態７）
本実施の形態では、酸化物半導体を用いたトランジスタと、酸化物半導体以外の材料を用いたトランジスタとを同一基板上に形成する例を以下に示す。
【０１６７】
図７は、半導体装置の構成の一例である。図７（Ａ）には、半導体装置の断面を、図７（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図７（Ａ）は、図７（Ｂ）のＡ１−Ａ２およびＢ１−Ｂ２における断面に相当する。図７（Ａ）および図７（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施の形態では、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とする。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
【０１６８】
図７におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電極１１０と、を有する。
【０１６９】
半導体材料を含む基板１００は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板も含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
【０１７０】
トランジスタ１６０の金属化合物領域１２４の一部には、電極１２６が接続されている。ここで、電極１２６は、トランジスタ１６０のソース電極やドレイン電極として機能する。また、基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられており、トランジスタ１６０を覆うように絶縁層１２８および絶縁層１３０が設けられている。なお、高集積化を実現するためには、図７に示すようにトランジスタ１６０がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１６０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１２０を設けても良い。
【０１７１】
トランジスタ１６０は公知の技術を用いて作製することができる。このようなトランジスタ１６０は、高速動作が可能であるという特徴を有する。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。
【０１７２】
トランジスタ１６０を形成した後、トランジスタ１６２および容量素子１６４の形成前の処理として、絶縁層１２８や絶縁層１３０にＣＭＰ処理を施して、ゲート電極１１０および電極１２６の上面を露出させる。ゲート電極１１０および電極１２６の上面を露出させる処理としては、ＣＭＰ処理の他にエッチング処理などを適用することも可能である（エッチング処理などはＣＭＰ処理と組み合わせても良い）。なお、トランジスタ１６２の特性を向上させるために、絶縁層１２８や絶縁層１３０の表面は可能な限り平坦にしておくことが望ましい。
【０１７３】
次に、ゲート電極１１０、電極１２６、絶縁層１２８、絶縁層１３０などの上に導電層を形成し、該導電層を選択的にエッチングして、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂを形成する。
【０１７４】
導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
【０１７５】
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。なお、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有するソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂへの加工が容易であるというメリットがある。
【０１７６】
上部のトランジスタ１６２のチャネル長（Ｌ）は、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂの下端部の間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形成の露光を行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線を用いるのが望ましい。
【０１７７】
次に、ソース電極またはドレイン電極１４２ａの上に絶縁層１４３ａを、ソース電極またはドレイン電極１４２ｂの上に絶縁層１４３ｂを、それぞれ形成する。絶縁層１４３ａおよび絶縁層１４３ｂは、ソース電極またはドレイン電極１４２ａや、ソース電極またはドレイン電極１４２ｂを覆う絶縁層を形成した後、当該絶縁層を選択的にエッチングすることにより形成できる。また、絶縁層１４３ａおよび絶縁層１４３ｂは、後に形成されるゲート電極の一部と重畳するように形成する。このような絶縁層を設けることにより、ゲート電極と、ソース電極またはドレイン電極との間の容量を低減することが可能である。
【０１７８】
絶縁層１４３ａや絶縁層１４３ｂは、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。
【０１７９】
なお、ゲート電極と、ソース電極またはドレイン電極との間の容量を低減させるという点では、絶縁層１４３ａおよび絶縁層１４３ｂを形成するのが好適であるが、当該絶縁層を設けない構成とすることも可能である。
【０１８０】
次に、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂを覆うように酸化物半導体層を形成した後、当該酸化物半導体層を選択的にエッチングして酸化物半導体層１４４を形成する。
【０１８１】
酸化物半導体層は、実施の形態２に示す材料及び形成プロセスを用いる。
【０１８２】
その後、酸化物半導体層に対して、熱処理（第１の熱処理）を行うことが望ましい。この第１の熱処理によって酸化物半導体層中の、過剰な水素（水や水酸基を含む）を除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位密度を低減することができる。第１の熱処理の温度は、例えば、３００℃以上５５０℃未満、または４００℃以上５００℃以下とする。
【０１８３】
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせず、水や水素の混入が生じないようにする。第１の熱処理によって不純物を低減し、Ｉ型（真性）またはＩ型に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現することができる。
【０１８４】
次に、酸化物半導体層１４４に接する第１のゲート絶縁層１４６ａを形成し、その上に第２のゲート絶縁層１４６ｂを形成する。
【０１８５】
第１のゲート絶縁層１４６ａは、スパッタ法またはプラズマＣＶＤ法を用い、酸化シリコン、窒化シリコン、酸窒化シリコンを用いる。
【０１８６】
また、第２のゲート絶縁層１４６ｂは、実施の形態２に示す比誘電率が１０以上のｈｉｇｈ−ｋ膜を用いる。ｈｉｇｈ−ｋ膜を用いることでゲート絶縁層の薄膜化によるゲートリーク電流の増大を抑制し、半導体装置を微細化することができる。なお、第１のゲート絶縁層１４６ａと第２のゲート絶縁層１４６ｂの合計膜厚は、２ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とする。
【０１８７】
次に、第２のゲート絶縁層１４６ｂ上において酸化物半導体層１４４と重畳する領域にゲート電極１４８ａを形成し、ソース電極またはドレイン電極１４２ａと重畳する領域に電極１４８ｂを形成する。
【０１８８】
第１のゲート絶縁層１４６ａ、または第２のゲート絶縁層１４６ｂの形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行えばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、第１のゲート絶縁層１４６ａ、または第２のゲート絶縁層１４６ｂが酸素を含むため、酸化物半導体層１４４に酸素を供給し、該酸化物半導体層１４４の酸素欠損を補填して、Ｉ型（真性）またはＩ型に限りなく近い酸化物半導体層を形成することもできる。
【０１８９】
なお、第２の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に第２の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良いし、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を兼ねさせても良い。
【０１９０】
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物半導体層１４４を、その主成分以外の不純物が極力含まれないように高純度化することができる。
【０１９１】
ゲート電極１４８ａおよび電極１４８ｂは、第２のゲート絶縁層１４６ｂ上に導電層を形成した後に、当該導電層を選択的にエッチングすることによって形成することができる。
【０１９２】
次に、第２のゲート絶縁層１４６ｂ、ゲート電極１４８ａ、および電極１４８ｂ上に、絶縁層１５０および絶縁層１５２を形成する。絶縁層１５０および絶縁層１５２は、スパッタ法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。
【０１９３】
次に、第１のゲート絶縁層１４６ａ、第２のゲート絶縁層１４６ｂ、絶縁層１５０、及び絶縁層１５２に、ソース電極またはドレイン電極１４２ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた選択的なエッチングにより行われる。
【０１９４】
ここで、上記の開口は、電極１２６と重畳する領域に形成することが望ましい。このような領域に開口を形成することで、電極のコンタクト領域に起因する素子面積の増大を抑制することができる。つまり、半導体装置の集積度を高めることができる。
【０１９５】
その後、上記開口に電極１５４を形成し、絶縁層１５２上に電極１５４に接する配線１５６を形成する。
【０１９６】
電極１５４は、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて導電層を形成した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層の一部を除去することにより形成することができる。
【０１９７】
配線１５６は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて導電層を形成した後、当該導電層をパターニングすることによって形成される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は、ソース電極またはドレイン電極１４２ａなどと同様である。
【０１９８】
以上により、高純度化された酸化物半導体層１４４を用いたトランジスタ１６２、および容量素子１６４が完成する。容量素子１６４は、ソース電極またはドレイン電極１４２ａ、酸化物半導体層１４４、第１のゲート絶縁層１４６ａと第２のゲート絶縁層１４６ｂ、および電極１４８ｂ、で構成される。
【０１９９】
なお、図７の容量素子１６４では、酸化物半導体層１４４と第１のゲート絶縁層１４６ａと第２のゲート絶縁層１４６ｂを積層させることにより、ソース電極またはドレイン電極１４２ａと、電極１４８ｂとの間の絶縁性を十分に確保することができる。もちろん、十分な容量を確保するために、酸化物半導体層１４４を有しない構成の容量素子１６４を採用しても良い。また、絶縁層１４３ａと同様に形成される絶縁層を有する構成の容量素子１６４を採用しても良い。さらに、容量が不要の場合は、容量素子１６４を設けない構成とすることも可能である。
【０２００】
高純度化され、真性化された酸化物半導体層１４４を用いることで、トランジスタのオフ電流を十分に低減することができる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
【０２０１】
また、本実施の形態において示す半導体装置では、配線を共通化しているため、集積度が十分に高められた半導体装置が実現される。また、電極１２６と電極１５４とを重畳するように形成することで、電極のコンタクト領域に起因する素子面積の増大を抑制し、より一層の高集積化が実現される。
【０２０２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２０３】
（実施の形態８）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０２０４】
本実施の形態では、実施の形態１乃至３のいずれか一で得られるゲートリーク電流の少ないトランジスタを搭載した電子機器の例について図８を用いて説明する。
【０２０５】
図８（Ａ）は、少なくとも表示装置を一部品として実装して作製したノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。なお、実施の形態５に示すゲートリーク電流の少ないトランジスタを有し、省電力化された表示装置をノート型のパーソナルコンピュータは有している。
【０２０６】
図８（Ｂ）は、少なくとも表示装置を一部品として実装して作製した携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。なお、実施の形態５に示すゲートリーク電流の少ないトランジスタを有し、省電力化された表示装置を携帯情報端末は有している。
【０２０７】
図８（Ｃ）は実施の形態６に示すゲートリーク電流の少ないトランジスタを有し、省電力化された電子ペーパーを一部品として実装して作製した電子書籍である。図８（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２０８】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図８（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図８（Ｃ）では表示部２７０７）に画像を表示することができる。
【０２０９】
また、図８（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２１０】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２１１】
図８（Ｄ）は、実施の形態５に示すゲートリーク電流の少ないトランジスタを有し、省電力化された表示装置を一部品として実装して作製した携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８０１には、携帯型情報端末の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。
【０２１２】
また、表示パネル２８０２はタッチパネルを備えており、図８（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０２１３】
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図８（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０２１４】
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。記録媒体として、実施の形態６に示す半導体装置を用いることができる。実施の形態６によれば、オフ電流を十分に低減することができるトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
【０２１５】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２１６】
図８（Ｅ）は実施の形態５に示すゲートリーク電流の少ないトランジスタを有し、省電力化された表示装置を一部品として実装して作製したデジタルカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。
【０２１７】
本実施の形態は、実施の形態１乃至６のいずれか一と自由に組み合わせることができる。
【符号の説明】
【０２１８】
１００ 基板
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１１０ ゲート電極
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属化合物領域
１２６ 電極
１２８ 絶縁層
１３０ 絶縁層
１４２ａ ドレイン電極
１４２ｂ ドレイン電極
１４３ａ 絶縁層
１４３ｂ 絶縁層
１４４ 酸化物半導体層
１４６ａ ゲート絶縁層
１４６ｂ ゲート絶縁層
１４８ａ ゲート電極
１４８ｂ 電極
１５０ 絶縁層
１５２ 絶縁層
１５４ 電極
１５６ 配線
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
３０１ チャンバー
３０２ 電極
３０３ 電極
３０４ ＲＦ電源
３０５ 基板
３０６ シャッター
３０７ ホルダー
３０８ ターゲット
４００ 基板
４０１ ゲート電極
４０２ａ 第１のゲート絶縁層
４０２ｂ 第２のゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極
４０５ｂ ドレイン電極
４０７ 絶縁膜
４０９ 保護絶縁層
４１０ トランジスタ
４２０ トランジスタ
４２７ 絶縁層
４３０ トランジスタ
４３６ａ 配線層
４３６ｂ 配線層
４３７ 絶縁層
４４０ トランジスタ
５０５ 基板
５０６ 保護絶縁層
５０７ａ ゲート絶縁層
５０７ｂ ゲート絶縁層
５１０ トランジスタ
５１１ ゲート電極
５１５ａ ソース電極
５１５ｂ ドレイン電極
５１６ 絶縁層
５２０ トランジスタ
５２６ 絶縁層
５３０ 酸化物半導体膜
５３１ 酸化物半導体層
５８０ 基板
５８１ トランジスタ
５８２ａ ゲート絶縁層
５８２ｂ ゲート絶縁層
５８３ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９５ 充填材
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ａ ゲート絶縁層
４０２０ｂ ゲート絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０４０ 導電層
４０４１ 絶縁層
４０４２ 絶縁層
【特許請求の範囲】
【請求項１】
ゲート電極に接するように設けられた第１の絶縁層と、
前記第１の絶縁層に接するように設けられた第２の絶縁層と、
前記第２の絶縁層に接するように設けられた酸化物半導体層と、
前記酸化物半導体層に接するように設けられた第３の絶縁層を有し、
前記酸化物半導体層は、前記第２の絶縁層と前記第３の絶縁層との間に配置され、
前記第１の絶縁層は前記第２の絶縁層よりも比誘電率が高いことを特徴とする半導体装置。
【請求項２】
請求項１において、前記第２の絶縁層、前記第３の絶縁層、及び前記酸化物半導体層はスパッタ法で作製することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、さらに絶縁表面を有する基板を有し、
前記基板と前記酸化物半導体層の間に前記ゲート電極を有することを特徴とする半導体装置。
【請求項４】
第１のゲート電極に接するように設けられた第１の絶縁層と、
前記第１の絶縁層に接するように設けられた第２の絶縁層と、
前記第２の絶縁層に接するように設けられた酸化物半導体層と、
前記酸化物半導体層に接するように設けられた第３の絶縁層と、
前記第３の絶縁層に接して前記第３の絶縁層より比誘電率が高い第４の絶縁層と、
前記第１のゲート電極と重なる第２のゲート電極を前記第４の絶縁層に接して有し、
前記酸化物半導体層は、前記第２の絶縁層と前記第３の絶縁層との間に配置され、
前記第１の絶縁層は前記第２の絶縁層よりも比誘電率が高いことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、前記第１の絶縁層は比誘電率が１０より高い材料を用いることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一において、前記第１の絶縁層はハフニウムを含む絶縁膜を用いることを特徴とする半導体装置。
【請求項７】
絶縁表面を有する基板上に第１の絶縁層と、
前記第１の絶縁層上に酸化物半導体層と、
前記酸化物半導体層上に第２の絶縁層と、
前記第２の絶縁層上に第３の絶縁層と、
前記第３の絶縁層上に前記酸化物半導体層と重なるゲート電極とを有し、
前記第３の絶縁層は前記第２の絶縁層よりも比誘電率が高いことを特徴とする半導体装置。
【請求項８】
請求項７において、前記第１の絶縁層、前記第２の絶縁層、及び前記酸化物半導体層はスパッタ法で作製することを特徴とする半導体装置。
【請求項９】
請求項７または請求項８において、前記第３の絶縁層は比誘電率が１０より高い材料を用いることを特徴とする半導体装置。
【請求項１０】
請求項７乃至９のいずれか一において、前記第３の絶縁層はハフニウムを含む絶縁膜を用いることを特徴とする半導体装置。
【請求項１１】
絶縁表面を有する基板上にゲート電極を形成し、
前記ゲート電極を覆う第１の絶縁層をスパッタ法により形成し、
前記第１の絶縁層上に第２の絶縁層をスパッタ法により形成し、
前記第２の絶縁層上に酸化物半導体層を形成し、
窒素、酸素、または希ガスを含む雰囲気下で４００℃以上基板の歪み点未満の加熱処理を行い、
前記酸化物半導体層上に第３の絶縁層をスパッタ法により形成し、
前記第１の絶縁層は前記第２の絶縁層よりも比誘電率が高い半導体装置の作製方法。
【請求項１】
ゲート電極に接するように設けられた第１の絶縁層と、
前記第１の絶縁層に接するように設けられた第２の絶縁層と、
前記第２の絶縁層に接するように設けられた酸化物半導体層と、
前記酸化物半導体層に接するように設けられた第３の絶縁層を有し、
前記酸化物半導体層は、前記第２の絶縁層と前記第３の絶縁層との間に配置され、
前記第１の絶縁層は前記第２の絶縁層よりも比誘電率が高いことを特徴とする半導体装置。
【請求項２】
請求項１において、前記第２の絶縁層、前記第３の絶縁層、及び前記酸化物半導体層はスパッタ法で作製することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、さらに絶縁表面を有する基板を有し、
前記基板と前記酸化物半導体層の間に前記ゲート電極を有することを特徴とする半導体装置。
【請求項４】
第１のゲート電極に接するように設けられた第１の絶縁層と、
前記第１の絶縁層に接するように設けられた第２の絶縁層と、
前記第２の絶縁層に接するように設けられた酸化物半導体層と、
前記酸化物半導体層に接するように設けられた第３の絶縁層と、
前記第３の絶縁層に接して前記第３の絶縁層より比誘電率が高い第４の絶縁層と、
前記第１のゲート電極と重なる第２のゲート電極を前記第４の絶縁層に接して有し、
前記酸化物半導体層は、前記第２の絶縁層と前記第３の絶縁層との間に配置され、
前記第１の絶縁層は前記第２の絶縁層よりも比誘電率が高いことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、前記第１の絶縁層は比誘電率が１０より高い材料を用いることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一において、前記第１の絶縁層はハフニウムを含む絶縁膜を用いることを特徴とする半導体装置。
【請求項７】
絶縁表面を有する基板上に第１の絶縁層と、
前記第１の絶縁層上に酸化物半導体層と、
前記酸化物半導体層上に第２の絶縁層と、
前記第２の絶縁層上に第３の絶縁層と、
前記第３の絶縁層上に前記酸化物半導体層と重なるゲート電極とを有し、
前記第３の絶縁層は前記第２の絶縁層よりも比誘電率が高いことを特徴とする半導体装置。
【請求項８】
請求項７において、前記第１の絶縁層、前記第２の絶縁層、及び前記酸化物半導体層はスパッタ法で作製することを特徴とする半導体装置。
【請求項９】
請求項７または請求項８において、前記第３の絶縁層は比誘電率が１０より高い材料を用いることを特徴とする半導体装置。
【請求項１０】
請求項７乃至９のいずれか一において、前記第３の絶縁層はハフニウムを含む絶縁膜を用いることを特徴とする半導体装置。
【請求項１１】
絶縁表面を有する基板上にゲート電極を形成し、
前記ゲート電極を覆う第１の絶縁層をスパッタ法により形成し、
前記第１の絶縁層上に第２の絶縁層をスパッタ法により形成し、
前記第２の絶縁層上に酸化物半導体層を形成し、
窒素、酸素、または希ガスを含む雰囲気下で４００℃以上基板の歪み点未満の加熱処理を行い、
前記酸化物半導体層上に第３の絶縁層をスパッタ法により形成し、
前記第１の絶縁層は前記第２の絶縁層よりも比誘電率が高い半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−１８１９０６（Ｐ２０１１−１８１９０６Ａ）
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１１−１７１３３（Ｐ２０１１−１７１３３）
【出願日】平成２３年１月２８日（２０１１．１．２８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２３年１月２８日（２０１１．１．２８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]