半導体装置
【課題】縦型ＰＮ接合において確実にオン／オフの制御をすることができる半導体装置を提供する。
【解決手段】半導体装置は、半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極とを備える。第１導電型の第１のチャネル領域が、ゲート絶縁膜の下にある半導体層の表面の一部に設けられている。第１導電型とは異なる導電型である第２導電型の拡散層が、第１のチャネル領域のさらに下の半導体層に設けられ、半導体層の表面に対してほぼ垂直方向に第１のチャネル領域の底部と接し、該第１のチャネル領域の底部とＰＮ接合を形成する。第１導電型のドレインおよび第２導電型のソースが、第１のチャネル領域の両側にある半導体層内にそれぞれ設けられている。側壁絶縁膜は、第１のチャネル領域の拡散層側の側面を被覆する。
【解決手段】半導体装置は、半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極とを備える。第１導電型の第１のチャネル領域が、ゲート絶縁膜の下にある半導体層の表面の一部に設けられている。第１導電型とは異なる導電型である第２導電型の拡散層が、第１のチャネル領域のさらに下の半導体層に設けられ、半導体層の表面に対してほぼ垂直方向に第１のチャネル領域の底部と接し、該第１のチャネル領域の底部とＰＮ接合を形成する。第１導電型のドレインおよび第２導電型のソースが、第１のチャネル領域の両側にある半導体層内にそれぞれ設けられている。側壁絶縁膜は、第１のチャネル領域の拡散層側の側面を被覆する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
トンネルトランジスタ(ＴＦＥＴ（Tunnel Field Effect Transistor））は、半導体のＰＮ接合あるいは金属−半導体間のショットキー接合において観測されるトンネル電流を利用して素子のオン／オフを制御するトランジスタである。
【０００３】
従来からトンネルトランジスタは、既存のＭＯＳＦＥＴ（Metal-Oxide Semiconductor FET）に比べてオン電流が小さいという問題があった。この問題に対処するために、縦型ＰＮ接合をソース側のチャネル領域に有するトンネルトランジスタが提案された。縦型ＰＮ接合は、半導体基板の表面に対して垂直方向（以下、縦方向ともいう）にＰ型半導体およびＮ型半導体が隣接したＰＮ接合である。
【０００４】
しかし、従来の縦型ＰＮ接合を有するトンネルトランジスタは、横型ＰＮ接合もゲート電極直下に有していた。横型ＰＮ接合は、半導体基板の表面に対して水平方向（以下、横方向ともいう）にＰ型半導体およびＮ型半導体が隣接したＰＮ接合である。横型ＰＮ接合はゲート電極直下にあるため、このようなトンネルトランジスタでは、ゲート電圧は縦型ＰＮ接合に比べて横型ＰＮ接合に大きな電界を与える。従って、縦型ＰＮ接合のバンド間トンネルよりも横型ＰＮ接合のバンド間トンネルが先に発生する。このため、このようなトンネルトランジスタでは、Ｓ係数（S-factor）を低下させてしまうという問題があった。
【０００５】
また、ドレイン側のチャネル領域の導電型は、ドレイン拡散層の導電型と同じ導電型であり、ソース側のチャネル領域の導電型もドレイン拡散層と同じ導電型である。このため、ドレイン電圧を印加したときに、ＰＮ接合に電界が与えられバンド間トンネルが発生してしまい、オフリーク電流が増大してしまうという問題もあった。
【０００６】
さらに、ドレイン電圧が印加されると、ソース側のチャネル領域下のソース拡散層とドレイン拡散層との間に逆バイアスが印加され、接合リーク電流が生じる。その結果、オフリーク電流がさらに増大してしまうという問題もあった。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Chenming Hu et al, “Green Transistor - A VDD Scaling Path for Future Low Power ICs” VLSI-TSA2008,pp.14-15
【発明の概要】
【発明が解決しようとする課題】
【０００８】
縦型ＰＮ接合において確実にオン／オフの制御をすることができる半導体装置を提供する。
【課題を解決するための手段】
【０００９】
本実施形態による半導体装置は、半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極とを備える。第１導電型の第１のチャネル領域が、ゲート絶縁膜の下にある半導体層の表面の一部に設けられている。第１導電型とは異なる導電型である第２導電型の拡散層が、第１のチャネル領域のさらに下の半導体層に設けられ、半導体層の表面に対してほぼ垂直方向に第１のチャネル領域の底部と接し、該第１のチャネル領域の底部とＰＮ接合を形成する。第１導電型のドレインおよび第２導電型のソースが、第１のチャネル領域の両側にある半導体層内にそれぞれ設けられている。側壁絶縁膜は、第１のチャネル領域の拡散層側の側面を被覆する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に従ったトンネルトランジスタの構成を示す断面図。
【図２】第１の実施形態によるトンネルトランジスタの製造方法を示す断面図。
【図３】図２に続く、トンネルトランジスタの製造方法を示す断面図。
【図４】図３に続く、トンネルトランジスタの製造方法を示す断面図。
【図５】図４に続く、トンネルトランジスタの製造方法を示す断面図。
【図６】図５に続く、トンネルトランジスタの製造方法を示す断面図。
【図７】図６に続く、トンネルトランジスタの製造方法を示す断面図。
【図８】図７に続く、トンネルトランジスタの製造方法を示す断面図。
【図９】図８に続く、トンネルトランジスタの製造方法を示す断面図。
【図１０】第１の実施形態の変形例によるトンネルトランジスタの製造方法を示す断面図。
【図１１】第２の実施形態に従ったトンネルトランジスタの構造を示す断面図。
【図１２】第３の実施形態に従ったトンネルトランジスタの構造を示す断面図。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
【００１２】
（第１の実施形態）
図１は、第１の実施形態に従ったトンネルトランジスタの構成を示す断面図である。本実施形態によるトンネルトランジスタは、例えば、ＳＯＩ（Silicon On Insulator）あるいはＳＯＮ（Silicon On Nothing）上に形成される。図１は、ＳＯＩ上に形成されたトンネルトランジスタを示している。
【００１３】
本実施形態によるトンネルトランジスタは、半導体基板１０と、埋込み絶縁膜（以下、ＢＯＸ（Buried Oxide）層ともいう）２０と、ドレイン層３０と、ソース層４０と、第１のチャネル領域としてのポケット層５０と、拡散層としての第２ソース層６０と、第２のチャネル領域としての真性領域７０と、ゲート絶縁膜８０と、ゲート電極９０と、側壁絶縁膜１００ａ、１００ｂとを備えている。
【００１４】
ドレイン層３０、ソース層４０、ポケット層５０、第２ソース層６０および真性（intrinsic）領域７０は、半導体層としてのＳＯＩ層３５内に形成されている。半導体基板１０、ＢＯＸ層２０およびＳＯＩ層３５は、ＳＯＩ基板を構成する。半導体基板１０は、例えば、シリコン基板である。ＢＯＸ層２０は、例えば、シリコン酸化膜からなる。ＳＯＩ層３５は、例えば、シリコン単結晶からなる。
【００１５】
ゲート絶縁膜８０は、ＳＯＩ層３５上に設けられている。ゲート絶縁膜８０は、例えば、シリコン酸化膜あるいはシリコン酸化膜よりも誘電率の高いｈｉｇｈ−ｋ膜からなる。
【００１６】
ゲート電極９０は、ゲート絶縁膜８０上に設けられている。ゲート電極９０は、例えば、ポリシリコン、金属シリサイドからなる。
【００１７】
側壁絶縁膜１００ａは、ポケット層５０の一方の側面、ゲート絶縁膜８０の一方の側面およびゲート電極９０の一方の側面をそれぞれ被覆している。側壁絶縁膜１００ｂは、ゲート絶縁膜８０およびゲート電極９０のそれぞれの他方の側面を被覆している。
【００１８】
ゲート電極９０およびゲート絶縁膜８０の下にあるＳＯＩ層３５の表面は、チャネル領域として機能する。チャネル領域は、ソース側に設けられた第１のチャネル領域としてのポケット層５０と、ドレイン側に設けられた第２のチャネル領域としての真性領域７０とを含む。ポケット層５０は、第１導電型としてのＮ型半導体からなる。真性領域７０は、ポケット層５０とドレイン層３０との間および第２ソース層６０とドレイン層３０との間に設けられ、１０１８ｃｍ−３以下の不純物濃度を有する真性半導体領域である。
【００１９】
第２ソース層６０は、第２導電型としてのＰ型半導体からなり、ポケット層５０の下のＳＯＩ層３５内に設けられている。ポケット層５０および第２ソース層６０は、ＳＯＩ層３５あるいは半導体基板１０の表面に対してほぼ垂直方向に接し、縦方向のＰＮ接合（以下、縦型ＰＮ接合ともいう）１０１を形成する。ＰＮ接合１０１の接合面は縦方向（図１では上方向）を向く。即ち、第２ソース層６０の表面はポケット層５０の底面と接して縦型ＰＮ接合１０１を形成している。第２ソース層６０は、ソース層４０とも接している。
【００２０】
ドレイン層３０およびソース層４０は、ポケット層５０および真性領域７０の両側にあるＳＯＩ層３５内にそれぞれ設けられている。ドレイン層３０はＮ＋型半導体層であり、ソース層４０はＰ＋型半導体層である。
【００２１】
ここで、側壁絶縁膜１００ａは、ポケット層５０のソース側の側面とソース層４０との間に介在している。これにより、ポケット層５０のソース側の側面は、側壁絶縁膜１００ａと接し、Ｐ型のソース層４０および第２ソース層６０とは接していない。即ち、ポケット層５０は、その底面のみにおいて第２ソース層６０と接している。従って、ポケット層５０の側面には横型ＰＮ接合（横方向を向く接合面を有するＰＮ接合）は形成されず、ポケット層５０の底面に縦型ＰＮ接合１０１が形成される。
【００２２】
このように、本実施形態によるトンネルトランジスタは、ソース層４０とポケット層５０の側面との間を側壁絶縁膜１００ａで分離することによって、チャネル領域に横型ＰＮ接合を有さない。これにより、本実施形態によるトンネルトランジスタは、横型ＰＮ接合で発生するトンネル電流を防止し、縦型ＰＮ接合１０１におけるトンネル電流によってトランジスタのオン／オフを制御することができる。その結果、Ｓ係数を向上させることができる。
【００２３】
また、ポケット層５０とドレイン層３０との間に、真性領域７０が設けられている。これにより、トンネルトランジスタがオフのときに、ドレイン電圧を印加しても、縦型ＰＮ接合１０１に電界がかからず、ポケット層５０とドレイン層３０との間を電気的に分離させることができるので、オフリーク電流を抑制することができる。
【００２４】
さらに、第２ソース層６０とドレイン層３０との間に、真性領域７０が設けられている。これより第２ソース層６０とドレイン層３０の間には、高純度ＰＮ接合は形成されず、ドレイン電圧を印加しても、第２ソース層６０とドレイン層３０との間のＰＮ接合に強い逆方向電界は印加されず、接合リーク電流を抑制することができる。
【００２５】
本実施形態によるトンネルトランジスタをオンさせるためには、ゲート電極９０に正電圧を印加し、ドレイン層３０に正電圧を印加する。ゲート電極９０に正電圧を印加することによって、ポケット層５０および真性領域７０の表面（チャネル領域）に反転層が形成される。従って、ポケット層５０がドレイン層３０に電気的に接続される。ゲート電極９０に印加された電圧は、縦型ＰＮ接合１０１に電界を与えるので、ポケット層５０と第２ソース層６０との間にトンネル電流が流れる。またドレイン層３０に正電圧を印加することによって、縦型ＰＮ接合１０１に電界を与え、かつトンネル電流は、図１の矢印Ａで示すように、ドレイン層３０からソース層４０へ流れることができる。
【００２６】
図２（Ａ）から図９は、第１の実施形態によるトンネルトランジスタの製造方法を示す断面図である。まず、ＣＶＤ（Chemical Vapor Deposition）法を用いて、ＳＯＩ基板のＳＯＩ層３５上にシリコン窒化膜３２を堆積する。次に、リソグラフィ技術およびＲＩＥ（Reactive Ion Etch）法を用いて、真性領域７０およびドレイン層３０の形成領域以外のＳＯＩ層３５上にあるシリコン窒化膜３２を除去する。次に、シリコン窒化膜３２をマスクとして用いて、Ｐ型不純物（例えば、ボロン）をイオン注入する。これにより、図２（Ａ）に示すように、縦型ＰＮ接合１０１のうちＰ型の第２ソース層６０が形成される。
【００２７】
次に、ＣＶＤ法を用いて、ＳＯＩ層３５およびシリコン窒化膜３２上にシリコン酸化膜３３を堆積する。ＣＭＰ（Chemical Mechanical Polishing）法を用いて、シリコン窒化膜３２の表面が露出するまでシリコン酸化膜３３を研磨する。さらに、リソグラフィ技術およびＲＩＥ法を用いて、ソース層４０の形成領域以外のＳＯＩ層３５上にあるシリコン酸化膜３３を除去する。このとき、シリコン酸化膜３３を選択的に加工し、シリコン窒化膜３２は残置したままである。これにより、図２（Ｂ）に示す構造が得られる。
【００２８】
次に、ＣＶＤ法を用いて、シリコン窒化膜３４をシリコン窒化膜３２、シリコン酸化膜３３、ＳＯＩ層３５（第２ソース層６０）上に堆積する。このとき、シリコン窒化膜３２とシリコン酸化膜３３との間の溝を完全に埋め込まない程度の厚みでシリコン窒化膜３４を堆積する。次に、シリコン窒化膜３４を異方的にエッチングすることによって、シリコン窒化膜３４をシリコン窒化膜３２およびシリコン酸化膜３３の側面に残す。これにより、図３（Ａ）に示す構造が得られる。後述するように、シリコン酸化膜３３側にあるシリコン窒化膜３４は、側壁絶縁膜１００ａとなる。
【００２９】
次に、図３（Ｂ）に示すように、エピタキシャル成長法を用いて、ＳＯＩ層３５（第２ソース層６０）が露出している領域にＮ型不純物を含んだ単結晶シリコンを選択的に成長させる。これにより、ポケット層５０が形成される。
【００３０】
次に、図４（Ａ）に示すように、単結晶シリコンからなるポケット層５０の表面を熱酸化することによって、ポケット層５０の表面にゲート絶縁膜８０を形成する。ゲート絶縁膜８０は、ＣＶＤ法等によって堆積された材料（例えば、シリコン酸窒化膜、ｈｉｇｈ−ｋ膜）で形成してもよい。この場合、ＣＶＤ法を用いてシリコン窒化膜３２とシリコン酸化膜３３との間の溝に埋め込むようにゲート絶縁膜８０の材料を堆積し、ＣＭＰ法を用いてシリコン窒化膜３２およびシリコン酸化膜３３の表面が露出されるまで研磨する。その後、ゲート絶縁膜８０の材料を所望の高さまでエッチングすることによって、ゲート絶縁膜８０が得られる。
【００３１】
次に、ＣＶＤ法を用いてシリコン酸化膜３７を、シリコン窒化膜３２、シリコン酸化膜３３、シリコン窒化膜３４、および、ゲート絶縁膜８０上に堆積する。このとき、シリコン窒化膜３２とシリコン酸化膜３３との間の溝を完全に埋め込まない程度の厚みでシリコン酸化膜３７を堆積する。次に、シリコン酸化膜３７を異方的にエッチングすることによって、シリコン酸化膜３７は、シリコン窒化膜３２およびシリコン酸化膜３３の側面のシリコン窒化膜３４上に残置される。これにより、図４（Ｂ）に示す構造が得られる。
【００３２】
次に、ＣＶＤ法を用いて、ゲート電極９０の材料としてのポリシリコンをシリコン窒化膜３２とシリコン酸化膜３３との間の溝を埋め込むように堆積する。ＣＭＰ法を用いてシリコン窒化膜３２およびシリコン酸化膜３３の表面が露出するまで、このポリシリコンを研磨する。また、ゲート絶縁膜８０をＣＶＤ法で堆積させる時に、シリコン窒化膜３２およびシリコン酸化膜３３の表面を露出するまでＣＭＰは行わず、ＣＶＤ法を用いてポリシリコンを堆積させ、ＣＭＰ法を用いてシリコン窒化膜３２およびシリコン酸化膜３３の表面が露出するまでこのポリシリコンを研磨してもよい。Ｎ型不純物をポリシリコンにイオン注入した後、ドライエッチングを用いてポリシリコンの表面をエッチングし、ポリシリコンの表面をシリコン窒化膜３２およびシリコン酸化膜３３の表面よりも僅かに低くする。これにより、図５（Ａ）に示すようにゲート電極９０が得られる。
【００３３】
次に、ＣＶＤ法を用いて、シリコン窒化膜３８をゲート電極９０上に堆積し、ＣＭＰ法を用いて、シリコン窒化膜３８をシリコン窒化膜３２およびシリコン酸化膜３３の上面が露出されるまで研磨する。これにより、図５（Ｂ）に示すように、シリコン窒化膜３８がゲート電極９０の表面を被覆するように形成される。
【００３４】
次に、図６（Ａ）に示すように、ウェットエッチングにより、シリコン酸化膜３３を除去する。このとき、シリコン窒化膜３２、３４および３８が、シリコン酸化膜３７、ゲート電極９０、ゲート絶縁膜８０、ポケット層５０を保護する。よって、シリコン酸化膜３３のみが選択的に除去される。続いて、シリコン窒化膜３２、３４および３８をマスクとして用いて、ＳＯＩ層３５（第２ソース層６０）内にＰ型不純物（例えば、ボロン）を導入する。これにより、図６（Ａ）に示すＰ＋型のソース層４０が形成される。
【００３５】
次に、ＣＶＤ法を用いて、シリコン酸化膜３９をソース層４０およびシリコン窒化膜３２，３８上に堆積する。ＣＭＰ法を用いて、シリコン窒化膜３２、３８の表面が露出されるまで、シリコン酸化膜３９を研磨する。これにより、図６（Ｂ）に示すように、ソース層４０を被覆するシリコン酸化膜３９が形成される。
【００３６】
次に、シリコン酸化膜３９をマスクとして用いて、シリコン窒化膜３２，３８、および、ドレイン側にあるシリコン窒化膜３４をウェットエッチングにより除去する。次に、ドレイン層３０の形成領域からチャネル領域へ向かって斜め方向（図７（Ａ）の矢印の方向）にＰ型不純物（例えば、ボロン）を導入する。このとき、導入されるＰ型不純物の濃度は、ポケット層５０のＮ型不純物の濃度と同程度にする。これにより、Ｎ型のポケット層５０のうちドレイン層３０側の一部分が真性半導体領域になる。この真性半導体領域の不純物濃度は、１０１８ｃｍ−３以下となる。この真性半導体領域が図７（Ａ）に示すように真性領域７０となる。
【００３７】
次に、図７（Ｂ）に示すように、エピタキシャル成長法を用いて、Ｎ型不純物（例えば、燐、ヒ素）を含有した単結晶シリコンをＳＯＩ層３５上に成長させる。
【００３８】
さらに、シリコン酸化膜３９、３７およびゲート電極９０をマスクとして用いて、Ｎ型不純物（例えば、燐、ヒ素）をＳＯＩ層３５に導入する。これにより、図８（Ａ）に示すように、Ｎ＋型のドレイン層３０が形成される。
【００３９】
次に、ＣＶＤ法を用いて、シリコン窒化膜４１をドレイン層３０、ゲート電極９０およびシリコン酸化膜３９上に堆積する。次に、ＲＩＥ法を用いて、シリコン窒化膜４１を異方的にエッチングすることによって、図８（Ｂ）に示すように、ゲート電極９０のドレイン側の側面にあるシリコン酸化膜３７とゲート絶縁膜８０の側面とを被覆するシリコン窒化膜４１を形成する。尚、後述するように、シリコン窒化膜４１は、側壁絶縁膜１００ｂとして機能する。
【００４０】
さらに、ウェットエッチングを用いて、シリコン酸化膜３９を選択的に除去すると、図９に示す構造が得られる。図９に示すように、シリコン窒化膜３４は側壁絶縁膜１００ａとして機能し、シリコン窒化膜４１が側壁絶縁膜１００ｂとして機能する。その後、既知の工程を経て、層間絶縁膜、コンタクト、配線が形成される。これにより、トンネルトランジスタが完成する。尚、図９に示す構造は、図１に示す構造と若干異なるが、動作あるいは機能において両者は同じである。
【００４１】
本実施形態によるトンネルトランジスタは、ポケット層５０と第２ソース層６０との間に縦型ＰＮ接合を備えているが、ソース層４０とポケット層５０との間を側壁絶縁膜１００ａによって分離しているので、チャネル領域に横型ＰＮ接合を含まない。これにより、横型ＰＮ接合で発生するトンネル電流の発生を防止し、縦型ＰＮ接合１０１におけるトンネル電流によってトランジスタを確実にオン／オフさせることができる。これは、Ｓ係数の向上に繋がる。
【００４２】
また、ポケット層５０とドレイン層３０との間に、真性領域７０が設けられている。これにより、トンネルトランジスタがオフ状態であるときにソース−ドレイン間に流れるリーク電流（オフリーク電流）を抑制することができる。
【００４３】
さらに、第２ソース層６０とドレイン層３０との間に、真性領域７０が設けられている。これにより、第２ソース層６０とドレイン層３０との間の接合リーク電流をも抑制することができる。
【００４４】
（第１の実施形態の変形例）
第１の実施形態では、図７（Ａ）の工程で斜めイオン注入を用いている。本変形例では、斜めイオン注入を用いずに、第１の実施形態によるトンネルトランジスタを形成する。
【００４５】
図２（Ａ）から図６（Ｂ）を参照して説明した工程を経た後、ウェットエッチングによって、シリコン窒化膜３２、３４、３８を除去する。次に、ＣＤＥ（Chemical h Dry Etching）法を用いて、ＳＯＩ層３５の一部をエッチングする。このとき、ポケット層５０および第２ソース層６０の一部を横方向にエッチングする。これにより、図１０（Ａ）に示すように、ゲート絶縁膜８０の直下のポケット層５０および第２ソース層６０の一部が除去される。
【００４６】
次に、ＢＯＸ層２０上に残ったＳＯＩ層３５をシードとしてエピタキシャル成長法により、単結晶シリコンをドレイン層３０および真性領域７０の形成領域に成長させる。これにより、図１０（Ｂ）に示すように、単結晶シリコン層４２がドレイン層３０および真性領域７０の形成領域に形成される。尚、単結晶シリコン層４２は、真性半導体領域であり、その不純物濃度は、１０１８ｃｍ−３以下である。
【００４７】
その後、図８（Ａ）を参照して説明したように、シリコン酸化膜３９、３７およびゲート電極９０をマスクとして用いて、Ｎ型不純物（例えば、燐、ヒ素）を単結晶シリコン層４２に導入する。このとき、斜めイオン注入を用いず、ＳＯＩ層３５の表面に対して垂直方向からイオン注入を行う。これにより、図８（Ａ）に示すように、Ｎ＋型のドレイン層３０が形成される。
【００４８】
その後、図８（Ｂ）〜図９を参照して説明した工程を経て、トンネルトランジスタが完成する。
【００４９】
本変形例によれば、斜めイオン注入を用いることなく、第１の実施形態によるトンネルトランジスタを形成することができる。さらに、本変形例は、第１の実施形態と同様の効果を得ることができる。
【００５０】
（第２の実施形態）
図１１は、第２の実施形態に従ったトンネルトランジスタの構造を示す断面図である。第２の実施形態は、真性領域７０が設けられていない点で第１の実施形態と異なる。また、第２の実施形態では、ソース層４０がポケット層５０の下のＳＯＩ層３５に設けられており、ＳＯＩ層３５の表面に対してほぼ垂直方向にポケット層５０の底部と接している。これにより、ソース層４０およびポケット層５０の底部が縦型ＰＮ接合を構成している。即ち、第２の実施形態では、ドラフト層６０に代わってソース層４０がポケット層５０と縦型ＰＮ接合を構成している。第２の実施形態のその他の構成は、第１の実施形態の対応する構成と同様でよい。
【００５１】
第２の実施形態では、第１の実施形態と同様に、ソース層４０とポケット層５０の側面との間を側壁絶縁膜１００ａが分離している。従って、第２の実施形態は、ソース層４０とポケット層５０の底面との間に縦型ＰＮ接合を備えているが、横型ＰＮ接合を有さない。これにより、第２の実施形態は、第１の実施形態と同様に、横型ＰＮ接合で発生するトンネル電流を防止し、縦型ＰＮ接合１０１におけるトンネル電流によってトランジスタをオン／オフさせることができる。
【００５２】
第２の実施形態によるトンネルトランジスタの製造方法は、第１の実施形態によるトンネルトランジスタの製造方法における真性領域７０の形成工程を省略すればよい。また、ソース層４０の形成工程を変更すればよい。
【００５３】
より詳細には、図２（Ａ）を参照して説明した工程において、シリコン窒化膜３２をマスクとして用いて、Ｐ型不純物を導入することによって、第２ソース層６０を形成する。
【００５４】
図２（Ｂ）から図５（Ｂ）を参照して説明した工程を経た後、図６（Ａ）において、ソース層４０の形成領域に注入されるＰ型不純物の量を多くし、ソース層４０の拡散時間を長くする。あるいは、ソース層４０の形成領域からチャネル領域の方向に向かって斜め方向へＰ型不純物を導入してもよい。
【００５５】
そして、図６（Ｂ）を参照して説明した工程の後、図７（Ａ）を参照して説明した斜めイオン注入の工程を省略し、図７（Ｂ）から図９を参照して説明した工程を実行すればよい。これにより、第２の実施形態によるトンネルトランジスタが形成され得る。
【００５６】
（第３の実施形態）
図１２は、第３の実施形態に従ったトンネルトランジスタの構造を示す断面図である。第３の実施形態は、第２ソース層６０が設けられていない点で第１の実施形態と異なる。また、第３の実施形態では、ソース層４０がポケット層５０の底面に設けられており、ソース層４０およびポケット層５０が縦型ＰＮ接合１０１を構成している。第３の実施形態のその他の構成は、第１の実施形態の対応する構成と同様でよい。
【００５７】
第３の実施形態では、真性領域７０がソース層４０とドレイン層３０との間、および、ポケット領域５０とドレイン層３０との間に設けられている。真性領域７０は、真性半導体領域であり、その不純物濃度は、１０１８ｃｍ−３以下である。
【００５８】
第３の実施形態では、第１の実施形態と同様に、ソース層４０とポケット層５０の側面との間を側壁絶縁膜１００ａが分離している。従って、第３の実施形態は、ソース層４０とポケット層５０の底面との間に縦型ＰＮ接合を備えているが、横型ＰＮ接合を有さない。これにより、第３の実施形態は、第１の実施形態と同様に、横型ＰＮ接合で発生するトンネル電流を防止し、縦型ＰＮ接合１０１におけるトンネル電流によってトランジスタをオン／オフさせることができる。
【００５９】
第３の実施形態によるトンネルトランジスタの製造方法は、第１の実施形態によるトンネルトランジスタの製造方法における第２ソース層６０の形成工程を省略すればよい。また、ソース層４０の形成工程を、第２の実施形態と同様に変更すればよい。
【００６０】
より詳細には、図２（Ａ）を参照して説明した工程において、ＳＯＩ層３５にＰ型不純物を導入しない。これにより、ＳＯＩ層３５は、真性半導体領域のまま維持される。尚、シリコン窒化膜３２は形成される必要がある。
【００６１】
図２（Ｂ）から図５（Ｂ）を参照して説明した工程を経た後、図６（Ａ）において、ソース層４０の形成領域に注入されるＰ型不純物の量を多くし、ソース層４０の拡散時間を長くする。あるいは、ソース層４０の形成領域からチャネル領域の方向に向かって斜め方向へＰ型不純物を導入してもよい。
【００６２】
ＳＯＩ層３５は真性半導体領域のまま維持されているので（第２ソース層６０が形成されていないので）、図７（Ａ）を参照して説明した斜めイオン注入の工程は不要である。従って、図６（Ｂ）を参照して説明した工程の後、図７（Ａ）を参照して説明した斜めイオン注入の工程を省略する。その後、図７（Ｂ）から図９を参照して説明した工程を実行すればよい。これにより、第３の実施形態によるトンネルトランジスタが形成され得る。
【００６３】
上記第１から第３の実施形態では、Ｎ型トンネルトランジスタの実施形態を説明した。しかし、第１から第３の実施形態は、Ｐ型トンネルトランジスタにも適用可能である。この場合、第１から第３の実施形態の各構成要素において、Ｐ型半導体に代えてＮ型半導体を用い、Ｎ型半導体に代えてＰ型半導体を用い、Ｐ型不純物に代えてＮ型不純物を用い、Ｎ型不純物に代えてＰ型不純物を用いればよい。
【符号の説明】
【００６４】
１０・・・半導体基板、２０・・・ＢＯＸ層、３０・・・ドレイン層、３５・・・ＳＯＩ層、４０・・・ソース層、５０・・・ポケット層、６０・・・第２ソース層、７０・・・真性領域、８０・・・ゲート絶縁膜、９０・・・ゲート電極、１００ａ、１００ｂ・・・側壁絶縁膜
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
トンネルトランジスタ(ＴＦＥＴ（Tunnel Field Effect Transistor））は、半導体のＰＮ接合あるいは金属−半導体間のショットキー接合において観測されるトンネル電流を利用して素子のオン／オフを制御するトランジスタである。
【０００３】
従来からトンネルトランジスタは、既存のＭＯＳＦＥＴ（Metal-Oxide Semiconductor FET）に比べてオン電流が小さいという問題があった。この問題に対処するために、縦型ＰＮ接合をソース側のチャネル領域に有するトンネルトランジスタが提案された。縦型ＰＮ接合は、半導体基板の表面に対して垂直方向（以下、縦方向ともいう）にＰ型半導体およびＮ型半導体が隣接したＰＮ接合である。
【０００４】
しかし、従来の縦型ＰＮ接合を有するトンネルトランジスタは、横型ＰＮ接合もゲート電極直下に有していた。横型ＰＮ接合は、半導体基板の表面に対して水平方向（以下、横方向ともいう）にＰ型半導体およびＮ型半導体が隣接したＰＮ接合である。横型ＰＮ接合はゲート電極直下にあるため、このようなトンネルトランジスタでは、ゲート電圧は縦型ＰＮ接合に比べて横型ＰＮ接合に大きな電界を与える。従って、縦型ＰＮ接合のバンド間トンネルよりも横型ＰＮ接合のバンド間トンネルが先に発生する。このため、このようなトンネルトランジスタでは、Ｓ係数（S-factor）を低下させてしまうという問題があった。
【０００５】
また、ドレイン側のチャネル領域の導電型は、ドレイン拡散層の導電型と同じ導電型であり、ソース側のチャネル領域の導電型もドレイン拡散層と同じ導電型である。このため、ドレイン電圧を印加したときに、ＰＮ接合に電界が与えられバンド間トンネルが発生してしまい、オフリーク電流が増大してしまうという問題もあった。
【０００６】
さらに、ドレイン電圧が印加されると、ソース側のチャネル領域下のソース拡散層とドレイン拡散層との間に逆バイアスが印加され、接合リーク電流が生じる。その結果、オフリーク電流がさらに増大してしまうという問題もあった。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Chenming Hu et al, “Green Transistor - A VDD Scaling Path for Future Low Power ICs” VLSI-TSA2008,pp.14-15
【発明の概要】
【発明が解決しようとする課題】
【０００８】
縦型ＰＮ接合において確実にオン／オフの制御をすることができる半導体装置を提供する。
【課題を解決するための手段】
【０００９】
本実施形態による半導体装置は、半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極とを備える。第１導電型の第１のチャネル領域が、ゲート絶縁膜の下にある半導体層の表面の一部に設けられている。第１導電型とは異なる導電型である第２導電型の拡散層が、第１のチャネル領域のさらに下の半導体層に設けられ、半導体層の表面に対してほぼ垂直方向に第１のチャネル領域の底部と接し、該第１のチャネル領域の底部とＰＮ接合を形成する。第１導電型のドレインおよび第２導電型のソースが、第１のチャネル領域の両側にある半導体層内にそれぞれ設けられている。側壁絶縁膜は、第１のチャネル領域の拡散層側の側面を被覆する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に従ったトンネルトランジスタの構成を示す断面図。
【図２】第１の実施形態によるトンネルトランジスタの製造方法を示す断面図。
【図３】図２に続く、トンネルトランジスタの製造方法を示す断面図。
【図４】図３に続く、トンネルトランジスタの製造方法を示す断面図。
【図５】図４に続く、トンネルトランジスタの製造方法を示す断面図。
【図６】図５に続く、トンネルトランジスタの製造方法を示す断面図。
【図７】図６に続く、トンネルトランジスタの製造方法を示す断面図。
【図８】図７に続く、トンネルトランジスタの製造方法を示す断面図。
【図９】図８に続く、トンネルトランジスタの製造方法を示す断面図。
【図１０】第１の実施形態の変形例によるトンネルトランジスタの製造方法を示す断面図。
【図１１】第２の実施形態に従ったトンネルトランジスタの構造を示す断面図。
【図１２】第３の実施形態に従ったトンネルトランジスタの構造を示す断面図。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
【００１２】
（第１の実施形態）
図１は、第１の実施形態に従ったトンネルトランジスタの構成を示す断面図である。本実施形態によるトンネルトランジスタは、例えば、ＳＯＩ（Silicon On Insulator）あるいはＳＯＮ（Silicon On Nothing）上に形成される。図１は、ＳＯＩ上に形成されたトンネルトランジスタを示している。
【００１３】
本実施形態によるトンネルトランジスタは、半導体基板１０と、埋込み絶縁膜（以下、ＢＯＸ（Buried Oxide）層ともいう）２０と、ドレイン層３０と、ソース層４０と、第１のチャネル領域としてのポケット層５０と、拡散層としての第２ソース層６０と、第２のチャネル領域としての真性領域７０と、ゲート絶縁膜８０と、ゲート電極９０と、側壁絶縁膜１００ａ、１００ｂとを備えている。
【００１４】
ドレイン層３０、ソース層４０、ポケット層５０、第２ソース層６０および真性（intrinsic）領域７０は、半導体層としてのＳＯＩ層３５内に形成されている。半導体基板１０、ＢＯＸ層２０およびＳＯＩ層３５は、ＳＯＩ基板を構成する。半導体基板１０は、例えば、シリコン基板である。ＢＯＸ層２０は、例えば、シリコン酸化膜からなる。ＳＯＩ層３５は、例えば、シリコン単結晶からなる。
【００１５】
ゲート絶縁膜８０は、ＳＯＩ層３５上に設けられている。ゲート絶縁膜８０は、例えば、シリコン酸化膜あるいはシリコン酸化膜よりも誘電率の高いｈｉｇｈ−ｋ膜からなる。
【００１６】
ゲート電極９０は、ゲート絶縁膜８０上に設けられている。ゲート電極９０は、例えば、ポリシリコン、金属シリサイドからなる。
【００１７】
側壁絶縁膜１００ａは、ポケット層５０の一方の側面、ゲート絶縁膜８０の一方の側面およびゲート電極９０の一方の側面をそれぞれ被覆している。側壁絶縁膜１００ｂは、ゲート絶縁膜８０およびゲート電極９０のそれぞれの他方の側面を被覆している。
【００１８】
ゲート電極９０およびゲート絶縁膜８０の下にあるＳＯＩ層３５の表面は、チャネル領域として機能する。チャネル領域は、ソース側に設けられた第１のチャネル領域としてのポケット層５０と、ドレイン側に設けられた第２のチャネル領域としての真性領域７０とを含む。ポケット層５０は、第１導電型としてのＮ型半導体からなる。真性領域７０は、ポケット層５０とドレイン層３０との間および第２ソース層６０とドレイン層３０との間に設けられ、１０１８ｃｍ−３以下の不純物濃度を有する真性半導体領域である。
【００１９】
第２ソース層６０は、第２導電型としてのＰ型半導体からなり、ポケット層５０の下のＳＯＩ層３５内に設けられている。ポケット層５０および第２ソース層６０は、ＳＯＩ層３５あるいは半導体基板１０の表面に対してほぼ垂直方向に接し、縦方向のＰＮ接合（以下、縦型ＰＮ接合ともいう）１０１を形成する。ＰＮ接合１０１の接合面は縦方向（図１では上方向）を向く。即ち、第２ソース層６０の表面はポケット層５０の底面と接して縦型ＰＮ接合１０１を形成している。第２ソース層６０は、ソース層４０とも接している。
【００２０】
ドレイン層３０およびソース層４０は、ポケット層５０および真性領域７０の両側にあるＳＯＩ層３５内にそれぞれ設けられている。ドレイン層３０はＮ＋型半導体層であり、ソース層４０はＰ＋型半導体層である。
【００２１】
ここで、側壁絶縁膜１００ａは、ポケット層５０のソース側の側面とソース層４０との間に介在している。これにより、ポケット層５０のソース側の側面は、側壁絶縁膜１００ａと接し、Ｐ型のソース層４０および第２ソース層６０とは接していない。即ち、ポケット層５０は、その底面のみにおいて第２ソース層６０と接している。従って、ポケット層５０の側面には横型ＰＮ接合（横方向を向く接合面を有するＰＮ接合）は形成されず、ポケット層５０の底面に縦型ＰＮ接合１０１が形成される。
【００２２】
このように、本実施形態によるトンネルトランジスタは、ソース層４０とポケット層５０の側面との間を側壁絶縁膜１００ａで分離することによって、チャネル領域に横型ＰＮ接合を有さない。これにより、本実施形態によるトンネルトランジスタは、横型ＰＮ接合で発生するトンネル電流を防止し、縦型ＰＮ接合１０１におけるトンネル電流によってトランジスタのオン／オフを制御することができる。その結果、Ｓ係数を向上させることができる。
【００２３】
また、ポケット層５０とドレイン層３０との間に、真性領域７０が設けられている。これにより、トンネルトランジスタがオフのときに、ドレイン電圧を印加しても、縦型ＰＮ接合１０１に電界がかからず、ポケット層５０とドレイン層３０との間を電気的に分離させることができるので、オフリーク電流を抑制することができる。
【００２４】
さらに、第２ソース層６０とドレイン層３０との間に、真性領域７０が設けられている。これより第２ソース層６０とドレイン層３０の間には、高純度ＰＮ接合は形成されず、ドレイン電圧を印加しても、第２ソース層６０とドレイン層３０との間のＰＮ接合に強い逆方向電界は印加されず、接合リーク電流を抑制することができる。
【００２５】
本実施形態によるトンネルトランジスタをオンさせるためには、ゲート電極９０に正電圧を印加し、ドレイン層３０に正電圧を印加する。ゲート電極９０に正電圧を印加することによって、ポケット層５０および真性領域７０の表面（チャネル領域）に反転層が形成される。従って、ポケット層５０がドレイン層３０に電気的に接続される。ゲート電極９０に印加された電圧は、縦型ＰＮ接合１０１に電界を与えるので、ポケット層５０と第２ソース層６０との間にトンネル電流が流れる。またドレイン層３０に正電圧を印加することによって、縦型ＰＮ接合１０１に電界を与え、かつトンネル電流は、図１の矢印Ａで示すように、ドレイン層３０からソース層４０へ流れることができる。
【００２６】
図２（Ａ）から図９は、第１の実施形態によるトンネルトランジスタの製造方法を示す断面図である。まず、ＣＶＤ（Chemical Vapor Deposition）法を用いて、ＳＯＩ基板のＳＯＩ層３５上にシリコン窒化膜３２を堆積する。次に、リソグラフィ技術およびＲＩＥ（Reactive Ion Etch）法を用いて、真性領域７０およびドレイン層３０の形成領域以外のＳＯＩ層３５上にあるシリコン窒化膜３２を除去する。次に、シリコン窒化膜３２をマスクとして用いて、Ｐ型不純物（例えば、ボロン）をイオン注入する。これにより、図２（Ａ）に示すように、縦型ＰＮ接合１０１のうちＰ型の第２ソース層６０が形成される。
【００２７】
次に、ＣＶＤ法を用いて、ＳＯＩ層３５およびシリコン窒化膜３２上にシリコン酸化膜３３を堆積する。ＣＭＰ（Chemical Mechanical Polishing）法を用いて、シリコン窒化膜３２の表面が露出するまでシリコン酸化膜３３を研磨する。さらに、リソグラフィ技術およびＲＩＥ法を用いて、ソース層４０の形成領域以外のＳＯＩ層３５上にあるシリコン酸化膜３３を除去する。このとき、シリコン酸化膜３３を選択的に加工し、シリコン窒化膜３２は残置したままである。これにより、図２（Ｂ）に示す構造が得られる。
【００２８】
次に、ＣＶＤ法を用いて、シリコン窒化膜３４をシリコン窒化膜３２、シリコン酸化膜３３、ＳＯＩ層３５（第２ソース層６０）上に堆積する。このとき、シリコン窒化膜３２とシリコン酸化膜３３との間の溝を完全に埋め込まない程度の厚みでシリコン窒化膜３４を堆積する。次に、シリコン窒化膜３４を異方的にエッチングすることによって、シリコン窒化膜３４をシリコン窒化膜３２およびシリコン酸化膜３３の側面に残す。これにより、図３（Ａ）に示す構造が得られる。後述するように、シリコン酸化膜３３側にあるシリコン窒化膜３４は、側壁絶縁膜１００ａとなる。
【００２９】
次に、図３（Ｂ）に示すように、エピタキシャル成長法を用いて、ＳＯＩ層３５（第２ソース層６０）が露出している領域にＮ型不純物を含んだ単結晶シリコンを選択的に成長させる。これにより、ポケット層５０が形成される。
【００３０】
次に、図４（Ａ）に示すように、単結晶シリコンからなるポケット層５０の表面を熱酸化することによって、ポケット層５０の表面にゲート絶縁膜８０を形成する。ゲート絶縁膜８０は、ＣＶＤ法等によって堆積された材料（例えば、シリコン酸窒化膜、ｈｉｇｈ−ｋ膜）で形成してもよい。この場合、ＣＶＤ法を用いてシリコン窒化膜３２とシリコン酸化膜３３との間の溝に埋め込むようにゲート絶縁膜８０の材料を堆積し、ＣＭＰ法を用いてシリコン窒化膜３２およびシリコン酸化膜３３の表面が露出されるまで研磨する。その後、ゲート絶縁膜８０の材料を所望の高さまでエッチングすることによって、ゲート絶縁膜８０が得られる。
【００３１】
次に、ＣＶＤ法を用いてシリコン酸化膜３７を、シリコン窒化膜３２、シリコン酸化膜３３、シリコン窒化膜３４、および、ゲート絶縁膜８０上に堆積する。このとき、シリコン窒化膜３２とシリコン酸化膜３３との間の溝を完全に埋め込まない程度の厚みでシリコン酸化膜３７を堆積する。次に、シリコン酸化膜３７を異方的にエッチングすることによって、シリコン酸化膜３７は、シリコン窒化膜３２およびシリコン酸化膜３３の側面のシリコン窒化膜３４上に残置される。これにより、図４（Ｂ）に示す構造が得られる。
【００３２】
次に、ＣＶＤ法を用いて、ゲート電極９０の材料としてのポリシリコンをシリコン窒化膜３２とシリコン酸化膜３３との間の溝を埋め込むように堆積する。ＣＭＰ法を用いてシリコン窒化膜３２およびシリコン酸化膜３３の表面が露出するまで、このポリシリコンを研磨する。また、ゲート絶縁膜８０をＣＶＤ法で堆積させる時に、シリコン窒化膜３２およびシリコン酸化膜３３の表面を露出するまでＣＭＰは行わず、ＣＶＤ法を用いてポリシリコンを堆積させ、ＣＭＰ法を用いてシリコン窒化膜３２およびシリコン酸化膜３３の表面が露出するまでこのポリシリコンを研磨してもよい。Ｎ型不純物をポリシリコンにイオン注入した後、ドライエッチングを用いてポリシリコンの表面をエッチングし、ポリシリコンの表面をシリコン窒化膜３２およびシリコン酸化膜３３の表面よりも僅かに低くする。これにより、図５（Ａ）に示すようにゲート電極９０が得られる。
【００３３】
次に、ＣＶＤ法を用いて、シリコン窒化膜３８をゲート電極９０上に堆積し、ＣＭＰ法を用いて、シリコン窒化膜３８をシリコン窒化膜３２およびシリコン酸化膜３３の上面が露出されるまで研磨する。これにより、図５（Ｂ）に示すように、シリコン窒化膜３８がゲート電極９０の表面を被覆するように形成される。
【００３４】
次に、図６（Ａ）に示すように、ウェットエッチングにより、シリコン酸化膜３３を除去する。このとき、シリコン窒化膜３２、３４および３８が、シリコン酸化膜３７、ゲート電極９０、ゲート絶縁膜８０、ポケット層５０を保護する。よって、シリコン酸化膜３３のみが選択的に除去される。続いて、シリコン窒化膜３２、３４および３８をマスクとして用いて、ＳＯＩ層３５（第２ソース層６０）内にＰ型不純物（例えば、ボロン）を導入する。これにより、図６（Ａ）に示すＰ＋型のソース層４０が形成される。
【００３５】
次に、ＣＶＤ法を用いて、シリコン酸化膜３９をソース層４０およびシリコン窒化膜３２，３８上に堆積する。ＣＭＰ法を用いて、シリコン窒化膜３２、３８の表面が露出されるまで、シリコン酸化膜３９を研磨する。これにより、図６（Ｂ）に示すように、ソース層４０を被覆するシリコン酸化膜３９が形成される。
【００３６】
次に、シリコン酸化膜３９をマスクとして用いて、シリコン窒化膜３２，３８、および、ドレイン側にあるシリコン窒化膜３４をウェットエッチングにより除去する。次に、ドレイン層３０の形成領域からチャネル領域へ向かって斜め方向（図７（Ａ）の矢印の方向）にＰ型不純物（例えば、ボロン）を導入する。このとき、導入されるＰ型不純物の濃度は、ポケット層５０のＮ型不純物の濃度と同程度にする。これにより、Ｎ型のポケット層５０のうちドレイン層３０側の一部分が真性半導体領域になる。この真性半導体領域の不純物濃度は、１０１８ｃｍ−３以下となる。この真性半導体領域が図７（Ａ）に示すように真性領域７０となる。
【００３７】
次に、図７（Ｂ）に示すように、エピタキシャル成長法を用いて、Ｎ型不純物（例えば、燐、ヒ素）を含有した単結晶シリコンをＳＯＩ層３５上に成長させる。
【００３８】
さらに、シリコン酸化膜３９、３７およびゲート電極９０をマスクとして用いて、Ｎ型不純物（例えば、燐、ヒ素）をＳＯＩ層３５に導入する。これにより、図８（Ａ）に示すように、Ｎ＋型のドレイン層３０が形成される。
【００３９】
次に、ＣＶＤ法を用いて、シリコン窒化膜４１をドレイン層３０、ゲート電極９０およびシリコン酸化膜３９上に堆積する。次に、ＲＩＥ法を用いて、シリコン窒化膜４１を異方的にエッチングすることによって、図８（Ｂ）に示すように、ゲート電極９０のドレイン側の側面にあるシリコン酸化膜３７とゲート絶縁膜８０の側面とを被覆するシリコン窒化膜４１を形成する。尚、後述するように、シリコン窒化膜４１は、側壁絶縁膜１００ｂとして機能する。
【００４０】
さらに、ウェットエッチングを用いて、シリコン酸化膜３９を選択的に除去すると、図９に示す構造が得られる。図９に示すように、シリコン窒化膜３４は側壁絶縁膜１００ａとして機能し、シリコン窒化膜４１が側壁絶縁膜１００ｂとして機能する。その後、既知の工程を経て、層間絶縁膜、コンタクト、配線が形成される。これにより、トンネルトランジスタが完成する。尚、図９に示す構造は、図１に示す構造と若干異なるが、動作あるいは機能において両者は同じである。
【００４１】
本実施形態によるトンネルトランジスタは、ポケット層５０と第２ソース層６０との間に縦型ＰＮ接合を備えているが、ソース層４０とポケット層５０との間を側壁絶縁膜１００ａによって分離しているので、チャネル領域に横型ＰＮ接合を含まない。これにより、横型ＰＮ接合で発生するトンネル電流の発生を防止し、縦型ＰＮ接合１０１におけるトンネル電流によってトランジスタを確実にオン／オフさせることができる。これは、Ｓ係数の向上に繋がる。
【００４２】
また、ポケット層５０とドレイン層３０との間に、真性領域７０が設けられている。これにより、トンネルトランジスタがオフ状態であるときにソース−ドレイン間に流れるリーク電流（オフリーク電流）を抑制することができる。
【００４３】
さらに、第２ソース層６０とドレイン層３０との間に、真性領域７０が設けられている。これにより、第２ソース層６０とドレイン層３０との間の接合リーク電流をも抑制することができる。
【００４４】
（第１の実施形態の変形例）
第１の実施形態では、図７（Ａ）の工程で斜めイオン注入を用いている。本変形例では、斜めイオン注入を用いずに、第１の実施形態によるトンネルトランジスタを形成する。
【００４５】
図２（Ａ）から図６（Ｂ）を参照して説明した工程を経た後、ウェットエッチングによって、シリコン窒化膜３２、３４、３８を除去する。次に、ＣＤＥ（Chemical h Dry Etching）法を用いて、ＳＯＩ層３５の一部をエッチングする。このとき、ポケット層５０および第２ソース層６０の一部を横方向にエッチングする。これにより、図１０（Ａ）に示すように、ゲート絶縁膜８０の直下のポケット層５０および第２ソース層６０の一部が除去される。
【００４６】
次に、ＢＯＸ層２０上に残ったＳＯＩ層３５をシードとしてエピタキシャル成長法により、単結晶シリコンをドレイン層３０および真性領域７０の形成領域に成長させる。これにより、図１０（Ｂ）に示すように、単結晶シリコン層４２がドレイン層３０および真性領域７０の形成領域に形成される。尚、単結晶シリコン層４２は、真性半導体領域であり、その不純物濃度は、１０１８ｃｍ−３以下である。
【００４７】
その後、図８（Ａ）を参照して説明したように、シリコン酸化膜３９、３７およびゲート電極９０をマスクとして用いて、Ｎ型不純物（例えば、燐、ヒ素）を単結晶シリコン層４２に導入する。このとき、斜めイオン注入を用いず、ＳＯＩ層３５の表面に対して垂直方向からイオン注入を行う。これにより、図８（Ａ）に示すように、Ｎ＋型のドレイン層３０が形成される。
【００４８】
その後、図８（Ｂ）〜図９を参照して説明した工程を経て、トンネルトランジスタが完成する。
【００４９】
本変形例によれば、斜めイオン注入を用いることなく、第１の実施形態によるトンネルトランジスタを形成することができる。さらに、本変形例は、第１の実施形態と同様の効果を得ることができる。
【００５０】
（第２の実施形態）
図１１は、第２の実施形態に従ったトンネルトランジスタの構造を示す断面図である。第２の実施形態は、真性領域７０が設けられていない点で第１の実施形態と異なる。また、第２の実施形態では、ソース層４０がポケット層５０の下のＳＯＩ層３５に設けられており、ＳＯＩ層３５の表面に対してほぼ垂直方向にポケット層５０の底部と接している。これにより、ソース層４０およびポケット層５０の底部が縦型ＰＮ接合を構成している。即ち、第２の実施形態では、ドラフト層６０に代わってソース層４０がポケット層５０と縦型ＰＮ接合を構成している。第２の実施形態のその他の構成は、第１の実施形態の対応する構成と同様でよい。
【００５１】
第２の実施形態では、第１の実施形態と同様に、ソース層４０とポケット層５０の側面との間を側壁絶縁膜１００ａが分離している。従って、第２の実施形態は、ソース層４０とポケット層５０の底面との間に縦型ＰＮ接合を備えているが、横型ＰＮ接合を有さない。これにより、第２の実施形態は、第１の実施形態と同様に、横型ＰＮ接合で発生するトンネル電流を防止し、縦型ＰＮ接合１０１におけるトンネル電流によってトランジスタをオン／オフさせることができる。
【００５２】
第２の実施形態によるトンネルトランジスタの製造方法は、第１の実施形態によるトンネルトランジスタの製造方法における真性領域７０の形成工程を省略すればよい。また、ソース層４０の形成工程を変更すればよい。
【００５３】
より詳細には、図２（Ａ）を参照して説明した工程において、シリコン窒化膜３２をマスクとして用いて、Ｐ型不純物を導入することによって、第２ソース層６０を形成する。
【００５４】
図２（Ｂ）から図５（Ｂ）を参照して説明した工程を経た後、図６（Ａ）において、ソース層４０の形成領域に注入されるＰ型不純物の量を多くし、ソース層４０の拡散時間を長くする。あるいは、ソース層４０の形成領域からチャネル領域の方向に向かって斜め方向へＰ型不純物を導入してもよい。
【００５５】
そして、図６（Ｂ）を参照して説明した工程の後、図７（Ａ）を参照して説明した斜めイオン注入の工程を省略し、図７（Ｂ）から図９を参照して説明した工程を実行すればよい。これにより、第２の実施形態によるトンネルトランジスタが形成され得る。
【００５６】
（第３の実施形態）
図１２は、第３の実施形態に従ったトンネルトランジスタの構造を示す断面図である。第３の実施形態は、第２ソース層６０が設けられていない点で第１の実施形態と異なる。また、第３の実施形態では、ソース層４０がポケット層５０の底面に設けられており、ソース層４０およびポケット層５０が縦型ＰＮ接合１０１を構成している。第３の実施形態のその他の構成は、第１の実施形態の対応する構成と同様でよい。
【００５７】
第３の実施形態では、真性領域７０がソース層４０とドレイン層３０との間、および、ポケット領域５０とドレイン層３０との間に設けられている。真性領域７０は、真性半導体領域であり、その不純物濃度は、１０１８ｃｍ−３以下である。
【００５８】
第３の実施形態では、第１の実施形態と同様に、ソース層４０とポケット層５０の側面との間を側壁絶縁膜１００ａが分離している。従って、第３の実施形態は、ソース層４０とポケット層５０の底面との間に縦型ＰＮ接合を備えているが、横型ＰＮ接合を有さない。これにより、第３の実施形態は、第１の実施形態と同様に、横型ＰＮ接合で発生するトンネル電流を防止し、縦型ＰＮ接合１０１におけるトンネル電流によってトランジスタをオン／オフさせることができる。
【００５９】
第３の実施形態によるトンネルトランジスタの製造方法は、第１の実施形態によるトンネルトランジスタの製造方法における第２ソース層６０の形成工程を省略すればよい。また、ソース層４０の形成工程を、第２の実施形態と同様に変更すればよい。
【００６０】
より詳細には、図２（Ａ）を参照して説明した工程において、ＳＯＩ層３５にＰ型不純物を導入しない。これにより、ＳＯＩ層３５は、真性半導体領域のまま維持される。尚、シリコン窒化膜３２は形成される必要がある。
【００６１】
図２（Ｂ）から図５（Ｂ）を参照して説明した工程を経た後、図６（Ａ）において、ソース層４０の形成領域に注入されるＰ型不純物の量を多くし、ソース層４０の拡散時間を長くする。あるいは、ソース層４０の形成領域からチャネル領域の方向に向かって斜め方向へＰ型不純物を導入してもよい。
【００６２】
ＳＯＩ層３５は真性半導体領域のまま維持されているので（第２ソース層６０が形成されていないので）、図７（Ａ）を参照して説明した斜めイオン注入の工程は不要である。従って、図６（Ｂ）を参照して説明した工程の後、図７（Ａ）を参照して説明した斜めイオン注入の工程を省略する。その後、図７（Ｂ）から図９を参照して説明した工程を実行すればよい。これにより、第３の実施形態によるトンネルトランジスタが形成され得る。
【００６３】
上記第１から第３の実施形態では、Ｎ型トンネルトランジスタの実施形態を説明した。しかし、第１から第３の実施形態は、Ｐ型トンネルトランジスタにも適用可能である。この場合、第１から第３の実施形態の各構成要素において、Ｐ型半導体に代えてＮ型半導体を用い、Ｎ型半導体に代えてＰ型半導体を用い、Ｐ型不純物に代えてＮ型不純物を用い、Ｎ型不純物に代えてＰ型不純物を用いればよい。
【符号の説明】
【００６４】
１０・・・半導体基板、２０・・・ＢＯＸ層、３０・・・ドレイン層、３５・・・ＳＯＩ層、４０・・・ソース層、５０・・・ポケット層、６０・・・第２ソース層、７０・・・真性領域、８０・・・ゲート絶縁膜、９０・・・ゲート電極、１００ａ、１００ｂ・・・側壁絶縁膜
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート絶縁膜の下にある前記半導体層の表面の一部に設けられた第１導電型の第１のチャネル領域と、
前記第１のチャネル領域のさらに下の前記半導体層に設けられ、前記半導体層の表面に対してほぼ垂直方向に前記第１のチャネル領域の底部と接し、該第１のチャネル領域の底部とＰＮ接合を形成する前記第１導電型とは異なる導電型である第２導電型の拡散層と、
前記第１のチャネル領域の両側にある前記半導体層内にそれぞれ設けられた第１導電型のドレインおよび第２導電型のソースと、
前記第１のチャネル領域の前記拡散層側の側面を被覆する側壁絶縁膜とを備えた半導体装置。
【請求項２】
前記側壁絶縁膜は、前記第１のチャネル領域の前記ソース側の側面と前記ソースとの間に介在していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１のチャネル領域と前記ドレインとの間に設けられ、１０１８ｃｍ−３以下の不純物濃度を有する第２のチャネル領域とをさらに備えたことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第２導電型の拡散層と前記ドレインとの間に設けられ、１０１８ｃｍ−３以下の不純物濃度を有する第２のチャネル領域をさらに備えたことを特徴とする請求項１から請求項３のいずれかに記載の半導体装置。
【請求項５】
前記ソースが、前記拡散層であることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項６】
半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート絶縁膜の下にある前記半導体層の表面の一部に設けられた第１導電型の第１のチャネル領域と、
前記第１のチャネル領域の他方側にある前記半導体層内に設けられたドレインと、
前記第１のチャネル領域のさらに下の前記半導体層に設けられ、前記半導体層の表面に対してほぼ垂直方向に前記第１のチャネル領域の底部と接し、該第１のチャネル領域の底部とＰＮ接合を形成する第２導電型の拡散層と、
前記拡散層と前記ドレイン領域との間に設けられ、１０１８ｃｍ−３以下の不純物濃度を有する第２のチャネル領域とを備えた半導体装置。
【請求項７】
半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート絶縁膜の下にある前記半導体層の表面の一部に設けられた第１導電型の第１のチャネル領域と、
前記第１のチャネル領域の他方側にある前記半導体層内に設けられたドレインと、
前記第１のチャネル領域のさらに下の前記半導体層に設けられ、前記半導体層の表面に対してほぼ垂直方向に前記第１のチャネル領域の底部と接し、該第１のチャネル領域の底部とＰＮ接合を形成する第２導電型の拡散層と、
前記第１導電型の第１のチャネル領域と前記ドレイン領域との間に設けられ、１０１８ｃｍ−３以下の不純物濃度を有する第２のチャネル領域とを備えた半導体装置。
【請求項１】
半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート絶縁膜の下にある前記半導体層の表面の一部に設けられた第１導電型の第１のチャネル領域と、
前記第１のチャネル領域のさらに下の前記半導体層に設けられ、前記半導体層の表面に対してほぼ垂直方向に前記第１のチャネル領域の底部と接し、該第１のチャネル領域の底部とＰＮ接合を形成する前記第１導電型とは異なる導電型である第２導電型の拡散層と、
前記第１のチャネル領域の両側にある前記半導体層内にそれぞれ設けられた第１導電型のドレインおよび第２導電型のソースと、
前記第１のチャネル領域の前記拡散層側の側面を被覆する側壁絶縁膜とを備えた半導体装置。
【請求項２】
前記側壁絶縁膜は、前記第１のチャネル領域の前記ソース側の側面と前記ソースとの間に介在していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１のチャネル領域と前記ドレインとの間に設けられ、１０１８ｃｍ−３以下の不純物濃度を有する第２のチャネル領域とをさらに備えたことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第２導電型の拡散層と前記ドレインとの間に設けられ、１０１８ｃｍ−３以下の不純物濃度を有する第２のチャネル領域をさらに備えたことを特徴とする請求項１から請求項３のいずれかに記載の半導体装置。
【請求項５】
前記ソースが、前記拡散層であることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項６】
半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート絶縁膜の下にある前記半導体層の表面の一部に設けられた第１導電型の第１のチャネル領域と、
前記第１のチャネル領域の他方側にある前記半導体層内に設けられたドレインと、
前記第１のチャネル領域のさらに下の前記半導体層に設けられ、前記半導体層の表面に対してほぼ垂直方向に前記第１のチャネル領域の底部と接し、該第１のチャネル領域の底部とＰＮ接合を形成する第２導電型の拡散層と、
前記拡散層と前記ドレイン領域との間に設けられ、１０１８ｃｍ−３以下の不純物濃度を有する第２のチャネル領域とを備えた半導体装置。
【請求項７】
半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート絶縁膜の下にある前記半導体層の表面の一部に設けられた第１導電型の第１のチャネル領域と、
前記第１のチャネル領域の他方側にある前記半導体層内に設けられたドレインと、
前記第１のチャネル領域のさらに下の前記半導体層に設けられ、前記半導体層の表面に対してほぼ垂直方向に前記第１のチャネル領域の底部と接し、該第１のチャネル領域の底部とＰＮ接合を形成する第２導電型の拡散層と、
前記第１導電型の第１のチャネル領域と前記ドレイン領域との間に設けられ、１０１８ｃｍ−３以下の不純物濃度を有する第２のチャネル領域とを備えた半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−１９０９１３（Ｐ２０１２−１９０９１３Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５１６７１（Ｐ２０１１−５１６７１）
【出願日】平成２３年３月９日（２０１１．３．９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月９日（２０１１．３．９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]