パターン形成方法、半導体装置の製造方法、半導体装置
【課題】 消費エネルギー・製造コストを低減したパターン形成方法、半導体装置の製造方法、半導体装置を提供する。
【解決手段】 酸化膜形成面12aに吸着水を吸着した吸着層12bを形成し、シリコン基板11の標準単極電位よりも大きい標準単極電位を有して酸化膜形成面12aに相対する形状に形成した電極部材33を、その酸化膜形成面12a(吸着層12b)に接触させ、シリコン基板11の標準単極電位と電極部材33の標準単極電位の電位差に基づいてゲート形成膜(ゲート酸化膜)を形成するようにした。
【解決手段】 酸化膜形成面12aに吸着水を吸着した吸着層12bを形成し、シリコン基板11の標準単極電位よりも大きい標準単極電位を有して酸化膜形成面12aに相対する形状に形成した電極部材33を、その酸化膜形成面12a(吸着層12b)に接触させ、シリコン基板11の標準単極電位と電極部材33の標準単極電位の電位差に基づいてゲート形成膜(ゲート酸化膜)を形成するようにした。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、パターン形成方法、半導体装置の製造方法、半導体装置に関する。
【背景技術】
【0002】
従来、半導体の製造工程では、シリコン等の半導体や金属配線の表面に酸化膜パターンを形成する酸化膜形成工程が行われている。
この酸化膜の形成方法には、前記表面全面を酸素や水蒸気の雰囲気中に晒して熱処理する熱酸化法や、同表面全面を酸素プラズマに晒してプラズマ処理するプラズマ酸化法、さらには同表面全面を酸性あるいはアルカリ性等の薬液中に浸漬して正電位を印加する陽極酸化法が知られている(例えば、特許文献1、特許文献2、特許文献3)。そして、これらの酸化法によって形成した酸化膜上にフォトリソグラフィによるマスクを形成し、エッチングを施すことによって、所望の酸化膜パターンを形成している。
【0003】
一方、上記フォトリソグラフィとエッチングを用いない方法として、位置選択的に酸化膜を形成する方法が知られている。すなわち、前記表面に撥液剤やカップリング剤を塗布し、あるいは前記表面にプラズマ処理等の表面処理を施し、フォトマスクを介して紫外線を照射する。そして、酸化膜の成膜材料を塗布あるいは蒸着させることにより、紫外線を照射した部分、あるいは紫外線を照射していない部分のみに、位置選択的に酸化膜パターンを形成することができる。
【特許文献1】特開平3−16215 号公報
【特許文献2】特開平5−136416 号公報
【特許文献3】特開2001−68957 号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、上記する熱酸化法では、被処理部材を高温に昇温しなければならず、酸化処理工程に多大なエネルギーを消費する。また、プラズマ酸化法では、プラズマ発生源を有した真空装置等の高価な付帯設備が必要となる。また、陽極酸化法では、正電位を印加するための電極や配線等を被処理部材に別途形成しなければならない。その結果、上記する酸化方法では、消費電力や付帯設備の増加、さらにはフォトリソグラフィ・エッチング工程等の工程数の増加によって、酸化処理工程に要する処理コストが増加し、ひいてはパターンを製造するための製造コストの増加を招く問題となる。
【0005】
一方、位置選択的に成膜材料を堆積させる方法では、撥液剤、カップリング剤、あるいはプラズマ表面処理基板の露光に、173nm以下の極短波長紫外線を長時間(1〜30分)照射する必要があった。つまり、該露光工程において、高価な露光装置を必要とし、多額の設備投資を行う必要があった。しかも、長時間の露光では、マスク膨張によるパターンずれ等の問題が発生し、所望する形状のパターンを得ることが困難であった。
【0006】
本発明は、上記問題を解決するためになされたものであり、その目的は、製造に要する消費エネルギー・製造コストを低減したパターン形成方法、半導体装置の製造方法、半導体装置を提供することである。
【課題を解決するための手段】
【0007】
本発明のパターン形成方法は、被処理部材のパターン形成領域にパターンを形成するパターン形成方法において、前記被処理部材の標準単極電位と異なる標準単極電位を有してパターン形成領域に相対した形状に形成された電極部材を、前記パターン形成領域と相対
向する位置に配置するとともに、前記被処理部材の標準単極電位と前記電極部材の標準単極電位の電位差によって前記パターン形成領域にパターンを形成するようにした。
【0008】
本発明のパターン方法によれば、被処理部材の標準単極電位と異なる標準単極電位を有した電極部材をパターン形成領域に相対させることによってパターンを形成することができる。その結果、パターン領域に整合したパターンを確実に製造することができ、パターンの形成位置を位置整合させるための工程(例えば、リソグラフィプロセスやエッチングプロセス)を確実に削減することができる。ひいては、パターンの製造に要する消費エネルギー・製造コストを確実に低減することができる。
【0009】
このパターン形成方法において、前記電極部材の標準単極電位は、被処理部材の標準単極電位よりも大きくてもよい。
このパターン形成方法によれば、前記電極部材の形状に相対した前記被処理部材のパターン形成領域を酸化することができる。
【0010】
このパターン形成方法において、前記電極部材は、表面に酸化膜を有した金属部材であってもよい。
このパターン形成方法によれば、電極部材が酸化膜を有する分だけ、その電極部材の標準単極電位が大きくなったことと同様の効果を得ることができる。その結果、標準単極電位を大きくできる分だけ、パターンの製造条件を拡張することができ、その消費エネルギー・製造コストを低減することができる。
【0011】
このパターン形成方法において、前記被処理部材と前記電極部材間に電圧を印加するようにしてもよい。
このパターン形成方法によれば、電圧を印加する分だけ、パターンの形成速度を増加することができ、製造コストを低減することができる。
【0012】
このパターン形成方法において、前記被処理部材と前記電極部材を、それぞれ陽極と陰極にした電圧を印加するようにしてもよい。
このパターン形成方法によれば、電圧を印加する分だけ、パターン形成領域の酸化を促進することができ、製造コストを低減することができる。
【0013】
このパターン形成方法において、前記パターン形成領域と前記電極部材との間に酸素を含有した酸化媒体を介在させてもよい。
このパターン形成方法によれば、酸化時間・厚膜化・膜質等の制御性を向上させることができる。
【0014】
このパターン形成方法において、前記酸化媒体は、酸素を含有した液体であっても良い。
このパターン形成方法によれば、酸化媒体中の酸素を効率よく供給できるため、酸化時間の短縮あるいは厚膜化に効果がある。
【0015】
このパターン形成方法において、前記酸化媒体は、少なくとも水とアルコールのいずれか1つからなるようにしてもよい。
このパターン形成方法によれば、水とアルコールによって酸素を効率よく供給できるため、酸化時間の短縮あるいは厚膜化に効果がある。
【0016】
このパターン形成方法は、少なくとも前記電極部材の表面と前記パターン形成領域の表面のいずれか一方に前記酸化媒体を吸着させ、前記電極部材を前記パターン形成領域に接触させるようにしてもよい。
【0017】
このパターン形成方法によれば、前記電極部材と被処理部材間に確実に前記酸化媒体を介在させることができる。
このパターン形成方法は、前記電極部材を前記パターン形成領域から離間させ、前記電極部材と前記パターン形成領域との間を前記酸化媒体で充填するようにしてもよい。
【0018】
このパターン形成方法によれば、電極部材とパターン形成領域の間に酸化媒体を充填せる分だけ、パターン形成領域の表面と酸化媒体の接触頻度を増加することができ、且つ前記酸化媒体を効率よく供給することができ、パターン形成領域の酸化速度を向上し、厚膜化等の制御性を向上させることができる。その結果、酸化パターンを製造する製造コストを、さらに低減することができる。
【0019】
このパターン形成方法は、前記電極部材を前記パターン形成領域と相対向する位置に配置する前に、前記パターン形成領域の表面に形成された前記被処理部材の自然酸化膜を予め除去するようにした。
【0020】
このパターン形成方法によれば、自然酸化膜を予め除去する分だけ、緻密な酸化パターンを形成することができ、その酸化パターンの形成を促進することができる。その結果、酸化パターンを製造する製造コストを、さらに低減することができる。
【0021】
このパターン形成方法は、前記電極部材を前記パターン形成領域と相対向する位置に配置する前に、前記パターン形成領域を含む前記被処理部材の一側面に、機能液を撥液する撥液層を形成するようにしてもよい。
【0022】
このパターン形成方法によれば、前記被処理部材上の撥液層を効率的に分解することができる。その結果、パターンを製造する製造コスト低減することができる。
本発明の半導体装置の製造方法は、導電性部材の表面に前記導電性部材の酸化層を形成するようにした半導体装置の製造方法において、前記酸化層を、上記のパターン形成方法によって形成するようにした。
【0023】
本発明の半導体装置の製造方法によれば、低コスト・低消費エネルギーで酸化層を形成することができ、半導体装置の製造コストを低減することができる。
本発明の半導体装置の製造方法は、配線形成材料を含む機能液を撥液する部分と親液する部分の少なくとも一方からなる被処理層を前記一側面に形成し、前記被処理層に前記機能液を塗布することによって配線パターンを形成するようにした半導体装置の製造方法において、前記被処理層を、上記のパターン形成方法によって形成するようにした。
【0024】
本発明の半導体装置の製造方法によれば、低コスト・低消費エネルギーで配線パターンを形成することができ、半導体装置の製造コストを低減することができる。
本発明の半導体装置の製造方法は、絶縁材料を含む機能液を撥液する部分と親液する部分の少なくとも一方からなる被処理層を前記一側面に形成し、前記被処理層に前記機能液を塗布することによって絶縁パターンを形成するようにした半導体装置の製造方法において、前記被処理層を、上記のパターン形成方法によって形成するようにした。
【0025】
本発明の半導体装置の製造方法によれば、低コスト・低消費エネルギーで絶縁パターンを形成することができ、半導体装置の製造コストを低減することができる。
本発明の半導体装置は、上記の半導体装置の製造方法によって製造した半導体装置。
【0026】
本発明の半導体装置によれば、半導体装置の製造コストを低減することができる。
【発明を実施するための最良の形態】
【0027】
(第1実施形態)
以下、本発明を具体化した第1実施形態を図1〜図10に従って説明する。図1は、半導体装置としての薄膜トランジスタを示す概略斜視図であって、図2は、図1のA−Aに沿う断面図である。
【0028】
図1に示すように、薄膜トランジスタ(以下単に、TFTという。)10は、被処理部材としてのシリコン基板11の一側面(素子形成面11a)に形成され、略四角形状のチャンネル形成部12を有している。チャンネル形成部12は、n型のウェルであって、その外周には、図2に示すように、トレンチ13が形成されている。そのトレンチ13の内部には、シリコン酸化膜からなる素子分離膜14が充填されている。そして、これらトレンチ13及び素子分離膜14によって、チャンネル形成部12を隣接する他のチャンネル形成部12から電気的に絶縁(素子分離)する素子分離領域15が形成されている。すなわち、TFT10は、いわゆるShallow Trench Isolation(STI)構造で素子分離されたTFTである。尚、本実施形態では、図1に示すように、チャンネル形成部12の長手方向をX方向とし、同X方向と直交する方向をY方向とする。また、トレンチ13の深さ方向をZ方向とする。
【0029】
図2に示すように、チャンネル形成部12の上面(パターン形成領域としての酸化膜形成面12a)であって、そのX方向両側には、互いに離間するソース12s及びドレイン12dが区画形成されている。ソース12s及びドレイン12dは、p型の不純物領域であって、その上側には、それぞれソース電極16s及びドレイン電極16dが形成されている。ソース電極16s及びドレイン電極16dは、シリコンをシリサイド化したチタンシリサイド層であって、図示しないソース配線及びドレイン配線に電気的に接続されて、そのコンタクト抵抗を低抵抗化するようになっている。そして、そのソース電極16sには、図示しないソース配線を介して所定の入力電圧が供給されるようになっている。
【0030】
ソース12s及びドレイン12dには、それぞれ互い近づくようにX方向に延びるエクステンション領域17s,17dが、酸化膜形成面12aのY方向全幅にわたり形成されている。エクステンション領域17s,17dは、ソース12s及びドレイン12dよりも低濃度のp型の不純物領域であって、ソース12s及びドレイン12dよりもZ方向に浅く形成されている。そして、エクステンション領域17s,17dは、TFT10がオン状態のときに、チャンネル形成部12の短チャンネル化を防止して、ドレイン12d近傍の電位勾配を軽減するようになっている。
【0031】
そして、これらエクステンション領域17s,17dがX方向に所定の距離だけ離間することによって、チャンネル領域18が形成される。すなわち、TFT10は、Lightly Doped Drain(LLD)構造を有するpチャンネルのTFTである。
【0032】
図2に示すように、酸化膜形成面12a上であって前記チャンネル領域18上には、ゲート絶縁膜20が形成されている。ゲート絶縁膜20は、シリコン酸化膜からなる絶縁膜であって、図1に示すように、酸化膜形成面12aのY方向全幅にわたり帯状に形成されている。そのゲート絶縁膜20上には、同じく、チャンネル形成部12のY方向全幅にわたり帯状に形成されたゲート電極21が形成されている。ゲート電極21は、ポリシリコンによって形成される電極であって、その外周には、同ゲート電極21を囲うスペーサ22が形成されている。スペーサ22は、シリコン酸化膜によって形成され、ゲート電極21上側からZ方向下方に向かって広がるように形成されている。そのスペーサ22の酸化膜形成面12a側は、ソース12s及びドレイン12dのゲート絶縁膜20側端部と相対向する位置に形成されている。
【0033】
そして、ゲート電極21に所定の駆動電圧を供給すると、TFT10がオン状態となり、ソース電極14sに供給した入力電圧に相対する出力電圧がチャンネル領域18を介してドレイン電極14dに出力される。
【0034】
次に、上記するTFT10の製造方法について以下に説明する。図3〜図10は、TFT10の製造工程を説明する説明図である。
まず、図3に示すように、酸素あるいは水蒸気雰囲気下の熱酸化プロセスによって、シリコン基板11の素子形成面11a全面に熱酸化膜25を形成し、同熱酸化膜25上に、CVDプロセスによって、シリコン窒化膜26を積層する。次に、リソグラフィプロセスによって、チャンネル形成部12(酸化膜形成面12a)に相対する位置にレジスト27をパターニングし、同レジスト27をマスクにしたエッチングプロセスによって、前記レジスト27の形成されていない位置のシリコン窒化膜26、熱酸化膜25及びシリコン基板11を順次エッチングする。そして、レジスト27を除去することによって、素子形成面11aに、トレンチ13で囲まれた酸化膜形成面12aを有するチャンネル形成部12を形成する。
【0035】
チャンネル形成部12を形成すると、図4に示すように、CVDプロセスによって、素子形成面11a全面に、トレンチ13内を埋め込むシリコン酸化膜28を堆積し、前記シリコン窒化膜26をストッパとするCMPプロセスによって、シリコン酸化膜28を所定の厚さ(図4の2点鎖線)まで研磨して平坦化する。これによって、トレンチ13内を充填する素子分離膜14を形成する。
【0036】
素子分離膜14を形成すると、図5に示すように、ウェットエッチングによって、前記シリコン窒化膜26及び熱酸化膜25を除去し、前記熱酸化プロセスによって、再びチャンネル形成部12上に犠牲酸化膜29を形成する。次に、リソグラフィプロセスによって、チャンネル形成部12に相対する位置を開口するレジスト31をパターニングし、同レジスト31をマスクにしてn型の不純物D(砒素又はリン)をチャンネル形成部12にイオン注入する。この際、前記犠牲酸化膜29によって、イオン注入時における素子形成面11a(酸化膜形成面12a)のダメージを回避することができ、導電性部材からなるn型のウェル(チャンネル形成部12)を形成することができる。
【0037】
チャンネル形成部12を形成すると、レジスト除去プロセスによってレジスト31を除去し、ウェットエッチングによって犠牲酸化膜29を除去する。この際、図6に示すように、酸化膜形成面12aの表層にはシリコン基板11のシリコン配列が露出され、露出した前記シリコン面に酸化媒体としての水(吸着水)を付与して吸着層12bを形成する。尚、吸着層12bは、吸着水に限らず、例えば酸化膜形成面12aに吸着したアルコール等で形成してもよく、酸素(イオン状態を含む酸素原子や酸素分子)を含有した液体の吸着層であればよい。
【0038】
図7に示すように、犠牲酸化膜29を除去して吸着層12bを形成すると、酸化膜形成面12a直上に電極部材33を配置する。電極部材33は、シリコンの標準単極電位よりも大きい標準単極電位を有した金属部材(例えば、金、白金等)で形成され、チャンネル形成部12の酸化膜形成面12aと相対するサイズで形成されている。
【0039】
尚、本実施形態における標準単極電位は、標準水素電極を0Vとした時の相対的な電極
の電位である。例えば、金の標準単極電位は、+1.498Vであり、白金の標準単極電位は、+1.118Vである。
【0040】
酸化膜形成面12a直上に電極部材33を配置すると、図7の2点鎖線で示すように、電極部材33を酸化膜形成面12aに接触させる。すると、電極部材33の標準単極電位
とシリコン基板11の標準単極電位の電位差によって、電極部材33と酸化膜形成面12a間に、吸着層12bを介した電池効果が発現し、酸化膜形成面12aの表面(吸着層12b)のシリコンと吸着層12bの吸着水の酸素が結合する。すなわち、酸化膜形成面12aが酸化される。そして、この酸化反応は、電極部材33の形状に相対する領域、すなわち酸化膜形成面12a上でのみ選択的に進行する。
【0041】
従って、この酸化反応が進むことによって、図8に示すように、酸化膜形成面12a上にのみ選択的に成長したパターンとしてのシリコン酸化膜(ゲート形成膜34)が形成される。つまり、シリコンの標準単極電位よりも大きい標準単極電位を有した電極部材33を酸化膜形成面12aに接触させるだけで、ゲート形成膜34を形成する。
【0042】
この際、ゲート形成膜34は、前記犠牲酸化膜29を除去し、シリコン配列の露出した酸化膜形成面12aに吸着層12bを形成する分だけ、その酸化反応の反応速度、すなわち膜成長速度を増大する。また、酸化膜形成面12a(吸着層12b)のシリコン配列を露出する分だけ、同シリコン配列に対応するシリコン酸化膜を形成し、電気的絶縁性に優れた緻密な膜構造を有するようになる。
【0043】
図8に示すように、ゲート形成膜34を形成すると、同ゲート形成膜34上に、CVDプロセスによってゲート電極膜35を形成する。次に、リソグラフィプロセスによって、ゲート電極21に相対する位置を開口するレジスト36をパターニングし、同レジスト36をマスクにしたエッチングプロセスによって、前記レジスト36の形成されていない位置のゲート電極膜35及びゲート形成膜34を順次エッチングする。そして、レジスト36を除去することによって、酸化膜形成面12a上に、ゲート絶縁膜20及びゲート電極21が形成される。
【0044】
図9に示すように、ゲート絶縁膜20及びゲート電極21を形成すると、ゲート電極21をマスクにしてp型の不純物D(ホウ素)をチャンネル形成部12にイオン注入する。これによって、ゲート絶縁膜20に整合したエクステンション領域17s,17d、すなわちチャンネル領域18を形成する。
【0045】
チャンネル領域18を形成すると、CVDプロセスによって、素子形成面11a全面に、ゲート絶縁膜20及びゲート電極21を覆うシリコン酸化膜を形成する。そして、図10に示すように、同シリコン酸化膜をエッチングすることによって、ゲート電極21の外周でテーパー形状を呈するスペーサ22を形成する。スペーサ22を形成すると、同スペーサ22をマスクにして高濃度のp型の不純物D(ホウ素)をチャンネル形成部12にイオン注入する。これによって、エクステンション領域17s,17dよりもチャンネル領域18から離間するソース12s及びドレイン12dを形成する。そして、これらソース12s及びドレイン12dのシリサイド化によって、ソース電極16s及びドレイン電極16dを形成し、TFT10を形成する。
【0046】
次に、上記のように構成した第1実施形態の効果を以下に記載する。
(1)上記第1実施形態によれば、酸化膜形成面12aに吸着水を吸着した吸着層12bを形成し、シリコン基板11の標準単極電位よりも大きい標準単極電位を有して酸化膜形成面12aに相対する形状に形成した電極部材33を、酸化膜形成面12a(吸着層12b)に相対させた。そして、シリコンの標準単極電位と電極部材33の標準単極電位の電位差に基づいて、酸化膜形成面12aにゲート形成膜34(ゲート絶縁膜20)を形成するようにした。その結果、熱酸化法やプラズマ酸化法等、他の酸化方法に比べ、高価な付帯設備を要することなくゲート形成膜34を形成することができる。
【0047】
(2)上記第1実施形態によれば、電極部材33を酸化膜形成面12a(吸着層12b
)に接触させてゲート形成膜34を形成するようにした。そのため、ゲート形成膜34を酸化膜形成面12a上にのみ選択的に成長させることができ、同ゲート形成膜34の酸化膜形成面12aに対する位置整合性を向上することができる。従って、ゲート形成膜34を酸化膜形成面12a上に位置整合させるための工程(リソグラフィ工程及びエッチング工程)を削減することができ、ゲート形成膜34(ゲート絶縁膜20)を形成するための処理コストを低減することができる、ひいてはTFT10を製造するための製造コストを低減することができる。
【0048】
(3)上記第1実施形態によれば、電極部材33を酸化膜形成面12aに接触させる前に、犠牲酸化膜29を除去し、酸化膜形成面12a上にシリコン配列を露出させて吸着層12bを形成するようにした。その結果、犠牲酸化膜29等を介することなく、酸化膜形成面12aのシリコン配列に対して直接酸化反応を進行させることができ、ゲート形成膜34の成長速度を増加させることができる。ひいては、TFT10を製造するための製造コストを低減することができる。
【0049】
(4)しかも、シリコン配列に対応したシリコン酸化膜を成長させることができ、電気的絶縁性に優れる緻密な膜構造のゲート形成膜34(ゲート絶縁膜20)を形成することができる。
(第2実施形態)
次に、本発明を具体化した第2実施形態を図11〜図14に従って説明する。第2実施形態では、パターンを、第1実施形態に示す半導体装置のソース配線やドレイン配線等、シリコン基板11上に形成する各種配線パターンに具体化したものである。
【0050】
図11に示すように、シリコン基板11の素子形成面11aには、後述する配線パターン45(図14参照)を形成するためのパターン形成領域11bと、同パターン形成領域11bを除く非パターン形成領域11cに仮想分割されている。その素子形成面11aの全面(パターン形成領域11b及び非パターン形成領域11c)には、被処理層40が形成されている。被処理層40は、フッ素を含有したシランカップリング剤等からなる層であって、後述する機能液42(図13参照)を撥液する撥液層である。
【0051】
今、図11に示すように、パターン形成領域11b直上に、電極部材41を配置する。電極部材41は、シリコンの標準単極電位と異なる標準単極電位を有した金属部材で形成され、パターン形成領域11bと相対するサイズで形成されている。尚、本実施形態における電極部材41は、シリコンの標準電極電位よりも大きい標準単極電位を有した金や白金等からなるものとするが、これに限定されるものではなく、例えばシリコンの標準単極電位よりも低い部材で構成してもよく、シリコンの標準単極電位と異なる標準単極電位を有する部材であればよい。
【0052】
パターン形成領域11b直上に電極部材41を配置すると、図11の2点鎖線で示すように、電極部材41をパターン形成領域11bに相対する被処理層40の表面に接触させる。すると、電極部材41の標準単極電位とシリコン基板11の標準単極電位の電位差によって、電極部材41と素子形成面11a(パターン形成領域11b)の間に、被処理層40を介した電池効果が発現し、図12に示すように、パターン形成領域11bの被処理層40のみが改質されて分解除去される。
【0053】
これによって、パターン形成領域11bには、後述する機能液42を親液する凹部(親液部40a)が、同パターン形成領域11bと相対する大きさで形成することができる。
そして、配線形成材料としての金属微粒子を分散させた機能液42をスピンコート法等によって素子形成面11a上に塗布すると、図13に示すように、非パターン形成領域11c(被処理層40)において機能液42が撥液され、パターン形成領域11b(親液部
40a)にのみ、機能液42が収容されるようになる。そして、パターン形成領域11b(親液部40a)に収容した機能液42を乾燥・焼成した後に、非パターン形成領域11cの被処理層40を除去すると、図14に示すように、パターン形成領域11bにのみ、配線パターン45を形成することができる。
【0054】
すなわち、被処理層40をパターニングするための露光装置を要することなく、配線パターン45を、パターン形成領域11bに対して位置選択的に形成することができる。
上記のように構成した第2実施形態によれば、シリコンの標準単極電位と異なる標準単極電位を有してパターン形成領域11bに相対する形状に形成した電極部材41を、パターン形成領域11bの被処理層40に接触させ、シリコンの標準単極電位と電極部材41の標準単極電位の電位差に基づいて被処理層40を改質して分解除去するようにした。その結果、被処理層40をパターニングするための露光装置を要することなく、位置選択的に配線パターン45を形成することができる。従って、高価な付帯設備を要することなく配線パターン45を形成することができ、その製造コストを低減することができる。
【0055】
尚、上記実施形態は以下のように変更してもよい。
・上記第1実施形態では、電極部材33を酸化膜形成面12aに接触させる構成にした。これを変更し、図15に示すように、電極部材33を酸化膜形成面12aから所定の距離H(例えば、0.5mm)だけ離間させ、これら電極部材33と酸化膜形成面12aとの間に水やアルコール等の酸化媒体としての液体Loxを充填させるようにしてもよい。
【0056】
これによれば、酸化膜形成面12aと酸化媒体の接触頻度を増加させることができ、酸化膜形成面12aの酸化速度を向上させることができる。その結果、ゲート絶縁膜20を形成するための処理コストを低減することができ、ひいてはTFT10を製造する製造コストを、さらに低減することができる。
【0057】
また、同構成を第2実施形態に適用してもよく、これによれば親液部40aを形成するための被処理層40の処理コストを低減することができ、ひいては半導体装置の製造コストを、さらに低減することができる。
・あるいは、図16に示すように、電極部材33の標準単極電位と酸化膜形成面12aの標準単極電位の電位差と同方向の電圧、すなわち酸化膜形成面12aを陽極、電極部材33を陰極にする電圧を別途印加する構成にしてもよい。これによれば、酸化膜形成面12aの酸化速度を、さらに増加させることができる。
【0058】
また、同構成を第2実施形態に適用してもよく、これによれば親液部40aを形成するための被処理層40の処理コストを低減することができ、ひいては半導体装置の製造コストを、さらに低減することができる。
・上記第1実施形態では、パターンをゲート形成膜34に具体化したが、これに限らず、例えばパターンを熱酸化膜25、犠牲酸化膜29、さらにはスペーサ22に具体化してもよい。
【0059】
あるいは、ソース電極16s及びドレイン電極16dに接続されるソース配線及びドレイン配線等の各種配線の表面に形成する保護酸化膜や、キャパシタに利用する容量膜等に具体化してもよい。すなわち、電極部材33の標準単極電位よりも低い標準単極電位を有した被処理部材に形成する酸化膜であればよい。
・上記第1実施形態における犠牲酸化膜29をウェットエッチングした後に電極部材33によってゲート形成膜34を形成する構成にした。こうした犠牲酸化膜29の除去を、ゲート形成膜34を形成する直前に行う構成にしてもよい。詳述すると、犠牲酸化膜29を除去した酸化膜形成面12aを長時間大気放置すると、その酸化膜形成面12a上には、疎な膜構造を有するシリコン酸化層(自然酸化膜)が形成される。そのため、こうした自
然酸化膜の成長を抑制するために、上記するゲート形成膜34の形成工程を、前記犠牲酸化膜29の除去工程の直後に行う構成にしてもよい。
【0060】
あるいは、電極部材33によってゲート形成膜34を形成する直前に、自然酸化膜を除去するエッチングプロセスを加え、同自然酸化膜を除去する構成にしてもよい。
・上記第2実施形態では、被処理層40を、フッ素を含有したシランカップリング剤からなる撥液層に具体化した。これに限らず、例えば被処理層40をシリコーン等で構成してもよく、あるいは親液性の材料によって構成してもよい。つまり、被処理部材の標準電極電位と電極部材の標準電極電位の電位差によって改質可能な材料で形成する層であればよい。
・上記第2実施形態では、被処理層40をパターニングすることによって機能液42を収容する親液部40aを形成する構成にした。これに限らず、例えばパターニングした後に残る被処理層をドライエッチング時のマスクパターンに適用してもよい。これによれば、マスクパターンの製造に要する消費エネルギー・製造コストを低減することができる。
・上記第2実施形態では、パターンを配線パターンとして具体化したが、ポリシラザン等の絶縁材料を含む機能液を塗布して、絶縁パターンを形成するようにしてもよい。これによれば、絶縁パターンの製造に要する消費エネルギー・製造コストを低減することができる。
・上記実施形態では、電極部材33,41を金属部材で構成したが、例えば金属部材の表面に酸化層を有した部材や金属化合物であってもよい。これによれば、酸化層を有する分だけ電極部材33,41の標準単極電位を増大させたことと同様の効果がある。
・上記実施形態では、被処理部材をシリコン基板11に具体化した。これに限らず、例えば被処理部材を透明導電材料や金属材料等の導電性無機材料からなる基板や配線等に具体化してもよい。すなわち、被処理部材は、電極部材33,41よりも低い標準単極電位を有した部材であればよい。
【図面の簡単な説明】
【0061】
【図1】本発明を具体化した第1実施形態の半導体装置を示す概略斜視図。
【図2】同じく、半導体装置を示す概略断面図。
【図3】同じく、半導体装置の製造工程を示す概略断面図。
【図4】同じく、半導体装置の製造工程を示す概略断面図。
【図5】同じく、半導体装置の製造工程を示す概略断面図。
【図6】同じく、半導体装置の製造工程を示す概略断面図。
【図7】同じく、半導体装置の製造工程を示す概略断面図。
【図8】同じく、半導体装置の製造工程を示す概略断面図。
【図9】同じく、半導体装置の製造工程を示す概略断面図。
【図10】同じく、半導体装置の製造工程を示す概略断面図。
【図11】本発明を具体化した第2実施形態の半導体装置の製造工程を示す概略断面図。
【図12】同じく、半導体装置の製造工程を示す概略断面図。
【図13】同じく、半導体装置の製造工程を示す概略断面図。
【図14】同じく、半導体装置の製造工程を示す概略断面図。
【図15】変更例における半導体装置の製造工程を示す概略断面図。
【図16】変更例における半導体装置の製造工程を示す概略断面図。
【符号の説明】
【0062】
10…半導体装置としての薄膜トランジスタ、11b…パターン形成領域、12a…パターン形成領域としての酸化膜形成面、33,41…電極部材、34…パターンとしてのシリコン酸化膜、40…被処理層、42…機能液、45…パターンとしての配線パターン、Lox…酸化媒体としの液体。
【技術分野】
【0001】
本発明は、パターン形成方法、半導体装置の製造方法、半導体装置に関する。
【背景技術】
【0002】
従来、半導体の製造工程では、シリコン等の半導体や金属配線の表面に酸化膜パターンを形成する酸化膜形成工程が行われている。
この酸化膜の形成方法には、前記表面全面を酸素や水蒸気の雰囲気中に晒して熱処理する熱酸化法や、同表面全面を酸素プラズマに晒してプラズマ処理するプラズマ酸化法、さらには同表面全面を酸性あるいはアルカリ性等の薬液中に浸漬して正電位を印加する陽極酸化法が知られている(例えば、特許文献1、特許文献2、特許文献3)。そして、これらの酸化法によって形成した酸化膜上にフォトリソグラフィによるマスクを形成し、エッチングを施すことによって、所望の酸化膜パターンを形成している。
【0003】
一方、上記フォトリソグラフィとエッチングを用いない方法として、位置選択的に酸化膜を形成する方法が知られている。すなわち、前記表面に撥液剤やカップリング剤を塗布し、あるいは前記表面にプラズマ処理等の表面処理を施し、フォトマスクを介して紫外線を照射する。そして、酸化膜の成膜材料を塗布あるいは蒸着させることにより、紫外線を照射した部分、あるいは紫外線を照射していない部分のみに、位置選択的に酸化膜パターンを形成することができる。
【特許文献1】特開平3−16215 号公報
【特許文献2】特開平5−136416 号公報
【特許文献3】特開2001−68957 号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、上記する熱酸化法では、被処理部材を高温に昇温しなければならず、酸化処理工程に多大なエネルギーを消費する。また、プラズマ酸化法では、プラズマ発生源を有した真空装置等の高価な付帯設備が必要となる。また、陽極酸化法では、正電位を印加するための電極や配線等を被処理部材に別途形成しなければならない。その結果、上記する酸化方法では、消費電力や付帯設備の増加、さらにはフォトリソグラフィ・エッチング工程等の工程数の増加によって、酸化処理工程に要する処理コストが増加し、ひいてはパターンを製造するための製造コストの増加を招く問題となる。
【0005】
一方、位置選択的に成膜材料を堆積させる方法では、撥液剤、カップリング剤、あるいはプラズマ表面処理基板の露光に、173nm以下の極短波長紫外線を長時間(1〜30分)照射する必要があった。つまり、該露光工程において、高価な露光装置を必要とし、多額の設備投資を行う必要があった。しかも、長時間の露光では、マスク膨張によるパターンずれ等の問題が発生し、所望する形状のパターンを得ることが困難であった。
【0006】
本発明は、上記問題を解決するためになされたものであり、その目的は、製造に要する消費エネルギー・製造コストを低減したパターン形成方法、半導体装置の製造方法、半導体装置を提供することである。
【課題を解決するための手段】
【0007】
本発明のパターン形成方法は、被処理部材のパターン形成領域にパターンを形成するパターン形成方法において、前記被処理部材の標準単極電位と異なる標準単極電位を有してパターン形成領域に相対した形状に形成された電極部材を、前記パターン形成領域と相対
向する位置に配置するとともに、前記被処理部材の標準単極電位と前記電極部材の標準単極電位の電位差によって前記パターン形成領域にパターンを形成するようにした。
【0008】
本発明のパターン方法によれば、被処理部材の標準単極電位と異なる標準単極電位を有した電極部材をパターン形成領域に相対させることによってパターンを形成することができる。その結果、パターン領域に整合したパターンを確実に製造することができ、パターンの形成位置を位置整合させるための工程(例えば、リソグラフィプロセスやエッチングプロセス)を確実に削減することができる。ひいては、パターンの製造に要する消費エネルギー・製造コストを確実に低減することができる。
【0009】
このパターン形成方法において、前記電極部材の標準単極電位は、被処理部材の標準単極電位よりも大きくてもよい。
このパターン形成方法によれば、前記電極部材の形状に相対した前記被処理部材のパターン形成領域を酸化することができる。
【0010】
このパターン形成方法において、前記電極部材は、表面に酸化膜を有した金属部材であってもよい。
このパターン形成方法によれば、電極部材が酸化膜を有する分だけ、その電極部材の標準単極電位が大きくなったことと同様の効果を得ることができる。その結果、標準単極電位を大きくできる分だけ、パターンの製造条件を拡張することができ、その消費エネルギー・製造コストを低減することができる。
【0011】
このパターン形成方法において、前記被処理部材と前記電極部材間に電圧を印加するようにしてもよい。
このパターン形成方法によれば、電圧を印加する分だけ、パターンの形成速度を増加することができ、製造コストを低減することができる。
【0012】
このパターン形成方法において、前記被処理部材と前記電極部材を、それぞれ陽極と陰極にした電圧を印加するようにしてもよい。
このパターン形成方法によれば、電圧を印加する分だけ、パターン形成領域の酸化を促進することができ、製造コストを低減することができる。
【0013】
このパターン形成方法において、前記パターン形成領域と前記電極部材との間に酸素を含有した酸化媒体を介在させてもよい。
このパターン形成方法によれば、酸化時間・厚膜化・膜質等の制御性を向上させることができる。
【0014】
このパターン形成方法において、前記酸化媒体は、酸素を含有した液体であっても良い。
このパターン形成方法によれば、酸化媒体中の酸素を効率よく供給できるため、酸化時間の短縮あるいは厚膜化に効果がある。
【0015】
このパターン形成方法において、前記酸化媒体は、少なくとも水とアルコールのいずれか1つからなるようにしてもよい。
このパターン形成方法によれば、水とアルコールによって酸素を効率よく供給できるため、酸化時間の短縮あるいは厚膜化に効果がある。
【0016】
このパターン形成方法は、少なくとも前記電極部材の表面と前記パターン形成領域の表面のいずれか一方に前記酸化媒体を吸着させ、前記電極部材を前記パターン形成領域に接触させるようにしてもよい。
【0017】
このパターン形成方法によれば、前記電極部材と被処理部材間に確実に前記酸化媒体を介在させることができる。
このパターン形成方法は、前記電極部材を前記パターン形成領域から離間させ、前記電極部材と前記パターン形成領域との間を前記酸化媒体で充填するようにしてもよい。
【0018】
このパターン形成方法によれば、電極部材とパターン形成領域の間に酸化媒体を充填せる分だけ、パターン形成領域の表面と酸化媒体の接触頻度を増加することができ、且つ前記酸化媒体を効率よく供給することができ、パターン形成領域の酸化速度を向上し、厚膜化等の制御性を向上させることができる。その結果、酸化パターンを製造する製造コストを、さらに低減することができる。
【0019】
このパターン形成方法は、前記電極部材を前記パターン形成領域と相対向する位置に配置する前に、前記パターン形成領域の表面に形成された前記被処理部材の自然酸化膜を予め除去するようにした。
【0020】
このパターン形成方法によれば、自然酸化膜を予め除去する分だけ、緻密な酸化パターンを形成することができ、その酸化パターンの形成を促進することができる。その結果、酸化パターンを製造する製造コストを、さらに低減することができる。
【0021】
このパターン形成方法は、前記電極部材を前記パターン形成領域と相対向する位置に配置する前に、前記パターン形成領域を含む前記被処理部材の一側面に、機能液を撥液する撥液層を形成するようにしてもよい。
【0022】
このパターン形成方法によれば、前記被処理部材上の撥液層を効率的に分解することができる。その結果、パターンを製造する製造コスト低減することができる。
本発明の半導体装置の製造方法は、導電性部材の表面に前記導電性部材の酸化層を形成するようにした半導体装置の製造方法において、前記酸化層を、上記のパターン形成方法によって形成するようにした。
【0023】
本発明の半導体装置の製造方法によれば、低コスト・低消費エネルギーで酸化層を形成することができ、半導体装置の製造コストを低減することができる。
本発明の半導体装置の製造方法は、配線形成材料を含む機能液を撥液する部分と親液する部分の少なくとも一方からなる被処理層を前記一側面に形成し、前記被処理層に前記機能液を塗布することによって配線パターンを形成するようにした半導体装置の製造方法において、前記被処理層を、上記のパターン形成方法によって形成するようにした。
【0024】
本発明の半導体装置の製造方法によれば、低コスト・低消費エネルギーで配線パターンを形成することができ、半導体装置の製造コストを低減することができる。
本発明の半導体装置の製造方法は、絶縁材料を含む機能液を撥液する部分と親液する部分の少なくとも一方からなる被処理層を前記一側面に形成し、前記被処理層に前記機能液を塗布することによって絶縁パターンを形成するようにした半導体装置の製造方法において、前記被処理層を、上記のパターン形成方法によって形成するようにした。
【0025】
本発明の半導体装置の製造方法によれば、低コスト・低消費エネルギーで絶縁パターンを形成することができ、半導体装置の製造コストを低減することができる。
本発明の半導体装置は、上記の半導体装置の製造方法によって製造した半導体装置。
【0026】
本発明の半導体装置によれば、半導体装置の製造コストを低減することができる。
【発明を実施するための最良の形態】
【0027】
(第1実施形態)
以下、本発明を具体化した第1実施形態を図1〜図10に従って説明する。図1は、半導体装置としての薄膜トランジスタを示す概略斜視図であって、図2は、図1のA−Aに沿う断面図である。
【0028】
図1に示すように、薄膜トランジスタ(以下単に、TFTという。)10は、被処理部材としてのシリコン基板11の一側面(素子形成面11a)に形成され、略四角形状のチャンネル形成部12を有している。チャンネル形成部12は、n型のウェルであって、その外周には、図2に示すように、トレンチ13が形成されている。そのトレンチ13の内部には、シリコン酸化膜からなる素子分離膜14が充填されている。そして、これらトレンチ13及び素子分離膜14によって、チャンネル形成部12を隣接する他のチャンネル形成部12から電気的に絶縁(素子分離)する素子分離領域15が形成されている。すなわち、TFT10は、いわゆるShallow Trench Isolation(STI)構造で素子分離されたTFTである。尚、本実施形態では、図1に示すように、チャンネル形成部12の長手方向をX方向とし、同X方向と直交する方向をY方向とする。また、トレンチ13の深さ方向をZ方向とする。
【0029】
図2に示すように、チャンネル形成部12の上面(パターン形成領域としての酸化膜形成面12a)であって、そのX方向両側には、互いに離間するソース12s及びドレイン12dが区画形成されている。ソース12s及びドレイン12dは、p型の不純物領域であって、その上側には、それぞれソース電極16s及びドレイン電極16dが形成されている。ソース電極16s及びドレイン電極16dは、シリコンをシリサイド化したチタンシリサイド層であって、図示しないソース配線及びドレイン配線に電気的に接続されて、そのコンタクト抵抗を低抵抗化するようになっている。そして、そのソース電極16sには、図示しないソース配線を介して所定の入力電圧が供給されるようになっている。
【0030】
ソース12s及びドレイン12dには、それぞれ互い近づくようにX方向に延びるエクステンション領域17s,17dが、酸化膜形成面12aのY方向全幅にわたり形成されている。エクステンション領域17s,17dは、ソース12s及びドレイン12dよりも低濃度のp型の不純物領域であって、ソース12s及びドレイン12dよりもZ方向に浅く形成されている。そして、エクステンション領域17s,17dは、TFT10がオン状態のときに、チャンネル形成部12の短チャンネル化を防止して、ドレイン12d近傍の電位勾配を軽減するようになっている。
【0031】
そして、これらエクステンション領域17s,17dがX方向に所定の距離だけ離間することによって、チャンネル領域18が形成される。すなわち、TFT10は、Lightly Doped Drain(LLD)構造を有するpチャンネルのTFTである。
【0032】
図2に示すように、酸化膜形成面12a上であって前記チャンネル領域18上には、ゲート絶縁膜20が形成されている。ゲート絶縁膜20は、シリコン酸化膜からなる絶縁膜であって、図1に示すように、酸化膜形成面12aのY方向全幅にわたり帯状に形成されている。そのゲート絶縁膜20上には、同じく、チャンネル形成部12のY方向全幅にわたり帯状に形成されたゲート電極21が形成されている。ゲート電極21は、ポリシリコンによって形成される電極であって、その外周には、同ゲート電極21を囲うスペーサ22が形成されている。スペーサ22は、シリコン酸化膜によって形成され、ゲート電極21上側からZ方向下方に向かって広がるように形成されている。そのスペーサ22の酸化膜形成面12a側は、ソース12s及びドレイン12dのゲート絶縁膜20側端部と相対向する位置に形成されている。
【0033】
そして、ゲート電極21に所定の駆動電圧を供給すると、TFT10がオン状態となり、ソース電極14sに供給した入力電圧に相対する出力電圧がチャンネル領域18を介してドレイン電極14dに出力される。
【0034】
次に、上記するTFT10の製造方法について以下に説明する。図3〜図10は、TFT10の製造工程を説明する説明図である。
まず、図3に示すように、酸素あるいは水蒸気雰囲気下の熱酸化プロセスによって、シリコン基板11の素子形成面11a全面に熱酸化膜25を形成し、同熱酸化膜25上に、CVDプロセスによって、シリコン窒化膜26を積層する。次に、リソグラフィプロセスによって、チャンネル形成部12(酸化膜形成面12a)に相対する位置にレジスト27をパターニングし、同レジスト27をマスクにしたエッチングプロセスによって、前記レジスト27の形成されていない位置のシリコン窒化膜26、熱酸化膜25及びシリコン基板11を順次エッチングする。そして、レジスト27を除去することによって、素子形成面11aに、トレンチ13で囲まれた酸化膜形成面12aを有するチャンネル形成部12を形成する。
【0035】
チャンネル形成部12を形成すると、図4に示すように、CVDプロセスによって、素子形成面11a全面に、トレンチ13内を埋め込むシリコン酸化膜28を堆積し、前記シリコン窒化膜26をストッパとするCMPプロセスによって、シリコン酸化膜28を所定の厚さ(図4の2点鎖線)まで研磨して平坦化する。これによって、トレンチ13内を充填する素子分離膜14を形成する。
【0036】
素子分離膜14を形成すると、図5に示すように、ウェットエッチングによって、前記シリコン窒化膜26及び熱酸化膜25を除去し、前記熱酸化プロセスによって、再びチャンネル形成部12上に犠牲酸化膜29を形成する。次に、リソグラフィプロセスによって、チャンネル形成部12に相対する位置を開口するレジスト31をパターニングし、同レジスト31をマスクにしてn型の不純物D(砒素又はリン)をチャンネル形成部12にイオン注入する。この際、前記犠牲酸化膜29によって、イオン注入時における素子形成面11a(酸化膜形成面12a)のダメージを回避することができ、導電性部材からなるn型のウェル(チャンネル形成部12)を形成することができる。
【0037】
チャンネル形成部12を形成すると、レジスト除去プロセスによってレジスト31を除去し、ウェットエッチングによって犠牲酸化膜29を除去する。この際、図6に示すように、酸化膜形成面12aの表層にはシリコン基板11のシリコン配列が露出され、露出した前記シリコン面に酸化媒体としての水(吸着水)を付与して吸着層12bを形成する。尚、吸着層12bは、吸着水に限らず、例えば酸化膜形成面12aに吸着したアルコール等で形成してもよく、酸素(イオン状態を含む酸素原子や酸素分子)を含有した液体の吸着層であればよい。
【0038】
図7に示すように、犠牲酸化膜29を除去して吸着層12bを形成すると、酸化膜形成面12a直上に電極部材33を配置する。電極部材33は、シリコンの標準単極電位よりも大きい標準単極電位を有した金属部材(例えば、金、白金等)で形成され、チャンネル形成部12の酸化膜形成面12aと相対するサイズで形成されている。
【0039】
尚、本実施形態における標準単極電位は、標準水素電極を0Vとした時の相対的な電極
の電位である。例えば、金の標準単極電位は、+1.498Vであり、白金の標準単極電位は、+1.118Vである。
【0040】
酸化膜形成面12a直上に電極部材33を配置すると、図7の2点鎖線で示すように、電極部材33を酸化膜形成面12aに接触させる。すると、電極部材33の標準単極電位
とシリコン基板11の標準単極電位の電位差によって、電極部材33と酸化膜形成面12a間に、吸着層12bを介した電池効果が発現し、酸化膜形成面12aの表面(吸着層12b)のシリコンと吸着層12bの吸着水の酸素が結合する。すなわち、酸化膜形成面12aが酸化される。そして、この酸化反応は、電極部材33の形状に相対する領域、すなわち酸化膜形成面12a上でのみ選択的に進行する。
【0041】
従って、この酸化反応が進むことによって、図8に示すように、酸化膜形成面12a上にのみ選択的に成長したパターンとしてのシリコン酸化膜(ゲート形成膜34)が形成される。つまり、シリコンの標準単極電位よりも大きい標準単極電位を有した電極部材33を酸化膜形成面12aに接触させるだけで、ゲート形成膜34を形成する。
【0042】
この際、ゲート形成膜34は、前記犠牲酸化膜29を除去し、シリコン配列の露出した酸化膜形成面12aに吸着層12bを形成する分だけ、その酸化反応の反応速度、すなわち膜成長速度を増大する。また、酸化膜形成面12a(吸着層12b)のシリコン配列を露出する分だけ、同シリコン配列に対応するシリコン酸化膜を形成し、電気的絶縁性に優れた緻密な膜構造を有するようになる。
【0043】
図8に示すように、ゲート形成膜34を形成すると、同ゲート形成膜34上に、CVDプロセスによってゲート電極膜35を形成する。次に、リソグラフィプロセスによって、ゲート電極21に相対する位置を開口するレジスト36をパターニングし、同レジスト36をマスクにしたエッチングプロセスによって、前記レジスト36の形成されていない位置のゲート電極膜35及びゲート形成膜34を順次エッチングする。そして、レジスト36を除去することによって、酸化膜形成面12a上に、ゲート絶縁膜20及びゲート電極21が形成される。
【0044】
図9に示すように、ゲート絶縁膜20及びゲート電極21を形成すると、ゲート電極21をマスクにしてp型の不純物D(ホウ素)をチャンネル形成部12にイオン注入する。これによって、ゲート絶縁膜20に整合したエクステンション領域17s,17d、すなわちチャンネル領域18を形成する。
【0045】
チャンネル領域18を形成すると、CVDプロセスによって、素子形成面11a全面に、ゲート絶縁膜20及びゲート電極21を覆うシリコン酸化膜を形成する。そして、図10に示すように、同シリコン酸化膜をエッチングすることによって、ゲート電極21の外周でテーパー形状を呈するスペーサ22を形成する。スペーサ22を形成すると、同スペーサ22をマスクにして高濃度のp型の不純物D(ホウ素)をチャンネル形成部12にイオン注入する。これによって、エクステンション領域17s,17dよりもチャンネル領域18から離間するソース12s及びドレイン12dを形成する。そして、これらソース12s及びドレイン12dのシリサイド化によって、ソース電極16s及びドレイン電極16dを形成し、TFT10を形成する。
【0046】
次に、上記のように構成した第1実施形態の効果を以下に記載する。
(1)上記第1実施形態によれば、酸化膜形成面12aに吸着水を吸着した吸着層12bを形成し、シリコン基板11の標準単極電位よりも大きい標準単極電位を有して酸化膜形成面12aに相対する形状に形成した電極部材33を、酸化膜形成面12a(吸着層12b)に相対させた。そして、シリコンの標準単極電位と電極部材33の標準単極電位の電位差に基づいて、酸化膜形成面12aにゲート形成膜34(ゲート絶縁膜20)を形成するようにした。その結果、熱酸化法やプラズマ酸化法等、他の酸化方法に比べ、高価な付帯設備を要することなくゲート形成膜34を形成することができる。
【0047】
(2)上記第1実施形態によれば、電極部材33を酸化膜形成面12a(吸着層12b
)に接触させてゲート形成膜34を形成するようにした。そのため、ゲート形成膜34を酸化膜形成面12a上にのみ選択的に成長させることができ、同ゲート形成膜34の酸化膜形成面12aに対する位置整合性を向上することができる。従って、ゲート形成膜34を酸化膜形成面12a上に位置整合させるための工程(リソグラフィ工程及びエッチング工程)を削減することができ、ゲート形成膜34(ゲート絶縁膜20)を形成するための処理コストを低減することができる、ひいてはTFT10を製造するための製造コストを低減することができる。
【0048】
(3)上記第1実施形態によれば、電極部材33を酸化膜形成面12aに接触させる前に、犠牲酸化膜29を除去し、酸化膜形成面12a上にシリコン配列を露出させて吸着層12bを形成するようにした。その結果、犠牲酸化膜29等を介することなく、酸化膜形成面12aのシリコン配列に対して直接酸化反応を進行させることができ、ゲート形成膜34の成長速度を増加させることができる。ひいては、TFT10を製造するための製造コストを低減することができる。
【0049】
(4)しかも、シリコン配列に対応したシリコン酸化膜を成長させることができ、電気的絶縁性に優れる緻密な膜構造のゲート形成膜34(ゲート絶縁膜20)を形成することができる。
(第2実施形態)
次に、本発明を具体化した第2実施形態を図11〜図14に従って説明する。第2実施形態では、パターンを、第1実施形態に示す半導体装置のソース配線やドレイン配線等、シリコン基板11上に形成する各種配線パターンに具体化したものである。
【0050】
図11に示すように、シリコン基板11の素子形成面11aには、後述する配線パターン45(図14参照)を形成するためのパターン形成領域11bと、同パターン形成領域11bを除く非パターン形成領域11cに仮想分割されている。その素子形成面11aの全面(パターン形成領域11b及び非パターン形成領域11c)には、被処理層40が形成されている。被処理層40は、フッ素を含有したシランカップリング剤等からなる層であって、後述する機能液42(図13参照)を撥液する撥液層である。
【0051】
今、図11に示すように、パターン形成領域11b直上に、電極部材41を配置する。電極部材41は、シリコンの標準単極電位と異なる標準単極電位を有した金属部材で形成され、パターン形成領域11bと相対するサイズで形成されている。尚、本実施形態における電極部材41は、シリコンの標準電極電位よりも大きい標準単極電位を有した金や白金等からなるものとするが、これに限定されるものではなく、例えばシリコンの標準単極電位よりも低い部材で構成してもよく、シリコンの標準単極電位と異なる標準単極電位を有する部材であればよい。
【0052】
パターン形成領域11b直上に電極部材41を配置すると、図11の2点鎖線で示すように、電極部材41をパターン形成領域11bに相対する被処理層40の表面に接触させる。すると、電極部材41の標準単極電位とシリコン基板11の標準単極電位の電位差によって、電極部材41と素子形成面11a(パターン形成領域11b)の間に、被処理層40を介した電池効果が発現し、図12に示すように、パターン形成領域11bの被処理層40のみが改質されて分解除去される。
【0053】
これによって、パターン形成領域11bには、後述する機能液42を親液する凹部(親液部40a)が、同パターン形成領域11bと相対する大きさで形成することができる。
そして、配線形成材料としての金属微粒子を分散させた機能液42をスピンコート法等によって素子形成面11a上に塗布すると、図13に示すように、非パターン形成領域11c(被処理層40)において機能液42が撥液され、パターン形成領域11b(親液部
40a)にのみ、機能液42が収容されるようになる。そして、パターン形成領域11b(親液部40a)に収容した機能液42を乾燥・焼成した後に、非パターン形成領域11cの被処理層40を除去すると、図14に示すように、パターン形成領域11bにのみ、配線パターン45を形成することができる。
【0054】
すなわち、被処理層40をパターニングするための露光装置を要することなく、配線パターン45を、パターン形成領域11bに対して位置選択的に形成することができる。
上記のように構成した第2実施形態によれば、シリコンの標準単極電位と異なる標準単極電位を有してパターン形成領域11bに相対する形状に形成した電極部材41を、パターン形成領域11bの被処理層40に接触させ、シリコンの標準単極電位と電極部材41の標準単極電位の電位差に基づいて被処理層40を改質して分解除去するようにした。その結果、被処理層40をパターニングするための露光装置を要することなく、位置選択的に配線パターン45を形成することができる。従って、高価な付帯設備を要することなく配線パターン45を形成することができ、その製造コストを低減することができる。
【0055】
尚、上記実施形態は以下のように変更してもよい。
・上記第1実施形態では、電極部材33を酸化膜形成面12aに接触させる構成にした。これを変更し、図15に示すように、電極部材33を酸化膜形成面12aから所定の距離H(例えば、0.5mm)だけ離間させ、これら電極部材33と酸化膜形成面12aとの間に水やアルコール等の酸化媒体としての液体Loxを充填させるようにしてもよい。
【0056】
これによれば、酸化膜形成面12aと酸化媒体の接触頻度を増加させることができ、酸化膜形成面12aの酸化速度を向上させることができる。その結果、ゲート絶縁膜20を形成するための処理コストを低減することができ、ひいてはTFT10を製造する製造コストを、さらに低減することができる。
【0057】
また、同構成を第2実施形態に適用してもよく、これによれば親液部40aを形成するための被処理層40の処理コストを低減することができ、ひいては半導体装置の製造コストを、さらに低減することができる。
・あるいは、図16に示すように、電極部材33の標準単極電位と酸化膜形成面12aの標準単極電位の電位差と同方向の電圧、すなわち酸化膜形成面12aを陽極、電極部材33を陰極にする電圧を別途印加する構成にしてもよい。これによれば、酸化膜形成面12aの酸化速度を、さらに増加させることができる。
【0058】
また、同構成を第2実施形態に適用してもよく、これによれば親液部40aを形成するための被処理層40の処理コストを低減することができ、ひいては半導体装置の製造コストを、さらに低減することができる。
・上記第1実施形態では、パターンをゲート形成膜34に具体化したが、これに限らず、例えばパターンを熱酸化膜25、犠牲酸化膜29、さらにはスペーサ22に具体化してもよい。
【0059】
あるいは、ソース電極16s及びドレイン電極16dに接続されるソース配線及びドレイン配線等の各種配線の表面に形成する保護酸化膜や、キャパシタに利用する容量膜等に具体化してもよい。すなわち、電極部材33の標準単極電位よりも低い標準単極電位を有した被処理部材に形成する酸化膜であればよい。
・上記第1実施形態における犠牲酸化膜29をウェットエッチングした後に電極部材33によってゲート形成膜34を形成する構成にした。こうした犠牲酸化膜29の除去を、ゲート形成膜34を形成する直前に行う構成にしてもよい。詳述すると、犠牲酸化膜29を除去した酸化膜形成面12aを長時間大気放置すると、その酸化膜形成面12a上には、疎な膜構造を有するシリコン酸化層(自然酸化膜)が形成される。そのため、こうした自
然酸化膜の成長を抑制するために、上記するゲート形成膜34の形成工程を、前記犠牲酸化膜29の除去工程の直後に行う構成にしてもよい。
【0060】
あるいは、電極部材33によってゲート形成膜34を形成する直前に、自然酸化膜を除去するエッチングプロセスを加え、同自然酸化膜を除去する構成にしてもよい。
・上記第2実施形態では、被処理層40を、フッ素を含有したシランカップリング剤からなる撥液層に具体化した。これに限らず、例えば被処理層40をシリコーン等で構成してもよく、あるいは親液性の材料によって構成してもよい。つまり、被処理部材の標準電極電位と電極部材の標準電極電位の電位差によって改質可能な材料で形成する層であればよい。
・上記第2実施形態では、被処理層40をパターニングすることによって機能液42を収容する親液部40aを形成する構成にした。これに限らず、例えばパターニングした後に残る被処理層をドライエッチング時のマスクパターンに適用してもよい。これによれば、マスクパターンの製造に要する消費エネルギー・製造コストを低減することができる。
・上記第2実施形態では、パターンを配線パターンとして具体化したが、ポリシラザン等の絶縁材料を含む機能液を塗布して、絶縁パターンを形成するようにしてもよい。これによれば、絶縁パターンの製造に要する消費エネルギー・製造コストを低減することができる。
・上記実施形態では、電極部材33,41を金属部材で構成したが、例えば金属部材の表面に酸化層を有した部材や金属化合物であってもよい。これによれば、酸化層を有する分だけ電極部材33,41の標準単極電位を増大させたことと同様の効果がある。
・上記実施形態では、被処理部材をシリコン基板11に具体化した。これに限らず、例えば被処理部材を透明導電材料や金属材料等の導電性無機材料からなる基板や配線等に具体化してもよい。すなわち、被処理部材は、電極部材33,41よりも低い標準単極電位を有した部材であればよい。
【図面の簡単な説明】
【0061】
【図1】本発明を具体化した第1実施形態の半導体装置を示す概略斜視図。
【図2】同じく、半導体装置を示す概略断面図。
【図3】同じく、半導体装置の製造工程を示す概略断面図。
【図4】同じく、半導体装置の製造工程を示す概略断面図。
【図5】同じく、半導体装置の製造工程を示す概略断面図。
【図6】同じく、半導体装置の製造工程を示す概略断面図。
【図7】同じく、半導体装置の製造工程を示す概略断面図。
【図8】同じく、半導体装置の製造工程を示す概略断面図。
【図9】同じく、半導体装置の製造工程を示す概略断面図。
【図10】同じく、半導体装置の製造工程を示す概略断面図。
【図11】本発明を具体化した第2実施形態の半導体装置の製造工程を示す概略断面図。
【図12】同じく、半導体装置の製造工程を示す概略断面図。
【図13】同じく、半導体装置の製造工程を示す概略断面図。
【図14】同じく、半導体装置の製造工程を示す概略断面図。
【図15】変更例における半導体装置の製造工程を示す概略断面図。
【図16】変更例における半導体装置の製造工程を示す概略断面図。
【符号の説明】
【0062】
10…半導体装置としての薄膜トランジスタ、11b…パターン形成領域、12a…パターン形成領域としての酸化膜形成面、33,41…電極部材、34…パターンとしてのシリコン酸化膜、40…被処理層、42…機能液、45…パターンとしての配線パターン、Lox…酸化媒体としの液体。
【特許請求の範囲】
【請求項1】
被処理部材のパターン形成領域にパターンを形成するパターン形成方法において、
前記被処理部材の標準単極電位と異なる標準単極電位を有してパターン形成領域に相対した形状に形成された電極部材を、前記パターン形成領域と相対向する位置に配置するとともに、前記被処理部材の標準単極電位と前記電極部材の標準単極電位の電位差によって前記パターン形成領域にパターンを形成するようにしたパターン形成方法。
【請求項2】
請求項1に記載のパターン形成方法において、
前記電極部材の標準単極電位が前記被処理部材の標準単極電位より大きいことを特徴とするパターン形成方法。
【請求項3】
請求項2に記載のパターン形成方法において、
前記電極部材は、表面に酸化膜を有した金属部材であることを特徴とするパターン形成方法。
【請求項4】
請求項2〜3のいずれか1つに記載のパターン形成方法において、
前記パターン形成領域の表面を酸化することによってパターンを形成するようにしたことを特徴とするパターン形成方法。
【請求項5】
請求項1〜4のいずれか1つに記載のパターン形成方法において、
前記被処理部材と前記電極部材間に電圧を印加することを特徴とするパターン形成方法。
【請求項6】
請求項5に記載のパターン形成方法において、
前記被処理部材と前記電極部材を、それぞれ陽極と陰極にした電圧を印加することを特徴とするパターン形成方法。
【請求項7】
請求項1〜6のいずれか1つに記載のパターン形成方法において、
前記パターン形成領域と前記電極部材との間に酸素を含有した酸化媒体を介在させたことを特徴とするパターン形成方法。
【請求項8】
請求項7に記載のパターン形成方法において、
前記酸化媒体は、酸素を含有した液体であることを特徴とするパターン形成方法。
【請求項9】
請求項8に記載のパターン形成方法において、
前記酸化媒体は、少なくとも水とアルコールのいずれか1つからなることを特徴とするパターン形成方法。
【請求項10】
請求項7〜9のいずれか1つに記載のパターン形成方法において、
少なくとも前記電極部材の表面と前記パターン形成領域の表面のいずれか一方に前記酸化媒体を吸着させ、前記電極部材を前記パターン形成領域に接触させるようにしたことを特徴とするパターン形成方法。
【請求項11】
請求項7〜9のいずれか1つに記載のパターン形成方法において、
前記電極部材を前記パターン形成領域から離間させ、前記電極部材と前記パターン形成領域との間を前記酸化媒体で充填するようにしたことを特徴とするパターン形成方法。
【請求項12】
請求項4〜11のいずれか1つに記載のパターン形成方法において、
前記電極部材を前記パターン形成領域と相対向する位置に配置する前に、前記パターン
形成領域の表面に形成された前記被処理部材の自然酸化膜を予め除去するようにしたことを特徴とするパターン形成方法。
【請求項13】
請求項1〜11のいずれか1つに記載のパターン形成方法において、
前記電極部材を前記パターン形成領域と相対向する位置に配置する前に、前記パターン形成領域を含む前記被処理部材の一側面に、機能液を撥液する撥液層を形成することを特徴とするパターン形成方法。
【請求項14】
導電性部材の表面に前記導電性部材の酸化層を形成するようにした半導体装置の製造方法において、
前記酸化層を、請求項4〜12に記載のパターン形成方法によって形成するようにした半導体装置の製造方法。
【請求項15】
配線形成材料を含む機能液を撥液する部分と親液する部分の少なくとも一方からなる被処理層を前記一側面に形成し、前記被処理層に前記機能液を塗布することによって配線パターンを形成するようにした半導体装置の製造方法において、
前記被処理層を、請求項13に記載のパターン形成方法によって形成するようにした半導体装置の製造方法。
【請求項16】
絶縁材料を含む機能液を撥液する部分と親液する部分の少なくとも一方からなる被処理層を前記一側面に形成し、前記被処理層に前記機能液を塗布することによって絶縁パターンを形成するようにした半導体装置の製造方法において、
前記被処理層を、請求項13に記載のパターン形成方法によって形成するようにした半導体装置の製造方法。
【請求項17】
請求項14〜16のいずれか1つに記載の半導体装置の製造方法によって製造した半導体装置。
【請求項1】
被処理部材のパターン形成領域にパターンを形成するパターン形成方法において、
前記被処理部材の標準単極電位と異なる標準単極電位を有してパターン形成領域に相対した形状に形成された電極部材を、前記パターン形成領域と相対向する位置に配置するとともに、前記被処理部材の標準単極電位と前記電極部材の標準単極電位の電位差によって前記パターン形成領域にパターンを形成するようにしたパターン形成方法。
【請求項2】
請求項1に記載のパターン形成方法において、
前記電極部材の標準単極電位が前記被処理部材の標準単極電位より大きいことを特徴とするパターン形成方法。
【請求項3】
請求項2に記載のパターン形成方法において、
前記電極部材は、表面に酸化膜を有した金属部材であることを特徴とするパターン形成方法。
【請求項4】
請求項2〜3のいずれか1つに記載のパターン形成方法において、
前記パターン形成領域の表面を酸化することによってパターンを形成するようにしたことを特徴とするパターン形成方法。
【請求項5】
請求項1〜4のいずれか1つに記載のパターン形成方法において、
前記被処理部材と前記電極部材間に電圧を印加することを特徴とするパターン形成方法。
【請求項6】
請求項5に記載のパターン形成方法において、
前記被処理部材と前記電極部材を、それぞれ陽極と陰極にした電圧を印加することを特徴とするパターン形成方法。
【請求項7】
請求項1〜6のいずれか1つに記載のパターン形成方法において、
前記パターン形成領域と前記電極部材との間に酸素を含有した酸化媒体を介在させたことを特徴とするパターン形成方法。
【請求項8】
請求項7に記載のパターン形成方法において、
前記酸化媒体は、酸素を含有した液体であることを特徴とするパターン形成方法。
【請求項9】
請求項8に記載のパターン形成方法において、
前記酸化媒体は、少なくとも水とアルコールのいずれか1つからなることを特徴とするパターン形成方法。
【請求項10】
請求項7〜9のいずれか1つに記載のパターン形成方法において、
少なくとも前記電極部材の表面と前記パターン形成領域の表面のいずれか一方に前記酸化媒体を吸着させ、前記電極部材を前記パターン形成領域に接触させるようにしたことを特徴とするパターン形成方法。
【請求項11】
請求項7〜9のいずれか1つに記載のパターン形成方法において、
前記電極部材を前記パターン形成領域から離間させ、前記電極部材と前記パターン形成領域との間を前記酸化媒体で充填するようにしたことを特徴とするパターン形成方法。
【請求項12】
請求項4〜11のいずれか1つに記載のパターン形成方法において、
前記電極部材を前記パターン形成領域と相対向する位置に配置する前に、前記パターン
形成領域の表面に形成された前記被処理部材の自然酸化膜を予め除去するようにしたことを特徴とするパターン形成方法。
【請求項13】
請求項1〜11のいずれか1つに記載のパターン形成方法において、
前記電極部材を前記パターン形成領域と相対向する位置に配置する前に、前記パターン形成領域を含む前記被処理部材の一側面に、機能液を撥液する撥液層を形成することを特徴とするパターン形成方法。
【請求項14】
導電性部材の表面に前記導電性部材の酸化層を形成するようにした半導体装置の製造方法において、
前記酸化層を、請求項4〜12に記載のパターン形成方法によって形成するようにした半導体装置の製造方法。
【請求項15】
配線形成材料を含む機能液を撥液する部分と親液する部分の少なくとも一方からなる被処理層を前記一側面に形成し、前記被処理層に前記機能液を塗布することによって配線パターンを形成するようにした半導体装置の製造方法において、
前記被処理層を、請求項13に記載のパターン形成方法によって形成するようにした半導体装置の製造方法。
【請求項16】
絶縁材料を含む機能液を撥液する部分と親液する部分の少なくとも一方からなる被処理層を前記一側面に形成し、前記被処理層に前記機能液を塗布することによって絶縁パターンを形成するようにした半導体装置の製造方法において、
前記被処理層を、請求項13に記載のパターン形成方法によって形成するようにした半導体装置の製造方法。
【請求項17】
請求項14〜16のいずれか1つに記載の半導体装置の製造方法によって製造した半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2006−216893(P2006−216893A)
【公開日】平成18年8月17日(2006.8.17)
【国際特許分類】
【出願番号】特願2005−30497(P2005−30497)
【出願日】平成17年2月7日(2005.2.7)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成18年8月17日(2006.8.17)
【国際特許分類】
【出願日】平成17年2月7日(2005.2.7)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]