半導体装置及びその製造方法
【課題】抵抗変化素子を半導体装置に組み込む際の必要なフォトマスクを削減しても高密度化が可能な抵抗変化素子を搭載した半導体装置及びその製造方法を提供すること。
【解決手段】配線溝を有する層間絶縁膜１４と、配線溝に埋め込まれた配線１６ａと、配線１６ａを含む層間絶縁膜１４上に形成されるとともに、配線１６ａに通ずる下穴を有する層間絶縁膜１８と、少なくとも下穴が配置された領域における配線１６ａ上に形成されるとともに、抵抗が変化する抵抗変化膜１９ａと、下穴が配置された領域における抵抗変化膜１９ａ上に形成されたバリアメタル２０ａと、下穴が配置された領域におけるバリアメタル２０ａ上に形成されたプラグ２１ａと、を備え、抵抗変化素子５は、第１電極と第２電極との間に抵抗変化膜１９ａが介在した構成となっており、配線１６ａは、第１電極を兼ね、バリアメタル２０ａは、第２電極を兼ねる。
【解決手段】配線溝を有する層間絶縁膜１４と、配線溝に埋め込まれた配線１６ａと、配線１６ａを含む層間絶縁膜１４上に形成されるとともに、配線１６ａに通ずる下穴を有する層間絶縁膜１８と、少なくとも下穴が配置された領域における配線１６ａ上に形成されるとともに、抵抗が変化する抵抗変化膜１９ａと、下穴が配置された領域における抵抗変化膜１９ａ上に形成されたバリアメタル２０ａと、下穴が配置された領域におけるバリアメタル２０ａ上に形成されたプラグ２１ａと、を備え、抵抗変化素子５は、第１電極と第２電極との間に抵抗変化膜１９ａが介在した構成となっており、配線１６ａは、第１電極を兼ね、バリアメタル２０ａは、第２電極を兼ねる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、多層配線層の内部に抵抗変化型不揮発素子（以下、「抵抗変化素子」）を有するプログラマブルロジックデバイス又は不揮発性メモリデバイスを搭載した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
抵抗が高いオフ状態と抵抗が低いオン状態を、電圧を印加することによりスイッチングする抵抗変化素子は、半導体装置の中で、不揮発性メモリまたは不揮発性スイッチとして用いることができる。不揮発性メモリとして用いる場合、広く用いられているフラッシュメモリに比べて、低電圧で動作が可能であること、情報を読み出す速度をより高速にできることが利点となっている。また、不揮発性スイッチとして用いる場合、プログラマブルロジックデバイスに用いられているスイッチに用いることで、素子寸法を大幅に小面積化し、さらに消費電力・動作速度の改善が期待されている。
【０００３】
抵抗変化素子の一つとして、電気化学反応を利用した抵抗変化素子が非特許文献１に開示されている。この抵抗変化素子は、第１電極１０１、第２電極１０２、さらにそれら２つの電極１０１、１０２で挟まれた抵抗変化膜１０３から構成される（図８参照）。抵抗変化膜１０３は金属イオンが伝導可能なイオン伝導層であり、第１電極１０１は電圧を印加することで容易に酸化されて金属イオンを抵抗変化膜１０３に供給する酸化可能電極であり、第２電極１０２は酸化還元反応等の電気化学反応に関与しない電極（不関電極）である。オフからオン状態へ遷移させるには、第１電極１０１を接地して、第２電極１０２に負電圧を印加する。このとき、第１電極１０１の金属の一部が電気化学反応（酸化反応）によって金属イオンに変わり、イオン伝導層である抵抗変化膜１０３に溶解する。そして、抵抗変化膜１０３中の金属イオンが第２電極１０２と抵抗変化膜１０３の界面で金属となって析出（還元）し、第１電極１０１と第２電極１０２が接続された金属架橋が形成される。第１電極１０１と第２電極１０２が金属架橋を介して電気的に接続されることで、スイッチが低抵抗（オン）状態になる。一方、オンの状態から高抵抗（オフ）の状態へ遷移させるには、第１電極１０１を接地して、第２電極１０２に正電圧を印加する。負の電圧の印加で、抵抗変化膜１０３中の金属架橋の一部が切断されてオフの状態へ遷移する。特許文献１によると、金属イオンには銅イオンが用いられ、その供給源となる第１電極１０１は銅が用いられ、イオン伝導層となる抵抗変化膜１０３として酸化タンタル等の金属酸化物が用いられ、さらに、第２電極１０２として反応に寄与しにくい白金が用いられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３１９０２８号公報
【非特許文献】
【０００５】
【非特許文献１】Shunichi Kaeriyama et al.,“A Nonvolatile Programmable Solid-Electrolyte Nanometer Switch”, IEEE Journal of Solid State Circuits, Vol. 40, No.1, p.168-176, 2005.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下の分析は、本発明によって与えられたものである。
【０００７】
ところで、電気化学反応を利用する抵抗変化素子を半導体装置に組み込むに際しては、抵抗変化素子の小型化による高密度化、および作製工程を簡略化する必要がある。また、最先端の半導体装置の配線材料は主に銅で構成されており、銅配線内に抵抗変化素子を効率的に形成する手法が望まれている。抵抗変化素子を効率的に形成する手法としては、工程数を削減し、必要なフォトマスクの数を削減することが挙げられる。フォトマスクの数が少なければ少ないほど、作製コストを下げることに繋がる。さらなるコスト削減のためには、フォトマスク数を極限まで削減することが求められる。
【０００８】
また、工程数を削減する以外に、微細化へ対応するための課題がある。半導体装置は、世代が進むにつれて加工ピッチが狭められている。そのため、多層銅配線の配線間の横方向および縦方向の距離が縮小されている。抵抗変化素子を配線間によりコンパクトに配置させることが求められる。
【０００９】
しかしながら、従来技術では、ＵＬＳＩ（Ultra-Large Scale Integration）の多層銅配線内部にスイッチング素子を高密度に配置することが実現されていなかった。
【００１０】
本発明の主な課題は、抵抗変化素子を半導体装置に組み込む際の必要なフォトマスクを削減しても高密度化が可能な抵抗変化素子を搭載した半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の第１の視点においては、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置であって、前記多層配線層は、配線溝を有する第１層間絶縁膜と、前記配線溝に埋め込まれた配線と、前記配線を含む前記第１層間絶縁膜上に形成されるとともに、前記配線に通ずる下穴を有する第２層間絶縁膜と、少なくとも前記下穴が配置された領域における前記配線上に形成されるとともに、抵抗が変化する抵抗変化膜と、前記下穴が配置された領域における前記抵抗変化膜上に形成されたバリアメタルと、前記下穴が配置された領域における前記バリアメタル上に形成されたプラグと、を備え、前記抵抗変化素子は、第１電極と第２電極との間に前記抵抗変化膜が介在した構成となっており、前記配線は、前記第１電極を兼ね、前記バリアメタルは、前記第２電極を兼ねることを特徴とする。
【００１２】
本発明の前記半導体装置において、前記配線は、ダマシン法により形成されることが好ましい。
【００１３】
本発明の前記半導体装置において、前記抵抗変化膜は、前記配線上、乃至前記下穴の側壁面上に形成され、前記バリアメタルは、前記抵抗変化膜の上面乃至内側面上に形成されていることが好ましい。
【００１４】
本発明の前記半導体装置において、前記第１層間絶縁膜と前記第２層間絶縁膜との間に形成されるとともに、前記下穴と同じ位置に前記配線に通ずる開口部を有するバリア絶縁膜を備え、前記抵抗変化膜は、前記開口部が配置された領域における前記配線上に形成されていることが好ましい。
【００１５】
本発明の前記半導体装置において、前記抵抗変化膜は、前記配線を含む前記バリア絶縁膜上に形成され、前記バリアメタルは、前記抵抗変化膜の上面、乃至前記下穴の側壁面上に形成されていることが好ましい。
【００１６】
本発明の前記半導体装置において、前記抵抗変化膜は、前記配線を含む前記第１層間絶縁膜上に形成され、前記バリアメタルは、前記抵抗変化膜の上面、乃至前記下穴の側壁面上に形成されていることが好ましい。
【００１７】
本発明の前記半導体装置において、前記プラグは、シングルダマシン法により形成されることが好ましい。
【００１８】
本発明の前記半導体装置において、前記配線は、Ｃｕを含み、前記抵抗変化膜は、Ｓｉを含む酸化物、或いは、Ｔｉ又はＴａを含む酸化物、若しくは、それらの酸化物の積層構造であり、前記バリアメタルは、Ｒｕ、Ｔｉ、Ｔａのいずれかを含み、前記プラグは、少なくとも、Ｃｕ、Ａｌ、またはＷを含む酸化物、Ｓｉを含むことが好ましい。
【００１９】
本発明の第２の視点においては、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、配線溝に配線が埋め込まれた第１層間絶縁膜上に第２層間絶縁膜を堆積する工程と、前記第２層間絶縁膜において前記配線に通ずる下穴を形成する工程と、前記下穴内に抵抗変化膜及びバリアメタルを介してプラグを形成する工程と、を含むことを特徴とする。
【００２０】
本発明の第３の視点においては、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、配線溝に配線が埋め込まれた第１層間絶縁膜上にバリア絶縁膜を堆積する工程と、フォトマスクを用いて前記バリア絶縁膜において前記配線に通ずる開口部を形成する工程と、前記開口部を含む前記バリア絶縁膜上に抵抗変化膜を堆積する工程と、前記抵抗変化膜上に第２層間絶縁膜を堆積する工程と、前記フォトマスクと同一のフォトマスクを用いて前記第２層間絶縁膜において前記抵抗変化膜に通ずる下穴を形成する工程と、前記下穴内にバリアメタルを介してプラグを形成する工程と、を含むことを特徴とする。
【００２１】
本発明の第４の視点においては、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、配線溝に配線が埋め込まれた第１層間絶縁膜上に抵抗変化膜を堆積する工程と、前記抵抗変化膜上に第２層間絶縁膜を堆積する工程と、前記第２層間絶縁膜において前記抵抗変化膜に通ずる下穴を形成する工程と、前記下穴内にバリアメタルを介してプラグを形成する工程と、を含むことを特徴とする。
【発明の効果】
【００２２】
本発明によれば、抵抗変化素子の第２電極をプラグのバリアメタルと兼ねることで、抵抗変化素子の小型化による高密度化を実現するとともに、抵抗変化素子を作製するために必要なフォトマスクの数を１枚に減らすことができる。工程数を簡略化できることと相まって作製に要するコストを削減することができる。抵抗変化素子の小型化が可能であることから、半導体装置の微細化が進んで、銅配線間のピッチが狭くなった場合においても、抵抗変化素子を半導体装置内に集積化することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施例１に係る半導体装置の構成を模式的に示した部分断面図である。
【図２】本発明の実施例１に係る半導体装置の製造方法を模式的に示した第１の工程断面図である。
【図３】本発明の実施例１に係る半導体装置の製造方法を模式的に示した第２の工程断面図である。
【図４】本発明の実施例２に係る半導体装置の構成を模式的に示した部分断面図である。
【図５】本発明の実施例２に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図６】本発明の実施例３に係る半導体装置の構成を模式的に示した部分断面図である。
【図７】本発明の実施例３に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図８】従来例に係る抵抗変化素子の基本構成を模式的に示した断面図である。
【発明を実施するための形態】
【００２４】
本発明の実施形態１に係る半導体装置では、半導体基板（図１の１１）上の多層配線層の内部に抵抗変化素子（図１の５）を有する半導体装置（図１の１）であって、前記多層配線層は、配線溝を有する第１層間絶縁膜（図１の１４）と、前記配線溝に埋め込まれた配線（図１の１６ａ）と、前記配線を含む前記第１層間絶縁膜上に形成されるとともに、前記配線に通ずる下穴を有する第２層間絶縁膜（図１の１８）と、少なくとも前記下穴が配置された領域における前記配線上に形成されるとともに、抵抗が変化する抵抗変化膜（図１の１９ａ）と、前記下穴が配置された領域における前記抵抗変化膜上に形成されたバリアメタル（図１の２０ａ）と、前記下穴が配置された領域における前記バリアメタル上に形成されたプラグ（図１の２１ａ）と、を備え、前記抵抗変化素子は、第１電極と第２電極との間に前記抵抗変化膜が介在した構成となっており、前記配線は、前記第１電極を兼ね、前記バリアメタルは、前記第２電極を兼ねる。
【００２５】
本発明の実施形態２に係る半導体装置の製造方法では、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、配線溝に配線（図２（Ａ）の１６ａ）が埋め込まれた第１層間絶縁膜（図２（Ａ）の１４）上に第２層間絶縁膜（図２（Ａ）の１８）を堆積する工程と、前記第２層間絶縁膜（図２（Ｂ）の１８）において前記配線（図２（Ｂ）の１６ａ）に通ずる下穴（図２（Ｂ）の１８ａ）を形成する工程と、前記下穴内に抵抗変化膜（図２（Ｄ）の１９ａ）及びバリアメタル（図２（Ｄ）の２０ａ）を介してプラグ（図２（Ｄ）の２１ａ）を形成する工程と、を含む。
【００２６】
本発明の実施形態３に係る半導体装置の製造方法では、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、配線溝に配線（図５（Ａ）の１６ａ）が埋め込まれた第１層間絶縁膜（図５（Ａ）の１４）上にバリア絶縁膜（図５（Ａ）の１７）を堆積する工程と、フォトマスクを用いて前記バリア絶縁膜（図５（Ａ）の１７）において前記配線（図５（Ａ）の１６ａ）に通ずる開口部（図５（Ａ）の１７ａ）を形成する工程と、前記開口部（図５（Ｂ）の１７ａ）を含む前記バリア絶縁膜（図５（Ｂ）の１７）上に抵抗変化膜（図５（Ｂ）の３１）を堆積する工程と、前記抵抗変化膜（図５（Ｃ）の３１）上に第２層間絶縁膜（図５（Ｃ）の１８）を堆積する工程と、前記フォトマスクと同一のフォトマスクを用いて前記第２層間絶縁膜（図５（Ｃ）の１８）において前記抵抗変化膜（図５（Ｃ）の３１）に通ずる下穴（図５（Ｃ）の１８ａ）を形成する工程と、前記下穴内にバリアメタル（図５（Ｄ）の２０ａ）を介してプラグ（図５（Ａ）の２１ａ）を形成する工程と、を含む。
【００２７】
本発明の実施形態４に係る半導体装置の製造方法では、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、配線溝に配線（図７（Ｂ）の１６ａ）が埋め込まれた第１層間絶縁膜（図７（Ｂ）の１４）上に抵抗変化膜（図７（Ｂ）の３２）を堆積する工程と、前記抵抗変化膜（図７（Ｃ）の３２）上に第２層間絶縁膜（図７（Ｃ）の１８）を堆積する工程と、前記第２層間絶縁膜（図７（Ｃ）の１８）において前記抵抗変化膜（図７（Ｃ）の３２）に通ずる下穴（図７（Ｃ）の１８ａ）を形成する工程と、前記下穴内にバリアメタル（図７（Ｄ）の２０ａ）を介してプラグ（図７（Ｄ）の２１ａ）を形成する工程と、を含む。
【００２８】
なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の体用に限定することを意図するものではない。
【実施例１】
【００２９】
本発明の実施例１に係る半導体装置について図面を用いて説明する。図１は、本発明の実施例１に係る半導体装置の構成を模式的に示した部分断面図である。
【００３０】
実施例１に係る半導体装置１は、半導体基板１１上の多層配線層の内部に抵抗変化素子５を有する装置である。多層配線層は、半導体基板１１上にて、層間絶縁膜１２、バリア絶縁膜１３、層間絶縁膜１４、バリア絶縁膜１７、層間絶縁膜１８、バリア絶縁膜２２、層間絶縁膜２３、バリア絶縁膜２６、層間絶縁膜２７の順に積層した絶縁積層体を有する。多層配線層は、層間絶縁膜１４及びバリア絶縁膜１３に形成された配線溝にバリアメタル１５ａを介して配線１６ａが埋め込まれており、層間絶縁膜１４及びバリア絶縁膜１３の別の位置に形成された他の配線溝にバリアメタル１５ｂを介して配線１６ｂが埋め込まれている。多層配線層は、層間絶縁膜２３及びバリア絶縁膜２２に形成された配線溝にバリアメタル２４ａを介して配線２５ａが埋め込まれており、層間絶縁膜２３及びバリア絶縁膜２２の別の位置に形成された他の配線溝にバリアメタル２４ｂを介して配線２５ｂが埋め込まれている。多層配線層は、層間絶縁膜１８及びバリア絶縁膜１７に形成された下穴にバリアメタル２４ｂを介してプラグ２５ｃが埋め込まれており、配線２５ｂとプラグ２５ｃが一体となっており、配線２５ｂ及びプラグ２５ｃの側面乃至底面がバリアメタル２４ｂによって覆われており、バリアメタル２４ｂの底面が配線１６ｂの上面と接している。多層配線層は、バリア絶縁膜１７及び層間絶縁膜１８に形成された下穴に、抵抗変化膜１９ａ及びバリアメタル２０ａを介してプラグ２１ａが埋め込まれており、抵抗変化膜１９ａの底面が配線１６ａの上面と接し、プラグ２１ａの上面がバリアメタル２４ａと接している。
【００３１】
抵抗変化素子５は、抵抗変化型不揮発素子であり、例えば、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。抵抗変化素子５は、第１電極となる配線１６ａと、第２電極となるバリアメタル２０ａとの間に抵抗変化膜１９ａが介在した構成となっている。バリアメタル２０ａおよび配線１６ａは、抵抗変化素子５を形成しない場合においても必要であるため、抵抗変化素子５を付加することで新たに必要となるのは、抵抗変化膜１９ａのみである。すなわち、バリアメタル２０ａが第２電極を兼ねるとともに、配線１６ａが第１電極を兼ねることで、工程数を削減することができる。通常の配線工程に追加工程として、１枚のマスクを作成するだけで、抵抗変化素子５を搭載することができ、低コスト化を同時に達成することができるようになる。必要となる１枚のマスクは、バリア絶縁膜１７及び層間絶縁膜１８に下穴を形成するためのものである。抵抗変化素子５は、バリア絶縁膜１７に形成された開口部の領域にて抵抗変化膜１９ａの底面と配線１６ａの上面が接しており、さらに、抵抗変化膜１９ａの上面及び内側面とバリアメタル２０ａの底面及び外側面が接している。抵抗変化素子５は、電圧の印加、あるいは電流を流すことで高抵抗状態と低抵抗状態間のスイッチングを行い、例えば、抵抗変化膜１９ａ中への配線１６ａに含まれる金属イオンの電界による拡散を利用してスイッチングを行う。
【００３２】
半導体基板１１は、半導体素子（図示せず）が形成された基板である。半導体基板１１には、例えば、シリコン基板、単結晶基板、ＳＯＩ（Silicon on Insulator）基板、ＴＦＴ（Thin Film Transistor）基板、液晶製造用基板等の基板を用いることができる。
【００３３】
層間絶縁膜１２は、半導体基板１１上に形成された絶縁膜である。層間絶縁膜１２には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜１２は、複数の絶縁膜を積層したものであってもよい。
【００３４】
バリア絶縁膜１３は、層間絶縁膜１２、１４間に介在したバリア性を有する絶縁膜である。バリア絶縁膜１３は、配線１６ａ、１６ｂ用の配線溝の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜１３には、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。バリア絶縁膜１３には、配線１６ａ、１６ｂを埋め込むための配線溝が形成されており、当該配線溝にバリアメタル１５ａ、１５ｂを介して配線１６ａ、１６ｂが埋め込まれている。バリア絶縁膜１３は、配線溝のエッチング条件の選択によっては削除することもできる。
【００３５】
層間絶縁膜１４は、バリア絶縁膜１３上に形成された絶縁膜である。層間絶縁膜１４には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜１４は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１４には、配線１６ａ、１６ｂを埋め込むための配線溝が形成されており、当該配線溝にバリアメタル１５ａ、１５ｂを介して配線１６ａ、１６ｂが埋め込まれている。
【００３６】
配線１６ａは、層間絶縁膜１４及びバリア絶縁膜１３に形成された配線溝にバリアメタル１５ａを介して埋め込まれた配線である。配線１６ａは、抵抗変化素子５の第１電極を兼ね、抵抗変化膜１９ａと直接接している。なお、配線１６ａと抵抗変化膜１９ａの間には、電極層などが挿入されていてもよい。電極層が形成される場合は、電極層と抵抗変化膜１９ａは連続工程にて堆積され、連続工程にて加工される。また、抵抗変化膜１９ａの下部がコンタクトプラグを介して下層配線に接続されることはない。配線１６ａには、抵抗変化膜１９ａにおいて拡散、イオン伝導可能な金属が用いられ、例えば、Ｃｕ等を用いることができる。配線１６ａは、Ａｌと合金化されていてもよく、シリサイド化、又は窒化されていてもよい。配線１６ａは、表面がシリサイド化、又は窒化されていてもよい。
【００３７】
配線１６ｂは、層間絶縁膜１４及びバリア絶縁膜１３に形成された配線溝（配線１６ａ用の配線溝とは別の位置に配された配線溝）にバリアメタル１５ｂを介して埋め込まれた配線である。配線１６ｂには、配線１６ａと同一材料を用いることができ、例えば、Ｃｕ等を用いることができる。配線１６ｂは、Ａｌと合金化されていてもよく、シリサイド化、又は窒化されていてもよい。配線１６ｂは、表面がシリサイド化、又は窒化されていてもよい。
【００３８】
バリアメタル１５ａ、１５ｂは、配線１６ａ、１６ｂに含まれる成分（金属）が層間絶縁膜１４やその下層へ拡散することを抑制（防止）するために、配線１６ａ、１６ｂの側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル１５ａ、１５ｂには、例えば、配線１６ａ、１６ｂがＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【００３９】
バリア絶縁膜１７は、配線１６ａ、１６ｂを含む層間絶縁膜１４上に形成され、配線１６ａ、１６ｂに係る金属（例えば、Ｃｕ）の酸化を防いだり、層間絶縁膜１４中への配線１６ａ、１６ｂに係る金属の拡散を防いだりする役割を有する。バリア絶縁膜１７には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜１７は、配線１６ａ、１６ｂ上にて開口部を有する。バリア絶縁膜１７の開口部においては配線１６ａと抵抗変化膜１９ａが接しており、バリア絶縁膜１７の別の位置の開口部においては配線１６ｂとバリアメタル２４ｂが接している。バリア絶縁膜１７の開口部は、配線１６ａ、１６ｂの領域内に形成されている。このようにすることで、凹凸の小さい配線１６ａの表面上に抵抗変化素子５を形成することができるようになる。
【００４０】
層間絶縁膜１８は、バリア絶縁膜１７上に形成された絶縁膜である。層間絶縁膜１８には、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜１８は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１８は、層間絶縁膜１２、１４と同一材料としてもよい。層間絶縁膜１８には、プラグ２１ａを埋め込むための下穴が形成されており、当該下穴に抵抗変化膜１９ａおよび抵抗変化膜１９ａ及びバリアメタル２０ａを介してプラグ２１ａが埋め込まれている。層間絶縁膜１８には、プラグ２５ｃを埋め込むための他の下穴（プラグ２１ａ用の下穴とは別の位置の下穴）が形成されており、当該下穴にバリアメタル２４ｂを介してプラグ２５ｃが埋め込まれている。
【００４１】
抵抗変化膜１９ａは、抵抗が変化する膜である。抵抗変化膜１９ａは、配線１６ａ（第１電極）に係る金属の作用（拡散、イオン伝導など）により抵抗が変化する材料を用いることができ、抵抗変化素子５の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられ、例えば、Ｔａを含む酸化物絶縁膜であって、Ｔａ２Ｏ５、ＴａＳｉＯ等を用いることができる。また、抵抗変化膜１９ａは、下からＴａ２Ｏ５、ＴａＳｉＯの順に積層した積層構造とすることができる。このような積層構造とすることで、抵抗変化膜１９ａをイオン伝導層として用いた場合には、低抵抗時（ＯＮ時）にイオン伝導層内部に形成される金属イオン（例えば、銅イオン）による架橋を、Ｔａ２Ｏ５層で分断することで、ＯＦＦ時に金属イオンを容易に回収することができるようになり、スイッチング特性を向上させることができるようになる。抵抗変化膜１９ａは、バリア絶縁膜１７の開口部における配線１６ａ上に形成されるとともに、バリア絶縁膜１７及び層間絶縁膜１８の開口部の側壁面上に形成されている。
【００４２】
バリアメタル２０ａは、プラグ２１ａに含まれる金属が抵抗変化膜１９ａ及び層間絶縁膜１８やそれらの下層へ拡散することを防止するために、プラグ２１ａの側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル２０ａは、抵抗変化素子５の第２電極の役割を担い、抵抗変化膜１９ａの上面及至内側面と接している。バリアメタル２０ａには、プラグ２１ａに係る金属よりもイオン化しにくく、抵抗変化膜１９ａにおいて拡散、イオン電導しにくい金属が用いられ、抵抗変化膜１９ａに係る金属成分（Ｔａ）よりも酸化の自由エネルギーの絶対値が小さい金属材料とすることが好ましい。バリアメタル２０ａには、例えば、プラチナ（Ｐｔ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。また、バリアメタル２０ａの上面及び側面にＰｔ、Ｒｕ等の金属材料を主成分として酸素を添加してもよく、また酸素を添加した層との積層構造にしてもよい。
【００４３】
プラグ２１ａは、バリア絶縁膜１７及び層間絶縁膜１８に形成された下穴において抵抗変化膜１９ａ及びバリアメタル２０ａを介して形成されている。プラグ２１ａは、バリアメタル２４ａとバリアメタル２０ａが電気的により低抵抗に接続できるようにする。プラグ２１ａには、例えば、Ａｌ、Ｃｕ、Ｗ等を用いることができる。ＣｕはＡｌと合金化されていてもよい。さらに、プラグ２１ａはシリサイド化、又は窒化されていてもよい。
【００４４】
バリア絶縁膜２２は、層間絶縁膜１８と層間絶縁膜２３との間に介在した絶縁膜である。バリア絶縁膜２２は、プラグ２１ａに係る金属（例えば、Ｃｕ）の酸化を防いだり、層間絶縁膜１８中へのプラグ２１ａに係る金属の拡散を防ぐ役割を有する。バリア絶縁膜２２には、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。バリア絶縁膜２２には、配線２５ａ、２５ｂを埋め込むための配線溝が形成されており、当該配線溝にバリアメタル２４ａ、２４ｂを介して配線２５ａ、２５ｂが埋め込まれている。
【００４５】
層間絶縁膜２３は、バリア絶縁膜２２上に形成された絶縁膜である。層間絶縁膜２３には、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜２３は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜２３は、層間絶縁膜１２、１４、１８と同一材料としてもよい。層間絶縁膜２３には、配線２５ａを埋め込むための配線溝が形成されており、当該配線溝にバリアメタル２４ａを介して配線２５ａが埋め込まれている。層間絶縁膜２３には、配線２５ｂを埋め込むための他の配線溝（配線２５ａ用の配線溝とは別の位置に形成された配線溝）が形成されており、当該配線溝にバリアメタル２４ｂを介して配線２５ｂが埋め込まれている。
【００４６】
配線２５ａは、層間絶縁膜２３及びバリア絶縁膜２２に形成された配線溝にバリアメタル２４ａを介して埋め込まれた配線である。配線２５ａには、例えば、Ｃｕを用いることができる。
【００４７】
配線２５ｂは、層間絶縁膜２３及びバリア絶縁膜２２に形成された他の配線溝にバリアメタル２４ｂを介して埋め込まれた配線である。配線２５ｂは、プラグ２５ｃと一体になっている。プラグ２５ｃは、層間絶縁膜１８、バリア絶縁膜１７に形成された下穴にバリアメタル２４ｂを介して埋め込まれている。プラグ２５ｃは、バリアメタル２４ｂを介して配線１６ｂと電気的に接続されている。配線２５ｂ及びプラグ２５ｃには、例えば、Ｃｕを用いることができる。
【００４８】
バリアメタル２４ａは、配線２５ａに係る金属が層間絶縁膜２３、層間絶縁膜１８やその下層へ拡散することを防止するために、配線２５ａの側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル２４ａには、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【００４９】
バリアメタル２４ｂは、配線２５ｂ（プラグ２５ｃを含む）に係る金属が層間絶縁膜２３、層間絶縁膜１８やそれらの下層へ拡散することを防止するために、配線２５ｂ及びプラグ２５ｃの側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル２４ｂには、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【００５０】
バリア絶縁膜２６は、配線２５ａ、２５ｂを含む層間絶縁膜２３上に形成され、配線２５ａ、２５ｂに係る金属（例えば、Ｃｕ）の酸化を防いだり、上層への配線２５ａ、２５ｂに係る金属の拡散を防いだりする役割を有する絶縁膜である。バリア絶縁膜２６には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。
【００５１】
層間絶縁膜２７は、バリア絶縁膜２６上に形成された絶縁膜である。層間絶縁膜２７には、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜２３は、複数の絶縁膜を積層したものであってもよい。
【００５２】
次に、本発明の実施例１に係る半導体装置の製造方法について図面を用いて説明する。図２、図３は、本発明の実施例１に係る半導体装置の製造方法を模式的に示した工程断面図である。
【００５３】
まず、半導体基板１１（例えば、半導体素子が形成された基板）上に層間絶縁膜１２（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、層間絶縁膜１２上にバリア絶縁膜１３（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を堆積し、その後、バリア絶縁膜１３上に層間絶縁膜１４（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜１４及びバリア絶縁膜１３に配線溝を形成し、その後、シングルダマシン法により当該配線溝にバリアメタル１５ａ、１５ｂ（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して配線１６ａ、１６ｂ（例えば、銅）を埋め込み、その後、配線１６ａ、１６ｂを含む層間絶縁膜１４上にバリア絶縁膜１７（例えば、ＳｉＮ膜、膜厚５０ｎｍ）及び層間絶縁膜１８（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積する（ステップＡ１；図２（Ａ）参照）。
【００５４】
ステップＡ１において、層間絶縁膜１２、１４、１８、バリア絶縁膜１３、１７は、プラズマＣＶＤ法によって形成することができる。ここで、プラズマＣＶＤ（Chemical Vapor Deposition）法とは、例えば、気体原料、あるいは液体原料を気化させることで減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応などによって基板上に連続膜を形成する手法である。
【００５５】
また、ステップＡ１において、配線１６ａ、１６ｂは、例えば、ＰＶＤ（Physical Vapor Deposition）法によってバリアメタル１５ａ、１５ｂ（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によって銅を配線溝内に埋設し、２００℃以上の温度で熱処理後、ＣＭＰ（Chemical Mechanical Polishing）法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法（例えば、シングルダマシン法）を用いることができる。ここで、ＣＭＰ法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨したりすることで平坦化を行う。
【００５６】
次に、層間絶縁膜１８上に下穴１８ａ形成用のフォトレジスト（図示せず）を形成し、当該フォトレジストをマスクとしてドライエッチングすることにより層間絶縁膜１８に下穴１８ａを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離し、その後、層間絶縁膜１８をマスクとして下穴１８ａから露出するバリア絶縁膜１７をエッチバック（ドライエッチング）することにより、バリア絶縁膜１７に開口部を形成して、バリア絶縁膜１７の開口部から配線１６ａを露出させ、その後、アミン系の剥離液などで有機剥離処理を行うことで、配線１６ａの露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング複生成物などを除去する（ステップＡ２；図２（Ｂ）参照）。
【００５７】
ステップＡ２において、下穴１８ａ形成時のドライエッチングは必ずしもバリア絶縁膜１７の上面で停止している必要はなく、バリア絶縁膜１７の内部にまで到達していてもよい。下穴１８ａの形状は円形とし、円の直径は３０ｎｍから５００ｎｍとすることができる。
【００５８】
次に、配線１６ａを含む層間絶縁膜１８上に抵抗変化膜１９（例えば、Ｔａ２Ｏ５、膜厚１５ｎｍ）を堆積し、その後、ＰＶＤ法によって抵抗変化膜１９上にバリアメタル２０（例えば、Ｒｕ膜厚１０ｎｍ）を堆積し、その後、バリアメタル２０上にＣｕシード（膜厚１０ｎｍ、図示せず）を形成し、その後、電解めっき法によってバリアメタル２０上にプラグ用金属膜２１を形成し、２００℃以上の温度で熱処理を行う（ステップＡ３；図２（Ｃ）参照）。
【００５９】
ステップＡ３において、抵抗変化膜１９は、ＰＶＤ法やＣＶＤ法を用いて形成することができる。また、ステップＡ３において、下穴１８ａにはステップＡ２における有機剥離処理によって水分などが付着しているため、抵抗変化膜１９の堆積前に２５０℃から３５０℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。この際、銅表面を再度酸化させないよう、真空下、あるいは窒素雰囲気などにするなどの注意が必要である。また、ステップＡ３では、抵抗変化膜１９として、イオン伝導層を用いたタイプではなく、遷移金属酸化物（例えば、ＴｉＯ、ＮｉＯ等）を用いた抵抗変化膜を用いる場合には、抵抗変化膜１９ａを堆積する前に電極を成膜してもよい。電極には、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ、Ｒｕ、ＲｕＯｘ等を用いることができ、例えばそれらの積層構造（例えば、ＴａＮ（下層）／Ｒｕ（上層））であっても良い。この時、積層構造の合計膜厚は、抵抗変化膜１９を下穴１８ａ内部に形成する都合上、好ましくは１０ｎｍ以下であると良い。
【００６０】
次に、ＣＭＰ法によって配線溝内以外の余剰のプラグ用金属膜（図２（Ｃ）の２１）、バリアメタル（図２（Ｃ）の２０）、及び、抵抗変化膜（図２（Ｃ）の１９）を除去し、抵抗変化膜１９ａ、バリアメタル２０ａ、プラグ２１ａを形成し、その後、ステップＡ１と同様の方法により、層間絶縁膜１８及びプラグ２１ａ上に、バリア絶縁膜２２（例えば、ＳｉＮ膜、膜厚５０ｎｍ）、層間絶縁膜２３（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積する（ステップＡ４；図２（Ｄ）参照）。
【００６１】
次に、層間絶縁膜２３上に下穴２３ｃ形成用のフォトレジスト（図示せず）を形成し、当該フォトレジストをマスクとしてドライエッチングすることにより層間絶縁膜２３、バリア絶縁膜２２、及び層間絶縁膜１８にプラグ用の下穴２３ｃを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する（ステップＡ５；図３（Ａ）参照）。
【００６２】
ステップＡ５において、下穴２３ｃ形成時のドライエッチングは必ずしもバリア絶縁膜１７の上面で停止している必要はなく、バリア絶縁膜１７の内部にまで到達していてもよい。
【００６３】
次に、層間絶縁膜２３上に配線溝２３ａ、２３ｂ形成用のフォトレジスト（図示せず）を形成し、当該フォトレジストをマスクとしてドライエッチングすることにより層間絶縁膜２３及びバリア絶縁膜２２に配線溝２３ａ、２３ｂを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する（ステップＡ６；図３（Ｂ）参照）。
【００６４】
ステップＡ６において、配線溝２３ａ、２３ｂ形成時のドライエッチングは必ずしもバリア絶縁膜２２の上面で停止している必要はなく、バリア絶縁膜２２の内部にまで到達していてもよい。
【００６５】
次に、層間絶縁膜２３をマスクとしてドライエッチングすることにより、露出しているバリア絶縁膜２２、１７を除去し、それぞれプラグ２１ａおよび配線１６ｂを露出させ、その後、銅デュアルダマシン配線プロセスを用いて、配線溝（図３（Ｂ）の２３ａ、２３ｂ）及び下穴（図３（Ｂ）の２３ｃ）内を含む層間絶縁膜２３上にバリアメタル２４（例えば、ＴａＮ／Ｔａ）を堆積し、その後、バリアメタル２４上にＣｕシード（膜厚１０ｎｍ、図示せず）を形成し、その後、電解めっき法によってバリアメタル２４上にメッキメタル２５を形成し、その後、２００℃以上の温度で熱処理を行う（ステップＡ７；図３（Ｃ）参照）。
【００６６】
その後、ＣＭＰ法によって配線溝（下穴を含む）内以外の余剰のメッキメタル（図３（Ｃ）の２５）、バリアメタル（図３（Ｃ）の２４）を除去することで、配線２５ａ、２５ｂ（例えば、Ｃｕ）及びプラグ２５ｃ（例えば、Ｃｕ）を同時に形成し、その後、配線２５ａ、２５ｂを含む層間絶縁膜２３上にバリア絶縁膜２６（例えば、ＳｉＮ膜）及び層間絶縁膜２７（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積する（ステップＡ８；図１参照）。
【００６７】
実施例１によれば、バリアメタル２０ａを抵抗変化素子５の第２電極、配線１６ａを抵抗変化素子５の第１電極とすることで、抵抗変化素子５の小型化による高密度化を実現するとともに、工程数を簡略化することができる。通常のＣｕダマシン配線プロセスに追加工程として、１枚のマスク（図２（Ｂ）の下穴１８ａのパターニング用のマスク）を作成するだけで、抵抗変化素子５を搭載することができ、装置の低コスト化を同時に達成することができるようになる。
【実施例２】
【００６８】
本発明の実施例２に係る半導体装置について図面を用いて説明する。図４は、本発明の実施例２に係る半導体装置の構成を模式的に示した部分断面図である。
【００６９】
実施例２は、実施例１の変形例であり、抵抗変化膜３１を、層間絶縁膜１８の下穴の側壁面上に形成するのをやめ、配線１６ａが現れる開口部を含むバリア絶縁膜１７上に形成したものである。実施例２に係る半導体装置２は、半導体基板１１上の多層配線層の内部に抵抗変化素子５を有する装置である。多層配線層は、抵抗変化素子５の構成部である抵抗変化膜３１の構造が異なる以外は、実施例１に記載の多層配線層と同じ構造である。
【００７０】
抵抗変化素子５は、抵抗変化型不揮発素子であり、例えば、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。抵抗変化素子５は、第１電極となる配線１６ａと、プラグ２１ａと電気的に接続されたバリアメタル２０ａとの間に抵抗変化膜３１が介在した構成となっている。抵抗変化素子５は、バリア絶縁膜１７に形成された開口部の領域にて抵抗変化膜３１の底面と配線１６ａとが直接接しており、さらに、層間絶縁膜１８の開口部領域にて抵抗変化膜３１の上面とバリアメタル２０ａとが接している。抵抗変化膜３１は、配線１６ａが現れる開口部を含むバリア絶縁膜１７上に配置されている。抵抗変化膜３１上には層間絶縁膜１８が配置されている。抵抗変化膜３１には、配線１６ｂが配された領域において、バリア絶縁膜１７及び層間絶縁膜１８とともに下穴が形成されている。配線１６ｂが配された領域におけるバリア絶縁膜１７、抵抗変化膜３１及び層間絶縁膜１８に形成された下穴には、バリアメタル２４ｂを介してプラグ２５ｃが埋め込まれている。配線１６ａが配された領域における抵抗変化膜３１上の層間絶縁膜１８に形成された下穴にはバリアメタル２１ａを介してプラグ２０ａが埋め込まれている。抵抗変化素子５は、電圧の印加、あるいは電流を流すことで高抵抗状態と低抵抗状態間のスイッチングを行い、例えば、抵抗変化膜３１中への配線１６ａに含まれる金属イオンの電界による拡散を利用してスイッチングを行う。
【００７１】
次に、本発明の実施例２に係る半導体装置の製造方法について図面を用いて説明する。図５は、本発明の実施例２に係る半導体装置の製造方法を模式的に示した工程断面図である。
【００７２】
まず、半導体基板１１（例えば、半導体素子が形成された基板）上に層間絶縁膜１２（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、層間絶縁膜１２上にバリア絶縁膜１３（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を堆積し、その後、バリア絶縁膜１３上に層間絶縁膜１４（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜１４に配線溝を形成し、その後、シングルダマシン法により当該配線溝にバリアメタル１５ａ、１５ｂ（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して配線１６ａ、１６ｂ（例えば、銅）を埋め込み、その後、配線１６ａ、１６ｂを含む層間絶縁膜１２上にバリア絶縁膜１７（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を堆積し、その後、開口部１７ａ形成用のフォトレジスト（図示せず）を形成し、当該フォトレジストをマスクとしてドライエッチングすることにより、バリア絶縁膜１７に開口部１７ａを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する（ステップＢ１；図５（Ａ）参照）。
【００７３】
なお、ステップＢ１における成膜、平坦化の条件は、実施例１のステップＡ１の条件と同様である。
【００７４】
次に、配線１６ａ、１６ｂを含むバリア絶縁膜１７上に抵抗変化膜３１（例えば、Ｔａ２Ｏ５、膜厚１５ｎｍ）を堆積する（ステップＢ２；図５（Ｂ）参照）。
【００７５】
ステップＢ２において、抵抗変化膜３１は、ＰＶＤ法やＣＶＤ法を用いて形成することができる。ステップＢ１では、開口部１７ａは有機剥離処理によって水分などが付着しているため、抵抗変化膜３１の堆積前に２５０℃から３５０℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。この際、配線１６ａ（例えば、銅）の表面を再度酸化させないよう、真空下、あるいは窒素雰囲気などにするなどの注意が必要である。また、ステップＢ２では、抵抗変化膜３１として、イオン伝導層を用いたタイプではなく、遷移金属酸化物（例えば、ＴｉＯ、ＮｉＯ等）を用いた抵抗変化素子膜を用いる場合には、抵抗変化膜３１を堆積する前に電極を成膜してもよい。電極には、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ、Ｒｕ、ＲｕＯｘ等を用いることができ、例えば、それらの積層構造（例えば、ＴａＮ（下層）／Ｒｕ（上層））であっても良い。
【００７６】
次に、抵抗変化膜３１上に層間絶縁膜１８（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、層間絶縁膜１８上に下穴１８ａ形成用のフォトレジスト（図示せず）を形成し、当該フォトレジストをマスクとしてドライエッチングすることにより層間絶縁膜１８に下穴１８ａを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する（ステップＢ３；図５（Ｃ）参照）。
【００７７】
ステップＢ３において、下穴１８ａ形成用のフォトレジストの形成に用いるフォトマスクはステップＢ１で開口部１７ａ形成用のフォトレジストを形成するときに用いたフォトマスクと同じものを使用することができる。
【００７８】
次に、ＰＶＤ法によって、抵抗変化膜３１を含む層間絶縁膜１８上にバリアメタル（図２（Ｃ）の２０と同様；例えば、Ｒｕ膜厚１０ｎｍ）を堆積し、その後、バリアメタル（図２（Ｃ）の２０と同様）上にＣｕシード（膜厚１０ｎｍ、図示せず）を形成し、その後、電解めっき法によってバリアメタル（図２（Ｃ）の２０と同様）上にプラグ用金属膜（図２（Ｃ）の２１と同様）を堆積し、その後、２００℃以上の温度で熱処理を行い、その後、ＣＭＰ法によって配線溝内以外の余剰のバリアメタル（図２（Ｃ）の２０と同様）及びプラグ用金属膜（図２（Ｃ）の２１と同様）を除去し、バリアメタル２０ａ及びプラグ２１ａを形成し、その後、プラグ２１ａを含む層間絶縁膜１８上に、バリア絶縁膜２２（例えば、ＳｉＮ膜、膜厚５０ｎｍ）、層間絶縁膜２３（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積する（ステップＢ４；図５（Ｄ）参照）。
【００７９】
その後、実施例１のステップＡ５〜ステップＡ８（図３参照）と同様な工程を実施することにより、図４に示す半導体装置２が形成される（ステップＢ５）。
【００８０】
実施例２によれば、製造工程においても抵抗変化素子５を形成するための追加マスクは１枚であり、ステップＢ２及びステップＢ３に用いられる。実施例２の特長は、抵抗変化膜３１が開口部に収容されていないことである。実施例２は、実施例１に比べて、プラグ２１ａの体積を大きく取れることから、プラグ２１ａ自体の抵抗を小さくすることができるメリットある。さらに、抵抗変化膜３１にできる段差が実施例１の抵抗変化膜（図１の１９ａ）よりも小さいので、電界集中や絶縁特性劣化という問題が低減され、プラグ２１ａの底にボイドが発生しにくく、絶縁特性及び歩留まりの劣化を低減させることができる。
【実施例３】
【００８１】
本発明の実施例３に係る半導体装置について図面を用いて説明する。図６は、本発明の実施例３に係る半導体装置の構成を模式的に示した部分断面図である。
【００８２】
実施例３は、実施例２の変形例であり、バリア絶縁膜（図４の１７）を設けるのをやめ、抵抗変化膜３２を、配線１６ａを含む層間絶縁膜１４上に形成したものである。実施例３に係る半導体装置３は、半導体基板１１上の多層配線層の内部に抵抗変化素子５を有する装置である。多層配線層は、実施例２におけるバリア絶縁膜（図４の１７に相当）を省略した点以外は、実施例２に記載の多層配線層と同じ構造である。
【００８３】
抵抗変化素子５は、抵抗変化型不揮発素子であり、例えば、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。抵抗変化素子５は、第１電極となる配線１６ａと、プラグ２１ａと電気的に接続されたバリアメタル２０ａとの間に抵抗変化膜３２が介在した構成となっている。抵抗変化素子５は、抵抗変化膜３２の底面と配線１６ａとが直接接しており、さらに、層間絶縁膜１８の開口部領域にて抵抗変化膜３２の上面とバリアメタル２０ａとが接している。抵抗変化膜３２は、配線１５ａを含む層間絶縁膜１４上に配置されている。抵抗変化膜３２上には層間絶縁膜１８が配置されている。抵抗変化膜３２には、配線１６ｂが配された領域において、層間絶縁膜１８とともに下穴が形成されている。配線１６ｂが配された領域における抵抗変化膜３２及び層間絶縁膜１８に形成された下穴には、バリアメタル２４ｂを介してプラグ２５ｃが埋め込まれている。配線１６ａが配された領域における抵抗変化膜３２上の層間絶縁膜１８に形成された下穴にはバリアメタル２１ａを介してプラグ２０ａが埋め込まれている。抵抗変化素子５は、電圧の印加、あるいは電流を流すことで高抵抗状態と低抵抗状態間のスイッチングを行い、例えば、抵抗変化膜３２中への配線１６ａに含まれる金属イオンの電界による拡散を利用してスイッチングを行う。
【００８４】
次に、本発明の実施例３に係る半導体装置の製造方法について図面を用いて説明する。図７は、本発明の実施例３に係る半導体装置の製造方法を模式的に示した工程断面図である。
【００８５】
まず、半導体基板１１（例えば、半導体素子が形成された基板）上に層間絶縁膜１２（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、層間絶縁膜１２上にバリア絶縁膜１３（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を堆積し、その後、バリア絶縁膜１３上に層間絶縁膜１４（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜１４に配線溝を形成し、その後、シングルダマシン法により当該配線溝にバリアメタル１５ａ、１５ｂ（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して配線１６ａ、１６ｂ（例えば、銅）を埋め込む（ステップＣ１；図７（Ａ）参照）。
【００８６】
なお、ステップＣ１における成膜、平坦化の条件は、実施例１のステップＡ１の条件と同様である。
【００８７】
次に、配線１６ａ、１６ｂを含む層間絶縁膜１４上に抵抗変化膜３２（例えば、Ｔａ２Ｏ５、膜厚１５ｎｍ）を堆積する（ステップＣ２；図６（Ｂ）参照）。
【００８８】
ステップＣ２において、抵抗変化膜３２は、ＰＶＤ法やＣＶＤ法を用いて形成することができる。また、ステップＢ２では、抵抗変化膜３２として、イオン伝導層を用いたタイプではなく、遷移金属酸化物（例えば、ＴｉＯ、ＮｉＯ等）を用いた抵抗変化素子膜を用いる場合には、抵抗変化膜３２を堆積する前に電極を成膜してもよい。電極には、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ、Ｒｕ、ＲｕＯｘ等を用いることができ、例えば、それらの積層構造（例えば、ＴａＮ（下層）／Ｒｕ（上層））であっても良い。
【００８９】
次に、抵抗変化膜３２上に層間絶縁膜１８（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、層間絶縁膜１８上に下穴１８ａ形成用のフォトレジスト（図示せず）を形成し、当該フォトレジストをマスクとしてドライエッチングすることにより層間絶縁膜１８に下穴１８ａを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する（ステップＣ３；図７（Ｃ）参照）。
【００９０】
次に、ＰＶＤ法によって、抵抗変化膜３２を含む層間絶縁膜１８上にバリアメタル（図２（Ｃ）の２０と同様；例えば、Ｒｕ膜厚１０ｎｍ）を堆積し、その後、バリアメタル（図２（Ｃ）の２０と同様）上にＣｕシード（膜厚１０ｎｍ、図示せず）を形成し、その後、電解めっき法によってバリアメタル（図２（Ｃ）の２０と同様）上にプラグ用金属膜（図２（Ｃ）の２１と同様）を堆積し、その後、２００℃以上の温度で熱処理を行い、その後、ＣＭＰ法によって配線溝内以外の余剰のバリアメタル（図２（Ｃ）の２０と同様）及びプラグ用金属膜（図２（Ｃ）の２１と同様）を除去し、バリアメタル２０ａ及びプラグ２１ａを形成し、その後、プラグ２１ａを含む層間絶縁膜１８上に、バリア絶縁膜２２（例えば、ＳｉＮ膜、膜厚５０ｎｍ）、層間絶縁膜２３（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積する（ステップＣ４；図７（Ｄ）参照）。
【００９１】
その後、実施例１のステップＡ５〜ステップＡ８（図３参照）と同様な工程を実施することにより、図６に示す半導体装置３が形成される（ステップＣ５）。
【００９２】
実施例３によれば、実施例２のステップＢ１のときに使用する開口部（図５の１７ａ）形成用のフォトレジストを削除することができ、製造コストを低減させることができる。また、抵抗変化膜３２に段差がないので、電界集中や絶縁特性劣化という問題がなく、また、プラグ２１ａの底にボイドが発生しないので、絶縁特性及び歩留まりの劣化防止が可能である。
【実施例４】
【００９３】
実施例４に係る半導体装置について説明する。
【００９４】
実施例４では、抵抗変化膜（図１の１９ａ、図４の３１、図６の３２）の材料について記載する。実施例１〜３では、抵抗変化膜としてＴａ２Ｏ５（酸化タンタル）とした。抵抗変化膜１９ａとしては、酸化タンタル以外に、酸化タンタルと酸化シリコンの混合材料（以下、酸化シリコンタンタルと表記）、酸化ジルコニア、酸化タンタルと酸化ジルコニアの混合材料（以下、酸化ジルコニアタンタルと表記）でもよい。これらの酸化膜は、酸化タンタルと同様、抵抗変化を示す材料である。いずれの材料もＰＶＤ法により成膜が可能であり、成膜条件は以下の通りである。
【００９５】
［成膜条件］
基板温度：室温
ガス流量：酸素１０ｓｃｃｍ、アルゴン４０ｓｃｃｍ
ＲＦプラズマパワー：１〜２ｋＷ
膜厚：１０ｎｍ
【００９６】
また、抵抗変化膜（図１の１９ａ、図４の３１、図６の３２）をＴｉまたはＴａと、上記の酸化膜（酸化タンタル、酸化シリコンタンタル、酸化ジルコニア、または酸化ジルコニアタンタル）との積層構造としてよい。ＴｉまたはＴａの膜厚は２ｎｍ程度で、ＰＶＤ法により成膜により成膜する。上記の酸化膜の膜厚は８ｎｍ程度とする。バリア絶縁膜（図１、図４、図６の１７）における配線（図１、図４、図６の１６ａ）に通ずる開口部にまず、ＴｉまたはＴａを成膜し、その後、酸化膜を成膜する（図２（Ｃ）、図５（Ｂ）、図７（Ｂ）参照）。抵抗変化素子（図１、図４、図６の５）を形成した後は、ＴｉまたはＴａは酸化されて、酸化物へと変化する。
【００９７】
実施例４によれば、ＴｉまたはＴａが配線（図１、図４、図６の１６ａ）を覆うことで、酸化膜を成長する際に必要な酸素プラズマに暴露されることから防止できる。
【００９８】
本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００９９】
１、２、３ 半導体装置
５ 抵抗変化素子
１１ 半導体基板
１２ 層間絶縁膜
１３ バリア絶縁膜
１４ 層間絶縁膜（第１層間絶縁膜）
１５ａ、１５ｂ バリアメタル
１６ａ 配線（第１電極）
１６ｂ 配線
１７ バリア絶縁膜
１７ａ 開口部
１８ 層間絶縁膜（第２層間絶縁膜）
１８ａ 下穴
１９、１９ａ 抵抗変化膜
２０、２０ａ バリアメタル（第２電極）
２１ プラグ用金属膜
２１ａ プラグ
２２ バリア絶縁膜
２３ 層間絶縁膜
２３ａ、２３ｂ 配線溝
２３ｃ 下穴
２４、２４ａ、２４ｂ バリアメタル
２５ メッキメタル
２５ａ、２５ｂ 配線
２５ｃ プラグ
２６ バリア絶縁膜
２７ 層間絶縁膜
３１、３２ 抵抗変化膜
１０１ 第１電極
１０２ 第２電極
１０３ 抵抗変化膜
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、多層配線層の内部に抵抗変化型不揮発素子（以下、「抵抗変化素子」）を有するプログラマブルロジックデバイス又は不揮発性メモリデバイスを搭載した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
抵抗が高いオフ状態と抵抗が低いオン状態を、電圧を印加することによりスイッチングする抵抗変化素子は、半導体装置の中で、不揮発性メモリまたは不揮発性スイッチとして用いることができる。不揮発性メモリとして用いる場合、広く用いられているフラッシュメモリに比べて、低電圧で動作が可能であること、情報を読み出す速度をより高速にできることが利点となっている。また、不揮発性スイッチとして用いる場合、プログラマブルロジックデバイスに用いられているスイッチに用いることで、素子寸法を大幅に小面積化し、さらに消費電力・動作速度の改善が期待されている。
【０００３】
抵抗変化素子の一つとして、電気化学反応を利用した抵抗変化素子が非特許文献１に開示されている。この抵抗変化素子は、第１電極１０１、第２電極１０２、さらにそれら２つの電極１０１、１０２で挟まれた抵抗変化膜１０３から構成される（図８参照）。抵抗変化膜１０３は金属イオンが伝導可能なイオン伝導層であり、第１電極１０１は電圧を印加することで容易に酸化されて金属イオンを抵抗変化膜１０３に供給する酸化可能電極であり、第２電極１０２は酸化還元反応等の電気化学反応に関与しない電極（不関電極）である。オフからオン状態へ遷移させるには、第１電極１０１を接地して、第２電極１０２に負電圧を印加する。このとき、第１電極１０１の金属の一部が電気化学反応（酸化反応）によって金属イオンに変わり、イオン伝導層である抵抗変化膜１０３に溶解する。そして、抵抗変化膜１０３中の金属イオンが第２電極１０２と抵抗変化膜１０３の界面で金属となって析出（還元）し、第１電極１０１と第２電極１０２が接続された金属架橋が形成される。第１電極１０１と第２電極１０２が金属架橋を介して電気的に接続されることで、スイッチが低抵抗（オン）状態になる。一方、オンの状態から高抵抗（オフ）の状態へ遷移させるには、第１電極１０１を接地して、第２電極１０２に正電圧を印加する。負の電圧の印加で、抵抗変化膜１０３中の金属架橋の一部が切断されてオフの状態へ遷移する。特許文献１によると、金属イオンには銅イオンが用いられ、その供給源となる第１電極１０１は銅が用いられ、イオン伝導層となる抵抗変化膜１０３として酸化タンタル等の金属酸化物が用いられ、さらに、第２電極１０２として反応に寄与しにくい白金が用いられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３１９０２８号公報
【非特許文献】
【０００５】
【非特許文献１】Shunichi Kaeriyama et al.,“A Nonvolatile Programmable Solid-Electrolyte Nanometer Switch”, IEEE Journal of Solid State Circuits, Vol. 40, No.1, p.168-176, 2005.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下の分析は、本発明によって与えられたものである。
【０００７】
ところで、電気化学反応を利用する抵抗変化素子を半導体装置に組み込むに際しては、抵抗変化素子の小型化による高密度化、および作製工程を簡略化する必要がある。また、最先端の半導体装置の配線材料は主に銅で構成されており、銅配線内に抵抗変化素子を効率的に形成する手法が望まれている。抵抗変化素子を効率的に形成する手法としては、工程数を削減し、必要なフォトマスクの数を削減することが挙げられる。フォトマスクの数が少なければ少ないほど、作製コストを下げることに繋がる。さらなるコスト削減のためには、フォトマスク数を極限まで削減することが求められる。
【０００８】
また、工程数を削減する以外に、微細化へ対応するための課題がある。半導体装置は、世代が進むにつれて加工ピッチが狭められている。そのため、多層銅配線の配線間の横方向および縦方向の距離が縮小されている。抵抗変化素子を配線間によりコンパクトに配置させることが求められる。
【０００９】
しかしながら、従来技術では、ＵＬＳＩ（Ultra-Large Scale Integration）の多層銅配線内部にスイッチング素子を高密度に配置することが実現されていなかった。
【００１０】
本発明の主な課題は、抵抗変化素子を半導体装置に組み込む際の必要なフォトマスクを削減しても高密度化が可能な抵抗変化素子を搭載した半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の第１の視点においては、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置であって、前記多層配線層は、配線溝を有する第１層間絶縁膜と、前記配線溝に埋め込まれた配線と、前記配線を含む前記第１層間絶縁膜上に形成されるとともに、前記配線に通ずる下穴を有する第２層間絶縁膜と、少なくとも前記下穴が配置された領域における前記配線上に形成されるとともに、抵抗が変化する抵抗変化膜と、前記下穴が配置された領域における前記抵抗変化膜上に形成されたバリアメタルと、前記下穴が配置された領域における前記バリアメタル上に形成されたプラグと、を備え、前記抵抗変化素子は、第１電極と第２電極との間に前記抵抗変化膜が介在した構成となっており、前記配線は、前記第１電極を兼ね、前記バリアメタルは、前記第２電極を兼ねることを特徴とする。
【００１２】
本発明の前記半導体装置において、前記配線は、ダマシン法により形成されることが好ましい。
【００１３】
本発明の前記半導体装置において、前記抵抗変化膜は、前記配線上、乃至前記下穴の側壁面上に形成され、前記バリアメタルは、前記抵抗変化膜の上面乃至内側面上に形成されていることが好ましい。
【００１４】
本発明の前記半導体装置において、前記第１層間絶縁膜と前記第２層間絶縁膜との間に形成されるとともに、前記下穴と同じ位置に前記配線に通ずる開口部を有するバリア絶縁膜を備え、前記抵抗変化膜は、前記開口部が配置された領域における前記配線上に形成されていることが好ましい。
【００１５】
本発明の前記半導体装置において、前記抵抗変化膜は、前記配線を含む前記バリア絶縁膜上に形成され、前記バリアメタルは、前記抵抗変化膜の上面、乃至前記下穴の側壁面上に形成されていることが好ましい。
【００１６】
本発明の前記半導体装置において、前記抵抗変化膜は、前記配線を含む前記第１層間絶縁膜上に形成され、前記バリアメタルは、前記抵抗変化膜の上面、乃至前記下穴の側壁面上に形成されていることが好ましい。
【００１７】
本発明の前記半導体装置において、前記プラグは、シングルダマシン法により形成されることが好ましい。
【００１８】
本発明の前記半導体装置において、前記配線は、Ｃｕを含み、前記抵抗変化膜は、Ｓｉを含む酸化物、或いは、Ｔｉ又はＴａを含む酸化物、若しくは、それらの酸化物の積層構造であり、前記バリアメタルは、Ｒｕ、Ｔｉ、Ｔａのいずれかを含み、前記プラグは、少なくとも、Ｃｕ、Ａｌ、またはＷを含む酸化物、Ｓｉを含むことが好ましい。
【００１９】
本発明の第２の視点においては、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、配線溝に配線が埋め込まれた第１層間絶縁膜上に第２層間絶縁膜を堆積する工程と、前記第２層間絶縁膜において前記配線に通ずる下穴を形成する工程と、前記下穴内に抵抗変化膜及びバリアメタルを介してプラグを形成する工程と、を含むことを特徴とする。
【００２０】
本発明の第３の視点においては、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、配線溝に配線が埋め込まれた第１層間絶縁膜上にバリア絶縁膜を堆積する工程と、フォトマスクを用いて前記バリア絶縁膜において前記配線に通ずる開口部を形成する工程と、前記開口部を含む前記バリア絶縁膜上に抵抗変化膜を堆積する工程と、前記抵抗変化膜上に第２層間絶縁膜を堆積する工程と、前記フォトマスクと同一のフォトマスクを用いて前記第２層間絶縁膜において前記抵抗変化膜に通ずる下穴を形成する工程と、前記下穴内にバリアメタルを介してプラグを形成する工程と、を含むことを特徴とする。
【００２１】
本発明の第４の視点においては、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、配線溝に配線が埋め込まれた第１層間絶縁膜上に抵抗変化膜を堆積する工程と、前記抵抗変化膜上に第２層間絶縁膜を堆積する工程と、前記第２層間絶縁膜において前記抵抗変化膜に通ずる下穴を形成する工程と、前記下穴内にバリアメタルを介してプラグを形成する工程と、を含むことを特徴とする。
【発明の効果】
【００２２】
本発明によれば、抵抗変化素子の第２電極をプラグのバリアメタルと兼ねることで、抵抗変化素子の小型化による高密度化を実現するとともに、抵抗変化素子を作製するために必要なフォトマスクの数を１枚に減らすことができる。工程数を簡略化できることと相まって作製に要するコストを削減することができる。抵抗変化素子の小型化が可能であることから、半導体装置の微細化が進んで、銅配線間のピッチが狭くなった場合においても、抵抗変化素子を半導体装置内に集積化することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施例１に係る半導体装置の構成を模式的に示した部分断面図である。
【図２】本発明の実施例１に係る半導体装置の製造方法を模式的に示した第１の工程断面図である。
【図３】本発明の実施例１に係る半導体装置の製造方法を模式的に示した第２の工程断面図である。
【図４】本発明の実施例２に係る半導体装置の構成を模式的に示した部分断面図である。
【図５】本発明の実施例２に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図６】本発明の実施例３に係る半導体装置の構成を模式的に示した部分断面図である。
【図７】本発明の実施例３に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図８】従来例に係る抵抗変化素子の基本構成を模式的に示した断面図である。
【発明を実施するための形態】
【００２４】
本発明の実施形態１に係る半導体装置では、半導体基板（図１の１１）上の多層配線層の内部に抵抗変化素子（図１の５）を有する半導体装置（図１の１）であって、前記多層配線層は、配線溝を有する第１層間絶縁膜（図１の１４）と、前記配線溝に埋め込まれた配線（図１の１６ａ）と、前記配線を含む前記第１層間絶縁膜上に形成されるとともに、前記配線に通ずる下穴を有する第２層間絶縁膜（図１の１８）と、少なくとも前記下穴が配置された領域における前記配線上に形成されるとともに、抵抗が変化する抵抗変化膜（図１の１９ａ）と、前記下穴が配置された領域における前記抵抗変化膜上に形成されたバリアメタル（図１の２０ａ）と、前記下穴が配置された領域における前記バリアメタル上に形成されたプラグ（図１の２１ａ）と、を備え、前記抵抗変化素子は、第１電極と第２電極との間に前記抵抗変化膜が介在した構成となっており、前記配線は、前記第１電極を兼ね、前記バリアメタルは、前記第２電極を兼ねる。
【００２５】
本発明の実施形態２に係る半導体装置の製造方法では、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、配線溝に配線（図２（Ａ）の１６ａ）が埋め込まれた第１層間絶縁膜（図２（Ａ）の１４）上に第２層間絶縁膜（図２（Ａ）の１８）を堆積する工程と、前記第２層間絶縁膜（図２（Ｂ）の１８）において前記配線（図２（Ｂ）の１６ａ）に通ずる下穴（図２（Ｂ）の１８ａ）を形成する工程と、前記下穴内に抵抗変化膜（図２（Ｄ）の１９ａ）及びバリアメタル（図２（Ｄ）の２０ａ）を介してプラグ（図２（Ｄ）の２１ａ）を形成する工程と、を含む。
【００２６】
本発明の実施形態３に係る半導体装置の製造方法では、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、配線溝に配線（図５（Ａ）の１６ａ）が埋め込まれた第１層間絶縁膜（図５（Ａ）の１４）上にバリア絶縁膜（図５（Ａ）の１７）を堆積する工程と、フォトマスクを用いて前記バリア絶縁膜（図５（Ａ）の１７）において前記配線（図５（Ａ）の１６ａ）に通ずる開口部（図５（Ａ）の１７ａ）を形成する工程と、前記開口部（図５（Ｂ）の１７ａ）を含む前記バリア絶縁膜（図５（Ｂ）の１７）上に抵抗変化膜（図５（Ｂ）の３１）を堆積する工程と、前記抵抗変化膜（図５（Ｃ）の３１）上に第２層間絶縁膜（図５（Ｃ）の１８）を堆積する工程と、前記フォトマスクと同一のフォトマスクを用いて前記第２層間絶縁膜（図５（Ｃ）の１８）において前記抵抗変化膜（図５（Ｃ）の３１）に通ずる下穴（図５（Ｃ）の１８ａ）を形成する工程と、前記下穴内にバリアメタル（図５（Ｄ）の２０ａ）を介してプラグ（図５（Ａ）の２１ａ）を形成する工程と、を含む。
【００２７】
本発明の実施形態４に係る半導体装置の製造方法では、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、配線溝に配線（図７（Ｂ）の１６ａ）が埋め込まれた第１層間絶縁膜（図７（Ｂ）の１４）上に抵抗変化膜（図７（Ｂ）の３２）を堆積する工程と、前記抵抗変化膜（図７（Ｃ）の３２）上に第２層間絶縁膜（図７（Ｃ）の１８）を堆積する工程と、前記第２層間絶縁膜（図７（Ｃ）の１８）において前記抵抗変化膜（図７（Ｃ）の３２）に通ずる下穴（図７（Ｃ）の１８ａ）を形成する工程と、前記下穴内にバリアメタル（図７（Ｄ）の２０ａ）を介してプラグ（図７（Ｄ）の２１ａ）を形成する工程と、を含む。
【００２８】
なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の体用に限定することを意図するものではない。
【実施例１】
【００２９】
本発明の実施例１に係る半導体装置について図面を用いて説明する。図１は、本発明の実施例１に係る半導体装置の構成を模式的に示した部分断面図である。
【００３０】
実施例１に係る半導体装置１は、半導体基板１１上の多層配線層の内部に抵抗変化素子５を有する装置である。多層配線層は、半導体基板１１上にて、層間絶縁膜１２、バリア絶縁膜１３、層間絶縁膜１４、バリア絶縁膜１７、層間絶縁膜１８、バリア絶縁膜２２、層間絶縁膜２３、バリア絶縁膜２６、層間絶縁膜２７の順に積層した絶縁積層体を有する。多層配線層は、層間絶縁膜１４及びバリア絶縁膜１３に形成された配線溝にバリアメタル１５ａを介して配線１６ａが埋め込まれており、層間絶縁膜１４及びバリア絶縁膜１３の別の位置に形成された他の配線溝にバリアメタル１５ｂを介して配線１６ｂが埋め込まれている。多層配線層は、層間絶縁膜２３及びバリア絶縁膜２２に形成された配線溝にバリアメタル２４ａを介して配線２５ａが埋め込まれており、層間絶縁膜２３及びバリア絶縁膜２２の別の位置に形成された他の配線溝にバリアメタル２４ｂを介して配線２５ｂが埋め込まれている。多層配線層は、層間絶縁膜１８及びバリア絶縁膜１７に形成された下穴にバリアメタル２４ｂを介してプラグ２５ｃが埋め込まれており、配線２５ｂとプラグ２５ｃが一体となっており、配線２５ｂ及びプラグ２５ｃの側面乃至底面がバリアメタル２４ｂによって覆われており、バリアメタル２４ｂの底面が配線１６ｂの上面と接している。多層配線層は、バリア絶縁膜１７及び層間絶縁膜１８に形成された下穴に、抵抗変化膜１９ａ及びバリアメタル２０ａを介してプラグ２１ａが埋め込まれており、抵抗変化膜１９ａの底面が配線１６ａの上面と接し、プラグ２１ａの上面がバリアメタル２４ａと接している。
【００３１】
抵抗変化素子５は、抵抗変化型不揮発素子であり、例えば、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。抵抗変化素子５は、第１電極となる配線１６ａと、第２電極となるバリアメタル２０ａとの間に抵抗変化膜１９ａが介在した構成となっている。バリアメタル２０ａおよび配線１６ａは、抵抗変化素子５を形成しない場合においても必要であるため、抵抗変化素子５を付加することで新たに必要となるのは、抵抗変化膜１９ａのみである。すなわち、バリアメタル２０ａが第２電極を兼ねるとともに、配線１６ａが第１電極を兼ねることで、工程数を削減することができる。通常の配線工程に追加工程として、１枚のマスクを作成するだけで、抵抗変化素子５を搭載することができ、低コスト化を同時に達成することができるようになる。必要となる１枚のマスクは、バリア絶縁膜１７及び層間絶縁膜１８に下穴を形成するためのものである。抵抗変化素子５は、バリア絶縁膜１７に形成された開口部の領域にて抵抗変化膜１９ａの底面と配線１６ａの上面が接しており、さらに、抵抗変化膜１９ａの上面及び内側面とバリアメタル２０ａの底面及び外側面が接している。抵抗変化素子５は、電圧の印加、あるいは電流を流すことで高抵抗状態と低抵抗状態間のスイッチングを行い、例えば、抵抗変化膜１９ａ中への配線１６ａに含まれる金属イオンの電界による拡散を利用してスイッチングを行う。
【００３２】
半導体基板１１は、半導体素子（図示せず）が形成された基板である。半導体基板１１には、例えば、シリコン基板、単結晶基板、ＳＯＩ（Silicon on Insulator）基板、ＴＦＴ（Thin Film Transistor）基板、液晶製造用基板等の基板を用いることができる。
【００３３】
層間絶縁膜１２は、半導体基板１１上に形成された絶縁膜である。層間絶縁膜１２には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜１２は、複数の絶縁膜を積層したものであってもよい。
【００３４】
バリア絶縁膜１３は、層間絶縁膜１２、１４間に介在したバリア性を有する絶縁膜である。バリア絶縁膜１３は、配線１６ａ、１６ｂ用の配線溝の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜１３には、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。バリア絶縁膜１３には、配線１６ａ、１６ｂを埋め込むための配線溝が形成されており、当該配線溝にバリアメタル１５ａ、１５ｂを介して配線１６ａ、１６ｂが埋め込まれている。バリア絶縁膜１３は、配線溝のエッチング条件の選択によっては削除することもできる。
【００３５】
層間絶縁膜１４は、バリア絶縁膜１３上に形成された絶縁膜である。層間絶縁膜１４には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜１４は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１４には、配線１６ａ、１６ｂを埋め込むための配線溝が形成されており、当該配線溝にバリアメタル１５ａ、１５ｂを介して配線１６ａ、１６ｂが埋め込まれている。
【００３６】
配線１６ａは、層間絶縁膜１４及びバリア絶縁膜１３に形成された配線溝にバリアメタル１５ａを介して埋め込まれた配線である。配線１６ａは、抵抗変化素子５の第１電極を兼ね、抵抗変化膜１９ａと直接接している。なお、配線１６ａと抵抗変化膜１９ａの間には、電極層などが挿入されていてもよい。電極層が形成される場合は、電極層と抵抗変化膜１９ａは連続工程にて堆積され、連続工程にて加工される。また、抵抗変化膜１９ａの下部がコンタクトプラグを介して下層配線に接続されることはない。配線１６ａには、抵抗変化膜１９ａにおいて拡散、イオン伝導可能な金属が用いられ、例えば、Ｃｕ等を用いることができる。配線１６ａは、Ａｌと合金化されていてもよく、シリサイド化、又は窒化されていてもよい。配線１６ａは、表面がシリサイド化、又は窒化されていてもよい。
【００３７】
配線１６ｂは、層間絶縁膜１４及びバリア絶縁膜１３に形成された配線溝（配線１６ａ用の配線溝とは別の位置に配された配線溝）にバリアメタル１５ｂを介して埋め込まれた配線である。配線１６ｂには、配線１６ａと同一材料を用いることができ、例えば、Ｃｕ等を用いることができる。配線１６ｂは、Ａｌと合金化されていてもよく、シリサイド化、又は窒化されていてもよい。配線１６ｂは、表面がシリサイド化、又は窒化されていてもよい。
【００３８】
バリアメタル１５ａ、１５ｂは、配線１６ａ、１６ｂに含まれる成分（金属）が層間絶縁膜１４やその下層へ拡散することを抑制（防止）するために、配線１６ａ、１６ｂの側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル１５ａ、１５ｂには、例えば、配線１６ａ、１６ｂがＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【００３９】
バリア絶縁膜１７は、配線１６ａ、１６ｂを含む層間絶縁膜１４上に形成され、配線１６ａ、１６ｂに係る金属（例えば、Ｃｕ）の酸化を防いだり、層間絶縁膜１４中への配線１６ａ、１６ｂに係る金属の拡散を防いだりする役割を有する。バリア絶縁膜１７には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜１７は、配線１６ａ、１６ｂ上にて開口部を有する。バリア絶縁膜１７の開口部においては配線１６ａと抵抗変化膜１９ａが接しており、バリア絶縁膜１７の別の位置の開口部においては配線１６ｂとバリアメタル２４ｂが接している。バリア絶縁膜１７の開口部は、配線１６ａ、１６ｂの領域内に形成されている。このようにすることで、凹凸の小さい配線１６ａの表面上に抵抗変化素子５を形成することができるようになる。
【００４０】
層間絶縁膜１８は、バリア絶縁膜１７上に形成された絶縁膜である。層間絶縁膜１８には、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜１８は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１８は、層間絶縁膜１２、１４と同一材料としてもよい。層間絶縁膜１８には、プラグ２１ａを埋め込むための下穴が形成されており、当該下穴に抵抗変化膜１９ａおよび抵抗変化膜１９ａ及びバリアメタル２０ａを介してプラグ２１ａが埋め込まれている。層間絶縁膜１８には、プラグ２５ｃを埋め込むための他の下穴（プラグ２１ａ用の下穴とは別の位置の下穴）が形成されており、当該下穴にバリアメタル２４ｂを介してプラグ２５ｃが埋め込まれている。
【００４１】
抵抗変化膜１９ａは、抵抗が変化する膜である。抵抗変化膜１９ａは、配線１６ａ（第１電極）に係る金属の作用（拡散、イオン伝導など）により抵抗が変化する材料を用いることができ、抵抗変化素子５の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられ、例えば、Ｔａを含む酸化物絶縁膜であって、Ｔａ２Ｏ５、ＴａＳｉＯ等を用いることができる。また、抵抗変化膜１９ａは、下からＴａ２Ｏ５、ＴａＳｉＯの順に積層した積層構造とすることができる。このような積層構造とすることで、抵抗変化膜１９ａをイオン伝導層として用いた場合には、低抵抗時（ＯＮ時）にイオン伝導層内部に形成される金属イオン（例えば、銅イオン）による架橋を、Ｔａ２Ｏ５層で分断することで、ＯＦＦ時に金属イオンを容易に回収することができるようになり、スイッチング特性を向上させることができるようになる。抵抗変化膜１９ａは、バリア絶縁膜１７の開口部における配線１６ａ上に形成されるとともに、バリア絶縁膜１７及び層間絶縁膜１８の開口部の側壁面上に形成されている。
【００４２】
バリアメタル２０ａは、プラグ２１ａに含まれる金属が抵抗変化膜１９ａ及び層間絶縁膜１８やそれらの下層へ拡散することを防止するために、プラグ２１ａの側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル２０ａは、抵抗変化素子５の第２電極の役割を担い、抵抗変化膜１９ａの上面及至内側面と接している。バリアメタル２０ａには、プラグ２１ａに係る金属よりもイオン化しにくく、抵抗変化膜１９ａにおいて拡散、イオン電導しにくい金属が用いられ、抵抗変化膜１９ａに係る金属成分（Ｔａ）よりも酸化の自由エネルギーの絶対値が小さい金属材料とすることが好ましい。バリアメタル２０ａには、例えば、プラチナ（Ｐｔ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。また、バリアメタル２０ａの上面及び側面にＰｔ、Ｒｕ等の金属材料を主成分として酸素を添加してもよく、また酸素を添加した層との積層構造にしてもよい。
【００４３】
プラグ２１ａは、バリア絶縁膜１７及び層間絶縁膜１８に形成された下穴において抵抗変化膜１９ａ及びバリアメタル２０ａを介して形成されている。プラグ２１ａは、バリアメタル２４ａとバリアメタル２０ａが電気的により低抵抗に接続できるようにする。プラグ２１ａには、例えば、Ａｌ、Ｃｕ、Ｗ等を用いることができる。ＣｕはＡｌと合金化されていてもよい。さらに、プラグ２１ａはシリサイド化、又は窒化されていてもよい。
【００４４】
バリア絶縁膜２２は、層間絶縁膜１８と層間絶縁膜２３との間に介在した絶縁膜である。バリア絶縁膜２２は、プラグ２１ａに係る金属（例えば、Ｃｕ）の酸化を防いだり、層間絶縁膜１８中へのプラグ２１ａに係る金属の拡散を防ぐ役割を有する。バリア絶縁膜２２には、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。バリア絶縁膜２２には、配線２５ａ、２５ｂを埋め込むための配線溝が形成されており、当該配線溝にバリアメタル２４ａ、２４ｂを介して配線２５ａ、２５ｂが埋め込まれている。
【００４５】
層間絶縁膜２３は、バリア絶縁膜２２上に形成された絶縁膜である。層間絶縁膜２３には、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜２３は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜２３は、層間絶縁膜１２、１４、１８と同一材料としてもよい。層間絶縁膜２３には、配線２５ａを埋め込むための配線溝が形成されており、当該配線溝にバリアメタル２４ａを介して配線２５ａが埋め込まれている。層間絶縁膜２３には、配線２５ｂを埋め込むための他の配線溝（配線２５ａ用の配線溝とは別の位置に形成された配線溝）が形成されており、当該配線溝にバリアメタル２４ｂを介して配線２５ｂが埋め込まれている。
【００４６】
配線２５ａは、層間絶縁膜２３及びバリア絶縁膜２２に形成された配線溝にバリアメタル２４ａを介して埋め込まれた配線である。配線２５ａには、例えば、Ｃｕを用いることができる。
【００４７】
配線２５ｂは、層間絶縁膜２３及びバリア絶縁膜２２に形成された他の配線溝にバリアメタル２４ｂを介して埋め込まれた配線である。配線２５ｂは、プラグ２５ｃと一体になっている。プラグ２５ｃは、層間絶縁膜１８、バリア絶縁膜１７に形成された下穴にバリアメタル２４ｂを介して埋め込まれている。プラグ２５ｃは、バリアメタル２４ｂを介して配線１６ｂと電気的に接続されている。配線２５ｂ及びプラグ２５ｃには、例えば、Ｃｕを用いることができる。
【００４８】
バリアメタル２４ａは、配線２５ａに係る金属が層間絶縁膜２３、層間絶縁膜１８やその下層へ拡散することを防止するために、配線２５ａの側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル２４ａには、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【００４９】
バリアメタル２４ｂは、配線２５ｂ（プラグ２５ｃを含む）に係る金属が層間絶縁膜２３、層間絶縁膜１８やそれらの下層へ拡散することを防止するために、配線２５ｂ及びプラグ２５ｃの側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル２４ｂには、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【００５０】
バリア絶縁膜２６は、配線２５ａ、２５ｂを含む層間絶縁膜２３上に形成され、配線２５ａ、２５ｂに係る金属（例えば、Ｃｕ）の酸化を防いだり、上層への配線２５ａ、２５ｂに係る金属の拡散を防いだりする役割を有する絶縁膜である。バリア絶縁膜２６には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。
【００５１】
層間絶縁膜２７は、バリア絶縁膜２６上に形成された絶縁膜である。層間絶縁膜２７には、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜２３は、複数の絶縁膜を積層したものであってもよい。
【００５２】
次に、本発明の実施例１に係る半導体装置の製造方法について図面を用いて説明する。図２、図３は、本発明の実施例１に係る半導体装置の製造方法を模式的に示した工程断面図である。
【００５３】
まず、半導体基板１１（例えば、半導体素子が形成された基板）上に層間絶縁膜１２（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、層間絶縁膜１２上にバリア絶縁膜１３（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を堆積し、その後、バリア絶縁膜１３上に層間絶縁膜１４（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜１４及びバリア絶縁膜１３に配線溝を形成し、その後、シングルダマシン法により当該配線溝にバリアメタル１５ａ、１５ｂ（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して配線１６ａ、１６ｂ（例えば、銅）を埋め込み、その後、配線１６ａ、１６ｂを含む層間絶縁膜１４上にバリア絶縁膜１７（例えば、ＳｉＮ膜、膜厚５０ｎｍ）及び層間絶縁膜１８（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積する（ステップＡ１；図２（Ａ）参照）。
【００５４】
ステップＡ１において、層間絶縁膜１２、１４、１８、バリア絶縁膜１３、１７は、プラズマＣＶＤ法によって形成することができる。ここで、プラズマＣＶＤ（Chemical Vapor Deposition）法とは、例えば、気体原料、あるいは液体原料を気化させることで減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応などによって基板上に連続膜を形成する手法である。
【００５５】
また、ステップＡ１において、配線１６ａ、１６ｂは、例えば、ＰＶＤ（Physical Vapor Deposition）法によってバリアメタル１５ａ、１５ｂ（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によって銅を配線溝内に埋設し、２００℃以上の温度で熱処理後、ＣＭＰ（Chemical Mechanical Polishing）法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法（例えば、シングルダマシン法）を用いることができる。ここで、ＣＭＰ法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨したりすることで平坦化を行う。
【００５６】
次に、層間絶縁膜１８上に下穴１８ａ形成用のフォトレジスト（図示せず）を形成し、当該フォトレジストをマスクとしてドライエッチングすることにより層間絶縁膜１８に下穴１８ａを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離し、その後、層間絶縁膜１８をマスクとして下穴１８ａから露出するバリア絶縁膜１７をエッチバック（ドライエッチング）することにより、バリア絶縁膜１７に開口部を形成して、バリア絶縁膜１７の開口部から配線１６ａを露出させ、その後、アミン系の剥離液などで有機剥離処理を行うことで、配線１６ａの露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング複生成物などを除去する（ステップＡ２；図２（Ｂ）参照）。
【００５７】
ステップＡ２において、下穴１８ａ形成時のドライエッチングは必ずしもバリア絶縁膜１７の上面で停止している必要はなく、バリア絶縁膜１７の内部にまで到達していてもよい。下穴１８ａの形状は円形とし、円の直径は３０ｎｍから５００ｎｍとすることができる。
【００５８】
次に、配線１６ａを含む層間絶縁膜１８上に抵抗変化膜１９（例えば、Ｔａ２Ｏ５、膜厚１５ｎｍ）を堆積し、その後、ＰＶＤ法によって抵抗変化膜１９上にバリアメタル２０（例えば、Ｒｕ膜厚１０ｎｍ）を堆積し、その後、バリアメタル２０上にＣｕシード（膜厚１０ｎｍ、図示せず）を形成し、その後、電解めっき法によってバリアメタル２０上にプラグ用金属膜２１を形成し、２００℃以上の温度で熱処理を行う（ステップＡ３；図２（Ｃ）参照）。
【００５９】
ステップＡ３において、抵抗変化膜１９は、ＰＶＤ法やＣＶＤ法を用いて形成することができる。また、ステップＡ３において、下穴１８ａにはステップＡ２における有機剥離処理によって水分などが付着しているため、抵抗変化膜１９の堆積前に２５０℃から３５０℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。この際、銅表面を再度酸化させないよう、真空下、あるいは窒素雰囲気などにするなどの注意が必要である。また、ステップＡ３では、抵抗変化膜１９として、イオン伝導層を用いたタイプではなく、遷移金属酸化物（例えば、ＴｉＯ、ＮｉＯ等）を用いた抵抗変化膜を用いる場合には、抵抗変化膜１９ａを堆積する前に電極を成膜してもよい。電極には、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ、Ｒｕ、ＲｕＯｘ等を用いることができ、例えばそれらの積層構造（例えば、ＴａＮ（下層）／Ｒｕ（上層））であっても良い。この時、積層構造の合計膜厚は、抵抗変化膜１９を下穴１８ａ内部に形成する都合上、好ましくは１０ｎｍ以下であると良い。
【００６０】
次に、ＣＭＰ法によって配線溝内以外の余剰のプラグ用金属膜（図２（Ｃ）の２１）、バリアメタル（図２（Ｃ）の２０）、及び、抵抗変化膜（図２（Ｃ）の１９）を除去し、抵抗変化膜１９ａ、バリアメタル２０ａ、プラグ２１ａを形成し、その後、ステップＡ１と同様の方法により、層間絶縁膜１８及びプラグ２１ａ上に、バリア絶縁膜２２（例えば、ＳｉＮ膜、膜厚５０ｎｍ）、層間絶縁膜２３（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積する（ステップＡ４；図２（Ｄ）参照）。
【００６１】
次に、層間絶縁膜２３上に下穴２３ｃ形成用のフォトレジスト（図示せず）を形成し、当該フォトレジストをマスクとしてドライエッチングすることにより層間絶縁膜２３、バリア絶縁膜２２、及び層間絶縁膜１８にプラグ用の下穴２３ｃを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する（ステップＡ５；図３（Ａ）参照）。
【００６２】
ステップＡ５において、下穴２３ｃ形成時のドライエッチングは必ずしもバリア絶縁膜１７の上面で停止している必要はなく、バリア絶縁膜１７の内部にまで到達していてもよい。
【００６３】
次に、層間絶縁膜２３上に配線溝２３ａ、２３ｂ形成用のフォトレジスト（図示せず）を形成し、当該フォトレジストをマスクとしてドライエッチングすることにより層間絶縁膜２３及びバリア絶縁膜２２に配線溝２３ａ、２３ｂを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する（ステップＡ６；図３（Ｂ）参照）。
【００６４】
ステップＡ６において、配線溝２３ａ、２３ｂ形成時のドライエッチングは必ずしもバリア絶縁膜２２の上面で停止している必要はなく、バリア絶縁膜２２の内部にまで到達していてもよい。
【００６５】
次に、層間絶縁膜２３をマスクとしてドライエッチングすることにより、露出しているバリア絶縁膜２２、１７を除去し、それぞれプラグ２１ａおよび配線１６ｂを露出させ、その後、銅デュアルダマシン配線プロセスを用いて、配線溝（図３（Ｂ）の２３ａ、２３ｂ）及び下穴（図３（Ｂ）の２３ｃ）内を含む層間絶縁膜２３上にバリアメタル２４（例えば、ＴａＮ／Ｔａ）を堆積し、その後、バリアメタル２４上にＣｕシード（膜厚１０ｎｍ、図示せず）を形成し、その後、電解めっき法によってバリアメタル２４上にメッキメタル２５を形成し、その後、２００℃以上の温度で熱処理を行う（ステップＡ７；図３（Ｃ）参照）。
【００６６】
その後、ＣＭＰ法によって配線溝（下穴を含む）内以外の余剰のメッキメタル（図３（Ｃ）の２５）、バリアメタル（図３（Ｃ）の２４）を除去することで、配線２５ａ、２５ｂ（例えば、Ｃｕ）及びプラグ２５ｃ（例えば、Ｃｕ）を同時に形成し、その後、配線２５ａ、２５ｂを含む層間絶縁膜２３上にバリア絶縁膜２６（例えば、ＳｉＮ膜）及び層間絶縁膜２７（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積する（ステップＡ８；図１参照）。
【００６７】
実施例１によれば、バリアメタル２０ａを抵抗変化素子５の第２電極、配線１６ａを抵抗変化素子５の第１電極とすることで、抵抗変化素子５の小型化による高密度化を実現するとともに、工程数を簡略化することができる。通常のＣｕダマシン配線プロセスに追加工程として、１枚のマスク（図２（Ｂ）の下穴１８ａのパターニング用のマスク）を作成するだけで、抵抗変化素子５を搭載することができ、装置の低コスト化を同時に達成することができるようになる。
【実施例２】
【００６８】
本発明の実施例２に係る半導体装置について図面を用いて説明する。図４は、本発明の実施例２に係る半導体装置の構成を模式的に示した部分断面図である。
【００６９】
実施例２は、実施例１の変形例であり、抵抗変化膜３１を、層間絶縁膜１８の下穴の側壁面上に形成するのをやめ、配線１６ａが現れる開口部を含むバリア絶縁膜１７上に形成したものである。実施例２に係る半導体装置２は、半導体基板１１上の多層配線層の内部に抵抗変化素子５を有する装置である。多層配線層は、抵抗変化素子５の構成部である抵抗変化膜３１の構造が異なる以外は、実施例１に記載の多層配線層と同じ構造である。
【００７０】
抵抗変化素子５は、抵抗変化型不揮発素子であり、例えば、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。抵抗変化素子５は、第１電極となる配線１６ａと、プラグ２１ａと電気的に接続されたバリアメタル２０ａとの間に抵抗変化膜３１が介在した構成となっている。抵抗変化素子５は、バリア絶縁膜１７に形成された開口部の領域にて抵抗変化膜３１の底面と配線１６ａとが直接接しており、さらに、層間絶縁膜１８の開口部領域にて抵抗変化膜３１の上面とバリアメタル２０ａとが接している。抵抗変化膜３１は、配線１６ａが現れる開口部を含むバリア絶縁膜１７上に配置されている。抵抗変化膜３１上には層間絶縁膜１８が配置されている。抵抗変化膜３１には、配線１６ｂが配された領域において、バリア絶縁膜１７及び層間絶縁膜１８とともに下穴が形成されている。配線１６ｂが配された領域におけるバリア絶縁膜１７、抵抗変化膜３１及び層間絶縁膜１８に形成された下穴には、バリアメタル２４ｂを介してプラグ２５ｃが埋め込まれている。配線１６ａが配された領域における抵抗変化膜３１上の層間絶縁膜１８に形成された下穴にはバリアメタル２１ａを介してプラグ２０ａが埋め込まれている。抵抗変化素子５は、電圧の印加、あるいは電流を流すことで高抵抗状態と低抵抗状態間のスイッチングを行い、例えば、抵抗変化膜３１中への配線１６ａに含まれる金属イオンの電界による拡散を利用してスイッチングを行う。
【００７１】
次に、本発明の実施例２に係る半導体装置の製造方法について図面を用いて説明する。図５は、本発明の実施例２に係る半導体装置の製造方法を模式的に示した工程断面図である。
【００７２】
まず、半導体基板１１（例えば、半導体素子が形成された基板）上に層間絶縁膜１２（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、層間絶縁膜１２上にバリア絶縁膜１３（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を堆積し、その後、バリア絶縁膜１３上に層間絶縁膜１４（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜１４に配線溝を形成し、その後、シングルダマシン法により当該配線溝にバリアメタル１５ａ、１５ｂ（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して配線１６ａ、１６ｂ（例えば、銅）を埋め込み、その後、配線１６ａ、１６ｂを含む層間絶縁膜１２上にバリア絶縁膜１７（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を堆積し、その後、開口部１７ａ形成用のフォトレジスト（図示せず）を形成し、当該フォトレジストをマスクとしてドライエッチングすることにより、バリア絶縁膜１７に開口部１７ａを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する（ステップＢ１；図５（Ａ）参照）。
【００７３】
なお、ステップＢ１における成膜、平坦化の条件は、実施例１のステップＡ１の条件と同様である。
【００７４】
次に、配線１６ａ、１６ｂを含むバリア絶縁膜１７上に抵抗変化膜３１（例えば、Ｔａ２Ｏ５、膜厚１５ｎｍ）を堆積する（ステップＢ２；図５（Ｂ）参照）。
【００７５】
ステップＢ２において、抵抗変化膜３１は、ＰＶＤ法やＣＶＤ法を用いて形成することができる。ステップＢ１では、開口部１７ａは有機剥離処理によって水分などが付着しているため、抵抗変化膜３１の堆積前に２５０℃から３５０℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。この際、配線１６ａ（例えば、銅）の表面を再度酸化させないよう、真空下、あるいは窒素雰囲気などにするなどの注意が必要である。また、ステップＢ２では、抵抗変化膜３１として、イオン伝導層を用いたタイプではなく、遷移金属酸化物（例えば、ＴｉＯ、ＮｉＯ等）を用いた抵抗変化素子膜を用いる場合には、抵抗変化膜３１を堆積する前に電極を成膜してもよい。電極には、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ、Ｒｕ、ＲｕＯｘ等を用いることができ、例えば、それらの積層構造（例えば、ＴａＮ（下層）／Ｒｕ（上層））であっても良い。
【００７６】
次に、抵抗変化膜３１上に層間絶縁膜１８（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、層間絶縁膜１８上に下穴１８ａ形成用のフォトレジスト（図示せず）を形成し、当該フォトレジストをマスクとしてドライエッチングすることにより層間絶縁膜１８に下穴１８ａを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する（ステップＢ３；図５（Ｃ）参照）。
【００７７】
ステップＢ３において、下穴１８ａ形成用のフォトレジストの形成に用いるフォトマスクはステップＢ１で開口部１７ａ形成用のフォトレジストを形成するときに用いたフォトマスクと同じものを使用することができる。
【００７８】
次に、ＰＶＤ法によって、抵抗変化膜３１を含む層間絶縁膜１８上にバリアメタル（図２（Ｃ）の２０と同様；例えば、Ｒｕ膜厚１０ｎｍ）を堆積し、その後、バリアメタル（図２（Ｃ）の２０と同様）上にＣｕシード（膜厚１０ｎｍ、図示せず）を形成し、その後、電解めっき法によってバリアメタル（図２（Ｃ）の２０と同様）上にプラグ用金属膜（図２（Ｃ）の２１と同様）を堆積し、その後、２００℃以上の温度で熱処理を行い、その後、ＣＭＰ法によって配線溝内以外の余剰のバリアメタル（図２（Ｃ）の２０と同様）及びプラグ用金属膜（図２（Ｃ）の２１と同様）を除去し、バリアメタル２０ａ及びプラグ２１ａを形成し、その後、プラグ２１ａを含む層間絶縁膜１８上に、バリア絶縁膜２２（例えば、ＳｉＮ膜、膜厚５０ｎｍ）、層間絶縁膜２３（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積する（ステップＢ４；図５（Ｄ）参照）。
【００７９】
その後、実施例１のステップＡ５〜ステップＡ８（図３参照）と同様な工程を実施することにより、図４に示す半導体装置２が形成される（ステップＢ５）。
【００８０】
実施例２によれば、製造工程においても抵抗変化素子５を形成するための追加マスクは１枚であり、ステップＢ２及びステップＢ３に用いられる。実施例２の特長は、抵抗変化膜３１が開口部に収容されていないことである。実施例２は、実施例１に比べて、プラグ２１ａの体積を大きく取れることから、プラグ２１ａ自体の抵抗を小さくすることができるメリットある。さらに、抵抗変化膜３１にできる段差が実施例１の抵抗変化膜（図１の１９ａ）よりも小さいので、電界集中や絶縁特性劣化という問題が低減され、プラグ２１ａの底にボイドが発生しにくく、絶縁特性及び歩留まりの劣化を低減させることができる。
【実施例３】
【００８１】
本発明の実施例３に係る半導体装置について図面を用いて説明する。図６は、本発明の実施例３に係る半導体装置の構成を模式的に示した部分断面図である。
【００８２】
実施例３は、実施例２の変形例であり、バリア絶縁膜（図４の１７）を設けるのをやめ、抵抗変化膜３２を、配線１６ａを含む層間絶縁膜１４上に形成したものである。実施例３に係る半導体装置３は、半導体基板１１上の多層配線層の内部に抵抗変化素子５を有する装置である。多層配線層は、実施例２におけるバリア絶縁膜（図４の１７に相当）を省略した点以外は、実施例２に記載の多層配線層と同じ構造である。
【００８３】
抵抗変化素子５は、抵抗変化型不揮発素子であり、例えば、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。抵抗変化素子５は、第１電極となる配線１６ａと、プラグ２１ａと電気的に接続されたバリアメタル２０ａとの間に抵抗変化膜３２が介在した構成となっている。抵抗変化素子５は、抵抗変化膜３２の底面と配線１６ａとが直接接しており、さらに、層間絶縁膜１８の開口部領域にて抵抗変化膜３２の上面とバリアメタル２０ａとが接している。抵抗変化膜３２は、配線１５ａを含む層間絶縁膜１４上に配置されている。抵抗変化膜３２上には層間絶縁膜１８が配置されている。抵抗変化膜３２には、配線１６ｂが配された領域において、層間絶縁膜１８とともに下穴が形成されている。配線１６ｂが配された領域における抵抗変化膜３２及び層間絶縁膜１８に形成された下穴には、バリアメタル２４ｂを介してプラグ２５ｃが埋め込まれている。配線１６ａが配された領域における抵抗変化膜３２上の層間絶縁膜１８に形成された下穴にはバリアメタル２１ａを介してプラグ２０ａが埋め込まれている。抵抗変化素子５は、電圧の印加、あるいは電流を流すことで高抵抗状態と低抵抗状態間のスイッチングを行い、例えば、抵抗変化膜３２中への配線１６ａに含まれる金属イオンの電界による拡散を利用してスイッチングを行う。
【００８４】
次に、本発明の実施例３に係る半導体装置の製造方法について図面を用いて説明する。図７は、本発明の実施例３に係る半導体装置の製造方法を模式的に示した工程断面図である。
【００８５】
まず、半導体基板１１（例えば、半導体素子が形成された基板）上に層間絶縁膜１２（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、層間絶縁膜１２上にバリア絶縁膜１３（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を堆積し、その後、バリア絶縁膜１３上に層間絶縁膜１４（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜１４に配線溝を形成し、その後、シングルダマシン法により当該配線溝にバリアメタル１５ａ、１５ｂ（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して配線１６ａ、１６ｂ（例えば、銅）を埋め込む（ステップＣ１；図７（Ａ）参照）。
【００８６】
なお、ステップＣ１における成膜、平坦化の条件は、実施例１のステップＡ１の条件と同様である。
【００８７】
次に、配線１６ａ、１６ｂを含む層間絶縁膜１４上に抵抗変化膜３２（例えば、Ｔａ２Ｏ５、膜厚１５ｎｍ）を堆積する（ステップＣ２；図６（Ｂ）参照）。
【００８８】
ステップＣ２において、抵抗変化膜３２は、ＰＶＤ法やＣＶＤ法を用いて形成することができる。また、ステップＢ２では、抵抗変化膜３２として、イオン伝導層を用いたタイプではなく、遷移金属酸化物（例えば、ＴｉＯ、ＮｉＯ等）を用いた抵抗変化素子膜を用いる場合には、抵抗変化膜３２を堆積する前に電極を成膜してもよい。電極には、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ、Ｒｕ、ＲｕＯｘ等を用いることができ、例えば、それらの積層構造（例えば、ＴａＮ（下層）／Ｒｕ（上層））であっても良い。
【００８９】
次に、抵抗変化膜３２上に層間絶縁膜１８（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、層間絶縁膜１８上に下穴１８ａ形成用のフォトレジスト（図示せず）を形成し、当該フォトレジストをマスクとしてドライエッチングすることにより層間絶縁膜１８に下穴１８ａを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する（ステップＣ３；図７（Ｃ）参照）。
【００９０】
次に、ＰＶＤ法によって、抵抗変化膜３２を含む層間絶縁膜１８上にバリアメタル（図２（Ｃ）の２０と同様；例えば、Ｒｕ膜厚１０ｎｍ）を堆積し、その後、バリアメタル（図２（Ｃ）の２０と同様）上にＣｕシード（膜厚１０ｎｍ、図示せず）を形成し、その後、電解めっき法によってバリアメタル（図２（Ｃ）の２０と同様）上にプラグ用金属膜（図２（Ｃ）の２１と同様）を堆積し、その後、２００℃以上の温度で熱処理を行い、その後、ＣＭＰ法によって配線溝内以外の余剰のバリアメタル（図２（Ｃ）の２０と同様）及びプラグ用金属膜（図２（Ｃ）の２１と同様）を除去し、バリアメタル２０ａ及びプラグ２１ａを形成し、その後、プラグ２１ａを含む層間絶縁膜１８上に、バリア絶縁膜２２（例えば、ＳｉＮ膜、膜厚５０ｎｍ）、層間絶縁膜２３（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積する（ステップＣ４；図７（Ｄ）参照）。
【００９１】
その後、実施例１のステップＡ５〜ステップＡ８（図３参照）と同様な工程を実施することにより、図６に示す半導体装置３が形成される（ステップＣ５）。
【００９２】
実施例３によれば、実施例２のステップＢ１のときに使用する開口部（図５の１７ａ）形成用のフォトレジストを削除することができ、製造コストを低減させることができる。また、抵抗変化膜３２に段差がないので、電界集中や絶縁特性劣化という問題がなく、また、プラグ２１ａの底にボイドが発生しないので、絶縁特性及び歩留まりの劣化防止が可能である。
【実施例４】
【００９３】
実施例４に係る半導体装置について説明する。
【００９４】
実施例４では、抵抗変化膜（図１の１９ａ、図４の３１、図６の３２）の材料について記載する。実施例１〜３では、抵抗変化膜としてＴａ２Ｏ５（酸化タンタル）とした。抵抗変化膜１９ａとしては、酸化タンタル以外に、酸化タンタルと酸化シリコンの混合材料（以下、酸化シリコンタンタルと表記）、酸化ジルコニア、酸化タンタルと酸化ジルコニアの混合材料（以下、酸化ジルコニアタンタルと表記）でもよい。これらの酸化膜は、酸化タンタルと同様、抵抗変化を示す材料である。いずれの材料もＰＶＤ法により成膜が可能であり、成膜条件は以下の通りである。
【００９５】
［成膜条件］
基板温度：室温
ガス流量：酸素１０ｓｃｃｍ、アルゴン４０ｓｃｃｍ
ＲＦプラズマパワー：１〜２ｋＷ
膜厚：１０ｎｍ
【００９６】
また、抵抗変化膜（図１の１９ａ、図４の３１、図６の３２）をＴｉまたはＴａと、上記の酸化膜（酸化タンタル、酸化シリコンタンタル、酸化ジルコニア、または酸化ジルコニアタンタル）との積層構造としてよい。ＴｉまたはＴａの膜厚は２ｎｍ程度で、ＰＶＤ法により成膜により成膜する。上記の酸化膜の膜厚は８ｎｍ程度とする。バリア絶縁膜（図１、図４、図６の１７）における配線（図１、図４、図６の１６ａ）に通ずる開口部にまず、ＴｉまたはＴａを成膜し、その後、酸化膜を成膜する（図２（Ｃ）、図５（Ｂ）、図７（Ｂ）参照）。抵抗変化素子（図１、図４、図６の５）を形成した後は、ＴｉまたはＴａは酸化されて、酸化物へと変化する。
【００９７】
実施例４によれば、ＴｉまたはＴａが配線（図１、図４、図６の１６ａ）を覆うことで、酸化膜を成長する際に必要な酸素プラズマに暴露されることから防止できる。
【００９８】
本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００９９】
１、２、３ 半導体装置
５ 抵抗変化素子
１１ 半導体基板
１２ 層間絶縁膜
１３ バリア絶縁膜
１４ 層間絶縁膜（第１層間絶縁膜）
１５ａ、１５ｂ バリアメタル
１６ａ 配線（第１電極）
１６ｂ 配線
１７ バリア絶縁膜
１７ａ 開口部
１８ 層間絶縁膜（第２層間絶縁膜）
１８ａ 下穴
１９、１９ａ 抵抗変化膜
２０、２０ａ バリアメタル（第２電極）
２１ プラグ用金属膜
２１ａ プラグ
２２ バリア絶縁膜
２３ 層間絶縁膜
２３ａ、２３ｂ 配線溝
２３ｃ 下穴
２４、２４ａ、２４ｂ バリアメタル
２５ メッキメタル
２５ａ、２５ｂ 配線
２５ｃ プラグ
２６ バリア絶縁膜
２７ 層間絶縁膜
３１、３２ 抵抗変化膜
１０１ 第１電極
１０２ 第２電極
１０３ 抵抗変化膜
【特許請求の範囲】
【請求項１】
半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置であって、
前記多層配線層は、
配線溝を有する第１層間絶縁膜と、
前記配線溝に埋め込まれた配線と、
前記配線を含む前記第１層間絶縁膜上に形成されるとともに、前記配線に通ずる下穴を有する第２層間絶縁膜と、
少なくとも前記下穴が配置された領域における前記配線上に形成されるとともに、抵抗が変化する抵抗変化膜と、
前記下穴が配置された領域における前記抵抗変化膜上に形成されたバリアメタルと、
前記下穴が配置された領域における前記バリアメタル上に形成されたプラグと、
を備え、
前記抵抗変化素子は、第１電極と第２電極との間に前記抵抗変化膜が介在した構成となっており、
前記配線は、前記第１電極を兼ね、
前記バリアメタルは、前記第２電極を兼ねることを特徴とする半導体装置。
【請求項２】
前記配線は、ダマシン法により形成されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記抵抗変化膜は、前記配線上、乃至前記下穴の側壁面上に形成され、
前記バリアメタルは、前記抵抗変化膜の上面乃至内側面上に形成されていることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記第１層間絶縁膜と前記第２層間絶縁膜との間に形成されるとともに、前記下穴と同じ位置に前記配線に通ずる開口部を有するバリア絶縁膜を備え、
前記抵抗変化膜は、前記開口部が配置された領域における前記配線上に形成されていることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置。
【請求項５】
前記抵抗変化膜は、前記配線を含む前記バリア絶縁膜上に形成され、
前記バリアメタルは、前記抵抗変化膜の上面、乃至前記下穴の側壁面上に形成されていることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記抵抗変化膜は、前記配線を含む前記第１層間絶縁膜上に形成され、
前記バリアメタルは、前記抵抗変化膜の上面、乃至前記下穴の側壁面上に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記プラグは、シングルダマシン法により形成されることを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
【請求項８】
前記配線は、Ｃｕを含み、
前記抵抗変化膜は、Ｓｉを含む酸化物、或いは、Ｔｉ又はＴａを含む酸化物、若しくは、それらの酸化物の積層構造であり、
前記バリアメタルは、Ｒｕ、Ｔｉ、Ｔａのいずれかを含み、
前記プラグは、少なくとも、Ｃｕ、Ａｌ、またはＷを含む酸化物、Ｓｉを含むことを特徴とする請求項１乃至７のいずれか一に記載の半導体装置。
【請求項９】
配線溝に配線が埋め込まれた第１層間絶縁膜上に第２層間絶縁膜を堆積する工程と、
前記第２層間絶縁膜において前記配線に通ずる下穴を形成する工程と、
前記下穴内に抵抗変化膜及びバリアメタルを介してプラグを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
配線溝に配線が埋め込まれた第１層間絶縁膜上にバリア絶縁膜を堆積する工程と、
フォトマスクを用いて前記バリア絶縁膜において前記配線に通ずる開口部を形成する工程と、
前記開口部を含む前記バリア絶縁膜上に抵抗変化膜を堆積する工程と、
前記抵抗変化膜上に第２層間絶縁膜を堆積する工程と、
前記フォトマスクと同一のフォトマスクを用いて前記第２層間絶縁膜において前記抵抗変化膜に通ずる下穴を形成する工程と、
前記下穴内にバリアメタルを介してプラグを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１】
半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置であって、
前記多層配線層は、
配線溝を有する第１層間絶縁膜と、
前記配線溝に埋め込まれた配線と、
前記配線を含む前記第１層間絶縁膜上に形成されるとともに、前記配線に通ずる下穴を有する第２層間絶縁膜と、
少なくとも前記下穴が配置された領域における前記配線上に形成されるとともに、抵抗が変化する抵抗変化膜と、
前記下穴が配置された領域における前記抵抗変化膜上に形成されたバリアメタルと、
前記下穴が配置された領域における前記バリアメタル上に形成されたプラグと、
を備え、
前記抵抗変化素子は、第１電極と第２電極との間に前記抵抗変化膜が介在した構成となっており、
前記配線は、前記第１電極を兼ね、
前記バリアメタルは、前記第２電極を兼ねることを特徴とする半導体装置。
【請求項２】
前記配線は、ダマシン法により形成されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記抵抗変化膜は、前記配線上、乃至前記下穴の側壁面上に形成され、
前記バリアメタルは、前記抵抗変化膜の上面乃至内側面上に形成されていることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記第１層間絶縁膜と前記第２層間絶縁膜との間に形成されるとともに、前記下穴と同じ位置に前記配線に通ずる開口部を有するバリア絶縁膜を備え、
前記抵抗変化膜は、前記開口部が配置された領域における前記配線上に形成されていることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置。
【請求項５】
前記抵抗変化膜は、前記配線を含む前記バリア絶縁膜上に形成され、
前記バリアメタルは、前記抵抗変化膜の上面、乃至前記下穴の側壁面上に形成されていることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記抵抗変化膜は、前記配線を含む前記第１層間絶縁膜上に形成され、
前記バリアメタルは、前記抵抗変化膜の上面、乃至前記下穴の側壁面上に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記プラグは、シングルダマシン法により形成されることを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
【請求項８】
前記配線は、Ｃｕを含み、
前記抵抗変化膜は、Ｓｉを含む酸化物、或いは、Ｔｉ又はＴａを含む酸化物、若しくは、それらの酸化物の積層構造であり、
前記バリアメタルは、Ｒｕ、Ｔｉ、Ｔａのいずれかを含み、
前記プラグは、少なくとも、Ｃｕ、Ａｌ、またはＷを含む酸化物、Ｓｉを含むことを特徴とする請求項１乃至７のいずれか一に記載の半導体装置。
【請求項９】
配線溝に配線が埋め込まれた第１層間絶縁膜上に第２層間絶縁膜を堆積する工程と、
前記第２層間絶縁膜において前記配線に通ずる下穴を形成する工程と、
前記下穴内に抵抗変化膜及びバリアメタルを介してプラグを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
配線溝に配線が埋め込まれた第１層間絶縁膜上にバリア絶縁膜を堆積する工程と、
フォトマスクを用いて前記バリア絶縁膜において前記配線に通ずる開口部を形成する工程と、
前記開口部を含む前記バリア絶縁膜上に抵抗変化膜を堆積する工程と、
前記抵抗変化膜上に第２層間絶縁膜を堆積する工程と、
前記フォトマスクと同一のフォトマスクを用いて前記第２層間絶縁膜において前記抵抗変化膜に通ずる下穴を形成する工程と、
前記下穴内にバリアメタルを介してプラグを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−２３８８２８（Ｐ２０１１−２３８８２８Ａ）
【公開日】平成２３年１１月２４日（２０１１．１１．２４）
【国際特許分類】
【出願番号】特願２０１０−１０９９８０（Ｐ２０１０−１０９９８０）
【出願日】平成２２年５月１２日（２０１０．５．１２）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２１年度文部科学省「原子スイッチを用いた次世代プログラマブル論理演算デバイスの開発」に関する委託研究、産業技術力強化法第１９条の適応を受ける特許出願
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２３年１１月２４日（２０１１．１１．２４）
【国際特許分類】
【出願日】平成２２年５月１２日（２０１０．５．１２）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２１年度文部科学省「原子スイッチを用いた次世代プログラマブル論理演算デバイスの開発」に関する委託研究、産業技術力強化法第１９条の適応を受ける特許出願
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]