半導体集積回路
【課題】液晶パネル等を駆動する半導体集積回路は、表示用の電極から受電する電磁妨害波により過電圧が発生する。この過電圧から保護するためＥＳＤ保護回路を設けているが、このＥＳＤ保護回路により出力電圧が変動する問題があった。
【解決手段】ＳＴＮ液晶パネル等を駆動する半導体集積回路は、セグメント端子２６と内部ノードＮ３とを接続する配線２５の途中に、Ｎ型ウエル４０を形成している。更に、セグメント端子２６に入力される入射ノイズＩＷ１を、ＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳに制限されない振幅に減衰させるように、Ｎ型ウエル４０による抵抗値が、設定されている。これにより、内部ノードＮ３の電圧がＥＳＤ保護回路２４によりクランプされることにより発生する、セグメント信号ＳＥＧにおける出力（電圧Ｖ１〜Ｖ４）の変動を、抑えることができる。
【解決手段】ＳＴＮ液晶パネル等を駆動する半導体集積回路は、セグメント端子２６と内部ノードＮ３とを接続する配線２５の途中に、Ｎ型ウエル４０を形成している。更に、セグメント端子２６に入力される入射ノイズＩＷ１を、ＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳに制限されない振幅に減衰させるように、Ｎ型ウエル４０による抵抗値が、設定されている。これにより、内部ノードＮ３の電圧がＥＳＤ保護回路２４によりクランプされることにより発生する、セグメント信号ＳＥＧにおける出力（電圧Ｖ１〜Ｖ４）の変動を、抑えることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部の負荷を駆動し、外部負荷から発生する過電圧に影響されない半導体集積回路、例えば、液晶表示装置（以下「ＬＣＤ」という。）における液晶パネルを駆動する駆動回路（ドライバ）を構成する半導体集積回路に関するものである。
【背景技術】
【０００２】
従来、外部の負荷を駆動する半導体集積回路は、電磁両立性（Electromagnetic Compatibility、以下「ＥＭＣ」という。）を必要とする。例えば、液晶パネルは、電気・電子機器から発する電磁妨害波により、電磁放射妨害（Electro Magnetic Interference、以下「ＥＭＩ」という。）を受けやすい。更に、半導体集積回路の高集積度及び多出力化に伴ってＥＭＣ耐性に対する重要性が高まっている。その上、携帯電話の電波影響も考慮されて、ＥＭＣ試験条件が厳しくなっている。
【０００３】
液晶パネルを駆動するドライバは、近年様々な場面や用途で使用されるようになって来ている。又、車載用の大型液晶パネルも使用される様になり、液晶パネルを駆動するドライバのＥＭＣ耐性が一層求められている。
【０００４】
図７は、従来の半導体集積回路で構成されたＬＣＤを示す概略の回路図である。
従来のＬＣＤは、液晶パネル５０と、液晶パネル５０を駆動するドライバ５９により構成されている。液晶パネルは、例えば、スーパーツイストネマチック（Super-twisted nematic、以下「ＳＴＮ」という。）液晶を用い、画素毎に区切られた液晶セル５３を有している。この液晶セル５３は、複数の平行した電極により形成されたセグメント（例えば、ＳＥＧ）線５１と、ＳＥＧ線５１と直交する複数の平行した電極により形成されたコモン（例えば、ＣＯＭ）線５２の交差点における画素を表示するものである。ＳＥＧ線５１及びＣＯＭ線５２は、所定の電圧を印加することにより液晶セル５３を駆動するものであり、この入力側は、ドライバ５９に接続されている。
【０００５】
ドライバ５９は、ＳＥＧドライバ６０と、ＳＥＧドライバ６０と同一の回路構成によるＣＯＭドライバ７０とを有している。このＳＥＧドライバ６０は、分圧回路６２、出力段回路６３、静電気放電（以下「ＥＳＤ」という。）保護回路６４、及びＳＥＧ端子６６を有している。
【０００６】
分圧回路６２は、電源電圧ＶＤＤが印加される電源端子（以下「ＶＤＤ端子」という。）と接地電圧ＶＳＳ（＝０Ｖ）が印加される接地端子（以下「ＶＳＳ端子」という。）との間に直列に接続された、ＰＭＯＳ６２ａ、抵抗６２ｂ、抵抗６２ｃ、抵抗６２ｄ、及びＮＭＯＳ６２ｅを有している。この抵抗６２ｂ、抵抗６２ｃ、及び抵抗６２ｄは、液晶パネルを駆動する中間電圧を発生させるための分圧抵抗であり、電源電圧ＶＤＤ及び接地電圧ＶＳＳ間の電圧に分圧して、電圧Ｖ４、Ｖ３、Ｖ２、Ｖ１を出力するものである。分圧回路６２の出力側には、出力段回路６３が接続されている。
【０００７】
出力段回路６３は、図示しない制御信号により、電圧Ｖ３を選択して出力するＰＭＯＳ及びＮＭＯＳとから構成されたアナログスイッチ６３ａと電圧Ｖ２を選択して出力するＰＭＯＳ及びＮＭＯＳとから構成されたアナログスイッチ６３ｂとを有している。更に、出力段回路６３は、図示しない制御信号により、電圧Ｖ４を選択して出力するＰＭＯＳ６３ｃ及び電圧Ｖ１を選択して出力するＮＭＯＳ６３ｄを有している。この出力段回路６３の出力側には、ＥＳＤ保護回路６４が接続されている。
【０００８】
ＥＳＤ保護回路６４は、ダイオード６４ａ及びダイオード６４ｂを有し、過電圧を接地電圧ＶＳＳ又は電源電圧ＶＤＤに制限することで出力段回路６３を保護する回路であり、このＥＳＤ保護回路６４には、ＳＥＧ端子６６が接続されている。ＳＥＧ端子６６は、ＳＥＧ線５１と接続するための端子であり、この出力側に、ＳＥＧ線５１との接続を中継する中継配線５４が接続されている。
【０００９】
ＣＯＭドライバ７０は、ＣＯＭドライバ６０と共用する分圧回路６２に接続された出力段回路７３と、出力段回路７３に接続されたＥＳＤ保護回路７４と、ＥＳＤ保護回路７４に接続されたＣＯＭ端子７６とを有している。この出力段回路７３は、アナログスイッチ７３ａとアナログスイッチ７３ｂとＰＭＯＳ７３ｃ及びＮＭＯＳ７３ｄとにより構成されている。ＥＳＤ保護回路７４は、ダイオード７４ａ及びダイオード７４ｂから構成されている。ＣＯＭ端子７６は、ＣＯＭ線５２と接続するための端子であり、この出力側に、ＣＯＭ線５２との接続を中継する中継配線５５が接続されている。
【００１０】
ＳＥＧドライバ６０は、図示しない制御信号により電圧Ｖ１〜Ｖ４から選択した所定の電圧（例えば、電圧Ｖ３）を出力して、中継配線５４を経由してＳＥＧ線５１に電圧Ｖ３を印加する。更に、ＣＯＭドライバ７０は、図示しない制御信号により電圧Ｖ１〜Ｖ４から選択した所定の電圧（例えば、電圧Ｖ２）を出力して、中継配線５５を経由してＣＯＭ線５２に電圧Ｖ２を印加する。このＳＥＧ線５１に印加された電圧Ｖ３とＣＯＭ線５２に印加された電圧Ｖ２とが印加された結果、液晶セル５３の両端には、電圧（Ｖ３−Ｖ２）が印加される。この電圧（Ｖ３−Ｖ２）により、液晶セル５３の表示が行われる。
【００１１】
一方、半導体集積回路が受ける電磁妨害波ＥＭＩに対する対策として特許文献１がある。特許文献１は、層間絶縁層上に設けられた配線層と、同一レベルのダミー配線を設けて、ダミー配線を基準電位に接続するものである。このダミー配線によりシールド効果を大きくすることでＥＭＣ、ＥＭＩに対する耐性を向上させるものである。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００３−２５７９７１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１では、出力端子から入力される電磁妨害波ＥＭＩについては考慮されていなかった。一方、液晶パネル５０において、中継配線５４とＳＥＧ線５１とは、接続されて１本の導体を形成し、中継配線５５とＣＯＭ線５２とは、接続されて１本の導体を形成している。この中継配線５４及びＳＥＧ線と中継配線５５及びＣＯＭ線５２とは、それぞれアンテナになり、電磁妨害波ＥＭＩを受けやすい。このため、ＳＥＧ端子６６から入力される電磁妨害波ＥＭＩによる電圧レベルが、電源電圧ＶＤＤ以上又は接地電圧ＶＳＳ以下になる場合もある。しかしながら、この電磁妨害波ＥＭＩによる電圧レベルが、電源電圧ＶＤＤ以上又は接地電圧ＶＳＳ以下になる場合には、次の問題があった。
【００１４】
図８（ａ）（ｂ）は、図７のＬＣＤにおける入射ノイズによるレベル変動を示す図である。
【００１５】
例えば、ＳＥＧ端子６６から電圧Ｖ３が出力されている時［図８（ａ）］に、電源電圧ＶＤＤ以上の振幅がある入射ノイズＩＷ１が電圧Ｖ３に重畳した場合には、ＥＳＤ保護回路６４のダイオード６４ａ及び出力段回路６３におけるＰＭＯＳの寄生ダイオードにより、電源電圧ＶＤＤ以上の電圧を強制的に電源電圧ＶＤＤにする電圧制限（以後「クランプ」という。）が行われる。このクランプにより失われた平均の電圧をΔＶ３とすると、電圧ΔＶ３だけ入射ノイズの平均レベルが低下する。この結果、ＳＥＧ端子６６から出力している電圧Ｖ３は、電圧ΔＶ３だけ電圧が低下して、Ｖ３−ΔＶ３の電圧をＳＥＧ端子６６から出力することになる。
【００１６】
更に、ＳＥＧ端子６６から電圧Ｖ３が出力されている時は、ＣＯＭ端子７６から電圧Ｖ２が出力されている［図８（ｂ）］。電源電圧ＶＤＤ以上の振幅がある入射ノイズが電圧Ｖ２に重畳した場合には、ＥＳＤ保護回路７４のダイオード７４ｂ及び出力段回路７３におけるＮＭＯＳの寄生ダイオードにより，接地電圧ＶＳＳ以下の電圧を強制的に電源電圧ＶＳＳにするクランプが行われる。これにより、クランプにより失われた平均の電圧ΔＶ２だけ入射ノイズの平均レベルが上昇する。この結果、ＣＯＭ端子７６から出力している電圧Ｖ２は、電圧ΔＶ２だけ電圧が上昇して、Ｖ２＋ΔＶ２の電圧をＣＯＭ端子７６から出力することになる。
【００１７】
以上のように、ダイオードによるクランプの影響で、高電圧（＝電圧Ｖ３）を出力しているＳＥＧ端子６６は、低電圧側へ電圧ΔＶ３分だけシフトし、低電圧（＝電圧Ｖ２）を出力しているＣＯＭ端子７６は高電圧側へ電圧ΔＶ２分だけシフトする。その結果、ＳＥＧ端子６６及びＣＯＭ端子７６間の電圧差が小さくなって、液晶パネル上のオンすべきセルがオフしてしまうという不具合が発生していた。
【課題を解決するための手段】
【００１８】
本発明の半導体集積回路は、半導体素子が形成された基板と、前記基板に形成され、外部の負荷に接続された出力端子と、前記基板に形成され、前記出力端子と内部ノードとの間に接続された配線と、前記基板に形成され、所定の電圧を発生して前記内部ノードに供給する電圧発生回路と、前記基板に形成されて前記配線に接続され、前記出力端子に侵入する過電圧を減衰させる電圧減衰手段と、前記基板に形成されて前記内部ノードに接続され、前記電圧減衰手段により減衰された減衰後の電圧が基準電圧を超えた場合に前記減衰後の電圧を制限する電圧制限回路とを備えたことを特徴とする。
【発明の効果】
【００１９】
本発明によれば、出力端子より入力される過電圧を減衰させる電圧減衰手段を設けたため、電磁妨害波を受電することで入力される入射ノイズにより発生する過電圧を電圧制限回路に到達するまでの間に減衰さることができる。そのため、過電圧をクランプする機会が少なくなり、クランプによる入射ノイズの平均レベル変動を抑えることができる。その結果、電圧発生回路の出力する電圧が、変動するのを抑えることが出来る。
【図面の簡単な説明】
【００２０】
【図１−１】図１−１は本発明の実施例１における半導体集積回路で構成されたＬＣＤ１の概略の回路図である。
【図１−２】図１−２は図１−１の概略の断面図である。
【図２】図２は、本発明の実施例１における半導体集積回路で構成されたＬＣＤ１を示めす概略の構成図である。
【図３】図３は図２のＬＣＤ１の動作説明図である。
【図４−１】図４−１は図１−１の変形例を示す回路図である。
【図４−２】図４−２は図４−１の概略の断面図である。
【図５−１】図５−１は本発明の実施例２の半導体集積回路で構成されたＬＣＤ１の回路図である。
【図５−２】図５−２は図５−１中のＸ部分を示す拡大平面図である。
【図５−３】図５−３は図５−２中のＡ１−Ａ２断面図である。
【図６−１】図６−１は本発明の実施例３における半導体集積回路で構成したＬＣＤ１の回路図である。
【図６−２】図６−２は図６−１中のＹ部分を示す拡大平面図である。
【図６−３】図６−３は図６−２中のＢ１−Ｂ２断面図である。
【図７】図７は従来の半導体集積回路で構成されたＬＣＤを示す概略の回路図である。
【図８】図８は図７のＬＣＤにおける入射ノイズによるレベル変動を示す図である。
【発明を実施するための形態】
【００２１】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００２２】
（実施例１のＬＣＤ１の全体の構成）
図２は、本発明の実施例１における半導体集積回路で構成されたＬＣＤ１を示めす概略の構成図である。
【００２３】
図２に示すＬＣＤ１は、基板２（例えば、プリント基板）に実装された、液晶パネル１０、セグメントドライバ２０及びコモンドライバ３０により構成されている。
【００２４】
液晶パネル１０は、液晶パネル１０の例えば列方向に平行に配列された複数のセグメント電極１１（＝１１−１〜１１−ｎ）と、液晶パネル１０の例えば行方向に平行に配列された複数のコモン電極１２（＝１２−１〜１２−ｍ）とが直角に交差するように配置され、これらの交差箇所に液晶セル１３が形成されている。
【００２５】
セグメントドライバ２０は、分圧回路２２を有している。この分圧回路２２は４種類の電圧Ｖ１〜Ｖ４を出力し、この出力側に、電圧発生回路（例えば、出力段回路）２３が接続されている。出力段回路２３は、図示しない制御回路等から供給される表示データＳＤ（＝ＳＤ１〜ＳＤｎ）を入力し、各液晶セル１３で表示させる表示内容に応じ、電圧Ｖ１〜Ｖ４の中から選択した電圧に基づくセグメント信号ＳＥＧ１〜ＳＥＧｎを出力するものである。この出力段回路２３に、電圧制限回路（例えば、ＥＳＤ保護回路）２４が接続されている。
【００２６】
ＥＳＤ保護回路２４は、出力段回路２３の出力に発生する過電圧を第１の電源電圧（例えば、接地電圧ＶＳＳ）又は第２の電源電圧（例えば、電源電圧ＶＤＤ）に制限することで出力段回路２３を保護する回路である。このＥＳＤ保護回路２４の出力側に、配線２５（＝２５−１〜２５−ｎ）が接続されている。配線２５は、この出力側に、セグメント端子２６（＝２６−１〜２６−ｎ）が接続され、セグメント端子２６に入力される入射ノイズの伝搬を制御するものである。セグメント端子２６は、セグメント信号ＳＥＧ１〜ＳＥＧｎを出力するセグメントドライバ２０内の端子であり、この先に、セグメント電極１１（＝１１−１〜１１−ｎ）が接続されている。
【００２７】
コモンドライバ３０は、セグメントドライバ２０と同一の構成をしている。このコモンドライバ３０は、図示しない制御回路等から供給される走査データＣＤ（＝ＣＤ１〜ＣＤｍ）に基づき、電圧Ｖ１〜Ｖ４の中から選択した電圧に基づくコモン信号ＣＯＭ１〜ＣＯＭｍを生成し、この出力側に、コモン線を接続するものえある。更に、コモンドライバ３０は、分圧回路３２、出力段回路３３、ＥＳＤ保護回路３４、配線３５（＝３５−１〜３５−ｍ）及びコモン端子３６（＝３６−１〜３６−ｍ）を有している。
【００２８】
（実施例１のＬＣＤ１の回路構成）
図１−１は、本発明の実施例１における半導体集積回路で構成されたＬＣＤ１の概略の回路図である。
【００２９】
図１−１において、セグメントドライバ２０は、分圧回路２２、出力段回路２３、ＥＳＤ保護回路２４、配線２５及びセグメント端子２６を有している。このうち、分圧回路２２及び出力段回路２３は、従来例の分圧回路６２及び出力段回路６３と同様な回路を用いている。尚、コモンドライバ３０は、セグメントドライバ２０と同一の構成をしているため、セグメントドライバ２０についてのみ説明する。
【００３０】
セグメントドライバ２０は、４種の電圧Ｖ１〜Ｖ４を発生させる分圧回路２２を有している。この分圧回路２２は、ＶＳＳ端子に接続された第１の電源（例えば、電源ノードＮ１）と、ＶＤＤ端子に接続された第２の電源（例えば、電源ノードＮ２）とを有している。この電源ノードＮ２には、ＰＭＯＳ２２ａ、抵抗２２ｂ、抵抗２２ｃ、抵抗２２ｄ、及びＮＭＯＳ２２ｅが直列に接続されていて、ＮＭＯＳ２２ｅの他端に、電源ノードＮ１が接続されている。この抵抗２２ｂ及び抵抗２２ｃ間の電圧Ｖ３を出力し、この出力側に、アナログスイッチ２３ａが接続されている。更に、抵抗２２ｃ及び抵抗２２ｄ間の電圧Ｖ２を出力し、この出力側に、アナログスイッチ２３ｂが接続されている。尚、電圧Ｖ４は、電源電圧ＶＤＤであり、電圧Ｖ１は、接地電圧ＶＳＳである。
【００３１】
出力段回路２３は、アナログスイッチ２３ａ、アナログスイッチ２３ｂ、ＰＭＯＳ２３ｃ及びＮＭＯＳ２３ｄを有している。アナログスイッチ２３ａは、表示データＳＤに基づく信号により電圧Ｖ３を出力するものであり、その出力側は、ＥＳＤ保護回路の内部ノードＮ３に接続されている。アナログスイッチ２３ｂは、表示データＳＤに基づく信号により電圧Ｖ２を出力するものであり、その出力側は、内部ノードＮ３に接続されている。ＰＭＯＳ２３ｃは、表示データＳＤに基づく信号により電圧Ｖ４を出力するものであり、その出力側は、接続されている。ＮＭＯＳ２３ｄは、表示データＳＤに基づく信号により電圧Ｖ１を出力するものであり、その出力側は、内部ノードＮ３に接続されている。
【００３２】
ＥＳＤ保護回路２４は、ダイオード２４ａ及びダイオード２４ｂを有し、内部ノードＮ３に加わる過電圧を接地電圧ＶＳＳ又は電源電圧ＶＤＤに制限することで出力段回路２３を保護する回路である。このダイオード２４ａは、カソードが電源ノードＮ２に接続され、アノードが内部ノードＮ３に接続されている。ダイオード２４ｂは、カソードが内部ノードＮ３に接続され、アノードが電源ノードＮ１に接続されている。
【００３３】
このＥＳＤ保護回路２４には、配線２５が接続されている。配線２５は、途中に電圧減衰手段を形成するＮウエル抵抗４１が配置されていて、セグメント端子２６に接続される。このＮウエル抵抗４１は、セグメント端子２６から入力される侵入ノイズＩＷ１を減衰させるものである。このセグメント端子２６には、中継配線１４を介してセグメント電極１１に接続されている。一方、コモンドライバ３０のコモン端子３６は、中継配線１５を介してコモン電極１２に接続されている。セグメント電極１１とコモン電極１２との交差する位置に液晶セル１３が配置されている。
【００３４】
（実施例１のＬＣＤ１の断面構造）
図１−２は、図１−１の概略の断面図である。
【００３５】
図２の基板２は、液晶パネル１０、セグメントドライバ２０を搭載した例えばＰ型の半導体基板２１、及びコモンドライバ３０を搭載した例えばＰ型の半導体基板３１を実装している。
【００３６】
図１−２において、液晶パネル１０は、セグメント電極１１と、コモン電極１２と、液晶セル１３とを有している。セグメント電極１１は、液晶セル１３の一方の電極であり、セグメント信号（例えば、電圧Ｖ３）を供給する導体である。コモン電極１２は、液晶セル１３の他方の電極であり、コモン信号（例えば、電圧Ｖ２）を供給する導体である。液晶セル１３は、セグメント電極１１の電圧とコモン電極１２の電圧とにより表示を行うものである。このセグメント電極１１は、中継配線１４を介して、半導体基板２１に形成されたセグメント端子２６に接続されている。尚、コモン電極１２の図示していない中継配線１５は半導体基板２１に形成されたコモン端子３６に接続されている。
【００３７】
半導体基板２１は、内部にＮ型ウエル４０及びＮ型ウエル４８が形成され、この上部に、絶縁膜３９が形成されている。絶縁膜３９の表面には、電源ノードＮ２、内部ノードＮ３（＝Ｎ３−１，Ｎ３−２）、配線２５の配線パターン部分、及びセグメント端子２６が形成されている。
【００３８】
ＥＳＤ保護回路２４におけるダイオード２４ａは、Ｎ型ウエル４８に形成されたＰ型アクティブ層４８１とＮ型ウエル４８との接合部に形成される。Ｎ型ウエル４８は、更に、Ｎ型アクティブ層４８２を有し、このＮ型アクティブ層４８２及び絶縁膜３９に形成されたスルホールにより電源ノードＮ２に接続されている。Ｐ型アクティブ層４８１は、絶縁膜３９に形成されたスルホールにより内部ノードＮ３−２に接続されている。この内部ノードＮ３−２は、配線２５と接続されている。ダイオード２４ｂは、半導体基板２１に形成したＮ型アクティブ層４９と半導体基板２１との接合部に形成される。Ｎ型アクティブ層４９は、絶縁膜３９に形成されたスルホールにより、内部ノードＮ３−１と接続されている。
【００３９】
Ｎ型ウエル４０は、配線２５の電圧減衰手段であるＮウエル抵抗４１を形成するものである。Ｎ型ウエル４０の一端は、Ｎ型ウエル４０に形成したＮ型アクティブ層４１ａ及び絶縁膜３９に形成されたスルホールを介して、配線２５の配線パターン部分に接続されている。このＮ型ウエル４０の他端は、Ｎ型ウエル４０に形成したＮ型アクティブ層４１ｂ及び絶縁膜３９に形成されたスルホールにより、セグメント端子２６に接続されている。
【００４０】
（実施例１のＬＣＤ１の全体の動作）
図２における液晶パネル１０は、走査データＣＤ１〜ＣＤｍに基づく電圧をコモン電極１２（１２−１〜１２−ｍ）に印加し、表示データＳＤ１〜ＳＤｎのデータに基づく電圧をセグメント電極１１（１１−１〜１１−ｎ）に印加する。セグメント電極１１とコモン電極１２との交差点にある液晶セル１３は、印加されたセグメント電極１１とコモン電極１２の電圧により表示が制御される。
【００４１】
図３は、図２のＬＣＤ１の動作説明図である。
簡単にするため、コモン信号（例えば、ＣＯＭ）１〜３とし、セグメント信号（例えばＳＥＧ）１〜２として説明する。図３の横軸は時間軸であり、走査されたコモン電極１２に対応して、ＣＯＭ１制御、ＣＯＭ２制御、及びＣＯＭ３制御と、順次、コモン電極１２−１〜１２−３を走査しているものとする。ＣＯＭ１〜３の走査は、コモン線の電圧を電圧Ｖ４又は電圧Ｖ１にすることにより行う。この選択されたコモン線に対して、ＳＥＧ１〜２の電圧を選択することで液晶セル１３の点灯／非点灯を制御する。一方、コモン線が電圧Ｖ３又は電圧Ｖ２のときは、液晶セル１３を非点灯に制御するものである。例えば、ＣＯＭ１制御では、ＣＯＭ１が電圧Ｖ４になる。この時、ＳＥＧ１〜２は、共に電圧Ｖ３であり、液晶セル１３の両端に、電圧（Ｖ４−Ｖ３）が発生する。この電圧（Ｖ４−Ｖ３）は非点灯である。このため、ＣＯＭ１とＳＥＧ１〜２たが交差する液晶セル１３は非点灯に制御される。
【００４２】
次に、ＣＯＭ２制御にうつる。ＣＯＭ２制御において、ＣＯＭ２の電圧は、電圧Ｖ４である。この時のＳＥＧ１は電圧Ｖ３であり、ＳＥＧ２は電圧Ｖ１である。従って、ＳＥＧ１に対応する液晶セル１３の両端には、電圧（Ｖ４−Ｖ３）が印加される。この電圧（Ｖ４−Ｖ３）は非点灯であるため、ＣＯＭ２とＳＥＧ１とが交差する液晶セル１３は非点灯に制御される。一方、ＳＥＧ２に対応する液晶セル１３の両端には、電圧（Ｖ４−Ｖ１）が印加される。この電圧（Ｖ４−Ｖ１）は点灯であるため、ＣＯＭ２とＳＥＧ２とが交差する液晶セル１３は点灯に制御される。このように液晶パネル１０の表示は制御される。
【００４３】
（実施例１の半導体集積回路に電磁妨害波が侵入したときの動作）
図１−１及び図１−２を参照しながらセグメントドライバ２０に電磁妨害波ＥＭＩが侵入したときの動作説明する。
【００４４】
セグメントドライバ２０の出力段回路２３は、表示データＳＤ１〜ＳＤｎに基づき、電圧Ｖ１〜Ｖ４から選択した電圧を内部ノードＮ３に発生させる。ＥＳＤ保護回路２４は、内部ノードＮ３に過電圧が発生すると、内部ノードＮ３の電圧をダイオード２４ａにより電源電圧ＶＤＤに制限する。更に、内部ノードＮ３の電圧をダイオード２４ｂにより電源電圧ＶＳＳに制限する。
【００４５】
配線２５は、セグメント端子２６と内部ノードＮ３とを接続している。この配線２５は、半導体基板２１内に形成したＮ型ウエル４０を有している。このＮ型ウエル４０は、Ｎウエル抵抗４１を形成している。
【００４６】
入射ノイズＩＷ１は、セグメント端子２６より絶縁膜３９に形成されたスルホールを経由してＮ型アクティブ層４１ｂよりＮ型ウエル４０内に伝搬する。Ｎ型ウエル４０内を伝搬した入射ノイズＩＷ１は、入射ノイズＩＷ２になるまで減衰されて、Ｎ型アクティブ層４１ｂから絶縁膜３９に形成されたスルホールを経由して配線２５に伝搬する。この減衰された入射ノイズＩＷ２は、内部ノードＮ３に入力され、内部ノードＮ３に、入射ノイズＩＷ２が重畳した電圧が発生する。
【００４７】
ここで、Ｎ型ウエル４０による抵抗値は、セグメント端子２６に入力される入射ノイズＩＷ１がＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳに制限されない振幅まで減衰させる値に設定されている。このため、内部ノードＮ３の電圧が、ＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳに制限されることがなくなる。
【００４８】
（実施例１の効果）
本実施例１によれば、次のような効果がある。
【００４９】
実施例１の半導体集積回路は、セグメント端子２６と内部ノードＮ３とを接続する配線２５の途中に、電圧減衰手段であるＮ型ウエル４０を形成している。更に、Ｎ型ウエル４０による抵抗値は、セグメント端子２６に入力される入射ノイズＩＷ１がＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳに制限されない振幅まで減衰させる値に、設定される。これにより、内部ノードＮ３の電圧が、ＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳに制限されることがなくなる。
【００５０】
従って、入射ノイズＩＷ２の平均電圧が０Ｖに近くなり、セグメント信号ＳＧＮの出力（電圧Ｖ１〜Ｖ４）に重畳される入射ノイズＩＷ２の平均電圧（直流成分）が少なくなる。その結果、従来あった、ＳＥＧ端子５６の電圧が、クランプにより失われた平均の電圧ΔＶ３だけ電圧が低下して、電圧Ｖ３−ΔＶ３を、ＳＥＧ端子５６から出力することがなくなった。又、クランプにより失われた平均の電圧ΔＶ２だけ、電圧が上昇したＶ２＋ΔＶ２の電圧を、ＳＥＧ端子５６から出力されることもなくなった。
【００５１】
（実施例１の変形例）
【００５２】
（実施例１の変形例の構造）
図４−１は、図１−１の変形例を示す回路図である。図４−２は、図４−１の概略の断面図である。
【００５３】
この第１の実施例の変形例は、配線２５の電圧減衰手段として、抵抗値を持たせた配線抵抗４２を形成したものであるのである。配線抵抗４２の部分以外は実施例１と同一の構造である。
【００５４】
配線２５は、内部ノードＮ３とセグメント端子２６とを結ぶ配線である。この配線２５の一部又は全部に配線抵抗４２を設けた。配線抵抗４２は、数ｋΩ（３ｋ〜６ｋΩ程度）のメタル層やポリシリコン層などにより形成された抵抗である。
【００５５】
（実施例１の変形例の動作）
実施例１の半導体集積回路は、セグメント端子２６と内部ノードＮ３とを接続する配線２５を、数ｋΩ（３ｋ〜６ｋΩ程度）のメタル層やポリシリコン層などにより形成されたものである。実施例１と同様に、セグメント端子２６に入力される入射ノイズＩＷ１を、ＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳにクランプされない振幅まで減衰するように、配線抵抗４２の抵抗値を設定する。これにより、内部ノードＮ３の電圧が、ＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳに制限されることがなくなる。
【００５６】
（実施例１の変形例の効果）
本実施例１の変形例によれば、次のような効果がある。
【００５７】
本実施例１の変形例は、セグメント端子２６と内部ノードＮ３とを接続する配線２５を、数ｋΩ（３ｋ〜６ｋΩ程度）のメタル層やポリシリコン層などにより形成したものである。これにより、実施例１と同様に、内部ノードＮ３の電圧がＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳに制限されることがなくなる。従って、入射ノイズＩＷ２の平均電圧を０Ｖ付近に維持できる。
【実施例２】
【００５８】
（実施例２の構成）
図５−１は、本発明の実施例２の半導体集積回路で構成されたＬＣＤ１の回路図である。図５−２は、図５−１中のＸ部分を示す拡大平面図である。図５−３は、図５−２中のＡ１−Ａ２断面図である。
【００５９】
本実施例２は、Ｎ型ウエル４０の近傍にＶＳＳ端子の吸出層４５を形成し、この吸出層４５とＮ型ウエル４０との間に抵抗４４を形成して、Ｎ型ウエル４０と共に電圧減衰手段を形成したものである。吸出層４５は、Ｐ型アクティブ層であり、この吸出層４５に、絶縁膜３９に形成されたスルホールを介してＶＳＳ端子に接続された電源ノードＮ４（＝Ｎ４−１，Ｎ４−２）が接続されるものである。この吸出層４５と電源ノードＮ４は、第３の電源ノードを形成するものである。
【００６０】
その他の構成は、実施例１と同様である。
【００６１】
（実施例２の動作）
Ｎ型ウエル４０は、半導体基板２１との間に寄生ダイオード４３（＝４３ａ、４３ｂ…）が発生する。寄生ダイオード４３は、半導体基板２１にアノードを形成し、Ｎ型ウエル４０にカソードを形成する。更に、半導体基板２１がＶＳＳ端子に接続されているため、寄生ダイオード４３によるクランプが発生する。そこで、吸出層４５をＮ型ウエル４０から離すことで、吸出層４５から寄生ダイオード４３までの抵抗４４を増大させることができる。このため、寄生ダイオード４３に流れる電流は減少して、寄生ダイオード４３によるセグメント端子２６における電圧のクランプは緩やかなものになる。
【００６２】
（実施例２の効果）
本実施例２によれば、次のような効果がある。
【００６３】
Ｎ型ウエル４０と半導体基板２１内に形成した吸出層４５とを離すことにより、Ｎ型ウエル４０と半導体基板２１内に形成した電源ノードと間に抵抗４４を発生させ、寄生ダイオード４３に流れる電流を減少させることが出来る。このため、寄生ダイオード４３によるセグメント端子２６における電圧のクランプは、クランプが緩やかになり、入射ノイズＩＷ１の平均電圧の偏りを抑制出来る。従って、セグメント信号ＳＥＧにおける電圧の変動を小さくすることが出来る。
【実施例３】
【００６４】
（実施例３の構成）
図６−１は、本発明の実施例３における半導体集積回路で構成したＬＣＤ１の回路図である。図６−２は、図６−１中のＹ部分を示す拡大平面図である。図６−３は、図６−２中のＢ１−Ｂ２断面図である。
【００６５】
実施例３は、Ｎ型ウエル４０に平行して、セグメント端子２６に接続された容量電極４７を設けて、Ｎ型ウエル４０と共に電圧減衰手段を形成したものである。セグメント端子２６と絶縁膜３９を挟んで対向する半導体基板２１により形成される第１の容量４６ａと、容量電極４７と絶縁膜３９を挟んで対向する半導体基板２１により形成される第２の容量４６ｂとにより、容量４６は形成される。
【００６６】
その他の構成は、実施例１及び実施例２と同様である。
【００６７】
（実施例３の動作）
実施例３は、実施例２におけるＮ型ウエル４０に平行して容量電極４７を設けたため、元々あるセグメント端子２６と半導体基板２１との間の容量４６ａの他、容量電極４７と絶縁膜３９を介して対抗する半導体基板２１との間に容量４６ｂが加わって、容量４６を形成する。この容量４６は、寄生ダイオード４３に並列に形成されるため、電磁妨害波ＥＭＩにより発生する入射ノイズＩＷ１が重畳されてＮ型ウエル４０に入力されても、Ｎ型ウエル４０近傍の半導体基板２１の電圧を同相で変動させることになる。このため、寄生ダイオード４３のカソード側の電圧が接地電圧ＶＳＳよりも下回っても、寄生ダイオード４３のアノード側電圧も同時に接地電圧ＶＳＳよりも下回る。そのため、寄生ダイオード４３によるクランプが起こり難くなる。
【００６８】
（実施例３の効果）
本実施例によれば、次の（ａ）及び（ｂ）のような効果がある。
【００６９】
（ａ）Ｎ型ウエル４０に平行して容量電極４７を設けたため、元々あるセグメント端子２６と半導体基板２１との間の容量の他、容量電極４７と絶縁膜３９を介して対抗する半導体基板２１との間に容量が加わって、容量４６を形成する。この容量４６により、Ｎ型ウエル４０近傍の半導体基板２１の電圧は、入射ノイズＩＷ１に合わせて、Ｎ型ウエル４０の電圧と同相で変動する。このため、寄生ダイオード４３のカソード側の電圧が接地電圧ＶＳＳよりも下回っても、寄生ダイオード４３のアノード側電圧も同時に接地電圧ＶＳＳよりも下回るため、寄生ダイオード４３によるクランプが起こり難くなる。従って、入射ノイズＩＷ１の平均電圧の変動が少なくなり、セグメント信号ＳＥＧにおける電圧の変動を小さくできる。
【００７０】
（ｂ）容量４６は、入射ノイズＩＷ１を減衰させるため、実施例２で設けた抵抗４４を大きくする必要がなくなる。このため、半導体集積回路のレイアウト面積を抑えることができる。
【００７１】
（変形例）
本発明は、上記実施例１〜３に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（Ａ）〜（Ｂ）のようなものがある。
【００７２】
（Ａ）実施例１〜３は、Ｐ型の半導体基板２１を使用したが、Ｎ型の半導体基板を使用してもよい。この場合、Ｎ型ウエル４０により形成した抵抗は、Ｐ型ウエルに形成することになる。
【００７３】
（Ｂ）実施例１〜３は、ＳＴＮ液晶パネルを駆動する場合で説明したが、プラズマディスプレイ、エレクトロルミネセントディスプレイ等の表示パネルを駆動する場合にも適用することができる。
【符号の説明】
【００７４】
１０ 液晶パネル
１１，１１−１〜１１−ｎ セグメント電極
１２，１２−１〜１２−ｎ コモン電極
１３ 液晶セル
２０ セグメントドライバ
２１，３１ 半導体基板
２２，３２ 分圧回路
２３，３３ 出力段回路
２４，３４ ＥＳＤ保護回路
２５ 配線
２６，２６−１〜２６−Ｎ セグメント端子
３０ コモンドライバ
３６，３６−１〜３６−Ｎ コモン端子
４０ Ｎ型ウエル
４１ Ｎウエル抵抗
４１ａ，４１ｂ Ｎ型アクティブ層
４２ 配線抵抗
４３ａ，４３ｂ 寄生ダイオード
４４ 抵抗
４５ 吸出層
４６ａ，４６ｂ 容量
４７ 容量電極
【技術分野】
【０００１】
本発明は、外部の負荷を駆動し、外部負荷から発生する過電圧に影響されない半導体集積回路、例えば、液晶表示装置（以下「ＬＣＤ」という。）における液晶パネルを駆動する駆動回路（ドライバ）を構成する半導体集積回路に関するものである。
【背景技術】
【０００２】
従来、外部の負荷を駆動する半導体集積回路は、電磁両立性（Electromagnetic Compatibility、以下「ＥＭＣ」という。）を必要とする。例えば、液晶パネルは、電気・電子機器から発する電磁妨害波により、電磁放射妨害（Electro Magnetic Interference、以下「ＥＭＩ」という。）を受けやすい。更に、半導体集積回路の高集積度及び多出力化に伴ってＥＭＣ耐性に対する重要性が高まっている。その上、携帯電話の電波影響も考慮されて、ＥＭＣ試験条件が厳しくなっている。
【０００３】
液晶パネルを駆動するドライバは、近年様々な場面や用途で使用されるようになって来ている。又、車載用の大型液晶パネルも使用される様になり、液晶パネルを駆動するドライバのＥＭＣ耐性が一層求められている。
【０００４】
図７は、従来の半導体集積回路で構成されたＬＣＤを示す概略の回路図である。
従来のＬＣＤは、液晶パネル５０と、液晶パネル５０を駆動するドライバ５９により構成されている。液晶パネルは、例えば、スーパーツイストネマチック（Super-twisted nematic、以下「ＳＴＮ」という。）液晶を用い、画素毎に区切られた液晶セル５３を有している。この液晶セル５３は、複数の平行した電極により形成されたセグメント（例えば、ＳＥＧ）線５１と、ＳＥＧ線５１と直交する複数の平行した電極により形成されたコモン（例えば、ＣＯＭ）線５２の交差点における画素を表示するものである。ＳＥＧ線５１及びＣＯＭ線５２は、所定の電圧を印加することにより液晶セル５３を駆動するものであり、この入力側は、ドライバ５９に接続されている。
【０００５】
ドライバ５９は、ＳＥＧドライバ６０と、ＳＥＧドライバ６０と同一の回路構成によるＣＯＭドライバ７０とを有している。このＳＥＧドライバ６０は、分圧回路６２、出力段回路６３、静電気放電（以下「ＥＳＤ」という。）保護回路６４、及びＳＥＧ端子６６を有している。
【０００６】
分圧回路６２は、電源電圧ＶＤＤが印加される電源端子（以下「ＶＤＤ端子」という。）と接地電圧ＶＳＳ（＝０Ｖ）が印加される接地端子（以下「ＶＳＳ端子」という。）との間に直列に接続された、ＰＭＯＳ６２ａ、抵抗６２ｂ、抵抗６２ｃ、抵抗６２ｄ、及びＮＭＯＳ６２ｅを有している。この抵抗６２ｂ、抵抗６２ｃ、及び抵抗６２ｄは、液晶パネルを駆動する中間電圧を発生させるための分圧抵抗であり、電源電圧ＶＤＤ及び接地電圧ＶＳＳ間の電圧に分圧して、電圧Ｖ４、Ｖ３、Ｖ２、Ｖ１を出力するものである。分圧回路６２の出力側には、出力段回路６３が接続されている。
【０００７】
出力段回路６３は、図示しない制御信号により、電圧Ｖ３を選択して出力するＰＭＯＳ及びＮＭＯＳとから構成されたアナログスイッチ６３ａと電圧Ｖ２を選択して出力するＰＭＯＳ及びＮＭＯＳとから構成されたアナログスイッチ６３ｂとを有している。更に、出力段回路６３は、図示しない制御信号により、電圧Ｖ４を選択して出力するＰＭＯＳ６３ｃ及び電圧Ｖ１を選択して出力するＮＭＯＳ６３ｄを有している。この出力段回路６３の出力側には、ＥＳＤ保護回路６４が接続されている。
【０００８】
ＥＳＤ保護回路６４は、ダイオード６４ａ及びダイオード６４ｂを有し、過電圧を接地電圧ＶＳＳ又は電源電圧ＶＤＤに制限することで出力段回路６３を保護する回路であり、このＥＳＤ保護回路６４には、ＳＥＧ端子６６が接続されている。ＳＥＧ端子６６は、ＳＥＧ線５１と接続するための端子であり、この出力側に、ＳＥＧ線５１との接続を中継する中継配線５４が接続されている。
【０００９】
ＣＯＭドライバ７０は、ＣＯＭドライバ６０と共用する分圧回路６２に接続された出力段回路７３と、出力段回路７３に接続されたＥＳＤ保護回路７４と、ＥＳＤ保護回路７４に接続されたＣＯＭ端子７６とを有している。この出力段回路７３は、アナログスイッチ７３ａとアナログスイッチ７３ｂとＰＭＯＳ７３ｃ及びＮＭＯＳ７３ｄとにより構成されている。ＥＳＤ保護回路７４は、ダイオード７４ａ及びダイオード７４ｂから構成されている。ＣＯＭ端子７６は、ＣＯＭ線５２と接続するための端子であり、この出力側に、ＣＯＭ線５２との接続を中継する中継配線５５が接続されている。
【００１０】
ＳＥＧドライバ６０は、図示しない制御信号により電圧Ｖ１〜Ｖ４から選択した所定の電圧（例えば、電圧Ｖ３）を出力して、中継配線５４を経由してＳＥＧ線５１に電圧Ｖ３を印加する。更に、ＣＯＭドライバ７０は、図示しない制御信号により電圧Ｖ１〜Ｖ４から選択した所定の電圧（例えば、電圧Ｖ２）を出力して、中継配線５５を経由してＣＯＭ線５２に電圧Ｖ２を印加する。このＳＥＧ線５１に印加された電圧Ｖ３とＣＯＭ線５２に印加された電圧Ｖ２とが印加された結果、液晶セル５３の両端には、電圧（Ｖ３−Ｖ２）が印加される。この電圧（Ｖ３−Ｖ２）により、液晶セル５３の表示が行われる。
【００１１】
一方、半導体集積回路が受ける電磁妨害波ＥＭＩに対する対策として特許文献１がある。特許文献１は、層間絶縁層上に設けられた配線層と、同一レベルのダミー配線を設けて、ダミー配線を基準電位に接続するものである。このダミー配線によりシールド効果を大きくすることでＥＭＣ、ＥＭＩに対する耐性を向上させるものである。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００３−２５７９７１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１では、出力端子から入力される電磁妨害波ＥＭＩについては考慮されていなかった。一方、液晶パネル５０において、中継配線５４とＳＥＧ線５１とは、接続されて１本の導体を形成し、中継配線５５とＣＯＭ線５２とは、接続されて１本の導体を形成している。この中継配線５４及びＳＥＧ線と中継配線５５及びＣＯＭ線５２とは、それぞれアンテナになり、電磁妨害波ＥＭＩを受けやすい。このため、ＳＥＧ端子６６から入力される電磁妨害波ＥＭＩによる電圧レベルが、電源電圧ＶＤＤ以上又は接地電圧ＶＳＳ以下になる場合もある。しかしながら、この電磁妨害波ＥＭＩによる電圧レベルが、電源電圧ＶＤＤ以上又は接地電圧ＶＳＳ以下になる場合には、次の問題があった。
【００１４】
図８（ａ）（ｂ）は、図７のＬＣＤにおける入射ノイズによるレベル変動を示す図である。
【００１５】
例えば、ＳＥＧ端子６６から電圧Ｖ３が出力されている時［図８（ａ）］に、電源電圧ＶＤＤ以上の振幅がある入射ノイズＩＷ１が電圧Ｖ３に重畳した場合には、ＥＳＤ保護回路６４のダイオード６４ａ及び出力段回路６３におけるＰＭＯＳの寄生ダイオードにより、電源電圧ＶＤＤ以上の電圧を強制的に電源電圧ＶＤＤにする電圧制限（以後「クランプ」という。）が行われる。このクランプにより失われた平均の電圧をΔＶ３とすると、電圧ΔＶ３だけ入射ノイズの平均レベルが低下する。この結果、ＳＥＧ端子６６から出力している電圧Ｖ３は、電圧ΔＶ３だけ電圧が低下して、Ｖ３−ΔＶ３の電圧をＳＥＧ端子６６から出力することになる。
【００１６】
更に、ＳＥＧ端子６６から電圧Ｖ３が出力されている時は、ＣＯＭ端子７６から電圧Ｖ２が出力されている［図８（ｂ）］。電源電圧ＶＤＤ以上の振幅がある入射ノイズが電圧Ｖ２に重畳した場合には、ＥＳＤ保護回路７４のダイオード７４ｂ及び出力段回路７３におけるＮＭＯＳの寄生ダイオードにより，接地電圧ＶＳＳ以下の電圧を強制的に電源電圧ＶＳＳにするクランプが行われる。これにより、クランプにより失われた平均の電圧ΔＶ２だけ入射ノイズの平均レベルが上昇する。この結果、ＣＯＭ端子７６から出力している電圧Ｖ２は、電圧ΔＶ２だけ電圧が上昇して、Ｖ２＋ΔＶ２の電圧をＣＯＭ端子７６から出力することになる。
【００１７】
以上のように、ダイオードによるクランプの影響で、高電圧（＝電圧Ｖ３）を出力しているＳＥＧ端子６６は、低電圧側へ電圧ΔＶ３分だけシフトし、低電圧（＝電圧Ｖ２）を出力しているＣＯＭ端子７６は高電圧側へ電圧ΔＶ２分だけシフトする。その結果、ＳＥＧ端子６６及びＣＯＭ端子７６間の電圧差が小さくなって、液晶パネル上のオンすべきセルがオフしてしまうという不具合が発生していた。
【課題を解決するための手段】
【００１８】
本発明の半導体集積回路は、半導体素子が形成された基板と、前記基板に形成され、外部の負荷に接続された出力端子と、前記基板に形成され、前記出力端子と内部ノードとの間に接続された配線と、前記基板に形成され、所定の電圧を発生して前記内部ノードに供給する電圧発生回路と、前記基板に形成されて前記配線に接続され、前記出力端子に侵入する過電圧を減衰させる電圧減衰手段と、前記基板に形成されて前記内部ノードに接続され、前記電圧減衰手段により減衰された減衰後の電圧が基準電圧を超えた場合に前記減衰後の電圧を制限する電圧制限回路とを備えたことを特徴とする。
【発明の効果】
【００１９】
本発明によれば、出力端子より入力される過電圧を減衰させる電圧減衰手段を設けたため、電磁妨害波を受電することで入力される入射ノイズにより発生する過電圧を電圧制限回路に到達するまでの間に減衰さることができる。そのため、過電圧をクランプする機会が少なくなり、クランプによる入射ノイズの平均レベル変動を抑えることができる。その結果、電圧発生回路の出力する電圧が、変動するのを抑えることが出来る。
【図面の簡単な説明】
【００２０】
【図１−１】図１−１は本発明の実施例１における半導体集積回路で構成されたＬＣＤ１の概略の回路図である。
【図１−２】図１−２は図１−１の概略の断面図である。
【図２】図２は、本発明の実施例１における半導体集積回路で構成されたＬＣＤ１を示めす概略の構成図である。
【図３】図３は図２のＬＣＤ１の動作説明図である。
【図４−１】図４−１は図１−１の変形例を示す回路図である。
【図４−２】図４−２は図４−１の概略の断面図である。
【図５−１】図５−１は本発明の実施例２の半導体集積回路で構成されたＬＣＤ１の回路図である。
【図５−２】図５−２は図５−１中のＸ部分を示す拡大平面図である。
【図５−３】図５−３は図５−２中のＡ１−Ａ２断面図である。
【図６−１】図６−１は本発明の実施例３における半導体集積回路で構成したＬＣＤ１の回路図である。
【図６−２】図６−２は図６−１中のＹ部分を示す拡大平面図である。
【図６−３】図６−３は図６−２中のＢ１−Ｂ２断面図である。
【図７】図７は従来の半導体集積回路で構成されたＬＣＤを示す概略の回路図である。
【図８】図８は図７のＬＣＤにおける入射ノイズによるレベル変動を示す図である。
【発明を実施するための形態】
【００２１】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００２２】
（実施例１のＬＣＤ１の全体の構成）
図２は、本発明の実施例１における半導体集積回路で構成されたＬＣＤ１を示めす概略の構成図である。
【００２３】
図２に示すＬＣＤ１は、基板２（例えば、プリント基板）に実装された、液晶パネル１０、セグメントドライバ２０及びコモンドライバ３０により構成されている。
【００２４】
液晶パネル１０は、液晶パネル１０の例えば列方向に平行に配列された複数のセグメント電極１１（＝１１−１〜１１−ｎ）と、液晶パネル１０の例えば行方向に平行に配列された複数のコモン電極１２（＝１２−１〜１２−ｍ）とが直角に交差するように配置され、これらの交差箇所に液晶セル１３が形成されている。
【００２５】
セグメントドライバ２０は、分圧回路２２を有している。この分圧回路２２は４種類の電圧Ｖ１〜Ｖ４を出力し、この出力側に、電圧発生回路（例えば、出力段回路）２３が接続されている。出力段回路２３は、図示しない制御回路等から供給される表示データＳＤ（＝ＳＤ１〜ＳＤｎ）を入力し、各液晶セル１３で表示させる表示内容に応じ、電圧Ｖ１〜Ｖ４の中から選択した電圧に基づくセグメント信号ＳＥＧ１〜ＳＥＧｎを出力するものである。この出力段回路２３に、電圧制限回路（例えば、ＥＳＤ保護回路）２４が接続されている。
【００２６】
ＥＳＤ保護回路２４は、出力段回路２３の出力に発生する過電圧を第１の電源電圧（例えば、接地電圧ＶＳＳ）又は第２の電源電圧（例えば、電源電圧ＶＤＤ）に制限することで出力段回路２３を保護する回路である。このＥＳＤ保護回路２４の出力側に、配線２５（＝２５−１〜２５−ｎ）が接続されている。配線２５は、この出力側に、セグメント端子２６（＝２６−１〜２６−ｎ）が接続され、セグメント端子２６に入力される入射ノイズの伝搬を制御するものである。セグメント端子２６は、セグメント信号ＳＥＧ１〜ＳＥＧｎを出力するセグメントドライバ２０内の端子であり、この先に、セグメント電極１１（＝１１−１〜１１−ｎ）が接続されている。
【００２７】
コモンドライバ３０は、セグメントドライバ２０と同一の構成をしている。このコモンドライバ３０は、図示しない制御回路等から供給される走査データＣＤ（＝ＣＤ１〜ＣＤｍ）に基づき、電圧Ｖ１〜Ｖ４の中から選択した電圧に基づくコモン信号ＣＯＭ１〜ＣＯＭｍを生成し、この出力側に、コモン線を接続するものえある。更に、コモンドライバ３０は、分圧回路３２、出力段回路３３、ＥＳＤ保護回路３４、配線３５（＝３５−１〜３５−ｍ）及びコモン端子３６（＝３６−１〜３６−ｍ）を有している。
【００２８】
（実施例１のＬＣＤ１の回路構成）
図１−１は、本発明の実施例１における半導体集積回路で構成されたＬＣＤ１の概略の回路図である。
【００２９】
図１−１において、セグメントドライバ２０は、分圧回路２２、出力段回路２３、ＥＳＤ保護回路２４、配線２５及びセグメント端子２６を有している。このうち、分圧回路２２及び出力段回路２３は、従来例の分圧回路６２及び出力段回路６３と同様な回路を用いている。尚、コモンドライバ３０は、セグメントドライバ２０と同一の構成をしているため、セグメントドライバ２０についてのみ説明する。
【００３０】
セグメントドライバ２０は、４種の電圧Ｖ１〜Ｖ４を発生させる分圧回路２２を有している。この分圧回路２２は、ＶＳＳ端子に接続された第１の電源（例えば、電源ノードＮ１）と、ＶＤＤ端子に接続された第２の電源（例えば、電源ノードＮ２）とを有している。この電源ノードＮ２には、ＰＭＯＳ２２ａ、抵抗２２ｂ、抵抗２２ｃ、抵抗２２ｄ、及びＮＭＯＳ２２ｅが直列に接続されていて、ＮＭＯＳ２２ｅの他端に、電源ノードＮ１が接続されている。この抵抗２２ｂ及び抵抗２２ｃ間の電圧Ｖ３を出力し、この出力側に、アナログスイッチ２３ａが接続されている。更に、抵抗２２ｃ及び抵抗２２ｄ間の電圧Ｖ２を出力し、この出力側に、アナログスイッチ２３ｂが接続されている。尚、電圧Ｖ４は、電源電圧ＶＤＤであり、電圧Ｖ１は、接地電圧ＶＳＳである。
【００３１】
出力段回路２３は、アナログスイッチ２３ａ、アナログスイッチ２３ｂ、ＰＭＯＳ２３ｃ及びＮＭＯＳ２３ｄを有している。アナログスイッチ２３ａは、表示データＳＤに基づく信号により電圧Ｖ３を出力するものであり、その出力側は、ＥＳＤ保護回路の内部ノードＮ３に接続されている。アナログスイッチ２３ｂは、表示データＳＤに基づく信号により電圧Ｖ２を出力するものであり、その出力側は、内部ノードＮ３に接続されている。ＰＭＯＳ２３ｃは、表示データＳＤに基づく信号により電圧Ｖ４を出力するものであり、その出力側は、接続されている。ＮＭＯＳ２３ｄは、表示データＳＤに基づく信号により電圧Ｖ１を出力するものであり、その出力側は、内部ノードＮ３に接続されている。
【００３２】
ＥＳＤ保護回路２４は、ダイオード２４ａ及びダイオード２４ｂを有し、内部ノードＮ３に加わる過電圧を接地電圧ＶＳＳ又は電源電圧ＶＤＤに制限することで出力段回路２３を保護する回路である。このダイオード２４ａは、カソードが電源ノードＮ２に接続され、アノードが内部ノードＮ３に接続されている。ダイオード２４ｂは、カソードが内部ノードＮ３に接続され、アノードが電源ノードＮ１に接続されている。
【００３３】
このＥＳＤ保護回路２４には、配線２５が接続されている。配線２５は、途中に電圧減衰手段を形成するＮウエル抵抗４１が配置されていて、セグメント端子２６に接続される。このＮウエル抵抗４１は、セグメント端子２６から入力される侵入ノイズＩＷ１を減衰させるものである。このセグメント端子２６には、中継配線１４を介してセグメント電極１１に接続されている。一方、コモンドライバ３０のコモン端子３６は、中継配線１５を介してコモン電極１２に接続されている。セグメント電極１１とコモン電極１２との交差する位置に液晶セル１３が配置されている。
【００３４】
（実施例１のＬＣＤ１の断面構造）
図１−２は、図１−１の概略の断面図である。
【００３５】
図２の基板２は、液晶パネル１０、セグメントドライバ２０を搭載した例えばＰ型の半導体基板２１、及びコモンドライバ３０を搭載した例えばＰ型の半導体基板３１を実装している。
【００３６】
図１−２において、液晶パネル１０は、セグメント電極１１と、コモン電極１２と、液晶セル１３とを有している。セグメント電極１１は、液晶セル１３の一方の電極であり、セグメント信号（例えば、電圧Ｖ３）を供給する導体である。コモン電極１２は、液晶セル１３の他方の電極であり、コモン信号（例えば、電圧Ｖ２）を供給する導体である。液晶セル１３は、セグメント電極１１の電圧とコモン電極１２の電圧とにより表示を行うものである。このセグメント電極１１は、中継配線１４を介して、半導体基板２１に形成されたセグメント端子２６に接続されている。尚、コモン電極１２の図示していない中継配線１５は半導体基板２１に形成されたコモン端子３６に接続されている。
【００３７】
半導体基板２１は、内部にＮ型ウエル４０及びＮ型ウエル４８が形成され、この上部に、絶縁膜３９が形成されている。絶縁膜３９の表面には、電源ノードＮ２、内部ノードＮ３（＝Ｎ３−１，Ｎ３−２）、配線２５の配線パターン部分、及びセグメント端子２６が形成されている。
【００３８】
ＥＳＤ保護回路２４におけるダイオード２４ａは、Ｎ型ウエル４８に形成されたＰ型アクティブ層４８１とＮ型ウエル４８との接合部に形成される。Ｎ型ウエル４８は、更に、Ｎ型アクティブ層４８２を有し、このＮ型アクティブ層４８２及び絶縁膜３９に形成されたスルホールにより電源ノードＮ２に接続されている。Ｐ型アクティブ層４８１は、絶縁膜３９に形成されたスルホールにより内部ノードＮ３−２に接続されている。この内部ノードＮ３−２は、配線２５と接続されている。ダイオード２４ｂは、半導体基板２１に形成したＮ型アクティブ層４９と半導体基板２１との接合部に形成される。Ｎ型アクティブ層４９は、絶縁膜３９に形成されたスルホールにより、内部ノードＮ３−１と接続されている。
【００３９】
Ｎ型ウエル４０は、配線２５の電圧減衰手段であるＮウエル抵抗４１を形成するものである。Ｎ型ウエル４０の一端は、Ｎ型ウエル４０に形成したＮ型アクティブ層４１ａ及び絶縁膜３９に形成されたスルホールを介して、配線２５の配線パターン部分に接続されている。このＮ型ウエル４０の他端は、Ｎ型ウエル４０に形成したＮ型アクティブ層４１ｂ及び絶縁膜３９に形成されたスルホールにより、セグメント端子２６に接続されている。
【００４０】
（実施例１のＬＣＤ１の全体の動作）
図２における液晶パネル１０は、走査データＣＤ１〜ＣＤｍに基づく電圧をコモン電極１２（１２−１〜１２−ｍ）に印加し、表示データＳＤ１〜ＳＤｎのデータに基づく電圧をセグメント電極１１（１１−１〜１１−ｎ）に印加する。セグメント電極１１とコモン電極１２との交差点にある液晶セル１３は、印加されたセグメント電極１１とコモン電極１２の電圧により表示が制御される。
【００４１】
図３は、図２のＬＣＤ１の動作説明図である。
簡単にするため、コモン信号（例えば、ＣＯＭ）１〜３とし、セグメント信号（例えばＳＥＧ）１〜２として説明する。図３の横軸は時間軸であり、走査されたコモン電極１２に対応して、ＣＯＭ１制御、ＣＯＭ２制御、及びＣＯＭ３制御と、順次、コモン電極１２−１〜１２−３を走査しているものとする。ＣＯＭ１〜３の走査は、コモン線の電圧を電圧Ｖ４又は電圧Ｖ１にすることにより行う。この選択されたコモン線に対して、ＳＥＧ１〜２の電圧を選択することで液晶セル１３の点灯／非点灯を制御する。一方、コモン線が電圧Ｖ３又は電圧Ｖ２のときは、液晶セル１３を非点灯に制御するものである。例えば、ＣＯＭ１制御では、ＣＯＭ１が電圧Ｖ４になる。この時、ＳＥＧ１〜２は、共に電圧Ｖ３であり、液晶セル１３の両端に、電圧（Ｖ４−Ｖ３）が発生する。この電圧（Ｖ４−Ｖ３）は非点灯である。このため、ＣＯＭ１とＳＥＧ１〜２たが交差する液晶セル１３は非点灯に制御される。
【００４２】
次に、ＣＯＭ２制御にうつる。ＣＯＭ２制御において、ＣＯＭ２の電圧は、電圧Ｖ４である。この時のＳＥＧ１は電圧Ｖ３であり、ＳＥＧ２は電圧Ｖ１である。従って、ＳＥＧ１に対応する液晶セル１３の両端には、電圧（Ｖ４−Ｖ３）が印加される。この電圧（Ｖ４−Ｖ３）は非点灯であるため、ＣＯＭ２とＳＥＧ１とが交差する液晶セル１３は非点灯に制御される。一方、ＳＥＧ２に対応する液晶セル１３の両端には、電圧（Ｖ４−Ｖ１）が印加される。この電圧（Ｖ４−Ｖ１）は点灯であるため、ＣＯＭ２とＳＥＧ２とが交差する液晶セル１３は点灯に制御される。このように液晶パネル１０の表示は制御される。
【００４３】
（実施例１の半導体集積回路に電磁妨害波が侵入したときの動作）
図１−１及び図１−２を参照しながらセグメントドライバ２０に電磁妨害波ＥＭＩが侵入したときの動作説明する。
【００４４】
セグメントドライバ２０の出力段回路２３は、表示データＳＤ１〜ＳＤｎに基づき、電圧Ｖ１〜Ｖ４から選択した電圧を内部ノードＮ３に発生させる。ＥＳＤ保護回路２４は、内部ノードＮ３に過電圧が発生すると、内部ノードＮ３の電圧をダイオード２４ａにより電源電圧ＶＤＤに制限する。更に、内部ノードＮ３の電圧をダイオード２４ｂにより電源電圧ＶＳＳに制限する。
【００４５】
配線２５は、セグメント端子２６と内部ノードＮ３とを接続している。この配線２５は、半導体基板２１内に形成したＮ型ウエル４０を有している。このＮ型ウエル４０は、Ｎウエル抵抗４１を形成している。
【００４６】
入射ノイズＩＷ１は、セグメント端子２６より絶縁膜３９に形成されたスルホールを経由してＮ型アクティブ層４１ｂよりＮ型ウエル４０内に伝搬する。Ｎ型ウエル４０内を伝搬した入射ノイズＩＷ１は、入射ノイズＩＷ２になるまで減衰されて、Ｎ型アクティブ層４１ｂから絶縁膜３９に形成されたスルホールを経由して配線２５に伝搬する。この減衰された入射ノイズＩＷ２は、内部ノードＮ３に入力され、内部ノードＮ３に、入射ノイズＩＷ２が重畳した電圧が発生する。
【００４７】
ここで、Ｎ型ウエル４０による抵抗値は、セグメント端子２６に入力される入射ノイズＩＷ１がＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳに制限されない振幅まで減衰させる値に設定されている。このため、内部ノードＮ３の電圧が、ＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳに制限されることがなくなる。
【００４８】
（実施例１の効果）
本実施例１によれば、次のような効果がある。
【００４９】
実施例１の半導体集積回路は、セグメント端子２６と内部ノードＮ３とを接続する配線２５の途中に、電圧減衰手段であるＮ型ウエル４０を形成している。更に、Ｎ型ウエル４０による抵抗値は、セグメント端子２６に入力される入射ノイズＩＷ１がＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳに制限されない振幅まで減衰させる値に、設定される。これにより、内部ノードＮ３の電圧が、ＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳに制限されることがなくなる。
【００５０】
従って、入射ノイズＩＷ２の平均電圧が０Ｖに近くなり、セグメント信号ＳＧＮの出力（電圧Ｖ１〜Ｖ４）に重畳される入射ノイズＩＷ２の平均電圧（直流成分）が少なくなる。その結果、従来あった、ＳＥＧ端子５６の電圧が、クランプにより失われた平均の電圧ΔＶ３だけ電圧が低下して、電圧Ｖ３−ΔＶ３を、ＳＥＧ端子５６から出力することがなくなった。又、クランプにより失われた平均の電圧ΔＶ２だけ、電圧が上昇したＶ２＋ΔＶ２の電圧を、ＳＥＧ端子５６から出力されることもなくなった。
【００５１】
（実施例１の変形例）
【００５２】
（実施例１の変形例の構造）
図４−１は、図１−１の変形例を示す回路図である。図４−２は、図４−１の概略の断面図である。
【００５３】
この第１の実施例の変形例は、配線２５の電圧減衰手段として、抵抗値を持たせた配線抵抗４２を形成したものであるのである。配線抵抗４２の部分以外は実施例１と同一の構造である。
【００５４】
配線２５は、内部ノードＮ３とセグメント端子２６とを結ぶ配線である。この配線２５の一部又は全部に配線抵抗４２を設けた。配線抵抗４２は、数ｋΩ（３ｋ〜６ｋΩ程度）のメタル層やポリシリコン層などにより形成された抵抗である。
【００５５】
（実施例１の変形例の動作）
実施例１の半導体集積回路は、セグメント端子２６と内部ノードＮ３とを接続する配線２５を、数ｋΩ（３ｋ〜６ｋΩ程度）のメタル層やポリシリコン層などにより形成されたものである。実施例１と同様に、セグメント端子２６に入力される入射ノイズＩＷ１を、ＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳにクランプされない振幅まで減衰するように、配線抵抗４２の抵抗値を設定する。これにより、内部ノードＮ３の電圧が、ＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳに制限されることがなくなる。
【００５６】
（実施例１の変形例の効果）
本実施例１の変形例によれば、次のような効果がある。
【００５７】
本実施例１の変形例は、セグメント端子２６と内部ノードＮ３とを接続する配線２５を、数ｋΩ（３ｋ〜６ｋΩ程度）のメタル層やポリシリコン層などにより形成したものである。これにより、実施例１と同様に、内部ノードＮ３の電圧がＥＳＤ保護回路２４により電源電圧ＶＤＤ又は電源電圧ＶＳＳに制限されることがなくなる。従って、入射ノイズＩＷ２の平均電圧を０Ｖ付近に維持できる。
【実施例２】
【００５８】
（実施例２の構成）
図５−１は、本発明の実施例２の半導体集積回路で構成されたＬＣＤ１の回路図である。図５−２は、図５−１中のＸ部分を示す拡大平面図である。図５−３は、図５−２中のＡ１−Ａ２断面図である。
【００５９】
本実施例２は、Ｎ型ウエル４０の近傍にＶＳＳ端子の吸出層４５を形成し、この吸出層４５とＮ型ウエル４０との間に抵抗４４を形成して、Ｎ型ウエル４０と共に電圧減衰手段を形成したものである。吸出層４５は、Ｐ型アクティブ層であり、この吸出層４５に、絶縁膜３９に形成されたスルホールを介してＶＳＳ端子に接続された電源ノードＮ４（＝Ｎ４−１，Ｎ４−２）が接続されるものである。この吸出層４５と電源ノードＮ４は、第３の電源ノードを形成するものである。
【００６０】
その他の構成は、実施例１と同様である。
【００６１】
（実施例２の動作）
Ｎ型ウエル４０は、半導体基板２１との間に寄生ダイオード４３（＝４３ａ、４３ｂ…）が発生する。寄生ダイオード４３は、半導体基板２１にアノードを形成し、Ｎ型ウエル４０にカソードを形成する。更に、半導体基板２１がＶＳＳ端子に接続されているため、寄生ダイオード４３によるクランプが発生する。そこで、吸出層４５をＮ型ウエル４０から離すことで、吸出層４５から寄生ダイオード４３までの抵抗４４を増大させることができる。このため、寄生ダイオード４３に流れる電流は減少して、寄生ダイオード４３によるセグメント端子２６における電圧のクランプは緩やかなものになる。
【００６２】
（実施例２の効果）
本実施例２によれば、次のような効果がある。
【００６３】
Ｎ型ウエル４０と半導体基板２１内に形成した吸出層４５とを離すことにより、Ｎ型ウエル４０と半導体基板２１内に形成した電源ノードと間に抵抗４４を発生させ、寄生ダイオード４３に流れる電流を減少させることが出来る。このため、寄生ダイオード４３によるセグメント端子２６における電圧のクランプは、クランプが緩やかになり、入射ノイズＩＷ１の平均電圧の偏りを抑制出来る。従って、セグメント信号ＳＥＧにおける電圧の変動を小さくすることが出来る。
【実施例３】
【００６４】
（実施例３の構成）
図６−１は、本発明の実施例３における半導体集積回路で構成したＬＣＤ１の回路図である。図６−２は、図６−１中のＹ部分を示す拡大平面図である。図６−３は、図６−２中のＢ１−Ｂ２断面図である。
【００６５】
実施例３は、Ｎ型ウエル４０に平行して、セグメント端子２６に接続された容量電極４７を設けて、Ｎ型ウエル４０と共に電圧減衰手段を形成したものである。セグメント端子２６と絶縁膜３９を挟んで対向する半導体基板２１により形成される第１の容量４６ａと、容量電極４７と絶縁膜３９を挟んで対向する半導体基板２１により形成される第２の容量４６ｂとにより、容量４６は形成される。
【００６６】
その他の構成は、実施例１及び実施例２と同様である。
【００６７】
（実施例３の動作）
実施例３は、実施例２におけるＮ型ウエル４０に平行して容量電極４７を設けたため、元々あるセグメント端子２６と半導体基板２１との間の容量４６ａの他、容量電極４７と絶縁膜３９を介して対抗する半導体基板２１との間に容量４６ｂが加わって、容量４６を形成する。この容量４６は、寄生ダイオード４３に並列に形成されるため、電磁妨害波ＥＭＩにより発生する入射ノイズＩＷ１が重畳されてＮ型ウエル４０に入力されても、Ｎ型ウエル４０近傍の半導体基板２１の電圧を同相で変動させることになる。このため、寄生ダイオード４３のカソード側の電圧が接地電圧ＶＳＳよりも下回っても、寄生ダイオード４３のアノード側電圧も同時に接地電圧ＶＳＳよりも下回る。そのため、寄生ダイオード４３によるクランプが起こり難くなる。
【００６８】
（実施例３の効果）
本実施例によれば、次の（ａ）及び（ｂ）のような効果がある。
【００６９】
（ａ）Ｎ型ウエル４０に平行して容量電極４７を設けたため、元々あるセグメント端子２６と半導体基板２１との間の容量の他、容量電極４７と絶縁膜３９を介して対抗する半導体基板２１との間に容量が加わって、容量４６を形成する。この容量４６により、Ｎ型ウエル４０近傍の半導体基板２１の電圧は、入射ノイズＩＷ１に合わせて、Ｎ型ウエル４０の電圧と同相で変動する。このため、寄生ダイオード４３のカソード側の電圧が接地電圧ＶＳＳよりも下回っても、寄生ダイオード４３のアノード側電圧も同時に接地電圧ＶＳＳよりも下回るため、寄生ダイオード４３によるクランプが起こり難くなる。従って、入射ノイズＩＷ１の平均電圧の変動が少なくなり、セグメント信号ＳＥＧにおける電圧の変動を小さくできる。
【００７０】
（ｂ）容量４６は、入射ノイズＩＷ１を減衰させるため、実施例２で設けた抵抗４４を大きくする必要がなくなる。このため、半導体集積回路のレイアウト面積を抑えることができる。
【００７１】
（変形例）
本発明は、上記実施例１〜３に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（Ａ）〜（Ｂ）のようなものがある。
【００７２】
（Ａ）実施例１〜３は、Ｐ型の半導体基板２１を使用したが、Ｎ型の半導体基板を使用してもよい。この場合、Ｎ型ウエル４０により形成した抵抗は、Ｐ型ウエルに形成することになる。
【００７３】
（Ｂ）実施例１〜３は、ＳＴＮ液晶パネルを駆動する場合で説明したが、プラズマディスプレイ、エレクトロルミネセントディスプレイ等の表示パネルを駆動する場合にも適用することができる。
【符号の説明】
【００７４】
１０ 液晶パネル
１１，１１−１〜１１−ｎ セグメント電極
１２，１２−１〜１２−ｎ コモン電極
１３ 液晶セル
２０ セグメントドライバ
２１，３１ 半導体基板
２２，３２ 分圧回路
２３，３３ 出力段回路
２４，３４ ＥＳＤ保護回路
２５ 配線
２６，２６−１〜２６−Ｎ セグメント端子
３０ コモンドライバ
３６，３６−１〜３６−Ｎ コモン端子
４０ Ｎ型ウエル
４１ Ｎウエル抵抗
４１ａ，４１ｂ Ｎ型アクティブ層
４２ 配線抵抗
４３ａ，４３ｂ 寄生ダイオード
４４ 抵抗
４５ 吸出層
４６ａ，４６ｂ 容量
４７ 容量電極
【特許請求の範囲】
【請求項１】
半導体素子が形成された基板と、
前記基板に形成され、外部の負荷に接続された出力端子と、
前記基板に形成され、前記出力端子と内部ノードとの間に接続された配線と、
前記基板に形成され、所定の電圧を発生して前記内部ノードに供給する電圧発生回路と、
前記基板に形成されて前記配線に接続され、前記出力端子に侵入する過電圧を減衰させる電圧減衰手段と、
前記基板に形成されて前記内部ノードに接続され、前記電圧減衰手段により減衰された減衰後の電圧が基準電圧を超えた場合に前記減衰後の電圧を制限する電圧制限回路と、
を備えたことを特徴とする半導体集積回路。
【請求項２】
前記電圧減衰手段は、
前記基板内に形成されたウエルであることを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記電圧制限回路は、
第１の電源電圧が印加される第１の電源ノードと、前記第１の電源電圧とは異なる第２の電源電圧が印加される第２の電源ノードとの間に接続され、前記減衰後の電圧を、前記第１の電源電圧と前記第２の電源電圧との間の電圧に制限する構成であり、
前記電圧減衰手段は、更に、
前記ウエルとの間に所定の抵抗値を発生させる位置に設けられ、前記第１の電源電圧が印加される第３の電源ノードを有することを特徴とする請求項２記載の半導体集積回路。
【請求項４】
前記電圧減衰手段は、更に、
前記出力端子と前記基板との間に生じる第１の容量と、
前記出力端子に接続されて前記基板に形成された容量電極と、
前記容量電極と前記基板との間に生じる第２の容量と、
を有することを特徴とする請求項２又は３記載の半導体集積回路。
【請求項５】
前記負荷は、液晶セルを有する表示パネルであることを特徴とする請求項１〜４のいずれか１項に記載の半導体集積回路。
【請求項６】
前記電圧制限回路は、
アノードが前記第１の電源ノードに接続され、カソードが前記内部ノードに接続された第１のダイオードと、
カソードが前記第２の電源ノードに接続され、アノードが前記内部ノードに接続された第２のダイオードと、
により構成されたことを特徴とする請求項１〜５のいずれか１項に記載の半導体集積回路。
【請求項１】
半導体素子が形成された基板と、
前記基板に形成され、外部の負荷に接続された出力端子と、
前記基板に形成され、前記出力端子と内部ノードとの間に接続された配線と、
前記基板に形成され、所定の電圧を発生して前記内部ノードに供給する電圧発生回路と、
前記基板に形成されて前記配線に接続され、前記出力端子に侵入する過電圧を減衰させる電圧減衰手段と、
前記基板に形成されて前記内部ノードに接続され、前記電圧減衰手段により減衰された減衰後の電圧が基準電圧を超えた場合に前記減衰後の電圧を制限する電圧制限回路と、
を備えたことを特徴とする半導体集積回路。
【請求項２】
前記電圧減衰手段は、
前記基板内に形成されたウエルであることを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記電圧制限回路は、
第１の電源電圧が印加される第１の電源ノードと、前記第１の電源電圧とは異なる第２の電源電圧が印加される第２の電源ノードとの間に接続され、前記減衰後の電圧を、前記第１の電源電圧と前記第２の電源電圧との間の電圧に制限する構成であり、
前記電圧減衰手段は、更に、
前記ウエルとの間に所定の抵抗値を発生させる位置に設けられ、前記第１の電源電圧が印加される第３の電源ノードを有することを特徴とする請求項２記載の半導体集積回路。
【請求項４】
前記電圧減衰手段は、更に、
前記出力端子と前記基板との間に生じる第１の容量と、
前記出力端子に接続されて前記基板に形成された容量電極と、
前記容量電極と前記基板との間に生じる第２の容量と、
を有することを特徴とする請求項２又は３記載の半導体集積回路。
【請求項５】
前記負荷は、液晶セルを有する表示パネルであることを特徴とする請求項１〜４のいずれか１項に記載の半導体集積回路。
【請求項６】
前記電圧制限回路は、
アノードが前記第１の電源ノードに接続され、カソードが前記内部ノードに接続された第１のダイオードと、
カソードが前記第２の電源ノードに接続され、アノードが前記内部ノードに接続された第２のダイオードと、
により構成されたことを特徴とする請求項１〜５のいずれか１項に記載の半導体集積回路。
【図１−１】
【図１−２】
【図２】
【図３】
【図４−１】
【図４−２】
【図５−１】
【図５−２】
【図５−３】
【図６−１】
【図６−２】
【図６−３】
【図７】
【図８】
【図１−２】
【図２】
【図３】
【図４−１】
【図４−２】
【図５−１】
【図５−２】
【図５−３】
【図６−１】
【図６−２】
【図６−３】
【図７】
【図８】
【公開番号】特開２０１０−２３２６０６（Ｐ２０１０−２３２６０６Ａ）
【公開日】平成２２年１０月１４日（２０１０．１０．１４）
【国際特許分類】
【出願番号】特願２００９−８１３１７（Ｐ２００９−８１３１７）
【出願日】平成２１年３月３０日（２００９．３．３０）
【出願人】（３０８０３３７１１）ＯＫＩセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
【公開日】平成２２年１０月１４日（２０１０．１０．１４）
【国際特許分類】
【出願日】平成２１年３月３０日（２００９．３．３０）
【出願人】（３０８０３３７１１）ＯＫＩセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
[ Back to top ]