液晶表示装置及びその製造方法
【課題】表示品質と開口率を向上することができる液晶表示装置及びその製造方法を得る。
【解決手段】基板上に位置し、相互に交差して画素領域を定義するゲート配線２０４及びデータ配線と、ゲート配線に接続されるゲート電極２０２と、ゲート電極上に位置するゲート絶縁膜と、ゲート絶縁膜上に位置するアクティブ層２２０と、アクティブ層上に位置し、相互に離間されたソース電極２３４及びドレイン電極２３６と、アクティブ層及びソース電極間、並びにアクティブ層及びドレイン電極間に位置するオーミックコンタクト層と、アクティブ層上に位置し、ソース電極及びドレイン電極の内側に向かう二つの側面を有し、二つの側面のうち、少なくとも一つは、ソース電極及びドレイン電極の内側間に位置するシールドパターン２２２と、画素領域に位置し、ドレイン電極に接続される画素電極とを設けた。
【解決手段】基板上に位置し、相互に交差して画素領域を定義するゲート配線２０４及びデータ配線と、ゲート配線に接続されるゲート電極２０２と、ゲート電極上に位置するゲート絶縁膜と、ゲート絶縁膜上に位置するアクティブ層２２０と、アクティブ層上に位置し、相互に離間されたソース電極２３４及びドレイン電極２３６と、アクティブ層及びソース電極間、並びにアクティブ層及びドレイン電極間に位置するオーミックコンタクト層と、アクティブ層上に位置し、ソース電極及びドレイン電極の内側に向かう二つの側面を有し、二つの側面のうち、少なくとも一つは、ソース電極及びドレイン電極の内側間に位置するシールドパターン２２２と、画素領域に位置し、ドレイン電極に接続される画素電極とを設けた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に、液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
一般的な液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。液晶は、構造が細く長いために、分子の配列において方向性を有しており、任意に液晶に電界を加えると、分子配列の配列方向が制御できる。従って、液晶の分子配列方向を任意に調節すると、光学的異方性によって液晶の分子配列方向に光が屈折して画像情報を表示する。
【０００３】
液晶表示装置は、共通電極が形成されたカラーフィルター基板（上部基板）と画素電極が形成されたアレイ基板（下部基板）と、両基板間に充填された液晶とで構成されるが、このような液晶表示装置は、共通電極と画素電極に印加される電圧により生じる垂直方向の電界によって液晶を駆動する方式であり、透過率と開口率等の特性が優れる。現在は、薄膜トランジスタとこの薄膜トランジスタに接続された画素電極がマトリックス状に配列されたアクティブマトリックス型液晶表示装置（ＡＭ−ＬＣＤ、以下、液晶表示装置と称する）が解像度及び動画像の表示能力が優れていて最も注目を浴びている。
【０００４】
図１を参照して、従来の液晶表示装置の構成を説明する。図１は、従来の液晶表示装置の一部を拡大して概略的に示した斜視図である（例えば、特許文献１参照）。図１に示したように、液晶パネル５１は、液晶層（図示せず）を間に相互に離間して配置された第１基板５と第２基板１０で構成され、第２基板１０と向かい合う第１基板５の一面には、ブラックマトリックス６と、赤色、緑色、青色のカラーフィルター７ａ、７ｂ、７ｃと、カラーフィルター上に透明な共通電極９が形成される。
【０００５】
第１基板５と向かい合う第２基板１０には、複数の画素領域Ｐが定義され、画素領域Ｐの一側に沿って伸延して形成されたゲート配線１４と、このゲート配線１４が形成される画素領域Ｐの一側に垂直な他側に沿って伸延して形成されたデータ配線２６とが設けられる。
【０００６】
このような構成によって、画素領域Ｐは、ゲート配線１４とデータ配線２６が交差して定義され、両配線の交差地点には、薄膜トランジスタＴが形成される。画素領域Ｐには、薄膜トランジスタＴに接続する透明な画素電極３２が形成され、この画素電極３２は、インジウム−スズ−オキサイドＩＴＯのように光の透過率が比較的優れる透明導電性金属で形成する。
【０００７】
上述したように構成された液晶表示装置用アレイ基板は、５〜６つのマスク工程によって製作され、これを簡単に紹介する。後述する工程は、例えば５つのマスク工程を説明しており、マスク工程のみを並べている。
第１マスク工程：ゲート電極とゲート配線（及びゲートパッド）の形成工程。
第２マスク工程：ゲート電極の上部のアクティブ層及びオーミックコンタクト層の形成工程。
第３マスク工程：データ配線（及びデータパッド）とソース電極及びドレイン電極の形成工程。
第４マスク工程：基板全面に保護膜を形成して、ドレイン電極を露出するコンタクトホールを形成する工程。
第５マスク工程：コンタクトホールを通じてドレイン電極に接触する画素電極を形成する工程。
以上のような５つのマスク工程によって液晶表示装置用アレイ基板を製作することができる。
【０００８】
このように複数の工程によってアレイ基板が製作されるために、工程が多いほど不良が発生する確率が大きくなって、生産歩留まりが低下し、工程時間の増加と工程費用の上昇によって製品の競争力が低下するという問題がある。このような問題を解決するために、４つのマスク工程が提案された。
【０００９】
図２は、従来の４つのマスク工程によって製作した液晶表示装置用アレイ基板の一部を拡大した平面図である。図２に示したように、アレイ基板は、絶縁基板６０上に、一方向に伸延されたゲート配線６２と、これと交差して画素領域Ｐを定義するデータ配線９８が形成される。ゲート配線６２の一端にゲートパッド電極６６が形成され、データ配線９８の一端にはデータパッド電極１００が形成される。ゲートパッド電極６６とデータパッド電極１００の上部には、各々これと接触する透明なゲートパッド電極端子１１４と、データパッド電極端子１１６が形成される。ゲート配線６２とデータ配線９８の交差地点には、ゲート配線６２と接続するゲート電極６４と、ゲート電極６４の上部に位置した第１半導体層９０ａと、第１半導体層９０ａの上部に離間して位置するソース電極９４及びドレイン電極９６とを含む薄膜トランジスタＴが形成される。画素領域Ｐには、ドレイン電極９６と接続する透明な画素電極１１２が形成される。
【００１０】
この時、ゲート配線６２の一部の上部に画素電極１１２と接続するアイランド状のストレージ電極８６を形成する。ゲート配線６２の一部を第１電極とし、ストレージ電極８６を第２電極として、両電極間に位置したゲート絶縁膜（図示せず）を誘電体としたストレージキャパシターＣｓｔが形成される。
【００１１】
ここで、データ配線９８の下部には、第１半導体層９０ａから伸延された第２半導体層９０ｂが形成され、ストレージ電極８６の下部には、第３半導体層９０ｃが形成される。このような形状でパターニングされる理由は、ソース電極９４及びドレイン電極９６と半導体層９０ａを形成するための各々の先行層を順に積層した後、これを同じマスク工程によってパターニングするからである。
【００１２】
特に、ソース電極９４及びドレイン電極９６と第１半導体層９０ａが平面的に同じ形態であるために、第１半導体層９０ａは、ゲート電極６４の外側に拡張された領域が発生し、このような領域は、下部の光源（バックライト）によって露出され活性化される。
【００１３】
図３は、図２に示した薄膜トランジスタの断面図である。図３に示したように、従来の４つのマスク工程は、薄膜トランジスタＴの第１半導体層９０ａ、すなわち、アクティブ層９２ａ及びオーミックコンタクト層９２ｂとソース電極９４及びドレイン電極９６を同時にパターニングする工程を行うために、第１半導体層９０ａは、ソース電極９４とドレイン電極９６の下部に、これらとは実質的に同じ面積で位置する。
【００１４】
この時、ゲート配線６２の外部に拡張された第１半導体層９０ａの領域は、下部のバックライト（図示せず）から照射された光に露出される。この場合、非晶質シリコンで製作された第１半導体層９０ａには、光によって活性化され光漏洩電流が生じる。この光漏洩電流は、薄膜トランジスタを動作するに不必要な電流であり、このような光漏洩電流によって薄膜トランジスタＴの性能を低下する原因となる。
【００１５】
また、一般に非晶質シリコンを半導体層として使用する場合は、ゲート電極６２、アクティブ層９２ａ及びオーミックコンタクト層９２ｂ、ソース電極９４及びドレイン電極９６の順にパターニングされた逆スタッガード型（ｉｎｖｅｒｔｅｄ ｓｔａｇｇｅｒｅｄ ｔｙｐｅ）で製作する。このような形態は、保護膜１０２が形成される以前、ソース電極９４及びドレイン電極９６の間ＣＨ（ｃｈａｎｎｅｌ）のアクティブ層９２ａが外部に露出される形状になる。この場合、露出されたアクティブ層９２ａの表面には、工程の際に欠陥が発生したり、汚染されたりする。これも、薄膜トランジスタＴに漏洩電流が発生する原因となる。
【００１６】
上述した原因等によって発生する漏洩電流は、薄膜トランジスタの動作に影響を与えて液晶パネルの表示品質を低下させる。ところが、上述したように漏洩電流が発生する薄膜トランジスタの構造は、従来の４つのマスク工程によって製作される。以下、従来の４つのマスク工程を説明する。
【００１７】
従来の４つのマスク工程によってアレイ基板を製作する方法を説明する。
【００１８】
図４Ａないし図４Ｆ、図５Ａないし図５Ｆ及び図６Ａないし図６Ｆは、それぞれ図２のＩＩ−ＩＩ線、ＩＩＩ−ＩＩＩ線及びＩＶ−ＩＶ線に沿って切断したもので、従来の液晶表示装置の製造方法を示した断面図である。
【００１９】
図４Ａと図５Ａと図６Ａは、第１マスク工程を示した図である。図４Ａと図５Ａと図６Ａに示したように、基板６０上に、スイッチング領域Ｓを含む画素領域Ｐ、ゲート領域Ｇ、データ領域Ｄ、ストレージ領域Ｃを定義する。この時、ストレージ領域Ｃは、ゲート領域Ｇの一部に定義される。複数の領域（Ｓ、Ｐ、Ｇ、Ｄ、Ｃ）が定義された基板６０上に、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、タングステンＷ、クロムＣｒ、モリブデンＭｏ、チタンＴｉ、銅Ｃｕ等を含む導電性金属グループのうちから選択された一つまたは二つ以上の金属を蒸着して第１マスク工程によってパターニングし、一端にゲートパッド電極６６を含むゲート配線６２と、ゲート配線６２から突出されスイッチング領域Ｓに位置するゲート電極６４を形成する。
【００２０】
図４Ｂないし図４Ｄと図５Ｂないし図５Ｄと図６Ｂないし図６Ｄは、第２マスク工程を示した図である。図４Ｂと図５Ｂと図６Ｂに示したように、ゲート電極６４とゲートパッド電極６６を含むゲート配線６２が形成された基板６０全面に、ゲート絶縁膜６８と、純粋非晶質シリコン層（ａ−Ｓｉ：Ｈ）７０と、不純物を含む非晶質シリコン層（ｎ＋またはｐ＋ａ−Ｓｉ：Ｈ）７２と、導電性金属層７４とを形成する。
【００２１】
この時、ゲート絶縁膜６８は、窒化シリコンＳｉＮXと酸化シリコンＳｉＯ2等を含む無機絶縁物質または、場合によって、ベンゾシクロブテンＢＣＢとアクリル系樹脂等を含む有機絶縁物質のうちから一つを蒸着して形成し、金属層７４は、上述した導電性金属グループのうちから選択された一つまたは二つ以上の物質を蒸着して形成する。
【００２２】
導電性金属層７４が形成された基板６０全面に、フォトレジストを塗布して感光層（図示せず）を形成して、スイッチング領域Ｓとデータ領域Ｄとストレージ領域Ｃの上部にパターニングされた第１ないし第３感光パターン７８ａ、７８ｂ、７８ｃを形成する。この時、スイッチング領域Ｓにパターニングされた第１感光パターン７８ａは、ゲート電極６４の中心領域に対応する部分が低くパターニングされ段差を有し、このために、光の強度を低くしたり、光の透過量を少なくしたりするハーフトーンマスク（図示せず）を使用する。
【００２３】
第１ないし第３感光パターン７８ａ、７８ｂ、７８ｃの周辺に露出された金属層７４とその下部の不純物非晶質シリコン層７２と、純粋非晶質シリコン層７０を除去する工程を行う。この時、金属層７４の種類によって金属層７４とその下部層７０、７２を同時に除去する工程を行ったり、金属層７４を先にエッチングした後、乾式エッチング工程によって下部層７０、７２を除去する工程を行ったりする。
【００２４】
図４Ｃと図５Ｃと図６Ｃに示したように、上述した除去工程を完了すると、第１ないし第３感光パターン７８ａ、７８ｂ、７８ｃの下部に第１金属パターン８０と、第１金属パターン８０から画素領域Ｐの一側に沿って伸延された第２金属パターン８２と、ストレージ領域に対応してアイランド状の第３金属パターン８６が形成される。
【００２５】
この時、第１ないし第３金属パターン８０、８２、８６の下部に、純粋非晶質シリコン層７０と不純物を含む非晶質シリコン層７２が存在し、便宜上、第１金属パターン８０の下部に構成されたのは第１半導体層９０ａ、第２金属パターン８２の下部に構成されたのは第２半導体層９０ｂ、第３金属パターン８６の下部に構成されたのは第３半導体層９０ｃとする。第１感光パターン７８ａのうち、ゲート電極６４の中心に対応して高さが低い部分を除去するアッシング工程を行う。
【００２６】
結果的に、ゲート電極６４の中心に対応する第１金属パターン８０の一部が露出され、この時、第１ないし第３感光パターン７８ａ、７８ｂ、７８ｃの周辺に第１ないし第３金属パターン８０、８２、８６の周辺が同時に露出される。アッシング工程の後、第１金属パターン８０の露出された部分とその下部の不純物非晶質シリコン層７２を除去する工程を行う。
【００２７】
図４Ｄと図５Ｄと図６Ｄに示したように、除去工程を完了すると、ゲート電極６４の上部に位置した第１半導体層９０ａのうち、下部層（純粋非晶質シリコン層７０）は、アクティブ層９２ａとして機能し、アクティブ層９２ａの上部で、一部が除去され離間された上部層（不純物非晶質シリコン層７２）は、オーミックコンタクト層９２ｂとして機能する。また、オーミックコンタクト層９２ｂの上部に位置して離間された金属パターンは、各々ソース電極９４とドレイン電極９６になる。
【００２８】
この時、ソース電極９４に接続する第２金属パターン（図６Ｃの８２）は、データ配線９８であり、データ配線９８の一端は、データパッド電極１００である。また、ストレージ領域Ｃに対応して形成されたアイランド状の第３金属パターン８６は、ストレージ電極になる。
【００２９】
すなわち、ゲート配線６２は、第１ストレージ電極として機能し、上部のストレージ電極８６は、第２ストレージ電極として機能する。従って、ゲート配線６２、その上部のゲート絶縁膜６８、第３半導体層９０ｃ、その上部のストレージ電極８６は、補助容量部であるストレージキャパシターＣｓｔを構成する。残留した感光パターン７８ａ、７８ｂ、７８ｃを除去する工程を行うことによって第２マスク工程を完了する。
【００３０】
図４Ｅと図５Ｅと図６Ｅは、第３マスク工程を示した図である。図４Ｅと図５Ｅと図６Ｅに示したように、ソース電極９４及びドレイン電極９６と、データパッド１００を含むデータ配線９８と、ストレージキャパシターＣｓｔが形成された基板６０の全面に、窒化シリコンＳｉＮXまたは酸化シリコンＳｉＯ2を含む無機絶縁物質グループのうちから選択された一つを蒸着したり、場合によって、ベンゾシクロブテンＢＣＢとアクリル系樹脂を含む有機絶縁物質グループのうちから選択された一つを塗布したりして保護膜１０２を形成する。この保護膜１０２をパターニングして、ドレイン電極９６の一部を露出するドレインコンタクトホール１０４、ストレージ電極８６を露出するストレージコンタクトホール１０６、ゲートパッド電極６６の一部を露出するゲートパッドコンタクトホール１０８、データパッド電極１００の一部を露出するデータパッドコンタクトホール１１０を形成する。
【００３１】
図４Ｆと図５Ｆと図６Ｆは、第４マスク工程を示した図である。図４Ｆと図５Ｆと図６Ｆに示したように、保護膜１０２が形成された基板６０の全面に、インジウム−スズ−オキサイドＩＴＯとインジウム−亜鉛−オキサイドＩＺＯを含む透明な導電性金属グループのうちから選択された一つを蒸着してパターニングし、ドレイン電極９６とストレージ電極８６の両方に接続して画素領域Ｐに位置する画素電極１１２を形成すると同時に、ゲートパッド電極６６に接続するゲートパッド電極端子１１４と、データパッド電極１００に接続するデータパッド電極端子１１６を形成する。
【００３２】
このように、従来は、４つのマスク工程によって液晶表示装置用アレイ基板を製作する。従来の４つのマスク工程は、既存の５つのマスク工程に比べて、画期的なほど生産費用を安くする効果及び工程時間を短縮する効果があり、工程が短縮されることによってその分、不良発生率も減少する。
【特許文献１】韓国公開特許第１０−２００２−１２６４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００３３】
ところが、上述したように、従来の４つのマスク工程によって製作された薄膜トランジスタの構造は、アクティブ層を形成した後、保護膜を形成する工程を行うために、露出されたアクティブ層の表面（アクティブチャンネル）が汚染する確率が非常に高い。また、アクティブ層とソース電極及びドレイン電極が同じ第２マスク工程で形成されるために、必然的にドレイン電極またはソース電極の下部に形成されたアクティブ層を下部のゲート電極が完全に遮る形態ではない。
【００３４】
結果的に、従来の４つのマスク工程によって製作された薄膜トランジスタの構造は、漏洩電流の発生確率が非常に高くて、液晶パネルの表示品質が低いという問題点があった。
【００３５】
また、従来の構造は、薄膜トランジスタが画素領域の一部を占める構造で設計されているため、これは、開口領域を侵食する構造であり、輝度特性が悪いという問題点があった。
【００３６】
本発明は、上述のような課題を解決するためになされたもので、その目的は、表示品質と開口率を向上することができる液晶表示装置及びその製造方法を得るものである。
【課題を解決するための手段】
【００３７】
本発明に係る液晶表示装置は、基板上に位置し、相互に交差して画素領域を定義するゲート配線及びデータ配線と、前記ゲート配線に接続されるゲート電極と、前記ゲート電極上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置するアクティブ層と、前記アクティブ層上に位置し、相互に離間されたソース電極及びドレイン電極と、前記アクティブ層及び前記ソース電極間、並びに前記アクティブ層及びドレイン電極間に位置するオーミックコンタクト層と、前記アクティブ層と前記オーミックコンタクト層との間に位置し、前記ソース電極及びドレイン電極中一つと重畳され、前記ソース電極及びドレイン電極中他の一つと離隔されるシールドパターンと、前記画素領域に位置し、前記ドレイン電極に接続される画素電極とを備え、前記アクティブ層は、前記ゲート電極により遮られることを特徴とする。
【００３８】
また、本発明に係る液晶表示装置の製造方法は、基板上にゲート配線及びゲート電極を形成する工程と、前記ゲート配線及びゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にアクティブ層を形成し、前記アクティブ層上にシールドパターンを形成する工程と、前記ゲート配線と交差して画素領域を定義するデータ配線、並びに相互に離間されたソース電極及びドレイン電極を形成し、前記アクティブ層及び前記ソース電極間、並びに前記アクティブ層及びドレイン電極間に位置するオーミックコンタクト層を形成する工程と、前記画素領域に、前記ドレイン電極に接続される画素電極を形成する工程とを含み、前記シールドパターンは、前記アクティブ層と前記オーミックコンタクト層との間に位置し、前記ソース電極及びドレイン電極中一つと重畳され、前記ソース電極及びドレイン電極中他の一つと離隔され、前記アクティブ層は、前記ゲート電極により遮られることを特徴とする。
【発明の効果】
【００３９】
本発明によれば、アクティブ層がゲート電極によって完全に遮られる。従って、光による漏洩電流が発生しなくなり薄膜トランジスタの動作が安定するので、高画質を実現することができる。また、ソース電極及びドレイン電極間に露出されたアクティブチャンネルの一部領域に汚染を防ぐシールドパターンを形成する。このシールドパターンによって漏洩電流パスを遮断して、高画質を実現することができる。さらに、ゲート配線の一部領域をゲート電極として兼用してゲート配線に薄膜トランジスタを形成するために、開口領域が拡張され輝度を改善することができる。
【図面の簡単な説明】
【００４０】
【図１】従来の液晶パネルの構成を概略的に示した斜視図である。
【図２】従来の液晶表示装置用アレイ基板の一部を拡大した平面図である。
【図３】図２の薄膜トランジスタの断面図である。
【図４Ａ】図２のＩＩ−ＩＩ線に沿って切断したもので、従来の液晶表示装置の製造方法を示した断面図である。
【図４Ｂ】図４Ａに続く製造工程を示す断面図である。
【図４Ｃ】図４Ｂに続く製造工程を示す断面図である。
【図４Ｄ】図４Ｃに続く製造工程を示す断面図である。
【図４Ｅ】図４Ｄに続く製造工程を示す断面図である。
【図４Ｆ】図４Ｅに続く製造工程を示す断面図である。
【図５Ａ】図２のＩＩＩ−ＩＩＩ線に沿って切断したもので、従来の液晶表示装置の製造方法を示した断面図である。
【図５Ｂ】図５Ａに続く製造工程を示す断面図である。
【図５Ｃ】図５Ｂに続く製造工程を示す断面図である。
【図５Ｄ】図５Ｃに続く製造工程を示す断面図である。
【図５Ｅ】図５Ｄに続く製造工程を示す断面図である。
【図５Ｆ】図５Ｅに続く製造工程を示す断面図である。
【図６Ａ】図２のＩＶ−ＩＶ線に沿って切断したもので、従来の液晶表示装置の製造方法を示した断面図である。
【図６Ｂ】図６Ａに続く製造工程を示す断面図である。
【図６Ｃ】図６Ｂに続く製造工程を示す断面図である。
【図６Ｄ】図６Ｃに続く製造工程を示す断面図である。
【図６Ｅ】図６Ｄに続く製造工程を示す断面図である。
【図６Ｆ】図６Ｅに続く製造工程を示す断面図である。
【図７】本発明の実施の形態に係る液晶表示装置用アレイ基板の一部を拡大した平面図である。
【図８】本発明の実施の形態に係る液晶表示装置の薄膜トランジスタを拡大した平面図である。
【図９】図８のＶＩＩＩ−ＶＩＩＩ線に沿って切断した薄膜トランジスタの断面図である。
【図１０】本発明の実施の形態に係る液晶表示装置の薄膜トランジスタの別の構成を示した断面図である。
【図１１】本発明の実施の形態に係る液晶表示装置の薄膜トランジスタの別の構成を示した断面図である。
【図１２Ａ】図７のＶ−Ｖ線に沿って切断したもので、本発明の液晶表示装置の製造方法を示した断面図である。
【図１２Ｂ】図１２Ａに続く製造工程を示す断面図である。
【図１２Ｃ】図１２Ｂに続く製造工程を示す断面図である。
【図１２Ｄ】図１２Ｃに続く製造工程を示す断面図である。
【図１２Ｅ】図１２Ｄに続く製造工程を示す断面図である。
【図１２Ｆ】図１２Ｅに続く製造工程を示す断面図である。
【図１２Ｇ】図１２Ｆに続く製造工程を示す断面図である。
【図１２Ｈ】図１２Ｇに続く製造工程を示す断面図である。
【図１２Ｉ】図１２Ｈに続く製造工程を示す断面図である。
【図１２Ｊ】図１２Ｉに続く製造工程を示す断面図である。
【図１２Ｋ】図１２Ｊに続く製造工程を示す断面図である。
【図１２Ｌ】図１２Ｋに続く製造工程を示す断面図である。
【図１３Ａ】図７のＶＩ−ＶＩ線に沿って切断したもので、本発明の液晶表示装置の製造方法を示した断面図である。
【図１３Ｂ】図１３Ａに続く製造工程を示す断面図である。
【図１３Ｃ】図１３Ｂに続く製造工程を示す断面図である。
【図１３Ｄ】図１３Ｃに続く製造工程を示す断面図である。
【図１３Ｅ】図１３Ｄに続く製造工程を示す断面図である。
【図１３Ｆ】図１３Ｅに続く製造工程を示す断面図である。
【図１３Ｇ】図１３Ｆに続く製造工程を示す断面図である。
【図１３Ｈ】図１３Ｇに続く製造工程を示す断面図である。
【図１３Ｉ】図１３Ｈに続く製造工程を示す断面図である。
【図１３Ｊ】図１３Ｉに続く製造工程を示す断面図である。
【図１３Ｋ】図１３Ｊに続く製造工程を示す断面図である。
【図１３Ｌ】図１３Ｋに続く製造工程を示す断面図である。
【図１４Ａ】図７のＶＩＩ−ＶＩＩ線に沿って切断したもので、本発明の液晶表示装置の製造方法を示した断面図である。
【図１４Ｂ】図１４Ａに続く製造工程を示す断面図である。
【図１４Ｃ】図１４Ｂに続く製造工程を示す断面図である。
【図１４Ｄ】図１４Ｃに続く製造工程を示す断面図である。
【図１４Ｅ】図１４Ｄに続く製造工程を示す断面図である。
【図１４Ｆ】図１４Ｅに続く製造工程を示す断面図である。
【図１４Ｇ】図１４Ｆに続く製造工程を示す断面図である。
【図１４Ｈ】図１４Ｇに続く製造工程を示す断面図である。
【図１４Ｉ】図１４Ｈに続く製造工程を示す断面図である。
【図１４Ｊ】図１４Ｉに続く製造工程を示す断面図である。
【図１４Ｋ】図１４Ｊに続く製造工程を示す断面図である。
【図１４Ｌ】図１４Ｋに続く製造工程を示す断面図である。
【発明を実施するための最良の形態】
【００４１】
本発明の実施の形態は、一部領域にシールドパターンが形成されるとともに、ゲート電極に完全に遮られる形態のアクティブ層を含む薄膜トランジスタと、このような薄膜トランジスタを含み、開口領域がさらに拡張された形態で設計されたアレイ基板を４つのマスク工程によって製作する。
【００４２】
図７は、本発明の実施の形態に係る液晶表示装置用アレイ基板の一部を拡大した平面図である。図７に示したように、絶縁基板２００上に、一方向に伸延され一端にゲートパッド電極２０６が設けられたゲート配線２０４と、このゲート配線２０４と交差して画素領域を定義し、一端にデータパッド電極２４０が設けられたデータ配線２３８を形成する。ゲートパッド電極２０６とデータパッド電極２４０の上部には、これらにそれぞれ接続するゲートパッド電極端子２４８とデータパッド電極端子２５０を形成する。
【００４３】
また、データ配線２３８と交差するゲート配線２０４の一部を除去して、ゲート配線２０４とデータ配線２３８の重なる領域を最小にする。両配線２０４、２３８の重なる面積が大きいほど寄生容量が大きくなり、これは、信号遅延の原因となるために、上述した構造は、このような信号遅延を最小にするという長所がある。ゲート配線２０４とデータ配線２３８の交差地点に、ゲート電極２０２と、アクティブ層２２０及びオーミックコンタクト層（図示せず）を含む半導体層と、シールドパターン２２２と、ソース電極２３４及びドレイン電極２３６とを含む薄膜トランジスタＴを形成する。
【００４４】
この時、薄膜トランジスタＴをゲート配線２０４の上部に形成することによって従来に比べて、画素領域に薄膜トランジスタＴが占める割合が著しく減少され、開口領域をさらに広く確保することができる。
【００４５】
一方、画素領域には、ドレイン電極２３６に接続する透明な画素電極２４６を形成する。画素領域を定義する部分のゲート配線２０４の上部には、これを第１ストレージ電極として、ゲート配線２０４の上部であって、画素電極２４６に接続するアイランド状のストレージ電極２４４を第２ストレージ電極とするストレージキャパシターＣｓｔを形成する。
【００４６】
上述した構成で、薄膜トランジスタＴを画素領域ではないゲート配線２０４の上部に形成すると同時に、薄膜トランジスタＴのアクティブ層２２０をゲート電極２０２の面積より小さくパターニングすることによって開口領域が広く確保でき、光漏洩電流の発生が防げる。また、ソース電極２３４及びドレイン電極２３６間に露出されたアクティブ層２２０の表面（アクティブチャンネル）の一部領域にシールドパターン２２２を形成する。
【００４７】
露出されたアクティブ層２２０の表面の一部領域にシールドパターン２２２を形成した理由は、露出されたアクティブ層２２０の表面の欠陥または汚染によって発生する漏洩電流パス（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ ｐａｔｈ）を部分的に遮断するためである。
【００４８】
図８は、本発明の実施の形態に係る液晶表示装置の薄膜トランジスタを拡大した平面図であり、図９は、図８のＶＩＩＩ−ＶＩＩＩ線に沿って切断した断面図である。
【００４９】
図８と図９に示したように、本実施の形態に係る薄膜トランジスタＴは、ゲート配線２０４の一部を電極として使用したゲート電極２０２と、ゲート電極２０２の上部にアイランド状に形成されたアクティブ層２２０と、アクティブ層２２０の上部に形成され、離間されたソース電極２３４及びドレイン電極２３６を含む。
【００５０】
また、アクティブ層２２０とソース電極２３４及びドレイン電極２３６の間には、オーミックコンタクト層２４２を含む。
【００５１】
この時、アクティブ層２２０をゲート電極２０２の面積と同じか、または小さく形成して、下部の光源（バックライト）から照射された光によってアクティブ層２２０が露出されないようにする。
【００５２】
また、ソース電極２３４及びドレイン電極２３６間に露出されたアクティブ層２２０の表面（アクティブチャンネル）の一部領域にシールドパターン２２２を形成する。特に、シールドパターン２２２は、ソース電極２３４及びドレイン電極２３６間に位置する。すなわち、ソース電極２３４及びドレイン電極２３６で挟まれた領域側をソース電極２３４の内側と呼ぶとともに、ドレイン電極２３６の内側と呼ぶとすると、シールドパターン２２２の一側は、図９に示すように、ソース電極２３４の内側に向かって離間されており、シールドパターン２２２の他側は、ドレイン電極２３６の内側に向かって離間されている。シールドパターン２２２は、露出されたアクティブ層２２０の表面（アクティブチャンネル）に欠陥が発生したり、露出されたアクティブ層２２０の表面が汚染されたりするのを防ぐためである。
【００５３】
この時、シールドパターン２２２の幅は、ソース電極２３４とドレイン電極２３６の離間距離（チャンネルの幅ＣＨ）と同一である必要はない。シールドパターン２２２の長さは、チャンネルの長さと同じか、または大きくパターニングする。チャンネルの長さは、ソース電極２３４とドレイン電極２３６間のＵ字状に沿った方向の距離であり、チャンネルの幅ＣＨは、ＶＩＩＩ−ＶＩＩＩ線においてチャンネルの長さ方向（長手方向）に垂直な方向の距離である。
【００５４】
このように構成すると、シールドパターン２２２とソース電極２３４及びドレイン電極２３６間に一部露出されたアクティブ層２２０の表面が汚染されたとしても、シールドパターン２２２によって両電極２３４、２３６間の汚染及び欠陥の連続性を遮断するために、漏洩電流パスが形成されなくなる。
【００５５】
この時、ソース電極２３４及びドレイン電極２３６間のアクティブチャンネルの長さを短くして、幅を大きく設計することによって薄膜トランジスタの動作を改善する方法として、ソース電極２３４を英文字のアルファベットのＵ字状（図面上では、逆Ｕ字状に描いている）に形成し、ドレイン電極２３６を、Ｕ字状の内部にこれと一定に離間される棒状に形成する。この場合、チャンネルは、Ｕ字状になり、これによって、シールドパターン２２２もＵ字状に構成する。このようなシールドパターン２２２は、ソース電極２３４及びドレイン電極２３６間の漏洩電流パスを遮断する役割を果たすので、ソース電極２３４とドレイン電極２３６間で、その位置は、多様になる。
【００５６】
図１０と図１１は、本発明の実施の形態に係る液晶表示装置の薄膜トランジスタのそれぞれ別の構成を示した断面図である。
【００５７】
図１０に示したように、シールドパターン２２２は、ソース電極２３４またはドレイン電極２３６のいずれかに偏って形成することもできる。例えば、シールドパターン２２２は、ドレイン電極２３６に近接して形成する。この時、ソース電極２３４の内側に向かうシールドパターン２２２の一側は、ソース電極２３４及びドレイン電極２３６間に位置する。
【００５８】
一方、図１１に示したように、シールドパターン２２２は、二つ以上で形成され、例えば、ソース電極２３４及びドレイン電極２３６の下部に各々形成する。この時、ドレイン電極２３６の下部に位置してソース電極２３４に向かうシールドパターン２２２の一側と、ソース電極２３４の下部に位置してドレイン電極２３６に向かうシールドパターン２２２の一側は、ソース電極２３４及びドレイン電極２３６間に位置する。
【００５９】
図１０と図１１のように、ソース電極２３４及び／またはドレイン電極２３６の下部にシールドパターン２２２を形成する場合、ソース電極２３４及びドレイン電極２３６とその下部のオーミックコンタクト層２４２は、シールドパターン２２２を完全に覆う形態ではなく、シールドパターン２２２の一部を覆う形態で形成すると漏洩電流パスを完全に遮断することができる。
【００６０】
上述した構造の薄膜トランジスタとこれを含むアレイ基板を本実施の形態に係る４つのマスク工程によって製作する方法を説明する。
【００６１】
図１２Ａないし図１２Ｌ、図１３Ａないし図１３Ｌ及び図１４Ａないし図１４Ｌは、それぞれ図７のＶ−Ｖ線、ＶＩ−ＶＩ線及びＶＩＩ−ＶＩＩ線に沿って切断したもので、本発明の実施の形態に係る液晶表示装置の製造方法を示した断面図である。（なお、図７のＶ−Ｖ線は、薄膜トランジスタ及び画素領域の切断線であり、ＶＩ−ＶＩ線は、ゲートパッドの切断線であり、ＶＩＩ−ＶＩＩ線は、データパッドの切断線である。）
【００６２】
図１２Ａと図１３Ａと図１４Ａは、第１マスク工程を示した図である。図１２Ａと図１３Ａと図１４Ａに示したように、基板２００上に、スイッチング領域Ｓを含む画素領域Ｐ、ゲート領域Ｇ、データ領域Ｄ、ストレージ領域Ｃを定義する。この時、ストレージ領域Ｃとスイッチング領域Ｓをゲート領域Ｇの一部に定義する。
【００６３】
複数の領域（Ｓ、Ｐ、Ｇ、Ｄ、Ｃ）を定義した基板２００上に、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、タングステンＷ、クロムＣｒ、モリブデンＭｏ等の単一金属やアルミニウムＡｌ／クロムＣｒ（またはモリブデンＭｏ）等を含む導電性金属グループのうちから選択された一つまたは二つ以上の金属を蒸着してパターニングし、ゲート領域Ｇに対応して一端にゲートパッド電極２０６を含むゲート配線２０４を形成する。この時、スイッチング領域Ｓに対応するゲート配線２０４の一部をゲート電極２０２として使用する。
【００６４】
また、後の工程で形成されるデータ配線（図示せず）と交差される領域Ｆに対応するゲート配線２０２の一部をエッチングしてエッチングホール２０８を形成する。これは、両配線の交差部分でゲート配線２０４とデータ配線（図示せず）が重なる領域を減少させることによって両配線の重なった面積で発生する寄生容量を減少させるための設計である。
【００６５】
図１２Ｂないし図１２Ｆ、図１３Ｂないし図１３Ｆ及び図１４Ｂないし図１４Ｆは、第２マスク工程を示した図である。（ハーフトーンマスク工程であり、これを詳しく説明する。）
【００６６】
図１２Ｂと図１３Ｂと図１４Ｂに示したように、ゲート電極２０２とゲートパッド電極２０６を含むゲート配線２０４が形成された基板２００の全面に、ゲート絶縁膜２１０と、非晶質シリコン層２１２と、シールド層（絶縁層）２１４を積層する。
【００６７】
この時、ゲート絶縁膜２１０は、窒化シリコンＳｉＮXと酸化シリコンＳｉＯ2等を含む無機絶縁物質グループのうちから選択された一つを蒸着して形成する。非晶質シリコン層２１２は、非晶質シリコンａ−Ｓｉ：Ｈを蒸着して形成する。シールド層２１４は、ゲート絶縁膜２１０のような無機絶縁物質グループのうちから選択された一つを蒸着して形成する。シールド層２１４の上部に、フォトレジストを塗布して感光層２１６を形成する。
【００６８】
感光層２１６から離れた上部に、透過部Ｂ１と半透過部Ｂ２と遮断部Ｂ３で構成されたマスクＭを位置させた後、マスクＭの上部から光を照射して下部の感光層２１６を露光する工程を行う。半透過部Ｂ２は、マスクＭにスリットまたは半透明膜を形成したものであり、これは、光の強度を低めたり、光の透過量を低めたりする。これによって、下部の感光層２１６は、完全露光ではなく、不完全露光が可能になる。この時、スイッチング領域Ｓに、遮断部Ｂ３と、遮断部Ｂ３の両側の半透過部Ｂ２が対応するように配置する。それ以外の領域は、透過部Ｂ１が対応するように配置する。部分的に露光が行われた感光層２１６を現像する工程を行う。
【００６９】
図１２Ｃと図１３Ｃと図１４Ｃに示したように、現像工程が完了すると、スイッチング領域Ｓに対応して段差を有する感光パターン２１８が形成される。この時、感光パターン２１８の段差の形状は、ゲート電極２０２に対応する中心部が高くて、その周辺部は、低い形態で形成される。感光パターン２１８の周辺に露出されたシールド層２１４とその下部の非晶質シリコン層２１２を除去するエッチング工程を行う。
【００７０】
図１２Ｄと図１３Ｄと図１４Ｄに示したように、エッチング工程が完了すると、感光パターン２１８の下部のみがパターニングされた非晶質シリコン層２１２とシールド層２１４が残る。この時、パターニングされた非晶質シリコン層２１２は、ゲート電極２０２内でパターニングされるので、ゲート電極２０２の面積を超過しない大きさでパターニングされる。感光パターン２１８の低い部分を除去するアッシング工程を行う。
【００７１】
図１２Ｅと図１３Ｅと図１４Ｅに示したように、ゲート電極２０２の中心に対応する感光パターン２１８だけが最終的に残るが、これは、上部の一部が除去された状態である。アッシングされた感光パターン２１８の周辺に、パターニングされたシールド層２１４に対してエッチングを行った後、アッシングされた感光パターン２１８を除去する工程を行う。
【００７２】
図１２Ｆと図１３Ｆと図１４Ｆに示したように、ゲート電極２０２に対応するゲート絶縁膜２１０の上部に、先ほどパターニングされた非晶質シリコン層であるアイランド状のアクティブ層２２０と、アクティブ層２２０の中心に対応してシールドパターン２２２が形成される。この時、シールドパターン２２２は、後の工程で形成されるソース電極及びドレイン電極（図示せず）の形状によって異なり、ソース電極（図示せず）をＵ字状に設計する場合は、シールドパターン（図示せず）もＵ字状に設計する。また、シールドパターンの位置及び個数は、図９ないし図１１に示したように、多様に変化する。シールドパターン２２２は、アクティブ層２２０の表面に欠陥が発生したり、表面が汚染したりすることを防ぐ機能を果たす。シールドパターン２２２の上部に残された感光パターン２１８を除去する工程を行う。
【００７３】
図１２Ｇと図１３Ｇと図１４Ｇに示したように、シールドパターン２２２が形成された基板２００の全面に、不純物を含む非晶質シリコンｎ＋ａ−Ｓｉ：Ｈを蒸着して不純物非晶質シリコン層２２４を形成する。この不純物非晶質シリコン層２２４が形成された基板２００の全面に、導電性金属グループのうちから選択された一つまたは二つ以上の金属を蒸着して導電性金属層２２６を形成する。この時、シールドパターン２２２によってアクティブ層２２０の一部表面には、不純物非晶質シリコン層２２４が直接蒸着されなくなる。導電性金属層２２６が形成された基板２００の全面に、フォトレジストを塗布して感光層２２８を形成する。この感光層２２８から離れた上部に、透過部Ｂ１と半透過部Ｂ２と遮断部Ｂ３で構成されたマスクＭを位置させる。
【００７４】
この時、マスクＭの透過部Ｂ１は、ゲートパッド電極２０６の一部に対応して位置し、スイッチング領域Ｓには、シールドパターン２２２に対応して、これより大きい面積で半透過部Ｂ２が位置し、半透過部Ｂ２の両側に遮断部Ｂ３が位置する。また、ゲートパッド電極２０６の一部の側部には、半透過部Ｂ２が位置する。さらに、データ領域Ｄとストレージ領域Ｃに対応して遮断部Ｂ３が位置し、画素領域Ｐには、半透過部Ｂ２が位置する。マスクＭの上部から光を照射して下部の感光層２２８を露光する工程を行う。この時、感光層２２８は、マスクＭの透過部Ｂ１に対応して完全露光し、半透過部Ｂ２に対応して不完全露光し、遮断部Ｂ３に対応して露光されない。上述したような露光が行われた感光層を現像する工程を行う。
【００７５】
図１２Ｈと図１３Ｈと図１４Ｈに示したように、スイッチング領域Ｓのシールドパターン２２２に対応する部分と、画素領域Ｐと、ゲートパッド電極２０６の側部は、上部の一部が除去された形態になり、シールドパターン２２２を除いたスイッチング領域Ｓの他の領域と、ストレージ領域Ｃと、データ領域Ｄは、元々の高さで残り、ゲートパッド電極２０６に対応した一部は除去され、下部の導電性金属層２２６が露出されるように除去された感光パターン２３０が残る。
【００７６】
図１２Ｉと図１３Ｉと図１４Ｉに示したように、ゲートパッド電極２０６に対応して露出された導電性金属層２２６、その下部の非晶質シリコン層２２４、その下部のゲート絶縁膜２１０を除去して、ゲートパッド電極２０６の一部を露出するゲートパッドコンタクトホール２３２を形成する。
【００７７】
図１２Ｊと図１３Ｊと図１４Ｊに示したように、感光パターン２３０をアッシングする工程を行い、スイッチング領域Ｓと画素領域Ｐに対応して低い高さで現像された部分を完全に除去して、下部の導電性金属層２２６を露出する工程を行う。このようにすると、スイッチング領域Ｓに対応してシールドパターン２２２の両側と、ストレージ領域Ｃと、データ領域Ｄだけに感光パターン２３０が残る。アッシングされた感光パターン２３０の周辺に露出された導電性金属層２２６とその下部の不純物非晶質シリコン層２２４を除去する工程を行う。
【００７８】
図１２Ｋと図１３Ｋと図１４Ｋに示したように、スイッチング領域Ｓに対応してシールドパターン２２２の両側に位置した感光パターン２３０の下部には、各々ソース電極２３４とドレイン電極２３６が形成され、ストレージ領域Ｃに対応する感光パターン２３０の下部には、アイランド状のストレージ電極２４４が形成され、データ領域Ｄに対応する感光パターン２３０の下部には、一端にデータパッド電極２４０を含み、ソース電極２３４と接触するデータ配線２３８が形成される。
【００７９】
ソース電極２３４及びドレイン電極２３６の下部に、パターニングされた不純物非晶質シリコン層は、抵抗性接触を有するために、オーミックコンタクト層２４２と称する。一方、データ配線２３８及びデータパッド電極２４０下部には、パターニングされた不純物非晶質シリコン層である第１半導体層パターン２４３が形成され、ストレージ電極２４４の下部には、パターニングされた不純物非晶質シリコン層である第２半導体層パターン２４５が形成される。
【００８０】
シールドパターン２２２が位置する部分のアクティブ層２２０の表面には、オーミックコンタクト層２４２を形成するためのパターニング工程で残った残留粒子のような汚染物質が存在しない。これによって、シールドパターン２２２以外の露出されたアクティブ層２２０の表面Ｇが一部汚染されたとしても、このような汚染状態の連続性がシールドパターン２２２によって遮断される。従って、漏洩電流のパスが発生せずに、漏洩電流による影響を遮断する。ソース電極２３４及びドレイン電極２３６と、ストレージ電極２４４と、データ配線２３８と、データパッド電極２４０の上部に位置した感光パターン２３０を除去する工程を行う。
【００８１】
以上、図１２Ｇないし図１２Ｋ、図１３Ｇないし図１３Ｋ及び図１４Ｇないし図１４Ｋによって本実施の形態に係る第３マスク工程を説明した。
【００８２】
図１２Ｌと図１３Ｌと図１４Ｌは、第４マスク工程を示した図である。図１２Ｌと図１３Ｌと図１４Ｌに示したように、ソース電極２３４及びドレイン電極２３６と、ストレージ電極２４４と、データ配線２３８及びデータパッド電極２４０が形成された基板２００の全面に、インジウム−スズ−オキサイドＩＴＯとインジウム−亜鉛−オキサイドＩＺＯを含む透明な導電性金属グループのうちから選択された一つを蒸着して第４マスク工程によってパターニングし、ドレイン電極２３６とストレージ電極２４４に同時に接続しながら画素領域Ｐに位置する画素電極２４６を形成する。また、ゲートパッド電極２０６に接続するゲートパッド電極端子２４８と、データパッド電極２４０に接続するデータパッド電極端子２５０を形成する。
【００８３】
上述したように、本発明の実施の形態に係る４つのマスク工程によって液晶表示装置用アレイ基板を製作することができる。本実施の形態の工程を簡単に整理すると次のようになる。
第１マスク工程：ゲート配線（及びゲート電極）とゲートパッド電極の形成工程。
第２マスク工程：アクティブ層と、アクティブ層の一部領域にシールドパターンを形成する工程。
第３マスク工程：ゲートパッドコンタクトホールと、ソース電極及びドレイン電極と、データパッド電極及びデータ配線と、ソース電極及びドレイン電極の下部にオーミックコンタクト層を形成する工程。
第４マスク工程：画素電極とゲートパッド電極端子とデータパッド電極端子の形成工程。
【００８４】
上述したように形成されたアレイ基板と、これに向かい合う対応基板、例えば、カラーフィルター基板を合着して（貼り合わせて）、両基板間に液晶を注入して液晶表示装置を形成する。
【符号の説明】
【００８５】
２００ 基板、２０２ ゲート電極、２０４ ゲート配線、２０６ ゲートパッド電極、２２０ アクティブ層、２２２ シールドパターン、２３４ ソース電極、２３６ ドレイン電極、２３８ データ配線、２４０ データパッド電極、２４８ ゲートパッド電極端子、２５０ データパッド電極端子。
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に、液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
一般的な液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。液晶は、構造が細く長いために、分子の配列において方向性を有しており、任意に液晶に電界を加えると、分子配列の配列方向が制御できる。従って、液晶の分子配列方向を任意に調節すると、光学的異方性によって液晶の分子配列方向に光が屈折して画像情報を表示する。
【０００３】
液晶表示装置は、共通電極が形成されたカラーフィルター基板（上部基板）と画素電極が形成されたアレイ基板（下部基板）と、両基板間に充填された液晶とで構成されるが、このような液晶表示装置は、共通電極と画素電極に印加される電圧により生じる垂直方向の電界によって液晶を駆動する方式であり、透過率と開口率等の特性が優れる。現在は、薄膜トランジスタとこの薄膜トランジスタに接続された画素電極がマトリックス状に配列されたアクティブマトリックス型液晶表示装置（ＡＭ−ＬＣＤ、以下、液晶表示装置と称する）が解像度及び動画像の表示能力が優れていて最も注目を浴びている。
【０００４】
図１を参照して、従来の液晶表示装置の構成を説明する。図１は、従来の液晶表示装置の一部を拡大して概略的に示した斜視図である（例えば、特許文献１参照）。図１に示したように、液晶パネル５１は、液晶層（図示せず）を間に相互に離間して配置された第１基板５と第２基板１０で構成され、第２基板１０と向かい合う第１基板５の一面には、ブラックマトリックス６と、赤色、緑色、青色のカラーフィルター７ａ、７ｂ、７ｃと、カラーフィルター上に透明な共通電極９が形成される。
【０００５】
第１基板５と向かい合う第２基板１０には、複数の画素領域Ｐが定義され、画素領域Ｐの一側に沿って伸延して形成されたゲート配線１４と、このゲート配線１４が形成される画素領域Ｐの一側に垂直な他側に沿って伸延して形成されたデータ配線２６とが設けられる。
【０００６】
このような構成によって、画素領域Ｐは、ゲート配線１４とデータ配線２６が交差して定義され、両配線の交差地点には、薄膜トランジスタＴが形成される。画素領域Ｐには、薄膜トランジスタＴに接続する透明な画素電極３２が形成され、この画素電極３２は、インジウム−スズ−オキサイドＩＴＯのように光の透過率が比較的優れる透明導電性金属で形成する。
【０００７】
上述したように構成された液晶表示装置用アレイ基板は、５〜６つのマスク工程によって製作され、これを簡単に紹介する。後述する工程は、例えば５つのマスク工程を説明しており、マスク工程のみを並べている。
第１マスク工程：ゲート電極とゲート配線（及びゲートパッド）の形成工程。
第２マスク工程：ゲート電極の上部のアクティブ層及びオーミックコンタクト層の形成工程。
第３マスク工程：データ配線（及びデータパッド）とソース電極及びドレイン電極の形成工程。
第４マスク工程：基板全面に保護膜を形成して、ドレイン電極を露出するコンタクトホールを形成する工程。
第５マスク工程：コンタクトホールを通じてドレイン電極に接触する画素電極を形成する工程。
以上のような５つのマスク工程によって液晶表示装置用アレイ基板を製作することができる。
【０００８】
このように複数の工程によってアレイ基板が製作されるために、工程が多いほど不良が発生する確率が大きくなって、生産歩留まりが低下し、工程時間の増加と工程費用の上昇によって製品の競争力が低下するという問題がある。このような問題を解決するために、４つのマスク工程が提案された。
【０００９】
図２は、従来の４つのマスク工程によって製作した液晶表示装置用アレイ基板の一部を拡大した平面図である。図２に示したように、アレイ基板は、絶縁基板６０上に、一方向に伸延されたゲート配線６２と、これと交差して画素領域Ｐを定義するデータ配線９８が形成される。ゲート配線６２の一端にゲートパッド電極６６が形成され、データ配線９８の一端にはデータパッド電極１００が形成される。ゲートパッド電極６６とデータパッド電極１００の上部には、各々これと接触する透明なゲートパッド電極端子１１４と、データパッド電極端子１１６が形成される。ゲート配線６２とデータ配線９８の交差地点には、ゲート配線６２と接続するゲート電極６４と、ゲート電極６４の上部に位置した第１半導体層９０ａと、第１半導体層９０ａの上部に離間して位置するソース電極９４及びドレイン電極９６とを含む薄膜トランジスタＴが形成される。画素領域Ｐには、ドレイン電極９６と接続する透明な画素電極１１２が形成される。
【００１０】
この時、ゲート配線６２の一部の上部に画素電極１１２と接続するアイランド状のストレージ電極８６を形成する。ゲート配線６２の一部を第１電極とし、ストレージ電極８６を第２電極として、両電極間に位置したゲート絶縁膜（図示せず）を誘電体としたストレージキャパシターＣｓｔが形成される。
【００１１】
ここで、データ配線９８の下部には、第１半導体層９０ａから伸延された第２半導体層９０ｂが形成され、ストレージ電極８６の下部には、第３半導体層９０ｃが形成される。このような形状でパターニングされる理由は、ソース電極９４及びドレイン電極９６と半導体層９０ａを形成するための各々の先行層を順に積層した後、これを同じマスク工程によってパターニングするからである。
【００１２】
特に、ソース電極９４及びドレイン電極９６と第１半導体層９０ａが平面的に同じ形態であるために、第１半導体層９０ａは、ゲート電極６４の外側に拡張された領域が発生し、このような領域は、下部の光源（バックライト）によって露出され活性化される。
【００１３】
図３は、図２に示した薄膜トランジスタの断面図である。図３に示したように、従来の４つのマスク工程は、薄膜トランジスタＴの第１半導体層９０ａ、すなわち、アクティブ層９２ａ及びオーミックコンタクト層９２ｂとソース電極９４及びドレイン電極９６を同時にパターニングする工程を行うために、第１半導体層９０ａは、ソース電極９４とドレイン電極９６の下部に、これらとは実質的に同じ面積で位置する。
【００１４】
この時、ゲート配線６２の外部に拡張された第１半導体層９０ａの領域は、下部のバックライト（図示せず）から照射された光に露出される。この場合、非晶質シリコンで製作された第１半導体層９０ａには、光によって活性化され光漏洩電流が生じる。この光漏洩電流は、薄膜トランジスタを動作するに不必要な電流であり、このような光漏洩電流によって薄膜トランジスタＴの性能を低下する原因となる。
【００１５】
また、一般に非晶質シリコンを半導体層として使用する場合は、ゲート電極６２、アクティブ層９２ａ及びオーミックコンタクト層９２ｂ、ソース電極９４及びドレイン電極９６の順にパターニングされた逆スタッガード型（ｉｎｖｅｒｔｅｄ ｓｔａｇｇｅｒｅｄ ｔｙｐｅ）で製作する。このような形態は、保護膜１０２が形成される以前、ソース電極９４及びドレイン電極９６の間ＣＨ（ｃｈａｎｎｅｌ）のアクティブ層９２ａが外部に露出される形状になる。この場合、露出されたアクティブ層９２ａの表面には、工程の際に欠陥が発生したり、汚染されたりする。これも、薄膜トランジスタＴに漏洩電流が発生する原因となる。
【００１６】
上述した原因等によって発生する漏洩電流は、薄膜トランジスタの動作に影響を与えて液晶パネルの表示品質を低下させる。ところが、上述したように漏洩電流が発生する薄膜トランジスタの構造は、従来の４つのマスク工程によって製作される。以下、従来の４つのマスク工程を説明する。
【００１７】
従来の４つのマスク工程によってアレイ基板を製作する方法を説明する。
【００１８】
図４Ａないし図４Ｆ、図５Ａないし図５Ｆ及び図６Ａないし図６Ｆは、それぞれ図２のＩＩ−ＩＩ線、ＩＩＩ−ＩＩＩ線及びＩＶ−ＩＶ線に沿って切断したもので、従来の液晶表示装置の製造方法を示した断面図である。
【００１９】
図４Ａと図５Ａと図６Ａは、第１マスク工程を示した図である。図４Ａと図５Ａと図６Ａに示したように、基板６０上に、スイッチング領域Ｓを含む画素領域Ｐ、ゲート領域Ｇ、データ領域Ｄ、ストレージ領域Ｃを定義する。この時、ストレージ領域Ｃは、ゲート領域Ｇの一部に定義される。複数の領域（Ｓ、Ｐ、Ｇ、Ｄ、Ｃ）が定義された基板６０上に、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、タングステンＷ、クロムＣｒ、モリブデンＭｏ、チタンＴｉ、銅Ｃｕ等を含む導電性金属グループのうちから選択された一つまたは二つ以上の金属を蒸着して第１マスク工程によってパターニングし、一端にゲートパッド電極６６を含むゲート配線６２と、ゲート配線６２から突出されスイッチング領域Ｓに位置するゲート電極６４を形成する。
【００２０】
図４Ｂないし図４Ｄと図５Ｂないし図５Ｄと図６Ｂないし図６Ｄは、第２マスク工程を示した図である。図４Ｂと図５Ｂと図６Ｂに示したように、ゲート電極６４とゲートパッド電極６６を含むゲート配線６２が形成された基板６０全面に、ゲート絶縁膜６８と、純粋非晶質シリコン層（ａ−Ｓｉ：Ｈ）７０と、不純物を含む非晶質シリコン層（ｎ＋またはｐ＋ａ−Ｓｉ：Ｈ）７２と、導電性金属層７４とを形成する。
【００２１】
この時、ゲート絶縁膜６８は、窒化シリコンＳｉＮXと酸化シリコンＳｉＯ2等を含む無機絶縁物質または、場合によって、ベンゾシクロブテンＢＣＢとアクリル系樹脂等を含む有機絶縁物質のうちから一つを蒸着して形成し、金属層７４は、上述した導電性金属グループのうちから選択された一つまたは二つ以上の物質を蒸着して形成する。
【００２２】
導電性金属層７４が形成された基板６０全面に、フォトレジストを塗布して感光層（図示せず）を形成して、スイッチング領域Ｓとデータ領域Ｄとストレージ領域Ｃの上部にパターニングされた第１ないし第３感光パターン７８ａ、７８ｂ、７８ｃを形成する。この時、スイッチング領域Ｓにパターニングされた第１感光パターン７８ａは、ゲート電極６４の中心領域に対応する部分が低くパターニングされ段差を有し、このために、光の強度を低くしたり、光の透過量を少なくしたりするハーフトーンマスク（図示せず）を使用する。
【００２３】
第１ないし第３感光パターン７８ａ、７８ｂ、７８ｃの周辺に露出された金属層７４とその下部の不純物非晶質シリコン層７２と、純粋非晶質シリコン層７０を除去する工程を行う。この時、金属層７４の種類によって金属層７４とその下部層７０、７２を同時に除去する工程を行ったり、金属層７４を先にエッチングした後、乾式エッチング工程によって下部層７０、７２を除去する工程を行ったりする。
【００２４】
図４Ｃと図５Ｃと図６Ｃに示したように、上述した除去工程を完了すると、第１ないし第３感光パターン７８ａ、７８ｂ、７８ｃの下部に第１金属パターン８０と、第１金属パターン８０から画素領域Ｐの一側に沿って伸延された第２金属パターン８２と、ストレージ領域に対応してアイランド状の第３金属パターン８６が形成される。
【００２５】
この時、第１ないし第３金属パターン８０、８２、８６の下部に、純粋非晶質シリコン層７０と不純物を含む非晶質シリコン層７２が存在し、便宜上、第１金属パターン８０の下部に構成されたのは第１半導体層９０ａ、第２金属パターン８２の下部に構成されたのは第２半導体層９０ｂ、第３金属パターン８６の下部に構成されたのは第３半導体層９０ｃとする。第１感光パターン７８ａのうち、ゲート電極６４の中心に対応して高さが低い部分を除去するアッシング工程を行う。
【００２６】
結果的に、ゲート電極６４の中心に対応する第１金属パターン８０の一部が露出され、この時、第１ないし第３感光パターン７８ａ、７８ｂ、７８ｃの周辺に第１ないし第３金属パターン８０、８２、８６の周辺が同時に露出される。アッシング工程の後、第１金属パターン８０の露出された部分とその下部の不純物非晶質シリコン層７２を除去する工程を行う。
【００２７】
図４Ｄと図５Ｄと図６Ｄに示したように、除去工程を完了すると、ゲート電極６４の上部に位置した第１半導体層９０ａのうち、下部層（純粋非晶質シリコン層７０）は、アクティブ層９２ａとして機能し、アクティブ層９２ａの上部で、一部が除去され離間された上部層（不純物非晶質シリコン層７２）は、オーミックコンタクト層９２ｂとして機能する。また、オーミックコンタクト層９２ｂの上部に位置して離間された金属パターンは、各々ソース電極９４とドレイン電極９６になる。
【００２８】
この時、ソース電極９４に接続する第２金属パターン（図６Ｃの８２）は、データ配線９８であり、データ配線９８の一端は、データパッド電極１００である。また、ストレージ領域Ｃに対応して形成されたアイランド状の第３金属パターン８６は、ストレージ電極になる。
【００２９】
すなわち、ゲート配線６２は、第１ストレージ電極として機能し、上部のストレージ電極８６は、第２ストレージ電極として機能する。従って、ゲート配線６２、その上部のゲート絶縁膜６８、第３半導体層９０ｃ、その上部のストレージ電極８６は、補助容量部であるストレージキャパシターＣｓｔを構成する。残留した感光パターン７８ａ、７８ｂ、７８ｃを除去する工程を行うことによって第２マスク工程を完了する。
【００３０】
図４Ｅと図５Ｅと図６Ｅは、第３マスク工程を示した図である。図４Ｅと図５Ｅと図６Ｅに示したように、ソース電極９４及びドレイン電極９６と、データパッド１００を含むデータ配線９８と、ストレージキャパシターＣｓｔが形成された基板６０の全面に、窒化シリコンＳｉＮXまたは酸化シリコンＳｉＯ2を含む無機絶縁物質グループのうちから選択された一つを蒸着したり、場合によって、ベンゾシクロブテンＢＣＢとアクリル系樹脂を含む有機絶縁物質グループのうちから選択された一つを塗布したりして保護膜１０２を形成する。この保護膜１０２をパターニングして、ドレイン電極９６の一部を露出するドレインコンタクトホール１０４、ストレージ電極８６を露出するストレージコンタクトホール１０６、ゲートパッド電極６６の一部を露出するゲートパッドコンタクトホール１０８、データパッド電極１００の一部を露出するデータパッドコンタクトホール１１０を形成する。
【００３１】
図４Ｆと図５Ｆと図６Ｆは、第４マスク工程を示した図である。図４Ｆと図５Ｆと図６Ｆに示したように、保護膜１０２が形成された基板６０の全面に、インジウム−スズ−オキサイドＩＴＯとインジウム−亜鉛−オキサイドＩＺＯを含む透明な導電性金属グループのうちから選択された一つを蒸着してパターニングし、ドレイン電極９６とストレージ電極８６の両方に接続して画素領域Ｐに位置する画素電極１１２を形成すると同時に、ゲートパッド電極６６に接続するゲートパッド電極端子１１４と、データパッド電極１００に接続するデータパッド電極端子１１６を形成する。
【００３２】
このように、従来は、４つのマスク工程によって液晶表示装置用アレイ基板を製作する。従来の４つのマスク工程は、既存の５つのマスク工程に比べて、画期的なほど生産費用を安くする効果及び工程時間を短縮する効果があり、工程が短縮されることによってその分、不良発生率も減少する。
【特許文献１】韓国公開特許第１０−２００２−１２６４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００３３】
ところが、上述したように、従来の４つのマスク工程によって製作された薄膜トランジスタの構造は、アクティブ層を形成した後、保護膜を形成する工程を行うために、露出されたアクティブ層の表面（アクティブチャンネル）が汚染する確率が非常に高い。また、アクティブ層とソース電極及びドレイン電極が同じ第２マスク工程で形成されるために、必然的にドレイン電極またはソース電極の下部に形成されたアクティブ層を下部のゲート電極が完全に遮る形態ではない。
【００３４】
結果的に、従来の４つのマスク工程によって製作された薄膜トランジスタの構造は、漏洩電流の発生確率が非常に高くて、液晶パネルの表示品質が低いという問題点があった。
【００３５】
また、従来の構造は、薄膜トランジスタが画素領域の一部を占める構造で設計されているため、これは、開口領域を侵食する構造であり、輝度特性が悪いという問題点があった。
【００３６】
本発明は、上述のような課題を解決するためになされたもので、その目的は、表示品質と開口率を向上することができる液晶表示装置及びその製造方法を得るものである。
【課題を解決するための手段】
【００３７】
本発明に係る液晶表示装置は、基板上に位置し、相互に交差して画素領域を定義するゲート配線及びデータ配線と、前記ゲート配線に接続されるゲート電極と、前記ゲート電極上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置するアクティブ層と、前記アクティブ層上に位置し、相互に離間されたソース電極及びドレイン電極と、前記アクティブ層及び前記ソース電極間、並びに前記アクティブ層及びドレイン電極間に位置するオーミックコンタクト層と、前記アクティブ層と前記オーミックコンタクト層との間に位置し、前記ソース電極及びドレイン電極中一つと重畳され、前記ソース電極及びドレイン電極中他の一つと離隔されるシールドパターンと、前記画素領域に位置し、前記ドレイン電極に接続される画素電極とを備え、前記アクティブ層は、前記ゲート電極により遮られることを特徴とする。
【００３８】
また、本発明に係る液晶表示装置の製造方法は、基板上にゲート配線及びゲート電極を形成する工程と、前記ゲート配線及びゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にアクティブ層を形成し、前記アクティブ層上にシールドパターンを形成する工程と、前記ゲート配線と交差して画素領域を定義するデータ配線、並びに相互に離間されたソース電極及びドレイン電極を形成し、前記アクティブ層及び前記ソース電極間、並びに前記アクティブ層及びドレイン電極間に位置するオーミックコンタクト層を形成する工程と、前記画素領域に、前記ドレイン電極に接続される画素電極を形成する工程とを含み、前記シールドパターンは、前記アクティブ層と前記オーミックコンタクト層との間に位置し、前記ソース電極及びドレイン電極中一つと重畳され、前記ソース電極及びドレイン電極中他の一つと離隔され、前記アクティブ層は、前記ゲート電極により遮られることを特徴とする。
【発明の効果】
【００３９】
本発明によれば、アクティブ層がゲート電極によって完全に遮られる。従って、光による漏洩電流が発生しなくなり薄膜トランジスタの動作が安定するので、高画質を実現することができる。また、ソース電極及びドレイン電極間に露出されたアクティブチャンネルの一部領域に汚染を防ぐシールドパターンを形成する。このシールドパターンによって漏洩電流パスを遮断して、高画質を実現することができる。さらに、ゲート配線の一部領域をゲート電極として兼用してゲート配線に薄膜トランジスタを形成するために、開口領域が拡張され輝度を改善することができる。
【図面の簡単な説明】
【００４０】
【図１】従来の液晶パネルの構成を概略的に示した斜視図である。
【図２】従来の液晶表示装置用アレイ基板の一部を拡大した平面図である。
【図３】図２の薄膜トランジスタの断面図である。
【図４Ａ】図２のＩＩ−ＩＩ線に沿って切断したもので、従来の液晶表示装置の製造方法を示した断面図である。
【図４Ｂ】図４Ａに続く製造工程を示す断面図である。
【図４Ｃ】図４Ｂに続く製造工程を示す断面図である。
【図４Ｄ】図４Ｃに続く製造工程を示す断面図である。
【図４Ｅ】図４Ｄに続く製造工程を示す断面図である。
【図４Ｆ】図４Ｅに続く製造工程を示す断面図である。
【図５Ａ】図２のＩＩＩ−ＩＩＩ線に沿って切断したもので、従来の液晶表示装置の製造方法を示した断面図である。
【図５Ｂ】図５Ａに続く製造工程を示す断面図である。
【図５Ｃ】図５Ｂに続く製造工程を示す断面図である。
【図５Ｄ】図５Ｃに続く製造工程を示す断面図である。
【図５Ｅ】図５Ｄに続く製造工程を示す断面図である。
【図５Ｆ】図５Ｅに続く製造工程を示す断面図である。
【図６Ａ】図２のＩＶ−ＩＶ線に沿って切断したもので、従来の液晶表示装置の製造方法を示した断面図である。
【図６Ｂ】図６Ａに続く製造工程を示す断面図である。
【図６Ｃ】図６Ｂに続く製造工程を示す断面図である。
【図６Ｄ】図６Ｃに続く製造工程を示す断面図である。
【図６Ｅ】図６Ｄに続く製造工程を示す断面図である。
【図６Ｆ】図６Ｅに続く製造工程を示す断面図である。
【図７】本発明の実施の形態に係る液晶表示装置用アレイ基板の一部を拡大した平面図である。
【図８】本発明の実施の形態に係る液晶表示装置の薄膜トランジスタを拡大した平面図である。
【図９】図８のＶＩＩＩ−ＶＩＩＩ線に沿って切断した薄膜トランジスタの断面図である。
【図１０】本発明の実施の形態に係る液晶表示装置の薄膜トランジスタの別の構成を示した断面図である。
【図１１】本発明の実施の形態に係る液晶表示装置の薄膜トランジスタの別の構成を示した断面図である。
【図１２Ａ】図７のＶ−Ｖ線に沿って切断したもので、本発明の液晶表示装置の製造方法を示した断面図である。
【図１２Ｂ】図１２Ａに続く製造工程を示す断面図である。
【図１２Ｃ】図１２Ｂに続く製造工程を示す断面図である。
【図１２Ｄ】図１２Ｃに続く製造工程を示す断面図である。
【図１２Ｅ】図１２Ｄに続く製造工程を示す断面図である。
【図１２Ｆ】図１２Ｅに続く製造工程を示す断面図である。
【図１２Ｇ】図１２Ｆに続く製造工程を示す断面図である。
【図１２Ｈ】図１２Ｇに続く製造工程を示す断面図である。
【図１２Ｉ】図１２Ｈに続く製造工程を示す断面図である。
【図１２Ｊ】図１２Ｉに続く製造工程を示す断面図である。
【図１２Ｋ】図１２Ｊに続く製造工程を示す断面図である。
【図１２Ｌ】図１２Ｋに続く製造工程を示す断面図である。
【図１３Ａ】図７のＶＩ−ＶＩ線に沿って切断したもので、本発明の液晶表示装置の製造方法を示した断面図である。
【図１３Ｂ】図１３Ａに続く製造工程を示す断面図である。
【図１３Ｃ】図１３Ｂに続く製造工程を示す断面図である。
【図１３Ｄ】図１３Ｃに続く製造工程を示す断面図である。
【図１３Ｅ】図１３Ｄに続く製造工程を示す断面図である。
【図１３Ｆ】図１３Ｅに続く製造工程を示す断面図である。
【図１３Ｇ】図１３Ｆに続く製造工程を示す断面図である。
【図１３Ｈ】図１３Ｇに続く製造工程を示す断面図である。
【図１３Ｉ】図１３Ｈに続く製造工程を示す断面図である。
【図１３Ｊ】図１３Ｉに続く製造工程を示す断面図である。
【図１３Ｋ】図１３Ｊに続く製造工程を示す断面図である。
【図１３Ｌ】図１３Ｋに続く製造工程を示す断面図である。
【図１４Ａ】図７のＶＩＩ−ＶＩＩ線に沿って切断したもので、本発明の液晶表示装置の製造方法を示した断面図である。
【図１４Ｂ】図１４Ａに続く製造工程を示す断面図である。
【図１４Ｃ】図１４Ｂに続く製造工程を示す断面図である。
【図１４Ｄ】図１４Ｃに続く製造工程を示す断面図である。
【図１４Ｅ】図１４Ｄに続く製造工程を示す断面図である。
【図１４Ｆ】図１４Ｅに続く製造工程を示す断面図である。
【図１４Ｇ】図１４Ｆに続く製造工程を示す断面図である。
【図１４Ｈ】図１４Ｇに続く製造工程を示す断面図である。
【図１４Ｉ】図１４Ｈに続く製造工程を示す断面図である。
【図１４Ｊ】図１４Ｉに続く製造工程を示す断面図である。
【図１４Ｋ】図１４Ｊに続く製造工程を示す断面図である。
【図１４Ｌ】図１４Ｋに続く製造工程を示す断面図である。
【発明を実施するための最良の形態】
【００４１】
本発明の実施の形態は、一部領域にシールドパターンが形成されるとともに、ゲート電極に完全に遮られる形態のアクティブ層を含む薄膜トランジスタと、このような薄膜トランジスタを含み、開口領域がさらに拡張された形態で設計されたアレイ基板を４つのマスク工程によって製作する。
【００４２】
図７は、本発明の実施の形態に係る液晶表示装置用アレイ基板の一部を拡大した平面図である。図７に示したように、絶縁基板２００上に、一方向に伸延され一端にゲートパッド電極２０６が設けられたゲート配線２０４と、このゲート配線２０４と交差して画素領域を定義し、一端にデータパッド電極２４０が設けられたデータ配線２３８を形成する。ゲートパッド電極２０６とデータパッド電極２４０の上部には、これらにそれぞれ接続するゲートパッド電極端子２４８とデータパッド電極端子２５０を形成する。
【００４３】
また、データ配線２３８と交差するゲート配線２０４の一部を除去して、ゲート配線２０４とデータ配線２３８の重なる領域を最小にする。両配線２０４、２３８の重なる面積が大きいほど寄生容量が大きくなり、これは、信号遅延の原因となるために、上述した構造は、このような信号遅延を最小にするという長所がある。ゲート配線２０４とデータ配線２３８の交差地点に、ゲート電極２０２と、アクティブ層２２０及びオーミックコンタクト層（図示せず）を含む半導体層と、シールドパターン２２２と、ソース電極２３４及びドレイン電極２３６とを含む薄膜トランジスタＴを形成する。
【００４４】
この時、薄膜トランジスタＴをゲート配線２０４の上部に形成することによって従来に比べて、画素領域に薄膜トランジスタＴが占める割合が著しく減少され、開口領域をさらに広く確保することができる。
【００４５】
一方、画素領域には、ドレイン電極２３６に接続する透明な画素電極２４６を形成する。画素領域を定義する部分のゲート配線２０４の上部には、これを第１ストレージ電極として、ゲート配線２０４の上部であって、画素電極２４６に接続するアイランド状のストレージ電極２４４を第２ストレージ電極とするストレージキャパシターＣｓｔを形成する。
【００４６】
上述した構成で、薄膜トランジスタＴを画素領域ではないゲート配線２０４の上部に形成すると同時に、薄膜トランジスタＴのアクティブ層２２０をゲート電極２０２の面積より小さくパターニングすることによって開口領域が広く確保でき、光漏洩電流の発生が防げる。また、ソース電極２３４及びドレイン電極２３６間に露出されたアクティブ層２２０の表面（アクティブチャンネル）の一部領域にシールドパターン２２２を形成する。
【００４７】
露出されたアクティブ層２２０の表面の一部領域にシールドパターン２２２を形成した理由は、露出されたアクティブ層２２０の表面の欠陥または汚染によって発生する漏洩電流パス（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ ｐａｔｈ）を部分的に遮断するためである。
【００４８】
図８は、本発明の実施の形態に係る液晶表示装置の薄膜トランジスタを拡大した平面図であり、図９は、図８のＶＩＩＩ−ＶＩＩＩ線に沿って切断した断面図である。
【００４９】
図８と図９に示したように、本実施の形態に係る薄膜トランジスタＴは、ゲート配線２０４の一部を電極として使用したゲート電極２０２と、ゲート電極２０２の上部にアイランド状に形成されたアクティブ層２２０と、アクティブ層２２０の上部に形成され、離間されたソース電極２３４及びドレイン電極２３６を含む。
【００５０】
また、アクティブ層２２０とソース電極２３４及びドレイン電極２３６の間には、オーミックコンタクト層２４２を含む。
【００５１】
この時、アクティブ層２２０をゲート電極２０２の面積と同じか、または小さく形成して、下部の光源（バックライト）から照射された光によってアクティブ層２２０が露出されないようにする。
【００５２】
また、ソース電極２３４及びドレイン電極２３６間に露出されたアクティブ層２２０の表面（アクティブチャンネル）の一部領域にシールドパターン２２２を形成する。特に、シールドパターン２２２は、ソース電極２３４及びドレイン電極２３６間に位置する。すなわち、ソース電極２３４及びドレイン電極２３６で挟まれた領域側をソース電極２３４の内側と呼ぶとともに、ドレイン電極２３６の内側と呼ぶとすると、シールドパターン２２２の一側は、図９に示すように、ソース電極２３４の内側に向かって離間されており、シールドパターン２２２の他側は、ドレイン電極２３６の内側に向かって離間されている。シールドパターン２２２は、露出されたアクティブ層２２０の表面（アクティブチャンネル）に欠陥が発生したり、露出されたアクティブ層２２０の表面が汚染されたりするのを防ぐためである。
【００５３】
この時、シールドパターン２２２の幅は、ソース電極２３４とドレイン電極２３６の離間距離（チャンネルの幅ＣＨ）と同一である必要はない。シールドパターン２２２の長さは、チャンネルの長さと同じか、または大きくパターニングする。チャンネルの長さは、ソース電極２３４とドレイン電極２３６間のＵ字状に沿った方向の距離であり、チャンネルの幅ＣＨは、ＶＩＩＩ−ＶＩＩＩ線においてチャンネルの長さ方向（長手方向）に垂直な方向の距離である。
【００５４】
このように構成すると、シールドパターン２２２とソース電極２３４及びドレイン電極２３６間に一部露出されたアクティブ層２２０の表面が汚染されたとしても、シールドパターン２２２によって両電極２３４、２３６間の汚染及び欠陥の連続性を遮断するために、漏洩電流パスが形成されなくなる。
【００５５】
この時、ソース電極２３４及びドレイン電極２３６間のアクティブチャンネルの長さを短くして、幅を大きく設計することによって薄膜トランジスタの動作を改善する方法として、ソース電極２３４を英文字のアルファベットのＵ字状（図面上では、逆Ｕ字状に描いている）に形成し、ドレイン電極２３６を、Ｕ字状の内部にこれと一定に離間される棒状に形成する。この場合、チャンネルは、Ｕ字状になり、これによって、シールドパターン２２２もＵ字状に構成する。このようなシールドパターン２２２は、ソース電極２３４及びドレイン電極２３６間の漏洩電流パスを遮断する役割を果たすので、ソース電極２３４とドレイン電極２３６間で、その位置は、多様になる。
【００５６】
図１０と図１１は、本発明の実施の形態に係る液晶表示装置の薄膜トランジスタのそれぞれ別の構成を示した断面図である。
【００５７】
図１０に示したように、シールドパターン２２２は、ソース電極２３４またはドレイン電極２３６のいずれかに偏って形成することもできる。例えば、シールドパターン２２２は、ドレイン電極２３６に近接して形成する。この時、ソース電極２３４の内側に向かうシールドパターン２２２の一側は、ソース電極２３４及びドレイン電極２３６間に位置する。
【００５８】
一方、図１１に示したように、シールドパターン２２２は、二つ以上で形成され、例えば、ソース電極２３４及びドレイン電極２３６の下部に各々形成する。この時、ドレイン電極２３６の下部に位置してソース電極２３４に向かうシールドパターン２２２の一側と、ソース電極２３４の下部に位置してドレイン電極２３６に向かうシールドパターン２２２の一側は、ソース電極２３４及びドレイン電極２３６間に位置する。
【００５９】
図１０と図１１のように、ソース電極２３４及び／またはドレイン電極２３６の下部にシールドパターン２２２を形成する場合、ソース電極２３４及びドレイン電極２３６とその下部のオーミックコンタクト層２４２は、シールドパターン２２２を完全に覆う形態ではなく、シールドパターン２２２の一部を覆う形態で形成すると漏洩電流パスを完全に遮断することができる。
【００６０】
上述した構造の薄膜トランジスタとこれを含むアレイ基板を本実施の形態に係る４つのマスク工程によって製作する方法を説明する。
【００６１】
図１２Ａないし図１２Ｌ、図１３Ａないし図１３Ｌ及び図１４Ａないし図１４Ｌは、それぞれ図７のＶ−Ｖ線、ＶＩ−ＶＩ線及びＶＩＩ−ＶＩＩ線に沿って切断したもので、本発明の実施の形態に係る液晶表示装置の製造方法を示した断面図である。（なお、図７のＶ−Ｖ線は、薄膜トランジスタ及び画素領域の切断線であり、ＶＩ−ＶＩ線は、ゲートパッドの切断線であり、ＶＩＩ−ＶＩＩ線は、データパッドの切断線である。）
【００６２】
図１２Ａと図１３Ａと図１４Ａは、第１マスク工程を示した図である。図１２Ａと図１３Ａと図１４Ａに示したように、基板２００上に、スイッチング領域Ｓを含む画素領域Ｐ、ゲート領域Ｇ、データ領域Ｄ、ストレージ領域Ｃを定義する。この時、ストレージ領域Ｃとスイッチング領域Ｓをゲート領域Ｇの一部に定義する。
【００６３】
複数の領域（Ｓ、Ｐ、Ｇ、Ｄ、Ｃ）を定義した基板２００上に、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、タングステンＷ、クロムＣｒ、モリブデンＭｏ等の単一金属やアルミニウムＡｌ／クロムＣｒ（またはモリブデンＭｏ）等を含む導電性金属グループのうちから選択された一つまたは二つ以上の金属を蒸着してパターニングし、ゲート領域Ｇに対応して一端にゲートパッド電極２０６を含むゲート配線２０４を形成する。この時、スイッチング領域Ｓに対応するゲート配線２０４の一部をゲート電極２０２として使用する。
【００６４】
また、後の工程で形成されるデータ配線（図示せず）と交差される領域Ｆに対応するゲート配線２０２の一部をエッチングしてエッチングホール２０８を形成する。これは、両配線の交差部分でゲート配線２０４とデータ配線（図示せず）が重なる領域を減少させることによって両配線の重なった面積で発生する寄生容量を減少させるための設計である。
【００６５】
図１２Ｂないし図１２Ｆ、図１３Ｂないし図１３Ｆ及び図１４Ｂないし図１４Ｆは、第２マスク工程を示した図である。（ハーフトーンマスク工程であり、これを詳しく説明する。）
【００６６】
図１２Ｂと図１３Ｂと図１４Ｂに示したように、ゲート電極２０２とゲートパッド電極２０６を含むゲート配線２０４が形成された基板２００の全面に、ゲート絶縁膜２１０と、非晶質シリコン層２１２と、シールド層（絶縁層）２１４を積層する。
【００６７】
この時、ゲート絶縁膜２１０は、窒化シリコンＳｉＮXと酸化シリコンＳｉＯ2等を含む無機絶縁物質グループのうちから選択された一つを蒸着して形成する。非晶質シリコン層２１２は、非晶質シリコンａ−Ｓｉ：Ｈを蒸着して形成する。シールド層２１４は、ゲート絶縁膜２１０のような無機絶縁物質グループのうちから選択された一つを蒸着して形成する。シールド層２１４の上部に、フォトレジストを塗布して感光層２１６を形成する。
【００６８】
感光層２１６から離れた上部に、透過部Ｂ１と半透過部Ｂ２と遮断部Ｂ３で構成されたマスクＭを位置させた後、マスクＭの上部から光を照射して下部の感光層２１６を露光する工程を行う。半透過部Ｂ２は、マスクＭにスリットまたは半透明膜を形成したものであり、これは、光の強度を低めたり、光の透過量を低めたりする。これによって、下部の感光層２１６は、完全露光ではなく、不完全露光が可能になる。この時、スイッチング領域Ｓに、遮断部Ｂ３と、遮断部Ｂ３の両側の半透過部Ｂ２が対応するように配置する。それ以外の領域は、透過部Ｂ１が対応するように配置する。部分的に露光が行われた感光層２１６を現像する工程を行う。
【００６９】
図１２Ｃと図１３Ｃと図１４Ｃに示したように、現像工程が完了すると、スイッチング領域Ｓに対応して段差を有する感光パターン２１８が形成される。この時、感光パターン２１８の段差の形状は、ゲート電極２０２に対応する中心部が高くて、その周辺部は、低い形態で形成される。感光パターン２１８の周辺に露出されたシールド層２１４とその下部の非晶質シリコン層２１２を除去するエッチング工程を行う。
【００７０】
図１２Ｄと図１３Ｄと図１４Ｄに示したように、エッチング工程が完了すると、感光パターン２１８の下部のみがパターニングされた非晶質シリコン層２１２とシールド層２１４が残る。この時、パターニングされた非晶質シリコン層２１２は、ゲート電極２０２内でパターニングされるので、ゲート電極２０２の面積を超過しない大きさでパターニングされる。感光パターン２１８の低い部分を除去するアッシング工程を行う。
【００７１】
図１２Ｅと図１３Ｅと図１４Ｅに示したように、ゲート電極２０２の中心に対応する感光パターン２１８だけが最終的に残るが、これは、上部の一部が除去された状態である。アッシングされた感光パターン２１８の周辺に、パターニングされたシールド層２１４に対してエッチングを行った後、アッシングされた感光パターン２１８を除去する工程を行う。
【００７２】
図１２Ｆと図１３Ｆと図１４Ｆに示したように、ゲート電極２０２に対応するゲート絶縁膜２１０の上部に、先ほどパターニングされた非晶質シリコン層であるアイランド状のアクティブ層２２０と、アクティブ層２２０の中心に対応してシールドパターン２２２が形成される。この時、シールドパターン２２２は、後の工程で形成されるソース電極及びドレイン電極（図示せず）の形状によって異なり、ソース電極（図示せず）をＵ字状に設計する場合は、シールドパターン（図示せず）もＵ字状に設計する。また、シールドパターンの位置及び個数は、図９ないし図１１に示したように、多様に変化する。シールドパターン２２２は、アクティブ層２２０の表面に欠陥が発生したり、表面が汚染したりすることを防ぐ機能を果たす。シールドパターン２２２の上部に残された感光パターン２１８を除去する工程を行う。
【００７３】
図１２Ｇと図１３Ｇと図１４Ｇに示したように、シールドパターン２２２が形成された基板２００の全面に、不純物を含む非晶質シリコンｎ＋ａ−Ｓｉ：Ｈを蒸着して不純物非晶質シリコン層２２４を形成する。この不純物非晶質シリコン層２２４が形成された基板２００の全面に、導電性金属グループのうちから選択された一つまたは二つ以上の金属を蒸着して導電性金属層２２６を形成する。この時、シールドパターン２２２によってアクティブ層２２０の一部表面には、不純物非晶質シリコン層２２４が直接蒸着されなくなる。導電性金属層２２６が形成された基板２００の全面に、フォトレジストを塗布して感光層２２８を形成する。この感光層２２８から離れた上部に、透過部Ｂ１と半透過部Ｂ２と遮断部Ｂ３で構成されたマスクＭを位置させる。
【００７４】
この時、マスクＭの透過部Ｂ１は、ゲートパッド電極２０６の一部に対応して位置し、スイッチング領域Ｓには、シールドパターン２２２に対応して、これより大きい面積で半透過部Ｂ２が位置し、半透過部Ｂ２の両側に遮断部Ｂ３が位置する。また、ゲートパッド電極２０６の一部の側部には、半透過部Ｂ２が位置する。さらに、データ領域Ｄとストレージ領域Ｃに対応して遮断部Ｂ３が位置し、画素領域Ｐには、半透過部Ｂ２が位置する。マスクＭの上部から光を照射して下部の感光層２２８を露光する工程を行う。この時、感光層２２８は、マスクＭの透過部Ｂ１に対応して完全露光し、半透過部Ｂ２に対応して不完全露光し、遮断部Ｂ３に対応して露光されない。上述したような露光が行われた感光層を現像する工程を行う。
【００７５】
図１２Ｈと図１３Ｈと図１４Ｈに示したように、スイッチング領域Ｓのシールドパターン２２２に対応する部分と、画素領域Ｐと、ゲートパッド電極２０６の側部は、上部の一部が除去された形態になり、シールドパターン２２２を除いたスイッチング領域Ｓの他の領域と、ストレージ領域Ｃと、データ領域Ｄは、元々の高さで残り、ゲートパッド電極２０６に対応した一部は除去され、下部の導電性金属層２２６が露出されるように除去された感光パターン２３０が残る。
【００７６】
図１２Ｉと図１３Ｉと図１４Ｉに示したように、ゲートパッド電極２０６に対応して露出された導電性金属層２２６、その下部の非晶質シリコン層２２４、その下部のゲート絶縁膜２１０を除去して、ゲートパッド電極２０６の一部を露出するゲートパッドコンタクトホール２３２を形成する。
【００７７】
図１２Ｊと図１３Ｊと図１４Ｊに示したように、感光パターン２３０をアッシングする工程を行い、スイッチング領域Ｓと画素領域Ｐに対応して低い高さで現像された部分を完全に除去して、下部の導電性金属層２２６を露出する工程を行う。このようにすると、スイッチング領域Ｓに対応してシールドパターン２２２の両側と、ストレージ領域Ｃと、データ領域Ｄだけに感光パターン２３０が残る。アッシングされた感光パターン２３０の周辺に露出された導電性金属層２２６とその下部の不純物非晶質シリコン層２２４を除去する工程を行う。
【００７８】
図１２Ｋと図１３Ｋと図１４Ｋに示したように、スイッチング領域Ｓに対応してシールドパターン２２２の両側に位置した感光パターン２３０の下部には、各々ソース電極２３４とドレイン電極２３６が形成され、ストレージ領域Ｃに対応する感光パターン２３０の下部には、アイランド状のストレージ電極２４４が形成され、データ領域Ｄに対応する感光パターン２３０の下部には、一端にデータパッド電極２４０を含み、ソース電極２３４と接触するデータ配線２３８が形成される。
【００７９】
ソース電極２３４及びドレイン電極２３６の下部に、パターニングされた不純物非晶質シリコン層は、抵抗性接触を有するために、オーミックコンタクト層２４２と称する。一方、データ配線２３８及びデータパッド電極２４０下部には、パターニングされた不純物非晶質シリコン層である第１半導体層パターン２４３が形成され、ストレージ電極２４４の下部には、パターニングされた不純物非晶質シリコン層である第２半導体層パターン２４５が形成される。
【００８０】
シールドパターン２２２が位置する部分のアクティブ層２２０の表面には、オーミックコンタクト層２４２を形成するためのパターニング工程で残った残留粒子のような汚染物質が存在しない。これによって、シールドパターン２２２以外の露出されたアクティブ層２２０の表面Ｇが一部汚染されたとしても、このような汚染状態の連続性がシールドパターン２２２によって遮断される。従って、漏洩電流のパスが発生せずに、漏洩電流による影響を遮断する。ソース電極２３４及びドレイン電極２３６と、ストレージ電極２４４と、データ配線２３８と、データパッド電極２４０の上部に位置した感光パターン２３０を除去する工程を行う。
【００８１】
以上、図１２Ｇないし図１２Ｋ、図１３Ｇないし図１３Ｋ及び図１４Ｇないし図１４Ｋによって本実施の形態に係る第３マスク工程を説明した。
【００８２】
図１２Ｌと図１３Ｌと図１４Ｌは、第４マスク工程を示した図である。図１２Ｌと図１３Ｌと図１４Ｌに示したように、ソース電極２３４及びドレイン電極２３６と、ストレージ電極２４４と、データ配線２３８及びデータパッド電極２４０が形成された基板２００の全面に、インジウム−スズ−オキサイドＩＴＯとインジウム−亜鉛−オキサイドＩＺＯを含む透明な導電性金属グループのうちから選択された一つを蒸着して第４マスク工程によってパターニングし、ドレイン電極２３６とストレージ電極２４４に同時に接続しながら画素領域Ｐに位置する画素電極２４６を形成する。また、ゲートパッド電極２０６に接続するゲートパッド電極端子２４８と、データパッド電極２４０に接続するデータパッド電極端子２５０を形成する。
【００８３】
上述したように、本発明の実施の形態に係る４つのマスク工程によって液晶表示装置用アレイ基板を製作することができる。本実施の形態の工程を簡単に整理すると次のようになる。
第１マスク工程：ゲート配線（及びゲート電極）とゲートパッド電極の形成工程。
第２マスク工程：アクティブ層と、アクティブ層の一部領域にシールドパターンを形成する工程。
第３マスク工程：ゲートパッドコンタクトホールと、ソース電極及びドレイン電極と、データパッド電極及びデータ配線と、ソース電極及びドレイン電極の下部にオーミックコンタクト層を形成する工程。
第４マスク工程：画素電極とゲートパッド電極端子とデータパッド電極端子の形成工程。
【００８４】
上述したように形成されたアレイ基板と、これに向かい合う対応基板、例えば、カラーフィルター基板を合着して（貼り合わせて）、両基板間に液晶を注入して液晶表示装置を形成する。
【符号の説明】
【００８５】
２００ 基板、２０２ ゲート電極、２０４ ゲート配線、２０６ ゲートパッド電極、２２０ アクティブ層、２２２ シールドパターン、２３４ ソース電極、２３６ ドレイン電極、２３８ データ配線、２４０ データパッド電極、２４８ ゲートパッド電極端子、２５０ データパッド電極端子。
【特許請求の範囲】
【請求項１】
基板上に位置し、相互に交差して画素領域を定義するゲート配線及びデータ配線と、
前記ゲート配線に接続されるゲート電極と、
前記ゲート電極上に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置するアクティブ層と、
前記アクティブ層上に位置し、相互に離間されたソース電極及びドレイン電極と、
前記アクティブ層及び前記ソース電極間、並びに前記アクティブ層及びドレイン電極間に位置するオーミックコンタクト層と、
前記アクティブ層と前記オーミックコンタクト層との間に位置し、前記ソース電極及びドレイン電極中一つと重畳され、前記ソース電極及びドレイン電極中他の一つと離隔されるシールドパターンと、
前記画素領域に位置し、前記ドレイン電極に接続される画素電極と
を備え、
前記アクティブ層は、前記ゲート電極により遮られる
ことを特徴とする液晶表示装置。
【請求項２】
前記ソース電極は、英文字のアルファベットのＵ字状であり、前記ドレイン電極は、バー状であり、かつ前記シールドパターンは、Ｕ字状である
ことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
他のシールドパターンをさらに備え、
前記他のシールドパターンは、前記アクティブ層と前記オーミックコンタクト層との間に位置し、前記ソース電極及びドレイン電極中他の一つと重畳され、前記ソース電極及びドレイン電極中一つと離隔される
ことを特徴とする請求項１記載の液晶表示装置。
【請求項４】
前記シールドパターンは、前記ゲート電極によって遮られる
ことを特徴とする請求項１記載の液晶表示装置。
【請求項５】
前記ゲート電極は、前記ゲート配線の一部である
ことを特徴とする請求項１記載の液晶表示装置。
【請求項６】
前記ゲート配線は、前記データ配線と交差する部分にホールを有する
ことを特徴とする請求項１記載の液晶表示装置。
【請求項７】
前記ソース電極の下部のオーミックコンタクト層から伸延され、前記データ配線の下部に位置する第１半導体パターンをさらに備えた
ことを特徴とする請求項１記載の液晶表示装置。
【請求項８】
前記ゲート配線と重なり、前記画素電極に接続するストレージ電極と、
前記ストレージ電極の下部に位置し、前記オーミックコンタクト層と同一な物質で形成された第２半導体パターンをさらに備えた
ことを特徴とする請求項１記載の液晶表示装置。
【請求項９】
前記画素電極は、画素領域で前記ゲート絶縁膜と接触する
ことを特徴とする請求項１記載の液晶表示装置。
【請求項１０】
前記ゲート配線の一端に位置するゲートパッド電極と、
前記データ配線の一端に位置するデータパッド電極とをさらに備えた
ことを特徴とする請求項１記載の液晶表示装置。
【請求項１１】
前記ゲート絶縁膜に形成されたゲートパッドコンタクトホールを通じて、前記ゲートパッド電極に接続するゲートパッド電極端子と、
前記データパッド電極に接続するデータパッド電極端子とをさらに備えた
ことを特徴とする請求項１０記載の液晶表示装置。
【請求項１２】
前記アクティブ層は、純粋非晶質シリコンを含み、前記オーミックコンタクト層は、不純物非晶質シリコンを含み、かつ前記シールドパターンは、無機絶縁物質を含む
ことを特徴とする請求項１記載の液晶表示装置。
【請求項１３】
基板上にゲート配線及びゲート電極を形成する工程と、
前記ゲート配線及びゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にアクティブ層を形成し、前記アクティブ層上にシールドパターンを形成する工程と、
前記ゲート配線と交差して画素領域を定義するデータ配線、並びに相互に離間されたソース電極及びドレイン電極を形成し、前記アクティブ層及び前記ソース電極間、並びに前記アクティブ層及びドレイン電極間に位置するオーミックコンタクト層を形成する工程と、
前記画素領域に、前記ドレイン電極に接続される画素電極を形成する工程とを含み、
前記シールドパターンは、前記アクティブ層と前記オーミックコンタクト層との間に位置し、前記ソース電極及びドレイン電極中一つと重畳され、前記ソース電極及びドレイン電極中他の一つと離隔され、
前記アクティブ層は、前記ゲート電極により遮られる
ことを特徴とする液晶表示装置の製造方法。
【請求項１４】
前記ソース電極は、英文字のアルファベットのＵ字状であり、前記ドレイン電極は、バー状であり、かつ前記シールドパターンは、Ｕ字状である
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項１５】
他のシールドパターンをさらに備え、
前記他のシールドパターンは、前記アクティブ層と前記オーミックコンタクト層との間に位置し、前記ソース電極及びドレイン電極中他の一つと重畳され、前記ソース電極及びドレイン電極中一つと離隔される
ことを特徴とする請求項１３記載の液晶表示装置。
【請求項１６】
前記シールドパターンは、前記ゲート電極によって遮られる
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項１７】
前記ゲート電極は、前記ゲート配線の一部である
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項１８】
前記ゲート配線及びゲート電極を形成する工程は、
前記データ配線と交差する前記ゲート配線の部分にホールを形成する工程を含む
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項１９】
前記アクティブ層を形成し、前記シールドパターンを形成する工程は、
前記ゲート絶縁膜上に純粋非晶質シリコン及びシールド層を順に形成する工程と、
マスクを使用して、前記ゲート電極の一部に対応する第１部分、及び前記第１部分の両側に対応して前記第１部分より薄い厚さの第２部分を有する感光パターンを形成する工程と、
前記感光パターンを使用して、前記純粋非晶質シリコン層及び前記遮断層をパターニングすることによって前記アクティブ層を形成する工程と、
前記第２部分を除去するように前記感光パターンをアッシングする工程と、
前記アッシングされた感光パターンを使用して、前記パターニングされたシールド層をパターニングすることによって前記シールドパターンを形成する工程とを含む
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項２０】
前記感光パターンを形成する工程は、
前記シールド層上に感光層を形成する工程と、
前記ゲート電極の一部に対応する遮断部及び前記遮断部の両側に位置する半透過部を有する前記マスクを利用して、前記感光層を露光する工程とを含む
ことを特徴とする請求項１９記載の液晶表示装置の製造方法。
【請求項２１】
前記ゲート配線の一端にゲートパッド電極を形成するとともに、前記データ配線の一端にデータパッド電極を形成する工程をさらに含む
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項２２】
前記データ配線及びデータパッド電極の下部に前記オーミックコンタクト層から伸延された第１半導体パターンを形成する工程をさらに含む
ことを特徴とする請求項２１記載の液晶表示装置の製造方法。
【請求項２３】
前記データ配線、データパッド電極、ソース電極及びドレイン電極、オーミックコンタクト層、並びに第１半導体パターンを形成する工程は、
前記シールドパターンを有する基板上に不純物非晶質シリコン層及び導電層を順に形成する工程と、
マスクを使用して、前記ゲート電極の一部、前記画素領域、前記ゲートパッド電極の一部の側部、及びデータ領域の側部に対応した第１部分と、前記ゲート電極の一部の両側及び前記データ領域に対応した前記第１部分より厚い厚さの第２部分とを有するとともに、前記ゲートパッド電極の一部を露出する感光パターンを形成する工程と、
前記感光パターンを使用して前記導電層及び前記不純物非晶質シリコン層をパターニングすることによって前記ゲートパッド電極の一部を露出するゲートパッドコンタクトホールを形成する工程と、
前記第１部分を除去するように前記感光パターンをアッシングする工程と、
前記アッシングされた感光パターンを使用して前記パターニングされた導電層及び不純物非晶質シリコン層をパターニングすることによって前記ソース電極及びドレイン電極、前記オーミックコンタクト層、並びに前記第１半導体パターンを形成するとともに、前記データ領域に前記データ配線及びデータパッド電極を形成する工程とを含む
ことを特徴とする請求項２２記載の液晶表示装置の製造方法。
【請求項２４】
前記感光パターンを形成する工程は、
前記導電層上に感光層を形成する工程と、
前記ゲートパッド電極の一部に対応する透過部と、前記ゲート電極の一部、前記画素領域、前記ゲートパッド電極の一部の側部及び前記データ領域の側部に対応する半透過部と、前記ゲート電極の一部の両側及び前記データ領域に対応する遮断部とを有する前記マスクを利用して、前記感光層を露光する工程とを含む
ことを特徴とする請求項２３記載の液晶表示装置の製造方法。
【請求項２５】
前記ゲート配線と重なり、前記画素電極に接続するストレージ電極を形成し、前記ストレージ電極の下部に第２半導体パターンを形成する工程をさらに含み、
前記ストレージ電極及び前記第２半導体パターンは、前記ソース電極及びドレイン電極、並びに前記オーミックコンタクト層を形成する工程と同じ工程で形成される
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項２６】
前記ゲートパッドコンタクトホールを通じて前記ゲートパッド電極に接続するゲートパッド電極端子、及び前記データパッド電極と接触するデータパッド電極端子を形成する工程をさらに含み、
前記ゲートパッド電極端子及び前記データパッド電極端子は、前記画素電極と同じ工程で形成される
ことを特徴とする請求項２３記載の液晶表示装置の製造方法。
【請求項２７】
前記アクティブ層は、純粋非晶質シリコンを含み、前記オーミックコンタクト層は、不純物非晶質シリコンを含み、かつ前記シールドパターンは、無機絶縁物質を含む
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項１】
基板上に位置し、相互に交差して画素領域を定義するゲート配線及びデータ配線と、
前記ゲート配線に接続されるゲート電極と、
前記ゲート電極上に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置するアクティブ層と、
前記アクティブ層上に位置し、相互に離間されたソース電極及びドレイン電極と、
前記アクティブ層及び前記ソース電極間、並びに前記アクティブ層及びドレイン電極間に位置するオーミックコンタクト層と、
前記アクティブ層と前記オーミックコンタクト層との間に位置し、前記ソース電極及びドレイン電極中一つと重畳され、前記ソース電極及びドレイン電極中他の一つと離隔されるシールドパターンと、
前記画素領域に位置し、前記ドレイン電極に接続される画素電極と
を備え、
前記アクティブ層は、前記ゲート電極により遮られる
ことを特徴とする液晶表示装置。
【請求項２】
前記ソース電極は、英文字のアルファベットのＵ字状であり、前記ドレイン電極は、バー状であり、かつ前記シールドパターンは、Ｕ字状である
ことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
他のシールドパターンをさらに備え、
前記他のシールドパターンは、前記アクティブ層と前記オーミックコンタクト層との間に位置し、前記ソース電極及びドレイン電極中他の一つと重畳され、前記ソース電極及びドレイン電極中一つと離隔される
ことを特徴とする請求項１記載の液晶表示装置。
【請求項４】
前記シールドパターンは、前記ゲート電極によって遮られる
ことを特徴とする請求項１記載の液晶表示装置。
【請求項５】
前記ゲート電極は、前記ゲート配線の一部である
ことを特徴とする請求項１記載の液晶表示装置。
【請求項６】
前記ゲート配線は、前記データ配線と交差する部分にホールを有する
ことを特徴とする請求項１記載の液晶表示装置。
【請求項７】
前記ソース電極の下部のオーミックコンタクト層から伸延され、前記データ配線の下部に位置する第１半導体パターンをさらに備えた
ことを特徴とする請求項１記載の液晶表示装置。
【請求項８】
前記ゲート配線と重なり、前記画素電極に接続するストレージ電極と、
前記ストレージ電極の下部に位置し、前記オーミックコンタクト層と同一な物質で形成された第２半導体パターンをさらに備えた
ことを特徴とする請求項１記載の液晶表示装置。
【請求項９】
前記画素電極は、画素領域で前記ゲート絶縁膜と接触する
ことを特徴とする請求項１記載の液晶表示装置。
【請求項１０】
前記ゲート配線の一端に位置するゲートパッド電極と、
前記データ配線の一端に位置するデータパッド電極とをさらに備えた
ことを特徴とする請求項１記載の液晶表示装置。
【請求項１１】
前記ゲート絶縁膜に形成されたゲートパッドコンタクトホールを通じて、前記ゲートパッド電極に接続するゲートパッド電極端子と、
前記データパッド電極に接続するデータパッド電極端子とをさらに備えた
ことを特徴とする請求項１０記載の液晶表示装置。
【請求項１２】
前記アクティブ層は、純粋非晶質シリコンを含み、前記オーミックコンタクト層は、不純物非晶質シリコンを含み、かつ前記シールドパターンは、無機絶縁物質を含む
ことを特徴とする請求項１記載の液晶表示装置。
【請求項１３】
基板上にゲート配線及びゲート電極を形成する工程と、
前記ゲート配線及びゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にアクティブ層を形成し、前記アクティブ層上にシールドパターンを形成する工程と、
前記ゲート配線と交差して画素領域を定義するデータ配線、並びに相互に離間されたソース電極及びドレイン電極を形成し、前記アクティブ層及び前記ソース電極間、並びに前記アクティブ層及びドレイン電極間に位置するオーミックコンタクト層を形成する工程と、
前記画素領域に、前記ドレイン電極に接続される画素電極を形成する工程とを含み、
前記シールドパターンは、前記アクティブ層と前記オーミックコンタクト層との間に位置し、前記ソース電極及びドレイン電極中一つと重畳され、前記ソース電極及びドレイン電極中他の一つと離隔され、
前記アクティブ層は、前記ゲート電極により遮られる
ことを特徴とする液晶表示装置の製造方法。
【請求項１４】
前記ソース電極は、英文字のアルファベットのＵ字状であり、前記ドレイン電極は、バー状であり、かつ前記シールドパターンは、Ｕ字状である
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項１５】
他のシールドパターンをさらに備え、
前記他のシールドパターンは、前記アクティブ層と前記オーミックコンタクト層との間に位置し、前記ソース電極及びドレイン電極中他の一つと重畳され、前記ソース電極及びドレイン電極中一つと離隔される
ことを特徴とする請求項１３記載の液晶表示装置。
【請求項１６】
前記シールドパターンは、前記ゲート電極によって遮られる
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項１７】
前記ゲート電極は、前記ゲート配線の一部である
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項１８】
前記ゲート配線及びゲート電極を形成する工程は、
前記データ配線と交差する前記ゲート配線の部分にホールを形成する工程を含む
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項１９】
前記アクティブ層を形成し、前記シールドパターンを形成する工程は、
前記ゲート絶縁膜上に純粋非晶質シリコン及びシールド層を順に形成する工程と、
マスクを使用して、前記ゲート電極の一部に対応する第１部分、及び前記第１部分の両側に対応して前記第１部分より薄い厚さの第２部分を有する感光パターンを形成する工程と、
前記感光パターンを使用して、前記純粋非晶質シリコン層及び前記遮断層をパターニングすることによって前記アクティブ層を形成する工程と、
前記第２部分を除去するように前記感光パターンをアッシングする工程と、
前記アッシングされた感光パターンを使用して、前記パターニングされたシールド層をパターニングすることによって前記シールドパターンを形成する工程とを含む
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項２０】
前記感光パターンを形成する工程は、
前記シールド層上に感光層を形成する工程と、
前記ゲート電極の一部に対応する遮断部及び前記遮断部の両側に位置する半透過部を有する前記マスクを利用して、前記感光層を露光する工程とを含む
ことを特徴とする請求項１９記載の液晶表示装置の製造方法。
【請求項２１】
前記ゲート配線の一端にゲートパッド電極を形成するとともに、前記データ配線の一端にデータパッド電極を形成する工程をさらに含む
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項２２】
前記データ配線及びデータパッド電極の下部に前記オーミックコンタクト層から伸延された第１半導体パターンを形成する工程をさらに含む
ことを特徴とする請求項２１記載の液晶表示装置の製造方法。
【請求項２３】
前記データ配線、データパッド電極、ソース電極及びドレイン電極、オーミックコンタクト層、並びに第１半導体パターンを形成する工程は、
前記シールドパターンを有する基板上に不純物非晶質シリコン層及び導電層を順に形成する工程と、
マスクを使用して、前記ゲート電極の一部、前記画素領域、前記ゲートパッド電極の一部の側部、及びデータ領域の側部に対応した第１部分と、前記ゲート電極の一部の両側及び前記データ領域に対応した前記第１部分より厚い厚さの第２部分とを有するとともに、前記ゲートパッド電極の一部を露出する感光パターンを形成する工程と、
前記感光パターンを使用して前記導電層及び前記不純物非晶質シリコン層をパターニングすることによって前記ゲートパッド電極の一部を露出するゲートパッドコンタクトホールを形成する工程と、
前記第１部分を除去するように前記感光パターンをアッシングする工程と、
前記アッシングされた感光パターンを使用して前記パターニングされた導電層及び不純物非晶質シリコン層をパターニングすることによって前記ソース電極及びドレイン電極、前記オーミックコンタクト層、並びに前記第１半導体パターンを形成するとともに、前記データ領域に前記データ配線及びデータパッド電極を形成する工程とを含む
ことを特徴とする請求項２２記載の液晶表示装置の製造方法。
【請求項２４】
前記感光パターンを形成する工程は、
前記導電層上に感光層を形成する工程と、
前記ゲートパッド電極の一部に対応する透過部と、前記ゲート電極の一部、前記画素領域、前記ゲートパッド電極の一部の側部及び前記データ領域の側部に対応する半透過部と、前記ゲート電極の一部の両側及び前記データ領域に対応する遮断部とを有する前記マスクを利用して、前記感光層を露光する工程とを含む
ことを特徴とする請求項２３記載の液晶表示装置の製造方法。
【請求項２５】
前記ゲート配線と重なり、前記画素電極に接続するストレージ電極を形成し、前記ストレージ電極の下部に第２半導体パターンを形成する工程をさらに含み、
前記ストレージ電極及び前記第２半導体パターンは、前記ソース電極及びドレイン電極、並びに前記オーミックコンタクト層を形成する工程と同じ工程で形成される
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【請求項２６】
前記ゲートパッドコンタクトホールを通じて前記ゲートパッド電極に接続するゲートパッド電極端子、及び前記データパッド電極と接触するデータパッド電極端子を形成する工程をさらに含み、
前記ゲートパッド電極端子及び前記データパッド電極端子は、前記画素電極と同じ工程で形成される
ことを特徴とする請求項２３記載の液晶表示装置の製造方法。
【請求項２７】
前記アクティブ層は、純粋非晶質シリコンを含み、前記オーミックコンタクト層は、不純物非晶質シリコンを含み、かつ前記シールドパターンは、無機絶縁物質を含む
ことを特徴とする請求項１３記載の液晶表示装置の製造方法。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図５Ｆ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図１２Ｄ】
【図１２Ｅ】
【図１２Ｆ】
【図１２Ｇ】
【図１２Ｈ】
【図１２Ｉ】
【図１２Ｊ】
【図１２Ｋ】
【図１２Ｌ】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１３Ｄ】
【図１３Ｅ】
【図１３Ｆ】
【図１３Ｇ】
【図１３Ｈ】
【図１３Ｉ】
【図１３Ｊ】
【図１３Ｋ】
【図１３Ｌ】
【図１４Ａ】
【図１４Ｂ】
【図１４Ｃ】
【図１４Ｄ】
【図１４Ｅ】
【図１４Ｆ】
【図１４Ｇ】
【図１４Ｈ】
【図１４Ｉ】
【図１４Ｊ】
【図１４Ｋ】
【図１４Ｌ】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図５Ｆ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図１２Ｄ】
【図１２Ｅ】
【図１２Ｆ】
【図１２Ｇ】
【図１２Ｈ】
【図１２Ｉ】
【図１２Ｊ】
【図１２Ｋ】
【図１２Ｌ】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１３Ｄ】
【図１３Ｅ】
【図１３Ｆ】
【図１３Ｇ】
【図１３Ｈ】
【図１３Ｉ】
【図１３Ｊ】
【図１３Ｋ】
【図１３Ｌ】
【図１４Ａ】
【図１４Ｂ】
【図１４Ｃ】
【図１４Ｄ】
【図１４Ｅ】
【図１４Ｆ】
【図１４Ｇ】
【図１４Ｈ】
【図１４Ｉ】
【図１４Ｊ】
【図１４Ｋ】
【図１４Ｌ】
【公開番号】特開２０１１−１０７７１３（Ｐ２０１１−１０７７１３Ａ）
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願番号】特願２０１０−２７４７２８（Ｐ２０１０−２７４７２８）
【出願日】平成２２年１２月９日（２０１０．１２．９）
【分割の表示】特願２００６−３４７９９８（Ｐ２００６−３４７９９８）の分割
【原出願日】平成１８年１２月２５日（２００６．１２．２５）
【出願人】（５０１４２６０４６）エルジー ディスプレイ カンパニー リミテッド (732)
【Ｆターム（参考）】
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願日】平成２２年１２月９日（２０１０．１２．９）
【分割の表示】特願２００６−３４７９９８（Ｐ２００６−３４７９９８）の分割
【原出願日】平成１８年１２月２５日（２００６．１２．２５）
【出願人】（５０１４２６０４６）エルジー ディスプレイ カンパニー リミテッド (732)
【Ｆターム（参考）】
[ Back to top ]