半導体装置の製造方法
【課題】高アスペクト比のホール内に、良好なステップカバレッジを有する均一な膜厚の窒化シリコン層を形成する。
【解決手段】ホールを形成後、１回の第１サイクルと、１回以上の第２サイクルを行う。第１サイクルでは、ホールの上部内壁上に２原子層の第１のシリコン層、ホールの下部内壁上に１原子層の第１のシリコン層を形成後、ホール上部のシリコン層の表面を１分子層の第１の酸化シリコン層とする。ホールの下部内壁上の第１のシリコン層に更に、１原子層の第２のシリコン層を形成後、窒化処理によりホールの内壁全面に第１の窒化シリコン層を形成する。第２サイクルでは、ホール上部の窒化シリコン層上に１分子層の第２の酸化シリコン層を形成後、ホール下部の第１の窒化シリコン層上に１原子層の第４のシリコン層を形成する。この後、窒化処理により、ホールの内壁全面に第２の窒化シリコン層を形成する。
【解決手段】ホールを形成後、１回の第１サイクルと、１回以上の第２サイクルを行う。第１サイクルでは、ホールの上部内壁上に２原子層の第１のシリコン層、ホールの下部内壁上に１原子層の第１のシリコン層を形成後、ホール上部のシリコン層の表面を１分子層の第１の酸化シリコン層とする。ホールの下部内壁上の第１のシリコン層に更に、１原子層の第２のシリコン層を形成後、窒化処理によりホールの内壁全面に第１の窒化シリコン層を形成する。第２サイクルでは、ホール上部の窒化シリコン層上に１分子層の第２の酸化シリコン層を形成後、ホール下部の第１の窒化シリコン層上に１原子層の第４のシリコン層を形成する。この後、窒化処理により、ホールの内壁全面に第２の窒化シリコン層を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体デバイスにおいては、集積回路の高集積化が益々、進んでおり、半導体装置内に設けるホール（孔）も高アスペクト化が進んでいる。例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）では、メモリセルの面積を小さくし、かつ記憶容量を大きくすることが要求されている。このため、近時、ＤＲＡＭのキャパシタを形成するために設けられるホール（孔）のアスペクト比を高いものとすることが要求されている。
【０００３】
しかし、ホールの径は、リソグラフィ技術により形成する際のプロセス限界（現在のプロセス限界は、約１００〜１６０ｎｍ）に制限されてしまう。そこで、ホールの内壁面に窒化シリコン層のサイドウォールを形成することによりホール径を小さくして高アスペクト比のホールとする方法が考えられる。
【０００４】
また、キャパシタ用のホールに限らず、層間絶縁膜に形成される種々のコンタクトホールについても、層間絶縁膜中に生じるボイドがコンタクトホールの側壁に露出するとコンタクトプラグを形成した際にボイドを介して隣接コンタクトホールが短絡してしまう問題を解決するために、コンタクトプラグを形成する前にコンタクトホールの側壁を窒化シリコン層のサイドウォールで被覆する方策が用いられている。
【０００５】
特許文献１（特開２００８−２９４２６０号公報）の請求項１１、特許文献２（特開２００７−１６５７３３号公報）の請求項２、特許文献３（特開２００６−１５６６２６公報）の請求項４及び８には、ＡＬＤ（原子層堆積；Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｐｏｓｉｔｉｏｎ）法による窒化シリコン層の形成方法が開示されている。そこで、特許文献１〜３等に開示の従来のＡＬＤ法を用いて、ホール内に窒化シリコン層のサイドウォールを形成することが考えられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２９４２６０号公報（請求項１１）
【特許文献２】特開２００７−１６５７３３号公報（請求項２）
【特許文献３】特開２００６−１５６６２６公報（請求項４及び８）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のＡＬＤ法による、ホール内壁上への窒化シリコン層のサイドウォール形成では、窒化シリコン層を形成する反応がホールの上方で優先的に生じていた。この結果、高アスペクト比のホールに対して、ホールの底部にまで、窒化シリコン層の良好なカバレッジ（被覆性）を得ることが困難なことが判明した。この現象は、ホールのアスペクト比（深さ／直径）が１０以上になると顕著に発生する傾向がある。
【０００８】
以下、図１〜３を参照して、高アスペクト比のホールに対して、従来技術のＡＬＤ法を適用した場合を説明する。
図１は、ＡＬＤ法による１サイクルのプロセスフローを示す図である。図１に示すように、従来のＡＬＤ法では、
（１）シリコンソースガス供給による下地層表面への吸着ステップ（Δｔａ１時間）、
（２）気相中に残留しているシリコンソースガスのパージステップ（Δｔａ２時間）、
（３）窒化ソースガス供給による吸着シリコンソースの窒化ステップ（Δｔａ３時間）、
（４）気相中に残留する窒化ソースガスのパージステップ（Δｔａ４時間）、
からなる４ステップを基本サイクルとして、該サイクルを複数回、繰り返し所望の厚さの窒化シリコン層を形成していた。従来の低アスペクト比（１０より小さい）のホールや平坦面上の構造物を対象とする窒化シリコン層の形成では上記の方法で膜厚均一性が確保でき、問題がなかった。
【０００９】
しかし、本願で対象としている高アスペクト比（１０以上）のホールにおいて、ホール内に形成される窒化シリコン層の膜厚均一性を確保するためには、シリコンソースガスをホールの底部にまで充分、到達させる必要がある。そのため、シリコンソースガス供給ステップの時間（Δｔａ１）を、従来より長くすることが必要となる。その結果、底部を含むホール内の全域に渡って窒化シリコン層の膜厚均一性を得ることが困難となる問題が発生する。
【００１０】
すなわち、シリコンソースガス供給ステップの時間を長くすることにより、形成される窒化シリコン層のステップカバレージ（段差被覆性）が悪化し、ホールの上部では厚く、底部では薄く形成されてしまう問題が生じる。
【００１１】
図２は、その問題の原因を探るために行なった実験結果の一例である。図１のＡＬＤフローにおいて、ジクロロシラン（ＤＣＳ）からなるシリコンソースの供給時間（Δｔａ１）だけを変化させた基本サイクルを用いて窒化シリコン層を形成した場合と、アンモニア（ＮＨ3）からなる窒化ソースの供給時間（Δｔａ３）だけを変化させた基本サイクルを用いて窒化シリコン層を形成した場合の窒化シリコン層の膜厚が変化する状態を調べたものである。
【００１２】
図２から明らかなように、アンモニアの供給時間に対しては、約７０秒以上、時間を長くしても窒化シリコン層の膜厚は一定値に飽和しており、単原子層に相当する窒化反応が終了すると、それ以上の反応は生じないことを示唆している。一方、ＤＣＳの供給時間に対しては、時間を長くするのに伴って、ほぼ単調に窒化シリコン層厚が増加しており、単原子層に相当するシリコンソースの吸着反応が終了しても、その上に新たなシリコンソースが連続して吸着されていく様子が示されている。
【００１３】
すなわち、ＤＣＳの振る舞いは、ＡＬＤ法特有の単原子層吸着ではなく、従来のＣＶＤ法と同様に気相反応による堆積現象が支配的であることが分かった。周知のように、堆積による成膜では凹部の上方ほど膜厚が厚くなってしまうことは明らかである。結果的にステップカバレージが悪化してしまう。
【００１４】
なお、図２において、縦軸の膜厚が１．９ｎｍから増加しているのは、試験している基板表面に予め自然酸化膜が形成されていることに起因している。したがって、縦軸の膜厚から１．９を差し引いた値が実際に形成された膜厚となる。また、横軸のガス供給時間が約３５秒で成膜が開始されているのは、装置のガス配管系を当該ガスで充填するために必要な時間が含まれるためである。したがって、実際の成膜は約３５秒の時点から始まっているものと考えられる。
【００１５】
図３は、従来のＡＬＤ法において、シリコンソースガスの供給時間を長くして、窒化シリコン層を成膜した場合のステップカバレージの変化を模式的に示したものである。
（ａ）図は、ＡＬＤサイクル数が少ない場合であり、ステップカバレージの不良は顕著には観察されない。しかし、ホール下部にはほとんど窒化シリコン層が成膜されていない。
（ｂ）図は、ホール下部の窒化シリコン層の成膜が確認できる程度にＡＬＤサイクル数を増加させた場合であり、ホールの上部が下部に比べて窒化シリコン層の膜厚が厚くなっていることが明確に判別でき、ステップカバレージが不良となっている。
（ｃ）図は、ホール下部に所望の厚さの窒化シリコン層が成膜された時点であり、ホールの上部に窒化シリコン層が厚く形成されるために、ホール開口部が閉塞状態となっている。
【００１６】
以上より、ＡＬＤ法において、高アスペクト比のホール下部にまでシリコンソースガスを到達させるために暴露時間を長くすると、ホールの上部内壁で膜の堆積が優先的に生じ、良好なステップカバレッジが得られないことが分かる。
【課題を解決するための手段】
【００１７】
一実施形態は、
絶縁膜内にホールを形成する工程と、
ＡＬＤ法による、下記工程（ａ−１）〜（ｈ−１）からなる第１サイクルを１回、行う工程と、
（ａ−１）シリコンソースガスを供給して、前記ホール内の全面に第１のシリコン層を形成すると共に前記ホールの上部に形成される前記第１のシリコン層の膜厚が前記ホールの下部に形成される前記第１のシリコン層の膜厚よりも厚くなるように、前記第１のシリコン層を形成する工程、
（ｂ−１）前記シリコンソースガスをパージする工程、
（ｃ−１）酸化性ガスを供給して、前記ホールの上部に形成された前記第１のシリコン層の表面を第１の酸化シリコン層に変換する工程、
（ｄ−１）前記酸化性ガスをパージする工程、
（ｅ−１）シリコンソースガス及びＨＣｌガスを供給することにより、前記ホールの下部に露出した前記第１のシリコン層上に更に第２のシリコン層を形成する工程、
（ｆ−１）前記シリコンソースガス及びＨＣｌガスをパージする工程、
（ｇ−１）窒化ソースガスを供給して、前記ホールの上部に形成された前記第１のシリコン層及び前記第１の酸化シリコン層と、前記ホールの下部に形成された前記第１のシリコン層及び前記第２のシリコン層と、を窒化シリコン層に変換することにより、前記ホール内の全面に第１の窒化シリコン層を形成する工程、
（ｈ−１）前記窒化ソースガスをパージする工程。
ＡＬＤ法による、下記工程（ａ−２）〜（ｈ−２）からなる第２サイクルを１回以上、行うことにより、前記ホールの内壁上の前記第１の窒化シリコン層上に、更に第２の窒化シリコン層を形成する工程と、
（ａ−２）シリコンソースガスを供給して、前記ホールの上部に形成された前記第１の窒化シリコン層上に第３のシリコン層を形成する工程、
（ｂ−２）前記シリコンソースガスをパージする工程、
（ｃ−２）酸化性ガスを供給して、前記第３のシリコン層を第２の酸化シリコン層に変換する工程、
（ｄ−２）前記酸化性ガスをパージする工程、
（ｅ−２）シリコンソースガス及びＨＣｌガスを供給することにより、前記ホールの下部に露出した前記第１の窒化シリコン層上に第４のシリコン層を形成する工程、
（ｆ−２）前記シリコンソースガス及びＨＣｌガスをパージする工程、
（ｇ−２）窒化ソースガスを供給して、前記ホールの上部に形成された前記第２の酸化シリコン層と、前記ホールの下部に形成された前記第４のシリコン層と、を窒化シリコン層に変換することにより、前記第１の窒化シリコン層上に前記第２の窒化シリコン層を形成する工程、
（ｈ−２）前記窒化ソースガスをパージする工程。
を有する半導体装置の製造方法に関する。
【発明の効果】
【００１８】
高アスペクト比のホール内に、良好なステップカバレッジを有する均一な膜厚の窒化シリコン層を形成することができる。
【図面の簡単な説明】
【００１９】
【図１】従来のＡＬＤ法のプロセスフローを表す図である。
【図２】従来の成膜方法による、ＤＣＳ及びＮＨ3の暴露時間と窒化シリコン層の膜厚の関係を表す図である。
【図３】従来の成膜方法において、シリコンソースガスの供給時間を長くした場合の、窒化シリコン層の成膜状態を表す図である。
【図４】第１実施例のＡＬＤ法のプロセスフローを表す図である。
【図５】本発明及び第１実施例の半導体装置の製造方法を説明する図である。
【図６】本発明及び第１実施例の半導体装置の製造方法を説明する図である。
【図７】本発明及び第１実施例の半導体装置の製造方法を説明する図である。
【図８】本発明及び第１実施例の半導体装置の製造方法を説明する図である。
【図９】第２実施例で使用するＡＬＤ装置を表す図である。
【図１０】第２実施例においてカバレッジの計算方法を説明する図である。
【図１１】第２実施例においてカバレッジの結果を表すグラフである。
【図１２】第４実施例の半導体装置を表す図である。
【図１３】第４実施例の半導体装置を表す図である。
【図１４】第３実施例の半導体装置の製造方法を表す図である。
【発明を実施するための形態】
【００２０】
以下の説明では、ホールの開口を含む上側半分の内壁領域を上部、ホールの底面を含む下側半分の内壁領域を下部とし、ホールの内面を便宜的に二つの領域に分割して、本発明におけるＡＬＤ法を用いた場合の成膜状態を説明することとする。また、図５〜８を参照して説明する。
【００２１】
本発明ではまず、絶縁膜２０内にホール２を形成する。次に、本発明のＡＬＤ法では、最初の第１サイクルとして以下のように実施する。
（ａ−１）相対的に長い時間、シリコンソースガスを供給してホールの内面全域に第1のシリコン層を形成する。前述のように、シリコンソースガスの吸着はステップカバレージが悪いので、ホールの下部に１原子層からなる第1のシリコン層１ａが吸着するまで長時間供給すると、ホールの上部には２原子層からなる第1のシリコン層１ｂが吸着する（図５Ａ）。
【００２２】
（ｂ−１）次に、気相中に残留しているシリコンソースガスを窒素によりパージする（図５Ｂ）。
【００２３】
（ｃ−１）続いて、相対的に短い時間、酸化性ガスを供給する。酸化性ガスとしてはオゾンを用いることができる。また、酸素（Ｏ2）をプラズマ化して供給しても良い。この工程の時間は短いので、酸化性ガスはホールの下部に到達することができない。したがって、供給された酸化性ガスは、ホールの上部に吸着した２原子層の第1のシリコン層１ｂの内、表面に位置するシリコン原子層を酸化して、表面に１分子層の第1の酸化シリコン層３ａを形成する。この結果、ホールの上部は１原子層の第1のシリコン層１ｃと、その上に形成された１分子層の第1の酸化シリコン層３ａで覆われ、ホールの下部は１原子層の第1のシリコン層１ａで覆われた状態となる（図５Ｃ）。
【００２４】
（ｄ−１）次に、気相中に残留している酸化性ガスを窒素ガスによりパージする（図５Ｄ）。
【００２５】
（ｅ−１）続いて、相対的に長い時間、シリコンソースガスとＨＣｌガスを同時に供給する。ＨＣｌガス供給量はシリコンソースガス供給量の１／３〜１／１の範囲とする。好ましくは１／２とする。ＨＣｌガスはシリコンをエッチングする役割を有するが、その供給量をシリコンソースガス供給量の１／２とすることにより、第1の酸化シリコン層３ａ上にはシリコンが吸着せず、第1のシリコン層１ａ上にはシリコンが吸着する状態を作り出すことができる。酸化シリコンは元々、シリコン原子が吸着しにくい材料であり、もし、吸着するシリコン原子が存在したとしても周囲の雰囲気に存在するＨＣｌとの反応が優先して生じるためＳｉＣｌ化合物となって揮発してしまう。
【００２６】
これに対して、例えば、下層材料がシリコンであれば、同じ材料であるため吸着確率は１となって、シリコンソースガスは下層材料であるシリコンに１００％、吸着する。シリコンソースガス中にはＨＣｌと反応して揮発する成分も存在するが、シリコンソースガス供給量をＨＣｌガス供給量よりも多くしているので、揮発する以上にシリコンの吸着確率が高くなり、第1のシリコン層１ａ上では、シリコンのエッチングよりも成膜が優先して起こる。
【００２７】
結果的に、第1の酸化シリコン層３ａで覆われたホールの上部にはシリコンが吸着しない。一方、１原子層の第1のシリコン層１ａで覆われているホールの下部にはさらに１原子層の第２のシリコン層が吸着することとなる。したがって、この段階では、ホールの上部は１原子層の第1のシリコン層１ｃと、その上に形成された１分子層の第1の酸化シリコン層３ａで覆われた状態が保持され、ホールの下部は第１と第２のシリコン層からなる２原子層のシリコン層１ｄで覆われた状態となる（図６Ａ）。
【００２８】
（ｆ−１）次に、気相中に残留しているシリコンソースガスとＨＣｌガスを窒素ガスによりパージする（図６Ｂ）。
【００２９】
（ｇ−１）続いて、相対的に長い時間、窒化ソースガスを供給し、ホール下部に十分、到達させる。窒化ソースガスとしては、例えばアンモニアを用いることができるが、アンモニアを直接供給するのではなく、プラズマ化した状態で供給する。アンモニア（ＮＨ3）をプラズマ化すると極めて反応性の高い窒素ラジカルが生成される。この窒素ラジカルを窒化ソースガスとして用いる。ホール内に窒素ラジカルが供給されることにより、ホールの上部に形成された第１の酸化シリコン層３ａは酸素が窒素に置き換わって窒化シリコン層４を形成し、ホールの上部に形成されている第１のシリコン層１ｃは、窒素ラジカルと直接、反応して窒化シリコン層４を形成する。同様に、ホールの下部に形成されている第１と第２のシリコン層１ｄは窒素ラジカルと直接、反応して窒化シリコン層４を形成する。結果的にホールの内面全域およびホール以外の絶縁膜上面にも第１の窒化シリコン層４が形成される（図６Ｃ）。
【００３０】
（ｈ−１）次に、気相中に残留している窒化ソースガスを窒素ガスによりパージする（図６Ｄ）。
【００３１】
以上の工程により、ＡＬＤ法による最初の第１サイクルにより、ホール内全面に第１の窒化シリコン層４を形成することができる。続いて、ＡＬＤ法による第２サイクルの成膜を以下のように実施する。
【００３２】
（ａ−２）相対的に短い時間、シリコンソースガスを供給してホール上部の第１の窒化シリコン層上にのみ１原子層の第３のシリコン層１ｅを形成する。ここでは時間を短くしているので、ホールの下部にはシリコン層は形成されない（図７Ａ）。
【００３３】
（ｂ−２）次に、気相中に残留しているシリコンソースガスを窒素によりパージする（図７Ｂ）。
【００３４】
（ｃ−２）続いて、相対的に短い時間、酸化性ガスを供給する。ここでは時間が短いので、酸化性ガスはホールの下部に到達することができない。したがって、供給された酸化性ガスは、ホールの上部に吸着している１原子層の第３のシリコン層１ｅを酸化して、表面に第２の酸化シリコン層３ｂを形成する。この結果、ホールの上部は２分子層の第１の窒化シリコン層４上に１分子層の第２の酸化シリコン層３ｂが形成された状態となり、ホールの下部は２分子層の第１の窒化シリコン層４が露出している状態となる（図７Ｃ）。
【００３５】
（ｄ−２）次に、気相中に残留している酸化性ガスを窒素ガスによりパージする（図７Ｄ）。
【００３６】
（ｅ−２）続いて、相対的に長い時間、シリコンソースガスとＨＣｌガスを同時に供給する。（ｅ−１）の工程と同様の条件に設定することにより、この工程では第２の酸化シリコン層３ｂ上にはシリコンが吸着せず、第１の窒化シリコン層４が露出しているホールの下部には１原子層の第４のシリコン層１ｆが吸着することとなる。窒化シリコンも酸化シリコンと同じ絶縁膜であるが、窒化シリコンは酸化シリコンに比べてシリコンを吸着しやすい性質がある。そのため、第１の窒化シリコン層４上ではシリコンの吸着が進行する。したがって、この段階では、ホールの上部は第１の窒化シリコン層４が１分子層の第２の酸化シリコン層３ｂで覆われた状態が保持され、ホールの下部は第１の窒化シリコン層４が１原子層の第４のシリコン層１ｆで覆われた状態となる（図８Ａ）。
【００３７】
（ｆ−２）次に、気相中に残留しているシリコンソースガスとＨＣｌガスを窒素ガスによりパージする（図８Ｂ）。
【００３８】
（ｇ−２）続いて、相対的に長い時間、窒化ソースガスを供給し、ホール下部に十分、到達させる。工程（ｇ−１）で前述のように、アンモニアをプラズマ化し、反応性の高い窒素ラジカルの状態で供給する。これにより、ホールの上部に形成されている第２の酸化シリコン層３ｂは酸素が窒素に置き換わって窒化シリコン層を形成し、ホールの下部に形成されている第４のシリコン層１ｆは窒素ラジカルと直接、反応して窒化シリコン層を形成する。結果的にホールの内面全域およびホール以外の絶縁膜上面にも第１と第２の窒化シリコン層５が積層形成される（図８Ｃ）。
【００３９】
（ｈ−２）次に、気相中に残留している窒化ソースガスを窒素ガスによりパージする（図８Ｄ）。
【００４０】
以下、上記の第２サイクルを所望の膜厚となるまで繰り返すことにより、ホール内全域に亘って膜厚均一性の良い窒化シリコン層を形成することができる。第２サイクルを実施するサイクル数は、ホール内に形成したい窒化シリコン層の膜厚に応じて、所望のサイクル数に設定することができる。
【００４１】
上記のように、第1サイクルにおいて、図５Ａの工程では、ホール上部に２原子層の第1のシリコン層１ｂ、ホール下部に１原子層の第1のシリコン層１ａが形成され、ホールの上部と下部ではシリコン層の膜厚が異なるものとなる。しかし、図５Ｃの工程においてホール内のシリコンを酸化することにより、ホール上部に１原子層の第1のシリコン層１ｃと１分子層の第1の酸化シリコン層３ａを形成する。この結果、図６Ａの工程では、ホール下部に形成された１原子層の第1のシリコン層１ａ上にのみシリコンが堆積し、ホール下部には２原子層の第１と第２のシリコン層１ｄが形成される。この状態で、図６Ｃの窒化処理を行うことにより、ホール内壁の全面に２分子層からなる均一な膜厚の第１の窒化シリコン層４を形成することができる。
【００４２】
第２サイクルにおいて、図７Ａの工程では、ホール上部にのみ１原子層の第３のシリコン層１ｅが形成される。図７Ｃの工程においてホール内の第３のシリコン層１ｅを酸化することにより、ホール上部にのみ１分子層の第２の酸化シリコン層３ｂが形成される。しかし、図８Ａの工程では、前のサイクルにおいてホール下部に形成された第１の窒化シリコン層４上にのみシリコンが堆積し、１原子層の第４のシリコン層１ｆが形成される。この状態で、図８Ｃの窒化処理を行うことにより、ホール内に新たに１分子層からなる均一な膜厚の第２の窒化シリコン層を形成し、第１と第２の窒化シリコン層からなる層５を形成することができる。
【００４３】
このように第1サイクルを1回と、第２サイクルを１回以上、繰り返すことにより、高アスペクト比を有するホール内に、良好なステップカバレッジを有する、均一な膜厚の窒化シリコン層を形成することができる。
【００４４】
なお、最初の第１サイクルの（ａ−１）工程において、相対的に長い時間に亘り、シリコンソースを供給している。この理由は、酸化シリコンからなる絶縁膜中にホールが形成されることに起因している。すなわち、酸化シリコンからなるホールの下部に、最初の工程（ａ−１）でシリコン層を形成しておかないと、酸化シリコンが露出したままの状態となり、エッチングが優先する（ｃ−１）工程でシリコン原子層を形成することが困難となるからである。また、第１サイクルでホールの下部にシリコン層が形成されないまま、第２サイクルを実施してもシリコンが吸着する材料が存在しないため、やはりシリコン層は形成されず、結果的にホールの下部に窒化シリコン層を形成することができなくなる。
【００４５】
以下では、図面を参照して、本発明の具体的な態様を説明する。なお、下記実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、これらの実施例に何ら限定されるものではない。
【００４６】
（第１実施例）
図４は、本実施例のＡＬＤ法による、成膜フローを表す図である。また、図５〜８は、図４の各工程を説明する図である。以下、図４〜８を用いて、本実施例の各工程を説明する。
【００４７】
まず、絶縁膜２０内にホール２を形成する。このホールは高アスペクト比を有していても良い。ホールのアスペクト比は１０〜２０であることが好ましい。
【００４８】
次に、ホールを有する絶縁膜に対して、ＡＬＤ法により、下記（ａ−１）〜（ｈ−１）からなる第１サイクルを１サイクル、行う。
【００４９】
（ａ−１）まず、Δｔ１の間、ホール２内に、シリコンソースガスを供給する。この工程では、ホール２の上部内壁上に２原子層の第１のシリコン層１ｂ、下部内壁上に１原子層の第１のシリコン層１ａが形成されるように条件を設定する（図４、５Ａ）。Δｔ１は８０〜１００秒、温度は５００〜６００℃、シリコンソースガスとしては、ジクロロシラン（ＤＣＳ）、ヘキサクロロジシラン（ＨＣＤ）、モノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ヘキサメチルジシラザン（ＨＭＤＳ）、テトラクロロシラン（ＴＣＳ）、ジシリルアミン（ＤＳＡ）、トリシリルアミン（ＴＳＡ）、及びビスターシャルブチルアミノシラン（ＢＴＢＡＳ）からなる群より選択された少なくとも一種のガスを用いることができる。この工程では、これらのガスによる吸着反応により、ホール２の下部内壁上に１原子層の第１のシリコン層１ａが形成されると共にホール２の上部内壁上には２原子層の第１のシリコン層１ｂ形成される（図４、５Ａ）。
【００５０】
（ｂ−１）Δｔ２の間、窒素ガス等のパージガスを供給してシリコンソースガスをパージする（図４、５Ｂ）。
【００５１】
（ｃ−１）Δｔ３の間、酸化性ガスを供給する。この工程では、ホール２の上部にのみ酸化性ガスが到達し、ホール２の下部には、酸化性ガスが到達しないような条件に設定する。この結果、ホール２の上部内壁上に吸着した２原子層の第１のシリコン層１ｂのうち、１原子層分のシリコン層を酸化して、１分子層の第１の酸化シリコン層３ａを形成する（図４、５Ｃ）。この際、約０．８ｎｍの酸化シリコン層が形成される。Δｔ３は３０〜４０秒が好ましい。酸化性ガスとしてはオゾン、プラズマ化した酸素（Ｏ2）などを使用することができる。
【００５２】
（ｄ−１）Δｔ４の間、窒素ガスなどのパージガスを供給して酸化性ガスをパージする（図４、５Ｄ）。
【００５３】
（ｅ−１）Δｔ５の間、シリコンソースガス及びＨＣｌガスを供給する。この工程では、ＨＣｌガスとシリコンソースガスの供給量を調節することにより、ホール上部の第１の酸化シリコン層３ａ上に吸着したシリコンを除去し、ホール下部の第１のシリコン層１ａ上にのみシリコンを吸着させる。結果として、ホールの上部は１原子層の第１のシリコン層１ｃと、その上に形成された１分子層の第１の酸化シリコン層３ａが形成される。また、ホールの下部は２原子層の第１と第２のシリコン層１ｄが形成される（図４、６Ａ）。Δｔ５は１２０〜１４０秒、温度は５００〜６００℃が好ましい。シリコンソースガスは、上記工程（ａ−１）で使用したものと同じものを使用できる。
【００５４】
（ｆ−１）Δｔ６の間、窒素ガスなどのパージガスを供給してシリコンソースガス及びＨＣｌガスをパージする（図４、６Ｂ）。
【００５５】
（ｇ−１）Δｔ７の間、高周波電力を印加することによりプラズマ化した窒化ソースガスを供給する。この工程では、ホール下部に窒化ソースガスが十分、到達する条件に設定する。ホール内に窒素ラジカルが供給されることにより、ホール上部の第１の酸化シリコン層３ａは酸素が窒素に置き換わって第１の窒化シリコン層４となり、ホール上部の第１のシリコン層１ｃは窒素ラジカルと直接、反応して第１の窒化シリコン層４となる。ホールの下部の第１と第２のシリコン層１ｄは窒素ラジカルと直接、反応して第１の窒化シリコン層４となる。結果的にホールの内面全域およびホール以外の絶縁膜上面にも第１の窒化シリコン層４が形成される（図４、６Ｃ）。Δｔ７は８０〜１００秒が好ましい。窒化ソースガスとしては、アンモニア（ＮＨ3）、一酸化二窒素（Ｎ2Ｏ）、及び一酸化窒素（ＮＯ）からなる群より選択された少なくとも一種のガスを用いることができる。窒化ソースガスは、上記のガスをプラズマ化することにより、窒素ラジカルとして使用することが好ましい。
【００５６】
（ｈ−１）Δｔ８の間、窒素ガスなどのパージガスを供給して窒化ソースガスをパージする（図４、６Ｄ）。
【００５７】
次に、ホールを有する絶縁膜に対して、ＡＬＤ法により、下記（ａ−２）〜（ｈ−２）からなる第２サイクルを１サイクル、行う。
【００５８】
（ａ−２）Δｔ９の間、ホール内にシリコンソースガスを供給する。この工程では、ホール上部にのみシリコンソースガスが到達するような条件に設定する。結果的に、ホール上部の第１の窒化シリコン層４上にのみ１原子層の第３のシリコン層１ｅが形成される。（図４、７Ａ）。Δｔ９は３０〜４０秒、温度は５００〜６００℃が好ましい。シリコンソースガスは、上記工程（ａ−１）で使用したものと同じものを使用できる。
【００５９】
（ｂ−２）Δｔ１０の間、窒素ガス等のパージガスを供給してシリコンソースガスをパージする（図４、７Ｂ）。
【００６０】
（ｃ−２）Δｔ１１の間、酸化性ガスを供給する。この工程では、ホール２の上部にのみ酸化性ガスが到達し、ホール２の下部には、酸化性ガスが到達しないような条件に設定する。この結果、供給された酸化性ガスは、ホールの上部に吸着している１原子層の第３のシリコン層１ｅを酸化して、表面に第２の酸化シリコン層３ｂを形成する。また、ホールの下部は第１の窒化シリコン層４が露出している状態となる（図４、７Ｃ）。Δｔ１１は３０〜４０秒が好ましい。酸化性ガスとしてはオゾン、プラズマ化した酸素（Ｏ2）などを使用することができる。
【００６１】
（ｄ−２）Δｔ１２の間、窒素ガスなどのパージガスを供給して酸化性ガスをパージする（図４、７Ｄ）。
【００６２】
（ｅ−２）Δｔ１３の間、シリコンソースガスとＨＣｌガスを同時に供給する。この工程では、ＨＣｌガスとシリコンソースガスの供給量を調節することにより、ホール上部の第２の酸化シリコン層３ｂ上にシリコンが吸着しないようにしつつ、ホール下部の第１の窒化シリコン層４上にのみシリコンを吸着させる。結果として、この段階では、ホールの上部は第１の窒化シリコン層４が１分子層の第２の酸化シリコン層３ｂで覆われ、ホールの下部は第１の窒化シリコン層４が１原子層の第４のシリコン層１ｆで覆われる（図４、８Ａ）。Δｔ１３は１２０〜１４０秒が好ましい。シリコンソースガスは、上記工程（ａ−１）で使用したものと同じものを使用できる。
【００６３】
（ｆ−２）Δｔ１４の間、窒素ガスなどのパージガスを供給してシリコンソースガスとＨＣｌガスをパージする（図４、８Ｂ）。
【００６４】
（ｇ−２）Δｔ１５の間、高周波電力を印加することによりプラズマ化した窒化ソースガスを供給する。この工程では、ホール下部に窒化ソースガスが十分に到達するような条件に設定する。この結果、ホール上部の第２の酸化シリコン層３ｂは酸素が窒素に置き換わって窒化シリコン層となり、ホール下部の第４のシリコン層１ｆは窒素ラジカルと直接、反応して窒化シリコン層となる。結果的にホールの内面全域およびホール以外の絶縁膜上面にも第１と第２の窒化シリコン層５が形成される（図４、８Ｃ）。Δｔ１５は８０〜１００秒が好ましい。窒化ソースガスとしては、上記工程（ｇ−１）と同じものを使用することができる。
【００６５】
（ｈ−２）Δｔ１６の間、窒素ガスなどのパージガスを供給して窒化ソースガスをパージする（図４、８Ｄ）。
【００６６】
（第２実施例）
図９は、本実施例のＡＬＤ法で使用するＡＬＤ装置（バッチ式の縦形ホットウォール型リモートプラズマ装置）を表す図である。図９のＡＬＤ装置は、石英ガラス製で一端が開口され、他端が閉塞されている円筒形状のプロセスチューブ１１を有する。プロセスチューブ１１の周囲には、プロセスチューブ１１内を加熱するためのヒータ１２が、同心円状に設けられている。
【００６７】
プロセスチューブ１１の側壁の一部には排気口１３が設けられており、排気装置（図示せず）へ接続されている。排気口１３と排気装置の間には、圧力調整機構としてスロットルバルブ（図示せず）が設けられており、プロセスチューブ内の圧力を制御し得るようになっている。
【００６８】
プロセスチューブ１１内には、処理ガスを供給するためのガス供給管１０、１４、１６及び１９が垂直に立脚されており、各ガス供給管には垂直方向に配列された複数個の吹出口１５が設けられている。
【００６９】
ガス供給管１０、１４及び１９からはそれぞれ、ＨＣｌガス、シリコンソースガス及び酸化性ガスが供給されるようになっている。また、ガス供給管１０、１４及び１９内には適宜、ＨＣｌガス、シリコンソースガス及び酸化性ガスの代わりにパージガスを供給して管内及びプロセスチューブ１１内をパージできるようになっている。
【００７０】
また、ガス供給管１６はプラズマ化した窒化ソースガスを供給するようになっており、垂直方向の両端に一対の保護管１７（図９中では一つの保護管１７しか示していない）、内部に一対の電極１８（図９中では一つの電極１８しか示していない）が設けられている。整合器（図示せず）を介して、電極１８には高周波電力を印加する高周波電源（図示せず）が電気的に接続されている。ガス供給管１６内には、窒化ソースガスの代わりにパージガスを供給して管内及びプロセスチューブ１１内をパージできるようになっている。
【００７１】
窒化シリコン層を成膜するホールを設けたウェハは、プロセスチューブ１１の外部に垂直に設備されたエレベータ（図示せず）によって垂直方向に昇降するボート（図示せず）によって保持されている。
【００７２】
本実施例では、図９のＡＬＤ装置を用い、図４のプロセスフローに従って、ホール内に窒化シリコン層を成膜する。以下、具体的に各工程を説明する。
【００７３】
まず、絶縁膜内にホールを設けたウェハを準備し、このウェハをＡＬＤ装置内にセットする。ホールのアスペクト比は例えば、１０〜２０とすることができる。
【００７４】
次に、ＡＬＤ法により、下記工程（ａ−１）〜（ｈ−１）からなる第１サイクルを１サイクル、行う。
【００７５】
（ａ−１）プロセスチューブ１１内の温度を５５０℃に設定する。以下、下記工程（ｂ−１）〜（ｈ−１）でもプロセスチューブ１１内の温度を５５０℃に維持する。ガス供給管１４からジクロロシラン（ＤＣＳ）ガスを０．６５ｓｌｍの流量で９０ｓｅｃ（Δｔ１）、供給する。この時の圧力を９Ｐａとする。
【００７６】
（ｂ−１）ガス供給管１４からパージガスＮ2を２０ｓｅｃ（Δｔ２）、供給する。
【００７７】
（ｃ−１）ガス供給管１９からオゾンガスを６ｓｌｍの流量で３５ｓｅｃ（Δｔ３）、供給する。この時、圧力を９Ｐａとする。
【００７８】
（ｄ−１）ガス供給管１９からパージガスＮ2を２０ｓｅｃ（Δｔ４）、供給する。
【００７９】
（ｅ−１）０．６５ｓｌｍの流量でガス供給管１４からＤＣＳガス、０．３３ｓｌｍの流量でガス供給管１０からＨＣｌガス、を１３０ｓｅｃ（Δｔ５）、供給する。この時の圧力を９Ｐａとする。
【００８０】
（ｆ−１）ガス供給管１０及び１４からパージガスＮ2を２０ｓｅｃ（Δｔ６）、供給する。
【００８１】
（ｇ−１）ガス供給管１６からＮＨ3ガスを６ｓｌｍの流量で９０ｓｅｃ（Δｔ７）、供給する。この時、高周波電源の電力を５０〜４００Ｗとして、ＮＨ3ガスをプラズマ化させる。
【００８２】
（ｈ−１）ガス供給管１６からパージガスＮ2を２０ｓｅｃ（Δｔ８）、供給する。
【００８３】
次に、ＡＬＤ法により、下記工程（ａ−２）〜（ｈ−２）からなる第２サイクルを１６サイクル、繰り返して行う。
【００８４】
（ａ−２）プロセスチューブ１１内の温度を５５０℃に設定する。以下、下記工程（ｂ−２）〜（ｈ−２）でもプロセスチューブ１１内の温度を５５０℃に維持する。ガス供給管１４からジクロロシラン（ＤＣＳ）ガスを０．６５ｓｌｍの流量で３０〜４０ｓｅｃ（Δｔ９）、供給する。
【００８５】
（ｂ−２）ガス供給管１４からパージガスＮ2を２０ｓｅｃ（Δｔ１０）、供給する。
【００８６】
（ｃ−２）ガス供給管１９からオゾンガスを３０〜４０ｓｅｃ（Δｔ１１）、供給する。
【００８７】
（ｄ−２）ガス供給管１９からパージガスＮ2を２０ｓｅｃ（Δｔ１２）、供給する。
【００８８】
（ｅ−２）０．６５ｓｌｍの流量でガス供給管１４からＤＣＳガス、０．３３ｓｌｍの流量でガス供給管１０からＨＣｌガスを、１２０〜１４０ｓｅｃ（Δｔ１３）供給する。
【００８９】
（ｆ−２）ガス供給管１０及び１４からパージガスＮ2を２０ｓｅｃ（Δｔ１４）、供給する。
【００９０】
（ｇ−２）ガス供給管１６からＮＨ3ガスを、８０〜１００ｓｅｃ（Δｔ１５）供給する。この時、高周波電源の電力を５０〜４００Ｗとして、ＮＨ3ガスをプラズマ化させる。
【００９１】
（ｈ−２）ガス供給管１６からパージガスＮ2を２０ｓｅｃ（Δｔ１６）、供給する。
【００９２】
最終的に直径１００ｎｍ、深さ２．５μｍのホール（アスペクト比２５）に、膜厚２〜２，２ｎｍの窒化シリコン層を形成した。
【００９３】
表１は、本実施例に従って高アスペクト比のホール内に窒化シリコン層を成膜した場合のカバレッジの測定結果を表したものである。なお、表１中のＡ、Ｂ及びＣは、図１０中に示される各部の寸法を表す。
【００９４】
【表１】
【００９５】
表１中の平均Ｃｏｖｅｒａｇｅは、（Ｂ／Ａ＋Ｃ／Ａ）×０．５×１００（％）を表す。図１１は、表１のＲＥＦＥＲＥＮＣＥと第２実施例の平均Ｃｏｖｅｒａｇｅを表す図である。図１１に示すように、本実施例では、ＲＥＦＥＲＥＮＣＥと比べて、平均Ｃｏｖｅｒａｇｅが約１９（％）も向上していることが分かる。
【００９６】
（第３実施例）
本実施例はキャパシタを形成する例に関するものである。以下、図１４を参照して本実施例を説明する。
【００９７】
図１４Ａに示すように、層間絶縁膜２０を準備した後、リソグラフィ技術を用いて、層間絶縁膜２０内にホール２を形成する。次に、第１又は第２実施例の方法により、ホールの内壁上に窒化シリコン層５を形成する。これにより、ホール２を高アスペクト比とすることができる。
【００９８】
図１４Ｂに示すように、ホール２内の窒化シリコン層５上に、ＡＬＤ法によって下部電極６を形成する。下部電極としては例えば、Ｒｕ膜を形成することができる。下部電極６としてＲｕ膜を形成する場合、下記工程（一）〜（四）を１サイクルとして、所望の回数のサイクルを繰り返すことにより、所望の膜厚のＲｕ膜を形成することができる。
（一）原料ガスを供給して、所定平面上に原料を堆積させる工程、
（二）原料ガスをパージする工程、
（三）反応ガスを供給して、所定平面上に堆積した原料をＲｕ膜とする工程、
（四）反応ガスをパージする工程。
【００９９】
この場合、原料ガスとしては、Ｒｕ（ＥｔＣｐ）2、ＲｕＣｐ2、Ｒｕ（ＯＤ）3、Ｒｕ（ＴＨＤ）3を用いることができる。また、反応ガスとしては、Ｏ2、ＮＨ3 ｐｌａｓｍａ、Ｈ2を用いることができる。
【０１００】
次に、図１４Ｃに示すように、下部電極６上に、ＡＬＤ法により容量絶縁膜７を形成する。容量絶縁膜７としては例えば、ＨｆＯ2膜、ＺｒＯ膜、ＴｉＯ2膜、チタン酸バリウムストロンチウム（ＢＳＴ）膜、チタン酸ストロンチウム（ＳＴＯ）膜などを用いることができる。
【０１０１】
例えば、ＳＴＯ膜を形成する場合、下記工程（ｂ１）〜（ｂ８）からなるサイクルを、所望の回数、繰り返すことにより、所望の膜厚のＳＴＯ膜を形成することができる。
（ｂ１）Ｓｒ原料ガスを供給して、下部電極上にＳｒ原料を堆積させる工程、
（ｂ２）Ｓｒ原料ガスをパージする工程、
（ｂ３）酸化性ガスを供給して、下部電極上のＳｒ原料を酸化する工程、
（ｂ４）酸化性ガスをパージする工程、
（ｂ５）Ｔｉ原料ガスを供給して、下部電極上にＴｉ原料を堆積させる工程、
（ｂ６）Ｔｉ原料ガスをパージする工程、
（ｂ７）酸化性ガスを供給することにより、下部電極上にチタン酸ストロンチウム（ＳＴＯ）を形成する工程、
（ｂ８）酸化性ガスをパージする工程。
【０１０２】
例えば、Ｓｒ原料ガスとしては、Ｓｒ（ＭＥＴＨＤ）2、Ｓｒ（ＴＨＤ）2、Ｓｒ（Ｃ５ｉ−Ｐｒ3Ｈ2）、Ｓｒ（ＤＰＭ）2・２ｔｅｔｒａｅｎｅを用いることができる。Ｔｉ原料ガスとしては、Ｔｉ（ＭＰＤ）（ＴＨＤ）2、Ｔｉ（Ｏ−ｉ−Ｐｒ）4、Ｔｉ（Ｏ−ｉ−Ｐｒ）2（ＴＨＤ）2を用いることができる。また、酸化性ガスとしては、Ｏ2 ｐｌａｓｍａ、Ｏ3、Ｈ2Ｏ、Ｈ2Ｏ ｐｌａｓｍａを用いることができる。
【０１０３】
次に、図１４Ｄに示すように、容量絶縁膜７上に、ＡＬＤ法によって上部電極８を形成する。上部電極８は、下部電極と同じ方法・条件によって形成することができる。上部電極８としては例えば、Ｒｕ膜を形成することができる。これにより、下部電極６、容量絶縁膜７、及び上部電極８を有するキャパシタを得る。
【０１０４】
なお、図１４では、層間絶縁膜の表面９上にも、窒化シリコン層５、下部電極６、容量絶縁膜７、及び上部電極８を残留させたが、場合によっては層間絶縁膜の表面９上に存在する窒化シリコン層５、下部電極６、容量絶縁膜７、及び上部電極８の一部を除去しても良い。
【０１０５】
（第４実施例）
本実施例は、第３実施例のキャパシタを有するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に関するものである。本実施例では、キャパシタは一例としてシリンダー構造のものを記載した。以下、図１２及び１３を参照して本実施例を説明する。
【０１０６】
図１２は、ＤＲＡＭを構成するメモリセル部の平面レイアウトを示す概念図である。図１２の右手側は、後述する、ワード配線Ｗとなるゲート電極１０５とサイドウォール１０５ｂとを切断する面を基準とした透過断面図として示している。簡略化のために、キャパシタは図１２においては省略し、断面図（図１３）にのみ記載した。
【０１０７】
図１３は、メモリセル部（図１２）のＡ−Ａ’線に対応する断面模式図である。尚、これらの図は半導体装置の構成を説明するためのものであり、図示される各部の大きさや寸法等は、実際の半導体装置の寸法関係とは異なっている。
【０１０８】
メモリセル部は、図１３に示すように、メモリセル用のＭＯＳトランジスタＴｒ１と、ＭＯＳトランジスタＴｒ１に複数のコンタクトプラグを介して接続されたキャパシタＣａｐとから概略構成されている。
【０１０９】
図１２、図１３において、半導体基板１０１は、所定濃度のＰ型不純物を含有するシリコン（Ｓｉ）によって形成されている。この半導体基板１０１には、素子分離領域１０３が形成されている。素子分離領域１０３は、半導体基板１０１の表面にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法によりシリコン酸化膜（ＳｉＯ2）等の絶縁膜を埋設することで、活性領域Ｋ以外の部分に形成され、隣接する活性領域Ｋとの間を絶縁分離している。本実施例では、１つの活性領域Ｋに２ビットのメモリセルが配置されるセル構造に本発明を適用した場合の例を示している。
【０１１０】
本実施例では、図１２に示す平面構造のように、細長い短冊状の活性領域Ｋが複数、個々に所定間隔をあけて右斜め下向きに整列して配置されており、一般に６Ｆ２型メモリセルと呼ばれるレイアウトに沿って配列されている。
【０１１１】
各活性領域Ｋの両端部と中央部には個々に不純物拡散層が形成され、ＭＯＳトランジスタＴｒ１のソース・ドレイン領域として機能する。ソース・ドレイン領域（不純物拡散層）の真上に配置されるように基板コンタクト部２０５ａ、２０５ｂ、２０５ｃの位置が規定されている。
【０１１２】
図１２の横（Ｘ）方向には、折れ線形状（湾曲形状）にビット配線１０６が延設され、このビット配線１０６が図１２の縦（Ｙ）方向に所定の間隔で複数配置されている。また、図１２の縦（Ｙ）方向に延在する直線形状のワード配線Ｗが配置されている。個々のワード配線Ｗは図１２の横（Ｘ）方向に所定の間隔で複数配置され、ワード配線Ｗは各活性領域Ｋと交差する部分において、図１３に示されるゲート電極１０５を含むように構成されている。本実施例では、ＭＯＳトランジスタＴｒ１は、溝型のゲート電極を備えている。
【０１１３】
図１３の断面構造に示すように、半導体基板１０１において素子分離領域１０３に区画された活性領域Ｋにソース・ドレイン領域として機能する不純物拡散層１０８が離間して形成され、個々の不純物拡散層１０８の間に、溝型のゲート電極１０５が形成されている。
【０１１４】
ゲート電極１０５は、多結晶シリコン膜と金属膜との多層膜により半導体基板１０１の上部に突出するように形成されており、多結晶シリコン膜はＣＶＤ法での成膜時にリン等の不純物を含有させて形成することができる。ゲート電極用の金属膜には、タングステン（Ｗ）や窒化タングステン（ＷＮ）、タングステンシリサイド（ＷＳｉ）等の高融点金属を用いることができる。
【０１１５】
また、図１３に示すように、ゲート電極１０５と半導体基板１０１との間にはゲート絶縁膜１０５ａが形成されている。また、ゲート電極１０５の側壁には窒化シリコン（Ｓｉ3Ｎ4）などの絶縁膜によるサイドウォール１０５ｂが形成されている。ゲート電極１０５上にも窒化シリコンなどの絶縁膜１０５ｃが形成されており、ゲート電極１０５の上面を保護している。
【０１１６】
不純物拡散層１０８は、半導体基板１０１にＮ型不純物として、例えばリンを導入することで形成されている。不純物拡散層１０８と接触するように基板コンタクトプラグ１０９が形成されている。この基板コンタクトプラグ１０９は、図１２に示した基板コンタクト部２０５ｃ、２０５ａ、２０５ｂの位置にそれぞれ配置され、例えば、リンを含有した多結晶シリコンから形成される。基板コンタクトプラグ１０９の横（Ｘ）方向の幅は、隣接するゲート配線Ｗに設けられたサイドウォール１０５ｂによって規定される、セルフアライン構造となっている。
【０１１７】
図１３に示すように、ゲート電極上の絶縁膜１０５ｃ及び基板コンタクトプラグ１０９を覆うように第１の層間絶縁膜１０４が形成され、第１の層間絶縁膜１０４を貫通するようにビット線コンタクトプラグ１０４Ａが形成されている。ビット線コンタクトプラグ１０４Ａは、基板コンタク部２０５ａの位置に配置し、基板コンタクトプラグ１０９と導通している。ビット線コンタクトプラグ１０４Ａは、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）の積層膜からなるバリア膜（ＴｉＮ／Ｔｉ）上にタングステン（Ｗ）等を積層して形成されている。
【０１１８】
ビット線コンタクトプラグ１０４Ａに接続するようにビット配線１０６が形成されている。ビット配線１０６は窒化タングステン（ＷＮ）およびタングステン（Ｗ）からなる積層膜で構成されている。
【０１１９】
ビット配線１０６を覆うように、第２の層間絶縁膜１０７が形成されている。第１の層間絶縁膜１０４及び第２の層間絶縁膜１０７を貫通して、基板コンタクトプラグ１０９に接続するように容量コンタクトプラグ１０７Ａが形成されている。容量コンタクトプラグ１０７Ａは、基板コンタクト部２０５ｂ、２０５ｃの位置に配置される。
【０１２０】
第２の層間絶縁膜１０７上には、窒化シリコンを用いた第３の層間絶縁膜１１１およびシリコン酸化膜を用いた第４の層間絶縁膜１１２が形成されている。第３の層間絶縁膜１１１および第４の層間絶縁膜１１２を貫通して、容量コンタクトプラグ１０７Ａと接続するようにキャパシタＣａｐが形成されている。キャパシタＣａｐは、第３実施例で詳細に説明した方法を用いて形成する。
【０１２１】
キャパシタＣａｐは下部電極１１３の外表面を覆うように第１又は第２実施例で形成した窒化シリコン層（図示していない）が形成されている。容量コンタクトプラグ１０７Ａはこの窒化シリコン層を貫通して、下部電極１１３と導通している。第３の層間絶縁膜１１１の上方には、酸化シリコン等で形成した第５の層間絶縁膜１２０、アルミニウム（Ａｌ）、銅（Ｃｕ）等で形成した上層の配線層１２１、表面保護膜１２２が形成されている。
【０１２２】
キャパシタの上部電極１１５には、所定の電位が与えられており、キャパシタ素子に保持された電荷の有無を判定することによって、情報の記憶動作を行うＤＲＡＭ素子として機能する。
【０１２３】
なお、特許請求の範囲及び明細書において、「ホールの上部」とは、ホールの開口部を含む、絶縁膜の表面に近い上側の部分を表す。「ホールの上部内壁」とは、ホールの上部を構成するホールの内壁側面を表す。「ホールの下部」とは、ホールの底部を含む、下側の部分を表す。「ホールの下部内壁」とは、ホール下部を構成するホールの内壁側面及び内壁底面を表す。
【符号の説明】
【０１２４】
１ａ、１ｂ、１ｃ、１ｄ、１ｅ シリコン層
２ ホール
３ａ、３ｂ 酸化シリコン層
４、５ 窒化シリコン層
６ 下部電極
７ 容量絶縁膜
８ 上部電極
９ 層間絶縁膜の表面
１０、１４、１６、１９ ガス供給管
１１ プロセスチューブ
１２ ヒータ
１３ 排気口
１５ 吹出口
１７ 保護管
１８ 電極
２０ 絶縁膜
１０１ 半導体基板
１０３ 素子分離領域
１０４、１０７、１１１、１１２、１２０ 層間絶縁膜
１０４Ａ ビット線コンタクトプラグ
１０５ ゲート電極
１０５ａ ゲート絶縁膜
１０５ｂ サイドウォール
１０５ｃ 絶縁膜
１０６ ビット配線
１０７Ａ 容量コンタクトプラグ
１０８ 不純物拡散層
１０９ 基板コンタクトプラグ
１１３ 下部電極
１１５ 上部電極
１２１ 配線層
１２２ 表面保護膜
２０５ａ、２０５ｂ、２０５ｃ 基板コンタクト部
Ｃａｐ キャパシタ
Ｋ 活性領域
Ｔｒ１ ＭＯＳトランジスタ
Ｗ ワード配線
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体デバイスにおいては、集積回路の高集積化が益々、進んでおり、半導体装置内に設けるホール（孔）も高アスペクト化が進んでいる。例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）では、メモリセルの面積を小さくし、かつ記憶容量を大きくすることが要求されている。このため、近時、ＤＲＡＭのキャパシタを形成するために設けられるホール（孔）のアスペクト比を高いものとすることが要求されている。
【０００３】
しかし、ホールの径は、リソグラフィ技術により形成する際のプロセス限界（現在のプロセス限界は、約１００〜１６０ｎｍ）に制限されてしまう。そこで、ホールの内壁面に窒化シリコン層のサイドウォールを形成することによりホール径を小さくして高アスペクト比のホールとする方法が考えられる。
【０００４】
また、キャパシタ用のホールに限らず、層間絶縁膜に形成される種々のコンタクトホールについても、層間絶縁膜中に生じるボイドがコンタクトホールの側壁に露出するとコンタクトプラグを形成した際にボイドを介して隣接コンタクトホールが短絡してしまう問題を解決するために、コンタクトプラグを形成する前にコンタクトホールの側壁を窒化シリコン層のサイドウォールで被覆する方策が用いられている。
【０００５】
特許文献１（特開２００８−２９４２６０号公報）の請求項１１、特許文献２（特開２００７−１６５７３３号公報）の請求項２、特許文献３（特開２００６−１５６６２６公報）の請求項４及び８には、ＡＬＤ（原子層堆積；Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｐｏｓｉｔｉｏｎ）法による窒化シリコン層の形成方法が開示されている。そこで、特許文献１〜３等に開示の従来のＡＬＤ法を用いて、ホール内に窒化シリコン層のサイドウォールを形成することが考えられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２９４２６０号公報（請求項１１）
【特許文献２】特開２００７−１６５７３３号公報（請求項２）
【特許文献３】特開２００６−１５６６２６公報（請求項４及び８）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のＡＬＤ法による、ホール内壁上への窒化シリコン層のサイドウォール形成では、窒化シリコン層を形成する反応がホールの上方で優先的に生じていた。この結果、高アスペクト比のホールに対して、ホールの底部にまで、窒化シリコン層の良好なカバレッジ（被覆性）を得ることが困難なことが判明した。この現象は、ホールのアスペクト比（深さ／直径）が１０以上になると顕著に発生する傾向がある。
【０００８】
以下、図１〜３を参照して、高アスペクト比のホールに対して、従来技術のＡＬＤ法を適用した場合を説明する。
図１は、ＡＬＤ法による１サイクルのプロセスフローを示す図である。図１に示すように、従来のＡＬＤ法では、
（１）シリコンソースガス供給による下地層表面への吸着ステップ（Δｔａ１時間）、
（２）気相中に残留しているシリコンソースガスのパージステップ（Δｔａ２時間）、
（３）窒化ソースガス供給による吸着シリコンソースの窒化ステップ（Δｔａ３時間）、
（４）気相中に残留する窒化ソースガスのパージステップ（Δｔａ４時間）、
からなる４ステップを基本サイクルとして、該サイクルを複数回、繰り返し所望の厚さの窒化シリコン層を形成していた。従来の低アスペクト比（１０より小さい）のホールや平坦面上の構造物を対象とする窒化シリコン層の形成では上記の方法で膜厚均一性が確保でき、問題がなかった。
【０００９】
しかし、本願で対象としている高アスペクト比（１０以上）のホールにおいて、ホール内に形成される窒化シリコン層の膜厚均一性を確保するためには、シリコンソースガスをホールの底部にまで充分、到達させる必要がある。そのため、シリコンソースガス供給ステップの時間（Δｔａ１）を、従来より長くすることが必要となる。その結果、底部を含むホール内の全域に渡って窒化シリコン層の膜厚均一性を得ることが困難となる問題が発生する。
【００１０】
すなわち、シリコンソースガス供給ステップの時間を長くすることにより、形成される窒化シリコン層のステップカバレージ（段差被覆性）が悪化し、ホールの上部では厚く、底部では薄く形成されてしまう問題が生じる。
【００１１】
図２は、その問題の原因を探るために行なった実験結果の一例である。図１のＡＬＤフローにおいて、ジクロロシラン（ＤＣＳ）からなるシリコンソースの供給時間（Δｔａ１）だけを変化させた基本サイクルを用いて窒化シリコン層を形成した場合と、アンモニア（ＮＨ3）からなる窒化ソースの供給時間（Δｔａ３）だけを変化させた基本サイクルを用いて窒化シリコン層を形成した場合の窒化シリコン層の膜厚が変化する状態を調べたものである。
【００１２】
図２から明らかなように、アンモニアの供給時間に対しては、約７０秒以上、時間を長くしても窒化シリコン層の膜厚は一定値に飽和しており、単原子層に相当する窒化反応が終了すると、それ以上の反応は生じないことを示唆している。一方、ＤＣＳの供給時間に対しては、時間を長くするのに伴って、ほぼ単調に窒化シリコン層厚が増加しており、単原子層に相当するシリコンソースの吸着反応が終了しても、その上に新たなシリコンソースが連続して吸着されていく様子が示されている。
【００１３】
すなわち、ＤＣＳの振る舞いは、ＡＬＤ法特有の単原子層吸着ではなく、従来のＣＶＤ法と同様に気相反応による堆積現象が支配的であることが分かった。周知のように、堆積による成膜では凹部の上方ほど膜厚が厚くなってしまうことは明らかである。結果的にステップカバレージが悪化してしまう。
【００１４】
なお、図２において、縦軸の膜厚が１．９ｎｍから増加しているのは、試験している基板表面に予め自然酸化膜が形成されていることに起因している。したがって、縦軸の膜厚から１．９を差し引いた値が実際に形成された膜厚となる。また、横軸のガス供給時間が約３５秒で成膜が開始されているのは、装置のガス配管系を当該ガスで充填するために必要な時間が含まれるためである。したがって、実際の成膜は約３５秒の時点から始まっているものと考えられる。
【００１５】
図３は、従来のＡＬＤ法において、シリコンソースガスの供給時間を長くして、窒化シリコン層を成膜した場合のステップカバレージの変化を模式的に示したものである。
（ａ）図は、ＡＬＤサイクル数が少ない場合であり、ステップカバレージの不良は顕著には観察されない。しかし、ホール下部にはほとんど窒化シリコン層が成膜されていない。
（ｂ）図は、ホール下部の窒化シリコン層の成膜が確認できる程度にＡＬＤサイクル数を増加させた場合であり、ホールの上部が下部に比べて窒化シリコン層の膜厚が厚くなっていることが明確に判別でき、ステップカバレージが不良となっている。
（ｃ）図は、ホール下部に所望の厚さの窒化シリコン層が成膜された時点であり、ホールの上部に窒化シリコン層が厚く形成されるために、ホール開口部が閉塞状態となっている。
【００１６】
以上より、ＡＬＤ法において、高アスペクト比のホール下部にまでシリコンソースガスを到達させるために暴露時間を長くすると、ホールの上部内壁で膜の堆積が優先的に生じ、良好なステップカバレッジが得られないことが分かる。
【課題を解決するための手段】
【００１７】
一実施形態は、
絶縁膜内にホールを形成する工程と、
ＡＬＤ法による、下記工程（ａ−１）〜（ｈ−１）からなる第１サイクルを１回、行う工程と、
（ａ−１）シリコンソースガスを供給して、前記ホール内の全面に第１のシリコン層を形成すると共に前記ホールの上部に形成される前記第１のシリコン層の膜厚が前記ホールの下部に形成される前記第１のシリコン層の膜厚よりも厚くなるように、前記第１のシリコン層を形成する工程、
（ｂ−１）前記シリコンソースガスをパージする工程、
（ｃ−１）酸化性ガスを供給して、前記ホールの上部に形成された前記第１のシリコン層の表面を第１の酸化シリコン層に変換する工程、
（ｄ−１）前記酸化性ガスをパージする工程、
（ｅ−１）シリコンソースガス及びＨＣｌガスを供給することにより、前記ホールの下部に露出した前記第１のシリコン層上に更に第２のシリコン層を形成する工程、
（ｆ−１）前記シリコンソースガス及びＨＣｌガスをパージする工程、
（ｇ−１）窒化ソースガスを供給して、前記ホールの上部に形成された前記第１のシリコン層及び前記第１の酸化シリコン層と、前記ホールの下部に形成された前記第１のシリコン層及び前記第２のシリコン層と、を窒化シリコン層に変換することにより、前記ホール内の全面に第１の窒化シリコン層を形成する工程、
（ｈ−１）前記窒化ソースガスをパージする工程。
ＡＬＤ法による、下記工程（ａ−２）〜（ｈ−２）からなる第２サイクルを１回以上、行うことにより、前記ホールの内壁上の前記第１の窒化シリコン層上に、更に第２の窒化シリコン層を形成する工程と、
（ａ−２）シリコンソースガスを供給して、前記ホールの上部に形成された前記第１の窒化シリコン層上に第３のシリコン層を形成する工程、
（ｂ−２）前記シリコンソースガスをパージする工程、
（ｃ−２）酸化性ガスを供給して、前記第３のシリコン層を第２の酸化シリコン層に変換する工程、
（ｄ−２）前記酸化性ガスをパージする工程、
（ｅ−２）シリコンソースガス及びＨＣｌガスを供給することにより、前記ホールの下部に露出した前記第１の窒化シリコン層上に第４のシリコン層を形成する工程、
（ｆ−２）前記シリコンソースガス及びＨＣｌガスをパージする工程、
（ｇ−２）窒化ソースガスを供給して、前記ホールの上部に形成された前記第２の酸化シリコン層と、前記ホールの下部に形成された前記第４のシリコン層と、を窒化シリコン層に変換することにより、前記第１の窒化シリコン層上に前記第２の窒化シリコン層を形成する工程、
（ｈ−２）前記窒化ソースガスをパージする工程。
を有する半導体装置の製造方法に関する。
【発明の効果】
【００１８】
高アスペクト比のホール内に、良好なステップカバレッジを有する均一な膜厚の窒化シリコン層を形成することができる。
【図面の簡単な説明】
【００１９】
【図１】従来のＡＬＤ法のプロセスフローを表す図である。
【図２】従来の成膜方法による、ＤＣＳ及びＮＨ3の暴露時間と窒化シリコン層の膜厚の関係を表す図である。
【図３】従来の成膜方法において、シリコンソースガスの供給時間を長くした場合の、窒化シリコン層の成膜状態を表す図である。
【図４】第１実施例のＡＬＤ法のプロセスフローを表す図である。
【図５】本発明及び第１実施例の半導体装置の製造方法を説明する図である。
【図６】本発明及び第１実施例の半導体装置の製造方法を説明する図である。
【図７】本発明及び第１実施例の半導体装置の製造方法を説明する図である。
【図８】本発明及び第１実施例の半導体装置の製造方法を説明する図である。
【図９】第２実施例で使用するＡＬＤ装置を表す図である。
【図１０】第２実施例においてカバレッジの計算方法を説明する図である。
【図１１】第２実施例においてカバレッジの結果を表すグラフである。
【図１２】第４実施例の半導体装置を表す図である。
【図１３】第４実施例の半導体装置を表す図である。
【図１４】第３実施例の半導体装置の製造方法を表す図である。
【発明を実施するための形態】
【００２０】
以下の説明では、ホールの開口を含む上側半分の内壁領域を上部、ホールの底面を含む下側半分の内壁領域を下部とし、ホールの内面を便宜的に二つの領域に分割して、本発明におけるＡＬＤ法を用いた場合の成膜状態を説明することとする。また、図５〜８を参照して説明する。
【００２１】
本発明ではまず、絶縁膜２０内にホール２を形成する。次に、本発明のＡＬＤ法では、最初の第１サイクルとして以下のように実施する。
（ａ−１）相対的に長い時間、シリコンソースガスを供給してホールの内面全域に第1のシリコン層を形成する。前述のように、シリコンソースガスの吸着はステップカバレージが悪いので、ホールの下部に１原子層からなる第1のシリコン層１ａが吸着するまで長時間供給すると、ホールの上部には２原子層からなる第1のシリコン層１ｂが吸着する（図５Ａ）。
【００２２】
（ｂ−１）次に、気相中に残留しているシリコンソースガスを窒素によりパージする（図５Ｂ）。
【００２３】
（ｃ−１）続いて、相対的に短い時間、酸化性ガスを供給する。酸化性ガスとしてはオゾンを用いることができる。また、酸素（Ｏ2）をプラズマ化して供給しても良い。この工程の時間は短いので、酸化性ガスはホールの下部に到達することができない。したがって、供給された酸化性ガスは、ホールの上部に吸着した２原子層の第1のシリコン層１ｂの内、表面に位置するシリコン原子層を酸化して、表面に１分子層の第1の酸化シリコン層３ａを形成する。この結果、ホールの上部は１原子層の第1のシリコン層１ｃと、その上に形成された１分子層の第1の酸化シリコン層３ａで覆われ、ホールの下部は１原子層の第1のシリコン層１ａで覆われた状態となる（図５Ｃ）。
【００２４】
（ｄ−１）次に、気相中に残留している酸化性ガスを窒素ガスによりパージする（図５Ｄ）。
【００２５】
（ｅ−１）続いて、相対的に長い時間、シリコンソースガスとＨＣｌガスを同時に供給する。ＨＣｌガス供給量はシリコンソースガス供給量の１／３〜１／１の範囲とする。好ましくは１／２とする。ＨＣｌガスはシリコンをエッチングする役割を有するが、その供給量をシリコンソースガス供給量の１／２とすることにより、第1の酸化シリコン層３ａ上にはシリコンが吸着せず、第1のシリコン層１ａ上にはシリコンが吸着する状態を作り出すことができる。酸化シリコンは元々、シリコン原子が吸着しにくい材料であり、もし、吸着するシリコン原子が存在したとしても周囲の雰囲気に存在するＨＣｌとの反応が優先して生じるためＳｉＣｌ化合物となって揮発してしまう。
【００２６】
これに対して、例えば、下層材料がシリコンであれば、同じ材料であるため吸着確率は１となって、シリコンソースガスは下層材料であるシリコンに１００％、吸着する。シリコンソースガス中にはＨＣｌと反応して揮発する成分も存在するが、シリコンソースガス供給量をＨＣｌガス供給量よりも多くしているので、揮発する以上にシリコンの吸着確率が高くなり、第1のシリコン層１ａ上では、シリコンのエッチングよりも成膜が優先して起こる。
【００２７】
結果的に、第1の酸化シリコン層３ａで覆われたホールの上部にはシリコンが吸着しない。一方、１原子層の第1のシリコン層１ａで覆われているホールの下部にはさらに１原子層の第２のシリコン層が吸着することとなる。したがって、この段階では、ホールの上部は１原子層の第1のシリコン層１ｃと、その上に形成された１分子層の第1の酸化シリコン層３ａで覆われた状態が保持され、ホールの下部は第１と第２のシリコン層からなる２原子層のシリコン層１ｄで覆われた状態となる（図６Ａ）。
【００２８】
（ｆ−１）次に、気相中に残留しているシリコンソースガスとＨＣｌガスを窒素ガスによりパージする（図６Ｂ）。
【００２９】
（ｇ−１）続いて、相対的に長い時間、窒化ソースガスを供給し、ホール下部に十分、到達させる。窒化ソースガスとしては、例えばアンモニアを用いることができるが、アンモニアを直接供給するのではなく、プラズマ化した状態で供給する。アンモニア（ＮＨ3）をプラズマ化すると極めて反応性の高い窒素ラジカルが生成される。この窒素ラジカルを窒化ソースガスとして用いる。ホール内に窒素ラジカルが供給されることにより、ホールの上部に形成された第１の酸化シリコン層３ａは酸素が窒素に置き換わって窒化シリコン層４を形成し、ホールの上部に形成されている第１のシリコン層１ｃは、窒素ラジカルと直接、反応して窒化シリコン層４を形成する。同様に、ホールの下部に形成されている第１と第２のシリコン層１ｄは窒素ラジカルと直接、反応して窒化シリコン層４を形成する。結果的にホールの内面全域およびホール以外の絶縁膜上面にも第１の窒化シリコン層４が形成される（図６Ｃ）。
【００３０】
（ｈ−１）次に、気相中に残留している窒化ソースガスを窒素ガスによりパージする（図６Ｄ）。
【００３１】
以上の工程により、ＡＬＤ法による最初の第１サイクルにより、ホール内全面に第１の窒化シリコン層４を形成することができる。続いて、ＡＬＤ法による第２サイクルの成膜を以下のように実施する。
【００３２】
（ａ−２）相対的に短い時間、シリコンソースガスを供給してホール上部の第１の窒化シリコン層上にのみ１原子層の第３のシリコン層１ｅを形成する。ここでは時間を短くしているので、ホールの下部にはシリコン層は形成されない（図７Ａ）。
【００３３】
（ｂ−２）次に、気相中に残留しているシリコンソースガスを窒素によりパージする（図７Ｂ）。
【００３４】
（ｃ−２）続いて、相対的に短い時間、酸化性ガスを供給する。ここでは時間が短いので、酸化性ガスはホールの下部に到達することができない。したがって、供給された酸化性ガスは、ホールの上部に吸着している１原子層の第３のシリコン層１ｅを酸化して、表面に第２の酸化シリコン層３ｂを形成する。この結果、ホールの上部は２分子層の第１の窒化シリコン層４上に１分子層の第２の酸化シリコン層３ｂが形成された状態となり、ホールの下部は２分子層の第１の窒化シリコン層４が露出している状態となる（図７Ｃ）。
【００３５】
（ｄ−２）次に、気相中に残留している酸化性ガスを窒素ガスによりパージする（図７Ｄ）。
【００３６】
（ｅ−２）続いて、相対的に長い時間、シリコンソースガスとＨＣｌガスを同時に供給する。（ｅ−１）の工程と同様の条件に設定することにより、この工程では第２の酸化シリコン層３ｂ上にはシリコンが吸着せず、第１の窒化シリコン層４が露出しているホールの下部には１原子層の第４のシリコン層１ｆが吸着することとなる。窒化シリコンも酸化シリコンと同じ絶縁膜であるが、窒化シリコンは酸化シリコンに比べてシリコンを吸着しやすい性質がある。そのため、第１の窒化シリコン層４上ではシリコンの吸着が進行する。したがって、この段階では、ホールの上部は第１の窒化シリコン層４が１分子層の第２の酸化シリコン層３ｂで覆われた状態が保持され、ホールの下部は第１の窒化シリコン層４が１原子層の第４のシリコン層１ｆで覆われた状態となる（図８Ａ）。
【００３７】
（ｆ−２）次に、気相中に残留しているシリコンソースガスとＨＣｌガスを窒素ガスによりパージする（図８Ｂ）。
【００３８】
（ｇ−２）続いて、相対的に長い時間、窒化ソースガスを供給し、ホール下部に十分、到達させる。工程（ｇ−１）で前述のように、アンモニアをプラズマ化し、反応性の高い窒素ラジカルの状態で供給する。これにより、ホールの上部に形成されている第２の酸化シリコン層３ｂは酸素が窒素に置き換わって窒化シリコン層を形成し、ホールの下部に形成されている第４のシリコン層１ｆは窒素ラジカルと直接、反応して窒化シリコン層を形成する。結果的にホールの内面全域およびホール以外の絶縁膜上面にも第１と第２の窒化シリコン層５が積層形成される（図８Ｃ）。
【００３９】
（ｈ−２）次に、気相中に残留している窒化ソースガスを窒素ガスによりパージする（図８Ｄ）。
【００４０】
以下、上記の第２サイクルを所望の膜厚となるまで繰り返すことにより、ホール内全域に亘って膜厚均一性の良い窒化シリコン層を形成することができる。第２サイクルを実施するサイクル数は、ホール内に形成したい窒化シリコン層の膜厚に応じて、所望のサイクル数に設定することができる。
【００４１】
上記のように、第1サイクルにおいて、図５Ａの工程では、ホール上部に２原子層の第1のシリコン層１ｂ、ホール下部に１原子層の第1のシリコン層１ａが形成され、ホールの上部と下部ではシリコン層の膜厚が異なるものとなる。しかし、図５Ｃの工程においてホール内のシリコンを酸化することにより、ホール上部に１原子層の第1のシリコン層１ｃと１分子層の第1の酸化シリコン層３ａを形成する。この結果、図６Ａの工程では、ホール下部に形成された１原子層の第1のシリコン層１ａ上にのみシリコンが堆積し、ホール下部には２原子層の第１と第２のシリコン層１ｄが形成される。この状態で、図６Ｃの窒化処理を行うことにより、ホール内壁の全面に２分子層からなる均一な膜厚の第１の窒化シリコン層４を形成することができる。
【００４２】
第２サイクルにおいて、図７Ａの工程では、ホール上部にのみ１原子層の第３のシリコン層１ｅが形成される。図７Ｃの工程においてホール内の第３のシリコン層１ｅを酸化することにより、ホール上部にのみ１分子層の第２の酸化シリコン層３ｂが形成される。しかし、図８Ａの工程では、前のサイクルにおいてホール下部に形成された第１の窒化シリコン層４上にのみシリコンが堆積し、１原子層の第４のシリコン層１ｆが形成される。この状態で、図８Ｃの窒化処理を行うことにより、ホール内に新たに１分子層からなる均一な膜厚の第２の窒化シリコン層を形成し、第１と第２の窒化シリコン層からなる層５を形成することができる。
【００４３】
このように第1サイクルを1回と、第２サイクルを１回以上、繰り返すことにより、高アスペクト比を有するホール内に、良好なステップカバレッジを有する、均一な膜厚の窒化シリコン層を形成することができる。
【００４４】
なお、最初の第１サイクルの（ａ−１）工程において、相対的に長い時間に亘り、シリコンソースを供給している。この理由は、酸化シリコンからなる絶縁膜中にホールが形成されることに起因している。すなわち、酸化シリコンからなるホールの下部に、最初の工程（ａ−１）でシリコン層を形成しておかないと、酸化シリコンが露出したままの状態となり、エッチングが優先する（ｃ−１）工程でシリコン原子層を形成することが困難となるからである。また、第１サイクルでホールの下部にシリコン層が形成されないまま、第２サイクルを実施してもシリコンが吸着する材料が存在しないため、やはりシリコン層は形成されず、結果的にホールの下部に窒化シリコン層を形成することができなくなる。
【００４５】
以下では、図面を参照して、本発明の具体的な態様を説明する。なお、下記実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、これらの実施例に何ら限定されるものではない。
【００４６】
（第１実施例）
図４は、本実施例のＡＬＤ法による、成膜フローを表す図である。また、図５〜８は、図４の各工程を説明する図である。以下、図４〜８を用いて、本実施例の各工程を説明する。
【００４７】
まず、絶縁膜２０内にホール２を形成する。このホールは高アスペクト比を有していても良い。ホールのアスペクト比は１０〜２０であることが好ましい。
【００４８】
次に、ホールを有する絶縁膜に対して、ＡＬＤ法により、下記（ａ−１）〜（ｈ−１）からなる第１サイクルを１サイクル、行う。
【００４９】
（ａ−１）まず、Δｔ１の間、ホール２内に、シリコンソースガスを供給する。この工程では、ホール２の上部内壁上に２原子層の第１のシリコン層１ｂ、下部内壁上に１原子層の第１のシリコン層１ａが形成されるように条件を設定する（図４、５Ａ）。Δｔ１は８０〜１００秒、温度は５００〜６００℃、シリコンソースガスとしては、ジクロロシラン（ＤＣＳ）、ヘキサクロロジシラン（ＨＣＤ）、モノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ヘキサメチルジシラザン（ＨＭＤＳ）、テトラクロロシラン（ＴＣＳ）、ジシリルアミン（ＤＳＡ）、トリシリルアミン（ＴＳＡ）、及びビスターシャルブチルアミノシラン（ＢＴＢＡＳ）からなる群より選択された少なくとも一種のガスを用いることができる。この工程では、これらのガスによる吸着反応により、ホール２の下部内壁上に１原子層の第１のシリコン層１ａが形成されると共にホール２の上部内壁上には２原子層の第１のシリコン層１ｂ形成される（図４、５Ａ）。
【００５０】
（ｂ−１）Δｔ２の間、窒素ガス等のパージガスを供給してシリコンソースガスをパージする（図４、５Ｂ）。
【００５１】
（ｃ−１）Δｔ３の間、酸化性ガスを供給する。この工程では、ホール２の上部にのみ酸化性ガスが到達し、ホール２の下部には、酸化性ガスが到達しないような条件に設定する。この結果、ホール２の上部内壁上に吸着した２原子層の第１のシリコン層１ｂのうち、１原子層分のシリコン層を酸化して、１分子層の第１の酸化シリコン層３ａを形成する（図４、５Ｃ）。この際、約０．８ｎｍの酸化シリコン層が形成される。Δｔ３は３０〜４０秒が好ましい。酸化性ガスとしてはオゾン、プラズマ化した酸素（Ｏ2）などを使用することができる。
【００５２】
（ｄ−１）Δｔ４の間、窒素ガスなどのパージガスを供給して酸化性ガスをパージする（図４、５Ｄ）。
【００５３】
（ｅ−１）Δｔ５の間、シリコンソースガス及びＨＣｌガスを供給する。この工程では、ＨＣｌガスとシリコンソースガスの供給量を調節することにより、ホール上部の第１の酸化シリコン層３ａ上に吸着したシリコンを除去し、ホール下部の第１のシリコン層１ａ上にのみシリコンを吸着させる。結果として、ホールの上部は１原子層の第１のシリコン層１ｃと、その上に形成された１分子層の第１の酸化シリコン層３ａが形成される。また、ホールの下部は２原子層の第１と第２のシリコン層１ｄが形成される（図４、６Ａ）。Δｔ５は１２０〜１４０秒、温度は５００〜６００℃が好ましい。シリコンソースガスは、上記工程（ａ−１）で使用したものと同じものを使用できる。
【００５４】
（ｆ−１）Δｔ６の間、窒素ガスなどのパージガスを供給してシリコンソースガス及びＨＣｌガスをパージする（図４、６Ｂ）。
【００５５】
（ｇ−１）Δｔ７の間、高周波電力を印加することによりプラズマ化した窒化ソースガスを供給する。この工程では、ホール下部に窒化ソースガスが十分、到達する条件に設定する。ホール内に窒素ラジカルが供給されることにより、ホール上部の第１の酸化シリコン層３ａは酸素が窒素に置き換わって第１の窒化シリコン層４となり、ホール上部の第１のシリコン層１ｃは窒素ラジカルと直接、反応して第１の窒化シリコン層４となる。ホールの下部の第１と第２のシリコン層１ｄは窒素ラジカルと直接、反応して第１の窒化シリコン層４となる。結果的にホールの内面全域およびホール以外の絶縁膜上面にも第１の窒化シリコン層４が形成される（図４、６Ｃ）。Δｔ７は８０〜１００秒が好ましい。窒化ソースガスとしては、アンモニア（ＮＨ3）、一酸化二窒素（Ｎ2Ｏ）、及び一酸化窒素（ＮＯ）からなる群より選択された少なくとも一種のガスを用いることができる。窒化ソースガスは、上記のガスをプラズマ化することにより、窒素ラジカルとして使用することが好ましい。
【００５６】
（ｈ−１）Δｔ８の間、窒素ガスなどのパージガスを供給して窒化ソースガスをパージする（図４、６Ｄ）。
【００５７】
次に、ホールを有する絶縁膜に対して、ＡＬＤ法により、下記（ａ−２）〜（ｈ−２）からなる第２サイクルを１サイクル、行う。
【００５８】
（ａ−２）Δｔ９の間、ホール内にシリコンソースガスを供給する。この工程では、ホール上部にのみシリコンソースガスが到達するような条件に設定する。結果的に、ホール上部の第１の窒化シリコン層４上にのみ１原子層の第３のシリコン層１ｅが形成される。（図４、７Ａ）。Δｔ９は３０〜４０秒、温度は５００〜６００℃が好ましい。シリコンソースガスは、上記工程（ａ−１）で使用したものと同じものを使用できる。
【００５９】
（ｂ−２）Δｔ１０の間、窒素ガス等のパージガスを供給してシリコンソースガスをパージする（図４、７Ｂ）。
【００６０】
（ｃ−２）Δｔ１１の間、酸化性ガスを供給する。この工程では、ホール２の上部にのみ酸化性ガスが到達し、ホール２の下部には、酸化性ガスが到達しないような条件に設定する。この結果、供給された酸化性ガスは、ホールの上部に吸着している１原子層の第３のシリコン層１ｅを酸化して、表面に第２の酸化シリコン層３ｂを形成する。また、ホールの下部は第１の窒化シリコン層４が露出している状態となる（図４、７Ｃ）。Δｔ１１は３０〜４０秒が好ましい。酸化性ガスとしてはオゾン、プラズマ化した酸素（Ｏ2）などを使用することができる。
【００６１】
（ｄ−２）Δｔ１２の間、窒素ガスなどのパージガスを供給して酸化性ガスをパージする（図４、７Ｄ）。
【００６２】
（ｅ−２）Δｔ１３の間、シリコンソースガスとＨＣｌガスを同時に供給する。この工程では、ＨＣｌガスとシリコンソースガスの供給量を調節することにより、ホール上部の第２の酸化シリコン層３ｂ上にシリコンが吸着しないようにしつつ、ホール下部の第１の窒化シリコン層４上にのみシリコンを吸着させる。結果として、この段階では、ホールの上部は第１の窒化シリコン層４が１分子層の第２の酸化シリコン層３ｂで覆われ、ホールの下部は第１の窒化シリコン層４が１原子層の第４のシリコン層１ｆで覆われる（図４、８Ａ）。Δｔ１３は１２０〜１４０秒が好ましい。シリコンソースガスは、上記工程（ａ−１）で使用したものと同じものを使用できる。
【００６３】
（ｆ−２）Δｔ１４の間、窒素ガスなどのパージガスを供給してシリコンソースガスとＨＣｌガスをパージする（図４、８Ｂ）。
【００６４】
（ｇ−２）Δｔ１５の間、高周波電力を印加することによりプラズマ化した窒化ソースガスを供給する。この工程では、ホール下部に窒化ソースガスが十分に到達するような条件に設定する。この結果、ホール上部の第２の酸化シリコン層３ｂは酸素が窒素に置き換わって窒化シリコン層となり、ホール下部の第４のシリコン層１ｆは窒素ラジカルと直接、反応して窒化シリコン層となる。結果的にホールの内面全域およびホール以外の絶縁膜上面にも第１と第２の窒化シリコン層５が形成される（図４、８Ｃ）。Δｔ１５は８０〜１００秒が好ましい。窒化ソースガスとしては、上記工程（ｇ−１）と同じものを使用することができる。
【００６５】
（ｈ−２）Δｔ１６の間、窒素ガスなどのパージガスを供給して窒化ソースガスをパージする（図４、８Ｄ）。
【００６６】
（第２実施例）
図９は、本実施例のＡＬＤ法で使用するＡＬＤ装置（バッチ式の縦形ホットウォール型リモートプラズマ装置）を表す図である。図９のＡＬＤ装置は、石英ガラス製で一端が開口され、他端が閉塞されている円筒形状のプロセスチューブ１１を有する。プロセスチューブ１１の周囲には、プロセスチューブ１１内を加熱するためのヒータ１２が、同心円状に設けられている。
【００６７】
プロセスチューブ１１の側壁の一部には排気口１３が設けられており、排気装置（図示せず）へ接続されている。排気口１３と排気装置の間には、圧力調整機構としてスロットルバルブ（図示せず）が設けられており、プロセスチューブ内の圧力を制御し得るようになっている。
【００６８】
プロセスチューブ１１内には、処理ガスを供給するためのガス供給管１０、１４、１６及び１９が垂直に立脚されており、各ガス供給管には垂直方向に配列された複数個の吹出口１５が設けられている。
【００６９】
ガス供給管１０、１４及び１９からはそれぞれ、ＨＣｌガス、シリコンソースガス及び酸化性ガスが供給されるようになっている。また、ガス供給管１０、１４及び１９内には適宜、ＨＣｌガス、シリコンソースガス及び酸化性ガスの代わりにパージガスを供給して管内及びプロセスチューブ１１内をパージできるようになっている。
【００７０】
また、ガス供給管１６はプラズマ化した窒化ソースガスを供給するようになっており、垂直方向の両端に一対の保護管１７（図９中では一つの保護管１７しか示していない）、内部に一対の電極１８（図９中では一つの電極１８しか示していない）が設けられている。整合器（図示せず）を介して、電極１８には高周波電力を印加する高周波電源（図示せず）が電気的に接続されている。ガス供給管１６内には、窒化ソースガスの代わりにパージガスを供給して管内及びプロセスチューブ１１内をパージできるようになっている。
【００７１】
窒化シリコン層を成膜するホールを設けたウェハは、プロセスチューブ１１の外部に垂直に設備されたエレベータ（図示せず）によって垂直方向に昇降するボート（図示せず）によって保持されている。
【００７２】
本実施例では、図９のＡＬＤ装置を用い、図４のプロセスフローに従って、ホール内に窒化シリコン層を成膜する。以下、具体的に各工程を説明する。
【００７３】
まず、絶縁膜内にホールを設けたウェハを準備し、このウェハをＡＬＤ装置内にセットする。ホールのアスペクト比は例えば、１０〜２０とすることができる。
【００７４】
次に、ＡＬＤ法により、下記工程（ａ−１）〜（ｈ−１）からなる第１サイクルを１サイクル、行う。
【００７５】
（ａ−１）プロセスチューブ１１内の温度を５５０℃に設定する。以下、下記工程（ｂ−１）〜（ｈ−１）でもプロセスチューブ１１内の温度を５５０℃に維持する。ガス供給管１４からジクロロシラン（ＤＣＳ）ガスを０．６５ｓｌｍの流量で９０ｓｅｃ（Δｔ１）、供給する。この時の圧力を９Ｐａとする。
【００７６】
（ｂ−１）ガス供給管１４からパージガスＮ2を２０ｓｅｃ（Δｔ２）、供給する。
【００７７】
（ｃ−１）ガス供給管１９からオゾンガスを６ｓｌｍの流量で３５ｓｅｃ（Δｔ３）、供給する。この時、圧力を９Ｐａとする。
【００７８】
（ｄ−１）ガス供給管１９からパージガスＮ2を２０ｓｅｃ（Δｔ４）、供給する。
【００７９】
（ｅ−１）０．６５ｓｌｍの流量でガス供給管１４からＤＣＳガス、０．３３ｓｌｍの流量でガス供給管１０からＨＣｌガス、を１３０ｓｅｃ（Δｔ５）、供給する。この時の圧力を９Ｐａとする。
【００８０】
（ｆ−１）ガス供給管１０及び１４からパージガスＮ2を２０ｓｅｃ（Δｔ６）、供給する。
【００８１】
（ｇ−１）ガス供給管１６からＮＨ3ガスを６ｓｌｍの流量で９０ｓｅｃ（Δｔ７）、供給する。この時、高周波電源の電力を５０〜４００Ｗとして、ＮＨ3ガスをプラズマ化させる。
【００８２】
（ｈ−１）ガス供給管１６からパージガスＮ2を２０ｓｅｃ（Δｔ８）、供給する。
【００８３】
次に、ＡＬＤ法により、下記工程（ａ−２）〜（ｈ−２）からなる第２サイクルを１６サイクル、繰り返して行う。
【００８４】
（ａ−２）プロセスチューブ１１内の温度を５５０℃に設定する。以下、下記工程（ｂ−２）〜（ｈ−２）でもプロセスチューブ１１内の温度を５５０℃に維持する。ガス供給管１４からジクロロシラン（ＤＣＳ）ガスを０．６５ｓｌｍの流量で３０〜４０ｓｅｃ（Δｔ９）、供給する。
【００８５】
（ｂ−２）ガス供給管１４からパージガスＮ2を２０ｓｅｃ（Δｔ１０）、供給する。
【００８６】
（ｃ−２）ガス供給管１９からオゾンガスを３０〜４０ｓｅｃ（Δｔ１１）、供給する。
【００８７】
（ｄ−２）ガス供給管１９からパージガスＮ2を２０ｓｅｃ（Δｔ１２）、供給する。
【００８８】
（ｅ−２）０．６５ｓｌｍの流量でガス供給管１４からＤＣＳガス、０．３３ｓｌｍの流量でガス供給管１０からＨＣｌガスを、１２０〜１４０ｓｅｃ（Δｔ１３）供給する。
【００８９】
（ｆ−２）ガス供給管１０及び１４からパージガスＮ2を２０ｓｅｃ（Δｔ１４）、供給する。
【００９０】
（ｇ−２）ガス供給管１６からＮＨ3ガスを、８０〜１００ｓｅｃ（Δｔ１５）供給する。この時、高周波電源の電力を５０〜４００Ｗとして、ＮＨ3ガスをプラズマ化させる。
【００９１】
（ｈ−２）ガス供給管１６からパージガスＮ2を２０ｓｅｃ（Δｔ１６）、供給する。
【００９２】
最終的に直径１００ｎｍ、深さ２．５μｍのホール（アスペクト比２５）に、膜厚２〜２，２ｎｍの窒化シリコン層を形成した。
【００９３】
表１は、本実施例に従って高アスペクト比のホール内に窒化シリコン層を成膜した場合のカバレッジの測定結果を表したものである。なお、表１中のＡ、Ｂ及びＣは、図１０中に示される各部の寸法を表す。
【００９４】
【表１】
【００９５】
表１中の平均Ｃｏｖｅｒａｇｅは、（Ｂ／Ａ＋Ｃ／Ａ）×０．５×１００（％）を表す。図１１は、表１のＲＥＦＥＲＥＮＣＥと第２実施例の平均Ｃｏｖｅｒａｇｅを表す図である。図１１に示すように、本実施例では、ＲＥＦＥＲＥＮＣＥと比べて、平均Ｃｏｖｅｒａｇｅが約１９（％）も向上していることが分かる。
【００９６】
（第３実施例）
本実施例はキャパシタを形成する例に関するものである。以下、図１４を参照して本実施例を説明する。
【００９７】
図１４Ａに示すように、層間絶縁膜２０を準備した後、リソグラフィ技術を用いて、層間絶縁膜２０内にホール２を形成する。次に、第１又は第２実施例の方法により、ホールの内壁上に窒化シリコン層５を形成する。これにより、ホール２を高アスペクト比とすることができる。
【００９８】
図１４Ｂに示すように、ホール２内の窒化シリコン層５上に、ＡＬＤ法によって下部電極６を形成する。下部電極としては例えば、Ｒｕ膜を形成することができる。下部電極６としてＲｕ膜を形成する場合、下記工程（一）〜（四）を１サイクルとして、所望の回数のサイクルを繰り返すことにより、所望の膜厚のＲｕ膜を形成することができる。
（一）原料ガスを供給して、所定平面上に原料を堆積させる工程、
（二）原料ガスをパージする工程、
（三）反応ガスを供給して、所定平面上に堆積した原料をＲｕ膜とする工程、
（四）反応ガスをパージする工程。
【００９９】
この場合、原料ガスとしては、Ｒｕ（ＥｔＣｐ）2、ＲｕＣｐ2、Ｒｕ（ＯＤ）3、Ｒｕ（ＴＨＤ）3を用いることができる。また、反応ガスとしては、Ｏ2、ＮＨ3 ｐｌａｓｍａ、Ｈ2を用いることができる。
【０１００】
次に、図１４Ｃに示すように、下部電極６上に、ＡＬＤ法により容量絶縁膜７を形成する。容量絶縁膜７としては例えば、ＨｆＯ2膜、ＺｒＯ膜、ＴｉＯ2膜、チタン酸バリウムストロンチウム（ＢＳＴ）膜、チタン酸ストロンチウム（ＳＴＯ）膜などを用いることができる。
【０１０１】
例えば、ＳＴＯ膜を形成する場合、下記工程（ｂ１）〜（ｂ８）からなるサイクルを、所望の回数、繰り返すことにより、所望の膜厚のＳＴＯ膜を形成することができる。
（ｂ１）Ｓｒ原料ガスを供給して、下部電極上にＳｒ原料を堆積させる工程、
（ｂ２）Ｓｒ原料ガスをパージする工程、
（ｂ３）酸化性ガスを供給して、下部電極上のＳｒ原料を酸化する工程、
（ｂ４）酸化性ガスをパージする工程、
（ｂ５）Ｔｉ原料ガスを供給して、下部電極上にＴｉ原料を堆積させる工程、
（ｂ６）Ｔｉ原料ガスをパージする工程、
（ｂ７）酸化性ガスを供給することにより、下部電極上にチタン酸ストロンチウム（ＳＴＯ）を形成する工程、
（ｂ８）酸化性ガスをパージする工程。
【０１０２】
例えば、Ｓｒ原料ガスとしては、Ｓｒ（ＭＥＴＨＤ）2、Ｓｒ（ＴＨＤ）2、Ｓｒ（Ｃ５ｉ−Ｐｒ3Ｈ2）、Ｓｒ（ＤＰＭ）2・２ｔｅｔｒａｅｎｅを用いることができる。Ｔｉ原料ガスとしては、Ｔｉ（ＭＰＤ）（ＴＨＤ）2、Ｔｉ（Ｏ−ｉ−Ｐｒ）4、Ｔｉ（Ｏ−ｉ−Ｐｒ）2（ＴＨＤ）2を用いることができる。また、酸化性ガスとしては、Ｏ2 ｐｌａｓｍａ、Ｏ3、Ｈ2Ｏ、Ｈ2Ｏ ｐｌａｓｍａを用いることができる。
【０１０３】
次に、図１４Ｄに示すように、容量絶縁膜７上に、ＡＬＤ法によって上部電極８を形成する。上部電極８は、下部電極と同じ方法・条件によって形成することができる。上部電極８としては例えば、Ｒｕ膜を形成することができる。これにより、下部電極６、容量絶縁膜７、及び上部電極８を有するキャパシタを得る。
【０１０４】
なお、図１４では、層間絶縁膜の表面９上にも、窒化シリコン層５、下部電極６、容量絶縁膜７、及び上部電極８を残留させたが、場合によっては層間絶縁膜の表面９上に存在する窒化シリコン層５、下部電極６、容量絶縁膜７、及び上部電極８の一部を除去しても良い。
【０１０５】
（第４実施例）
本実施例は、第３実施例のキャパシタを有するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に関するものである。本実施例では、キャパシタは一例としてシリンダー構造のものを記載した。以下、図１２及び１３を参照して本実施例を説明する。
【０１０６】
図１２は、ＤＲＡＭを構成するメモリセル部の平面レイアウトを示す概念図である。図１２の右手側は、後述する、ワード配線Ｗとなるゲート電極１０５とサイドウォール１０５ｂとを切断する面を基準とした透過断面図として示している。簡略化のために、キャパシタは図１２においては省略し、断面図（図１３）にのみ記載した。
【０１０７】
図１３は、メモリセル部（図１２）のＡ−Ａ’線に対応する断面模式図である。尚、これらの図は半導体装置の構成を説明するためのものであり、図示される各部の大きさや寸法等は、実際の半導体装置の寸法関係とは異なっている。
【０１０８】
メモリセル部は、図１３に示すように、メモリセル用のＭＯＳトランジスタＴｒ１と、ＭＯＳトランジスタＴｒ１に複数のコンタクトプラグを介して接続されたキャパシタＣａｐとから概略構成されている。
【０１０９】
図１２、図１３において、半導体基板１０１は、所定濃度のＰ型不純物を含有するシリコン（Ｓｉ）によって形成されている。この半導体基板１０１には、素子分離領域１０３が形成されている。素子分離領域１０３は、半導体基板１０１の表面にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法によりシリコン酸化膜（ＳｉＯ2）等の絶縁膜を埋設することで、活性領域Ｋ以外の部分に形成され、隣接する活性領域Ｋとの間を絶縁分離している。本実施例では、１つの活性領域Ｋに２ビットのメモリセルが配置されるセル構造に本発明を適用した場合の例を示している。
【０１１０】
本実施例では、図１２に示す平面構造のように、細長い短冊状の活性領域Ｋが複数、個々に所定間隔をあけて右斜め下向きに整列して配置されており、一般に６Ｆ２型メモリセルと呼ばれるレイアウトに沿って配列されている。
【０１１１】
各活性領域Ｋの両端部と中央部には個々に不純物拡散層が形成され、ＭＯＳトランジスタＴｒ１のソース・ドレイン領域として機能する。ソース・ドレイン領域（不純物拡散層）の真上に配置されるように基板コンタクト部２０５ａ、２０５ｂ、２０５ｃの位置が規定されている。
【０１１２】
図１２の横（Ｘ）方向には、折れ線形状（湾曲形状）にビット配線１０６が延設され、このビット配線１０６が図１２の縦（Ｙ）方向に所定の間隔で複数配置されている。また、図１２の縦（Ｙ）方向に延在する直線形状のワード配線Ｗが配置されている。個々のワード配線Ｗは図１２の横（Ｘ）方向に所定の間隔で複数配置され、ワード配線Ｗは各活性領域Ｋと交差する部分において、図１３に示されるゲート電極１０５を含むように構成されている。本実施例では、ＭＯＳトランジスタＴｒ１は、溝型のゲート電極を備えている。
【０１１３】
図１３の断面構造に示すように、半導体基板１０１において素子分離領域１０３に区画された活性領域Ｋにソース・ドレイン領域として機能する不純物拡散層１０８が離間して形成され、個々の不純物拡散層１０８の間に、溝型のゲート電極１０５が形成されている。
【０１１４】
ゲート電極１０５は、多結晶シリコン膜と金属膜との多層膜により半導体基板１０１の上部に突出するように形成されており、多結晶シリコン膜はＣＶＤ法での成膜時にリン等の不純物を含有させて形成することができる。ゲート電極用の金属膜には、タングステン（Ｗ）や窒化タングステン（ＷＮ）、タングステンシリサイド（ＷＳｉ）等の高融点金属を用いることができる。
【０１１５】
また、図１３に示すように、ゲート電極１０５と半導体基板１０１との間にはゲート絶縁膜１０５ａが形成されている。また、ゲート電極１０５の側壁には窒化シリコン（Ｓｉ3Ｎ4）などの絶縁膜によるサイドウォール１０５ｂが形成されている。ゲート電極１０５上にも窒化シリコンなどの絶縁膜１０５ｃが形成されており、ゲート電極１０５の上面を保護している。
【０１１６】
不純物拡散層１０８は、半導体基板１０１にＮ型不純物として、例えばリンを導入することで形成されている。不純物拡散層１０８と接触するように基板コンタクトプラグ１０９が形成されている。この基板コンタクトプラグ１０９は、図１２に示した基板コンタクト部２０５ｃ、２０５ａ、２０５ｂの位置にそれぞれ配置され、例えば、リンを含有した多結晶シリコンから形成される。基板コンタクトプラグ１０９の横（Ｘ）方向の幅は、隣接するゲート配線Ｗに設けられたサイドウォール１０５ｂによって規定される、セルフアライン構造となっている。
【０１１７】
図１３に示すように、ゲート電極上の絶縁膜１０５ｃ及び基板コンタクトプラグ１０９を覆うように第１の層間絶縁膜１０４が形成され、第１の層間絶縁膜１０４を貫通するようにビット線コンタクトプラグ１０４Ａが形成されている。ビット線コンタクトプラグ１０４Ａは、基板コンタク部２０５ａの位置に配置し、基板コンタクトプラグ１０９と導通している。ビット線コンタクトプラグ１０４Ａは、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）の積層膜からなるバリア膜（ＴｉＮ／Ｔｉ）上にタングステン（Ｗ）等を積層して形成されている。
【０１１８】
ビット線コンタクトプラグ１０４Ａに接続するようにビット配線１０６が形成されている。ビット配線１０６は窒化タングステン（ＷＮ）およびタングステン（Ｗ）からなる積層膜で構成されている。
【０１１９】
ビット配線１０６を覆うように、第２の層間絶縁膜１０７が形成されている。第１の層間絶縁膜１０４及び第２の層間絶縁膜１０７を貫通して、基板コンタクトプラグ１０９に接続するように容量コンタクトプラグ１０７Ａが形成されている。容量コンタクトプラグ１０７Ａは、基板コンタクト部２０５ｂ、２０５ｃの位置に配置される。
【０１２０】
第２の層間絶縁膜１０７上には、窒化シリコンを用いた第３の層間絶縁膜１１１およびシリコン酸化膜を用いた第４の層間絶縁膜１１２が形成されている。第３の層間絶縁膜１１１および第４の層間絶縁膜１１２を貫通して、容量コンタクトプラグ１０７Ａと接続するようにキャパシタＣａｐが形成されている。キャパシタＣａｐは、第３実施例で詳細に説明した方法を用いて形成する。
【０１２１】
キャパシタＣａｐは下部電極１１３の外表面を覆うように第１又は第２実施例で形成した窒化シリコン層（図示していない）が形成されている。容量コンタクトプラグ１０７Ａはこの窒化シリコン層を貫通して、下部電極１１３と導通している。第３の層間絶縁膜１１１の上方には、酸化シリコン等で形成した第５の層間絶縁膜１２０、アルミニウム（Ａｌ）、銅（Ｃｕ）等で形成した上層の配線層１２１、表面保護膜１２２が形成されている。
【０１２２】
キャパシタの上部電極１１５には、所定の電位が与えられており、キャパシタ素子に保持された電荷の有無を判定することによって、情報の記憶動作を行うＤＲＡＭ素子として機能する。
【０１２３】
なお、特許請求の範囲及び明細書において、「ホールの上部」とは、ホールの開口部を含む、絶縁膜の表面に近い上側の部分を表す。「ホールの上部内壁」とは、ホールの上部を構成するホールの内壁側面を表す。「ホールの下部」とは、ホールの底部を含む、下側の部分を表す。「ホールの下部内壁」とは、ホール下部を構成するホールの内壁側面及び内壁底面を表す。
【符号の説明】
【０１２４】
１ａ、１ｂ、１ｃ、１ｄ、１ｅ シリコン層
２ ホール
３ａ、３ｂ 酸化シリコン層
４、５ 窒化シリコン層
６ 下部電極
７ 容量絶縁膜
８ 上部電極
９ 層間絶縁膜の表面
１０、１４、１６、１９ ガス供給管
１１ プロセスチューブ
１２ ヒータ
１３ 排気口
１５ 吹出口
１７ 保護管
１８ 電極
２０ 絶縁膜
１０１ 半導体基板
１０３ 素子分離領域
１０４、１０７、１１１、１１２、１２０ 層間絶縁膜
１０４Ａ ビット線コンタクトプラグ
１０５ ゲート電極
１０５ａ ゲート絶縁膜
１０５ｂ サイドウォール
１０５ｃ 絶縁膜
１０６ ビット配線
１０７Ａ 容量コンタクトプラグ
１０８ 不純物拡散層
１０９ 基板コンタクトプラグ
１１３ 下部電極
１１５ 上部電極
１２１ 配線層
１２２ 表面保護膜
２０５ａ、２０５ｂ、２０５ｃ 基板コンタクト部
Ｃａｐ キャパシタ
Ｋ 活性領域
Ｔｒ１ ＭＯＳトランジスタ
Ｗ ワード配線
【特許請求の範囲】
【請求項１】
絶縁膜内にホールを形成する工程と、
ＡＬＤ法による、下記工程（ａ−１）〜（ｈ−１）からなる第１サイクルを１回、行う工程と、
（ａ−１）シリコンソースガスを供給して、前記ホール内の全面に第１のシリコン層を形成すると共に前記ホールの上部に形成される前記第１のシリコン層の膜厚が前記ホールの下部に形成される前記第１のシリコン層の膜厚よりも厚くなるように、前記第１のシリコン層を形成する工程、
（ｂ−１）前記シリコンソースガスをパージする工程、
（ｃ−１）酸化性ガスを供給して、前記ホールの上部に形成された前記第１のシリコン層の表面を第１の酸化シリコン層に変換する工程、
（ｄ−１）前記酸化性ガスをパージする工程、
（ｅ−１）シリコンソースガス及びＨＣｌガスを供給することにより、前記ホールの下部に露出した前記第１のシリコン層上に更に第２のシリコン層を形成する工程、
（ｆ−１）前記シリコンソースガス及びＨＣｌガスをパージする工程、
（ｇ−１）窒化ソースガスを供給して、前記ホールの上部に形成された前記第１のシリコン層及び前記第１の酸化シリコン層と、前記ホールの下部に形成された前記第１のシリコン層及び前記第２のシリコン層と、を窒化シリコン層に変換することにより、前記ホール内の全面に第１の窒化シリコン層を形成する工程、
（ｈ−１）前記窒化ソースガスをパージする工程。
ＡＬＤ法による、下記工程（ａ−２）〜（ｈ−２）からなる第２サイクルを１回以上、行うことにより、前記ホールの内壁上の前記第１の窒化シリコン層上に、更に第２の窒化シリコン層を形成する工程と、
（ａ−２）シリコンソースガスを供給して、前記ホールの上部に形成された前記第１の窒化シリコン層上に第３のシリコン層を形成する工程、
（ｂ−２）前記シリコンソースガスをパージする工程、
（ｃ−２）酸化性ガスを供給して、前記第３のシリコン層を第２の酸化シリコン層に変換する工程、
（ｄ−２）前記酸化性ガスをパージする工程、
（ｅ−２）シリコンソースガス及びＨＣｌガスを供給することにより、前記ホールの下部に露出した前記第１の窒化シリコン層上に第４のシリコン層を形成する工程、
（ｆ−２）前記シリコンソースガス及びＨＣｌガスをパージする工程、
（ｇ−２）窒化ソースガスを供給して、前記ホールの上部に形成された前記第２の酸化シリコン層と、前記ホールの下部に形成された前記第４のシリコン層と、を窒化シリコン層に変換することにより、前記第１の窒化シリコン層上に前記第２の窒化シリコン層を形成する工程、
（ｈ−２）前記窒化ソースガスをパージする工程。
を有する半導体装置の製造方法。
【請求項２】
前記ホールを形成する工程において、
アスペクト比が１０〜２０のホールを形成する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ｅ−１）において、
前記シリコンソースガスの供給量ＦSiと前記ＨＣｌガスの供給量ＦHClの比であるＦSi：ＦHClは、ＦSi：ＦHCl＝１：１〜３：１である、請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記工程（ｅ−２）において、
前記シリコンソースガスの供給量ＦSiと前記ＨＣｌガスの供給量ＦHClの比であるＦSi：ＦHClは、ＦSi：ＦHCl＝１：１〜３：１である、請求項１〜３の何れか1項に記載の半導体装置の製造方法。
【請求項５】
前記第２サイクルの後に更に、
前記ホール内の窒化シリコン層上に順に、下部電極、容量絶縁膜及び上部電極を形成してキャパシタを得る工程を有する請求項１〜４の何れか１項に記載の半導体装置の製造方法。
【請求項６】
前記ホールを形成する工程の前に更に、
ＭＯＳ型トランジスタを形成する工程と、
前記ＭＯＳ型トランジスタの第１不純物拡散層に接続されるように、ビット線を形成する工程と、
前記ＭＯＳ型トランジスタの第２不純物拡散層に接続されるように、パッドを形成する工程と、
を有し、
前記ホールを形成する工程において、
前記パッドを露出させるように、前記ホールを形成し、
前記半導体装置は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を構成する、請求項１〜５の何れか１項に記載の半導体装置の製造方法。
【請求項７】
前記工程（ａ−１）、（ｂ−１）、（ｅ−１）、（ｆ−１）、（ａ−２）、（ｂ−２）、（ｅ−２）及び（ｆ−２）のシリコンソースガスは、ジクロロシラン（ＤＣＳ）、ヘキサクロロジシラン（ＨＣＤ）、モノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ヘキサメチルジシラザン（ＨＭＤＳ）、テトラクロロシラン（ＴＣＳ）、ジシリルアミン（ＤＳＡ）、トリシリルアミン（ＴＳＡ）、及びビスターシャルブチルアミノシラン（ＢＴＢＡＳ）からなる群より選択された少なくとも一種のガスである、請求項１〜６の何れか１項に記載の半導体装置の製造方法。
【請求項８】
前記工程（ｃ−１）、（ｄ−１）、（ｃ−２）及び（ｄ−２）の酸化性ガスは、酸素プラズマ（Ｏ2 ｐｌａｓｍａ）、オゾン（Ｏ3）、水蒸気（Ｈ2Ｏ）、及び水蒸気プラズマ（Ｈ2Ｏ ｐｌａｓｍａ）からなる群より選択された少なくとも一種のガスである、請求項１〜７の何れか１項に記載の半導体装置の製造方法。
【請求項９】
前記工程（ｇ−１）、（ｈ−１）、（ｇ−２）及び（ｈ−２）の窒化ソースガスは、プラズマ化したアンモニア（ＮＨ3）、一酸化二窒素（Ｎ2Ｏ）、及び一酸化窒素（ＮＯ）からなる群より選択された少なくとも一種のガスである、請求項１〜８の何れか１項に記載の半導体装置の製造方法。
【請求項１０】
前記工程（ａ−１）において、前記ホールの上部に形成された前記第１のシリコン層が２原子層、
前記工程（ａ−１）において、前記ホールの下部に形成された前記第１のシリコン層が１原子層、
前記第１の酸化シリコン層が１分子層、
前記第２のシリコン層が１原子層、
前記第１の窒化シリコン層が２分子層、
前記第３のシリコン層が１原子層、
前記第２の酸化シリコン層が１分子層、
前記第４のシリコン層が１原子層、
前記第２の窒化シリコン層が１分子層、
である、請求項１〜９の何れか１項に記載の半導体装置の製造方法。
【請求項１】
絶縁膜内にホールを形成する工程と、
ＡＬＤ法による、下記工程（ａ−１）〜（ｈ−１）からなる第１サイクルを１回、行う工程と、
（ａ−１）シリコンソースガスを供給して、前記ホール内の全面に第１のシリコン層を形成すると共に前記ホールの上部に形成される前記第１のシリコン層の膜厚が前記ホールの下部に形成される前記第１のシリコン層の膜厚よりも厚くなるように、前記第１のシリコン層を形成する工程、
（ｂ−１）前記シリコンソースガスをパージする工程、
（ｃ−１）酸化性ガスを供給して、前記ホールの上部に形成された前記第１のシリコン層の表面を第１の酸化シリコン層に変換する工程、
（ｄ−１）前記酸化性ガスをパージする工程、
（ｅ−１）シリコンソースガス及びＨＣｌガスを供給することにより、前記ホールの下部に露出した前記第１のシリコン層上に更に第２のシリコン層を形成する工程、
（ｆ−１）前記シリコンソースガス及びＨＣｌガスをパージする工程、
（ｇ−１）窒化ソースガスを供給して、前記ホールの上部に形成された前記第１のシリコン層及び前記第１の酸化シリコン層と、前記ホールの下部に形成された前記第１のシリコン層及び前記第２のシリコン層と、を窒化シリコン層に変換することにより、前記ホール内の全面に第１の窒化シリコン層を形成する工程、
（ｈ−１）前記窒化ソースガスをパージする工程。
ＡＬＤ法による、下記工程（ａ−２）〜（ｈ−２）からなる第２サイクルを１回以上、行うことにより、前記ホールの内壁上の前記第１の窒化シリコン層上に、更に第２の窒化シリコン層を形成する工程と、
（ａ−２）シリコンソースガスを供給して、前記ホールの上部に形成された前記第１の窒化シリコン層上に第３のシリコン層を形成する工程、
（ｂ−２）前記シリコンソースガスをパージする工程、
（ｃ−２）酸化性ガスを供給して、前記第３のシリコン層を第２の酸化シリコン層に変換する工程、
（ｄ−２）前記酸化性ガスをパージする工程、
（ｅ−２）シリコンソースガス及びＨＣｌガスを供給することにより、前記ホールの下部に露出した前記第１の窒化シリコン層上に第４のシリコン層を形成する工程、
（ｆ−２）前記シリコンソースガス及びＨＣｌガスをパージする工程、
（ｇ−２）窒化ソースガスを供給して、前記ホールの上部に形成された前記第２の酸化シリコン層と、前記ホールの下部に形成された前記第４のシリコン層と、を窒化シリコン層に変換することにより、前記第１の窒化シリコン層上に前記第２の窒化シリコン層を形成する工程、
（ｈ−２）前記窒化ソースガスをパージする工程。
を有する半導体装置の製造方法。
【請求項２】
前記ホールを形成する工程において、
アスペクト比が１０〜２０のホールを形成する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ｅ−１）において、
前記シリコンソースガスの供給量ＦSiと前記ＨＣｌガスの供給量ＦHClの比であるＦSi：ＦHClは、ＦSi：ＦHCl＝１：１〜３：１である、請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記工程（ｅ−２）において、
前記シリコンソースガスの供給量ＦSiと前記ＨＣｌガスの供給量ＦHClの比であるＦSi：ＦHClは、ＦSi：ＦHCl＝１：１〜３：１である、請求項１〜３の何れか1項に記載の半導体装置の製造方法。
【請求項５】
前記第２サイクルの後に更に、
前記ホール内の窒化シリコン層上に順に、下部電極、容量絶縁膜及び上部電極を形成してキャパシタを得る工程を有する請求項１〜４の何れか１項に記載の半導体装置の製造方法。
【請求項６】
前記ホールを形成する工程の前に更に、
ＭＯＳ型トランジスタを形成する工程と、
前記ＭＯＳ型トランジスタの第１不純物拡散層に接続されるように、ビット線を形成する工程と、
前記ＭＯＳ型トランジスタの第２不純物拡散層に接続されるように、パッドを形成する工程と、
を有し、
前記ホールを形成する工程において、
前記パッドを露出させるように、前記ホールを形成し、
前記半導体装置は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を構成する、請求項１〜５の何れか１項に記載の半導体装置の製造方法。
【請求項７】
前記工程（ａ−１）、（ｂ−１）、（ｅ−１）、（ｆ−１）、（ａ−２）、（ｂ−２）、（ｅ−２）及び（ｆ−２）のシリコンソースガスは、ジクロロシラン（ＤＣＳ）、ヘキサクロロジシラン（ＨＣＤ）、モノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ヘキサメチルジシラザン（ＨＭＤＳ）、テトラクロロシラン（ＴＣＳ）、ジシリルアミン（ＤＳＡ）、トリシリルアミン（ＴＳＡ）、及びビスターシャルブチルアミノシラン（ＢＴＢＡＳ）からなる群より選択された少なくとも一種のガスである、請求項１〜６の何れか１項に記載の半導体装置の製造方法。
【請求項８】
前記工程（ｃ−１）、（ｄ−１）、（ｃ−２）及び（ｄ−２）の酸化性ガスは、酸素プラズマ（Ｏ2 ｐｌａｓｍａ）、オゾン（Ｏ3）、水蒸気（Ｈ2Ｏ）、及び水蒸気プラズマ（Ｈ2Ｏ ｐｌａｓｍａ）からなる群より選択された少なくとも一種のガスである、請求項１〜７の何れか１項に記載の半導体装置の製造方法。
【請求項９】
前記工程（ｇ−１）、（ｈ−１）、（ｇ−２）及び（ｈ−２）の窒化ソースガスは、プラズマ化したアンモニア（ＮＨ3）、一酸化二窒素（Ｎ2Ｏ）、及び一酸化窒素（ＮＯ）からなる群より選択された少なくとも一種のガスである、請求項１〜８の何れか１項に記載の半導体装置の製造方法。
【請求項１０】
前記工程（ａ−１）において、前記ホールの上部に形成された前記第１のシリコン層が２原子層、
前記工程（ａ−１）において、前記ホールの下部に形成された前記第１のシリコン層が１原子層、
前記第１の酸化シリコン層が１分子層、
前記第２のシリコン層が１原子層、
前記第１の窒化シリコン層が２分子層、
前記第３のシリコン層が１原子層、
前記第２の酸化シリコン層が１分子層、
前記第４のシリコン層が１原子層、
前記第２の窒化シリコン層が１分子層、
である、請求項１〜９の何れか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図９】
【公開番号】特開２０１２−１０４６９５（Ｐ２０１２−１０４６９５Ａ）
【公開日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【出願番号】特願２０１０−２５２７５１（Ｐ２０１０−２５２７５１）
【出願日】平成２２年１１月１１日（２０１０．１１．１１）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【出願日】平成２２年１１月１１日（２０１０．１１．１１）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]