半導体装置
【課題】
解析処理のなされたＬＳＩに対し、ＥＭＩ発生個所の特定を可能にし、効率的な対策を行う。
【解決手段】高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、互いに隣接する２つのセルライン間にグランド配線または電源配線のみが存在する領域と互いに隣接する２つのセルライン間にグランド配線および電源配線がともに存在する領域が存在することを特徴とする。
する工程とを含むことを特徴とする。
解析処理のなされたＬＳＩに対し、ＥＭＩ発生個所の特定を可能にし、効率的な対策を行う。
【解決手段】高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、互いに隣接する２つのセルライン間にグランド配線または電源配線のみが存在する領域と互いに隣接する２つのセルライン間にグランド配線および電源配線がともに存在する領域が存在することを特徴とする。
する工程とを含むことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置にかかり、特に、大規模でかつ高速駆動のＬＳＩ(大規模半導体集積回路)に対して高速かつ高精度のシミュレーションを行い、電磁輻射による不要輻射（ＥＭＩ：Electromagnetic Interference）を最適化するようにＬＳＩの設計を支援する方法を用いて形成した半導体装置に関する。
【背景技術】
【０００２】
ＬＳＩは、コンピュータはもちろんのこと、携帯電話等の通信機器、一般家庭製品や玩具、自動車まで利用範囲が拡大している。しかし、その一方で、これらの製品から生じる不要輻射がテレビ・ラジオ等の受信装置の電波障害や他システムの誤動作の原因として問題になっている。これらの問題に対して、フィルタリングやシールディングといった製品全体としての対策も施されているが、部品点数増大・コスト増大・製品上対策の難しさ等の観点より、ＬＳＩパッケージとしてのノイズ抑制が強く要請されている。
【０００３】
このような状況下、各製品においてＬＳＩはキーデバイスとして位置付けられおり、製品の競争力確保のために、ＬＳＩの大規模化・高速化が要求されている。製品サイクルが短くなる中で、これらの要求に答えるためにはＬＳＩ設計の自動化が必須であり、現状の設計自動化技術導入の条件として同期設計を採用する必要が高まっている。基準クロックに同期して全回路が動作し、大規模かつ高速駆動のＬＳＩの場合には、その瞬間電流は非常に大きくなってしまうことになり、不要輻射の増大を引起すことになる。
【０００４】
本発明は、ＬＳＩの大規模化・高速化を維持しつつも不要輻射を低減するために不可欠であるＥＭＩ評価が可能なシミュレーション手法に関するものである。
ＬＳＩが他へ被害を与えるノイズを大別すると、放射ノイズと伝導ノイズがある。ＬＳＩからの直接的な放射ノイズとしてＬＳＩの内部配線から放射されるノイズもあるが、内部配線はアンテナとしては大きくない。もちろん、ＬＳＩの動作周波数向上に伴い、ＬＳＩから直接的に放射されるノイズが将来的に問題となるとは思われるが、現時点においてはＬＳＩ内部の放射ノイズは問題になるレベルではない。
【０００５】
これに対して、伝導のノイズは、ＬＳＩ内のワイヤ、リードフレーム、パッケージやプリント基板上配線など直接的な接続を通じてプリント基板上の他のデバイスへ影響を与えるとともに、これらの接続経路を発信源すなわちアンテナとしてノイズを放射する。この接続経路よりなるアンテナはＬＳＩ内部の配線と比べると非常に大きく、不要輻射を考える上で支配的な要素である。
【０００６】
ＬＳＩからの伝導ノイズの経路として、電源と信号があるが、近傍の電磁界を考える場合、電源の電流の変化が電源線をアンテナとして輻射されるノイズが支配的であると考えられる。そしてこの電源に加え、パッケージあるいは測定系も問題となることが多い。
例えば、近年LSIにおけるEMIノイズが重要な問題となってきたため、IEC（国際電気標準委員会）においてLSIのEMIノイズの実測方法の標準化がなされようとしており、マグネチックプローブ法やVDE法といった解析方法が提案されている。
これにより、LSIベンダは同一の土俵に乗り、顧客に自社のLSIのEMIノイズ性能をアピールすることができ、また顧客もEMIノイズの観点での絶対的なLSIの比較が出来るようになる。また、この標準実測方法が普及すれば、おのずとLSIのEMIノイズ基準が確定していくものと思われる。
しかしながら、従来は測定系（測定装置および測定するためのプリント基板）の考慮がなされていなかったため、LSIの開発段階において、前記の基準を満たしているかどうかを判断することが出来なかった。
また、信号においては信号の変化時に生じるリンギング・オーバーシュートが問題となる場合もあるが、ＬＳＩ内部電源レベルの変動が信号波形として伝導することが問題となる場合が多い。電源・信号どちらの経路を伝導し放射されるノイズも、電源電流の変化と強く相関があると考えられる。
【０００７】
簡単なインバータ回路を用いてＣＭＯＳ回路の電源電流を説明する。インバータ回路への入力電圧が変化する場合に、ＣＭＯＳ回路の主な電源電流である負荷容量充放電電流が流れる。そして、これに加え貫通電流が加算して流れることになる。このようなＣＭＯＳ回路を設計するにあたり、自動設計ツールを用いる上での制約により同期化しているが、同期化したことによりＬＳＩ全体の回路が同時に動作するため、基準クロックに同期して電源のピーク電流が発生する。しかも、高速化、すなわち周期を短縮するためには、短時間に充放電できるようにトランジスタを大きくするが、その結果としてピーク電流が増大する。当然、ＬＳＩが大規模化することによってもＬＳＩ全体の電源電流は増大する。このようにして、電源のピーク電流が増大し、電源電流が急峻な変化をするようになってきているが、この急峻な変化が高調波成分を増大させてしまい、不要輻射の増大を招いている。
【０００８】
不要輻射の主要因とも言える電源電流の変化について高精度のシミュレーションを行うことが、ＬＳＩにおける不要輻射の評価として有効であると考えられる。
ところで従来は、以下に示すようにトランジスタレベルで電流解析を行う電流シミュレーション手法が用いられていた。
【０００９】
図４７は、トランジスタレベルの電流解析手法を用いた従来のＥＭＩ解析方法の処理フローを示したブロック図である。この方法では、解析対象となるＬＳＩのレイアウト情報から、レイアウトパラメータ抽出（以下、ＬＰＥとする）処理４７０３を行い、スイッチレベルネットリストについて回路シミュレーション４７０６、電流源モデリング処理４７０８、電源配線ＬＰＥ処理４７１０、過渡解析シミュレーション４７１２、ＦＦＴ処理４７１４の各ステップを行うように構成されている。
【００１０】
以下、各ステップについて図４７を参照しながら説明する。
ステップ４７０３ではＥＭＩ解析対象となる半導体集積回路のレイアウトデータ４７０１と、トランジスタ素子や各種配線寄生素子（抵抗、容量等）、各素子のパラメータ値、及びそれら抽出結果の出力形式を定義したＬＰＥルール４７０２が入力され、そのＬＰＥルール４７０２に基づきレイアウトデータ４７０１における各素子のパラメータを算出し、ネットリスト４７０４が生成される。尚、本ステップでは電源（及びグランド）配線の寄生素子については、抽出対象にしない。
【００１１】
ステップ４７０６では前記ステップ４７０３より生成されたネットリスト４７０４と解析対象回路において所望の論理的動作を再現させるためのテストパターン４７０５が入力され、内部回路の動作状態に応じて、負荷容量を充放電する充放電電流や貫通電流等を算出し、各トランジスタ毎の電流波形情報４７０７が生成される。尚、本ステップの最初の処理では電源（及びグランド）電位を変動の無い理想電位と仮定して処理を行う。
【００１２】
ステップ４７０８では前記ステップ４７０６より生成されたトランジスタ毎の電流波形情報４７０７が入力され、それぞれを以降のステップ４７１２で適用できる形式にモデリングし、電流源素子モデル情報４７０９が生成される。尚、以降のステップ４７１２の処理負荷軽減のためにも、複数個のトランジスタで構成される機能回路ブロック毎に電流源素子としてモデリングする手法が一般的である。
【００１３】
ステップ４７１０は前記ステップ４７０３に対して、抽出対象がＥＭＩ解析対象となるトランジスタ素子や各種配線寄生素子から、電源及びグランド配線の寄生素子（抵抗、デカップリング容量等）に代わる点が異なるのみであるため説明を省略する。尚、本ステップにより電源（及びグランド）配線ネットリスト４７１１が生成される。
【００１４】
ステップ４７１２では前記ステップ４７０８より生成された電流源素子モデル情報４７０９と前記ステップ４７１０より生成された電源（及びグランド）配線ネットリスト４７１１とワイヤやリードフレームのインピーダンス（抵抗、容量、インダクタンス）４７１６が入力され、ＳＰＩＣＥに代表される過渡解析シミュレータを使用した解析により、解析対象回路の電源電圧変動を算出した電源電圧降下結果４７１７が生成される。
【００１５】
この後、前記ステップ４７０６の再処理を行う。その際に、前記ステップ４７０６の最初の処理では電源（及びグランド）電位を変動の無い理想電位と仮定したのに対して、ここでは前記ステップ４７１２より生成された電源電圧降下結果４７１７が入力され、電源電圧変動を考慮に入れた各トランジスタ毎の電流波形情報４７０７が再度生成される。同様に前記ステップ４７０８、４７１２の再処理が行われる。
【００１６】
この前記ステップ４７０６、４７０８、４７１２のループ処理を複数回繰り返すことで、電源電圧変動をより高精度に再現させた電流波形結果４７１３が生成される。ステップ４７１４では前記ステップ４７１２より生成された電流波形結果４７１３が入力され、高速フーリエ変換（以下、ＦＦＴとする）を施すことにより、周波数スペクトラム解析を行なうことが可能となり、ＥＭＩ解析結果４７１５を得ることが出来る。
【００１７】
この従来例では、ＬＰＥ処理４７０３、電源配線ＬＰＥ処理４７１０及び電流源モデリング処理４７０８の合わせ込みによって検証精度は大きく左右するものの、一定レベルの解析精度が期待できる。しかし、このようなトランジスタレベルの電流解析にはＳＰＩＣＥに代表される過渡解析シミュレータを使用するため、ＥＭＩ解析対象回路規模に制限があり処理時間も長大となる。半導体集積回路の大規模化に伴い、近年、トランジスタレベルよりも抽象度が高く、高速解析が可能なＥＭＩ解析方法の確立が望まれている。
【００１８】
また、チップの大規模化と素子数の増加により電源線のネットワークが大規模化しており、処理時間増大は不要輻射解析上大きな障害となりつつある。処理時間短縮のため、これら電源線の抵抗・容量に対するリダクション手段も提案もされているが、電源線が格子構造となるようなゲートアレイに限定される。
【００１９】
また、電源電流値をＦＦＴすることでＥＭＩ解析したとしても、最終的には、ＦＦＴ特性を設計者が判断するものとなっている。この手段では原因個所の特定に非常に時間がかかってしまうか、または不可能であり、また解析情報として、それを直接修正に反映させるものとしては、不充分であるという問題もある。
【００２０】
また、測定系についても、測定系自体の規模と素子によっては、処理時間増大を招き、不要輻射解析上無視し得ない問題となっている。
【００２１】
このように、従来のＬＳＩの不要輻射解析方法は、電源及びグランドひいては測定系に抵抗、容量、インダクタンスによるデカップリングの考慮と高速処理の両立という観点、不要輻射解析結果の設計への迅速な反映という観点において十分とは言えないものであった。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
このように、半導体集積回路の大規模化が進んでいる近年、トランジスタレベルよりも抽象度が高く、高速解析が可能であるゲートレベルの電流解析手法を利用したＥＭＩ解析方法の確立が望まれており、種々の提案がなされている。このような状況の中で、解析された不要輻射情報にしたがって最適化対策としては、なかなか十分な技術が確立されておらず、種々の研究が重ねられている。
【００２３】
また、ＥＭＩ解析したとしても、その主たる原因がどの回路にあるのかが不明であり、ＥＭＩ改善のためにどの回路を修正することが有効であるのかが分からないという問題もある。
【００２４】
そこで、高速解析しつつも、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を電源電流計算に反映することで、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することのできる不要輻射解析方法および装置を提供すべく、本発明者らは、周波数帯毎に、ＦＦＴ解析離散幅を割り当て、モデル化する工程と、前記モデル化する工程によって算出された電流変化情報を高速フーリエ変換処理する工程とを含む不要輻射解析方法を提案している（特２０００−６３７８３）。この方法では、デカップリング容量のＦＦＴ結果への影響を表現することができず、表現するとすれば、三角形の底辺を広げるしかないため、それでは正確に表現することができず、その効果を出すことができないという問題があった。
【００２５】
本発明は前記実情に鑑みてなされたもので、解析処理のなされたＬＳＩに対し、ＥＭＩ発生個所の特定を可能にし、効率的な対策を行うことを目的とする。
【課題を解決するための手段】
【００２６】
そこで本発明では、高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、互いに隣接する２つのセルライン間にグランド配線または電源配線のみが存在する領域と互いに隣接する２つのセルライン間にグランド配線および電源配線がともに存在する領域が存在することを特徴とする。
また、本発明は、高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、互いに隣接するセルライン間にグランド配線または電源配線のみが存在する領域と所定の数以上の論理セルが存在するセルラインと隣接するセルラインの間にはグランド配線および電源配線がともに存在する領域が存在することを特徴とする。
また、本発明は、高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、互いに隣接するセルライン間にグランド配線または電源配線のみが存在する領域とセルラインの面積に対する前記セルラインに配置された複数の論理セルの面積の和の割合である敷き詰め率が所定の値以上であるセルラインと隣接するセルラインの間にはグランド配線および電源配線がともに存在する領域が存在することを特徴とする。
なお本発明の半導体装置は以下の方法で形成される。すなわち、シミュレーションの実行によってＬＳＩの電源電流の波形を解析する解析工程と、前記解析工程でノイズ量が多いブロックまたはインスタンスを抽出する工程と、前記抽出された前記ブロックまたはインスタンスに対して、設計段階に応じて、電源ノイズ削減処理を行う工程と、再度解析を行い、ノイズ量が所定の値より小さくなるまで前記解析する工程と、前記インスタンスを抽出する工程と前記電源ノイズ削減処理を行う工程とを繰り返すようにしたことを特徴とする。
【００２７】
また本発明では、前記設計段階に応じて電源ノイズ処理を行う工程は、フロアプラン段階でレイアウトデータの変更処理を行う第１の工程を含むものを含む。
【００２８】
また本発明では、前記設計段階に応じて電源ノイズ削減処理を行う工程は、レイアウト段階でレイアウトデータの変更処理を行う第２の工程を含むことを特徴とするものを含む。
【００２９】
また本発明では、前記第１の工程は、前記抽出する工程で抽出された対象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいてレイアウトデータの変更を行う工程とを含むものを含む。
【００３０】
また本発明では、前記第２の工程は、前記抽出する工程で抽出された対象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいてレイアウトデータの変更を行う工程とを含むものを含む。
【００３１】
また本発明では、前記第１の工程は、前記抽出する工程で抽出された対象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいて必要なブロックに対してレイアウトデータの変更を行う工程とを含むものを含む。
【００３２】
また本発明では、前記レイアウトデータの変更を行う工程は、対象ブロックのアスペクト比すなわち縦横比を変更し、電源電流経路の配線面積を実質的に変更する工程であるものを含む。
【００３３】
また本発明では、前記レイアウトデータの変更を行う工程は、対象ブロックのブロック位置を変更し、前記対象ブロックに接続される電源電流経路を変更することにより、電源電流経路の配線面積を変更する工程であるものを含む。
【００３４】
また本発明では、前記第２の工程は、所望のデカップリング容量をもつように、グランド線または電源線共通で配列されているセルラインの一方の方向を反転すると共に、互いに隣接する電源線とグランド線との間に所定の間隔をもたせるようにしたものを含む。
【００３５】
また本発明では、前記第２の工程は、互いに隣接する電源線とグランド線との形成されている層の上層又は下層に、前記電源線とグランド線との間の電位に接続された補助線を配設し、前記電源線とグランド線、前記グランド線と前記補助線、前記補助線と前記電源線との間の合成容量が所望のデカップリング容量をもつように、調整する工程を更に含むものを含む。
【００３６】
本発明では、シミュレーションの実行によってＬＳＩの不要輻射量を解析する不要輻射解析工程と、前記不要輻射解析工程でノイズ量が多いインスタンスを選出する工程と、選出された前記インスタンスの信号タイミングに遅延が発生しない程度に前記インスタンスの駆動能力を下げるように調整する工程とを含むことを特徴とする。
【００３７】
かかる構成によれば、ノイズ量が多いインスタンスを選出し、当該インスタンスに対して信号タイミングに遅延が発生しない程度に駆動能力を下げるようにすれば、容易に作業性よく不要輻射の最適化を行うことが可能となる。なおここで遅延が発生しない程度に駆動能力を下げるとは、例えばＬＳＩの出力にエラーが発生しない程度、すなわち、回路動作が通常に動作できる状態を維持しつつ駆動能力を下げることをいう。
【００３８】
本発明では、上記方法において、前記調整する工程は、さらに前記インスタンスを第1
のインスタンスとし前記第1のインスタンスの出力信号配線に隣接して平行する出力信号
配線を持つ第２のインスタンスが存在しここにクロストーク発生がある場合に、両インスタンスの出力信号波形の傾きを考慮して、（相互の駆動能力比が大きくならない程度に）第1のインスタンスのみあるいは第１および第２のインスタンスのの駆動能力を下げるよ
うに調整する工程を含むことを特徴とする。
【００３９】
本発明では、上記方法において、シミュレーションの実行によってＬＳＩの不要輻射量を解析する不要輻射解析工程と、前記不要輻射解析工程でノイズ量が多いインスタンスを選出する工程と、選出された前記インスタンスの信号タイミングに遅延が発生しない程度に前記インスタンスに供給しているローカル電源配線のインダクタンスを追加するように補正する工程とを含むことを特徴とする。
【００４０】
本発明では、上記方法において、前記補正する工程は、配線抵抗を増大する工程を含むことを特徴とする。
【００４１】
本発明では、シミュレーションの実行によってＬＳＩの不要輻射量を解析する不要輻射解析工程と、前記不要輻射解析工程で得られたデータに基づいてクロストークのアグレッサインスタンスを選出する工程と、選出された前記インスタンスの信号タイミングに遅延が発生しない程度に前記アグレッサインスタンスの駆動能力を下げるように調整する工程とを含む事を特徴とする。
【００４２】
本発明では、上記方法において、さらにビクティムインスタンスのＥＭＩノイズが問題とならない程度にビクティムインスタンスの駆動能力をあげる工程とを含む事を特徴とする。
【００４３】
本発明では、上記方法において、前記アグレッサインスタンスおよびビクティムインスタンスの両方の駆動能力を下げる場合には、駆動能力比が大きくならないようにそれぞれの駆動能力を設定するように構成したことを特徴とする。
【００４４】
本発明では、シミュレーションの実行によってＬＳＩの不要輻射量を解析する不要輻射解析工程と、前記不要輻射解析工程でノイズ量が多いブロックまたはインスタンスを抽出する工程と、前記抽出された前記ブロックまたはインスタンスに対して、設計段階に応じて、フロアプラン段階およびレイアウト段階と、両面から不要輻射削減処理を行う工程と、再度不要輻射解析を行い、不要輻射量が所定の値より小さくなるまで一連の処理を繰り返すようにしたことを特徴とする。
【００４５】
かかる構成によればたとえば、チップのデカップリング容量の生成面積を増やす対策（電源面積を増やす対策法など）は、チップ面積の増大を招くデメリットがあるが、必要箇所に必要量だけ対策を行なうことができるため、過度な面積増大を抑えることが可能である。
【００４６】
また、アスペクト比を変える対策あるいはブロック位置を変える対策を用いようとする場合、チップ面積を増加させないEMI対策となるので極めて効果的である。この方法はフ
ロアプランで早期な対策を行なうことができるため作業効率が良好である。
【００４７】
さらにまた、セルラインの変更による対策は、最も効果の高い挿入位置にすなわち、当該インスタンスに最も近い位置カップリング容量を容易に生成するので効果的である。このようにしてチップ面積を増大をなるべく抑えてEMI対策を行うことが可能である。
【００４８】
本発明では、上記方法において、前記設計段階に応じて不要輻射削減処理を行う工程は、フロアプラン段階でレイアウトデータの変更処理を行う第１の工程を含むことを特徴とする。
【００４９】
本発明では、上記方法において、前記設計段階に応じて不要輻射削減処理を行う工程は、レイアウト段階でレイアウトデータの変更処理を行う第２の工程を含むことを特徴とする。
【００５０】
本発明では、上記方法において、前記第1の工程は、前記抽出する工程で抽出された対
象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいてレイアウトデータの変更を行う工程とを含むことを特徴とする。
【００５１】
本発明では、上記方法において、前記第２の工程は、前記抽出する工程で抽出された対象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいてレイアウトデータの変更を行う工程とを含むことを特徴とする。
【００５２】
本発明では、上記方法において、前記第１の工程は、前記抽出する工程で抽出された対象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいて必要なブロックに対してレイアウトデータの変更を行う工程とを含むことを特徴とする。
【００５３】
本発明では、上記方法において、前記レイアウトデータの変更を行う工程は、対象ブロックのアスペクト比すなわち縦横比を変更し、電源電流経路の配線面積を実質的に変更する工程であることを特徴とする。
【００５４】
本発明では、上記方法において、前記レイアウトデータの変更を行う工程は、対象ブロックのブロック位置を変更し、電源電流経路の配線面積を実質的に変更する工程であることを特徴とする。
【００５５】
本発明では、上記方法において、前記第２の工程は、所望のデカップリング容量をもつように、グランド線または電源線共通で配列されているセルラインの一方の方向を反転すると共に、互いに隣接する電源線とグランド線との間に所定の間隔をもたせるようにしたことを特徴とする。
【００５６】
本発明では、上記方法において、前記第２の工程は、互いに隣接する電源線とグランド線との形成されている層の上層又は下層に、前記電源線とグランド線との間の電位に接続された補助線を配設し、前記電源線とグランド線、前記グランド線と前記補助線、前記補助線と前記電源線との間の合成容量が所望のデカップリング容量をもつように、調整する工程を更に含むことを特徴とする。
【００５７】
本発明では、シミュレーションの実行によって、信号変化の発生時に生成され、発生対象である前記ＬＳＩチップの各セルのインスタンス名、その信号名、発生時刻、遷移情報を含む各イベント情報を考慮して対象ブロックに対する瞬間的な電流量を算出し、不要輻射対策が必要となる程度にノイズレベルの大きいブロック又はインスタンスを抽出する工程と、前記ブロック又はインスタンスをノイズレベルの大きさに従ってソーティングし表示する表示工程とを含むことを特徴とする。
【００５８】
かかる構成によれば、ノイズレベルの大きさに従ってソーティングしこれを表示することにより、容易に不適切な個所を検知することができるため、作業性よく作業することが可能となる。
【００５９】
本発明では、シミュレーションの実行によって、信号変化の発生時に生成され、発生対象である前記ＬＳＩチップの各セルのインスタンス名、その信号名、発生時刻、遷移情報を含む各イベント情報を考慮して対象ブロックに対する瞬間的な電流量を算出する工程と、前記瞬間的な電流量をあらかじめ決定された規則に従ってモデル化する工程と、前記モデル化する工程によって算出された電流変化情報を周波数解析処理する工程とを含む不要輻射解析方法において、前記周波数解析処理工程で得られた周波数情報を表示する表示工程を含むことを特徴とする。
【００６０】
本発明では、上記方法において、前記表示工程で表示された情報から着目すべきブロックをハイライト表示する工程と、前記ブロックに対して不要輻射最適化処理を行い、最適化処理後の不要輻射情報を解析する不要輻射解析工程と、前記解析された情報を表示する工程とを含むことを特徴とする。
【００６１】
本発明では、上記方法において、前記最適化処理を処理履歴情報として記憶する工程と、必要に応じて処理履歴情報を表示する工程とを含むことを特徴とする。シミュレーションは、例えば論理シミュレーションの実行によってなされ、周波数帯毎に、ＦＦＴ解析離散幅を割り当て、モデル化する工程と、前記モデル化する工程によって算出された電流変化情報を高速フーリエ変換処理する工程とを含む。
【００６２】
本発明では、ＬＳＩの不要輻射ノイズ解析結果に基き、不要輻射ノイズの大きい箇所を判断する工程と、前記判断する工程で不要輻射ノイズが大きいと判断された箇所を表示する工程を含むことを特徴とする。
かかる構成によれば、不適切な箇所が容易に検知でき、しかも目視できるため、最適化のための作業性が極めて良好である。
【００６３】
本発明では、前記表示する工程は、２つ以上のＦＦＴ結果に基づき、その差分のうち不要輻射ノイズの大きい箇所の差分を計算し表示する工程を含むことを特徴とする。
かかる構成によれば、結果を理解し易く、最適化のための作業性が向上する。
【００６４】
本発明では、前記表示する工程は２つのＦＦＴ結果を表示し、指定した任意形状部分の差分を色分けして表示する工程を含むことを特徴とする。
かかる構成によれば、結果を理解し易く、最適化のための作業性が向上する。
【００６５】
本発明では、前記判断する工程はノイズの大きさに従ってソートされた部分回路の情報に基づき、計算する工程を含むことを特徴とする。
かかる構成によれば、情報がノイズの大きさに従ってソートされているため、容易に作業性よく演算を行うことが可能である。
【００６６】
本発明では、前記表示する工程は、回路図情報もしくはレイアウト情報に色分け、もしくは文字情報で表示する工程を含むことを特徴とする。
かかる構成によれば、最適化工程の作業性が極めて良好となる。
【００６７】
本発明は、前記ブロックに対して不要輻射最適化を行い、最適化部分の不要輻射情報を解析する不要輻射解析工程と、前記解析された情報を表示する表示工程とを含むことを特徴とする。
かかる構成によれば、最適化された部分をさらに解析し、満足し得るものであるかを判断するに際し、極めて作業性のよいものとなる。
【発明の効果】
【００６８】
本発明は、不要輻射の主要因とも言える電源電流の変化の解析をはじめ不要輻射解析を行い、その最適化をはかるものであって、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を効率よく反映することにより高速性と高精度化を両立させ、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することを可能にする。さらには、ＥＭＩ発生個所の特定を支援することによる効率的なＥＭＩ対策をも可能にするものである。
【００６９】
さらにまた本発明は、不要輻射の主要因とも言える電源電流の解析において、当該ＬＳＩチップの回路情報から理想電源において電源電流に流れる等価電源電流情報を算出する工程と、前記等価電源電流情報に、前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として考慮し、前記回路情報に前記解析制御情報を反映させた総合情報を等価回路として見積もる見積もり工程と、前記見積もり工程で見積もられた総合情報に従い、シミュレーションを実行するシミュレーション工程とを含む不要輻射解析を適用することにより、より効率よく最適化処理をはかることができる。
【００７０】
上記構成によれば、電源、パッケージ、測定系に起因する不要輻射を、高速かつ少メモリで高精度に解析することが出来る。
【００７１】
そして電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を、ハイブリッド解析を、電源電流計算に反映することにより高速性と高精度化を両立させ、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することを可能にする。さらには、ＥＭＩ発生個所の特定を支援することによる効率的なＥＭＩ対策をも可能にするものである。
また、本発明では、ブロック又はインスタンスをノイズレベルの大きさに従ってソーティングし表示する表示工程とを含むようにしているため、より高速でかつ高精度の解析を行うことができ、優れた最適化処理が可能となる。
【００７２】
なお、全自動での最適化は現実的に不可能であるが、周波数に対して各インスタンスから出ているノイズ量がわかるＥＭＩ特有の情報を使って、ユーザと対話的にベストの最適化方法を選択、決定していくことにより有効な最適化が実現可能となる。
【発明を実施するための最良の形態】
【００７３】
以下、本発明に係る不要輻射最適化方法の実施の形態について説明する。
実施の形態１
図１は、本発明に係る不要輻射最適化方法を実施するための不要輻射解析装置の全体構成を示す概念図である。
【００７４】
この不要輻射解析装置は、当該ＬＳＩチップの回路情報１０１に、前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路として見積もる、解析制御入力部１０２と、前記解析制御入力部で見積もられた総合情報に従い、シミュレーションを実行する不要輻射シミュレーション部１０３と、前記不要輻射シミュレーション部１０３で得られた解析情報を表示する解析情報表示部１０４と、前記不要輻射シミュレーション部１０３で得られた解析情報と、最適化制御入力部１０５からの最適化基準に基づいて不要輻射を最適化する不要輻射最適化部１０６と、不要輻射最適化部１０６の情報に基づいて、最適化情報を表示する最適化情報表示部１０７とを具備したことを特徴とする。
【００７５】
ここでは図４８にフローチャートを示すように、不要輻射最適化部において、信号タイミング遅延が発生しない程度にインスタンスの駆動能力を下げるように調整する工程を含むことを特徴とする。後述する方法によってノイズ量が多いインスタンスが選出されたものとし、このインスタンスに対する不要輻射最適化対策を行なう方法について説明する。
【００７６】
まず、シミュレーションによりＥＭＩ解析を実行し、ノイズ量が多いインスタンスを選出する（ステップ４８０１）。
【００７７】
次いで選出インスタンスの信号タイミングに余裕があるか否かを判断し（ステップ４８０２）、余裕があると判断された場合は、信号タイミング遅延が発生しない程度にインスタンスの駆動能力を下げる（ステップ４８０３）。
【００７８】
実施の形態２
次に本発明の第２の実施の形態について説明する。ここでは図４９にフローチャートを示すように、クロストークを考慮した不要輻射対策を行なうようにしたことを特徴とするもので、ノイズ量が多いと判断されたインスタンスの出力信号配線に隣接して平行する出力信号配線をもつインスタンスが存在する場合、このインスタンスが大きい場合には当該インスタンスのみならず、このインスタンスの駆動能力を信号タイミング遅延が発生しない程度に下げるようにしたことを特徴とする。
【００７９】
ここでは、後述する方法によってノイズ量が多いインスタンスが選出されたものとし、このインスタンスに対する不要輻射最適化対策を行なう方法について説明する。
まず、シミュレーションによりＥＭＩ解析を実行し、ノイズ量が多いインスタンスを選出する（ステップ４９０１）。
【００８０】
次いで選出インスタンスの信号タイミングに余裕があるか否かを判断し（ステップ４９０２）、余裕があると判断された場合は、判断ステップ４９０３において、ノイズ量が多いと判断された第1のインスタンスＡの出力信号配線に隣接して平行する出力信号配線を
もつ第２のインスタンスＢが存在するか否かを判断する。存在すると判断された場合、この当該第１のインスタンスＡと第２のインスタンスＢの大きさを比較し、出力信号波形の傾きが当該第１のインスタンスＡの方が大きいか同程度の場合には当該第１のインスタンスのみならず、この第１のインスタンスの駆動能力を信号タイミング遅延が発生しない程度でかつ第１および第２のインスタンスの駆動能力比が大きくならない程度に下げ、第２のインスタンスＢの信号波形の傾きの方が大きい場合には当該第１のインスタンスＡのみ、駆動能力を信号タイミング遅延が発生しない程度に下げる（ステップ４９０４）。なお、ここで、駆動能力比が大きくならないようにとは、変更後の駆動能力比が変更前の駆動能力比よりも大きくならないように第1のインスタンスＡ及び第２のインスタンスＢの駆動能力を下げるということである。すなわち、変更前の駆動能力比 >= 変更後の駆動能力比の条件で、第1のインスタンスＡ及び第２のインスタンスＢの駆動能力を下げる。
【００８１】
一方、クロストークを生じる第２のインスタンスＢが存在しないと判断された場合は、信号タイミング遅延が発生しない程度に第１のインスタンスＡの駆動能力を下げる（ステップ４９０５）。
【００８２】
実施の形態３
次に本発明の第３の実施の形態について説明する。ここでは図５０にフローチャートを示すように、不要輻射最適化部において、ＩＲドロップを考慮した不要輻射対策を行なうようにしたことを特徴とするもので、ノイズ量が多いと判断されたインスタンスに対し、このインスタンスに供給しているローカル電源配線の抵抗を大きくしＩＲドロップにより、タイミング遅延が発生しない程度にインスタンスへの印加電圧を低下せしめ、駆動能力を下げるように調整する工程を含むことを特徴とする。
【００８３】
ここでは、後述する方法によってノイズ量が多いインスタンスが選出されたものとし、このインスタンスに対する不要輻射最適化対策を行なう方法について説明する。
まず、シミュレーションによりＥＭＩ解析を実行し、ノイズ量が多いインスタンスを選出する（ステップ５００１）。
【００８４】
次いで選出インスタンスの信号タイミングに余裕があるか否かを判断し（ステップ５００２）、余裕があると判断された場合は、このインスタンスに供給しているローカル電源配線の抵抗を大きくしＩＲドロップにより、タイミング遅延が発生しない程度にインスタンスへの印加電圧を低下せしめ、駆動能力を下げるように調整する（ステップ５００３）。
【００８５】
実施の形態４
次に本発明の第４の実施の形態について説明する。ここでは図５１にフローチャートを示すように、不要輻射最適化部において、前記不要輻射解析工程でクロストークの加害者となっているアグレッサインスタンスを選出し、選出されたアグレッサインスタンスの信号タイミングに遅延が発生しない程度に前記アグレッサインスタンスの駆動能力を下げるように調整する工程とを含む事を特徴とする。
【００８６】
ここでは、後述する方法によってノイズ量が多いインスタンスが選出されたものとし、このインスタンスに対する不要輻射最適化対策を行なう方法について説明する。
まず、シミュレーションによりＥＭＩ解析を実行し、ノイズの加害者であるアグレッサインスタンスを選出する（ステップ５１０１）。
【００８７】
次いで選出アグレッサインスタンスのノイズ量が多いか否かを判断し（ステップ５１０２）、ノイズ量が多いと判断された場合には、選出されたアグレッサインスタンスの信号タイミングに余裕があるか否かを判断し（ステップ５１０３）、余裕があると判断された場合は、このアグレッサインスタンスの駆動能力を信号タイミング遅延が発生しない程度に下げる（ステップ５１０４）。
【００８８】
ここで判断ステップ５１０２でノイズ量が多くないと判断された場合および、判断ステップ５１０３で余裕がないと判断された場合は、図５２に示す工程にシフトする。
【００８９】
ここでは、被害者側すなわちビクティムインスタンスのＥＭＩノイズが少ないか否かを判断し（ステップ５２０１）、少ないと判断された場合は、ＥＭＩノイズ量が問題にならない程度にビクティムインスタンスの駆動能力をあげる（ステップ５２０２）。一方被害者側すなわちビクティムインスタンスのＥＭＩノイズが少なくないと判断された場合は、平行信号配線長を減らすあるいは配線間隔を広げる（ステップ５２０３）。これによりクロストークが低減される。
【００９０】
実施の形態５
次に本発明の第５の実施の形態について説明する。図５３に本発明の第５の実施の形態のデカップリング容量挿入による不要輻射対策の全体処理フローを示す。ここでは図５３にフローチャートを示すように、フロアプラン時とレイアウト時とに分けて各々不要輻射削減処理を行い、この後不要輻射解析を行い、不要輻射が所定の範囲以下になっているか否かを判断し、なっていなければ、再度設計フェーズに戻るようにしたことを特徴とするものである。さらに、不要輻射の最適化が必要な箇所に対して、デカップリング容量の効果的な挿入位置を算出する工程と、挿入箇所を作る工程とを持つことを特徴とするものである。
【００９１】
すなわち、ステップ５３０１で不要輻射解析処理を行い、ここで得られたＦＦＴ解析結果の周波数スペクトルを取り出し（ステップ５３０２）、不要輻射対策が必要なノイズレベルの大きいブロックあるいはインスタンスをソーティングする（ステップ５３０３）。すなわち、例えば外部のコンピュータシステムに周波数スペクトルを記憶し、その入出力演算部でそれぞれの構成要素の各ステップをもつプログラム群として記憶されており、所望の順番にソーティングがなされる。
【００９２】
一方、ＦＦＴ結果ソート手段７５０２は前述のコンピュータシステムの入出力演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【００９３】
この後、設計フェーズ（ステップ５３０４）に入り、第1の不要輻射削減処理部でフロ
アプラン時の不要輻射削減処理を行う（ステップ５３０５）一方、第２の不要輻射削減処理部でレイアウト時のセル配置を行うなかで不要輻射削減処理を行う（ステップ５３０６）。
【００９４】
そして再度不要輻射解析を行い（ステップ５３０７）、不要輻射量が所定の値よりも小さいか否かの判断を行う（ステップ５３０８）。
そして不要輻射量が基準値よりも十分に小さくなっていると判断されたとき、不要輻射対策は終了する。
【００９５】
一方、不要輻射量が基準値よりも十分に小さくなっていないと判断されたときは再び設計フェーズに戻り（ステップ５３０４）、再度第１および第２の不要輻射削減処理部で処理対策を行う。
次に、フロアプラン時の不要輻射最適化処理工程について図５４を参照しつつ説明する。
【００９６】
ここではまず、前記コンピュータシステムの出力部でソーティングして得られる対象ブロックの不要輻射解析結果情報からピーク電流情報を抽出する（ステップ５４０１）。不要輻射解析結果情報の一例を図５６に示す。図５６から、周波数成分100MHzで不要輻射の大きいブロックとしてMH2がソーティングされる。ピーク電流情報の一例を図５８に示す
。ピーク電流情報とはブロックまたはインスタンス入り口の電源配線を流れる電流情報のことである。本実施の形態では、一例として、ピークの電流値と電流波形の傾きを情報として抽出したものをピーク電流情報とする。
【００９７】
そして図５９に示すような、ピーク電流とピーク電流を低減させるために必要なデカップリング容量の関係を示した、ピーク電流−デカップリング容量データベースＤＢ１（５４０２）を用いて、図６０に示すように不要輻射を低減するためのデカップリング容量の必要量を算出する（ステップ５４０３）。
【００９８】
そしてこのようにして求められた前記対象ブロックの必要なデカップリング容量と、図６１に示すような、デカップリング容量とデカップリング容量を挿入箇所となる電源配線の面積の関係を示した、デカップリング容量−電源面積データベースＤＢ２（５４０４）から、図６２に示すように電源面積の必要量を算出する（ステップ５４０５）。（本説明では、電源面積を、デカップリング容量の挿入箇所となりえる電源配線の面積と定義する。）
【００９９】
一方レイアウトデータをデータベースから取り出す（ステップ５４０７）。この例では、例えば図６３に示すように相対向する辺上に設けられた電極パッドＰ１，Ｐ２の間に位置する対象ブロックＢをもつ。そしてこのデータから図６４に示すように抵抗値の小さい順に電流経路１、２、３と決定し（ステップ５４０８）、図６５にハッチングＨで示すように第１電流経路の電源面積を算出する（ステップ５４０９）。
【０１００】
このようにして得られた第１電流経路の電源面積と、対象ブロックのピーク電流情報から得られた電源面積の必要量とから、デカップリング容量の挿入箇所となる電源面積が必要量に達しているか否かを判断し、必要量に達していなければ、経路ごとに対策を順次実施する（ステップ５４０６）。また、電流経路を抵抗値によって規定しているため、ステップ５４０１で電流経路ごとにピーク電流情報を算出し、利用することも可能である。
【０１０１】
このようにして得られた電源面積分だけ増大させるべく、アスペクト比変更処理部において、アスペクト比すなわちブロック形状の縦横比を変更する（ステップ５４１０）。例えば図６６に示すように対象ブロックＢの縦横比を反転させると電極面積Ｈ２分だけ増大することになる。
【０１０２】
また、ブロック配置変更処理部においてブロックの配置位置を変更する（ステップ５４１１）。例えば図６７に示すようにブロック位置を第２の電源パッドＰ２から離間せしめ、第一電流経路の電源配線面積を増大させると電極面積Ｈ３分だけ増大することになる。 さらにまた、電源配線変更処理部において、電源配線を変更する（ステップ５４１２）。例えば図６７に示すように配線幅を部分的に2倍にし、第一電流経路の電源配線面積を
増大させると電極面積Ｈ４分だけ増大することになる。
【０１０３】
このようにして、不要輻射を低減すべく、アスペクト比変更処理、ブロック配置変更処置、電源配線変更処理により、デカップリング容量の挿入効果が最も大きい第一電流経路の電源面積を増大させ、再度電源面積の必要量を満たしているか否かを判断する（ステップ５４１３）。
そして、電源面積の必要量を満たしていないと判断されたときは、再度ステップ５４０８に戻り、電流経路の再決定を実施する。図６９に一例を示すように、先の対策工程において、対象ブロックＢの位置が第1の電源パッドＰ１に近い側に移動したことにより、第一電流経路が変更となっている場合、新たに定まった第一電流経路が対象の経路となる。また、第一電流経路が対策工程によって変更しなかった場合は、第二電流経路が対象の経路となる。そして再度経路ごとに不要輻射を低減すべく、アスペクト比変更処理、ブロック配置変更処置、電源配線変更処理により、電源面積を増大させ、再度電源面積の必要量を満たしているか否かを判断し（ステップ５４１３）、これがＯＫとなるまでこれらのステップを繰り返す。
【０１０４】
一般に、チップのデカップリング容量の生成面積を増やす対策は、不要輻射低減手法として用いられるものだが、チップ面積の増大を招くデメリットがある。本実施の形態での電源配線変更処理では、処理を行なう箇所を解析結果に基づいて限定し、必要箇所に必要量だけ対策を行なうので、過度な対策により面積増大を招く恐れがない。また、本実施の形態でのアスペクト比変更処理とブロック配置変更処理では、チップ面積を増大することなくEMI対策を行なうことが可能であり効果的である。
【０１０５】
前記実施の形態では、電源面積を、デカップリング容量の挿入箇所となりえる電源配線の面積と定義したが、デカップリング容量がどの電流経路に属するかということを示すことにより、電源面積を、デカップリング容量の挿入領域として定義し、取り扱うことも可能である。
【０１０６】
このようにしてフロアプラン時の不要輻射削減処理がなされるが、一方、図５３の不要輻射対策全体処理フローで説明したレイアウト時すなわちセル配置時における不要輻射削減処理部における対策について説明する。
【０１０７】
この工程は図５５に示す。図５６に対策が必要なインスタンスをソートした結果情報（５５０１）の一例を示す。図５６では周波数成分100MHzで不要輻射の大きいインスタンスとしてX102.XM123.MH2およびX178.XM123.MH2がソーティングされる。ところで、図７０に一例を示すようなブロックを考える場合、各インスタンスＩは図７１に示すように電源ラインと接地ラインとを持ち、通常は電源の取り出しを容易にするために、図７２に示すように、各セルラインはダブルバック配置すなわち、接地ライン同士、電源ライン同士同一側に配置されるようなセル配置をとることが多い。そこで1つのセルラインを反転させ、隣接セルラインの電源ラインおよび接地ラインを所定の間隔ｃだけ離間させて配置することにより、隣接する電源ラインＶｃｃと接地ラインＧＮＤとの間にデカップリング容量が生成される。
このようにして平面的にデカップリング容量を形成することが可能となる。
【０１０８】
このことを利用し、対策が必要なインスタンスをソートした結果情報を抽出し（ステップ５５０１）、このデータから、前述したようにダブルバック解除すなわち反転させることにより平面的なデカップリング容量を生成するセルラインを決定する（ステップ５５０２）。図５７にこのセルライン反転の説明図を示す。ハッチングが形成されているのが対策を必要とするインスタンスとする場合、対策が必要なインスタンスが最も多く所属しているセルラインが決定される。そしてダブルバック解除を行う（ステップ５５０３）によりデカップリング容量の増大を図ることが可能となる。
【０１０９】
前記実施の形態ではダブルバック解除すなわちセルラインを反転させることにより、平面的なデカップリング容量を生成することにより、不要輻射の低減を行うようにしたが、この他、図７４に図７３のＡ−Ａ断面を示すように、接地ラインおよび電源ラインの上層や下層に絶縁膜を介して追加配線ラインＶｓを配設し、接地ラインおよび電源ラインの中間電位を保持することにより、接地ラインと追加配線ライン、電源ラインと追加配線ライン、および電源ラインと接地ラインの３つのデカップリング容量を追加することができ、微小面積で容易に必要なデカップリング容量を形成することが可能となる。また、対象となるインスタンスにもっとも間近な位置にデカップリング容量が形成できるため、対策の効果を発揮され易い、効率のよいデカップリング容量の挿入位置ということができる。
【０１１０】
又、図５４のステップ５４０１からステップ５４０５で算出される電源面積の必要量を、レイアウト時すなわちセル配置時における不要輻射削減処理を行う際に利用することも容易に実現できる。どの程度、対策を行えばよいかが明らかになるため、過度な面積の増大を抑えることができる。
なお、デカップリング容量は、対象チップの電源配線の幅および周辺回路の状況に応じて決定される。
【０１１１】
この電源配線幅情報には、・仕様段階で予想される、またはフロアプランで決定する、チップの周りに施すリング電源配線の有無とその幅・仕様段階で予想される、またはフロアプランで決定する、各モジュール間に配線する基幹電源配線の幅・仕様段階で予想される、またはフロアプランで決定する、各モジュール間に施すストラップ電源の幅・仕様段階で予想される、またはフロアプランで決定する、電源配線下のデカップリング容量セルの有無などが考慮され、このような値をデータとして入力しておくのが望ましい。しかしながらこれら構成要素がすべて入力されている必要はない。
【０１１２】
実施の形態６
次に、このような最適化工程を効率化するためのユーザインターフェースについて説明する。
従来のＬＳＩにおけるＥＭＩ解析手段では、ＦＦＴ結果のみをレポートする方法が一般的であった。この方法では原因箇所を判断するのに非常に時間がかかってしまうという問題があった。
そこで本実施例では、この問題を解決するため、ユーザインターフェースとして、各インスタンスごとの電流波形に対してＦＦＴを行い、各電流周波数成分のノイズの大きなもの順にインスタンス名をソートするという手法を用いる。これにより、最適化処理が容易となる。
【０１１３】
図７５は本発明の実施例６に関わる不要輻射解析装置の構成を示す。同図に示す不要輻射解析装置は、ＦＦＴ結果記憶手段７５０１と、ＦＦＴ結果ソート手段７５０２と、ソート結果記憶手段７５０３とからなる。
これらのうち、ＦＦＴ結果記憶手段７５０１と、ソート結果記憶手段７５０３とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
【０１１４】
一方、ＦＦＴ結果ソート手段７５０２は前述のコンピュータシステムの入出力演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０１１５】
次に、これらの図７５の不要輻射解析装置を構成する個々の要素について説明するとともに、図７６に示すＦＦＴ結果情報を用いて不要輻射を解析する手順を説明する。
【０１１６】
ＦＦＴ結果記憶手段７５０１は、ＦＦＴ結果の情報であり、あらかじめ図７６に示すようなＦＦＴ結果情報を記憶している。
このＦＦＴ結果情報は、各インスタンス毎にＦＦＴ結果の周波数と電流周波数成分の情報から構成されている。
ソート結果記憶手段７５０３は、図７７に示すようなＦＦＴ結果ソート手段７５０２で計算されたソート結果情報を記憶するものである。
このソート結果情報は、各周波数毎にインスタンス名と電流周波数成分値とからなる対象回路の１つ以上のＦＦＴ結果情報から構成されている。
【０１１７】
ＦＦＴ結果ソート手段７８０２は、図７８に示すようなフローチャートで解析を実行する。
【０１１８】
まず、ステップ７８０１でＦＦＴ結果記憶手段７５０１に記憶された図７８に示すＦＦＴ結果情報を読みこむ。
ついで、ステップ７８０２でＦＦＴ結果情報内の周波数情報を読み込み、ステップ７８０３で最初の周波数を選択する。
こののち、ステップ７８０４では、前記対象周波数に対応する全てのインスタンスと電流周波数成分を選択し、さらに、ステップ７８０５で選択したインスタンスと電流周波数成分を電流周波数成分の大きい順にソートする。
【０１１９】
ステップ７８０６では、対象周波数とソートされたインスタンス名と電流周波数成分を、ソート結果記憶情報に書き込む。このとき、必要に応じて図５６に示すような形あるいは図７９に示すようなデータの形で表示するようにしてもよい。
上記のステップ７８０４からステップ７８０６まではＦＦＴ結果情報に記載された全ての周波数情報を処理し終わるまで繰り返し、終了すれば本FFT結果ソート手段は終了する
。
【０１２０】
以上の方法により、ユーザインターフェースとして、各インスタンスごとの電流波形に対してＦＦＴを行い、各電流周波数成分のノイズの大きなもの順にインスタンス名をソートするという手法を用いることによりノイズに影響するインスタンスの特定が可能となる。
またＦＦＴ結果を表示するに際し、図７９（ａ）乃至（ｃ）に示すように、対策前（ａ）、対策後（ｂ）、および対策前後（ｃ）での同時表示を行うことにより、周波数ごとの改善表示がわかりやすくなる。また差分を色分けして表示することによりさらに表示が容易となり、着目すべき周波数成分に対してどの程度効果が出ているかを迅速に判断することができる。
【０１２１】
実施の形態７
さらに、このような最適化工程を効率化するためのユーザインターフェースについて説明する。
従来のＬＳＩにおけるＥＭＩ最適化工程では、結果のみをレポートする方法が一般的であった。この方法では回路データおよびネットリストをはじめ種々のデータから処理を把握し次のステップを判断するのに非常に時間がかかってしまうという問題があった。
【０１２２】
そこで本実施例では、この問題を解決するため、ユーザインターフェースとして、各ステップごとに表示工程を設け、ユーザが判断しながら、処理を行うことができるようにしたことを特徴とする。図７９乃至図８３は表示例を示す図である。
その一例としてデータの変更処理について説明する。
【０１２３】
この表示工程を実施するための表示手段は、各機能手段のコンピュータシステムの入出力演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されており、逐次表示できるようになっている。
【０１２４】
図８４に示すように、回路データ変更手段において変更ステップが開始される（ステップ８４０１）と、回路情報の抽出ステップ８４０２を経て図８０（ａ）に示すように変更が必要となる回路データ個所がハイライトが表示される（ステップ８４０３）。
【０１２５】
そして機能選択入力工程（ステップ８４０４）で例えばデータ変更かパラメータ変更かなどの機能選択がなされると選択機能表示工程で選択機能が表示される（ステップ８４０５）。
次に、指定領域表示工程（ステップ８４０６）で指定情報に該当する領域が表示されると指定領域入力工程で指定領域が入力される（ステップ８４０７）。
【０１２６】
機能選択でデータ変更が選択された場合は、表示された情報によって判断がなされ、指定領域データ仮変更工程（ステップ８４０８）で回路データの変更が指示されるとそれに応じて不要輻射シミュレーション（ステップ８４０９）が実行される。
【０１２７】
そして再度回路情報の読み込みがなされ（ステップ８４１０）、指定領域データ変更工程（ステップ８４０８）での回路データ仮変更（ステップ８４１１）結果と、その回路データに応じて求められたパラメータ値を、変更後回路データ表示工程（ステップ８４１２）で表示がなされる。
【０１２８】
この表示データは図８０（ｂ）に示すように選択したい個所を選択するとパラメータ値確認画面が表示されその後パラメータ表示がなされるようになっている。また図８０（ｃ）に示すように1つの個所に関連する別の個所を表示する場合もある。
【０１２９】
例えば機能選択をする工程で（ステップ８４０５）で、配線幅を広げるという機能を選択すると画面上には図８１（ａ）に示すように、機能選択表示がなされ、画面上で配線幅を広げると図８１（ｂ）に示すように内部計算されたパラメータ値が表示され、確認画面が表示される。
【０１３０】
また、問題解決手法など処理の履歴をレポート出力することができるようにすることも有用である。さらにまた処理結果レポートをファイル出力することも可能である。図８３は表示画面の一例を示す図であり、Ｂ１は履歴表示ボタンを示し、Ｂ２はレポート表示ボタンを示す。これらを押すことにより、それぞれ表示がなされるようになっている。
【０１３１】
このようにして種々の表示がなされ、変更後確認入力（ステップ８４１３）がなされ、判断ステップ８４１４でＹＥＳが選択されると回路データの変更がなされ（ステップ８４１５）、回路情報８４１６の更新がなされる。
【０１３２】
かかる方法によれば、表示をみながら最適化処理を行うことができるため、作業性よく高精度の不要輻射の最適化処理を行うことが可能となる。
【０１３３】
実施の形態８
前記実施の形態では、指定領域データを仮変更することによって、回路データ変更処理を行う方法について説明したが、パラメータ値を変更する工程の場合には、次のような表示がなされる。まず機能選択を行うと、画面上には図８２（ａ）に示すように、機能選択表示がなされ、図８２（ｂ）の画面で所望のパラメータ値を入力すると、図８２（ｃ）に示すように回路データを変更して確認画面が表示される。
【０１３４】
図８５にそのフローチャートを示す。
【０１３５】
この例では図８４に示した回路データ変更処理工程と同様のステップを用いている。ここで実施の形態７では、指定領域入力ステップ８４０６の後、指定領域表示ステップ８４０７を経て不要輻射シミュレーションステップ８４０８にいくようにしたが、この指定領域表示ステップ８４０７に代えて、図８１（ａ）および（ｂ）に示すように、変更した状態で不要輻射シミュレーションを行うステップ（ステップ８５０７）と、このパラメータ値と指定領域とを表示する表示ステップ（ステップ８５０８）と、表示結果に応じてパラメータ値を変更する変更ステップ（ステップ８５０９）とを経て、不要輻射シミュレーションステップ８５１０（図８４では不要輻射シミュレーションステップ８４０８に相当）を実行するようにしたことを特徴とする。
【０１３６】
実施の形態９−１０
また前記実施の形態では回路情報の変更について説明したが、ネットリストについても同様であり、ネットリスト変更のフローチャートを図８６および図８７に示す。
【０１３７】
前記実施例では不要輻射解析後の最適化および最適化を効率化するための方法について説明したが、これらの方法は以下に示す、不要輻射解析方法において有効であり、以下の方法を適用することにより、より高速でかつ高精度の解析を行うことができるため、優れた最適化処理が可能となる。
【０１３８】
なお、全自動での最適化は現実的に不可能であり、ＥＭＩ特有の情報（ある周波数に対して各インスタンスから出ているノイズ量がわかる）を使って前述したように、ユーザと対話的にベストの最適化方法を選択、決定していく必要があり、これにより有効な最適化が実現される。
【０１３９】
実施の形態１１
次に、この最適化処理を実行する際に用いられる不要輻射解析方法について説明する。以下の解析方法は、前記実施の形態１乃至１０のいずれにも適用可能である。
図１は、本発明に係る不要輻射解析方法を実施するための不要輻射解析装置の全体構成を示す概念図である。
【０１４０】
この不要輻射解析装置は、当該ＬＳＩチップの回路情報１０１に、前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路としておおまかに見積もり、これを考慮したシミュレーションを行うようにしたことを特徴とするものである。
【０１４１】
ここでは、さらにディジタルシミュレーションにおける論理変化ごとの推定電流波形を、底辺をトランジション時間の関数、側面をデカップリング容量の関数で表現し、シミュレーションを行うようにしたもので、高精度で信頼性の高い不要輻射解析を高速で実行することが可能となる。
【０１４２】
この不要輻射解析装置は、当該ＬＳＩチップの回路情報１０１に、前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路として見積もる、解析制御入力部１０２と、前記解析制御入力部で見積もられた総合情報に従い、シミュレーションを実行する不要輻射シミュレーション部１０３と、前記不要輻射シミュレーション部１０３で得られた解析情報を表示する解析情報表示部１０４と、前記不要輻射シミュレーション部１０３で得られた解析情報と、最適化制御入力部１０５からの最適化基準に基づいて不要輻射を最適化する不要輻射最適化部１０６と、不要輻射最適化部１０６の情報に基づいて、最適化情報を表示する最適化情報表示部１０７とを具備したことを特徴とする。
【０１４３】
またこの解析制御入力部１０２は、図２に示すように、前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路として見積もる等価回路見積もり手段１０２１と、前記等価回路見積もり手段１０２１で、電源／パッケージ／測定系に起因する総合情報の等価回路情報として電源／パッケージ／測定系ＲＬＣ情報１０２２を得、この電源／パッケージ／測定系ＲＬＣ情報１０２２と、回路情報を備えたネットリスト１０２３と、電流推定モデル１０２４とから、電源／パッケージ／測定系を考慮した電源電流の計算を行うとともにそのＦＦＴ処理を行い、電源電流を起因とするＥＭＩノイズの周波数スペクトルの推定結果を算出する電源／パッケージ／測定系考慮電流ＦＦＴ結果推定手段１０２５とを具備し、電源、パッケージおよび測定系を考慮したＦＦＴ結果としての周波数スペクトルである電源／パッケージ／測定系考慮ＦＦＴ結果１０２６を出力するように構成されている。
【０１４４】
このネットリストの一例を図３に示す。これはインバータ回路を示すもので、このネットリスト情報は、１つ以上の回路素子と配線と外部端子の接続情報と各回路素子が駆動した時の電流の情報から構成されている。この例では、立ち上がり時４ｍＡ、立下り時６ｍＡ流れるバッファＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５と、外部入力端子Ａ、外部出力端子Ｙ１、Ｙ２、Ｙ３とそれぞれを接続する配線から構成されている。図３は図１０に示すような電源／パッケージ／測定系非考慮電流を計算するために用いる電源を理想電源としたときのＬＳＩチップの回路情報であり、図４は電源／パッケージ／測定系非考慮電流を等価電源電流に、前記回路情報と電源／パッケージ／測定系ＲＬＣ情報を等価インピーダンスにモデル化した結果を示す。
【０１４５】
また、ここでシミュレーションを行おうとしているＬＳＩ装置のパッケージおよび測定系を含めた等価回路は図４に示すように、パッケージ部Ｐと、電源回路部Ｓと測定系Ｍとから構成されている。なおこの等価回路ではパッケージ部、電源回路部、測定系は独立して形成されているが、必ずしもパッケージ部、電源回路部、測定系が独立している必要は無い。
【０１４６】
このように測定系をモデル化することで、標準化されようとしているＬＳＩの測定系（測定装置）の測定結果と相関をとることができる。
本発明により最終的に得られるＦＦＴ結果である周波数スペクトルを図５に示す。縦軸はノイズ（ｄＢｍＡ）横軸は周波数（Ｈｚ）である。
【０１４７】
そして図７はディジタルシミュレーションにおける論理変化ごとの推定電流波形を図７（ａ）〜（ｄ）に示すように台付き三角形状の将棋型波として、表現したもので、デカップリング容量が小さいときの推定電源電流は図７（ｃ）に示すように鋭角となり、デカップリング容量が大きいときの推定電源電流は図７（ｄ）に示すように鈍角となる。
【０１４８】
これに対し、図６（ａ）〜（ｄ）に示すように三角形波として、表現する方法がある。この場合電流量を三角形の底辺をトランジション時間の関数で表現しているため、デカップリング容量を考慮するためには底辺を調整するしかないが、底辺を広げると、本来デカップリング容量で低減される周波数の高い領域のノイズだけでなく、周波数の低域のノイズまで低減される結果となってしまい、実測と合わないということになる。
【０１４９】
これに対して、図７は、電源／パッケージ／測定装置非考慮電流推定手段を論理シミュレータを用いて実現する際に最適なモデリングであり、これを用いることにより、等価電源電流回路を実際に近い形で実現することができる。
【０１５０】
この方法では、底辺をトランジション時間の関数、側面をデカップリング容量の関数として表現することができ、デカップリング容量の周波数スペクトル（ＦＦＴ結果）への影響を正確に表現することが可能となる。
【０１５１】
このようなモデルを使用して、電源／パッケージ／測定装置非考慮電流推定手段により算出された電源／パッケージ／測定装置非考慮の電流情報を図８に示す。この電流情報は各時刻と電源電流値の情報からなり、図１０で示すような電源電流をデータで持たせた場合の情報である。この電源電流情報を等価電源電流に変換する方法の一例を図９に示す。ＬＳＩチップの端子にＤ／Ａコンバータ９０１を接続し、前記電源／パッケージ／測定装置非考慮電流推定手段をディジタル電流算出回路９０１としてＤ／Ａコンバータ９０１に接続することで等価電源電流を得ることができる。図８で示すような情報がディジタル電流値算出回路（すなわち論理シミュレータで構成された電源／パッケージ／測定装置非考慮電流推定手段）で計算された後、それを等価電源電流に変換する際に、図９に示したようなＤ／Ａコンバータを使うことにより、図９に示す回路をトランジスタレベルシミュレータでスムーズにシミュレーションを行うことができる。
【０１５２】
また、等価電源電流回路とインピーダンス回路を組み合わせてトランジスタレベルシミュレーションを行えば、電源／パッケージ／測定装置非考慮電流推定手段で計算された電源電流を補正して、電源／パッケージ／測定装置考慮の電流を推定することができ、それをＦＦＴすることで、図５に示すような周波数スペクトルを得ることができる。
次に、図１１に示した等価回路と図１２に示したブロック図とを用いて、解析制御入力部１０２を実施する場合について説明する。
【０１５３】
ここでは、電源／パッケージ／測定系非考慮電流推定手段としてゲートレベルで電流計算を行う工程と、その結果を反映して電源／パッケージ／測定系考慮ＦＦＴ推定手段としてトランジスタレベルの計算を行う工程を同期させて実行する。すなわち、セル、ブロックあるいはＬＳＩに関する推定電流をゲートレベルで計算しつつ、その計算と同期しながらこの計算値を電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【０１５４】
図１に示した解析制御入力部１０２は、図１１に等価回路、図１２にブロック図を示すように、同期読み出しにより、電源／パッケージ／測定系非考慮電流推定手段１０１１から得られた電源／パッケージ／測定系非考慮電流結果１０１２と、前述の前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた電源／パッケージ／測定系ＲＬＣ情報１０２２を等価回路として見積もる等価回路見積もり手段１０２１と、前記等価回路見積もり手段１０２１で得られた等価回路に基づいて、電源／パッケージ／測定系に起因する電源／パッケージ／測定系ＲＬＣ情報１０２２としての総合インピーダンスとネットリスト１０２３とから、ＦＦＴ処理などの方法で周波数解析を行い推定結果を算出する電源／パッケージ／測定系考慮ＦＦＴ推定手段１０２５とを具備し、電源、パッケージおよび測定系を考慮したＦＦＴ結果１０２６を出力するように構成されている。
次にこの電源／パッケージ／測定系非考慮電流推定手段および電源／パッケージ／測定系考慮電流推定手段の動作を示すフローチャートを図１３および図１４に示す。
【０１５５】
まず、電源／パッケージ／測定系非考慮電流推定手段１０１１における電流推定は、図１３に示すように、ネットリスト１０２３および回路入力情報１０１０を入力するステップ１３０１と、この入力された情報 を読み込むステップ１３０２と、読み込まれた回路入力情報を１行づつ取り出すステップ１３０３と、電源／パッケージ／測定系考慮電流推定手段からフラグが送られてきたかどうかを判断するためにフラグをみるステップ１３０４と、フラグがあるかどうかを判断するステップ１３０５で、フラグが送られてきている場合もしくは取り出された回路入力情報が最初の行である場合は、ネットリストに取り出された回路入力情報を与えた際の電源電流を計算し、ファイル書き込みを行うステップ１３０６とからなり、全ての回路入力情報について処理終了しているか否かを判断し（ステップ１３０７）、終了している場合は終了とする。
【０１５６】
ここで、回路入力情報とは、ネットリストの外部入力端子に印加する入力値を時系列に示したもので、シミュレーション時刻とその際の各外部入力端子に印加する論理信号値を１行に収め、それをシミュレーション終了時刻まで記載したものである。
【０１５７】
判断ステップ１３０７で回路入力情報の全ての行を処理終了していない場合は再び回路入力情報取り出しステップ１３０３に戻り、同様のステップを繰り返す。
更にまた電源／パッケージ／測定系考慮電流推定手段からフラグが送られてきていない場合は、再びフラグが送られてきたかどうかをみる。
【０１５８】
また、電源／パッケージ／測定系考慮電流推定手段における電流推定は、図１４に示すように、電源／パッケージ／測定系非考慮電流推定手段における推定結果の情報追加を監視するステップ１４０１と、監視ステップで情報追加があったか否かを判断し（ステップ１４０２）、追加があったと判断された場合は、追加電流情報を読み込む（ステップ１４０３）。
【０１５９】
そして、電源／パッケージ／測定系のＲＬＣから定まる回路の追加電流情報のシミュレーション時刻までの電流シミュレーションを行い、追加電流情報の電流を印加する（ステップ１４０４）とともに、電源／パッケージ／測定系考慮電流推定手段１０１１にフラグを送る（ステップ１４０５）。
【０１６０】
そしてフラグの送付が終了したかどうかを判断し（ステップ１４０６）、終了した場合は、電流情報をＦＦＴ処理し（ステップ１４０７）、出力情報を書き出す（ステップ１４０８）。
そしてフラグの送付が終了していない場合は、電源／パッケージ／測定系非考慮電流推定手段における推定結果の情報追加を監視する監視ステップ１４０１に戻り、再度後続ステップを繰り返す。
【０１６１】
実施の形態１２
次に本発明の第１２の実施の形態について説明する。
ここでは、電源／パッケージ／測定系非考慮電流推定手段としてのゲートレベルの電流計算結果を後処理でトランジスタレベルの計算に反映させる方式をとる。すなわち、セル、ブロックあるいはＬＳＩに関する推定電流をゲートレベルで計算した後で、この計算値を電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【０１６２】
図１５にゲートレベルの電流計算結果を後処理でトランジスタレベルの計算に反映させる動作方式について説明する。ここでは図１２で説明した同期読み出し動作における同期のために必要であった、電源／パッケージ／測定系考慮電流推定手段から電源／パッケージ／測定系非考慮電流推定手段へのフラグ伝播というステップをなくしただけで、他については図１２のステップと同様である。
【０１６３】
ここで電源／パッケージ／測定系非考慮電流推定手段１０１１の推定動作を図１６に示す。ここでは回路入力情報１０１０を入力情報として読み込み（ステップ１６０１）、該当する回路入力情報を１行づつ取り出し（ステップ１６０２）、この取り出した回路入力情報をネットリスト１０２３に付加し、この時の電源電流を計算しファイル書き込みを行う（ステップ１６０３）。そして全ての回路入力情報について処理終了したか否かを判断し（判断ステップ１６０４）、終了していると判断されると推定動作を終了する。
【０１６４】
一方判断ステップ１６０４で終了していないと判断されると、再び回路入力情報を１行づつ取り出すステップ１６０２に戻り、再び上記動作を繰り返す。
【０１６５】
次に電源／パッケージ／測定系考慮電流推定手段１０２５の推定動作を図１７に示す。まずシミュレーション時刻を初期化し（ステップ１７０１）、回路入力情報１０１０を入力情報として読み込み（ステップ１７０２）、該当する回路入力情報を、電源／パッケージ／測定系のＲＬＣ情報に加えて電流情報を計算し（ステップ１７０３）、前記電流情報をＦＦＴ処理する（ステップ１７０４）。そしてこのようにして得られたＦＦＴ結果を出力情報として書き出し（ステップ１７０５）、表示装置に出力する。
【０１６６】
かかる構成によれば、電源ネットのＦＦＴ結果への影響を時系列的にも正確に表現することができる。またこのような非同期読み出しの場合は同期読み出しに比べ、フラグを送らないため、フラグを送るという処理をカットすることができ、これにより高速処理が可能となる。
【０１６７】
実施の形態１３
次に本発明の第１３の実施の形態について説明する。
ここでは、電源／パッケージ／測定系非考慮電流推定手段としてのゲートレベルの電流計算結果を非同期でトランジスタレベルの計算に反映させる方式をとる。すなわち、セル、ブロックあるいはＬＳＩに関する信号変化を記憶し、この信号変化を固定間隔で読み込み、推定電流をＤ／Ａ変換などにより電流源として表すと共に、電源ネットと組み合わせてシミュレーションすることで電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【０１６８】
図１５にゲートレベルの電流計算結果を非同期で読み出す非同期読み出し動作を示すが、これは前記実施の形態２において説明した後処理でトランジスタレベルの計算に反映させる動作方式と全く同様である。
【０１６９】
また、ここで電源／パッケージ／測定系非考慮電流推定手段１０１１の推定動作についても実施の形態２で説明した図１６に示す動作とまったく同様である。
【０１７０】
次に電源／パッケージ／測定系考慮電流推定手段１０２５の推定動作を図１８に示す。まずシミュレーション時刻を０に初期化し（ステップ１８０１）、当該シミュレーション時刻における回路入力情報１０１１を入力情報として読み込み（ステップ１８０２）、該当する回路入力情報を、電源／パッケージ／測定系のＲＬＣ情報に加える（ステップ１８０３）。
【０１７１】
そしてシミュレーション単位時間の電流シミュレーションを行い、電流値を得た後、シミュレーション時刻を１進める（ステップ１８０４）。
シミュレーション対象期間が終了したか否かを判断し（ステップ１８０５）、終了した場合は、電流情報をＦＦＴ処理し（ステップ１８０６）。そしてこのようにして得られたＦＦＴ結果を出力情報として書き出し（ステップ１８０７）、表示装置に出力する。
【０１７２】
判断ステップ１８０５で終了していない場合は、再度シミュレーション時刻の電流情報読み込みステップ１８０２に戻り、再度以下のフローの実行を繰り返す。
【０１７３】
かかる構成によれば、電源ネットのＦＦＴ結果への影響を正確に表現することができる。またこのように工程間隔で読み込むことで電源／パッケージ／測定系考慮ＦＦＴ推定手段としてのアナログ部の処理速度に律速されることなく、電源／パッケージ／測定系非考慮電流推定手段としてのディジタル部を計算することが可能となる。
【０１７４】
実施の形態１４
次に本発明の第１４の実施の形態について説明する。
ここでは、ゲートレベルの平均あるいは最大電流計算結果をトランジスタレベルの計算に反映させる方式をとる。すなわち、電源／パッケージ／測定系非考慮電流推定手段として、セル、ブロックあるいはＬＳＩに関する推定電流をゲートレベルで計算し、この計算値を各サイクルごとに平均化あるいは最大値計算したものを電流源として電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【０１７５】
図１９に電源／パッケージ／測定系非考慮電流推定手段としてのゲートレベルの電流計算結果を後処理で電源／パッケージ／測定系考慮ＦＦＴ推定手段としてのトランジスタレベルの計算に反映させるようにした動作方式について説明する。ここでは実施の形態１１において図１２で説明したものと同様であるが、図１９にブロック図を示すように、電源／パッケージ／測定系非考慮電流推定手段（図示せず）から得られた測定系非考慮電源電流結果１９０２の各サイクルごとの電流値を１サイクルに畳込むように平均化あるいは最大値計算したものを等価電流源とし、前記回路情報に前述の前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として付加したＲＬＣ情報１９０１を前記等価電流源に付加してシミュレーションするとともに、ＦＦＴ処理を行い推定結果を算出する情報推定手段とを具備し、電源、パッケージおよび測定系を考慮したＦＦＴ結果１９０４を出力するように構成されている。
【０１７６】
ここで電源／パッケージ／測定系考慮電流推定手段１９０３の推定動作を図２０に示す。ここでは電源／パッケージ／測定系非考慮電流結果と電源／パッケージ／測定系ＲＬＣ情報を入力情報として読み込み（ステップ２００１）、この入力電流情報を図２１に一例を示すように、あらかじめ定められた時間間隔で分割し（ステップ２００２）、分割した時間を基準にした相対時間で全分割電流情報の平均値又は最大値を計算する（ステップ２００３）。図２２は図２１に示す電流情報を平均化した平均化電流を示す。図２１および図２２は縦軸を電流値、横軸を時間とした。そしてこのようにして計算のなされた電流情報に前記電源／パッケージ／測定系ＲＬＣ情報を反映させた補正電流情報をＦＦＴ処理し（ステップ２００４）、計算されたＦＦＴ結果を出力情報として書き出しを行う（ステップ２００５）。
かかる構成によれば、電源ネットのＦＦＴ結果への影響を正確に表現することができる。また一定間隔ごとの平均化又は最大値処理を行うことにより、高速にノイズの影響を見積もることができる。
【０１７７】
実施の形態１５
次に本発明の第１５の実施の形態について説明する。
ここでは、ゲートレベルの電流計算結果から対象周波数帯以外の変化を除去し、トランジスタレベルの計算に反映させる方式をとる。すなわち、電源／パッケージ／測定系非考慮電流推定手段として、セル、ブロックあるいはＬＳＩに関する推定電流をゲートレベルで計算し、この計算値をＦＦＴし、その結果から対象外の周波数帯を除外した後、逆ＦＦＴしたものを電流源として電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【０１７８】
本発明は実施の形態１４のブロック図１９と同じ構成を用いる。電源／パッケージ／測定系非考慮電流推定手段（図示せず）から得られた測定系非考慮電源電流結果１９０２をＦＦＴし、その結果から対象外の周波数帯を除外した後、逆ＦＦＴしたものを等価電流源とし、前記回路情報に前述の前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として付加したＲＬＣ情報１９０１を前記等価電流源に付加してシミュレーションするとともに、ＦＦＴ処理を行い推定結果を算出する情報推定手段とを具備し、電源、パッケージおよび測定系を考慮したＦＦＴ結果１９０４を出力するように構成されている。
【０１７９】
ここで電源／パッケージ／測定系考慮ＦＦＴ電流推定手段１９０３の推定動作を図２４に示す。ここでは電源／パッケージ／測定系非考慮電流推定手段（図示せず）から得られた推定電流を入力するとともにＦＦＴ処理し（ステップ２４０１）、この入力情報から、対象外の周波数帯を除外し（ステップ２４０２）、あらかじめ定められた時間範囲の周波数帯域成分以外を除外する処理を行い、これを逆ＦＦＴ処理し、電流波形を算出する（ステップ２４０３）。
【０１８０】
この後電源／パッケージ／測定系のＲＬＣ回路にこの電流波形をもつ電流を与えた際の測定装置における周波数応答を計算し（ステップ２４０４）、電源、パッケージおよび測定系を考慮した電流値を出力情報として出力する（ステップ２４０５）。
【０１８１】
かかる構成によれば、電源ネットのＦＦＴ結果への影響を正確に表現することができる。またＦＦＴおよび逆ＦＦＴを行うことにより、電流源の情報を削減しトランジスタレベルシミュレーションを短時間で終わらせることが出来る。またイベントドリブンタイプであって効果的である。さらにブロックあるいは複数のＦＦＴ結果からの解析も可能である。
なお、ステップ２４０２は省略してもよく、省略した場合にも逆ＦＦＴにより推定電流の情報を圧縮できるという効果は残る。
【０１８２】
実施の形態１６
次に本発明の第１６の実施の形態について説明する。前記第１１乃至第１５の実施の形態では、回路情報から等価電源電流情報を求め、解析制御情報および回路情報の総インピーダンスと組み合わせてシミュレーションを行なうようにしたが、この方法では、電源、パッケージおよび測定系の等価回路から総インピーダンスを算出し、この総インピーダンスによって前記等価電源電流情報を補正すべき関数を求め、前記等価電源電流情報の周波数スペクトルをこの関数で演算し補正することにより、電源、パッケージおよび測定系を考慮した電源電流情報の周波数スペクトルを求めるようにしたことを特徴とする。
【０１８３】
ここでは、電源／パッケージ／測定系非考慮電流推定手段としてのゲートレベルのＦＦＴ計算結果を、電源／パッケージ／測定系ＲＬＣ情報から得られた関数で演算させる方式をとる。すなわち、セル、ブロックあるいはＬＳＩに関する推定電流をゲートレベルで計算し、この計算値をＦＦＴし、電源／パッケージ／測定系の測定装置における周波数応答を計算し、応答結果を電源／パッケージ／測定系非考慮電流結果に乗算処理することで電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【０１８４】
図２３に電源／パッケージ／測定系非考慮電流推定手段としてのゲートレベルのＦＦＴ計算結果を、電源／パッケージ／測定系ＲＬＣ情報から得られた関数で演算させる動作方式について説明する。ここでは実施の形態１１において図１２で説明したものと同様であるが、図２３にブロック図を示すように、電源／パッケージ／測定系非考慮電流ＦＦＴ結果２３０２として、電源／パッケージ／測定系非考慮電流推定手段（図示せず）から得られた推定電流をＦＦＴ処理したものを用意する。そしてこれと前述の前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報からなる電源／パッケージ／測定系ＲＬＣ情報２３０１とから、電源、パッケージおよび測定系を考慮したＦＦＴ結果２３０４を出力するように構成されている。
【０１８５】
この電源／パッケージ／測定系考慮ＦＦＴ電流推定手段２３０３の推定動作を図２６に示す。ここでは電源／パッケージ／測定系非考慮電流推定手段（図示せず）から得られた推定電流をＦＦＴ処理したものと、電源／パッケージ／測定系ＲＬＣ情報を入力情報として（ステップ２６０１）、この電源／パッケージ／測定系ＲＬＣ情報から、電源／パッケージ／測定系部分における周波数応答を計算し（ステップ２６０２）、前記電源／パッケージ／測定系非考慮電流のＦＦＴ結果に上記周波数応答結果を乗算し（ステップ２６０３）、この電流値を出力情報として出力する（ステップ２６０４）。
この時の周波数応答結果を図２７に示す。
【０１８６】
かかる構成によれば、電源／パッケージ／測定系の影響を周波数スペクトルに反映させることができ、高速かつ高精度の計算が可能となる。このように、ＦＦＴ電源ネットのＦＦＴ結果への影響を正確に表現することができる。また周波数ごとの応答結果を乗算処理しているため、より高速処理が可能であり、またメモリ容量が少なくてもよいという特徴を持つ。
【０１８７】
実施の形態１７
この例では実施の形態１６における電源／パッケージ／測定系考慮ＦＦＴ電流推定手段２３０３の推定動作の変形例を示す。
前記実施の形態１６では電源／パッケージ／測定系の測定装置における周波数応答を計算し、応答結果を電源／パッケージ／測定系非考慮電流結果に乗算処理したが、この例では、電源／パッケージ／測定系非考慮電流結果のＦＦＴ結果について各周波数ごとの電源／パッケージ／測定系の測定装置における周波数応答を計算し、応答結果を累積処理することを特徴とするものである。
【０１８８】
この電源／パッケージ／測定系考慮ＦＦＴ電流推定手段２３０３の推定動作を図２５に示す。ここでは電源／パッケージ／測定系非考慮電流推定手段（図示せず）から得られた推定電流をＦＦＴ処理したＦＦＴ結果と、電源／パッケージ／測定系ＲＬＣ情報を入力情報として（ステップ２５０１）、このＦＦＴ結果から、各周波数ごとの電流値（ノイズレベル）を選択し（ステップ２５０２）、電源／パッケージ／測定系のＲＬＣ回路に前記周波数をもつ電流値の振幅をもつ電流を与えた際の測定装置における周波数周波数応答を計算し（ステップ２５０３）、応答結果を累積処理する処理（ステップ２５０４）を行い、全ての周波数について処理終了であるか否かを判断し（ステップ２５０５）、終了である場合は、周波数応答の累積結果である電源、パッケージおよび測定系を考慮した周波数スペクトラムを出力情報として出力する（ステップ２５０６）。
【０１８９】
かかる構成によれば、電源ネットのＦＦＴ結果への影響を正確に表現することができる。また周波数ごとの応答結果を累積処理しているため、より高精度に表現することが可能となる。
【０１９０】
実施の形態１８
この例は、解析処理方法に特徴を有するものである。
すなわち電源波形結果をライブラリとしてもち、回路全体のＦＦＴ特性を算出するものである。
この装置は、あらかじめ、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行い、この結果を格納したＦＦＴライブラリを具備したことを特徴とするものである。
【０１９１】
図２８に本発明の一実施の形態に関わる不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行い、この結果を格納した電流波形ライブラリ２８０１と、ネットリスト２８０２と、回路入力情報２８０３と、電流ＦＦＴ推定手段２８０４とからなり、ＦＦＴ結果２８０５を出力するようにしたものである。
【０１９２】
電流ＦＦＴ推定手段２８０４は、図２９に示すようなフローチャートで解析を実行する。
まず、ステップ２９０１でネットリスト３００２に記憶されたネットリスト情報と、回路入力情報３００３とを読みこむ。
【０１９３】
ついで、ステップ２９０２で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報を推定する。
そしてさらにステップ２９０３で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報に対応した各電流波形を呼び出し、これらを足しあわせて、電源電流結果を計算する。
こののち、ステップ２９０４で、ＦＦＴを行い、ステップ２９０５で出力情報の書き出しを行う。
【０１９４】
すなわち、この例では、ＬＳＩ全体のＦＦＴ解析結果を計算する際には、全ての素子のＦＦＴ解析結果を計算するのではなく、ＦＦＴライブラリから各電流波形を足しあわせることで、演算量を大幅に削減しながら、ＦＦＴ結果を得ることが出来る。
【０１９５】
以上の方法により、ライブラリから対応する電源電流波形を取り出しＦＦＴ推定を行うことにより、電流計算やＦＦＴを省略することができ、高速化をはかることができる。
この方法は第１１乃至第１７の実施の形態と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、高速でＬＳＩ全体のノイズを影響を見積もることが可能となる。
【０１９６】
実施の形態１９
この例は、ＦＦＴ結果をライブラリに持ち、回路全体のＦＦＴ特性を算出するものである。
【０１９７】
すなわち、あらかじめ、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行いこの結果を格納したＦＦＴライブラリを具備したことを特徴とするものである。
【０１９８】
図３０に本発明の一実施の形態に関わる不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行いこの結果を格納したＦＦＴライブラリ３００１と、ネットリスト３００２と、回路入力情報３００３と、電流ＦＦＴ推定手段３００４とからなり、ＦＦＴ結果３００５を出力するようにしたものである。
【０１９９】
電流ＦＦＴ推定手段３００４は、図３１に示すようなフローチャートで解析を実行する。
まず、ステップ３１０１でネットリスト３１０２に記憶されたネットリスト情報と、回路入力情報３１０３とを読みこむ。
【０２００】
ついで、ステップ３１０２で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報を推定する。
そしてさらにステップ３1０３で各セルに対応するライブラリより、回路規模、負荷容
量、波形なまり、回路入力情報更に対応したFFT結果を計算し、積算する。
こののち、ステップ３１０４で、出力情報の書き出しを行う。
【０２０１】
すなわち、この例では、ＬＳＩ全体のＦＦＴ解析結果を計算する際には、全ての素子のＦＦＴ解析結果を計算するのではなく、ＦＦＴライブラリから各周波数の電流成分を足しあわせることで、演算量を大幅に削減しながら、ＦＦＴ結果を得ることが出来る。
【０２０２】
以上の方法により、ライブラリから取り出しＦＦＴ推定を行うことにより、電流計算やＦＦＴを省略することができ、高速化をはかることができる。
この方法は第１１乃至第１７の実施の形態と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、高速でＬＳＩ全体のノイズを影響を見積もることが可能となる。 なお、この方法においては、あらかじめ入出力条件、周波数、配線容量、スリューなどをパラメータとするセルもしくはブロックのＦＦＴ解析結果をライブラリとしてもつようにしたが、静的解析あるいは動的解析でＦＦＴデータを作成するようにしてもよい。（特願平１１−１９６１９０、特願平１１−２００８４７） またさらに推定しようとする範囲のＦＦＴ結果に絞ることでデータ量を削減することも可能である。
【０２０３】
実施の形態２０
この例は、機能レベルの解析方法に関するものである。
すなわち、あらかじめ、入出力条件、周波数、配線容量、スリュー、構成などをパラメータとしたクロックバッファ、メモリ、ＦＦ，ＩＯのＦＦＴ解析結果をライブラリとしてもち、機能記述から主要構成部分のみ仮に論理合成し、ＦＦＴ結果を推定するようにしたことを特徴とするものである。
【０２０４】
図３２にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリュー、構成などをパラメータとしたクロックバッファ、メモリ、ＦＦ，ＩＯのＦＦＴ解析結果を格納した機能記述用ライブラリ３２０１と、機能記述３２０２を具備した機能記述部と、回路入力情報３２０３と、機能記述ＦＦＴ推定手段３２０４とからなり、機能記述ＦＦＴ結果３２０５を出力するようにしたものである。
【０２０５】
機能記述ＦＦＴ推定手段３２０４は、図３３に示すようなフローチャートで解析を実行する。
まず、ステップ３３０１で機能記述部に記憶された機能記述３２０２と、回路入力情報３２０３とを読みこむ。
【０２０６】
ついで、ステップ３３０２で機能記述から図３４に示すようなクロックツリーメモリ、フリップフロップ、入出力バッファなどの機能的グループ分けを行う。
そしてステップ３３０３で各グループに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報を推定する。
そしてさらにステップ３３０４で各グループに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報更に対応したFFT結果を計算し、積算する。
こののち、ステップ３３０５で、出力情報の書き出しを行う。
【０２０７】
すなわち、この例では、ＬＳＩ全体のＦＦＴ解析結果を計算する際には、全ての素子のＦＦＴ解析結果を計算するのではなく、機能レベルでグループ分けし、推定することにより、高速でＬＳＩ全体のノイズの影響を見積もることが出来る。
【０２０８】
実施の形態２１
この例は、ダイナミック解析とスタティック解析とのよい点を利用したハイブリッド解析方法に関するものである。
すなわち、あらかじめ推定手法を選択し、最適なＦＦＴ結果推定を行うようにしたものである。
図３５にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリュー、構成、必要とする精度などに応じてネットリスト３５０１から推定手法を選択する推定手法選択手段３５０２と、選択された推定方法を組み合わせて、ＦＦＴ結果を推定する電源電流ＦＦＴ結果推定手段３５０３とからなり、ＦＦＴ結果３５０４を出力するようにしたものである。
【０２０９】
推定手法選択手段３５０２は、図３６に示すようなフローチャートで解析を実行する。 まず、ステップ３６０１で入力情報を読みこむ。
【０２１０】
ついで、ステップ３６０２で各インスタンスの消費電力を推定する。
そしてステップ３６０３で消費電力の高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
【０２１１】
このようにして、高速処理を行うことが可能となる。
【０２１２】
実施の形態２２
最初のステップで概略解析した後、ピークの大きい部分をダイナミック解析を用いて詳細に解析するようにすることにより、高速でＬＳＩ全体のノイズの影響を見積もることが出来る。（図３７）
【０２１３】
推定手法選択手段３５０２は、図３７に示すようなフローチャートで解析を実行する。 まず、ステップ３７０１で入力情報を読みこむ。
【０２１４】
ついで、ステップ３７０２で各インスタンスのピーク電流を推定する。
そしてステップ３７０３でピークの高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
【０２１５】
このようにして、高速処理を行うことが可能となる。
【０２１６】
実施の形態２３
なお、最初のステップで消費電力量、ＦＦ／ＣＬＫ集中から各ブロック毎に解析方法を選択するという方法をとるようにしてもよい。（図３８）
【０２１７】
推定手法選択手段３５０２は、図３８に示すようなフローチャートで解析を実行する。 まず、ステップ３８０１で入力情報を読みこむ。
【０２１８】
ついで、ステップ３８０２で各インスタンスの消費電力を推定する。
そしてステップ３８０３で各ブロックグループ毎に消費電力の総和を計算し、ステップ３８０４にピークの高いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
このようにして、高速処理を行うことが可能となる。
【０２１９】
実施の形態２４
また、グループ毎のピーク電流の総和を計算し、ピークの高いグループに高精度推定手法を、それ以外に高速推定手法を適用する手法をとるようにしてもよい。（図３９）
【０２２０】
推定手法選択手段３５０２は、図３９に示すようなフローチャートで解析を実行する。 まず、ステップ３９０１で入力情報を読みこむ。
【０２２１】
ついで、ステップ３９０２で各インスタンスのピーク電流を推定する。
そしてステップ３９０３で各グループ毎にピーク電流の総和を計算し、ステップ３９０４にピークの高いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
【０２２２】
このようにして、高速処理を行うことが可能となる。
【０２２３】
実施の形態２５
グループ毎のフリップフロック・クロックバッファの個数を計算し、個数の多いグループに高精度推定手法を、それ以外に高速推定手法を適用する手法をとるようにしてもよい。
【０２２４】
推定手法選択手段３５０２は、図４０に示すようなフローチャートで解析を実行する。 まず、ステップ４００１で入力情報を読みこむ。
【０２２５】
ついで、ステップ４００２で、グループ毎のフリップフロック・クロックバッファの個数を計算し、各インスタンスの消費電力を推定する。
そしてステップ４００３で個数の多いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
【０２２６】
このようにして、高速処理を行うことが可能となる。
【０２２７】
実施の形態２６
この例も、ダイナミック解析とスタティック解析とのよい点を利用したハイブリッド解析方法に関するものである。
すなわち、解析精度に応じて判断することにより、あらかじめ推定手法を選択し、最適なＦＦＴ結果推定を行うようにしたものである。
図４１にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリュー、構成、必要とする精度などに応じてネットリスト４１０１と回路入力情報４１０２とから推定手法を選択する推定手法選択手段４１０３と、選択された推定方法を組み合わせて、ＦＦＴ結果を推定する電源電流ＦＦＴ結果推定手段４１０４とからなり、ＦＦＴ結果４１０５を出力するようにしたものである。
【０２２８】
推定手法選択手段４１０２は、図４２に示すようなフローチャートで解析を実行する。 まず、ステップ４２０１で入力情報を読みこむ。
【０２２９】
ついで、ステップ４２０２で各インスタンスの消費電力またはピーク電流を推定する。 そしてステップ４２０３で各インスタンスの変化回数を推定する。
そしてステップ４２０４で消費電力またはピーク電流と変化回数とを積算し、この積算値の高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
このようにして、高速処理を行うことが可能となる。
【０２３０】
実施の形態２７
また、高速推定手法で周波数スペクトルを計算し、ピークの高い個所に高精度推定手法を再適用するようにしてもよい。
すなわち図４３にそのフローチャートを示すように、推定手法選択手段４１０２は、解析を実行する。
まず、ステップ４３０１で入力情報を読みこむ。
【０２３１】
ついで、ステップ４３０２で高速推定手法で周波数スペクトル（ＦＦＴ結果）を計算する。
そしてステップ４３０３でピークの高い個所に高精度推定手法を再適用し、推定手法を選択する。
【０２３２】
このようにして、高速かつ高精度処理を行うことが可能となる。
【０２３３】
実施の形態２８
次にインクリメント計算を用いた不要輻射解析方法について説明する。
修正時には再計算が必要であり、非常に時間がかかるという問題があり、本実施の形態では、これを解決するためになされたもので差分のみを演算することにより、高速化を図るようにしたことを特徴とする。
【０２３４】
図４４にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、電源／パッケージ／測定系のＲＬＣ情報４４０１と電源パッケージ非考慮のＦＦＴにより得られた周波数スペクトル４４０５と、入出力条件、周波数、配線容量、スリュー、構成、必要とする精度などに応じてネットリスト４４０２および変更点を示す変更点情報４４０３とを、電源パッケージ考慮ＦＦＴ再推定手段４４０４で、ＦＦＴ結果を推定し、ＦＦＴ結果４４０６を出力するようにしたものである。
【０２３５】
再推定手法選択手段４４０４は、図４５に示すようなフローチャートで解析を実行する。
まず、ステップ４５０１で入力情報を読みこむ。
【０２３６】
ついで、ステップ４５０２で変更箇所が電源であるかどうかを判断し、電源である場合は、電源考慮ＦＦＴ解析を実行する（ステップ４５０４）。
電源でない場合は、変更箇所のみ電源非考慮ＦＦＴ解析により置き換え（ステップ４５０３）、ついで電源考慮ＦＦＴ解析を実行する（ステップ４５０４）。
【０２３７】
このようにして、高速処理を行うことが可能となる。
【産業上の利用可能性】
【０２３８】
本発明は、不要輻射の主要因とも言える電源電流の変化の解析をはじめ不要輻射解析を行い、その最適化をはかるものであって、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を効率よく反映することにより高速性と高精度化を両立させ、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することを可能にする。さらには、ＥＭＩ発生個所の特定を支援することによる効率的なＥＭＩ対策に有効である。
【０２３９】
また、電源、パッケージ、測定系に起因する不要輻射を、高速かつ少メモリで高精度に解析することが出来る。
【図面の簡単な説明】
【０２４０】
【図１】本発明の第１１の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図２】本発明の第１１の実施の形態における不要輻射解析方法を実現するためのフローチャート図
【図３】第１１の実施の形態における不要輻射解析方法で用いられるネットリストの一例を示す図
【図４】第１１の実施の形態における不要輻射解析方法で用いられる電源パッケージ測定系ＲＬＣ情報を示す等価回路図
【図５】第１１の実施の形態における不要輻射解析方法で得られた周波数スペクトルの一例
【図６】推定電源電流モデルの波形モデルを示す図
【図７】本発明の第１1の実施の形態の電源／パッケージ／測定装置非考慮電流推定手段を論理シミュレータを用いて実現する際に用いられる最適な波形モデルを示す図
【図８】本発明の第１1の実施の形態でもちいられるデータの一例を示す図
【図９】本発明の第１1の実施の形態で等価電源電流の算出方法を示す説明図
【図１０】本発明の第１1の実施の形態でもちいられるズ8のデータに対応した周波数スペクトルデータの一例を示す図
【図１１】第１１の実施の形態における不要輻射解析方法で用いられる電源パッケージ測定系ＲＬＣ情報を示す等価回路図
【図１２】本発明の第１１の実施の形態における詳細周波数記憶手段のデータ例を示す図
【図１３】本発明の第１１の実施の形態における電源パッケージ測定系非考慮推定手段の推定方法を示すフローチャート図
【図１４】本発明の第１１の実施の形態における電源パッケージ測定系考慮推定手段の推定方法を示すフローチャート図
【図１５】本発明の第１２の実施の形態における同期読み出し方法を示すフローチャート図
【図１６】本発明の第１２の実施の形態における電源パッケージ測定系非考慮推定手段の推定方法を示すフローチャート図
【図１７】本発明の第１２の実施の形態における電源パッケージ測定系考慮推定手段の推定方法を示すフローチャート図
【図１８】本発明の第１３の実施の形態における電源パッケージ測定系考慮推定手段の推定方法を示すフローチャート図
【図１９】本発明の第１４の実施の形態におけるＦＦＴ解析のフローチャート図
【図２０】本発明の第１４の実施の形態における電源パッケージ測定系考慮推定手段の推定方法を示すフローチャート図
【図２１】本発明の第１４の実施の形態における電流情報を示す図
【図２２】本発明の第１４の実施の形態における平均化電流情報を示す図
【図２３】本発明の第１５の実施の形態におけるＦＦＴ解析のフローチャート図
【図２４】本発明の第１７の実施の形態における電源パッケージ測定系考慮推定手段の推定方法を示すフローチャート図
【図２５】本発明の第１７の実施の形態における電源／パッケージ／測定系考慮ＦＦＴ電流推定手段の動作を示すフローチャート図
【図２６】本発明の第１６の実施の形態における電源パッケージ測定系考慮推定手段の推定方法を示すフローチャート図
【図２７】本発明の第１６の実施の形態における周波数応答結果を示す図
【図２８】本発明の第１８の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図２９】本発明の第１８の実施の形態におけるＦＦＴ推定手段の推定方法を示すフローチャート図
【図３０】本発明の第１９の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図３１】本発明の第１９の実施の形態におけるＦＦＴ推定手段の推定方法を示すフローチャート図
【図３２】本発明の第２０の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図３３】本発明の第２０の実施の形態におけるＦＦＴ推定手段の推定方法を示すフローチャート図
【図３４】本発明の第１０の実施の形態における機能記述の一例を示す図
【図３５】本発明の第２１の実施の形態におけるハイブリッド解析を用いた推定方法を示すブロック図
【図３６】本発明の第２１の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図３７】本発明の第２２の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図３８】本発明の第２３の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図３９】本発明の第２４の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図４０】本発明の第２５の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図４１】本発明の第２６の実施の形態におけるハイブリッド解析を用いた推定方法を実行するための装置ブロック図
【図４２】本発明の第２６の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図４３】本発明の第２７の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図４４】本発明の第２８の実施の形態におけるインクリメンタル解析を用いた推定方法を実行するための装置を示すブロック図
【図４５】本発明の第２８の実施の形態におけるインクリメンタル解析を用いた推定方法を示すフローチャート図
【図４６】従来例の不要輻射解析方法を実現するための概念構成を示すブロック図
【図４７】従来例のトランジスタレベルの不要輻射解析方法を実現するための概念構成を示すブロック図
【図４８】本発明の第１の実施の形態の不要輻射最適化工程を示すフローチャート図
【図４９】本発明の第２の実施の形態の不要輻射最適化工程を示すフローチャート図
【図５０】本発明の第３の実施の形態の不要輻射最適化工程を示すフローチャート図
【図５１】本発明の第４の実施の形態の不要輻射最適化工程を示すフローチャート図
【図５２】本発明の第４の実施の形態の不要輻射最適化工程を示すフローチャート図
【図５３】本発明の第５の実施の形態の不要輻射最適化工程を示す全体処理フローチャート図
【図５４】本発明の第５の実施の形態の不要輻射最適化工程のフロアプラン時の処理工程を示すフローチャート図
【図５５】本発明の第６の実施の形態の不要輻射最適化工程のレイアウトセル配置時の処理工程を示すフローチャート図
【図５６】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図５７】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図５８】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図５９】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６０】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６１】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６２】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６３】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６４】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６５】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６６】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６７】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６８】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６９】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図７０】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図７１】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図７２】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図７３】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図７４】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図７５】本発明の第７の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図７６】本発明の第７の実施の形態におけるＦＦＴ結果記憶手段のデータ例を示す図
【図７７】本発明の第７の実施の形態におけるソート結果記憶手段のデータ例を示す図
【図７８】本発明の第７の実施の形態におけるＦＦＴソート手段のフローチャート
【図７９】本発明の実施の形態のＦＦＴ結果の表示を示す図
【図８０】本発明の実施の形態の回路データの表示例を示す図
【図８１】本発明の実施の形態の機能表示を示す図
【図８２】本発明の実施の形態の機能表示を示す図
【図８３】本発明の実施の形態のレポート出力の表示を示す図
【図８４】本発明の第７の実施の形態の回路データの変更処理工程を示すフローチャート図
【図８５】本発明の第８の実施の形態の回路データの変更処理工程を示すフローチャート図
【図８６】本発明の第９の実施の形態のネットリストの変更処理工程を示すフローチャート図
【図８７】本発明の第１０の実施の形態のネットリストの変更処理工程を示すフローチャート図
【符号の説明】
【０２４１】
１０１ 回路情報１０２ 解析制御入力部１０３ 不要輻射シミュレーション部１０４解析情報表示部１０５ 最適化制御入力部１０６ 不要輻射最適化部１０７ 最適化情報表示部
【技術分野】
【０００１】
本発明は、半導体装置にかかり、特に、大規模でかつ高速駆動のＬＳＩ(大規模半導体集積回路)に対して高速かつ高精度のシミュレーションを行い、電磁輻射による不要輻射（ＥＭＩ：Electromagnetic Interference）を最適化するようにＬＳＩの設計を支援する方法を用いて形成した半導体装置に関する。
【背景技術】
【０００２】
ＬＳＩは、コンピュータはもちろんのこと、携帯電話等の通信機器、一般家庭製品や玩具、自動車まで利用範囲が拡大している。しかし、その一方で、これらの製品から生じる不要輻射がテレビ・ラジオ等の受信装置の電波障害や他システムの誤動作の原因として問題になっている。これらの問題に対して、フィルタリングやシールディングといった製品全体としての対策も施されているが、部品点数増大・コスト増大・製品上対策の難しさ等の観点より、ＬＳＩパッケージとしてのノイズ抑制が強く要請されている。
【０００３】
このような状況下、各製品においてＬＳＩはキーデバイスとして位置付けられおり、製品の競争力確保のために、ＬＳＩの大規模化・高速化が要求されている。製品サイクルが短くなる中で、これらの要求に答えるためにはＬＳＩ設計の自動化が必須であり、現状の設計自動化技術導入の条件として同期設計を採用する必要が高まっている。基準クロックに同期して全回路が動作し、大規模かつ高速駆動のＬＳＩの場合には、その瞬間電流は非常に大きくなってしまうことになり、不要輻射の増大を引起すことになる。
【０００４】
本発明は、ＬＳＩの大規模化・高速化を維持しつつも不要輻射を低減するために不可欠であるＥＭＩ評価が可能なシミュレーション手法に関するものである。
ＬＳＩが他へ被害を与えるノイズを大別すると、放射ノイズと伝導ノイズがある。ＬＳＩからの直接的な放射ノイズとしてＬＳＩの内部配線から放射されるノイズもあるが、内部配線はアンテナとしては大きくない。もちろん、ＬＳＩの動作周波数向上に伴い、ＬＳＩから直接的に放射されるノイズが将来的に問題となるとは思われるが、現時点においてはＬＳＩ内部の放射ノイズは問題になるレベルではない。
【０００５】
これに対して、伝導のノイズは、ＬＳＩ内のワイヤ、リードフレーム、パッケージやプリント基板上配線など直接的な接続を通じてプリント基板上の他のデバイスへ影響を与えるとともに、これらの接続経路を発信源すなわちアンテナとしてノイズを放射する。この接続経路よりなるアンテナはＬＳＩ内部の配線と比べると非常に大きく、不要輻射を考える上で支配的な要素である。
【０００６】
ＬＳＩからの伝導ノイズの経路として、電源と信号があるが、近傍の電磁界を考える場合、電源の電流の変化が電源線をアンテナとして輻射されるノイズが支配的であると考えられる。そしてこの電源に加え、パッケージあるいは測定系も問題となることが多い。
例えば、近年LSIにおけるEMIノイズが重要な問題となってきたため、IEC（国際電気標準委員会）においてLSIのEMIノイズの実測方法の標準化がなされようとしており、マグネチックプローブ法やVDE法といった解析方法が提案されている。
これにより、LSIベンダは同一の土俵に乗り、顧客に自社のLSIのEMIノイズ性能をアピールすることができ、また顧客もEMIノイズの観点での絶対的なLSIの比較が出来るようになる。また、この標準実測方法が普及すれば、おのずとLSIのEMIノイズ基準が確定していくものと思われる。
しかしながら、従来は測定系（測定装置および測定するためのプリント基板）の考慮がなされていなかったため、LSIの開発段階において、前記の基準を満たしているかどうかを判断することが出来なかった。
また、信号においては信号の変化時に生じるリンギング・オーバーシュートが問題となる場合もあるが、ＬＳＩ内部電源レベルの変動が信号波形として伝導することが問題となる場合が多い。電源・信号どちらの経路を伝導し放射されるノイズも、電源電流の変化と強く相関があると考えられる。
【０００７】
簡単なインバータ回路を用いてＣＭＯＳ回路の電源電流を説明する。インバータ回路への入力電圧が変化する場合に、ＣＭＯＳ回路の主な電源電流である負荷容量充放電電流が流れる。そして、これに加え貫通電流が加算して流れることになる。このようなＣＭＯＳ回路を設計するにあたり、自動設計ツールを用いる上での制約により同期化しているが、同期化したことによりＬＳＩ全体の回路が同時に動作するため、基準クロックに同期して電源のピーク電流が発生する。しかも、高速化、すなわち周期を短縮するためには、短時間に充放電できるようにトランジスタを大きくするが、その結果としてピーク電流が増大する。当然、ＬＳＩが大規模化することによってもＬＳＩ全体の電源電流は増大する。このようにして、電源のピーク電流が増大し、電源電流が急峻な変化をするようになってきているが、この急峻な変化が高調波成分を増大させてしまい、不要輻射の増大を招いている。
【０００８】
不要輻射の主要因とも言える電源電流の変化について高精度のシミュレーションを行うことが、ＬＳＩにおける不要輻射の評価として有効であると考えられる。
ところで従来は、以下に示すようにトランジスタレベルで電流解析を行う電流シミュレーション手法が用いられていた。
【０００９】
図４７は、トランジスタレベルの電流解析手法を用いた従来のＥＭＩ解析方法の処理フローを示したブロック図である。この方法では、解析対象となるＬＳＩのレイアウト情報から、レイアウトパラメータ抽出（以下、ＬＰＥとする）処理４７０３を行い、スイッチレベルネットリストについて回路シミュレーション４７０６、電流源モデリング処理４７０８、電源配線ＬＰＥ処理４７１０、過渡解析シミュレーション４７１２、ＦＦＴ処理４７１４の各ステップを行うように構成されている。
【００１０】
以下、各ステップについて図４７を参照しながら説明する。
ステップ４７０３ではＥＭＩ解析対象となる半導体集積回路のレイアウトデータ４７０１と、トランジスタ素子や各種配線寄生素子（抵抗、容量等）、各素子のパラメータ値、及びそれら抽出結果の出力形式を定義したＬＰＥルール４７０２が入力され、そのＬＰＥルール４７０２に基づきレイアウトデータ４７０１における各素子のパラメータを算出し、ネットリスト４７０４が生成される。尚、本ステップでは電源（及びグランド）配線の寄生素子については、抽出対象にしない。
【００１１】
ステップ４７０６では前記ステップ４７０３より生成されたネットリスト４７０４と解析対象回路において所望の論理的動作を再現させるためのテストパターン４７０５が入力され、内部回路の動作状態に応じて、負荷容量を充放電する充放電電流や貫通電流等を算出し、各トランジスタ毎の電流波形情報４７０７が生成される。尚、本ステップの最初の処理では電源（及びグランド）電位を変動の無い理想電位と仮定して処理を行う。
【００１２】
ステップ４７０８では前記ステップ４７０６より生成されたトランジスタ毎の電流波形情報４７０７が入力され、それぞれを以降のステップ４７１２で適用できる形式にモデリングし、電流源素子モデル情報４７０９が生成される。尚、以降のステップ４７１２の処理負荷軽減のためにも、複数個のトランジスタで構成される機能回路ブロック毎に電流源素子としてモデリングする手法が一般的である。
【００１３】
ステップ４７１０は前記ステップ４７０３に対して、抽出対象がＥＭＩ解析対象となるトランジスタ素子や各種配線寄生素子から、電源及びグランド配線の寄生素子（抵抗、デカップリング容量等）に代わる点が異なるのみであるため説明を省略する。尚、本ステップにより電源（及びグランド）配線ネットリスト４７１１が生成される。
【００１４】
ステップ４７１２では前記ステップ４７０８より生成された電流源素子モデル情報４７０９と前記ステップ４７１０より生成された電源（及びグランド）配線ネットリスト４７１１とワイヤやリードフレームのインピーダンス（抵抗、容量、インダクタンス）４７１６が入力され、ＳＰＩＣＥに代表される過渡解析シミュレータを使用した解析により、解析対象回路の電源電圧変動を算出した電源電圧降下結果４７１７が生成される。
【００１５】
この後、前記ステップ４７０６の再処理を行う。その際に、前記ステップ４７０６の最初の処理では電源（及びグランド）電位を変動の無い理想電位と仮定したのに対して、ここでは前記ステップ４７１２より生成された電源電圧降下結果４７１７が入力され、電源電圧変動を考慮に入れた各トランジスタ毎の電流波形情報４７０７が再度生成される。同様に前記ステップ４７０８、４７１２の再処理が行われる。
【００１６】
この前記ステップ４７０６、４７０８、４７１２のループ処理を複数回繰り返すことで、電源電圧変動をより高精度に再現させた電流波形結果４７１３が生成される。ステップ４７１４では前記ステップ４７１２より生成された電流波形結果４７１３が入力され、高速フーリエ変換（以下、ＦＦＴとする）を施すことにより、周波数スペクトラム解析を行なうことが可能となり、ＥＭＩ解析結果４７１５を得ることが出来る。
【００１７】
この従来例では、ＬＰＥ処理４７０３、電源配線ＬＰＥ処理４７１０及び電流源モデリング処理４７０８の合わせ込みによって検証精度は大きく左右するものの、一定レベルの解析精度が期待できる。しかし、このようなトランジスタレベルの電流解析にはＳＰＩＣＥに代表される過渡解析シミュレータを使用するため、ＥＭＩ解析対象回路規模に制限があり処理時間も長大となる。半導体集積回路の大規模化に伴い、近年、トランジスタレベルよりも抽象度が高く、高速解析が可能なＥＭＩ解析方法の確立が望まれている。
【００１８】
また、チップの大規模化と素子数の増加により電源線のネットワークが大規模化しており、処理時間増大は不要輻射解析上大きな障害となりつつある。処理時間短縮のため、これら電源線の抵抗・容量に対するリダクション手段も提案もされているが、電源線が格子構造となるようなゲートアレイに限定される。
【００１９】
また、電源電流値をＦＦＴすることでＥＭＩ解析したとしても、最終的には、ＦＦＴ特性を設計者が判断するものとなっている。この手段では原因個所の特定に非常に時間がかかってしまうか、または不可能であり、また解析情報として、それを直接修正に反映させるものとしては、不充分であるという問題もある。
【００２０】
また、測定系についても、測定系自体の規模と素子によっては、処理時間増大を招き、不要輻射解析上無視し得ない問題となっている。
【００２１】
このように、従来のＬＳＩの不要輻射解析方法は、電源及びグランドひいては測定系に抵抗、容量、インダクタンスによるデカップリングの考慮と高速処理の両立という観点、不要輻射解析結果の設計への迅速な反映という観点において十分とは言えないものであった。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
このように、半導体集積回路の大規模化が進んでいる近年、トランジスタレベルよりも抽象度が高く、高速解析が可能であるゲートレベルの電流解析手法を利用したＥＭＩ解析方法の確立が望まれており、種々の提案がなされている。このような状況の中で、解析された不要輻射情報にしたがって最適化対策としては、なかなか十分な技術が確立されておらず、種々の研究が重ねられている。
【００２３】
また、ＥＭＩ解析したとしても、その主たる原因がどの回路にあるのかが不明であり、ＥＭＩ改善のためにどの回路を修正することが有効であるのかが分からないという問題もある。
【００２４】
そこで、高速解析しつつも、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を電源電流計算に反映することで、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することのできる不要輻射解析方法および装置を提供すべく、本発明者らは、周波数帯毎に、ＦＦＴ解析離散幅を割り当て、モデル化する工程と、前記モデル化する工程によって算出された電流変化情報を高速フーリエ変換処理する工程とを含む不要輻射解析方法を提案している（特２０００−６３７８３）。この方法では、デカップリング容量のＦＦＴ結果への影響を表現することができず、表現するとすれば、三角形の底辺を広げるしかないため、それでは正確に表現することができず、その効果を出すことができないという問題があった。
【００２５】
本発明は前記実情に鑑みてなされたもので、解析処理のなされたＬＳＩに対し、ＥＭＩ発生個所の特定を可能にし、効率的な対策を行うことを目的とする。
【課題を解決するための手段】
【００２６】
そこで本発明では、高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、互いに隣接する２つのセルライン間にグランド配線または電源配線のみが存在する領域と互いに隣接する２つのセルライン間にグランド配線および電源配線がともに存在する領域が存在することを特徴とする。
また、本発明は、高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、互いに隣接するセルライン間にグランド配線または電源配線のみが存在する領域と所定の数以上の論理セルが存在するセルラインと隣接するセルラインの間にはグランド配線および電源配線がともに存在する領域が存在することを特徴とする。
また、本発明は、高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、互いに隣接するセルライン間にグランド配線または電源配線のみが存在する領域とセルラインの面積に対する前記セルラインに配置された複数の論理セルの面積の和の割合である敷き詰め率が所定の値以上であるセルラインと隣接するセルラインの間にはグランド配線および電源配線がともに存在する領域が存在することを特徴とする。
なお本発明の半導体装置は以下の方法で形成される。すなわち、シミュレーションの実行によってＬＳＩの電源電流の波形を解析する解析工程と、前記解析工程でノイズ量が多いブロックまたはインスタンスを抽出する工程と、前記抽出された前記ブロックまたはインスタンスに対して、設計段階に応じて、電源ノイズ削減処理を行う工程と、再度解析を行い、ノイズ量が所定の値より小さくなるまで前記解析する工程と、前記インスタンスを抽出する工程と前記電源ノイズ削減処理を行う工程とを繰り返すようにしたことを特徴とする。
【００２７】
また本発明では、前記設計段階に応じて電源ノイズ処理を行う工程は、フロアプラン段階でレイアウトデータの変更処理を行う第１の工程を含むものを含む。
【００２８】
また本発明では、前記設計段階に応じて電源ノイズ削減処理を行う工程は、レイアウト段階でレイアウトデータの変更処理を行う第２の工程を含むことを特徴とするものを含む。
【００２９】
また本発明では、前記第１の工程は、前記抽出する工程で抽出された対象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいてレイアウトデータの変更を行う工程とを含むものを含む。
【００３０】
また本発明では、前記第２の工程は、前記抽出する工程で抽出された対象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいてレイアウトデータの変更を行う工程とを含むものを含む。
【００３１】
また本発明では、前記第１の工程は、前記抽出する工程で抽出された対象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいて必要なブロックに対してレイアウトデータの変更を行う工程とを含むものを含む。
【００３２】
また本発明では、前記レイアウトデータの変更を行う工程は、対象ブロックのアスペクト比すなわち縦横比を変更し、電源電流経路の配線面積を実質的に変更する工程であるものを含む。
【００３３】
また本発明では、前記レイアウトデータの変更を行う工程は、対象ブロックのブロック位置を変更し、前記対象ブロックに接続される電源電流経路を変更することにより、電源電流経路の配線面積を変更する工程であるものを含む。
【００３４】
また本発明では、前記第２の工程は、所望のデカップリング容量をもつように、グランド線または電源線共通で配列されているセルラインの一方の方向を反転すると共に、互いに隣接する電源線とグランド線との間に所定の間隔をもたせるようにしたものを含む。
【００３５】
また本発明では、前記第２の工程は、互いに隣接する電源線とグランド線との形成されている層の上層又は下層に、前記電源線とグランド線との間の電位に接続された補助線を配設し、前記電源線とグランド線、前記グランド線と前記補助線、前記補助線と前記電源線との間の合成容量が所望のデカップリング容量をもつように、調整する工程を更に含むものを含む。
【００３６】
本発明では、シミュレーションの実行によってＬＳＩの不要輻射量を解析する不要輻射解析工程と、前記不要輻射解析工程でノイズ量が多いインスタンスを選出する工程と、選出された前記インスタンスの信号タイミングに遅延が発生しない程度に前記インスタンスの駆動能力を下げるように調整する工程とを含むことを特徴とする。
【００３７】
かかる構成によれば、ノイズ量が多いインスタンスを選出し、当該インスタンスに対して信号タイミングに遅延が発生しない程度に駆動能力を下げるようにすれば、容易に作業性よく不要輻射の最適化を行うことが可能となる。なおここで遅延が発生しない程度に駆動能力を下げるとは、例えばＬＳＩの出力にエラーが発生しない程度、すなわち、回路動作が通常に動作できる状態を維持しつつ駆動能力を下げることをいう。
【００３８】
本発明では、上記方法において、前記調整する工程は、さらに前記インスタンスを第1
のインスタンスとし前記第1のインスタンスの出力信号配線に隣接して平行する出力信号
配線を持つ第２のインスタンスが存在しここにクロストーク発生がある場合に、両インスタンスの出力信号波形の傾きを考慮して、（相互の駆動能力比が大きくならない程度に）第1のインスタンスのみあるいは第１および第２のインスタンスのの駆動能力を下げるよ
うに調整する工程を含むことを特徴とする。
【００３９】
本発明では、上記方法において、シミュレーションの実行によってＬＳＩの不要輻射量を解析する不要輻射解析工程と、前記不要輻射解析工程でノイズ量が多いインスタンスを選出する工程と、選出された前記インスタンスの信号タイミングに遅延が発生しない程度に前記インスタンスに供給しているローカル電源配線のインダクタンスを追加するように補正する工程とを含むことを特徴とする。
【００４０】
本発明では、上記方法において、前記補正する工程は、配線抵抗を増大する工程を含むことを特徴とする。
【００４１】
本発明では、シミュレーションの実行によってＬＳＩの不要輻射量を解析する不要輻射解析工程と、前記不要輻射解析工程で得られたデータに基づいてクロストークのアグレッサインスタンスを選出する工程と、選出された前記インスタンスの信号タイミングに遅延が発生しない程度に前記アグレッサインスタンスの駆動能力を下げるように調整する工程とを含む事を特徴とする。
【００４２】
本発明では、上記方法において、さらにビクティムインスタンスのＥＭＩノイズが問題とならない程度にビクティムインスタンスの駆動能力をあげる工程とを含む事を特徴とする。
【００４３】
本発明では、上記方法において、前記アグレッサインスタンスおよびビクティムインスタンスの両方の駆動能力を下げる場合には、駆動能力比が大きくならないようにそれぞれの駆動能力を設定するように構成したことを特徴とする。
【００４４】
本発明では、シミュレーションの実行によってＬＳＩの不要輻射量を解析する不要輻射解析工程と、前記不要輻射解析工程でノイズ量が多いブロックまたはインスタンスを抽出する工程と、前記抽出された前記ブロックまたはインスタンスに対して、設計段階に応じて、フロアプラン段階およびレイアウト段階と、両面から不要輻射削減処理を行う工程と、再度不要輻射解析を行い、不要輻射量が所定の値より小さくなるまで一連の処理を繰り返すようにしたことを特徴とする。
【００４５】
かかる構成によればたとえば、チップのデカップリング容量の生成面積を増やす対策（電源面積を増やす対策法など）は、チップ面積の増大を招くデメリットがあるが、必要箇所に必要量だけ対策を行なうことができるため、過度な面積増大を抑えることが可能である。
【００４６】
また、アスペクト比を変える対策あるいはブロック位置を変える対策を用いようとする場合、チップ面積を増加させないEMI対策となるので極めて効果的である。この方法はフ
ロアプランで早期な対策を行なうことができるため作業効率が良好である。
【００４７】
さらにまた、セルラインの変更による対策は、最も効果の高い挿入位置にすなわち、当該インスタンスに最も近い位置カップリング容量を容易に生成するので効果的である。このようにしてチップ面積を増大をなるべく抑えてEMI対策を行うことが可能である。
【００４８】
本発明では、上記方法において、前記設計段階に応じて不要輻射削減処理を行う工程は、フロアプラン段階でレイアウトデータの変更処理を行う第１の工程を含むことを特徴とする。
【００４９】
本発明では、上記方法において、前記設計段階に応じて不要輻射削減処理を行う工程は、レイアウト段階でレイアウトデータの変更処理を行う第２の工程を含むことを特徴とする。
【００５０】
本発明では、上記方法において、前記第1の工程は、前記抽出する工程で抽出された対
象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいてレイアウトデータの変更を行う工程とを含むことを特徴とする。
【００５１】
本発明では、上記方法において、前記第２の工程は、前記抽出する工程で抽出された対象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいてレイアウトデータの変更を行う工程とを含むことを特徴とする。
【００５２】
本発明では、上記方法において、前記第１の工程は、前記抽出する工程で抽出された対象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいて必要なブロックに対してレイアウトデータの変更を行う工程とを含むことを特徴とする。
【００５３】
本発明では、上記方法において、前記レイアウトデータの変更を行う工程は、対象ブロックのアスペクト比すなわち縦横比を変更し、電源電流経路の配線面積を実質的に変更する工程であることを特徴とする。
【００５４】
本発明では、上記方法において、前記レイアウトデータの変更を行う工程は、対象ブロックのブロック位置を変更し、電源電流経路の配線面積を実質的に変更する工程であることを特徴とする。
【００５５】
本発明では、上記方法において、前記第２の工程は、所望のデカップリング容量をもつように、グランド線または電源線共通で配列されているセルラインの一方の方向を反転すると共に、互いに隣接する電源線とグランド線との間に所定の間隔をもたせるようにしたことを特徴とする。
【００５６】
本発明では、上記方法において、前記第２の工程は、互いに隣接する電源線とグランド線との形成されている層の上層又は下層に、前記電源線とグランド線との間の電位に接続された補助線を配設し、前記電源線とグランド線、前記グランド線と前記補助線、前記補助線と前記電源線との間の合成容量が所望のデカップリング容量をもつように、調整する工程を更に含むことを特徴とする。
【００５７】
本発明では、シミュレーションの実行によって、信号変化の発生時に生成され、発生対象である前記ＬＳＩチップの各セルのインスタンス名、その信号名、発生時刻、遷移情報を含む各イベント情報を考慮して対象ブロックに対する瞬間的な電流量を算出し、不要輻射対策が必要となる程度にノイズレベルの大きいブロック又はインスタンスを抽出する工程と、前記ブロック又はインスタンスをノイズレベルの大きさに従ってソーティングし表示する表示工程とを含むことを特徴とする。
【００５８】
かかる構成によれば、ノイズレベルの大きさに従ってソーティングしこれを表示することにより、容易に不適切な個所を検知することができるため、作業性よく作業することが可能となる。
【００５９】
本発明では、シミュレーションの実行によって、信号変化の発生時に生成され、発生対象である前記ＬＳＩチップの各セルのインスタンス名、その信号名、発生時刻、遷移情報を含む各イベント情報を考慮して対象ブロックに対する瞬間的な電流量を算出する工程と、前記瞬間的な電流量をあらかじめ決定された規則に従ってモデル化する工程と、前記モデル化する工程によって算出された電流変化情報を周波数解析処理する工程とを含む不要輻射解析方法において、前記周波数解析処理工程で得られた周波数情報を表示する表示工程を含むことを特徴とする。
【００６０】
本発明では、上記方法において、前記表示工程で表示された情報から着目すべきブロックをハイライト表示する工程と、前記ブロックに対して不要輻射最適化処理を行い、最適化処理後の不要輻射情報を解析する不要輻射解析工程と、前記解析された情報を表示する工程とを含むことを特徴とする。
【００６１】
本発明では、上記方法において、前記最適化処理を処理履歴情報として記憶する工程と、必要に応じて処理履歴情報を表示する工程とを含むことを特徴とする。シミュレーションは、例えば論理シミュレーションの実行によってなされ、周波数帯毎に、ＦＦＴ解析離散幅を割り当て、モデル化する工程と、前記モデル化する工程によって算出された電流変化情報を高速フーリエ変換処理する工程とを含む。
【００６２】
本発明では、ＬＳＩの不要輻射ノイズ解析結果に基き、不要輻射ノイズの大きい箇所を判断する工程と、前記判断する工程で不要輻射ノイズが大きいと判断された箇所を表示する工程を含むことを特徴とする。
かかる構成によれば、不適切な箇所が容易に検知でき、しかも目視できるため、最適化のための作業性が極めて良好である。
【００６３】
本発明では、前記表示する工程は、２つ以上のＦＦＴ結果に基づき、その差分のうち不要輻射ノイズの大きい箇所の差分を計算し表示する工程を含むことを特徴とする。
かかる構成によれば、結果を理解し易く、最適化のための作業性が向上する。
【００６４】
本発明では、前記表示する工程は２つのＦＦＴ結果を表示し、指定した任意形状部分の差分を色分けして表示する工程を含むことを特徴とする。
かかる構成によれば、結果を理解し易く、最適化のための作業性が向上する。
【００６５】
本発明では、前記判断する工程はノイズの大きさに従ってソートされた部分回路の情報に基づき、計算する工程を含むことを特徴とする。
かかる構成によれば、情報がノイズの大きさに従ってソートされているため、容易に作業性よく演算を行うことが可能である。
【００６６】
本発明では、前記表示する工程は、回路図情報もしくはレイアウト情報に色分け、もしくは文字情報で表示する工程を含むことを特徴とする。
かかる構成によれば、最適化工程の作業性が極めて良好となる。
【００６７】
本発明は、前記ブロックに対して不要輻射最適化を行い、最適化部分の不要輻射情報を解析する不要輻射解析工程と、前記解析された情報を表示する表示工程とを含むことを特徴とする。
かかる構成によれば、最適化された部分をさらに解析し、満足し得るものであるかを判断するに際し、極めて作業性のよいものとなる。
【発明の効果】
【００６８】
本発明は、不要輻射の主要因とも言える電源電流の変化の解析をはじめ不要輻射解析を行い、その最適化をはかるものであって、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を効率よく反映することにより高速性と高精度化を両立させ、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することを可能にする。さらには、ＥＭＩ発生個所の特定を支援することによる効率的なＥＭＩ対策をも可能にするものである。
【００６９】
さらにまた本発明は、不要輻射の主要因とも言える電源電流の解析において、当該ＬＳＩチップの回路情報から理想電源において電源電流に流れる等価電源電流情報を算出する工程と、前記等価電源電流情報に、前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として考慮し、前記回路情報に前記解析制御情報を反映させた総合情報を等価回路として見積もる見積もり工程と、前記見積もり工程で見積もられた総合情報に従い、シミュレーションを実行するシミュレーション工程とを含む不要輻射解析を適用することにより、より効率よく最適化処理をはかることができる。
【００７０】
上記構成によれば、電源、パッケージ、測定系に起因する不要輻射を、高速かつ少メモリで高精度に解析することが出来る。
【００７１】
そして電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を、ハイブリッド解析を、電源電流計算に反映することにより高速性と高精度化を両立させ、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することを可能にする。さらには、ＥＭＩ発生個所の特定を支援することによる効率的なＥＭＩ対策をも可能にするものである。
また、本発明では、ブロック又はインスタンスをノイズレベルの大きさに従ってソーティングし表示する表示工程とを含むようにしているため、より高速でかつ高精度の解析を行うことができ、優れた最適化処理が可能となる。
【００７２】
なお、全自動での最適化は現実的に不可能であるが、周波数に対して各インスタンスから出ているノイズ量がわかるＥＭＩ特有の情報を使って、ユーザと対話的にベストの最適化方法を選択、決定していくことにより有効な最適化が実現可能となる。
【発明を実施するための最良の形態】
【００７３】
以下、本発明に係る不要輻射最適化方法の実施の形態について説明する。
実施の形態１
図１は、本発明に係る不要輻射最適化方法を実施するための不要輻射解析装置の全体構成を示す概念図である。
【００７４】
この不要輻射解析装置は、当該ＬＳＩチップの回路情報１０１に、前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路として見積もる、解析制御入力部１０２と、前記解析制御入力部で見積もられた総合情報に従い、シミュレーションを実行する不要輻射シミュレーション部１０３と、前記不要輻射シミュレーション部１０３で得られた解析情報を表示する解析情報表示部１０４と、前記不要輻射シミュレーション部１０３で得られた解析情報と、最適化制御入力部１０５からの最適化基準に基づいて不要輻射を最適化する不要輻射最適化部１０６と、不要輻射最適化部１０６の情報に基づいて、最適化情報を表示する最適化情報表示部１０７とを具備したことを特徴とする。
【００７５】
ここでは図４８にフローチャートを示すように、不要輻射最適化部において、信号タイミング遅延が発生しない程度にインスタンスの駆動能力を下げるように調整する工程を含むことを特徴とする。後述する方法によってノイズ量が多いインスタンスが選出されたものとし、このインスタンスに対する不要輻射最適化対策を行なう方法について説明する。
【００７６】
まず、シミュレーションによりＥＭＩ解析を実行し、ノイズ量が多いインスタンスを選出する（ステップ４８０１）。
【００７７】
次いで選出インスタンスの信号タイミングに余裕があるか否かを判断し（ステップ４８０２）、余裕があると判断された場合は、信号タイミング遅延が発生しない程度にインスタンスの駆動能力を下げる（ステップ４８０３）。
【００７８】
実施の形態２
次に本発明の第２の実施の形態について説明する。ここでは図４９にフローチャートを示すように、クロストークを考慮した不要輻射対策を行なうようにしたことを特徴とするもので、ノイズ量が多いと判断されたインスタンスの出力信号配線に隣接して平行する出力信号配線をもつインスタンスが存在する場合、このインスタンスが大きい場合には当該インスタンスのみならず、このインスタンスの駆動能力を信号タイミング遅延が発生しない程度に下げるようにしたことを特徴とする。
【００７９】
ここでは、後述する方法によってノイズ量が多いインスタンスが選出されたものとし、このインスタンスに対する不要輻射最適化対策を行なう方法について説明する。
まず、シミュレーションによりＥＭＩ解析を実行し、ノイズ量が多いインスタンスを選出する（ステップ４９０１）。
【００８０】
次いで選出インスタンスの信号タイミングに余裕があるか否かを判断し（ステップ４９０２）、余裕があると判断された場合は、判断ステップ４９０３において、ノイズ量が多いと判断された第1のインスタンスＡの出力信号配線に隣接して平行する出力信号配線を
もつ第２のインスタンスＢが存在するか否かを判断する。存在すると判断された場合、この当該第１のインスタンスＡと第２のインスタンスＢの大きさを比較し、出力信号波形の傾きが当該第１のインスタンスＡの方が大きいか同程度の場合には当該第１のインスタンスのみならず、この第１のインスタンスの駆動能力を信号タイミング遅延が発生しない程度でかつ第１および第２のインスタンスの駆動能力比が大きくならない程度に下げ、第２のインスタンスＢの信号波形の傾きの方が大きい場合には当該第１のインスタンスＡのみ、駆動能力を信号タイミング遅延が発生しない程度に下げる（ステップ４９０４）。なお、ここで、駆動能力比が大きくならないようにとは、変更後の駆動能力比が変更前の駆動能力比よりも大きくならないように第1のインスタンスＡ及び第２のインスタンスＢの駆動能力を下げるということである。すなわち、変更前の駆動能力比 >= 変更後の駆動能力比の条件で、第1のインスタンスＡ及び第２のインスタンスＢの駆動能力を下げる。
【００８１】
一方、クロストークを生じる第２のインスタンスＢが存在しないと判断された場合は、信号タイミング遅延が発生しない程度に第１のインスタンスＡの駆動能力を下げる（ステップ４９０５）。
【００８２】
実施の形態３
次に本発明の第３の実施の形態について説明する。ここでは図５０にフローチャートを示すように、不要輻射最適化部において、ＩＲドロップを考慮した不要輻射対策を行なうようにしたことを特徴とするもので、ノイズ量が多いと判断されたインスタンスに対し、このインスタンスに供給しているローカル電源配線の抵抗を大きくしＩＲドロップにより、タイミング遅延が発生しない程度にインスタンスへの印加電圧を低下せしめ、駆動能力を下げるように調整する工程を含むことを特徴とする。
【００８３】
ここでは、後述する方法によってノイズ量が多いインスタンスが選出されたものとし、このインスタンスに対する不要輻射最適化対策を行なう方法について説明する。
まず、シミュレーションによりＥＭＩ解析を実行し、ノイズ量が多いインスタンスを選出する（ステップ５００１）。
【００８４】
次いで選出インスタンスの信号タイミングに余裕があるか否かを判断し（ステップ５００２）、余裕があると判断された場合は、このインスタンスに供給しているローカル電源配線の抵抗を大きくしＩＲドロップにより、タイミング遅延が発生しない程度にインスタンスへの印加電圧を低下せしめ、駆動能力を下げるように調整する（ステップ５００３）。
【００８５】
実施の形態４
次に本発明の第４の実施の形態について説明する。ここでは図５１にフローチャートを示すように、不要輻射最適化部において、前記不要輻射解析工程でクロストークの加害者となっているアグレッサインスタンスを選出し、選出されたアグレッサインスタンスの信号タイミングに遅延が発生しない程度に前記アグレッサインスタンスの駆動能力を下げるように調整する工程とを含む事を特徴とする。
【００８６】
ここでは、後述する方法によってノイズ量が多いインスタンスが選出されたものとし、このインスタンスに対する不要輻射最適化対策を行なう方法について説明する。
まず、シミュレーションによりＥＭＩ解析を実行し、ノイズの加害者であるアグレッサインスタンスを選出する（ステップ５１０１）。
【００８７】
次いで選出アグレッサインスタンスのノイズ量が多いか否かを判断し（ステップ５１０２）、ノイズ量が多いと判断された場合には、選出されたアグレッサインスタンスの信号タイミングに余裕があるか否かを判断し（ステップ５１０３）、余裕があると判断された場合は、このアグレッサインスタンスの駆動能力を信号タイミング遅延が発生しない程度に下げる（ステップ５１０４）。
【００８８】
ここで判断ステップ５１０２でノイズ量が多くないと判断された場合および、判断ステップ５１０３で余裕がないと判断された場合は、図５２に示す工程にシフトする。
【００８９】
ここでは、被害者側すなわちビクティムインスタンスのＥＭＩノイズが少ないか否かを判断し（ステップ５２０１）、少ないと判断された場合は、ＥＭＩノイズ量が問題にならない程度にビクティムインスタンスの駆動能力をあげる（ステップ５２０２）。一方被害者側すなわちビクティムインスタンスのＥＭＩノイズが少なくないと判断された場合は、平行信号配線長を減らすあるいは配線間隔を広げる（ステップ５２０３）。これによりクロストークが低減される。
【００９０】
実施の形態５
次に本発明の第５の実施の形態について説明する。図５３に本発明の第５の実施の形態のデカップリング容量挿入による不要輻射対策の全体処理フローを示す。ここでは図５３にフローチャートを示すように、フロアプラン時とレイアウト時とに分けて各々不要輻射削減処理を行い、この後不要輻射解析を行い、不要輻射が所定の範囲以下になっているか否かを判断し、なっていなければ、再度設計フェーズに戻るようにしたことを特徴とするものである。さらに、不要輻射の最適化が必要な箇所に対して、デカップリング容量の効果的な挿入位置を算出する工程と、挿入箇所を作る工程とを持つことを特徴とするものである。
【００９１】
すなわち、ステップ５３０１で不要輻射解析処理を行い、ここで得られたＦＦＴ解析結果の周波数スペクトルを取り出し（ステップ５３０２）、不要輻射対策が必要なノイズレベルの大きいブロックあるいはインスタンスをソーティングする（ステップ５３０３）。すなわち、例えば外部のコンピュータシステムに周波数スペクトルを記憶し、その入出力演算部でそれぞれの構成要素の各ステップをもつプログラム群として記憶されており、所望の順番にソーティングがなされる。
【００９２】
一方、ＦＦＴ結果ソート手段７５０２は前述のコンピュータシステムの入出力演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【００９３】
この後、設計フェーズ（ステップ５３０４）に入り、第1の不要輻射削減処理部でフロ
アプラン時の不要輻射削減処理を行う（ステップ５３０５）一方、第２の不要輻射削減処理部でレイアウト時のセル配置を行うなかで不要輻射削減処理を行う（ステップ５３０６）。
【００９４】
そして再度不要輻射解析を行い（ステップ５３０７）、不要輻射量が所定の値よりも小さいか否かの判断を行う（ステップ５３０８）。
そして不要輻射量が基準値よりも十分に小さくなっていると判断されたとき、不要輻射対策は終了する。
【００９５】
一方、不要輻射量が基準値よりも十分に小さくなっていないと判断されたときは再び設計フェーズに戻り（ステップ５３０４）、再度第１および第２の不要輻射削減処理部で処理対策を行う。
次に、フロアプラン時の不要輻射最適化処理工程について図５４を参照しつつ説明する。
【００９６】
ここではまず、前記コンピュータシステムの出力部でソーティングして得られる対象ブロックの不要輻射解析結果情報からピーク電流情報を抽出する（ステップ５４０１）。不要輻射解析結果情報の一例を図５６に示す。図５６から、周波数成分100MHzで不要輻射の大きいブロックとしてMH2がソーティングされる。ピーク電流情報の一例を図５８に示す
。ピーク電流情報とはブロックまたはインスタンス入り口の電源配線を流れる電流情報のことである。本実施の形態では、一例として、ピークの電流値と電流波形の傾きを情報として抽出したものをピーク電流情報とする。
【００９７】
そして図５９に示すような、ピーク電流とピーク電流を低減させるために必要なデカップリング容量の関係を示した、ピーク電流−デカップリング容量データベースＤＢ１（５４０２）を用いて、図６０に示すように不要輻射を低減するためのデカップリング容量の必要量を算出する（ステップ５４０３）。
【００９８】
そしてこのようにして求められた前記対象ブロックの必要なデカップリング容量と、図６１に示すような、デカップリング容量とデカップリング容量を挿入箇所となる電源配線の面積の関係を示した、デカップリング容量−電源面積データベースＤＢ２（５４０４）から、図６２に示すように電源面積の必要量を算出する（ステップ５４０５）。（本説明では、電源面積を、デカップリング容量の挿入箇所となりえる電源配線の面積と定義する。）
【００９９】
一方レイアウトデータをデータベースから取り出す（ステップ５４０７）。この例では、例えば図６３に示すように相対向する辺上に設けられた電極パッドＰ１，Ｐ２の間に位置する対象ブロックＢをもつ。そしてこのデータから図６４に示すように抵抗値の小さい順に電流経路１、２、３と決定し（ステップ５４０８）、図６５にハッチングＨで示すように第１電流経路の電源面積を算出する（ステップ５４０９）。
【０１００】
このようにして得られた第１電流経路の電源面積と、対象ブロックのピーク電流情報から得られた電源面積の必要量とから、デカップリング容量の挿入箇所となる電源面積が必要量に達しているか否かを判断し、必要量に達していなければ、経路ごとに対策を順次実施する（ステップ５４０６）。また、電流経路を抵抗値によって規定しているため、ステップ５４０１で電流経路ごとにピーク電流情報を算出し、利用することも可能である。
【０１０１】
このようにして得られた電源面積分だけ増大させるべく、アスペクト比変更処理部において、アスペクト比すなわちブロック形状の縦横比を変更する（ステップ５４１０）。例えば図６６に示すように対象ブロックＢの縦横比を反転させると電極面積Ｈ２分だけ増大することになる。
【０１０２】
また、ブロック配置変更処理部においてブロックの配置位置を変更する（ステップ５４１１）。例えば図６７に示すようにブロック位置を第２の電源パッドＰ２から離間せしめ、第一電流経路の電源配線面積を増大させると電極面積Ｈ３分だけ増大することになる。 さらにまた、電源配線変更処理部において、電源配線を変更する（ステップ５４１２）。例えば図６７に示すように配線幅を部分的に2倍にし、第一電流経路の電源配線面積を
増大させると電極面積Ｈ４分だけ増大することになる。
【０１０３】
このようにして、不要輻射を低減すべく、アスペクト比変更処理、ブロック配置変更処置、電源配線変更処理により、デカップリング容量の挿入効果が最も大きい第一電流経路の電源面積を増大させ、再度電源面積の必要量を満たしているか否かを判断する（ステップ５４１３）。
そして、電源面積の必要量を満たしていないと判断されたときは、再度ステップ５４０８に戻り、電流経路の再決定を実施する。図６９に一例を示すように、先の対策工程において、対象ブロックＢの位置が第1の電源パッドＰ１に近い側に移動したことにより、第一電流経路が変更となっている場合、新たに定まった第一電流経路が対象の経路となる。また、第一電流経路が対策工程によって変更しなかった場合は、第二電流経路が対象の経路となる。そして再度経路ごとに不要輻射を低減すべく、アスペクト比変更処理、ブロック配置変更処置、電源配線変更処理により、電源面積を増大させ、再度電源面積の必要量を満たしているか否かを判断し（ステップ５４１３）、これがＯＫとなるまでこれらのステップを繰り返す。
【０１０４】
一般に、チップのデカップリング容量の生成面積を増やす対策は、不要輻射低減手法として用いられるものだが、チップ面積の増大を招くデメリットがある。本実施の形態での電源配線変更処理では、処理を行なう箇所を解析結果に基づいて限定し、必要箇所に必要量だけ対策を行なうので、過度な対策により面積増大を招く恐れがない。また、本実施の形態でのアスペクト比変更処理とブロック配置変更処理では、チップ面積を増大することなくEMI対策を行なうことが可能であり効果的である。
【０１０５】
前記実施の形態では、電源面積を、デカップリング容量の挿入箇所となりえる電源配線の面積と定義したが、デカップリング容量がどの電流経路に属するかということを示すことにより、電源面積を、デカップリング容量の挿入領域として定義し、取り扱うことも可能である。
【０１０６】
このようにしてフロアプラン時の不要輻射削減処理がなされるが、一方、図５３の不要輻射対策全体処理フローで説明したレイアウト時すなわちセル配置時における不要輻射削減処理部における対策について説明する。
【０１０７】
この工程は図５５に示す。図５６に対策が必要なインスタンスをソートした結果情報（５５０１）の一例を示す。図５６では周波数成分100MHzで不要輻射の大きいインスタンスとしてX102.XM123.MH2およびX178.XM123.MH2がソーティングされる。ところで、図７０に一例を示すようなブロックを考える場合、各インスタンスＩは図７１に示すように電源ラインと接地ラインとを持ち、通常は電源の取り出しを容易にするために、図７２に示すように、各セルラインはダブルバック配置すなわち、接地ライン同士、電源ライン同士同一側に配置されるようなセル配置をとることが多い。そこで1つのセルラインを反転させ、隣接セルラインの電源ラインおよび接地ラインを所定の間隔ｃだけ離間させて配置することにより、隣接する電源ラインＶｃｃと接地ラインＧＮＤとの間にデカップリング容量が生成される。
このようにして平面的にデカップリング容量を形成することが可能となる。
【０１０８】
このことを利用し、対策が必要なインスタンスをソートした結果情報を抽出し（ステップ５５０１）、このデータから、前述したようにダブルバック解除すなわち反転させることにより平面的なデカップリング容量を生成するセルラインを決定する（ステップ５５０２）。図５７にこのセルライン反転の説明図を示す。ハッチングが形成されているのが対策を必要とするインスタンスとする場合、対策が必要なインスタンスが最も多く所属しているセルラインが決定される。そしてダブルバック解除を行う（ステップ５５０３）によりデカップリング容量の増大を図ることが可能となる。
【０１０９】
前記実施の形態ではダブルバック解除すなわちセルラインを反転させることにより、平面的なデカップリング容量を生成することにより、不要輻射の低減を行うようにしたが、この他、図７４に図７３のＡ−Ａ断面を示すように、接地ラインおよび電源ラインの上層や下層に絶縁膜を介して追加配線ラインＶｓを配設し、接地ラインおよび電源ラインの中間電位を保持することにより、接地ラインと追加配線ライン、電源ラインと追加配線ライン、および電源ラインと接地ラインの３つのデカップリング容量を追加することができ、微小面積で容易に必要なデカップリング容量を形成することが可能となる。また、対象となるインスタンスにもっとも間近な位置にデカップリング容量が形成できるため、対策の効果を発揮され易い、効率のよいデカップリング容量の挿入位置ということができる。
【０１１０】
又、図５４のステップ５４０１からステップ５４０５で算出される電源面積の必要量を、レイアウト時すなわちセル配置時における不要輻射削減処理を行う際に利用することも容易に実現できる。どの程度、対策を行えばよいかが明らかになるため、過度な面積の増大を抑えることができる。
なお、デカップリング容量は、対象チップの電源配線の幅および周辺回路の状況に応じて決定される。
【０１１１】
この電源配線幅情報には、・仕様段階で予想される、またはフロアプランで決定する、チップの周りに施すリング電源配線の有無とその幅・仕様段階で予想される、またはフロアプランで決定する、各モジュール間に配線する基幹電源配線の幅・仕様段階で予想される、またはフロアプランで決定する、各モジュール間に施すストラップ電源の幅・仕様段階で予想される、またはフロアプランで決定する、電源配線下のデカップリング容量セルの有無などが考慮され、このような値をデータとして入力しておくのが望ましい。しかしながらこれら構成要素がすべて入力されている必要はない。
【０１１２】
実施の形態６
次に、このような最適化工程を効率化するためのユーザインターフェースについて説明する。
従来のＬＳＩにおけるＥＭＩ解析手段では、ＦＦＴ結果のみをレポートする方法が一般的であった。この方法では原因箇所を判断するのに非常に時間がかかってしまうという問題があった。
そこで本実施例では、この問題を解決するため、ユーザインターフェースとして、各インスタンスごとの電流波形に対してＦＦＴを行い、各電流周波数成分のノイズの大きなもの順にインスタンス名をソートするという手法を用いる。これにより、最適化処理が容易となる。
【０１１３】
図７５は本発明の実施例６に関わる不要輻射解析装置の構成を示す。同図に示す不要輻射解析装置は、ＦＦＴ結果記憶手段７５０１と、ＦＦＴ結果ソート手段７５０２と、ソート結果記憶手段７５０３とからなる。
これらのうち、ＦＦＴ結果記憶手段７５０１と、ソート結果記憶手段７５０３とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
【０１１４】
一方、ＦＦＴ結果ソート手段７５０２は前述のコンピュータシステムの入出力演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０１１５】
次に、これらの図７５の不要輻射解析装置を構成する個々の要素について説明するとともに、図７６に示すＦＦＴ結果情報を用いて不要輻射を解析する手順を説明する。
【０１１６】
ＦＦＴ結果記憶手段７５０１は、ＦＦＴ結果の情報であり、あらかじめ図７６に示すようなＦＦＴ結果情報を記憶している。
このＦＦＴ結果情報は、各インスタンス毎にＦＦＴ結果の周波数と電流周波数成分の情報から構成されている。
ソート結果記憶手段７５０３は、図７７に示すようなＦＦＴ結果ソート手段７５０２で計算されたソート結果情報を記憶するものである。
このソート結果情報は、各周波数毎にインスタンス名と電流周波数成分値とからなる対象回路の１つ以上のＦＦＴ結果情報から構成されている。
【０１１７】
ＦＦＴ結果ソート手段７８０２は、図７８に示すようなフローチャートで解析を実行する。
【０１１８】
まず、ステップ７８０１でＦＦＴ結果記憶手段７５０１に記憶された図７８に示すＦＦＴ結果情報を読みこむ。
ついで、ステップ７８０２でＦＦＴ結果情報内の周波数情報を読み込み、ステップ７８０３で最初の周波数を選択する。
こののち、ステップ７８０４では、前記対象周波数に対応する全てのインスタンスと電流周波数成分を選択し、さらに、ステップ７８０５で選択したインスタンスと電流周波数成分を電流周波数成分の大きい順にソートする。
【０１１９】
ステップ７８０６では、対象周波数とソートされたインスタンス名と電流周波数成分を、ソート結果記憶情報に書き込む。このとき、必要に応じて図５６に示すような形あるいは図７９に示すようなデータの形で表示するようにしてもよい。
上記のステップ７８０４からステップ７８０６まではＦＦＴ結果情報に記載された全ての周波数情報を処理し終わるまで繰り返し、終了すれば本FFT結果ソート手段は終了する
。
【０１２０】
以上の方法により、ユーザインターフェースとして、各インスタンスごとの電流波形に対してＦＦＴを行い、各電流周波数成分のノイズの大きなもの順にインスタンス名をソートするという手法を用いることによりノイズに影響するインスタンスの特定が可能となる。
またＦＦＴ結果を表示するに際し、図７９（ａ）乃至（ｃ）に示すように、対策前（ａ）、対策後（ｂ）、および対策前後（ｃ）での同時表示を行うことにより、周波数ごとの改善表示がわかりやすくなる。また差分を色分けして表示することによりさらに表示が容易となり、着目すべき周波数成分に対してどの程度効果が出ているかを迅速に判断することができる。
【０１２１】
実施の形態７
さらに、このような最適化工程を効率化するためのユーザインターフェースについて説明する。
従来のＬＳＩにおけるＥＭＩ最適化工程では、結果のみをレポートする方法が一般的であった。この方法では回路データおよびネットリストをはじめ種々のデータから処理を把握し次のステップを判断するのに非常に時間がかかってしまうという問題があった。
【０１２２】
そこで本実施例では、この問題を解決するため、ユーザインターフェースとして、各ステップごとに表示工程を設け、ユーザが判断しながら、処理を行うことができるようにしたことを特徴とする。図７９乃至図８３は表示例を示す図である。
その一例としてデータの変更処理について説明する。
【０１２３】
この表示工程を実施するための表示手段は、各機能手段のコンピュータシステムの入出力演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されており、逐次表示できるようになっている。
【０１２４】
図８４に示すように、回路データ変更手段において変更ステップが開始される（ステップ８４０１）と、回路情報の抽出ステップ８４０２を経て図８０（ａ）に示すように変更が必要となる回路データ個所がハイライトが表示される（ステップ８４０３）。
【０１２５】
そして機能選択入力工程（ステップ８４０４）で例えばデータ変更かパラメータ変更かなどの機能選択がなされると選択機能表示工程で選択機能が表示される（ステップ８４０５）。
次に、指定領域表示工程（ステップ８４０６）で指定情報に該当する領域が表示されると指定領域入力工程で指定領域が入力される（ステップ８４０７）。
【０１２６】
機能選択でデータ変更が選択された場合は、表示された情報によって判断がなされ、指定領域データ仮変更工程（ステップ８４０８）で回路データの変更が指示されるとそれに応じて不要輻射シミュレーション（ステップ８４０９）が実行される。
【０１２７】
そして再度回路情報の読み込みがなされ（ステップ８４１０）、指定領域データ変更工程（ステップ８４０８）での回路データ仮変更（ステップ８４１１）結果と、その回路データに応じて求められたパラメータ値を、変更後回路データ表示工程（ステップ８４１２）で表示がなされる。
【０１２８】
この表示データは図８０（ｂ）に示すように選択したい個所を選択するとパラメータ値確認画面が表示されその後パラメータ表示がなされるようになっている。また図８０（ｃ）に示すように1つの個所に関連する別の個所を表示する場合もある。
【０１２９】
例えば機能選択をする工程で（ステップ８４０５）で、配線幅を広げるという機能を選択すると画面上には図８１（ａ）に示すように、機能選択表示がなされ、画面上で配線幅を広げると図８１（ｂ）に示すように内部計算されたパラメータ値が表示され、確認画面が表示される。
【０１３０】
また、問題解決手法など処理の履歴をレポート出力することができるようにすることも有用である。さらにまた処理結果レポートをファイル出力することも可能である。図８３は表示画面の一例を示す図であり、Ｂ１は履歴表示ボタンを示し、Ｂ２はレポート表示ボタンを示す。これらを押すことにより、それぞれ表示がなされるようになっている。
【０１３１】
このようにして種々の表示がなされ、変更後確認入力（ステップ８４１３）がなされ、判断ステップ８４１４でＹＥＳが選択されると回路データの変更がなされ（ステップ８４１５）、回路情報８４１６の更新がなされる。
【０１３２】
かかる方法によれば、表示をみながら最適化処理を行うことができるため、作業性よく高精度の不要輻射の最適化処理を行うことが可能となる。
【０１３３】
実施の形態８
前記実施の形態では、指定領域データを仮変更することによって、回路データ変更処理を行う方法について説明したが、パラメータ値を変更する工程の場合には、次のような表示がなされる。まず機能選択を行うと、画面上には図８２（ａ）に示すように、機能選択表示がなされ、図８２（ｂ）の画面で所望のパラメータ値を入力すると、図８２（ｃ）に示すように回路データを変更して確認画面が表示される。
【０１３４】
図８５にそのフローチャートを示す。
【０１３５】
この例では図８４に示した回路データ変更処理工程と同様のステップを用いている。ここで実施の形態７では、指定領域入力ステップ８４０６の後、指定領域表示ステップ８４０７を経て不要輻射シミュレーションステップ８４０８にいくようにしたが、この指定領域表示ステップ８４０７に代えて、図８１（ａ）および（ｂ）に示すように、変更した状態で不要輻射シミュレーションを行うステップ（ステップ８５０７）と、このパラメータ値と指定領域とを表示する表示ステップ（ステップ８５０８）と、表示結果に応じてパラメータ値を変更する変更ステップ（ステップ８５０９）とを経て、不要輻射シミュレーションステップ８５１０（図８４では不要輻射シミュレーションステップ８４０８に相当）を実行するようにしたことを特徴とする。
【０１３６】
実施の形態９−１０
また前記実施の形態では回路情報の変更について説明したが、ネットリストについても同様であり、ネットリスト変更のフローチャートを図８６および図８７に示す。
【０１３７】
前記実施例では不要輻射解析後の最適化および最適化を効率化するための方法について説明したが、これらの方法は以下に示す、不要輻射解析方法において有効であり、以下の方法を適用することにより、より高速でかつ高精度の解析を行うことができるため、優れた最適化処理が可能となる。
【０１３８】
なお、全自動での最適化は現実的に不可能であり、ＥＭＩ特有の情報（ある周波数に対して各インスタンスから出ているノイズ量がわかる）を使って前述したように、ユーザと対話的にベストの最適化方法を選択、決定していく必要があり、これにより有効な最適化が実現される。
【０１３９】
実施の形態１１
次に、この最適化処理を実行する際に用いられる不要輻射解析方法について説明する。以下の解析方法は、前記実施の形態１乃至１０のいずれにも適用可能である。
図１は、本発明に係る不要輻射解析方法を実施するための不要輻射解析装置の全体構成を示す概念図である。
【０１４０】
この不要輻射解析装置は、当該ＬＳＩチップの回路情報１０１に、前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路としておおまかに見積もり、これを考慮したシミュレーションを行うようにしたことを特徴とするものである。
【０１４１】
ここでは、さらにディジタルシミュレーションにおける論理変化ごとの推定電流波形を、底辺をトランジション時間の関数、側面をデカップリング容量の関数で表現し、シミュレーションを行うようにしたもので、高精度で信頼性の高い不要輻射解析を高速で実行することが可能となる。
【０１４２】
この不要輻射解析装置は、当該ＬＳＩチップの回路情報１０１に、前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路として見積もる、解析制御入力部１０２と、前記解析制御入力部で見積もられた総合情報に従い、シミュレーションを実行する不要輻射シミュレーション部１０３と、前記不要輻射シミュレーション部１０３で得られた解析情報を表示する解析情報表示部１０４と、前記不要輻射シミュレーション部１０３で得られた解析情報と、最適化制御入力部１０５からの最適化基準に基づいて不要輻射を最適化する不要輻射最適化部１０６と、不要輻射最適化部１０６の情報に基づいて、最適化情報を表示する最適化情報表示部１０７とを具備したことを特徴とする。
【０１４３】
またこの解析制御入力部１０２は、図２に示すように、前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路として見積もる等価回路見積もり手段１０２１と、前記等価回路見積もり手段１０２１で、電源／パッケージ／測定系に起因する総合情報の等価回路情報として電源／パッケージ／測定系ＲＬＣ情報１０２２を得、この電源／パッケージ／測定系ＲＬＣ情報１０２２と、回路情報を備えたネットリスト１０２３と、電流推定モデル１０２４とから、電源／パッケージ／測定系を考慮した電源電流の計算を行うとともにそのＦＦＴ処理を行い、電源電流を起因とするＥＭＩノイズの周波数スペクトルの推定結果を算出する電源／パッケージ／測定系考慮電流ＦＦＴ結果推定手段１０２５とを具備し、電源、パッケージおよび測定系を考慮したＦＦＴ結果としての周波数スペクトルである電源／パッケージ／測定系考慮ＦＦＴ結果１０２６を出力するように構成されている。
【０１４４】
このネットリストの一例を図３に示す。これはインバータ回路を示すもので、このネットリスト情報は、１つ以上の回路素子と配線と外部端子の接続情報と各回路素子が駆動した時の電流の情報から構成されている。この例では、立ち上がり時４ｍＡ、立下り時６ｍＡ流れるバッファＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５と、外部入力端子Ａ、外部出力端子Ｙ１、Ｙ２、Ｙ３とそれぞれを接続する配線から構成されている。図３は図１０に示すような電源／パッケージ／測定系非考慮電流を計算するために用いる電源を理想電源としたときのＬＳＩチップの回路情報であり、図４は電源／パッケージ／測定系非考慮電流を等価電源電流に、前記回路情報と電源／パッケージ／測定系ＲＬＣ情報を等価インピーダンスにモデル化した結果を示す。
【０１４５】
また、ここでシミュレーションを行おうとしているＬＳＩ装置のパッケージおよび測定系を含めた等価回路は図４に示すように、パッケージ部Ｐと、電源回路部Ｓと測定系Ｍとから構成されている。なおこの等価回路ではパッケージ部、電源回路部、測定系は独立して形成されているが、必ずしもパッケージ部、電源回路部、測定系が独立している必要は無い。
【０１４６】
このように測定系をモデル化することで、標準化されようとしているＬＳＩの測定系（測定装置）の測定結果と相関をとることができる。
本発明により最終的に得られるＦＦＴ結果である周波数スペクトルを図５に示す。縦軸はノイズ（ｄＢｍＡ）横軸は周波数（Ｈｚ）である。
【０１４７】
そして図７はディジタルシミュレーションにおける論理変化ごとの推定電流波形を図７（ａ）〜（ｄ）に示すように台付き三角形状の将棋型波として、表現したもので、デカップリング容量が小さいときの推定電源電流は図７（ｃ）に示すように鋭角となり、デカップリング容量が大きいときの推定電源電流は図７（ｄ）に示すように鈍角となる。
【０１４８】
これに対し、図６（ａ）〜（ｄ）に示すように三角形波として、表現する方法がある。この場合電流量を三角形の底辺をトランジション時間の関数で表現しているため、デカップリング容量を考慮するためには底辺を調整するしかないが、底辺を広げると、本来デカップリング容量で低減される周波数の高い領域のノイズだけでなく、周波数の低域のノイズまで低減される結果となってしまい、実測と合わないということになる。
【０１４９】
これに対して、図７は、電源／パッケージ／測定装置非考慮電流推定手段を論理シミュレータを用いて実現する際に最適なモデリングであり、これを用いることにより、等価電源電流回路を実際に近い形で実現することができる。
【０１５０】
この方法では、底辺をトランジション時間の関数、側面をデカップリング容量の関数として表現することができ、デカップリング容量の周波数スペクトル（ＦＦＴ結果）への影響を正確に表現することが可能となる。
【０１５１】
このようなモデルを使用して、電源／パッケージ／測定装置非考慮電流推定手段により算出された電源／パッケージ／測定装置非考慮の電流情報を図８に示す。この電流情報は各時刻と電源電流値の情報からなり、図１０で示すような電源電流をデータで持たせた場合の情報である。この電源電流情報を等価電源電流に変換する方法の一例を図９に示す。ＬＳＩチップの端子にＤ／Ａコンバータ９０１を接続し、前記電源／パッケージ／測定装置非考慮電流推定手段をディジタル電流算出回路９０１としてＤ／Ａコンバータ９０１に接続することで等価電源電流を得ることができる。図８で示すような情報がディジタル電流値算出回路（すなわち論理シミュレータで構成された電源／パッケージ／測定装置非考慮電流推定手段）で計算された後、それを等価電源電流に変換する際に、図９に示したようなＤ／Ａコンバータを使うことにより、図９に示す回路をトランジスタレベルシミュレータでスムーズにシミュレーションを行うことができる。
【０１５２】
また、等価電源電流回路とインピーダンス回路を組み合わせてトランジスタレベルシミュレーションを行えば、電源／パッケージ／測定装置非考慮電流推定手段で計算された電源電流を補正して、電源／パッケージ／測定装置考慮の電流を推定することができ、それをＦＦＴすることで、図５に示すような周波数スペクトルを得ることができる。
次に、図１１に示した等価回路と図１２に示したブロック図とを用いて、解析制御入力部１０２を実施する場合について説明する。
【０１５３】
ここでは、電源／パッケージ／測定系非考慮電流推定手段としてゲートレベルで電流計算を行う工程と、その結果を反映して電源／パッケージ／測定系考慮ＦＦＴ推定手段としてトランジスタレベルの計算を行う工程を同期させて実行する。すなわち、セル、ブロックあるいはＬＳＩに関する推定電流をゲートレベルで計算しつつ、その計算と同期しながらこの計算値を電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【０１５４】
図１に示した解析制御入力部１０２は、図１１に等価回路、図１２にブロック図を示すように、同期読み出しにより、電源／パッケージ／測定系非考慮電流推定手段１０１１から得られた電源／パッケージ／測定系非考慮電流結果１０１２と、前述の前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた電源／パッケージ／測定系ＲＬＣ情報１０２２を等価回路として見積もる等価回路見積もり手段１０２１と、前記等価回路見積もり手段１０２１で得られた等価回路に基づいて、電源／パッケージ／測定系に起因する電源／パッケージ／測定系ＲＬＣ情報１０２２としての総合インピーダンスとネットリスト１０２３とから、ＦＦＴ処理などの方法で周波数解析を行い推定結果を算出する電源／パッケージ／測定系考慮ＦＦＴ推定手段１０２５とを具備し、電源、パッケージおよび測定系を考慮したＦＦＴ結果１０２６を出力するように構成されている。
次にこの電源／パッケージ／測定系非考慮電流推定手段および電源／パッケージ／測定系考慮電流推定手段の動作を示すフローチャートを図１３および図１４に示す。
【０１５５】
まず、電源／パッケージ／測定系非考慮電流推定手段１０１１における電流推定は、図１３に示すように、ネットリスト１０２３および回路入力情報１０１０を入力するステップ１３０１と、この入力された情報 を読み込むステップ１３０２と、読み込まれた回路入力情報を１行づつ取り出すステップ１３０３と、電源／パッケージ／測定系考慮電流推定手段からフラグが送られてきたかどうかを判断するためにフラグをみるステップ１３０４と、フラグがあるかどうかを判断するステップ１３０５で、フラグが送られてきている場合もしくは取り出された回路入力情報が最初の行である場合は、ネットリストに取り出された回路入力情報を与えた際の電源電流を計算し、ファイル書き込みを行うステップ１３０６とからなり、全ての回路入力情報について処理終了しているか否かを判断し（ステップ１３０７）、終了している場合は終了とする。
【０１５６】
ここで、回路入力情報とは、ネットリストの外部入力端子に印加する入力値を時系列に示したもので、シミュレーション時刻とその際の各外部入力端子に印加する論理信号値を１行に収め、それをシミュレーション終了時刻まで記載したものである。
【０１５７】
判断ステップ１３０７で回路入力情報の全ての行を処理終了していない場合は再び回路入力情報取り出しステップ１３０３に戻り、同様のステップを繰り返す。
更にまた電源／パッケージ／測定系考慮電流推定手段からフラグが送られてきていない場合は、再びフラグが送られてきたかどうかをみる。
【０１５８】
また、電源／パッケージ／測定系考慮電流推定手段における電流推定は、図１４に示すように、電源／パッケージ／測定系非考慮電流推定手段における推定結果の情報追加を監視するステップ１４０１と、監視ステップで情報追加があったか否かを判断し（ステップ１４０２）、追加があったと判断された場合は、追加電流情報を読み込む（ステップ１４０３）。
【０１５９】
そして、電源／パッケージ／測定系のＲＬＣから定まる回路の追加電流情報のシミュレーション時刻までの電流シミュレーションを行い、追加電流情報の電流を印加する（ステップ１４０４）とともに、電源／パッケージ／測定系考慮電流推定手段１０１１にフラグを送る（ステップ１４０５）。
【０１６０】
そしてフラグの送付が終了したかどうかを判断し（ステップ１４０６）、終了した場合は、電流情報をＦＦＴ処理し（ステップ１４０７）、出力情報を書き出す（ステップ１４０８）。
そしてフラグの送付が終了していない場合は、電源／パッケージ／測定系非考慮電流推定手段における推定結果の情報追加を監視する監視ステップ１４０１に戻り、再度後続ステップを繰り返す。
【０１６１】
実施の形態１２
次に本発明の第１２の実施の形態について説明する。
ここでは、電源／パッケージ／測定系非考慮電流推定手段としてのゲートレベルの電流計算結果を後処理でトランジスタレベルの計算に反映させる方式をとる。すなわち、セル、ブロックあるいはＬＳＩに関する推定電流をゲートレベルで計算した後で、この計算値を電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【０１６２】
図１５にゲートレベルの電流計算結果を後処理でトランジスタレベルの計算に反映させる動作方式について説明する。ここでは図１２で説明した同期読み出し動作における同期のために必要であった、電源／パッケージ／測定系考慮電流推定手段から電源／パッケージ／測定系非考慮電流推定手段へのフラグ伝播というステップをなくしただけで、他については図１２のステップと同様である。
【０１６３】
ここで電源／パッケージ／測定系非考慮電流推定手段１０１１の推定動作を図１６に示す。ここでは回路入力情報１０１０を入力情報として読み込み（ステップ１６０１）、該当する回路入力情報を１行づつ取り出し（ステップ１６０２）、この取り出した回路入力情報をネットリスト１０２３に付加し、この時の電源電流を計算しファイル書き込みを行う（ステップ１６０３）。そして全ての回路入力情報について処理終了したか否かを判断し（判断ステップ１６０４）、終了していると判断されると推定動作を終了する。
【０１６４】
一方判断ステップ１６０４で終了していないと判断されると、再び回路入力情報を１行づつ取り出すステップ１６０２に戻り、再び上記動作を繰り返す。
【０１６５】
次に電源／パッケージ／測定系考慮電流推定手段１０２５の推定動作を図１７に示す。まずシミュレーション時刻を初期化し（ステップ１７０１）、回路入力情報１０１０を入力情報として読み込み（ステップ１７０２）、該当する回路入力情報を、電源／パッケージ／測定系のＲＬＣ情報に加えて電流情報を計算し（ステップ１７０３）、前記電流情報をＦＦＴ処理する（ステップ１７０４）。そしてこのようにして得られたＦＦＴ結果を出力情報として書き出し（ステップ１７０５）、表示装置に出力する。
【０１６６】
かかる構成によれば、電源ネットのＦＦＴ結果への影響を時系列的にも正確に表現することができる。またこのような非同期読み出しの場合は同期読み出しに比べ、フラグを送らないため、フラグを送るという処理をカットすることができ、これにより高速処理が可能となる。
【０１６７】
実施の形態１３
次に本発明の第１３の実施の形態について説明する。
ここでは、電源／パッケージ／測定系非考慮電流推定手段としてのゲートレベルの電流計算結果を非同期でトランジスタレベルの計算に反映させる方式をとる。すなわち、セル、ブロックあるいはＬＳＩに関する信号変化を記憶し、この信号変化を固定間隔で読み込み、推定電流をＤ／Ａ変換などにより電流源として表すと共に、電源ネットと組み合わせてシミュレーションすることで電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【０１６８】
図１５にゲートレベルの電流計算結果を非同期で読み出す非同期読み出し動作を示すが、これは前記実施の形態２において説明した後処理でトランジスタレベルの計算に反映させる動作方式と全く同様である。
【０１６９】
また、ここで電源／パッケージ／測定系非考慮電流推定手段１０１１の推定動作についても実施の形態２で説明した図１６に示す動作とまったく同様である。
【０１７０】
次に電源／パッケージ／測定系考慮電流推定手段１０２５の推定動作を図１８に示す。まずシミュレーション時刻を０に初期化し（ステップ１８０１）、当該シミュレーション時刻における回路入力情報１０１１を入力情報として読み込み（ステップ１８０２）、該当する回路入力情報を、電源／パッケージ／測定系のＲＬＣ情報に加える（ステップ１８０３）。
【０１７１】
そしてシミュレーション単位時間の電流シミュレーションを行い、電流値を得た後、シミュレーション時刻を１進める（ステップ１８０４）。
シミュレーション対象期間が終了したか否かを判断し（ステップ１８０５）、終了した場合は、電流情報をＦＦＴ処理し（ステップ１８０６）。そしてこのようにして得られたＦＦＴ結果を出力情報として書き出し（ステップ１８０７）、表示装置に出力する。
【０１７２】
判断ステップ１８０５で終了していない場合は、再度シミュレーション時刻の電流情報読み込みステップ１８０２に戻り、再度以下のフローの実行を繰り返す。
【０１７３】
かかる構成によれば、電源ネットのＦＦＴ結果への影響を正確に表現することができる。またこのように工程間隔で読み込むことで電源／パッケージ／測定系考慮ＦＦＴ推定手段としてのアナログ部の処理速度に律速されることなく、電源／パッケージ／測定系非考慮電流推定手段としてのディジタル部を計算することが可能となる。
【０１７４】
実施の形態１４
次に本発明の第１４の実施の形態について説明する。
ここでは、ゲートレベルの平均あるいは最大電流計算結果をトランジスタレベルの計算に反映させる方式をとる。すなわち、電源／パッケージ／測定系非考慮電流推定手段として、セル、ブロックあるいはＬＳＩに関する推定電流をゲートレベルで計算し、この計算値を各サイクルごとに平均化あるいは最大値計算したものを電流源として電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【０１７５】
図１９に電源／パッケージ／測定系非考慮電流推定手段としてのゲートレベルの電流計算結果を後処理で電源／パッケージ／測定系考慮ＦＦＴ推定手段としてのトランジスタレベルの計算に反映させるようにした動作方式について説明する。ここでは実施の形態１１において図１２で説明したものと同様であるが、図１９にブロック図を示すように、電源／パッケージ／測定系非考慮電流推定手段（図示せず）から得られた測定系非考慮電源電流結果１９０２の各サイクルごとの電流値を１サイクルに畳込むように平均化あるいは最大値計算したものを等価電流源とし、前記回路情報に前述の前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として付加したＲＬＣ情報１９０１を前記等価電流源に付加してシミュレーションするとともに、ＦＦＴ処理を行い推定結果を算出する情報推定手段とを具備し、電源、パッケージおよび測定系を考慮したＦＦＴ結果１９０４を出力するように構成されている。
【０１７６】
ここで電源／パッケージ／測定系考慮電流推定手段１９０３の推定動作を図２０に示す。ここでは電源／パッケージ／測定系非考慮電流結果と電源／パッケージ／測定系ＲＬＣ情報を入力情報として読み込み（ステップ２００１）、この入力電流情報を図２１に一例を示すように、あらかじめ定められた時間間隔で分割し（ステップ２００２）、分割した時間を基準にした相対時間で全分割電流情報の平均値又は最大値を計算する（ステップ２００３）。図２２は図２１に示す電流情報を平均化した平均化電流を示す。図２１および図２２は縦軸を電流値、横軸を時間とした。そしてこのようにして計算のなされた電流情報に前記電源／パッケージ／測定系ＲＬＣ情報を反映させた補正電流情報をＦＦＴ処理し（ステップ２００４）、計算されたＦＦＴ結果を出力情報として書き出しを行う（ステップ２００５）。
かかる構成によれば、電源ネットのＦＦＴ結果への影響を正確に表現することができる。また一定間隔ごとの平均化又は最大値処理を行うことにより、高速にノイズの影響を見積もることができる。
【０１７７】
実施の形態１５
次に本発明の第１５の実施の形態について説明する。
ここでは、ゲートレベルの電流計算結果から対象周波数帯以外の変化を除去し、トランジスタレベルの計算に反映させる方式をとる。すなわち、電源／パッケージ／測定系非考慮電流推定手段として、セル、ブロックあるいはＬＳＩに関する推定電流をゲートレベルで計算し、この計算値をＦＦＴし、その結果から対象外の周波数帯を除外した後、逆ＦＦＴしたものを電流源として電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【０１７８】
本発明は実施の形態１４のブロック図１９と同じ構成を用いる。電源／パッケージ／測定系非考慮電流推定手段（図示せず）から得られた測定系非考慮電源電流結果１９０２をＦＦＴし、その結果から対象外の周波数帯を除外した後、逆ＦＦＴしたものを等価電流源とし、前記回路情報に前述の前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として付加したＲＬＣ情報１９０１を前記等価電流源に付加してシミュレーションするとともに、ＦＦＴ処理を行い推定結果を算出する情報推定手段とを具備し、電源、パッケージおよび測定系を考慮したＦＦＴ結果１９０４を出力するように構成されている。
【０１７９】
ここで電源／パッケージ／測定系考慮ＦＦＴ電流推定手段１９０３の推定動作を図２４に示す。ここでは電源／パッケージ／測定系非考慮電流推定手段（図示せず）から得られた推定電流を入力するとともにＦＦＴ処理し（ステップ２４０１）、この入力情報から、対象外の周波数帯を除外し（ステップ２４０２）、あらかじめ定められた時間範囲の周波数帯域成分以外を除外する処理を行い、これを逆ＦＦＴ処理し、電流波形を算出する（ステップ２４０３）。
【０１８０】
この後電源／パッケージ／測定系のＲＬＣ回路にこの電流波形をもつ電流を与えた際の測定装置における周波数応答を計算し（ステップ２４０４）、電源、パッケージおよび測定系を考慮した電流値を出力情報として出力する（ステップ２４０５）。
【０１８１】
かかる構成によれば、電源ネットのＦＦＴ結果への影響を正確に表現することができる。またＦＦＴおよび逆ＦＦＴを行うことにより、電流源の情報を削減しトランジスタレベルシミュレーションを短時間で終わらせることが出来る。またイベントドリブンタイプであって効果的である。さらにブロックあるいは複数のＦＦＴ結果からの解析も可能である。
なお、ステップ２４０２は省略してもよく、省略した場合にも逆ＦＦＴにより推定電流の情報を圧縮できるという効果は残る。
【０１８２】
実施の形態１６
次に本発明の第１６の実施の形態について説明する。前記第１１乃至第１５の実施の形態では、回路情報から等価電源電流情報を求め、解析制御情報および回路情報の総インピーダンスと組み合わせてシミュレーションを行なうようにしたが、この方法では、電源、パッケージおよび測定系の等価回路から総インピーダンスを算出し、この総インピーダンスによって前記等価電源電流情報を補正すべき関数を求め、前記等価電源電流情報の周波数スペクトルをこの関数で演算し補正することにより、電源、パッケージおよび測定系を考慮した電源電流情報の周波数スペクトルを求めるようにしたことを特徴とする。
【０１８３】
ここでは、電源／パッケージ／測定系非考慮電流推定手段としてのゲートレベルのＦＦＴ計算結果を、電源／パッケージ／測定系ＲＬＣ情報から得られた関数で演算させる方式をとる。すなわち、セル、ブロックあるいはＬＳＩに関する推定電流をゲートレベルで計算し、この計算値をＦＦＴし、電源／パッケージ／測定系の測定装置における周波数応答を計算し、応答結果を電源／パッケージ／測定系非考慮電流結果に乗算処理することで電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【０１８４】
図２３に電源／パッケージ／測定系非考慮電流推定手段としてのゲートレベルのＦＦＴ計算結果を、電源／パッケージ／測定系ＲＬＣ情報から得られた関数で演算させる動作方式について説明する。ここでは実施の形態１１において図１２で説明したものと同様であるが、図２３にブロック図を示すように、電源／パッケージ／測定系非考慮電流ＦＦＴ結果２３０２として、電源／パッケージ／測定系非考慮電流推定手段（図示せず）から得られた推定電流をＦＦＴ処理したものを用意する。そしてこれと前述の前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報からなる電源／パッケージ／測定系ＲＬＣ情報２３０１とから、電源、パッケージおよび測定系を考慮したＦＦＴ結果２３０４を出力するように構成されている。
【０１８５】
この電源／パッケージ／測定系考慮ＦＦＴ電流推定手段２３０３の推定動作を図２６に示す。ここでは電源／パッケージ／測定系非考慮電流推定手段（図示せず）から得られた推定電流をＦＦＴ処理したものと、電源／パッケージ／測定系ＲＬＣ情報を入力情報として（ステップ２６０１）、この電源／パッケージ／測定系ＲＬＣ情報から、電源／パッケージ／測定系部分における周波数応答を計算し（ステップ２６０２）、前記電源／パッケージ／測定系非考慮電流のＦＦＴ結果に上記周波数応答結果を乗算し（ステップ２６０３）、この電流値を出力情報として出力する（ステップ２６０４）。
この時の周波数応答結果を図２７に示す。
【０１８６】
かかる構成によれば、電源／パッケージ／測定系の影響を周波数スペクトルに反映させることができ、高速かつ高精度の計算が可能となる。このように、ＦＦＴ電源ネットのＦＦＴ結果への影響を正確に表現することができる。また周波数ごとの応答結果を乗算処理しているため、より高速処理が可能であり、またメモリ容量が少なくてもよいという特徴を持つ。
【０１８７】
実施の形態１７
この例では実施の形態１６における電源／パッケージ／測定系考慮ＦＦＴ電流推定手段２３０３の推定動作の変形例を示す。
前記実施の形態１６では電源／パッケージ／測定系の測定装置における周波数応答を計算し、応答結果を電源／パッケージ／測定系非考慮電流結果に乗算処理したが、この例では、電源／パッケージ／測定系非考慮電流結果のＦＦＴ結果について各周波数ごとの電源／パッケージ／測定系の測定装置における周波数応答を計算し、応答結果を累積処理することを特徴とするものである。
【０１８８】
この電源／パッケージ／測定系考慮ＦＦＴ電流推定手段２３０３の推定動作を図２５に示す。ここでは電源／パッケージ／測定系非考慮電流推定手段（図示せず）から得られた推定電流をＦＦＴ処理したＦＦＴ結果と、電源／パッケージ／測定系ＲＬＣ情報を入力情報として（ステップ２５０１）、このＦＦＴ結果から、各周波数ごとの電流値（ノイズレベル）を選択し（ステップ２５０２）、電源／パッケージ／測定系のＲＬＣ回路に前記周波数をもつ電流値の振幅をもつ電流を与えた際の測定装置における周波数周波数応答を計算し（ステップ２５０３）、応答結果を累積処理する処理（ステップ２５０４）を行い、全ての周波数について処理終了であるか否かを判断し（ステップ２５０５）、終了である場合は、周波数応答の累積結果である電源、パッケージおよび測定系を考慮した周波数スペクトラムを出力情報として出力する（ステップ２５０６）。
【０１８９】
かかる構成によれば、電源ネットのＦＦＴ結果への影響を正確に表現することができる。また周波数ごとの応答結果を累積処理しているため、より高精度に表現することが可能となる。
【０１９０】
実施の形態１８
この例は、解析処理方法に特徴を有するものである。
すなわち電源波形結果をライブラリとしてもち、回路全体のＦＦＴ特性を算出するものである。
この装置は、あらかじめ、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行い、この結果を格納したＦＦＴライブラリを具備したことを特徴とするものである。
【０１９１】
図２８に本発明の一実施の形態に関わる不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行い、この結果を格納した電流波形ライブラリ２８０１と、ネットリスト２８０２と、回路入力情報２８０３と、電流ＦＦＴ推定手段２８０４とからなり、ＦＦＴ結果２８０５を出力するようにしたものである。
【０１９２】
電流ＦＦＴ推定手段２８０４は、図２９に示すようなフローチャートで解析を実行する。
まず、ステップ２９０１でネットリスト３００２に記憶されたネットリスト情報と、回路入力情報３００３とを読みこむ。
【０１９３】
ついで、ステップ２９０２で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報を推定する。
そしてさらにステップ２９０３で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報に対応した各電流波形を呼び出し、これらを足しあわせて、電源電流結果を計算する。
こののち、ステップ２９０４で、ＦＦＴを行い、ステップ２９０５で出力情報の書き出しを行う。
【０１９４】
すなわち、この例では、ＬＳＩ全体のＦＦＴ解析結果を計算する際には、全ての素子のＦＦＴ解析結果を計算するのではなく、ＦＦＴライブラリから各電流波形を足しあわせることで、演算量を大幅に削減しながら、ＦＦＴ結果を得ることが出来る。
【０１９５】
以上の方法により、ライブラリから対応する電源電流波形を取り出しＦＦＴ推定を行うことにより、電流計算やＦＦＴを省略することができ、高速化をはかることができる。
この方法は第１１乃至第１７の実施の形態と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、高速でＬＳＩ全体のノイズを影響を見積もることが可能となる。
【０１９６】
実施の形態１９
この例は、ＦＦＴ結果をライブラリに持ち、回路全体のＦＦＴ特性を算出するものである。
【０１９７】
すなわち、あらかじめ、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行いこの結果を格納したＦＦＴライブラリを具備したことを特徴とするものである。
【０１９８】
図３０に本発明の一実施の形態に関わる不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行いこの結果を格納したＦＦＴライブラリ３００１と、ネットリスト３００２と、回路入力情報３００３と、電流ＦＦＴ推定手段３００４とからなり、ＦＦＴ結果３００５を出力するようにしたものである。
【０１９９】
電流ＦＦＴ推定手段３００４は、図３１に示すようなフローチャートで解析を実行する。
まず、ステップ３１０１でネットリスト３１０２に記憶されたネットリスト情報と、回路入力情報３１０３とを読みこむ。
【０２００】
ついで、ステップ３１０２で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報を推定する。
そしてさらにステップ３1０３で各セルに対応するライブラリより、回路規模、負荷容
量、波形なまり、回路入力情報更に対応したFFT結果を計算し、積算する。
こののち、ステップ３１０４で、出力情報の書き出しを行う。
【０２０１】
すなわち、この例では、ＬＳＩ全体のＦＦＴ解析結果を計算する際には、全ての素子のＦＦＴ解析結果を計算するのではなく、ＦＦＴライブラリから各周波数の電流成分を足しあわせることで、演算量を大幅に削減しながら、ＦＦＴ結果を得ることが出来る。
【０２０２】
以上の方法により、ライブラリから取り出しＦＦＴ推定を行うことにより、電流計算やＦＦＴを省略することができ、高速化をはかることができる。
この方法は第１１乃至第１７の実施の形態と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、高速でＬＳＩ全体のノイズを影響を見積もることが可能となる。 なお、この方法においては、あらかじめ入出力条件、周波数、配線容量、スリューなどをパラメータとするセルもしくはブロックのＦＦＴ解析結果をライブラリとしてもつようにしたが、静的解析あるいは動的解析でＦＦＴデータを作成するようにしてもよい。（特願平１１−１９６１９０、特願平１１−２００８４７） またさらに推定しようとする範囲のＦＦＴ結果に絞ることでデータ量を削減することも可能である。
【０２０３】
実施の形態２０
この例は、機能レベルの解析方法に関するものである。
すなわち、あらかじめ、入出力条件、周波数、配線容量、スリュー、構成などをパラメータとしたクロックバッファ、メモリ、ＦＦ，ＩＯのＦＦＴ解析結果をライブラリとしてもち、機能記述から主要構成部分のみ仮に論理合成し、ＦＦＴ結果を推定するようにしたことを特徴とするものである。
【０２０４】
図３２にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリュー、構成などをパラメータとしたクロックバッファ、メモリ、ＦＦ，ＩＯのＦＦＴ解析結果を格納した機能記述用ライブラリ３２０１と、機能記述３２０２を具備した機能記述部と、回路入力情報３２０３と、機能記述ＦＦＴ推定手段３２０４とからなり、機能記述ＦＦＴ結果３２０５を出力するようにしたものである。
【０２０５】
機能記述ＦＦＴ推定手段３２０４は、図３３に示すようなフローチャートで解析を実行する。
まず、ステップ３３０１で機能記述部に記憶された機能記述３２０２と、回路入力情報３２０３とを読みこむ。
【０２０６】
ついで、ステップ３３０２で機能記述から図３４に示すようなクロックツリーメモリ、フリップフロップ、入出力バッファなどの機能的グループ分けを行う。
そしてステップ３３０３で各グループに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報を推定する。
そしてさらにステップ３３０４で各グループに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報更に対応したFFT結果を計算し、積算する。
こののち、ステップ３３０５で、出力情報の書き出しを行う。
【０２０７】
すなわち、この例では、ＬＳＩ全体のＦＦＴ解析結果を計算する際には、全ての素子のＦＦＴ解析結果を計算するのではなく、機能レベルでグループ分けし、推定することにより、高速でＬＳＩ全体のノイズの影響を見積もることが出来る。
【０２０８】
実施の形態２１
この例は、ダイナミック解析とスタティック解析とのよい点を利用したハイブリッド解析方法に関するものである。
すなわち、あらかじめ推定手法を選択し、最適なＦＦＴ結果推定を行うようにしたものである。
図３５にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリュー、構成、必要とする精度などに応じてネットリスト３５０１から推定手法を選択する推定手法選択手段３５０２と、選択された推定方法を組み合わせて、ＦＦＴ結果を推定する電源電流ＦＦＴ結果推定手段３５０３とからなり、ＦＦＴ結果３５０４を出力するようにしたものである。
【０２０９】
推定手法選択手段３５０２は、図３６に示すようなフローチャートで解析を実行する。 まず、ステップ３６０１で入力情報を読みこむ。
【０２１０】
ついで、ステップ３６０２で各インスタンスの消費電力を推定する。
そしてステップ３６０３で消費電力の高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
【０２１１】
このようにして、高速処理を行うことが可能となる。
【０２１２】
実施の形態２２
最初のステップで概略解析した後、ピークの大きい部分をダイナミック解析を用いて詳細に解析するようにすることにより、高速でＬＳＩ全体のノイズの影響を見積もることが出来る。（図３７）
【０２１３】
推定手法選択手段３５０２は、図３７に示すようなフローチャートで解析を実行する。 まず、ステップ３７０１で入力情報を読みこむ。
【０２１４】
ついで、ステップ３７０２で各インスタンスのピーク電流を推定する。
そしてステップ３７０３でピークの高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
【０２１５】
このようにして、高速処理を行うことが可能となる。
【０２１６】
実施の形態２３
なお、最初のステップで消費電力量、ＦＦ／ＣＬＫ集中から各ブロック毎に解析方法を選択するという方法をとるようにしてもよい。（図３８）
【０２１７】
推定手法選択手段３５０２は、図３８に示すようなフローチャートで解析を実行する。 まず、ステップ３８０１で入力情報を読みこむ。
【０２１８】
ついで、ステップ３８０２で各インスタンスの消費電力を推定する。
そしてステップ３８０３で各ブロックグループ毎に消費電力の総和を計算し、ステップ３８０４にピークの高いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
このようにして、高速処理を行うことが可能となる。
【０２１９】
実施の形態２４
また、グループ毎のピーク電流の総和を計算し、ピークの高いグループに高精度推定手法を、それ以外に高速推定手法を適用する手法をとるようにしてもよい。（図３９）
【０２２０】
推定手法選択手段３５０２は、図３９に示すようなフローチャートで解析を実行する。 まず、ステップ３９０１で入力情報を読みこむ。
【０２２１】
ついで、ステップ３９０２で各インスタンスのピーク電流を推定する。
そしてステップ３９０３で各グループ毎にピーク電流の総和を計算し、ステップ３９０４にピークの高いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
【０２２２】
このようにして、高速処理を行うことが可能となる。
【０２２３】
実施の形態２５
グループ毎のフリップフロック・クロックバッファの個数を計算し、個数の多いグループに高精度推定手法を、それ以外に高速推定手法を適用する手法をとるようにしてもよい。
【０２２４】
推定手法選択手段３５０２は、図４０に示すようなフローチャートで解析を実行する。 まず、ステップ４００１で入力情報を読みこむ。
【０２２５】
ついで、ステップ４００２で、グループ毎のフリップフロック・クロックバッファの個数を計算し、各インスタンスの消費電力を推定する。
そしてステップ４００３で個数の多いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
【０２２６】
このようにして、高速処理を行うことが可能となる。
【０２２７】
実施の形態２６
この例も、ダイナミック解析とスタティック解析とのよい点を利用したハイブリッド解析方法に関するものである。
すなわち、解析精度に応じて判断することにより、あらかじめ推定手法を選択し、最適なＦＦＴ結果推定を行うようにしたものである。
図４１にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリュー、構成、必要とする精度などに応じてネットリスト４１０１と回路入力情報４１０２とから推定手法を選択する推定手法選択手段４１０３と、選択された推定方法を組み合わせて、ＦＦＴ結果を推定する電源電流ＦＦＴ結果推定手段４１０４とからなり、ＦＦＴ結果４１０５を出力するようにしたものである。
【０２２８】
推定手法選択手段４１０２は、図４２に示すようなフローチャートで解析を実行する。 まず、ステップ４２０１で入力情報を読みこむ。
【０２２９】
ついで、ステップ４２０２で各インスタンスの消費電力またはピーク電流を推定する。 そしてステップ４２０３で各インスタンスの変化回数を推定する。
そしてステップ４２０４で消費電力またはピーク電流と変化回数とを積算し、この積算値の高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
このようにして、高速処理を行うことが可能となる。
【０２３０】
実施の形態２７
また、高速推定手法で周波数スペクトルを計算し、ピークの高い個所に高精度推定手法を再適用するようにしてもよい。
すなわち図４３にそのフローチャートを示すように、推定手法選択手段４１０２は、解析を実行する。
まず、ステップ４３０１で入力情報を読みこむ。
【０２３１】
ついで、ステップ４３０２で高速推定手法で周波数スペクトル（ＦＦＴ結果）を計算する。
そしてステップ４３０３でピークの高い個所に高精度推定手法を再適用し、推定手法を選択する。
【０２３２】
このようにして、高速かつ高精度処理を行うことが可能となる。
【０２３３】
実施の形態２８
次にインクリメント計算を用いた不要輻射解析方法について説明する。
修正時には再計算が必要であり、非常に時間がかかるという問題があり、本実施の形態では、これを解決するためになされたもので差分のみを演算することにより、高速化を図るようにしたことを特徴とする。
【０２３４】
図４４にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、電源／パッケージ／測定系のＲＬＣ情報４４０１と電源パッケージ非考慮のＦＦＴにより得られた周波数スペクトル４４０５と、入出力条件、周波数、配線容量、スリュー、構成、必要とする精度などに応じてネットリスト４４０２および変更点を示す変更点情報４４０３とを、電源パッケージ考慮ＦＦＴ再推定手段４４０４で、ＦＦＴ結果を推定し、ＦＦＴ結果４４０６を出力するようにしたものである。
【０２３５】
再推定手法選択手段４４０４は、図４５に示すようなフローチャートで解析を実行する。
まず、ステップ４５０１で入力情報を読みこむ。
【０２３６】
ついで、ステップ４５０２で変更箇所が電源であるかどうかを判断し、電源である場合は、電源考慮ＦＦＴ解析を実行する（ステップ４５０４）。
電源でない場合は、変更箇所のみ電源非考慮ＦＦＴ解析により置き換え（ステップ４５０３）、ついで電源考慮ＦＦＴ解析を実行する（ステップ４５０４）。
【０２３７】
このようにして、高速処理を行うことが可能となる。
【産業上の利用可能性】
【０２３８】
本発明は、不要輻射の主要因とも言える電源電流の変化の解析をはじめ不要輻射解析を行い、その最適化をはかるものであって、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を効率よく反映することにより高速性と高精度化を両立させ、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することを可能にする。さらには、ＥＭＩ発生個所の特定を支援することによる効率的なＥＭＩ対策に有効である。
【０２３９】
また、電源、パッケージ、測定系に起因する不要輻射を、高速かつ少メモリで高精度に解析することが出来る。
【図面の簡単な説明】
【０２４０】
【図１】本発明の第１１の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図２】本発明の第１１の実施の形態における不要輻射解析方法を実現するためのフローチャート図
【図３】第１１の実施の形態における不要輻射解析方法で用いられるネットリストの一例を示す図
【図４】第１１の実施の形態における不要輻射解析方法で用いられる電源パッケージ測定系ＲＬＣ情報を示す等価回路図
【図５】第１１の実施の形態における不要輻射解析方法で得られた周波数スペクトルの一例
【図６】推定電源電流モデルの波形モデルを示す図
【図７】本発明の第１1の実施の形態の電源／パッケージ／測定装置非考慮電流推定手段を論理シミュレータを用いて実現する際に用いられる最適な波形モデルを示す図
【図８】本発明の第１1の実施の形態でもちいられるデータの一例を示す図
【図９】本発明の第１1の実施の形態で等価電源電流の算出方法を示す説明図
【図１０】本発明の第１1の実施の形態でもちいられるズ8のデータに対応した周波数スペクトルデータの一例を示す図
【図１１】第１１の実施の形態における不要輻射解析方法で用いられる電源パッケージ測定系ＲＬＣ情報を示す等価回路図
【図１２】本発明の第１１の実施の形態における詳細周波数記憶手段のデータ例を示す図
【図１３】本発明の第１１の実施の形態における電源パッケージ測定系非考慮推定手段の推定方法を示すフローチャート図
【図１４】本発明の第１１の実施の形態における電源パッケージ測定系考慮推定手段の推定方法を示すフローチャート図
【図１５】本発明の第１２の実施の形態における同期読み出し方法を示すフローチャート図
【図１６】本発明の第１２の実施の形態における電源パッケージ測定系非考慮推定手段の推定方法を示すフローチャート図
【図１７】本発明の第１２の実施の形態における電源パッケージ測定系考慮推定手段の推定方法を示すフローチャート図
【図１８】本発明の第１３の実施の形態における電源パッケージ測定系考慮推定手段の推定方法を示すフローチャート図
【図１９】本発明の第１４の実施の形態におけるＦＦＴ解析のフローチャート図
【図２０】本発明の第１４の実施の形態における電源パッケージ測定系考慮推定手段の推定方法を示すフローチャート図
【図２１】本発明の第１４の実施の形態における電流情報を示す図
【図２２】本発明の第１４の実施の形態における平均化電流情報を示す図
【図２３】本発明の第１５の実施の形態におけるＦＦＴ解析のフローチャート図
【図２４】本発明の第１７の実施の形態における電源パッケージ測定系考慮推定手段の推定方法を示すフローチャート図
【図２５】本発明の第１７の実施の形態における電源／パッケージ／測定系考慮ＦＦＴ電流推定手段の動作を示すフローチャート図
【図２６】本発明の第１６の実施の形態における電源パッケージ測定系考慮推定手段の推定方法を示すフローチャート図
【図２７】本発明の第１６の実施の形態における周波数応答結果を示す図
【図２８】本発明の第１８の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図２９】本発明の第１８の実施の形態におけるＦＦＴ推定手段の推定方法を示すフローチャート図
【図３０】本発明の第１９の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図３１】本発明の第１９の実施の形態におけるＦＦＴ推定手段の推定方法を示すフローチャート図
【図３２】本発明の第２０の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図３３】本発明の第２０の実施の形態におけるＦＦＴ推定手段の推定方法を示すフローチャート図
【図３４】本発明の第１０の実施の形態における機能記述の一例を示す図
【図３５】本発明の第２１の実施の形態におけるハイブリッド解析を用いた推定方法を示すブロック図
【図３６】本発明の第２１の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図３７】本発明の第２２の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図３８】本発明の第２３の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図３９】本発明の第２４の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図４０】本発明の第２５の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図４１】本発明の第２６の実施の形態におけるハイブリッド解析を用いた推定方法を実行するための装置ブロック図
【図４２】本発明の第２６の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図４３】本発明の第２７の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図４４】本発明の第２８の実施の形態におけるインクリメンタル解析を用いた推定方法を実行するための装置を示すブロック図
【図４５】本発明の第２８の実施の形態におけるインクリメンタル解析を用いた推定方法を示すフローチャート図
【図４６】従来例の不要輻射解析方法を実現するための概念構成を示すブロック図
【図４７】従来例のトランジスタレベルの不要輻射解析方法を実現するための概念構成を示すブロック図
【図４８】本発明の第１の実施の形態の不要輻射最適化工程を示すフローチャート図
【図４９】本発明の第２の実施の形態の不要輻射最適化工程を示すフローチャート図
【図５０】本発明の第３の実施の形態の不要輻射最適化工程を示すフローチャート図
【図５１】本発明の第４の実施の形態の不要輻射最適化工程を示すフローチャート図
【図５２】本発明の第４の実施の形態の不要輻射最適化工程を示すフローチャート図
【図５３】本発明の第５の実施の形態の不要輻射最適化工程を示す全体処理フローチャート図
【図５４】本発明の第５の実施の形態の不要輻射最適化工程のフロアプラン時の処理工程を示すフローチャート図
【図５５】本発明の第６の実施の形態の不要輻射最適化工程のレイアウトセル配置時の処理工程を示すフローチャート図
【図５６】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図５７】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図５８】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図５９】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６０】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６１】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６２】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６３】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６４】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６５】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６６】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６７】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６８】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図６９】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図７０】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図７１】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図７２】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図７３】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図７４】本発明の第６の実施の形態の不要輻射最適化処理を示す図
【図７５】本発明の第７の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図７６】本発明の第７の実施の形態におけるＦＦＴ結果記憶手段のデータ例を示す図
【図７７】本発明の第７の実施の形態におけるソート結果記憶手段のデータ例を示す図
【図７８】本発明の第７の実施の形態におけるＦＦＴソート手段のフローチャート
【図７９】本発明の実施の形態のＦＦＴ結果の表示を示す図
【図８０】本発明の実施の形態の回路データの表示例を示す図
【図８１】本発明の実施の形態の機能表示を示す図
【図８２】本発明の実施の形態の機能表示を示す図
【図８３】本発明の実施の形態のレポート出力の表示を示す図
【図８４】本発明の第７の実施の形態の回路データの変更処理工程を示すフローチャート図
【図８５】本発明の第８の実施の形態の回路データの変更処理工程を示すフローチャート図
【図８６】本発明の第９の実施の形態のネットリストの変更処理工程を示すフローチャート図
【図８７】本発明の第１０の実施の形態のネットリストの変更処理工程を示すフローチャート図
【符号の説明】
【０２４１】
１０１ 回路情報１０２ 解析制御入力部１０３ 不要輻射シミュレーション部１０４解析情報表示部１０５ 最適化制御入力部１０６ 不要輻射最適化部１０７ 最適化情報表示部
【特許請求の範囲】
【請求項１】
高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、
互いに隣接する２つのセルライン間にグランド配線または電源配線のみが存在する領域と互いに隣接する２つのセルライン間にグランド配線および電源配線がともに存在する領域が存在することを特徴とする半導体装置。
【請求項２】
高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、
互いに隣接するセルライン間にグランド配線または電源配線のみが存在する領域と
所定の数以上の論理セルが存在するセルラインと隣接するセルラインの間にはグランド配線および電源配線がともに存在する領域が存在することを特徴とする半導体装置。
【請求項３】
高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、
互いに隣接するセルライン間にグランド配線または電源配線のみが存在する領域と
セルラインの面積に対する前記セルラインに配置された複数の論理セルの面積の和の割合である敷き詰め率が所定の値以上であるセルラインと隣接するセルラインの間にはグランド配線および電源配線がともに存在する領域が存在することを特徴とする半導体装置。
【請求項１】
高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、
互いに隣接する２つのセルライン間にグランド配線または電源配線のみが存在する領域と互いに隣接する２つのセルライン間にグランド配線および電源配線がともに存在する領域が存在することを特徴とする半導体装置。
【請求項２】
高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、
互いに隣接するセルライン間にグランド配線または電源配線のみが存在する領域と
所定の数以上の論理セルが存在するセルラインと隣接するセルラインの間にはグランド配線および電源配線がともに存在する領域が存在することを特徴とする半導体装置。
【請求項３】
高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、
互いに隣接するセルライン間にグランド配線または電源配線のみが存在する領域と
セルラインの面積に対する前記セルラインに配置された複数の論理セルの面積の和の割合である敷き詰め率が所定の値以上であるセルラインと隣接するセルラインの間にはグランド配線および電源配線がともに存在する領域が存在することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図６０】
【図６１】
【図６２】
【図６３】
【図６４】
【図６５】
【図６６】
【図６７】
【図６８】
【図６９】
【図７０】
【図７１】
【図７２】
【図７３】
【図７４】
【図７５】
【図７６】
【図７７】
【図７８】
【図７９】
【図８０】
【図８１】
【図８２】
【図８３】
【図８４】
【図８５】
【図８６】
【図８７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図６０】
【図６１】
【図６２】
【図６３】
【図６４】
【図６５】
【図６６】
【図６７】
【図６８】
【図６９】
【図７０】
【図７１】
【図７２】
【図７３】
【図７４】
【図７５】
【図７６】
【図７７】
【図７８】
【図７９】
【図８０】
【図８１】
【図８２】
【図８３】
【図８４】
【図８５】
【図８６】
【図８７】
【公開番号】特開２００７−２４３２１１（Ｐ２００７−２４３２１１Ａ）
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願番号】特願２００７−１１７４１３（Ｐ２００７−１１７４１３）
【出願日】平成１９年４月２６日（２００７．４．２６）
【分割の表示】特願２００５−３６１０４（Ｐ２００５−３６１０４）の分割
【原出願日】平成１３年９月３日（２００１．９．３）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願日】平成１９年４月２６日（２００７．４．２６）
【分割の表示】特願２００５−３６１０４（Ｐ２００５−３６１０４）の分割
【原出願日】平成１３年９月３日（２００１．９．３）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]