プラズマ処理装置、および半導体装置の作製方法
【課題】非晶質半導体膜を用いた薄膜トランジスタに比べ、電気特性の信頼性の高い薄膜トランジスタを有する半導体装置を量産高く作製する方法を提案することを課題の一とする。また、成膜段階で結晶性を有する半導体膜、代表的には微結晶半導体膜を形成し、良好な膜品質を実現するプラズマ処理装置を提供することも課題の一とする。
【解決手段】第１のターボ分子ポンプと第２のターボ分子ポンプが直列接続した排気手段により、反応室内の到達最低圧力を超高真空領域に下げる。さらにナイフエッジ型メタルシールフランジにより反応室のリーク量を低減する。こうして超高真空領域に下げた同一反応室内で微結晶半導体膜と非晶質半導体膜とを積層する。微結晶半導体膜の表面を覆う非晶質半導体膜を形成することによって、微結晶半導体膜の酸化を防止する。
【解決手段】第１のターボ分子ポンプと第２のターボ分子ポンプが直列接続した排気手段により、反応室内の到達最低圧力を超高真空領域に下げる。さらにナイフエッジ型メタルシールフランジにより反応室のリーク量を低減する。こうして超高真空領域に下げた同一反応室内で微結晶半導体膜と非晶質半導体膜とを積層する。微結晶半導体膜の表面を覆う非晶質半導体膜を形成することによって、微結晶半導体膜の酸化を防止する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置を作製する方法に関する。また半導体装置を作製する際、薄膜を成膜する工程において用いられるプラズマＣＶＤ法を用いたプラズマ処理装置に関する。また、そのプラズマ処理装置を用いた成膜方法に関する。例えば、太陽電池やセンサに代表される光電変換装置、液晶表示パネルに代表される電気光学装置、発光素子を有する発光装置、またはアンテナを有する無線チップを部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百ｎｍ程度）を用いて薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
代表的な成膜方法であるプラズマＣＶＤ法によって堆積される膜としては、非晶質半導体膜、多結晶半導体膜、微結晶半導体膜などが挙げられる。
【０００５】
画像表示装置のスイッチング素子として、非晶質半導体膜を用いた薄膜トランジスタ、または多結晶半導体膜を用いた薄膜トランジスタが知られている。ガラス基板上に形成する多結晶半導体膜の形成方法としては、パルス発振のエキシマレーザビームを光学系により線状に加工して、ガラス基板上に成膜された非晶質珪素膜に対し線状ビームを走査させながら照射して結晶化する技術が知られている。
【０００６】
また、画像表示装置のスイッチング素子として、微結晶半導体膜を用いた薄膜トランジスタがある（特許文献１及び２）。
【０００７】
また、これまで、一枚のマザーガラス基板から複数のパネルを切り出して、大量生産を効率良く行う生産技術が採用されてきた。マザーガラス基板のサイズは、１９９０年初頭における第１世代の３００×４００ｍｍから、２０００年には第４世代となり６８０×８８０ｍｍ若しくは７３０×９２０ｍｍへと大型化して、一枚の基板から多数の表示パネルが取れるように生産技術が進歩してきた。
【０００８】
また、上述の基板サイズの大面積化と同時に、生産性の向上や低コスト化の要求も高まっている。
【０００９】
これらの要求を満たすＴＦＴ構造として逆スタガ型（ボトムゲート型）のＴＦＴ構造が主流となっている。
【００１０】
また、半導体素子の微細化に伴い、個々のプロセスにも高精度なものが求められている。半導体製造プロセスでは、成膜装置のチャンバー内に配置した被処理基板上に、材料ガスを様々な方法（プラズマ、熱、光等）で反応させた反応生成膜を堆積させる。特に成膜を行う処理装置内で発生するパーティクルの抑制は重大な課題であり、またプロセス安定化のためにもチャンバー内をクリーンに保つことが重要である。
【００１１】
基板上に薄膜を形成する処理など複数行う場合に、気密性を保ったままで連続的に行う基板処理装置が特許文献３に開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平４−２４２７２４号公報
【特許文献２】特開２００５−４９８３２号公報
【特許文献３】特開平７−１２２６２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、非晶質半導体膜を用いた薄膜トランジスタに比べ、電気特性の信頼性の高い薄膜トランジスタを有する半導体装置を量産性高く作製する方法を提案することを課題とする。
【００１４】
また、成膜段階で結晶性を有する半導体膜、代表的には微結晶半導体膜を形成し、良好な膜品質を実現するプラズマ処理装置を提供することも課題とする。
【００１５】
良好な膜品質を実現するためには、膜中に含まれる酸素や窒素を低減することが重要である。酸素や窒素は、半導体層の一部をｎ型化させる元素であり、これらの元素により非晶質半導体層中の欠陥密度が増大し、電界効果移動度を低下させる要因となる。さらに膜中に含まれた酸素や窒素が、ＴＦＴの電気特性のバラツキが生じる要因の一つとなっている恐れもある。なお、従来、窒素は不活性ガスと呼ばれることもあり、チャンバー内や膜中に微量に侵入しても影響ない元素と考えられていた。大気成分の一つである窒素は大気の約８割を占めているガスである。
【００１６】
また、得られた微結晶半導体膜の結晶粒の表面は、酸化されやすいという問題がある。このため、チャネル形成領域の結晶粒が酸化されると、結晶粒の表面に酸化膜が形成されてしまい、当該酸化膜がキャリアの移動の障害となり、薄膜トランジスタの電気特性が低下するという問題がある。
【課題を解決するための手段】
【００１７】
プラズマ処理装置を用いて得られる膜中に含まれる酸素や窒素を低減するため、プラズマ処理装置のチャンバー（反応容器）内へのリークを抑え、高い真空度を達成する。
【００１８】
プラズマ処理装置は、ガス導入系と排気系の他にもシール部が様々な場所に設けてあり、少なくとも一つ以上をナイフエッジ型メタルシールフランジで気密する。リーク量を低減する上でチャンバー１つ当たりに使用するＯリングシールのトータル数を低減することが重要であり、ナイフエッジ型メタルシールフランジを用いることで、大幅にリーク量を低減できる。ナイフエッジ型メタルシールフランジを用いるシール構造は、フランジの円錐形シールエッジがガスケットを押しつぶし、材料内にコールドフローを喚起する。このコールドフローにより、ガスケット外径面がフランジ壁に押し付けられ、反力を生じる。そのため高い圧力が得られる。この高い圧力によってシール面やガスケット表面の欠陥をなくし、信頼性の高いシール構造を可能にしている。
【００１９】
また、ターボ分子ポンプを２台直列に連結し、チャンバー内の圧力を１０−５Ｐａ以下を実現する。予め成膜前に真空チャンバー内の酸素や窒素やＨ２Ｏなどの大気成分ガスの残留を極力低減するため、到達最低圧力を１×１０−７〜１×１０−１０Ｔｏｒｒ（約１×１０−５Ｐａ〜１×１０−８Ｐａ）の超高真空（ＵＨＶ）領域に下げ、高い純度の材料ガスを流し、成膜時の基板温度を１００℃以上３００℃未満の範囲とする。
【００２０】
チャンバー内へのリークを抑え、高い真空度を達成したプラズマ処理装置を用いることで、良好な膜品質を有する微結晶半導体膜を実現することができる。さらに好ましくは、グロー放電プラズマを生成する電極に接続される電源の周波数としてＶＨＦ帯の周波数であり概ね波長が１０ｍ未満、すなわち３０ＭＨｚ〜３００ＭＨｚの高周波電力を用いる。ＶＨＦ帯の周波数を有する電源を用いることで、プラズマ温度の低減と、プラズマ密度の向上を図ることができる。
【００２１】
また、グロー放電プラズマを生成する電極に周波数の異なる二以上の高周波電力を供給することによって、良好な膜品質を有する微結晶半導体膜を実現してもよい。第１の高周波電力は表面定在波効果が現れない周波数帯の電力であり、概ね波長として１０ｍ以上の高周波が適用され、当該高周波電力に波長がそれより短い第２の高周波電力を加える。表面定在波の影響を低減するため、用いる２つの電源の周波数の差が大きく異なることが好ましい。
【００２２】
表面定在波効果は、グロー放電プラズマを生成する電極に接続される電源の周波数の増加と、グロー放電プラズマを生成する電極の表面最大寸法の増大とによって電界強度分布が大きくなるという、定在波の影響を指す。マザーガラス、即ちガラス基板が大面積化すると、そのガラス基板に成膜を行うためにプラズマ処理装置の電極面積も大型化することとなる。この場合、ガラス基板の大きさが第６世代を超える当たりから、プラズマ処理装置の電極の大きさが、高周波電源の周波数の波長に近くなってくる。例えば、２７ＭＨｚの電源周波数の場合、波長は１１００ｍｍであり、６０ＭＨｚでは５００ｍｍ、１２０ＭＨｚでは２５０ｍｍとなる。このような場合、表面定在波の影響が顕著に現れるようになり、プラズマ処理装置の反応室内のプラズマ密度分布が不均一になり、ガラス基板に形成される薄膜の膜質や厚さの面内均一性が損なわれるといったことが問題となる。
【００２３】
周波数の異なる（波長が異なる）高周波電力をプラズマ処理装置の電極に重畳印加することで、プラズマの高密度化を実現し、且つ、定在波の影響を低減し、長辺が２０００ｍｍを超える大面積基板に均質で膜質の良い薄膜を形成することが可能となる。
【００２４】
グロー放電プラズマを生成する電極に周波数の異なる二以上の高周波電源を接続するため、互いの電源の干渉を防ぐため、それぞれ高周波カットフィルタを設ける。高周波カットフィルタは、少なくとも可変コンデンサを有する回路であり、マッチングボックス（整合器とも呼ぶ）と電極との間に設けられる。例えば２つの高周波電源を用いる場合、第１の高周波電源には第１のマッチングボックスと接続され、第１のマッチングボックスと第１の高周波カットフィルタが接続され、第１の高周波カットフィルタは電極に接続される。また、第２の高周波電源には第２のマッチングボックスと接続され、第２のマッチングボックスと第２の高周波カットフィルタが接続され、第２の高周波カットフィルタは電極に接続される。第１の高周波カットフィルタは、第１の高周波電源の周波数の信号を通過させ、第２の高周波電源の周波数の信号をブロックする。また、第２の高周波カットフィルタは、第２の高周波電源の周波数の信号を通過させ、第１の高周波電源の周波数の信号をブロックする。なお、高周波カットフィルタは、可変コンデンサとコイルとを用いて並列共振回路としてもよい。
【００２５】
また、６０ＭＨｚ以上の高周波電源を用いる上で、グロー放電プラズマを生成する電極の電気伝導度は重要である。例えば、高周波電源の周波数が６０ＭＨｚであれば接続する上部電極の材質をアルミニウム、下部電極の材質をステンレスとしてもプラズマ放電可能であるが、１００ＭＨｚを用いる場合には、上部電極及び下部電極ともにアルミニウムの材質を用いることが好ましい。また、６０ＭＨｚ以上の場合の高周波電源と接続する上部電極とヒータとの間に銅板を挟み込み、プラズマ分布の向上を図ることが好ましい。さらには、下部電極とヒータとの間に銅板を挟み込んでもよい。また、ヒータを上部電極側に設けてもよい。
【００２６】
本明細書で開示する発明の構成は、反応室内でグロー放電プラズマを生成し、該反応室内に載置された基板に反応生成物を堆積するプラズマ処理装置であって、前記反応室内に前記グロー放電プラズマを生成する電極と、該電極と電気的に接続された第１の高周波カットフィルタ及び第２の高周波カットフィルタと、前記第１の高周波カットフィルタと電気的に接続された第１の整合器と、該第１の整合器と電気的に接続された第１の高周波電源と、第２の高周波カットフィルタと電気的に接続された第２の整合器と、該第２の整合器と電気的に接続された第２の高周波電源とを有し、第１の高周波電源から出力される高周波の電波は１０ｍ以上の波長を有し、第２の高周波電源から出力される高周波の電波は１０ｍ未満の波長を有し、第１の高周波カットフィルタは、第２の高周波電源からの高周波電力を遮断し、第２の高周波カットフィルタは、第１の高周波電源からの高周波電力を遮断するプラズマ処理装置である。
【００２７】
また、上記プラズマ処理装置は、反応室内を真空排気する手段を有し、その手段は、第１のターボ分子ポンプと第２のターボ分子ポンプが直列接続した排気手段である。この排気手段により、反応室内の到達最低圧力を超高真空領域に下げる。また、反応室の気密シール手段は、ナイフエッジ型メタルシールフランジを用いる。ナイフエッジ型メタルシールフランジにより反応室のリーク量を低減する。
【００２８】
本発明は、上記課題の少なくとも一つを解決する。
【００２９】
また、得られた微結晶半導体膜の結晶粒の表面は、酸化されやすいという問題があるが、この問題に対して、同じチャンバー内で微結晶半導体膜と非晶質半導体膜とを積層する。微結晶半導体膜の表面を覆う非晶質半導体膜を形成することによって、微結晶半導体膜の酸化を防止する。
【００３０】
また、他の発明の構成は、反応室内に第１の反応ガスを導入し、反応室内の上部電極に３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された周波数を有する高周波電力を印加してグロー放電プラズマを生成し、反応室内の下部電極上に載置された基板上に微結晶半導体膜を堆積し、反応室内に第２の反応ガスを導入し、上部電極に３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された周波数を有する高周波電力を印加してグロー放電プラズマを生成し、微結晶半導体膜上に非晶質半導体膜を積層する半導体装置の作製方法である。
【００３１】
例えば、第１の反応ガスは、フォスフィンとシランガスと水素を含む混合ガスであり、第２の反応ガスはシランガスと水素の混合ガスとすることでｎ−型の微結晶半導体膜と、ｉ型の非晶質半導体膜を積層することができる。また、第１の反応ガスと第２の反応ガスは同じガスを用いることができ、流量や印加する電力などの成膜条件を変えることによって、ｉ型の微結晶半導体膜と、ｉ型の非晶質半導体膜を積層することができる。
【００３２】
グロー放電プラズマを生成する電極に周波数の異なる二以上の高周波電源を接続したプラズマ処理装置を用いれば、高周波電源を異なる周波数の高周波電源に切り替えることによって、同じチャンバー内で微結晶半導体膜と非晶質半導体膜の積層を行うこともできる。
【００３３】
また、周波数の異なる（波長が異なる）高周波電力をプラズマ処理装置の電極に重畳印加して微結晶半導体膜を形成した後、同一チャンバー内でＶＨＦ帯の周波数を有する高周波電源のみからの電圧印加により水素プラズマ処理を行って微結晶半導体膜の膜質向上を図ることができる。微結晶半導体膜は、化学的に他と結合をしていない不対結合手が存在しており、その不対結合手は再結合中心となるため、水素プラズマ処理を行い、再結合中心の密度を小さくすることができる。
【００３４】
また、他の発明の構成は、反応室内に反応ガスを導入し、反応室内の上部電極に３ＭＨｚ以上３０ＭＨｚ未満の範囲内に設定された第１の周波数を有する第１の高周波電力と、３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された第２の周波数を有する第２の高周波電力とを重畳印加してグロー放電プラズマを生成し、反応室内の下部電極上に載置された基板に微結晶半導体膜を堆積し、微結晶半導体膜を堆積した後に反応室内に水素を導入して上部電極に３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された第３の周波数を有する第３の高周波電力を印加して微結晶半導体膜にプラズマ処理を行う半導体装置の作製方法である。
【００３５】
本明細書において、上、下、側、水平、垂直等の方向を表す文言は、基板表面の上にデバイスを配置した場合の基板面を基準とする方向を指す。
【発明の効果】
【００３６】
成膜段階で結晶性を有する半導体膜、代表的には微結晶半導体膜を形成し、良好な膜品質を実現するプラズマ処理装置を実現できる。また、良好な膜質を有する半導体膜を用いて、非晶質半導体膜を用いた薄膜トランジスタに比べ、電気特性の信頼性の高い薄膜トランジスタを有する半導体装置を量産高く作製することができる。
【図面の簡単な説明】
【００３７】
【図１】プラズマ処理装置の構造の一例を示す断面図。
【図２】複数の処理室を備えたマルチ・チャンバ・プラズマ処理装置の構成を示す図。
【図３】薄膜トランジスタの作製工程の断面図を示す図。
【図４】薄膜トランジスタの作製工程の断面図を示す図。
【図５】薄膜トランジスタの作製工程の断面図を示す図。
【図６】薄膜トランジスタの作製工程の上面図を示す図。
【図７】薄膜トランジスタの作製工程を説明する断面図である。
【図８】薄膜トランジスタの作製工程を説明する断面図である。
【図９】多階調マスクを説明する図である。
【図１０】薄膜トランジスタの作製工程を説明する上面図である。
【図１１】薄膜トランジスタの作製工程を説明する断面図である。
【図１２】薄膜トランジスタの作製工程を説明する断面図である。
【図１３】素子基板を説明する平面図である。
【図１４】素子基板の端子部及び画素部を説明する断面図である。
【図１５】表示パネルを説明する斜視図である。
【図１６】表示装置を用いた電子機器を説明する斜視図である。
【図１７】表示装置を用いた電子機器を説明する図である。
【図１８】表示装置を用いた電子機器を説明する斜視図である。
【図１９】コイルと可変コンデンサとを用いる並列共振回路を構成する例を示す等価回路図である。
【発明を実施するための形態】
【００３８】
本発明の実施形態について、以下に説明する。
【００３９】
（実施の形態１）図１は複数の高周波電力が印加されるプラズマ処理装置の一構成例を示す。反応室１００ｂはアルミニウム又はステンレスなど剛性のある素材で形成され、内部を真空排気できるように構成されている。本実施の形態では、強度を高めるためチャンバー素材をステンレスとし、内面にアルミニウム溶射を施す。また、メンテナンスのため分解可能なチャンバー構成とし、定期的に再度のアルミニウム溶射を施す。反応室１００ｂには第１の電極１０１（上部電極とも呼ぶ）と第２の電極１０２（下部電極とも呼ぶ）が備えられている。
【００４０】
第１の電極１０１には高周波電力供給手段１０３が連結され、第２の電極１０２は接地電位が与えられ、基板を載置できるように構成されている。第１の電極１０１は絶縁材１１６により反応室１００ｂと絶縁分離され、高周波電力が漏洩しないように構成されている。絶縁材１１６としてセラミック材料を用いる場合、ナイフエッジ型メタルシールフランジを用いることが困難であるため、上部電極のシールにはＯリングシールを用いる。
【００４１】
なお、図１では、第１の電極１０１と第２の電極１０２について容量結合型（平行平板型）の構成を示しているが、異なる二以上の高周波電力を印加して反応室１００ｂの内部にグロー放電プラズマを生成できるものであれば、誘導結合型など他の構成を適用することもできる。
【００４２】
高周波電力供給手段１０３は、第１の高周波電源１０４と第２の高周波電源１０５、第１の整合器１０６と第２の整合器１０７、第１の高周波カットフィルタ１３０と第２の高周波カットフィルタ１３１が含まれている。第１の高周波電源１０４と第２の高周波電源１０５から出力される高周波電力は、共に第１の電極１０１に供給される。第１の整合器１０６の出力側には、第２の高周波電源１０５から出力される高周波電力を遮断する第１の高周波カットフィルタ１３０が設けられる。また、第２の整合器１０７の出力側には、第１の高周波電源１０４から出力される高周波電力を遮断する第２の高周波カットフィルタ１３１が設けられる。第１の高周波カットフィルタ１３０と第２の高周波カットフィルタ１３１を設けることで、プラズマが安定する、または各高周波電源の破壊を防止する。例えば、１３．５６ＭＨｚの進行波は、カットフィルタが設けられていないと６０ＭＨｚの高周波電源に反射波として流れこんで６０ＭＨｚの高周波電源が破壊、または発振が不安定になる恐れがある。同様に６０ＭＨｚの進行波はカットフィルタが設けられていないと１３．５６ＭＨｚの高周波電源に反射波として流れ込んで１３．５６ＭＨｚの高周波電源が破壊、または発振が不安定になる恐れがある。
【００４３】
第１の高周波電源１０４が供給する高周波電力は、概ね波長として１０ｍ以上の高周波が適用され、ＨＦ帯である３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚの周波数が適用される。第２の高周波電源１０５が供給する高周波電力は、ＶＨＦ帯の周波数であり概ね波長が１０ｍ未満、すなわち３０ＭＨｚ〜３００ＭＨｚの高周波電力が適用される。
【００４４】
第１の高周波電源１０４が供給する高周波の波長は、第１の電極１０１の１辺の長さの３倍以上を有し、第２の高周波電源１０５が供給する高周波の波長は、それよりも短い波長を適用する。表面定在波の影響が出ない高周波電力を第１の電極１０１に供給してグロー放電プラズマを生成し、ＶＨＦ帯に属する高周波電力を供給してグロー放電プラズマの高密度化を図ることで、長辺が２０００ｍｍを超える大面積基板に均質で膜質の良い薄膜を形成することが可能となる。
【００４５】
例えば、第１の高周波電源１０４として周波数１３．５６ＭＨｚを有する電源を用い、第２の高周波電源１０５として周波数６０ＭＨｚを有する電源を用いる場合、第１の高周波カットフィルタ１３０として１０ｐＦ〜１００ｐＦの可変コンデンサ（約１４．５ｐＦを使用）を用い、第２の高周波カットフィルタ１３１として２５ｐＦ〜２５０ｐＦの可変コンデンサ（約６３．８ｐＦを使用）を用いる。
【００４６】
また、第１の高周波カットフィルタ１３０や第２の高周波カットフィルタ１３１として、さらにコイルを用いて、コイルと可変コンデンサとを用いる並列共振回路を構成してもよい。その場合、第１の高周波カットフィルタ１３０は、０．３μＨ、或いは０．６μＨのコイルを用いる。また、第２の高周波カットフィルタ１３１は、１．１μＨ、１．６μＨ、或いは２．１μＨのコイルを用いる。図１９にコイルと可変コンデンサとを用いる並列共振回路を構成する例を示す。図１９には、第１の高周波カットフィルタ１３０の等価回路、第２の高周波カットフィルタ１３１の等価回路、第１の整合器１０６の等価回路、及び第２の整合器１０７の等価回路の一例を示す。なお、図１９の構成とする場合、使用するコイルは、使用する高周波電源などに合わせて適宜選択すればよい。
【００４７】
第１の電極１０１はガス供給手段１０８にも連結されている。ガス供給手段１０８は、反応ガスが充填されるシリンダ１１０、圧力調整弁１１１、ストップバルブ１１２、マスフローコントローラ１１３などで構成されている。反応室１００ｂ内において、第１の電極１０１は基板と対向する面がシャワー板状に加工され、多数の細孔が設けられている。第１の電極１０１に供給される反応ガスは、内部の中空構造からこの細孔から反応室１００ｂ内に供給される。
【００４８】
反応室１００ｂに接続される排気手段１０９は真空排気と、反応ガスを流す場合において反応室１００ｂ内を所定の圧力に保持するように制御する機能が含まれている。排気手段１０９の構成としては、バタフライバルブ１１７、バルブ１１８、ターボ分子ポンプ１１９、１２７、ドライポンプ１２０などが含まれる。なお、ターボ分子ポンプ１２７はバルブを介してドライポンプ１２０と連結されている。
【００４９】
反応室１００ｂ内を真空排気する場合には、まず、粗びき用のバルブ１１８を開き、反応室１００ｂ内をドライポンプで排気した後、バルブ１１８を閉じてバルブ１１８よりも口径の小さいバタフライバルブ１１７を開き、真空排気を行う。さらに、反応室１００ｂ内を１０−５Ｐａよりも低い圧力の超高真空排気する場合には、反応室１００ｂ内をドライポンプによる排気を行った後、バタフライバルブ１１７を閉じ、直列接続されたターボ分子ポンプ１１９、１２７による排気を行って真空排気する。なお、図１ではリークチェックのためのメンテナンス用のバルブをターボ分子ポンプ１１９とターボ分子ポンプ１２７の間に設けている一例を示したが特に限定されず、メンテナンス用のバルブを設けなくともよい。このように図１に示す排気系は、排気方向に対して直列にターボ分子ポンプが複数設けられるのであれば、特に限定されない。また、反応室を加熱処理して内壁からの脱ガス処理を行うことが好ましい。
【００５０】
ヒータコントローラ１１５により温度制御される基板加熱ヒータ１１４は、第２の電極１０２に設けられている。基板加熱ヒータ１１４が第２の電極１０２内に設けられる場合、熱伝導加熱方式が採用される。例えば、基板加熱ヒータ１１４はシースヒータで構成される。第１の電極１０１と第２の電極１０２の間隔（ギャップ間隔とも呼ぶ）は適宜変更できるようになっている。この間隔の調節は、反応室１００ｂ内で第２の電極１０２の高さ変更ができるようにベローズを用いて構成されている。
【００５１】
例えば、図１に示すプラズマ処理装置を用いてｉ型の微結晶シリコン膜を成膜する場合、その成膜条件の一例は、６０ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２０ｍｍ、シランガス流量を４ｓｃｃｍ、水素ガス流量を４００ｓｃｃｍ、圧力を１００Ｐａ、基板温度を２００℃である。
【００５２】
また、ｎ−型の微結晶シリコン膜を成膜する場合、その成膜条件の一例は、６０ＭＨｚの高周波電源を用い、電力パワーを１５Ｗ、ギャップ間隔を２０ｍｍ、１００ｐｐｍのフォスフィンを含むシランガス流量を２ｓｃｃｍ、水素ガス流量を４００ｓｃｃｍ、圧力を１００Ｐａ、基板温度を２００℃である。
【００５３】
また、これらの微結晶半導体膜を形成した後、酸化を防止するために、同一チャンバー内で非晶質半導体膜を積層することが好ましく、その成膜条件の一例は、６０ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２５ｍｍ、シランガスのみを用い、その流量を６０ｓｃｃｍ、圧力を２８Ｐａ、基板温度を２００℃である。
【００５４】
また、これらの微結晶半導体膜を形成する前もしくは後にＶＨＦ帯に属する高周波電力を供給して水素プラズマ処理を行ってもよい。
【００５５】
図１に示すプラズマ処理装置、即ちＶＨＦ帯の周波数を有する高周波電源を少なくとも１つ用いたプラズマ処理装置で得られる膜の膜厚均一性は、半導体装置製造上最低限必要な膜厚均一性である±１０％を達成できる。
【００５６】
また、図１に示すプラズマ処理装置を一室として有する、複数の反応室を備えたマルチ・チャンバ・プラズマ処理装置の一例を図２に示す。この装置は共通室１２３と、ロード／アンロード室１２２、第１反応室１００ａ、第２反応室が図１の反応室に相当する反応室１００ｂ、第３反応室１００ｃを備えた構成となっている。ロード／アンロード室１２２のカセット１２４に装填される基板は、共通室１２３の搬送機構１２６によって各反応室に搬出入される枚葉式の構成である。共通室１２３と各室の間にはゲートバルブ１２５が備えられ、各反応室で行われる処理が、相互に干渉しないように構成されている。
【００５７】
各反応室は形成する薄膜の種類によって区分されている。例えば、第１反応室１００ａはゲート絶縁膜などの絶縁膜を成膜し、反応室１００ｂは微結晶半導体層や非晶質半導体層を成膜し、第３反応室１００ｃはソース及びドレインを形成する一導電型の不純物半導体層（代表的にはｎ＋型半導体層）を成膜する反応室として充当される。勿論、反応室の数はこれに限定されるわけではなく、必要に応じて任意に増減することができる。一の反応室で一の膜を成膜するようにしても良いし、一の反応室で複数の膜を成膜するように構成しても良い。
【００５８】
各反応室には排気手段としてターボ分子ポンプ１１９とドライポンプ１２０が接続されている。排気手段はこれらの真空ポンプの組み合わせに限定されるものではなく、概略１０−１Ｐａから１０−５Ｐａの真空度にまで排気できるものであれば他の真空ポンプを適用することができる。
【００５９】
ロード／アンロード室１２２には、クライオポンプ１２１が連結され、ドライポンプと切り替えて使用することができる。
【００６０】
ガス供給手段１０８はシランに代表される半導体材料ガス、若しくは希ガスなどプロセスに用いるガスが充填されるシリンダ１１０、ストップバルブ１１２、マスフローコントローラ１１３などで構成されている。ガス供給手段１０８ｇは第１反応室１００ａに接続され、ゲート絶縁膜を成膜するためのガスを供給する。ガス供給手段１０８ｉは反応室１００ｂに接続され、微結晶半導体膜用（または非晶質半導体膜用）のガスを供給する。ガス供給手段１０８ｎは第３反応室１００ｃに接続され、例えばｎ＋型半導体膜用のガスを供給する。ガス供給手段１０８ａはアルゴンを供給し、ガス供給手段１０８ｆは反応室内のクリーニングに用いるエッチングガスを供給する系統であり、これらは各反応室共通のラインとして構成されている。
【００６１】
各反応室にはグロー放電プラズマを形成するための高周波電力供給手段が連結されている。高周波電力供給手段は高周波電源と整合器と高周波カットフィルタが含まれる。
【００６２】
本形態で示すように、反応室を複数個用い、共通室で連結することにより複数の異なる層を大気に触れさせることなく連続して積層することが可能となる。
【００６３】
具体的には、予めゲート電極や容量電極が形成されたガラス基板等の絶縁表面を有する平板状の基板をロード／アンロード室１２２にセットし、第１の反応室１００ａでゲート絶縁膜の成膜を行う。ゲート絶縁膜の成膜条件の一例は、６０ＭＨｚの高周波電源を用い、電力パワーを１６０Ｗ、ギャップ間隔を２５ｍｍ、シランガス流量を５ｓｃｃｍ、ＮＨ３ガスを４００ｓｃｃｍ、アルゴンガスを５０ｓｃｃｍ、圧力を８０Ｐａ、基板温度を２５０℃である。次いで、基板を反応室１００ｂに搬送し、反応室１００ｂで微結晶半導体膜と非晶質半導体膜の積層成膜を行う。微結晶半導体膜は、シランなどの水素化珪素気体と、水素及び／又は希ガスを混合して、ＨＦ帯（３ＭＨｚ〜３０ＭＨｚ、代表的には１３．５６ＭＨｚ）とＶＨＦ帯の高周波電力を重畳印加して生成されるグロー放電プラズマを利用して成膜する。代表的な水素化珪素気体としては、ＳｉＨ４若しくはＳｉ２Ｈ６である。その他、ハロゲン化珪素気体若しくはハロゲン水素化珪素気体としてＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。シラン等は、水素及び／又は希ガスで１０倍から２０００倍に希釈される。そのため多量の水素及び／又は希ガスが必要とされる。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。微結晶シリコン膜の成長表面を水素で不活性化し、微結晶シリコンの成長を促進するためには１２０℃〜２２０℃で成膜を行うことが好ましい。また、微結晶半導体膜に積層する非晶質半導体膜はバッファ層として機能し、微結晶半導体膜を保護する。微結晶半導体膜と非晶質半導体膜に関しては上述した成膜条件を用いて成膜することができる。次いで、基板を第３反応室１００ｃに搬送し、第３反応室１００ｃでｎ＋型半導体膜の成膜を行う。ｎ＋型半導体膜の成膜条件の一例は、２７．１２ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２５ｍｍ、シランガス流量を６０ｓｃｃｍ、水素で０．５％に希釈されたフォスフィンガスを１１０ｓｃｃｍ、圧力を３０Ｐａ、基板温度を２００℃である。ｎ＋型半導体膜の成膜後は、基板をロード／アンロード室１２２に搬入し、ロード／アンロード室１２２から装置外に搬出し、その後の工程を引き続き行うことで薄膜トランジスタを作製することができる。
【００６４】
（実施の形態２）本実施の形態では、液晶表示装置に用いられる薄膜トランジスタの作製工程について、図３乃至図６を用いて説明する。図３乃至図５は、薄膜トランジスタの作製工程を示す断面図であり、図６は、一画素における薄膜トランジスタ及び画素電極の接続領域の上面図である。
【００６５】
図３（Ａ）に示すように、基板５０上に金属層の積層からなるゲート電極を形成する。
【００６６】
基板５０は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板５０がマザーガラスの場合、基板の大きさは、第１世代（３００ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、第６世代１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等を用いることができる。
【００６７】
ゲート電極は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。ゲート電極は、スパッタリング法で基板５０上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、ゲート電極を形成することもできる。なお、ゲート電極の密着性向上と下地への拡散を防ぐバリアメタルとして、上記金属材料の窒化物膜を、基板５０及びゲート電極の間に設けてもよい。ここでは、第１のフォトマスクを用いて形成したレジストマスクを用いて基板５０上に形成された積層膜をエッチングしてゲート電極を形成する。
【００６８】
具体的なゲート電極構造の例としては、第１の導電層５１ａとなるアルミニウム膜上に第２の導電層５１ｂとなるモリブデン膜を積層させ、アルミニウム特有のヒロックやエレクトロマイグレーションを防ぐ構造にしてもよい。本実施の形態では、大面積の基板を用いて表示画面が大きい表示装置を作製する例であるので、電気抵抗の低いアルミニウムからなる第１の導電層５１ａと、第１の導電層５１ａよりも耐熱性の高い第２の導電層５１ｂとを積層させたゲート電極とする。また、アルミニウム膜をモリブデン膜で挟んだ３層構造としてもよい。また、他のゲート電極構造の例として、銅膜上にモリブデン膜の積層、銅膜上に窒化チタン膜の積層、銅膜上に窒化タンタル膜の積層が挙げられる。
【００６９】
なお、ゲート電極上には半導体膜や配線を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート電極に接続する配線も同時に形成することができる。
【００７０】
次に、ゲート電極の上層である第２の導電層５１ｂ上に、ゲート絶縁膜５２ａ、５２ｂを形成する。
【００７１】
ゲート絶縁膜は実施の形態１に示す第１の反応室１００ａで、窒化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜で形成する。ここでは、１層目のゲート絶縁膜５２ａとして、窒化シリコン膜を形成し、大気に触れることなく、２層目のゲート絶縁膜５２ｂとして酸化窒化シリコン膜を積層する形態を示す。ここまでの工程を終えた断面図が図３（Ａ）に相当する。
【００７２】
なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコン膜または窒化酸化シリコン膜を構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００７３】
次いで、ゲート絶縁膜の成膜後、大気に触れさせることなく基板を搬送し、ゲート絶縁膜を成膜する真空チャンバーとは異なる真空チャンバーで微結晶半導体膜を成膜する。本実施の形態では、実施の形態１に示す反応室１００ｂで微結晶半導体膜を成膜する。
【００７４】
基板を反応室１００ｂに搬入する前に、水素または希ガスを導入してプラズマを発生させて反応室１００ｂの内壁に付着した気体（酸素及び窒素などの大気成分、若しくは反応室のクリーニングに使用したエッチングガス）を除去することが好ましい。
【００７５】
そして、基板を反応室１００ｂに搬入して、ゲート絶縁膜上に微結晶シリコン膜５３を成膜する。微結晶シリコン膜５３は、代表的には、ＳｉＨ４、Ｓｉ２Ｈ６などの水素化珪素を水素で希釈してプラズマ生成することで成膜することができる。微結晶シリコン膜５３は、水素化珪素の流量の１２倍以上１０００倍以下、好ましくは５０倍以上２００倍以下、更に好ましくは１００倍の水素を用いて、微結晶シリコン膜を形成することができる。なお、水素化珪素の代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いることができる。
【００７６】
次いで、同じチャンバーを用いて、大気に曝すことなく、ｉ型の非晶質シリコン膜５４を成膜する。ｉ型の非晶質シリコン膜５４は、水素化珪素のみ、或いは、水素化珪素の流量の１倍以上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いて、水素を含むｉ型の非晶質シリコン膜を形成することができる。
【００７７】
こうして、図３（Ｂ）に示すように、微結晶シリコン膜５３と、ｉ型の非晶質シリコン膜５４との積層が形成される。
【００７８】
また、上記手順及び反応室１００ｂにより酸素だけでなく、窒素、及び炭素が前記積層とゲート絶縁膜との界面近傍に混入する濃度を低減することができる。
【００７９】
次いで、ｉ型の非晶質シリコン膜５４の成膜後、大気に触れさせることなく基板を搬送し、ｉ型の非晶質シリコン膜を成膜する真空チャンバーとは異なる真空チャンバーで一導電型を付与する不純物が添加された半導体膜５５を成膜することが好ましい。
【００８０】
一導電型を付与する不純物が添加された半導体膜５５は、代表的な不純物元素としてリンを添加すれば良く、水素化珪素にフォスフィンガスなどの一導電型を付与する不純物を含む気体を加えれば良い。一導電型を付与する不純物が添加された半導体膜５５は２ｎｍ以上５０ｎｍ以下の厚さで形成する。一導電型を付与する不純物が添加された半導体膜（ｎ＋型半導体膜とも呼ぶ）の膜厚を、薄くすることでスループットを向上させることができる。
【００８１】
次いで、図４（Ａ）に示すように、一導電型を付与する不純物が添加された半導体膜５５上にレジストマスク５６を形成する。レジストマスク５６は、フォトリソグラフィ技術またはインクジェット法により形成する。ここでは、第２のフォトマスクを用いて、一導電型を付与する不純物が添加された半導体膜５５上に塗布されたレジストを露光現像して、レジストマスク５６を形成する。
【００８２】
次いで、レジストマスク５６を用いて微結晶シリコン膜５３、ｉ型の非晶質シリコン膜５４、及び導電型を付与する不純物が添加された半導体膜５５をエッチングし分離して、図４（Ｂ）に示すように、微結晶シリコン膜６１、ｉ型の非晶質シリコン膜６２、及び一導電型を付与する不純物が添加された半導体膜６３を形成する。この後、レジストマスク５６を除去する。
【００８３】
微結晶シリコン膜６１、ｉ型の非晶質シリコン膜６２の端部側面が傾斜していることにより、ｉ型の非晶質シリコン膜６２上に形成されるソース領域及びドレイン領域と微結晶シリコン膜６１との間にリーク電流が生じること防止することが可能である。また、ソース電極及びドレイン電極と、微結晶シリコン膜６１との間にリーク電流が生じるのを防止することが可能である。微結晶シリコン膜６１及びｉ型の非晶質シリコン膜６２の端部側面の傾斜角度は、３０°〜９０°、好ましくは４５°〜８０°である。このような角度とすることで、段差形状によるソース電極またはドレイン電極の段切れを防ぐことができる。
【００８４】
次に、図４（Ｃ）に示すように、一導電型を付与する不純物が添加された半導体膜６３及びゲート絶縁膜５２ｂを覆うように導電膜６５ａ〜６５ｃを形成する。導電膜６５ａ〜６５ｃは、アルミニウム、銅、若しくはシリコン、チタン、ネオジム、スカンジウム、モリブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金の単層または積層で形成することが好ましい。また、一導電型を付与する不純物が添加された半導体膜と接する側の膜を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。ここでは、導電膜としては、導電膜６５ａ、６５ｃにモリブデン膜、導電膜６５ｂにアルミニウム膜を用いた積層導電膜を示す。導電膜６５ａ〜６５ｃは、スパッタリング法や真空蒸着法で形成する。
【００８５】
次に、図４（Ｄ）に示すように、導電膜６５ａ〜６５ｃ上に第３のフォトマスクを用いてレジストマスク６６を形成し、導電膜６５ａ〜６５ｃの一部をエッチングして一対のソース電極及びドレイン電極７１ａ〜７１ｃを形成する。導電膜６５ａ〜６５ｃをウエットエッチングすると、導電膜６５ａ〜６５ｃが選択的にエッチングされる。この結果、導電膜６５ａ〜６５ｃが等方的にエッチングされるため、レジストマスク６６より面積の小さいソース電極及びドレイン電極７１ａ〜７１ｃを形成することができる。
【００８６】
次に、図５（Ａ）に示すように、レジストマスク６６を用いて一導電型を付与する不純物が添加された半導体膜６３をエッチングして、一対のソース領域及びドレイン領域７２を形成する。さらに、当該エッチング工程において、ｉ型の非晶質シリコン膜６２の一部もエッチングする。一部エッチングされた、窪み（溝）が形成されたｉ型の非晶質シリコン膜をｉ型の非晶質シリコン膜７３と示す。ソース領域及びドレイン領域の形成工程と、ｉ型の非晶質シリコン膜の窪み（溝）とを同一工程で形成することができる。ｉ型の非晶質シリコン膜の窪み（溝）の深さをｉ型の非晶質シリコン膜の一番膜厚の厚い領域の１／２〜１／３とすることで、ソース領域及びドレイン領域の距離を離すことが可能であるため、ソース領域及びドレイン領域の間でのリーク電流を低減することができる。この後、レジストマスク６６を除去する。
【００８７】
特にドライエッチングなどで用いるプラズマに曝されるとレジストマスクは変質し、レジスト除去工程で完全には除去されず、残渣が残ることを防ぐためにｉ型の非晶質シリコン膜を５０ｎｍ程度エッチングする。レジストマスク６６は、導電膜６５ａ〜６５ｃの一部のエッチング処理と、ソース領域及びドレイン領域７２の形成時のエッチング処理の２回に用いられており、どちらもドライエッチングを用いる場合には、残渣が残りやすいため、残渣を完全に除去する際にエッチングされてもよいｉ型の非晶質シリコン膜の膜厚を厚く形成することは有効である。
【００８８】
次に、図５（Ｂ）に示すように、ソース電極及びドレイン電極７１ａ〜７１ｃ、ソース領域及びドレイン領域７２、ｉ型の非晶質シリコン膜７３、微結晶シリコン膜６１、及びゲート絶縁膜５２ｂを覆う絶縁膜７６を形成する。絶縁膜７６は、ゲート絶縁膜５２ａ、５２ｂと同じ成膜方法を用いて形成することができる。なお、絶縁膜７６は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。また、絶縁膜７６に窒化シリコン膜を用いることで、ｉ型の非晶質シリコン膜７３中の酸素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下とすることができる。
【００８９】
図５（Ｂ）に示すように、ソース電極及びドレイン電極７１ａ〜７１ｃの端部と、ソース領域及びドレイン領域７２の端部は一致せず、端部の位置がずれた形状となることで、ソース電極及びドレイン電極７１ａ〜７１ｃの端部の距離が離れるため、ソース電極及びドレイン電極間のリーク電流やショートを防止することができる。また、ソース電極及びドレイン電極７１ａ〜７１ｃの端部と、ソース領域及びドレイン領域７２の端部は一致せずずれた形状であるため、ソース電極及びドレイン電極７１ａ〜７１ｃ及びソース領域及びドレイン領域７２の端部に電界が集中せず、ゲート電極と、ソース電極及びドレイン電極７１ａ〜７１ｃとの間でのリーク電流を防止することができる。このため、信頼性が高く、且つ耐圧の高い薄膜トランジスタを作製することができる。
【００９０】
以上の工程により、薄膜トランジスタ７４を形成することができる。
【００９１】
本実施の形態で示す薄膜トランジスタは、ゲート電極上にゲート絶縁膜、微結晶シリコン膜、ｉ型の非晶質シリコン膜、ソース領域及びドレイン領域、ソース電極及びドレイン電極が積層される。また、ｉ型の非晶質シリコン膜の一部には窪み（溝）が形成されており、当該窪み以外の領域がソース領域及びドレイン領域で覆われる。即ち、ｉ型の非晶質シリコン膜に形成される窪みにより、ソース領域及びドレイン領域の距離が離れているため、ソース領域及びドレイン領域の間でのリーク電流を低減することができる。また、ｉ型の非晶質シリコン膜の一部をエッチングすることにより窪みを形成するため、ソース領域及びドレイン領域の形成工程において発生するエッチング残渣を除去することができるため、残渣を介してソース領域及びドレイン領域にリーク電流（寄生チャネル）が発生することを回避することができる。
【００９２】
次に、絶縁膜７６に平坦化膜８２を形成する。平坦化膜８２は有機樹脂膜で形成する。次いで、第４のフォトマスクを用いて形成したレジストマスクを用いて絶縁膜７６及び平坦化膜８２の一部をエッチングしてコンタクトホールを形成し、当該コンタクトホールにおいてソース電極またはドレイン電極７１ｃに接する画素電極７７を形成する。なお、図５（Ｃ）は、図６の鎖線Ａ−Ｂの断面図に相当する。
【００９３】
図６に示すように、ソース領域及びドレイン領域７２の端部は、ソース電極及びドレイン電極７１ｃの端部の外側に位置することが分かる。また、ｉ型の非晶質シリコン膜７３の端部はソース電極及びドレイン電極７１ｃ及びソース領域及びドレイン領域７２の端部の外側に位置する。また、ソース電極及びドレイン電極の一方はソース電極及びドレイン電極の他方を囲む形状（具体的には、Ｕ字型、Ｃ字型）である。このため、キャリアが移動する領域の面積を増加させることが可能であるため、電流量を増やすことが可能であり、薄膜トランジスタの面積を縮小することができる。なお、ソース電極またはドレイン電極の一方は、ソース配線またはドレイン配線としても機能する。
【００９４】
また、画素電極７７は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【００９５】
また、画素電極７７として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【００９６】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【００９７】
ここでは、画素電極７７としては、スパッタリング法によりインジウム錫酸化物膜を成膜した後、インジウム錫酸化物膜上にレジストを塗布する。次に、第５のフォトマスクを用いてレジストを露光及び現像し、レジストマスクを形成する。次に、レジストマスクを用いてインジウム錫酸化物膜をエッチングして画素電極７７を形成する。
【００９８】
以上に示す工程により表示装置に用いることが可能な素子基板を形成することができる。
【００９９】
（実施の形態３）本実施の形態では、実施の形態２とは異なる構造とし、高速動作が可能であり、オン電流が高く、且つオフ電流の低い薄膜トランジスタの作製工程について示す。
【０１００】
非晶質半導体層または微結晶半導体層を有する薄膜トランジスタは、ｐ型よりもｎ型の方が、電界効果移動度が高いので駆動回路に用いるのにより適している。同一の基板上に形成する薄膜トランジスタを全て同じ極性にそろえておくことが、工程数を抑えるためにも望ましい。ここでは、ｎチャネル型の薄膜トランジスタを用いて説明する。
【０１０１】
薄膜トランジスタの作製工程について、図７乃至図１０を用いて示す。なお、図７及び図８において左側は図１０のＡ−Ｂの断面図であり、薄膜トランジスタが形成される領域の断面を示し、右側は図１０のＣ−Ｄの断面図であり、画素においてゲート配線及びソース配線が交差する領域の断面を示す。
【０１０２】
図７（Ａ）に示すように、基板２０１上に導電層２０３を形成する。導電層２０３としては、実施の形態１に示すゲート電極に列挙した導電材料を用いて形成することができる。導電層２０３は、スパッタリング法、ＣＶＤ法、めっき法、印刷法、液滴吐出法等を用いて形成する。
【０１０３】
次に、導電層２０３上にレジストを塗布した後、第１のフォトマスクを用いたフォトリソグラフィ工程を用いて形成したレジストマスクを用いて導電層２０３を所望の形状にエッチングして、図７（Ｂ）に示すように、ゲート配線２０５を形成する。この後、レジストマスクを除去する。
【０１０４】
次に、ゲート配線２０５及び基板２０１上にゲート絶縁膜２０９を形成する。ゲート絶縁膜２０９としては、実施の形態１に示すゲート絶縁膜に列挙した材料を用いて形成することができる。ゲート絶縁膜２０９は、ＣＶＤ法やスパッタリング法等を用いて形成する。ここでは、実施の形態１に示す第１の反応室１００ａで膜厚２４０ｎｍの窒化シリコン膜を成膜する。
【０１０５】
次に、ゲート絶縁膜２０９上に導電層２１１、及びバッファ層２１３を積層して形成する。導電層２１１がドナーとなる不純物元素を添加した半導体層の場合の成膜方法を以下に示す。
【０１０６】
プラズマ処理装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより、微結晶半導体層または非晶質半導体層を形成する。シリコンまたはゲルマニウムを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは５０〜２００倍に希釈して微結晶半導体層を形成する。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。また、上記原料ガスと共に、リン、砒素、アンチモン等を含む気体を混合することで、ドナーとなる不純物元素を添加した半導体層を形成することができる。ここでは、シランと、水素及び／または希ガスと共にフォスフィンを混合して、グロー放電プラズマにより、リンを含む微結晶シリコン層を形成することができる。また、シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６、ＧｅＨ４、Ｇｅ２Ｈ６等がある。
【０１０７】
ドナーとなる不純物元素を添加した半導体層の形成工程においてグロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚの高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までの高周波電力、代表的には、６０ＭＨｚを印加することで行われる。ここでは、実施の形態１に示す反応室１００ｂで導電層２１１、及びバッファ層２１３を大気に触れることなく積層する。導電層２１１としては、膜厚２０ｎｍのｎ−型の微結晶シリコン膜を成膜し、その条件は、６０ＭＨｚの高周波電源を用い、電力パワーを１５Ｗ、ギャップ間隔を２０ｍｍ、１００ｐｐｍのフォスフィンを含むシランガス流量を２ｓｃｃｍ、水素ガス流量を４００ｓｃｃｍ、圧力を１００Ｐａ、基板温度を２００℃とする。また、この成膜条件で得られたｎ−型の微結晶シリコン膜のラマン強度比（Ｉｃ／Ｉａ）は、約４〜５であった。
【０１０８】
なお、ドナーとなる不純物元素を添加した半導体層を形成する代わりに、ゲート絶縁膜２０９としてドナーとなる不純物元素が添加された絶縁層を形成し、その上にドナーとなる不純物元素を含まない半導体層を形成してもよい。例えば、ドナーとなる不純物元素（リン、砒素、またはアンチモン）を含む酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、または窒化酸化シリコン層等をゲート絶縁膜として形成することができる。また、ゲート絶縁膜２０９を積層構造とする場合、微結晶半導体層に接する層または基板２０１に接する層にドナーとなる不純物元素を添加してもよい。
【０１０９】
ゲート絶縁膜２０９としてドナーとなる不純物元素が添加された絶縁層の形成方法としては、絶縁層の原料気体と共に、ドナーとなる不純物元素を含む気体を用いて絶縁層を形成すればよい。例えば、シラン、アンモニア、及びフォスフィンを用いたプラズマＣＶＤ法によりリンを含む窒化シリコン層を形成することができる。また、シラン、一酸化二窒素、及びアンモニア、並びにフォスフィンを用いたプラズマＣＶＤ法により、リンを含む酸化窒化シリコン層を形成することができる。
【０１１０】
また、ゲート絶縁膜２０９を形成する前に、成膜装置の反応室内にドナーとなる不純物元素を含む気体を流し、基板２０１表面及び反応室内壁にドナーとなる不純物元素を吸着させてもよい。この後、ゲート絶縁膜２０９を形成することで、ドナーとなる不純物元素を取り込みながら絶縁層が堆積するため、ドナーとなる不純物元素を添加した絶縁層を形成することができる。
【０１１１】
また、ドナーとなる不純物元素を添加した半導体層を形成する前に、成膜装置の反応室内にドナーとなる不純物元素を含む気体を流し、ゲート絶縁膜２０９及び反応室内壁にドナーとなる不純物元素を吸着させてもよい。この後、半導体層を堆積することで、ドナーとなる不純物元素を取り込みながら微結晶半導体層が堆積するため、ドナーとなる不純物元素を添加した半導体層を形成することができる。
【０１１２】
また、導電層２１１として、金属層、金属窒化物層、金属炭化物層、金属ホウ化物層、金属珪化物層を形成する場合、スパッタリング法、蒸着法、ＣＶＤ法、液滴吐出法、印刷法等により導電層を形成する。
【０１１３】
なお、ゲート絶縁膜２０９が酸化シリコン層、または酸化窒化シリコン層の場合、導電層２１１を形成する前に、ゲート絶縁膜２０９の表面をプラズマ処理する。代表的には、水素プラズマ、アンモニアプラズマ、Ｈ２Ｏプラズマ、ヘリウムプラズマ、アルゴンプラズマ、ネオンプラズマ等のプラズマをゲート絶縁膜２０９表面に曝す。この結果、ゲート絶縁層表面の欠陥を低減することができる。代表的には、ゲート絶縁膜２０９表面のダングリングボンドを終端化することができる。この後、導電層または非晶質半導体層を形成すると、導電層または非晶質半導体の界面における欠陥を低減することが可能である。この結果、欠陥によるキャリアの捕獲を低減することが可能であり、オン電流を高めることが可能である。
【０１１４】
次に、バッファ層２１３を形成する。バッファ層２１３として半導体層を形成する場合、シリコン、またはゲルマニウムを含む堆積性気体を用いたプラズマＣＶＤ法により非晶質半導体層を形成することができる。例えば、シランガスのみを用いて非晶質半導体層を形成することができる。または、シリコン、またはゲルマニウムを含む堆積性気体に、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して非晶質半導体層を形成することができる。または、シランガスの流量の１倍以上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いて、水素を含む非晶質半導体層を形成することができる。また、上記水素化半導体層に、フッ素、塩素等のハロゲンを添加してもよい。
【０１１５】
ここでは、バッファ層２１３として、実施の形態１に示す反応室１００ｂで膜厚５０ｎｍのｉ型の非晶質シリコン膜を成膜し、その条件は、６０ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２５ｍｍ、シランガス流量を６０ｓｃｃｍ、圧力を２８Ｐａ、基板温度を２００℃とする。
【０１１６】
また、導電層２１１がドナーとなる不純物元素を添加した半導体層の場合、プラズマＣＶＤ法によりバッファ層２１３を３００℃〜４００℃の温度にて成膜することが好ましい。この成膜処理により水素がドナーとなる不純物元素を添加した半導体層に供給され、ドナーとなる不純物元素を添加した半導体層を水素化したのと同等の効果が得られる。すなわち、ドナーとなる不純物元素を添加した半導体層上にバッファ層２１３を堆積することにより、ドナーとなる不純物元素を添加した半導体層に水素を拡散させて、ダングリングボンドの終端をすることができる。
【０１１７】
ドナーとなる不純物元素を添加した半導体層が微結晶半導体層で形成される場合、ドナーとなる不純物元素を添加した半導体層の表面に、バッファ層２１３として非晶質半導体層、更には水素、窒素、またはハロゲンを含む非晶質半導体層を形成することで、ドナーとなる不純物元素を添加した半導体層に含まれる結晶粒の表面の自然酸化を防止することが可能である。特に、非晶質半導体と微結晶粒が接する領域では、局部応力により亀裂が入りやすい。この亀裂が酸素に触れると結晶粒は酸化され、酸化シリコンが形成される。しかしながら、ドナーとなる不純物元素を添加した半導体層の表面に非晶質半導体層を形成することで、微結晶粒の酸化を防ぐことができる。また、薄膜トランジスタへの印加電圧の高い（例えば１５Ｖ程度）表示装置、代表的には液晶表示装置において、バッファ層の膜厚を厚く形成すると、耐圧が高くなり、薄膜トランジスタに高い電圧が印加されても、薄膜トランジスタが劣化することを回避することができる。
【０１１８】
また、バッファ層２１３は、ターゲットにシリコン、ゲルマニウム等の半導体を用いて水素、または希ガスでスパッタリングして非晶質半導体層を形成することができる。
【０１１９】
バッファ層２１３として絶縁層を形成する場合、ゲート絶縁膜２０９と同様に形成することができる。または、ポリイミド、アクリル樹脂、エポキシ樹脂、その他の有機絶縁層の原料を塗布した後、焼成して絶縁層を形成することができる。
【０１２０】
次に、バッファ層２１３上にレジストを塗布した後、第２のフォトマスクを用いたフォトリソグラフィ工程を用いて形成したレジストマスクを用いて、バッファ層２１３及び導電層２１１を所望の形状にエッチングして、図７（Ｃ）に示すように、薄膜トランジスタを形成する領域において、離間して設けられた導電層２５１ａ、２５１ｂ、及び離間して設けられたバッファ層２１９ａ、２１９ｂを形成する。また、ゲート配線及びソース配線が交差する領域において、導電層２１７、及びバッファ層２２１を形成する。この後、レジストマスクを除去する。
【０１２１】
次に、図７（Ｄ）に示すように、微結晶半導体層２２２と、非晶質半導体層２２３を積層する。ここでは、微結晶半導体層２２２として、実施の形態１に示す反応室１００ｂで膜厚１０ｎｍのｉ型の微結晶シリコン膜を成膜し、その条件は、６０ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２０ｍｍ、シランガス流量を４ｓｃｃｍ、水素ガス流量を４００ｓｃｃｍ、圧力を１００Ｐａ、基板温度を２００℃とする。
【０１２２】
また、微結晶半導体層２２２上に大気に触れることなく、非晶質半導体層２２３を形成する。非晶質半導体層２２３としては、バッファ層２１３として半導体層を用いて形成する場合と同様に形成することができる。ここでは、実施の形態１に示す反応室１００ｂで膜厚６０ｎｍの非晶質シリコン膜を成膜し、その条件は、６０ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２５ｍｍ、シランガスのみを用いそのガス流量を６０ｓｃｃｍ、圧力を２８Ｐａ、基板温度を２００℃とする。
【０１２３】
また、ｉ型の微結晶シリコン膜の膜厚は２０ｎｍとしてもよく、その場合、非晶質半導体層２２３の膜厚は７０ｎｍとする。
【０１２４】
次いで、非晶質半導体層２２３上に一導電型を付与する不純物元素が添加された不純物半導体層２２５を形成する。
【０１２５】
ここでは、ｎチャネル型の薄膜トランジスタを形成するため、一導電型を付与する不純物元素が添加された不純物半導体層２２５としては、シリコン、またはゲルマニウムを含む堆積性気体と、フォスフィンとを用いたプラズマＣＶＤ法により形成する。また、ｐチャネル型の薄膜トランジスタを形成する場合は、シリコン、またはゲルマニウムを含む堆積性気体と、ジボランとを用いたプラズマＣＶＤ法により形成する。
【０１２６】
一導電型を付与する不純物元素が添加された不純物半導体層２２５は、実施の形態１に示す第３の反応室１００ｃで膜厚５０ｎｍのｎ＋型の非晶質シリコン膜を成膜する。ｎ＋型半導体膜の成膜条件の一例は、２７．１２ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２５ｍｍ、シランガス流量を６０ｓｃｃｍ、水素で０．５％に希釈されたフォスフィンガスを１１０ｓｃｃｍ、圧力を３０Ｐａ、基板温度を２００℃とする。
【０１２７】
導電層２１１、バッファ層２１３、微結晶半導体層２２２、非晶質半導体層２２３、及び一導電型を付与する不純物元素が添加された不純物半導体層２２５の成膜工程においてグロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚの高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までの高周波電力、代表的には６０ＭＨｚを印加することで行われる。
【０１２８】
次いで、一導電型を付与する不純物元素が添加された不純物半導体層２２５上に導電層２２７を形成する。導電層２２７としては、実施の形態１に示す導電膜６５ａ〜６５ｃに列挙した導電材料を用いて形成することができる。導電層２２７は、ＣＶＤ法やスパッタリング法、印刷法、液滴吐出法等を用いて形成する。
【０１２９】
次に、導電層２２７上にレジストを塗布する。レジストは、ポジ型レジストまたはネガ型レジストを用いることができる。ここでは、ポジ型レジストを用いて示す。
【０１３０】
次に、第３のフォトマスクとして多階調マスクを用いて、レジストに光を照射した後現像して、レジストマスク２２９を形成する。
【０１３１】
ここで、多階調マスク１５９を用いた露光について、図９を用いて説明する。
【０１３２】
多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行うことが可能なマスクであり、一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、フォトマスクの枚数を削減することが可能である。
【０１３３】
多階調マスクの代表例としては、図９（Ａ）に示すようなグレートーンマスク１５９ａ、図９（Ｃ）に示すようなハーフトーンマスク１５９ｂがある。
【０１３４】
図９（Ａ）に示すように、グレートーンマスク１５９ａは、透光性を有する基板１６３及びその上に形成される遮光部１６４並びに回折格子１６５で構成される。遮光部１６４においては、光の透過率が０％である。一方、回折格子１６５はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御することができる。なお、回折格子１６５は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。
【０１３５】
透光性を有する基板１６３は、石英等の透光性を有する基板を用いることができる。遮光部１６４及び回折格子１６５は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。
【０１３６】
グレートーンマスク１５９ａに露光光を照射した場合、図９（Ｂ）に示すように、遮光部１６４においては、光の透過率１６６は０％であり、遮光部１６４及び回折格子１６５が設けられていない領域では光の透過率１６６は１００％である。また、回折格子１６５においては、１０〜７０％の範囲で透過率を調整可能である。回折格子１６５における光の透過率の調整は、回折格子のスリット、ドット、またはメッシュの間隔及びピッチの調整により可能である。
【０１３７】
図９（Ｃ）に示すように、ハーフトーンマスク１５９ｂは、透光性を有する基板１６３及びその上に形成される半透過部１６７並びに遮光部１６８で構成される。半透過部１６７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。遮光部１６８は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。
【０１３８】
ハーフトーンマスク１５９ｂに露光光を照射した場合、図９（Ｄ）に示すように、遮光部１６８においては、光の透過率１６９は０％であり、遮光部１６８及び半透過部１６７が設けられていない領域では光の透過率１６９は１００％である。また、半透過部１６７においては、１０〜７０％の範囲で透過率を調整可能である。半透過部１６７に於ける光の透過率の調整は、半透過部１６７の材料により調整により可能である。
【０１３９】
多階調マスクを用いて露光した後、現像することで、図７（Ｄ）に示すように、膜厚の異なる領域を有するレジストマスク２２９を形成することができる。
【０１４０】
次に、レジストマスク２２９により、微結晶半導体層２２２、非晶質半導体層２２３、一導電型を付与する不純物元素が添加された不純物半導体層２２５、及び導電層２２７をエッチングし分離する。この結果、図７（Ｅ）に示すような、微結晶半導体層２３２、２３４、非晶質半導体層２３３、２３５、一導電型を付与する不純物元素が添加された不純物半導体層２３７、２３９、及び導電層２４１、２４３を形成することができる。
【０１４１】
次に、レジストマスク２２９をアッシングする。この結果、レジストの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のレジスト（ゲート配線２０５の一部と重畳する領域）は除去され、図７（Ｅ）に示すように、分離されたレジストマスク２４５を形成することができる。
【０１４２】
次に、レジストマスク２４５を用いて、導電層２４１をエッチングし分離する。この結果、図８（Ａ）に示すような、ソース配線２６３、ドレイン電極２６５を形成することができる。レジストマスク２４５を用いて導電層２４１をウエットエッチングすると、導電層２４１が選択的にエッチングされる。この結果、導電層２４１が等方的にエッチングされるため、レジストマスク２４５より面積の小さいソース配線２６３、及びドレイン電極２６５を形成することができる。
【０１４３】
ゲート配線２０５及び一導電型を付与する不純物元素が添加された不純物半導体層２３９の交差部においては、ゲート絶縁膜２０９の他に、導電層２１７、バッファ層２２１、微結晶半導体層２３４、及び非晶質半導体層２３５が形成され、ゲート配線２０５及び一導電型を付与する不純物元素が添加された不純物半導体層２３９の間隔が広がる。このため、ゲート配線２０５及び一導電型を付与する不純物元素が添加された不純物半導体層２３９が交差する領域での寄生容量を低減できる。
【０１４４】
次に、レジストマスク２４５を用いて、一導電型を付与する不純物元素が添加された不純物半導体層２３７をエッチングして、一導電型を付与する不純物元素が添加された一対の不純物半導体層２５９、２６１を形成する。なお、当該エッチング工程において、非晶質半導体層２３３の一部もエッチングされ、非晶質半導体層２５５になる。
【０１４５】
ここでは、ソース配線２６３、及びドレイン電極２６５の端部と、一導電型を付与する不純物元素が添加された一対の不純物半導体層２５９、２６１の端部は一致せずずれており、ソース配線２６３、ドレイン電極２６５の端部の外側に、一導電型を付与する不純物元素が添加された一対の不純物半導体層２５９、２６１の端部が形成される。この後、レジストマスク２４５を除去する。
【０１４６】
次に、露出している非晶質半導体層２５５にＨ２Ｏプラズマを照射してもよい。代表的には、気化した水をプラズマで放電して生成したラジカルを、非晶質半導体層２５５、一導電型を付与する不純物元素が添加された一対の不純物半導体層２５９、２６１、及びソース配線２６３、ドレイン電極２６５の露出部に照射することで、薄膜トランジスタの高速動作が可能であり、オン電流を更に高めることができる。また、オフ電流を低減することができる。
【０１４７】
以上の工程により、薄膜トランジスタを形成することができる。本実施の形態では、導電層２１１、バッファ層２１３、微結晶半導体層２２２、非晶質半導体層２２３を反応室１００ｂで成膜を行っており、そのため、それぞれ高品質の膜が得られる。
【０１４８】
次に、図８（Ｂ）に示すように、ソース配線２６３、ドレイン電極２６５、ゲート絶縁膜２０９上に、保護絶縁層２６７を形成する。保護絶縁層２６７としては、窒化シリコン層、窒化酸化シリコン層、酸化シリコン層、または酸化窒化シリコン層を用いて形成することができる。なお、保護絶縁層２６７は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。
【０１４９】
次に、保護絶縁層２６７上に平坦化層２６９を形成してもよい。平坦化層２６９としては、アクリル樹脂、ポリイミド、エポキシ樹脂、シロキサンポリマー等の有機絶縁層を用いて形成することができる。ここでは、感光性の有機樹脂を用いて平坦化層２６９を形成する。次に、平坦化層２６９を感光した後、第４のフォトマスクを用いて現像して、図８（Ｃ）に示すように、保護絶縁層２６７の一部を露出する。次に、平坦化層２６９を用いて保護絶縁層６７をエッチングして、ドレイン電極２６５の一部を露出するコンタクトホールを形成する。
【０１５０】
次に、コンタクトホールに画素電極２７１を形成する。ここでは、平坦化層２６９上に導電層を形成した後、導電層上にレジストを塗布する。次に、第５のフォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて導電層をエッチングして、画素電極２７１を形成する。
【０１５１】
画素電極２７１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０１５２】
また、画素電極２７１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１５３】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０１５４】
ここでは、画素電極２７１としては、スパッタリング法によりＩＴＯを成膜した後、ＩＴＯ上にレジストを塗布する。次に、第５のフォトマスクを用いてレジストを露光及び現像し、レジストマスクを形成する。次に、レジストマスクを用いてＩＴＯをエッチングして画素電極２７１を形成する。この後、レジストマスクを除去する。なお、図８（Ｃ）は、図１０のＡ−Ｂ、及びＣ−Ｄの断面図に相当する。図１０に示す薄膜トランジスタは、ソース領域及びドレイン領域が対向するチャネル形成領域の上面形状が平行型であるが、この代わりにチャネル形成領域の上面形状がＣ字（Ｕ字）状の薄膜トランジスタを作製してもよい。
【０１５５】
以上により、オフ電流が低く、オン電流が高く、高速動作が可能である薄膜トランジスタを作製することができる。また、当該薄膜トランジスタを画素電極のスイッチング素子として有する素子基板を作製することができる。なお、本実施の形態においては、通常の逆スタガ型の薄膜トランジスタの作製工程と比較して、導電層及びバッファ層を所定の形状にエッチングするためのフォトマスクが１枚増えるが、一対の非晶質半導体層、一導電型を付与する不純物元素が添加された一対の不純物半導体層、及び配線を所定の形状にエッチングするためのフォトマスクに多階調マスクを用いているため、当該プロセスでフォトマスク数を１枚削減することが可能であるため、作製工程全体としてはマスク枚数が増加していない。
【０１５６】
（実施の形態４）本実施の形態では、実施の形態３と一部異なる構造の薄膜トランジスタを図１１に示す。
【０１５７】
実施の形態３では、微結晶半導体層２３２と非晶質半導体層２５５とを積層させる例を示したが本実施の形態では、非晶質半導体層２５５の単層とする例を示す。その他の部分は実施の形態３と同じであるため、図１１では図７及び図８と同じ部分には同じ符号を用いる。また、作製方法に関しても実施の形態３に従って作製することができる。
【０１５８】
なお、非晶質半導体層２５５としては、膜厚８０ｎｍの非晶質シリコン膜を成膜し、その条件は、６０ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２５ｍｍ、シランガス流量を６０ｓｃｃｍ、圧力を２８Ｐａ、基板温度を２００℃とする。
【０１５９】
ここで、図１１の薄膜トランジスタの構造について説明する。
【０１６０】
図１１の薄膜トランジスタの構造は、第１の薄膜トランジスタＴｒ０１、第２の薄膜トランジスタＴｒ０２、及び第３の薄膜トランジスタＴｒ０３が接続されている。第１の薄膜トランジスタＴｒ０１は、ゲート電極２０５、ゲート絶縁膜２０９、導電層２５１ａ、バッファ層２１９ａ、非晶質半導体層２５５、一導電型を付与する不純物元素が添加された不純物半導体層２５９、及び配線２６３で構成される。第２の薄膜トランジスタＴｒ０２は、ゲート電極２０５、ゲート絶縁膜２０９、非晶質半導体層２５５で構成される。第３の薄膜トランジスタＴｒ０３は、ゲート電極２０５、ゲート絶縁膜２０９、導電層２５１ｂ、バッファ層２１９ｂ、非晶質半導体層２５５、一導電型を付与する不純物元素が添加された不純物半導体層２６１、及び配線２６５で構成される。
【０１６１】
第２の薄膜トランジスタＴｒ０２は、非晶質半導体層２５５をチャネル形成領域に用いた薄膜トランジスタである。しかしながら、第１の薄膜トランジスタＴｒ０１及び第３の薄膜トランジスタＴｒ０３において、キャリアが流れる領域は、導電層２５１ａ、２５１ｂである。当該領域は、電気伝導度が０．９〜２（Ｓ／ｃｍ）であり、非晶質半導体層及び微結晶半導体層と比較して抵抗率が低い。このため、ゲート電極２０５に、第２の薄膜トランジスタＴｒ０２のしきい値未満の正電圧が印加されている状態でも、導電層２５１ａ、２５１ｂに多数のキャリアが誘起された状態となる。第２の薄膜トランジスタＴｒ０２のしきい値以上の正電圧がゲート電極２０５に印加されると、第２の薄膜トランジスタＴｒ０２がオンとなり、導電層２５１ａ、２５１ｂに誘起されていた多数のキャリアが、第１の薄膜トランジスタＴｒ０１の配線２６３または第３の薄膜トランジスタＴｒ０３の配線２６５へ流れる。
【０１６２】
本実施の形態の薄膜トランジスタのチャネル長Ｌは、導電層２５１ａと導電層２５１ｂとの距離ａ、一導電型を付与する不純物元素が添加された不純物半導体層２５９の端部と導電層２５１ａの端部との距離ｂ、及び一導電型を付与する不純物元素が添加された不純物半導体層２６１の端部と導電層２５１ｂの端部との距離ｃの和である。チャネル長Ｌに対して、一導電型を付与する不純物元素が添加された不純物半導体層２５９の端部と導電層２５１ａの端部との距離ｂ、及び一導電型を付与する不純物元素が添加された不純物半導体層２６１の端部と導電層２５１ｂの端部との距離ｃを長くし、導電層２５１ａと導電層２５１ｂとの距離ａを短くすることで、オン電流が高くなる。
【０１６３】
また、本実施の形態に示す薄膜トランジスタにおいて、導電層２５１ａ、２５１ｂは、同一のフォトマスクを用いたフォトリソグラフィー工程により形成されるレジストマスクを用いてエッチングされる。このため、フォトマスクをサブミクロンレベルの位置合わせ精度でアライメントすることを必要としないため、導電層２５１ａと導電層２５１ｂとの距離ａのばらつきを低減することができる。また、露光装置の解像限界程度の距離にすることができる。また、位相シフトマスクを用いることで、露光装置の解像限界以下の距離にすることができる。導電層２５１ａと導電層２５１ｂとの距離ａにおける非晶質半導体層２５５の領域は、正のゲート電圧を印加したときに機能する第２の薄膜トランジスタのチャネルとして機能するため、バラツキが少なく、薄膜トランジスタのオン電流及び移動度を高めることができる。
【０１６４】
なお、本実施の形態により第２の薄膜トランジスタＴｒ０２のチャネル長（即ち、距離ａ）を短くすることが可能であるため、第２の薄膜トランジスタＴｒ０２において短チャネル効果が生じないように、ゲート絶縁膜の膜厚を薄くすることが好ましい。
【０１６５】
一方、ゲート電極２０５に負の電圧を印加すると、導電層２５１ａ、２５１ｂにはキャリアが誘起されたとしても、第２の薄膜トランジスタＴｒ０２がオフ電流の流れを妨げる。第２の薄膜トランジスタＴｒ０２は非晶質半導体層で形成されるため、オフ電流が低い。
【０１６６】
以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び移動度が高く、オフ電流の低い薄膜トランジスタである。
【０１６７】
また、ソース領域及びドレイン領域を繋ぐ非晶質半導体層２５５表面（バックチャネル）は凹凸状となっており、距離が長いため、ソース領域及びドレイン領域の間の非晶質半導体層２５５表面を流れるリーク電流の距離が長くなる。この結果、非晶質半導体層２５５表面に流れるリーク電流を低減することが可能である。
【０１６８】
さらには、ゲート電極２０５と、一導電型を付与する不純物元素が添加された不純物半導体層２５９、２６１の間には、ゲート絶縁層のほかに非晶質半導体層２５５が形成され、ゲート電極２０５と、一導電型を付与する不純物元素が添加された不純物半導体層２５９、２６１の間隔が広がる。このため、ゲート電極２０５と、一導電型を付与する不純物元素が添加された不純物半導体層２５９、２６１の間に生じる寄生容量を低減することができる。特に、ドレイン側の電圧降下を低減する薄膜トランジスタとすることができる。このため、当該構造を用いた表示装置は、画素の応答速度を向上させることができる。特に、液晶表示装置の画素に形成される薄膜トランジスタの場合、ドレイン電圧の電圧降下を低減できるため、液晶材料の応答速度を上昇させることが可能である。
【０１６９】
なお、本実施の形態は実施の形態１、実施の形態２、または実施の形態３と組み合わせ可能である。
【０１７０】
（実施の形態５）本実施の形態では、実施の形態３と一部異なる構造の薄膜トランジスタを図１２に示す。
【０１７１】
実施の形態３では、導電層２５１ａ、２５１ｂとバッファ層２１９ａ、２１９ｂとを積層させる例を示したが本実施の形態では、導電層２５１ａ、２５１ｂの単層とする例を示す。その他の部分は実施の形態３と同じであるため、図１２では図７及び図８と同じ部分には同じ符号を用いる。また、作製方法に関しても実施の形態３に従って作製することができる。
【０１７２】
図１２に示す薄膜トランジスタは、基板２０１上にゲート電極２０５が形成され、ゲート電極２０５上にゲート絶縁膜２０９が形成され、ゲート絶縁膜２０９上に、離間して設けられた導電層２５１ａ、２５１ｂが形成される。また、導電層２５１ａ、２５１ｂの側面及び上面を覆う微結晶半導体層２３２が形成され、微結晶半導体層２３２上に非晶質半導体層２５５が形成される。微結晶半導体層及び非晶質半導体層形状の形状は略同一である。非晶質半導体層２５５上に一導電型を付与する不純物元素が添加された一対の不純物半導体層２５９、２６１が形成され、一導電型を付与する不純物元素が添加された不純物半導体層２５９、２６１上に配線２６３、２６５が形成される。
【０１７３】
微結晶半導体層２３２は、微結晶シリコン層、微結晶シリコンゲルマニウム層、微結晶ゲルマニウム層で形成することができる。また、導電層２５１ａ、２５１ｂに用いることが可能なドナーとなる不純物元素を添加した半導体層に含むドナーとなる不純物元素濃度より低いドナーとなる不純物元素が添加されてもよい。低濃度のドナーとなる不純物元素が添加されることにより、薄膜トランジスタのしきい値を制御することができる。
【０１７４】
微結晶半導体層２３２の膜厚は５〜３０ｎｍ、好ましくは１０〜２０ｎｍと薄くすることで、薄膜トランジスタのオフ電流を低く保つことができる。また、微結晶半導体層２３２及び一導電型を付与する不純物元素が添加された不純物半導体層２５９、２６１の間に非晶質半導体層２５５が形成されるため、微結晶半導体層を用いて形成した薄膜トランジスタと比較して、オフ電流を低減することができる。また、非晶質半導体層２５５及びゲート絶縁膜２０９の間に、非晶質半導体層と比較して抵抗率の低い微結晶半導体層２３２を設けることで、キャリアが流れやすくなり、薄膜トランジスタの高速動作が可能である。
【０１７５】
また、ゲート絶縁膜２０９を酸化シリコン層または酸化窒化シリコン層とし、微結晶半導体層２３２として、微結晶シリコン層を形成することで、ゲート絶縁膜２０９を窒化シリコン層とし、微結晶半導体層を形成せずに非晶質半導体層を形成するときと比べて、しきい値変動を低減することが可能である。
【０１７６】
なお、本実施の形態は実施の形態１乃至４のぞれぞれと組み合わせ可能である。
【０１７７】
（実施の形態６）本実施の形態では、図１３に示す素子基板３００の周辺部に設けられた走査線入力端子部と信号線入力端子部の構造について、図１４を用いて以下に示す。図１４は、基板２０１の周辺部に設けられた走査線入力端子部及び信号線入力端子部、並びに画素部の薄膜トランジスタの断面図を示す。なお、図１４において、図７及び図８と同一の箇所には同一の符号を用いる。
【０１７８】
なお、画素部に設けられる画素において、画素電極の電位を制御する薄膜トランジスタが設けられるアクティブマトリクス型表示装置の場合、走査線はゲート電極に接続される。または、走査線の一部がゲート電極として機能する。このため、以下、走査線をゲート配線２０５とも示す。また、信号線は、薄膜トランジスタのソースに接続されることから、以下、信号線をソース配線２６３とも示す。しかしながら、信号線が薄膜トランジスタのドレインに接続される場合は、信号線をドレイン配線とすることができる。
【０１７９】
図１３には画素部３０１が設けられ、画素部３０１と基板２０１周辺部の間に保護回路３０２、３２２、信号線３２３、走査線３０３が設けられる。また、図示しないが、保護回路３０２、３２２から画素部３０１へ信号線、走査線が形成される。信号線３２３、走査線３０３の端部には信号線入力端子部３２６、走査線入力端子部３０６が設けられる。信号線入力端子部３２６、走査線入力端子部３０６の端子にはそれぞれＦＰＣ３２４、３０４が接続され、ＦＰＣ３２４、３０４には信号線駆動回路３２５、走査線駆動回路３０５が設けられる。また、画素部３０１には図示しないが、画素３２７がマトリクス状に配置されている。
【０１８０】
図１４（Ａ）においては、走査線入力端子３０６ａは、薄膜トランジスタ３３０のゲート配線２０５に接続される。また、信号線入力端子３２６ａはソース配線２６３に接続される。
【０１８１】
走査線入力端子３０６ａ、信号線入力端子３２６ａは、それぞれ画素部の薄膜トランジスタ３３０の画素電極２７１と同じ層で形成される。また、走査線入力端子３０６ａ、信号線入力端子３２６ａは、ソース配線２６３上に形成される平坦化層２６９上に形成される。また、平坦化層２６９上において、走査線入力端子３０６ａ、信号線入力端子３２６ａは、異方性導電接着剤３０７、３２７の導電性粒子３０８，３２８を介してＦＰＣ３０４、３２４の配線３０９、３２９に接続される。
【０１８２】
なお、ここでは、ゲート配線２０５と走査線入力端子３０６ａが接続されるが、ゲート配線２０５と走査線入力端子３０６ａの間に、ソース配線２６３と同じ層で形成される導電層を設けてもよい。
【０１８３】
図１４（Ｂ）においては、走査線入力端子３０６ｂは、薄膜トランジスタ３３０のゲート配線２０５に接続される。また、信号線入力端子３２６ｂは、薄膜トランジスタ３３０のソース配線２６３に接続される。
【０１８４】
走査線入力端子３０６ｂ、信号線入力端子３２６ｂは、それぞれ画素部の薄膜トランジスタ３３０の画素電極２７１と同じ層で形成される。また、走査線入力端子３０６ｂ、信号線入力端子３２６ｂは、平坦化層２６９及び保護絶縁層２６７上に形成される。また、平坦化層２６９及び保護絶縁層２６７の開口部において、走査線入力端子３０６ｂ、信号線入力端子３２６ｂは、異方性導電接着剤３０７、３２７の導電性粒子３０８、３２８を介してＦＰＣ３０４、３２４の配線３０９、３２９に接続される。
【０１８５】
ソース配線２６３に接続する信号線入力端子３２６ｂは、基板２０１及びソース配線２６３の間に、ゲート絶縁膜２０９の他に、微結晶半導体層２３２、非晶質半導体層２５５、一導電型を付与する不純物元素が添加された不純物半導体層２３９が形成され、厚みが増す。このため、信号線入力端子３２６ｂとＦＰＣ３２４の配線３２９の接続が容易となる。
【０１８６】
なお、本実施の形態は実施の形態１乃至５のそれぞれと組み合わせ可能である。
【０１８７】
（実施の形態７）次に、本発明の表示装置の一形態である表示パネルの構成について、以下に示す。
【０１８８】
図１５（Ａ）に、信号線駆動回路６０１３のみを別途形成し、基板６０１１上に形成された画素部６０１２と接続している表示パネルの形態を示す。画素部６０１２、保護回路６０１６、及び走査線駆動回路６０１４が形成された素子基板は、上記実施の形態に示す素子基板を用いて形成する。非晶質半導体層を用いた薄膜トランジスタよりも高い電界効果移動度が得られる薄膜トランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。なお、信号線駆動回路６０１３は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いた薄膜トランジスタ、またはＳＯＩを用いたトランジスタであっても良い。ＳＯＩを用いたトランジスタにおいては、ガラス基板上に設けられた単結晶半導体層を用いたトランジスタを含む。画素部６０１２と、信号線駆動回路６０１３と、走査線駆動回路６０１４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０１５を介して供給される。信号線駆動回路６０１３及びＦＰＣ６０１５の間、または信号線駆動回路６０１３及び画素部６０１２の間に、上記実施の形態１乃至５に示す薄膜トランジスタで形成された保護回路６０１６を設けてもよい。保護回路６０１６は、上記実施の形態１乃至５で示す薄膜トランジスタで形成された保護回路の代わりに、薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の素子によって構成される保護回路を設けてもよい。
【０１８９】
なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い。
【０１９０】
また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図１５（Ｂ）に、信号線駆動回路６０２３のみを別途形成し、基板６０２１上に形成された画素部６０２２、保護回路６０２６、及び走査線駆動回路６０２４が形成された素子基板とＦＰＣが接続している表示装置パネルの形態を示す。画素部６０２２、保護回路６０２６、及び走査線駆動回路６０２４は、上記実施の形態に示す薄膜トランジスタを用いて形成する。信号線駆動回路６０２３は、ＦＰＣ６０２５及び保護回路６０２６を介して、画素部６０２２と接続されている。画素部６０２２と、信号線駆動回路６０２３と、走査線駆動回路６０２４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０２５を介して供給される。ＦＰＣ６０２５及び画素部６０２２の間に、上記実施の形態１乃至５に示す薄膜トランジスタで形成された保護回路６０２６を設けてもよい。保護回路６０２６は、上記実施の形態１乃至５で示す薄膜トランジスタで形成された保護回路の代わりに、薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の素子によって構成される保護回路を設けてもよい。
【０１９１】
また、信号線駆動回路の一部または走査線駆動回路の一部のみを、上記実施の形態に示す薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図１５（Ｃ）に、信号線駆動回路が有するアナログスイッチ６０３３ａを、画素部６０３２、走査線駆動回路６０３４と同じ基板６０３１上に形成し、信号線駆動回路が有するシフトレジスタ６０３３ｂを別途異なる基板に形成して貼り合わせる表示装置パネルの形態を示す。画素部６０３２、保護回路６０３６、及び走査線駆動回路６０３４は、上記実施の形態に示す薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ６０３３ｂは、ＦＰＣ６０３５及び保護回路６０３６を介して画素部６０３２と接続されている。画素部６０３２と、信号線駆動回路と、走査線駆動回路６０３４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０３５を介して供給される。シフトレジスタ６０３３ｂ及びアナログスイッチ６０３３ａの間に、上記実施の形態１乃至５に示す薄膜トランジスタで形成された保護回路６０３６を設けてもよい。保護回路６０３６は、上記実施の形態１乃至５で示す薄膜トランジスタで形成された保護回路の代わりに、薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の素子によって構成される保護回路を設けてもよい。
【０１９２】
図１５に示すように、本実施の形態の表示装置は、駆動回路の一部または全部を、画素部と同じ基板上に、上記実施の形態に示す薄膜トランジスタを用いて形成することができる。
【０１９３】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図１５に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
【０１９４】
なお、信号線駆動回路は、シフトレジスタとアナログスイッチ有する。または、シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
【０１９５】
なお、本実施の形態は実施の形態１乃至６のそれぞれと組み合わせ可能である。
【０１９６】
（実施の形態８）本発明により得られる素子基板、及びそれを用いた表示装置等を、アクティブマトリクス型表示装置パネルに用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１９７】
その様な電子機器としては、ビデオカメラ及びデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１６に示す。
【０１９８】
図１６（Ａ）はテレビジョン装置である。表示パネルを、図１６（Ａ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。表示パネルにより主画面２００３が形成され、その他付属設備としてスピーカ部２００９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。
【０１９９】
図１６（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置２００６にも出力する情報を表示する表示部２００７が設けられていても良い。
【０２００】
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れた液晶表示パネルで形成し、サブ画面２００８を低消費電力で表示可能な発光表示パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を発光表示パネルで形成し、サブ画面２００８を発光表示パネルで形成し、サブ画面２００８は点滅可能とする構成としても良い。
【０２０１】
図１７はテレビ装置の主要な構成を示すブロック図を示している。表示パネルには、画素部９２１が形成されている。信号線駆動回路９２２と走査線駆動回路９２３は、表示パネルにＣＯＧ方式により実装されていても良い。
【０２０２】
その他の外部回路の構成として、映像信号の入力側では、チューナ９２４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９２５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９２６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９２７などを有している。コントロール回路９２７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路９２８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０２０３】
チューナ９２４で受信した信号のうち、音声信号は、音声信号増幅回路９２９に送られ、その出力は音声信号処理回路９３０を経てスピーカ９３３に供給される。制御回路９３１は受信局（受信周波数）や音量の制御情報を入力部９３２から受け、チューナ９２４や音声信号処理回路９３０に信号を送出する。
【０２０４】
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
【０２０５】
主画面２００３、サブ画面２００８において、上記実施の形態１乃至７で説明した素子基板、及びそれを有する表示装置を適用することで、テレビ装置の量産性を高めることができる。
【０２０６】
図１６（Ｂ）は携帯電話機２３０１の一例を示している。この携帯電話機２３０１は、表示部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては、上記実施の形態で説明した素子基板、及びそれを有する表示装置を適用することで、携帯電話の量産性を高めることができる。
【０２０７】
また、図１６（Ｃ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を含んでいる。表示部２４０２に、上記実施の形態に示す素子基板、及びそれを有する表示装置を適用することにより、コンピュータの量産性を高めることができる。
【０２０８】
図１６（Ｄ）は卓上照明器具であり、照明部２５０１、傘２５０２、可変アーム２５０３、支柱２５０４、台２５０５、電源２５０６を含む。本発明の発光装置を照明部２５０１に用いることにより作製される。なお、照明器具には天井固定型の照明器具または壁掛け型の照明器具なども含まれる。上記実施の形態１乃至７に示す素子基板、及びそれを有する表示装置を適用することにより、量産性を高めることができ、安価な卓上照明器具を提供することができる。
【０２０９】
図１８は本発明を適用したスマートフォン携帯電話機の構成の一例であり、図１８（Ａ）が正面図、図１８（Ｂ）が背面図、図１８（Ｃ）が展開図である。スマートフォン携帯電話機は、筐体１１１１及び１１１２二つの筐体で構成されている。スマートフォン携帯電話機は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
【０２１０】
スマートフォン携帯電話機は、筐体１１１１及び１１１２の二つの筐体で構成されている。筐体１１１１においては、表示部１１０１、スピーカ１１０２、マイクロフォン１１０３、操作キー１１０４、ポインティングデバイス１１０５、表面カメラ用レンズ１１０６、外部接続端子ジャック１１０７、イヤホン端子１１０８等を備え、筐体１１１２においては、キーボード１２０１、外部メモリスロット１２０２、裏面カメラ１２０３、ライト１２０４等を備えているなどにより構成されている。また、アンテナは筐体１１１１内部に内蔵されている。
【０２１１】
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０２１２】
重なり合った筐体１１１１と筐体１１１２（図１８（Ａ）は、スライドし図１８（Ｃ）のように展開する。表示部１１０１には、上記実施の形態１乃至７に示される表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。表示部１１０１と同一面上に表面カメラ用レンズ１１０６を備えているため、テレビ電話が可能である。
【０２１３】
スピーカ１１０２及びマイクロフォン１１０３は音声通話に限らず、テレビ電話、録音、再生等の用途に使用できるが可能である。操作キー１１０４では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。
【０２１４】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード１２０１を用いると便利である。更に、重なり合った筐体１１１１と筐体１１１２（図１８（Ａ））は、スライドし図１８（Ｃ）のように展開し、携帯情報端末としての使用できる場合は、キーボード１２０１、ポインティングデバイス１１０５を用い円滑な操作が可能である。外部接続端子ジャック１１０７はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１２０２に記録媒体を挿入しより大量のデータ保存及び移動に対応できる。
【０２１５】
筐体１１１２の裏面（図１８（Ｂ））には、裏面カメラ１２０３及びライト１２０４を備えており、表示部１１０１をファインダーとし静止画及び動画の撮影が可能である。
【０２１６】
また、上記機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ、イヤホンジャック等を備えたものであってもよい。
【０２１７】
上記実施の形態１乃至７に示す表示装置を適用することにより、量産性を高めることができる。
【符号の説明】
【０２１８】
５０：基板
５１ａ：第１の導電層
５１ｂ：第２の導電層
５２ａ：ゲート絶縁膜
５２ｂ：ゲート絶縁膜
５３：微結晶シリコン膜
５４：ｉ型の非晶質シリコン膜
５５：一導電型を付与する不純物が添加された半導体膜
５６：レジストマスク
６１：微結晶シリコン膜
６２：ｉ型の非晶質シリコン膜
６３：一導電型を付与する不純物が添加された半導体膜
６５ａ、６５ｂ、６５ｃ：導電膜
６６：レジストマスク
６７：第１のゲート絶縁膜
６８：第２のゲート絶縁膜
７１ａ、７１ｂ、７１ｃ：ソース電極またはドレイン電極
７２：ソース領域及びドレイン領域
７３：ｉ型の非晶質シリコン膜
７４：薄膜トランジスタ
７６：絶縁膜
７７：画素電極
８２：平坦化膜
１００ａ 第１反応室
１００ｂ 反応室
１００ｃ 第３反応室
１００ｄ 第４反応室
１０１ 第１の電極
１０１ａ 第１の電極
１０１ｂ 第１の電極
１０２ 第２の電極
１０３ 高周波電力供給手段
１０４ 第１の高周波電源
１０５ 第２の高周波電源
１０６ 第１の整合器
１０７ 第２の整合器
１０８ ガス供給手段
１０８ｇ ガス供給手段
１０８ｉ ガス供給手段
１０８ｂ ガス供給手段
１０８ｎ ガス供給手段
１０８ａ ガス供給手段
１０８ｆ ガス供給手段
１０９ 排気手段
１１０ シリンダ
１１１ 圧力調整弁
１１２ ストップバルブ
１１３ マスフローコントローラ
１１４ 基板加熱ヒータ
１１５ ヒータコントローラ
１１６ 絶縁材
１１７ バタフライバルブ
１１８ バルブ
１１９ ターボ分子ポンプ
１２０ ドライポンプ
１２１ クライオポンプ
１２２ ロード／アンロード室
１２３ 共通室
１２４ カセット
１２５ ゲートバルブ
１２６ 搬送機構
１２７ ターボ分子ポンプ
１３０ 第１の高周波カットフィルタ
１３１ 第２の高周波カットフィルタ
【技術分野】
【０００１】
本発明は、半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置を作製する方法に関する。また半導体装置を作製する際、薄膜を成膜する工程において用いられるプラズマＣＶＤ法を用いたプラズマ処理装置に関する。また、そのプラズマ処理装置を用いた成膜方法に関する。例えば、太陽電池やセンサに代表される光電変換装置、液晶表示パネルに代表される電気光学装置、発光素子を有する発光装置、またはアンテナを有する無線チップを部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百ｎｍ程度）を用いて薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
代表的な成膜方法であるプラズマＣＶＤ法によって堆積される膜としては、非晶質半導体膜、多結晶半導体膜、微結晶半導体膜などが挙げられる。
【０００５】
画像表示装置のスイッチング素子として、非晶質半導体膜を用いた薄膜トランジスタ、または多結晶半導体膜を用いた薄膜トランジスタが知られている。ガラス基板上に形成する多結晶半導体膜の形成方法としては、パルス発振のエキシマレーザビームを光学系により線状に加工して、ガラス基板上に成膜された非晶質珪素膜に対し線状ビームを走査させながら照射して結晶化する技術が知られている。
【０００６】
また、画像表示装置のスイッチング素子として、微結晶半導体膜を用いた薄膜トランジスタがある（特許文献１及び２）。
【０００７】
また、これまで、一枚のマザーガラス基板から複数のパネルを切り出して、大量生産を効率良く行う生産技術が採用されてきた。マザーガラス基板のサイズは、１９９０年初頭における第１世代の３００×４００ｍｍから、２０００年には第４世代となり６８０×８８０ｍｍ若しくは７３０×９２０ｍｍへと大型化して、一枚の基板から多数の表示パネルが取れるように生産技術が進歩してきた。
【０００８】
また、上述の基板サイズの大面積化と同時に、生産性の向上や低コスト化の要求も高まっている。
【０００９】
これらの要求を満たすＴＦＴ構造として逆スタガ型（ボトムゲート型）のＴＦＴ構造が主流となっている。
【００１０】
また、半導体素子の微細化に伴い、個々のプロセスにも高精度なものが求められている。半導体製造プロセスでは、成膜装置のチャンバー内に配置した被処理基板上に、材料ガスを様々な方法（プラズマ、熱、光等）で反応させた反応生成膜を堆積させる。特に成膜を行う処理装置内で発生するパーティクルの抑制は重大な課題であり、またプロセス安定化のためにもチャンバー内をクリーンに保つことが重要である。
【００１１】
基板上に薄膜を形成する処理など複数行う場合に、気密性を保ったままで連続的に行う基板処理装置が特許文献３に開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平４−２４２７２４号公報
【特許文献２】特開２００５−４９８３２号公報
【特許文献３】特開平７−１２２６２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、非晶質半導体膜を用いた薄膜トランジスタに比べ、電気特性の信頼性の高い薄膜トランジスタを有する半導体装置を量産性高く作製する方法を提案することを課題とする。
【００１４】
また、成膜段階で結晶性を有する半導体膜、代表的には微結晶半導体膜を形成し、良好な膜品質を実現するプラズマ処理装置を提供することも課題とする。
【００１５】
良好な膜品質を実現するためには、膜中に含まれる酸素や窒素を低減することが重要である。酸素や窒素は、半導体層の一部をｎ型化させる元素であり、これらの元素により非晶質半導体層中の欠陥密度が増大し、電界効果移動度を低下させる要因となる。さらに膜中に含まれた酸素や窒素が、ＴＦＴの電気特性のバラツキが生じる要因の一つとなっている恐れもある。なお、従来、窒素は不活性ガスと呼ばれることもあり、チャンバー内や膜中に微量に侵入しても影響ない元素と考えられていた。大気成分の一つである窒素は大気の約８割を占めているガスである。
【００１６】
また、得られた微結晶半導体膜の結晶粒の表面は、酸化されやすいという問題がある。このため、チャネル形成領域の結晶粒が酸化されると、結晶粒の表面に酸化膜が形成されてしまい、当該酸化膜がキャリアの移動の障害となり、薄膜トランジスタの電気特性が低下するという問題がある。
【課題を解決するための手段】
【００１７】
プラズマ処理装置を用いて得られる膜中に含まれる酸素や窒素を低減するため、プラズマ処理装置のチャンバー（反応容器）内へのリークを抑え、高い真空度を達成する。
【００１８】
プラズマ処理装置は、ガス導入系と排気系の他にもシール部が様々な場所に設けてあり、少なくとも一つ以上をナイフエッジ型メタルシールフランジで気密する。リーク量を低減する上でチャンバー１つ当たりに使用するＯリングシールのトータル数を低減することが重要であり、ナイフエッジ型メタルシールフランジを用いることで、大幅にリーク量を低減できる。ナイフエッジ型メタルシールフランジを用いるシール構造は、フランジの円錐形シールエッジがガスケットを押しつぶし、材料内にコールドフローを喚起する。このコールドフローにより、ガスケット外径面がフランジ壁に押し付けられ、反力を生じる。そのため高い圧力が得られる。この高い圧力によってシール面やガスケット表面の欠陥をなくし、信頼性の高いシール構造を可能にしている。
【００１９】
また、ターボ分子ポンプを２台直列に連結し、チャンバー内の圧力を１０−５Ｐａ以下を実現する。予め成膜前に真空チャンバー内の酸素や窒素やＨ２Ｏなどの大気成分ガスの残留を極力低減するため、到達最低圧力を１×１０−７〜１×１０−１０Ｔｏｒｒ（約１×１０−５Ｐａ〜１×１０−８Ｐａ）の超高真空（ＵＨＶ）領域に下げ、高い純度の材料ガスを流し、成膜時の基板温度を１００℃以上３００℃未満の範囲とする。
【００２０】
チャンバー内へのリークを抑え、高い真空度を達成したプラズマ処理装置を用いることで、良好な膜品質を有する微結晶半導体膜を実現することができる。さらに好ましくは、グロー放電プラズマを生成する電極に接続される電源の周波数としてＶＨＦ帯の周波数であり概ね波長が１０ｍ未満、すなわち３０ＭＨｚ〜３００ＭＨｚの高周波電力を用いる。ＶＨＦ帯の周波数を有する電源を用いることで、プラズマ温度の低減と、プラズマ密度の向上を図ることができる。
【００２１】
また、グロー放電プラズマを生成する電極に周波数の異なる二以上の高周波電力を供給することによって、良好な膜品質を有する微結晶半導体膜を実現してもよい。第１の高周波電力は表面定在波効果が現れない周波数帯の電力であり、概ね波長として１０ｍ以上の高周波が適用され、当該高周波電力に波長がそれより短い第２の高周波電力を加える。表面定在波の影響を低減するため、用いる２つの電源の周波数の差が大きく異なることが好ましい。
【００２２】
表面定在波効果は、グロー放電プラズマを生成する電極に接続される電源の周波数の増加と、グロー放電プラズマを生成する電極の表面最大寸法の増大とによって電界強度分布が大きくなるという、定在波の影響を指す。マザーガラス、即ちガラス基板が大面積化すると、そのガラス基板に成膜を行うためにプラズマ処理装置の電極面積も大型化することとなる。この場合、ガラス基板の大きさが第６世代を超える当たりから、プラズマ処理装置の電極の大きさが、高周波電源の周波数の波長に近くなってくる。例えば、２７ＭＨｚの電源周波数の場合、波長は１１００ｍｍであり、６０ＭＨｚでは５００ｍｍ、１２０ＭＨｚでは２５０ｍｍとなる。このような場合、表面定在波の影響が顕著に現れるようになり、プラズマ処理装置の反応室内のプラズマ密度分布が不均一になり、ガラス基板に形成される薄膜の膜質や厚さの面内均一性が損なわれるといったことが問題となる。
【００２３】
周波数の異なる（波長が異なる）高周波電力をプラズマ処理装置の電極に重畳印加することで、プラズマの高密度化を実現し、且つ、定在波の影響を低減し、長辺が２０００ｍｍを超える大面積基板に均質で膜質の良い薄膜を形成することが可能となる。
【００２４】
グロー放電プラズマを生成する電極に周波数の異なる二以上の高周波電源を接続するため、互いの電源の干渉を防ぐため、それぞれ高周波カットフィルタを設ける。高周波カットフィルタは、少なくとも可変コンデンサを有する回路であり、マッチングボックス（整合器とも呼ぶ）と電極との間に設けられる。例えば２つの高周波電源を用いる場合、第１の高周波電源には第１のマッチングボックスと接続され、第１のマッチングボックスと第１の高周波カットフィルタが接続され、第１の高周波カットフィルタは電極に接続される。また、第２の高周波電源には第２のマッチングボックスと接続され、第２のマッチングボックスと第２の高周波カットフィルタが接続され、第２の高周波カットフィルタは電極に接続される。第１の高周波カットフィルタは、第１の高周波電源の周波数の信号を通過させ、第２の高周波電源の周波数の信号をブロックする。また、第２の高周波カットフィルタは、第２の高周波電源の周波数の信号を通過させ、第１の高周波電源の周波数の信号をブロックする。なお、高周波カットフィルタは、可変コンデンサとコイルとを用いて並列共振回路としてもよい。
【００２５】
また、６０ＭＨｚ以上の高周波電源を用いる上で、グロー放電プラズマを生成する電極の電気伝導度は重要である。例えば、高周波電源の周波数が６０ＭＨｚであれば接続する上部電極の材質をアルミニウム、下部電極の材質をステンレスとしてもプラズマ放電可能であるが、１００ＭＨｚを用いる場合には、上部電極及び下部電極ともにアルミニウムの材質を用いることが好ましい。また、６０ＭＨｚ以上の場合の高周波電源と接続する上部電極とヒータとの間に銅板を挟み込み、プラズマ分布の向上を図ることが好ましい。さらには、下部電極とヒータとの間に銅板を挟み込んでもよい。また、ヒータを上部電極側に設けてもよい。
【００２６】
本明細書で開示する発明の構成は、反応室内でグロー放電プラズマを生成し、該反応室内に載置された基板に反応生成物を堆積するプラズマ処理装置であって、前記反応室内に前記グロー放電プラズマを生成する電極と、該電極と電気的に接続された第１の高周波カットフィルタ及び第２の高周波カットフィルタと、前記第１の高周波カットフィルタと電気的に接続された第１の整合器と、該第１の整合器と電気的に接続された第１の高周波電源と、第２の高周波カットフィルタと電気的に接続された第２の整合器と、該第２の整合器と電気的に接続された第２の高周波電源とを有し、第１の高周波電源から出力される高周波の電波は１０ｍ以上の波長を有し、第２の高周波電源から出力される高周波の電波は１０ｍ未満の波長を有し、第１の高周波カットフィルタは、第２の高周波電源からの高周波電力を遮断し、第２の高周波カットフィルタは、第１の高周波電源からの高周波電力を遮断するプラズマ処理装置である。
【００２７】
また、上記プラズマ処理装置は、反応室内を真空排気する手段を有し、その手段は、第１のターボ分子ポンプと第２のターボ分子ポンプが直列接続した排気手段である。この排気手段により、反応室内の到達最低圧力を超高真空領域に下げる。また、反応室の気密シール手段は、ナイフエッジ型メタルシールフランジを用いる。ナイフエッジ型メタルシールフランジにより反応室のリーク量を低減する。
【００２８】
本発明は、上記課題の少なくとも一つを解決する。
【００２９】
また、得られた微結晶半導体膜の結晶粒の表面は、酸化されやすいという問題があるが、この問題に対して、同じチャンバー内で微結晶半導体膜と非晶質半導体膜とを積層する。微結晶半導体膜の表面を覆う非晶質半導体膜を形成することによって、微結晶半導体膜の酸化を防止する。
【００３０】
また、他の発明の構成は、反応室内に第１の反応ガスを導入し、反応室内の上部電極に３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された周波数を有する高周波電力を印加してグロー放電プラズマを生成し、反応室内の下部電極上に載置された基板上に微結晶半導体膜を堆積し、反応室内に第２の反応ガスを導入し、上部電極に３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された周波数を有する高周波電力を印加してグロー放電プラズマを生成し、微結晶半導体膜上に非晶質半導体膜を積層する半導体装置の作製方法である。
【００３１】
例えば、第１の反応ガスは、フォスフィンとシランガスと水素を含む混合ガスであり、第２の反応ガスはシランガスと水素の混合ガスとすることでｎ−型の微結晶半導体膜と、ｉ型の非晶質半導体膜を積層することができる。また、第１の反応ガスと第２の反応ガスは同じガスを用いることができ、流量や印加する電力などの成膜条件を変えることによって、ｉ型の微結晶半導体膜と、ｉ型の非晶質半導体膜を積層することができる。
【００３２】
グロー放電プラズマを生成する電極に周波数の異なる二以上の高周波電源を接続したプラズマ処理装置を用いれば、高周波電源を異なる周波数の高周波電源に切り替えることによって、同じチャンバー内で微結晶半導体膜と非晶質半導体膜の積層を行うこともできる。
【００３３】
また、周波数の異なる（波長が異なる）高周波電力をプラズマ処理装置の電極に重畳印加して微結晶半導体膜を形成した後、同一チャンバー内でＶＨＦ帯の周波数を有する高周波電源のみからの電圧印加により水素プラズマ処理を行って微結晶半導体膜の膜質向上を図ることができる。微結晶半導体膜は、化学的に他と結合をしていない不対結合手が存在しており、その不対結合手は再結合中心となるため、水素プラズマ処理を行い、再結合中心の密度を小さくすることができる。
【００３４】
また、他の発明の構成は、反応室内に反応ガスを導入し、反応室内の上部電極に３ＭＨｚ以上３０ＭＨｚ未満の範囲内に設定された第１の周波数を有する第１の高周波電力と、３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された第２の周波数を有する第２の高周波電力とを重畳印加してグロー放電プラズマを生成し、反応室内の下部電極上に載置された基板に微結晶半導体膜を堆積し、微結晶半導体膜を堆積した後に反応室内に水素を導入して上部電極に３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された第３の周波数を有する第３の高周波電力を印加して微結晶半導体膜にプラズマ処理を行う半導体装置の作製方法である。
【００３５】
本明細書において、上、下、側、水平、垂直等の方向を表す文言は、基板表面の上にデバイスを配置した場合の基板面を基準とする方向を指す。
【発明の効果】
【００３６】
成膜段階で結晶性を有する半導体膜、代表的には微結晶半導体膜を形成し、良好な膜品質を実現するプラズマ処理装置を実現できる。また、良好な膜質を有する半導体膜を用いて、非晶質半導体膜を用いた薄膜トランジスタに比べ、電気特性の信頼性の高い薄膜トランジスタを有する半導体装置を量産高く作製することができる。
【図面の簡単な説明】
【００３７】
【図１】プラズマ処理装置の構造の一例を示す断面図。
【図２】複数の処理室を備えたマルチ・チャンバ・プラズマ処理装置の構成を示す図。
【図３】薄膜トランジスタの作製工程の断面図を示す図。
【図４】薄膜トランジスタの作製工程の断面図を示す図。
【図５】薄膜トランジスタの作製工程の断面図を示す図。
【図６】薄膜トランジスタの作製工程の上面図を示す図。
【図７】薄膜トランジスタの作製工程を説明する断面図である。
【図８】薄膜トランジスタの作製工程を説明する断面図である。
【図９】多階調マスクを説明する図である。
【図１０】薄膜トランジスタの作製工程を説明する上面図である。
【図１１】薄膜トランジスタの作製工程を説明する断面図である。
【図１２】薄膜トランジスタの作製工程を説明する断面図である。
【図１３】素子基板を説明する平面図である。
【図１４】素子基板の端子部及び画素部を説明する断面図である。
【図１５】表示パネルを説明する斜視図である。
【図１６】表示装置を用いた電子機器を説明する斜視図である。
【図１７】表示装置を用いた電子機器を説明する図である。
【図１８】表示装置を用いた電子機器を説明する斜視図である。
【図１９】コイルと可変コンデンサとを用いる並列共振回路を構成する例を示す等価回路図である。
【発明を実施するための形態】
【００３８】
本発明の実施形態について、以下に説明する。
【００３９】
（実施の形態１）図１は複数の高周波電力が印加されるプラズマ処理装置の一構成例を示す。反応室１００ｂはアルミニウム又はステンレスなど剛性のある素材で形成され、内部を真空排気できるように構成されている。本実施の形態では、強度を高めるためチャンバー素材をステンレスとし、内面にアルミニウム溶射を施す。また、メンテナンスのため分解可能なチャンバー構成とし、定期的に再度のアルミニウム溶射を施す。反応室１００ｂには第１の電極１０１（上部電極とも呼ぶ）と第２の電極１０２（下部電極とも呼ぶ）が備えられている。
【００４０】
第１の電極１０１には高周波電力供給手段１０３が連結され、第２の電極１０２は接地電位が与えられ、基板を載置できるように構成されている。第１の電極１０１は絶縁材１１６により反応室１００ｂと絶縁分離され、高周波電力が漏洩しないように構成されている。絶縁材１１６としてセラミック材料を用いる場合、ナイフエッジ型メタルシールフランジを用いることが困難であるため、上部電極のシールにはＯリングシールを用いる。
【００４１】
なお、図１では、第１の電極１０１と第２の電極１０２について容量結合型（平行平板型）の構成を示しているが、異なる二以上の高周波電力を印加して反応室１００ｂの内部にグロー放電プラズマを生成できるものであれば、誘導結合型など他の構成を適用することもできる。
【００４２】
高周波電力供給手段１０３は、第１の高周波電源１０４と第２の高周波電源１０５、第１の整合器１０６と第２の整合器１０７、第１の高周波カットフィルタ１３０と第２の高周波カットフィルタ１３１が含まれている。第１の高周波電源１０４と第２の高周波電源１０５から出力される高周波電力は、共に第１の電極１０１に供給される。第１の整合器１０６の出力側には、第２の高周波電源１０５から出力される高周波電力を遮断する第１の高周波カットフィルタ１３０が設けられる。また、第２の整合器１０７の出力側には、第１の高周波電源１０４から出力される高周波電力を遮断する第２の高周波カットフィルタ１３１が設けられる。第１の高周波カットフィルタ１３０と第２の高周波カットフィルタ１３１を設けることで、プラズマが安定する、または各高周波電源の破壊を防止する。例えば、１３．５６ＭＨｚの進行波は、カットフィルタが設けられていないと６０ＭＨｚの高周波電源に反射波として流れこんで６０ＭＨｚの高周波電源が破壊、または発振が不安定になる恐れがある。同様に６０ＭＨｚの進行波はカットフィルタが設けられていないと１３．５６ＭＨｚの高周波電源に反射波として流れ込んで１３．５６ＭＨｚの高周波電源が破壊、または発振が不安定になる恐れがある。
【００４３】
第１の高周波電源１０４が供給する高周波電力は、概ね波長として１０ｍ以上の高周波が適用され、ＨＦ帯である３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚの周波数が適用される。第２の高周波電源１０５が供給する高周波電力は、ＶＨＦ帯の周波数であり概ね波長が１０ｍ未満、すなわち３０ＭＨｚ〜３００ＭＨｚの高周波電力が適用される。
【００４４】
第１の高周波電源１０４が供給する高周波の波長は、第１の電極１０１の１辺の長さの３倍以上を有し、第２の高周波電源１０５が供給する高周波の波長は、それよりも短い波長を適用する。表面定在波の影響が出ない高周波電力を第１の電極１０１に供給してグロー放電プラズマを生成し、ＶＨＦ帯に属する高周波電力を供給してグロー放電プラズマの高密度化を図ることで、長辺が２０００ｍｍを超える大面積基板に均質で膜質の良い薄膜を形成することが可能となる。
【００４５】
例えば、第１の高周波電源１０４として周波数１３．５６ＭＨｚを有する電源を用い、第２の高周波電源１０５として周波数６０ＭＨｚを有する電源を用いる場合、第１の高周波カットフィルタ１３０として１０ｐＦ〜１００ｐＦの可変コンデンサ（約１４．５ｐＦを使用）を用い、第２の高周波カットフィルタ１３１として２５ｐＦ〜２５０ｐＦの可変コンデンサ（約６３．８ｐＦを使用）を用いる。
【００４６】
また、第１の高周波カットフィルタ１３０や第２の高周波カットフィルタ１３１として、さらにコイルを用いて、コイルと可変コンデンサとを用いる並列共振回路を構成してもよい。その場合、第１の高周波カットフィルタ１３０は、０．３μＨ、或いは０．６μＨのコイルを用いる。また、第２の高周波カットフィルタ１３１は、１．１μＨ、１．６μＨ、或いは２．１μＨのコイルを用いる。図１９にコイルと可変コンデンサとを用いる並列共振回路を構成する例を示す。図１９には、第１の高周波カットフィルタ１３０の等価回路、第２の高周波カットフィルタ１３１の等価回路、第１の整合器１０６の等価回路、及び第２の整合器１０７の等価回路の一例を示す。なお、図１９の構成とする場合、使用するコイルは、使用する高周波電源などに合わせて適宜選択すればよい。
【００４７】
第１の電極１０１はガス供給手段１０８にも連結されている。ガス供給手段１０８は、反応ガスが充填されるシリンダ１１０、圧力調整弁１１１、ストップバルブ１１２、マスフローコントローラ１１３などで構成されている。反応室１００ｂ内において、第１の電極１０１は基板と対向する面がシャワー板状に加工され、多数の細孔が設けられている。第１の電極１０１に供給される反応ガスは、内部の中空構造からこの細孔から反応室１００ｂ内に供給される。
【００４８】
反応室１００ｂに接続される排気手段１０９は真空排気と、反応ガスを流す場合において反応室１００ｂ内を所定の圧力に保持するように制御する機能が含まれている。排気手段１０９の構成としては、バタフライバルブ１１７、バルブ１１８、ターボ分子ポンプ１１９、１２７、ドライポンプ１２０などが含まれる。なお、ターボ分子ポンプ１２７はバルブを介してドライポンプ１２０と連結されている。
【００４９】
反応室１００ｂ内を真空排気する場合には、まず、粗びき用のバルブ１１８を開き、反応室１００ｂ内をドライポンプで排気した後、バルブ１１８を閉じてバルブ１１８よりも口径の小さいバタフライバルブ１１７を開き、真空排気を行う。さらに、反応室１００ｂ内を１０−５Ｐａよりも低い圧力の超高真空排気する場合には、反応室１００ｂ内をドライポンプによる排気を行った後、バタフライバルブ１１７を閉じ、直列接続されたターボ分子ポンプ１１９、１２７による排気を行って真空排気する。なお、図１ではリークチェックのためのメンテナンス用のバルブをターボ分子ポンプ１１９とターボ分子ポンプ１２７の間に設けている一例を示したが特に限定されず、メンテナンス用のバルブを設けなくともよい。このように図１に示す排気系は、排気方向に対して直列にターボ分子ポンプが複数設けられるのであれば、特に限定されない。また、反応室を加熱処理して内壁からの脱ガス処理を行うことが好ましい。
【００５０】
ヒータコントローラ１１５により温度制御される基板加熱ヒータ１１４は、第２の電極１０２に設けられている。基板加熱ヒータ１１４が第２の電極１０２内に設けられる場合、熱伝導加熱方式が採用される。例えば、基板加熱ヒータ１１４はシースヒータで構成される。第１の電極１０１と第２の電極１０２の間隔（ギャップ間隔とも呼ぶ）は適宜変更できるようになっている。この間隔の調節は、反応室１００ｂ内で第２の電極１０２の高さ変更ができるようにベローズを用いて構成されている。
【００５１】
例えば、図１に示すプラズマ処理装置を用いてｉ型の微結晶シリコン膜を成膜する場合、その成膜条件の一例は、６０ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２０ｍｍ、シランガス流量を４ｓｃｃｍ、水素ガス流量を４００ｓｃｃｍ、圧力を１００Ｐａ、基板温度を２００℃である。
【００５２】
また、ｎ−型の微結晶シリコン膜を成膜する場合、その成膜条件の一例は、６０ＭＨｚの高周波電源を用い、電力パワーを１５Ｗ、ギャップ間隔を２０ｍｍ、１００ｐｐｍのフォスフィンを含むシランガス流量を２ｓｃｃｍ、水素ガス流量を４００ｓｃｃｍ、圧力を１００Ｐａ、基板温度を２００℃である。
【００５３】
また、これらの微結晶半導体膜を形成した後、酸化を防止するために、同一チャンバー内で非晶質半導体膜を積層することが好ましく、その成膜条件の一例は、６０ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２５ｍｍ、シランガスのみを用い、その流量を６０ｓｃｃｍ、圧力を２８Ｐａ、基板温度を２００℃である。
【００５４】
また、これらの微結晶半導体膜を形成する前もしくは後にＶＨＦ帯に属する高周波電力を供給して水素プラズマ処理を行ってもよい。
【００５５】
図１に示すプラズマ処理装置、即ちＶＨＦ帯の周波数を有する高周波電源を少なくとも１つ用いたプラズマ処理装置で得られる膜の膜厚均一性は、半導体装置製造上最低限必要な膜厚均一性である±１０％を達成できる。
【００５６】
また、図１に示すプラズマ処理装置を一室として有する、複数の反応室を備えたマルチ・チャンバ・プラズマ処理装置の一例を図２に示す。この装置は共通室１２３と、ロード／アンロード室１２２、第１反応室１００ａ、第２反応室が図１の反応室に相当する反応室１００ｂ、第３反応室１００ｃを備えた構成となっている。ロード／アンロード室１２２のカセット１２４に装填される基板は、共通室１２３の搬送機構１２６によって各反応室に搬出入される枚葉式の構成である。共通室１２３と各室の間にはゲートバルブ１２５が備えられ、各反応室で行われる処理が、相互に干渉しないように構成されている。
【００５７】
各反応室は形成する薄膜の種類によって区分されている。例えば、第１反応室１００ａはゲート絶縁膜などの絶縁膜を成膜し、反応室１００ｂは微結晶半導体層や非晶質半導体層を成膜し、第３反応室１００ｃはソース及びドレインを形成する一導電型の不純物半導体層（代表的にはｎ＋型半導体層）を成膜する反応室として充当される。勿論、反応室の数はこれに限定されるわけではなく、必要に応じて任意に増減することができる。一の反応室で一の膜を成膜するようにしても良いし、一の反応室で複数の膜を成膜するように構成しても良い。
【００５８】
各反応室には排気手段としてターボ分子ポンプ１１９とドライポンプ１２０が接続されている。排気手段はこれらの真空ポンプの組み合わせに限定されるものではなく、概略１０−１Ｐａから１０−５Ｐａの真空度にまで排気できるものであれば他の真空ポンプを適用することができる。
【００５９】
ロード／アンロード室１２２には、クライオポンプ１２１が連結され、ドライポンプと切り替えて使用することができる。
【００６０】
ガス供給手段１０８はシランに代表される半導体材料ガス、若しくは希ガスなどプロセスに用いるガスが充填されるシリンダ１１０、ストップバルブ１１２、マスフローコントローラ１１３などで構成されている。ガス供給手段１０８ｇは第１反応室１００ａに接続され、ゲート絶縁膜を成膜するためのガスを供給する。ガス供給手段１０８ｉは反応室１００ｂに接続され、微結晶半導体膜用（または非晶質半導体膜用）のガスを供給する。ガス供給手段１０８ｎは第３反応室１００ｃに接続され、例えばｎ＋型半導体膜用のガスを供給する。ガス供給手段１０８ａはアルゴンを供給し、ガス供給手段１０８ｆは反応室内のクリーニングに用いるエッチングガスを供給する系統であり、これらは各反応室共通のラインとして構成されている。
【００６１】
各反応室にはグロー放電プラズマを形成するための高周波電力供給手段が連結されている。高周波電力供給手段は高周波電源と整合器と高周波カットフィルタが含まれる。
【００６２】
本形態で示すように、反応室を複数個用い、共通室で連結することにより複数の異なる層を大気に触れさせることなく連続して積層することが可能となる。
【００６３】
具体的には、予めゲート電極や容量電極が形成されたガラス基板等の絶縁表面を有する平板状の基板をロード／アンロード室１２２にセットし、第１の反応室１００ａでゲート絶縁膜の成膜を行う。ゲート絶縁膜の成膜条件の一例は、６０ＭＨｚの高周波電源を用い、電力パワーを１６０Ｗ、ギャップ間隔を２５ｍｍ、シランガス流量を５ｓｃｃｍ、ＮＨ３ガスを４００ｓｃｃｍ、アルゴンガスを５０ｓｃｃｍ、圧力を８０Ｐａ、基板温度を２５０℃である。次いで、基板を反応室１００ｂに搬送し、反応室１００ｂで微結晶半導体膜と非晶質半導体膜の積層成膜を行う。微結晶半導体膜は、シランなどの水素化珪素気体と、水素及び／又は希ガスを混合して、ＨＦ帯（３ＭＨｚ〜３０ＭＨｚ、代表的には１３．５６ＭＨｚ）とＶＨＦ帯の高周波電力を重畳印加して生成されるグロー放電プラズマを利用して成膜する。代表的な水素化珪素気体としては、ＳｉＨ４若しくはＳｉ２Ｈ６である。その他、ハロゲン化珪素気体若しくはハロゲン水素化珪素気体としてＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。シラン等は、水素及び／又は希ガスで１０倍から２０００倍に希釈される。そのため多量の水素及び／又は希ガスが必要とされる。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。微結晶シリコン膜の成長表面を水素で不活性化し、微結晶シリコンの成長を促進するためには１２０℃〜２２０℃で成膜を行うことが好ましい。また、微結晶半導体膜に積層する非晶質半導体膜はバッファ層として機能し、微結晶半導体膜を保護する。微結晶半導体膜と非晶質半導体膜に関しては上述した成膜条件を用いて成膜することができる。次いで、基板を第３反応室１００ｃに搬送し、第３反応室１００ｃでｎ＋型半導体膜の成膜を行う。ｎ＋型半導体膜の成膜条件の一例は、２７．１２ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２５ｍｍ、シランガス流量を６０ｓｃｃｍ、水素で０．５％に希釈されたフォスフィンガスを１１０ｓｃｃｍ、圧力を３０Ｐａ、基板温度を２００℃である。ｎ＋型半導体膜の成膜後は、基板をロード／アンロード室１２２に搬入し、ロード／アンロード室１２２から装置外に搬出し、その後の工程を引き続き行うことで薄膜トランジスタを作製することができる。
【００６４】
（実施の形態２）本実施の形態では、液晶表示装置に用いられる薄膜トランジスタの作製工程について、図３乃至図６を用いて説明する。図３乃至図５は、薄膜トランジスタの作製工程を示す断面図であり、図６は、一画素における薄膜トランジスタ及び画素電極の接続領域の上面図である。
【００６５】
図３（Ａ）に示すように、基板５０上に金属層の積層からなるゲート電極を形成する。
【００６６】
基板５０は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板５０がマザーガラスの場合、基板の大きさは、第１世代（３００ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、第６世代１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等を用いることができる。
【００６７】
ゲート電極は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。ゲート電極は、スパッタリング法で基板５０上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、ゲート電極を形成することもできる。なお、ゲート電極の密着性向上と下地への拡散を防ぐバリアメタルとして、上記金属材料の窒化物膜を、基板５０及びゲート電極の間に設けてもよい。ここでは、第１のフォトマスクを用いて形成したレジストマスクを用いて基板５０上に形成された積層膜をエッチングしてゲート電極を形成する。
【００６８】
具体的なゲート電極構造の例としては、第１の導電層５１ａとなるアルミニウム膜上に第２の導電層５１ｂとなるモリブデン膜を積層させ、アルミニウム特有のヒロックやエレクトロマイグレーションを防ぐ構造にしてもよい。本実施の形態では、大面積の基板を用いて表示画面が大きい表示装置を作製する例であるので、電気抵抗の低いアルミニウムからなる第１の導電層５１ａと、第１の導電層５１ａよりも耐熱性の高い第２の導電層５１ｂとを積層させたゲート電極とする。また、アルミニウム膜をモリブデン膜で挟んだ３層構造としてもよい。また、他のゲート電極構造の例として、銅膜上にモリブデン膜の積層、銅膜上に窒化チタン膜の積層、銅膜上に窒化タンタル膜の積層が挙げられる。
【００６９】
なお、ゲート電極上には半導体膜や配線を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート電極に接続する配線も同時に形成することができる。
【００７０】
次に、ゲート電極の上層である第２の導電層５１ｂ上に、ゲート絶縁膜５２ａ、５２ｂを形成する。
【００７１】
ゲート絶縁膜は実施の形態１に示す第１の反応室１００ａで、窒化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜で形成する。ここでは、１層目のゲート絶縁膜５２ａとして、窒化シリコン膜を形成し、大気に触れることなく、２層目のゲート絶縁膜５２ｂとして酸化窒化シリコン膜を積層する形態を示す。ここまでの工程を終えた断面図が図３（Ａ）に相当する。
【００７２】
なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコン膜または窒化酸化シリコン膜を構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００７３】
次いで、ゲート絶縁膜の成膜後、大気に触れさせることなく基板を搬送し、ゲート絶縁膜を成膜する真空チャンバーとは異なる真空チャンバーで微結晶半導体膜を成膜する。本実施の形態では、実施の形態１に示す反応室１００ｂで微結晶半導体膜を成膜する。
【００７４】
基板を反応室１００ｂに搬入する前に、水素または希ガスを導入してプラズマを発生させて反応室１００ｂの内壁に付着した気体（酸素及び窒素などの大気成分、若しくは反応室のクリーニングに使用したエッチングガス）を除去することが好ましい。
【００７５】
そして、基板を反応室１００ｂに搬入して、ゲート絶縁膜上に微結晶シリコン膜５３を成膜する。微結晶シリコン膜５３は、代表的には、ＳｉＨ４、Ｓｉ２Ｈ６などの水素化珪素を水素で希釈してプラズマ生成することで成膜することができる。微結晶シリコン膜５３は、水素化珪素の流量の１２倍以上１０００倍以下、好ましくは５０倍以上２００倍以下、更に好ましくは１００倍の水素を用いて、微結晶シリコン膜を形成することができる。なお、水素化珪素の代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いることができる。
【００７６】
次いで、同じチャンバーを用いて、大気に曝すことなく、ｉ型の非晶質シリコン膜５４を成膜する。ｉ型の非晶質シリコン膜５４は、水素化珪素のみ、或いは、水素化珪素の流量の１倍以上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いて、水素を含むｉ型の非晶質シリコン膜を形成することができる。
【００７７】
こうして、図３（Ｂ）に示すように、微結晶シリコン膜５３と、ｉ型の非晶質シリコン膜５４との積層が形成される。
【００７８】
また、上記手順及び反応室１００ｂにより酸素だけでなく、窒素、及び炭素が前記積層とゲート絶縁膜との界面近傍に混入する濃度を低減することができる。
【００７９】
次いで、ｉ型の非晶質シリコン膜５４の成膜後、大気に触れさせることなく基板を搬送し、ｉ型の非晶質シリコン膜を成膜する真空チャンバーとは異なる真空チャンバーで一導電型を付与する不純物が添加された半導体膜５５を成膜することが好ましい。
【００８０】
一導電型を付与する不純物が添加された半導体膜５５は、代表的な不純物元素としてリンを添加すれば良く、水素化珪素にフォスフィンガスなどの一導電型を付与する不純物を含む気体を加えれば良い。一導電型を付与する不純物が添加された半導体膜５５は２ｎｍ以上５０ｎｍ以下の厚さで形成する。一導電型を付与する不純物が添加された半導体膜（ｎ＋型半導体膜とも呼ぶ）の膜厚を、薄くすることでスループットを向上させることができる。
【００８１】
次いで、図４（Ａ）に示すように、一導電型を付与する不純物が添加された半導体膜５５上にレジストマスク５６を形成する。レジストマスク５６は、フォトリソグラフィ技術またはインクジェット法により形成する。ここでは、第２のフォトマスクを用いて、一導電型を付与する不純物が添加された半導体膜５５上に塗布されたレジストを露光現像して、レジストマスク５６を形成する。
【００８２】
次いで、レジストマスク５６を用いて微結晶シリコン膜５３、ｉ型の非晶質シリコン膜５４、及び導電型を付与する不純物が添加された半導体膜５５をエッチングし分離して、図４（Ｂ）に示すように、微結晶シリコン膜６１、ｉ型の非晶質シリコン膜６２、及び一導電型を付与する不純物が添加された半導体膜６３を形成する。この後、レジストマスク５６を除去する。
【００８３】
微結晶シリコン膜６１、ｉ型の非晶質シリコン膜６２の端部側面が傾斜していることにより、ｉ型の非晶質シリコン膜６２上に形成されるソース領域及びドレイン領域と微結晶シリコン膜６１との間にリーク電流が生じること防止することが可能である。また、ソース電極及びドレイン電極と、微結晶シリコン膜６１との間にリーク電流が生じるのを防止することが可能である。微結晶シリコン膜６１及びｉ型の非晶質シリコン膜６２の端部側面の傾斜角度は、３０°〜９０°、好ましくは４５°〜８０°である。このような角度とすることで、段差形状によるソース電極またはドレイン電極の段切れを防ぐことができる。
【００８４】
次に、図４（Ｃ）に示すように、一導電型を付与する不純物が添加された半導体膜６３及びゲート絶縁膜５２ｂを覆うように導電膜６５ａ〜６５ｃを形成する。導電膜６５ａ〜６５ｃは、アルミニウム、銅、若しくはシリコン、チタン、ネオジム、スカンジウム、モリブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金の単層または積層で形成することが好ましい。また、一導電型を付与する不純物が添加された半導体膜と接する側の膜を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。ここでは、導電膜としては、導電膜６５ａ、６５ｃにモリブデン膜、導電膜６５ｂにアルミニウム膜を用いた積層導電膜を示す。導電膜６５ａ〜６５ｃは、スパッタリング法や真空蒸着法で形成する。
【００８５】
次に、図４（Ｄ）に示すように、導電膜６５ａ〜６５ｃ上に第３のフォトマスクを用いてレジストマスク６６を形成し、導電膜６５ａ〜６５ｃの一部をエッチングして一対のソース電極及びドレイン電極７１ａ〜７１ｃを形成する。導電膜６５ａ〜６５ｃをウエットエッチングすると、導電膜６５ａ〜６５ｃが選択的にエッチングされる。この結果、導電膜６５ａ〜６５ｃが等方的にエッチングされるため、レジストマスク６６より面積の小さいソース電極及びドレイン電極７１ａ〜７１ｃを形成することができる。
【００８６】
次に、図５（Ａ）に示すように、レジストマスク６６を用いて一導電型を付与する不純物が添加された半導体膜６３をエッチングして、一対のソース領域及びドレイン領域７２を形成する。さらに、当該エッチング工程において、ｉ型の非晶質シリコン膜６２の一部もエッチングする。一部エッチングされた、窪み（溝）が形成されたｉ型の非晶質シリコン膜をｉ型の非晶質シリコン膜７３と示す。ソース領域及びドレイン領域の形成工程と、ｉ型の非晶質シリコン膜の窪み（溝）とを同一工程で形成することができる。ｉ型の非晶質シリコン膜の窪み（溝）の深さをｉ型の非晶質シリコン膜の一番膜厚の厚い領域の１／２〜１／３とすることで、ソース領域及びドレイン領域の距離を離すことが可能であるため、ソース領域及びドレイン領域の間でのリーク電流を低減することができる。この後、レジストマスク６６を除去する。
【００８７】
特にドライエッチングなどで用いるプラズマに曝されるとレジストマスクは変質し、レジスト除去工程で完全には除去されず、残渣が残ることを防ぐためにｉ型の非晶質シリコン膜を５０ｎｍ程度エッチングする。レジストマスク６６は、導電膜６５ａ〜６５ｃの一部のエッチング処理と、ソース領域及びドレイン領域７２の形成時のエッチング処理の２回に用いられており、どちらもドライエッチングを用いる場合には、残渣が残りやすいため、残渣を完全に除去する際にエッチングされてもよいｉ型の非晶質シリコン膜の膜厚を厚く形成することは有効である。
【００８８】
次に、図５（Ｂ）に示すように、ソース電極及びドレイン電極７１ａ〜７１ｃ、ソース領域及びドレイン領域７２、ｉ型の非晶質シリコン膜７３、微結晶シリコン膜６１、及びゲート絶縁膜５２ｂを覆う絶縁膜７６を形成する。絶縁膜７６は、ゲート絶縁膜５２ａ、５２ｂと同じ成膜方法を用いて形成することができる。なお、絶縁膜７６は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。また、絶縁膜７６に窒化シリコン膜を用いることで、ｉ型の非晶質シリコン膜７３中の酸素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下とすることができる。
【００８９】
図５（Ｂ）に示すように、ソース電極及びドレイン電極７１ａ〜７１ｃの端部と、ソース領域及びドレイン領域７２の端部は一致せず、端部の位置がずれた形状となることで、ソース電極及びドレイン電極７１ａ〜７１ｃの端部の距離が離れるため、ソース電極及びドレイン電極間のリーク電流やショートを防止することができる。また、ソース電極及びドレイン電極７１ａ〜７１ｃの端部と、ソース領域及びドレイン領域７２の端部は一致せずずれた形状であるため、ソース電極及びドレイン電極７１ａ〜７１ｃ及びソース領域及びドレイン領域７２の端部に電界が集中せず、ゲート電極と、ソース電極及びドレイン電極７１ａ〜７１ｃとの間でのリーク電流を防止することができる。このため、信頼性が高く、且つ耐圧の高い薄膜トランジスタを作製することができる。
【００９０】
以上の工程により、薄膜トランジスタ７４を形成することができる。
【００９１】
本実施の形態で示す薄膜トランジスタは、ゲート電極上にゲート絶縁膜、微結晶シリコン膜、ｉ型の非晶質シリコン膜、ソース領域及びドレイン領域、ソース電極及びドレイン電極が積層される。また、ｉ型の非晶質シリコン膜の一部には窪み（溝）が形成されており、当該窪み以外の領域がソース領域及びドレイン領域で覆われる。即ち、ｉ型の非晶質シリコン膜に形成される窪みにより、ソース領域及びドレイン領域の距離が離れているため、ソース領域及びドレイン領域の間でのリーク電流を低減することができる。また、ｉ型の非晶質シリコン膜の一部をエッチングすることにより窪みを形成するため、ソース領域及びドレイン領域の形成工程において発生するエッチング残渣を除去することができるため、残渣を介してソース領域及びドレイン領域にリーク電流（寄生チャネル）が発生することを回避することができる。
【００９２】
次に、絶縁膜７６に平坦化膜８２を形成する。平坦化膜８２は有機樹脂膜で形成する。次いで、第４のフォトマスクを用いて形成したレジストマスクを用いて絶縁膜７６及び平坦化膜８２の一部をエッチングしてコンタクトホールを形成し、当該コンタクトホールにおいてソース電極またはドレイン電極７１ｃに接する画素電極７７を形成する。なお、図５（Ｃ）は、図６の鎖線Ａ−Ｂの断面図に相当する。
【００９３】
図６に示すように、ソース領域及びドレイン領域７２の端部は、ソース電極及びドレイン電極７１ｃの端部の外側に位置することが分かる。また、ｉ型の非晶質シリコン膜７３の端部はソース電極及びドレイン電極７１ｃ及びソース領域及びドレイン領域７２の端部の外側に位置する。また、ソース電極及びドレイン電極の一方はソース電極及びドレイン電極の他方を囲む形状（具体的には、Ｕ字型、Ｃ字型）である。このため、キャリアが移動する領域の面積を増加させることが可能であるため、電流量を増やすことが可能であり、薄膜トランジスタの面積を縮小することができる。なお、ソース電極またはドレイン電極の一方は、ソース配線またはドレイン配線としても機能する。
【００９４】
また、画素電極７７は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【００９５】
また、画素電極７７として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【００９６】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【００９７】
ここでは、画素電極７７としては、スパッタリング法によりインジウム錫酸化物膜を成膜した後、インジウム錫酸化物膜上にレジストを塗布する。次に、第５のフォトマスクを用いてレジストを露光及び現像し、レジストマスクを形成する。次に、レジストマスクを用いてインジウム錫酸化物膜をエッチングして画素電極７７を形成する。
【００９８】
以上に示す工程により表示装置に用いることが可能な素子基板を形成することができる。
【００９９】
（実施の形態３）本実施の形態では、実施の形態２とは異なる構造とし、高速動作が可能であり、オン電流が高く、且つオフ電流の低い薄膜トランジスタの作製工程について示す。
【０１００】
非晶質半導体層または微結晶半導体層を有する薄膜トランジスタは、ｐ型よりもｎ型の方が、電界効果移動度が高いので駆動回路に用いるのにより適している。同一の基板上に形成する薄膜トランジスタを全て同じ極性にそろえておくことが、工程数を抑えるためにも望ましい。ここでは、ｎチャネル型の薄膜トランジスタを用いて説明する。
【０１０１】
薄膜トランジスタの作製工程について、図７乃至図１０を用いて示す。なお、図７及び図８において左側は図１０のＡ−Ｂの断面図であり、薄膜トランジスタが形成される領域の断面を示し、右側は図１０のＣ−Ｄの断面図であり、画素においてゲート配線及びソース配線が交差する領域の断面を示す。
【０１０２】
図７（Ａ）に示すように、基板２０１上に導電層２０３を形成する。導電層２０３としては、実施の形態１に示すゲート電極に列挙した導電材料を用いて形成することができる。導電層２０３は、スパッタリング法、ＣＶＤ法、めっき法、印刷法、液滴吐出法等を用いて形成する。
【０１０３】
次に、導電層２０３上にレジストを塗布した後、第１のフォトマスクを用いたフォトリソグラフィ工程を用いて形成したレジストマスクを用いて導電層２０３を所望の形状にエッチングして、図７（Ｂ）に示すように、ゲート配線２０５を形成する。この後、レジストマスクを除去する。
【０１０４】
次に、ゲート配線２０５及び基板２０１上にゲート絶縁膜２０９を形成する。ゲート絶縁膜２０９としては、実施の形態１に示すゲート絶縁膜に列挙した材料を用いて形成することができる。ゲート絶縁膜２０９は、ＣＶＤ法やスパッタリング法等を用いて形成する。ここでは、実施の形態１に示す第１の反応室１００ａで膜厚２４０ｎｍの窒化シリコン膜を成膜する。
【０１０５】
次に、ゲート絶縁膜２０９上に導電層２１１、及びバッファ層２１３を積層して形成する。導電層２１１がドナーとなる不純物元素を添加した半導体層の場合の成膜方法を以下に示す。
【０１０６】
プラズマ処理装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより、微結晶半導体層または非晶質半導体層を形成する。シリコンまたはゲルマニウムを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは５０〜２００倍に希釈して微結晶半導体層を形成する。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。また、上記原料ガスと共に、リン、砒素、アンチモン等を含む気体を混合することで、ドナーとなる不純物元素を添加した半導体層を形成することができる。ここでは、シランと、水素及び／または希ガスと共にフォスフィンを混合して、グロー放電プラズマにより、リンを含む微結晶シリコン層を形成することができる。また、シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６、ＧｅＨ４、Ｇｅ２Ｈ６等がある。
【０１０７】
ドナーとなる不純物元素を添加した半導体層の形成工程においてグロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚの高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までの高周波電力、代表的には、６０ＭＨｚを印加することで行われる。ここでは、実施の形態１に示す反応室１００ｂで導電層２１１、及びバッファ層２１３を大気に触れることなく積層する。導電層２１１としては、膜厚２０ｎｍのｎ−型の微結晶シリコン膜を成膜し、その条件は、６０ＭＨｚの高周波電源を用い、電力パワーを１５Ｗ、ギャップ間隔を２０ｍｍ、１００ｐｐｍのフォスフィンを含むシランガス流量を２ｓｃｃｍ、水素ガス流量を４００ｓｃｃｍ、圧力を１００Ｐａ、基板温度を２００℃とする。また、この成膜条件で得られたｎ−型の微結晶シリコン膜のラマン強度比（Ｉｃ／Ｉａ）は、約４〜５であった。
【０１０８】
なお、ドナーとなる不純物元素を添加した半導体層を形成する代わりに、ゲート絶縁膜２０９としてドナーとなる不純物元素が添加された絶縁層を形成し、その上にドナーとなる不純物元素を含まない半導体層を形成してもよい。例えば、ドナーとなる不純物元素（リン、砒素、またはアンチモン）を含む酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、または窒化酸化シリコン層等をゲート絶縁膜として形成することができる。また、ゲート絶縁膜２０９を積層構造とする場合、微結晶半導体層に接する層または基板２０１に接する層にドナーとなる不純物元素を添加してもよい。
【０１０９】
ゲート絶縁膜２０９としてドナーとなる不純物元素が添加された絶縁層の形成方法としては、絶縁層の原料気体と共に、ドナーとなる不純物元素を含む気体を用いて絶縁層を形成すればよい。例えば、シラン、アンモニア、及びフォスフィンを用いたプラズマＣＶＤ法によりリンを含む窒化シリコン層を形成することができる。また、シラン、一酸化二窒素、及びアンモニア、並びにフォスフィンを用いたプラズマＣＶＤ法により、リンを含む酸化窒化シリコン層を形成することができる。
【０１１０】
また、ゲート絶縁膜２０９を形成する前に、成膜装置の反応室内にドナーとなる不純物元素を含む気体を流し、基板２０１表面及び反応室内壁にドナーとなる不純物元素を吸着させてもよい。この後、ゲート絶縁膜２０９を形成することで、ドナーとなる不純物元素を取り込みながら絶縁層が堆積するため、ドナーとなる不純物元素を添加した絶縁層を形成することができる。
【０１１１】
また、ドナーとなる不純物元素を添加した半導体層を形成する前に、成膜装置の反応室内にドナーとなる不純物元素を含む気体を流し、ゲート絶縁膜２０９及び反応室内壁にドナーとなる不純物元素を吸着させてもよい。この後、半導体層を堆積することで、ドナーとなる不純物元素を取り込みながら微結晶半導体層が堆積するため、ドナーとなる不純物元素を添加した半導体層を形成することができる。
【０１１２】
また、導電層２１１として、金属層、金属窒化物層、金属炭化物層、金属ホウ化物層、金属珪化物層を形成する場合、スパッタリング法、蒸着法、ＣＶＤ法、液滴吐出法、印刷法等により導電層を形成する。
【０１１３】
なお、ゲート絶縁膜２０９が酸化シリコン層、または酸化窒化シリコン層の場合、導電層２１１を形成する前に、ゲート絶縁膜２０９の表面をプラズマ処理する。代表的には、水素プラズマ、アンモニアプラズマ、Ｈ２Ｏプラズマ、ヘリウムプラズマ、アルゴンプラズマ、ネオンプラズマ等のプラズマをゲート絶縁膜２０９表面に曝す。この結果、ゲート絶縁層表面の欠陥を低減することができる。代表的には、ゲート絶縁膜２０９表面のダングリングボンドを終端化することができる。この後、導電層または非晶質半導体層を形成すると、導電層または非晶質半導体の界面における欠陥を低減することが可能である。この結果、欠陥によるキャリアの捕獲を低減することが可能であり、オン電流を高めることが可能である。
【０１１４】
次に、バッファ層２１３を形成する。バッファ層２１３として半導体層を形成する場合、シリコン、またはゲルマニウムを含む堆積性気体を用いたプラズマＣＶＤ法により非晶質半導体層を形成することができる。例えば、シランガスのみを用いて非晶質半導体層を形成することができる。または、シリコン、またはゲルマニウムを含む堆積性気体に、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して非晶質半導体層を形成することができる。または、シランガスの流量の１倍以上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いて、水素を含む非晶質半導体層を形成することができる。また、上記水素化半導体層に、フッ素、塩素等のハロゲンを添加してもよい。
【０１１５】
ここでは、バッファ層２１３として、実施の形態１に示す反応室１００ｂで膜厚５０ｎｍのｉ型の非晶質シリコン膜を成膜し、その条件は、６０ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２５ｍｍ、シランガス流量を６０ｓｃｃｍ、圧力を２８Ｐａ、基板温度を２００℃とする。
【０１１６】
また、導電層２１１がドナーとなる不純物元素を添加した半導体層の場合、プラズマＣＶＤ法によりバッファ層２１３を３００℃〜４００℃の温度にて成膜することが好ましい。この成膜処理により水素がドナーとなる不純物元素を添加した半導体層に供給され、ドナーとなる不純物元素を添加した半導体層を水素化したのと同等の効果が得られる。すなわち、ドナーとなる不純物元素を添加した半導体層上にバッファ層２１３を堆積することにより、ドナーとなる不純物元素を添加した半導体層に水素を拡散させて、ダングリングボンドの終端をすることができる。
【０１１７】
ドナーとなる不純物元素を添加した半導体層が微結晶半導体層で形成される場合、ドナーとなる不純物元素を添加した半導体層の表面に、バッファ層２１３として非晶質半導体層、更には水素、窒素、またはハロゲンを含む非晶質半導体層を形成することで、ドナーとなる不純物元素を添加した半導体層に含まれる結晶粒の表面の自然酸化を防止することが可能である。特に、非晶質半導体と微結晶粒が接する領域では、局部応力により亀裂が入りやすい。この亀裂が酸素に触れると結晶粒は酸化され、酸化シリコンが形成される。しかしながら、ドナーとなる不純物元素を添加した半導体層の表面に非晶質半導体層を形成することで、微結晶粒の酸化を防ぐことができる。また、薄膜トランジスタへの印加電圧の高い（例えば１５Ｖ程度）表示装置、代表的には液晶表示装置において、バッファ層の膜厚を厚く形成すると、耐圧が高くなり、薄膜トランジスタに高い電圧が印加されても、薄膜トランジスタが劣化することを回避することができる。
【０１１８】
また、バッファ層２１３は、ターゲットにシリコン、ゲルマニウム等の半導体を用いて水素、または希ガスでスパッタリングして非晶質半導体層を形成することができる。
【０１１９】
バッファ層２１３として絶縁層を形成する場合、ゲート絶縁膜２０９と同様に形成することができる。または、ポリイミド、アクリル樹脂、エポキシ樹脂、その他の有機絶縁層の原料を塗布した後、焼成して絶縁層を形成することができる。
【０１２０】
次に、バッファ層２１３上にレジストを塗布した後、第２のフォトマスクを用いたフォトリソグラフィ工程を用いて形成したレジストマスクを用いて、バッファ層２１３及び導電層２１１を所望の形状にエッチングして、図７（Ｃ）に示すように、薄膜トランジスタを形成する領域において、離間して設けられた導電層２５１ａ、２５１ｂ、及び離間して設けられたバッファ層２１９ａ、２１９ｂを形成する。また、ゲート配線及びソース配線が交差する領域において、導電層２１７、及びバッファ層２２１を形成する。この後、レジストマスクを除去する。
【０１２１】
次に、図７（Ｄ）に示すように、微結晶半導体層２２２と、非晶質半導体層２２３を積層する。ここでは、微結晶半導体層２２２として、実施の形態１に示す反応室１００ｂで膜厚１０ｎｍのｉ型の微結晶シリコン膜を成膜し、その条件は、６０ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２０ｍｍ、シランガス流量を４ｓｃｃｍ、水素ガス流量を４００ｓｃｃｍ、圧力を１００Ｐａ、基板温度を２００℃とする。
【０１２２】
また、微結晶半導体層２２２上に大気に触れることなく、非晶質半導体層２２３を形成する。非晶質半導体層２２３としては、バッファ層２１３として半導体層を用いて形成する場合と同様に形成することができる。ここでは、実施の形態１に示す反応室１００ｂで膜厚６０ｎｍの非晶質シリコン膜を成膜し、その条件は、６０ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２５ｍｍ、シランガスのみを用いそのガス流量を６０ｓｃｃｍ、圧力を２８Ｐａ、基板温度を２００℃とする。
【０１２３】
また、ｉ型の微結晶シリコン膜の膜厚は２０ｎｍとしてもよく、その場合、非晶質半導体層２２３の膜厚は７０ｎｍとする。
【０１２４】
次いで、非晶質半導体層２２３上に一導電型を付与する不純物元素が添加された不純物半導体層２２５を形成する。
【０１２５】
ここでは、ｎチャネル型の薄膜トランジスタを形成するため、一導電型を付与する不純物元素が添加された不純物半導体層２２５としては、シリコン、またはゲルマニウムを含む堆積性気体と、フォスフィンとを用いたプラズマＣＶＤ法により形成する。また、ｐチャネル型の薄膜トランジスタを形成する場合は、シリコン、またはゲルマニウムを含む堆積性気体と、ジボランとを用いたプラズマＣＶＤ法により形成する。
【０１２６】
一導電型を付与する不純物元素が添加された不純物半導体層２２５は、実施の形態１に示す第３の反応室１００ｃで膜厚５０ｎｍのｎ＋型の非晶質シリコン膜を成膜する。ｎ＋型半導体膜の成膜条件の一例は、２７．１２ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２５ｍｍ、シランガス流量を６０ｓｃｃｍ、水素で０．５％に希釈されたフォスフィンガスを１１０ｓｃｃｍ、圧力を３０Ｐａ、基板温度を２００℃とする。
【０１２７】
導電層２１１、バッファ層２１３、微結晶半導体層２２２、非晶質半導体層２２３、及び一導電型を付与する不純物元素が添加された不純物半導体層２２５の成膜工程においてグロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚの高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までの高周波電力、代表的には６０ＭＨｚを印加することで行われる。
【０１２８】
次いで、一導電型を付与する不純物元素が添加された不純物半導体層２２５上に導電層２２７を形成する。導電層２２７としては、実施の形態１に示す導電膜６５ａ〜６５ｃに列挙した導電材料を用いて形成することができる。導電層２２７は、ＣＶＤ法やスパッタリング法、印刷法、液滴吐出法等を用いて形成する。
【０１２９】
次に、導電層２２７上にレジストを塗布する。レジストは、ポジ型レジストまたはネガ型レジストを用いることができる。ここでは、ポジ型レジストを用いて示す。
【０１３０】
次に、第３のフォトマスクとして多階調マスクを用いて、レジストに光を照射した後現像して、レジストマスク２２９を形成する。
【０１３１】
ここで、多階調マスク１５９を用いた露光について、図９を用いて説明する。
【０１３２】
多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行うことが可能なマスクであり、一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、フォトマスクの枚数を削減することが可能である。
【０１３３】
多階調マスクの代表例としては、図９（Ａ）に示すようなグレートーンマスク１５９ａ、図９（Ｃ）に示すようなハーフトーンマスク１５９ｂがある。
【０１３４】
図９（Ａ）に示すように、グレートーンマスク１５９ａは、透光性を有する基板１６３及びその上に形成される遮光部１６４並びに回折格子１６５で構成される。遮光部１６４においては、光の透過率が０％である。一方、回折格子１６５はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御することができる。なお、回折格子１６５は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。
【０１３５】
透光性を有する基板１６３は、石英等の透光性を有する基板を用いることができる。遮光部１６４及び回折格子１６５は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。
【０１３６】
グレートーンマスク１５９ａに露光光を照射した場合、図９（Ｂ）に示すように、遮光部１６４においては、光の透過率１６６は０％であり、遮光部１６４及び回折格子１６５が設けられていない領域では光の透過率１６６は１００％である。また、回折格子１６５においては、１０〜７０％の範囲で透過率を調整可能である。回折格子１６５における光の透過率の調整は、回折格子のスリット、ドット、またはメッシュの間隔及びピッチの調整により可能である。
【０１３７】
図９（Ｃ）に示すように、ハーフトーンマスク１５９ｂは、透光性を有する基板１６３及びその上に形成される半透過部１６７並びに遮光部１６８で構成される。半透過部１６７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。遮光部１６８は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。
【０１３８】
ハーフトーンマスク１５９ｂに露光光を照射した場合、図９（Ｄ）に示すように、遮光部１６８においては、光の透過率１６９は０％であり、遮光部１６８及び半透過部１６７が設けられていない領域では光の透過率１６９は１００％である。また、半透過部１６７においては、１０〜７０％の範囲で透過率を調整可能である。半透過部１６７に於ける光の透過率の調整は、半透過部１６７の材料により調整により可能である。
【０１３９】
多階調マスクを用いて露光した後、現像することで、図７（Ｄ）に示すように、膜厚の異なる領域を有するレジストマスク２２９を形成することができる。
【０１４０】
次に、レジストマスク２２９により、微結晶半導体層２２２、非晶質半導体層２２３、一導電型を付与する不純物元素が添加された不純物半導体層２２５、及び導電層２２７をエッチングし分離する。この結果、図７（Ｅ）に示すような、微結晶半導体層２３２、２３４、非晶質半導体層２３３、２３５、一導電型を付与する不純物元素が添加された不純物半導体層２３７、２３９、及び導電層２４１、２４３を形成することができる。
【０１４１】
次に、レジストマスク２２９をアッシングする。この結果、レジストの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のレジスト（ゲート配線２０５の一部と重畳する領域）は除去され、図７（Ｅ）に示すように、分離されたレジストマスク２４５を形成することができる。
【０１４２】
次に、レジストマスク２４５を用いて、導電層２４１をエッチングし分離する。この結果、図８（Ａ）に示すような、ソース配線２６３、ドレイン電極２６５を形成することができる。レジストマスク２４５を用いて導電層２４１をウエットエッチングすると、導電層２４１が選択的にエッチングされる。この結果、導電層２４１が等方的にエッチングされるため、レジストマスク２４５より面積の小さいソース配線２６３、及びドレイン電極２６５を形成することができる。
【０１４３】
ゲート配線２０５及び一導電型を付与する不純物元素が添加された不純物半導体層２３９の交差部においては、ゲート絶縁膜２０９の他に、導電層２１７、バッファ層２２１、微結晶半導体層２３４、及び非晶質半導体層２３５が形成され、ゲート配線２０５及び一導電型を付与する不純物元素が添加された不純物半導体層２３９の間隔が広がる。このため、ゲート配線２０５及び一導電型を付与する不純物元素が添加された不純物半導体層２３９が交差する領域での寄生容量を低減できる。
【０１４４】
次に、レジストマスク２４５を用いて、一導電型を付与する不純物元素が添加された不純物半導体層２３７をエッチングして、一導電型を付与する不純物元素が添加された一対の不純物半導体層２５９、２６１を形成する。なお、当該エッチング工程において、非晶質半導体層２３３の一部もエッチングされ、非晶質半導体層２５５になる。
【０１４５】
ここでは、ソース配線２６３、及びドレイン電極２６５の端部と、一導電型を付与する不純物元素が添加された一対の不純物半導体層２５９、２６１の端部は一致せずずれており、ソース配線２６３、ドレイン電極２６５の端部の外側に、一導電型を付与する不純物元素が添加された一対の不純物半導体層２５９、２６１の端部が形成される。この後、レジストマスク２４５を除去する。
【０１４６】
次に、露出している非晶質半導体層２５５にＨ２Ｏプラズマを照射してもよい。代表的には、気化した水をプラズマで放電して生成したラジカルを、非晶質半導体層２５５、一導電型を付与する不純物元素が添加された一対の不純物半導体層２５９、２６１、及びソース配線２６３、ドレイン電極２６５の露出部に照射することで、薄膜トランジスタの高速動作が可能であり、オン電流を更に高めることができる。また、オフ電流を低減することができる。
【０１４７】
以上の工程により、薄膜トランジスタを形成することができる。本実施の形態では、導電層２１１、バッファ層２１３、微結晶半導体層２２２、非晶質半導体層２２３を反応室１００ｂで成膜を行っており、そのため、それぞれ高品質の膜が得られる。
【０１４８】
次に、図８（Ｂ）に示すように、ソース配線２６３、ドレイン電極２６５、ゲート絶縁膜２０９上に、保護絶縁層２６７を形成する。保護絶縁層２６７としては、窒化シリコン層、窒化酸化シリコン層、酸化シリコン層、または酸化窒化シリコン層を用いて形成することができる。なお、保護絶縁層２６７は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。
【０１４９】
次に、保護絶縁層２６７上に平坦化層２６９を形成してもよい。平坦化層２６９としては、アクリル樹脂、ポリイミド、エポキシ樹脂、シロキサンポリマー等の有機絶縁層を用いて形成することができる。ここでは、感光性の有機樹脂を用いて平坦化層２６９を形成する。次に、平坦化層２６９を感光した後、第４のフォトマスクを用いて現像して、図８（Ｃ）に示すように、保護絶縁層２６７の一部を露出する。次に、平坦化層２６９を用いて保護絶縁層６７をエッチングして、ドレイン電極２６５の一部を露出するコンタクトホールを形成する。
【０１５０】
次に、コンタクトホールに画素電極２７１を形成する。ここでは、平坦化層２６９上に導電層を形成した後、導電層上にレジストを塗布する。次に、第５のフォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて導電層をエッチングして、画素電極２７１を形成する。
【０１５１】
画素電極２７１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０１５２】
また、画素電極２７１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１５３】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０１５４】
ここでは、画素電極２７１としては、スパッタリング法によりＩＴＯを成膜した後、ＩＴＯ上にレジストを塗布する。次に、第５のフォトマスクを用いてレジストを露光及び現像し、レジストマスクを形成する。次に、レジストマスクを用いてＩＴＯをエッチングして画素電極２７１を形成する。この後、レジストマスクを除去する。なお、図８（Ｃ）は、図１０のＡ−Ｂ、及びＣ−Ｄの断面図に相当する。図１０に示す薄膜トランジスタは、ソース領域及びドレイン領域が対向するチャネル形成領域の上面形状が平行型であるが、この代わりにチャネル形成領域の上面形状がＣ字（Ｕ字）状の薄膜トランジスタを作製してもよい。
【０１５５】
以上により、オフ電流が低く、オン電流が高く、高速動作が可能である薄膜トランジスタを作製することができる。また、当該薄膜トランジスタを画素電極のスイッチング素子として有する素子基板を作製することができる。なお、本実施の形態においては、通常の逆スタガ型の薄膜トランジスタの作製工程と比較して、導電層及びバッファ層を所定の形状にエッチングするためのフォトマスクが１枚増えるが、一対の非晶質半導体層、一導電型を付与する不純物元素が添加された一対の不純物半導体層、及び配線を所定の形状にエッチングするためのフォトマスクに多階調マスクを用いているため、当該プロセスでフォトマスク数を１枚削減することが可能であるため、作製工程全体としてはマスク枚数が増加していない。
【０１５６】
（実施の形態４）本実施の形態では、実施の形態３と一部異なる構造の薄膜トランジスタを図１１に示す。
【０１５７】
実施の形態３では、微結晶半導体層２３２と非晶質半導体層２５５とを積層させる例を示したが本実施の形態では、非晶質半導体層２５５の単層とする例を示す。その他の部分は実施の形態３と同じであるため、図１１では図７及び図８と同じ部分には同じ符号を用いる。また、作製方法に関しても実施の形態３に従って作製することができる。
【０１５８】
なお、非晶質半導体層２５５としては、膜厚８０ｎｍの非晶質シリコン膜を成膜し、その条件は、６０ＭＨｚの高周波電源を用い、電力パワーを３０Ｗ、ギャップ間隔を２５ｍｍ、シランガス流量を６０ｓｃｃｍ、圧力を２８Ｐａ、基板温度を２００℃とする。
【０１５９】
ここで、図１１の薄膜トランジスタの構造について説明する。
【０１６０】
図１１の薄膜トランジスタの構造は、第１の薄膜トランジスタＴｒ０１、第２の薄膜トランジスタＴｒ０２、及び第３の薄膜トランジスタＴｒ０３が接続されている。第１の薄膜トランジスタＴｒ０１は、ゲート電極２０５、ゲート絶縁膜２０９、導電層２５１ａ、バッファ層２１９ａ、非晶質半導体層２５５、一導電型を付与する不純物元素が添加された不純物半導体層２５９、及び配線２６３で構成される。第２の薄膜トランジスタＴｒ０２は、ゲート電極２０５、ゲート絶縁膜２０９、非晶質半導体層２５５で構成される。第３の薄膜トランジスタＴｒ０３は、ゲート電極２０５、ゲート絶縁膜２０９、導電層２５１ｂ、バッファ層２１９ｂ、非晶質半導体層２５５、一導電型を付与する不純物元素が添加された不純物半導体層２６１、及び配線２６５で構成される。
【０１６１】
第２の薄膜トランジスタＴｒ０２は、非晶質半導体層２５５をチャネル形成領域に用いた薄膜トランジスタである。しかしながら、第１の薄膜トランジスタＴｒ０１及び第３の薄膜トランジスタＴｒ０３において、キャリアが流れる領域は、導電層２５１ａ、２５１ｂである。当該領域は、電気伝導度が０．９〜２（Ｓ／ｃｍ）であり、非晶質半導体層及び微結晶半導体層と比較して抵抗率が低い。このため、ゲート電極２０５に、第２の薄膜トランジスタＴｒ０２のしきい値未満の正電圧が印加されている状態でも、導電層２５１ａ、２５１ｂに多数のキャリアが誘起された状態となる。第２の薄膜トランジスタＴｒ０２のしきい値以上の正電圧がゲート電極２０５に印加されると、第２の薄膜トランジスタＴｒ０２がオンとなり、導電層２５１ａ、２５１ｂに誘起されていた多数のキャリアが、第１の薄膜トランジスタＴｒ０１の配線２６３または第３の薄膜トランジスタＴｒ０３の配線２６５へ流れる。
【０１６２】
本実施の形態の薄膜トランジスタのチャネル長Ｌは、導電層２５１ａと導電層２５１ｂとの距離ａ、一導電型を付与する不純物元素が添加された不純物半導体層２５９の端部と導電層２５１ａの端部との距離ｂ、及び一導電型を付与する不純物元素が添加された不純物半導体層２６１の端部と導電層２５１ｂの端部との距離ｃの和である。チャネル長Ｌに対して、一導電型を付与する不純物元素が添加された不純物半導体層２５９の端部と導電層２５１ａの端部との距離ｂ、及び一導電型を付与する不純物元素が添加された不純物半導体層２６１の端部と導電層２５１ｂの端部との距離ｃを長くし、導電層２５１ａと導電層２５１ｂとの距離ａを短くすることで、オン電流が高くなる。
【０１６３】
また、本実施の形態に示す薄膜トランジスタにおいて、導電層２５１ａ、２５１ｂは、同一のフォトマスクを用いたフォトリソグラフィー工程により形成されるレジストマスクを用いてエッチングされる。このため、フォトマスクをサブミクロンレベルの位置合わせ精度でアライメントすることを必要としないため、導電層２５１ａと導電層２５１ｂとの距離ａのばらつきを低減することができる。また、露光装置の解像限界程度の距離にすることができる。また、位相シフトマスクを用いることで、露光装置の解像限界以下の距離にすることができる。導電層２５１ａと導電層２５１ｂとの距離ａにおける非晶質半導体層２５５の領域は、正のゲート電圧を印加したときに機能する第２の薄膜トランジスタのチャネルとして機能するため、バラツキが少なく、薄膜トランジスタのオン電流及び移動度を高めることができる。
【０１６４】
なお、本実施の形態により第２の薄膜トランジスタＴｒ０２のチャネル長（即ち、距離ａ）を短くすることが可能であるため、第２の薄膜トランジスタＴｒ０２において短チャネル効果が生じないように、ゲート絶縁膜の膜厚を薄くすることが好ましい。
【０１６５】
一方、ゲート電極２０５に負の電圧を印加すると、導電層２５１ａ、２５１ｂにはキャリアが誘起されたとしても、第２の薄膜トランジスタＴｒ０２がオフ電流の流れを妨げる。第２の薄膜トランジスタＴｒ０２は非晶質半導体層で形成されるため、オフ電流が低い。
【０１６６】
以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び移動度が高く、オフ電流の低い薄膜トランジスタである。
【０１６７】
また、ソース領域及びドレイン領域を繋ぐ非晶質半導体層２５５表面（バックチャネル）は凹凸状となっており、距離が長いため、ソース領域及びドレイン領域の間の非晶質半導体層２５５表面を流れるリーク電流の距離が長くなる。この結果、非晶質半導体層２５５表面に流れるリーク電流を低減することが可能である。
【０１６８】
さらには、ゲート電極２０５と、一導電型を付与する不純物元素が添加された不純物半導体層２５９、２６１の間には、ゲート絶縁層のほかに非晶質半導体層２５５が形成され、ゲート電極２０５と、一導電型を付与する不純物元素が添加された不純物半導体層２５９、２６１の間隔が広がる。このため、ゲート電極２０５と、一導電型を付与する不純物元素が添加された不純物半導体層２５９、２６１の間に生じる寄生容量を低減することができる。特に、ドレイン側の電圧降下を低減する薄膜トランジスタとすることができる。このため、当該構造を用いた表示装置は、画素の応答速度を向上させることができる。特に、液晶表示装置の画素に形成される薄膜トランジスタの場合、ドレイン電圧の電圧降下を低減できるため、液晶材料の応答速度を上昇させることが可能である。
【０１６９】
なお、本実施の形態は実施の形態１、実施の形態２、または実施の形態３と組み合わせ可能である。
【０１７０】
（実施の形態５）本実施の形態では、実施の形態３と一部異なる構造の薄膜トランジスタを図１２に示す。
【０１７１】
実施の形態３では、導電層２５１ａ、２５１ｂとバッファ層２１９ａ、２１９ｂとを積層させる例を示したが本実施の形態では、導電層２５１ａ、２５１ｂの単層とする例を示す。その他の部分は実施の形態３と同じであるため、図１２では図７及び図８と同じ部分には同じ符号を用いる。また、作製方法に関しても実施の形態３に従って作製することができる。
【０１７２】
図１２に示す薄膜トランジスタは、基板２０１上にゲート電極２０５が形成され、ゲート電極２０５上にゲート絶縁膜２０９が形成され、ゲート絶縁膜２０９上に、離間して設けられた導電層２５１ａ、２５１ｂが形成される。また、導電層２５１ａ、２５１ｂの側面及び上面を覆う微結晶半導体層２３２が形成され、微結晶半導体層２３２上に非晶質半導体層２５５が形成される。微結晶半導体層及び非晶質半導体層形状の形状は略同一である。非晶質半導体層２５５上に一導電型を付与する不純物元素が添加された一対の不純物半導体層２５９、２６１が形成され、一導電型を付与する不純物元素が添加された不純物半導体層２５９、２６１上に配線２６３、２６５が形成される。
【０１７３】
微結晶半導体層２３２は、微結晶シリコン層、微結晶シリコンゲルマニウム層、微結晶ゲルマニウム層で形成することができる。また、導電層２５１ａ、２５１ｂに用いることが可能なドナーとなる不純物元素を添加した半導体層に含むドナーとなる不純物元素濃度より低いドナーとなる不純物元素が添加されてもよい。低濃度のドナーとなる不純物元素が添加されることにより、薄膜トランジスタのしきい値を制御することができる。
【０１７４】
微結晶半導体層２３２の膜厚は５〜３０ｎｍ、好ましくは１０〜２０ｎｍと薄くすることで、薄膜トランジスタのオフ電流を低く保つことができる。また、微結晶半導体層２３２及び一導電型を付与する不純物元素が添加された不純物半導体層２５９、２６１の間に非晶質半導体層２５５が形成されるため、微結晶半導体層を用いて形成した薄膜トランジスタと比較して、オフ電流を低減することができる。また、非晶質半導体層２５５及びゲート絶縁膜２０９の間に、非晶質半導体層と比較して抵抗率の低い微結晶半導体層２３２を設けることで、キャリアが流れやすくなり、薄膜トランジスタの高速動作が可能である。
【０１７５】
また、ゲート絶縁膜２０９を酸化シリコン層または酸化窒化シリコン層とし、微結晶半導体層２３２として、微結晶シリコン層を形成することで、ゲート絶縁膜２０９を窒化シリコン層とし、微結晶半導体層を形成せずに非晶質半導体層を形成するときと比べて、しきい値変動を低減することが可能である。
【０１７６】
なお、本実施の形態は実施の形態１乃至４のぞれぞれと組み合わせ可能である。
【０１７７】
（実施の形態６）本実施の形態では、図１３に示す素子基板３００の周辺部に設けられた走査線入力端子部と信号線入力端子部の構造について、図１４を用いて以下に示す。図１４は、基板２０１の周辺部に設けられた走査線入力端子部及び信号線入力端子部、並びに画素部の薄膜トランジスタの断面図を示す。なお、図１４において、図７及び図８と同一の箇所には同一の符号を用いる。
【０１７８】
なお、画素部に設けられる画素において、画素電極の電位を制御する薄膜トランジスタが設けられるアクティブマトリクス型表示装置の場合、走査線はゲート電極に接続される。または、走査線の一部がゲート電極として機能する。このため、以下、走査線をゲート配線２０５とも示す。また、信号線は、薄膜トランジスタのソースに接続されることから、以下、信号線をソース配線２６３とも示す。しかしながら、信号線が薄膜トランジスタのドレインに接続される場合は、信号線をドレイン配線とすることができる。
【０１７９】
図１３には画素部３０１が設けられ、画素部３０１と基板２０１周辺部の間に保護回路３０２、３２２、信号線３２３、走査線３０３が設けられる。また、図示しないが、保護回路３０２、３２２から画素部３０１へ信号線、走査線が形成される。信号線３２３、走査線３０３の端部には信号線入力端子部３２６、走査線入力端子部３０６が設けられる。信号線入力端子部３２６、走査線入力端子部３０６の端子にはそれぞれＦＰＣ３２４、３０４が接続され、ＦＰＣ３２４、３０４には信号線駆動回路３２５、走査線駆動回路３０５が設けられる。また、画素部３０１には図示しないが、画素３２７がマトリクス状に配置されている。
【０１８０】
図１４（Ａ）においては、走査線入力端子３０６ａは、薄膜トランジスタ３３０のゲート配線２０５に接続される。また、信号線入力端子３２６ａはソース配線２６３に接続される。
【０１８１】
走査線入力端子３０６ａ、信号線入力端子３２６ａは、それぞれ画素部の薄膜トランジスタ３３０の画素電極２７１と同じ層で形成される。また、走査線入力端子３０６ａ、信号線入力端子３２６ａは、ソース配線２６３上に形成される平坦化層２６９上に形成される。また、平坦化層２６９上において、走査線入力端子３０６ａ、信号線入力端子３２６ａは、異方性導電接着剤３０７、３２７の導電性粒子３０８，３２８を介してＦＰＣ３０４、３２４の配線３０９、３２９に接続される。
【０１８２】
なお、ここでは、ゲート配線２０５と走査線入力端子３０６ａが接続されるが、ゲート配線２０５と走査線入力端子３０６ａの間に、ソース配線２６３と同じ層で形成される導電層を設けてもよい。
【０１８３】
図１４（Ｂ）においては、走査線入力端子３０６ｂは、薄膜トランジスタ３３０のゲート配線２０５に接続される。また、信号線入力端子３２６ｂは、薄膜トランジスタ３３０のソース配線２６３に接続される。
【０１８４】
走査線入力端子３０６ｂ、信号線入力端子３２６ｂは、それぞれ画素部の薄膜トランジスタ３３０の画素電極２７１と同じ層で形成される。また、走査線入力端子３０６ｂ、信号線入力端子３２６ｂは、平坦化層２６９及び保護絶縁層２６７上に形成される。また、平坦化層２６９及び保護絶縁層２６７の開口部において、走査線入力端子３０６ｂ、信号線入力端子３２６ｂは、異方性導電接着剤３０７、３２７の導電性粒子３０８、３２８を介してＦＰＣ３０４、３２４の配線３０９、３２９に接続される。
【０１８５】
ソース配線２６３に接続する信号線入力端子３２６ｂは、基板２０１及びソース配線２６３の間に、ゲート絶縁膜２０９の他に、微結晶半導体層２３２、非晶質半導体層２５５、一導電型を付与する不純物元素が添加された不純物半導体層２３９が形成され、厚みが増す。このため、信号線入力端子３２６ｂとＦＰＣ３２４の配線３２９の接続が容易となる。
【０１８６】
なお、本実施の形態は実施の形態１乃至５のそれぞれと組み合わせ可能である。
【０１８７】
（実施の形態７）次に、本発明の表示装置の一形態である表示パネルの構成について、以下に示す。
【０１８８】
図１５（Ａ）に、信号線駆動回路６０１３のみを別途形成し、基板６０１１上に形成された画素部６０１２と接続している表示パネルの形態を示す。画素部６０１２、保護回路６０１６、及び走査線駆動回路６０１４が形成された素子基板は、上記実施の形態に示す素子基板を用いて形成する。非晶質半導体層を用いた薄膜トランジスタよりも高い電界効果移動度が得られる薄膜トランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。なお、信号線駆動回路６０１３は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いた薄膜トランジスタ、またはＳＯＩを用いたトランジスタであっても良い。ＳＯＩを用いたトランジスタにおいては、ガラス基板上に設けられた単結晶半導体層を用いたトランジスタを含む。画素部６０１２と、信号線駆動回路６０１３と、走査線駆動回路６０１４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０１５を介して供給される。信号線駆動回路６０１３及びＦＰＣ６０１５の間、または信号線駆動回路６０１３及び画素部６０１２の間に、上記実施の形態１乃至５に示す薄膜トランジスタで形成された保護回路６０１６を設けてもよい。保護回路６０１６は、上記実施の形態１乃至５で示す薄膜トランジスタで形成された保護回路の代わりに、薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の素子によって構成される保護回路を設けてもよい。
【０１８９】
なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い。
【０１９０】
また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図１５（Ｂ）に、信号線駆動回路６０２３のみを別途形成し、基板６０２１上に形成された画素部６０２２、保護回路６０２６、及び走査線駆動回路６０２４が形成された素子基板とＦＰＣが接続している表示装置パネルの形態を示す。画素部６０２２、保護回路６０２６、及び走査線駆動回路６０２４は、上記実施の形態に示す薄膜トランジスタを用いて形成する。信号線駆動回路６０２３は、ＦＰＣ６０２５及び保護回路６０２６を介して、画素部６０２２と接続されている。画素部６０２２と、信号線駆動回路６０２３と、走査線駆動回路６０２４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０２５を介して供給される。ＦＰＣ６０２５及び画素部６０２２の間に、上記実施の形態１乃至５に示す薄膜トランジスタで形成された保護回路６０２６を設けてもよい。保護回路６０２６は、上記実施の形態１乃至５で示す薄膜トランジスタで形成された保護回路の代わりに、薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の素子によって構成される保護回路を設けてもよい。
【０１９１】
また、信号線駆動回路の一部または走査線駆動回路の一部のみを、上記実施の形態に示す薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図１５（Ｃ）に、信号線駆動回路が有するアナログスイッチ６０３３ａを、画素部６０３２、走査線駆動回路６０３４と同じ基板６０３１上に形成し、信号線駆動回路が有するシフトレジスタ６０３３ｂを別途異なる基板に形成して貼り合わせる表示装置パネルの形態を示す。画素部６０３２、保護回路６０３６、及び走査線駆動回路６０３４は、上記実施の形態に示す薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ６０３３ｂは、ＦＰＣ６０３５及び保護回路６０３６を介して画素部６０３２と接続されている。画素部６０３２と、信号線駆動回路と、走査線駆動回路６０３４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０３５を介して供給される。シフトレジスタ６０３３ｂ及びアナログスイッチ６０３３ａの間に、上記実施の形態１乃至５に示す薄膜トランジスタで形成された保護回路６０３６を設けてもよい。保護回路６０３６は、上記実施の形態１乃至５で示す薄膜トランジスタで形成された保護回路の代わりに、薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の素子によって構成される保護回路を設けてもよい。
【０１９２】
図１５に示すように、本実施の形態の表示装置は、駆動回路の一部または全部を、画素部と同じ基板上に、上記実施の形態に示す薄膜トランジスタを用いて形成することができる。
【０１９３】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図１５に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
【０１９４】
なお、信号線駆動回路は、シフトレジスタとアナログスイッチ有する。または、シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
【０１９５】
なお、本実施の形態は実施の形態１乃至６のそれぞれと組み合わせ可能である。
【０１９６】
（実施の形態８）本発明により得られる素子基板、及びそれを用いた表示装置等を、アクティブマトリクス型表示装置パネルに用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１９７】
その様な電子機器としては、ビデオカメラ及びデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１６に示す。
【０１９８】
図１６（Ａ）はテレビジョン装置である。表示パネルを、図１６（Ａ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。表示パネルにより主画面２００３が形成され、その他付属設備としてスピーカ部２００９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。
【０１９９】
図１６（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置２００６にも出力する情報を表示する表示部２００７が設けられていても良い。
【０２００】
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れた液晶表示パネルで形成し、サブ画面２００８を低消費電力で表示可能な発光表示パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を発光表示パネルで形成し、サブ画面２００８を発光表示パネルで形成し、サブ画面２００８は点滅可能とする構成としても良い。
【０２０１】
図１７はテレビ装置の主要な構成を示すブロック図を示している。表示パネルには、画素部９２１が形成されている。信号線駆動回路９２２と走査線駆動回路９２３は、表示パネルにＣＯＧ方式により実装されていても良い。
【０２０２】
その他の外部回路の構成として、映像信号の入力側では、チューナ９２４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９２５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９２６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９２７などを有している。コントロール回路９２７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路９２８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０２０３】
チューナ９２４で受信した信号のうち、音声信号は、音声信号増幅回路９２９に送られ、その出力は音声信号処理回路９３０を経てスピーカ９３３に供給される。制御回路９３１は受信局（受信周波数）や音量の制御情報を入力部９３２から受け、チューナ９２４や音声信号処理回路９３０に信号を送出する。
【０２０４】
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
【０２０５】
主画面２００３、サブ画面２００８において、上記実施の形態１乃至７で説明した素子基板、及びそれを有する表示装置を適用することで、テレビ装置の量産性を高めることができる。
【０２０６】
図１６（Ｂ）は携帯電話機２３０１の一例を示している。この携帯電話機２３０１は、表示部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては、上記実施の形態で説明した素子基板、及びそれを有する表示装置を適用することで、携帯電話の量産性を高めることができる。
【０２０７】
また、図１６（Ｃ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を含んでいる。表示部２４０２に、上記実施の形態に示す素子基板、及びそれを有する表示装置を適用することにより、コンピュータの量産性を高めることができる。
【０２０８】
図１６（Ｄ）は卓上照明器具であり、照明部２５０１、傘２５０２、可変アーム２５０３、支柱２５０４、台２５０５、電源２５０６を含む。本発明の発光装置を照明部２５０１に用いることにより作製される。なお、照明器具には天井固定型の照明器具または壁掛け型の照明器具なども含まれる。上記実施の形態１乃至７に示す素子基板、及びそれを有する表示装置を適用することにより、量産性を高めることができ、安価な卓上照明器具を提供することができる。
【０２０９】
図１８は本発明を適用したスマートフォン携帯電話機の構成の一例であり、図１８（Ａ）が正面図、図１８（Ｂ）が背面図、図１８（Ｃ）が展開図である。スマートフォン携帯電話機は、筐体１１１１及び１１１２二つの筐体で構成されている。スマートフォン携帯電話機は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
【０２１０】
スマートフォン携帯電話機は、筐体１１１１及び１１１２の二つの筐体で構成されている。筐体１１１１においては、表示部１１０１、スピーカ１１０２、マイクロフォン１１０３、操作キー１１０４、ポインティングデバイス１１０５、表面カメラ用レンズ１１０６、外部接続端子ジャック１１０７、イヤホン端子１１０８等を備え、筐体１１１２においては、キーボード１２０１、外部メモリスロット１２０２、裏面カメラ１２０３、ライト１２０４等を備えているなどにより構成されている。また、アンテナは筐体１１１１内部に内蔵されている。
【０２１１】
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０２１２】
重なり合った筐体１１１１と筐体１１１２（図１８（Ａ）は、スライドし図１８（Ｃ）のように展開する。表示部１１０１には、上記実施の形態１乃至７に示される表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。表示部１１０１と同一面上に表面カメラ用レンズ１１０６を備えているため、テレビ電話が可能である。
【０２１３】
スピーカ１１０２及びマイクロフォン１１０３は音声通話に限らず、テレビ電話、録音、再生等の用途に使用できるが可能である。操作キー１１０４では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。
【０２１４】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード１２０１を用いると便利である。更に、重なり合った筐体１１１１と筐体１１１２（図１８（Ａ））は、スライドし図１８（Ｃ）のように展開し、携帯情報端末としての使用できる場合は、キーボード１２０１、ポインティングデバイス１１０５を用い円滑な操作が可能である。外部接続端子ジャック１１０７はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１２０２に記録媒体を挿入しより大量のデータ保存及び移動に対応できる。
【０２１５】
筐体１１１２の裏面（図１８（Ｂ））には、裏面カメラ１２０３及びライト１２０４を備えており、表示部１１０１をファインダーとし静止画及び動画の撮影が可能である。
【０２１６】
また、上記機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ、イヤホンジャック等を備えたものであってもよい。
【０２１７】
上記実施の形態１乃至７に示す表示装置を適用することにより、量産性を高めることができる。
【符号の説明】
【０２１８】
５０：基板
５１ａ：第１の導電層
５１ｂ：第２の導電層
５２ａ：ゲート絶縁膜
５２ｂ：ゲート絶縁膜
５３：微結晶シリコン膜
５４：ｉ型の非晶質シリコン膜
５５：一導電型を付与する不純物が添加された半導体膜
５６：レジストマスク
６１：微結晶シリコン膜
６２：ｉ型の非晶質シリコン膜
６３：一導電型を付与する不純物が添加された半導体膜
６５ａ、６５ｂ、６５ｃ：導電膜
６６：レジストマスク
６７：第１のゲート絶縁膜
６８：第２のゲート絶縁膜
７１ａ、７１ｂ、７１ｃ：ソース電極またはドレイン電極
７２：ソース領域及びドレイン領域
７３：ｉ型の非晶質シリコン膜
７４：薄膜トランジスタ
７６：絶縁膜
７７：画素電極
８２：平坦化膜
１００ａ 第１反応室
１００ｂ 反応室
１００ｃ 第３反応室
１００ｄ 第４反応室
１０１ 第１の電極
１０１ａ 第１の電極
１０１ｂ 第１の電極
１０２ 第２の電極
１０３ 高周波電力供給手段
１０４ 第１の高周波電源
１０５ 第２の高周波電源
１０６ 第１の整合器
１０７ 第２の整合器
１０８ ガス供給手段
１０８ｇ ガス供給手段
１０８ｉ ガス供給手段
１０８ｂ ガス供給手段
１０８ｎ ガス供給手段
１０８ａ ガス供給手段
１０８ｆ ガス供給手段
１０９ 排気手段
１１０ シリンダ
１１１ 圧力調整弁
１１２ ストップバルブ
１１３ マスフローコントローラ
１１４ 基板加熱ヒータ
１１５ ヒータコントローラ
１１６ 絶縁材
１１７ バタフライバルブ
１１８ バルブ
１１９ ターボ分子ポンプ
１２０ ドライポンプ
１２１ クライオポンプ
１２２ ロード／アンロード室
１２３ 共通室
１２４ カセット
１２５ ゲートバルブ
１２６ 搬送機構
１２７ ターボ分子ポンプ
１３０ 第１の高周波カットフィルタ
１３１ 第２の高周波カットフィルタ
【特許請求の範囲】
【請求項１】
反応室内でグロー放電プラズマを生成し、該反応室内に載置された基板に反応生成物を堆積するプラズマ処理装置であって、
前記反応室内に前記グロー放電プラズマを生成する電極と、
該電極と電気的に接続された第１の高周波カットフィルタ及び第２の高周波カットフィルタと、
前記第１の高周波カットフィルタと電気的に接続された第１の整合器と、該第１の整合器と電気的に接続された第１の高周波電源と、
前記第２の高周波カットフィルタと電気的に接続された第２の整合器と、該第２の整合器と電気的に接続された第２の高周波電源とを有し、
前記第１の高周波電源から出力される高周波の電波は、１０ｍ以上の波長を有し、
前記第２の高周波電源から出力される高周波の電波は、１０ｍ未満の波長を有し、
前記第１の高周波カットフィルタは、前記第２の高周波電源からの高周波電力を遮断し、
前記第２の高周波カットフィルタは、前記第１の高周波電源からの高周波電力を遮断するプラズマ処理装置。
【請求項２】
請求項１において、前記反応室内を真空排気する手段は、第１のターボ分子ポンプと第２のターボ分子ポンプが直列接続した排気手段であるプラズマ処理装置。
【請求項３】
請求項１または請求項２において、前記反応室の気密シール手段は、ナイフエッジ型メタルシールフランジを有するプラズマ処理装置。
【請求項４】
反応室内に第１の反応ガスを導入し、
前記反応室内の上部電極に３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された周波数を有する高周波電力を印加してグロー放電プラズマを生成し、前記反応室内の下部電極上に載置された基板上に微結晶半導体膜を堆積し、
前記反応室内に第２の反応ガスを導入し、
前記上部電極に３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された周波数を有する高周波電力を印加してグロー放電プラズマを生成し、前記微結晶半導体膜上に非晶質半導体膜を積層する半導体装置の作製方法。
【請求項５】
反応室内に反応ガスを導入し、
前記反応室内の上部電極に３ＭＨｚ以上３０ＭＨｚ未満の範囲内に設定された第１の周波数を有する第１の高周波電力と、３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された第２の周波数を有する第２の高周波電力とを重畳印加してグロー放電プラズマを生成し、前記反応室内の下部電極上に載置された基板に微結晶半導体膜を堆積し、
前記微結晶半導体膜を堆積した後に前記反応室内に水素を導入して前記上部電極に３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された第３の周波数を有する第３の高周波電力を印加して前記微結晶半導体膜にプラズマ処理を行う半導体装置の作製方法。
【請求項６】
請求項５において、前記反応ガスを導入する前の反応室内の圧力を１×１０−８Ｐａから１×１０−４Ｐａの範囲とする半導体装置の作製方法。
【請求項１】
反応室内でグロー放電プラズマを生成し、該反応室内に載置された基板に反応生成物を堆積するプラズマ処理装置であって、
前記反応室内に前記グロー放電プラズマを生成する電極と、
該電極と電気的に接続された第１の高周波カットフィルタ及び第２の高周波カットフィルタと、
前記第１の高周波カットフィルタと電気的に接続された第１の整合器と、該第１の整合器と電気的に接続された第１の高周波電源と、
前記第２の高周波カットフィルタと電気的に接続された第２の整合器と、該第２の整合器と電気的に接続された第２の高周波電源とを有し、
前記第１の高周波電源から出力される高周波の電波は、１０ｍ以上の波長を有し、
前記第２の高周波電源から出力される高周波の電波は、１０ｍ未満の波長を有し、
前記第１の高周波カットフィルタは、前記第２の高周波電源からの高周波電力を遮断し、
前記第２の高周波カットフィルタは、前記第１の高周波電源からの高周波電力を遮断するプラズマ処理装置。
【請求項２】
請求項１において、前記反応室内を真空排気する手段は、第１のターボ分子ポンプと第２のターボ分子ポンプが直列接続した排気手段であるプラズマ処理装置。
【請求項３】
請求項１または請求項２において、前記反応室の気密シール手段は、ナイフエッジ型メタルシールフランジを有するプラズマ処理装置。
【請求項４】
反応室内に第１の反応ガスを導入し、
前記反応室内の上部電極に３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された周波数を有する高周波電力を印加してグロー放電プラズマを生成し、前記反応室内の下部電極上に載置された基板上に微結晶半導体膜を堆積し、
前記反応室内に第２の反応ガスを導入し、
前記上部電極に３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された周波数を有する高周波電力を印加してグロー放電プラズマを生成し、前記微結晶半導体膜上に非晶質半導体膜を積層する半導体装置の作製方法。
【請求項５】
反応室内に反応ガスを導入し、
前記反応室内の上部電極に３ＭＨｚ以上３０ＭＨｚ未満の範囲内に設定された第１の周波数を有する第１の高周波電力と、３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された第２の周波数を有する第２の高周波電力とを重畳印加してグロー放電プラズマを生成し、前記反応室内の下部電極上に載置された基板に微結晶半導体膜を堆積し、
前記微結晶半導体膜を堆積した後に前記反応室内に水素を導入して前記上部電極に３０ＭＨｚ以上３００ＭＨｚ以下の範囲内に設定された第３の周波数を有する第３の高周波電力を印加して前記微結晶半導体膜にプラズマ処理を行う半導体装置の作製方法。
【請求項６】
請求項５において、前記反応ガスを導入する前の反応室内の圧力を１×１０−８Ｐａから１×１０−４Ｐａの範囲とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２００９−２６０２９７（Ｐ２００９−２６０２９７Ａ）
【公開日】平成２１年１１月５日（２００９．１１．５）
【国際特許分類】
【出願番号】特願２００９−６２４７４（Ｐ２００９−６２４７４）
【出願日】平成２１年３月１６日（２００９．３．１６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２１年１１月５日（２００９．１１．５）
【国際特許分類】
【出願日】平成２１年３月１６日（２００９．３．１６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]