半導体装置及びその製造方法
【課題】機能素子の可動部分を配置した空間の気密性の低下を抑制しつつ、小型化を実現できる半導体装置とその製造方法を提供する。
【解決手段】表面１０ａに凹部１５が形成され、その凹部１５内に配置された可動部分を有する機能素子１００を備える変位検出用半導体チップ１０と、変位検出用半導体チップ１０の表面１０ａ上で凹部１５を囲んで環状に配置されたダイアタッチ材を含む結合部２０と、可動部分の変位を検出した機能素子１００が出力する検出信号を処理する処理回路３００を有し、空洞を形成するように凹部１５の上方を覆って結合部２０上に配置された信号処理用半導体チップ３０とを備え、結合部２０によって凹部１５が気密封止されている。
【解決手段】表面１０ａに凹部１５が形成され、その凹部１５内に配置された可動部分を有する機能素子１００を備える変位検出用半導体チップ１０と、変位検出用半導体チップ１０の表面１０ａ上で凹部１５を囲んで環状に配置されたダイアタッチ材を含む結合部２０と、可動部分の変位を検出した機能素子１００が出力する検出信号を処理する処理回路３００を有し、空洞を形成するように凹部１５の上方を覆って結合部２０上に配置された信号処理用半導体チップ３０とを備え、結合部２０によって凹部１５が気密封止されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可動部分を有する機能素子を有する半導体装置に係り、特に可動部分を有する半導体チップと、可動部分の変位による電気信号を処理する半導体チップとを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
可動部分を有する機能素子を有するＭＥＭＳ（Micro Electro Mechanical System）素子、表面弾性波（ＳＡＷ）素子、圧電材料を使用した圧電薄膜共振器（ＦＢＡＲ）等が、ジャイロセンサや圧力センサ等に使用されている。一般的に、ＭＥＭＳ素子、ＳＡＷ素子、ＦＢＡＲ等は、振動子等の可動部分が形成され、可動部分の変位に応じた検出信号を出力する変位検出用の半導体チップと、その検出信号を処理する回路が配置された信号処理用の半導体チップとを含む。
【０００３】
ＭＥＭＳモジュール等の小型化のために、変位検出用の半導体チップと信号処理用の半導体チップを重ねて実装することが有効である。特に、変位検出用の半導体チップの凹部に可動部分が配置されている場合、信号処理用の半導体チップでこの凹部に蓋をするように配置して、凹部を封止することが有効である。例えば、変位検出用の半導体チップと信号処理用の半導体チップを、電気信号が伝搬するバンプを介して接続する方法等が提案されている（例えば、特許文献１参照。）。
【特許文献１】特開２００１−１８３３８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、バンプを介して変位検出用の半導体チップと信号処理用の半導体チップを接続する方法では、可動部分を配置した空間の気密性が低下する。このため、凹部内への異物の混入や水分の浸入を防止できず、半導体装置の歩留りが低下するという問題があった。
【０００５】
上記問題点を鑑み、本発明は、機能素子の可動部分を配置した空間の気密性の低下を抑制しつつ、小型化を実現できる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、（イ）表面に凹部が形成され、その凹部内に配置された可動部分を有する機能素子を備える変位検出用半導体チップと、（ロ）変位検出用半導体チップの表面上で凹部を囲んで環状に配置されたダイアタッチ材を含む結合部と、（ハ）可動部分の変位を検出した機能素子が出力する検出信号を処理する処理回路を有し、空洞を形成するように凹部の上方を覆って結合部上に配置された信号処理用半導体チップとを備え、結合部によって凹部が気密封止されている半導体装置が提供される。
【０００７】
本発明の他の態様によれば、（イ）変位検出用半導体チップに、その変位検出用半導体チップの表面に形成された凹部内に可動部分を有する機能素子を形成するステップと、（ロ）機能素子が出力する検出信号を処理する処理回路を有する信号処理用半導体チップの裏面上に、環状のダイアタッチ材を形成するステップと、（ハ）ダイアタッチ材が凹部を囲むようにダイアタッチ材と変位検出用半導体チップとを接合して、信号処理用半導体チップと変位検出用半導体チップを対向させて配置するステップとを含み、ダイアタッチ材によって凹部が気密封止される半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
本発明によれば、機能素子の可動部分を配置した空間の気密性の低下を抑制しつつ、小型化を実現できる半導体装置及びその製造方法を提供できる。
【発明を実施するための最良の形態】
【０００９】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１０】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１１】
本発明の実施の形態における半導体装置１は、図１に示すように、表面１０ａに凹部１５が形成され、その凹部１５内に配置された可動部分を有する機能素子１００を備える変位検出用半導体チップ１０と、変位検出用半導体チップ１０の表面１０ａ上で凹部１５を囲んで環状に配置されたダイアタッチ材を含む結合部２０と、可動部分の変位を検出した機能素子１００が出力する検出信号を処理する処理回路３００を有し、空洞を形成するように凹部１５の上方を覆って結合部２０上に配置された信号処理用半導体チップ３０とを備える。結合部２０によって凹部１５は気密封止される。
【００１２】
半導体装置１は、機能素子１００の可動部分を配置した空間を真空、減圧、或いは不活性ガス雰囲気に保持できる。また、凹部１５内への異物の混入や水分の浸入が防止される。このため、変位検出用半導体チップ１０の特性に変動が生じない。
【００１３】
半導体装置１の結合部２０は、図１に示すように、凹部１５を囲むように変位検出用半導体チップ１０の表面１０ａ上に環状に配置されたスペーサ２１、及びスペーサ２１の周囲を覆うダイアタッチ材２２を有する。結合部２０と信号処理用半導体チップ３０の裏面３０ｂとの接触領域は、ダイアタッチ材２２により覆われている。
【００１４】
スペーサ２１は、窒化シリコン（ＳｉＮ）膜や酸化シリコン（ＳｉＯ2）膜等の絶縁膜、多結晶シリコン（poly-Si）膜或いは金属膜が採用可能である。ダイアタッチ材２２は、半導体チップをプリント基板上に実装する場合等に使用される部材を採用可能である。例えば、樹脂系接着剤、銀（Ａｇ）ペースト、半田等をダイアタッチ材２２として使用できる。樹脂系接着剤としては、ポリイミド系、エポキシ系、アクリル系、シリコーン系等の感光性樹脂系接着剤や、スクリーン印刷や塗布可能な樹脂系接着剤を採用可能である。また、すず鉛（ＳｎＰｂ）、金すず（ＡｕＳｎ）、銀すず（ＳｎＡｇ）等の半田系接着剤もダイアタッチ材２２に採用可能である。
【００１５】
図１に示した半導体装置１は基板４０上に配置されている。基板４０はプリント配線基板等である。また、変位検出用半導体チップ１０、結合部２０及び信号処理用半導体チップ３０は、モールド樹脂５０で覆われている。凹部１５は気密封止されているため、例えば加熱処理等によりモールド樹脂５０から発生したガス、或いはモールド樹脂等は、機能素子１００の可動部分を配置した空間に浸入しない。なお、モールド樹脂以外の封止材によって、変位検出用半導体チップ１０、結合部２０及び信号処理用半導体チップ３０を覆ってもよいことはもちろんである。
【００１６】
処理回路３００は、信号処理用半導体チップ３０に面する裏面３０ｂと対向する表面３０ａに形成されている。図１に示した例では、信号処理用半導体チップ３０の表面３０ａ上に配置されたパッド３５１と、変位検出用半導体チップ１０の表面１０ａに配置されたパッド１５１とがワイヤーボンディングされて、処理回路３００と変位検出用半導体チップ１０が電気的に接続される。また、信号処理用半導体チップ３０の表面３０ａ上に配置されたパッド３５２と基板４０の表面４０ａ上に配置されたパッド４５１とがワイヤーボンディングされて、処理回路３００と基板４０上の配線パターンが電気的に接続される。
【００１７】
機能素子１００の有する「可動部分」は、外部からの衝撃等の外因に応じて物理的に形状が変化したり、位置が変化したりする部分である。例えば、圧力センサやジャイロセンサの振動子等が可動部分である。
【００１８】
図２に、機能素子１００が有する可動部分の例を示す。ここでは、機能素子１００が加速度センサである例を説明する。図２は、信号処理用半導体チップ３０方向からみた変位検出用半導体チップ１０の上面図である。図２に示すように、機能素子１００の有する可動部分は、凹部１５がなす空間に自由端が延在する片持ち梁をそれぞれ有する第１の可動部分１１０と第２の可動部分１２０とを有する。図１は、図２のＩ−Ｉ方向に沿った断面図である。
【００１９】
第１の可動部分１１０は、複数の片持ち梁１１１１〜１１１４を有する梁部１１１と、片持ち梁１１１１〜１１１４の固定端と凹部１５の内側面とを接続する接続部１１２とを備える。接続部１１２は固定部である。第２の可動部分１２０は、複数の片持ち梁１２１１〜１２１３を有する梁部１２１と、片持ち梁１２１１〜１２１３で共通の梁部１２１の固定端と凹部１５の内側面とを接続する接続部１２２とを備える。接続部１２２は、一端が凹部１５の内側面に固定され、他端が梁部１２１に接続されている。接続部１２２は多重に折り畳まれた構造を有し、外因に応じて可動する。図２に示すように、片持ち梁１１１１〜１１１４は、片持ち梁１２１１〜１２１３と交差指状に配置されている。
【００２０】
図２のＩＩＩ−ＩＩＩ方向に沿った断面図を図３に示す。図３に示した例では、変位検出用半導体チップ１０が、第１シリコン膜層１０１、酸化シリコン膜層１０２及び第２シリコン膜層１０３が積層された構造を有する。そして、凹部１５の酸化シリコン膜層１０２がエッチング除去されて、第２シリコン膜層１０３をパターニングした第１の可動部分１１０の梁部１１１と第２の可動部分１２０が形成される。
【００２１】
半導体装置１の動作例を以下に説明する。処理回路３００は、第１の可動部分１１０と第２の可動部分１２０間に電圧を印加する。半導体装置１に外力が加わると、外力の影響により第１の可動部分１１０の梁部１１１及び第２の可動部分１２０が機械的に振動し、片持ち梁１２１１〜１２１３と片持ち梁１２１１〜１２１３間の距離が変動する。機能素子１００は、加速度に応じて第１の可動部分１１０の梁部１１１及び第２の可動部分１２０が変位して生じる片持ち梁１２１１〜１２１３と片持ち梁１２１１〜１２１３間の静電容量の変化を検出する。つまり、機能素子１００の機械的な変位が静電容量の変化として検出される。機能素子１００は、検出された静電容量の変化を検出信号で信号処理用半導体チップ３０に配置された処理回路３００に伝達する。処理回路３００は、検出信号を処理して半導体装置１に生じた加速度を検出する。
【００２２】
図３に示したように、機能素子１００の上面の位置と変位検出用半導体チップ１０の表面１０ａの位置は同一平面レベルである。上記のように、第１の可動部分１１０及び第２の可動部分１２０は機械的に振動する。このため、変位検出用半導体チップ１０と信号処理用半導体チップ３０とを隔てる結合部２０の厚みｄは、第１の可動部分１１０及び第２の可動部分１２０が振動しても信号処理用半導体チップ３０の裏面３０ｂに衝突しないように、一定の大きさが必要である。厚みｄの値は、材料や形状に応じて定まる第１の可動部分１１０及び第２の可動部分１２０の振動幅に応じて設定される。結合部２０の厚みｄは数μｍ程度、例えば２μｍ程度に設定される。
【００２３】
結合部２０の厚みｄが厚いほど機能素子１００の可動部分が信号処理用半導体チップ３０の裏面３０ｂに接触する可能性は低くなる。しかし、半導体装置１の小型化という点では、変位検出用半導体チップ１０と信号処理用半導体チップ３０との間隔は狭いほうがよい。このため、結合部２０の厚みｄは１０μｍ以下程度にすることが好ましい。
【００２４】
図１に示した半導体装置１によれば、変位検出用半導体チップ１０の表面１０ａ上に形成された凹部１５の蓋として信号処理用半導体チップ３０を配置することにより、モジュールを小型化できる。更に、信号処理用半導体チップ３０と変位検出用半導体チップ１０との間にダイアタッチ材２２を配置することにより、機能素子１００の可動部分が配置された凹部１５内を気密封止できる。
【００２５】
このため、凹部１５内への異物の混入や水分の浸入が防止され、半導体装置１の歩留りが向上する。また、モールド樹脂或いはモールド樹脂から発生するガスの凹部１５への進入を防止できる。このため、モールド樹脂による半導体装置１の封止が可能であり、キャビティのあるセラミック製等のパッケージに半導体装置１を格納する必要がない。このため、半導体装置１を含むモジュールを小型化すると共に、モジュールの製造コストを低減できる。
【００２６】
また、信号処理用半導体チップ３０と変位検出用半導体チップ１０間の空間を気密封止することにより、可動部分を配置した空間を真空、減圧、或いは不活性ガス雰囲気に保持することができる。このため、機能素子１００の特性変化が防止される。
【００２７】
更に、図１に示した半導体装置１では、変位検出用半導体チップ１０と信号処理用半導体チップ３０のチップサイズを同一にする必要がない。このため、変位検出用半導体チップ１０と信号処理用半導体チップ３０のチップサイズの制限が少ない。
【００２８】
以上に説明したように、本発明の実施の形態に係る半導体装置１によれば、機能素子１００の可動部分を配置した空間の気密性の低下を抑制しつつ、小型化された半導体装置を実現できる。
【００２９】
図４〜図１０を参照して、図１に示した半導体装置１の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【００３０】
（イ）図４に示すように、表面に複数の処理回路３００が形成され、図面上では下面である表面にパッド３５１〜３５２が配置されたウェハ３５の裏面上に、環状のダイアタッチ材２２をそれぞれ形成する。ダイアタッチ材２２の膜厚は、数μｍ〜５０μｍ程度である。ダイアタッチ材２２の形成方法は後述する。このとき、変位検出用半導体チップ１０の表面１０ａにおける凹部１５を囲む領域に対応させて、ダイアタッチ材２２の位置が設定される。つまり、信号処理用半導体チップ３０と変位検出用半導体チップ１０が重ねられた場合に、凹部１５を囲むようにダイアタッチ材２２が配置される。例えば、幅１００μｍ程度で、各辺が１ｍｍ程度の環状にダイアタッチ材２２を配置する。このとき、ウェハ３５の裏面には格子状にダイアタッチ材２２が配置される。その後、図５に示すように、ウェハ３５を分割して、複数の信号処理用半導体チップ３０を作成する。
【００３１】
（ロ）図６に示すように、第１シリコン膜層１０１、酸化シリコン膜層１０２及び第２シリコン膜層１０３が積層された変位検出用半導体チップ１０の表面１０ａを熱酸化して酸化シリコン膜２１１を形成する。次いで、酸化シリコン膜２１１上にＳｉＮ膜２１２を形成する。
【００３２】
（ハ）フォトレジスト膜をマスクにしたフォトリソグラフィ技術等を用いて酸化シリコン膜２１１及びＳｉＮ膜２１２の一部をエッチング除去して、酸化シリコン膜２１１及びＳｉＮ膜２１２をパターニングする。具体的には、図７に示すように、結合部２０を形成する領域上の酸化シリコン膜２１１及びＳｉＮ膜２１２を残し、第１の可動部分１１０の梁部１１１と第２の可動部分１２０を形成する領域上の酸化シリコン膜２１１を残す。パッド１５１を配置する領域上の酸化シリコン膜２１１及びＳｉＮ膜２１２は除去される。
【００３３】
（ニ）変位検出用半導体チップ１０の表面１０ａにアルミニウム（Ａｌ）膜を配置する。フォトリソグラフィ技術等を用いてＡｌ膜をパターニングすることにより、図８に示すように変位検出用半導体チップ１０の表面１０ａ上にパッド１５１を形成する。
【００３４】
（ホ）図９に示すように、酸化シリコン膜２１１及びＳｉＮ膜２１２をマスクにして第２シリコン膜層１０３をエッチング除去し、第１の可動部分１１０と第２の可動部分１２０の側面部を形成する。ついで、図１０に示すように、ＳｉＮ膜２１２をマスクにして、第１シリコン膜層１０１の表面１０１ａが露出するまで酸化シリコン膜２１１、及び酸化シリコン膜層１０２をエッチング除去して、第１の可動部分１１０の梁部１１１と第２の可動部分１２０を形成する。このとき、第１の可動部分１１０と第２の可動部分１２０上の酸化シリコン膜２１１がエッチング除去される。同時に、酸化シリコン膜２１１とＳｉＮ膜２１２が積層されたスペーサ２１が形成される。
【００３５】
（ヘ）図１１に示すように、信号処理用半導体チップ３０上のダイアタッチ材２２と変位検出用半導体チップ１０上のスペーサ２１とを接合して、信号処理用半導体チップ３０と変位検出用半導体チップ１０を対向させて配置する。例えば１２５℃程度の熱圧着によってスペーサ２１とダイアタッチ材２２を仮止めした後、本キュアを行う。図１１に示したようにダイアタッチ材２２がスペーサ２１の周囲を覆うようにダイアタッチ材２２とスペーサ２１は接合され、結合部２０が形成される。その結果、信号処理用半導体チップ３０が凹部１５の上方を覆って空洞が形成される。
【００３６】
（ト）変位検出用半導体チップ１０の裏面を基板４０上に搭載する。ワイヤーボンディング工程後、変位検出用半導体チップ１０、結合部２０及び信号処理用半導体チップ３０をモールド樹脂５０によって封止して、図１に示した半導体装置１が完成する。
【００３７】
ダイアタッチ材２２が感光性樹脂系接着剤である場合は、信号処理用半導体チップ３０の裏面３０ｂ上にダイアタッチ材２２をスピンコート等により貼り付ける。その後、フォトリソグラフィ技術によりダイアタッチ材２２をパターニングする。
【００３８】
ダイアタッチ材２２がスクリーン印刷又は塗布可能な樹脂系接着剤である場合は、例えば信号処理用半導体チップ３０の裏面３０ｂ上、又は変位検出用半導体チップ１０の表面１０ａ上で、スクリーン印刷或いは塗布によってダイアタッチ材２２をパターニングする。ダイアタッチ材２２が半田系接着剤である場合は、信号処理用半導体チップ３０の裏面３０ｂ上と変位検出用半導体チップ１０の表面１０ａ上で、スパッタ法、蒸着法、或いはめっき法によってダイアタッチ材２２をパターニングする。
【００３９】
ダイシング時にウェハ３５の裏面からダイアタッチ材２２が剥離する可能性がある場合、或いはダイアタッチ材２２の接着力が低下する可能性がある場合は、レーザダイシング等の、ダイアタッチ材２２の特性に影響のないダイシング方法を選択する必要がある。
【００４０】
ダイアタッチ材２２がスクリーン印刷又は塗布可能な樹脂系接着剤である場合は、例えば酸化シリコン膜２１１及びＳｉＮ膜２１２をパターニングする工程の後に、変位検出用半導体チップ１０の表面１０ａ上にダイアタッチ材２２を形成してもよい。これにより、ダイシングの影響によるダイアタッチ材２２の特性の変化を排除できる。
【００４１】
上記の製造方法では、変位検出用半導体チップ１０の表面１０ａ上に酸化シリコン膜２１１とＳｉＮ膜２１２を積層してスペーサ２１を形成する例を示した。変位検出用半導体チップ１０の表面１０ａの一部をエッチング除去してＳｉ膜からなるスペーサ２１を形成してもよい。また、スペーサ２１を酸化シリコン膜２１１のみ、或いはＳｉＮ膜２１２のみで形成してもよい。例えばスペーサ２１を酸化シリコン膜２１１のみで形成する場合は、スペーサ２１をフォトレジスト膜等でマスクした状態で、酸化シリコン膜層１０２をエッチング除去する。
【００４２】
スペーサ２１には、第１シリコン膜層１０１及び酸化シリコン膜層１０２のエッチング工程によって選択的に影響を受けない材料を採用可能である。例えば、ＳｉＮ膜や金属膜等がスペーサ２１に採用可能である。
【００４３】
信号処理用半導体チップ３０上のダイアタッチ材２２と変位検出用半導体チップ１０上のスペーサ２１との接合は、機能素子１００の用途等に応じて、真空、減圧、或いは不活性ガス雰囲気中等において実施される。そのため、可動部分を配置した空間を真空、減圧、或いは不活性ガス雰囲気に保持することができる。更に、凹部１５は気密封止されるため、凹部１５への異物の混入や水分の浸入を防止できる。
【００４４】
以上に説明したように、本発明の実施の形態に係る半導体装置の製造法によれば、機能素子１００の可動部分を配置した空間の気密性の低下を抑制しつつ、小型化された半導体装置１を提供できる。
【００４５】
＜変形例＞
図１２に、本発明の実施の形態の変形例に係る半導体装置１を示す。図１２に示した半導体装置１は、結合部２０がダイアタッチ材２２のみである。その他の構成については、図１に示す半導体装置１と同様である。
【００４６】
ダイアタッチ材２２が一定の硬度を有する材料である場合、変位検出用半導体チップ１０の表面１０ａ上にスペーサ２１を形成しなくても、変位検出用半導体チップ１０と信号処理用半導体チップ３０をダイアタッチ材２２を介して接合することにより、変位検出用半導体チップ１０と信号処理用半導体チップ３０間に一定の間隔を保てる。つまり、ダイアタッチ材２２のみより、結合部２０が形成される。
【００４７】
例えば、信号処理用半導体チップ３０の裏面３０ｂ上に環状のダイアタッチ材２２を、膜厚２０μｍ程度で形成する。ダイアタッチ材２２を変位検出用半導体チップ１０の表面１０ａ上に熱圧着した場合に、ダイアタッチ材２２の膜厚を１５μｍ程度で安定させて、ダイアタッチ材２２のみで結合部２０を構成できる。或いは、変位検出用半導体チップ１０と信号処理用半導体チップ３０間の間隔を一定に保った状態でダイアタッチ材２２を硬化させる。
【００４８】
図１２に示した半導体装置１によれば、変位検出用半導体チップ１０の表面１０ａ上にスペーサ２１を形成する工程が必要ないため、製造工程を削減できる。
【００４９】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５０】
既に述べた実施の形態の説明においては、変位検出用半導体チップ１０に形成された機能素子１００が加速度センサである例を示したが、変位検出用半導体チップ１０がＭＥＭＳ素子以外の、例えばＳＡＷ素子或いはＦＢＡＲであってもよい。
【００５１】
また、変位検出用半導体チップ１０と信号処理用半導体チップ３０とをワイヤーボンディングにより接続する例を示したが、変位検出用半導体チップ１０と信号処理用半導体チップ３０とをワイヤーボンディング以外の方法により電気的に接続してもよい。例えば、図１３（ａ）、図１３（ｂ）に示すように、変位検出用半導体チップ１０の表面１０ａ及び信号処理用半導体チップ３０の裏面３０ｂそれぞれにおいて結合部２０と接する領域以外の残余の領域にバンプ２５０を配置する。そして、バンプ２５０により変位検出用半導体チップ１０と信号処理用半導体チップ３０とを電気的に接続する。また、変位検出用半導体チップ１０を貫通するビア１５０及びバンプ４５０を介して、変位検出用半導体チップ１０及び信号処理用半導体チップ３０と基板４０とを電気的に接続する。図１３（ａ）は、結合部２０の内側にバンプ２５０を配置した例である。図１３（ｂ）は、結合部２０の外側にバンプ２５０を配置した例である。
【００５２】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態に係る半導体装置の構成を示す模式図である。
【図２】本発明の実施の形態に係る半導体装置の機能素子の構成を示す模式図である。
【図３】図２に示した機能素子のＩＩＩ−ＩＩＩ方向に沿った断面図である。
【図４】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その１）。
【図５】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その２）。
【図６】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その３）。
【図７】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その４）。
【図８】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その５）。
【図９】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その６）。
【図１０】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その７）。
【図１１】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その８）。
【図１２】本発明の実施の形態の変形例に係る半導体装置の構成を示す模式図である。
【図１３】本発明のその他の実施の形態に係る半導体装置の構成を示す模式図であり、図１３（ａ）は結合部の内側にバンプを配置した例であり、図１３（ｂ）は結合部の外側にバンプを配置した例である。
【符号の説明】
【００５４】
１…半導体装置
１０…変位検出用半導体チップ
１５…凹部
２０…結合部
２１…スペーサ
２２…ダイアタッチ材
３０…信号処理用半導体チップ
３５…ウェハ
４０…基板
５０…モールド樹脂
１００…機能素子
１０１…第１シリコン膜層
１０２…酸化シリコン膜層
１０３…第２シリコン膜層
１１０…第１の可動部分
１２０…第２の可動部分
２１１…酸化シリコン膜
２１２…ＳｉＮ膜
３００…処理回路
【技術分野】
【０００１】
本発明は、可動部分を有する機能素子を有する半導体装置に係り、特に可動部分を有する半導体チップと、可動部分の変位による電気信号を処理する半導体チップとを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
可動部分を有する機能素子を有するＭＥＭＳ（Micro Electro Mechanical System）素子、表面弾性波（ＳＡＷ）素子、圧電材料を使用した圧電薄膜共振器（ＦＢＡＲ）等が、ジャイロセンサや圧力センサ等に使用されている。一般的に、ＭＥＭＳ素子、ＳＡＷ素子、ＦＢＡＲ等は、振動子等の可動部分が形成され、可動部分の変位に応じた検出信号を出力する変位検出用の半導体チップと、その検出信号を処理する回路が配置された信号処理用の半導体チップとを含む。
【０００３】
ＭＥＭＳモジュール等の小型化のために、変位検出用の半導体チップと信号処理用の半導体チップを重ねて実装することが有効である。特に、変位検出用の半導体チップの凹部に可動部分が配置されている場合、信号処理用の半導体チップでこの凹部に蓋をするように配置して、凹部を封止することが有効である。例えば、変位検出用の半導体チップと信号処理用の半導体チップを、電気信号が伝搬するバンプを介して接続する方法等が提案されている（例えば、特許文献１参照。）。
【特許文献１】特開２００１−１８３３８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、バンプを介して変位検出用の半導体チップと信号処理用の半導体チップを接続する方法では、可動部分を配置した空間の気密性が低下する。このため、凹部内への異物の混入や水分の浸入を防止できず、半導体装置の歩留りが低下するという問題があった。
【０００５】
上記問題点を鑑み、本発明は、機能素子の可動部分を配置した空間の気密性の低下を抑制しつつ、小型化を実現できる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、（イ）表面に凹部が形成され、その凹部内に配置された可動部分を有する機能素子を備える変位検出用半導体チップと、（ロ）変位検出用半導体チップの表面上で凹部を囲んで環状に配置されたダイアタッチ材を含む結合部と、（ハ）可動部分の変位を検出した機能素子が出力する検出信号を処理する処理回路を有し、空洞を形成するように凹部の上方を覆って結合部上に配置された信号処理用半導体チップとを備え、結合部によって凹部が気密封止されている半導体装置が提供される。
【０００７】
本発明の他の態様によれば、（イ）変位検出用半導体チップに、その変位検出用半導体チップの表面に形成された凹部内に可動部分を有する機能素子を形成するステップと、（ロ）機能素子が出力する検出信号を処理する処理回路を有する信号処理用半導体チップの裏面上に、環状のダイアタッチ材を形成するステップと、（ハ）ダイアタッチ材が凹部を囲むようにダイアタッチ材と変位検出用半導体チップとを接合して、信号処理用半導体チップと変位検出用半導体チップを対向させて配置するステップとを含み、ダイアタッチ材によって凹部が気密封止される半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
本発明によれば、機能素子の可動部分を配置した空間の気密性の低下を抑制しつつ、小型化を実現できる半導体装置及びその製造方法を提供できる。
【発明を実施するための最良の形態】
【０００９】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１０】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１１】
本発明の実施の形態における半導体装置１は、図１に示すように、表面１０ａに凹部１５が形成され、その凹部１５内に配置された可動部分を有する機能素子１００を備える変位検出用半導体チップ１０と、変位検出用半導体チップ１０の表面１０ａ上で凹部１５を囲んで環状に配置されたダイアタッチ材を含む結合部２０と、可動部分の変位を検出した機能素子１００が出力する検出信号を処理する処理回路３００を有し、空洞を形成するように凹部１５の上方を覆って結合部２０上に配置された信号処理用半導体チップ３０とを備える。結合部２０によって凹部１５は気密封止される。
【００１２】
半導体装置１は、機能素子１００の可動部分を配置した空間を真空、減圧、或いは不活性ガス雰囲気に保持できる。また、凹部１５内への異物の混入や水分の浸入が防止される。このため、変位検出用半導体チップ１０の特性に変動が生じない。
【００１３】
半導体装置１の結合部２０は、図１に示すように、凹部１５を囲むように変位検出用半導体チップ１０の表面１０ａ上に環状に配置されたスペーサ２１、及びスペーサ２１の周囲を覆うダイアタッチ材２２を有する。結合部２０と信号処理用半導体チップ３０の裏面３０ｂとの接触領域は、ダイアタッチ材２２により覆われている。
【００１４】
スペーサ２１は、窒化シリコン（ＳｉＮ）膜や酸化シリコン（ＳｉＯ2）膜等の絶縁膜、多結晶シリコン（poly-Si）膜或いは金属膜が採用可能である。ダイアタッチ材２２は、半導体チップをプリント基板上に実装する場合等に使用される部材を採用可能である。例えば、樹脂系接着剤、銀（Ａｇ）ペースト、半田等をダイアタッチ材２２として使用できる。樹脂系接着剤としては、ポリイミド系、エポキシ系、アクリル系、シリコーン系等の感光性樹脂系接着剤や、スクリーン印刷や塗布可能な樹脂系接着剤を採用可能である。また、すず鉛（ＳｎＰｂ）、金すず（ＡｕＳｎ）、銀すず（ＳｎＡｇ）等の半田系接着剤もダイアタッチ材２２に採用可能である。
【００１５】
図１に示した半導体装置１は基板４０上に配置されている。基板４０はプリント配線基板等である。また、変位検出用半導体チップ１０、結合部２０及び信号処理用半導体チップ３０は、モールド樹脂５０で覆われている。凹部１５は気密封止されているため、例えば加熱処理等によりモールド樹脂５０から発生したガス、或いはモールド樹脂等は、機能素子１００の可動部分を配置した空間に浸入しない。なお、モールド樹脂以外の封止材によって、変位検出用半導体チップ１０、結合部２０及び信号処理用半導体チップ３０を覆ってもよいことはもちろんである。
【００１６】
処理回路３００は、信号処理用半導体チップ３０に面する裏面３０ｂと対向する表面３０ａに形成されている。図１に示した例では、信号処理用半導体チップ３０の表面３０ａ上に配置されたパッド３５１と、変位検出用半導体チップ１０の表面１０ａに配置されたパッド１５１とがワイヤーボンディングされて、処理回路３００と変位検出用半導体チップ１０が電気的に接続される。また、信号処理用半導体チップ３０の表面３０ａ上に配置されたパッド３５２と基板４０の表面４０ａ上に配置されたパッド４５１とがワイヤーボンディングされて、処理回路３００と基板４０上の配線パターンが電気的に接続される。
【００１７】
機能素子１００の有する「可動部分」は、外部からの衝撃等の外因に応じて物理的に形状が変化したり、位置が変化したりする部分である。例えば、圧力センサやジャイロセンサの振動子等が可動部分である。
【００１８】
図２に、機能素子１００が有する可動部分の例を示す。ここでは、機能素子１００が加速度センサである例を説明する。図２は、信号処理用半導体チップ３０方向からみた変位検出用半導体チップ１０の上面図である。図２に示すように、機能素子１００の有する可動部分は、凹部１５がなす空間に自由端が延在する片持ち梁をそれぞれ有する第１の可動部分１１０と第２の可動部分１２０とを有する。図１は、図２のＩ−Ｉ方向に沿った断面図である。
【００１９】
第１の可動部分１１０は、複数の片持ち梁１１１１〜１１１４を有する梁部１１１と、片持ち梁１１１１〜１１１４の固定端と凹部１５の内側面とを接続する接続部１１２とを備える。接続部１１２は固定部である。第２の可動部分１２０は、複数の片持ち梁１２１１〜１２１３を有する梁部１２１と、片持ち梁１２１１〜１２１３で共通の梁部１２１の固定端と凹部１５の内側面とを接続する接続部１２２とを備える。接続部１２２は、一端が凹部１５の内側面に固定され、他端が梁部１２１に接続されている。接続部１２２は多重に折り畳まれた構造を有し、外因に応じて可動する。図２に示すように、片持ち梁１１１１〜１１１４は、片持ち梁１２１１〜１２１３と交差指状に配置されている。
【００２０】
図２のＩＩＩ−ＩＩＩ方向に沿った断面図を図３に示す。図３に示した例では、変位検出用半導体チップ１０が、第１シリコン膜層１０１、酸化シリコン膜層１０２及び第２シリコン膜層１０３が積層された構造を有する。そして、凹部１５の酸化シリコン膜層１０２がエッチング除去されて、第２シリコン膜層１０３をパターニングした第１の可動部分１１０の梁部１１１と第２の可動部分１２０が形成される。
【００２１】
半導体装置１の動作例を以下に説明する。処理回路３００は、第１の可動部分１１０と第２の可動部分１２０間に電圧を印加する。半導体装置１に外力が加わると、外力の影響により第１の可動部分１１０の梁部１１１及び第２の可動部分１２０が機械的に振動し、片持ち梁１２１１〜１２１３と片持ち梁１２１１〜１２１３間の距離が変動する。機能素子１００は、加速度に応じて第１の可動部分１１０の梁部１１１及び第２の可動部分１２０が変位して生じる片持ち梁１２１１〜１２１３と片持ち梁１２１１〜１２１３間の静電容量の変化を検出する。つまり、機能素子１００の機械的な変位が静電容量の変化として検出される。機能素子１００は、検出された静電容量の変化を検出信号で信号処理用半導体チップ３０に配置された処理回路３００に伝達する。処理回路３００は、検出信号を処理して半導体装置１に生じた加速度を検出する。
【００２２】
図３に示したように、機能素子１００の上面の位置と変位検出用半導体チップ１０の表面１０ａの位置は同一平面レベルである。上記のように、第１の可動部分１１０及び第２の可動部分１２０は機械的に振動する。このため、変位検出用半導体チップ１０と信号処理用半導体チップ３０とを隔てる結合部２０の厚みｄは、第１の可動部分１１０及び第２の可動部分１２０が振動しても信号処理用半導体チップ３０の裏面３０ｂに衝突しないように、一定の大きさが必要である。厚みｄの値は、材料や形状に応じて定まる第１の可動部分１１０及び第２の可動部分１２０の振動幅に応じて設定される。結合部２０の厚みｄは数μｍ程度、例えば２μｍ程度に設定される。
【００２３】
結合部２０の厚みｄが厚いほど機能素子１００の可動部分が信号処理用半導体チップ３０の裏面３０ｂに接触する可能性は低くなる。しかし、半導体装置１の小型化という点では、変位検出用半導体チップ１０と信号処理用半導体チップ３０との間隔は狭いほうがよい。このため、結合部２０の厚みｄは１０μｍ以下程度にすることが好ましい。
【００２４】
図１に示した半導体装置１によれば、変位検出用半導体チップ１０の表面１０ａ上に形成された凹部１５の蓋として信号処理用半導体チップ３０を配置することにより、モジュールを小型化できる。更に、信号処理用半導体チップ３０と変位検出用半導体チップ１０との間にダイアタッチ材２２を配置することにより、機能素子１００の可動部分が配置された凹部１５内を気密封止できる。
【００２５】
このため、凹部１５内への異物の混入や水分の浸入が防止され、半導体装置１の歩留りが向上する。また、モールド樹脂或いはモールド樹脂から発生するガスの凹部１５への進入を防止できる。このため、モールド樹脂による半導体装置１の封止が可能であり、キャビティのあるセラミック製等のパッケージに半導体装置１を格納する必要がない。このため、半導体装置１を含むモジュールを小型化すると共に、モジュールの製造コストを低減できる。
【００２６】
また、信号処理用半導体チップ３０と変位検出用半導体チップ１０間の空間を気密封止することにより、可動部分を配置した空間を真空、減圧、或いは不活性ガス雰囲気に保持することができる。このため、機能素子１００の特性変化が防止される。
【００２７】
更に、図１に示した半導体装置１では、変位検出用半導体チップ１０と信号処理用半導体チップ３０のチップサイズを同一にする必要がない。このため、変位検出用半導体チップ１０と信号処理用半導体チップ３０のチップサイズの制限が少ない。
【００２８】
以上に説明したように、本発明の実施の形態に係る半導体装置１によれば、機能素子１００の可動部分を配置した空間の気密性の低下を抑制しつつ、小型化された半導体装置を実現できる。
【００２９】
図４〜図１０を参照して、図１に示した半導体装置１の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【００３０】
（イ）図４に示すように、表面に複数の処理回路３００が形成され、図面上では下面である表面にパッド３５１〜３５２が配置されたウェハ３５の裏面上に、環状のダイアタッチ材２２をそれぞれ形成する。ダイアタッチ材２２の膜厚は、数μｍ〜５０μｍ程度である。ダイアタッチ材２２の形成方法は後述する。このとき、変位検出用半導体チップ１０の表面１０ａにおける凹部１５を囲む領域に対応させて、ダイアタッチ材２２の位置が設定される。つまり、信号処理用半導体チップ３０と変位検出用半導体チップ１０が重ねられた場合に、凹部１５を囲むようにダイアタッチ材２２が配置される。例えば、幅１００μｍ程度で、各辺が１ｍｍ程度の環状にダイアタッチ材２２を配置する。このとき、ウェハ３５の裏面には格子状にダイアタッチ材２２が配置される。その後、図５に示すように、ウェハ３５を分割して、複数の信号処理用半導体チップ３０を作成する。
【００３１】
（ロ）図６に示すように、第１シリコン膜層１０１、酸化シリコン膜層１０２及び第２シリコン膜層１０３が積層された変位検出用半導体チップ１０の表面１０ａを熱酸化して酸化シリコン膜２１１を形成する。次いで、酸化シリコン膜２１１上にＳｉＮ膜２１２を形成する。
【００３２】
（ハ）フォトレジスト膜をマスクにしたフォトリソグラフィ技術等を用いて酸化シリコン膜２１１及びＳｉＮ膜２１２の一部をエッチング除去して、酸化シリコン膜２１１及びＳｉＮ膜２１２をパターニングする。具体的には、図７に示すように、結合部２０を形成する領域上の酸化シリコン膜２１１及びＳｉＮ膜２１２を残し、第１の可動部分１１０の梁部１１１と第２の可動部分１２０を形成する領域上の酸化シリコン膜２１１を残す。パッド１５１を配置する領域上の酸化シリコン膜２１１及びＳｉＮ膜２１２は除去される。
【００３３】
（ニ）変位検出用半導体チップ１０の表面１０ａにアルミニウム（Ａｌ）膜を配置する。フォトリソグラフィ技術等を用いてＡｌ膜をパターニングすることにより、図８に示すように変位検出用半導体チップ１０の表面１０ａ上にパッド１５１を形成する。
【００３４】
（ホ）図９に示すように、酸化シリコン膜２１１及びＳｉＮ膜２１２をマスクにして第２シリコン膜層１０３をエッチング除去し、第１の可動部分１１０と第２の可動部分１２０の側面部を形成する。ついで、図１０に示すように、ＳｉＮ膜２１２をマスクにして、第１シリコン膜層１０１の表面１０１ａが露出するまで酸化シリコン膜２１１、及び酸化シリコン膜層１０２をエッチング除去して、第１の可動部分１１０の梁部１１１と第２の可動部分１２０を形成する。このとき、第１の可動部分１１０と第２の可動部分１２０上の酸化シリコン膜２１１がエッチング除去される。同時に、酸化シリコン膜２１１とＳｉＮ膜２１２が積層されたスペーサ２１が形成される。
【００３５】
（ヘ）図１１に示すように、信号処理用半導体チップ３０上のダイアタッチ材２２と変位検出用半導体チップ１０上のスペーサ２１とを接合して、信号処理用半導体チップ３０と変位検出用半導体チップ１０を対向させて配置する。例えば１２５℃程度の熱圧着によってスペーサ２１とダイアタッチ材２２を仮止めした後、本キュアを行う。図１１に示したようにダイアタッチ材２２がスペーサ２１の周囲を覆うようにダイアタッチ材２２とスペーサ２１は接合され、結合部２０が形成される。その結果、信号処理用半導体チップ３０が凹部１５の上方を覆って空洞が形成される。
【００３６】
（ト）変位検出用半導体チップ１０の裏面を基板４０上に搭載する。ワイヤーボンディング工程後、変位検出用半導体チップ１０、結合部２０及び信号処理用半導体チップ３０をモールド樹脂５０によって封止して、図１に示した半導体装置１が完成する。
【００３７】
ダイアタッチ材２２が感光性樹脂系接着剤である場合は、信号処理用半導体チップ３０の裏面３０ｂ上にダイアタッチ材２２をスピンコート等により貼り付ける。その後、フォトリソグラフィ技術によりダイアタッチ材２２をパターニングする。
【００３８】
ダイアタッチ材２２がスクリーン印刷又は塗布可能な樹脂系接着剤である場合は、例えば信号処理用半導体チップ３０の裏面３０ｂ上、又は変位検出用半導体チップ１０の表面１０ａ上で、スクリーン印刷或いは塗布によってダイアタッチ材２２をパターニングする。ダイアタッチ材２２が半田系接着剤である場合は、信号処理用半導体チップ３０の裏面３０ｂ上と変位検出用半導体チップ１０の表面１０ａ上で、スパッタ法、蒸着法、或いはめっき法によってダイアタッチ材２２をパターニングする。
【００３９】
ダイシング時にウェハ３５の裏面からダイアタッチ材２２が剥離する可能性がある場合、或いはダイアタッチ材２２の接着力が低下する可能性がある場合は、レーザダイシング等の、ダイアタッチ材２２の特性に影響のないダイシング方法を選択する必要がある。
【００４０】
ダイアタッチ材２２がスクリーン印刷又は塗布可能な樹脂系接着剤である場合は、例えば酸化シリコン膜２１１及びＳｉＮ膜２１２をパターニングする工程の後に、変位検出用半導体チップ１０の表面１０ａ上にダイアタッチ材２２を形成してもよい。これにより、ダイシングの影響によるダイアタッチ材２２の特性の変化を排除できる。
【００４１】
上記の製造方法では、変位検出用半導体チップ１０の表面１０ａ上に酸化シリコン膜２１１とＳｉＮ膜２１２を積層してスペーサ２１を形成する例を示した。変位検出用半導体チップ１０の表面１０ａの一部をエッチング除去してＳｉ膜からなるスペーサ２１を形成してもよい。また、スペーサ２１を酸化シリコン膜２１１のみ、或いはＳｉＮ膜２１２のみで形成してもよい。例えばスペーサ２１を酸化シリコン膜２１１のみで形成する場合は、スペーサ２１をフォトレジスト膜等でマスクした状態で、酸化シリコン膜層１０２をエッチング除去する。
【００４２】
スペーサ２１には、第１シリコン膜層１０１及び酸化シリコン膜層１０２のエッチング工程によって選択的に影響を受けない材料を採用可能である。例えば、ＳｉＮ膜や金属膜等がスペーサ２１に採用可能である。
【００４３】
信号処理用半導体チップ３０上のダイアタッチ材２２と変位検出用半導体チップ１０上のスペーサ２１との接合は、機能素子１００の用途等に応じて、真空、減圧、或いは不活性ガス雰囲気中等において実施される。そのため、可動部分を配置した空間を真空、減圧、或いは不活性ガス雰囲気に保持することができる。更に、凹部１５は気密封止されるため、凹部１５への異物の混入や水分の浸入を防止できる。
【００４４】
以上に説明したように、本発明の実施の形態に係る半導体装置の製造法によれば、機能素子１００の可動部分を配置した空間の気密性の低下を抑制しつつ、小型化された半導体装置１を提供できる。
【００４５】
＜変形例＞
図１２に、本発明の実施の形態の変形例に係る半導体装置１を示す。図１２に示した半導体装置１は、結合部２０がダイアタッチ材２２のみである。その他の構成については、図１に示す半導体装置１と同様である。
【００４６】
ダイアタッチ材２２が一定の硬度を有する材料である場合、変位検出用半導体チップ１０の表面１０ａ上にスペーサ２１を形成しなくても、変位検出用半導体チップ１０と信号処理用半導体チップ３０をダイアタッチ材２２を介して接合することにより、変位検出用半導体チップ１０と信号処理用半導体チップ３０間に一定の間隔を保てる。つまり、ダイアタッチ材２２のみより、結合部２０が形成される。
【００４７】
例えば、信号処理用半導体チップ３０の裏面３０ｂ上に環状のダイアタッチ材２２を、膜厚２０μｍ程度で形成する。ダイアタッチ材２２を変位検出用半導体チップ１０の表面１０ａ上に熱圧着した場合に、ダイアタッチ材２２の膜厚を１５μｍ程度で安定させて、ダイアタッチ材２２のみで結合部２０を構成できる。或いは、変位検出用半導体チップ１０と信号処理用半導体チップ３０間の間隔を一定に保った状態でダイアタッチ材２２を硬化させる。
【００４８】
図１２に示した半導体装置１によれば、変位検出用半導体チップ１０の表面１０ａ上にスペーサ２１を形成する工程が必要ないため、製造工程を削減できる。
【００４９】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５０】
既に述べた実施の形態の説明においては、変位検出用半導体チップ１０に形成された機能素子１００が加速度センサである例を示したが、変位検出用半導体チップ１０がＭＥＭＳ素子以外の、例えばＳＡＷ素子或いはＦＢＡＲであってもよい。
【００５１】
また、変位検出用半導体チップ１０と信号処理用半導体チップ３０とをワイヤーボンディングにより接続する例を示したが、変位検出用半導体チップ１０と信号処理用半導体チップ３０とをワイヤーボンディング以外の方法により電気的に接続してもよい。例えば、図１３（ａ）、図１３（ｂ）に示すように、変位検出用半導体チップ１０の表面１０ａ及び信号処理用半導体チップ３０の裏面３０ｂそれぞれにおいて結合部２０と接する領域以外の残余の領域にバンプ２５０を配置する。そして、バンプ２５０により変位検出用半導体チップ１０と信号処理用半導体チップ３０とを電気的に接続する。また、変位検出用半導体チップ１０を貫通するビア１５０及びバンプ４５０を介して、変位検出用半導体チップ１０及び信号処理用半導体チップ３０と基板４０とを電気的に接続する。図１３（ａ）は、結合部２０の内側にバンプ２５０を配置した例である。図１３（ｂ）は、結合部２０の外側にバンプ２５０を配置した例である。
【００５２】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態に係る半導体装置の構成を示す模式図である。
【図２】本発明の実施の形態に係る半導体装置の機能素子の構成を示す模式図である。
【図３】図２に示した機能素子のＩＩＩ−ＩＩＩ方向に沿った断面図である。
【図４】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その１）。
【図５】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その２）。
【図６】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その３）。
【図７】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その４）。
【図８】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その５）。
【図９】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その６）。
【図１０】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その７）。
【図１１】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その８）。
【図１２】本発明の実施の形態の変形例に係る半導体装置の構成を示す模式図である。
【図１３】本発明のその他の実施の形態に係る半導体装置の構成を示す模式図であり、図１３（ａ）は結合部の内側にバンプを配置した例であり、図１３（ｂ）は結合部の外側にバンプを配置した例である。
【符号の説明】
【００５４】
１…半導体装置
１０…変位検出用半導体チップ
１５…凹部
２０…結合部
２１…スペーサ
２２…ダイアタッチ材
３０…信号処理用半導体チップ
３５…ウェハ
４０…基板
５０…モールド樹脂
１００…機能素子
１０１…第１シリコン膜層
１０２…酸化シリコン膜層
１０３…第２シリコン膜層
１１０…第１の可動部分
１２０…第２の可動部分
２１１…酸化シリコン膜
２１２…ＳｉＮ膜
３００…処理回路
【特許請求の範囲】
【請求項１】
表面に凹部が形成され、該凹部内に配置された可動部分を有する機能素子を備える変位検出用半導体チップと、
前記変位検出用半導体チップの前記表面上で前記凹部を囲んで環状に配置されたダイアタッチ材を含む結合部と、
前記可動部分の変位を検出した前記機能素子が出力する検出信号を処理する処理回路を有し、空洞を形成するように前記凹部の上方を覆って前記結合部上に配置された信号処理用半導体チップと
を備え、前記結合部によって前記凹部が気密封止されていることを特徴とする半導体装置。
【請求項２】
前記結合部が、前記変位検出用半導体チップ上に配置されたスペーサ、及び該スペーサの周囲を覆うダイアタッチ材を備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記スペーサが絶縁膜又は多結晶シリコン膜であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記結合部がダイアタッチ材であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記変位検出用半導体チップの前記表面と前記可動部分の上面が同一平面に位置することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記変位検出用半導体チップ、前記結合部及び前記信号処理用半導体チップがモールド樹脂で覆われていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記変位検出用半導体チップと前記信号処理用半導体チップとを隔てる前記結合部の厚みが２μｍ以上であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
前記処理回路が、前記信号処理用半導体チップに面する裏面と対向する表面に形成されていることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記機能素子が、ＭＥＭＳ素子、表面弾性波素子、圧電薄膜共振器のいずれかであることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
【請求項１０】
前記可動部分が、前記凹部の内側面に固定端が固定され、該固定端から前記凹部がなす空間に自由端が延在する片持ち梁を有する加速度センサであることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
変位検出用半導体チップに、該変位検出用半導体チップの表面に形成された凹部内に可動部分を有する機能素子を形成するステップと、
前記機能素子が出力する検出信号を処理する処理回路を有する信号処理用半導体チップの裏面上に、環状のダイアタッチ材を形成するステップと、
前記ダイアタッチ材が前記凹部を囲むように前記ダイアタッチ材と前記変位検出用半導体チップとを接合して、前記信号処理用半導体チップと前記変位検出用半導体チップを対向させて配置するステップと
を含み、前記ダイアタッチ材によって前記凹部が気密封止されることを特徴とする半導体装置の製造方法。
【請求項１２】
前記ダイアタッチ材と接する前記変位検出用半導体チップ上の位置にスペーサを形成するステップを更に含む請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記スペーサが絶縁膜又は多結晶シリコン膜であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記変位検出用半導体チップ、前記結合部及び前記信号処理用半導体チップをモールド封止するステップを更に含むことを特徴とする請求項１１乃至１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記処理回路が、前記ダイアタッチ材が形成された前記裏面と対向する前記信号処理用半導体チップの表面に形成されていることを特徴とする請求項１１乃至１４のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
表面に凹部が形成され、該凹部内に配置された可動部分を有する機能素子を備える変位検出用半導体チップと、
前記変位検出用半導体チップの前記表面上で前記凹部を囲んで環状に配置されたダイアタッチ材を含む結合部と、
前記可動部分の変位を検出した前記機能素子が出力する検出信号を処理する処理回路を有し、空洞を形成するように前記凹部の上方を覆って前記結合部上に配置された信号処理用半導体チップと
を備え、前記結合部によって前記凹部が気密封止されていることを特徴とする半導体装置。
【請求項２】
前記結合部が、前記変位検出用半導体チップ上に配置されたスペーサ、及び該スペーサの周囲を覆うダイアタッチ材を備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記スペーサが絶縁膜又は多結晶シリコン膜であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記結合部がダイアタッチ材であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記変位検出用半導体チップの前記表面と前記可動部分の上面が同一平面に位置することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記変位検出用半導体チップ、前記結合部及び前記信号処理用半導体チップがモールド樹脂で覆われていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記変位検出用半導体チップと前記信号処理用半導体チップとを隔てる前記結合部の厚みが２μｍ以上であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
前記処理回路が、前記信号処理用半導体チップに面する裏面と対向する表面に形成されていることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記機能素子が、ＭＥＭＳ素子、表面弾性波素子、圧電薄膜共振器のいずれかであることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
【請求項１０】
前記可動部分が、前記凹部の内側面に固定端が固定され、該固定端から前記凹部がなす空間に自由端が延在する片持ち梁を有する加速度センサであることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
変位検出用半導体チップに、該変位検出用半導体チップの表面に形成された凹部内に可動部分を有する機能素子を形成するステップと、
前記機能素子が出力する検出信号を処理する処理回路を有する信号処理用半導体チップの裏面上に、環状のダイアタッチ材を形成するステップと、
前記ダイアタッチ材が前記凹部を囲むように前記ダイアタッチ材と前記変位検出用半導体チップとを接合して、前記信号処理用半導体チップと前記変位検出用半導体チップを対向させて配置するステップと
を含み、前記ダイアタッチ材によって前記凹部が気密封止されることを特徴とする半導体装置の製造方法。
【請求項１２】
前記ダイアタッチ材と接する前記変位検出用半導体チップ上の位置にスペーサを形成するステップを更に含む請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記スペーサが絶縁膜又は多結晶シリコン膜であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記変位検出用半導体チップ、前記結合部及び前記信号処理用半導体チップをモールド封止するステップを更に含むことを特徴とする請求項１１乃至１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記処理回路が、前記ダイアタッチ材が形成された前記裏面と対向する前記信号処理用半導体チップの表面に形成されていることを特徴とする請求項１１乃至１４のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１０−７３９１９（Ｐ２０１０−７３９１９Ａ）
【公開日】平成２２年４月２日（２０１０．４．２）
【国際特許分類】
【出願番号】特願２００８−２４０３７６（Ｐ２００８−２４０３７６）
【出願日】平成２０年９月１９日（２００８．９．１９）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２２年４月２日（２０１０．４．２）
【国際特許分類】
【出願日】平成２０年９月１９日（２００８．９．１９）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]