電子装置
【課題】 信頼性及び色再現性の高い電子装置を提供する。
【解決手段】 単結晶半導体基板１１上にスイッチング用ＦＥＴ２０１及び電流制御用ＦＥＴ２０２を形成し、電流制御用ＦＥＴ２０２にＥＬ素子２０３が電気的に接続された画素構造とする。電流制御用ＦＥＴ２０２は画素間での特性ばらつきが極めて小さく、色再現性の高い画像を得ることができる。電流制御用ＦＥＴ２０２にホットキャリア対策を施すことで信頼性の高い電子装置が得られる。
【解決手段】 単結晶半導体基板１１上にスイッチング用ＦＥＴ２０１及び電流制御用ＦＥＴ２０２を形成し、電流制御用ＦＥＴ２０２にＥＬ素子２０３が電気的に接続された画素構造とする。電流制御用ＦＥＴ２０２は画素間での特性ばらつきが極めて小さく、色再現性の高い画像を得ることができる。電流制御用ＦＥＴ２０２にホットキャリア対策を施すことで信頼性の高い電子装置が得られる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極間に発光性材料を挟んだ素子を有する電子装置及びその電子装置を表示部（表示ディスプレイまたは表示モニタ）に用いた電気器具に関する。
特に、ＥＬ（Electro Luminescence）が得られる発光性材料（以下、ＥＬ材料という）を用いた電子装置に関する。
【０００２】
なお、本発明に用いることのできるＥＬ材料は、一重項励起もしくは三重項励起または両者の励起を経由して発光（燐光および／または蛍光）するすべての発光性材料を含む。
【背景技術】
【０００３】
近年、発光性材料のＥＬ現象を利用した発光素子（以下、ＥＬ素子という）を用いた電子装置（以下、ＥＬ表示装置という）の開発が進んでいる。ＥＬ表示装置は発光素子を用いた表示装置であるため、液晶ディスプレイのようなバックライトが不要であり、さらに視野角が広いため、屋外で使用する携帯型機器の表示部として注目されている。
【０００４】
ＥＬ表示装置にはパッシブ型（単純マトリクス型）とアクティブ型（アクティブマトリクス型）の二種類があり、どちらも盛んに開発が行われている。特に現在はアクティブマトリクス型ＥＬ表示装置が注目されている。また、ＥＬを発する発光層となるＥＬ材料は、有機ＥＬ材料と無機ＥＬ材料があり、さらに有機ＥＬ材料は、低分子系（モノマー系）有機ＥＬ材料と高分子系（ポリマー系）有機ＥＬ材料とに区別される。特に、低分子系有機ＥＬ材料よりも取り扱いが容易で耐熱性の高いポリマー系有機ＥＬ材料が注目されている。なお、有機ＥＬ材料を用いた発光装置を欧州ではＯＬＥＤ（Organic Light Emitting Diodes）と呼んでいる。
【０００５】
アクティブマトリクス型ＥＬ表示装置は、画素部を形成する各画素に電界効果トランジスタ（以下、ＦＥＴという）を設け、ＥＬ素子に流す電流量を前記ＦＥＴで制御する点に特徴がある。ところが、ＦＥＴの電気特性が画素間でばらついてしまうと各画素に設けられたＥＬ素子の発光特性もばらついてしまうといった問題が生じていた。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は上記問題点を鑑みてなされたものであり、画素間においてＥＬ素子の発光特性のばらつきが少なく、色再現性の高い電子装置を提供することを課題とする。また、信頼性の高い電子装置を提供することを課題とする。さらに、その電子装置を表示部として用いた電気器具を提供することを課題とする。
【０００７】
さらに、上記色再現性の高い電子装置の製造コストを低減するためのプロセスを提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明では、画素間においてＦＥＴの電気特性のばらつきが最小限に抑えられるように、基板として単結晶半導体基板を用い、単結晶半導体基板に形成したＦＥＴを用いて電子装置を形成することを特徴とする。また、ＦＥＴを形成しうる程度の厚みを有する単結晶半導体基板は光を透過しないため、陰極がＦＥＴと直接接続されるようにＥＬ素子を形成することを特徴とする。
【０００９】
さらに、一つの画素に複数のＦＥＴを形成し、各ＦＥＴの役割に応じて構造を最適化することにより、信頼性の高い電子装置を得ることを特徴とする。具体的には、スイッチング素子及び電流制御素子としてｎチャネル型ＦＥＴを用い、両者のＬＤＤ領域の配置を異なるものとすることに特徴がある。
【００１０】
また、本発明では大型基板から複数の電子装置を形成するプロセスを用いることで電子装置の製造コストの低減、即ち電子装置の低コスト化を図る。その際、既存の液晶ラインを転用しうるプロセスとし、設備投資を最小限に抑えることで大幅な製造コストの低減を図る点に特徴がある。
【発明の効果】
【００１１】
本発明により特性ばらつきの小さいＦＥＴを用いた画素が実現され、画素間において発光素子の発光特性のばらつきが少なく、色再現性の高い電子装置を得ることができる。また、画素内に、役割に応じて構造の異なるＦＥＴを配置することで信頼性の高い電子装置が得られる。
【００１２】
さらに、本発明の電子装置を表示部として用いることで高性能で信頼性の高い電気器具が得られる。
【図面の簡単な説明】
【００１３】
【図１】電子装置の画素部の断面構造を示す図。
【図２】画素部の上面構造及び構成を示す図。
【図３】アクティブマトリクス基板の作製工程を示す図。
【図４】アクティブマトリクス基板の作製工程を示す図。
【図５】アクティブマトリクス基板の作製工程を示す図。
【図６】画素部を拡大した図。
【図７】ＥＬ表示装置の回路構成を示す図。
【図８】ＥＬ表示装置の断面構造を示す図。
【図９】画素の回路構成を示す図。
【図１０】電流制御用ＦＥＴの断面構造を示す図。
【図１１】ＥＬ表示装置の多面取りプロセスを示す図。
【図１２】ＥＬ表示装置の多面取りプロセスを示す図。
【図１３】ＥＬ表示装置の多面取りプロセスを示す図。
【図１４】電子装置の具体例を示す図。
【図１５】電子装置の具体例を示す図。
【発明を実施するための形態】
【００１４】
本発明の実施の形態について、図１、図２を用いて説明する。図１に示したのは本発明であるＥＬ表示装置の画素部の断面図であり、図２（Ａ）はその上面図、図２（Ｂ）はその回路構成である。実際には画素がマトリクス状に複数配列されて画素部（画像表示部）が形成される。なお、図１及び図２で共通の符号を用いているので、適宜両図面を参照すると良い。また、図２の上面図では二つの画素を図示しているが、どちらも同じ構造である。
【００１５】
図１において、１１は単結晶半導体基板、１２は素子間を分離するための絶縁膜（以下、フィールド絶縁膜という）である。基板１１としては単結晶シリコン基板もしくは単結晶シリコンゲルマニウム基板を用いれば良く、Ｐ型基板であってもＮ型基板であっても良い。
【００１６】
ここでは画素内に二つのＦＥＴを形成している。２０１はスイッチング用素子として機能するＦＥＴ（以下、スイッチング用ＦＥＴという）、２０２はＥＬ素子へ流す電流量を制御する電流制御用素子として機能するＦＥＴ（以下、電流制御用ＦＥＴという）であり、どちらもｎチャネル型ＦＥＴで形成されている。
【００１７】
ｎチャネル型ＦＥＴは同じ電流量を流す場合にｐチャネル型ＦＥＴよりも小さい専有面積で形成できる点が有利である。高精細なＥＬ表示装置の画素部においては一画素のサイズが十数μm角程度と非常に微細なものとなるため、ｎチャネル型ＦＥＴを用いた方が設計マージンに余裕をもつことができる。
【００１８】
また、ｐチャネル型ＦＥＴはホットキャリア注入が殆ど問題にならず、オフ電流値が低いといった利点があって、スイッチング用ＦＥＴとして用いる例や電流制御用ＦＥＴとして用いる例が既に報告されている。しかしながら本発明では、ＬＤＤ領域の配置によってｎチャネル型ＦＥＴにおいてもホットキャリア注入の問題を解決し、全ての画素内のＦＥＴ全てをｎチャネル型ＦＥＴとすることを可能としている。
【００１９】
ただし、本発明において、スイッチング用ＦＥＴと電流制御用ＦＥＴをｎチャネル型ＦＥＴに限定する必要はなく、両方又はどちらか片方にｐチャネル型ＦＥＴを用いることも可能である。
【００２０】
スイッチング用ＦＥＴ２０１は、ソース領域１３、ドレイン領域１４、ＬＤＤ領域１５a〜１５f、高濃度不純物領域１６a、１６b及びチャネル形成領域１７a〜１７c、ゲート絶縁膜１８、ゲート電極１９a〜１９c、第１層間絶縁膜２０、ソース配線２１及びドレイン配線２２を有して形成される。ソース領域１３、ドレイン領域１４、ＬＤＤ領域１５a〜１５f及び高濃度不純物領域１６a、１６bは、単結晶半導体基板１１に周期表の１５族に属する元素を添加することにより形成される。
【００２１】
また、図３に示すように、ゲート電極１９a〜１９cはゲート配線２１１の一部であり、ゲート配線２１１がＦＥＴのチャネル形成領域に重なる部分を特にゲート電極と呼んでいる。ここでは二つのチャネル形成領域を有するダブルゲート構造のＦＥＴが形成される。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する構造）であっても良い。
【００２２】
マルチゲート構造はオフ電流値を低減する上で極めて有効であり、本発明では画素のスイッチングＦＥＴ２０１をマルチゲート構造とすることによりオフ電流値の低いスイッチング素子を実現している。さらに、スイッチング用ＦＥＴ２０１においては、ＬＤＤ領域１５a〜１５fは、ゲート絶縁膜１８を挟んでゲート電極１９a〜１９cと重ならないように設ける。このような構造はオフ電流値を低減する上で非常に効果的である。
【００２３】
なお、チャネル形成領域とＬＤＤ領域との間にオフセット領域（チャネル形成領域と同一組成でゲート電圧が印加されない領域）を設けることはオフ電流値を下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた高濃度不純物領域がオフ電流値の低減に効果的である。
【００２４】
このようにマルチゲート構造のＦＥＴを画素のスイッチング用ＦＥＴ２０１として用いると十分にオフ電流値を低くすることができる。即ち、オフ電流値が低いということは電流制御用ＦＥＴのゲートにかかる電圧をより長く保持できることを意味しており、特開平１０−１８９２５２号公報の図２のような電位保持のためのコンデンサを小さくしたり、省略しても次の書き込み期間まで電流制御用ＦＥＴのゲート電圧を維持しうるという利点が得られる。
【００２５】
次に、電流制御用ＦＥＴ２０２は、ソース領域３１、ドレイン領域３２、ＬＤＤ領域３３及びチャネル形成領域３４、ゲート絶縁膜１８、ゲート電極３５、第１層間絶縁膜２０、ソース配線３６及びドレイン配線３７を有して形成される。
なお、ゲート電極３５はシングルゲート構造となっているが、マルチゲート構造であっても良い。
【００２６】
スイッチング用ＦＥＴ２０１のドレインは電流制御用ＦＥＴ２０２のゲートに接続されている。具体的には電流制御用ＦＥＴ２０２のゲート電極３５はスイッチング用ＦＥＴ２０１のドレイン領域１４とドレイン配線２２を介して電気的に接続されている。また、ソース配線３６は電流供給線（電源供給線ともいう）２１２（図２（Ａ）参照）に電気的に接続される。
【００２７】
電流制御用ＦＥＴ２０２はＥＬ素子２０３に注入される電流量を制御するための素子であるが、ＥＬ素子の劣化を考慮するとあまり多くの電流を流すことは好ましくない。そのため、電流制御用ＦＥＴ２０２に過剰な電流が流れないように、チャネル長（Ｌ）は長めに設計することが好ましい。望ましくは一画素あたり０．５〜２μＡ（好ましくは１〜１．５μＡ）となるようにする。
【００２８】
以上のことを踏まえると、図６に示すように、スイッチング用ＦＥＴのチャネル長をＬ１（但しＬ１＝Ｌ１a＋Ｌ１b＋Ｌ１c）、チャネル幅をＷ１とし、電流制御用ＦＥＴのチャネル長をＬ２、チャネル幅をＷ２とした時、Ｗ１は０．１〜５μm（代表的には０．５〜２μm）、Ｗ２は０．５〜１０μm（代表的には２〜５μm）とするのが好ましい。また、Ｌ１は０．２〜１８μm（代表的には２〜１５μm）、Ｌ２は１〜５０μm（代表的には１０〜３０μm）とするのが好ましい。但し、本発明は以上の数値に限定されるものではない。
【００２９】
また、スイッチング用ＦＥＴ２０１に形成されるＬＤＤ領域の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【００３０】
また、図１に示したＥＬ表示装置は、電流制御用ＦＥＴ２０２において、ドレイン領域３１とチャネル形成領域３４との間にＬＤＤ領域３３が設けられ、且つ、ＬＤＤ領域３３がゲート絶縁膜１８を挟んでゲート電極３５に重なっている点に特徴がある。
【００３１】
電流制御用ＦＥＴ２０２は、ＥＬ素子２０３を発光させるための電流を供給するため、図１に示すようにホットキャリア注入による劣化対策を講じておくことが好ましい。図１のＬＤＤ領域３３の配置はホットキャリア注入による劣化対策としての構造である。なお、オフ電流値も抑えるために、ＬＤＤ領域がゲート電極の一部に重なるようにしておくことも有効である。この場合、ゲート電極と重なった領域がホットキャリア注入を抑え、ゲート電極と重ならない領域がオフ電流値を防ぐ。また、電流制御用ＦＥＴ２０２はキャリア（ここでは電子）の流れる方向が常に同一であるので、ドレイン領域３１側のみにＬＤＤ領域３３を設けておけばホットキャリア対策としては十分である。
【００３２】
この時、ゲート電極に重なったＬＤＤ領域の長さは０．１〜３μm（好ましくは０．３〜１．５μm）にすれば良い。また、ゲート電極に重ならないＬＤＤ領域を設ける場合、その長さは１．０〜３．５μｍ（好ましくは１．５〜２．０μｍ）にすれば良い。
【００３３】
また、ゲート電極と、ゲート絶縁膜を挟んでゲート電極に重なった活性層との間に形成される寄生容量（ゲート容量ともいう）を積極的に電位保持（電荷保持）のためのコンデンサとして用いることも可能である。
【００３４】
本実施例では、図２に示すＬＤＤ領域３３を形成することでゲート電極３５と活性層（特にＬＤＤ領域３３）との間のゲート容量を大きくし、そのゲート容量を特開平１０−１８９２５２号公報の図２のような電位保持のためのコンデンサとして用いている。勿論、別途コンデンサを形成しても構わないが、本実施例のような構造とすることで電位保持のためのコンデンサを用いないで済む。
【００３５】
特に、本発明のＥＬ表示装置をデジタル駆動方式により動作させる場合は、上記電位保持のためのコンデンサは非常に小さいもので済む。例えばアナログ駆動方式に比べて１／５程度、さらには１／１０程度の容量で済む。具体的な数値はスイッチング用ＦＥＴ及び電流制御用ＦＥＴの性能によるため一概には示せないが、５〜３０ｆＦ（フェムトファラド）もあれば良い。
【００３６】
さらに、図１のようにスイッチング用ＦＥＴの構造をマルチゲート構造としてオフ電流値の小さいものとすれば、電位保持のためのコンデンサの必要とする容量はさらに小さいものとなる。
【００３７】
また、本実施例では電流制御用ＦＥＴ２０２をシングルゲート構造で図示しているが、複数のＦＥＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＦＥＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【００３８】
次に、３８は第１パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましくは２００〜５００ｎｍ）とすれば良い。材料としては、珪素を含む絶縁膜（特に窒化酸化珪素膜又は窒化珪素膜が好ましい）を用いることができる。また、第１パッシベーション膜３８に放熱効果を持たせることは有効である。
【００３９】
第１パッシベーション膜３８の上には、第２層間絶縁膜（平坦化膜）３９を形成し、ＦＥＴによってできる段差の平坦化を行う。第２層間絶縁膜３９としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を用いると良い。勿論、十分な平坦化が可能であれば、無機膜を用いても良い。
【００４０】
第２層間絶縁膜３９によってＦＥＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【００４１】
また、４０は反射性が高く、仕事関数の小さい導電膜でなる画素電極（ＥＬ素子の陰極）であり、第２層間絶縁膜３９及び第１パッシベーション膜３８にコンタクトホール（開孔）を開けた後、形成された開孔部において電流制御用ＦＥＴ２０２のドレイン配線３７に接続されるように形成される。画素電極４０としてはアルミニウム合金や銅合金など低抵抗な導電膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【００４２】
次に、画素電極４０の端部（角部）を覆うように絶縁膜４１を形成する。画素電極４０の端部に発光層等の有機ＥＬ材料が形成されると電界集中により集中的に劣化してしまう恐れがあるからである。この絶縁膜４１は画素と画素との間（画素電極と画素電極との間）の隙間を埋めるようにして設けられる。
【００４３】
次に発光層４２としてＥＬ材料が形成される。ＥＬ材料としては無機ＥＬ材料と有機ＥＬ材料のどちらを用いても良いが、駆動電圧が低い有機ＥＬ材料が好ましい。また、有機ＥＬ材料としては、低分子系（モノマー系）有機ＥＬ材料または高分子系（ポリマー系）有機ＥＬ材料のどちらを用いても良い。
【００４４】
モノマー系有機ＥＬ材料としては、代表的にはＡｌｑ3（トリス−８−キノリライト−アルミニウム）やＤＳＡ（ジスチリルアリーレン誘導体）が知られているが、公知の如何なる材料を用いても良い。
【００４５】
また、ポリマー系有機ＥＬ材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。勿論、公知の如何なる材料を用いても良い。具体的には、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレンもしくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【００４６】
また、発光層中に蛍光物質（代表的には、クマリン６、ルブレン、ナイルレッド、ＤＣＭ、キナクリドン等）を添加して発光中心を蛍光物質に移し、所望の発光得ることも可能である。公知の蛍光物質は如何なるものを用いても良い。
【００４７】
発光層４２としてモノマー系有機ＥＬ材料を用いる場合には、真空蒸着法で成膜すれば良い。また、ポリマー系有機ＥＬ材料を用いる場合にはスピンコート法、印刷法、インクジェット法もしくはディスペンス法を用いれば良い。但し、ポリマー系有機ＥＬ材料を成膜する際には、処理雰囲気を極力水分の少ない乾燥した不活性雰囲気とすることが望ましい。本実施形態の場合、ポリマー系有機ＥＬ材料をスピンコート法により形成している。
【００４８】
ポリマー系有機ＥＬ材料は常圧下で形成されるが、有機ＥＬ材料は水分や酸素の存在によって容易に劣化してしまうため、形成する際は極力このような要因を排除しておく必要がある。例えば、ドライ窒素雰囲気、ドライアルゴン雰囲気等が好ましい。そのためには、発光層の形成装置を、不活性ガスを充填したクリーンブースに設置し、その雰囲気中で発光層の成膜工程を行うことが望ましい。
【００４９】
以上のようにして発光層４２を形成したら、次に正孔注入層４３が形成される。正孔注入層４３としては、ＴＰＤ（トリフェニルアミン誘導体）、ＣｕＰｃ（銅フタロシアニン）、ｍ−ＭＴＤＡＴＡ（スターバーストアミン）などのモノマー系有機材料またはＰＥＤＯＴ（ポリチオフェン）、ＰＡｎｉ（ポリアニリン）
などのポリマー系有機材料を用いる。勿論、無機材料を用いても良い。膜厚は３〜２０ｎｍ（好ましくは５〜１５ｎｍ）で良い。
【００５０】
但し、以上の例は本発明の発光層または正孔注入層として用いることのできる有機材料の一例であって、これに限定する必要はない。また、ここでは発光層と正孔注入層との組み合わせを示したが、他にも正孔輸送層、電子注入層、電子輸送層、正孔阻止層もしくは電子阻止層を組み合わせても良い。
【００５１】
正孔注入層４３の上には透明導電膜でなる陽極４４が設けられる。本実施形態の場合、発光層４３で生成された光はＦＥＴから遠ざかる方向に向かって放射されるため、陽極は透光性（透明）でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【００５２】
陽極４４まで形成された時点でＥＬ素子２０３が完成する。なお、ここでいうＥＬ素子２０３は、画素電極（陰極）４０、発光層４２、正孔注入層４３及び陽極４４で形成されたコンデンサを指す。図２に示すように画素電極４０は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【００５３】
ところで、本実施形態では、陽極４４の上にさらに第２パッシベーション膜４５を設けている。第２パッシベーション膜４５としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【００５４】
また、本発明のＥＬ表示装置は図１のような構造の画素からなる画素部を有し、画素内における役割に応じて構造の異なるＦＥＴが配置されている。これによりオフ電流値の十分に低いスイッチング用ＦＥＴと、ホットキャリア注入に強い電流制御用ＦＥＴとが同じ画素内に形成でき、高い信頼性を有し、且つ、良好な画像表示が可能な（動作性能の高い）ＥＬ表示装置が得られる。
【００５５】
また、ＦＥＴの作製に関して、従来知られているＩＣやＬＳＩの技術が全て利用できるため、非常に電気特性のばらつきが少ないＦＥＴを作製することが可能である。これにより画素間においてＥＬ素子の発光特性のばらつきが少なく、色再現性の高いＥＬ表示装置を作製することができる。
【実施例１】
【００５６】
本発明の実施例について図３〜図５を用いて説明する。ここでは、画素部とその周辺に設けられる駆動回路部のＦＥＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【００５７】
まず、図３（Ａ）に示すように、Ｐ型単結晶シリコン基板３００に公知のＬＯＣＯＳ法（選択酸化法）により酸化シリコンでなるフィールド絶縁膜３０２を形成する。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加し、ｎウェル３０２を形成する。なお、ｎ型不純物元素としては、代表的には周期表の１５族に属する元素、典型的にはリン又は砒素を用いれば良い。
【００５８】
次に、図３（Ｂ）に示すように、酸化シリコン膜でなる保護膜３０３を１３０ｎｍの厚さに形成する。この厚さは１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の範囲で選べば良い。また、シリコンを含む絶縁膜であれば他の膜でも良い。この保護膜３０３は不純物を添加する際に単結晶シリコン膜がプラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【００５９】
そして、その上にレジストマスク３０４a〜３０４cを形成し、保護膜３０３を介してｎ型不純物元素を添加する。なお、本実施例ではフォスフィン（ＰＨ3）
を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００６０】
この工程により形成されるｎ型不純物領域３０５、３０６には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【００６１】
次に、図３（Ｃ）に示すように、レジストマスク３０４a〜３０４c及び保護膜３０３を除去し、熱酸化工程を行うことによりゲート絶縁膜３０７を形成する。
またこのとき、添加したｎ型不純物元素の活性化も同時に行なわれる。熱酸化膜は３０〜８０ｎｍ（好ましくは４０〜６０ｎｍ）の膜厚となるように酸化時間及び酸化温度を調節すれば良い。
【００６２】
この工程によりｎ型不純物領域３０５、３０６の端部、即ち、ｎ型不純物領域３０５、３０６の周囲に存在するｎ型不純物元素を添加していない領域との境界部（接合部）が明確になる。このことは、後にＦＥＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００６３】
次に、図３（Ｄ）に示すように、２００〜４００ｎｍ厚の導電膜を形成し、パターニングを行いゲート電極３０８〜３１２を形成する。また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用いることができる。ただし、微細加工が可能、具体的には２μm以下の線幅にパターニング可能な材料が好ましい。
【００６４】
代表的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【００６５】
本実施例では、３０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３７０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【００６６】
またこの時、ゲート電極３０９、３１２はそれぞれｎ型不純物領域３０５、３０６の一部とゲート絶縁膜３１１を挟んで重なるように形成する。この重なった部分がホットキャリア注入を抑制するためのＬＤＤ領域となる。
【００６７】
次に、図４（Ａ）に示すように、ゲート電極３０８〜３１２をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域３１３〜３１９にはｎ型不純物領域３０５、３０６の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。
具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【００６８】
次に、図４（Ｂ）に示すように、レジストマスク３２０a〜３２０cを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域３２１〜３２７を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０20atoms/cm3）となるように調節する。
【００６９】
この工程によってｎチャネル型ＦＥＴのソース領域もしくはドレイン領域が形成されるが、スイッチング用ＦＥＴでは、図４（Ａ）の工程で形成したｎ型不純物領域３１６〜３１８の一部を残す。この残された領域が、図１におけるスイッチング用ＦＥＴのＬＤＤ領域１５a〜１５fに相当する。
【００７０】
次に、図４（Ｃ）に示すように、レジストマスク３２０a〜３２０cを除去し、新たにレジストマスク３２８を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域３２９、３３０を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
【００７１】
なお、不純物領域３２９、３３０には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にＰ型に反転し、Ｐ型の不純物領域として機能する。
【００７２】
次に、レジストマスク３２８を除去した後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素雰囲気中、８００℃、１時間の熱処理を行う。
【００７３】
なお、上記活性化を行う前にゲート電極３０８〜３１２をマスクとして自己整合的にゲート絶縁膜３０７を除去し、公知のサリサイド工程を行い、ＦＥＴのソース領域及びドレイン領域にシリサイド層を形成しても良い。このとき、シリサイド層を形成するための熱処理工程を上記活性化で兼ねれば良い。
【００７４】
次に、図４（Ｄ）に示すように、第１層間絶縁膜３３１を形成する。第１層間絶縁膜３３１としては、シリコンを含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化シリコン膜の上に８００ｎｍ厚の酸化シリコン膜を積層した構造とする。
【００７５】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００７６】
なお、水素化処理は第１層間絶縁膜３３１を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化シリコン膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化シリコン膜を形成しても構わない。
【００７７】
次に、第１層間絶縁膜３３１に対してコンタクトホールを形成し、ソース配線３３２〜３３５と、ドレイン配線３３６〜３３８を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した三層構造の積層膜とする。勿論、他の導電膜でも良い。
【００７８】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜３３９を形成する。本実施例では第１パッシベーション膜３３９として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。なお、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜３３１に供給され、熱処理を行うことで、第１パッシベーション膜３３９の膜質が改善される。それと同時に、第１層間絶縁膜３３１に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【００７９】
次に、図５（Ａ）に示すように有機樹脂からなる第２層間絶縁膜３４０を形成する。有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜３４０は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＦＥＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。
好ましくは１〜５μm（さらに好ましくは２〜４μm）とすれば良い。
【００８０】
次に、第２層間絶縁膜３４０及び第１パッシベーション膜３３９にドレイン配線３３８に達するコンタクトホールを形成し、画素電極３４１を形成する。本実施例では画素電極３４１として３００ｎｍ厚のアルミニウム合金膜（１wt%のチタンを含有したアルミニウム膜）を形成する。
【００８１】
次に、図５（Ｂ）に示すように絶縁膜３４２を形成する。絶縁膜３４２は１００〜３００ｎｍ厚のシリコンを含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。この絶縁膜３４２は画素と画素との間（画素電極と画素電極との間）を埋めるように形成される。この絶縁膜３４２は次に形成する発光層等の有機ＥＬ材料が画素電極３４１の端部を覆わないようにするために設けられる。
【００８２】
次に、発光層３４３をスピンコート法により形成する。具体的には、発光層３４３となる有機ＥＬ材料をクロロフォルム、ジクロロメタン、キシレン、トルエン、テトラヒドロフラン等の溶媒に溶かして塗布し、その後、熱処理を行うことにより溶媒を揮発させる。こうして有機ＥＬ材料でなる被膜（発光層）が形成される。本実施例では、緑色に発光する発光層としてポリフェニレンビニレンを５０ｎｍの厚さに形成する。また、溶媒としては１，２−ジクロロメタンを用い、８０〜１５０℃のホットプレートで１分の熱処理を行って揮発させる。
【００８３】
次に、正孔注入層３４４を２０ｎｍの厚さに形成する。本実施例では正孔注入層３４４としてポリチオフェン（ＰＥＤＯＴ）を水溶液としてスピンコート法により塗布し、１００〜１５０℃のホットプレートで１〜５分の熱処理を行って水分を揮発させる。この場合、ポリフェニレンビニレンは水に溶けないため、発光層３４３を溶解させることなく正孔注入層３４４を形成することが可能である。
【００８４】
なお、正孔注入層３４４としてその他のポリマー系有機材料やモノマー系有機材料を用いることも可能である。モノマー系有機材料を用いる場合は、蒸着法を用いて形成すれば良い。また、無機材料を用いることもできる。
【００８５】
本実施例では発光層及び正孔注入層でなる二層構造とするが、その他に正孔輸送層、電子注入層、電子輸送層等を設けても構わない。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【００８６】
発光層３４３及び正孔注入層３４４を形成したら、透明導電膜でなる陽極３４５を１２０ｎｍの厚さに形成する。本実施例では、酸化インジウムに１０〜２０ｗｔ％の酸化亜鉛を添加した透明導電膜を用いる。成膜方法は、発光層３４３や正孔注入層３４４を劣化させないように室温で蒸着法により形成することが好ましい。
【００８７】
陽極３４５を形成したら、プラズマＣＶＤ法により窒化酸化シリコン膜でなる第２パッシベーション膜３４６を３００ｎｍの厚さに形成する。このときも成膜温度に留意する必要がある。成膜温度を下げるにはリモートプラズマＣＶＤ法を用いると良い。
【００８８】
こうして図５（Ｂ）に示すような構造のアクティブマトリクス基板が完成する。なお、絶縁膜３４２を形成した後、パッシベーション膜３４６を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の薄膜形成装置を用いて、大気解放せずに連続的に処理することは有効である。
【００８９】
ところで、本実施例のアクティブマトリクス基板は、画素部だけでなく駆動回路部にも最適な構造のＦＥＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。
【００９０】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するＦＥＴを、駆動回路部を形成するＣＭＯＳ回路のｎチャネル型ＦＥＴ２０５として用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、ラッチ、サンプリング回路（サンプル及びホールド回路）
、Ｄ／Ａコンバータなどが含まれる。
【００９１】
本実施例の場合、図５（Ｂ）に示すように、ｎチャネル型ＦＥＴ２０５は、ソース領域３５５、ドレイン領域３５６、ＬＤＤ領域３５７及びチャネル形成領域３５８を含み、ＬＤＤ領域３５７はゲート絶縁膜３０７を挟んでゲート電極３０９と重なっている。この構造は電流制御用ＦＥＴ２０２と同一である。
【００９２】
ドレイン領域側のみにＬＤＤ領域を形成しているのは、動作速度を落とさないための配慮である。また、このｎチャネル型ＦＥＴ２０５はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、ＬＤＤ領域３５７は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。
【００９３】
また、ＣＭＯＳ回路のｐチャネル型ＦＥＴ２０６は、ソース領域３２９、ドレイン領域３３０及びチャネル形成領域３５９を含む。この場合、ホットキャリア注入による劣化は殆ど気にならないので、特にＬＤＤ領域を設けなくても良いが、設けることも可能である。
【００９４】
なお、実際には図５（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性気体、不活性固体もしくは不活性液体で充填したり、内部に吸湿性材料（例えば酸化バリウム）を配置するとＥＬ素子の信頼性が向上する。
【００９５】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて、ＥＬ素子を用いた電子装置が完成する。なお、本明細書中における電子装置には、外部から信号を入力するためのコネクターやそのコネクターに接続された集積回路も含まれるものとする。
【００９６】
また、本実施例のＥＬ表示装置の回路構成例を図７に示す。なお、本実施例ではデジタル駆動を行うための回路構成を示す。本実施例では、ソース側駆動回路７０１、画素部７０８及びゲート側駆動回路７０９を有している。なお、本明細書中において、駆動回路部とはソース側駆動回路およびゲート側駆動回路を含めた総称である。
【００９７】
本実施例では画素部７０８にスイッチング用ＦＥＴとしてマルチゲート構造のｎチャネル型ＦＥＴが設けられ、このスイッチング用ＦＥＴはゲート側駆動回路７０９に接続されたゲート配線とソース側駆動回路７０１に接続されたソース配線との交点に配置されている。また、スイッチング用ＦＥＴのドレインは電流制御用ＦＥＴのゲートに電気的に接続されている。
【００９８】
ソース側駆動回路７０１は、シフトレジスタ７０２、バッファ７０３、ラッチ（Ａ）７０４、バッファ７０５、ラッチ（Ｂ）７０６、バッファ７０７を設けている。なお、アナログ駆動の場合はラッチ（Ａ）、（Ｂ）の代わりにサンプリング回路（サンプル及びホールド回路）を設ければ良い。また、ゲート側駆動回路７０９は、シフトレジスタ７１０、バッファ７１１を設けている。
【００９９】
なお、図示していないが、画素部７０８を挟んでゲート側駆動回路７０９の反対側にさらにゲート側駆動回路を設けても良い。この場合、双方は同じ構造でゲート配線を共有しており、片方が壊れても残った方からゲート信号を送って画素部を正常に動作させるような構成とする。
【０１００】
なお、上記構成は、図３〜５に示した作製工程に従ってＦＥＴを作製することによって容易に実現することができる。また、本実施例では画素部と駆動回路部の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一基板上に形成することが可能であり、さらにはメモリやマイクロプロセッサ等を形成しうると考えている。
【０１０１】
さらに、ＥＬ素子を保護するための封入工程まで行った後の本実施例のＥＬ表示装置について図８（Ａ）、（Ｂ）を用いて説明する。なお、必要に応じて図７で用いた符号を引用する。
【０１０２】
図８（Ａ）は、ＥＬ素子の封入までを行った状態を示す上面図である。点線で示された７０１はソース側駆動回路、７０８は画素部、７０９はゲート側駆動回路である。また、８０１はカバー材、８０２は第１シール材、８０３は第２シール材であり、第１シール材８０２で囲まれた内側のカバー材８０１とアクティブマトリクス基板との間には充填材（図示せず）が設けられる。
【０１０３】
なお、８０４はソース側駆動回路７０１及びゲート側駆動回路７０９に入力される信号を伝達するための接続配線であり、外部入力端子となるＦＰＣ８０５からビデオ信号やクロック信号を受け取る。
【０１０４】
ここで、図８（Ａ）をＡ−Ａ’で切断した断面に相当する断面図を図８（Ｂ）
に示す。なお、図８（Ａ）、（Ｂ）では同一の部位に同一の符号を用いている。
【０１０５】
図８（Ｂ）に示すように、単結晶シリコン基板８０６上には画素部７０８、ゲート側駆動回路７０９が形成されており、画素部７０８は電流制御用ＦＥＴ２０２とそのドレインに電気的に接続された画素電極３４１を含む複数の画素により形成される。また、ゲート側駆動回路７０９はｎチャネル型ＦＥＴ２０５とｐチャネル型ＦＥＴ２０６とを相補的に組み合わせたＣＭＯＳ回路を用いて形成される。
【０１０６】
画素電極３４１はＥＬ素子の陰極として機能する。また、画素電極３４１の両端には絶縁膜３４２が形成され、さらに発光層３４３、正孔注入層３４４が形成される。また、その上にはＥＬ素子の陽極３４５、第２パッシベーション膜３４６が形成される。
【０１０７】
本実施例の場合、陽極３４５は全画素に共通の配線としても機能し、接続配線８０４を経由してＦＰＣ８０５に電気的に接続されている。さらに、画素部７０８及びゲート側駆動回路７０９に含まれる素子は全て第２パッシベーション膜３４６で覆われている。この第２パッシベーション膜３４６は省略することも可能であるが、各素子を外部と遮断する上で設けた方が好ましい。
【０１０８】
次に、第１シール材８０２をディスペンサー等で形成し、スペーサー（図示せず）を散布してカバー材８０１を貼り合わせる。スペーサーはアクティブマトリクス基板とカバー材８０１との間の距離を確保するために散布される。そして、第１シール材８０２の内部に充填材８０７を真空注入法等により充填する。以上のプロセスは液晶ディスプレイのセル組み工程で用いられている技術がそのまま使える。なお、第１シール材８０２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。また、第１シール材８０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、第１シール材８０２の内部に乾燥剤を添加してあっても良い。
【０１０９】
ＥＬ素子を覆うようにして設けられた充填材８０７はカバー材８０１を接着するための接着剤としても機能する。充填材８０７としては、ポリイミド、アクリル、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。
【０１１０】
この充填材８０７の内部に乾燥剤（図示せず）を設けておくと、吸湿効果を保ち続けられるので好ましい。このとき、乾燥剤は充填材に添加されたものであっても良いし、充填材に封入されたものであっても良い。また、上記スペーサー（図示せず）として吸湿性のある材料を用いることも有効である。但し、本実施例の場合は充填材８０７の設けられた方に発光するため、透光性の充填材を用いる必要がある。
【０１１１】
また、本実施例ではカバー材８０１としては、ガラス板、石英板、プラスチック板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフロライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。本実施例の場合はカバー材８０１も充填材同様に透光性でなければならない。
【０１１２】
次に、充填材８０７を用いてカバー材８０１を接着した後、第１シール材８０２の側面（露呈面）を覆うように第２シール材８０３を設ける。第２シール材８０３は第１シール材８０２と同じ材料を用いることができる。
【０１１３】
以上のような方式を用いてＥＬ素子を充填材８０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ表示装置を作製することができる。
【実施例２】
【０１１４】
本実施例では、図２（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図９に示す。なお、本実施例において、９０１はスイッチング用ＦＥＴ９０２のソース配線、９０３はスイッチング用ＦＥＴ９０２のゲート配線、９０４は電流制御用ＦＥＴ、９０５はコンデンサ、９０６、９０８は電流供給線、９０７はＥＬ素子とする。
【０１１５】
なお、本実施例の場合、電流制御用ＦＥＴ９０４のゲート容量を電位保持のためのコンデンサ９０５として用いる。そのため、実質的に画素内にはコンデンサ９０５を形成していないため点線で示してある。
【０１１６】
図９（Ａ）は、二つの画素間で電流供給線９０６を共通とした場合の例である。即ち、二つの画素が電流供給線９０６を中心に線対称となるように形成されている点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１１７】
また、図９（Ｂ）は、電流供給線９０８をゲート配線９０３と平行に設けた場合の例である。なお、図９（Ｂ）では電流供給線９０８とゲート配線９０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を挟んで重なるように設けることもできる。この場合、電流供給線９０８とゲート配線９０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１１８】
また、図９（Ｃ）は、図９（Ｂ）の構造と同様に電流供給線９０８をゲート配線９０３a、９０３bと平行に設け、さらに、二つの画素を、電流供給線９０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線９０８をゲート配線９０３aまたは９０３bのいずれか一方と重なるように設けることも有効である。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１１９】
なお、本実施例の構成は、実施例１に示したＥＬ表示装置の画素構造として用いることが可能である。
【実施例３】
【０１２０】
本実施例では、図１に示した電流制御用ＦＥＴ２０２の素子構造を異なるものとした例について図１０を用いて説明する。具体的には、ＬＤＤ領域の配置を異なるものとした例を示す。なお、図１に示した電流制御用ＦＥＴ２０２と同一の部分については同一の符号を付す。
【０１２１】
図１０（Ａ）に示す電流制御用ＦＥＴ２０２Ａは、図１に示した電流制御用ＦＥＴ２０２からＬＤＤ領域３３を省略した構造とした例である。図１に示した構造の場合、スイッチング用ＦＥＴ２０１がトリプルゲート構造なのでオフ電流値が極めて小さく、さらにデジタル駆動方式とすれば、電流制御用ＦＥＴ２０２Ａのゲートの電位を保持するためのコンデンサは非常に小さい容量で済む。
【０１２２】
従って、本実施例の図１０（Ａ）に示すように、ゲート電極３５とドレイン領域３２との間に形成されるゲート容量だけでも十分に電流制御用ＦＥＴ２０２Ａのゲートの電位を保持することが可能である。
【０１２３】
次に、図１０（Ｂ）に示す電流制御用ＦＥＴ２０２Ｂは、ゲート電極３５がゲート絶縁膜を挟んでＬＤＤ領域５１の一部と重なっている例である。この場合、ＬＤＤ領域５１のうちゲート電極３５に重なっていない部分は抵抗体として機能するためオフ電流値を低減する効果をもつ。即ち、図１０（Ｂ）の構造とすることでホットキャリア注入による劣化の抑制とオフ電流値の低減とを同時に図ることが可能である。
【０１２４】
次に、図１０（Ｃ）に示す電流制御用ＦＥＴ２０２Ｃは、図１０（Ｂ）に示したＬＤＤ領域５１がソース領域３１側だけでなくドレイン領域３２側にも設けられている例である。本実施例ではＬＤＤ領域５２とする。このような構造はアナログ駆動方式の際に用いられるサンプリング回路のように、電子の流れる方向が入れ替わる（ソース領域とドレイン領域とが反転する）ような場合に有効な構造である。
【０１２５】
従って、図１０（Ｃ）の構造をスイッチング用ＦＥＴに用いることも可能である。その場合も、ホットキャリア注入による劣化の抑制とオフ電流値の低減とを同時に図ることが可能である。
【０１２６】
次に、図１０（Ｄ）に示す電流制御用ＦＥＴ２０２Ｄは、図１に示したＬＤＤ領域３３がソース領域３１側とドレイン領域３２側の両方に設けられている例である。本実施例ではＬＤＤ領域５３とする。このような構造はアナログ駆動方式の際に用いられるサンプリング回路のように、電子の流れる方向が入れ替わるような場合に有効な構造である。
【０１２７】
なお、本実施例の構成はいずれも実施例１の電流制御用ＦＥＴ２０２との置き換えが可能であり、実施例２と組み合わせることも可能である。
【実施例４】
【０１２８】
本実施例では、本発明のＥＬ表示装置を大型基板（大型ウェハー）を用いて複数個作製する場合について説明する。説明には図１１〜図１３に示した上面図を用いる。なお、各上面図にはＡ−Ａ’及びＢ−Ｂ’で切った断面図も併記する。
【０１２９】
図１１（Ａ）は実施例１によって作製されたアクティブマトリクス基板にシール材を形成した状態である。６１はアクティブマトリクス基板であり、第１シール材６２が複数箇所に設けられている。また、第１シール材６２は開口部６３を確保して形成される。
【０１３０】
第１シール材６２はフィラー（棒状のスペーサ）を添加したものであっても良い。また、アクティブマトリクス基板６１全体に球状のスペーサ６４が散布される。スペーサ６４の散布は第１シール材６２の形成前でも後でも良い。いずれにしてもフィラー（図示せず）もしくはスペーサ６４によってアクティブマトリクス基板６１とその上のカバー材との距離を確保することが可能である。
【０１３１】
なお、このスペーサ６４に吸湿性をもたせることはＥＬ素子の劣化を抑制する上で効果的である。また、スペーサ６４は発光層から発した光を透過する材料でなることが望ましい。
【０１３２】
このシール材６２で囲まれた領域６５内には画素部及び駆動回路部が含まれている。本明細書中ではこの画素部及び駆動回路部でなる部分をアクティブマトリクス部と呼ぶ。即ち、アクティブマトリクス基板６１は、画素部及び駆動回路部の組み合わせでなるアクティブマトリクス部を１枚の大型基板に複数形成してなる。
【０１３３】
図１１（Ｂ）は、アクティブマトリクス基板６１にカバー材６６を張り合わせた状態である。本明細書中ではアクティブマトリクス基板６１、第１シール材６２及びカバー材６６を含むセルをアクティブマトリクスセルと呼ぶ。
【０１３４】
以上の張り合わせには液晶のセル組み工程と同様のプロセスを用いれば良い。
また、カバー材６６はアクティブマトリクス基板６１と同じ面積の透明基板（または透明フィルム）を用いれば良い。従って、図１１（Ｂ）の状態では、全てのアクティブマトリクス部に共通のカバー材として用いられる。
【０１３５】
カバー材６６を張り付けたら、アクティブマトリクスセルを分断する。本実施例ではアクティブマトリクス基板６１及びカバー材６６を分断するにあたってスクライバーを用いる。スクライバーとは、基板に細い溝（スクライブ溝）を形成した後でスクライブ溝に衝撃を与え、スクライブ溝に沿った亀裂を発生させて基板を分断する装置である。
【０１３６】
なお、基板を分断する装置としては他にもダイサーが知られている。ダイサーとは、硬質カッター（ダイシングソーともいう）を高速回転させて基板に当てて分断する装置である。但し、ダイサー使用時は発熱と研磨粉の飛散を防止するためにダイシングソーに水を噴射する。従って、ＥＬ表示装置を作製する場合には水を用いなくても良いスクライバーを用いることが望ましい。
【０１３７】
アクティブマトリクス基板６１及びカバー材６６にスクライブ溝を形成する順序としては、まず矢印(a)の方向にスクライブ溝６７aを形成し、次に、矢印(b)の方向にスクライブ溝６７bを形成する。このとき、開口部６３付近を通るスクライブ溝は第１シール材６２を切断するように形成する。こうすることでアクティブマトリクスセルの端面に開口部６３が現れるため、後の充填材の注入工程が容易となる。
【０１３８】
こうしてスクライブ溝を形成したら、シリコーン樹脂等の弾性のあるバーでスクライブ溝に衝撃を与え、亀裂を発生させてアクティブマトリクス基板６１及びカバー材６６を分断する。
【０１３９】
図１２（Ａ）は１回目の分断後の様子であり、二つのアクティブマトリクス部を含むアクティブマトリクスセル６８、６９に分断される。次に、アクティブマトリクス基板６１、第１シール材６２及びカバー材６６で形成された空間内に真空注入法により充填材７０を注入する。真空注入法は液晶注入の技術として良く知られているので説明は省略する。このとき、充填材７０の粘度は３〜１５ｃｐが好ましい。このような粘度の充填材を選択しても良いし、溶媒等で希釈して所望の粘度としても良い。また、充填材に乾燥剤を添加した状態で真空注入法を行っても良い。
【０１４０】
こうして図１２（Ａ）に示すように充填材７０が充填される。なお、本実施例では複数のアクティブマトリクスセルに対して一度に充填材７０を充填する方式を示したが、このような方式は対角０．５〜１インチ程度の小さなＥＬ表示装置の作製時に好適である。一方、対角５〜３０インチ程度の大きめのＥＬ表示装置を作製する際は、一つずつのアクティブマトリクスセルに分断してから充填材７０を充填すれば良い。
【０１４１】
以上のようにして充填材７０を充填した後、充填材７０を硬化させてアクティブマトリクス基板６１とカバー材６６との密着性をさらに高める。充填材７０が紫外線硬化樹脂であれば紫外線を照射し、熱硬化性樹脂であれば加熱する。但し、熱硬化性樹脂を用いる場合は、有機ＥＬ材料の耐熱性に留意する必要がある。
【０１４２】
次に、再びアクティブマトリクス基板６１及びカバー材６６にスクライブ溝を形成する。順序としては、まず矢印(a)の方向にスクライブ溝７１aを形成し、次に、矢印(b)の方向にスクライブ溝７１bを形成する。このとき、分断後にアクティブマトリクス基板６１に比べてカバー材６６の面積が小さくなるようにスクライブ溝を形成しておく。
【０１４３】
こうしてスクライブ溝を形成したら、シリコーン樹脂等の弾性のあるバーでスクライブ溝に衝撃を与え、亀裂を発生させてアクティブマトリクスセル７２〜７５に分断する。図１３（Ａ）は２回目の分断後の様子である。さらに、各アクティブマトリクスセル７２〜７５にはＦＰＣ７６を取り付ける。
【０１４４】
最後に、図１３（Ｂ）に示すように、アクティブマトリクスセル７２〜７５の基板端面（第１シール材６２または充填材７０の露呈面）及びＦＰＣ７６を覆うようにして第２シール材７７を形成する。第２シール材７７は脱ガスの少ない紫外線硬化樹脂等で形成すれば良い。
【０１４５】
以上のプロセスにより図１３（Ｂ）に示すようなＥＬ表示装置が完成する。以上のように、本実施例を実施することで１枚の基板から複数のＥＬ表示装置を作製することができる。例えば、６２０mm×７２０mmの基板からは対角１３〜１４インチのＥＬ表示装置が６個作製可能であり、対角１５〜１７インチのＥＬ表示装置が４個作製可能である。従って、大幅なスループットの向上と製造コストの削減が達成できる。
【０１４６】
なお、本実施例のＥＬ表示装置の作製工程は、実施例１〜３のいずれの構成を含むＥＬ表示装置を作製するにも用いることが可能である。
【実施例５】
【０１４７】
本実施例では、実施例４において充填材７０を用いない場合の例について説明する。本実施例では、アクティブマトリクスセルを真空下においた後、第１シール材６２で囲まれた領域内に１〜２気圧に加圧した乾燥した不活性ガスを封入することを特徴とする。不活性ガスとしては、窒素もしくは希ガス（代表的にはアルゴン、ヘリウムもしくはネオン）を用いれば良い。
【０１４８】
なお、本実施例は実施例４において真空注入する材料を気体とする以外は実施例４のプロセスをそのまま用いることができる。従って、本実施例のＥＬ表示装置の作製工程は、実施例１〜３のいずれの構成を含むＥＬ表示装置を作製するにも用いることが可能である。
【実施例６】
【０１４９】
実施例１〜５ではＥＬ表示装置を例にして説明してきたが、本発明はアクティブマトリクス型のエレクトロクロミクスディスプレイ（ＥＣＤ）、フィールドエミッションディスプレイ（ＦＥＤ）または液晶ディスプレイ（ＬＣＤ）に用いることもできる。
【０１５０】
即ち、ＦＥＴに電気的に発光素子または受光素子を接続した電子装置のすべてに本発明を用いることが可能である。
【実施例７】
【０１５１】
図１に示した電子装置においては、第１パッシベーション膜３８に窒化珪素膜もしくは窒化酸化珪素膜を設ける構成とすることが好ましい。
【０１５２】
このような構造とすると、スイッチング用ＴＦＴ２０１および電流制御用ＴＦＴ２０２が窒化珪素膜もしくは窒化酸化珪素膜で覆われた構造となり、外部からの水分や可動イオンの侵入を効果的に防ぐことができる。
【０１５３】
また、第２層間絶縁膜（平坦化膜）３９と画素電極４０の間に窒化珪素膜もしくはＤＬＣ（ダイヤモンドライクカーボン）膜を設け、さらに第２パッシベーション膜４５に窒化珪素膜もしくはＤＬＣ膜を用いることは好ましい。
【０１５４】
このような構造とすると、ＥＬ素子２０３が窒化珪素膜もしくはＤＬＣ膜で挟まれた構造となり、外部からの水分や可動イオンの侵入を防ぐだけでなく、酸素の侵入をも効果的に防ぐことができる。ＥＬ素子中の発光層などの有機材料は酸素によって容易に酸化して劣化するため、本実施例のような構造とすることで大幅に信頼性を向上することができる。
【０１５５】
以上のように、ＴＦＴを保護するための対策とＥＬ素子を保護するための対策を併用して施すことで電子装置全体の信頼性を高めることができる。
【０１５６】
なお、本実施例の構成は、実施例１〜実施例６のいずれの構成とも自由に組み合わせることが可能である。
【実施例８】
【０１５７】
本発明を実施して形成されたＥＬ表示装置は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部として用いることができる。例えば、ＴＶ放送等を大画面で鑑賞するには対角３０インチ以上（典型的には４０インチ以上）のディスプレイとして本発明のＥＬ表示装置を筐体に組み込んだディスプレイ（以下、ＥＬディスプレイという）を用いるとよい。
【０１５８】
なお、ＥＬディスプレイには、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ、広告表示用ディスプレイ等の全ての情報表示用ディスプレイが含まれる。また、その他にも様々な電気器具の表示部として本発明のＥＬ表示装置を用いることができる。
【０１５９】
その様な本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルバーサタイルディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、ＥＬ表示装置を用いることが望ましい。それら電気器具の具体例を図１４、図１５に示す。
【０１６０】
図１４（Ａ）はＥＬディスプレイであり、筐体２００１、支持台２００２、表示部２００３等を含む。本発明は表示部２００３に用いることができる。ＥＬディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。
【０１６１】
図１４（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明のＥＬ表示装置は表示部２１０２に用いることができる。
【０１６２】
図１４（Ｃ）は頭部取り付け型のＥＬディスプレイの一部（右片側）であり、本体２２０１、信号ケーブル２２０２、頭部固定バンド２２０３、表示部２２０４、光学系２２０５、ＥＬ表示装置２２０６等を含む。本発明はＥＬ表示装置２２０６に用いることができる。
【０１６３】
図１４（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２３０１、記録媒体（ＤＶＤ等）２３０２、操作スイッチ２３０３、表示部（ａ）２３０４、表示部（ｂ）２３０５等を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明のＥＬ表示装置はこれら表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１６４】
図１４（Ｅ）は携帯型（モバイル）コンピュータであり、本体２４０１、カメラ部２４０２、受像部２４０３、操作スイッチ２４０４、表示部２４０５等を含む。本発明のＥＬ表示装置は表示部２４０５に用いることができる。
【０１６５】
図１４（Ｆ）はパーソナルコンピュータであり、本体２５０１、筐体２５０２、表示部２５０３、キーボード２５０４等を含む。本発明のＥＬ表示装置は表示部２５０３に用いることができる。
【０１６６】
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型もしくはリア型のプロジェクターに用いることも可能となる。
【０１６７】
また、上記電子装置はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、ＥＬ表示装置は動画表示に好ましいが、画素間の輪郭がぼやけてしまっては動画全体もぼけてしまう。従って、画素間の輪郭を明瞭にするという本発明のＥＬ表示装置を電子装置の表示部として用いることは極めて有効である。
【０１６８】
また、ＥＬ表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部にＥＬ表示装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１６９】
ここで図１５（Ａ）は携帯電話であり、本体２６０１、音声出力部２６０２、音声入力部２６０３、表示部２６０４、操作スイッチ２６０５、アンテナ２６０６を含む。本発明のＥＬ表示装置は表示部２６０４に用いることができる。なお、表示部２６０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０１７０】
また、図１５（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体２７０１、表示部２７０２、操作スイッチ２７０３、２７０４を含む。本発明のＥＬ表示装置は表示部２７０２に用いることができる。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部２７０４は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【０１７１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例１〜７に示したいずれの構成の電子装置を表示部に用いても良い。
【技術分野】
【０００１】
本発明は、電極間に発光性材料を挟んだ素子を有する電子装置及びその電子装置を表示部（表示ディスプレイまたは表示モニタ）に用いた電気器具に関する。
特に、ＥＬ（Electro Luminescence）が得られる発光性材料（以下、ＥＬ材料という）を用いた電子装置に関する。
【０００２】
なお、本発明に用いることのできるＥＬ材料は、一重項励起もしくは三重項励起または両者の励起を経由して発光（燐光および／または蛍光）するすべての発光性材料を含む。
【背景技術】
【０００３】
近年、発光性材料のＥＬ現象を利用した発光素子（以下、ＥＬ素子という）を用いた電子装置（以下、ＥＬ表示装置という）の開発が進んでいる。ＥＬ表示装置は発光素子を用いた表示装置であるため、液晶ディスプレイのようなバックライトが不要であり、さらに視野角が広いため、屋外で使用する携帯型機器の表示部として注目されている。
【０００４】
ＥＬ表示装置にはパッシブ型（単純マトリクス型）とアクティブ型（アクティブマトリクス型）の二種類があり、どちらも盛んに開発が行われている。特に現在はアクティブマトリクス型ＥＬ表示装置が注目されている。また、ＥＬを発する発光層となるＥＬ材料は、有機ＥＬ材料と無機ＥＬ材料があり、さらに有機ＥＬ材料は、低分子系（モノマー系）有機ＥＬ材料と高分子系（ポリマー系）有機ＥＬ材料とに区別される。特に、低分子系有機ＥＬ材料よりも取り扱いが容易で耐熱性の高いポリマー系有機ＥＬ材料が注目されている。なお、有機ＥＬ材料を用いた発光装置を欧州ではＯＬＥＤ（Organic Light Emitting Diodes）と呼んでいる。
【０００５】
アクティブマトリクス型ＥＬ表示装置は、画素部を形成する各画素に電界効果トランジスタ（以下、ＦＥＴという）を設け、ＥＬ素子に流す電流量を前記ＦＥＴで制御する点に特徴がある。ところが、ＦＥＴの電気特性が画素間でばらついてしまうと各画素に設けられたＥＬ素子の発光特性もばらついてしまうといった問題が生じていた。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は上記問題点を鑑みてなされたものであり、画素間においてＥＬ素子の発光特性のばらつきが少なく、色再現性の高い電子装置を提供することを課題とする。また、信頼性の高い電子装置を提供することを課題とする。さらに、その電子装置を表示部として用いた電気器具を提供することを課題とする。
【０００７】
さらに、上記色再現性の高い電子装置の製造コストを低減するためのプロセスを提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明では、画素間においてＦＥＴの電気特性のばらつきが最小限に抑えられるように、基板として単結晶半導体基板を用い、単結晶半導体基板に形成したＦＥＴを用いて電子装置を形成することを特徴とする。また、ＦＥＴを形成しうる程度の厚みを有する単結晶半導体基板は光を透過しないため、陰極がＦＥＴと直接接続されるようにＥＬ素子を形成することを特徴とする。
【０００９】
さらに、一つの画素に複数のＦＥＴを形成し、各ＦＥＴの役割に応じて構造を最適化することにより、信頼性の高い電子装置を得ることを特徴とする。具体的には、スイッチング素子及び電流制御素子としてｎチャネル型ＦＥＴを用い、両者のＬＤＤ領域の配置を異なるものとすることに特徴がある。
【００１０】
また、本発明では大型基板から複数の電子装置を形成するプロセスを用いることで電子装置の製造コストの低減、即ち電子装置の低コスト化を図る。その際、既存の液晶ラインを転用しうるプロセスとし、設備投資を最小限に抑えることで大幅な製造コストの低減を図る点に特徴がある。
【発明の効果】
【００１１】
本発明により特性ばらつきの小さいＦＥＴを用いた画素が実現され、画素間において発光素子の発光特性のばらつきが少なく、色再現性の高い電子装置を得ることができる。また、画素内に、役割に応じて構造の異なるＦＥＴを配置することで信頼性の高い電子装置が得られる。
【００１２】
さらに、本発明の電子装置を表示部として用いることで高性能で信頼性の高い電気器具が得られる。
【図面の簡単な説明】
【００１３】
【図１】電子装置の画素部の断面構造を示す図。
【図２】画素部の上面構造及び構成を示す図。
【図３】アクティブマトリクス基板の作製工程を示す図。
【図４】アクティブマトリクス基板の作製工程を示す図。
【図５】アクティブマトリクス基板の作製工程を示す図。
【図６】画素部を拡大した図。
【図７】ＥＬ表示装置の回路構成を示す図。
【図８】ＥＬ表示装置の断面構造を示す図。
【図９】画素の回路構成を示す図。
【図１０】電流制御用ＦＥＴの断面構造を示す図。
【図１１】ＥＬ表示装置の多面取りプロセスを示す図。
【図１２】ＥＬ表示装置の多面取りプロセスを示す図。
【図１３】ＥＬ表示装置の多面取りプロセスを示す図。
【図１４】電子装置の具体例を示す図。
【図１５】電子装置の具体例を示す図。
【発明を実施するための形態】
【００１４】
本発明の実施の形態について、図１、図２を用いて説明する。図１に示したのは本発明であるＥＬ表示装置の画素部の断面図であり、図２（Ａ）はその上面図、図２（Ｂ）はその回路構成である。実際には画素がマトリクス状に複数配列されて画素部（画像表示部）が形成される。なお、図１及び図２で共通の符号を用いているので、適宜両図面を参照すると良い。また、図２の上面図では二つの画素を図示しているが、どちらも同じ構造である。
【００１５】
図１において、１１は単結晶半導体基板、１２は素子間を分離するための絶縁膜（以下、フィールド絶縁膜という）である。基板１１としては単結晶シリコン基板もしくは単結晶シリコンゲルマニウム基板を用いれば良く、Ｐ型基板であってもＮ型基板であっても良い。
【００１６】
ここでは画素内に二つのＦＥＴを形成している。２０１はスイッチング用素子として機能するＦＥＴ（以下、スイッチング用ＦＥＴという）、２０２はＥＬ素子へ流す電流量を制御する電流制御用素子として機能するＦＥＴ（以下、電流制御用ＦＥＴという）であり、どちらもｎチャネル型ＦＥＴで形成されている。
【００１７】
ｎチャネル型ＦＥＴは同じ電流量を流す場合にｐチャネル型ＦＥＴよりも小さい専有面積で形成できる点が有利である。高精細なＥＬ表示装置の画素部においては一画素のサイズが十数μm角程度と非常に微細なものとなるため、ｎチャネル型ＦＥＴを用いた方が設計マージンに余裕をもつことができる。
【００１８】
また、ｐチャネル型ＦＥＴはホットキャリア注入が殆ど問題にならず、オフ電流値が低いといった利点があって、スイッチング用ＦＥＴとして用いる例や電流制御用ＦＥＴとして用いる例が既に報告されている。しかしながら本発明では、ＬＤＤ領域の配置によってｎチャネル型ＦＥＴにおいてもホットキャリア注入の問題を解決し、全ての画素内のＦＥＴ全てをｎチャネル型ＦＥＴとすることを可能としている。
【００１９】
ただし、本発明において、スイッチング用ＦＥＴと電流制御用ＦＥＴをｎチャネル型ＦＥＴに限定する必要はなく、両方又はどちらか片方にｐチャネル型ＦＥＴを用いることも可能である。
【００２０】
スイッチング用ＦＥＴ２０１は、ソース領域１３、ドレイン領域１４、ＬＤＤ領域１５a〜１５f、高濃度不純物領域１６a、１６b及びチャネル形成領域１７a〜１７c、ゲート絶縁膜１８、ゲート電極１９a〜１９c、第１層間絶縁膜２０、ソース配線２１及びドレイン配線２２を有して形成される。ソース領域１３、ドレイン領域１４、ＬＤＤ領域１５a〜１５f及び高濃度不純物領域１６a、１６bは、単結晶半導体基板１１に周期表の１５族に属する元素を添加することにより形成される。
【００２１】
また、図３に示すように、ゲート電極１９a〜１９cはゲート配線２１１の一部であり、ゲート配線２１１がＦＥＴのチャネル形成領域に重なる部分を特にゲート電極と呼んでいる。ここでは二つのチャネル形成領域を有するダブルゲート構造のＦＥＴが形成される。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する構造）であっても良い。
【００２２】
マルチゲート構造はオフ電流値を低減する上で極めて有効であり、本発明では画素のスイッチングＦＥＴ２０１をマルチゲート構造とすることによりオフ電流値の低いスイッチング素子を実現している。さらに、スイッチング用ＦＥＴ２０１においては、ＬＤＤ領域１５a〜１５fは、ゲート絶縁膜１８を挟んでゲート電極１９a〜１９cと重ならないように設ける。このような構造はオフ電流値を低減する上で非常に効果的である。
【００２３】
なお、チャネル形成領域とＬＤＤ領域との間にオフセット領域（チャネル形成領域と同一組成でゲート電圧が印加されない領域）を設けることはオフ電流値を下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた高濃度不純物領域がオフ電流値の低減に効果的である。
【００２４】
このようにマルチゲート構造のＦＥＴを画素のスイッチング用ＦＥＴ２０１として用いると十分にオフ電流値を低くすることができる。即ち、オフ電流値が低いということは電流制御用ＦＥＴのゲートにかかる電圧をより長く保持できることを意味しており、特開平１０−１８９２５２号公報の図２のような電位保持のためのコンデンサを小さくしたり、省略しても次の書き込み期間まで電流制御用ＦＥＴのゲート電圧を維持しうるという利点が得られる。
【００２５】
次に、電流制御用ＦＥＴ２０２は、ソース領域３１、ドレイン領域３２、ＬＤＤ領域３３及びチャネル形成領域３４、ゲート絶縁膜１８、ゲート電極３５、第１層間絶縁膜２０、ソース配線３６及びドレイン配線３７を有して形成される。
なお、ゲート電極３５はシングルゲート構造となっているが、マルチゲート構造であっても良い。
【００２６】
スイッチング用ＦＥＴ２０１のドレインは電流制御用ＦＥＴ２０２のゲートに接続されている。具体的には電流制御用ＦＥＴ２０２のゲート電極３５はスイッチング用ＦＥＴ２０１のドレイン領域１４とドレイン配線２２を介して電気的に接続されている。また、ソース配線３６は電流供給線（電源供給線ともいう）２１２（図２（Ａ）参照）に電気的に接続される。
【００２７】
電流制御用ＦＥＴ２０２はＥＬ素子２０３に注入される電流量を制御するための素子であるが、ＥＬ素子の劣化を考慮するとあまり多くの電流を流すことは好ましくない。そのため、電流制御用ＦＥＴ２０２に過剰な電流が流れないように、チャネル長（Ｌ）は長めに設計することが好ましい。望ましくは一画素あたり０．５〜２μＡ（好ましくは１〜１．５μＡ）となるようにする。
【００２８】
以上のことを踏まえると、図６に示すように、スイッチング用ＦＥＴのチャネル長をＬ１（但しＬ１＝Ｌ１a＋Ｌ１b＋Ｌ１c）、チャネル幅をＷ１とし、電流制御用ＦＥＴのチャネル長をＬ２、チャネル幅をＷ２とした時、Ｗ１は０．１〜５μm（代表的には０．５〜２μm）、Ｗ２は０．５〜１０μm（代表的には２〜５μm）とするのが好ましい。また、Ｌ１は０．２〜１８μm（代表的には２〜１５μm）、Ｌ２は１〜５０μm（代表的には１０〜３０μm）とするのが好ましい。但し、本発明は以上の数値に限定されるものではない。
【００２９】
また、スイッチング用ＦＥＴ２０１に形成されるＬＤＤ領域の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【００３０】
また、図１に示したＥＬ表示装置は、電流制御用ＦＥＴ２０２において、ドレイン領域３１とチャネル形成領域３４との間にＬＤＤ領域３３が設けられ、且つ、ＬＤＤ領域３３がゲート絶縁膜１８を挟んでゲート電極３５に重なっている点に特徴がある。
【００３１】
電流制御用ＦＥＴ２０２は、ＥＬ素子２０３を発光させるための電流を供給するため、図１に示すようにホットキャリア注入による劣化対策を講じておくことが好ましい。図１のＬＤＤ領域３３の配置はホットキャリア注入による劣化対策としての構造である。なお、オフ電流値も抑えるために、ＬＤＤ領域がゲート電極の一部に重なるようにしておくことも有効である。この場合、ゲート電極と重なった領域がホットキャリア注入を抑え、ゲート電極と重ならない領域がオフ電流値を防ぐ。また、電流制御用ＦＥＴ２０２はキャリア（ここでは電子）の流れる方向が常に同一であるので、ドレイン領域３１側のみにＬＤＤ領域３３を設けておけばホットキャリア対策としては十分である。
【００３２】
この時、ゲート電極に重なったＬＤＤ領域の長さは０．１〜３μm（好ましくは０．３〜１．５μm）にすれば良い。また、ゲート電極に重ならないＬＤＤ領域を設ける場合、その長さは１．０〜３．５μｍ（好ましくは１．５〜２．０μｍ）にすれば良い。
【００３３】
また、ゲート電極と、ゲート絶縁膜を挟んでゲート電極に重なった活性層との間に形成される寄生容量（ゲート容量ともいう）を積極的に電位保持（電荷保持）のためのコンデンサとして用いることも可能である。
【００３４】
本実施例では、図２に示すＬＤＤ領域３３を形成することでゲート電極３５と活性層（特にＬＤＤ領域３３）との間のゲート容量を大きくし、そのゲート容量を特開平１０−１８９２５２号公報の図２のような電位保持のためのコンデンサとして用いている。勿論、別途コンデンサを形成しても構わないが、本実施例のような構造とすることで電位保持のためのコンデンサを用いないで済む。
【００３５】
特に、本発明のＥＬ表示装置をデジタル駆動方式により動作させる場合は、上記電位保持のためのコンデンサは非常に小さいもので済む。例えばアナログ駆動方式に比べて１／５程度、さらには１／１０程度の容量で済む。具体的な数値はスイッチング用ＦＥＴ及び電流制御用ＦＥＴの性能によるため一概には示せないが、５〜３０ｆＦ（フェムトファラド）もあれば良い。
【００３６】
さらに、図１のようにスイッチング用ＦＥＴの構造をマルチゲート構造としてオフ電流値の小さいものとすれば、電位保持のためのコンデンサの必要とする容量はさらに小さいものとなる。
【００３７】
また、本実施例では電流制御用ＦＥＴ２０２をシングルゲート構造で図示しているが、複数のＦＥＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＦＥＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【００３８】
次に、３８は第１パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましくは２００〜５００ｎｍ）とすれば良い。材料としては、珪素を含む絶縁膜（特に窒化酸化珪素膜又は窒化珪素膜が好ましい）を用いることができる。また、第１パッシベーション膜３８に放熱効果を持たせることは有効である。
【００３９】
第１パッシベーション膜３８の上には、第２層間絶縁膜（平坦化膜）３９を形成し、ＦＥＴによってできる段差の平坦化を行う。第２層間絶縁膜３９としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を用いると良い。勿論、十分な平坦化が可能であれば、無機膜を用いても良い。
【００４０】
第２層間絶縁膜３９によってＦＥＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【００４１】
また、４０は反射性が高く、仕事関数の小さい導電膜でなる画素電極（ＥＬ素子の陰極）であり、第２層間絶縁膜３９及び第１パッシベーション膜３８にコンタクトホール（開孔）を開けた後、形成された開孔部において電流制御用ＦＥＴ２０２のドレイン配線３７に接続されるように形成される。画素電極４０としてはアルミニウム合金や銅合金など低抵抗な導電膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【００４２】
次に、画素電極４０の端部（角部）を覆うように絶縁膜４１を形成する。画素電極４０の端部に発光層等の有機ＥＬ材料が形成されると電界集中により集中的に劣化してしまう恐れがあるからである。この絶縁膜４１は画素と画素との間（画素電極と画素電極との間）の隙間を埋めるようにして設けられる。
【００４３】
次に発光層４２としてＥＬ材料が形成される。ＥＬ材料としては無機ＥＬ材料と有機ＥＬ材料のどちらを用いても良いが、駆動電圧が低い有機ＥＬ材料が好ましい。また、有機ＥＬ材料としては、低分子系（モノマー系）有機ＥＬ材料または高分子系（ポリマー系）有機ＥＬ材料のどちらを用いても良い。
【００４４】
モノマー系有機ＥＬ材料としては、代表的にはＡｌｑ3（トリス−８−キノリライト−アルミニウム）やＤＳＡ（ジスチリルアリーレン誘導体）が知られているが、公知の如何なる材料を用いても良い。
【００４５】
また、ポリマー系有機ＥＬ材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。勿論、公知の如何なる材料を用いても良い。具体的には、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレンもしくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【００４６】
また、発光層中に蛍光物質（代表的には、クマリン６、ルブレン、ナイルレッド、ＤＣＭ、キナクリドン等）を添加して発光中心を蛍光物質に移し、所望の発光得ることも可能である。公知の蛍光物質は如何なるものを用いても良い。
【００４７】
発光層４２としてモノマー系有機ＥＬ材料を用いる場合には、真空蒸着法で成膜すれば良い。また、ポリマー系有機ＥＬ材料を用いる場合にはスピンコート法、印刷法、インクジェット法もしくはディスペンス法を用いれば良い。但し、ポリマー系有機ＥＬ材料を成膜する際には、処理雰囲気を極力水分の少ない乾燥した不活性雰囲気とすることが望ましい。本実施形態の場合、ポリマー系有機ＥＬ材料をスピンコート法により形成している。
【００４８】
ポリマー系有機ＥＬ材料は常圧下で形成されるが、有機ＥＬ材料は水分や酸素の存在によって容易に劣化してしまうため、形成する際は極力このような要因を排除しておく必要がある。例えば、ドライ窒素雰囲気、ドライアルゴン雰囲気等が好ましい。そのためには、発光層の形成装置を、不活性ガスを充填したクリーンブースに設置し、その雰囲気中で発光層の成膜工程を行うことが望ましい。
【００４９】
以上のようにして発光層４２を形成したら、次に正孔注入層４３が形成される。正孔注入層４３としては、ＴＰＤ（トリフェニルアミン誘導体）、ＣｕＰｃ（銅フタロシアニン）、ｍ−ＭＴＤＡＴＡ（スターバーストアミン）などのモノマー系有機材料またはＰＥＤＯＴ（ポリチオフェン）、ＰＡｎｉ（ポリアニリン）
などのポリマー系有機材料を用いる。勿論、無機材料を用いても良い。膜厚は３〜２０ｎｍ（好ましくは５〜１５ｎｍ）で良い。
【００５０】
但し、以上の例は本発明の発光層または正孔注入層として用いることのできる有機材料の一例であって、これに限定する必要はない。また、ここでは発光層と正孔注入層との組み合わせを示したが、他にも正孔輸送層、電子注入層、電子輸送層、正孔阻止層もしくは電子阻止層を組み合わせても良い。
【００５１】
正孔注入層４３の上には透明導電膜でなる陽極４４が設けられる。本実施形態の場合、発光層４３で生成された光はＦＥＴから遠ざかる方向に向かって放射されるため、陽極は透光性（透明）でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【００５２】
陽極４４まで形成された時点でＥＬ素子２０３が完成する。なお、ここでいうＥＬ素子２０３は、画素電極（陰極）４０、発光層４２、正孔注入層４３及び陽極４４で形成されたコンデンサを指す。図２に示すように画素電極４０は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【００５３】
ところで、本実施形態では、陽極４４の上にさらに第２パッシベーション膜４５を設けている。第２パッシベーション膜４５としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【００５４】
また、本発明のＥＬ表示装置は図１のような構造の画素からなる画素部を有し、画素内における役割に応じて構造の異なるＦＥＴが配置されている。これによりオフ電流値の十分に低いスイッチング用ＦＥＴと、ホットキャリア注入に強い電流制御用ＦＥＴとが同じ画素内に形成でき、高い信頼性を有し、且つ、良好な画像表示が可能な（動作性能の高い）ＥＬ表示装置が得られる。
【００５５】
また、ＦＥＴの作製に関して、従来知られているＩＣやＬＳＩの技術が全て利用できるため、非常に電気特性のばらつきが少ないＦＥＴを作製することが可能である。これにより画素間においてＥＬ素子の発光特性のばらつきが少なく、色再現性の高いＥＬ表示装置を作製することができる。
【実施例１】
【００５６】
本発明の実施例について図３〜図５を用いて説明する。ここでは、画素部とその周辺に設けられる駆動回路部のＦＥＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【００５７】
まず、図３（Ａ）に示すように、Ｐ型単結晶シリコン基板３００に公知のＬＯＣＯＳ法（選択酸化法）により酸化シリコンでなるフィールド絶縁膜３０２を形成する。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加し、ｎウェル３０２を形成する。なお、ｎ型不純物元素としては、代表的には周期表の１５族に属する元素、典型的にはリン又は砒素を用いれば良い。
【００５８】
次に、図３（Ｂ）に示すように、酸化シリコン膜でなる保護膜３０３を１３０ｎｍの厚さに形成する。この厚さは１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の範囲で選べば良い。また、シリコンを含む絶縁膜であれば他の膜でも良い。この保護膜３０３は不純物を添加する際に単結晶シリコン膜がプラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【００５９】
そして、その上にレジストマスク３０４a〜３０４cを形成し、保護膜３０３を介してｎ型不純物元素を添加する。なお、本実施例ではフォスフィン（ＰＨ3）
を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００６０】
この工程により形成されるｎ型不純物領域３０５、３０６には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【００６１】
次に、図３（Ｃ）に示すように、レジストマスク３０４a〜３０４c及び保護膜３０３を除去し、熱酸化工程を行うことによりゲート絶縁膜３０７を形成する。
またこのとき、添加したｎ型不純物元素の活性化も同時に行なわれる。熱酸化膜は３０〜８０ｎｍ（好ましくは４０〜６０ｎｍ）の膜厚となるように酸化時間及び酸化温度を調節すれば良い。
【００６２】
この工程によりｎ型不純物領域３０５、３０６の端部、即ち、ｎ型不純物領域３０５、３０６の周囲に存在するｎ型不純物元素を添加していない領域との境界部（接合部）が明確になる。このことは、後にＦＥＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００６３】
次に、図３（Ｄ）に示すように、２００〜４００ｎｍ厚の導電膜を形成し、パターニングを行いゲート電極３０８〜３１２を形成する。また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用いることができる。ただし、微細加工が可能、具体的には２μm以下の線幅にパターニング可能な材料が好ましい。
【００６４】
代表的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【００６５】
本実施例では、３０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３７０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【００６６】
またこの時、ゲート電極３０９、３１２はそれぞれｎ型不純物領域３０５、３０６の一部とゲート絶縁膜３１１を挟んで重なるように形成する。この重なった部分がホットキャリア注入を抑制するためのＬＤＤ領域となる。
【００６７】
次に、図４（Ａ）に示すように、ゲート電極３０８〜３１２をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域３１３〜３１９にはｎ型不純物領域３０５、３０６の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。
具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【００６８】
次に、図４（Ｂ）に示すように、レジストマスク３２０a〜３２０cを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域３２１〜３２７を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０20atoms/cm3）となるように調節する。
【００６９】
この工程によってｎチャネル型ＦＥＴのソース領域もしくはドレイン領域が形成されるが、スイッチング用ＦＥＴでは、図４（Ａ）の工程で形成したｎ型不純物領域３１６〜３１８の一部を残す。この残された領域が、図１におけるスイッチング用ＦＥＴのＬＤＤ領域１５a〜１５fに相当する。
【００７０】
次に、図４（Ｃ）に示すように、レジストマスク３２０a〜３２０cを除去し、新たにレジストマスク３２８を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域３２９、３３０を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
【００７１】
なお、不純物領域３２９、３３０には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にＰ型に反転し、Ｐ型の不純物領域として機能する。
【００７２】
次に、レジストマスク３２８を除去した後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素雰囲気中、８００℃、１時間の熱処理を行う。
【００７３】
なお、上記活性化を行う前にゲート電極３０８〜３１２をマスクとして自己整合的にゲート絶縁膜３０７を除去し、公知のサリサイド工程を行い、ＦＥＴのソース領域及びドレイン領域にシリサイド層を形成しても良い。このとき、シリサイド層を形成するための熱処理工程を上記活性化で兼ねれば良い。
【００７４】
次に、図４（Ｄ）に示すように、第１層間絶縁膜３３１を形成する。第１層間絶縁膜３３１としては、シリコンを含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化シリコン膜の上に８００ｎｍ厚の酸化シリコン膜を積層した構造とする。
【００７５】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００７６】
なお、水素化処理は第１層間絶縁膜３３１を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化シリコン膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化シリコン膜を形成しても構わない。
【００７７】
次に、第１層間絶縁膜３３１に対してコンタクトホールを形成し、ソース配線３３２〜３３５と、ドレイン配線３３６〜３３８を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した三層構造の積層膜とする。勿論、他の導電膜でも良い。
【００７８】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜３３９を形成する。本実施例では第１パッシベーション膜３３９として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。なお、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜３３１に供給され、熱処理を行うことで、第１パッシベーション膜３３９の膜質が改善される。それと同時に、第１層間絶縁膜３３１に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【００７９】
次に、図５（Ａ）に示すように有機樹脂からなる第２層間絶縁膜３４０を形成する。有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜３４０は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＦＥＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。
好ましくは１〜５μm（さらに好ましくは２〜４μm）とすれば良い。
【００８０】
次に、第２層間絶縁膜３４０及び第１パッシベーション膜３３９にドレイン配線３３８に達するコンタクトホールを形成し、画素電極３４１を形成する。本実施例では画素電極３４１として３００ｎｍ厚のアルミニウム合金膜（１wt%のチタンを含有したアルミニウム膜）を形成する。
【００８１】
次に、図５（Ｂ）に示すように絶縁膜３４２を形成する。絶縁膜３４２は１００〜３００ｎｍ厚のシリコンを含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。この絶縁膜３４２は画素と画素との間（画素電極と画素電極との間）を埋めるように形成される。この絶縁膜３４２は次に形成する発光層等の有機ＥＬ材料が画素電極３４１の端部を覆わないようにするために設けられる。
【００８２】
次に、発光層３４３をスピンコート法により形成する。具体的には、発光層３４３となる有機ＥＬ材料をクロロフォルム、ジクロロメタン、キシレン、トルエン、テトラヒドロフラン等の溶媒に溶かして塗布し、その後、熱処理を行うことにより溶媒を揮発させる。こうして有機ＥＬ材料でなる被膜（発光層）が形成される。本実施例では、緑色に発光する発光層としてポリフェニレンビニレンを５０ｎｍの厚さに形成する。また、溶媒としては１，２−ジクロロメタンを用い、８０〜１５０℃のホットプレートで１分の熱処理を行って揮発させる。
【００８３】
次に、正孔注入層３４４を２０ｎｍの厚さに形成する。本実施例では正孔注入層３４４としてポリチオフェン（ＰＥＤＯＴ）を水溶液としてスピンコート法により塗布し、１００〜１５０℃のホットプレートで１〜５分の熱処理を行って水分を揮発させる。この場合、ポリフェニレンビニレンは水に溶けないため、発光層３４３を溶解させることなく正孔注入層３４４を形成することが可能である。
【００８４】
なお、正孔注入層３４４としてその他のポリマー系有機材料やモノマー系有機材料を用いることも可能である。モノマー系有機材料を用いる場合は、蒸着法を用いて形成すれば良い。また、無機材料を用いることもできる。
【００８５】
本実施例では発光層及び正孔注入層でなる二層構造とするが、その他に正孔輸送層、電子注入層、電子輸送層等を設けても構わない。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【００８６】
発光層３４３及び正孔注入層３４４を形成したら、透明導電膜でなる陽極３４５を１２０ｎｍの厚さに形成する。本実施例では、酸化インジウムに１０〜２０ｗｔ％の酸化亜鉛を添加した透明導電膜を用いる。成膜方法は、発光層３４３や正孔注入層３４４を劣化させないように室温で蒸着法により形成することが好ましい。
【００８７】
陽極３４５を形成したら、プラズマＣＶＤ法により窒化酸化シリコン膜でなる第２パッシベーション膜３４６を３００ｎｍの厚さに形成する。このときも成膜温度に留意する必要がある。成膜温度を下げるにはリモートプラズマＣＶＤ法を用いると良い。
【００８８】
こうして図５（Ｂ）に示すような構造のアクティブマトリクス基板が完成する。なお、絶縁膜３４２を形成した後、パッシベーション膜３４６を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の薄膜形成装置を用いて、大気解放せずに連続的に処理することは有効である。
【００８９】
ところで、本実施例のアクティブマトリクス基板は、画素部だけでなく駆動回路部にも最適な構造のＦＥＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。
【００９０】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するＦＥＴを、駆動回路部を形成するＣＭＯＳ回路のｎチャネル型ＦＥＴ２０５として用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、ラッチ、サンプリング回路（サンプル及びホールド回路）
、Ｄ／Ａコンバータなどが含まれる。
【００９１】
本実施例の場合、図５（Ｂ）に示すように、ｎチャネル型ＦＥＴ２０５は、ソース領域３５５、ドレイン領域３５６、ＬＤＤ領域３５７及びチャネル形成領域３５８を含み、ＬＤＤ領域３５７はゲート絶縁膜３０７を挟んでゲート電極３０９と重なっている。この構造は電流制御用ＦＥＴ２０２と同一である。
【００９２】
ドレイン領域側のみにＬＤＤ領域を形成しているのは、動作速度を落とさないための配慮である。また、このｎチャネル型ＦＥＴ２０５はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、ＬＤＤ領域３５７は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。
【００９３】
また、ＣＭＯＳ回路のｐチャネル型ＦＥＴ２０６は、ソース領域３２９、ドレイン領域３３０及びチャネル形成領域３５９を含む。この場合、ホットキャリア注入による劣化は殆ど気にならないので、特にＬＤＤ領域を設けなくても良いが、設けることも可能である。
【００９４】
なお、実際には図５（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性気体、不活性固体もしくは不活性液体で充填したり、内部に吸湿性材料（例えば酸化バリウム）を配置するとＥＬ素子の信頼性が向上する。
【００９５】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて、ＥＬ素子を用いた電子装置が完成する。なお、本明細書中における電子装置には、外部から信号を入力するためのコネクターやそのコネクターに接続された集積回路も含まれるものとする。
【００９６】
また、本実施例のＥＬ表示装置の回路構成例を図７に示す。なお、本実施例ではデジタル駆動を行うための回路構成を示す。本実施例では、ソース側駆動回路７０１、画素部７０８及びゲート側駆動回路７０９を有している。なお、本明細書中において、駆動回路部とはソース側駆動回路およびゲート側駆動回路を含めた総称である。
【００９７】
本実施例では画素部７０８にスイッチング用ＦＥＴとしてマルチゲート構造のｎチャネル型ＦＥＴが設けられ、このスイッチング用ＦＥＴはゲート側駆動回路７０９に接続されたゲート配線とソース側駆動回路７０１に接続されたソース配線との交点に配置されている。また、スイッチング用ＦＥＴのドレインは電流制御用ＦＥＴのゲートに電気的に接続されている。
【００９８】
ソース側駆動回路７０１は、シフトレジスタ７０２、バッファ７０３、ラッチ（Ａ）７０４、バッファ７０５、ラッチ（Ｂ）７０６、バッファ７０７を設けている。なお、アナログ駆動の場合はラッチ（Ａ）、（Ｂ）の代わりにサンプリング回路（サンプル及びホールド回路）を設ければ良い。また、ゲート側駆動回路７０９は、シフトレジスタ７１０、バッファ７１１を設けている。
【００９９】
なお、図示していないが、画素部７０８を挟んでゲート側駆動回路７０９の反対側にさらにゲート側駆動回路を設けても良い。この場合、双方は同じ構造でゲート配線を共有しており、片方が壊れても残った方からゲート信号を送って画素部を正常に動作させるような構成とする。
【０１００】
なお、上記構成は、図３〜５に示した作製工程に従ってＦＥＴを作製することによって容易に実現することができる。また、本実施例では画素部と駆動回路部の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一基板上に形成することが可能であり、さらにはメモリやマイクロプロセッサ等を形成しうると考えている。
【０１０１】
さらに、ＥＬ素子を保護するための封入工程まで行った後の本実施例のＥＬ表示装置について図８（Ａ）、（Ｂ）を用いて説明する。なお、必要に応じて図７で用いた符号を引用する。
【０１０２】
図８（Ａ）は、ＥＬ素子の封入までを行った状態を示す上面図である。点線で示された７０１はソース側駆動回路、７０８は画素部、７０９はゲート側駆動回路である。また、８０１はカバー材、８０２は第１シール材、８０３は第２シール材であり、第１シール材８０２で囲まれた内側のカバー材８０１とアクティブマトリクス基板との間には充填材（図示せず）が設けられる。
【０１０３】
なお、８０４はソース側駆動回路７０１及びゲート側駆動回路７０９に入力される信号を伝達するための接続配線であり、外部入力端子となるＦＰＣ８０５からビデオ信号やクロック信号を受け取る。
【０１０４】
ここで、図８（Ａ）をＡ−Ａ’で切断した断面に相当する断面図を図８（Ｂ）
に示す。なお、図８（Ａ）、（Ｂ）では同一の部位に同一の符号を用いている。
【０１０５】
図８（Ｂ）に示すように、単結晶シリコン基板８０６上には画素部７０８、ゲート側駆動回路７０９が形成されており、画素部７０８は電流制御用ＦＥＴ２０２とそのドレインに電気的に接続された画素電極３４１を含む複数の画素により形成される。また、ゲート側駆動回路７０９はｎチャネル型ＦＥＴ２０５とｐチャネル型ＦＥＴ２０６とを相補的に組み合わせたＣＭＯＳ回路を用いて形成される。
【０１０６】
画素電極３４１はＥＬ素子の陰極として機能する。また、画素電極３４１の両端には絶縁膜３４２が形成され、さらに発光層３４３、正孔注入層３４４が形成される。また、その上にはＥＬ素子の陽極３４５、第２パッシベーション膜３４６が形成される。
【０１０７】
本実施例の場合、陽極３４５は全画素に共通の配線としても機能し、接続配線８０４を経由してＦＰＣ８０５に電気的に接続されている。さらに、画素部７０８及びゲート側駆動回路７０９に含まれる素子は全て第２パッシベーション膜３４６で覆われている。この第２パッシベーション膜３４６は省略することも可能であるが、各素子を外部と遮断する上で設けた方が好ましい。
【０１０８】
次に、第１シール材８０２をディスペンサー等で形成し、スペーサー（図示せず）を散布してカバー材８０１を貼り合わせる。スペーサーはアクティブマトリクス基板とカバー材８０１との間の距離を確保するために散布される。そして、第１シール材８０２の内部に充填材８０７を真空注入法等により充填する。以上のプロセスは液晶ディスプレイのセル組み工程で用いられている技術がそのまま使える。なお、第１シール材８０２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。また、第１シール材８０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、第１シール材８０２の内部に乾燥剤を添加してあっても良い。
【０１０９】
ＥＬ素子を覆うようにして設けられた充填材８０７はカバー材８０１を接着するための接着剤としても機能する。充填材８０７としては、ポリイミド、アクリル、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。
【０１１０】
この充填材８０７の内部に乾燥剤（図示せず）を設けておくと、吸湿効果を保ち続けられるので好ましい。このとき、乾燥剤は充填材に添加されたものであっても良いし、充填材に封入されたものであっても良い。また、上記スペーサー（図示せず）として吸湿性のある材料を用いることも有効である。但し、本実施例の場合は充填材８０７の設けられた方に発光するため、透光性の充填材を用いる必要がある。
【０１１１】
また、本実施例ではカバー材８０１としては、ガラス板、石英板、プラスチック板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフロライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。本実施例の場合はカバー材８０１も充填材同様に透光性でなければならない。
【０１１２】
次に、充填材８０７を用いてカバー材８０１を接着した後、第１シール材８０２の側面（露呈面）を覆うように第２シール材８０３を設ける。第２シール材８０３は第１シール材８０２と同じ材料を用いることができる。
【０１１３】
以上のような方式を用いてＥＬ素子を充填材８０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ表示装置を作製することができる。
【実施例２】
【０１１４】
本実施例では、図２（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図９に示す。なお、本実施例において、９０１はスイッチング用ＦＥＴ９０２のソース配線、９０３はスイッチング用ＦＥＴ９０２のゲート配線、９０４は電流制御用ＦＥＴ、９０５はコンデンサ、９０６、９０８は電流供給線、９０７はＥＬ素子とする。
【０１１５】
なお、本実施例の場合、電流制御用ＦＥＴ９０４のゲート容量を電位保持のためのコンデンサ９０５として用いる。そのため、実質的に画素内にはコンデンサ９０５を形成していないため点線で示してある。
【０１１６】
図９（Ａ）は、二つの画素間で電流供給線９０６を共通とした場合の例である。即ち、二つの画素が電流供給線９０６を中心に線対称となるように形成されている点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１１７】
また、図９（Ｂ）は、電流供給線９０８をゲート配線９０３と平行に設けた場合の例である。なお、図９（Ｂ）では電流供給線９０８とゲート配線９０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を挟んで重なるように設けることもできる。この場合、電流供給線９０８とゲート配線９０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１１８】
また、図９（Ｃ）は、図９（Ｂ）の構造と同様に電流供給線９０８をゲート配線９０３a、９０３bと平行に設け、さらに、二つの画素を、電流供給線９０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線９０８をゲート配線９０３aまたは９０３bのいずれか一方と重なるように設けることも有効である。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１１９】
なお、本実施例の構成は、実施例１に示したＥＬ表示装置の画素構造として用いることが可能である。
【実施例３】
【０１２０】
本実施例では、図１に示した電流制御用ＦＥＴ２０２の素子構造を異なるものとした例について図１０を用いて説明する。具体的には、ＬＤＤ領域の配置を異なるものとした例を示す。なお、図１に示した電流制御用ＦＥＴ２０２と同一の部分については同一の符号を付す。
【０１２１】
図１０（Ａ）に示す電流制御用ＦＥＴ２０２Ａは、図１に示した電流制御用ＦＥＴ２０２からＬＤＤ領域３３を省略した構造とした例である。図１に示した構造の場合、スイッチング用ＦＥＴ２０１がトリプルゲート構造なのでオフ電流値が極めて小さく、さらにデジタル駆動方式とすれば、電流制御用ＦＥＴ２０２Ａのゲートの電位を保持するためのコンデンサは非常に小さい容量で済む。
【０１２２】
従って、本実施例の図１０（Ａ）に示すように、ゲート電極３５とドレイン領域３２との間に形成されるゲート容量だけでも十分に電流制御用ＦＥＴ２０２Ａのゲートの電位を保持することが可能である。
【０１２３】
次に、図１０（Ｂ）に示す電流制御用ＦＥＴ２０２Ｂは、ゲート電極３５がゲート絶縁膜を挟んでＬＤＤ領域５１の一部と重なっている例である。この場合、ＬＤＤ領域５１のうちゲート電極３５に重なっていない部分は抵抗体として機能するためオフ電流値を低減する効果をもつ。即ち、図１０（Ｂ）の構造とすることでホットキャリア注入による劣化の抑制とオフ電流値の低減とを同時に図ることが可能である。
【０１２４】
次に、図１０（Ｃ）に示す電流制御用ＦＥＴ２０２Ｃは、図１０（Ｂ）に示したＬＤＤ領域５１がソース領域３１側だけでなくドレイン領域３２側にも設けられている例である。本実施例ではＬＤＤ領域５２とする。このような構造はアナログ駆動方式の際に用いられるサンプリング回路のように、電子の流れる方向が入れ替わる（ソース領域とドレイン領域とが反転する）ような場合に有効な構造である。
【０１２５】
従って、図１０（Ｃ）の構造をスイッチング用ＦＥＴに用いることも可能である。その場合も、ホットキャリア注入による劣化の抑制とオフ電流値の低減とを同時に図ることが可能である。
【０１２６】
次に、図１０（Ｄ）に示す電流制御用ＦＥＴ２０２Ｄは、図１に示したＬＤＤ領域３３がソース領域３１側とドレイン領域３２側の両方に設けられている例である。本実施例ではＬＤＤ領域５３とする。このような構造はアナログ駆動方式の際に用いられるサンプリング回路のように、電子の流れる方向が入れ替わるような場合に有効な構造である。
【０１２７】
なお、本実施例の構成はいずれも実施例１の電流制御用ＦＥＴ２０２との置き換えが可能であり、実施例２と組み合わせることも可能である。
【実施例４】
【０１２８】
本実施例では、本発明のＥＬ表示装置を大型基板（大型ウェハー）を用いて複数個作製する場合について説明する。説明には図１１〜図１３に示した上面図を用いる。なお、各上面図にはＡ−Ａ’及びＢ−Ｂ’で切った断面図も併記する。
【０１２９】
図１１（Ａ）は実施例１によって作製されたアクティブマトリクス基板にシール材を形成した状態である。６１はアクティブマトリクス基板であり、第１シール材６２が複数箇所に設けられている。また、第１シール材６２は開口部６３を確保して形成される。
【０１３０】
第１シール材６２はフィラー（棒状のスペーサ）を添加したものであっても良い。また、アクティブマトリクス基板６１全体に球状のスペーサ６４が散布される。スペーサ６４の散布は第１シール材６２の形成前でも後でも良い。いずれにしてもフィラー（図示せず）もしくはスペーサ６４によってアクティブマトリクス基板６１とその上のカバー材との距離を確保することが可能である。
【０１３１】
なお、このスペーサ６４に吸湿性をもたせることはＥＬ素子の劣化を抑制する上で効果的である。また、スペーサ６４は発光層から発した光を透過する材料でなることが望ましい。
【０１３２】
このシール材６２で囲まれた領域６５内には画素部及び駆動回路部が含まれている。本明細書中ではこの画素部及び駆動回路部でなる部分をアクティブマトリクス部と呼ぶ。即ち、アクティブマトリクス基板６１は、画素部及び駆動回路部の組み合わせでなるアクティブマトリクス部を１枚の大型基板に複数形成してなる。
【０１３３】
図１１（Ｂ）は、アクティブマトリクス基板６１にカバー材６６を張り合わせた状態である。本明細書中ではアクティブマトリクス基板６１、第１シール材６２及びカバー材６６を含むセルをアクティブマトリクスセルと呼ぶ。
【０１３４】
以上の張り合わせには液晶のセル組み工程と同様のプロセスを用いれば良い。
また、カバー材６６はアクティブマトリクス基板６１と同じ面積の透明基板（または透明フィルム）を用いれば良い。従って、図１１（Ｂ）の状態では、全てのアクティブマトリクス部に共通のカバー材として用いられる。
【０１３５】
カバー材６６を張り付けたら、アクティブマトリクスセルを分断する。本実施例ではアクティブマトリクス基板６１及びカバー材６６を分断するにあたってスクライバーを用いる。スクライバーとは、基板に細い溝（スクライブ溝）を形成した後でスクライブ溝に衝撃を与え、スクライブ溝に沿った亀裂を発生させて基板を分断する装置である。
【０１３６】
なお、基板を分断する装置としては他にもダイサーが知られている。ダイサーとは、硬質カッター（ダイシングソーともいう）を高速回転させて基板に当てて分断する装置である。但し、ダイサー使用時は発熱と研磨粉の飛散を防止するためにダイシングソーに水を噴射する。従って、ＥＬ表示装置を作製する場合には水を用いなくても良いスクライバーを用いることが望ましい。
【０１３７】
アクティブマトリクス基板６１及びカバー材６６にスクライブ溝を形成する順序としては、まず矢印(a)の方向にスクライブ溝６７aを形成し、次に、矢印(b)の方向にスクライブ溝６７bを形成する。このとき、開口部６３付近を通るスクライブ溝は第１シール材６２を切断するように形成する。こうすることでアクティブマトリクスセルの端面に開口部６３が現れるため、後の充填材の注入工程が容易となる。
【０１３８】
こうしてスクライブ溝を形成したら、シリコーン樹脂等の弾性のあるバーでスクライブ溝に衝撃を与え、亀裂を発生させてアクティブマトリクス基板６１及びカバー材６６を分断する。
【０１３９】
図１２（Ａ）は１回目の分断後の様子であり、二つのアクティブマトリクス部を含むアクティブマトリクスセル６８、６９に分断される。次に、アクティブマトリクス基板６１、第１シール材６２及びカバー材６６で形成された空間内に真空注入法により充填材７０を注入する。真空注入法は液晶注入の技術として良く知られているので説明は省略する。このとき、充填材７０の粘度は３〜１５ｃｐが好ましい。このような粘度の充填材を選択しても良いし、溶媒等で希釈して所望の粘度としても良い。また、充填材に乾燥剤を添加した状態で真空注入法を行っても良い。
【０１４０】
こうして図１２（Ａ）に示すように充填材７０が充填される。なお、本実施例では複数のアクティブマトリクスセルに対して一度に充填材７０を充填する方式を示したが、このような方式は対角０．５〜１インチ程度の小さなＥＬ表示装置の作製時に好適である。一方、対角５〜３０インチ程度の大きめのＥＬ表示装置を作製する際は、一つずつのアクティブマトリクスセルに分断してから充填材７０を充填すれば良い。
【０１４１】
以上のようにして充填材７０を充填した後、充填材７０を硬化させてアクティブマトリクス基板６１とカバー材６６との密着性をさらに高める。充填材７０が紫外線硬化樹脂であれば紫外線を照射し、熱硬化性樹脂であれば加熱する。但し、熱硬化性樹脂を用いる場合は、有機ＥＬ材料の耐熱性に留意する必要がある。
【０１４２】
次に、再びアクティブマトリクス基板６１及びカバー材６６にスクライブ溝を形成する。順序としては、まず矢印(a)の方向にスクライブ溝７１aを形成し、次に、矢印(b)の方向にスクライブ溝７１bを形成する。このとき、分断後にアクティブマトリクス基板６１に比べてカバー材６６の面積が小さくなるようにスクライブ溝を形成しておく。
【０１４３】
こうしてスクライブ溝を形成したら、シリコーン樹脂等の弾性のあるバーでスクライブ溝に衝撃を与え、亀裂を発生させてアクティブマトリクスセル７２〜７５に分断する。図１３（Ａ）は２回目の分断後の様子である。さらに、各アクティブマトリクスセル７２〜７５にはＦＰＣ７６を取り付ける。
【０１４４】
最後に、図１３（Ｂ）に示すように、アクティブマトリクスセル７２〜７５の基板端面（第１シール材６２または充填材７０の露呈面）及びＦＰＣ７６を覆うようにして第２シール材７７を形成する。第２シール材７７は脱ガスの少ない紫外線硬化樹脂等で形成すれば良い。
【０１４５】
以上のプロセスにより図１３（Ｂ）に示すようなＥＬ表示装置が完成する。以上のように、本実施例を実施することで１枚の基板から複数のＥＬ表示装置を作製することができる。例えば、６２０mm×７２０mmの基板からは対角１３〜１４インチのＥＬ表示装置が６個作製可能であり、対角１５〜１７インチのＥＬ表示装置が４個作製可能である。従って、大幅なスループットの向上と製造コストの削減が達成できる。
【０１４６】
なお、本実施例のＥＬ表示装置の作製工程は、実施例１〜３のいずれの構成を含むＥＬ表示装置を作製するにも用いることが可能である。
【実施例５】
【０１４７】
本実施例では、実施例４において充填材７０を用いない場合の例について説明する。本実施例では、アクティブマトリクスセルを真空下においた後、第１シール材６２で囲まれた領域内に１〜２気圧に加圧した乾燥した不活性ガスを封入することを特徴とする。不活性ガスとしては、窒素もしくは希ガス（代表的にはアルゴン、ヘリウムもしくはネオン）を用いれば良い。
【０１４８】
なお、本実施例は実施例４において真空注入する材料を気体とする以外は実施例４のプロセスをそのまま用いることができる。従って、本実施例のＥＬ表示装置の作製工程は、実施例１〜３のいずれの構成を含むＥＬ表示装置を作製するにも用いることが可能である。
【実施例６】
【０１４９】
実施例１〜５ではＥＬ表示装置を例にして説明してきたが、本発明はアクティブマトリクス型のエレクトロクロミクスディスプレイ（ＥＣＤ）、フィールドエミッションディスプレイ（ＦＥＤ）または液晶ディスプレイ（ＬＣＤ）に用いることもできる。
【０１５０】
即ち、ＦＥＴに電気的に発光素子または受光素子を接続した電子装置のすべてに本発明を用いることが可能である。
【実施例７】
【０１５１】
図１に示した電子装置においては、第１パッシベーション膜３８に窒化珪素膜もしくは窒化酸化珪素膜を設ける構成とすることが好ましい。
【０１５２】
このような構造とすると、スイッチング用ＴＦＴ２０１および電流制御用ＴＦＴ２０２が窒化珪素膜もしくは窒化酸化珪素膜で覆われた構造となり、外部からの水分や可動イオンの侵入を効果的に防ぐことができる。
【０１５３】
また、第２層間絶縁膜（平坦化膜）３９と画素電極４０の間に窒化珪素膜もしくはＤＬＣ（ダイヤモンドライクカーボン）膜を設け、さらに第２パッシベーション膜４５に窒化珪素膜もしくはＤＬＣ膜を用いることは好ましい。
【０１５４】
このような構造とすると、ＥＬ素子２０３が窒化珪素膜もしくはＤＬＣ膜で挟まれた構造となり、外部からの水分や可動イオンの侵入を防ぐだけでなく、酸素の侵入をも効果的に防ぐことができる。ＥＬ素子中の発光層などの有機材料は酸素によって容易に酸化して劣化するため、本実施例のような構造とすることで大幅に信頼性を向上することができる。
【０１５５】
以上のように、ＴＦＴを保護するための対策とＥＬ素子を保護するための対策を併用して施すことで電子装置全体の信頼性を高めることができる。
【０１５６】
なお、本実施例の構成は、実施例１〜実施例６のいずれの構成とも自由に組み合わせることが可能である。
【実施例８】
【０１５７】
本発明を実施して形成されたＥＬ表示装置は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部として用いることができる。例えば、ＴＶ放送等を大画面で鑑賞するには対角３０インチ以上（典型的には４０インチ以上）のディスプレイとして本発明のＥＬ表示装置を筐体に組み込んだディスプレイ（以下、ＥＬディスプレイという）を用いるとよい。
【０１５８】
なお、ＥＬディスプレイには、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ、広告表示用ディスプレイ等の全ての情報表示用ディスプレイが含まれる。また、その他にも様々な電気器具の表示部として本発明のＥＬ表示装置を用いることができる。
【０１５９】
その様な本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルバーサタイルディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、ＥＬ表示装置を用いることが望ましい。それら電気器具の具体例を図１４、図１５に示す。
【０１６０】
図１４（Ａ）はＥＬディスプレイであり、筐体２００１、支持台２００２、表示部２００３等を含む。本発明は表示部２００３に用いることができる。ＥＬディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。
【０１６１】
図１４（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明のＥＬ表示装置は表示部２１０２に用いることができる。
【０１６２】
図１４（Ｃ）は頭部取り付け型のＥＬディスプレイの一部（右片側）であり、本体２２０１、信号ケーブル２２０２、頭部固定バンド２２０３、表示部２２０４、光学系２２０５、ＥＬ表示装置２２０６等を含む。本発明はＥＬ表示装置２２０６に用いることができる。
【０１６３】
図１４（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２３０１、記録媒体（ＤＶＤ等）２３０２、操作スイッチ２３０３、表示部（ａ）２３０４、表示部（ｂ）２３０５等を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明のＥＬ表示装置はこれら表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１６４】
図１４（Ｅ）は携帯型（モバイル）コンピュータであり、本体２４０１、カメラ部２４０２、受像部２４０３、操作スイッチ２４０４、表示部２４０５等を含む。本発明のＥＬ表示装置は表示部２４０５に用いることができる。
【０１６５】
図１４（Ｆ）はパーソナルコンピュータであり、本体２５０１、筐体２５０２、表示部２５０３、キーボード２５０４等を含む。本発明のＥＬ表示装置は表示部２５０３に用いることができる。
【０１６６】
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型もしくはリア型のプロジェクターに用いることも可能となる。
【０１６７】
また、上記電子装置はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、ＥＬ表示装置は動画表示に好ましいが、画素間の輪郭がぼやけてしまっては動画全体もぼけてしまう。従って、画素間の輪郭を明瞭にするという本発明のＥＬ表示装置を電子装置の表示部として用いることは極めて有効である。
【０１６８】
また、ＥＬ表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部にＥＬ表示装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１６９】
ここで図１５（Ａ）は携帯電話であり、本体２６０１、音声出力部２６０２、音声入力部２６０３、表示部２６０４、操作スイッチ２６０５、アンテナ２６０６を含む。本発明のＥＬ表示装置は表示部２６０４に用いることができる。なお、表示部２６０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０１７０】
また、図１５（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体２７０１、表示部２７０２、操作スイッチ２７０３、２７０４を含む。本発明のＥＬ表示装置は表示部２７０２に用いることができる。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部２７０４は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【０１７１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例１〜７に示したいずれの構成の電子装置を表示部に用いても良い。
【特許請求の範囲】
【請求項１】
基板上に設けられた画素部と、
前記基板上に前記画素部を取り囲むように設けられた第１のシール材と、
前記第１のシール材によって前記基板上に固着されたカバー材と、
前記第１のシール材の外側において、前記基板の側面と前記カバー材の側面に接する第２のシール材と、を有し、
前記画素部は、発光素子と、前記発光素子に流れる電流量を制御する機能を有するＦＥＴと、を含み、
前記ＦＥＴは、チャネルが形成される半導体と、ゲート電極と、前記半導体と前記ゲート電極の間の絶縁層と、を有し、
前記基板上において、前記ゲート電極上に第１の絶縁層を有し、
前記第１の絶縁層上に、第１の導電層と、第２の導電層と、を有し、
前記第１の絶縁層に設けられたコンタクトホールを介して、前記第２の導電層は前記ＦＥＴのソースまたはドレインと電気的に接続され、
前記第２の導電層上に、第２の絶縁層を有し、
前記第２の絶縁層上に、前記発光素子を有し、
前記第２の絶縁層に設けられたコンタクトホールを介して、前記発光素子は前記第２の導電層と電気的に接続され、
前記第２の絶縁層は、有機樹脂を含み、
前記第１のシール材と、前記基板との間には、前記第２の絶縁層が設けられておらず、
前記第１の導電層は前記第１のシール材と接し、
外部入力端子は、前記第１の導電層を介して、前記画素部と電気的に接続されることを特徴とする電子装置。
【請求項２】
基板上に設けられた画素部と、
前記基板上に前記画素部を取り囲むように設けられた第１のシール材と、
前記基板上に、前記第１のシール材を取り囲むように設けられた第２のシール材と、
前記第１のシール材及び前記第２のシール材によって前記基板に固着されたカバー材と、を有し、
前記第２のシール材は、前記基板の側面と前記カバー材の側面とに接し、
前記画素部は、発光素子と、前記発光素子に流れる電流量を制御する機能を有するＦＥＴと、を含み、
前記ＦＥＴは、チャネルが形成される半導体と、ゲート電極と、前記半導体と前記ゲート電極の間の絶縁層と、を有し、
前記基板上において、前記ゲート電極上に第１の絶縁層を有し、
前記第１の絶縁層上に、第１の導電層と、第２の導電層と、を有し、
前記第１の絶縁層に設けられたコンタクトホールを介して、前記第２の導電層は前記ＦＥＴのソースまたはドレインと電気的に接続され、
前記第２の導電層上に、第２の絶縁層を有し、
前記第２の絶縁層上に、前記発光素子を有し、
前記第２の絶縁層に設けられたコンタクトホールを介して、前記発光素子は前記第２の導電層と電気的に接続され、
前記第２の絶縁層は、有機樹脂を含み、
前記第１のシール材と、前記基板との間には、前記第２の絶縁層が設けられておらず、
前記第１の導電層は前記第１のシール材と接し、
外部入力端子は、前記第１の導電層を介して、前記画素部と電気的に接続されることを特徴とする電子装置。
【請求項３】
請求項１又は請求項２において、
前記第１のシール材は、棒状のスペーサを有することを特徴とする電子装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第１のシール材は、乾燥剤を有することを特徴とする電子装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記基板、前記第１のシール材、及び前記カバー材によって形成される空間に、充填材が充填されていることを特徴とする電子装置。
【請求項６】
請求項１乃至請求項４のいずれか一において、
前記基板、前記第１のシール材、及び前記カバー材によって形成される空間に、不活性ガスが封入されていることを特徴とする電子装置。
【請求項１】
基板上に設けられた画素部と、
前記基板上に前記画素部を取り囲むように設けられた第１のシール材と、
前記第１のシール材によって前記基板上に固着されたカバー材と、
前記第１のシール材の外側において、前記基板の側面と前記カバー材の側面に接する第２のシール材と、を有し、
前記画素部は、発光素子と、前記発光素子に流れる電流量を制御する機能を有するＦＥＴと、を含み、
前記ＦＥＴは、チャネルが形成される半導体と、ゲート電極と、前記半導体と前記ゲート電極の間の絶縁層と、を有し、
前記基板上において、前記ゲート電極上に第１の絶縁層を有し、
前記第１の絶縁層上に、第１の導電層と、第２の導電層と、を有し、
前記第１の絶縁層に設けられたコンタクトホールを介して、前記第２の導電層は前記ＦＥＴのソースまたはドレインと電気的に接続され、
前記第２の導電層上に、第２の絶縁層を有し、
前記第２の絶縁層上に、前記発光素子を有し、
前記第２の絶縁層に設けられたコンタクトホールを介して、前記発光素子は前記第２の導電層と電気的に接続され、
前記第２の絶縁層は、有機樹脂を含み、
前記第１のシール材と、前記基板との間には、前記第２の絶縁層が設けられておらず、
前記第１の導電層は前記第１のシール材と接し、
外部入力端子は、前記第１の導電層を介して、前記画素部と電気的に接続されることを特徴とする電子装置。
【請求項２】
基板上に設けられた画素部と、
前記基板上に前記画素部を取り囲むように設けられた第１のシール材と、
前記基板上に、前記第１のシール材を取り囲むように設けられた第２のシール材と、
前記第１のシール材及び前記第２のシール材によって前記基板に固着されたカバー材と、を有し、
前記第２のシール材は、前記基板の側面と前記カバー材の側面とに接し、
前記画素部は、発光素子と、前記発光素子に流れる電流量を制御する機能を有するＦＥＴと、を含み、
前記ＦＥＴは、チャネルが形成される半導体と、ゲート電極と、前記半導体と前記ゲート電極の間の絶縁層と、を有し、
前記基板上において、前記ゲート電極上に第１の絶縁層を有し、
前記第１の絶縁層上に、第１の導電層と、第２の導電層と、を有し、
前記第１の絶縁層に設けられたコンタクトホールを介して、前記第２の導電層は前記ＦＥＴのソースまたはドレインと電気的に接続され、
前記第２の導電層上に、第２の絶縁層を有し、
前記第２の絶縁層上に、前記発光素子を有し、
前記第２の絶縁層に設けられたコンタクトホールを介して、前記発光素子は前記第２の導電層と電気的に接続され、
前記第２の絶縁層は、有機樹脂を含み、
前記第１のシール材と、前記基板との間には、前記第２の絶縁層が設けられておらず、
前記第１の導電層は前記第１のシール材と接し、
外部入力端子は、前記第１の導電層を介して、前記画素部と電気的に接続されることを特徴とする電子装置。
【請求項３】
請求項１又は請求項２において、
前記第１のシール材は、棒状のスペーサを有することを特徴とする電子装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第１のシール材は、乾燥剤を有することを特徴とする電子装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記基板、前記第１のシール材、及び前記カバー材によって形成される空間に、充填材が充填されていることを特徴とする電子装置。
【請求項６】
請求項１乃至請求項４のいずれか一において、
前記基板、前記第１のシール材、及び前記カバー材によって形成される空間に、不活性ガスが封入されていることを特徴とする電子装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１２−２１５８８５（Ｐ２０１２−２１５８８５Ａ）
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願番号】特願２０１２−１２１６５４（Ｐ２０１２−１２１６５４）
【出願日】平成２４年５月２９日（２０１２．５．２９）
【分割の表示】特願２０００−３２８０５６（Ｐ２０００−３２８０５６）の分割
【原出願日】平成１２年１０月２７日（２０００．１０．２７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願日】平成２４年５月２９日（２０１２．５．２９）
【分割の表示】特願２０００−３２８０５６（Ｐ２０００−３２８０５６）の分割
【原出願日】平成１２年１０月２７日（２０００．１０．２７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]