ＧａＮ系半導体基板、その製造方法および半導体素子
【課題】大口径で貫通転位の少ないＧａＮ系半導体基板、その製造方法および半導体素子を提供する。
【解決手段】ＧａＮテンプレート基板１０は、ＺｎＯ単結晶基板１１と、この基板１１の裏面１１ａと側面１１ｂに形成された保護膜１２と、ＺｎＯ単結晶基板１１の表面１１ｃに形成された界面層１３と、界面層上に形成されたＺｎＯ単結晶基板１１と格子整合するＩｎＧａＮ層１４と、ＩｎＧａＮ層上に形成された数μｍ以上の厚いＧａＮ層１５と、を備える。転位密度の小さいＺｎＯ単結晶基板１１に格子整合して成長されたＩｎＧａＮ層１４を有するＩｎＧａＮ／ＺｎＯ複合基板を下地としてＧａＮ層１５が成長されているので、ＧａＮ層１５の貫通転位密度が大幅に低減されている。ＧａＮ層１５を成長する際に、ＺｎＯ単結晶基板１１がアンモニアによって破壊されるのを保護膜１２により抑制でき、ＩｎＧａＮ層やＧａＮ層へのＺｎ，Ｏの混入を抑制できる。
【解決手段】ＧａＮテンプレート基板１０は、ＺｎＯ単結晶基板１１と、この基板１１の裏面１１ａと側面１１ｂに形成された保護膜１２と、ＺｎＯ単結晶基板１１の表面１１ｃに形成された界面層１３と、界面層上に形成されたＺｎＯ単結晶基板１１と格子整合するＩｎＧａＮ層１４と、ＩｎＧａＮ層上に形成された数μｍ以上の厚いＧａＮ層１５と、を備える。転位密度の小さいＺｎＯ単結晶基板１１に格子整合して成長されたＩｎＧａＮ層１４を有するＩｎＧａＮ／ＺｎＯ複合基板を下地としてＧａＮ層１５が成長されているので、ＧａＮ層１５の貫通転位密度が大幅に低減されている。ＧａＮ層１５を成長する際に、ＺｎＯ単結晶基板１１がアンモニアによって破壊されるのを保護膜１２により抑制でき、ＩｎＧａＮ層やＧａＮ層へのＺｎ，Ｏの混入を抑制できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子、特に半導体レーザダイオードなどを作製するのに好適なＧａＮ系半導体基板、その製造方法および半導体素子に関する。
【背景技術】
【０００２】
従来、青紫色レーザダイオードは、ＨＶＰＥなどの方法により成長された自立ＧａＮ基板を利用し、この基板上に活性層、クラッド層、コンタクト層などの各層をＭＯＣＶＤなどの方法によりエピタキシャル成長した窒化物半導体積層体を加工し形成される。
【０００３】
従来、自立ＧａＮ基板の成長には、ＧａＡｓ基板上にＧａＮ層を成長し、ＧａＡｓ基板を取り除く方法が利用されている（特許文献１，２および３参照）。
【特許文献１】ＷＯ９９／２３６９３号公報
【特許文献２】特開２００１−１０２３０７号公報
【特許文献３】特開２０００−３４０５０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、青紫色レーザダイオードなどの実用化に至る過程において、信頼性の確保のために基板の転位密度の低減が重要であった。上記特許文献１乃至３に開示された従来技術によれば、貫通転位密度を低減した自立ＧａＮ基板が実現するとされている。しかし、より高い信頼性を確保するために、貫通転位に代表される結晶欠陥の密度を更に低減する必要がある。
本発明の目的は、従来よりも良好な結晶品質を有するＧａＮ系半導体基板、その製造方法および半導体素子を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、請求項１に記載の発明に係るＧａＮ系半導体基板は、ＺｎＯ基板と、前記ＺｎＯ基板の一方の面と側面に形成された保護膜と、前記ＺｎＯ基板の他方の面に形成された界面層と、前記界面層上に形成された前記ＺｎＯ基板と格子整合するＩｎＧａＮ層と、前記ＩｎＧａＮ層上に形成された少なくとも２μｍ以上のＧａＮ層と、を備えたＧａＮテンプレート基板であることを特徴とする。
【０００６】
この構成によれば、下地基板として、大型の単結晶、具体的には２〜３インチ、あるいは、それ以上の基板の製造が可能なＺｎＯ基板を用いているので、従来よりも大口径のＧａＮテンプレート基板を作れる。もともと転位密度の小さいＺｎＯ基板に格子整合して成長されたＩｎＧａＮ層を有するＩｎＧａＮ／ＺｎＯ複合基板を下地としてＧａＮ層が成長されているので、ＧａＮ層の貫通転位密度が大幅に低減されている。また、ＺｎＯ基板の一方の面および側面に形成された保護膜により、ＧａＮ層を成長する際に、ＺｎＯ基板がＧａＮの原料ガスのひとつであるアンモニアによって破壊されるのを抑制でき、更に界面層の導入によってＩｎＧａＮ層やＧａＮ層へのＺｎおよびＯの混入を抑制することができる。従って、従来よりも貫通転位を低減した良好な結晶品質のＧａＮ層を有するＧａＮテンプレート基板を得ることができる。
【０００７】
請求項２に記載の発明に係るＧａＮ系半導体基板は、前記界面層は、臨界膜厚以下のＧａＮ層、ＩｎＮ層、およびこれらを組み合わせた複合層からなることを特徴とする。
請求項３に記載の発明に係るＧａＮ系半導体基板の製造方法は、ＺｎＯ基板の一方の面と側面に保護膜を形成する第１の工程と、前記ＺｎＯ基板の他方の面に界面層を形成する第２の工程と、前記界面層上に前記ＺｎＯ基板と格子整合するＩｎＧａＮ層を形成する第３の工程と、前記ＩｎＧａＮ層上に少なくとも２μｍ以上のＧａＮ層を形成する第４の工程と、を実施してＧａＮテンプレート基板を作製することを特徴とする。
この構成によれば、従来よりも貫通転位を低減した良好な結晶品質のＧａＮ層を有するＧａＮテンプレート基板を作製することができる。
【０００８】
請求項４に記載の発明に係るＧａＮ系半導体基板の製造方法は、前記保護膜および前記ＺｎＯ基板を取り除くことで、自立ＧａＮ基板を作製する第５の工程を更に備えることを特徴とする。
【０００９】
この構成によれば、従来よりも貫通転位を低減した良好な結晶品質のＧａＮ層を有する自立ＧａＮ基板を得ることができる。
請求項５に記載の発明に係るＧａＮ系半導体基板の製造方法は、前記保護膜、前記ＺｎＯ基板、前記界面層、前記ＩｎＧａＮ層および前記ＩｎＧａＮ層と界面をなす前記ＧａＮ層の一部を取り除くことで、自立ＧａＮ基板を作製する第６の工程を更に備えることを特徴とする。
【００１０】
この構成によれば、貫通転位を低減した更に良好な結晶品質のＧａＮ層を有する自立ＧａＮ基板を得ることができる。請求項６に記載の発明に係る半導体素子は、請求項４又は５に記載の前記自立ＧａＮ基板上に、半導体素子構造を形成したことを特徴とする。
【００１１】
この構成によれば、自立ＧａＮ基板上に素子構造を形成することで、半導体レーザ素子や発光ダイオードなどの半導体発光素子、電力用のショットキーダイオードや電界効果トランジスタ（ＦＥＴ）などの半導体素子を形成できる。
【００１２】
請求項７に記載の発明に係る半導体素子は、前記半導体素子構造は、前記自立ＧａＮ基板上に形成された第１導電型のＡｌＧａＮクラッド層と、該ＡｌＧａＮクラッド層上に形成されたＩｎＧａＮ活性層或いはＧａＮからなる量子井戸構造の活性層と、該活性層上に形成された第２導電型のＡｌＧａＮクラッド層と、該ＡｌＧａＮクラッド層上に形成された第２導電型のＧａＮコンタクト層と、を備え、半導体発光素子として構成されたことを特徴とする。
【００１３】
この構成によれば、発光波長が青色の半導体発光素子を実現できる。
請求項８に記載の発明に係るＧａＮ系半導体基板は、ＺｎＯ基板と、前記ＺｎＯ基板の一方の面と側面に形成された保護膜と、前記ＺｎＯ基板の他方の面に形成された界面層と、前記界面層上に形成された前記ＺｎＯ基板と格子整合するＩｎＧａＮ層と、前記ＩｎＧａＮ層上に形成された少なくとも２μｍ以上のＩｎＧａＮ層と、を備えたＩｎＧａＮテンプレート基板であることを特徴とする。この構成によれば、ＺｎＯ基板上にＩｎを添加された良好な品質の厚いＩｎＧａＮ層を成長できるので、従来よりも貫通転位密度が小さいＩｎＧａＮテンプレート基板を得ることができる。発振波長の長波長化に有利な格子定数を調整された基板を得ることができる。
【００１４】
請求項９に記載の発明に係るＧａＮ系半導体基板の製造方法は、ＺｎＯ基板の一方の面と側面に保護膜を形成する第１の工程と、前記ＺｎＯ基板の他方の面に界面層を成長させて形成する第２の工程と、前記界面層上に前記ＺｎＯ基板と格子整合するＩｎＧａＮ層を形成する第３の工程と、前記ＩｎＧａＮ層上に少なくとも２μｍ以上のＩｎＧａＮ層を形成する第４の工程と、を実施してＩｎＧａＮテンプレート基板を作製することを特徴とする。
【００１５】
請求項１０に記載の発明に係るＧａＮ系半導体基板の製造方法は、前記保護膜および前記ＺｎＯ基板を取り除くことで、自立ＩｎＧａＮ基板を作製する第５の工程を更に備えることを特徴とする。
【００１６】
請求項１１に記載の発明に係るＧａＮ系半導体基板の製造方法は、前記ＩｎＧａＮテンプレート基板の前記保護膜、前記ＺｎＯ基板、前記界面層、および該界面層と界面をなす前記ＩｎＧａＮ層の一部を取り除くことで、自立ＩｎＧａＮ基板を作製する第６の工程を更に備えることを特徴とする。請求項１２に記載の発明に係る半導体素子は、請求項１０又は１１に記載の前記自立ＩｎＧａＮ基板上に、半導体素子構造を形成したことを特徴とする。
【００１７】
この構成によれば、自立ＩｎＧａＮ基板上に半導体素子構造を形成することで、半導体レーザ素子や発光ダイオードなどの半導体発光素子、電力用のショットキーダイオードや電界効果トランジスタ（ＦＥＴ）などの半導体素子を形成できる。
【００１８】
請求項１３に記載の発明に係る半導体素子は、前記半導体素子構造は、前記自立ＩｎＧａＮ基板上に形成された第１導電型のＡｌＩｎＧａＮクラッド層と、該ＡｌＩｎＧａＮクラッド層上に形成されたＩｎＧａＮ活性層或いはＧａＮからなる多重量子井戸構造の活性層と、該活性層上に形成された第２導電型のＡｌＩｎＧａＮクラッド層と、該ＡｌＩｎＧａＮクラッド層上に形成された第２導電型のＩｎＧａＮコンタクト層と、を備え、半導体発光素子として構成されたことを特徴とする。
【００１９】
この構成によれば、青色から赤色までの可視光領域、特に青色よりも長波長の可視光（例えば緑色）で発光する半導体発光素子を実現できる。
【発明の効果】
【００２０】
本発明によれば、従来よりも良好な結晶品質を有するＧａＮ系半導体基板および半導体素子を実現できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を具体化した各実施形態を図面に基づいて説明する。なお、各実施形態の説明において同様の部位には同一の符号を付して重複した説明を省略する。
（第１実施形態）
図１は本発明の第１実施形態に係るＧａＮテンプレート基板１０を示している。
【００２２】
ＧａＮ系半導体基板としてのＧａＮテンプレート基板１０は、半導体素子の一例として、４０５ｎｍ付近に発振波長を有する青紫色半導体レーザ素子のためのエピタキシャル成長用基板（エピタキシャルウェハ）として利用される。
【００２３】
このＧａＮテンプレート基板１０は、ＺｎＯ単結晶基板（ＺｎＯ基板）１１と、ＺｎＯ単結晶基板１１の裏面（一方の面）１１ａと側面１１ｂに形成された保護膜１２と、ＺｎＯ単結晶基板１１の表面（他方の面）１１ｃに形成された界面層１３と、薄い界面層１３上に形成されたＺｎＯ単結晶基板１１と格子整合するＩｎＧａＮ層１４と、ＩｎＧａＮ層１４上に形成された少なくとも２μｍ以上の厚いＧａＮ層１５とを備える。
【００２４】
ＺｎＯ単結晶基板１１は、水熱合成などの方法により育成されたインゴットをスライスして利用する。主面方位はｃ面であり、酸素面もしくはＺｎ面である。１度程度のわずかなオフ角度をつけてもよい。少なくともエピタキシャル層を配置するＺｎＯ単結晶基板１１の主面は、化学機械研磨および熱処理により原子レベルに平坦化されている。ＺｎＯ単結晶基板１１上にＺｎＯ系エピタキシャル層が配置されていてもよい。
【００２５】
界面層１３は、ＩｎＮおよびＧａＮの単分子層膜を組み合わせるなどした擬格子整合界面層である。典型的には、５分子層のＧａＮ層と１分子層のＩｎＮ層の組み合わせを構成単位とし、これを１回から１０回繰り返す構造が利用される。界面層が弾性的に歪むことにより、擬似格子整合を維持できる範囲内で、ＧａＮ層を３分子層程度に薄くしたり、１０分子層程度に厚くすることもできるが、ＩｎＮ層は、１分子層以下が好ましい。また、ここでいう分子層の数値は、必ずしも整数である必要はない。このように構成された
擬格子整合界面層は、厚さが２〜５０ｎｍ程度であり、この界面層によって、ＺｎＯ単結晶基板１１の格子定数を引き継ぎながら、ＺｎＯ単結晶基板とその上に成長されるＩｎＧａＮ層との構成元素による相互拡散を防止することができる。
【００２６】
ＺｎＯ単結晶基板１１上に薄い界面層１３を介して形成される、ＺｎＯ単結晶基板１１と格子整合するＩｎＧａＮ層１４のＩｎ組成は、概略0.15程度であるが、結晶欠陥を増加させない程度に成長が可能なＩｎ組成は０．１〜０．２である。厳密には、ＩｎＧａＮ層１４のＩｎＮ組成は、Ｘ線回折法により観測されるロッキングカーブの回折ピーク半値幅が最小となるように調整される。ＩｎＧａＮ層１４の厚さは、典型的には0.1μｍである。その厚さが0.01μｍ以下であると、ＧａＮ層１５の成長時に相互拡散が大きくなる場合があり好ましくない。
【００２７】
また、ＺｎＯ単結晶基板１１の酸素面或いはＺｎ面のいずれを用いた場合でも、ＩｎＧａＮ層１４は、III族面となるように成長する。成長温度が著しく低い場合は、Ｎ面となる場合がある。
【００２８】
ＩｎＧａＮ層１４上に形成されたＧａＮ層１５は、結晶品質を良好とするために少なくとも２μｍ以上の厚さとする。また、デバイス化の段階などで部分的にＺｎＯ基板を取り除くためには、１０μｍ以上の厚さを有することが望ましい。さらに自立基板とするためには、機械的強度を保つために５０μｍ程度以上の厚さが必要で、典型的には、２００μｍ程度の厚さであることが望ましい。但し、自立基板の機械的強度を保つために他のＺｎＯ基板やＧａＡｓ基板などに貼り付けて使用する場合は、５０μｍ程度以下の自立基板を利用することが可能である。
【００２９】
ＧａＮ層１５は、アンドープの高純度としてもよいが、Ｍｇ等のｐ型不純物をドーピングしてＰ型としてもよく、Ｓｉ等のｎ型不純物をドーピングしてＮ型としてもよい。
ＺｎＯ単結晶基板１１の裏面１１ａおよび側面１１ｂに形成された保護膜１２は、ＧａＮ層１５を成長する際のＺｎＯ単結晶基板１１の劣化を抑制するための保護膜である。つまり、この保護膜１２により、ＧａＮ層１５を成長する際に使用される原料ガスであるアンモニアとの反応によって、ＺｎＯ単結晶基板１１が破壊されるのを抑制できる。この保護膜１２は、Ｍｏ等の高融点金属をスパッタすることによって形成した膜やＳｉＮ等からなる誘電体膜が利用できるが、ＧａＮ層を用いてもよい。（ＧａＮテンプレート基板の製造方法）
【００３０】
次に、図１に示すＧａＮテンプレート基板１０の製造方法を説明する。
ＧａＮテンプレート基板１０の製造方法は、以下の工程を備える。
１.ＺｎＯ単結晶基板１１の裏面１１ａと側面１１ｂに保護膜１２を形成する工程。
２.ＺｎＯ単結晶基板１１の表面１１ｃに界面層１３を成長させて形成する工程。
３.界面層１３上にＺｎＯ単結晶基板１１と格子整合するＩｎＧａＮ層１４を形成する工程。
４.ＩｎＧａＮ層１４上に厚いＧａＮ層１５を形成する工程。
これらの工程を実施してＧａＮテンプレート基板１０が完成する。
【００３１】
このようなＧａＮテンプレート基板１０の製造方法を、以下により詳細に説明する。
（工程１）まず、（０００＿１）面（―ｃ面：酸素面）が基板面（表面）となっているＺｎＯ単結晶基板１１を用意する。（０００１）面（＋ｃ面：Ｚｎ面）を利用してもよい。１度程度のオフ角度を施してもよい。
【００３２】
（工程２）ＺｎＯ単結晶基板１１の外面のうち、裏面１１ａおよび両側面１１ｂ上に窒化物半導体（InGaN,AlInN,AlGaInN等）からなる保護膜４０を、MBE(molecular beam epitaxy)法、例えばRFMBE(radio-frequency molecular beam epitaxy)法、或いはPLD(Pulsed Laser Deposition)法等、比較的低温（４００〜６００℃程度以下）のプロセスにより成長（エピタキシャル成長）させる。
【００３３】
（工程３）次に、ＺｎＯ単結晶基板１１の表面平坦化処理を行う。
熱処理と化学機械研磨による平坦化を行う。ＺｎＯエピタキシャル層を形成してもよい。これらの処理の結果、ＺｎＯ単結晶基板１１は、原子レベルで平坦な表面を得ることができる。例えば、ＡＦＭのＲＭＳ値は、０．２ｎｍ程度以下となる。オフ角度を施した場合は、ステップバンチングがなく、均一なステップを観測することができた。
【００３４】
（工程４）次に、第１の窒化物半導体の成長工程に入る。成長チャンバー内で大気圧下または減圧下でサーマルクリーニング処理を行う。
具体的には、真空中、700〜750℃の温度で30〜60分加熱し、有機物などを除去する。
【００３５】
ここで、ＺｎＯ単結晶基板１１の裏面１１ａおよび両側面１１ｂ上に、窒化物半導体（InGaN,AlInN,AlGaInN等）からなる保護膜１２を形成してもよいが、ここでは、既に保護膜１２が形成されているとする。
【００３６】
（工程５） 次にＺｎＯ単結晶基板１１表面への窒化物半導体層の成長工程にはいる。
Ｖ族原料を窒素ラジカルとして供給できるRFラジカルセルを有するRFMBE法により成長させる。界面層１３は、例えばＩｎＮの１ＭＬとＧａＮの５ＭＬを組み合わせた積層を１単位として、この積層を２〜４単位繰り返して形成する。
【００３７】
この工程５の条件として、例えば、成長温度Tg=400〜600℃、プラズマ電力P=300〜500W、窒素ガス（N2）流量1.0〜5.0sccm（standard cc/mIn）とする。III族原料としては、ＩｎＮ層においては、高純度のＩｎ、ＧａＮ層に対しては、Ｇａ金属原料をクヌーセンセルで蒸発させて基板に供給する。
【００３８】
引き続きＺｎＯ単結晶基板１１と格子整合するＩｎＧａＮ層１４を成長する。この工程において、例えば、成長温度はTg=400から600℃に設定される。プラズマ電力P=300〜500W、窒素ガス（N2）流量1.0〜5.0sccmとする。III族原料としては、高純度のInおよびGa金属原料をクヌーセンセルで蒸発させて基板に供給する。Ｉｎ組成は、およそ２０％に調整する。ＩｎＧａＮ層１４は、総計で０，１〜０．３μｍ程度の厚さで、少なくとも０．０１μｍの厚さ成長する。基板温度は、連続的に上昇させるか、途中でステップ状に上昇してもよい。成長温度の違いでＩｎとＧａの取り込まれる率が変動するので、成長温度を上昇させる場合にＩｎのフラックスを上昇させる。また、窒素ラジカルは、表面におけるV/III比が１程度となるようにRHEEDパターンを一定とするように調整する。
ＩｎＧａＮ層１４の成長途中で、アニールを行ってもよい。
【００３９】
（工程６）この後、ＧａＮ層１５の成長にはいる。
ＧａＮ層１５の成長は、アンモニアを利用して行う。基板温度を８００℃程度に上昇し、アンモニアの供給とともにInとGaを照射して成長を行う。この手法では、ＧａＮ層１５の成長速度は、高々１μｍ／ｈ程度であるので、厚膜の成長を行うことができない。InGaN/ZnOの段階でHVPE装置に導入して成長する。HVPE装置に導入する前にＧａＮ層１５をMBE装置で成長してもよい。MBE法のほかにPLD法を使用してもよい。PLD法では３族原料の運動エネルギーが大きいので、基板温度を低温としても比較的表面マイグレーションの大きい条件で成長が可能である。
【００４０】
HVPEの条件は、概略次のとおりである。成長温度は、１０００℃から１１００℃キャリアに塩化水素を用いて、３族原料は金属Ｇａを用いる。
【００４１】
以上の（工程１）〜（工程６）により図１に示すＧａＮテンプレート基板１０が製造される。ＧａＮ層１５の厚さを１０μｍ程度とし、このＧａＮテンプレート基板１０を素子作製に利用することができる。この場合は、ＧａＮ層１５の成長にＭＢＥやＭＯＣＶＤが利用できる。
【００４２】
このようにして作製したＧａＮテンプレート基板１０の保護膜１２およびＺｎＯ単結晶基板１１を取り除くことで、図２に示すＧａＮ系半導体基板としての自立ＧａＮ基板２０を作製することができる。
【００４３】
この場合は、ＧａＮ層１５を１００μｍ以上の厚さとする。ドライエッチングで裏面１１ａの保護膜１２を除去してから塩酸、燐酸、または、酒石酸等のカルボン酸によりＺｎＯ単結晶基板１１をウエットエッチングする。さらに自立ＧａＮ基板２０の裏面側を数μｍ程度化学機械研磨により除去することにより裏面のコンタクト抵抗を下げることができる。この工程は、素子プロセスにおいて実施する場合が多い。
【００４４】
（半導体発光素子）
次に、図２に示す自立ＧａＮ基板２０を、エピタキシャル成長用基板（エピタキシャルウェハ）として用い、このエピタキシャルウェハ上に高温のＭＯＣＶＤにより半導体発光素子の素子構造を積層する。なお、ここで用いる自立ＧａＮ基板２０は、図２の破線で示す部分まで取り除いたものを使用する。
【００４５】
ここでは、自立ＧａＮ基板２０のＧａＮ層１５上に、半導体レーザ素子の素子構造を形成する場合について一例として説明する。この自立ＧａＮ基板２０は、半導体レーザ素子ＬＥＤなどの半導体発光素子に限らず、電力用のショットキーダイオードやＦＥＴなどの半導体素子の素子構造を形成するエピタキシャルウェハとして利用することもできる。
【００４６】
図３は、半導体レーザ素子の素子構造を示す断面図である。この素子構造は、自立ＧａＮ基板２０のＧａＮ層１５をエピタキシャルウェハとして、このエピタキシャルウェハ上に形成される。ＧａＮ層１５は、Ｓｉをドープしたｎ型導電性を有する。このＧａＮ層１５上に形成される素子構造は、バッファ層であるｎ型導電性を有するＧａＮ層３１と、ｎ型導電性を有するＧａＮクラッド層３２と、ＧａＮクラッド層３２上に形成されたＩｎＧａＮ活性層３３と、活性層３３上に形成されたｐ型導電性を有するＡｌＧａＮクラッド層３４と、ＡｌＧａＮクラッド層３４上に形成されたｐ型導電性を有するＧａＮコンタクト層３５と、を備える。なお、ＩｎＧａＮ活性層３３に代えて、ＩｎＧａＮ/ＧａＮからなる量子井戸（ＱＷ）構造の活性層を用いてもよい。
【００４７】
このような半導体素子構造を自立ＧａＮ基板２０のＧａＮ層１５上に積層した後、素子プロセスに入る。図４に示すようにリッジストライプ３６をドライエッチングにより加工し、その側壁を保護膜３７により保護した後にＰ型電極３８を配置する。また、エピタキシャルウェハである自立ＧａＮ基板２０のＧａＮ層１５の裏面側にｎ型の下部電極３９を形成する。この前に研磨を行うことがよい。次に、図５に示すように、劈開による端面ミラー４１，４２を形成する。端面ミラー４１，４２にはＡＲ膜，ＨＲ膜をそれぞれ形成する。リッジストライプ３６に沿ってダイシングにより単一素子に分割し、ヒートシンクにダイボンディングする。表面電極には金メッキ等の方法で厚い電極パットを用意してもよい。表面電極にワイヤボンドするなどして、Ｐ型電極３８への電流供給手段を設ける。
【００４８】
これにより、半導体レーザ素子４０の作製が完了する。
以上説明した第１実施形態によれば、以下の作用効果を奏する。
【００４９】
・ＺｎＯ単結晶基板１１上に形成した格子整合ＩｎＧａＮ層１４を有するＩｎＧａＮ／ＺｎＯ複合基板上にＧａＮ層１５の成長に好ましいアンモニアによる１０００℃以上の温度で厚いＧａＮ層が成長されているため、結晶の配向性にすぐれ、転位密度が著しく低減されたＧａＮテンプレート基板１０および自立ＧａＮ基板２０を作製できる。
【００５０】
・また、ＺｎＯ単結晶基板１１の裏面１１ａと両側面１１ｂは、あらかじめ保護膜１２により保護されているため、ＧａＮ層１５の成長中にＺｎＯ単結晶基板１１がアンモニアにより破壊されることがなく、そのため、Ｚｎや酸素によりＧａＮ層１５が汚染されない。従って、従来よりも貫通転位を低減した良好な結晶品質のＧａＮ層１５を有するＧａＮテンプレート基板１０および自立ＧａＮ基板２０を得ることができる。
【００５１】
・下地基板として、大型の単結晶ができるＺｎＯ単結晶基板１１を用いているので、大型のＧａＮテンプレート基板１０および自立ＧａＮ基板２０を作製できる。
【００５２】
・もともと転位密度の小さいＺｎＯ単結晶基板１１に格子整合して成長されたＩｎＧａＮ層１４を有するＩｎＧａＮ／ＺｎＯ複合基板を下地としてＧａＮ層１５が成長されているので、ＧａＮ層１５の貫通転位密度が大幅に低減されている。例えば、その貫通転位密度が1E+2cm-2以下である。
【００５３】
・さらに、ＧａＮ層１５の一部を図２の破線で示す位置まで取り除いて自立ＧａＮ基板２０とすることにより、素子構造の成長を熱的応力を導入低ひずみで実施することができる。縦型の電極配置が可能となる。
【００５４】
・大きな領域の活性層３３を有する半導体レーザ素子４０を作製しても活性層３３に貫通転位が存在しない素子を得ることができるので、ワットクラスの光出力でかつ実用的な寿命を備えた素子を得ることができる。
【００５５】
・ＧａＮテンプレート基板１０および自立ＧａＮ基板２０は、４０５ｎｍ付近に発振波長を有する青紫色半導体レーザ素子のためのエピタキシャル成長用基板（エピタキシャルウェハ）として利用することができる。
【００５６】
・また、図１に示すＧａＮテンプレート基板１０を図２の破線で示す部分まで取り除くことで、自立ＧａＮ基板２０を作製することにより、ＧａＮ層１５のうち、ＺｎおよびＯなどの不純物の混入した部分が取り除かれているので、貫通転位を低減した更に良好な結晶品質のＧａＮ層１５を有する自立ＧａＮ基板を得ることができる。
【００５７】
（第２実施形態）
図６は本発明の第２実施形態に係るＩｎＧａＮテンプレート基板１０Ａを示している。
ＧａＮ系半導体基板としてのＩｎＧａＮテンプレート基板１０Ａは、図１に示す上記第１実施形態に係るＧａＮテンプレート基板１０のＧａＮ層１５に代えて、このＧａＮ層１５にＩｎを添加したＩｎＧａＮ層１５Ａを用いている。ＩｎＧａＮテンプレート基板１０Ａのその他の構成は、図１に示すＧａＮテンプレート基板１０と同じである。このＩｎＧａＮテンプレート基板１０Ａの保護膜１２およびＺｎＯ単結晶基板１１を取り除くことで、図７に示すＧａＮ系半導体基板としての自立ＩｎＧａＮ基板２０Ａを作製することができる。
【００５８】
この場合は、ＩｎＧａＮ層１５を１００μｍ以上の厚さとする。ドライエッチングで裏面１１ａの保護膜１２を除去してから塩酸、燐酸、または、酒石酸等のカルボン酸によりＺｎＯ単結晶基板１１をウエットエッチングする。さらに自立ＩｎＧａＮ基板２０Ａの裏面側を数μｍ程度化学機械研磨により除去することにより裏面のコンタクト抵抗を下げることができる。この工程は、素子プロセスにおいて実施する場合が多い。
【００５９】
（半導体発光素子）
次に、図７に示す自立ＩｎＧａＮ基板２０Ａを、エピタキシャル成長用基板（エピタキシャルウェハ）として用い、このエピタキシャルウェハ上に高温のＭＯＣＶＤにより半導体発光素子の素子構造を積層する。なお、ここで用いる自立ＩｎＧａＮ基板２０Ａは、図７の破線で示す部分まで取り除いたものを使用する。
【００６０】
ここでは、自立ＩｎＧａＮ基板２０ＡのＩｎＧａＮ層１５Ａ上に、半導体レーザ素子の素子構造を形成する場合について一例として説明する。この自立ＩｎＧａＮ基板２０Ａは、半導体レーザ素子ＬＥＤなどの半導体発光素子に限らず、電力用のショットキーダイオードやＦＥＴなどの半導体素子の素子構造を形成するエピタキシャルウェハとして利用される場合もある。
【００６１】
図８は、半導体レーザ素子の素子構造を示す断面図である。この素子構造は、自立ＩｎＧａＮ基板２０ＡのＩｎＧａＮ層１５Ａをエピタキシャルウェハ（基板）として、この基板上に形成される。ＩｎＧａＮ層１５Ａは、Ｓｉをドープしたｎ型導電性を有する。このＩｎＧａＮ層１５Ａ上に形成される素子構造は、バッファ層であるｎ型導電性を有するＩｎＧａＮ層５１と、ｎ型導電性を有するＡｌＩｎＧａＮクラッド層５２と、ＡｌＩｎＧａＮクラッド層５２上に形成されたＩｎＧａＮ活性層５３と、活性層５３上に形成されたｐ型導電性を有するＡｌＩｎＧａＮクラッド層５４と、ＡｌＩｎＧａＮクラッド層５４上に形成されたｐ型導電性を有するＩｎＧａＮコンタクト層５５と、を備える。なお、ＩｎＧａＮ活性層５３に代えて、ＧａＮからなる多重量子井戸（ＭＱＷ）構造の活性層を用いてもよい。
【００６２】
このような素子構造をエピタキシャルウェハである自立ＩｎＧａＮ基板２０ＡのＩｎＧａＮ層１５Ａ上に積層した後、上述した素子プロセスに入る。そして、上記第１実施形態と同様に半導体レーザ素子を作製する。
以上説明した第２実施形態によれば、上記第１実施形態の奏する作用効果に加えて、以下の作用効果を奏する。
【００６３】
・ＩｎＧａＮ層１５Ａを厚い膜として、ＩｎＧａＮテンプレート基板１０Ａ或いは自立ＩｎＧａＮ基板２０Ａとすることにより、活性層５３の歪みが低減されて半導体発光素子における発振波長の長波長化を実現できる。つまり、青色から赤色までの可視光領域、特に青色よりも長波長の可視光（例えば緑色）で発光する半導体発光素子を実現できる。
【００６４】
・ＺｎＯ単結晶基板１１の格子定数はＩｎＧａＮに近い（格子整合する）ので、活性層５３のInの組成を高くしても、相分離が抑制される。これにより、Inの組成を高くしても均一なIn組成を有するＩｎＧａＮ活性層５３が得られるので、青色から赤色までの可視光領域、特に青色よりも長波長の可視光（例えば緑色）で発光する半導体発光素子を実現できる。なお、この発明は以下のように変更して具体化することもできる。
【００６５】
・図３に示す半導体レーザ素子の素子構造において、ｎ型導電性を有するそれぞれ有するＧａＮ層１５、ＧａＮ層３１およびＧａＮクラッド層３２に代えて、Ｍｇをドープしてｐ型導電性をそれぞれ持たせたＧａＮ層１５、ＧａＮ層３１およびＧａＮクラッド層３２を用いてもよい。この場合、ｐ型導電性をそれぞれ有するＡｌＧａＮクラッド層３４およびＧａＮコンタクト層３５に代えて、Ｓｉをドープしてｎ型導電性をそれぞれ持たせたＡｌＧａＮクラッド層３４およびＧａＮコンタクト層３５とする。
【００６６】
・図８に示す半導体レーザ素子の素子構造において、ｎ型導電性をそれぞれ持たせたＩｎＧａＮ層１５Ａ、ＩｎＧａＮ層５１およびＡｌＩｎＧａＮクラッド層５２に代えて、Ｍｇをドープしてｐ型導電性をそれぞれ持たせたＩｎＧａＮ層１５Ａ、ＩｎＧａＮ層５１およびＡｌＩｎＧａＮクラッド層５２を用いてもよい。この場合、ｐ型導電性をそれぞれ有するＡｌＩｎＧａＮクラッド層５４およびＩｎＧａＮコンタクト層５５に代えて、Ｓｉをドープしてｎ型導電性をそれぞれ持たせたＡｌＩｎＧａＮクラッド層５４およびＩｎＧａＮコンタクト層５５とする。
【００６７】
・上記各実施形態において、半導体レーザ素子のストライプ幅を１００μｍ以上とし、キャビティ長を１０００ｍｍ以上とすることにより、横モードマルチで１Ｗ以上の光出力において実用的な寿命を保有する半導体レーザ素子が得られる。
【００６８】
・上記各実施形態において、InGaNで構成した活性層１５をAlGaInNで構成した場合にも、ＺｎＯ単結晶基板１２の格子定数はInGaN と同様にAlGaInNにも近い（格子整合する）ので、活性層１５のInの組成を高くしても、相分離が抑制される。これにより、Inの組成を高くしても均一なIn組成を有するAlGaInN活性層が得られるので、青色から赤色までの可視光領域、特に青色よりも長波長の可視光（例えば緑色）で発光する半導体発光素子を実現できる。
【図面の簡単な説明】
【００６９】
【図１】第１実施形態に係るＧａＮテンプレート基板を示す断面図。
【図２】自立ＧａＮ基板を示す断面図。
【図３】図２に示す自立ＧａＮ基板上に形成する素子構造を示す断面図。
【図４】図２に示す自立ＧａＮ基板上に形成した半導体レーザ素子を示す断面図。
【図５】劈開とダイシングの説明図。
【図６】第２実施形態に係るＩｎＧａＮテンプレート基板を示す断面図。
【図７】自立ＩｎＧａＮ基板を示す断面図。
【図８】図２に示す自立ＩｎＧａＮ基板上に形成する素子構造を示す断面図。
【符号の説明】
【００７０】
１０：ＧａＮテンプレート基板
１０Ａ：ＩｎＧａＮテンプレート基板
１１：ＺｎＯ単結晶基板
１１ａ：裏面
１１ｂ：側面
１１ｃ：表面
１２：保護膜
１３：界面層
１４：ＩｎＧａＮ層
１５：ＧａＮ層
１５Ａ：ＩｎＧａＮ層
２０：自立ＧａＮ基板
２０Ａ：自立ＩｎＧａＮ基板
３１：ＧａＮ層
３２：ＧａＮクラッド層
３３：ＩｎＧａＮ活性層
３４：ＡｌＧａＮクラッド層
３５：ＧａＮコンタクト層
３６：リッジストライプ
４０：半導体素子としての半導体レーザ素子
５１：ＩｎＧａＮ層
５２：ＡｌＩｎＧａＮクラッド層
５３：ＩｎＧａＮ活性層
５４：ＡｌＩｎＧａＮクラッド層
５５：ＩｎＧａＮコンタクト層
【技術分野】
【０００１】
本発明は、発光素子、特に半導体レーザダイオードなどを作製するのに好適なＧａＮ系半導体基板、その製造方法および半導体素子に関する。
【背景技術】
【０００２】
従来、青紫色レーザダイオードは、ＨＶＰＥなどの方法により成長された自立ＧａＮ基板を利用し、この基板上に活性層、クラッド層、コンタクト層などの各層をＭＯＣＶＤなどの方法によりエピタキシャル成長した窒化物半導体積層体を加工し形成される。
【０００３】
従来、自立ＧａＮ基板の成長には、ＧａＡｓ基板上にＧａＮ層を成長し、ＧａＡｓ基板を取り除く方法が利用されている（特許文献１，２および３参照）。
【特許文献１】ＷＯ９９／２３６９３号公報
【特許文献２】特開２００１−１０２３０７号公報
【特許文献３】特開２０００−３４０５０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、青紫色レーザダイオードなどの実用化に至る過程において、信頼性の確保のために基板の転位密度の低減が重要であった。上記特許文献１乃至３に開示された従来技術によれば、貫通転位密度を低減した自立ＧａＮ基板が実現するとされている。しかし、より高い信頼性を確保するために、貫通転位に代表される結晶欠陥の密度を更に低減する必要がある。
本発明の目的は、従来よりも良好な結晶品質を有するＧａＮ系半導体基板、その製造方法および半導体素子を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、請求項１に記載の発明に係るＧａＮ系半導体基板は、ＺｎＯ基板と、前記ＺｎＯ基板の一方の面と側面に形成された保護膜と、前記ＺｎＯ基板の他方の面に形成された界面層と、前記界面層上に形成された前記ＺｎＯ基板と格子整合するＩｎＧａＮ層と、前記ＩｎＧａＮ層上に形成された少なくとも２μｍ以上のＧａＮ層と、を備えたＧａＮテンプレート基板であることを特徴とする。
【０００６】
この構成によれば、下地基板として、大型の単結晶、具体的には２〜３インチ、あるいは、それ以上の基板の製造が可能なＺｎＯ基板を用いているので、従来よりも大口径のＧａＮテンプレート基板を作れる。もともと転位密度の小さいＺｎＯ基板に格子整合して成長されたＩｎＧａＮ層を有するＩｎＧａＮ／ＺｎＯ複合基板を下地としてＧａＮ層が成長されているので、ＧａＮ層の貫通転位密度が大幅に低減されている。また、ＺｎＯ基板の一方の面および側面に形成された保護膜により、ＧａＮ層を成長する際に、ＺｎＯ基板がＧａＮの原料ガスのひとつであるアンモニアによって破壊されるのを抑制でき、更に界面層の導入によってＩｎＧａＮ層やＧａＮ層へのＺｎおよびＯの混入を抑制することができる。従って、従来よりも貫通転位を低減した良好な結晶品質のＧａＮ層を有するＧａＮテンプレート基板を得ることができる。
【０００７】
請求項２に記載の発明に係るＧａＮ系半導体基板は、前記界面層は、臨界膜厚以下のＧａＮ層、ＩｎＮ層、およびこれらを組み合わせた複合層からなることを特徴とする。
請求項３に記載の発明に係るＧａＮ系半導体基板の製造方法は、ＺｎＯ基板の一方の面と側面に保護膜を形成する第１の工程と、前記ＺｎＯ基板の他方の面に界面層を形成する第２の工程と、前記界面層上に前記ＺｎＯ基板と格子整合するＩｎＧａＮ層を形成する第３の工程と、前記ＩｎＧａＮ層上に少なくとも２μｍ以上のＧａＮ層を形成する第４の工程と、を実施してＧａＮテンプレート基板を作製することを特徴とする。
この構成によれば、従来よりも貫通転位を低減した良好な結晶品質のＧａＮ層を有するＧａＮテンプレート基板を作製することができる。
【０００８】
請求項４に記載の発明に係るＧａＮ系半導体基板の製造方法は、前記保護膜および前記ＺｎＯ基板を取り除くことで、自立ＧａＮ基板を作製する第５の工程を更に備えることを特徴とする。
【０００９】
この構成によれば、従来よりも貫通転位を低減した良好な結晶品質のＧａＮ層を有する自立ＧａＮ基板を得ることができる。
請求項５に記載の発明に係るＧａＮ系半導体基板の製造方法は、前記保護膜、前記ＺｎＯ基板、前記界面層、前記ＩｎＧａＮ層および前記ＩｎＧａＮ層と界面をなす前記ＧａＮ層の一部を取り除くことで、自立ＧａＮ基板を作製する第６の工程を更に備えることを特徴とする。
【００１０】
この構成によれば、貫通転位を低減した更に良好な結晶品質のＧａＮ層を有する自立ＧａＮ基板を得ることができる。請求項６に記載の発明に係る半導体素子は、請求項４又は５に記載の前記自立ＧａＮ基板上に、半導体素子構造を形成したことを特徴とする。
【００１１】
この構成によれば、自立ＧａＮ基板上に素子構造を形成することで、半導体レーザ素子や発光ダイオードなどの半導体発光素子、電力用のショットキーダイオードや電界効果トランジスタ（ＦＥＴ）などの半導体素子を形成できる。
【００１２】
請求項７に記載の発明に係る半導体素子は、前記半導体素子構造は、前記自立ＧａＮ基板上に形成された第１導電型のＡｌＧａＮクラッド層と、該ＡｌＧａＮクラッド層上に形成されたＩｎＧａＮ活性層或いはＧａＮからなる量子井戸構造の活性層と、該活性層上に形成された第２導電型のＡｌＧａＮクラッド層と、該ＡｌＧａＮクラッド層上に形成された第２導電型のＧａＮコンタクト層と、を備え、半導体発光素子として構成されたことを特徴とする。
【００１３】
この構成によれば、発光波長が青色の半導体発光素子を実現できる。
請求項８に記載の発明に係るＧａＮ系半導体基板は、ＺｎＯ基板と、前記ＺｎＯ基板の一方の面と側面に形成された保護膜と、前記ＺｎＯ基板の他方の面に形成された界面層と、前記界面層上に形成された前記ＺｎＯ基板と格子整合するＩｎＧａＮ層と、前記ＩｎＧａＮ層上に形成された少なくとも２μｍ以上のＩｎＧａＮ層と、を備えたＩｎＧａＮテンプレート基板であることを特徴とする。この構成によれば、ＺｎＯ基板上にＩｎを添加された良好な品質の厚いＩｎＧａＮ層を成長できるので、従来よりも貫通転位密度が小さいＩｎＧａＮテンプレート基板を得ることができる。発振波長の長波長化に有利な格子定数を調整された基板を得ることができる。
【００１４】
請求項９に記載の発明に係るＧａＮ系半導体基板の製造方法は、ＺｎＯ基板の一方の面と側面に保護膜を形成する第１の工程と、前記ＺｎＯ基板の他方の面に界面層を成長させて形成する第２の工程と、前記界面層上に前記ＺｎＯ基板と格子整合するＩｎＧａＮ層を形成する第３の工程と、前記ＩｎＧａＮ層上に少なくとも２μｍ以上のＩｎＧａＮ層を形成する第４の工程と、を実施してＩｎＧａＮテンプレート基板を作製することを特徴とする。
【００１５】
請求項１０に記載の発明に係るＧａＮ系半導体基板の製造方法は、前記保護膜および前記ＺｎＯ基板を取り除くことで、自立ＩｎＧａＮ基板を作製する第５の工程を更に備えることを特徴とする。
【００１６】
請求項１１に記載の発明に係るＧａＮ系半導体基板の製造方法は、前記ＩｎＧａＮテンプレート基板の前記保護膜、前記ＺｎＯ基板、前記界面層、および該界面層と界面をなす前記ＩｎＧａＮ層の一部を取り除くことで、自立ＩｎＧａＮ基板を作製する第６の工程を更に備えることを特徴とする。請求項１２に記載の発明に係る半導体素子は、請求項１０又は１１に記載の前記自立ＩｎＧａＮ基板上に、半導体素子構造を形成したことを特徴とする。
【００１７】
この構成によれば、自立ＩｎＧａＮ基板上に半導体素子構造を形成することで、半導体レーザ素子や発光ダイオードなどの半導体発光素子、電力用のショットキーダイオードや電界効果トランジスタ（ＦＥＴ）などの半導体素子を形成できる。
【００１８】
請求項１３に記載の発明に係る半導体素子は、前記半導体素子構造は、前記自立ＩｎＧａＮ基板上に形成された第１導電型のＡｌＩｎＧａＮクラッド層と、該ＡｌＩｎＧａＮクラッド層上に形成されたＩｎＧａＮ活性層或いはＧａＮからなる多重量子井戸構造の活性層と、該活性層上に形成された第２導電型のＡｌＩｎＧａＮクラッド層と、該ＡｌＩｎＧａＮクラッド層上に形成された第２導電型のＩｎＧａＮコンタクト層と、を備え、半導体発光素子として構成されたことを特徴とする。
【００１９】
この構成によれば、青色から赤色までの可視光領域、特に青色よりも長波長の可視光（例えば緑色）で発光する半導体発光素子を実現できる。
【発明の効果】
【００２０】
本発明によれば、従来よりも良好な結晶品質を有するＧａＮ系半導体基板および半導体素子を実現できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を具体化した各実施形態を図面に基づいて説明する。なお、各実施形態の説明において同様の部位には同一の符号を付して重複した説明を省略する。
（第１実施形態）
図１は本発明の第１実施形態に係るＧａＮテンプレート基板１０を示している。
【００２２】
ＧａＮ系半導体基板としてのＧａＮテンプレート基板１０は、半導体素子の一例として、４０５ｎｍ付近に発振波長を有する青紫色半導体レーザ素子のためのエピタキシャル成長用基板（エピタキシャルウェハ）として利用される。
【００２３】
このＧａＮテンプレート基板１０は、ＺｎＯ単結晶基板（ＺｎＯ基板）１１と、ＺｎＯ単結晶基板１１の裏面（一方の面）１１ａと側面１１ｂに形成された保護膜１２と、ＺｎＯ単結晶基板１１の表面（他方の面）１１ｃに形成された界面層１３と、薄い界面層１３上に形成されたＺｎＯ単結晶基板１１と格子整合するＩｎＧａＮ層１４と、ＩｎＧａＮ層１４上に形成された少なくとも２μｍ以上の厚いＧａＮ層１５とを備える。
【００２４】
ＺｎＯ単結晶基板１１は、水熱合成などの方法により育成されたインゴットをスライスして利用する。主面方位はｃ面であり、酸素面もしくはＺｎ面である。１度程度のわずかなオフ角度をつけてもよい。少なくともエピタキシャル層を配置するＺｎＯ単結晶基板１１の主面は、化学機械研磨および熱処理により原子レベルに平坦化されている。ＺｎＯ単結晶基板１１上にＺｎＯ系エピタキシャル層が配置されていてもよい。
【００２５】
界面層１３は、ＩｎＮおよびＧａＮの単分子層膜を組み合わせるなどした擬格子整合界面層である。典型的には、５分子層のＧａＮ層と１分子層のＩｎＮ層の組み合わせを構成単位とし、これを１回から１０回繰り返す構造が利用される。界面層が弾性的に歪むことにより、擬似格子整合を維持できる範囲内で、ＧａＮ層を３分子層程度に薄くしたり、１０分子層程度に厚くすることもできるが、ＩｎＮ層は、１分子層以下が好ましい。また、ここでいう分子層の数値は、必ずしも整数である必要はない。このように構成された
擬格子整合界面層は、厚さが２〜５０ｎｍ程度であり、この界面層によって、ＺｎＯ単結晶基板１１の格子定数を引き継ぎながら、ＺｎＯ単結晶基板とその上に成長されるＩｎＧａＮ層との構成元素による相互拡散を防止することができる。
【００２６】
ＺｎＯ単結晶基板１１上に薄い界面層１３を介して形成される、ＺｎＯ単結晶基板１１と格子整合するＩｎＧａＮ層１４のＩｎ組成は、概略0.15程度であるが、結晶欠陥を増加させない程度に成長が可能なＩｎ組成は０．１〜０．２である。厳密には、ＩｎＧａＮ層１４のＩｎＮ組成は、Ｘ線回折法により観測されるロッキングカーブの回折ピーク半値幅が最小となるように調整される。ＩｎＧａＮ層１４の厚さは、典型的には0.1μｍである。その厚さが0.01μｍ以下であると、ＧａＮ層１５の成長時に相互拡散が大きくなる場合があり好ましくない。
【００２７】
また、ＺｎＯ単結晶基板１１の酸素面或いはＺｎ面のいずれを用いた場合でも、ＩｎＧａＮ層１４は、III族面となるように成長する。成長温度が著しく低い場合は、Ｎ面となる場合がある。
【００２８】
ＩｎＧａＮ層１４上に形成されたＧａＮ層１５は、結晶品質を良好とするために少なくとも２μｍ以上の厚さとする。また、デバイス化の段階などで部分的にＺｎＯ基板を取り除くためには、１０μｍ以上の厚さを有することが望ましい。さらに自立基板とするためには、機械的強度を保つために５０μｍ程度以上の厚さが必要で、典型的には、２００μｍ程度の厚さであることが望ましい。但し、自立基板の機械的強度を保つために他のＺｎＯ基板やＧａＡｓ基板などに貼り付けて使用する場合は、５０μｍ程度以下の自立基板を利用することが可能である。
【００２９】
ＧａＮ層１５は、アンドープの高純度としてもよいが、Ｍｇ等のｐ型不純物をドーピングしてＰ型としてもよく、Ｓｉ等のｎ型不純物をドーピングしてＮ型としてもよい。
ＺｎＯ単結晶基板１１の裏面１１ａおよび側面１１ｂに形成された保護膜１２は、ＧａＮ層１５を成長する際のＺｎＯ単結晶基板１１の劣化を抑制するための保護膜である。つまり、この保護膜１２により、ＧａＮ層１５を成長する際に使用される原料ガスであるアンモニアとの反応によって、ＺｎＯ単結晶基板１１が破壊されるのを抑制できる。この保護膜１２は、Ｍｏ等の高融点金属をスパッタすることによって形成した膜やＳｉＮ等からなる誘電体膜が利用できるが、ＧａＮ層を用いてもよい。（ＧａＮテンプレート基板の製造方法）
【００３０】
次に、図１に示すＧａＮテンプレート基板１０の製造方法を説明する。
ＧａＮテンプレート基板１０の製造方法は、以下の工程を備える。
１.ＺｎＯ単結晶基板１１の裏面１１ａと側面１１ｂに保護膜１２を形成する工程。
２.ＺｎＯ単結晶基板１１の表面１１ｃに界面層１３を成長させて形成する工程。
３.界面層１３上にＺｎＯ単結晶基板１１と格子整合するＩｎＧａＮ層１４を形成する工程。
４.ＩｎＧａＮ層１４上に厚いＧａＮ層１５を形成する工程。
これらの工程を実施してＧａＮテンプレート基板１０が完成する。
【００３１】
このようなＧａＮテンプレート基板１０の製造方法を、以下により詳細に説明する。
（工程１）まず、（０００＿１）面（―ｃ面：酸素面）が基板面（表面）となっているＺｎＯ単結晶基板１１を用意する。（０００１）面（＋ｃ面：Ｚｎ面）を利用してもよい。１度程度のオフ角度を施してもよい。
【００３２】
（工程２）ＺｎＯ単結晶基板１１の外面のうち、裏面１１ａおよび両側面１１ｂ上に窒化物半導体（InGaN,AlInN,AlGaInN等）からなる保護膜４０を、MBE(molecular beam epitaxy)法、例えばRFMBE(radio-frequency molecular beam epitaxy)法、或いはPLD(Pulsed Laser Deposition)法等、比較的低温（４００〜６００℃程度以下）のプロセスにより成長（エピタキシャル成長）させる。
【００３３】
（工程３）次に、ＺｎＯ単結晶基板１１の表面平坦化処理を行う。
熱処理と化学機械研磨による平坦化を行う。ＺｎＯエピタキシャル層を形成してもよい。これらの処理の結果、ＺｎＯ単結晶基板１１は、原子レベルで平坦な表面を得ることができる。例えば、ＡＦＭのＲＭＳ値は、０．２ｎｍ程度以下となる。オフ角度を施した場合は、ステップバンチングがなく、均一なステップを観測することができた。
【００３４】
（工程４）次に、第１の窒化物半導体の成長工程に入る。成長チャンバー内で大気圧下または減圧下でサーマルクリーニング処理を行う。
具体的には、真空中、700〜750℃の温度で30〜60分加熱し、有機物などを除去する。
【００３５】
ここで、ＺｎＯ単結晶基板１１の裏面１１ａおよび両側面１１ｂ上に、窒化物半導体（InGaN,AlInN,AlGaInN等）からなる保護膜１２を形成してもよいが、ここでは、既に保護膜１２が形成されているとする。
【００３６】
（工程５） 次にＺｎＯ単結晶基板１１表面への窒化物半導体層の成長工程にはいる。
Ｖ族原料を窒素ラジカルとして供給できるRFラジカルセルを有するRFMBE法により成長させる。界面層１３は、例えばＩｎＮの１ＭＬとＧａＮの５ＭＬを組み合わせた積層を１単位として、この積層を２〜４単位繰り返して形成する。
【００３７】
この工程５の条件として、例えば、成長温度Tg=400〜600℃、プラズマ電力P=300〜500W、窒素ガス（N2）流量1.0〜5.0sccm（standard cc/mIn）とする。III族原料としては、ＩｎＮ層においては、高純度のＩｎ、ＧａＮ層に対しては、Ｇａ金属原料をクヌーセンセルで蒸発させて基板に供給する。
【００３８】
引き続きＺｎＯ単結晶基板１１と格子整合するＩｎＧａＮ層１４を成長する。この工程において、例えば、成長温度はTg=400から600℃に設定される。プラズマ電力P=300〜500W、窒素ガス（N2）流量1.0〜5.0sccmとする。III族原料としては、高純度のInおよびGa金属原料をクヌーセンセルで蒸発させて基板に供給する。Ｉｎ組成は、およそ２０％に調整する。ＩｎＧａＮ層１４は、総計で０，１〜０．３μｍ程度の厚さで、少なくとも０．０１μｍの厚さ成長する。基板温度は、連続的に上昇させるか、途中でステップ状に上昇してもよい。成長温度の違いでＩｎとＧａの取り込まれる率が変動するので、成長温度を上昇させる場合にＩｎのフラックスを上昇させる。また、窒素ラジカルは、表面におけるV/III比が１程度となるようにRHEEDパターンを一定とするように調整する。
ＩｎＧａＮ層１４の成長途中で、アニールを行ってもよい。
【００３９】
（工程６）この後、ＧａＮ層１５の成長にはいる。
ＧａＮ層１５の成長は、アンモニアを利用して行う。基板温度を８００℃程度に上昇し、アンモニアの供給とともにInとGaを照射して成長を行う。この手法では、ＧａＮ層１５の成長速度は、高々１μｍ／ｈ程度であるので、厚膜の成長を行うことができない。InGaN/ZnOの段階でHVPE装置に導入して成長する。HVPE装置に導入する前にＧａＮ層１５をMBE装置で成長してもよい。MBE法のほかにPLD法を使用してもよい。PLD法では３族原料の運動エネルギーが大きいので、基板温度を低温としても比較的表面マイグレーションの大きい条件で成長が可能である。
【００４０】
HVPEの条件は、概略次のとおりである。成長温度は、１０００℃から１１００℃キャリアに塩化水素を用いて、３族原料は金属Ｇａを用いる。
【００４１】
以上の（工程１）〜（工程６）により図１に示すＧａＮテンプレート基板１０が製造される。ＧａＮ層１５の厚さを１０μｍ程度とし、このＧａＮテンプレート基板１０を素子作製に利用することができる。この場合は、ＧａＮ層１５の成長にＭＢＥやＭＯＣＶＤが利用できる。
【００４２】
このようにして作製したＧａＮテンプレート基板１０の保護膜１２およびＺｎＯ単結晶基板１１を取り除くことで、図２に示すＧａＮ系半導体基板としての自立ＧａＮ基板２０を作製することができる。
【００４３】
この場合は、ＧａＮ層１５を１００μｍ以上の厚さとする。ドライエッチングで裏面１１ａの保護膜１２を除去してから塩酸、燐酸、または、酒石酸等のカルボン酸によりＺｎＯ単結晶基板１１をウエットエッチングする。さらに自立ＧａＮ基板２０の裏面側を数μｍ程度化学機械研磨により除去することにより裏面のコンタクト抵抗を下げることができる。この工程は、素子プロセスにおいて実施する場合が多い。
【００４４】
（半導体発光素子）
次に、図２に示す自立ＧａＮ基板２０を、エピタキシャル成長用基板（エピタキシャルウェハ）として用い、このエピタキシャルウェハ上に高温のＭＯＣＶＤにより半導体発光素子の素子構造を積層する。なお、ここで用いる自立ＧａＮ基板２０は、図２の破線で示す部分まで取り除いたものを使用する。
【００４５】
ここでは、自立ＧａＮ基板２０のＧａＮ層１５上に、半導体レーザ素子の素子構造を形成する場合について一例として説明する。この自立ＧａＮ基板２０は、半導体レーザ素子ＬＥＤなどの半導体発光素子に限らず、電力用のショットキーダイオードやＦＥＴなどの半導体素子の素子構造を形成するエピタキシャルウェハとして利用することもできる。
【００４６】
図３は、半導体レーザ素子の素子構造を示す断面図である。この素子構造は、自立ＧａＮ基板２０のＧａＮ層１５をエピタキシャルウェハとして、このエピタキシャルウェハ上に形成される。ＧａＮ層１５は、Ｓｉをドープしたｎ型導電性を有する。このＧａＮ層１５上に形成される素子構造は、バッファ層であるｎ型導電性を有するＧａＮ層３１と、ｎ型導電性を有するＧａＮクラッド層３２と、ＧａＮクラッド層３２上に形成されたＩｎＧａＮ活性層３３と、活性層３３上に形成されたｐ型導電性を有するＡｌＧａＮクラッド層３４と、ＡｌＧａＮクラッド層３４上に形成されたｐ型導電性を有するＧａＮコンタクト層３５と、を備える。なお、ＩｎＧａＮ活性層３３に代えて、ＩｎＧａＮ/ＧａＮからなる量子井戸（ＱＷ）構造の活性層を用いてもよい。
【００４７】
このような半導体素子構造を自立ＧａＮ基板２０のＧａＮ層１５上に積層した後、素子プロセスに入る。図４に示すようにリッジストライプ３６をドライエッチングにより加工し、その側壁を保護膜３７により保護した後にＰ型電極３８を配置する。また、エピタキシャルウェハである自立ＧａＮ基板２０のＧａＮ層１５の裏面側にｎ型の下部電極３９を形成する。この前に研磨を行うことがよい。次に、図５に示すように、劈開による端面ミラー４１，４２を形成する。端面ミラー４１，４２にはＡＲ膜，ＨＲ膜をそれぞれ形成する。リッジストライプ３６に沿ってダイシングにより単一素子に分割し、ヒートシンクにダイボンディングする。表面電極には金メッキ等の方法で厚い電極パットを用意してもよい。表面電極にワイヤボンドするなどして、Ｐ型電極３８への電流供給手段を設ける。
【００４８】
これにより、半導体レーザ素子４０の作製が完了する。
以上説明した第１実施形態によれば、以下の作用効果を奏する。
【００４９】
・ＺｎＯ単結晶基板１１上に形成した格子整合ＩｎＧａＮ層１４を有するＩｎＧａＮ／ＺｎＯ複合基板上にＧａＮ層１５の成長に好ましいアンモニアによる１０００℃以上の温度で厚いＧａＮ層が成長されているため、結晶の配向性にすぐれ、転位密度が著しく低減されたＧａＮテンプレート基板１０および自立ＧａＮ基板２０を作製できる。
【００５０】
・また、ＺｎＯ単結晶基板１１の裏面１１ａと両側面１１ｂは、あらかじめ保護膜１２により保護されているため、ＧａＮ層１５の成長中にＺｎＯ単結晶基板１１がアンモニアにより破壊されることがなく、そのため、Ｚｎや酸素によりＧａＮ層１５が汚染されない。従って、従来よりも貫通転位を低減した良好な結晶品質のＧａＮ層１５を有するＧａＮテンプレート基板１０および自立ＧａＮ基板２０を得ることができる。
【００５１】
・下地基板として、大型の単結晶ができるＺｎＯ単結晶基板１１を用いているので、大型のＧａＮテンプレート基板１０および自立ＧａＮ基板２０を作製できる。
【００５２】
・もともと転位密度の小さいＺｎＯ単結晶基板１１に格子整合して成長されたＩｎＧａＮ層１４を有するＩｎＧａＮ／ＺｎＯ複合基板を下地としてＧａＮ層１５が成長されているので、ＧａＮ層１５の貫通転位密度が大幅に低減されている。例えば、その貫通転位密度が1E+2cm-2以下である。
【００５３】
・さらに、ＧａＮ層１５の一部を図２の破線で示す位置まで取り除いて自立ＧａＮ基板２０とすることにより、素子構造の成長を熱的応力を導入低ひずみで実施することができる。縦型の電極配置が可能となる。
【００５４】
・大きな領域の活性層３３を有する半導体レーザ素子４０を作製しても活性層３３に貫通転位が存在しない素子を得ることができるので、ワットクラスの光出力でかつ実用的な寿命を備えた素子を得ることができる。
【００５５】
・ＧａＮテンプレート基板１０および自立ＧａＮ基板２０は、４０５ｎｍ付近に発振波長を有する青紫色半導体レーザ素子のためのエピタキシャル成長用基板（エピタキシャルウェハ）として利用することができる。
【００５６】
・また、図１に示すＧａＮテンプレート基板１０を図２の破線で示す部分まで取り除くことで、自立ＧａＮ基板２０を作製することにより、ＧａＮ層１５のうち、ＺｎおよびＯなどの不純物の混入した部分が取り除かれているので、貫通転位を低減した更に良好な結晶品質のＧａＮ層１５を有する自立ＧａＮ基板を得ることができる。
【００５７】
（第２実施形態）
図６は本発明の第２実施形態に係るＩｎＧａＮテンプレート基板１０Ａを示している。
ＧａＮ系半導体基板としてのＩｎＧａＮテンプレート基板１０Ａは、図１に示す上記第１実施形態に係るＧａＮテンプレート基板１０のＧａＮ層１５に代えて、このＧａＮ層１５にＩｎを添加したＩｎＧａＮ層１５Ａを用いている。ＩｎＧａＮテンプレート基板１０Ａのその他の構成は、図１に示すＧａＮテンプレート基板１０と同じである。このＩｎＧａＮテンプレート基板１０Ａの保護膜１２およびＺｎＯ単結晶基板１１を取り除くことで、図７に示すＧａＮ系半導体基板としての自立ＩｎＧａＮ基板２０Ａを作製することができる。
【００５８】
この場合は、ＩｎＧａＮ層１５を１００μｍ以上の厚さとする。ドライエッチングで裏面１１ａの保護膜１２を除去してから塩酸、燐酸、または、酒石酸等のカルボン酸によりＺｎＯ単結晶基板１１をウエットエッチングする。さらに自立ＩｎＧａＮ基板２０Ａの裏面側を数μｍ程度化学機械研磨により除去することにより裏面のコンタクト抵抗を下げることができる。この工程は、素子プロセスにおいて実施する場合が多い。
【００５９】
（半導体発光素子）
次に、図７に示す自立ＩｎＧａＮ基板２０Ａを、エピタキシャル成長用基板（エピタキシャルウェハ）として用い、このエピタキシャルウェハ上に高温のＭＯＣＶＤにより半導体発光素子の素子構造を積層する。なお、ここで用いる自立ＩｎＧａＮ基板２０Ａは、図７の破線で示す部分まで取り除いたものを使用する。
【００６０】
ここでは、自立ＩｎＧａＮ基板２０ＡのＩｎＧａＮ層１５Ａ上に、半導体レーザ素子の素子構造を形成する場合について一例として説明する。この自立ＩｎＧａＮ基板２０Ａは、半導体レーザ素子ＬＥＤなどの半導体発光素子に限らず、電力用のショットキーダイオードやＦＥＴなどの半導体素子の素子構造を形成するエピタキシャルウェハとして利用される場合もある。
【００６１】
図８は、半導体レーザ素子の素子構造を示す断面図である。この素子構造は、自立ＩｎＧａＮ基板２０ＡのＩｎＧａＮ層１５Ａをエピタキシャルウェハ（基板）として、この基板上に形成される。ＩｎＧａＮ層１５Ａは、Ｓｉをドープしたｎ型導電性を有する。このＩｎＧａＮ層１５Ａ上に形成される素子構造は、バッファ層であるｎ型導電性を有するＩｎＧａＮ層５１と、ｎ型導電性を有するＡｌＩｎＧａＮクラッド層５２と、ＡｌＩｎＧａＮクラッド層５２上に形成されたＩｎＧａＮ活性層５３と、活性層５３上に形成されたｐ型導電性を有するＡｌＩｎＧａＮクラッド層５４と、ＡｌＩｎＧａＮクラッド層５４上に形成されたｐ型導電性を有するＩｎＧａＮコンタクト層５５と、を備える。なお、ＩｎＧａＮ活性層５３に代えて、ＧａＮからなる多重量子井戸（ＭＱＷ）構造の活性層を用いてもよい。
【００６２】
このような素子構造をエピタキシャルウェハである自立ＩｎＧａＮ基板２０ＡのＩｎＧａＮ層１５Ａ上に積層した後、上述した素子プロセスに入る。そして、上記第１実施形態と同様に半導体レーザ素子を作製する。
以上説明した第２実施形態によれば、上記第１実施形態の奏する作用効果に加えて、以下の作用効果を奏する。
【００６３】
・ＩｎＧａＮ層１５Ａを厚い膜として、ＩｎＧａＮテンプレート基板１０Ａ或いは自立ＩｎＧａＮ基板２０Ａとすることにより、活性層５３の歪みが低減されて半導体発光素子における発振波長の長波長化を実現できる。つまり、青色から赤色までの可視光領域、特に青色よりも長波長の可視光（例えば緑色）で発光する半導体発光素子を実現できる。
【００６４】
・ＺｎＯ単結晶基板１１の格子定数はＩｎＧａＮに近い（格子整合する）ので、活性層５３のInの組成を高くしても、相分離が抑制される。これにより、Inの組成を高くしても均一なIn組成を有するＩｎＧａＮ活性層５３が得られるので、青色から赤色までの可視光領域、特に青色よりも長波長の可視光（例えば緑色）で発光する半導体発光素子を実現できる。なお、この発明は以下のように変更して具体化することもできる。
【００６５】
・図３に示す半導体レーザ素子の素子構造において、ｎ型導電性を有するそれぞれ有するＧａＮ層１５、ＧａＮ層３１およびＧａＮクラッド層３２に代えて、Ｍｇをドープしてｐ型導電性をそれぞれ持たせたＧａＮ層１５、ＧａＮ層３１およびＧａＮクラッド層３２を用いてもよい。この場合、ｐ型導電性をそれぞれ有するＡｌＧａＮクラッド層３４およびＧａＮコンタクト層３５に代えて、Ｓｉをドープしてｎ型導電性をそれぞれ持たせたＡｌＧａＮクラッド層３４およびＧａＮコンタクト層３５とする。
【００６６】
・図８に示す半導体レーザ素子の素子構造において、ｎ型導電性をそれぞれ持たせたＩｎＧａＮ層１５Ａ、ＩｎＧａＮ層５１およびＡｌＩｎＧａＮクラッド層５２に代えて、Ｍｇをドープしてｐ型導電性をそれぞれ持たせたＩｎＧａＮ層１５Ａ、ＩｎＧａＮ層５１およびＡｌＩｎＧａＮクラッド層５２を用いてもよい。この場合、ｐ型導電性をそれぞれ有するＡｌＩｎＧａＮクラッド層５４およびＩｎＧａＮコンタクト層５５に代えて、Ｓｉをドープしてｎ型導電性をそれぞれ持たせたＡｌＩｎＧａＮクラッド層５４およびＩｎＧａＮコンタクト層５５とする。
【００６７】
・上記各実施形態において、半導体レーザ素子のストライプ幅を１００μｍ以上とし、キャビティ長を１０００ｍｍ以上とすることにより、横モードマルチで１Ｗ以上の光出力において実用的な寿命を保有する半導体レーザ素子が得られる。
【００６８】
・上記各実施形態において、InGaNで構成した活性層１５をAlGaInNで構成した場合にも、ＺｎＯ単結晶基板１２の格子定数はInGaN と同様にAlGaInNにも近い（格子整合する）ので、活性層１５のInの組成を高くしても、相分離が抑制される。これにより、Inの組成を高くしても均一なIn組成を有するAlGaInN活性層が得られるので、青色から赤色までの可視光領域、特に青色よりも長波長の可視光（例えば緑色）で発光する半導体発光素子を実現できる。
【図面の簡単な説明】
【００６９】
【図１】第１実施形態に係るＧａＮテンプレート基板を示す断面図。
【図２】自立ＧａＮ基板を示す断面図。
【図３】図２に示す自立ＧａＮ基板上に形成する素子構造を示す断面図。
【図４】図２に示す自立ＧａＮ基板上に形成した半導体レーザ素子を示す断面図。
【図５】劈開とダイシングの説明図。
【図６】第２実施形態に係るＩｎＧａＮテンプレート基板を示す断面図。
【図７】自立ＩｎＧａＮ基板を示す断面図。
【図８】図２に示す自立ＩｎＧａＮ基板上に形成する素子構造を示す断面図。
【符号の説明】
【００７０】
１０：ＧａＮテンプレート基板
１０Ａ：ＩｎＧａＮテンプレート基板
１１：ＺｎＯ単結晶基板
１１ａ：裏面
１１ｂ：側面
１１ｃ：表面
１２：保護膜
１３：界面層
１４：ＩｎＧａＮ層
１５：ＧａＮ層
１５Ａ：ＩｎＧａＮ層
２０：自立ＧａＮ基板
２０Ａ：自立ＩｎＧａＮ基板
３１：ＧａＮ層
３２：ＧａＮクラッド層
３３：ＩｎＧａＮ活性層
３４：ＡｌＧａＮクラッド層
３５：ＧａＮコンタクト層
３６：リッジストライプ
４０：半導体素子としての半導体レーザ素子
５１：ＩｎＧａＮ層
５２：ＡｌＩｎＧａＮクラッド層
５３：ＩｎＧａＮ活性層
５４：ＡｌＩｎＧａＮクラッド層
５５：ＩｎＧａＮコンタクト層
【特許請求の範囲】
【請求項１】
ＺｎＯ基板と、
前記ＺｎＯ基板の一方の面と側面に形成された保護膜と、
前記ＺｎＯ基板の他方の面に形成された界面層と、
前記界面層上に形成された前記ＺｎＯ基板と格子整合するＩｎＧａＮ層と、
前記ＩｎＧａＮ層上に形成された少なくとも２μｍ以上のＧａＮ層と、
を備えたＧａＮテンプレート基板であることを特徴とするＧａＮ系半導体基板。
【請求項２】
前記界面層は、臨界膜厚以下のＧａＮ層、ＩｎＮ層、およびこれらを組み合わせた複合層からなることを特徴とする請求項１に記載のＧａＮ系半導体基板。
【請求項３】
ＺｎＯ基板の一方の面と側面に保護膜を形成する第１の工程と、
前記ＺｎＯ基板の他方の面に界面層を形成する第２の工程と、
前記界面層上に前記ＺｎＯ基板と格子整合するＩｎＧａＮ層を形成する第３の工程と、
前記ＩｎＧａＮ層上に少なくとも２μｍ以上のＧａＮ層を形成する第４の工程と、を実施してＧａＮテンプレート基板を作製することを特徴とするＧａＮ系半導体基板の製造方法。
【請求項４】
前記保護膜および前記ＺｎＯ基板を取り除くことで、自立ＧａＮ基板を作製する第５の工程を更に備えることを特徴とする請求項３に記載のＧａＮ系半導体基板の製造方法。
【請求項５】
前記保護膜、前記ＺｎＯ基板、前記界面層、前記ＩｎＧａＮ層および前記ＩｎＧａＮ層と界面をなす前記ＧａＮ層の一部を取り除くことで、自立ＧａＮ基板を作製する第６の工程を更に備えることを特徴とする請求項３に記載のＧａＮ系半導体基板の製造方法。
【請求項６】
請求項４又は５に記載の前記自立ＧａＮ基板上に、半導体素子構造を形成したことを特徴とする半導体素子。
【請求項７】
前記半導体素子構造は、前記自立ＧａＮ基板上に形成された第１導電型のＡｌＧａＮクラッド層と、該ＡｌＧａＮクラッド層上に形成されたＩｎＧａＮ活性層或いはＧａＮからなる量子井戸構造の活性層と、該活性層上に形成された第２導電型のＡｌＧａＮクラッド層と、該ＡｌＧａＮクラッド層上に形成された第２導電型のＧａＮコンタクト層と、を備え、半導体発光素子として構成されたことを特徴とする請求項６に記載の半導体素子。
【請求項８】
ＺｎＯ基板と、
前記ＺｎＯ基板の一方の面と側面に形成された保護膜と、
前記ＺｎＯ基板の他方の面に形成された界面層と、
前記界面層上に形成された前記ＺｎＯ基板と格子整合するＩｎＧａＮ層と、
前記ＩｎＧａＮ層上に形成された少なくとも２μｍ以上のＩｎＧａＮ層と、を備えたＩｎＧａＮテンプレート基板であることを特徴とするＧａＮ系半導体基板。
【請求項９】
ＺｎＯ基板の一方の面と側面に保護膜を形成する第１の工程と、
前記ＺｎＯ基板の他方の面に界面層を成長させて形成する第２の工程と、
前記界面層上に前記ＺｎＯ基板と格子整合するＩｎＧａＮ層を形成する第３の工程と、
前記ＩｎＧａＮ層上に少なくとも２μｍ以上のＩｎＧａＮ層を形成する第４の工程と、を実施してＩｎＧａＮテンプレート基板を作製することを特徴とするＧａＮ系半導体基板の製造方法。
【請求項１０】
前記保護膜および前記ＺｎＯ基板を取り除くことで、自立ＩｎＧａＮ基板を作製する第５の工程を更に備えることを特徴とする請求項９に記載のＧａＮ系半導体基板の製造方法。
【請求項１１】
前記ＩｎＧａＮテンプレート基板の前記保護膜、前記ＺｎＯ基板、前記界面層、および該界面層と界面をなす前記ＩｎＧａＮ層の一部を取り除くことで、自立ＩｎＧａＮ基板を作製する第６の工程を更に備えることを特徴とする請求項９に記載のＧａＮ系半導体基板の製造方法。
【請求項１２】
請求項１０又は１１に記載の前記自立ＩｎＧａＮ基板上に、半導体素子構造を形成したことを特徴とする半導体素子。
【請求項１３】
前記半導体素子構造は、前記自立ＩｎＧａＮ基板上に形成された第１導電型のＡｌＩｎＧａＮクラッド層と、該ＡｌＩｎＧａＮクラッド層上に形成されたＩｎＧａＮ活性層或いはＧａＮからなる多重量子井戸構造の活性層と、該活性層上に形成された第２導電型のＡｌＩｎＧａＮクラッド層と、該ＡｌＩｎＧａＮクラッド層上に形成された第２導電型のＩｎＧａＮコンタクト層と、を備え、半導体発光素子として構成されたことを特徴とする請求項１２に記載の半導体素子。
【請求項１】
ＺｎＯ基板と、
前記ＺｎＯ基板の一方の面と側面に形成された保護膜と、
前記ＺｎＯ基板の他方の面に形成された界面層と、
前記界面層上に形成された前記ＺｎＯ基板と格子整合するＩｎＧａＮ層と、
前記ＩｎＧａＮ層上に形成された少なくとも２μｍ以上のＧａＮ層と、
を備えたＧａＮテンプレート基板であることを特徴とするＧａＮ系半導体基板。
【請求項２】
前記界面層は、臨界膜厚以下のＧａＮ層、ＩｎＮ層、およびこれらを組み合わせた複合層からなることを特徴とする請求項１に記載のＧａＮ系半導体基板。
【請求項３】
ＺｎＯ基板の一方の面と側面に保護膜を形成する第１の工程と、
前記ＺｎＯ基板の他方の面に界面層を形成する第２の工程と、
前記界面層上に前記ＺｎＯ基板と格子整合するＩｎＧａＮ層を形成する第３の工程と、
前記ＩｎＧａＮ層上に少なくとも２μｍ以上のＧａＮ層を形成する第４の工程と、を実施してＧａＮテンプレート基板を作製することを特徴とするＧａＮ系半導体基板の製造方法。
【請求項４】
前記保護膜および前記ＺｎＯ基板を取り除くことで、自立ＧａＮ基板を作製する第５の工程を更に備えることを特徴とする請求項３に記載のＧａＮ系半導体基板の製造方法。
【請求項５】
前記保護膜、前記ＺｎＯ基板、前記界面層、前記ＩｎＧａＮ層および前記ＩｎＧａＮ層と界面をなす前記ＧａＮ層の一部を取り除くことで、自立ＧａＮ基板を作製する第６の工程を更に備えることを特徴とする請求項３に記載のＧａＮ系半導体基板の製造方法。
【請求項６】
請求項４又は５に記載の前記自立ＧａＮ基板上に、半導体素子構造を形成したことを特徴とする半導体素子。
【請求項７】
前記半導体素子構造は、前記自立ＧａＮ基板上に形成された第１導電型のＡｌＧａＮクラッド層と、該ＡｌＧａＮクラッド層上に形成されたＩｎＧａＮ活性層或いはＧａＮからなる量子井戸構造の活性層と、該活性層上に形成された第２導電型のＡｌＧａＮクラッド層と、該ＡｌＧａＮクラッド層上に形成された第２導電型のＧａＮコンタクト層と、を備え、半導体発光素子として構成されたことを特徴とする請求項６に記載の半導体素子。
【請求項８】
ＺｎＯ基板と、
前記ＺｎＯ基板の一方の面と側面に形成された保護膜と、
前記ＺｎＯ基板の他方の面に形成された界面層と、
前記界面層上に形成された前記ＺｎＯ基板と格子整合するＩｎＧａＮ層と、
前記ＩｎＧａＮ層上に形成された少なくとも２μｍ以上のＩｎＧａＮ層と、を備えたＩｎＧａＮテンプレート基板であることを特徴とするＧａＮ系半導体基板。
【請求項９】
ＺｎＯ基板の一方の面と側面に保護膜を形成する第１の工程と、
前記ＺｎＯ基板の他方の面に界面層を成長させて形成する第２の工程と、
前記界面層上に前記ＺｎＯ基板と格子整合するＩｎＧａＮ層を形成する第３の工程と、
前記ＩｎＧａＮ層上に少なくとも２μｍ以上のＩｎＧａＮ層を形成する第４の工程と、を実施してＩｎＧａＮテンプレート基板を作製することを特徴とするＧａＮ系半導体基板の製造方法。
【請求項１０】
前記保護膜および前記ＺｎＯ基板を取り除くことで、自立ＩｎＧａＮ基板を作製する第５の工程を更に備えることを特徴とする請求項９に記載のＧａＮ系半導体基板の製造方法。
【請求項１１】
前記ＩｎＧａＮテンプレート基板の前記保護膜、前記ＺｎＯ基板、前記界面層、および該界面層と界面をなす前記ＩｎＧａＮ層の一部を取り除くことで、自立ＩｎＧａＮ基板を作製する第６の工程を更に備えることを特徴とする請求項９に記載のＧａＮ系半導体基板の製造方法。
【請求項１２】
請求項１０又は１１に記載の前記自立ＩｎＧａＮ基板上に、半導体素子構造を形成したことを特徴とする半導体素子。
【請求項１３】
前記半導体素子構造は、前記自立ＩｎＧａＮ基板上に形成された第１導電型のＡｌＩｎＧａＮクラッド層と、該ＡｌＩｎＧａＮクラッド層上に形成されたＩｎＧａＮ活性層或いはＧａＮからなる多重量子井戸構造の活性層と、該活性層上に形成された第２導電型のＡｌＩｎＧａＮクラッド層と、該ＡｌＩｎＧａＮクラッド層上に形成された第２導電型のＩｎＧａＮコンタクト層と、を備え、半導体発光素子として構成されたことを特徴とする請求項１２に記載の半導体素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００９−２３８８０３（Ｐ２００９−２３８８０３Ａ）
【公開日】平成２１年１０月１５日（２００９．１０．１５）
【国際特許分類】
【出願番号】特願２００８−７９７２２（Ｐ２００８−７９７２２）
【出願日】平成２０年３月２６日（２００８．３．２６）
【出願人】（０００００５２９０）古河電気工業株式会社 (4,457)
【Ｆターム（参考）】
【公開日】平成２１年１０月１５日（２００９．１０．１５）
【国際特許分類】
【出願日】平成２０年３月２６日（２００８．３．２６）
【出願人】（０００００５２９０）古河電気工業株式会社 (4,457)
【Ｆターム（参考）】
[ Back to top ]